WO2019093759A1 - Device and method for generating broadcast signal frame by using enhanced layer physical layer pipe corresponding to injection level information - Google Patents
Device and method for generating broadcast signal frame by using enhanced layer physical layer pipe corresponding to injection level information Download PDFInfo
- Publication number
- WO2019093759A1 WO2019093759A1 PCT/KR2018/013471 KR2018013471W WO2019093759A1 WO 2019093759 A1 WO2019093759 A1 WO 2019093759A1 KR 2018013471 W KR2018013471 W KR 2018013471W WO 2019093759 A1 WO2019093759 A1 WO 2019093759A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- layer
- time
- physical layer
- signal
- core layer
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
Definitions
- the present invention relates to a broadcasting signal transmission / reception technique used in a broadcasting system, and more particularly, to a broadcasting signal transmission / reception system using time interleaving.
- Bit-Interleaved Coded Modulation is a bandwidth-efficient transmission technique that uses an error-correction coder, a bit-by-bit interleaver, and a high-order modulator It is a combined form.
- the BICM uses an LDPC (Low-Density Parity Check) encoder or a turbo encoder as an error correction encoder, and can provide excellent performance with a simple structure.
- the BICM provides a high level of flexibility because it can select a variety of modulation order, error correction code length, and coding rate. Because of these advantages, BICM is not only used in broadcast standards such as DVB-T2 or DVB-NGH, but is also likely to be used in other next-generation broadcast systems.
- TDM time division multiplexing
- FDM frequency division multiplexing
- the decoding process may be greatly changed according to the time interleaving mode corresponding to the physical layer pipe.
- an apparatus for generating a broadcast signal frame comprising: a combiner for combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; A power normalizer for lowering the power of the multiplexed signal to a power corresponding to the core layer signal; A time interleaver for generating a time interleaved signal by performing time interleaving applied together with the core layer signal and the enhanced layer signal; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively.
- PLPs physical layer pipes
- the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal is signaled corresponding to the enhanced layer physical layer pipe.
- the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes
- the layer pipes may have the same injection level information.
- the injection level information may correspond to a value that is 3 dB or more larger than a required SNR (required SNR) value corresponding to the core layer signal before the coupling.
- the physical layer pipes are multiplexed by a frequency division multiplexing (FDM), the signaling information corresponding to the pre-convolution multiplexing is signaled only to core layer physical layer pipes, It may not be signaled for physical layer pipes.
- FDM frequency division multiplexing
- the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
- the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
- the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
- the physical layer pipes include the two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes, and a time corresponding to the time interleaver
- the interleaving mode may be either a hybrid time interleaving mode or a no time interleaving mode.
- the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
- the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
- the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe have.
- the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
- the physical layer pipes can be used up to four for one complete delivered product.
- a method of generating a broadcast signal frame comprising: combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; Lowering the power of the multiplexed signal to a power corresponding to the core layer signal; Generating a time-interleaved signal by performing time interleaving applied to both the core layer signal and the enhanced layer signal; And generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively.
- the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. At this time, the injection level information corresponding to the enhanced layer signal is signaled corresponding to the enhanced physical layer pipe.
- the physical layer pipes include the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes, and the two or more enhanced layers
- the physical layer pipes may have the same injection level information.
- layered division multiplexing using a core layer physical layer pipe and an enhanced layer physical layer pipe can be efficiently performed using appropriate signaling parameters.
- the present invention can recover the layered division multiplexed core layer physical layer pipe and the enhanced layer physical layer pipe at the receiver without burdening too much implementation.
- FIG. 1 is a block diagram illustrating a system for transmitting / receiving a broadcast signal according to an embodiment of the present invention.
- FIG. 2 is a flowchart illustrating a method of transmitting / receiving a broadcast signal according to an exemplary embodiment of the present invention.
- FIG. 3 is a block diagram showing an example of a broadcast signal frame generating apparatus shown in FIG.
- FIG. 4 is a diagram showing an example of a broadcast signal frame structure.
- FIG. 5 is a diagram illustrating an example of a process of receiving a broadcast signal frame shown in FIG.
- FIG. 6 is a diagram illustrating another example of a process of receiving the broadcast signal frame shown in FIG.
- FIG. 7 is a block diagram showing another example of the apparatus for generating a broadcast signal frame shown in FIG.
- FIG. 8 is a block diagram illustrating an example of the signal demultiplexing apparatus shown in FIG.
- FIG. 9 is a block diagram illustrating an example of a core layer BICM decoder and an enhanced layer symbol extractor shown in FIG.
- FIG. 10 is a block diagram showing another example of the core layer BICM decoder and the enhanced layer symbol extractor shown in FIG.
- FIG. 11 is a block diagram showing another example of the core layer BICM decoder and the enhanced layer symbol extractor shown in FIG.
- FIG. 12 is a block diagram showing another example of the signal demultiplexing apparatus shown in FIG.
- FIG. 13 is a diagram illustrating a power increase due to a combination of a core layer signal and an enhanced layer signal.
- FIG. 14 is a flowchart illustrating a method of generating a broadcast signal frame according to an exemplary embodiment of the present invention. Referring to FIG. 14
- 15 is a diagram illustrating a superframe structure including a broadcast signal frame according to an embodiment of the present invention.
- 16 is a diagram illustrating an example of an LDM frame using an LDM using two layers and an LDM frame using a multi-physical layer pipe.
- 17 is a view showing another example of an LDM frame using two layers and an LDM frame using a multi-physical layer pipe.
- 18 is a diagram illustrating an example of utilization of an LDM using two layers and an LDM frame using a multiple-physical layer pipe.
- 19 is a view showing another example of utilization of an LDM frame using two layers and an LDM frame applying a multi-physical layer pipe.
- 20 is a diagram showing an example in which a convolutional time interleaver is used.
- 21 is a diagram showing another example in which a convolutional time interleaver is used.
- 22 is a diagram showing an example of a case where a hybrid time interleaver is used.
- FIG. 23 is a diagram showing a time interleaver group in the example shown in FIG.
- FIGS. 24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG.
- FIG. 30 is a diagram illustrating the insertion of enhanced layer dummy values when the HTI mode is used with layered division multiplexing.
- 31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.
- 32 is a diagram showing a type of the time interleaving mode.
- 33 is a diagram showing a case where intra-subframe interleaving and inter-subframe interleaving are used simultaneously.
- 34 is a diagram showing subframes when intra-subframe interleaving and inter-subframe interleaving are used at the same time.
- 35 is a diagram illustrating a case where different time interleaving units are used simultaneously.
- 36 is a diagram showing subframes when the same time interleaving unit is used at the same time.
- 37 is a diagram illustrating a case where one complete transmission product is composed of a plurality of physical layer physical layer pipes.
- FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7.
- FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7.
- 39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG.
- FIG. 40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG.
- FIG. 41 is a block diagram showing an example of the convolutional delay line shown in Fig.
- FIG. 42 is a diagram showing an example of the operation of the twisted block interleaver shown in FIG.
- FIG. 43 is a diagram showing an example of the operation of the convolutional delay line shown in FIG.
- FIG. 44 shows an example of a decoding process corresponding to the operation shown in FIG.
- FIG. 45 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
- FIG. 46 is a diagram showing another example of the operation of the twisted block interleaver shown in FIG.
- Fig. 47 is a diagram showing another example of the operation of the convolutional delay line shown in Fig.
- FIG. 48 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
- FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG.
- 50 is a diagram showing initial values of FIFO registers included in the convolutional delay line.
- FIG. 51 is a block diagram showing an example of the time deinterleaver shown in FIG. 8 or FIG.
- FIG. 52 is a flowchart illustrating a time interleaving method according to an embodiment of the present invention.
- FIG. 53 is a diagram showing the layered division multiplexed physical layer pipes based on the time before the time interleaving.
- 54 is a diagram showing layered division multiplexed physical layer pipes based on time interleaving after.
- 55 is a diagram illustrating a subframe including layered division multiplexed physical layer pipes.
- FIG. 56 is a diagram showing the first timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
- FIG. 57 is a diagram illustrating a second timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
- FIG. 58 is a diagram illustrating third timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- FIG. 58 is a diagram illustrating third timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- FIG. 59 is a view showing the first timing of the inverse convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
- FIG. 60 is a timing diagram illustrating a second timing of an inverted convolutional delay line that performs time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- FIG. 60 is a timing diagram illustrating a second timing of an inverted convolutional delay line that performs time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- FIG. 61 is a diagram illustrating a third timing of the inverted convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- FIG. 61 is a diagram illustrating a third timing of the inverted convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55.
- L1D_plp_start is a diagram showing signaling definitions of L1D_plp_start and L1D_plp_size.
- 63 shows a time interleaving group assignment for multiple core physical layer pipes.
- 64 is a diagram illustrating two enhanced layer physical layer pipes inserted into one core layer physical layer pipe.
- 65 is a diagram showing an example of an undesirable LDM configuration.
- 66 is a diagram showing another example of an undesirable LDM configuration.
- 67 is a diagram showing an example of the LDM configuration allowed in the CTI mode.
- 68 is a diagram showing another example of the LDM configuration allowed in the CTI mode.
- 69 is a diagram showing an example of an LDM configuration allowed in the HTI mode.
- 70 shows an example of the use of time interleaving blocks for HTI-based LTDM or LFDM configurations.
- 71 is a diagram showing an example of the FLDM configuration.
- 72 is a diagram showing an example of the LFDM configuration.
- FIG. 1 is a block diagram illustrating a system for transmitting / receiving a broadcast signal according to an embodiment of the present invention.
- a broadcasting signal transmitting / receiving system includes a broadcasting signal transmitting apparatus 110, a wireless channel 120, and a broadcasting signal receiving apparatus 130.
- the broadcast signal transmitting apparatus 110 includes a broadcast signal frame generating apparatus 111 and an OFDM transmitter 113 for multiplexing core layer data and enhanced layer data to generate a broadcast signal frame.
- the broadcast signal frame generator 111 combines a core layer signal corresponding to the core layer data and an enhanced layer signal corresponding to the enhanced layer data and outputs the combined signal power to a power corresponding to the core layer signal Power normalizing is performed, and then time interleaving is performed after power normalizing is performed to generate a time interleaved signal.
- the core layer signal and the enhanced layer signal can be combined at different power levels.
- the time interleaving may be applied to both the core layer signal and the enhanced layer signal.
- the broadcast signal frame generator 111 can generate a broadcast signal frame including the bootstrap and the preamble using the time interleaved signal.
- the broadcast signal frame may be an ATSC 3.0 frame.
- the preamble may be for signaling start position information and size information of each of the Physical Layer Pipes (PLPs).
- PLPs Physical Layer Pipes
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the broadcast signal frame generation apparatus 111 may time-interleave one layer signal (BICM output signal) without generating two layer signals, and generate a broadcast signal frame.
- BICM output signal one layer signal
- the preamble can signal a time interleaving mode corresponding to the time interleaver for each physical layer pipe.
- the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
- the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
- the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
- the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
- each of the core layer physical layer pipes may be an integer number of FEC blocks.
- the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
- the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
- the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
- the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
- N IU An interleaving unit
- the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
- one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
- the time interleaving uses one of the time interleaver groups, and the boundary between the time interleaver groups is a boundary between the physical layer pipes (PLPs) of the core layer corresponding to the core layer signal Lt; / RTI > That is, one of the boundaries between the physical layer pipes of the core layer may be the boundary between time interleaver groups.
- PLPs physical layer pipes
- the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
- the dummy values may not be inserted into the core layer data.
- the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
- the dummy values may correspond to a predetermined scrambling sequence.
- the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
- the dummy values may have the same power as the last enhanced PLP.
- the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
- the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
- the scrambling sequence includes the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), and the sixth bit (x 12 ) of the shift register initialized to 0xF180 (1111 0001 1000 0000) 8 bits generated using the output (x 11 ), the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output Lt; / RTI >
- the OFDM transmitter 113 transmits the generated broadcast signal frame through the antenna 117 using the OFDM communication method and transmits the transmitted OFDM signal to the antenna 137 of the broadcast signal receiving apparatus 130 through the wireless channel 120.
- the broadcast signal receiving apparatus 130 includes an OFDM receiver 133 and a signal demultiplexing apparatus 131.
- the OFDM receiver 133 receives the OFDM signal through synchronization, channel estimation, and equalization do.
- the OFDM receiver 133 detects and demodulates the bootstrap from the OFDM signal, demodulates the preamble using the information included in the bootstrap, and uses the information included in the preamble to superimpose the superimposed payload Demodulation.
- the signal demultiplexing device 131 restores the core layer data first from the signal (superimposed payload) received through the OFDM receiver 133, and performs cancellation corresponding to the recovered core layer data Thereby restoring the enhanced layer data.
- the signal demultiplexing device 131 first generates a broadcast signal frame, restores the bootstrap from the broadcast signal frame, restores the preamble using the information included in the bootstrap, and then outputs the signaling information data It can be utilized for signal restoration.
- the signaling information may be L1 signaling information, and may include injection level information, normalizing factor information, and the like.
- the preamble may include a time interleaving mode corresponding to a time interleaver for each physical layer pipe.
- the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
- PLPs Physical Layer Pipes
- layer identification information for identifying layers corresponding to the hierarchical division.
- the PLP identification information and the layer identification information may be included in the preamble as separate fields.
- the time interleaver information may be included in the preamble based on the core layer.
- the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.
- the preamble may include type information of physical layer pipes, start position information, and size information.
- the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
- the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
- the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
- the type information can be signaled only to the core layer.
- the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
- the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
- the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the size information may be set based on the number of data cells allocated to the physical layer pipe.
- the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the time interleaver information can be signaled based on the core layer.
- the time interleaver may correspond to a hybrid time interleaver.
- the Physical Layer Pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.
- the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
- the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
- the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
- the modulation information may be signaled only when the FEC type information satisfies a predetermined condition.
- the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- the time interleaver corresponds to a convolutional time interleaver
- the time interleaver groups include a physical layer pipe (PLP) including an incomplete FEC block (incomplete FEC block).
- PLP physical layer pipe
- the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
- the time interleaver may perform the interleaving in one of a plurality of operation modes.
- the operation modes include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed .
- the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included.
- the field indicating the start position may indicate the start position of the first FEC block starting in the current physical layer pipe during the current subframe.
- a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
- the length of the second field may be longer than the length of the first field.
- the length of the first field is determined based on the length of the LDPC codeword and the modulation order
- the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver May be further taken into consideration.
- the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.
- the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
- the broadcast signal frame generation apparatus 111 shown in FIG. 1 includes a combiner for combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; A power normalizer for performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; A time interleaver for performing time interleaving after the power normalizing is performed to generate a time interleaved signal; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively.
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the time interleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the time interleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the apparatus for generating a broadcast signal frame 111 shown in FIG. 1 includes a time interleaver for generating a time-interleaved signal by performing time interleaving on a BICM output signal in the case of a single layer; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively.
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the BICM output signal may be an output signal of the BICM device to be described later.
- the broadcast signal transmitting apparatus 110 shown in FIG. 1 includes a time interleaver for generating a time interleaved signal by performing time interleaving on a BICM output signal; A frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs); And an OFDM transmitter for transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the signal demultiplexing apparatus shown in FIG. 1 includes a time deinterleaver for generating a time deinterleaving signal by applying time deinterleaving to a reception signal corresponding to a broadcast signal frame; A de-normalizer for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of a transmitter; A core layer BICM decoder for restoring core layer data from a signal power-adjusted by the de-normalizer; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on a signal power-adjusted by the de-normalizer using an output signal of a core layer FEC decoder of the core layer BICM decoder, De layer symbol extractor; A de-injection level controller for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder for recovering the enhanced layer data using the output signal of the de-injection
- 1 may include an OFDM receiver that performs at least one of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame to generate a received signal; A time deinterleaver for generating a time deinterleaving signal by applying time deinterleaving to the received signal; A de-normalizer for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of a transmitter; A core layer BICM decoder for restoring core layer data from a signal power-adjusted by the de-normalizer; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on a signal power-adjusted by the de-normalizer using an output signal of a core layer FEC decoder of the core layer BICM decoder, De layer symbol extractor; A de-injection level controller for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder
- the time deinterleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the time deinterleaver may correspond to the time interleaving mode.
- the preamble may include a time interleaving mode corresponding to a time interleaver for each physical layer pipe.
- the broadcast signal transmitting / receiving system can multiplex / demultiplex one or more enhancement layer data in addition to core layer data and enhanced layer data.
- the enhancement layer data can be multiplexed at a lower power level than the core layer data and the enhanced layer data.
- the injection power level of the second enhancement layer is lower than the injection power level of the first enhancement layer
- the injection power level of the third enhancement layer is lower than the injection power level of the second enhancement layer .
- FIG. 2 is a flowchart illustrating a method of transmitting / receiving a broadcast signal according to an exemplary embodiment of the present invention.
- a core layer signal and an enhanced layer signal are combined and multiplexed to generate a broadcast signal frame at step S210.
- the core layer signal and the enhanced layer signal can be combined at different power levels.
- the broadcast signal frame may be generated by performing time interleaving, and the preamble may include a time interleaving mode corresponding to time interleaving for each physical layer pipe.
- step S210 includes generating a time interleaved signal by performing time interleaving on a BICM output signal, and generating a preamble for signaling the time interleaving mode corresponding to the time interleaving to each physical layer pipe And generate a broadcast signal frame including the broadcast signal frame.
- the preamble may be for signaling start position information and size information of each of the Physical Layer Pipes (PLPs).
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
- the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
- the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
- the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
- N IU An interleaving unit
- the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
- one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
- the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
- the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
- the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
- each of the core layer physical layer pipes may be an integer number of FEC blocks.
- the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the broadcast signal frame generated in step S210 may include a bootstrap, a preamble, and a super-impersonated payload.
- at least one of the bootstrap and the preamble may include L1 signaling information.
- the L1 signaling information may include injection level information and normalizing factor information.
- the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
- PLPs Physical Layer Pipes
- layer identification information for identifying layers corresponding to the hierarchical division.
- the PLP identification information and the layer identification information may be included in the preamble as separate fields.
- the time interleaver information may be included in the preamble based on the core layer.
- the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.
- the preamble may include type information of physical layer pipes, start position information, and size information.
- the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
- the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
- the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
- the type information can be signaled only to the core layer.
- the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
- the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
- the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the size information may be set based on the number of data cells allocated to the physical layer pipe.
- the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the time interleaver information can be signaled based on the core layer.
- the step of generating a time-interleaved signal may perform the interleaving using a hybrid time interleaver.
- the Physical Layer Pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.
- the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
- the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
- the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
- the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
- the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- the step of generating a time interleaved signal performs the interleaving using a convolutional time interleaver, and the time interleaving groups are divided into a physical block including an incomplete FEC block And a Physical Layer Pipe (PLP), and the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
- PLP Physical Layer Pipe
- the interleaving uses one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
- the dummy values may not be inserted into the core layer data.
- the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
- the dummy values may correspond to a predetermined scrambling sequence.
- the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
- the dummy values may have the same power as the last enhanced PLP.
- the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
- the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the interleaving may be performed using one of a plurality of operation modes.
- the operation modes may include a first mode for omitting time interleaving, a second mode for performing convolutional time interleaving, and a third mode for performing hybrid time interleaving have.
- the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included.
- a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
- the length of the second field may be longer than the length of the first field.
- the length of the first field is determined based on the length of the LDPC codeword and the modulation order
- the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver May be further taken into consideration.
- the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.
- the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
- the broadcasting signal transmitting / receiving method transmits OFDM broadcasting frame frames (S220).
- the broadcasting signal transmitting / receiving method OFDM-receives a transmitted signal (S230).
- step S230 may perform synchronization, channel estimation, and equalization.
- the step S230 may restore the bootstrap, restore the preamble using the signal included in the recovered bootstrap, and restore the data signal using the signaling information included in the preamble.
- the broadcast signal transmitting / receiving method restores core layer data from the received signal (S240).
- the broadcast signal transmission / reception method restores enhanced layer data through core layer signal cancellation (S250).
- steps S240 and S250 shown in FIG. 2 may correspond to a demultiplexing operation corresponding to step S210.
- the step S210 shown in FIG. 2 includes the steps of generating a time-interleaved signal by performing time interleaving on the BICM output signal in the case of a single layer; And generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all the physical layer pipes.
- the broadcasting signal transmission method of steps S210 and S220 includes: generating time-interleaved signals by performing time interleaving on BICM output signals in the case of a single layer; Generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each physical layer pipe; And transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.
- step S210 shown in FIG. 2 includes: combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; Performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; Performing time interleaving after the power normalizing is performed to generate a time interleaved signal; And generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all the physical layer pipes.
- the time interleaving uses one of time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the broadcasting signal transmission method of steps S210 and S220 includes: generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; Performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; Performing time interleaving after the power normalizing is performed to generate a time interleaved signal; Generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each physical layer pipe; And transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.
- the time interleaving uses one of time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- steps S240 and S250 shown in FIG. 2 include generating a time deinterleaving signal by applying time deinterleaving to a received signal corresponding to a broadcast signal frame; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal.
- a method of receiving a broadcast signal may include generating a received signal by performing at least one of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame; Generating a time deinterleaving signal by applying time deinterleaving to the received signal; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal.
- the time deinterleaving may correspond to the time interleaving mode.
- the preamble may include a time interleaving mode corresponding to time interleaving for each physical layer pipe.
- the time deinterleaving can perform the deinterleaving to one of a plurality of operation modes.
- the time deinterleaving uses one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- FIG. 3 is a block diagram showing an example of a broadcast signal frame generating apparatus shown in FIG.
- an apparatus for generating a broadcast signal frame includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, A normalizer 345, a time interleaver 350, a signaling generation unit 360, and a frame builder 370.
- a BICM (Bit Interleaved Coded Modulation) apparatus is composed of an error correction encoder, a bit interleaver, and a symbol mapper.
- the core layer BICM unit 310 and the enhanced layer BICM unit 320 shown in FIG. A correction encoder, a bit interleaver, and a symbol mapper.
- the CORE LAYER FEC ENCODER shown in FIG. 3 may be a series combination of a BCH encoder and an LDPC encoder. At this time, the input of the error correction encoder is input to the BCH encoder, the output of the BCH encoder is input to the LDPC encoder, and the output of the LDPC encoder is the output of the error correction encoder.
- LDM Layered Division Multiplexing
- the core layer data passes through the core layer BICM unit 310
- the enhanced layer data passes through the enhanced layer BICM unit 320
- the injection level controller 330 the injection level controller 330.
- the enhanced layer BICM unit 320 can perform BICM encoding different from that of the core layer BICM unit 310. That is, the enhanced layer BICM unit 320 can perform error correction coding or symbol mapping corresponding to a bit rate higher than that of the core layer BICM unit 310.
- the enhanced layer BICM 320 can perform less robust error correction coding or symbol mapping than the core layer BICM 310.
- the core layer error correcting encoder may have a lower bit rate than the enhanced layer error correcting encoder.
- the enhanced layer symbol mapper may be less robust than the core layer symbol mapper.
- the combiner 340 can be seen to combine the core layer signal and the enhanced layer signal. At this time, the combiner 340 can combine the core layer signal and the enhanced layer signal at different power levels. According to an embodiment, the power level adjustment may be performed on the core layer signal instead of the enhanced layer signal. At this time, the power for the core layer signal can be adjusted to be larger than the power of the enhanced layer signal.
- the core layer data uses a low code rate FEC code for robust reception while the enhanced layer data uses a high code rate FEC code for a high data rate. .
- the core layer data may have a wider broadcast coverage in the same reception environment as the enhanced layer data.
- Enhanced layer data having passed through the enhanced layer BICM unit 320 is adjusted in gain (or power) through the injection level controller 330 and combined with the core layer data by the combiner 340.
- the injection level controller 330 reduces the power of the enhanced layer signal to generate a power-reduced enhanced layer signal.
- the magnitude of the signal adjusted by the injection level controller 330 may be determined according to the injection level.
- the injection level in the case of inserting the signal B into the signal A can be defined as shown in the following equation (1).
- the enhanced layer signal when an enhanced layer signal is inserted into a core layer signal, assuming that the injection level is 3 dB, the enhanced layer signal has a power level corresponding to half of the core layer signal.
- the injection level controller 330 can adjust the power level of the enhanced layer signal from 0 dB to 25.0 dB at intervals of 0.5 dB or 1 dB.
- the transmission power allocated to the core layer is allocated to a larger extent than the transmission power allocated to the enhanced layer, thereby enabling preferential decoding on the core layer at the receiver.
- the combiner 340 combines the core layer signal and the power-reduced enhanced layer signal to generate a multiplexed signal.
- the signal coupled by the combiner 340 is provided to the power normalizer 345 to lower the power by the power rise caused by the combination of the core layer signal and the enhanced layer signal so that the power adjustment is performed. That is, the power normalizer 345 lowers the power of the signal multiplexed by the combiner 340 to a power level corresponding to the core layer signal. Since the level of the combined signal is higher than the level of one layer signal, power normalization of the power normalizer 345 is necessary to prevent amplitude clipping or the like in the rest of the broadcasting signal transmitting / receiving system.
- the power normalizer 345 may multiply the normalizing factor of Equation (2) by the magnitude of the combined signal to adjust the magnitude of an appropriate signal.
- the injection level information for calculating Equation (2) below may be passed to the power normalizer 345 via a signaling flow.
- a represents a scaling factor corresponding to various injection levels.
- the injection level controller 330 may correspond to a scaling factor.
- the power normalizer 345 Since the power of the combined signal (multiplexed signal) has increased compared to the core layer signal, the power normalizer 345 must mitigate such power increase.
- the output of the power normalizer 345 is Can be expressed as
- the output of the power normalizer 345 is Can be expressed as
- Table 1 below shows the scaling factor a and the normalizing factor? According to various injection levels (CL: Core Layer, EL: Enhanced Layer).
- CL Core Layer
- EL Enhanced Layer
- the relationship between the injection level and the scaling factor? And the normalizing factor? Can be defined as follows.
- the injection level may be a value from 0 dB to 25 dB.
- the core layer signal and the enhanced layer signal can be combined with the same power.
- the scaling factor may be 1 and the normalizing factor may be 0.7071068.
- the power normalizer 345 corresponds to a normalizing factor, and can be seen as lowering the power of the multiplexed signal by the combiner 340 as much as it is raised.
- the normalizing factor and the scaling factor may be rational numbers greater than zero and less than one, respectively.
- the scaling factor decreases as the power reduction corresponding to the injection level controller 330 increases, and the normalizing factor increases as the power reduction corresponding to the injection level controller 330 increases.
- the power normalized signal passes through a time interleaver 350 for dispersing burst errors occurring in the channel.
- the time interleaver 350 can be regarded as performing interleaving applied to both the core layer signal and the enhanced layer signal. That is, the core layer and the enhanced layer share the time interleaver, thereby preventing unnecessary memory use and reducing the latency at the receiver.
- the enhanced layer signal may correspond to enhanced layer data restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal
- Signal and one or more extension layer signals having a lower power level than the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.
- the L1 signaling information including the injection level information is encoded by the signaling generation unit 360 including the BICM dedicated for signaling.
- the signaling generation unit 360 may generate the L1 signaling signal by receiving the injection level information (IL INFO) from the injection level controller 330.
- IL INFO injection level information
- L1 represents Layer 1, the lowest layer of the ISO 7 layer model. At this time, the L1 signaling may be included in the preamble.
- the L1 signaling may include an FFT size, a guard interval size, etc., which are major parameters of an OFDM transmitter, a channel code rate, a BICM key parameter, modulation information, and the like.
- the L1 signaling signal is combined with a data signal to form a broadcast signal frame.
- the frame builder 370 combines the L1 signaling signal and the data signal to generate a broadcast signal frame.
- the frame builder 370 signals the size information of the physical layer pipes (PLPs) and the time interleaver information shared by the core layer signal and the enhanced layer signal using the time interleaved signal It is possible to generate a broadcast signal frame including a preamble for the preamble.
- the broadcast signal frame may further include a bootstrap.
- the frame builder 370 may generate a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs).
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the injection level information is not signaled for the core layer physical layer pipe, but can be signaled only for the enhanced layer physical layer pipe.
- the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes
- the layer pipes may have the same injection level information (L1D_plp_ldm_injection_level).
- the injection level information may correspond to a value that is greater than the required SNR (required SNR) value corresponding to the core layer signal by 3 dB or more before the LDM coupling as described through Equation (10).
- the physical layer pipes may be multiplexed by a frequency division multiplexing (FDM), and the signaling information corresponding to the pre-convolution multiplexing may be transmitted only to the core layer physical layer pipes to signaled and may not be signaled for enhanced layer physical layer pipes.
- FDM frequency division multiplexing
- the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
- the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
- the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
- the physical layer pipes may include two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes and includes time interleaving corresponding to the time interleaver,
- the mode may be either a hybrid time interleaving mode or a no time interleaving mode.
- the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
- the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
- the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe .
- the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
- the physical layer pipes can be used up to four for one complete delivered product.
- the start position information and the size information may be generated in a generation method different from that for the core layer physical layer pipe in the case of the enhanced layer physical layer pipe.
- the start position information and the size information are generated based on a first reference timing for the core layer physical layer pipe, and for the enhanced layer physical layer pipe, a second reference time different from the first reference timing May be generated based on timing.
- the first reference timing may correspond to after the time interleaving
- the second reference timing may correspond to before the time interleaving
- start position information and the size information may be defined with respect to before the time interleaving in the case of the enhanced layer physical layer pipe.
- start position information and the size information may be defined within the current subframe in the case of the core layer physical layer pipe.
- start position information and the size information may be defined with respect to after the time interleaving in the case of the core layer physical layer pipe.
- the size information may be set based on the number of data cells allocated to each of the physical layer pipes.
- the start position information may be set to be the same as the index corresponding to the first data cell of each of the physical layer pipes.
- the start position information and the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the frame builder 370 may generate a broadcast signal frame including a preamble for signaling the time interleaving mode corresponding to the time interleaver 350.
- the time interleaving mode may be signaled for each of the physical layer pipes.
- the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipes.
- the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
- the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
- the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
- each of the core layer physical layer pipes may be an integer number of FEC blocks.
- the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the enhanced layer BICM 320, the injection level controller 330, the combiner 340, and the power normalizer 345 may be omitted.
- the time interleaver 350 may time-interleave the BICM output signal of the core layer BICM 310 to generate a time-interleaved signal.
- the frame builder 370 may generate a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver 350 for each of all the physical layer pipes.
- the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
- the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
- the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
- the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
- N IU An interleaving unit
- the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
- one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the time interleaver 350 may use one of the time interleaver groups, and the boundary between the time interleaver groups may be a physical layer pipes of the core layer corresponding to the core layer signal.
- the boundary between the time interleaver groups may be a physical layer pipes of the core layer corresponding to the core layer signal.
- PLPs ≪ / RTI > That is, one of the boundaries between the physical layer pipes of the core layer may be the boundary between time interleaver groups.
- the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
- the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
- the dummy values may not be inserted into the core layer data.
- the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
- the dummy values may correspond to a predetermined scrambling sequence.
- the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
- the dummy values may have the same power as the last enhanced PLP.
- the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
- the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the time interleaver information can be signaled based on the core layer.
- some of the time interleaver information may be signaled on the basis of the core layer, and the other part of the time interleaver information may be signaled irrespective of the layer.
- the time interleaver information can be signaled based on the layer identification information corresponding to the core layer.
- the time interleaver 350 may correspond to a hybrid time interleaver.
- the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.
- the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
- the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
- the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
- the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
- the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- the time interleaver 350 corresponds to a convolutional time interleaver
- the time interleaver groups include a physical layer pipe (PLP) including an incomplete FEC block (incomplete FEC block) ),
- the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
- the time interleaver 350 may perform the interleaving in one of a plurality of operation modes.
- the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, And may not include a field indicating a start position of the first FEC block for the third mode.
- the first field L1D_plp_fec_block_start indicates the start position of the first FEC block starting in the current physical layer pipe during the current subframe
- the second field L1D_plp_CTI_fec_block_start indicates the start position of the current or subsequent subframe Can indicate the starting position of the first full FEC block of the current physical layer pipe leaving the convolutional time interleaver.
- the first field (L1D_plp_fec_block_start) and the second field (L1D_plp_CTI_fec_block_start) may all be signaled based on interleaving.
- the second field (L1D_plp_CTI_fec_block_start) the number of bits required for signaling can be increased by signaling after interleaving.
- the length of the second field may be longer than the length of the first field.
- the length of one field is determined based on the length of the LDPC codeword and the modulation order
- the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver.
- the length of the first field may be 15 bits and the length of the second field may be 22 bits.
- the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
- the frame builder 370 may include a bootstrap generator for generating the bootstrap; A preamble generator for generating the preamble; And a superimposed payload generator for generating a superimposed payload corresponding to the time-interleaved signal.
- the bootstrap is shorter than the preamble and can have a fixed length.
- the bootstrap includes a symbol indicating the structure of the preamble
- the symbol may correspond to a fixed-length bit string indicating a combination of the modulation method / code rate, the FFT size, the guard interval length, and the pilot pattern of the preamble.
- a symbol is preferentially allocated to a preamble structure corresponding to a second FFT size smaller than the first FFT size, rather than a preamble structure corresponding to the first FFT size
- a preamble structure corresponding to a second guard interval length larger than the first guard interval length is preferentially allocated to a preamble structure corresponding to a first guard interval length, when the method / code rate and the FFT size are equal to each other It may be a corresponding one.
- the broadcast signal frame is transmitted through an OFDM transmitter that is robust against multi-path and Doppler.
- the OFDM transmitter can be regarded as responsible for the transmission signal generation of the next generation broadcasting system.
- the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
- PLPs Physical Layer Pipes
- layer identification information for identifying layers corresponding to the hierarchical division.
- the PLP identification information and the layer identification information may be included in the preamble as separate fields.
- the time interleaver information may be included in the preamble based on the core layer.
- the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes .
- the preamble may include type information of physical layer pipes, start position information, and size information.
- the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
- the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
- the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
- the type information can be signaled only to the core layer.
- the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
- the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
- the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the size information may be set based on the number of data cells allocated to the physical layer pipe.
- the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- FIG. 4 is a diagram showing an example of a broadcast signal frame structure.
- the broadcast signal frame includes a bootstrap 410, a preamble 420, and a super-imposed payload 430.
- the frame shown in Fig. 4 may be included in a super-frame.
- the broadcast signal frame may be composed of one or more OFDM symbols.
- the broadcast signal frame may include a reference symbol or a pilot symbol.
- the frame structure to which LDM (Layered Division Multiplexing) is applied includes a bootstrap 410 and a preamble 420 and a super-imposted payload 430 as shown in FIG.
- the bootstrap 410 and the preamble 420 can be seen as having two preambles hierarchical.
- the bootstrap 410 may have a shorter length than the preamble 420 for fast acquisition and detection.
- the boot strap 410 may have a fixed length.
- the bootstrap 410 may include a fixed length of symbol.
- the bootstrap 410 may be composed of four OFDM symbols each 0.5 ms long and may have a fixed time length of 2 ms in total.
- the bootstrap 410 has a fixed bandwidth, and the preamble 420 and the superimposed payload 430 can have a bandwidth that is wider and variable than the bootstrap 410.
- the preamble 420 may transmit detailed signaling information using a robust LDPC code. At this time, the length of the preamble 420 may vary depending on the signaling information.
- the bootstrap 410 and the payload 430 may all be regarded as corresponding to a common signal shared by several layers.
- the super-imposted payload 430 may be such that two or more layer signals correspond to a multiplexed signal.
- the super-imposted payload 430 may be a combination of the core layer payload and the enhanced layer payload at different power levels.
- the core layer payload may include an in-band signaling section.
- the in-band signaling unit may include signaling information for an enhanced layer service.
- the bootstrap 410 may include a symbol indicating a preamble structure.
- the symbol included in the bootstrap to indicate the structure of the preamble can be set as shown in Table 2 below.
- a fixed symbol of 7 bits can be allocated.
- L1-Basic Mode 1, L1-Basic Mode 2, and L1-Basic Mode 3 described in Table 2 may correspond to QPSK and 3/15 LDPC.
- L1-Basic Mode 4 described in Table 2 may correspond to 16-NUC (Non Uniform Constellation) and 3/15 LDPC.
- the L1-Basic Mode 5 shown in Table 2 may correspond to 64-NUC (Non Uniform Constellation) and 3/15 LDPC.
- L1-Basic Mode 6 and L1-Basic Mode 7 shown in Table 2 may correspond to 256-NUC (Non Uniform Constellation) and 3/15 LDPC.
- the modulation method / coding rate described below represents a combination of modulation method and coding rate such as QPSK and 3/15 LDPC.
- the FFT size shown in Table 2 may represent a Fast Fourier Transform size.
- the GI length shown in Table 2 indicates a guard interval length, which may indicate the length of the guard interval, not the data in the time domain. At this time, the longer the guard interval length, the more robust the system becomes.
- the Pilot Pattern shown in Table 2 may represent Dx of the pilot pattern.
- Dy may be all 1s.
- the preamble structure corresponding to the second modulation method / coding rate that is stronger than the first modulation method / coding rate is preferentially used as a lookup table than the preamble structure corresponding to the first modulation method / Can be assigned to a table.
- preferentially allocated may be stored in correspondence with a smaller number of indexes in the look-up table.
- a preamble structure corresponding to a second FFT size smaller than the first FFT size may be assigned to the lookup table preferentially over the preamble structure corresponding to the first FFT size.
- a preamble structure corresponding to the second guard interval larger than the first guard interval may be allocated to the lookup table preferentially over the preamble structure corresponding to the first guard interval.
- the preamble structure identification using the bootstrap can be performed more efficiently.
- FIG. 5 is a diagram illustrating an example of a process of receiving a broadcast signal frame shown in FIG.
- the bootstrap 510 is detected and demodulated, and the preamble 520 is demodulated using demodulated information to recover signaling information.
- the core layer data 530 is demodulated using the signaling information, and the enhanced layer signal is demodulated through the cancellation process corresponding to the core layer data. At this time, the cancellation corresponding to the core layer data will be described in more detail later.
- FIG. 6 is a diagram illustrating another example of a process of receiving the broadcast signal frame shown in FIG.
- the bootstrap 610 is detected and demodulated, and the preamble 620 is demodulated using the demodulated information to recover the signaling information.
- the core layer data 630 is demodulated using the signaling information.
- the in-band signaling unit 650 is included in the core layer data 630.
- the in-band signaling unit 650 includes signaling information for an enhanced layer service. Through the in-band signaling unit 650, more efficient bandwidth utilization is possible. In this case, the in-band signaling unit 650 is preferably included in a core layer that is stronger than the enhanced layer.
- basic signaling information and information for a core layer service are delivered through a preamble 620, and signaling information for an enhanced layer service is delivered through an in-band signaling unit 650 have.
- the enhancement layer signal is demodulated through the cancellation process corresponding to the core layer data.
- the signaling information may be L1 (Layer-1) signaling information.
- the L1 signaling information may include information necessary for configuring physical layer parameters.
- a broadcast signal frame includes an L1 signaling signal and a data signal.
- the broadcast signal frame may be an ATSC 3.0 frame.
- FIG. 7 is a block diagram showing another example of the apparatus for generating a broadcast signal frame shown in FIG.
- the broadcasting signal frame generation apparatus multiplexes data corresponding to N (N is a natural number equal to or greater than 1) extension layers in addition to core layer data and enhanced layer data together .
- a core layer BICM unit 310 includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, a power normalizer 345, a time Includes N enhancement layer BICM units 410 to 430 and injection level controllers 440 to 460 in addition to the interleaver 350, the signaling generation unit 360 and the frame builder 370 .
- the frame builder 360 and the frame builder 370 have already been described in detail with reference to FIG.
- Each of the N enhancement layer BICM units 410, ..., 430 independently performs BICM encoding, and the injection level controllers 440, ..., 460 perform power reduction corresponding to each enhancement layer Thereby allowing the power-reduced enhancement layer signal to be combined with the other layer signals via the combiner 340.
- the error correction coding units of the enhancement layer BICM units 410, ..., and 430 may be a BCH encoder and an LDPC encoder connected in series.
- the power reduction corresponding to each of the injection level controllers 440, ..., 460 is greater than the power reduction of the injection level controller 330. That is, the injection level controllers 330, 440, ..., 460 shown in FIG. 7 may correspond to a large power reduction as they go down.
- the injection level information provided from the injection level controllers 330, 440, and 460 shown in FIG. 7 is included in the broadcast signal frame of the frame builder 370 through the signaling generation unit 360 and is transmitted to the receiver. That is, the injection level of each layer is contained in the L1 signaling information and transmitted to the receiver.
- the power adjustment may be to increase or decrease the power of the input signal, or may be to increase or decrease the gain of the input signal.
- the power normalizer 345 mitigates the power increase caused by combining the plurality of layer signals by the combiner 340.
- the power normalizer 345 can adjust the signal power to an appropriate signal size by multiplying the normalizing factor by the magnitude of the signal to which the signals of the respective layers are combined using Equation (4) below .
- the time interleaver 350 performs interleaving applied to the signals of the layers by performing interleaving on the signal combined by the combiner 340.
- FIG. 8 is a block diagram showing an example of the signal demultiplexing apparatus shown in FIG.
- a signal demultiplexing apparatus includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, an enhanced layer symbol extractor 530, A de-injection level controller 1020, and an enhanced layer BICM decoder 540.
- the signal demultiplexing apparatus shown in FIG. 8 may correspond to the broadcasting signal frame generating apparatus shown in FIG.
- the time deinterleaver 510 receives a reception signal from an OFDM receiver performing an operation such as time / frequency synchronization, channel estimation, and equalization, and receives a burst error occurring in a channel, And performs operations related to dispersion.
- the L1 signaling information is preferentially decoded in the OFDM receiver and can be utilized for data decoding.
- the injection level information of the L1 signaling information may be transmitted to the de-normalizer 1010 and the de-injection level controller 1020.
- the OFDM receiver may decode the received signal in the form of a broadcast signal frame (for example, ATSC 3.0 frame), extract the data symbol part of the frame, and provide the extracted data symbol to the time deinterleaver 510. That is, the time deinterleaver 510 performs a deinterleaving process while passing data symbols to disperse cluster errors generated in the channel.
- the time deinterleaver 510 can perform an operation corresponding to the time interleaver.
- the time deinterleaver 510 may perform deinterleaving in one of a plurality of operation modes and perform deinterleaving using time interleaver information signaled in connection with the operation of the time interleaver.
- the de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power as much as it is reduced by the power normalizer. That is, the de-normalizer 1010 divides the received signal by the normalizing factor of Equation (2).
- the de-normalizer 1010 is shown to regulate the power of the output signal of the time interleaver 510, but according to an embodiment, the de-normalizer 1010 may include a time interleaver 510, So that the power adjustment is performed before interleaving.
- the de-normalizer 1010 may be located before or after the time interleaver 510 and amplify the size of the signal for LLR calculation of the core layer symbol demapper and the like.
- the output of the time deinterleaver 510 (or the output of the de-normalizer 1010) is provided to a core layer BICM decoder 520 and the core layer BICM decoder 520 restores core layer data.
- the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder.
- the core layer symbol demapper computes the log-likelihood ratio (LLR) values associated with the symbol
- the core layer bit deinterleaver strongly mixes the computed LLR values with the cluster error
- the core layer error correction decoder Correct is the core layer error correction decoder Correct.
- the core layer symbol demapper can calculate the LLR value for each bit by using the predetermined constellation.
- the constellation used in the core layer symbol mapper may differ depending on a combination of the code rate and the modulation order used in the transmitter.
- the core layer bit deinterleaver can perform inverse interleaving on the calculated LLR values in LDPC codeword units.
- the core layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the core layer error correction decoder may output only the information bits as core layer data, and output the entire bits to which the parity bits are combined to the information bits to the enhanced layer symbol extractor 530.
- the core layer error correction decoder may be a core layer LDPC decoder and a core layer BCH decoder connected in series. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, the output of the core layer BCH decoder is input to the core layer error correction decoder Output. At this time, the LDPC decoder performs LDPC decoding and the BCH decoder performs BCH decoding.
- the enhanced layer error correction decoding decoding unit may be an enhanced layer LDPC decoder and an enhanced layer BCH decoder connected in series. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is enhanced And can be the output of the layer error correcting decoder.
- the enhanced layer symbol extractor 530 receives all the bits from the core layer error correction decoder of the core layer BICM decoder 520 and outputs the enhanced bits from the output signal of the time deinterleaver 510 or the de- The symbols can be extracted.
- the enhanced layer symbol extractor 530 receives the information bits of the LDPC without receiving all the bits from the error correction decoder of the core layer BICM decoder 520 or outputs the BCH information bits Can be provided.
- the enhanced layer symbol extractor 530 includes a buffer, a subtractor, a core layer symbol mapper, and a core layer bit interleaver.
- the buffer stores the output signal of the time deinterleaver 510 or the de-equalizer 1010.
- the core layer bit interleaver receives the entire bits (information bits + parity bits) of the core layer BICM decoder and performs core layer bit interleaving the same as the transmitter.
- the core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal.
- the subtractor obtains the enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1020.
- the enhanced layer symbol extractor 530 may further include a core layer LDPC encoder.
- the enhanced layer symbol extractor 530 may further include a core layer BCH encoder as well as a core layer LDPC encoder.
- the core layer LDPC encoder, the core layer BCH encoder, the core layer bit interleaver and the core layer symbol mapper included in the enhanced layer symbol extractor 530 are the LDPC encoder of the core layer, the BCH encoder, And the symbol mapper.
- the de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the power of the transmitter that is dropped by the injection level controller of the transmitter. In other words, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540. For example, if the power of the enhanced layer signal at the transmitter is lower than the power of the core layer signal by 3 dB, the de-injection level controller 1020 increases the power of the input signal by 3 dB.
- the de-injection level controller 1020 receives the injection level information from the OFDM receiver and multiplies the extracted enhanced layer signal by the enhanced layer gain of Equation (5).
- the enhanced layer BICM decoder 540 receives the enhanced layer symbol that is power-up by the de-injection level controller 1020 and restores the enhanced layer data.
- the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder.
- the enhanced layer symbol demapper computes LLR (Log-Likelihood Ratio) values associated with the enhanced layer symbol
- the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, performs enhanced layer error correction decoding Corrects errors that occur on the channel.
- the enhanced layer BICM decoder 540 performs an operation similar to the core layer BICM decoder 520, but generally the enhanced layer LDPC decoder performs LDPC decoding on a code rate of 6/15 or more.
- the core layer may use an LDPC code having a code rate of 5/15 or less
- the enhanced layer may use an LDPC code having a code rate of 6/15 or more.
- the core layer data can be decoded with only a small number of LDPC decoding iterations.
- the receiver hardware shares one LDPC decoder with the core layer and the enhanced layer, thereby reducing the cost incurred in hardware implementation.
- the core layer LDPC decoder uses only a small amount of time resources (LDPC decoding iteration) and most time resources can be used by the enhanced layer LDPC decoder.
- the signal demultiplexing apparatus shown in FIG. 8 restores the core layer data, cancels the core layer symbols in the received signal symbol, leaves only the enhanced layer symbols, increases the power of the enhanced layer symbol, Restore layer layer data. As described above with reference to FIGS. 3 and 5, since the signals corresponding to the respective layers are combined at different power levels, restoration from the signal combined with the strongest power can restore the data with the smallest error.
- the signal demultiplexing apparatus includes a time deinterleaver 510 for applying time deinterleaving to a received signal to generate a time deinterleaving signal; A de-normalizer (1010) for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; A core layer BICM decoder 520 for recovering core layer data from a signal power-adjusted by the de-normalizer 1010; The output of the core layer FEC decoder of the core layer BICM decoder 520 is used to perform a cancellation corresponding to the core layer data on the signal power-adjusted by the de-normalizer 1010, An enhanced layer symbol extractor 530 for extracting a layer signal; A de-injection level controller (1020) for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder 540 for recovering the enhanced layer data using the output signal of the de-injection level controller
- the enhanced layer symbol extractor receives the entire codeword from the core layer LDPC decoder of the core layer BICM decoder, and directly bit-interleaves the entire codeword.
- the enhanced layer symbol extractor may receive information bits from the core layer LDPC decoder of the core layer BICM decoder, perform core layer LDPC encoding on the information bits, and then perform bit interleaving.
- the enhanced layer symbol extractor may receive information bits from the core layer BCH decoder of the core layer BICM decoder, perform core layer BCH encoding and core layer LDPC encoding, and then perform bit interleaving.
- the de-normalizer and the de-injection level controller are provided with the injection level information (IL INFO) provided based on the L1 signaling, and can perform power control based on the injection level information.
- IL INFO injection level information
- the core layer BICM decoder may have a lower bit rate than the enhanced layer BICM decoder, and may be robust to the enhanced layer BICM decoder.
- the de-normalizer may correspond to the inverse of the normalizing factor.
- the de-injection level controller may correspond to the reciprocal of the scaling factor.
- the enhanced layer data can be restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- the signal demultiplexing apparatus includes at least one enhancement layer symbol extractor for extracting an enhancement layer signal by performing a cancellation corresponding to previous layer data;
- One or more de-injection level controllers for increasing the power of the enhancement layer signal by a power reduction of the transmitter's injection level controller and one or more de-injection level controllers for restoring one or more enhancement layer data using the output signals of the one or more de- Layer BICM decoder.
- a method for demultiplexing a signal includes: generating a time deinterleaving signal by applying time deinterleaving to a received signal; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal.
- the step of extracting the enhanced layer signal may include receiving the entire codeword from the core layer LDPC decoder of the core layer BICM decoder, and directly bit-interleaving the entire codeword.
- the step of extracting the enhanced layer signal may include receiving information bits from the core layer LDPC decoder of the core layer BICM decoder, performing core layer LDPC encoding on the information bits, and performing bit interleaving.
- the step of extracting the enhanced layer signal may include receiving information bits from the core layer BCH decoder of the core layer BICM decoder, performing core layer BCH encoding and core layer LDPC encoding of the information bits, and performing bit interleaving .
- FIG. 9 is a block diagram illustrating an example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
- the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
- the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
- the core layer LDPC decoder provides an enhanced codeword extractor 530 with a whole codeword including parity bits. That is, in general, the LDPC decoder outputs only information bits from the entire LDPC code word, but it is also possible to output the entire codeword.
- the enhanced layer symbol extractor 530 does not need to have a core layer LDPC encoder or a core layer BCH encoder separately, so that the implementation is simple, but there is a possibility that a residual error remains in the LDPC code parity part.
- FIG. 10 is a block diagram showing another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
- the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
- the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
- the core layer LDPC decoder provides information bits without information of parity bits to the enhanced layer symbol extractor 530.
- the enhanced layer symbol extractor 530 does not need to have a core layer BCH encoder separately, but it should include a core layer LDPC encoder.
- the example shown in Fig. 10 can eliminate residual errors that may remain in the LDPC code parity part as compared to the example shown in Fig.
- FIG. 11 is a block diagram showing another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
- the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
- the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
- the output of the core layer BCH decoder corresponding to the core layer data is provided to the enhanced layer symbol extractor 530.
- the enhanced layer symbol extractor 530 has high complexity because it needs to include both the core layer LDPC encoder and the core layer BCH encoder, but the highest layer performance is assured compared with the examples of FIG. 9 and FIG.
- FIG. 12 is a block diagram showing another example of the signal demultiplexing apparatus shown in FIG.
- a signal demultiplexing apparatus includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, an enhanced layer symbol extractor 530, One or more enhancement layer BICM decoders 540, one or more enhancement layer symbol extractors 650 and 670, one or more enhancement layer BICM decoders 660 and 680 and the de-injection level controllers 1020, 1150 and 1170 .
- the signal demultiplexing apparatus shown in FIG. 12 may correspond to the broadcasting signal frame generating apparatus shown in FIG.
- the time deinterleaver 510 receives a reception signal from an OFDM receiver that performs operations such as synchronization, channel estimation, and equalization, and receives a reception signal from an OFDM receiver, And performs an operation.
- the L1 signaling information is preferentially decoded in the OFDM receiver and can be utilized for data decoding.
- the injection level information of the L1 signaling information may be transmitted to the de-normalizer 1010 and the de-injection level controllers 1020, 1150, and 1170.
- the de-normalizer 1010 obtains the injection level information of all the layers, calculates the de-normalizing factor using the following equation (6), and multiplies the input signal.
- the de-normalizing factor is the inverse of the normalizing factor expressed by Equation (4).
- the de-normalizer 1010 when N1 signaling includes normalization factor information as well as injection level information, the de-normalizer 1010 takes the reciprocal of the normalizing factor without using the injection level to calculate the de-normalizing factor, The normalizing factor can be obtained.
- the de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power as much as it is reduced by the power normalizer.
- the de-normalizer 1010 is shown regulating the power of the output signal of the time interleaver 510, but according to an embodiment, the de-normalizer 1010 may include a time interleaver 510, So that the power adjustment is performed before interleaving.
- the de-normalizer 1010 may be located before or after the time interleaver 510 and amplify the size of the signal for LLR calculation of the core layer symbol demapper and the like.
- the output of the time deinterleaver 510 (or the output of the de-normalizer 1010) is provided to a core layer BICM decoder 520 and the core layer BICM decoder 520 restores core layer data.
- the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder.
- the core layer symbol demapper computes the log-likelihood ratio (LLR) values associated with the symbol
- the core layer bit deinterleaver strongly mixes the computed LLR values with the cluster error
- the core layer error correction decoder Correct is the core layer error correction decoder Correct.
- the core layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the core layer error correction decoder may output only the information bits as core layer data, and output the entire bits to which the parity bits are combined to the information bits to the enhanced layer symbol extractor 530.
- the core layer error correction decoder may be a core layer LDPC decoder and a core layer BCH decoder connected in series. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, the output of the core layer BCH decoder is input to the core layer error correction decoder Output. At this time, the LDPC decoder performs LDPC decoding and the BCH decoder performs BCH decoding.
- the enhanced layer error correction decoding decoding unit may be configured such that an enhanced layer LDPC decoder and an enhanced layer BCH decoder are connected in series. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is enhanced And can be the output of the layer error correcting decoder.
- the enhancement layer error correction decoding unit may be configured such that an enhancement layer LDPC decoder and an enhancement layer BCH decoder are connected in series. That is, the input of the enhancement layer error correction decoder is input to the enhancement layer LDPC decoder, the output of the enhancement layer LDPC decoder is input to the enhancement layer BCH decoder, and the output of the enhancement layer BCH decoder is input to the enhancement layer error correction decoder Output.
- the core layer BICM decoder 520 of FIG. Layer symbol extractors 650 and 670 and enhancement layer BICM decoders 660 and 680 as well as the enhanced layer symbol extractor 530 and the enhancement layer symbol extractor 530.
- the enhanced layer symbol extractor 530 receives all the bits from the core layer error correction decoder of the core layer BICM decoder 520 and outputs the enhanced bits from the output signal of the time deinterleaver 510 or the de- The symbols can be extracted.
- the enhanced layer symbol extractor 530 receives the information bits of the LDPC without receiving all the bits from the error correction decoder of the core layer BICM decoder 520 or outputs the BCH information bits Can be provided.
- the enhanced layer symbol extractor 530 includes a buffer, a subtractor, a core layer symbol mapper, and a core layer bit interleaver.
- the buffer stores the output signal of the time deinterleaver 510 or the de-equalizer 1010.
- the core layer bit interleaver receives the entire bits (information bits + parity bits) of the core layer BICM decoder and performs core layer bit interleaving the same as the transmitter.
- the core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal.
- the subtractor obtains the enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1020.
- the core layer bit interleaver and the core layer symbol mapper included in the enhanced layer symbol extractor 530 may be the same as the bit interleaver and the symbol mapper of the core layer shown in FIG.
- the de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the power of the transmitter that is dropped by the injection level controller of the transmitter. In other words, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540.
- the enhanced layer BICM decoder 540 receives the enhanced layer symbol that is power-up by the de-injection level controller 1020 and restores the enhanced layer data.
- the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder.
- the enhanced layer symbol demapper computes LLR (Log-Likelihood Ratio) values associated with the enhanced layer symbol
- the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, performs enhanced layer error correction decoding Corrects errors that occur on the channel.
- the enhanced layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the enhanced layer error correction decoder outputs only the information bits as enhanced layer data, and outputs all the bits in which the parity bits are combined to the information bits to the enhancement layer symbol extractor 650.
- the enhancement layer symbol extractor 650 receives all the bits from the enhanced layer error correction decoder of the enhanced layer BICM decoder 540 and extracts extension layer symbols from the output signal of the de- do.
- the de-injection level controller 1020 can amplify the power of the output signal of the subtractor of the enhanced layer symbol extractor 530.
- the enhancement layer symbol extractor 650 includes a buffer, a subtractor, an enhanced layer symbol mapper, and an enhanced layer bit interleaver.
- the buffer stores the output signal of the de-injection level controller 1020.
- the enhanced layer bit interleaver receives the entire bits (information bits + parity bits) of the enhanced layer BICM decoder and performs the same enhanced layer bit interleaving as the transmitter.
- the enhanced layer symbol mapper generates the same enhanced layer symbol as the transmitter from the interleaved signal.
- the subtractor obtains the enhancement layer symbol by subtracting the output signal of the enhanced layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1150.
- the enhanced layer bit interleaver and the enhanced layer symbol mapper included in the enhancement layer symbol extractor 650 may be the same as the bit interleaver and the symbol mapper of the enhanced layer shown in FIG.
- the de-injection level controller 1150 increases the amount of power reduced by the injection level controller of the layer in the transmitter.
- the de-injection level controller can be regarded as performing an operation of multiplying the enhancement layer gain of Equation (7).
- the 0th injection level can be regarded as 0dB.
- the enhancement layer BICM decoder 660 receives the enhancement layer symbol whose power is increased by the de-injection level controller 1150 and restores the enhancement layer data.
- the enhancement layer BICM decoder 660 may include an enhancement layer symbol demapper, an enhancement layer bit deinterleaver, and an enhancement layer error correction decoder.
- the enhancement layer symbol demapper computes LLR values associated with the enhancement layer symbols, and the enhancement layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, and the enhancement layer error correction decoder generates Correct the error.
- the enhancement layer symbol extractor and the enhancement layer BICM decoder may be provided in the enhancement layer symbol extractor and the enhancement layer BICM decoder, respectively, if two or more enhancement layers are provided.
- the enhancement layer error correction decoder of the enhancement layer BICM decoder 660 may output only information bits, and output all bits in which information bits and parity bits are combined It is possible. At this time, the enhancement layer error correction decoder outputs only the information bits as enhancement layer data, and outputs all the bits in which the parity bits are combined to the information bits to the enhancement layer symbol extractor 670.
- the structure and operation of the enhancement layer symbol extractor 670, the enhancement layer BICM decoder 680 and the de-injection level controller 1170 are similar to those of the enhancement layer symbol extractor 650, the enhancement layer BICM decoder 660 and the de- The level controller 1150 can be easily seen from the structure and operation.
- the de-injection level controllers 1020, 1150, 1170 shown in FIG. 12 may correspond to a larger power rise as they go down.
- the de-injection level controller 1150 increases the power more than the de-injection level controller 1020 and the de-injection level controller 1170 increases the power more than the de-injection level controller 1150 .
- the signal demultiplexing apparatus shown in FIG. 12 first reconstructs core layer data, restores the enhanced layer data using the core layer symbol cancellation, and uses the enhancement layer symbol cancellation to extract the enhancement layer data Restoration can be known. More than one enhancement layer may be provided, in which case it is recovered from the combined enhancement layer at a higher power level.
- FIG. 13 is a diagram illustrating a power increase due to a combination of a core layer signal and an enhanced layer signal.
- the power level of the multiplexed signal is higher than that of a core layer signal or an enhanced layer signal Which is higher than the power level.
- the injection level controlled by the injection level controller shown in FIG. 3 and FIG. 7 can be adjusted from 0dB to 25.0dB at intervals of 0.5dB or 1dB.
- the injection level is 3.0 dB
- the power of the enhanced layer signal is lower by 3 dB than the power of the core layer signal.
- the injection level is 10.0 dB
- the power of the enhanced layer signal is lower by 10 dB than the power of the core layer signal.
- the power normalizer shown in FIG. 3 and FIG. 7 can solve the problem of signal distortion which may be caused by power increase due to coupling by adjusting the power level after coupling.
- FIG. 14 is a flowchart illustrating a method of generating a broadcast signal frame according to an exemplary embodiment of the present invention. Referring to FIG. 14
- a method for generating a broadcast signal frame applies BICM to core layer data (S1210).
- the method of generating a broadcast signal frame applies BICM to the enhanced layer data (S1220).
- the BICM applied in step S1220 and the BICM applied in step S1210 may be different. At this time, the BICM applied in step S1220 may be less robust than the BICM applied in step S1210. At this time, the bit rate of the BICM applied in step S1220 may be greater than the bit rate applied in step S1210.
- the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- a method of generating a broadcast signal frame reduces power of an enhanced layer signal to generate a power-reduced enhanced layer signal (S1230).
- the injection level may be changed between 0 dB and 25.0 dB at 0.5 dB or 1 dB intervals at step S1230.
- a core layer signal and a power-reduced enhanced layer signal are combined to generate a multiplexed signal (S1240).
- step S1240 the core layer signal and the enhanced layer signal are combined at different power levels, and the power level of the enhanced layer signal is lower than the power level of the core layer signal.
- one or more extension layer signals having a lower power level than the core layer signal and the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.
- step S1250 the method for generating a broadcast signal frame according to an exemplary embodiment of the present invention performs power normalization to lower the power of the multiplexed signal in operation S1250.
- step S1250 may lower the power of the multiplexed signal by the power of the core layer signal. At this time, the power of the multiplexed signal may be lowered by the step S1240 by the step S1250.
- the method of generating a broadcast signal frame generates time-interleaved signals by performing time interleaving (S1260).
- step S1260 may generate the time-interleaved signal by performing time interleaving applied together with the core layer signal and the enhanced layer signal.
- step S1260 may time-interleave the BICM output signal to generate a time interleaved signal.
- step S1260 one of the time interleaver groups is used, and the boundary between the time interleaver groups is the Physical Layer Pipes (PLPs) of the core layer corresponding to the core layer signal ).
- PLPs Physical Layer Pipes
- step S1260 may perform the interleaving using a hybrid time interleaver.
- the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.
- step S1260 performs the interleaving using a convolutional time interleaver, and the time interleaving groups are divided into a physical layer pipe (physical block) including an incomplete FEC block
- the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
- step S1260 may be performed using one of a plurality of operation modes.
- the operation modes include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed .
- the operation mode may correspond to the time interleaving mode.
- the time interleaving mode corresponding to the time interleaving can be signaled for each of all the physical layer pipes.
- the time interleaving mode may be included in the preamble.
- the method for generating a broadcast signal frame generates a broadcast signal frame including a preamble for signaling to each physical layer pipe in a time interleaving mode corresponding to the time interleaving (S1270) .
- the step S1270 may generate a broadcast signal frame including a preamble for signaling the start position information and the size information of each of the Physical Layer Pipes (PLPs).
- the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
- the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
- the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes
- the layer pipes may have the same injection level information (L1D_plp_ldm_injection_level).
- the injection level information may correspond to a value that is greater than the required SNR (required SNR) value corresponding to the core layer signal by 3 dB or more before the LDM coupling as described in Equation (10).
- the physical layer pipes may be multiplexed by a frequency division multiplexing (FDM), and the signaling information corresponding to the pre-convolution multiplexing may be transmitted only to the core layer physical layer pipes to signaled and may not be signaled for enhanced layer physical layer pipes.
- FDM frequency division multiplexing
- the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
- the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
- the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
- the physical layer pipes may include two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes and includes time interleaving corresponding to the time interleaver,
- the mode may be either a hybrid time interleaving mode or a no time interleaving mode.
- the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
- the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
- the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe .
- the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
- the physical layer pipes can be used up to four for one complete delivered product.
- the start position information and the size information may be generated in a generation method different from that for the core layer physical layer pipe in the case of the enhanced layer physical layer pipe.
- the start position information and the size information are generated based on a first reference timing for the core layer physical layer pipe, and for the enhanced layer physical layer pipe, a second reference time different from the first reference timing May be generated based on timing.
- the first reference timing may correspond to after the time interleaving
- the second reference timing may correspond to before the time interleaving
- start position information and the size information may be defined with respect to before the time interleaving in the case of the enhanced layer physical layer pipe.
- start position information and the size information may be defined within the current subframe in the case of the core layer physical layer pipe.
- start position information and the size information may be defined with respect to after the time interleaving in the case of the core layer physical layer pipe.
- the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
- the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
- the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
- the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
- N IU An interleaving unit
- the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
- one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
- the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
- the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
- the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
- each of the core layer physical layer pipes may be an integer number of FEC blocks.
- the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
- the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
- the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- the time interleaver information can be signaled based on the core layer.
- the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
- the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
- the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
- the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
- the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
- step S1270 may include generating the bootstrap; Generating the preamble; And generating a superimposed payload corresponding to the time interleaved signal.
- the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
- PLPs Physical Layer Pipes
- layer identification information for identifying layers corresponding to the hierarchical division.
- the PLP identification information and the layer identification information may be included in the preamble as separate fields.
- the time interleaver information may be selectively included in the preamble according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes.
- the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes .
- the bootstrap may be shorter than the preamble and have a fixed length.
- the bootstrap includes a symbol indicating the structure of the preamble, and the symbol may correspond to a fixed bit string indicating a combination of the modulation method / code rate, the FFT size, the guard interval length, and the pilot pattern of the preamble .
- a symbol is preferentially allocated to a preamble structure corresponding to a second FFT size smaller than the first FFT size, rather than a preamble structure corresponding to the first FFT size, A preamble structure corresponding to a second guard interval length larger than the first guard interval length is preferentially allocated to a preamble structure corresponding to a first guard interval length when the method / code rate and the FFT size are equal to each other .
- the broadcast signal frame may be an ATSC 3.0 frame.
- the L1 signaling information may include injection level information and / or normalizing factor information.
- the preamble may include type information of physical layer pipes, start position information, and size information.
- the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
- the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
- the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
- the type information can be signaled only to the core layer.
- the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
- the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
- the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the size information may be set based on the number of data cells allocated to the physical layer pipe.
- the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
- the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included.
- a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
- the length of the second field may be longer than the length of the first field.
- the length of the first field is determined based on the length of the LDPC codeword and the modulation order
- the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver depth can be determined.
- the length of the first field may be 15 bits and the length of the second field may be 22 bits.
- the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
- the method for generating a broadcast signal frame may further include generating signaling information including the injection level information corresponding to step S1230.
- the signaling information may be L1 signaling information.
- the method of generating a broadcast signal frame shown in FIG. 14 may correspond to the step S210 shown in FIG.
- the method of generating a broadcast signal frame may further include inserting dummy values into the enhanced layer data between steps S1220 and S1230.
- the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
- the dummy values may not be inserted into the core layer data.
- the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
- the dummy values may correspond to a predetermined scrambling sequence.
- the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
- the dummy values may have the same power as the last enhanced PLP.
- the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
- the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
- the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
- FIG. 15 is a diagram illustrating a super-frame structure including a broadcast signal frame according to an embodiment of the present invention. Referring to FIG.
- a superframe based on Layered Division Multiplexing is composed of one or more frames, and one frame is composed of one or more OFDM symbols.
- each OFDM symbol may start with one or more preamble symbols.
- a frame may include a reference symbol or a pilot symbol.
- the superframe 1510 shown in FIG. 15 includes an LDM frame 1520, a single-layer frame 1530 without an LDM, and a Future Extension frame 1530 for future extensibility Future Extension Frame (FEF) 1540, and the like.
- the time division multiplexing (TDM) scheme may be used.
- the LDM frame 1520 may be composed of an upper layer (UL) 1553 and a lower layer (LL) 1555 when two layers are applied.
- the upper layer may correspond to the core layer 1553, and the lower layer 1555 may correspond to the enhanced layer.
- the LDM frame 1520 including the upper layer 1553 and the lower layer 1555 may include a bootstrap 1552 and a preamble 1551.
- the upper layer 1553 data and the lower layer 1555 data share a time interleaver and can use the same frame length and FFT size to reduce complexity and memory size.
- a single-layer frame 1530 may also include a bootstrap 1562 and a preamble 1561.
- a single-layer frame 1530 can use an FFT size, a time interleaver, and a frame length different from those of the LDM frame 1520. At this time, it can be seen that the single-layer frame 1530 is multiplexed with the LDM frame 1520 in the super frame 1510 in a TDM manner.
- 16 is a diagram illustrating an example of an LDM frame using an LDM using a dual layer and a multi-physical layer pipe (PLP).
- PLP multi-physical layer pipe
- the LDM frame starts with a bootstrap signal including version information or general signaling information of the system.
- a bootstrap signal including version information or general signaling information of the system.
- an L1 signaling signal including a code rate, modulation information, physical layer pipe number information, and the like may be followed as a preamble.
- a Burst Physical Layer Pipe may be transmitted following the preamble (L1 SIGNAL).
- the common physical layer pipe can transmit data that can be shared with other physical layer pipes in the frame.
- a Multiple-Physical Layer Pipe for serving different broadcast signals is transmitted in the two-layer LDM scheme.
- services requiring robust reception such as Indoor / Mobile (such as 720p and 1080p HD) require a fixed reception service (4K-UHD) that requires a high transmission rate through core layer (upper layer) data physical layer pipes Or multiple HDs) may be transmitted through the enhanced layer (lower layer) data physical layer pipes.
- the core layer data physical layer pipe and the enhanced layer data physical layer pipe can share a time interleaver in order to reduce complexity and memory size.
- the core layer data physical layer pipe and the enhanced layer data physical layer pipe may have the same physical layer pipe size (PLP size) or may have different physical layer pipe sizes.
- the physical layer pipes divided into layers may have different PLP sizes.
- information for identifying the start position of the PLP or the size of the PLP may be signaled.
- FIG 17 is a view showing another example of an LDM frame using an LDM using two layers and a PLP (Physical Layer Pipe).
- PLP Physical Layer Pipe
- the LDM frame may include a bootstrap, a common physical layer pipe after the preamble (L1 SIGNAL).
- L1 SIGNAL a common physical layer pipe after the preamble
- the core layer data physical layer pipes and the enhanced layer data physical layer pipes can be transmitted in a two-layer LDM scheme.
- the core layer data physical layer pipes and the enhanced layer data physical layer pipes shown in FIG. 17 may have a type of either Type 1 or Type 2, and Type 1 and Type 2 may be defined as follows have.
- Type 1 PLP If Type 1 PLP is present, it is sent after Type 1 PLP
- the Type 1 PLP may correspond to a nun-dispersed PLP
- the Type 2 PLP may correspond to a dispersed PLP.
- the undistributed PLP may be allocated to contiguous data cell indices.
- the distributed PLP can be allocated to two or more sub slices.
- FIG. 18 is a diagram illustrating an example of utilization of an LDM frame using a dual layer and a LDM frame using a multi-physical layer pipe (PLP).
- PLP multi-physical layer pipe
- the LDM frame may include a bootstrap, a common physical layer pipe (PLP (1,1)) after the preamble, a data physical layer pipe (PLP (2,1) ) In a time-division manner.
- the pipe (PLP (3,2)) can be transmitted in a two-layer LDM scheme.
- 19 is a view showing another example of utilization of an LDM frame using two layers and an LDM frame applying a multi-physical layer pipe.
- an LDM frame may include a bootstrap, a preamble, and a common physical layer pipe (PLP (1, 1)).
- PLP (1, 1) the robust audio service and the mobile / indoor service (720p or 1080p HD) are divided into core layer data physical layer pipes PLP (2,1), PLP (3,1)
- the service (4K-UHD or multiple HD) can be transmitted by the enhanced layer data physical layer pipes (PLP (2,2), PLP (3,2)).
- the core layer data physical layer pipe and the enhanced layer data physical layer pipe can use the same time interleaver.
- the physical layer pipes (PLP (2,2), PLP (3,2)) providing the same service can signal that the same service is provided using PLP_GROUP_ID indicating the same PLP group.
- the service when physical layer pipes of different sizes are used for each LDM layer, the service may be identified according to the start position and size of each physical layer pipe without PLP_GROUP_ID.
- FIGS. 18 and 19 exemplify the case where multiple physical layer pipes and layers corresponding to layered division multiplexing are identified by PLP (i, j), PLP identification information and layer identification information are respectively signaled as separate fields It is possible.
- PLPs of different sizes may be used for each layer.
- each service can be identified through the PLP identifier.
- the PLP start position and the PLP length can be signaled for each PLP.
- numeric codes illustrate examples of fields included in a preamble according to an embodiment of the present invention.
- the following number codes may be included in the L1 signaling information of the preamble.
- the NUM_LAYER in the above code may be composed of 2 bits or 3 bits.
- NUM_LAYER may be a field used for indicating the number of layers in each PLP divided in time.
- NUM_LAYER may be defined in the NUM PLP loop and have a different number of layers for each PLP divided in time.
- LL_INJECTION_LEVEL may be composed of 3 to 8 bits.
- LL_INJECTION_LEVEL may be a field for defining the injection level of the lower layer (enhanced layer).
- LL_INJECTION_LEVEL may correspond to the injection level information.
- LL_INJECTION_LEVEL can be defined from the second layer (j> 0) when there are two or more layers.
- PLP_ID i, j
- PLP_GROUP_ID PLP_TYPE
- PLP_PAYLOAD_TYPE PLP_COD
- PLP_MOD PLP_MOD
- PLP_SSD PLP_FEC_TYPE
- PLP_NUM_BLOCKS_MAX IN_BAND_A_FLAG, IN_BAND_B_FLAG, PLP_MODE, and STATIC_PADDING_FLAG
- the PLP_ID (i, j) may correspond to the PLP identification information and the layer identification information.
- i of PLP_ID (i, j) corresponds to PLP identification information
- j may correspond to layer identification information.
- the PLP identification information and the layer identification information may be included in the preamble as separate fields.
- fields such as FRAME_INTERVAL, FF_FLAG, FIRST_RF_IDX, FIRST_FRAME_IDX, RESERVED_1, and STATIC_FLAG related to the time interleaver information such as TIME_IL_LENGTH and TIME_IL_TYPE and the PLP size can be defined in the NUM_PLP loop outside the NUM_LAYER loop.
- the PLP_TYPE is defined in the NUM_LAYER loop
- the PLP_TYPE may be defined in the NUM_PLP loop outside the NUM_LAYER loop according to the embodiment.
- PLP_START indicates the start position of the corresponding physical layer pipe. At this time, PLP_START can indicate the start position using a cell addressing scheme. At this time, PLP_START may be an index corresponding to the first data cell of the corresponding PLP.
- PLP_START may be signaled for each of the physical layer pipes, and may be used for service identification using a multiple-physical layer pipe with a field for signaling the size of the PLP according to an embodiment.
- PLP_SIZE is the size information of the physical layer pipes. At this time, PLP_SIZE may be set equal to the number of data cells allocated to the corresponding physical layer pipe.
- the PLP_TYPE is signaled in consideration of the layer identification information, and PLP_SIZE and PLP_START are signaled to all the physical layer pipes regardless of the layer identification information.
- the combiner 340 shown in FIG. 3 and FIG. 7 combines the core layer signal and the enhanced layer signal, and the core layer signal and the enhanced layer signal share one time interleaver, And a time interleaver group shared by the enhanced layer signal.
- the time interleaver group is set based on the core layer in terms of memory efficiency and system efficiency.
- a time interleaver group when a time interleaver group is set based on the core layer, there may be an FEC block that is divided into time interleaver group boundaries in the enhanced layer. If there is an FEC block divided in this way, Signaling of the fields needed to identify a portion of the corresponding FEC block may be required.
- the time interleaver used for layer division multiplexing may be a convolutional time interleaver (CTI) or a hybrid time interleaver (HTI).
- CTI convolutional time interleaver
- HTI hybrid time interleaver
- the convolutional time interleaver may be used when there is only one physical layer pipe of the core layer
- a hybrid time interleaver may be used when there are more than two physical layer pipes of the core layer.
- the physical layer pipe may only contain complete FEC blocks.
- 20 is a diagram showing an example in which a convolutional time interleaver is used.
- the subframe includes two layers, a core layer and an enhanced layer.
- the time interleaver corresponding to the subframe is the convolutional time interleaver. If a convolutional-time interleaver is used, the physical layer pipe of each layer may contain an incomplete FEC block.
- Such an incomplete FEC block is located at the edge of the PLP and can be identified using a field such as " L1D_plp_CTI_fec_block_start " indicating the position of the first complete FEC block in each PLP.
- the physical layer pipe (PLP # 0) of the core layer and the physical layer pipe (PLP # 1) of the enhanced layer have the same start position and size.
- time interleaver group corresponds to the physical layer pipe (PLP # 0) of the core layer.
- PPP # 0 physical layer pipe
- the time interleaver group is commonly applied to the core layer and the enhanced layer, and it is advantageous in terms of memory and system efficiency to be set corresponding to the core layer.
- 21 is a diagram showing another example in which a convolutional time interleaver is used.
- the starting position and size of the core layer physical layer pipe (PLP # 0) and the enhanced layer physical layer pipe (PLP # 1) are different.
- an empty area may be included in the enhanced layer.
- the enhanced layer physical layer pipe (PLP # 1) ends with a complete FEC block.
- 22 is a diagram showing an example of a case where a hybrid time interleaver is used.
- a hybrid time interleaver is used.
- all physical layer pipes of the core layer and the enhanced layer include only complete FEC blocks.
- FIG. 23 is a diagram showing a time interleaver group in the example shown in FIG.
- time interleaver group boundary is set corresponding to the boundaries of the physical layer pipes of the core layer.
- the time interleaver group includes only one core layer physical layer pipe.
- the time interleaver group may include two or more core layer physical pipes.
- one FEC block in the case of the enhanced layer, can be divided by the time interleaver group boundary.
- time interleaver group partitioning is performed on a core layer basis, in which case it is possible to signal information that can identify an incomplete FEC block of an enhanced layer corresponding to a time interleaver group boundary.
- FIGS. 24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG.
- the distance B between the start position of the divided FEC block and the time interleaver group boundary is calculated using the FEC block size of the enhanced layer.
- the FEC block size may be determined using modulation information (L1D_plp_mod) corresponding to the enhanced layer and FEC type information (L1D_plp_fec_type) corresponding to the enhanced layer.
- Table 3 below shows an example of L1-Detail fields of a preamble according to an embodiment of the present invention.
- the preamble according to an embodiment of the present invention may include L1-Basic and L1-Detail.
- L1D_plp_HTI_num_ti_blocks L1D_plp_HTI_num_fec_blocks 12 ⁇ ⁇ L1D_plp_HTI_cell_interleaver One ⁇ ⁇ else ⁇ L1D_plp_ldm_injection_level 5 ⁇ ⁇ ⁇ L1D_reserved as needed L1D_crc 32 ⁇
- all bits to which the bits are allocated may correspond to the Unsigned integer most significant bit first (uimsbf) format.
- L1D_plp_layer may represent a layer corresponding to each physical layer pipe.
- L1D_plp_start corresponds to the start position information of the current PLP and may indicate the index of the first data cell of the current physical layer pipe.
- L1D_plp_size corresponds to the size information of the current physical layer pipe, and may indicate the number of data cells allocated to the current physical layer pipe. At this time, L1D_plp_size may be set to be larger than zero.
- the L1D_plp_fec_type corresponds to the FEC type information of the current physical layer pipe, and may represent the FEC (forward error correction) method used to encode the current physical layer pipe.
- L1D_plp_fec_type "0000” corresponds to BCH and 16200 LDPC
- L1D_plp_fec_type "0010” corresponds to CRC and 16200 LDPC
- L1D_plp_fec_type Corresponds to CRC and 64800 LDPC
- L1D_plp_fec_type "0100” corresponds to 16200 LDPC
- L1D_plp_mod may represent the modulation information of the current physical layer pipe. At this time, L1D_plp_mod can be signaled only when L1D_plp_fec_type satisfies the predetermined condition as shown in Table 3 above.
- L1D_plp_mod "0000” corresponds to QPSK
- L1D_plp_mod can be set to "0100” or "0101" only when L1D_plp_fec_type corresponds to 64800 LDPC.
- L1D_plp_TI_mode indicates the time interleaving mode of the PLP.
- L1D_plp_TI_mode "00" indicates a mode in which the time interleaver is not used
- L1D_plp_TI_mode "01” indicates a convolutional time interleaving mode
- L1D_plp_TI_mode "10” indicates a hybrid time interleaving mode.
- L1D_plp_fec_block_start may correspond to the starting position information of the first complete FEC block in the physical layer pipe.
- the starting position of the first FEC block in each layer may be different, so that L1D_plp_fec_block_start can be signaled for each layer.
- L1D_plp_CTI_fec_block_start may correspond to the starting position information of the first complete block in the physical layer pipe.
- L1D_plp_HTI_num_fec_blocks may correspond to the number of FEC blocks included in the current interleaving frame for the physical layer pipe of the core layer.
- the time interleaver information includes fields (L1D_plp_CTI_depth, L1D_plp_CTI_start_row) corresponding to the convolutional time interleaving and fields (L1D_plp_CTI_start_row) corresponding to hybrid time interleaving according to whether L1D_plp_TI_mode is 01 or 10 when L1D_plp_layer is 0 (L1D_plp_HTI_inter_subframe, L1D_plp_HTI_num_ti_blocks, L1D_plp_HTI_num_fec_blocks_max, L1D_plp_HTI_num_fec_blocks, L1D_plp_HTI_cell_interleaver, etc.) are signaled as time interleaver information.
- L1D_plp_CTI_depth indicates the number of rows used in the convolutional time interleaver
- L1D_plp_CTI_start_row indicates the position of the interleaver selector at the beginning of the subframe.
- L1D_plp_HTI_num_ti_blocks represents the number of TI blocks per interleaving frame or the number of subframes through which cells from one TI block are transmitted
- L1D_plp_HTI_num_fec_blocks_max represents a number of FEC blocks per interleaving frame of the current physical layer pipe
- L1D_plp_HTI_num_fec_blocks indicates that the number of FEC blocks included in the current interleaving frame of the current physical layer pipe minus one
- L1D_plp_HTI_cell_interleaver indicates whether the cell interleaver is used or not.
- a field such as L1D_plp_TI_mode may be signaled separately from time interleaver information signaled based on the core layer.
- C_out can be signaled for each physical layer pipe in the subframe by L1D_plp_fec_block_start.
- C_out can be signaled for each physical layer pipe in the subframe by L1D_plp_CTI_fec_block_start.
- a convolutional time interleaver having a depth of 4 operates with C_in as an input and C_out as an output.
- 0 corresponds to the 0th row
- 1 corresponds to the 1 st row
- 2 corresponds to the 2 nd row
- 3 corresponds to the 3 rd row
- 4 corresponds to the 0 th row
- 5 corresponds to the first row
- 6 corresponds to the second row
- 7 corresponds to the third row
- 8 corresponds to the 0th row
- 9 corresponds to the first row
- 10 corresponds to the second row Row.
- delays of (n x 4) occur for the nth row.
- the depth is 4 (the row of the time interleaver is 4). However, if the row of the time interleaver is N_row, the input corresponding to the nth row is delayed by (n x N_row).
- the cell address (L1D_plp_CTI_fec_block_start) at the start position of the FEC block after time interleaving can be calculated as (C_in + (n x N_row)).
- n is a row corresponding to C_in and can be determined by L1D_CTI_start_row among time interleaving information signaled by L1-Detail.
- n may be ((L1D_CTI_start_row + C_in)% N_row).
- the L1D_CTI_start_row may indicate the position of the interleaver selector at the start of the subframe (at the start of the subframe).
- L1D_plp_CTI_fec_block_start can be calculated by adding a delay caused by time interleaving to C_in.
- the maximum value of L1D_plp_CTI_fec_block_start is required.
- the maximum value of C_in is 32400
- the maximum value of n is N_row-1
- N_row may be a maximum of 1024 in case of non-extended interleaving.
- N_row can be up to 1448 for extended interleaving.
- L1D_plp_TI_mode "00"
- the maximum value of L1D_plp_fec_block_start is equal to the maximum value of C_in.
- L1D_plp_TI_mode "01”
- the maximum value of L1D_plp CTI_fec_block_start is a value obtained by adding the delay caused by interleaving to the maximum value of C_in plus L1D_plp_fec_block_start
- the number of bits used for signaling L1D_plp CTI_fec_block_start is larger than the number of bits used for signaling for efficient signaling.
- FIG. 30 is a diagram illustrating the insertion of enhanced layer dummy values when the HTI mode is used with layered division multiplexing.
- a PLP group be the set of all PLPs associated with a particular end-product that is delivered to a receiver in a subframe.
- a PLP group may include at least one core PLP and one or more enhanced PLPs.
- the total number of cells of the core PLP (s) according to the ModCod configuration of each PLP in the specific PLP group is ) ≪ / RTI >
- enhanced layer dummy values may be inserted after the actual data cells of the last enhanced PLP of the PLP group such that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells. Since the time interleaver group is set based on the core PLPs, the dummy values may not be inserted into the core layer.
- the insertion of the enhanced layer dummy values may be performed after the BICM steps and before the core PLP (s) and the enhanced PLP (s) are combined.
- a scrambling sequence is used and this scrambling sequence can be reinitialized for each appropriate PLP group (for each relevant PLP group). This sequence may then be modulated using the same constellation mapping as the constellation mapping used for the last enhanced PLP in the current PLP group.
- the enhanced layer dummy values may have the same power as the immediately preceding enhanced PLP in the same PLP group so that the same scaling factor and normalizing factor as the actual data are applied.
- 31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.
- the register shown in Fig. 31 can be initialized to an initial sequence 0xF180 (1111 0001 1000 0000). As described above, reinitialization is performed for each appropriate PLP group (for each relevant PLP group).
- eight shift register outputs (D 7 , D 6 , ..., D 0 ) are output bits. Once the output bits are output, the bits in the shift register are shifted once. Since a time shift, a register X 14 has become extreme keulruseu probe Orr value 0 of 1 and the first storage, the register X 13 is to be exclusive Orr value of 1 of 1's and 0's storage, the register X 12, the extreme of 1's and 0 1 is stored in register X 11 , 0 stored in register X 10 is stored in register X 7 , 1 is stored in register X 7, which is an exclusive OR gate value of 1 and 0, and 1 and 0 are stored in register X 4 1 stored in the register X 2 is stored in the register X 2 , and 0 stored in the register X 2 is stored in the register X 3 , and 1, which is stored in the register X 16, is stored in the register X.
- the output sequence (scrambling sequence) becomes 1100 0000 0110 1101 0011 1111 ... (MSB first, or D 7 , D 6 , ..., D 0 , D 7 , D 6 , .
- each of the physical layer pipes may be configured in a no time interleaving mode, a convolutional time interleaving mode, or a hybrid time interleaving mode.
- the time interleaving mode of the PLP may be identified by L1D_plp_TI_mode and the time interleaving mode of the enhanced PLP should be the same as the time interleaver mode in which the enhanced layer is identified for the core PLP in which the layer division multiplex is performed.
- One complete delivered product may be composed of only one constant-cell-rate PLP or one constant-cell-rate core PLP and one core-
- the PLP (s) constituting the complete transmission product is composed of a no-time interleaving mode, a convolutional time interleaving mode, and a hybrid A time interleaving mode, and a time interleaving mode.
- the PLPs constituting the complete transmission product are in a no-time interleaving mode and a hybrid time interleaving mode And can be configured in one time interleaving mode.
- the complete transmission product may be corresponding to one service. That is, a complete transport product may contain all the PLP data needed for one service.
- the time interleaving mode (s) for the PLPs of a particular complete delivered product is the time interleaving for the PLP (s) of any other delivered products in the same RF channel May be configured independently of the mode (s).
- the PLPs may use the same or different time interleaving modes (e.g., the no-time interleaving mode and / or the hybrid time interleaving mode ) And / or the same or different time interleaver parameters.
- 32 is a diagram showing a type of the time interleaving mode.
- the time interleaving mode is largely divided into intra-subframe interleaving and inter-subframe interleaving.
- Intra-subframe interleaving corresponds to the case where interleaving occurs in a subframe. At this time, the interleaving frame is mapped to one sub-frame. That is, when intra-subframe interleaving is performed, the decoder can decode the corresponding physical layer pipe in the subframe.
- Inter-subframe interleaving corresponds to the case where the interleaving is out of one subframe range.
- the interleaving frame is mapped to a plurality of sub-frames. That is, when inter-subframe interleaving is performed, the decoder may need data of subframes other than one subframe in order to decode the physical layer pipe.
- the no-time interleaving mode (NO TI) corresponds to intra-subframe interleaving in the no-time interleaving mode (NO TI) and inter-subframe interleaving in the case of the convolutional time interleaving mode (CTI).
- CTI convolutional time interleaving mode
- the no-time interleaving mode (NO TI) can be regarded as an interleaving mode in which the interleaving depth is zero.
- HTI hybrid time interleaving mode
- CDL Convolutional Delay Line
- CDL Inter-subframe interleaving may be applied.
- Parameters relating to time interleaving mode or time interleaving may be set for each core layer physical layer pipe. Therefore, if a decoding process is not considered when setting parameters related to time interleaving mode or time interleaving in the encoding process, one enhanced layer physical layer It is possible that some of the multiple layered multi-layered core layer physical layer pipes that are layered on the pipe use intra-subframe interleaving and others use inter-subframe interleaving.
- 33 is a diagram showing a case where intra-subframe interleaving and inter-subframe interleaving are used simultaneously.
- CORE PLP # 0 CORE PLP # 1
- CORE PLP # 2 three core layer physical layer pipes
- ENHANCED PLP # 3 three core layer physical layer pipes
- the first core layer physical layer pipe (CORE PLP # 0) corresponds to intra-subframe interleaving because it is the HTI mode in which the CDL is off
- the second core layer physical layer pipe (CORE PLP # 1) corresponds to the CDL- Sub-frame interleaving
- the third core layer physical layer pipe (CORE PLP # 2) corresponds to intra-subframe interleaving because it is a NO TI mode.
- the time interleaving unit N IU may be the number of subframes through which cells from one time interleaving block are transmitted during inter-subframe interleaving.
- the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffer are needed to decode the corresponding enhanced layer physical layer pipe.
- 34 is a diagram showing subframes when intra-subframe interleaving and inter-subframe interleaving are used at the same time.
- the fragments (PLP # 3-A, PLP # 3-B, and PLP # 3-C) of the enhanced layer physical layer pipe have five, two and four FEC blocks, respectively.
- the time interleaving unit N IU of the pipe (PLP # 1) may be three.
- the enhanced layer physical layer pipe (PLP # 3) has to wait for the sub-frames corresponding to the time interleaving unit (N IU ) to be decoded.
- the output timing of the enhanced layer cells is # 0,1,2,3,4,7,8,9,10,11,12,13,14,15,18,19,20 , 21, 22, 23, 24, 25, 26, 5, 6, 29, 39, 31, 32 .... Therefore, a portion (# 5, # 6) of the first sub-frame (SUBFRAME # 0) is output after waiting for two sub-frames (SUBFRAME # 1, SUBFRAME # 2), which becomes a problem of decoding timing.
- all core layer physical layer pipes use intra-subframe interleaving Or allowing all core layer physical layer pipes to use inter-subframe interleaving may be effective in lowering decoding timing problems and associated decoding complexity.
- time interleaving units (N IU ) of the core layer physical layer pipes are different from each other .
- decoding complexity may increase even if all core layer physical layer pipes that are layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving.
- 35 is a diagram illustrating a case where different time interleaving units are used simultaneously.
- CORE PLP # 0 CORE PLP # 1
- CORE PLP # 2 three core layer physical layer pipes
- ENHANCED PLP # 3 three core layer physical layer pipes
- the three core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1 and CORE PLP # 2) all correspond to inter-subframe interleaving because the CDL is in HTI mode on.
- the first core layer, time interleaving unit (N IU) of a physical layer pipe (CORE PLP # 0) is 2
- the second core layer is 4 time interleaving unit (N IU) of a physical layer pipe (CORE PLP # 1)
- the time interleaving unit (N IU ) of the third core layer physical layer pipe (CORE PLP # 2) is 3.
- the first core layer physical layer pipe (CORE PLP # 0) has to wait for one subframe
- the second core layer physical layer pipe (CORE PLP # 1) has to wait for three subframes
- the pipe (CORE PLP # 2) must wait for two subframes.
- the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffer are needed to decode the enhanced layer physical layer pipe.
- 36 is a diagram showing subframes when the same time interleaving unit is used at the same time.
- CORE PLP # 1 is embedded in one enhanced layer physical layer pipe (ENHANCED PLP # 3) in the second and third subframes (SUBFRAME 1 and 2) .
- one core layer physical layer pipe (CORE PLP # 0) is layered division multiplexed in one enhanced physical layer pipe (ENHANCED PLP # 3) in the fourth subframe (SUBFRAME 3).
- CORE PLP # 1 waits until the third subframe (SUBFRAME 2), but the core layer physical layer pipe (CORE PLP # 0) waits until after the fourth subframe (SUBFRAME 3) . This is because the structure of the sub-frames after the first sub-frame (SUBFRAME 0) is different.
- the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffers are needed to decode the corresponding enhanced layer physical layer pipe do.
- all core layer physical layer pipes associated with the enhanced layer physical layer pipe can use the same time interleaving mode.
- all of the core layer physical layer pipes related to the enhanced layer physical layer pipe may use the hybrid time interleaving mode or the no time interleaving mode.
- the interleaving depths (L1D_plp_CTI_depth) of all the core layers may be the same.
- the core layer physical layer pipes corresponding to the enhanced layer physical layer pipe use a hybrid time interleaving mode corresponding to inter-subframe interleaving, all the core layer physical layer pipes use the same time interleaving unit Can be used.
- each core layer physical layer pipe allocates an integer number of FEC blocks FEC blocks).
- dummy modulation values can be used to achieve an integer number of FEC blocks for each subframe.
- the available data cells of the subframe may be fully or partially occupied by the physical layer pipe data. If all available data cells do not have corresponding physical layer pipe data, it is important that unoccupied data cells are modulated rather than remain as unmodulated null cells in order to guarantee constant transmission power. This can be accomplished by assigning water-random dummy modulation values to unoccupied data cells.
- unoccupied data cells may occur anywhere in the subframe.
- all available data cells of the subframe are first filled with dummy modulation values, and then the cell multiplexing process can overwrite the dummy modulation values of the occupied data cells with the actual physical layer pipe data. This approach can ensure that all available data cells in the subframe are modulated by the physical layer pipe cell or dummy modulation values.
- the real value of the dummy modulation value for the i-th data cell (0? I ⁇ N cell ) may be (1 - 2 * b i ), and the imaginary value may be 0. That is, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases, which are separated by 180 degrees.
- Each N cell available data cell in a subframe may have corresponding dummy modulation values before the physical layer pipe data is multiplexed into the subframe. Following insertion of the dummy modulation values, the physical layer pipe data belonging to the current subframe is mapped to the corresponding data cells assigned to the corresponding physical layer pipe data, and the dummy modulation values previously assigned to the data cells can be overwritten have.
- Decoding timing mismatch may be a problem not only for a plurality of core layer physical layer pipes multiplexed into one enhanced layer physical layer pipe but also for core layer physical layer pipes when layered division multiplexing is not applied.
- 37 is a diagram illustrating a case where one complete transmission product is composed of a plurality of physical layer physical layer pipes.
- one complete transport product includes three core layer physical layer pipes (PLP # 0, PLP # 1, PLP # 2). At this time, one complete transport product may correspond to one service (SERVICE A). At this time, the core layer physical layer pipes (PLP # 0, PLP # 1, PLP # 2) may not be layered division multiplexed.
- the first core layer physical layer pipe (PLP # 0) corresponds to the video data of one service (SERVICE A)
- the third core layer physical layer pipe (PLP # 2) corresponds to the second audio data of the service (SERVICE A).
- the first core layer physical layer pipe (PLP # 0) corresponds to the hybrid time interleaving mode in which the CDL is off (OFF) because the characteristics of corresponding data are different for each core layer physical layer pipe constituting one complete transmission product
- the second core layer physical layer pipe (PLP # 1) corresponds to the hybrid time interleaving mode in which the CDL is ON (ON)
- the third core layer physical layer pipe (PLP # 2) corresponds to the CDL ON Can be corresponding.
- a time interleaving unit (N IU) of the core layer, the physical layer pipe (PLP # 1) as shown in Figure 37 is 3, the core layer, time interleaving unit (N IU) of a physical layer pipe (PLP # 2) May be four.
- the core layer physical layer pipe corresponding to intra- And the core layer physical layer pipe corresponding to the inter-subframe interleaving may have to wait for another subframe.
- the decoding timing is different if the time interleaving units (N IU ) of the core layer physical layer pipes differ.
- the first physical layer pipe (PLP # 0) corresponds to intra subframe interleaving and is immediately decoded
- the second physical layer pipe (PLP # 1) corresponds to inter- because the interleaved unit (N IU) three wait for the second sub-frame
- a third physical layer pipe (PLP # 2) are inter-wait a corresponding to the sub-frame interleaving and time interleaving unit (N IU) 4 Since three subframes do.
- the three core layer physical layer pipes have different decoding timings.
- the first core layer physical layer pipe (PLP # 0) and the second core layer physical layer pipe (PLP # 1) are synchronized with the third core layer physical layer pipe (PLP # 2) They must wait for 3 subframes, which results in unnecessary decoding complexity.
- FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7.
- FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7.
- the time interleaver includes a cell interleaver 3810, a twisted block interleaver 3820, and a convolutional delay line 3830.
- the cell interleaver 3810 interleaves the cells in the time interleaving block.
- the cell interleaver 3810 may arrange the input cells of the FEC blocks into time interleaving blocks.
- the time interleaving block may consist of one or more FEC blocks.
- the time interleaving block may be a basic unit for the operation of the cell interleaver 3810, the twisted block interleaver 3820 and the convolutional delay line 3830.
- the time interleaving blocks may include a different number of FEC blocks.
- the cell interleaver 3810 can interleave the cells in each FEC block.
- the cell interleaver 3810 writes the FEC block into the memory and reads it pseudo-randomly to perform cell interleaving.
- the cell interleaver 3810 may be omitted.
- the twisted block interleaver 3820 performs intra-subframe interleaving corresponding to the time interleaving blocks.
- the convolutional delay line 3830 performs inter-subframe interleaving using the output of the twisted block interleaver 3820. That is, the convolutional delay line 3830 spreads the block-interleaved time interleaving blocks across multiple sub-frames.
- the twisted block interleaver 3820 may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.
- the convolutional delay line 3830 can read only data cells excluding the virtual cells from the twisted block interleaver 3820.
- the convolutional delay line 3830 may store new virtual cells before each row of the data cells is written from the twisted block interleaver 3820 and before the switches move to the next branch .
- the number of new virtual cells are at maximum value (N FEC_TI_MAX) of the number of FEC blocks in a time interleaving block of the interleaved frame in each branch obtained by subtracting the number (N FEC_TI) of FEC blocks in the time interleaving block of the interleaved frame, It may be a corresponding one.
- new virtual cells may not be output to the output of the time interleaving device.
- the convolutional delay line 3830 includes branches corresponding to the time interleaving unit (N IU ), and the remaining branches of the branches other than the first branch may include one or more FIFO registers.
- the convolutional delay line 3830 can output only a part of the initial values stored in the FIFO register.
- some of the initial values may correspond to one initialization cell for each of the remaining branches.
- 39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG.
- the cells of the FEC blocks included in the time interleaving block are written into the memory by a column-wise write operation.
- FIG. 40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG.
- the cells of the FEC blocks included in the time interleaving block are read from the memory by a diagonal-wise read operation.
- N FEC_TI_MAX represents a maximum value of the number of FEC blocks in the time interleaving block of the interleaving frame
- N r represents the number of cells included in each FEC block.
- the twisted block interleaver may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.
- the twisted block interleaver may skip the virtual FEC cells during the reading process as shown in FIG.
- FIG. 41 is a block diagram showing an example of the convolutional delay line shown in Fig.
- a convolutional delay line includes N IU branches. That is, the convolutional delay line divides the time interleaving block into N IU interleaving units and distributes these interleaving units over N IU sub-frames.
- the switch S 0 can couple the twisted block interleaver to the convolutional delay line.
- the switch S 1 may couple the convolutional delay line with a framing block such as the frame builder shown in FIG. 3 or FIG.
- the movements of the switches S 0 and S 1 can be synchronized. That is, the switches can always point to the same branches of the convolutional delay line.
- the switches can be moved from the last branch of the convolutional delay line back to the first branch.
- N FEC_TI_MAX represents a maximum value of the number of FEC blocks in a time interleaving block of an interleaving frame
- N FEC_TI represents a number of FEC blocks corresponding to data in a time interleaving block of an interleaving frame
- N IU represents a time interleaving unit Lt; / RTI >
- the (N FEC_TI_MAX - N FEC_TI ) virtual cells may not be read from the twisted block interleaver but may be new virtual cells for the convolutional delay line. That is, the new virtual cells may be independent of the twisted block interleaver and may be newly generated in the convolutional delay line.
- both switches S 0 and S 1 may be reset to the first branch (branch 0) of the convolutional delay line at the beginning of each sub-frame.
- the virtual cells may not be read from the twisted block interleaver and may not be delivered to the convolutional delay line.
- N FEC_TI_MAX - N FEC_TI New virtual cells can be input to the convolutional delay line.
- the virtual cells may not be written from the twisted block interleaver nor from the convolutional delay line to the time interleaver output.
- FIG. 42 is a diagram showing an example of the operation of the twisted block interleaver shown in FIG.
- N r the number of cells (N r ) included in FEC blocks is 8
- N FEC_TI_MAX is 5
- N FEC_TI is 3
- N IU is 2.
- the virtual cells corresponding to the two columns are stored in the twisted block interleaver, and the twisted block interleaving is performed through the column direction writing and the diagonal direction reading operation.
- virtual cells are included in the output memory of the twisted block interleaver.
- FIG. 43 is a diagram showing an example of the operation of the convolutional delay line shown in FIG.
- the virtual cells read from the twisted block interleaver are transferred to the convolutional delay line.
- FIG. 43 shows the first sub-frame timing when N IU is 2, and it can be seen that all the data corresponding to the second branch are values stored in the FIFO register.
- a virtual cell may not be included in the transmission signal.
- the first subframe (subframe # 1) is read as "2, 11, 20, 10, 19, 6, 5, 14, 23, 8, 22, 1, 15, 0, 9, 18, 17, 4, 13, 3, 12, 21 "in the second subframe (subframe # 2).
- I 0 , I 1 ,..., And I 19 which are stored in the FIFO register at the previous timing and output, are output to the lower side of the memory corresponding to the convolutional delay line To 8 rows), but may be stored in rows 2, 4, 6 and 8 of the memory corresponding to the convolutional delay line, according to an embodiment.
- FIG. 44 shows an example of a decoding process corresponding to the operation shown in FIG.
- the time deinterleaver corresponding to the decoding process can recover the memory data (CDL memory state including virtual cells) shown in FIG. 44 from two subframes through the FIFO register. Further, the time deinterleaver can recover the data (writing order to TBDI memory) input from the memory data to the twisted block deinterleaver.
- the inverted convolutional delay line of the receiver requires the location information of the virtual cells, which causes the complexity in decoding and the memory to be increased.
- FIG. 45 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
- FIG. 46 is a diagram showing another example of the operation of the twisted block interleaver shown in FIG.
- FIG. 46 unlike the example shown in FIG. 42, in the example shown in FIG. 46, it can be seen that virtual cells belonging to virtual FEC blocks are skipped during the read process from the twisted block interleaver.
- the twisted block interleaver outputs only the data cells corresponding to the data, and the virtual cells may not output.
- Fig. 47 is a diagram showing another example of the operation of the convolutional delay line shown in Fig.
- the convolutional delay line reads and stores only the data cells excluding the virtual cells from the twisted block interleaver, and then creates and stores new virtual cells so that the virtual cells are not dispersed.
- the data shown in FIG. 47 can be read and written from the left.
- the virtual cells indicated by X in the example shown in Fig. 47 may be the last written to the memory. That is, in the example shown in FIG. 47, the order written to the memory corresponding to the convolutional delay line is 2, 11, 20, X, X, 19, 6, 15, X, X, , X, ....
- the virtual cells may be stored corresponding to the leftmost (N FEC_TI_MAX - N FEC_TI ) column of the convolutional delay line.
- FIG. 47 shows the first sub-frame timing when N IU is 2, and it can be seen that all the data corresponding to the second branch are values stored in the FIFO register.
- the virtual cell may not be included in the transmission signal.
- the first subframe (subframe # 1) is "2, 11, 20, 19, 6, 15, 5, 1, 10, 0, 9, 18, 8, 17, 4, 3, 12, 21 ", and the second subframe (subframe # 2) can see.
- I 0 , I 1 ,..., I 19 which are stored in the FIFO register at the previous timing and output, are output to the lower side of the memory corresponding to the convolutional delay line To 8 rows), but may be stored in rows 2, 4, 6 and 8 of the memory corresponding to the convolutional delay line, according to an embodiment.
- the memory corresponding to the convolutional delay line is shown for convenience of explanation, and according to the embodiment, the convolutional delay line may not include a separate output memory.
- FIG. 48 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
- the time deinterleaver corresponding to the decoding process can recover the memory data (CDL memory state including virtual cells) shown in FIG. 48 from two subframes through the FIFO register. Further, the time deinterleaver can recover the data (writing order to TBDI memory) input from the memory data to the twisted block deinterleaver.
- the position of the virtual cells is known in the decoding process of the inverted convolutional delay line, and the virtual cells are not scattered.
- FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG.
- 50 is a diagram showing initial values of FIFO registers included in the convolutional delay line.
- the convolutional delay line can output only a part of the initial values stored in the FIFO register.
- some of the initial values may correspond to one initialization cell, for each of the remaining branches except the first one of the branches corresponding to the time interleaving unit (N IU ).
- memories corresponding to a twisted block interleaver (TBI) and a convolutional delay line (CDL) operate in a FIFO fashion and read and write operations to these memories can be performed from right to left.
- the first row of the twisted block interleaver memory stores 2, 11, and 20 from right to left
- the second row stores 7, 1, and 10 from right to left
- the row stores 19, 6, and 15 from right to left
- the fourth row stores 0, 9, and 18 from right to left
- the fifth row stores 5, 14, and 23 from right to left
- the second row stores 8, 17, and 4 from right to left
- the eighth row stores 3, 12, and 21 from right to left .
- reading and writing of the FIFO register shown in FIG. 50 can also be performed from right to left.
- the first row of the FIFO register is initialized to I 0 , X, X, X, X from right to left
- the second row is initialized from right to left I 1 , X, X, X
- the second row may be initialized from right to left by I 2 , X, X, X, X
- the fourth row may be initialized from right to left by I 3 , X, X, X,
- the memory corresponding to the convolutional delay line may be conceptual to illustrate the output of the convolutional delay line, and depending on the embodiment, the convolutional delay line may have a separate output memory May not be included.
- the stored values can be stored.
- the data that has been initialized in the FIFO register can be stored in the memory corresponding to the convolutional delay line. That is, at the timing corresponding to the first sub-frame, 2, 11, 20 from right to left are stored in the first row of memory corresponding to the convolutional delay line, and two new virtual cells X, X can be stored have.
- the third row of memory corresponding to the convolutional delay line, stores 19, 6, and 15 from right to left, and two new virtual cells X, X can be stored.
- the fifth row of memory corresponding to the convolutional delay line 5, 14, 23 from right to left are stored and two new virtual cells X, X can be stored.
- the 7th row of memory corresponding to the convolutional delay line can store 13, 22, 16, X, X from right to left.
- one initial cell I 0 is stored on the far right, and then four virtual cells can be stored.
- one initial cell I 1 is stored on the far right, and then four virtual cells can be stored.
- one initial cell (I 2 ) is stored on the far right, and then four virtual cells can be stored.
- one initial cell (I 3 ) is stored on the far right, and then four virtual cells can be stored.
- the first row of memory corresponding to the convolutional delay line stores 2, 11, 20, X, X from right to left, and the second row stores from right to left as I 0, X, X, X, stores the X, and the third row from right to left 19, 6, 15, X, stores the X and fourth line from right to left I 1, X, X , X, X, the fifth row stores 5, 14, 23, X, X from right to left, the sixth row stores I 2 , X, X, X, X from right to left , The seventh row stores 13, 22, 16, X, X from right to left, and the eighth row stores I 3 , X, X, X, X from right to left.
- X may represent a virtual cell.
- the first row of the FIFO register shown in FIG. 50 stores 7, 1, 10, X, X from right to left, and the second row stores 0, 9, 18, X, X from right to left
- the third row stores 8, 17, 4, X, X from right to left
- the fourth row stores 3, 12, 21, X, X from right to left.
- the virtual cell stored in the memory corresponding to the convolutional delay line may not be output to the time interleaver output. That is, the first subframe transmits "2, 11, 20, I 0 , 19, 6, 15, I 1 , 5, 14, 23, I 2 , 13, 22, 16, I 3 " The subframe can transmit "..., 7, 1, 10, ..., 0, 9, 18, ..., 8, 17, 4, ..., 3, 12, 21". At this time, "I 0 , I 1 , I 2 , I 3 " may correspond to some of the initial values described above. At this time, " ... " may correspond to the next time interleaving block output from the twisted block interleaver.
- FIG. 51 is a block diagram showing an example of the time deinterleaver shown in FIG. 8 or FIG.
- the time deinterleaver includes a reverse reconfigurable delay line 5110, a twisted block deinterleaver 5120, and a cell deinterleaver 5130.
- the inverse convolutional delay line 5110 performs a reverse process of the convolutional delay line shown in FIG.
- the inverse convolutional delay line 5110 predicts a newly added virtual cell position in the transmitting-side convolutional delay line, and performs the inverse process based on the predicted virtual cell position.
- the twisted block deinterleaver 5120 performs an inverse process of the twisted block interleaver shown in FIG.
- the twisted block deinterleaver 5120 can newly generate and store virtual cells after restoring the data cells.
- the twisted block deinterleaver 5120 predicts the newly added virtual cell position in the communicative delay line of the transmitting side, and performs the inverse process considering the predicted virtual cell position.
- the twisted block deinterleaver 5120 may perform a reverse process of a column-wise write operation and a diagonal-wise read operation of twisted block deinterleaving excluding virtual cells .
- the cell deinterleaver 5130 performs an inverse process of the cell interleaver shown in FIG.
- FIG. 52 is a flowchart illustrating a time interleaving method according to an embodiment of the present invention.
- a time interleaving method performs cell interleaving corresponding to cells in a time interleaving block (S5210).
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Error Detection And Correction (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
A device for generating a broadcast signal frame according to an embodiment of the present invention comprises: a combiner for generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; a power normalizer for lowering the power of the multiplexed signal to power corresponding to the core layer signal; a time interleaver for generating a time-interleaved signal by performing time interleaving applied to both the core layer signal and the enhanced layer signal; and a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs). The physical layer pipes comprise a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
Description
본 발명은 방송 시스템에서 사용되는 방송 신호 송/수신 기술에 관한 것으로, 특히 타임 인터리빙을 사용하는 방송 신호 송/수신 시스템에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a broadcasting signal transmission / reception technique used in a broadcasting system, and more particularly, to a broadcasting signal transmission / reception system using time interleaving.
BICM(Bit-Interleaved Coded Modulation)은 대역-효율적인(bandwidth-efficient) 전송기술로 오류정정 부호화기(error-correction coder), 비트단위 인터리버(bit-by-bit interleaver) 및 높은 차수의 변조기(modulator)가 결합된 형태이다.Bit-Interleaved Coded Modulation (BICM) is a bandwidth-efficient transmission technique that uses an error-correction coder, a bit-by-bit interleaver, and a high-order modulator It is a combined form.
BICM은 오류정정 부호화기로 LDPC(Low-Density Parity Check) 부호기 또는 터보 부호기를 이용함으로써, 간단한 구조로 뛰어난 성능을 제공할 수 있다. 또한, BICM은 변조 차수(modulation order)와 오류정정 부호의 길이 및 부호율 등을 다양하게 선택할 수 있기 때문에, 높은 수준의 플렉서빌러티(flexibility)를 제공한다. 이와 같은 장점 때문에, BICM은 DVB-T2나 DVB-NGH 와 같은 방송표준에서 사용되고 있을 뿐만 아니라 다른 차세대 방송시스템에서도 사용될 가능성이 높다.The BICM uses an LDPC (Low-Density Parity Check) encoder or a turbo encoder as an error correction encoder, and can provide excellent performance with a simple structure. In addition, the BICM provides a high level of flexibility because it can select a variety of modulation order, error correction code length, and coding rate. Because of these advantages, BICM is not only used in broadcast standards such as DVB-T2 or DVB-NGH, but is also likely to be used in other next-generation broadcast systems.
여러 개의 다중 서비스를 동시에 지원하기 위해서는 다수개의 신호들을 섞어 주는 과정인 멀티플렉싱(multiplexing)이 필요하다. 이러한 멀티플렉싱 기법 중 현재 널리 사용되는 기법으로는 시간 자원을 나누어 사용하는 TDM(Time Division Multiplexing)과 주파수 자원을 나누어 사용하는 FDM(Frequency Division Multiplexing)이 있다. 즉, TDM은 서비스 별로 분할된 시간을 할당하는 방식이며, FDM은 서비스 별로 분할된 주파수 자원을 할당하여 사용하는 기법이다. 최근에는 차세대 방송 시스템에 적용 가능한 TDM 및 FDM보다 높은 수준의 플렉서빌러티(flexibility)와 우수한 성능을 제공하는 새로운 멀티플렉싱 기법에 대한 필요성이 절실하게 대두되고 있다.In order to support multiple services simultaneously, multiplexing, which is a process of mixing a plurality of signals, is required. Of these multiplexing techniques, time division multiplexing (TDM) and frequency division multiplexing (FDM) are commonly used. In other words, TDM is a method of allocating divided time for each service, and FDM is a technique of allocating and using divided frequency resources for each service. Recently, there is an urgent need for a new multiplexing technique which provides a higher level of flexibility and superior performance than TDM and FDM applicable to next generation broadcasting systems.
하나의 서비스를 여러 개의 피지컬 레이어 파이프들을 이용하여 전송하는 경우, 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드에 따라 디코딩 과정이 크게 달라질 수 있다.When a single service is transmitted using multiple physical layer pipes, the decoding process may be greatly changed according to the time interleaving mode corresponding to the physical layer pipe.
본 발명의 목적은 적절한 시그널링 파라미터를 이용하여 코어 레이어 피지컬 레이어 파이프 및 인핸스드 레이어 피지컬 레이어 파이프를 이용한 레이어드 디비전 멀티플렉싱이 효율적으로 수행되도록 하는 것이다.It is an object of the present invention to efficiently perform layered division multiplexing using a core layer physical layer pipe and an enhanced layer physical layer pipe using appropriate signaling parameters.
또한, 본 발명의 목적은 수신기에서 지나치게 큰 구현의 부담 없이 레이어드 디비전 멀티플렉싱된 코어 레이어 피지컬 레이어 파이프 및 인핸스드 레이어 피지컬 레이어 파이프를 복원할 수 있도록 하는 것이다.It is also an object of the present invention to enable restoration of a layered division multiplexed core layer physical layer pipe and an enhanced layer physical layer pipe at a receiver without unduly burdening the implementation.
상기한 목적을 달성하기 위한 본 발명에 따른 방송 신호 프레임 생성 장치는, 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추는 파워 노멀라이저; 상기 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함한다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함한다. 이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링된다.According to an aspect of the present invention, there is provided an apparatus for generating a broadcast signal frame, comprising: a combiner for combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; A power normalizer for lowering the power of the multiplexed signal to a power corresponding to the core layer signal; A time interleaver for generating a time interleaved signal by performing time interleaving applied together with the core layer signal and the enhanced layer signal; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively. In this case, the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. At this time, the injection level information corresponding to the enhanced layer signal is signaled corresponding to the enhanced layer physical layer pipe.
이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보를 가질 수 있다.Wherein the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes, The layer pipes may have the same injection level information.
이 때, 상기 인젝션 레벨 정보는 상기 결합 전 상기 코어 레이어 신호에 상응하는 요구 SNR(required SNR)값보다 3dB 이상 큰 값에 상응할 수 있다.In this case, the injection level information may correspond to a value that is 3 dB or more larger than a required SNR (required SNR) value corresponding to the core layer signal before the coupling.
이 때, 상기 피지컬 레이어 파이프들은 프리컨시 디비전 멀티플렉싱(Frequency Division Multiplexing; FDM)에 의하여 멀티플렉싱되고, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 코어 레이어 피지컬 레이어 파이프들에 대해서만 시그널링되고 인핸스드 레이어 피지컬 레이어 파이프들에 대해서는 시그널링되지 않을 수 있다.In this case, the physical layer pipes are multiplexed by a frequency division multiplexing (FDM), the signaling information corresponding to the pre-convolution multiplexing is signaled only to core layer physical layer pipes, It may not be signaled for physical layer pipes.
이 때, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices) 중 어느 하나 이상을 포함할 수 있다.At this time, the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프는 상기 프리컨시 디비전 멀티플렉싱될 때, 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프의, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보에 상응하는 셀 라이팅 오더(cell writing order)를 따를 수 있다.In this case, the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
이 때, 상기 프리컨시 디비전 멀티플렉싱되는 상기 인핸스드 레이어 피지컬 레이어 파이프들은 토탈 220 셀들을 넘지 않는 사이즈를 가질 수 있다.In this case, the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
이 때, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프가 둘 이상의 코어 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 타임 인터리버에 상응하는 타임 인터리빙 모드는 하이브리드 타임 인터리빙 모드 또는 노 타임 인터리빙 모드 중 하나일 수 있다.In this case, the physical layer pipes include the two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes, and a time corresponding to the time interleaver The interleaving mode may be either a hybrid time interleaving mode or a no time interleaving mode.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 노 타임 인터리빙 모드가 사용될 때, 정수개의 FEC 블록들을 포함할 수 있다.At this time, the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 하이브리드 타임 인터리빙 모드가 사용될 때, 동일하거나 차이가 기설정된 값 미만의 타임 인터리빙 블록 사이즈들을 가질 수 있다.At this time, the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
이 때, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프와 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프에, 레이어드 디비전 멀티플렉싱되지 않는 구간(duration)이 없도록 설정된 상기 시작 위치 정보 및 사이즈 정보를 가질 수 있다.At this time, the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe have.
이 때, 상기 코어 레이어 피지컬 레이어 파이프는 QPSK, 16 QAM 및 64 QAM 중 어느 하나의 기법으로 모듈레이션되고, 64 QAM이 사용될 때 최대 7/15 코드 레이트로 인코딩될 수 있다.At this time, the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
이 때, 상기 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)를 위해 최대 4개까지 사용될 수 있다.At this time, the physical layer pipes can be used up to four for one complete delivered product.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은, 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 단계; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추는 단계; 상기 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함한다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함한다. 이 때, 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 피지컬 레이어 파이프에 상응하여 시그널링된다.According to another aspect of the present invention, there is provided a method of generating a broadcast signal frame, the method comprising: combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; Lowering the power of the multiplexed signal to a power corresponding to the core layer signal; Generating a time-interleaved signal by performing time interleaving applied to both the core layer signal and the enhanced layer signal; And generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively. In this case, the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. At this time, the injection level information corresponding to the enhanced layer signal is signaled corresponding to the enhanced physical layer pipe.
이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보를 가질 수 있다.In this case, the physical layer pipes include the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes, and the two or more enhanced layers The physical layer pipes may have the same injection level information.
본 발명에 따르면, 적절한 시그널링 파라미터를 이용하여 코어 레이어 피지컬 레이어 파이프 및 인핸스드 레이어 피지컬 레이어 파이프를 이용한 레이어드 디비전 멀티플렉싱이 효율적으로 수행될 수 있다.According to the present invention, layered division multiplexing using a core layer physical layer pipe and an enhanced layer physical layer pipe can be efficiently performed using appropriate signaling parameters.
또한, 본 발명은 수신기에서 지나치게 큰 구현의 부담 없이 레이어드 디비전 멀티플렉싱된 코어 레이어 피지컬 레이어 파이프 및 인핸스드 레이어 피지컬 레이어 파이프를 복원할 수 있다.In addition, the present invention can recover the layered division multiplexed core layer physical layer pipe and the enhanced layer physical layer pipe at the receiver without burdening too much implementation.
도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.1 is a block diagram illustrating a system for transmitting / receiving a broadcast signal according to an embodiment of the present invention.
도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.2 is a flowchart illustrating a method of transmitting / receiving a broadcast signal according to an exemplary embodiment of the present invention.
도 3은 도 1에 도시된 방송 신호 프레임 생성 장치의 일 예를 나타낸 블록도이다.3 is a block diagram showing an example of a broadcast signal frame generating apparatus shown in FIG.
도 4는 방송 신호 프레임 구조의 일 예를 나타낸 도면이다.4 is a diagram showing an example of a broadcast signal frame structure.
도 5는 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 일 예를 나타낸 도면이다.FIG. 5 is a diagram illustrating an example of a process of receiving a broadcast signal frame shown in FIG.
도 6은 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 다른 예를 나타낸 도면이다.FIG. 6 is a diagram illustrating another example of a process of receiving the broadcast signal frame shown in FIG.
도 7는 도 1에 도시된 방송 신호 프레임 생성 장치의 다른 예를 나타낸 블록도이다.7 is a block diagram showing another example of the apparatus for generating a broadcast signal frame shown in FIG.
도 8는 도 1에 도시된 신호 디멀티플렉싱 장치의 일 예를 나타낸 블록도이다.8 is a block diagram illustrating an example of the signal demultiplexing apparatus shown in FIG.
도 9은 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 일 예를 나타낸 블록도이다.9 is a block diagram illustrating an example of a core layer BICM decoder and an enhanced layer symbol extractor shown in FIG.
도 10은 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 다른 예를 나타낸 블록도이다.10 is a block diagram showing another example of the core layer BICM decoder and the enhanced layer symbol extractor shown in FIG.
도 11는 도 8에 도시된 코어 레이어 BICM 디코더 및 인핸스드 레이어 심볼 추출기의 또 다른 예를 나타낸 블록도이다.11 is a block diagram showing another example of the core layer BICM decoder and the enhanced layer symbol extractor shown in FIG.
도 12은 도 1에 도시된 신호 디멀티플렉싱 장치의 다른 예를 나타낸 블록도이다.12 is a block diagram showing another example of the signal demultiplexing apparatus shown in FIG.
도 13은 코어 레이어 신호 및 인핸스드 레이어 신호의 결합으로 인한 파워 상승을 나타낸 도면이다.13 is a diagram illustrating a power increase due to a combination of a core layer signal and an enhanced layer signal.
도 14는 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법을 나타낸 동작 흐름도이다.FIG. 14 is a flowchart illustrating a method of generating a broadcast signal frame according to an exemplary embodiment of the present invention. Referring to FIG.
도 15는 본 발명의 일실시예에 따른 방송 신호 프레임을 포함하는 수퍼프레임 구조를 나타낸 도면이다.15 is a diagram illustrating a superframe structure including a broadcast signal frame according to an embodiment of the present invention.
도 16은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 일 예를 나타낸 도면이다.16 is a diagram illustrating an example of an LDM frame using an LDM using two layers and an LDM frame using a multi-physical layer pipe.
도 17은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 예를 나타낸 도면이다.17 is a view showing another example of an LDM frame using two layers and an LDM frame using a multi-physical layer pipe.
도 18은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 활용 예를 나타낸 도면이다.18 is a diagram illustrating an example of utilization of an LDM using two layers and an LDM frame using a multiple-physical layer pipe.
도 19는 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 활용 예를 나타낸 도면이다.19 is a view showing another example of utilization of an LDM frame using two layers and an LDM frame applying a multi-physical layer pipe.
도 20은 컨벌루셔널 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.20 is a diagram showing an example in which a convolutional time interleaver is used.
도 21은 컨벌루셔널 타임 인터리버가 사용되는 경우의 다른 예를 나타낸 도면이다.21 is a diagram showing another example in which a convolutional time interleaver is used.
도 22는 하이브리드 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.22 is a diagram showing an example of a case where a hybrid time interleaver is used.
도 23은 도 22에 도시된 예에서 타임 인터리버 그룹을 나타낸 도면이다.23 is a diagram showing a time interleaver group in the example shown in FIG.
도 24 내지 도 26은 도 23에 도시된 예에서 불완전한 FEC 블록의 사이즈를 계산하는 과정을 도시한 도면이다.FIGS. 24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG.
도 27은 L1D_plp_TI_mode="00"인 경우에 L1D_plp_fec_block_start에 필요한 비트수를 설명하기 위한 도면이다.FIG. 27 is a diagram for explaining the number of bits required for L1D_plp_fec_block_start when L1D_plp_TI_mode = "00". FIG.
도 28 및 29는 L1D_plp_TI_mode="01"인 경우에 L1D_plp_CTI_fec_block_start에 필요한 비트수를 설명하기 위한 도면들이다.Figs. 28 and 29 are diagrams for explaining the number of bits required for L1D_plp_CTI_fec_block_start when L1D_plp_TI_mode = " 01 ".
도 30은 레이어드 디비전 멀티플렉싱과 함께 HTI 모드가 사용되는 경우 인핸스드 레이어 더미 값들의 삽입을 나타낸 도면이다.30 is a diagram illustrating the insertion of enhanced layer dummy values when the HTI mode is used with layered division multiplexing.
도 31은 본 발명의 일실시예에 따른 더미 값들의 생성에 사용되는 쉬프트 레지스터의 일 예를 나타낸 도면이다.31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.
도 32는 타임 인터리빙 모드의 유형을 나타낸 도면이다.32 is a diagram showing a type of the time interleaving mode.
도 33은 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우를 나타낸 도면이다.33 is a diagram showing a case where intra-subframe interleaving and inter-subframe interleaving are used simultaneously.
도 34는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.34 is a diagram showing subframes when intra-subframe interleaving and inter-subframe interleaving are used at the same time.
도 35는 서로 다른 타임 인터리빙 유닛들이 동시에 사용되는 경우를 나타낸 도면이다.35 is a diagram illustrating a case where different time interleaving units are used simultaneously.
도 36은 동일한 타임 인터리빙 유닛이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.36 is a diagram showing subframes when the same time interleaving unit is used at the same time.
도 37은 하나의 완전한 전송 프로덕트가 복수개의 피지컬 레이어 피지컬 레이어 파이프들로 이루어진 경우를 나타낸 도면이다.37 is a diagram illustrating a case where one complete transmission product is composed of a plurality of physical layer physical layer pipes.
도 38은 도 3 또는 도 7에 도시된 타임 인터리버의 일 예를 나타낸 블록도이다.FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7. FIG.
도 39는 도 38에 도시된 트위스티드 블록 인터리버의 쓰기 동작을 나타낸 도면이다.39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG.
도 40은 도 38에 도시된 트위스티드 블록 인터리버의 읽기 동작을 나타낸 도면이다.40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG.
도 41은 도 38에 도시된 컨벌루셔널 딜레이 라인의 일 예를 나타낸 블록도이다.41 is a block diagram showing an example of the convolutional delay line shown in Fig.
도 42는 도 38에 도시된 트위스티드 블록 인터리버의 동작의 일 예를 나타낸 도면이다.42 is a diagram showing an example of the operation of the twisted block interleaver shown in FIG.
도 43은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 일 예를 나타낸 도면이다.FIG. 43 is a diagram showing an example of the operation of the convolutional delay line shown in FIG.
도 44는 도 43에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 44 shows an example of a decoding process corresponding to the operation shown in FIG.
도 45는 도 42에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 45 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
도 46은 도 38에 도시된 트위스티드 블록 인터리버의 동작의 다른 예를 나타낸 도면이다.46 is a diagram showing another example of the operation of the twisted block interleaver shown in FIG.
도 47은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 다른 예를 나타낸 도면이다.Fig. 47 is a diagram showing another example of the operation of the convolutional delay line shown in Fig.
도 48은 도 47에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 48 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
도 49는 도 46에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG.
도 50은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레지스터 초기값들을 나타낸 도면이다.50 is a diagram showing initial values of FIFO registers included in the convolutional delay line.
도 51은 도 8 또는 도 12에 도시된 타임 디인터리버의 일 예를 나타낸 블록도이다.FIG. 51 is a block diagram showing an example of the time deinterleaver shown in FIG. 8 or FIG.
도 52는 본 발명의 일실시예에 따른 타임 인터리빙 방법을 나타낸 동작 흐름도이다.52 is a flowchart illustrating a time interleaving method according to an embodiment of the present invention.
도 53은 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 타임 인터리빙 이전을 기준으로 나타낸 도면이다.FIG. 53 is a diagram showing the layered division multiplexed physical layer pipes based on the time before the time interleaving.
도 54는 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 타임 인터리빙 이후를 기준으로 나타낸 도면이다.54 is a diagram showing layered division multiplexed physical layer pipes based on time interleaving after.
도 55는 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 포함하는 서브프레임을 나타낸 도면이다.55 is a diagram illustrating a subframe including layered division multiplexed physical layer pipes.
도 56은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 첫 번째 타이밍을 나타낸 도면이다.FIG. 56 is a diagram showing the first timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 57은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 두 번째 타이밍을 나타낸 도면이다.FIG. 57 is a diagram illustrating a second timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 58은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 세 번째 타이밍을 나타낸 도면이다.FIG. 58 is a diagram illustrating third timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 59는 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 첫 번째 타이밍을 나타낸 도면이다.FIG. 59 is a view showing the first timing of the inverse convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 60은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 두 번째 타이밍을 나타낸 도면이다.FIG. 60 is a timing diagram illustrating a second timing of an inverted convolutional delay line that performs time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 61은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 세 번째 타이밍을 나타낸 도면이다.FIG. 61 is a diagram illustrating a third timing of the inverted convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 62는 L1D_plp_start 및 L1D_plp_size의 시그널링 정의들을 나타낸 도면이다.62 is a diagram showing signaling definitions of L1D_plp_start and L1D_plp_size.
도 63은 멀티플 코어 피지컬 레이어 파이프들을 위한 타임 인터리빙 그룹 할당을 나타낸 도면이다.63 shows a time interleaving group assignment for multiple core physical layer pipes.
도 64는 하나의 코어 레이어 피지컬 레이어 파이프로 삽입된 두 개의 인핸스드 레이어 피지컬 레이어 파이프들을 나타낸 도면이다.64 is a diagram illustrating two enhanced layer physical layer pipes inserted into one core layer physical layer pipe.
도 65는 바람직하지 않은 LDM 구성 예를 나타낸 도면이다.65 is a diagram showing an example of an undesirable LDM configuration.
도 66은 바람직하지 않은 LDM 구성의 다른 예를 나타낸 도면이다.66 is a diagram showing another example of an undesirable LDM configuration.
도 67은 CTI 모드에서 허용되는 LDM 구성의 일 예를 나타낸 도면이다.67 is a diagram showing an example of the LDM configuration allowed in the CTI mode.
도 68은 CTI 모드에서 허용되는 LDM 구성의 다른 예를 나타낸 도면이다.68 is a diagram showing another example of the LDM configuration allowed in the CTI mode.
도 69는 HTI 모드에서 허용되는 LDM 구성의 일 예를 나타낸 도면이다.69 is a diagram showing an example of an LDM configuration allowed in the HTI mode.
도 70은 HTI 기반의 LTDM이나 LFDM 구성들을 위한 타임 인터리빙 블록들의 사용 예를 나타낸 도면이다.70 shows an example of the use of time interleaving blocks for HTI-based LTDM or LFDM configurations.
도 71은 FLDM 구성의 일 예를 나타낸 도면이다.71 is a diagram showing an example of the FLDM configuration.
도 72는 LFDM 구성의 일 예를 나타낸 도면이다.72 is a diagram showing an example of the LFDM configuration.
본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다. 여기서, 반복되는 설명, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능, 및 구성에 대한 상세한 설명은 생략한다. 본 발명의 실시형태는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.The present invention will now be described in detail with reference to the accompanying drawings. Hereinafter, a repeated description, a known function that may obscure the gist of the present invention, and a detailed description of the configuration will be omitted. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, the shapes and sizes of the elements in the drawings and the like can be exaggerated for clarity.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings.
도 1은 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템을 나타낸 블록도이다.1 is a block diagram illustrating a system for transmitting / receiving a broadcast signal according to an embodiment of the present invention.
도 1을 참조하면, 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템은 방송 신호 송신 장치(110), 무선 채널(120) 및 방송 신호 수신 장치(130)를 포함한다.Referring to FIG. 1, a broadcasting signal transmitting / receiving system according to an embodiment of the present invention includes a broadcasting signal transmitting apparatus 110, a wireless channel 120, and a broadcasting signal receiving apparatus 130.
방송 신호 송신 장치(110)는 코어 레이어 데이터 및 인핸스드 레이어 데이터를 멀티플렉싱하여 방송 신호 프레임을 생성하는 방송 신호 프레임 생성 장치(111) 및 OFDM 송신기(113)를 포함한다.The broadcast signal transmitting apparatus 110 includes a broadcast signal frame generating apparatus 111 and an OFDM transmitter 113 for multiplexing core layer data and enhanced layer data to generate a broadcast signal frame.
방송 신호 프레임 생성 장치(111)는 코어 레이어 데이터에 상응하는 코어 레이어 신호 및 인핸스드 레이어 데이터에 상응하는 인핸스드 레이어 신호를 결합(combine)하고, 결합된 신호의 파워를 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하고, 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성한다. 이 때, 코어 레이어 신호 및 인핸스드 레이어 신호는 서로 다른 파워 레벨로 결합될 수 있다. 이 때, 타임 인터리빙은 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 것일 수 있다. 이 때, 방송 신호 프레임 생성 장치(111)는 타임 인터리빙된 신호를 이용하여 부트스트랩 및 프리앰블이 포함된 방송 신호 프레임을 생성할 수 있다. 이 때, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.The broadcast signal frame generator 111 combines a core layer signal corresponding to the core layer data and an enhanced layer signal corresponding to the enhanced layer data and outputs the combined signal power to a power corresponding to the core layer signal Power normalizing is performed, and then time interleaving is performed after power normalizing is performed to generate a time interleaved signal. At this time, the core layer signal and the enhanced layer signal can be combined at different power levels. At this time, the time interleaving may be applied to both the core layer signal and the enhanced layer signal. At this time, the broadcast signal frame generator 111 can generate a broadcast signal frame including the bootstrap and the preamble using the time interleaved signal. At this time, the broadcast signal frame may be an ATSC 3.0 frame.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 것일 수 있다.In this case, the preamble may be for signaling start position information and size information of each of the Physical Layer Pipes (PLPs).
이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다.In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다.In this case, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
실시예에 따라, 방송 신호 프레임 생성 장치(111)는 두 개의 레이어 신호들을 결합하지 않고, 하나의 레이어 신호(BICM 출력 신호)를 타임 인터리빙하고, 방송 신호 프레임을 생성할 수도 있다.According to the embodiment, the broadcast signal frame generation apparatus 111 may time-interleave one layer signal (BICM output signal) without generating two layer signals, and generate a broadcast signal frame.
이 때, 프리앰블은 타임 인터리버에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링할 수 있다.In this case, the preamble can signal a time interleaving mode corresponding to the time interleaver for each physical layer pipe.
이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.At this time, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.At this time, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.At this time, the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.At this time, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all the hybrid time interleaving modes, the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.At this time, if the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all in the no-time interleaving mode, each of the core layer physical layer pipes, And may be an integer number of FEC blocks.
이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.At this time, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all in the hybrid time interleaving mode, the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes and the core layer physical layer pipes all use the inter-subframe interleaving mode, An interleaving unit (N IU ) can be used.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if at least one of the time interleaving modes corresponding to the core layer physical layer pipes is a no-time interleaving mode, the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
이 때, 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다. 즉, 코어 레이어의 피지컬 레이어 파이프들 사이의 경계들 중 하나가 타임 인터리버 그룹들 사이의 경계일 수 있다.In this case, the time interleaving uses one of the time interleaver groups, and the boundary between the time interleaver groups is a boundary between the physical layer pipes (PLPs) of the core layer corresponding to the core layer signal Lt; / RTI > That is, one of the boundaries between the physical layer pipes of the core layer may be the boundary between time interleaver groups.
이 때, 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들(dummy values)이 포함될 수 있다.At this time, the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.At this time, the dummy values may not be inserted into the core layer data.
이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.At this time, the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.At this time, the dummy values may correspond to a predetermined scrambling sequence.
이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.At this time, the dummy values may have the same power as the last enhanced PLP.
이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
이 때, 스크램블링 시퀀스는 0xF180(1111 0001 1000 0000) 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes the third bit output (x 14 ), the fourth bit output (x 13 ), the fifth bit output (x 12 ), and the sixth bit (x 12 ) of the shift register initialized to 0xF180 (1111 0001 1000 0000) 8 bits generated using the output (x 11 ), the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output Lt; / RTI >
OFDM 송신기(113)는 생성된 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나(117)를 통해 송신하여 송신된 OFDM 신호가 무선 채널(120)을 통해 방송 신호 수신 장치(130)의 안테나(137)를 통해 수신되도록 한다.The OFDM transmitter 113 transmits the generated broadcast signal frame through the antenna 117 using the OFDM communication method and transmits the transmitted OFDM signal to the antenna 137 of the broadcast signal receiving apparatus 130 through the wireless channel 120. [ Lt; / RTI >
방송 신호 수신 장치(130)는 OFDM 수신기(133) 및 신호 디멀티플렉싱 장치(131)를 포함한다. 무선 채널(120)을 통해 전송된 신호가 안테나(137)를 통해 수신되면, OFDM 수신기(133)는 동기(synchronization), 채널 추정(channel estimation) 및 등화(equalization) 과정 등을 통해 OFDM 신호를 수신한다.The broadcast signal receiving apparatus 130 includes an OFDM receiver 133 and a signal demultiplexing apparatus 131. When a signal transmitted through the wireless channel 120 is received through the antenna 137, the OFDM receiver 133 receives the OFDM signal through synchronization, channel estimation, and equalization do.
이 때, OFDM 수신기(133)는 상기 OFDM 신호로부터 부트스트랩을 검출하여 복조하고, 부트스트랩에 포함된 정보를 이용하여 프리앰블을 복조하고, 프리앰블에 포함된 정보를 이용하여 수퍼 임포우즈드 페이로드를 복조할 수도 있다.At this time, the OFDM receiver 133 detects and demodulates the bootstrap from the OFDM signal, demodulates the preamble using the information included in the bootstrap, and uses the information included in the preamble to superimpose the superimposed payload Demodulation.
신호 디멀티플렉싱 장치(131)는 OFDM 수신기(133)를 통해 수신된 신호(수퍼 임포우즈드 페이로드)로부터 먼저 코어 레이어 데이터를 복원하고, 복원된 코어 레이어 데이터에 상응하는 캔슬레이션(cancellation)을 통해 인핸스드 레이어 데이터를 복원한다. 이 때, 신호 디멀티플렉싱 장치(131)는 먼저 방송 신호 프레임을 생성하고, 방송 신호 프레임으로부터 부트스트랩을 복원하고, 부트스트랩에 포함된 정보를 이용하여 프리앰블을 복원한 후 프리앰블에 포함된 시그널링 정보 데이터 신호의 복원에 활용할 수 있다. 이 때, 시그널링 정보는 L1 시그널링 정보일 수 있고, 인젝션 레벨 정보, 노멀라이징 팩터 정보 등을 포함할 수 있다.The signal demultiplexing device 131 restores the core layer data first from the signal (superimposed payload) received through the OFDM receiver 133, and performs cancellation corresponding to the recovered core layer data Thereby restoring the enhanced layer data. At this time, the signal demultiplexing device 131 first generates a broadcast signal frame, restores the bootstrap from the broadcast signal frame, restores the preamble using the information included in the bootstrap, and then outputs the signaling information data It can be utilized for signal restoration. At this time, the signaling information may be L1 signaling information, and may include injection level information, normalizing factor information, and the like.
이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리버에 상응하는 타임 인터리빙 모드를 포함할 수 있다.At this time, the preamble may include a time interleaving mode corresponding to a time interleaver for each physical layer pipe.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.At this time, the PLP identification information and the layer identification information may be included in the preamble as separate fields.
이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.At this time, the time interleaver information may be included in the preamble based on the core layer.
이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.In this case, the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.
이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.At this time, the preamble may include type information of physical layer pipes, start position information, and size information.
이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.At this time, the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.At this time, the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.At this time, the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.At this time, the type information can be signaled only to the core layer.
이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.At this time, the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.At this time, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.At this time, the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.At this time, the size information may be set based on the number of data cells allocated to the physical layer pipe.
이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.At this time, the time interleaver information can be signaled based on the core layer.
이 때, 타임 인터리버는 하이브리드 타임 인터리버(hybrid time interleaver)에 상응하는 것일 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.At this time, the time interleaver may correspond to a hybrid time interleaver. At this time, the Physical Layer Pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.
이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, if the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer, the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.At this time, the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.At this time, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링되는 것일 수 있다.At this time, the modulation information may be signaled only when the FEC type information satisfies a predetermined condition.
이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.At this time, the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
이 때, 타임 인터리버는 컨벌루셔널 타임 인터리버(convolutional time interleaver)에 상응하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링하는 것일 수 있다.In this case, the time interleaver corresponds to a convolutional time interleaver, and the time interleaver groups include a physical layer pipe (PLP) including an incomplete FEC block (incomplete FEC block). And the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
이 때, 타임 인터리버는 복수의 동작 모드들 중 하나로 상기 인터리빙을 수행할 수 있다.At this time, the time interleaver may perform the interleaving in one of a plurality of operation modes.
이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.In this case, the operation modes include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed .
이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다. 이 때, 시작 위치를 나타내는 필드는 현재 서브프레임 동안 현재 피지컬 레이어 파이프 내에서 시작되는 첫 번째 FEC 블록의 시작 위치를 나타내는 것일 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included. At this time, the field indicating the start position may indicate the start position of the first FEC block starting in the current physical layer pipe during the current subframe.
이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.At this time, the length of the second field may be longer than the length of the first field.
이 때, 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length of the LDPC codeword and the modulation order, and the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver May be further taken into consideration.
이 때, 제1 필드의 길이는 15비트이고, 상기 제2 비트의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.
이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.At this time, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
후술하겠지만, 도 1에 도시된 방송 신호 프레임 생성 장치(111)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 파워 노멀라이저; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함할 수 있다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다. 이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다. 이 때, 상기 타임 인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다. 이 때, 도 1에 도시된 방송 신호 송신 장치(110)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 파워 노멀라이저; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 OFDM 송신기를 포함하는 것으로 볼 수 있다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다. 이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다. 이 때, 상기 타임 인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.As will be described later, the broadcast signal frame generation apparatus 111 shown in FIG. 1 includes a combiner for combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; A power normalizer for performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; A time interleaver for performing time interleaving after the power normalizing is performed to generate a time interleaved signal; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively. In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. In this case, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe. In this case, the time interleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values. In this case, the broadcast signal transmitting apparatus 110 shown in FIG. 1 includes a combiner for combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; A power normalizer for performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; A time interleaver for performing time interleaving after the power normalizing is performed to generate a time interleaved signal; A frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs); And an OFDM transmitter for transmitting the broadcast signal frame through an antenna using an OFDM communication scheme. In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. In this case, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe. In this case, the time interleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
실시예에 따라, 도 1에 도시된 방송 신호 프레임 생성 장치(111)는 싱글 레이어의 경우에 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함할 수도 있다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다. 이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다. 이 때, BICM 출력 신호는 후술할 BICM 장치의 출력 신호일 수 있다. 이 때, 도 1에 도시된 방송 신호 송신 장치(110)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 OFDM 송신기를 포함하는 것으로 볼 수 있다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다. 이 때, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다.According to an embodiment, the apparatus for generating a broadcast signal frame 111 shown in FIG. 1 includes a time interleaver for generating a time-interleaved signal by performing time interleaving on a BICM output signal in the case of a single layer; And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of physical layer pipes (PLPs), respectively. In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. In this case, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe. At this time, the BICM output signal may be an output signal of the BICM device to be described later. In this case, the broadcast signal transmitting apparatus 110 shown in FIG. 1 includes a time interleaver for generating a time interleaved signal by performing time interleaving on a BICM output signal; A frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs); And an OFDM transmitter for transmitting the broadcast signal frame through an antenna using an OFDM communication scheme. In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. In this case, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
후술하겠지만, 도 1에 도시된 신호 디멀티플렉싱 장치는 방송 신호 프레임에 상응하는 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저; 상기 디-노멀라이저에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더; 상기 코어 레이어 BICM 디코더의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러; 및 상기 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더를 포함할 수 있다. 이 때, 도 1에 도시된 방송 신호 수신 장치(130)는 방송 신호 프레임에 상응하는 전송된 신호에 대한 동기, 채널추정 및 등화 중 어느 하나 이상을 수행하여 수신 신호를 생성하는 OFDM 수신기; 상기 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저; 상기 디-노멀라이저에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더; 상기 코어 레이어 BICM 디코더의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러; 및 상기 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더를 포함하는 것으로 볼 수 있다.As will be described later, the signal demultiplexing apparatus shown in FIG. 1 includes a time deinterleaver for generating a time deinterleaving signal by applying time deinterleaving to a reception signal corresponding to a broadcast signal frame; A de-normalizer for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of a transmitter; A core layer BICM decoder for restoring core layer data from a signal power-adjusted by the de-normalizer; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on a signal power-adjusted by the de-normalizer using an output signal of a core layer FEC decoder of the core layer BICM decoder, De layer symbol extractor; A de-injection level controller for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder for recovering the enhanced layer data using the output signal of the de-injection level controller. 1 may include an OFDM receiver that performs at least one of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame to generate a received signal; A time deinterleaver for generating a time deinterleaving signal by applying time deinterleaving to the received signal; A de-normalizer for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of a transmitter; A core layer BICM decoder for restoring core layer data from a signal power-adjusted by the de-normalizer; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on a signal power-adjusted by the de-normalizer using an output signal of a core layer FEC decoder of the core layer BICM decoder, De layer symbol extractor; A de-injection level controller for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder for recovering the enhanced layer data using the output signal of the de-injection level controller.
이 때, 타임 디인터리버는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함되어 있을 수 있다.At this time, the time deinterleaver may use one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
이 때, 타임 디인터리버는 타임 인터리빙 모드에 상응할 수 있다.At this time, the time deinterleaver may correspond to the time interleaving mode.
이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리버에 상응하는 타임 인터리빙 모드를 포함할 수 있다.At this time, the preamble may include a time interleaving mode corresponding to a time interleaver for each physical layer pipe.
도 1에는 명시적으로 도시되지 아니하였으나, 본 발명의 일실시예에 따른 방송 신호 송/수신 시스템은 코어 레이어 데이터 및 인핸스드 레이어 데이터 이외에도 하나 이상의 확장 레이어 데이터를 멀티플렉싱/디멀티플렉싱할 수 있다. 이 때, 확장 레이어 데이터는 코어 레이어 데이터 및 인핸스드 레이어 데이터보다 낮은 파워 레벨로 멀티플렉싱될 수 있다. 나아가, 둘 이상의 확장 레이어들이 포함되는 경우, 첫 번째 확장 레이어의 인젝션 파워 레벨보다 두 번째 확장 레이어의 인젝션 파워 레벨이 낮고, 두 번째 확장 레이어의 인젝션 파워 레벨보다 세 번째 확장 레이어의 인젝션 파워 레벨이 낮을 수 있다.Although not explicitly shown in FIG. 1, the broadcast signal transmitting / receiving system according to an embodiment of the present invention can multiplex / demultiplex one or more enhancement layer data in addition to core layer data and enhanced layer data. At this time, the enhancement layer data can be multiplexed at a lower power level than the core layer data and the enhanced layer data. In addition, when two or more enhancement layers are included, the injection power level of the second enhancement layer is lower than the injection power level of the first enhancement layer, and the injection power level of the third enhancement layer is lower than the injection power level of the second enhancement layer .
도 2는 본 발명의 일실시예에 따른 방송 신호 송/수신 방법을 나타낸 동작 흐름도이다.2 is a flowchart illustrating a method of transmitting / receiving a broadcast signal according to an exemplary embodiment of the present invention.
도 2를 참조하면, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱하여 방송 신호 프레임을 생성한다(S210). 이 때, 코어 레이어 신호 및 인핸스드 레이어 신호는 서로 다른 파워 레벨로 결합될 수 있다. 이 때, 방송 신호 프레임은 타임 인터리빙을 수행하여 생성될 수 있고, 상기 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리빙에 상응하는 타임 인터리빙 모드를 포함할 수 있다.Referring to FIG. 2, in a method of transmitting / receiving a broadcast signal according to an exemplary embodiment of the present invention, a core layer signal and an enhanced layer signal are combined and multiplexed to generate a broadcast signal frame at step S210. At this time, the core layer signal and the enhanced layer signal can be combined at different power levels. In this case, the broadcast signal frame may be generated by performing time interleaving, and the preamble may include a time interleaving mode corresponding to time interleaving for each physical layer pipe.
실시예에 따라, 단계(S210)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하고, 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수도 있다.According to an embodiment, step S210 includes generating a time interleaved signal by performing time interleaving on a BICM output signal, and generating a preamble for signaling the time interleaving mode corresponding to the time interleaving to each physical layer pipe And generate a broadcast signal frame including the broadcast signal frame.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 것일 수 있다. 이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다.In this case, the preamble may be for signaling start position information and size information of each of the Physical Layer Pipes (PLPs). In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.At this time, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all in the hybrid time interleaving mode, the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes and the core layer physical layer pipes all use the inter-subframe interleaving mode, An interleaving unit (N IU ) can be used.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if at least one of the time interleaving modes corresponding to the core layer physical layer pipes is a no-time interleaving mode, the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.At this time, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.At this time, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.At this time, the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.At this time, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all the hybrid time interleaving modes, the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.At this time, if the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all in the no-time interleaving mode, each of the core layer physical layer pipes, And may be an integer number of FEC blocks.
이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
이 때, 단계(S210)에 의하여 생성되는 방송 신호 프레임은 부트스트랩, 프리앰블 및 수퍼-임포우즈드 페이로드를 포함할 수 있다. 이 때, 부트스트랩 및 프리앰블 중 어느 하나 이상은 L1 시그널링 정보를 포함할 수 있다. 이 때, L1 시그널링 정보는 인젝션 레벨 정보 및 노멀라이징 팩터 정보를 포함할 수 있다.At this time, the broadcast signal frame generated in step S210 may include a bootstrap, a preamble, and a super-impersonated payload. At this time, at least one of the bootstrap and the preamble may include L1 signaling information. At this time, the L1 signaling information may include injection level information and normalizing factor information.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.At this time, the PLP identification information and the layer identification information may be included in the preamble as separate fields.
이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.At this time, the time interleaver information may be included in the preamble based on the core layer.
이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.In this case, the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a preset value for each of the physical layer pipes.
이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.At this time, the preamble may include type information of physical layer pipes, start position information, and size information.
이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.At this time, the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.At this time, the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.At this time, the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.At this time, the type information can be signaled only to the core layer.
이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.At this time, the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.At this time, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.At this time, the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.At this time, the size information may be set based on the number of data cells allocated to the physical layer pipe.
이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.At this time, the time interleaver information can be signaled based on the core layer.
이 때, 타임 인터리빙된 신호를 생성하는 단계는 하이브리드 타임 인터리버(hybrid time interleaver)를 이용하여 상기 인터리빙을 수행할 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.In this case, the step of generating a time-interleaved signal may perform the interleaving using a hybrid time interleaver. At this time, the Physical Layer Pipes (PLPs) of the core layer and the enhanced layer may include only complete FEC blocks.
이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, if the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer, the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.At this time, the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.At this time, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.At this time, the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.At this time, the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
이 때, 타임 인터리빙된 신호를 생성하는 단계는 컨벌루셔널 타임 인터리버(convolutional time interleaver)를 이용하여 상기 인터리빙을 수행하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.In this case, the step of generating a time interleaved signal performs the interleaving using a convolutional time interleaver, and the time interleaving groups are divided into a physical block including an incomplete FEC block And a Physical Layer Pipe (PLP), and the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
이 때, 상기 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.In this case, the interleaving uses one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.At this time, the dummy values may not be inserted into the core layer data.
이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.At this time, the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.At this time, the dummy values may correspond to a predetermined scrambling sequence.
이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.At this time, the dummy values may have the same power as the last enhanced PLP.
이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
이 때, 상기 인터리빙은 복수의 동작 모드들 중 하나를 이용하여 수행될 수 있다.At this time, the interleaving may be performed using one of a plurality of operation modes.
이 때, 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.At this time, the operation modes may include a first mode for omitting time interleaving, a second mode for performing convolutional time interleaving, and a third mode for performing hybrid time interleaving have.
이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included.
이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.At this time, the length of the second field may be longer than the length of the first field.
이 때, 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length of the LDPC codeword and the modulation order, and the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver May be further taken into consideration.
이 때, 제1 필드의 길이는 15비트이고, 상기 제2 비트의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits, and the length of the second bit may be 22 bits.
이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.At this time, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 방송 신호 프레임을 OFDM 전송한다(S220).In addition, the broadcasting signal transmitting / receiving method according to an embodiment of the present invention transmits OFDM broadcasting frame frames (S220).
또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 전송된 신호를 OFDM 수신한다(S230).In addition, the broadcasting signal transmitting / receiving method according to an embodiment of the present invention OFDM-receives a transmitted signal (S230).
이 때, 단계(S230)는 동기(synchronization), 채널 추정(channel estimation) 및 등화(equalization) 과정 등을 수행할 수 있다.In this case, step S230 may perform synchronization, channel estimation, and equalization.
이 때, 단계(S230)는 부트스트랩을 복원하고, 복원된 부트스트랩에 포함된 신호를 이용하여 프리앰블을 복원하고, 프리앰블에 포함된 시그널링 정보를 이용하여 데이터 신호를 복원할 수 있다.In this case, the step S230 may restore the bootstrap, restore the preamble using the signal included in the recovered bootstrap, and restore the data signal using the signaling information included in the preamble.
또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 수신된 신호에서 코어 레이어 데이터를 복원한다(S240).In addition, the broadcast signal transmitting / receiving method according to an embodiment of the present invention restores core layer data from the received signal (S240).
또한, 본 발명의 일실시예에 따른 방송 신호 송/수신 방법은 코어 레이어 신호 캔슬레이션을 통해 인핸스드 레이어 데이터를 복원한다(S250).In addition, the broadcast signal transmission / reception method according to an embodiment of the present invention restores enhanced layer data through core layer signal cancellation (S250).
특히, 도 2에 도시된 단계(S240) 및 단계(S250)는 단계(S210)에 상응하는 디멀티플렉싱 동작에 해당하는 것일 수 있다.In particular, steps S240 and S250 shown in FIG. 2 may correspond to a demultiplexing operation corresponding to step S210.
후술하겠지만, 도 2에 도시된 단계(S210)는 싱글 레이어의 경우 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함하는 것으로 볼 수 있다. 이 때, 단계(S210) 및 단계(S220)의 방송 신호 송신 방법은, 싱글 레이어의 경우 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 단계를 포함하는 것으로 볼 수 있다.As will be described later, the step S210 shown in FIG. 2 includes the steps of generating a time-interleaved signal by performing time interleaving on the BICM output signal in the case of a single layer; And generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all the physical layer pipes. At this time, the broadcasting signal transmission method of steps S210 and S220 includes: generating time-interleaved signals by performing time interleaving on BICM output signals in the case of a single layer; Generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each physical layer pipe; And transmitting the broadcast signal frame through an antenna using an OFDM communication scheme.
후술하겠지만, 도 2에 도시된 단계(S210)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 단계; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 단계; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함할 수 있다. 이 때, 상기 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다. 이 때, 단계(S210) 및 단계(S220)의 방송 신호 송신 방법은, 코어 레이어 신호 및 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 단계; 상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추기 위한 파워 노멀라이징을 수행하는 단계; 상기 파워 노멀라이징이 수행된 이후 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계; 및 상기 방송 신호 프레임을 OFDM 통신 방식을 이용하여 안테나를 통해 송신하는 단계를 포함하는 것으로 볼 수 있다. 이 때, 상기 타임 인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.As will be described later, step S210 shown in FIG. 2 includes: combining a core layer signal and an enhanced layer signal to generate a multiplexed signal; Performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; Performing time interleaving after the power normalizing is performed to generate a time interleaved signal; And generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each of all the physical layer pipes. In this case, the time interleaving uses one of time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values. At this time, the broadcasting signal transmission method of steps S210 and S220 includes: generating a multiplexed signal by combining a core layer signal and an enhanced layer signal; Performing power normalizing to lower the power of the multiplexed signal to a power corresponding to the core layer signal; Performing time interleaving after the power normalizing is performed to generate a time interleaved signal; Generating a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaving for each physical layer pipe; And transmitting the broadcast signal frame through an antenna using an OFDM communication scheme. In this case, the time interleaving uses one of time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
후술하겠지만, 도 2에 도시된 단계들(S240, S250)은 방송 신호 프레임에 상응하는 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함할 수 있다. 이 때, 본 발명의 일실시예에 따른 방송 신호 수신 방법은, 방송 신호 프레임에 상응하는 전송된 신호에 대한 동기, 채널추정 및 등화 중 어느 하나 이상을 수행하여 수신 신호를 생성하는 단계; 상기 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함하는 것으로 볼 수 있다.As will be described later, steps S240 and S250 shown in FIG. 2 include generating a time deinterleaving signal by applying time deinterleaving to a received signal corresponding to a broadcast signal frame; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal. In this case, a method of receiving a broadcast signal according to an exemplary embodiment of the present invention may include generating a received signal by performing at least one of synchronization, channel estimation, and equalization on a transmitted signal corresponding to a broadcast signal frame; Generating a time deinterleaving signal by applying time deinterleaving to the received signal; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal.
이 때, 타임 디인터리빙은 타임 인터리빙 모드에 상응할 수 있다.At this time, the time deinterleaving may correspond to the time interleaving mode.
이 때, 프리앰블은 모든 피지컬 레이어 파이프들 각각에 대하여 타임 인터리빙에 상응하는 타임 인터리빙 모드를 포함할 수 있다.At this time, the preamble may include a time interleaving mode corresponding to time interleaving for each physical layer pipe.
이 때, 타임 디인터리빙은 복수의 동작 모드들 중 하나로 상기 디인터리빙을 수행할 수 있다.At this time, the time deinterleaving can perform the deinterleaving to one of a plurality of operation modes.
이 때, 타임 디인터리빙은 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함되어 있을 수 있다.In this case, the time deinterleaving uses one of the time interleaver groups, and the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
도 3은 도 1에 도시된 방송 신호 프레임 생성 장치의 일 예를 나타낸 블록도이다.3 is a block diagram showing an example of a broadcast signal frame generating apparatus shown in FIG.
도 3을 참조하면, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 장치는 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370)를 포함할 수 있다.3, an apparatus for generating a broadcast signal frame according to an exemplary embodiment of the present invention includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, A normalizer 345, a time interleaver 350, a signaling generation unit 360, and a frame builder 370.
일반적으로, BICM(Bit-Interleaved Coded Modulation) 장치는 오류정정 부호화기, 비트 인터리버 및 심볼 맵퍼로 구성되며, 도 3에 도시된 코어 레이어 BICM부(310) 및 인핸스드 레이어 BICM부(320)도 각각 오류정정 부호화기, 비트 인터리버 및 심볼 맵퍼를 포함할 수 있다. 특히, 도 3에 도시된 오류정정 부호화기(CORE LAYER FEC ENCODER, ENHANCED LAYER FEC ENCODER)는 각각 BCH 인코더 및 LDPC 인코더가 직렬로 결합된 것일 수 있다. 이 때, 오류정정 부호화기의 입력은 BCH 인코더로 입력되고, BCH 인코더의 출력은 LDPC 인코더로 입력되며, LDPC 인코더의 출력은 오류정정 부호화기의 출력이 될 수 있다.Generally, a BICM (Bit Interleaved Coded Modulation) apparatus is composed of an error correction encoder, a bit interleaver, and a symbol mapper. The core layer BICM unit 310 and the enhanced layer BICM unit 320 shown in FIG. A correction encoder, a bit interleaver, and a symbol mapper. In particular, the CORE LAYER FEC ENCODER shown in FIG. 3 may be a series combination of a BCH encoder and an LDPC encoder. At this time, the input of the error correction encoder is input to the BCH encoder, the output of the BCH encoder is input to the LDPC encoder, and the output of the LDPC encoder is the output of the error correction encoder.
도 3에 도시된 바와 같이, 코어 레이어 데이터(Core Layer data) 및 인핸스드 레이어 데이터(Enhanced Layer data)는 각각 서로 다른 BICM부를 통과한 후 결합기(340)를 통해 합쳐진다. 즉, 본 발명에서 레이어드 디비전 멀티플렉싱(Layered Division Multiplexing; LDM)이라 함은 다수 개의 계층을 파워 차이를 이용하여 하나로 결합하여 전송하는 것을 의미할 수 있다. As shown in FIG. 3, core layer data and enhanced layer data pass through different BICM units and are combined through a combiner 340. That is, in the present invention, Layered Division Multiplexing (LDM) may mean that a plurality of layers are combined and transmitted using a power difference.
즉, 코어 레이어 데이터는 코어 레이어 BICM부(310)를 통과하고, 인핸스드 레이어 데이터는 인핸스드 레이어 BICM부(320)를 통과한 후 인젝션 레벨 컨트롤러(330)를 거쳐서 결합기(340)에서 결합된다. 이 때, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)와는 상이한 BICM 인코딩을 수행할 수 있다. 즉, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)보다 높은 비트율에 상응하는 오류정정 부호화나 심볼 맵핑을 수행할 수 있다. 또한, 인핸스드 레이어 BICM부(320)는 코어 레이어 BICM부(310)보다 덜 강인한(less robust) 오류정정 부호화나 심볼 맵핑을 수행할 수 있다.That is, the core layer data passes through the core layer BICM unit 310, the enhanced layer data passes through the enhanced layer BICM unit 320, and then is coupled to the combiner 340 through the injection level controller 330. At this time, the enhanced layer BICM unit 320 can perform BICM encoding different from that of the core layer BICM unit 310. That is, the enhanced layer BICM unit 320 can perform error correction coding or symbol mapping corresponding to a bit rate higher than that of the core layer BICM unit 310. In addition, the enhanced layer BICM 320 can perform less robust error correction coding or symbol mapping than the core layer BICM 310.
예를 들어, 코어 레이어 오류정정 부호화기가 인핸스드 레이어 오류정정 부호화기보다 비트율이 낮을 수 있다. 이 때, 인핸스드 레이어 심볼 맵퍼는 코어 레이어 심볼 맵퍼보다 덜 강인(less robust)할 수 있다.For example, the core layer error correcting encoder may have a lower bit rate than the enhanced layer error correcting encoder. At this time, the enhanced layer symbol mapper may be less robust than the core layer symbol mapper.
결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하는 것으로 볼 수 있다. 이 때, 결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호를 서로 다른 파워 레벨로 결합할 수 있다. 실시예에 따라, 파워 레벨 조절은 인핸스드 레이어 신호가 아닌 코어 레이어 신호에 대하여 수행될 수도 있다. 이 때, 코어 레이어 신호에 대한 파워는 인핸스드 레이어 신호의 파워보다 커지도록 조절될 수 있다.The combiner 340 can be seen to combine the core layer signal and the enhanced layer signal. At this time, the combiner 340 can combine the core layer signal and the enhanced layer signal at different power levels. According to an embodiment, the power level adjustment may be performed on the core layer signal instead of the enhanced layer signal. At this time, the power for the core layer signal can be adjusted to be larger than the power of the enhanced layer signal.
코어 레이어 데이터는 강인한(robust) 수신을 위해 낮은 부호율(low code rate)의 FEC(Forward error correction) 코드를 사용하는 반면, 인핸스드 레이어 데이터는 높은 데이터 전송률을 위해 높은 부호율의 FEC 코드를 사용할 수 있다.The core layer data uses a low code rate FEC code for robust reception while the enhanced layer data uses a high code rate FEC code for a high data rate. .
즉, 코어 레이어 데이터는 인핸스드 레이어 데이터와 비교하여 동일한 수신환경에서 더 넓은 방송구역(coverage)을 가질 수 있다.That is, the core layer data may have a wider broadcast coverage in the same reception environment as the enhanced layer data.
인핸스드 레이어 BICM부(320)를 통과한 인핸스드 레이어 데이터는 인젝션 레벨 컨트롤러(330)를 통해 그 게인(또는 파워)가 조절되어 결합기(340)에 의해 코어 레이어 데이터와 결합된다.Enhanced layer data having passed through the enhanced layer BICM unit 320 is adjusted in gain (or power) through the injection level controller 330 and combined with the core layer data by the combiner 340.
즉, 인젝션 레벨 컨트롤러(330)는 인핸스드 레이어 신호의 파워를 줄여서 파워 리듀스드 인핸스드 레이어 신호를 생성한다. 이 때, 인젝션 레벨 컨트롤러(330)에서 조절되는 신호의 크기는 인젝션 레벨(injection level)에 따라 결정될 수 있다. 이 때, 신호 A에 신호 B를 삽입하는 경우의 인젝션 레벨은 하기 수학식 1과 같이 정의될 수 있다.That is, the injection level controller 330 reduces the power of the enhanced layer signal to generate a power-reduced enhanced layer signal. At this time, the magnitude of the signal adjusted by the injection level controller 330 may be determined according to the injection level. At this time, the injection level in the case of inserting the signal B into the signal A can be defined as shown in the following equation (1).
[수학식 1][Equation 1]
예를 들어, 코어 레이어 신호에 인핸스드 레이어 신호를 삽입할 때 인젝션 레벨을 3dB라고 가정하면, 인핸스드 레이어 신호는 코어 레이어 신호의 절반에 해당하는 파워 크기를 가지는 것을 의미한다.For example, when an enhanced layer signal is inserted into a core layer signal, assuming that the injection level is 3 dB, the enhanced layer signal has a power level corresponding to half of the core layer signal.
이 때, 인젝션 레벨 컨트롤러(330)는 인핸스드 레이어 신호의 파워 레벨을 0dB에서 25.0dB까지 0.5dB 또는 1dB 간격으로 조절할 수 있다. At this time, the injection level controller 330 can adjust the power level of the enhanced layer signal from 0 dB to 25.0 dB at intervals of 0.5 dB or 1 dB.
일반적으로, 코어 레이어에 할당되는 전송 파워가 인핸스드 레이어에 할당되는 전송 파워에 비해 크게 할당되며, 이를 통해 수신기에서 코어 레이어에 대한 우선적인 복호가 가능하다.In general, the transmission power allocated to the core layer is allocated to a larger extent than the transmission power allocated to the enhanced layer, thereby enabling preferential decoding on the core layer at the receiver.
이 때, 결합기(340)는 코어 레이어 신호 및 파워 리듀스드 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성하는 것으로 볼 수 있다.At this time, the combiner 340 combines the core layer signal and the power-reduced enhanced layer signal to generate a multiplexed signal.
결합기(340)에 의해 결합된 신호는 코어 레이어 신호와 인핸스드 레이어 신호의 결합에 의하여 발생한 파워 상승만큼 파워를 낮추기 위해 파워 노멀라이저(345)로 제공되어 파워 조절이 수행된다. 즉, 파워 노멀라이저(345)는 결합기(340)에 의해 멀티플렉싱된 신호의 파워를, 코어 레이어 신호에 상응하는 파워 레벨로 낮춘다. 결합된 신호의 레벨이 한 레이어 신호의 레벨보다 높기 때문에 방송 신호 송/수신 시스템의 나머지 부분에서 진폭 클리핑(amplitude clipping) 등을 방지하기 위해서 파워 노멀라이저(345)의 파워 노멀라이징이 필요하다.The signal coupled by the combiner 340 is provided to the power normalizer 345 to lower the power by the power rise caused by the combination of the core layer signal and the enhanced layer signal so that the power adjustment is performed. That is, the power normalizer 345 lowers the power of the signal multiplexed by the combiner 340 to a power level corresponding to the core layer signal. Since the level of the combined signal is higher than the level of one layer signal, power normalization of the power normalizer 345 is necessary to prevent amplitude clipping or the like in the rest of the broadcasting signal transmitting / receiving system.
이 때, 파워 노멀라이저(345)는 하기 수학식 2의 노멀라이징 팩터(normalizing factor)를 결합된 신호의 크기에 곱하여 알맞은 신호의 크기로 조절할 수 있다. 하기 수학식 2를 계산하기 위한 인젝션 레벨 정보는 시그널링 플로우(signaling flow)를 통해 파워 노멀라이저(345)로 전달될 수 있다.At this time, the power normalizer 345 may multiply the normalizing factor of Equation (2) by the magnitude of the combined signal to adjust the magnitude of an appropriate signal. The injection level information for calculating Equation (2) below may be passed to the power normalizer 345 via a signaling flow.
[수학식 2]&Quot; (2) "
인핸스드 레이어 신호 SE가 코어 레이어 신호 SC에 기설정된 인젝션 레벨에 의해 인젝션될 때 코어 레이어 신호 및 인핸스드 레이어 신호의 파워 레벨이 1로 노멀라이즈된다고 가정하면, 결합 신호는 와 같이 표현될 수 있다.Assuming that the power level of the core layer signal and the enhanced layer signal is normalized to 1 when the enhanced layer signal S E is injected by the injection level predetermined in the core layer signal S C , Can be expressed as
이 때, α는 다양한 인젝션 레벨들에 상응하는 스케일링 팩터(scaling factor)를 나타낸다. 즉, 인젝션 레벨 컨트롤러(330)는 스케일링 팩터에 상응하는 것일 수 있다.Where a represents a scaling factor corresponding to various injection levels. In other words, the injection level controller 330 may correspond to a scaling factor.
예를 들어, 인핸스드 레이어의 인젝션 레벨이 3dB이면, 결합된 신호는 와 같이 표현될 수 있다.For example, if the injection level of the enhanced layer is 3dB, Can be expressed as
결합된(combined) 신호(멀티플렉싱된 신호)의 파워가 코어 레이어 신호와 비교하여 증가하였기 때문에, 파워 노멀라이저(345)는 이와 같은 파워 증가를 완화(mitigate)시켜야 한다.Since the power of the combined signal (multiplexed signal) has increased compared to the core layer signal, the power normalizer 345 must mitigate such power increase.
이 때, β는 인핸스드 레이어의 다양한 인젝션 레벨에 따른 노멀라이징 팩터(normalizing factor)를 나타낸다.At this time,? Represents a normalizing factor according to various injection levels of the enhanced layer.
인핸스드 레이어의 인젝션 레벨이 3dB인 경우, 코어 레이어 신호 대비 결합 신호의 파워 증가는 50%이다. 따라서, 파워 노멀라이저(345)의 출력은 와 같이 표현될 수 있다.When the injection level of the enhanced layer is 3 dB, the power increase of the coupled signal is 50% as compared to the core layer signal. Thus, the output of the power normalizer 345 is Can be expressed as
하기 표 1은 다양한 인젝션 레벨에 따른 스케일링 팩터 α와 노멀라이징 팩터 β를 나타낸다(CL: Core Layer, EL: Enhanced Layer). 인젝션 레벨과 스케일링 팩터 α및 노멀라이징 팩터 β와의 관계는 아래와 같이 정의될 수 있다.Table 1 below shows the scaling factor a and the normalizing factor? According to various injection levels (CL: Core Layer, EL: Enhanced Layer). The relationship between the injection level and the scaling factor? And the normalizing factor? Can be defined as follows.
[수학식 3]&Quot; (3) "
EL Injection level relative to CLEL Injection level relative to CL | Scaling factor αScaling factor α | Normalizing factor βNormalizing factor β |
3.0 dB3.0 dB | 0.70794580.7079458 | 0.81617360.8161736 |
3.5 dB3.5 dB | 0.66834390.6683439 | 0.83140610.8314061 |
4.0 dB4.0 dB | 0.63095730.6309573 | 0.84572620.8457262 |
4.5 dB4.5 dB | 0.59566210.5956621 | 0.85913270.8591327 |
5.0 dB5.0 dB | 0.56234130.5623413 | 0.87163460.8716346 |
5.5 dB5.5 dB | 0.53088440.5308844 | 0.88324950.8832495 |
6.0 dB6.0 dB | 0.50118720.5011872 | 0.89400220.8940022 |
6.5 dB6.5 dB | 0.47315130.4731513 | 0.90392410.9039241 |
7.0 dB7.0 dB | 0.44668360.4466836 | 0.91305120.9130512 |
7.5 dB7.5 dB | 0.42169650.4216965 | 0.92142310.9214231 |
8.0 dB8.0 dB | 0.39810720.3981072 | 0.92908190.9290819 |
8.5 dB8.5 dB | 0.37583740.3758374 | 0.93607120.9360712 |
9.0 dB9.0 dB | 0.35481340.3548134 | 0.94243530.9424353 |
9.5 dB9.5 dB | 0.33496540.3349654 | 0.94821800.9482180 |
10.0 dB10.0 dB | 0.31622780.3162278 | 0.95346260.9534626 |
실시예에 따라, 인젝션 레벨은 0dB에서 25dB까지의 값일 수 있다. 인젝션 레벨이 0dB인 경우, 코어 레이어 신호와 인핸스드 레이어 신호는 동일한 파워로 결합될 수 있다. 이 때, 스케일링 팩터는 1이고, 노멀라이징 팩터는 0.7071068일 수 있다.Depending on the embodiment, the injection level may be a value from 0 dB to 25 dB. When the injection level is 0 dB, the core layer signal and the enhanced layer signal can be combined with the same power. At this time, the scaling factor may be 1 and the normalizing factor may be 0.7071068.
즉, 파워 노멀라이저(345)는 노멀라이징 팩터(normalizing factor)에 상응하고, 멀티플렉싱된 신호의 파워를 결합기(340)에 의하여 상승된 만큼 낮추는 것으로 볼 수 있다.That is, the power normalizer 345 corresponds to a normalizing factor, and can be seen as lowering the power of the multiplexed signal by the combiner 340 as much as it is raised.
이 때, 노멀라이징 팩터 및 스케일링 팩터는 각각 0보다 크고 1보다 작은 유리수일 수 있다.In this case, the normalizing factor and the scaling factor may be rational numbers greater than zero and less than one, respectively.
이 때, 스케일링 팩터는 인젝션 레벨 컨트롤러(330)에 상응하는 파워 감소가 클수록 감소하고, 노멀라이징 팩터는 인젝션 레벨 컨트롤러(330)에 상응하는 파워 감소가 클수록 증가할 수 있다.At this time, the scaling factor decreases as the power reduction corresponding to the injection level controller 330 increases, and the normalizing factor increases as the power reduction corresponding to the injection level controller 330 increases.
파워 노멀라이징된 신호는 채널에서 발생하는 군집오류(burst error)를 분산시키기 위한 타임 인터리버(time interleaver)(350)를 통과한다.The power normalized signal passes through a time interleaver 350 for dispersing burst errors occurring in the channel.
이 때, 타임 인터리버(350)는 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 인터리빙을 수행하는 것으로 볼 수 있다. 즉, 코어 레이어와 인핸스드 레이어가 타임 인터리버를 공유함으로써 불필요한 메모리 사용을 방지하고, 수신기에서의 레이턴시를 줄일 수 있다.At this time, the time interleaver 350 can be regarded as performing interleaving applied to both the core layer signal and the enhanced layer signal. That is, the core layer and the enhanced layer share the time interleaver, thereby preventing unnecessary memory use and reducing the latency at the receiver.
후술하겠지만, 인핸스드 레이어 신호는 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있고, 결합기(340)는 코어 레이어 신호 및 인핸스드 레이어 신호보다 낮은 파워 레벨의 하나 이상의 확장 레이어(extension layer) 신호를 상기 코어 레이어 신호 및 인핸스드 레이어 신호와 함께 결합할 수 있다.As described later, the enhanced layer signal may correspond to enhanced layer data restored based on cancellation corresponding to restoration of core layer data corresponding to the core layer signal, Signal and one or more extension layer signals having a lower power level than the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.
한편, 인젝션 레벨 정보를 포함하는 L1 시그널링 정보는 시그널링 전용의 BICM을 포함하는 시그널링 생성부(360)에서 부호화된다. 이 때, 시그널링 생성부(360)는 인젝션 레벨 컨트롤러(330)로부터 인젝션 레벨 정보(IL INFO)를 제공 받아서 L1 시그널링 신호를 생성할 수 있다. Meanwhile, the L1 signaling information including the injection level information is encoded by the signaling generation unit 360 including the BICM dedicated for signaling. At this time, the signaling generation unit 360 may generate the L1 signaling signal by receiving the injection level information (IL INFO) from the injection level controller 330.
L1 시그널링에서 L1은 ISO 7 레이어 모델의 최하위 레이어(lowest layer)인 레이어 1(Layer-1)을 나타낸다. 이 때, L1 시그널링은 프리앰블(preamble)에 포함될 수도 있다.In L1 signaling, L1 represents Layer 1, the lowest layer of the ISO 7 layer model. At this time, the L1 signaling may be included in the preamble.
일반적으로, L1 시그널링은 OFDM 송신기의 주요 파라미터인 FFT 사이즈, 가드 인터벌 사이즈(guard interval size) 등과 BICM 주요 파라미터인 채널 코드 레이트(channel code rate), 모듈레이션 정보 등을 포함할 수 있다. 이러한 L1 시그널링 신호는 데이터 신호와 결합하여 방송 신호 프레임을 구성한다.Generally, the L1 signaling may include an FFT size, a guard interval size, etc., which are major parameters of an OFDM transmitter, a channel code rate, a BICM key parameter, modulation information, and the like. The L1 signaling signal is combined with a data signal to form a broadcast signal frame.
프레임 빌더(370)는 L1 시그널링 신호와 데이터 신호를 결합하여 방송 신호 프레임을 생성한다. 이 때, 프레임 빌더(370)는 타임 인터리빙된 신호를 이용하여 상기 코어 레이어 신호와 상기 인핸스드 레이어 신호에 공유되는 타임 인터리버 정보 및 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)의 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다. 이 때, 방송 신호 프레임은 부트스트랩을 더 포함할 수 있다.The frame builder 370 combines the L1 signaling signal and the data signal to generate a broadcast signal frame. At this time, the frame builder 370 signals the size information of the physical layer pipes (PLPs) and the time interleaver information shared by the core layer signal and the enhanced layer signal using the time interleaved signal It is possible to generate a broadcast signal frame including a preamble for the preamble. At this time, the broadcast signal frame may further include a bootstrap.
이 때, 프레임 빌더(370)는 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다. 이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다. 이 때, 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다.At this time, the frame builder 370 may generate a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs). In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal. At this time, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
즉, 인젝션 레벨 정보는 코어 레이어 피지컬 레이어 파이프에 대해서는 시그널링되지 않고, 인핸스드 레이어 피지컬 레이어 파이프에 대해서만 시그널링될 수 있다.That is, the injection level information is not signaled for the core layer physical layer pipe, but can be signaled only for the enhanced layer physical layer pipe.
이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보(L1D_plp_ldm_injection_level)를 가질 수 있다.Wherein the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes, The layer pipes may have the same injection level information (L1D_plp_ldm_injection_level).
이 때, 인젝션 레벨 정보는 상기 수학식 10을 통하여 설명한 바와 같이 LDM 결합 전 상기 코어 레이어 신호에 상응하는 요구 SNR(required SNR)값보다 3dB 이상 큰 값에 상응할 수 있다.At this time, the injection level information may correspond to a value that is greater than the required SNR (required SNR) value corresponding to the core layer signal by 3 dB or more before the LDM coupling as described through Equation (10).
이 때, 상기 피지컬 레이어 파이프들은 프리컨시 디비전 멀티플렉싱(Frequency Division Multiplexing; FDM)에 의하여 멀티플렉싱될 수 있고, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 코어 레이어 피지컬 레이어 파이프들에 대해서만(with respect to) 시그널링되고 인핸스드 레이어 피지컬 레이어 파이프들에 대해서는 시그널링되지 않을 수 있다.At this time, the physical layer pipes may be multiplexed by a frequency division multiplexing (FDM), and the signaling information corresponding to the pre-convolution multiplexing may be transmitted only to the core layer physical layer pipes to signaled and may not be signaled for enhanced layer physical layer pipes.
이 때, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices) 중 어느 하나 이상을 포함할 수 있다.At this time, the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프는 상기 프리컨시 디비전 멀티플렉싱될 때, 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프의, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보에 상응하는 셀 라이팅 오더(cell writing order)를 따를 수 있다.In this case, the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
이 때, 상기 프리컨시 디비전 멀티플렉싱되는 상기 인핸스드 레이어 피지컬 레이어 파이프들은 토탈 220 셀들을 넘지 않는 사이즈를 가질 수 있다.In this case, the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
또한, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프가 둘 이상의 코어 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 타임 인터리버에 상응하는 타임 인터리빙 모드는 하이브리드 타임 인터리빙 모드 또는 노 타임 인터리빙 모드 중 하나일 수 있다.The physical layer pipes may include two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes and includes time interleaving corresponding to the time interleaver, The mode may be either a hybrid time interleaving mode or a no time interleaving mode.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 노 타임 인터리빙 모드가 사용될 때, 정수개의 FEC 블록들을 포함할 수 있다.At this time, the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 하이브리드 타임 인터리빙 모드가 사용될 때, 동일하거나 차이가 기설정된 값 미만의 타임 인터리빙 블록 사이즈들을 가질 수 있다.At this time, the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
또한, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프와 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프에, 레이어드 디비전 멀티플렉싱되지 않는 구간(duration)이 없도록 설정된 상기 시작 위치 정보 및 사이즈 정보를 가질 수 있다.In addition, the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe .
이 때, 상기 코어 레이어 피지컬 레이어 파이프는 QPSK, 16 QAM 및 64 QAM 중 어느 하나의 기법으로 모듈레이션되고, 64 QAM이 사용될 때 최대 7/15 코드 레이트로 인코딩될 수 있다.At this time, the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
이 때, 상기 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)를 위해 최대 4개까지 사용될 수 있다.At this time, the physical layer pipes can be used up to four for one complete delivered product.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우에, 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우와는 다른 생성 방식으로 생성될 수 있다.In this case, the start position information and the size information may be generated in a generation method different from that for the core layer physical layer pipe in the case of the enhanced layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우 제1 기준 타이밍을 기반으로 생성되고, 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우 상기 제1 기준 타이밍과 상이한 제2 기준 타이밍을 기반으로 생성될 수 있다.At this time, the start position information and the size information are generated based on a first reference timing for the core layer physical layer pipe, and for the enhanced layer physical layer pipe, a second reference time different from the first reference timing May be generated based on timing.
이 때, 제1 기준 타이밍은 타임 인터리빙 이후에 상응하고, 제2 기준 타이밍은 상기 타임 인터리빙 이전에 상응할 수 있다.At this time, the first reference timing may correspond to after the time interleaving, and the second reference timing may correspond to before the time interleaving.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우에 상기 타임 인터리빙 이전을 기준(with respect to)으로 정의될 수 있다.In this case, the start position information and the size information may be defined with respect to before the time interleaving in the case of the enhanced layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우에 현재 서브프레임 내에서 정의(defined within the current subframe)될 수 있다.In this case, the start position information and the size information may be defined within the current subframe in the case of the core layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우에 상기 타임 인터리빙 이후를 기준(with respect to)으로 정의될 수 있다.In this case, the start position information and the size information may be defined with respect to after the time interleaving in the case of the core layer physical layer pipe.
이 때, 상기 사이즈 정보는 상기 피지컬 레이어 파이프들 각각에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.At this time, the size information may be set based on the number of data cells allocated to each of the physical layer pipes.
이 때, 상기 시작 위치 정보는 상기 피지컬 레이어 파이프들 각각의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.At this time, the start position information may be set to be the same as the index corresponding to the first data cell of each of the physical layer pipes.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.At this time, the start position information and the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 프레임 빌더(370)는 타임 인터리버(350)에 상응하는 타임 인터리빙 모드를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 것으로 볼 수 있다.At this time, the frame builder 370 may generate a broadcast signal frame including a preamble for signaling the time interleaving mode corresponding to the time interleaver 350.
이 때, 타임 인터리빙 모드는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있다.At this time, the time interleaving mode may be signaled for each of the physical layer pipes.
이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프들에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.At this time, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipes.
이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.At this time, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.At this time, the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.At this time, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all the hybrid time interleaving modes, the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.At this time, if the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all in the no-time interleaving mode, each of the core layer physical layer pipes, And may be an integer number of FEC blocks.
이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
싱글 레이어의 경우, 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340) 및 파워 노멀라이저(345)는 생략될 수 있다. 이 때, 타임 인터리버(350)는 코어 레이어 BICM부(310)의 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성할 수 있다. 또한, 프레임 빌더(370)는 타임 인터리버(350)에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다.In the case of a single layer, the enhanced layer BICM 320, the injection level controller 330, the combiner 340, and the power normalizer 345 may be omitted. At this time, the time interleaver 350 may time-interleave the BICM output signal of the core layer BICM 310 to generate a time-interleaved signal. In addition, the frame builder 370 may generate a broadcast signal frame including a preamble for signaling a time interleaving mode corresponding to the time interleaver 350 for each of all the physical layer pipes.
이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.At this time, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all in the hybrid time interleaving mode, the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes and the core layer physical layer pipes all use the inter-subframe interleaving mode, An interleaving unit (N IU ) can be used.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if at least one of the time interleaving modes corresponding to the core layer physical layer pipes is a no-time interleaving mode, the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 타임 인터리버(350)는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다. 즉, 코어 레이어의 피지컬 레이어 파이프들 사이의 경계들 중 하나가 타임 인터리버 그룹들 사이의 경계가 될 수 있다.In this case, the time interleaver 350 may use one of the time interleaver groups, and the boundary between the time interleaver groups may be a physical layer pipes of the core layer corresponding to the core layer signal. 0.0 > PLPs). ≪ / RTI > That is, one of the boundaries between the physical layer pipes of the core layer may be the boundary between time interleaver groups.
이 때, 타임 인터리버 그룹들 중 하나에 상응하는 인핸스드 레이어 데이터에는 더미 값들이 포함될 수 있다.At this time, the enhanced layer data corresponding to one of the time interleaver groups may include dummy values.
이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.At this time, the dummy values may not be inserted into the core layer data.
이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.At this time, the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.At this time, the dummy values may correspond to a predetermined scrambling sequence.
이 때, 상기 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.At this time, the dummy values may have the same power as the last enhanced PLP.
이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.At this time, the time interleaver information can be signaled based on the core layer.
실시예에 따라 타임 인터리버 정보 중 일부는 코어 레이어를 기준으로 시그널링되고, 타임 인터리버 정보 중 다른 일부는 레이어와 무관하게 시그널링될 수 있다.According to an embodiment, some of the time interleaver information may be signaled on the basis of the core layer, and the other part of the time interleaver information may be signaled irrespective of the layer.
즉, 타임 인터리버 정보는 코어 레이어에 상응하는 레이어 식별 정보에 기반하여 시그널링될 수 있다.That is, the time interleaver information can be signaled based on the layer identification information corresponding to the core layer.
이 때, 타임 인터리버(350)는 하이브리드 타임 인터리버(hybrid time interleaver)에 상응하는 것일 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.At this time, the time interleaver 350 may correspond to a hybrid time interleaver. At this time, the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.
이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, if the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer, the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.At this time, the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.At this time, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.At this time, the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.At this time, the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
이 때, 타임 인터리버(350)는 컨벌루셔널 타임 인터리버(convolutional time interleaver)에 상응하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.At this time, the time interleaver 350 corresponds to a convolutional time interleaver, and the time interleaver groups include a physical layer pipe (PLP) including an incomplete FEC block (incomplete FEC block) ), And the preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
이 때, 타임 인터리버(350)는 복수의 동작 모드들 중 하나로 상기 인터리빙을 수행할 수 있다.At this time, the time interleaver 350 may perform the interleaving in one of a plurality of operation modes.
이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드(L1D_plp_TI_mode=00), 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드(L1D_plp_TI_mode=01) 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드(L1D_plp_TI_mode=10)를 포함할 수 있다.In this case, the operation modes include a first mode (L1D_plp_TI_mode = 00) for omitting time interleaving, a second mode (L1D_plp_TI_mode = 01) for performing convolutional time interleaving, and a hybrid time interleaving (L1D_plp_TI_mode = 10) for performing the second mode (L1D_plp_TI_mode = 10).
이 때, 상기 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, And may not include a field indicating a start position of the first FEC block for the third mode.
이 때, 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드(L1D_plp_TI_mode=00)에서 사용되는 제1 필드(L1D_plp_fec_block_start) 및 상기 제2 모드(L1D_plp_TI_mode=01)에서 사용되는 제2 필드(L1D_plp_CTI_fec_block_start) 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다. 이 때, 제1 필드(L1D_plp_fec_block_start)는 현재 서브프레임 동안 현재 피지컬 레이어 파이프 내에서 시작되는 첫 번째 FEC 블록의 시작 위치를 나타내고, 제2 필드(L1D_plp_CTI_fec_block_start)는 현재 또는 후속하는(current or subsequent) 서브프레임들에서 컨벌루셔널 타임 인터리버를 떠나는 현재 피지컬 레이어 파이프의 첫 번째 온전한 FEC 블록의 시작 위치를 나타낼 수 있다. 이 때, 제1 필드(L1D_plp_fec_block_start) 및 제2 필드(L1D_plp_CTI_fec_block_start)는 모두 인터리빙 이후를 기준으로 시그널링될 수 있다. 특히, 제2 필드(L1D_plp_CTI_fec_block_start)의 경우 인터리빙 이후를 기준으로 시그널링하면 시그널링에 필요한 비트수가 증가할 수 있다.The field indicating the start position of the first FEC block includes a first field L1D_plp_fec_block_start used in the first mode L1D_plp_TI_mode = 00 and a second field L1D_plp_fec_block_start used in the second mode L1D_plp_TI_mode = 01. L1D_plp_CTI_fec_block_start), and the lengths of the first field and the second field may be different. In this case, the first field L1D_plp_fec_block_start indicates the start position of the first FEC block starting in the current physical layer pipe during the current subframe, and the second field L1D_plp_CTI_fec_block_start indicates the start position of the current or subsequent subframe Can indicate the starting position of the first full FEC block of the current physical layer pipe leaving the convolutional time interleaver. In this case, the first field (L1D_plp_fec_block_start) and the second field (L1D_plp_CTI_fec_block_start) may all be signaled based on interleaving. Particularly, in the case of the second field (L1D_plp_CTI_fec_block_start), the number of bits required for signaling can be increased by signaling after interleaving.
이 때, 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.At this time, the length of the second field may be longer than the length of the first field.
이 때, 1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of one field is determined based on the length of the LDPC codeword and the modulation order, and the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver. Lt; / RTI >
이 때, 제1 필드의 길이는 15비트이고, 제2 필드의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits and the length of the second field may be 22 bits.
이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.At this time, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
이 때, 프레임 빌더(370)는 상기 부트스트랩을 생성하는 부트스트랩 생성부; 상기 프리앰블을 생성하는 프리앰블 생성부; 및 상기 타임 인터리빙된 신호에 상응하는 수퍼 임포우즈드 페이로드를 생성하는 수퍼 임포우즈드 페이로드 생성부를 포함할 수 있다.At this time, the frame builder 370 may include a bootstrap generator for generating the bootstrap; A preamble generator for generating the preamble; And a superimposed payload generator for generating a superimposed payload corresponding to the time-interleaved signal.
이 때, 부트스트랩은 상기 프리앰블보다 짧고, 고정된 길이를 가질 수 있다.At this time, the bootstrap is shorter than the preamble and can have a fixed length.
이 때, 부트스트랩은 상기 프리앰블의 구조를 나타내는 심볼을 포함하고,In this case, the bootstrap includes a symbol indicating the structure of the preamble,
상기 심볼은 상기 프리앰블의 변조방법/부호율, FFT 사이즈, 가드 인터벌 길이 및 파일럿 패턴의 조합을 나타내는 고정(fixed-length) 비트열(bit string)에 상응하는 것일 수 있다.The symbol may correspond to a fixed-length bit string indicating a combination of the modulation method / code rate, the FFT size, the guard interval length, and the pilot pattern of the preamble.
이 때, 심볼은 상기 변조방법/부호율이 동일한 경우, 제1 FFT 사이즈에 상응하는 프리앰블 구조보다, 상기 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 우선적으로 할당되고, 상기 변조방법/부호율 및 상기 FFT 사이즈가 동일한 경우, 제1 가드 인터벌 길이에 상응하는 프리앰블 구조보다, 상기 제1 가드 인터벌 길이보다 큰 제2 가드 인터벌 길이에 상응하는 프리앰블 구조가 우선적으로 할당되는 룩업 테이블에 상응하는 것일 수 있다.In this case, if the modulation method / coding rate is the same, a symbol is preferentially allocated to a preamble structure corresponding to a second FFT size smaller than the first FFT size, rather than a preamble structure corresponding to the first FFT size, A preamble structure corresponding to a second guard interval length larger than the first guard interval length is preferentially allocated to a preamble structure corresponding to a first guard interval length, when the method / code rate and the FFT size are equal to each other It may be a corresponding one.
방송 신호 프레임은 멀티패스(multi-path) 및 도플러(Doppler)에 강인한 OFDM 송신기를 거쳐서 전송된다. 이 때, OFDM 송신기는 차세대 방송시스템의 전송신호 생성을 담당하는 것으로 볼 수 있다.The broadcast signal frame is transmitted through an OFDM transmitter that is robust against multi-path and Doppler. At this time, the OFDM transmitter can be regarded as responsible for the transmission signal generation of the next generation broadcasting system.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.At this time, the PLP identification information and the layer identification information may be included in the preamble as separate fields.
이 때, 타임 인터리버 정보는 코어 레이어를 기준으로 상기 프리앰블에 포함될 수 있다.At this time, the time interleaver information may be included in the preamble based on the core layer.
이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.At this time, the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes .
이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.At this time, the preamble may include type information of physical layer pipes, start position information, and size information.
이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.At this time, the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.At this time, the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.At this time, the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.At this time, the type information can be signaled only to the core layer.
이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.At this time, the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.At this time, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.At this time, the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.At this time, the size information may be set based on the number of data cells allocated to the physical layer pipe.
이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
도 4는 방송 신호 프레임 구조의 일 예를 나타낸 도면이다.4 is a diagram showing an example of a broadcast signal frame structure.
도 4를 참조하면, 방송 신호 프레임은 부트스트랩(410), 프리앰블(420) 및 수퍼-임포우스드 페이로드(super-imposed payload)(430)를 포함한다.4, the broadcast signal frame includes a bootstrap 410, a preamble 420, and a super-imposed payload 430.
도 4에 도시된 프레임은 수퍼프레임(super-frame)에 포함될 수 있다.The frame shown in Fig. 4 may be included in a super-frame.
이 때, 방송 신호 프레임은 하나 이상의 OFDM 심볼들로 구성될 수 있다. 방송 신호 프레임은 레퍼런스 심볼 또는 파일럿 심볼을 포함할 수도 있다.At this time, the broadcast signal frame may be composed of one or more OFDM symbols. The broadcast signal frame may include a reference symbol or a pilot symbol.
LDM(Layered Division Multiplexing)이 적용된 프레임 구조는 도 4에 도시된 바와 같이 부트스트랩(410) 및 프리앰블(420) 및 수퍼-임포우스드 페이로드(430)를 포함한다.The frame structure to which LDM (Layered Division Multiplexing) is applied includes a bootstrap 410 and a preamble 420 and a super-imposted payload 430 as shown in FIG.
이 때, 부트스트랩(410) 및 프리앰블(420)은 두 개의 프리앰블들이 계층화된(hierarchical) 것으로 볼 수 있다.At this time, the bootstrap 410 and the preamble 420 can be seen as having two preambles hierarchical.
이 때, 부트스트랩(410)은 빠른(fast) 획득(acquisition) 및 검출(detection)을 위해 프리앰블(420)보다 짧은 길이를 가질 수 있다. 이 때, 부트스트랩(410)은 고정된 길이를 가질 수 있다. 이 때, 부트스트랩(410)은 고정된 길이의 심볼을 포함할 수 있다. 예를 들어, 부트스트랩(410)은 각각 0.5ms 길이의 OFDM 심볼들 4개로 구성되어 총 2ms의 고정된 시간길이를 가질 수 있다.At this time, the bootstrap 410 may have a shorter length than the preamble 420 for fast acquisition and detection. At this time, the boot strap 410 may have a fixed length. At this time, the bootstrap 410 may include a fixed length of symbol. For example, the bootstrap 410 may be composed of four OFDM symbols each 0.5 ms long and may have a fixed time length of 2 ms in total.
이 때, 부트스트랩(410)은 고정된 대역폭(bandwidth)을 가지고, 프리앰블(420) 및 수퍼-임포우스드 페이로드(430)는 부트스트랩(410)보다 넓고 가변적인 대역폭을 가질 수 있다.At this time, the bootstrap 410 has a fixed bandwidth, and the preamble 420 and the superimposed payload 430 can have a bandwidth that is wider and variable than the bootstrap 410.
프리앰블(420)은 강인(robust)한 LDPC 코드를 사용하여 상세한 시그널링 정보를 전송할 수 있다. 이 때, 프리앰블(420)은 시그널링 정보에 따라 길이가 가변될 수 있다.The preamble 420 may transmit detailed signaling information using a robust LDPC code. At this time, the length of the preamble 420 may vary depending on the signaling information.
이 때, 부트스트랩(410) 및 페이로드(430)는 모두 여러 레이어들이 공유하는 공통 신호에 상응하는 것으로 볼 수 있다.At this time, the bootstrap 410 and the payload 430 may all be regarded as corresponding to a common signal shared by several layers.
수퍼-임포우스드 페이로드(430)는 두 개 이상의 계층(layer) 신호들이 멀티플렉싱된 신호에 상응하는 것일 수 있다. 이 때, 수퍼-임포우스드 페이로드(430)는 코어 레이어 페이로드 및 인핸스드 레이어 페이로드가 서로 다른 파워 레벨로 결합된 것일 수 있다. 이 때, 코어 레이어 페이로드에는 인-밴드 시그널링부(in-band signaling section)가 포함될 수 있다. 이 때, 인-밴드 시그널링부는 인핸스드 레이어 서비스를 위한 시그널링 정보를 포함할 수 있다.The super-imposted payload 430 may be such that two or more layer signals correspond to a multiplexed signal. At this time, the super-imposted payload 430 may be a combination of the core layer payload and the enhanced layer payload at different power levels. At this time, the core layer payload may include an in-band signaling section. In this case, the in-band signaling unit may include signaling information for an enhanced layer service.
이 때, 부트스트랩(410)은 프리앰블의 구조(preamble structure)를 나타내는 심볼을 포함할 수 있다.At this time, the bootstrap 410 may include a symbol indicating a preamble structure.
이 때, 프리앰블의 구조를 나타내기 위해 부트스트랩에 포함되는 심볼은 하기 표 2와 같이 설정될 수 있다.In this case, the symbol included in the bootstrap to indicate the structure of the preamble can be set as shown in Table 2 below.
preamble_structurepreamble_structure | L1-Basic ModeL1-Basic Mode | FFT SizeFFT Size | GI Length (samples)GI Length (samples) | Pilot Pattern (DX)Pilot Pattern (D X ) |
00 | L1-Basic Mode 1L1-Basic Mode 1 | 81928192 | 20482048 | 33 |
1One | L1-Basic Mode 1L1-Basic Mode 1 | 81928192 | 15361536 | 44 |
22 | L1-Basic Mode 1L1-Basic Mode 1 | 81928192 | 10241024 | 33 |
33 | L1-Basic Mode 1L1-Basic Mode 1 | 81928192 | 768768 | 44 |
44 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 40964096 | 33 |
55 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 36483648 | 44 |
66 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 24322432 | 33 |
77 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 15361536 | 44 |
88 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 10241024 | 66 |
99 | L1-Basic Mode 1L1-Basic Mode 1 | 1638416384 | 768768 | 88 |
1010 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 48644864 | 33 |
1111 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 36483648 | 33 |
1212 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 36483648 | 88 |
1313 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 24322432 | 66 |
1414 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 15361536 | 88 |
1515 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 10241024 | 1212 |
1616 | L1-Basic Mode 1L1-Basic Mode 1 | 3276832768 | 768768 | 1616 |
1717 | L1-Basic Mode 2L1-Basic Mode 2 | 81928192 | 20482048 | 33 |
1818 | L1-Basic Mode 2L1-Basic Mode 2 | 81928192 | 15361536 | 44 |
1919 | L1-Basic Mode 2L1-Basic Mode 2 | 81928192 | 10241024 | 33 |
2020 | L1-Basic Mode 2L1-Basic Mode 2 | 81928192 | 768768 | 44 |
2121 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 40964096 | 33 |
2222 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 36483648 | 44 |
2323 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 24322432 | 33 |
2424 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 15361536 | 44 |
2525 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 10241024 | 66 |
2626 | L1-Basic Mode 2L1-Basic Mode 2 | 1638416384 | 768768 | 88 |
2727 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 48644864 | 33 |
2828 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 36483648 | 33 |
2929 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 36483648 | 88 |
3030 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 24322432 | 66 |
3131 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 15361536 | 88 |
3232 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 10241024 | 1212 |
3333 | L1-Basic Mode 2L1-Basic Mode 2 | 3276832768 | 768768 | 1616 |
3434 | L1-Basic Mode 3L1-Basic Mode 3 | 81928192 | 20482048 | 33 |
3535 | L1-Basic Mode 3L1-Basic Mode 3 | 81928192 | 15361536 | 44 |
3636 | L1-Basic Mode 3L1-Basic Mode 3 | 81928192 | 10241024 | 33 |
3737 | L1-Basic Mode 3L1-Basic Mode 3 | 81928192 | 768768 | 44 |
3838 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 40964096 | 33 |
3939 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 36483648 | 44 |
4040 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 24322432 | 33 |
4141 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 15361536 | 44 |
4242 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 10241024 | 66 |
4343 | L1-Basic Mode 3L1-Basic Mode 3 | 1638416384 | 768768 | 88 |
4444 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 48644864 | 33 |
4545 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 36483648 | 33 |
4646 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 36483648 | 88 |
4747 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 24322432 | 66 |
4848 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 15361536 | 88 |
4949 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 10241024 | 1212 |
5050 | L1-Basic Mode 3L1-Basic Mode 3 | 3276832768 | 768768 | 1616 |
5151 | L1-Basic Mode 4L1-Basic Mode 4 | 81928192 | 20482048 | 33 |
5252 | L1-Basic Mode 4L1-Basic Mode 4 | 81928192 | 15361536 | 44 |
5353 | L1-Basic Mode 4L1-Basic Mode 4 | 81928192 | 10241024 | 33 |
5454 | L1-Basic Mode 4L1-Basic Mode 4 | 81928192 | 768768 | 44 |
5555 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 40964096 | 33 |
5656 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 36483648 | 44 |
5757 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 24322432 | 33 |
5858 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 15361536 | 44 |
5959 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 10241024 | 66 |
6060 | L1-Basic Mode 4L1-Basic Mode 4 | 1638416384 | 768768 | 88 |
6161 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 48644864 | 33 |
6262 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 36483648 | 33 |
6363 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 36483648 | 88 |
6464 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 24322432 | 66 |
6565 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 15361536 | 88 |
6666 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 10241024 | 1212 |
6767 | L1-Basic Mode 4L1-Basic Mode 4 | 3276832768 | 768768 | 1616 |
6868 | L1-Basic Mode 5L1-Basic Mode 5 | 81928192 | 20482048 | 33 |
6969 | L1-Basic Mode 5L1-Basic Mode 5 | 81928192 | 15361536 | 44 |
7070 | L1-Basic Mode 5L1-Basic Mode 5 | 81928192 | 10241024 | 33 |
7171 | L1-Basic Mode 5L1-Basic Mode 5 | 81928192 | 768768 | 44 |
7272 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 40964096 | 33 |
7373 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 36483648 | 44 |
7474 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 24322432 | 33 |
7575 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 15361536 | 44 |
7676 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 10241024 | 66 |
7777 | L1-Basic Mode 5L1-Basic Mode 5 | 1638416384 | 768768 | 88 |
7878 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 48644864 | 33 |
7979 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 36483648 | 33 |
8080 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 36483648 | 88 |
8181 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 24322432 | 66 |
8282 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 15361536 | 88 |
8383 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 10241024 | 1212 |
8484 | L1-Basic Mode 5L1-Basic Mode 5 | 3276832768 | 768768 | 1616 |
8585 | L1-Basic Mode 6L1-Basic Mode 6 | 81928192 | 20482048 | 33 |
8686 | L1-Basic Mode 6L1-Basic Mode 6 | 81928192 | 15361536 | 44 |
8787 | L1-Basic Mode 6L1-Basic Mode 6 | 81928192 | 10241024 | 33 |
8888 | L1-Basic Mode 6L1-Basic Mode 6 | 81928192 | 768768 | 44 |
8989 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 40964096 | 33 |
9090 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 36483648 | 44 |
9191 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 24322432 | 33 |
9292 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 15361536 | 44 |
9393 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 10241024 | 66 |
9494 | L1-Basic Mode 6L1-Basic Mode 6 | 1638416384 | 768768 | 88 |
9595 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 48644864 | 33 |
9696 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 36483648 | 33 |
9797 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 36483648 | 88 |
9898 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 24322432 | 66 |
9999 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 15361536 | 88 |
100100 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 10241024 | 1212 |
101101 | L1-Basic Mode 6L1-Basic Mode 6 | 3276832768 | 768768 | 1616 |
102102 | L1-Basic Mode 7L1-Basic Mode 7 | 81928192 | 20482048 | 33 |
103103 | L1-Basic Mode 7L1-Basic Mode 7 | 81928192 | 15361536 | 44 |
104104 | L1-Basic Mode 7L1-Basic Mode 7 | 81928192 | 10241024 | 33 |
105105 | L1-Basic Mode 7L1-Basic Mode 7 | 81928192 | 768768 | 44 |
106106 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 40964096 | 33 |
107107 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 36483648 | 44 |
108108 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 24322432 | 33 |
109109 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 15361536 | 44 |
110110 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 10241024 | 66 |
111111 | L1-Basic Mode 7L1-Basic Mode 7 | 1638416384 | 768768 | 88 |
112112 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 48644864 | 33 |
113113 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 36483648 | 33 |
114114 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 36483648 | 88 |
115115 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 24322432 | 66 |
116116 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 15361536 | 88 |
117117 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 10241024 | 1212 |
118118 | L1-Basic Mode 7L1-Basic Mode 7 | 3276832768 | 768768 | 1616 |
119119 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
120120 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
121121 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
122122 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
123123 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
124124 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
125125 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
126126 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
127127 | ReservedReserved | ReservedReserved | ReservedReserved | ReservedReserved |
예를 들어, 상기 표 2에 표시된 프리앰블 구조를 나타내기 위해, 7비트의 고정된 심볼이 할당될 수 있다.For example, to indicate the preamble structure shown in Table 2, a fixed symbol of 7 bits can be allocated.
상기 표 2에 기재된 L1-Basic Mode 1, L1-Basic Mode 2 및 L1-Basic Mode 3은 QPSK 및 3/15 LDPC에 상응하는 것일 수 있다.L1-Basic Mode 1, L1-Basic Mode 2, and L1-Basic Mode 3 described in Table 2 may correspond to QPSK and 3/15 LDPC.
상기 표 2에 기재된 L1-Basic Mode 4는 16-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다.L1-Basic Mode 4 described in Table 2 may correspond to 16-NUC (Non Uniform Constellation) and 3/15 LDPC.
상기 표 2에 기재된 L1-Basic Mode 5는 64-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다.The L1-Basic Mode 5 shown in Table 2 may correspond to 64-NUC (Non Uniform Constellation) and 3/15 LDPC.
상기 표 2에 기재된 L1-Basic Mode 6 및 L1-Basic Mode 7은 256-NUC(Non Uniform Constellation) 및 3/15 LDPC에 상응하는 것일 수 있다. 이하에서 설명하는 변조방법/부호율은 QPSK 및 3/15 LDPC와 같이 변조방법과 부호율의 조합을 나타낸다.L1-Basic Mode 6 and L1-Basic Mode 7 shown in Table 2 may correspond to 256-NUC (Non Uniform Constellation) and 3/15 LDPC. The modulation method / coding rate described below represents a combination of modulation method and coding rate such as QPSK and 3/15 LDPC.
상기 표 2에 기재된 FFT size는 Fast Fourier Transform 크기를 나타내는 것일 수 있다.The FFT size shown in Table 2 may represent a Fast Fourier Transform size.
상기 표 2에 기재된 GI length는 가드 인터벌 길이(Guard Interval Length)를 나타내는 것으로, 시간 영역에서 데이터가 아닌 가드 인터벌의 길이를 나타내는 것일 수 있다. 이 때, 가드 인터벌 길이가 길수록 시스템은 강인(robust)해진다.The GI length shown in Table 2 indicates a guard interval length, which may indicate the length of the guard interval, not the data in the time domain. At this time, the longer the guard interval length, the more robust the system becomes.
상기 표 2에 기재된 Pilot Pattern은 파일럿 패턴의 Dx를 나타내는 것일 수 있다. 표 2에는 명시적으로 기재하지 않았으나 표 2에 기재된 예에서 Dy는 모두 1일 수 있다. 예를 들어, Dx = 3은 채널 추정을 위한 파일럿이 x축 방향으로 3개 중 하나 포함됨을 의미할 수 있다. 예를 들어, Dy = 1은 y축 방향으로 매 번 파일럿이 포함됨을 의미할 수 있다.The Pilot Pattern shown in Table 2 may represent Dx of the pilot pattern. In the examples described in Table 2, although not explicitly described in Table 2, Dy may be all 1s. For example, Dx = 3 may mean that the pilot for channel estimation includes one of three in the x-axis direction. For example, Dy = 1 may mean that each pilot is included in the y-axis direction.
표 2의 예에서 알 수 있는 바와 같이, 제1 변조방법/부호율보다 강인한 제2 변조방법/부호율에 상응하는 프리앰블 구조가 상기 제1 변조방법/부호율에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.As can be seen from the example of Table 2, the preamble structure corresponding to the second modulation method / coding rate that is stronger than the first modulation method / coding rate is preferentially used as a lookup table than the preamble structure corresponding to the first modulation method / Can be assigned to a table.
이 때, 우선적으로 할당된다 함은 룩업테이블에 보다 작은 수의 인덱스에 상응하여 저장되는 것일 수 있다.At this time, preferentially allocated may be stored in correspondence with a smaller number of indexes in the look-up table.
또한, 같은 변조방법/부호율의 경우 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 상기 제1 FFT 사이즈에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.Also, in the case of the same modulation method / coding rate, a preamble structure corresponding to a second FFT size smaller than the first FFT size may be assigned to the lookup table preferentially over the preamble structure corresponding to the first FFT size.
또한, 같은 변조방법/부호율 및 FFT 사이즈의 경우 제1 가드 인터벌보다 큰 제2 가드 인터벌에 상응하는 프리앰블 구조가 상기 제1 가드 인터벌에 상응하는 프리앰블 구조보다 우선적으로 룩업테이블에 할당될 수 있다.Also, in the case of the same modulation method / coding rate and FFT size, a preamble structure corresponding to the second guard interval larger than the first guard interval may be allocated to the lookup table preferentially over the preamble structure corresponding to the first guard interval.
표 2에 기재된 바와 같이 룩업테이블에 프리앰블 구조가 할당되는 순서를 설정함으로써 부트스트랩을 이용한 프리앰블 구조 식별이 보다 효율적으로 수행될 수 있다.By setting the order in which the preamble structure is allocated to the lookup table as shown in Table 2, the preamble structure identification using the bootstrap can be performed more efficiently.
도 5는 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 일 예를 나타낸 도면이다.FIG. 5 is a diagram illustrating an example of a process of receiving a broadcast signal frame shown in FIG.
도 5를 참조하면, 부트스트랩(510)이 검출되어 복조되고, 복조된 정보를 이용하여 프리앰블(520)이 복조되어 시그널링 정보가 복원된다.Referring to FIG. 5, the bootstrap 510 is detected and demodulated, and the preamble 520 is demodulated using demodulated information to recover signaling information.
시그널링 정보를 이용하여 코어 레이어 데이터(530)가 복조되고, 코어 레이어 데이터에 상응하는 캔슬레이션 과정을 거쳐서 인핸스드 레이어 신호가 복조된다. 이 때, 코어 레이어 데이터에 상응하는 캔슬레이션에 대해서는 이후 보다 상세히 설명한다.The core layer data 530 is demodulated using the signaling information, and the enhanced layer signal is demodulated through the cancellation process corresponding to the core layer data. At this time, the cancellation corresponding to the core layer data will be described in more detail later.
도 6은 도 4에 도시된 방송 신호 프레임이 수신되는 과정의 다른 예를 나타낸 도면이다.FIG. 6 is a diagram illustrating another example of a process of receiving the broadcast signal frame shown in FIG.
도 6을 참조하면, 부트스트랩(610)이 검출되어 복조되고, 복조된 정보를 이용하여 프리앰블(620)이 복조되어 시그널링 정보가 복원된다.Referring to FIG. 6, the bootstrap 610 is detected and demodulated, and the preamble 620 is demodulated using the demodulated information to recover the signaling information.
시그널링 정보를 이용하여 코어 레이어 데이터(630)가 복조된다. 이 때, 코어 레이어 데이터(630)에는 인-밴드 시그널링부(650)가 포함된다. 인-밴드 시그널링부(650)는 인핸스드 레이어 서비스를 위한 시그널링 정보를 포함한다. 인-밴드 시그널링부(650)를 통해, 보다 효율적인 대역폭(bandwidth) 활용이 가능하다. 이 때, 인-밴드 시그널링부(650)는 인핸스드 레이어보다 강인한 코어 레이어에 포함되는 것이 바람직하다.The core layer data 630 is demodulated using the signaling information. At this time, the in-band signaling unit 650 is included in the core layer data 630. The in-band signaling unit 650 includes signaling information for an enhanced layer service. Through the in-band signaling unit 650, more efficient bandwidth utilization is possible. In this case, the in-band signaling unit 650 is preferably included in a core layer that is stronger than the enhanced layer.
도 6에 도시된 예에서, 프리앰블(620)을 통해 기본적인 시그널링 정보 및 코어 레이어 서비스를 위한 정보가 전달되고, 인-밴드 시그널링부(650)를 통해 인핸스드 레이어 서비스를 위한 시그널링 정보가 전달될 수 있다.In the example shown in FIG. 6, basic signaling information and information for a core layer service are delivered through a preamble 620, and signaling information for an enhanced layer service is delivered through an in-band signaling unit 650 have.
코어 레이어 데이터에 상응하는 캔슬레이션 과정을 거쳐서 인핸스드 레이어 신호가 복조된다.The enhancement layer signal is demodulated through the cancellation process corresponding to the core layer data.
이 때, 시그널링 정보는 L1(Layer-1) 시그널링 정보일 수 있다. L1 시그널링 정보는 물리 계층 파라미터들을 구성하기 위해 필요한 정보를 포함할 수 있다.In this case, the signaling information may be L1 (Layer-1) signaling information. The L1 signaling information may include information necessary for configuring physical layer parameters.
도 4를 참조하면, 방송 신호 프레임은 L1 시그널링 신호 및 데이터 신호를 포함한다. 예를 들어, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.Referring to FIG. 4, a broadcast signal frame includes an L1 signaling signal and a data signal. For example, the broadcast signal frame may be an ATSC 3.0 frame.
도 7는 도 1에 도시된 방송 신호 프레임 생성 장치의 다른 예를 나타낸 블록도이다.7 is a block diagram showing another example of the apparatus for generating a broadcast signal frame shown in FIG.
도 7를 참조하면, 방송 신호 프레임 생성 장치가 코어 레이어 데이터 및 인핸스드 레이어 데이터 이외에도 N개(N은 1이상의 자연수)의 확장 레이어들(Extension Layers)에 상응하는 데이터를 함께 멀티플렉싱하는 것을 알 수 있다.Referring to FIG. 7, it can be seen that the broadcasting signal frame generation apparatus multiplexes data corresponding to N (N is a natural number equal to or greater than 1) extension layers in addition to core layer data and enhanced layer data together .
즉, 도 7에 도시된 방송 신호 프레임 생성 장치는 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370) 이외에도 N개의 확장 레이어 BICM부들(410, ..., 430) 및 인젝션 레벨 컨트롤러들(440, ..., 460)을 포함한다.7 includes a core layer BICM unit 310, an enhanced layer BICM unit 320, an injection level controller 330, a combiner 340, a power normalizer 345, a time Includes N enhancement layer BICM units 410 to 430 and injection level controllers 440 to 460 in addition to the interleaver 350, the signaling generation unit 360 and the frame builder 370 .
도 7에 도시된 코어 레이어 BICM부(310), 인핸스드 레이어 BICM부(320), 인젝션 레벨 컨트롤러(330), 결합기(340), 파워 노멀라이저(345), 타임 인터리버(350), 시그널링 생성부(360) 및 프레임 빌더(370)에 대해서는 도 3을 통하여 이미 상세히 설명한 바 있다.The core layer BICM unit 310, the enhanced layer BICM unit 320, the injection level controller 330, the combiner 340, the power normalizer 345, the time interleaver 350, The frame builder 360 and the frame builder 370 have already been described in detail with reference to FIG.
N개의 확장 레이어 BICM부들(410, ..., 430)은 각각 독립적으로 BICM 인코딩을 수행하고, 인젝션 레벨 컨트롤러들(440, ..., 460)은 각각의 확장 레이어에 상응하는 파워 리듀싱을 수행하여 파워 리듀싱된 확장 레이어 신호가 결합기(340)를 통해 다른 레이어 신호들과 결합되도록 한다.Each of the N enhancement layer BICM units 410, ..., 430 independently performs BICM encoding, and the injection level controllers 440, ..., 460 perform power reduction corresponding to each enhancement layer Thereby allowing the power-reduced enhancement layer signal to be combined with the other layer signals via the combiner 340.
이 때, 확장 레이어 BICM부들(410, ..., 430) 각각의 오류정정 부호화기는 BCH 인코더와 LDPC 인코더가 직렬연결된 것일 수 있다.At this time, the error correction coding units of the enhancement layer BICM units 410, ..., and 430 may be a BCH encoder and an LDPC encoder connected in series.
특히, 인젝션 레벨 컨트롤러들(440, ..., 460) 각각에 상응하는 파워 감소는 인젝션 레벨 컨트롤러(330)의 파워 감소보다 큰 것이 바람직하다. 즉, 도 7에 도시된 인젝션 레벨 컨트롤러들(330, 440, ..., 460)은 아래로 내려올수록 큰 파워 감소에 상응할 수 있다.In particular, it is desirable that the power reduction corresponding to each of the injection level controllers 440, ..., 460 is greater than the power reduction of the injection level controller 330. That is, the injection level controllers 330, 440, ..., 460 shown in FIG. 7 may correspond to a large power reduction as they go down.
도 7에 도시된 인젝션 레벨 컨트롤러들(330, 440, 460)로부터 제공된 인젝션 레벨 정보는 시그널링 생성부(360)를 거쳐서 프레임 빌더(370)의 방송 신호 프레임에 포함되어 수신기로 전송된다. 즉, 각 계층의 인젝션 레벨은 L1 시그널링 정보에 담겨, 수신기로 전달된다.The injection level information provided from the injection level controllers 330, 440, and 460 shown in FIG. 7 is included in the broadcast signal frame of the frame builder 370 through the signaling generation unit 360 and is transmitted to the receiver. That is, the injection level of each layer is contained in the L1 signaling information and transmitted to the receiver.
본 발명에서 파워 조절은 입력 신호의 파워를 증가 또는 감소시키는 것일 수도 있고, 입력 신호의 게인을 증가 또는 감소시키는 것일 수도 있다.In the present invention, the power adjustment may be to increase or decrease the power of the input signal, or may be to increase or decrease the gain of the input signal.
파워 노멀라이저(345)는 결합기(340)에 의하여 복수의 레이어 신호들이 결합됨으로써 야기되는 파워 증가를 완화(mitigate)시킨다.The power normalizer 345 mitigates the power increase caused by combining the plurality of layer signals by the combiner 340.
도 7에 도시된 예에서, 파워 노멀라이저(345)는 하기 수학식 4를 이용하여 노멀라이징 팩터를 각 계층(layer)들의 신호가 결합된 신호의 크기에 곱하여 알맞은 신호 크기로 신호 파워를 조절할 수 있다.In the example shown in FIG. 7, the power normalizer 345 can adjust the signal power to an appropriate signal size by multiplying the normalizing factor by the magnitude of the signal to which the signals of the respective layers are combined using Equation (4) below .
[수학식 4]&Quot; (4) "
Normalizing Factor =Normalizing Factor =
타임 인터리버(350)는 결합기(340)에 의하여 결합된 신호에 대한 인터리빙을 수행함으로써, 레이어들의 신호들에 함께 적용되는 인터리빙을 수행한다.The time interleaver 350 performs interleaving applied to the signals of the layers by performing interleaving on the signal combined by the combiner 340. [
도 8은 도 1에 도시된 신호 디멀티플렉싱 장치의 일 예를 나타낸 블록도이다.8 is a block diagram showing an example of the signal demultiplexing apparatus shown in FIG.
도 8를 참조하면, 본 발명의 일실시예에 따른 신호 디멀티플렉싱 장치는 타임 디인터리버(510), 디-노멀라이저(1010), 코어 레이어 BICM 디코더(520), 인핸스드 레이어 심볼 추출기(530), 디-인젝션 레벨 컨트롤러(1020) 및 인핸스드 레이어 BICM 디코더(540)를 포함한다.8, a signal demultiplexing apparatus according to an embodiment of the present invention includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, an enhanced layer symbol extractor 530, A de-injection level controller 1020, and an enhanced layer BICM decoder 540.
이 때, 도 8에 도시된 신호 디멀티플렉싱 장치는 도 3에 도시된 방송 신호 프레임 생성 장치에 상응하는 것일 수 있다.At this time, the signal demultiplexing apparatus shown in FIG. 8 may correspond to the broadcasting signal frame generating apparatus shown in FIG.
타임 디인터리버(510)는 시간/주파수 동기(synchronization), 채널추정(channel estimation) 및 등화(equalization) 등의 동작을 수행하는 OFDM 수신기로부터 수신 신호를 제공 받고, 채널에서 발생한 군집오류(burst error) 분산에 관한 동작을 수행한다. 이 때, L1 시그널링 정보는 OFDM 수신기에서 우선적으로 복호되어, 데이터 복호에 활용될 수 있다. 특히, L1 시그널링 정보 중 인젝션 레벨 정보는 디-노멀라이저(1010)와 디-인젝션 레벨 컨트롤러(1020)에 전달될 수 있다. 이 때, OFDM 수신기는 수신 신호를 방송 신호 프레임(예를 들어, ATSC 3.0 프레임)의 형태로 복호화한 후, 프레임의 데이터 심볼 부분을 추출하여 타임 디인터리버(510)로 제공할 수 있다. 즉, 타임 디인터리버(510)는 데이터 심볼을 통과시키면서 역인터리빙 과정을 수행하여 채널에서 발생한 군집오류를 분산시킨다.The time deinterleaver 510 receives a reception signal from an OFDM receiver performing an operation such as time / frequency synchronization, channel estimation, and equalization, and receives a burst error occurring in a channel, And performs operations related to dispersion. At this time, the L1 signaling information is preferentially decoded in the OFDM receiver and can be utilized for data decoding. In particular, the injection level information of the L1 signaling information may be transmitted to the de-normalizer 1010 and the de-injection level controller 1020. In this case, the OFDM receiver may decode the received signal in the form of a broadcast signal frame (for example, ATSC 3.0 frame), extract the data symbol part of the frame, and provide the extracted data symbol to the time deinterleaver 510. That is, the time deinterleaver 510 performs a deinterleaving process while passing data symbols to disperse cluster errors generated in the channel.
이 때, 타임 디인터리버(510)는 타임 인터리버에 대응되는 동작을 수행할 수 있다. 이 때, 타임 디인터리버(510)는 복수의 동작 모드들 중 하나로 디인터리빙을 수행할 수 있고, 타임 인터리버의 동작과 관련하여 시그널링되는 타임 인터리버 정보를 이용하여 디인터리빙을 수행할 수 있다.At this time, the time deinterleaver 510 can perform an operation corresponding to the time interleaver. At this time, the time deinterleaver 510 may perform deinterleaving in one of a plurality of operation modes and perform deinterleaving using time interleaver information signaled in connection with the operation of the time interleaver.
디-노멀라이저(1010)는 송신기의 파워 노멀라이저에 상응하는 것으로, 파워 노멀라이저에서 감소시킨 만큼 파워를 높인다. 즉, 디-노멀라이저(1010)는 수신 신호를 상기 수학식 2의 노멀라이징 팩터로 나눈다.The de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power as much as it is reduced by the power normalizer. That is, the de-normalizer 1010 divides the received signal by the normalizing factor of Equation (2).
도 8에 도시된 예에서, 디-노멀라이저(1010)는 타임 인터리버(510)의 출력 신호의 파워를 조절하는 것으로 도시되었으나, 실시예에 따라 디-노멀라이저(1010)는 타임 인터리버(510)의 앞에 위치하여 인터리빙 되기 전에 파워 조절이 수행되도록 할 수도 있다.8, the de-normalizer 1010 is shown to regulate the power of the output signal of the time interleaver 510, but according to an embodiment, the de-normalizer 1010 may include a time interleaver 510, So that the power adjustment is performed before interleaving.
즉, 디-노멀라이저(1010)는 타임 인터리버(510)의 앞 또는 뒤에 위치하여 코어 레이어 심볼 디맵퍼의 LLR 계산 등을 위해 신호의 크기를 증폭하는 것으로 볼 수 있다.That is, the de-normalizer 1010 may be located before or after the time interleaver 510 and amplify the size of the signal for LLR calculation of the core layer symbol demapper and the like.
타임 디인터리버(510)의 출력(또는 디-노멀라이저(1010)의 출력)은 코어 레이어 BICM 디코더(520)로 제공되고, 코어 레이어 BICM 디코더(520)는 코어 레이어 데이터를 복원한다.The output of the time deinterleaver 510 (or the output of the de-normalizer 1010) is provided to a core layer BICM decoder 520 and the core layer BICM decoder 520 restores core layer data.
이 때, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버 및 코어 레이어 오류정정 복호화기를 포함한다. 코어 레이어 심볼 디맵퍼는 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 코어 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 코어 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다. At this time, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder. The core layer symbol demapper computes the log-likelihood ratio (LLR) values associated with the symbol, the core layer bit deinterleaver strongly mixes the computed LLR values with the cluster error, and the core layer error correction decoder Correct.
이 때, 코어 레이어 심볼 디맵퍼는 미리 결정된 성상도를 이용하여 비트별로 LLR 값을 계산할 수 있다. 이 때 코어 레이어 심볼 맵퍼에서 이용하는 성상도는 송신기에서 사용되는 코드 레이트와 모듈레이션 차수(modulation order)의 조합에 따라 상이할 수 있다.At this time, the core layer symbol demapper can calculate the LLR value for each bit by using the predetermined constellation. At this time, the constellation used in the core layer symbol mapper may differ depending on a combination of the code rate and the modulation order used in the transmitter.
이 때, 코어 레이어 비트 디인터리버는 계산된 LLR 값들에 대하여 LDPC 코드워드 단위로 역인터리빙을 수행할 수 있다.At this time, the core layer bit deinterleaver can perform inverse interleaving on the calculated LLR values in LDPC codeword units.
특히, 코어 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 코어 레이어 오류정정 복호화기는 정보 비트들만을 코어 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 인핸스드 레이어 심볼 추출기(530)로 출력할 수 있다.In particular, the core layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the core layer error correction decoder may output only the information bits as core layer data, and output the entire bits to which the parity bits are combined to the information bits to the enhanced layer symbol extractor 530.
코어 레이어 오류 정정 복호화기는 코어 레이어 LDPC 복호화기와 코어 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 코어 레이어 오류 정정 복호화기의 입력이 코어 레이어 LDPC 복호화기로 입력되고, 코어 레이어 LDPC 복호화기의 출력이 코어 레이어 BCH 복호화기로 입력되고, 코어 레이어 BCH 복호화기의 출력이 코어 레이어 오류 정정 복호화기의 출력이 될 수 있다. 이 때, LDPC 복호화기는 LDPC 복호룰 수행하고, BCH 복호화기는 BCH 복호를 수행한다.The core layer error correction decoder may be a core layer LDPC decoder and a core layer BCH decoder connected in series. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, the output of the core layer BCH decoder is input to the core layer error correction decoder Output. At this time, the LDPC decoder performs LDPC decoding and the BCH decoder performs BCH decoding.
나아가, 인핸스드 레이어 오류 정정 복호화기도 인핸스드 레이어 LDPC 복호화기와 인핸스드 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 인핸스드 레이어 오류 정정 복호화기의 입력이 인핸스드 레이어 LDPC 복호화기로 입력되고, 인핸스드 레이어 LDPC 복호화기의 출력이 인핸스드 레이어 BCH 복호화기로 입력되고, 인핸스드 레이어 BCH 복호화기의 출력이 인핸스드 레이어 오류정정 복호화기의 출력이 될 수 있다.Further, the enhanced layer error correction decoding decoding unit may be an enhanced layer LDPC decoder and an enhanced layer BCH decoder connected in series. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is enhanced And can be the output of the layer error correcting decoder.
인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 코어 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호로부터 인핸스드 레이어 심볼들을 추출할 수 있다. 실시예에 따라 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 오류정정 복호화기로부터 전체 비트들을 제공 받지 않고, LDPC의 정보비트들(information bits)을 제공 받거나, BCH 정보 비트들을 제공 받을 수 있다. The enhanced layer symbol extractor 530 receives all the bits from the core layer error correction decoder of the core layer BICM decoder 520 and outputs the enhanced bits from the output signal of the time deinterleaver 510 or the de- The symbols can be extracted. The enhanced layer symbol extractor 530 receives the information bits of the LDPC without receiving all the bits from the error correction decoder of the core layer BICM decoder 520 or outputs the BCH information bits Can be provided.
이 때, 인핸스드 레이어 심볼 추출기(530)는 버퍼, 감산기(subtracter), 코어 레이어 심볼 맵퍼 및 코어 레이어 비트 인터리버를 포함한다. 버퍼는 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호를 저장한다. 코어 레이어 비트 인터리버는 코어 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 코어 레이어 비트 인터리빙을 수행한다. 코어 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 코어 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 코어 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 인핸스드 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1020)에 전달한다. 특히, LDPC 정보비트들을 제공 받는 경우 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더를 더 포함할 수 있다. 또한, BCH 정보 비트들을 제공 받는 경우 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더뿐만 아니라 코어 레이어 BCH 인코더를 더 포함할 수 있다.At this time, the enhanced layer symbol extractor 530 includes a buffer, a subtractor, a core layer symbol mapper, and a core layer bit interleaver. The buffer stores the output signal of the time deinterleaver 510 or the de-equalizer 1010. The core layer bit interleaver receives the entire bits (information bits + parity bits) of the core layer BICM decoder and performs core layer bit interleaving the same as the transmitter. The core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal. The subtractor obtains the enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1020. In particular, when the LDPC information bits are provided, the enhanced layer symbol extractor 530 may further include a core layer LDPC encoder. In addition, when the BCH information bits are provided, the enhanced layer symbol extractor 530 may further include a core layer BCH encoder as well as a core layer LDPC encoder.
이 때, 인핸스드 레이어 심볼 추출기(530)에 포함되는 코어 레이어 LDPC 인코더, 코어 레이어 BCH 인코더, 코어 레이어 비트 인터리버 및 코어 레이어 심볼 맵퍼는 도 3을 통하여 설명한 코어 레이어의 LDPC 인코더, BCH 인코더, 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.At this time, the core layer LDPC encoder, the core layer BCH encoder, the core layer bit interleaver and the core layer symbol mapper included in the enhanced layer symbol extractor 530 are the LDPC encoder of the core layer, the BCH encoder, And the symbol mapper.
디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼을 입력 받아서 송신기의 인젝션 레벨 컨트롤러에 의하여 떨어진 파워만큼 파워를 증가시킨다. 즉, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호를 증폭하여 인핸스드 레이어 BICM 디코더(540)로 제공한다. 예를 들어, 송신기에서 인핸스드 레이어 신호의 파워를 코어 레이어 신호의 파워보다 3dB 작게 결합하였다면, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호의 파워를 3dB 증가시키는 역할을 한다.The de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the power of the transmitter that is dropped by the injection level controller of the transmitter. In other words, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540. For example, if the power of the enhanced layer signal at the transmitter is lower than the power of the core layer signal by 3 dB, the de-injection level controller 1020 increases the power of the input signal by 3 dB.
이 때, 디-인젝션 레벨 컨트롤러(1020)는 OFDM 수신기로부터 인젝션 레벨 정보를 받아서 추출된 인핸스드 레이어 신호에 하기 수학식 5의 인핸스드 레이어 게인을 곱하는 것으로 볼 수 있다.In this case, the de-injection level controller 1020 receives the injection level information from the OFDM receiver and multiplies the extracted enhanced layer signal by the enhanced layer gain of Equation (5).
[수학식 5]&Quot; (5) "
인핸스드 레이어 BICM 디코더(540)는 디-인젝션 레벨 컨트롤러(1020)에 의하여 파워가 상승된 인핸스드 레이어 심볼을 입력 받아서 인핸스드 레이어 데이터를 복원한다.The enhanced layer BICM decoder 540 receives the enhanced layer symbol that is power-up by the de-injection level controller 1020 and restores the enhanced layer data.
이 때, 인핸스드 레이어 BICM 디코더(540)는 인핸스드 레이어 심볼 디맵퍼, 인핸스드 레이어 비트 디인터리버 및 인핸스드 레이어 오류정정 복호화기를 포함할 수 있다. 인핸스드 레이어 심볼 디맵퍼는 인핸스드 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 인핸스드 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 인핸스드 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder. The enhanced layer symbol demapper computes LLR (Log-Likelihood Ratio) values associated with the enhanced layer symbol, the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, performs enhanced layer error correction decoding Corrects errors that occur on the channel.
인핸스드 레이어 BICM 디코더(540)는 코어 레이어 BICM 디코더(520)와 유사한 작업을 수행하지만, 일반적으로 인핸스드 레이어 LDPC 디코더는 6/15 이상인 코드레이트에 대한 LDPC 복호를 수행한다. The enhanced layer BICM decoder 540 performs an operation similar to the core layer BICM decoder 520, but generally the enhanced layer LDPC decoder performs LDPC decoding on a code rate of 6/15 or more.
예를 들어, 코어 레이어는 5/15 이하의 코드 레이트를 가지는 LDPC 코드를 사용하고, 인핸스드 레이어는 6/15 이상의 코드 레이트를 가지는 LDPC 코드를 사용할 수 있다. 이 때, 인핸스드 레이어 데이터의 복호가 가능한 수신 환경에서는 코어 레이어 데이터는 적은 수의 LDPC 디코딩 이터레이션(iteration)만으로도 복호가 가능하다. 이러한 성질을 이용하면 수신기 하드웨어는 하나의 LDPC 디코더를 코어 레이어와 인핸스드 레이어가 공유하여 하드웨어 구현시 발생하는 비용을 줄일 수 있다. 이 때, 코어 레이어 LDPC 디코더는 약간의 시간자원(LDPC 디코딩 이터레이션)만을 사용하고 대부분의 시간자원을 인핸스드 레이어 LDPC 디코더가 사용할 수 있다.For example, the core layer may use an LDPC code having a code rate of 5/15 or less, and the enhanced layer may use an LDPC code having a code rate of 6/15 or more. At this time, in a reception environment in which enhanced layer data can be decoded, the core layer data can be decoded with only a small number of LDPC decoding iterations. Using this property, the receiver hardware shares one LDPC decoder with the core layer and the enhanced layer, thereby reducing the cost incurred in hardware implementation. At this time, the core layer LDPC decoder uses only a small amount of time resources (LDPC decoding iteration) and most time resources can be used by the enhanced layer LDPC decoder.
도 8에 도시된 신호 디멀티플렉싱 장치는 먼저 코어 레이어 데이터를 복원하고, 수신 신호 심볼에서 코어 레이어 심볼들을 캔슬레이션(cancellation)하여 인핸스드 레이어 심볼들만 남긴 후, 인핸스드 레이어 심볼의 파워를 증가시켜서 인핸스드 레이어 데이터를 복원한다. 도 3 및 5를 통해 이미 설명한 바와 같이, 각각의 레이어에 상응하는 신호들이 서로 다른 파워레벨로 결합되므로 가장 강한 파워로 결합된 신호부터 복원되어야 가장 오류가 적은 데이터 복원이 가능하다.The signal demultiplexing apparatus shown in FIG. 8 restores the core layer data, cancels the core layer symbols in the received signal symbol, leaves only the enhanced layer symbols, increases the power of the enhanced layer symbol, Restore layer layer data. As described above with reference to FIGS. 3 and 5, since the signals corresponding to the respective layers are combined at different power levels, restoration from the signal combined with the strongest power can restore the data with the smallest error.
결국 도 8에 도시된 예에서 신호 디멀티플렉싱 장치는, 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 타임 디인터리버(510); 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 디-노멀라이저(1010); 상기 디-노멀라이저(1010)에 의해 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 코어 레이어 BICM 디코더(520); 상기 코어 레이어 BICM 디코더(520)의 코어 레이어 FEC 디코더의 출력 신호를 이용하여, 상기 디-노멀라이저(1010)에 의해 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 인핸스드 레이어 심볼 추출기(530); 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 디-인젝션 레벨 컨트롤러(1020); 및 상기 디-인젝션 레벨 컨트롤러(1020)의 출력 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 인핸스드 레이어 BICM 디코더(540)를 포함할 수 있다.8, the signal demultiplexing apparatus includes a time deinterleaver 510 for applying time deinterleaving to a received signal to generate a time deinterleaving signal; A de-normalizer (1010) for increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; A core layer BICM decoder 520 for recovering core layer data from a signal power-adjusted by the de-normalizer 1010; The output of the core layer FEC decoder of the core layer BICM decoder 520 is used to perform a cancellation corresponding to the core layer data on the signal power-adjusted by the de-normalizer 1010, An enhanced layer symbol extractor 530 for extracting a layer signal; A de-injection level controller (1020) for increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And an enhanced layer BICM decoder 540 for recovering the enhanced layer data using the output signal of the de-injection level controller 1020. [
이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 전체 코드워드를 입력 받고, 상기 전체 코드워드를 바로 비트 인터리빙할 수 있다.At this time, the enhanced layer symbol extractor receives the entire codeword from the core layer LDPC decoder of the core layer BICM decoder, and directly bit-interleaves the entire codeword.
이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.At this time, the enhanced layer symbol extractor may receive information bits from the core layer LDPC decoder of the core layer BICM decoder, perform core layer LDPC encoding on the information bits, and then perform bit interleaving.
이 때, 인핸스드 레이어 심볼 추출기는 상기 코어 레이어 BICM 디코더의 코어 레이어 BCH 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 BCH 인코딩 및 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.At this time, the enhanced layer symbol extractor may receive information bits from the core layer BCH decoder of the core layer BICM decoder, perform core layer BCH encoding and core layer LDPC encoding, and then perform bit interleaving.
이 때, 상기 디-노멀라이저 및 상기 디-인젝션 레벨 컨트롤러는 L1 시그널링에 기반하여 제공된 인젝션 레벨 정보(IL INFO)를 제공 받고, 상기 인젝션 레벨 정보에 기반하여 파워 컨트롤을 수행할 수 있다.At this time, the de-normalizer and the de-injection level controller are provided with the injection level information (IL INFO) provided based on the L1 signaling, and can perform power control based on the injection level information.
이 때, 상기 코어 레이어 BICM 디코더는 상기 인핸스드 레이어 BICM 디코더보다 낮은 비트율을 가지고, 상기 인핸스드 레이어 BICM 디코더보다 강인할(robust) 수 있다.At this time, the core layer BICM decoder may have a lower bit rate than the enhanced layer BICM decoder, and may be robust to the enhanced layer BICM decoder.
이 때, 상기 디-노멀라이저는 노멀라이징 팩터의 역수에 상응할 수 있다.At this time, the de-normalizer may correspond to the inverse of the normalizing factor.
이 때, 상기 디-인젝션 레벨 컨트롤러는 스케일링 팩터의 역수에 상응할 수 있다.At this time, the de-injection level controller may correspond to the reciprocal of the scaling factor.
이 때, 인핸스드 레이어 데이터는 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션에 기반하여 복원될 수 있다.At this time, the enhanced layer data can be restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
이 때, 신호 디멀티플렉싱 장치는 이전 레이어 데이터에 상응하는 캔슬레이션을 수행하여 확장 레이어 신호를 추출하는 하나 이상의 확장 레이어 심볼 추출기; 상기 확장 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 하나 이상의 디-인젝션 레벨 컨트롤러 및 상기 하나 이상의 디-인젝션 레벨 컨트롤러의 출력 신호를 이용하여 하나 이상의 확장 레이어 데이터를 복원하는 하나 이상의 확장 레이어 BICM 디코더를 더 포함할 수 있다.At this time, the signal demultiplexing apparatus includes at least one enhancement layer symbol extractor for extracting an enhancement layer signal by performing a cancellation corresponding to previous layer data; One or more de-injection level controllers for increasing the power of the enhancement layer signal by a power reduction of the transmitter's injection level controller and one or more de-injection level controllers for restoring one or more enhancement layer data using the output signals of the one or more de- Layer BICM decoder.
도 8에 도시된 구성을 통해 본 발명의 일실시예에 따른 신호 디멀티플렉싱 방법은, 수신 신호에 타임 디인터리빙을 적용하여 타임 디인터리빙 신호를 생성하는 단계; 상기 수신 신호 또는 상기 타임 디인터리빙 신호의 파워를 송신기의 파워 노멀라이저에 의한 파워 감소만큼 높이는 단계; 상기 파워 조절된 신호로부터 코어 레이어 데이터를 복원하는 단계; 상기 파워 조절된 신호에 대한 상기 코어 레이어 데이터에 상응하는 캔슬레이션을 수행하여 인핸스드 레이어 신호를 추출하는 단계; 상기 인핸스드 레이어 신호의 파워를 송신기의 인젝션 레벨 컨트롤러의 파워 감소만큼 높이는 단계; 및 파워 조절된 상기 인핸스드 레이어 신호를 이용하여 인핸스드 레이어 데이터를 복원하는 단계를 포함함을 알 수 있다.8, a method for demultiplexing a signal according to an embodiment of the present invention includes: generating a time deinterleaving signal by applying time deinterleaving to a received signal; Increasing the power of the received signal or the time deinterleaved signal by a power reduction by a power normalizer of the transmitter; Recovering core layer data from the power adjusted signal; Extracting an enhanced layer signal by performing a cancellation corresponding to the core layer data on the power-adjusted signal; Increasing the power of the enhanced layer signal by a power reduction of the injection level controller of the transmitter; And recovering the enhanced layer data using the power-adjusted enhanced layer signal.
이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 전체 코드워드를 입력 받고, 상기 전체 코드워드를 바로 비트 인터리빙할 수 있다.In this case, the step of extracting the enhanced layer signal may include receiving the entire codeword from the core layer LDPC decoder of the core layer BICM decoder, and directly bit-interleaving the entire codeword.
이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 LDPC 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.In this case, the step of extracting the enhanced layer signal may include receiving information bits from the core layer LDPC decoder of the core layer BICM decoder, performing core layer LDPC encoding on the information bits, and performing bit interleaving.
이 때, 인핸스드 레이어 신호를 추출하는 단계는 코어 레이어 BICM 디코더의 코어 레이어 BCH 디코더로부터 정보 비트들을 입력 받고, 상기 정보 비트들을 코어 레이어 BCH 인코딩 및 코어 레이어 LDPC 인코딩한 후 비트 인터리빙을 수행할 수 있다.At this time, the step of extracting the enhanced layer signal may include receiving information bits from the core layer BCH decoder of the core layer BICM decoder, performing core layer BCH encoding and core layer LDPC encoding of the information bits, and performing bit interleaving .
도 9는 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 일 예를 나타낸 블록도이다.FIG. 9 is a block diagram illustrating an example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
도 9을 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 9, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
즉, 도 9에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 9, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
또한, 도 9에 도시된 예에서 코어 레이어 LDPC 디코더는 패러티 비트들이 포함된 전체 코드워드(whole codeword)를 인핸스드 레이어 심볼 추출기(530)로 제공한다. 즉, 일반적으로 LDPC 디코더는 전체 LDPC 코드워드 중에서 정보 비트들(information bits)만을 출력하나, 전체 코드워드를 출력하는 것도 가능하다.In addition, in the example shown in FIG. 9, the core layer LDPC decoder provides an enhanced codeword extractor 530 with a whole codeword including parity bits. That is, in general, the LDPC decoder outputs only information bits from the entire LDPC code word, but it is also possible to output the entire codeword.
이 경우, 인핸스드 레이어 심볼 추출기(530)는 별도로 코어 레이어 LDPC 인코더나 코어 레이어 BCH 인코더를 구비할 필요가 없어서 구현이 간단하나, LDPC 코드 패러티 부분에 잔여 오류가 남아 있을 가능성이 존재한다.In this case, the enhanced layer symbol extractor 530 does not need to have a core layer LDPC encoder or a core layer BCH encoder separately, so that the implementation is simple, but there is a possibility that a residual error remains in the LDPC code parity part.
도 10은 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 다른 예를 나타낸 블록도이다.10 is a block diagram showing another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
도 10을 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 10, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
즉, 도 10에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 10, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
또한, 도 10에 도시된 예에서 코어 레이어 LDPC 디코더는 패러티 비트들이 포함되지 않은 정보 비트들(information bits)을 인핸스드 레이어 심볼 추출기(530)로 제공한다.In addition, in the example shown in FIG. 10, the core layer LDPC decoder provides information bits without information of parity bits to the enhanced layer symbol extractor 530.
이 경우, 인핸스드 레이어 심볼 추출기(530)는 별도로 코어 레이어 BCH 인코더를 구비할 필요가 없으나, 코어 레이어 LDPC 인코더를 포함하여야 한다.In this case, the enhanced layer symbol extractor 530 does not need to have a core layer BCH encoder separately, but it should include a core layer LDPC encoder.
도 10에 도시된 예는 도 9에 도시된 예에 비하여 LDPC 코드 패러티 부분에 남아 있을 수 있는 잔여 오류를 제거할 수 있다.The example shown in Fig. 10 can eliminate residual errors that may remain in the LDPC code parity part as compared to the example shown in Fig.
도 11는 도 8에 도시된 코어 레이어 BICM 디코더(520) 및 인핸스드 레이어 심볼 추출기(530)의 또 다른 예를 나타낸 블록도이다.11 is a block diagram showing another example of the core layer BICM decoder 520 and the enhanced layer symbol extractor 530 shown in FIG.
도 11를 참조하면, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버, 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.Referring to FIG. 11, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, a core layer LDPC decoder, and a core layer BCH decoder.
즉, 도 11에 도시된 예에서 코어 레이어 오류정정 복호화기는 코어 레이어 LDPC 디코더 및 코어 레이어 BCH 디코더를 포함한다.That is, in the example shown in FIG. 11, the core layer error correction decoder includes a core layer LDPC decoder and a core layer BCH decoder.
도 11에 도시된 예에서는 코어 레이어 데이터에 해당하는 코어 레이어 BCH 디코더의 출력을 인핸스드 레이어 심볼 추출기(530)로 제공한다.11, the output of the core layer BCH decoder corresponding to the core layer data is provided to the enhanced layer symbol extractor 530. FIG.
이 경우, 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 LDPC 인코더 및 코어 레이어 BCH 인코더를 모두 포함하여야 하므로 복잡도가 높지만, 도 9 및 도 10의 예와 비교하여 가장 높은 성능을 보장한다.In this case, the enhanced layer symbol extractor 530 has high complexity because it needs to include both the core layer LDPC encoder and the core layer BCH encoder, but the highest layer performance is assured compared with the examples of FIG. 9 and FIG.
도 12은 도 1에 도시된 신호 디멀티플렉싱 장치의 다른 예를 나타낸 블록도이다.12 is a block diagram showing another example of the signal demultiplexing apparatus shown in FIG.
도 12을 참조하면, 본 발명의 일실시예에 따른 신호 디멀티플렉싱 장치는 타임 디인터리버(510), 디-노멀라이저(1010), 코어 레이어 BICM 디코더(520), 인핸스드 레이어 심볼 추출기(530), 인핸스드 레이어 BICM 디코더(540), 하나 이상의 확장 레이어 심볼 추출기들(650, 670), 하나 이상의 확장 레이어 BICM 디코더들(660, 680) 및 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)을 포함한다.12, a signal demultiplexing apparatus according to an embodiment of the present invention includes a time deinterleaver 510, a de-normalizer 1010, a core layer BICM decoder 520, an enhanced layer symbol extractor 530, One or more enhancement layer BICM decoders 540, one or more enhancement layer symbol extractors 650 and 670, one or more enhancement layer BICM decoders 660 and 680 and the de-injection level controllers 1020, 1150 and 1170 .
이 때, 도 12에 도시된 신호 디멀티플렉싱 장치는 도 7에 도시된 방송 신호 프레임 생성 장치에 상응하는 것일 수 있다.At this time, the signal demultiplexing apparatus shown in FIG. 12 may correspond to the broadcasting signal frame generating apparatus shown in FIG.
타임 디인터리버(510)는 동기(synchronization), 채널추정(channel estimation) 및 등화(equalization) 등의 동작을 수행하는 OFDM 수신기로부터 수신 신호를 제공 받고, 채널에서 발생한 군집오류(burst error) 분산에 관한 동작을 수행한다. 이 때, L1 시그널링 정보는 OFDM 수신기에서 우선적으로 복호되어, 데이터 복호에 활용될 수 있다. 특히, L1 시그널링 정보 중 인젝션 레벨 정보는 디-노멀라이저(1010)와 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)에 전달될 수 있다.The time deinterleaver 510 receives a reception signal from an OFDM receiver that performs operations such as synchronization, channel estimation, and equalization, and receives a reception signal from an OFDM receiver, And performs an operation. At this time, the L1 signaling information is preferentially decoded in the OFDM receiver and can be utilized for data decoding. In particular, the injection level information of the L1 signaling information may be transmitted to the de-normalizer 1010 and the de-injection level controllers 1020, 1150, and 1170.
이 때, 디-노멀라이저(1010)는 모든 레이어의 인젝션 레벨 정보를 취득하여 하기 수학식 6을 이용하여 디-노멀라이징 팩터를 구한 후, 입력신호에 곱할 수 있다.At this time, the de-normalizer 1010 obtains the injection level information of all the layers, calculates the de-normalizing factor using the following equation (6), and multiplies the input signal.
[수학식 6]&Quot; (6) "
De-Normalizing factor = (Normalizing factor)-1 = De-Normalizing factor = (Normalizing factor) -1 =
즉, 디-노멀라이징 팩터는 상기 수학식 4에 의하여 표현된 노멀라이징 팩터의 역수이다.That is, the de-normalizing factor is the inverse of the normalizing factor expressed by Equation (4).
실시예에 따라, N1 시그널링에 인젝션 레벨 정보뿐만 아니라 노멀라이징 팩터 정보가 포함된 경우 디-노멀라이저(1010)는 인젝션 레벨을 이용하여 디-노멀라이징 팩터를 계산할 필요 없이 노멀라이징 팩터의 역수를 취하여 간단히 디-노멀라이징 팩터를 구할 수 있다.According to an embodiment, when N1 signaling includes normalization factor information as well as injection level information, the de-normalizer 1010 takes the reciprocal of the normalizing factor without using the injection level to calculate the de-normalizing factor, The normalizing factor can be obtained.
디-노멀라이저(1010)는 송신기의 파워 노멀라이저에 상응하는 것으로, 파워 노멀라이저에서 감소시킨 만큼 파워를 높인다.The de-normalizer 1010 corresponds to the power normalizer of the transmitter and increases the power as much as it is reduced by the power normalizer.
도 12에 도시된 예에서, 디-노멀라이저(1010)는 타임 인터리버(510)의 출력 신호의 파워를 조절하는 것으로 도시되었으나, 실시예에 따라 디-노멀라이저(1010)는 타임 인터리버(510)의 앞에 위치하여 인터리빙 되기 전에 파워 조절이 수행되도록 할 수도 있다.12, the de-normalizer 1010 is shown regulating the power of the output signal of the time interleaver 510, but according to an embodiment, the de-normalizer 1010 may include a time interleaver 510, So that the power adjustment is performed before interleaving.
즉, 디-노멀라이저(1010)는 타임 인터리버(510)의 앞 또는 뒤에 위치하여 코어 레이어 심볼 디맵퍼의 LLR 계산 등을 위해 신호의 크기를 증폭하는 것으로 볼 수 있다.That is, the de-normalizer 1010 may be located before or after the time interleaver 510 and amplify the size of the signal for LLR calculation of the core layer symbol demapper and the like.
타임 디인터리버(510)의 출력(또는 디-노멀라이저(1010)의 출력)은 코어 레이어 BICM 디코더(520)로 제공되고, 코어 레이어 BICM 디코더(520)는 코어 레이어 데이터를 복원한다.The output of the time deinterleaver 510 (or the output of the de-normalizer 1010) is provided to a core layer BICM decoder 520 and the core layer BICM decoder 520 restores core layer data.
이 때, 코어 레이어 BICM 디코더(520)는 코어 레이어 심볼 디맵퍼, 코어 레이어 비트 디인터리버 및 코어 레이어 오류정정 복호화기를 포함한다. 코어 레이어 심볼 디맵퍼는 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 코어 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 코어 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.At this time, the core layer BICM decoder 520 includes a core layer symbol demapper, a core layer bit deinterleaver, and a core layer error correction decoder. The core layer symbol demapper computes the log-likelihood ratio (LLR) values associated with the symbol, the core layer bit deinterleaver strongly mixes the computed LLR values with the cluster error, and the core layer error correction decoder Correct.
특히, 코어 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 코어 레이어 오류정정 복호화기는 정보 비트들만을 코어 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 인핸스드 레이어 심볼 추출기(530)로 출력할 수 있다.In particular, the core layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the core layer error correction decoder may output only the information bits as core layer data, and output the entire bits to which the parity bits are combined to the information bits to the enhanced layer symbol extractor 530.
코어 레이어 오류 정정 복호화기는 코어 레이어 LDPC 복호화기와 코어 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 코어 레이어 오류 정정 복호화기의 입력이 코어 레이어 LDPC 복호화기로 입력되고, 코어 레이어 LDPC 복호화기의 출력이 코어 레이어 BCH 복호화기로 입력되고, 코어 레이어 BCH 복호화기의 출력이 코어 레이어 오류 정정 복호화기의 출력이 될 수 있다. 이 때, LDPC 복호화기는 LDPC 복호룰 수행하고, BCH 복호화기는 BCH 복호를 수행한다.The core layer error correction decoder may be a core layer LDPC decoder and a core layer BCH decoder connected in series. That is, the input of the core layer error correction decoder is input to the core layer LDPC decoder, the output of the core layer LDPC decoder is input to the core layer BCH decoder, the output of the core layer BCH decoder is input to the core layer error correction decoder Output. At this time, the LDPC decoder performs LDPC decoding and the BCH decoder performs BCH decoding.
인핸스드 레이어 오류 정정 복호화기도 인핸스드 레이어 LDPC 복호화기와 인핸스드 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 인핸스드 레이어 오류 정정 복호화기의 입력이 인핸스드 레이어 LDPC 복호화기로 입력되고, 인핸스드 레이어 LDPC 복호화기의 출력이 인핸스드 레이어 BCH 복호화기로 입력되고, 인핸스드 레이어 BCH 복호화기의 출력이 인핸스드 레이어 오류정정 복호화기의 출력이 될 수 있다.The enhanced layer error correction decoding decoding unit may be configured such that an enhanced layer LDPC decoder and an enhanced layer BCH decoder are connected in series. That is, the input of the enhanced layer error correction decoder is input to the enhanced layer LDPC decoder, the output of the enhanced layer LDPC decoder is input to the enhanced layer BCH decoder, and the output of the enhanced layer BCH decoder is enhanced And can be the output of the layer error correcting decoder.
나아가, 확장 레이어 오류 정정 복호화기도 확장 레이어 LDPC 복호화기와 확장 레이어 BCH 복호화기가 직렬 연결된 형태일 수 있다. 즉, 확장 레이어 오류 정정 복호화기의 입력이 확장 레이어 LDPC 복호화기로 입력되고, 확장 레이어 LDPC 복호화기의 출력이 확장 레이어 BCH 복호화기로 입력되고, 확장 레이어 BCH 복호화기의 출력이 확장 레이어 오류정정 복호화기의 출력이 될 수 있다.Further, the enhancement layer error correction decoding unit may be configured such that an enhancement layer LDPC decoder and an enhancement layer BCH decoder are connected in series. That is, the input of the enhancement layer error correction decoder is input to the enhancement layer LDPC decoder, the output of the enhancement layer LDPC decoder is input to the enhancement layer BCH decoder, and the output of the enhancement layer BCH decoder is input to the enhancement layer error correction decoder Output.
특히, 도 9, 도 10 및 도 11를 통하려 설명한 오류정정 복호화기의 출력 중 어느 것을 사용할지에 따른 구현의 복잡성과 성능 사이의 트레이드 오프(trade off)는 도 12의 코어 레이어 BICM 디코더(520)와 인핸스드 레이어 심볼 추출기(530)뿐만 아니라, 확장 레이어 심볼 추출기들(650, 670), 확장 레이어 BICM 디코더들(660, 680)에도 적용된다.In particular, the tradeoff between implementation complexity and performance depending on which of the outputs of the error correction decoder described above with reference to FIGS. 9, 10, and 11 is to use is that the core layer BICM decoder 520 of FIG. Layer symbol extractors 650 and 670 and enhancement layer BICM decoders 660 and 680 as well as the enhanced layer symbol extractor 530 and the enhancement layer symbol extractor 530. [
인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 코어 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호로부터 인핸스드 레이어 심볼들을 추출할 수 있다. 실시예에 따라 인핸스드 레이어 심볼 추출기(530)는 코어 레이어 BICM 디코더(520)의 오류정정 복호화기로부터 전체 비트들을 제공 받지 않고, LDPC의 정보비트들(information bits)을 제공 받거나, BCH 정보 비트들을 제공 받을 수 있다.The enhanced layer symbol extractor 530 receives all the bits from the core layer error correction decoder of the core layer BICM decoder 520 and outputs the enhanced bits from the output signal of the time deinterleaver 510 or the de- The symbols can be extracted. The enhanced layer symbol extractor 530 receives the information bits of the LDPC without receiving all the bits from the error correction decoder of the core layer BICM decoder 520 or outputs the BCH information bits Can be provided.
이 때, 인핸스드 레이어 심볼 추출기(530)는 버퍼, 감산기(subtracter), 코어 레이어 심볼 맵퍼 및 코어 레이어 비트 인터리버를 포함한다. 버퍼는 타임 디인터리버(510) 또는 디-노멀라이저(1010)의 출력 신호를 저장한다. 코어 레이어 비트 인터리버는 코어 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 코어 레이어 비트 인터리빙을 수행한다. 코어 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 코어 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 코어 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 인핸스드 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1020)에 전달한다.At this time, the enhanced layer symbol extractor 530 includes a buffer, a subtractor, a core layer symbol mapper, and a core layer bit interleaver. The buffer stores the output signal of the time deinterleaver 510 or the de-equalizer 1010. The core layer bit interleaver receives the entire bits (information bits + parity bits) of the core layer BICM decoder and performs core layer bit interleaving the same as the transmitter. The core layer symbol mapper generates the same core layer symbol as the transmitter from the interleaved signal. The subtractor obtains the enhanced layer symbol by subtracting the output signal of the core layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1020.
이 때, 인핸스드 레이어 심볼 추출기(530)에 포함되는 코어 레이어 비트 인터리버 및 코어 레이어 심볼 맵퍼는 도 7에 도시된 코어 레이어의 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.At this time, the core layer bit interleaver and the core layer symbol mapper included in the enhanced layer symbol extractor 530 may be the same as the bit interleaver and the symbol mapper of the core layer shown in FIG.
디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼을 입력 받아서 송신기의 인젝션 레벨 컨트롤러에 의하여 떨어진 파워만큼 파워를 증가시킨다. 즉, 디-인젝션 레벨 컨트롤러(1020)는 입력 신호를 증폭하여 인핸스드 레이어 BICM 디코더(540)로 제공한다.The de-injection level controller 1020 receives the enhanced layer symbol and increases the power by the power of the transmitter that is dropped by the injection level controller of the transmitter. In other words, the de-injection level controller 1020 amplifies the input signal and provides it to the enhanced layer BICM decoder 540.
인핸스드 레이어 BICM 디코더(540)는 디-인젝션 레벨 컨트롤러(1020)에 의하여 파워가 상승된 인핸스드 레이어 심볼을 입력 받아서 인핸스드 레이어 데이터를 복원한다.The enhanced layer BICM decoder 540 receives the enhanced layer symbol that is power-up by the de-injection level controller 1020 and restores the enhanced layer data.
이 때, 인핸스드 레이어 BICM 디코더(540)는 인핸스드 레이어 심볼 디맵퍼, 인핸스드 레이어 비트 디인터리버 및 인핸스드 레이어 오류정정 복호화기를 포함할 수 있다. 인핸스드 레이어 심볼 디맵퍼는 인핸스드 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 인핸스드 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 인핸스드 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.In this case, the enhanced layer BICM decoder 540 may include an enhanced layer symbol demapper, an enhanced layer bit deinterleaver, and an enhanced layer error correction decoder. The enhanced layer symbol demapper computes LLR (Log-Likelihood Ratio) values associated with the enhanced layer symbol, the enhanced layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, performs enhanced layer error correction decoding Corrects errors that occur on the channel.
특히, 인핸스드 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 인핸스드 레이어 오류정정 복호화기는 정보 비트들만을 인핸스드 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 확장 레이어 심볼 추출기(650)로 출력할 수 있다.In particular, the enhanced layer error correction decoder may output only information bits or all bits in which information bits and parity bits are combined. At this time, the enhanced layer error correction decoder outputs only the information bits as enhanced layer data, and outputs all the bits in which the parity bits are combined to the information bits to the enhancement layer symbol extractor 650.
확장 레이어 심볼 추출기(650)는 인핸스드 레이어 BICM 디코더(540)의 인핸스드 레이어 오류정정 복호화기로부터 전체 비트들을 제공 받아서 디-인젝션 레벨 컨트롤러(1020)의 출력 신호로부터 확장(extension) 레이어 심볼들을 추출한다.The enhancement layer symbol extractor 650 receives all the bits from the enhanced layer error correction decoder of the enhanced layer BICM decoder 540 and extracts extension layer symbols from the output signal of the de- do.
이 때, 디-인젝션 레벨 컨트롤러(1020)는 인핸스드 레이어 심볼 추출기(530)의 감산기의 출력 신호의 파워를 증폭시킬 수 있다.At this time, the de-injection level controller 1020 can amplify the power of the output signal of the subtractor of the enhanced layer symbol extractor 530. [
이 때, 확장 레이어 심볼 추출기(650)는 버퍼, 감산기(subtracter), 인핸스드 레이어 심볼 맵퍼 및 인핸스드 레이어 비트 인터리버를 포함한다. 버퍼는 디-인젝션 레벨 컨트롤러(1020)의 출력 신호를 저장한다. 인핸스드 레이어 비트 인터리버는 인핸스드 레이어 BICM 디코더의 전체 비트들(정보 비트들+패러티 비트들)을 입력 받아 송신기와 동일한 인핸스드 레이어 비트 인터리빙을 수행한다. 인핸스드 레이어 심볼 맵퍼는 인터리빙된 신호로부터 송신기와 동일한 인핸스드 레이어 심볼을 생성한다. 감산기는 버퍼에 저장된 신호에서 인핸스드 레이어 심볼 맵퍼의 출력 신호를 감산함으로써, 확장 레이어 심볼을 획득하고 이를 디-인젝션 레벨 컨트롤러(1150)에 전달한다.At this time, the enhancement layer symbol extractor 650 includes a buffer, a subtractor, an enhanced layer symbol mapper, and an enhanced layer bit interleaver. The buffer stores the output signal of the de-injection level controller 1020. The enhanced layer bit interleaver receives the entire bits (information bits + parity bits) of the enhanced layer BICM decoder and performs the same enhanced layer bit interleaving as the transmitter. The enhanced layer symbol mapper generates the same enhanced layer symbol as the transmitter from the interleaved signal. The subtractor obtains the enhancement layer symbol by subtracting the output signal of the enhanced layer symbol mapper from the signal stored in the buffer and delivers it to the de-injection level controller 1150.
이 때, 확장 레이어 심볼 추출기(650)에 포함되는 인핸스드 레이어 비트 인터리버 및 인핸스드 레이어 심볼 맵퍼는 도 7에 도시된 인핸스드 레이어의 비트 인터리버 및 심볼 맵퍼와 동일한 것일 수 있다.At this time, the enhanced layer bit interleaver and the enhanced layer symbol mapper included in the enhancement layer symbol extractor 650 may be the same as the bit interleaver and the symbol mapper of the enhanced layer shown in FIG.
디-인젝션 레벨 컨트롤러(1150)는 송신기에서 해당 레이어의 인젝션 레벨 컨트롤러에 의하여 감소된 만큼 파워를 증가시킨다.The de-injection level controller 1150 increases the amount of power reduced by the injection level controller of the layer in the transmitter.
이 때, 디-인젝션 레벨 컨트롤러는 하기 수학식 7의 확장 레이어 게인을 곱하는 동작을 수행하는 것으로 볼 수 있다. 이 때, 0번째 인젝션 레벨은 0dB로 간주할 수 있다.In this case, the de-injection level controller can be regarded as performing an operation of multiplying the enhancement layer gain of Equation (7). At this time, the 0th injection level can be regarded as 0dB.
[수학식 7]&Quot; (7) "
*확장 레이어 BICM 디코더(660)는 디-인젝션 레벨 컨트롤러(1150)에 의하여 파워가 증가된 확장 레이어 심볼을 입력 받아서 확장 레이어 데이터를 복원한다.The enhancement layer BICM decoder 660 receives the enhancement layer symbol whose power is increased by the de-injection level controller 1150 and restores the enhancement layer data.
이 때, 확장 레이어 BICM 디코더(660)는 확장 레이어 심볼 디맵퍼, 확장 레이어 비트 디인터리버 및 확장 레이어 오류정정 복호화기를 포함할 수 있다. 확장 레이어 심볼 디맵퍼는 확장 레이어 심볼과 관련된 LLR(Log-Likelihood Ratio) 값들을 계산하고, 확장 레이어 비트 디인터리버는 계산된 LLR 값들을 군집오류에 강하게 섞으며, 확장 레이어 오류정정 복호화기는 채널에서 발생한 오류를 정정한다.At this time, the enhancement layer BICM decoder 660 may include an enhancement layer symbol demapper, an enhancement layer bit deinterleaver, and an enhancement layer error correction decoder. The enhancement layer symbol demapper computes LLR values associated with the enhancement layer symbols, and the enhancement layer bit deinterleaver strongly mixes the calculated LLR values with the cluster error, and the enhancement layer error correction decoder generates Correct the error.
특히, 확장 레이어 심볼 추출기 및 확장 레이어 BICM 디코더는 확장 레이어가 둘 이상인 경우 각각 둘 이상 구비될 수 있다.In particular, the enhancement layer symbol extractor and the enhancement layer BICM decoder may be provided in the enhancement layer symbol extractor and the enhancement layer BICM decoder, respectively, if two or more enhancement layers are provided.
즉, 도 12에 도시된 예에서, 확장 레이어 BICM 디코더(660)의 확장 레이어 오류정정 복호화기는 정보(information) 비트들만을 출력할 수도 있고, 정보 비트들과 패러티 비트들이 결합된 전체 비트들을 출력할 수도 있다. 이 때, 확장 레이어 오류정정 복호화기는 정보 비트들만을 확장 레이어 데이터로 출력하고, 정보 비트들에 패러티 비트들이 결합된 전체 비트들을 다음 확장 레이어 심볼 추출기(670)로 출력할 수 있다.12, the enhancement layer error correction decoder of the enhancement layer BICM decoder 660 may output only information bits, and output all bits in which information bits and parity bits are combined It is possible. At this time, the enhancement layer error correction decoder outputs only the information bits as enhancement layer data, and outputs all the bits in which the parity bits are combined to the information bits to the enhancement layer symbol extractor 670.
확장 레이어 심볼 추출기(670), 확장 레이어 BICM 디코더(680) 및 디-인젝션 레벨 컨트롤러(1170)의 구조 및 동작은 전술한 확장 레이어 심볼 추출기(650), 확장 레이어 BICM 디코더(660) 및 디-인젝션 레벨 컨트롤러(1150)의 구조 및 동작으로부터 쉽게 알 수 있다.The structure and operation of the enhancement layer symbol extractor 670, the enhancement layer BICM decoder 680 and the de-injection level controller 1170 are similar to those of the enhancement layer symbol extractor 650, the enhancement layer BICM decoder 660 and the de- The level controller 1150 can be easily seen from the structure and operation.
도 12에 도시된 디-인젝션 레벨 컨트롤러들(1020, 1150, 1170)은 아래로 내려갈수록 더 큰 파워 상승에 상응하는 것일 수 있다. 즉, 디-인젝션 레벨 컨트롤러(1020)보다 디-인젝션 레벨 컨트롤러(1150)가 파워를 더 크게 증가시키고, 디-인젝션 레벨 컨트롤러(1150)보다 디-인젝션 레벨 컨트롤러(1170)가 더 파워를 크게 증가시킬 수 있다.The de-injection level controllers 1020, 1150, 1170 shown in FIG. 12 may correspond to a larger power rise as they go down. In other words, the de-injection level controller 1150 increases the power more than the de-injection level controller 1020 and the de-injection level controller 1170 increases the power more than the de-injection level controller 1150 .
도 12에 도시된 신호 디멀티플렉싱 장치는 가장 먼저 코어 레이어 데이터를 복원하고, 코어 레이어 심볼의 캔슬레이션을 이용하여 인핸스드 레이어 데이터를 복원하고, 인핸스드 레이어 심볼의 캔슬레이션을 이용하여 확장 레이어 데이터를 복원하는 것을 알 수 있다. 확장 레이어는 둘 이상 구비될 수 있고, 이 경우 더 높은 파워 레벨로 결합된 확장 레이어부터 복원된다.The signal demultiplexing apparatus shown in FIG. 12 first reconstructs core layer data, restores the enhanced layer data using the core layer symbol cancellation, and uses the enhancement layer symbol cancellation to extract the enhancement layer data Restoration can be known. More than one enhancement layer may be provided, in which case it is recovered from the combined enhancement layer at a higher power level.
도 13은 코어 레이어 신호 및 인핸스드 레이어 신호의 결합으로 인한 파워 상승을 나타낸 도면이다.13 is a diagram illustrating a power increase due to a combination of a core layer signal and an enhanced layer signal.
도 13을 참조하면, 코어 레이어 신호에 인젝션 레벨(injection level)만큼 파워 감소된 인핸스드 레이어 신호가 결합되어 멀티플렉싱된 신호가 생성된 경우 멀티플렉싱된 신호의 파워 레벨이 코어 레이어 신호나 인핸스드 레이어 신호의 파워 레벨보다 높은 것을 알 수 있다.Referring to FIG. 13, when a multiplexed signal is generated by combining an enhanced layer signal whose power level is reduced by an injection level to a core layer signal, the power level of the multiplexed signal is higher than that of a core layer signal or an enhanced layer signal Which is higher than the power level.
이 때, 도 3 및 도 7에 도시된 인젝션 레벨 컨트롤러(injection level controller)에 의해 조절되는 인젝션 레벨은 0dB부터 25.0dB까지 0.5dB 또는 1dB 간격으로 조절될 수 있다. 인젝션 레벨이 3.0dB인 경우 인핸스드 레이어 신호의 파워가 코어 레이어 신호의 파워보다 3dB 만큼 낮다. 인젝션 레벨이 10.0dB인 경우 인핸스드 레이어 신호의 파워가 코어 레이어 신호의 파워보다 10dB 만큼 낮다. 이와 같은 관계는 코어 레이어 신호와 인핸스드 레이어 신호 사이에만 적용되는 것이 아니라, 인핸스드 레이어 신호와 확장 레이어 신호 또는 확장 레이어 신호들 사이에도 적용될 수 있다.At this time, the injection level controlled by the injection level controller shown in FIG. 3 and FIG. 7 can be adjusted from 0dB to 25.0dB at intervals of 0.5dB or 1dB. When the injection level is 3.0 dB, the power of the enhanced layer signal is lower by 3 dB than the power of the core layer signal. When the injection level is 10.0 dB, the power of the enhanced layer signal is lower by 10 dB than the power of the core layer signal. This relationship can be applied not only between the core layer signal and the enhanced layer signal but also between the enhanced layer signal and the enhancement layer signal or the enhancement layer signal.
도 3 및 도 7에 도시된 파워 노멀라이저는 결합 후의 파워 레벨을 조절하여 결합으로 인한 파워 증가로 야기될 수 있는 신호의 왜곡 등의 문제를 해결할 수 있다.The power normalizer shown in FIG. 3 and FIG. 7 can solve the problem of signal distortion which may be caused by power increase due to coupling by adjusting the power level after coupling.
도 14는 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법을 나타낸 동작 흐름도이다.FIG. 14 is a flowchart illustrating a method of generating a broadcast signal frame according to an exemplary embodiment of the present invention. Referring to FIG.
도 14를 참조하면, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 코어 레이어 데이터에 BICM을 적용한다(S1210).Referring to FIG. 14, a method for generating a broadcast signal frame according to an embodiment of the present invention applies BICM to core layer data (S1210).
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 인핸스드 레이어 데이터에 BICM을 적용한다(S1220).In addition, the method of generating a broadcast signal frame according to an embodiment of the present invention applies BICM to the enhanced layer data (S1220).
단계(S1220)에서 적용되는 BICM과 단계(S1210)에서 적용되는 BICM은 상이한 것일 수 있다. 이 때, 단계(S1220)에서 적용되는 BICM이 단계(S1210)에서 적용되는 BICM보다 덜 강인한 것일 수 있다. 이 때, 단계(S1220)에서 적용되는 BICM의 비트율이 단계(S1210)에서 적용되는 비트율보다 클 수 있다.The BICM applied in step S1220 and the BICM applied in step S1210 may be different. At this time, the BICM applied in step S1220 may be less robust than the BICM applied in step S1210. At this time, the bit rate of the BICM applied in step S1220 may be greater than the bit rate applied in step S1210.
이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.At this time, the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 인핸스드 레이어 신호의 파워를 줄여서 파워 리듀스드 인핸스드 레이어 신호를 생성한다(S1230).In addition, a method of generating a broadcast signal frame according to an exemplary embodiment of the present invention reduces power of an enhanced layer signal to generate a power-reduced enhanced layer signal (S1230).
이 때, 단계(S1230)는 인젝션 레벨을 0dB에서 25.0dB 사이에서 0.5dB 또는 1dB 간격으로 변화시킬 수 있다.In this case, the injection level may be changed between 0 dB and 25.0 dB at 0.5 dB or 1 dB intervals at step S1230.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 코어 레이어 신호 및 파워 리듀스드 인핸스드 레이어 신호를 결합하여 멀티플렉싱된 신호를 생성한다(S1240).In addition, in the method of generating a broadcast signal frame according to an embodiment of the present invention, a core layer signal and a power-reduced enhanced layer signal are combined to generate a multiplexed signal (S1240).
이 때, 단계(S1240)는 코어 레이어 신호 및 인핸스드 레이어 신호를 서로 다른 파워 레벨로 결합하되, 인핸스드 레이어 신호의 파워 레벨이 코어 레이어 신호의 파워 레벨보다 낮도록 하여 결합할 수 있다.At this time, in step S1240, the core layer signal and the enhanced layer signal are combined at different power levels, and the power level of the enhanced layer signal is lower than the power level of the core layer signal.
이 때, 단계(S1240)는 상기 코어 레이어 신호 및 상기 인핸스드 레이어 신호보다 낮은 파워 레벨의 하나 이상의 확장 레이어(extension layer) 신호를 상기 코어 레이어 신호 및 상기 인핸스드 레이어 신호와 함께 결합할 수 있다.At this time, in operation S1240, one or more extension layer signals having a lower power level than the core layer signal and the enhanced layer signal may be combined with the core layer signal and the enhanced layer signal.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 단계(S1250)에 의하여 멀티플렉싱된 신호의 파워를 낮추기 위한 파워 노멀라이징을 수행한다(S1250).In step S1250, the method for generating a broadcast signal frame according to an exemplary embodiment of the present invention performs power normalization to lower the power of the multiplexed signal in operation S1250.
이 때, 단계(S1250)는 멀티플렉싱된 신호의 파워를 상기 코어 레이어 신호의 파워만큼 낮출 수 있다. 이 때, 단계(S1250)는 상기 멀티플렉싱된 신호의 파워를 상기 단계(S1240)에 의하여 상승된 만큼 낮출 수 있다.At this time, step S1250 may lower the power of the multiplexed signal by the power of the core layer signal. At this time, the power of the multiplexed signal may be lowered by the step S1240 by the step S1250.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성한다(S1260).In addition, the method of generating a broadcast signal frame according to an embodiment of the present invention generates time-interleaved signals by performing time interleaving (S1260).
이 때, 단계(S1260)는 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 타임 인터리빙을 수행하여 상기 타임 인터리빙된 신호를 생성할 수 있다.At this time, step S1260 may generate the time-interleaved signal by performing time interleaving applied together with the core layer signal and the enhanced layer signal.
실시예에 따라, 싱글 레이어의 경우에 단계(S1260)는 BICM 출력 신호에 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성할 수 있다.According to an embodiment, in the case of a single layer, step S1260 may time-interleave the BICM output signal to generate a time interleaved signal.
이 때, 단계(S1260)는 타임 인터리버 그룹들 중 하나를 이용하고, 상기 타임 인터리버 그룹들 사이의 경계(boundary)는 상기 코어 레이어 신호에 상응하는 코어 레이어의 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 사이의 경계일 수 있다.At this time, in step S1260, one of the time interleaver groups is used, and the boundary between the time interleaver groups is the Physical Layer Pipes (PLPs) of the core layer corresponding to the core layer signal ). ≪ / RTI >
이 때, 단계(S1260)는 하이브리드 타임 인터리버(hybrid time interleaver)를 이용하여 상기 인터리빙을 수행할 수 있다. 이 때, 코어 레이어 및 인핸스드 레이어의 피지컬 레이어 파이프들은 온전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.At this time, step S1260 may perform the interleaving using a hybrid time interleaver. At this time, the physical layer pipes of the core layer and the enhanced layer may include only complete FEC blocks.
이 때, 단계(S1260)는 컨벌루셔널 타임 인터리버(convolutional time interleaver)를 이용하여 상기 인터리빙을 수행하고, 상기 타임 인터리버 그룹들은 완전하지 않은 FEC 블록(incomplete FEC block)을 포함하는 피지컬 레이어 파이프(Physical Layer Pipe; PLP)을 포함하고, 상기 프리앰블은 상기 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보를 시그널링할 수 있다.At this time, step S1260 performs the interleaving using a convolutional time interleaver, and the time interleaving groups are divided into a physical layer pipe (physical block) including an incomplete FEC block The preamble may signal the start position information of the first complete FEC block in the physical layer pipe.
이 때, 단계(S1260)는 복수의 동작 모드들 중 하나를 이용하여 수행될 수 있다.At this time, step S1260 may be performed using one of a plurality of operation modes.
이 때, 상기 동작 모드들은 타임 인터리빙을 생략하는 제1 모드, 컨벌루셔널 타임 인터리빙(Convolutional time interleaving)을 수행하는 제2 모드 및 하이브리드 타임 인터리빙(Hybrid time interleaving)을 수행하는 제3 모드를 포함할 수 있다.In this case, the operation modes include a first mode in which time interleaving is omitted, a second mode in which convolutional time interleaving is performed, and a third mode in which hybrid time interleaving is performed .
이 때, 동작 모드는 타임 인터리빙 모드에 상응하는 것일 수 있다. 이 때, 타임 인터리빙에 상응하는 타임 인터리빙 모드는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있다. 이 때, 타임 인터리빙 모드는 프리앰블에 포함될 수 있다.At this time, the operation mode may correspond to the time interleaving mode. At this time, the time interleaving mode corresponding to the time interleaving can be signaled for each of all the physical layer pipes. At this time, the time interleaving mode may be included in the preamble.
또한, 본 발명의 일실시예에 따른 방송 신호 프레임 생성 방법은 상기 타임 인터리빙에 상응하는 타임 인터리빙 모드를 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성한다(S1270).In addition, the method for generating a broadcast signal frame according to an embodiment of the present invention generates a broadcast signal frame including a preamble for signaling to each physical layer pipe in a time interleaving mode corresponding to the time interleaving (S1270) .
이 때, 단계(S1270)는 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성할 수 있다. 이 때, 상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함할 수 있다.At this time, the step S1270 may generate a broadcast signal frame including a preamble for signaling the start position information and the size information of each of the Physical Layer Pipes (PLPs). In this case, the physical layer pipes may include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal.
이 때, 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링될 수 있다.At this time, the injection level information corresponding to the enhanced layer signal may be signaled corresponding to the enhanced layer physical layer pipe.
이 때, 피지컬 레이어 파이프들은 상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보(L1D_plp_ldm_injection_level)를 가질 수 있다.Wherein the physical layer pipes comprise the two or more enhanced layer physical layer pipes when the core layer physical layer pipe is layered division multiplexed with two or more enhanced layer physical layer pipes, The layer pipes may have the same injection level information (L1D_plp_ldm_injection_level).
이 때, 인젝션 레벨 정보는 상기 수학식 10을 통해 설명한 바와 같이 LDM 결합 전 상기 코어 레이어 신호에 상응하는 요구 SNR(required SNR)값보다 3dB 이상 큰 값에 상응할 수 있다.In this case, the injection level information may correspond to a value that is greater than the required SNR (required SNR) value corresponding to the core layer signal by 3 dB or more before the LDM coupling as described in Equation (10).
이 때, 상기 피지컬 레이어 파이프들은 프리컨시 디비전 멀티플렉싱(Frequency Division Multiplexing; FDM)에 의하여 멀티플렉싱될 수 있고, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 코어 레이어 피지컬 레이어 파이프들에 대해서만(with respect to) 시그널링되고 인핸스드 레이어 피지컬 레이어 파이프들에 대해서는 시그널링되지 않을 수 있다.At this time, the physical layer pipes may be multiplexed by a frequency division multiplexing (FDM), and the signaling information corresponding to the pre-convolution multiplexing may be transmitted only to the core layer physical layer pipes to signaled and may not be signaled for enhanced layer physical layer pipes.
이 때, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices) 중 어느 하나 이상을 포함할 수 있다.At this time, the signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice information (L1D_plp_num_subslices) .
이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프는 상기 프리컨시 디비전 멀티플렉싱될 때, 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프의, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보에 상응하는 셀 라이팅 오더(cell writing order)를 따를 수 있다.In this case, the enhanced layer physical layer pipe may include a cell lighting order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe layered division multiplexed when the pre-convolution multi- cell writing order.
이 때, 상기 프리컨시 디비전 멀티플렉싱되는 상기 인핸스드 레이어 피지컬 레이어 파이프들은 토탈 220 셀들을 넘지 않는 사이즈를 가질 수 있다.In this case, the enhanced layer physical layer pipes to be subjected to the pre-convolution multi-division may have a size not exceeding a total of 2 20 cells.
또한, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프가 둘 이상의 코어 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 타임 인터리버에 상응하는 타임 인터리빙 모드는 하이브리드 타임 인터리빙 모드 또는 노 타임 인터리빙 모드 중 하나일 수 있다.The physical layer pipes may include two or more core layer physical layer pipes when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes and includes time interleaving corresponding to the time interleaver, The mode may be either a hybrid time interleaving mode or a no time interleaving mode.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 노 타임 인터리빙 모드가 사용될 때, 정수개의 FEC 블록들을 포함할 수 있다.At this time, the two or more core layer physical layer pipes may include an integer number of FEC blocks when the no time interleaving mode is used.
이 때, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은 상기 하이브리드 타임 인터리빙 모드가 사용될 때, 동일하거나 차이가 기설정된 값 미만의 타임 인터리빙 블록 사이즈들을 가질 수 있다.At this time, the two or more core layer physical layer pipes may have time interleaving block sizes equal to or less than a predetermined value when the hybrid time interleaving mode is used.
또한, 상기 피지컬 레이어 파이프들은 상기 인핸스드 레이어 피지컬 레이어 파이프와 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프에, 레이어드 디비전 멀티플렉싱되지 않는 구간(duration)이 없도록 설정된 상기 시작 위치 정보 및 사이즈 정보를 가질 수 있다.In addition, the physical layer pipes may have the start position information and the size information set so that there is no duration in which layered division multiplexing is not performed in the core layer physical layer pipe layered division multiplexed with the enhanced layer physical layer pipe .
이 때, 상기 코어 레이어 피지컬 레이어 파이프는 QPSK, 16 QAM 및 64 QAM 중 어느 하나의 기법으로 모듈레이션되고, 64 QAM이 사용될 때 최대 7/15 코드 레이트로 인코딩될 수 있다.At this time, the core layer physical layer pipe may be modulated by any one of QPSK, 16 QAM, and 64 QAM, and may be encoded at a maximum 7/15 code rate when 64 QAM is used.
이 때, 상기 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)를 위해 최대 4개까지 사용될 수 있다.At this time, the physical layer pipes can be used up to four for one complete delivered product.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우에, 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우와는 다른 생성 방식으로 생성될 수 있다.In this case, the start position information and the size information may be generated in a generation method different from that for the core layer physical layer pipe in the case of the enhanced layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우 제1 기준 타이밍을 기반으로 생성되고, 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우 상기 제1 기준 타이밍과 상이한 제2 기준 타이밍을 기반으로 생성될 수 있다.At this time, the start position information and the size information are generated based on a first reference timing for the core layer physical layer pipe, and for the enhanced layer physical layer pipe, a second reference time different from the first reference timing May be generated based on timing.
이 때, 제1 기준 타이밍은 타임 인터리빙 이후에 상응하고, 제2 기준 타이밍은 상기 타임 인터리빙 이전에 상응할 수 있다.At this time, the first reference timing may correspond to after the time interleaving, and the second reference timing may correspond to before the time interleaving.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프를 위한 경우에 상기 타임 인터리빙 이전을 기준(with respect to)으로 정의될 수 있다.In this case, the start position information and the size information may be defined with respect to before the time interleaving in the case of the enhanced layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우에 현재 서브프레임 내에서 정의(defined within the current subframe)될 수 있다.In this case, the start position information and the size information may be defined within the current subframe in the case of the core layer physical layer pipe.
이 때, 상기 시작 위치 정보 및 사이즈 정보는 상기 코어 레이어 피지컬 레이어 파이프를 위한 경우에 상기 타임 인터리빙 이후를 기준(with respect to)으로 정의될 수 있다.In this case, the start position information and the size information may be defined with respect to after the time interleaving in the case of the core layer physical layer pipe.
이 때, 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)에 상응하는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 코어 레이어 피지컬 레이어 파이프들은 레이어드 디비전 멀티플렉싱되지 않을 수 있다.At this time, the physical layer pipes include a plurality of core layer physical layer pipes corresponding to one complete delivered product, and the core layer physical layer pipes may not be layered division multiplexed.
이 때, 코어 레이어 피지컬 레이어 파이프들은 각각 노 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나의 타임 인터리빙 모드를 사용하고, 컨벌루셔널 타임 인터리빙 모드는 사용하지 않을 수 있다.In this case, the core layer physical layer pipes may use either a time-interleaved mode or a hybrid-time interleaved mode and a convolutional-time interleaved mode, respectively.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용하거나 모두 인터-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes, the core layer physical layer pipes all use the intra-subframe interleaving mode or both use the inter-subframe interleaving mode .
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 동일한 L1D_plp_HTI_inter_subframe 값을 가질 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all in the hybrid time interleaving mode, the core layer physical layer pipes may all have the same value of L1D_plp_HTI_inter_subframe.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드이고 상기 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙 모드를 사용하는 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.In this case, if the time interleaving modes corresponding to the core layer physical layer pipes are all the hybrid time interleaving modes and the core layer physical layer pipes all use the inter-subframe interleaving mode, An interleaving unit (N IU ) can be used.
이 때, 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들 중 적어도 하나가 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 파이프들 중 하이브리드 타임 인터리빙 모드로 구성된 코어 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.In this case, if at least one of the time interleaving modes corresponding to the core layer physical layer pipes is a no-time interleaving mode, the core layer pipes configured in the hybrid time interleaving mode among the core layer pipes are all in the intra- Can be used.
이 때, 하나의 완전한 전송 프로덕트는 하나 이상의 서브프레임에 상응하고, 상기 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, one complete transmission product corresponds to one or more subframes, where all available data cells of the subframe are first filled with dummy modulation values, and then the actual physical layer pipe data is overwritten Lt; / RTI >
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 피지컬 레이어 파이프들은 하나의 인핸스드 레이어 피지컬 레이어 파이프 및 상기 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함할 수 있다.At this time, the physical layer pipes may include one enhanced layer physical layer pipe and a plurality of core layer physical layer pipes layered division multiplexed into the one enhanced layer physical layer pipe.
이 때, 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 타임 인터리빙 모드는 상기 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들과 동일할 수 있다.At this time, the time interleaving mode corresponding to the enhanced layer physical layer pipe may be the same as the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들은 모두 노 타임 인터리빙 모드이거나, 모두 하이브리드 타임 인터리빙 모드일 수 있다.At this time, the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed may all be in the no-time interleaving mode or all of the hybrid time interleaving mode.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 하이브리드 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들은 모두 인트라-서브프레임 인터리빙 모드를 사용할 수 있다.At this time, when the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all the hybrid time interleaving modes, the core layer physical layer pipes all have the intra-subframe interleaving mode Can be used.
이 때, 인핸스드 레이어 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되는 코어 레이어 피지컬 레이어 파이프들에 상응하는 타임 인터리빙 모드들이 모두 노 타임 인터리빙 모드인 경우, 상기 코어 레이어 피지컬 레이어 파이프들 각각은 각각의 서브프레임 내에서 정수개의 FEC 블록들로 이루어질 수 있다.At this time, if the time interleaving modes corresponding to the core layer physical layer pipes in which the enhanced layer physical layer pipe is layered division multiplexed are all in the no-time interleaving mode, each of the core layer physical layer pipes, And may be an integer number of FEC blocks.
이 때, 서브프레임은 상기 서브프레임의 모든 가용한 데이터 셀들이 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 실제 피지컬 레이어 파이프 데이터가 오버라이트되어 생성될 수 있다.At this time, the subframe may be generated by first filling all available data cells of the subframe with dummy modulation values, and then overwriting the actual physical layer pipe data.
이 때, 더미 모듈레이션 값들은 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성되는 스크램블링 시퀀스를 이용하여 생성될 수 있다.At this time, the dummy modulation values are 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 corresponding generator poly be generated using a scrambling sequence generated by using a polynomial to the .
이 때, 더미 모듈레이션 값들은 상기 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들 중 하나로 맵핑하여 생성될 수 있다.At this time, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases having a phase difference of 180 degrees.
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
이 때, 타임 인터리버 정보는 상기 코어 레이어를 기준으로 시그널링될 수 있다.At this time, the time interleaver information can be signaled based on the core layer.
이 때, 프리앰블은 상기 타임 인터리버 그룹들의 경계가 상기 인핸스드 레이어의 FEC 블록들의 경계에 상응하지 않는 경우, 상기 타임 인터리버 그룹들의 경계에 상응하는 상기 인핸스드 레이어의 FEC 블록의 일부분을 식별하기 위한 정보를 시그널링할 수 있다.In this case, if the boundary of the time interleaver groups does not correspond to the boundary of the FEC blocks of the enhanced layer, the preamble may include information for identifying a part of the FEC block of the enhanced layer corresponding to the boundary of the time interleaver groups Lt; / RTI >
이 때, FEC 블록의 일부분을 식별하기 위한 정보는 상기 코어 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치 정보, 상기 인핸스드 레이어에 상응하는 모듈레이션 정보 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보 중 어느 하나 이상을 포함할 수 있다.At this time, the information for identifying a part of the FEC block includes information on the start position of the physical layer pipe of the core layer, information on the start position of the physical layer pipe of the enhanced layer, modulation information corresponding to the enhanced layer, And FEC type information corresponding to the layer information.
이 때, 피지컬 레이어 파이프의 시작 위치 정보는 상기 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스에 상응하는 것일 수 있다.At this time, the start position information of the physical layer pipe may correspond to the index of the first data cell of the physical layer pipe.
이 때, 모듈레이션 정보는 상기 FEC 타입 정보가 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.At this time, the modulation information can be signaled only when the FEC type information satisfies a predetermined condition.
이 때, 인핸스드 레이어 신호는 상기 코어 레이어 신호에 상응하는 코어 레이어 데이터의 복원에 상응하는 캔슬레이션(cancellation)에 기반하여 복원되는 인핸스드 레이어 데이터에 상응하는 것일 수 있다.At this time, the enhanced layer signal may correspond to the enhanced layer data restored based on the cancellation corresponding to the restoration of the core layer data corresponding to the core layer signal.
이 때, 단계(S1270)는 상기 부트스트랩을 생성하는 단계; 상기 프리앰블을 생성하는 단계; 및 상기 타임 인터리빙된 신호에 상응하는 수퍼 임포우즈드 페이로드를 생성하는 단계를 포함할 수 있다.At this time, step S1270 may include generating the bootstrap; Generating the preamble; And generating a superimposed payload corresponding to the time interleaved signal.
이 때, 프리앰블은 피지컬 레이어 파이프들(Physical Layer Pipes; PLPs)을 식별하기 위한 PLP 식별 정보; 및 계층적인 분할에 상응하는 레이어들을 식별하기 위한 레이어 식별 정보를 포함할 수 있다.At this time, the preamble includes PLP identification information for identifying Physical Layer Pipes (PLPs); And layer identification information for identifying layers corresponding to the hierarchical division.
이 때, PLP 식별 정보 및 레이어 식별 정보는 별개의 필드들로 상기 프리앰블에 포함될 수 있다.At this time, the PLP identification information and the layer identification information may be included in the preamble as separate fields.
이 때, 타임 인터리버 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 프리앰블에 포함될 수 있다.At this time, the time interleaver information may be selectively included in the preamble according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes.
이 때, 프리앰블은 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교(IF(j>0))한 결과에 따라 선택적으로 상기 인젝션 레벨 컨트롤러에 상응하는 인젝션 레벨 정보를 포함할 수 있다.At this time, the preamble may include injection level information corresponding to the injection level controller selectively according to a result of comparing the layer identification information with a predetermined value (IF (j > 0)) for each of the physical layer pipes .
이 때, 부트스트랩은 상기 프리앰블보다 짧고, 고정된 길이를 가지는 것일 수 있다.In this case, the bootstrap may be shorter than the preamble and have a fixed length.
이 때, 부트스트랩은 상기 프리앰블의 구조를 나타내는 심볼을 포함하고, 상기 심볼은 상기 프리앰블의 변조방법/부호율, FFT 사이즈, 가드 인터벌 길이 및 파일럿 패턴의 조합을 나타내는 고정 비트열에 상응하는 것일 수 있다.In this case, the bootstrap includes a symbol indicating the structure of the preamble, and the symbol may correspond to a fixed bit string indicating a combination of the modulation method / code rate, the FFT size, the guard interval length, and the pilot pattern of the preamble .
이 때, 심볼은 상기 변조방법/부호율이 동일한 경우, 제1 FFT 사이즈에 상응하는 프리앰블 구조보다, 상기 제1 FFT 사이즈보다 작은 제2 FFT 사이즈에 상응하는 프리앰블 구조가 우선적으로 할당되고, 상기 변조방법/부호율 및 상기 FFT 사이즈가 동일한 경우, 제1 가드 인터벌 길이에 상응하는 프리앰블 구조보다 상기 제1 가드 인터벌 길이보다 큰 제2 가드 인터벌 길이에 상응하는 프리앰블 구조가 우선적으로 할당되는 룩업 테이블에 상응하는 것일 수 있다.In this case, if the modulation method / coding rate is the same, a symbol is preferentially allocated to a preamble structure corresponding to a second FFT size smaller than the first FFT size, rather than a preamble structure corresponding to the first FFT size, A preamble structure corresponding to a second guard interval length larger than the first guard interval length is preferentially allocated to a preamble structure corresponding to a first guard interval length when the method / code rate and the FFT size are equal to each other .
이 때, 방송 신호 프레임은 ATSC 3.0 프레임일 수 있다.At this time, the broadcast signal frame may be an ATSC 3.0 frame.
이 때, L1 시그널링 정보는 인젝션 레벨 정보 및/또는 노멀라이징 팩터 정보를 포함할 수 있다.At this time, the L1 signaling information may include injection level information and / or normalizing factor information.
이 때, 프리앰블은 피지컬 레이어 파이프들의 타입 정보, 시작 위치 정보 및 사이즈 정보를 포함할 수 있다.At this time, the preamble may include type information of physical layer pipes, start position information, and size information.
이 때, 타입 정보는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.At this time, the type information may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe.
이 때, 분산되지 않은 피지컬 레이어 파이프는 연속적인 데이터 셀 인덱스들(contiguous data cell indices)에 대하여 할당되고, 상기 분산된 피지컬 레이어 파이프는 둘 이상의 서브슬라이스들로 이루어질 수 있다.At this time, the non-dispersed physical layer pipe is allocated for contiguous data cell indices, and the dispersed physical layer pipe may be composed of two or more sub-slices.
이 때, 타입 정보는 상기 피지컬 레이어 파이프들 각각에 대하여 상기 레이어 식별 정보와 기설정된 값을 비교한 결과에 따라 선택적으로 시그널링될 수 있다.At this time, the type information may be selectively signaled for each of the physical layer pipes according to a result of comparing the layer identification information with a predetermined value.
이 때, 타입 정보는 코어 레이어에 대해서만 시그널링될 수 있다.At this time, the type information can be signaled only to the core layer.
이 때, 시작 위치 정보는 피지컬 레이어 파이프의 첫 번째 데이터 셀에 상응하는 인덱스와 동일하게 설정될 수 있다.At this time, the start position information may be set to be the same as the index corresponding to the first data cell of the physical layer pipe.
이 때, 시작 위치 정보는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 상기 피지컬 레이어 파이프의 시작 위치(start position)를 지시(indicate)할 수 있다.At this time, the start position information may indicate a start position of the physical layer pipe using a cell addressing scheme.
이 때, 시작 위치 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.At this time, the start position information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 사이즈 정보는 상기 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수에 기반하여 설정될 수 있다.At this time, the size information may be set based on the number of data cells allocated to the physical layer pipe.
이 때, 사이즈 정보는 상기 레이어 식별 정보에 상응하는 조건문의 조건 판단 없이 상기 피지컬 레이어 파이프들 각각에 대하여 상기 프리앰블에 포함될 수 있다.In this case, the size information may be included in the preamble for each of the physical layer pipes without determining the condition of the condition inquiry corresponding to the layer identification information.
이 때, 프리앰블은 상기 제1 모드 및 제2 모드에 대해서는 현재 피지컬 레이어 파이프(Physical Layer Pipe)에 상응하는 첫 번째 온전한 FEC 블록(first complete FEC block)의 시작 위치를 나타내는 필드를 포함하고, 상기 제3 모드에 대해서는 상기 첫 번째 FEC 블록의 시작 위치를 나타내는 필드를 포함하지 않을 수 있다.In this case, the preamble includes a field indicating a start position of a first complete FEC block corresponding to a current physical layer pipe for the first mode and the second mode, 3 mode, a field indicating the start position of the first FEC block may not be included.
이 때, 첫 번째 FEC 블록의 시작 위치를 나타내는 필드는 상기 제1 모드에서 사용되는 제1 필드 및 상기 제2 모드에서 사용되는 제2 필드 중 어느 하나이고, 상기 제1 필드 및 제2 필드는 길이가 상이할 수 있다.In this case, a field indicating a start position of a first FEC block is any one of a first field used in the first mode and a second field used in the second mode, and the first field and the second field have a length May be different.
이 때, 상기 제2 필드의 길이는 제1 필드의 길이보다 길 수 있다.At this time, the length of the second field may be longer than the length of the first field.
이 때, 상기 제1 필드의 길이는 LDPC 부호어의 길이와 모듈레이션 오더에 기반하여 결정되고, 상기 제2 필드의 길이는 상기 LDPC 부호어의 길이와 모듈레이션 오더뿐만 아니라 컨벌루셔널 타임 인터리버의 뎁스(depth)를 더 고려하여 결정될 수 있다.In this case, the length of the first field is determined based on the length of the LDPC codeword and the modulation order, and the length of the second field is determined not only by the length of the LDPC codeword and the modulation order but also by the depth of the convolutional time interleaver depth can be determined.
이 때, 제1 필드의 길이는 15비트이고, 제2 필드의 길이는 22비트일 수 있다.In this case, the length of the first field may be 15 bits and the length of the second field may be 22 bits.
이 때, 제1 필드 및 제2 필드는 각각 상기 코어 레이어 신호에 상응하는 코어 레이어 및 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 각각에 대하여 별개로 시그널링될 수 있다.At this time, the first field and the second field may be separately signaled for each of the core layer corresponding to the core layer signal and the enhanced layer corresponding to the enhanced layer signal, respectively.
도 14에는 명시적으로 도시되지 아니하였지만, 방송 신호 프레임 생성 방법은 단계(S1230)에 상응하는 인젝션 레벨 정보를 포함하는 시그널링 정보를 생성하는 단계를 더 포함할 수 있다. 이 때, 시그널링 정보는 L1 시그널링 정보일 수 있다.Although not explicitly shown in FIG. 14, the method for generating a broadcast signal frame may further include generating signaling information including the injection level information corresponding to step S1230. At this time, the signaling information may be L1 signaling information.
도 14에 도시된 방송 신호 프레임 생성 방법은 도 2에 도시된 단계(S210)에 상응하는 것일 수 있다.The method of generating a broadcast signal frame shown in FIG. 14 may correspond to the step S210 shown in FIG.
도 14에는 명시적으로 도시되지 아니하였지만, 방송 신호 프레임 생성 방법은 단계(S1220) 및 단계(S1230) 사이에 인핸스드 레이어 데이터에 더미 값들을 삽입하는 단계를 더 포함할 수 있다.Although not explicitly shown in FIG. 14, the method of generating a broadcast signal frame may further include inserting dummy values into the enhanced layer data between steps S1220 and S1230.
이 때, 더미 값들은 PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 상기 PLP 그룹 내의 코어 레이어 셀들의 총 수와 동일해지도록 상기 PLP 그룹 내의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에(after the actual data cells of the last Enhanced PLP) 삽입될 수 있다.At this time, the dummy values are calculated after the actual data cells of the last enhanced PLP in the PLP group so that the total number of the enhanced layer cells in the PLP group becomes equal to the total number of core layer cells in the PLP group of the last Enhanced PLP).
이 때, 더미 값들은 코어 레이어 데이터에는 삽입되지 않을 수 있다.At this time, the dummy values may not be inserted into the core layer data.
이 때, 더미 값들은 코어 레이어 BICM 및 인핸스드 레이어 BICM이 완료된 이후, 상기 코어 레이어 신호 및 인핸스드 레이어 신호가 결합되기 이전에 삽입될 수 있다.At this time, the dummy values may be inserted after the core layer BICM and the enhanced layer BICM are completed, before the core layer signal and the enhanced layer signal are combined.
이 때, 더미 값들은 기설정된 스크램블링 시퀀스에 상응하는 것일 수 있다.At this time, the dummy values may correspond to a predetermined scrambling sequence.
이 때, 스크램블링 시퀀스는 상기 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑을 이용하여 변조될 수 있다.At this time, the scrambling sequence may be modulated using the constellation mapping used for the last enhanced PLP.
이 때, 더미 값들은 상기 마지막 인핸스드 PLP와 동일한 파워를 가질 수 있다.At this time, the dummy values may have the same power as the last enhanced PLP.
이 때, 스크램블링 시퀀스는 기설정된 제너레이터 폴리노미얼에 상응하는 16-비트 쉬프트 레지스터를 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a 16-bit shift register corresponding to a preset generator polynomial.
이 때, 스크램블링 시퀀스는 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 제너레이터 폴리노미얼을 이용하여 생성될 수 있다.At this time, the scrambling sequence may be generated using a generator polynomial corresponding to 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 + X 16 .
이 때, 스크램블링 시퀀스는 0xF180 값으로 초기화되는 쉬프트 레지스터의 세 번째 비트 출력(x14), 네 번째 비트 출력(x13), 다섯 번째 비트 출력(x12), 여섯 번째 비트 출력(x11), 열 번째 비트 출력(x7), 열세 번째 비트 출력(x4), 열네 번째 비트 출력(x3) 및 열 여섯 번째 비트 출력(x)을 이용하여 생성된 8비트를 이용하여 생성될 수 있다.At this time, the scrambling sequence includes a third bit output (x 14 ), a fourth bit output (x 13 ), a fifth bit output (x 12 ), a sixth bit output (x 11 ) Can be generated using 8 bits generated using the tenth bit output (x 7 ), the thirteenth bit output (x 4 ), the fourteenth bit output (x 3 ), and the sixteenth bit output (x).
도 15는 본 발명의 일실시예에 따른 방송 신호 프레임을 포함하는 수퍼프레임(super-frame) 구조를 나타낸 도면이다.FIG. 15 is a diagram illustrating a super-frame structure including a broadcast signal frame according to an embodiment of the present invention. Referring to FIG.
도 15를 참조하면, 레이어드 디비전 멀티플렉싱(Layered Division Multiplexing; LDM) 기반의 수퍼프레임은 하나 이상의 프레임들로 구성되고, 하나의 프레임은 하나 이상의 OFDM 심볼들로 구성되는 것을 알 수 있다.Referring to FIG. 15, it can be seen that a superframe based on Layered Division Multiplexing (LDM) is composed of one or more frames, and one frame is composed of one or more OFDM symbols.
이 때, 각각의 OFDM 심볼들은 하나 이상의 프리앰블 심볼로 시작될 수 있다. 또한, 프레임은 레퍼런스 심볼이나 파일럿 심볼을 포함할 수도 있다.At this time, each OFDM symbol may start with one or more preamble symbols. Also, a frame may include a reference symbol or a pilot symbol.
도 15에 도시된 수퍼프레임(1510)은 LDM 프레임(1520), LDM을 하지 않은 싱글-레이어(single-layer) 프레임(1530) 및 퓨처 익스탠서빌러티(future extensibility)를 위한 퓨처 익스탠션 프레임(Future Extension Frame; FEF)(1540) 등을 포함하여, 타임 디비전 멀티플렉싱(Time Division Multiplexing; TDM) 방식으로 구성될 수 있다.The superframe 1510 shown in FIG. 15 includes an LDM frame 1520, a single-layer frame 1530 without an LDM, and a Future Extension frame 1530 for future extensibility Future Extension Frame (FEF) 1540, and the like. The time division multiplexing (TDM) scheme may be used.
LDM 프레임(1520)은 2개의 레이어(layer)가 적용되었을 때, 어퍼 레이어(Upper Layer; UL)(1553)와 로어 레이어(Lower Layer; LL)(1555)로 구성될 수 있다.The LDM frame 1520 may be composed of an upper layer (UL) 1553 and a lower layer (LL) 1555 when two layers are applied.
이 때, 어퍼 레이어는(1553) 코어 레이어에 상응하는 것일 수 있고, 로어 레이어(1555)는 인핸스드 레이어에 상응하는 것일 수 있다.At this time, the upper layer may correspond to the core layer 1553, and the lower layer 1555 may correspond to the enhanced layer.
이 때, 어퍼 레이어(1553) 및 로어 레이어(1555)를 포함하는 LDM 프레임(1520)은 부트스트랩(1552) 및 프리앰블(1551)을 포함할 수 있다.At this time, the LDM frame 1520 including the upper layer 1553 and the lower layer 1555 may include a bootstrap 1552 and a preamble 1551.
이 때, 어퍼 레이어(1553) 데이터 및 로어 레이어(1555) 데이터는 복잡도(complexity) 및 메모리 사이즈를 줄이기 위해, 타임 인터리버를 공유하며 같은 프레임 길이(frame length) 및 FFT 사이즈를 사용할 수 있다.In this case, the upper layer 1553 data and the lower layer 1555 data share a time interleaver and can use the same frame length and FFT size to reduce complexity and memory size.
또한, 싱글-레이어(single-layer) 프레임(1530)도 부트스트랩(1562) 및 프리앰블(1561)을 포함할 수 있다.In addition, a single-layer frame 1530 may also include a bootstrap 1562 and a preamble 1561.
이 때, 싱글-레이어(single-layer) 프레임(1530)은 LDM 프레임(1520)과는 다른 FFT 사이즈, 타임 인터리버 및 프레임 길이를 사용할 수 있다. 이 때, 싱글-레이어 프레임(1530)는 수퍼프레임(1510) 내에서 LDM 프레임(1520)과 TDM 방식으로 멀티플렉싱되는 것으로 볼 수 있다.In this case, a single-layer frame 1530 can use an FFT size, a time interleaver, and a frame length different from those of the LDM frame 1520. At this time, it can be seen that the single-layer frame 1530 is multiplexed with the LDM frame 1520 in the super frame 1510 in a TDM manner.
도 16은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 일 예를 나타낸 도면이다.16 is a diagram illustrating an example of an LDM frame using an LDM using a dual layer and a multi-physical layer pipe (PLP).
도 16을 참조하면, LDM 프레임은 시스템의 버전(version) 정보나 일반적인 시그널링 정보를 포함하는 부트스트랩 신호로 시작되는 것을 알 수 있다. 부트스트랩 이후 코드 레이트(code rate), 모듈레이션 정보, 피지컬 레이어 파이프(Physical Layer Pipe) 개수 정보 등을 포함하는 L1 시그널링 신호가 프리앰블로써 뒤따를 수 있다.Referring to FIG. 16, it can be seen that the LDM frame starts with a bootstrap signal including version information or general signaling information of the system. After bootstrap, an L1 signaling signal including a code rate, modulation information, physical layer pipe number information, and the like may be followed as a preamble.
프리앰블(L1 SIGNAL)에 이어서 버스트(burst) 형태의 공통 피지컬 레이어 파이프(Physical Layer Pipe; PLP)가 전송될 수 있다. 이 때, 공통 피지컬 레이어 파이프는 프레임 내의 다른 피지컬 레이어 파이프들과 공유될 수 있는 데이터를 전송할 수 있다.A Burst Physical Layer Pipe (PLP) may be transmitted following the preamble (L1 SIGNAL). At this time, the common physical layer pipe can transmit data that can be shared with other physical layer pipes in the frame.
공통 피지컬 레이어 파이프 이후 서로 다른 방송 신호를 서비스하기 위한 멀티플-피지컬 레이어 파이프(Multiple-Physical Layer Pipe)가 2개 레이어들의 LDM 방식으로 전송된다. 이 때, 인도어/모바일 등 견고(robust)한 수신을 요구하는 서비스(720p나 1080p HD 등)는 코어 레이어 (어퍼 레이어) 데이터 피지컬 레이어 파이프들을 통하여, 높은 전송률을 요구하는 고정 수신 서비스(4K-UHD나 멀티플 HD 등)는 인핸스드 레이어(로어 레이어) 데이터 피지컬 레이어 파이프들을 통하여 전송될 수 있다.After the common physical layer pipe, a Multiple-Physical Layer Pipe for serving different broadcast signals is transmitted in the two-layer LDM scheme. At this time, services requiring robust reception such as Indoor / Mobile (such as 720p and 1080p HD) require a fixed reception service (4K-UHD) that requires a high transmission rate through core layer (upper layer) data physical layer pipes Or multiple HDs) may be transmitted through the enhanced layer (lower layer) data physical layer pipes.
멀티플-피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱되면, 결과적으로 멀티플-피지컬 레이어 파이프들의 총 개수(total number)가 증가하는 것으로 볼 수 있다.As multiple-physical layer pipes are layered division multiplexed, the total number of multiple-physical layer pipes increases as a result.
이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 복잡도(complexity) 및 메모리 사이즈를 줄이기 위하여 타임 인터리버를 공유할 수 있다. 이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 같은 피지컬 레이어 파이프 사이즈(PLP size)를 가질 수도 있고, 다른 피지컬 레이어 파이프 사이즈를 가질 수도 있다.At this time, the core layer data physical layer pipe and the enhanced layer data physical layer pipe can share a time interleaver in order to reduce complexity and memory size. At this time, the core layer data physical layer pipe and the enhanced layer data physical layer pipe may have the same physical layer pipe size (PLP size) or may have different physical layer pipe sizes.
실시예에 따라, 레이어로 분할된 피지컬 레이어 파이프들은 서로 다른 PLP 사이즈를 가질 수도 있고, 이 경우 PLP의 시작 위치(start position)나 PLP의 사이즈를 식별하기 위한 정보를 시그널링할 수 있다.According to the embodiment, the physical layer pipes divided into layers may have different PLP sizes. In this case, information for identifying the start position of the PLP or the size of the PLP may be signaled.
도 17은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 다른 예를 나타낸 도면이다.17 is a view showing another example of an LDM frame using an LDM using two layers and a PLP (Physical Layer Pipe).
도 17을 참조하면, LDM 프레임은 부트스트랩, 프리앰블(L1 SIGNAL) 이후 공통 피지컬 레이어 파이프를 포함할 수 있는 것을 알 수 있다. 공통 피지컬 레이어 파이프 이후, 코어 레이어 데이터 피지컬 레이어 파이프들과 인핸스드 레이어 데이터 피지컬 레이어 파이프들이 2-레이어 LDM 방식으로 전송될 수 있다.Referring to FIG. 17, it can be seen that the LDM frame may include a bootstrap, a common physical layer pipe after the preamble (L1 SIGNAL). After the common physical layer pipe, the core layer data physical layer pipes and the enhanced layer data physical layer pipes can be transmitted in a two-layer LDM scheme.
특히, 도 17에 도시된 코어 레이어 데이터 피지컬 레이어 파이프들 및 인핸스드 레이어 데이터 피지컬 레이어 파이프들은 타입1과 타입2 중 어느 하나의 타입을 가질 수 있고, 타입1과 타입2는 다음과 같이 정의될 수 있다.In particular, the core layer data physical layer pipes and the enhanced layer data physical layer pipes shown in FIG. 17 may have a type of either Type 1 or Type 2, and Type 1 and Type 2 may be defined as follows have.
*- 타입1 PLP* - Type 1 PLP
공통 PLP가 존재할 경우, 공통 PLP 이후에 전송됨If there is a common PLP, it is sent after the common PLP.
프레임 안에서 하나의 버스트(burst) 형태 (one slice)로 전송됨Transmitted in one burst form (one slice) within a frame
-타입2 PLP- Type 2 PLP
타입1 PLP가 존재할 경우, 타입1 PLP 이후에 전송됨If Type 1 PLP is present, it is sent after Type 1 PLP
프레임 안에서 두 개 이상의 서브-슬라이스(sub-slice) 형태로 분산되어 전송됨Distributed in the form of two or more sub-slices within a frame
서브-슬라이스 개수가 증가함에 따라 타임 다이버서티(time diversity)가 증가하며, 파워 소모(power consumption)의 효과를 가짐As the number of sub-slices increases, the time diversity increases and the power consumption effect
이 때, 타입1 PLP는 분산되지 않은(nun-dispersed) PLP에 상응할 수 있고, 타입2 PLP는 분산된(dispersed) PLP에 상응할 수 있다. 이 때, 분산되지 않은 PLP는 연속적인 데이터 셀 인덱스(contiguous data cell indices)에 할당될 수 있다. 이 때, 분산된 PLP는 둘 이상의 서브슬라이스에 나뉘어 할당될 수 있다.At this time, the Type 1 PLP may correspond to a nun-dispersed PLP, and the Type 2 PLP may correspond to a dispersed PLP. At this time, the undistributed PLP may be allocated to contiguous data cell indices. At this time, the distributed PLP can be allocated to two or more sub slices.
도 18은 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프(PLP; Physical Layer Pipe)를 적용한 LDM 프레임의 활용 예를 나타낸 도면이다.18 is a diagram illustrating an example of utilization of an LDM frame using a dual layer and a LDM frame using a multi-physical layer pipe (PLP).
도 18을 참조하면, LDM 프레임은 부트스트랩, 프리앰블 이후 공통 피지컬 레이어 파이프(PLP(1,1))를 포함할 수 있고, 로버스트한 오디오 서비스를 위한 데이터 피지컬 레이어 파이프(PLP(2,1))를 타임-디비전(time-division) 방식으로 포함할 수 있다.Referring to FIG. 18, the LDM frame may include a bootstrap, a common physical layer pipe (PLP (1,1)) after the preamble, a data physical layer pipe (PLP (2,1) ) In a time-division manner.
또한, 모바일/인도어 서비스(720p 또는 1080p HD)를 위한 코어 레이어 데이터 피지컬 레이어 파이프(PLP(3,1))와, 하이 데이터 레이트 서비스(4K-UHD 또는 멀티플 HD)를 위한 인핸스드 레이어 데이터 피지컬 레이어 파이프(PLP(3,2))가 2-레이어 LDM 방식으로 전송될 수 있다.In addition, a core layer data physical layer pipe (PLP (3,1)) for mobile / indoor service (720p or 1080p HD) and an enhanced layer data physical layer for high data rate service (4K-UHD or multiple HD) The pipe (PLP (3,2)) can be transmitted in a two-layer LDM scheme.
도 19는 2개의 레이어들을 사용하는 LDM과 멀티플-피지컬 레이어 파이프를 적용한 LDM 프레임의 다른 활용 예를 나타낸 도면이다.19 is a view showing another example of utilization of an LDM frame using two layers and an LDM frame applying a multi-physical layer pipe.
도 19를 참조하면, LDM 프레임은 부트스트랩, 프리앰블, 공통 피지컬 레이어 파이프(PLP(1,1))를 포함할 수 있다. 이 때, 로버스트한 오디오 서비스와 모바일/인도어 서비스(720p 또는 1080p HD)는 코어 레이어 데이터 피지컬 레이어 파이프들(PLP(2,1), PLP(3,1))에 나뉘어 전송되고, 하이 데이터 레이트 서비스(4K-UHD 또는 멀티플 HD)는 인핸스드 레이어 데이터 피지컬 레이어 파이프들(PLP(2,2), PLP(3,2))에 의하여 전송될 수 있다.Referring to FIG. 19, an LDM frame may include a bootstrap, a preamble, and a common physical layer pipe (PLP (1, 1)). At this time, the robust audio service and the mobile / indoor service (720p or 1080p HD) are divided into core layer data physical layer pipes PLP (2,1), PLP (3,1) The service (4K-UHD or multiple HD) can be transmitted by the enhanced layer data physical layer pipes (PLP (2,2), PLP (3,2)).
이 때, 코어 레이어 데이터 피지컬 레이어 파이프와 인핸스드 레이어 데이터 피지컬 레이어 파이프는 동일한 타임 인터리버를 사용할 수 있다.At this time, the core layer data physical layer pipe and the enhanced layer data physical layer pipe can use the same time interleaver.
이 때, 같은 서비스를 제공하는 피지컬 레이어 파이프들(PLP(2,2), PLP(3,2))은 동일한 PLP 그룹을 나타내는 PLP_GROUP_ID를 이용하여 동일한 서비스를 제공하는 것임을 시그널링할 수 있다.At this time, the physical layer pipes (PLP (2,2), PLP (3,2)) providing the same service can signal that the same service is provided using PLP_GROUP_ID indicating the same PLP group.
실시예에 따라, LDM 레이어 각각에 대하여 서로 다른 사이즈의 피지컬 레이어 파이프들이 사용되는 경우, PLP_GROUP_ID 없이 피지컬 레이어 파이프들 각각의 시작 위치, 사이즈에 따라 서비스가 식별될 수도 있다.According to an embodiment, when physical layer pipes of different sizes are used for each LDM layer, the service may be identified according to the start position and size of each physical layer pipe without PLP_GROUP_ID.
도 18 및 19에서 PLP(i,j)에 의해 멀티플 피지컬 레이어 파이프들 및 레이어드 디비전 멀티플렉싱에 상응하는 레이어들을 식별하는 경우를 예로 들었으나, PLP 식별 정보 및 레이어 식별 정보는 각각 별개의 필드로 시그널링될 수도 있다.Although FIGS. 18 and 19 exemplify the case where multiple physical layer pipes and layers corresponding to layered division multiplexing are identified by PLP (i, j), PLP identification information and layer identification information are respectively signaled as separate fields It is possible.
실시예에 따라, 레이어마다 서로 다른 크기의 PLP가 사용될 수도 있다. 이 경우, PLP 식별자를 통해 각각의 서비스를 식별할 수 있다.According to the embodiment, PLPs of different sizes may be used for each layer. In this case, each service can be identified through the PLP identifier.
레이어마다 서로 다른 크기의 PLP가 사용되는 경우, PLP마다 PLP 시작 위치 및 PLP 길이를 시그널링할 수 있다.When PLPs of different sizes are used for each layer, the PLP start position and the PLP length can be signaled for each PLP.
하기 수도코드는 본 발명의 일실시예에 따른 프리앰블에 포함되는 필드들의 일 예를 나타낸 것이다. 이 때, 하기 수도코드는 프리앰블의 L1 시그널링 정보에 포함될 수 있다.The following numeric codes illustrate examples of fields included in a preamble according to an embodiment of the present invention. At this time, the following number codes may be included in the L1 signaling information of the preamble.
[수도코드][Capital code]
SUB_SLICES_PER_FRAME (15 bits)SUB_SLICES_PER_FRAME (15 bits)
NUM_PLP (8 bits)NUM_PLP (8 bits)
NUM_AUX (4 bits)NUM_AUX (4 bits)
AUX_CONFIG_RFU (8 bits)AUX_CONFIG_RFU (8 bits)
for i=0.. NUM_RF-1 {for i = 0. .. NUM_RF-1 {
RF_IDX (3 bits)RF_IDX (3 bits)
FREQUENCY (32 bits)FREQUENCY (32 bits)
}}
IF S2=='xxx1' {IF S2 == 'xxx1' {
FEF_TYPE (4 bits)FEF_TYPE (4 bits)
FEF_LENGTH (22 bits)FEF_LENGTH (22 bits)
FEF_INTERVAL (8 bits)FEF_INTERVAL (8 bits)
}}
for i=0 .. NUM_PLP-1 {for i = 0. .. NUM_PLP-1 {
NUM_LAYER (2~3 bits)NUM_LAYER (2 to 3 bits)
for j=0 .. NUM_LAYER-1{ for j = 0 .. NUM_LAYER-1 {
/ * Signaling for each layer */ / * Signaling for each layer * /
PLP_ID (i, j) (8 bits) PLP_ID (i, j) (8 bits)
PLP_GROUP_ID (8 bits) PLP_GROUP_ID (8 bits)
PLP_TYPE (3 bits) PLP_TYPE (3 bits)
PLP_PAYLOAD_TYPE (5 bits) PLP_PAYLOAD_TYPE (5 bits)
PLP_COD (4 bits) PLP_COD (4 bits)
PLP_MOD (3 bits) PLP_MOD (3 bits)
PLP_SSD (1 bit) PLP_SSD (1 bit)
PLP_FEC_TYPE (2 bits) PLP_FEC_TYPE (2 bits)
PLP_NUM_BLOCKS_MAX (10 bits) PLP_NUM_BLOCKS_MAX (10 bits)
IN_BAND_A_FLAG (1 bit) IN_BAND_A_FLAG (1 bit)
IN_BAND_B_FLAG (1 bit) IN_BAND_B_FLAG (1 bit)
PLP_MODE (2 bits) PLP_MODE (2 bits)
STATIC_PADDING_FLAG (1 bit) STATIC_PADDING_FLAG (1 bit)
IF (j > 0) IF (j > 0)
LL_INJECTION_LEVEL (3~8 bits) LL_INJECTION_LEVEL (3 ~ 8 bits)
} / * End of NUM_LAYER loop */ } / * End of NUM_LAYER loop * /
/ * Common signaling for all layers */ / * Common signaling for all layers * /
FF_FLAG (1 bit)FF_FLAG (1 bit)
FIRST_RF_IDX (3 bits)FIRST_RF_IDX (3 bits)
FIRST_FRAME_IDX (8 bits)FIRST_FRAME_IDX (8 bits)
FRAME_INTERVAL (8 bits)FRAME_INTERVAL (8 bits)
TIME_IL_LENGTH (8 bits)TIME_IL_LENGTH (8 bits)
TIME_IL_TYPE (1 bit)TIME_IL_TYPE (1 bit)
RESERVED_1 (11 bits)RESERVED_1 (11 bits)
STATIC_FLAG (1 bit)STATIC_FLAG (1 bit)
PLP_START (24 bits)PLP_START (24 bits)
PLP_SIZE (24 bits)PLP_SIZE (24 bits)
} / * End of NUM_PLP loop */ } / * End of NUM_PLP loop * /
FEF_LENGTH_MSB (2 bits)FEF_LENGTH_MSB (2 bits)
RESERVED_2 (30 bits)RESERVED_2 (30 bits)
for i=0 .. NUM_AUX-1 {for i = 0 .. NUM_AUX-1 {
AUX_STREAM_TYPE (4 bits)AUX_STREAM_TYPE (4 bits)
AUX_PRIVATE_CONF (28 bits)AUX_PRIVATE_CONF (28 bits)
} }
상기 수도코드에서 NUM_LAYER는 2비트 또는 3비트로 구성될 수 있다. 이 때, NUM_LAYER는 시간적으로 분할된 각각의 PLP 내에서 레이어들의 개수를 나타내기 위해 사용되는 필드일 수 있다. 이 때, NUM_LAYER는 NUM_PLP 루프 내에서 정의되어 시간적으로 분할된 각각의 PLP마다 다른 개수의 레이어들을 가질 수 있다.The NUM_LAYER in the above code may be composed of 2 bits or 3 bits. In this case, NUM_LAYER may be a field used for indicating the number of layers in each PLP divided in time. At this time, NUM_LAYER may be defined in the NUM PLP loop and have a different number of layers for each PLP divided in time.
상기 수도코드에서 LL_INJECTION_LEVEL은 3~8비트로 구성될 수 있다. 이 때, LL_INJECTION_LEVEL은 로어 레이어(인핸스드 레이어)의 삽입 레벨(injection level)을 정의하기 위한 필드일 수 있다. 이 때, LL_INJECTION_LEVEL은 인젝션 레벨 정보에 상응하는 것일 수 있다.In the above code, LL_INJECTION_LEVEL may be composed of 3 to 8 bits. In this case, LL_INJECTION_LEVEL may be a field for defining the injection level of the lower layer (enhanced layer). At this time, LL_INJECTION_LEVEL may correspond to the injection level information.
이 때, LL_INJECTION_LEVEL은 레이어가 2개 이상인 경우, 두 번째 레이어부터(j>0) 정의될 수 있다.In this case, LL_INJECTION_LEVEL can be defined from the second layer (j> 0) when there are two or more layers.
PLP_ID(i,j), PLP_GROUP_ID, PLP_TYPE, PLP_PAYLOAD_TYPE, PLP_COD, PLP_MOD, PLP_SSD, PLP_FEC_TYPE, PLP_NUM_BLOCKS_MAX, IN_BAND_A_FLAG, IN_BAND_B_FLAG, PLP_MODE, STATIC_PADDING_FLAG 등의 필드들은 각각의 레이어 별로 정의되는 파라미터들로, NUM_LAYER 루프 내에서 정의될 수 있다.The fields such as PLP_ID (i, j), PLP_GROUP_ID, PLP_TYPE, PLP_PAYLOAD_TYPE, PLP_COD, PLP_MOD, PLP_SSD, PLP_FEC_TYPE, PLP_NUM_BLOCKS_MAX, IN_BAND_A_FLAG, IN_BAND_B_FLAG, PLP_MODE, and STATIC_PADDING_FLAG are defined in the NUM_LAYER loop .
이 때, PLP_ID(i,j)는 PLP 식별 정보 및 레이어 식별 정보에 상응하는 것일 수 있다. 예를 들어, PLP_ID(i,j)의 i는 PLP 식별 정보에 상응하고, j는 레이어 식별 정보에 상응하는 것일 수 있다.At this time, the PLP_ID (i, j) may correspond to the PLP identification information and the layer identification information. For example, i of PLP_ID (i, j) corresponds to PLP identification information, and j may correspond to layer identification information.
실시예에 따라, PLP 식별 정보와 레이어 식별 정보는 별개의 필드들로 프리앰블에 포함될 수도 있다.According to the embodiment, the PLP identification information and the layer identification information may be included in the preamble as separate fields.
또한, TIME_IL_LENGTH나 TIME_IL_TYPE 등의 타임 인터리버 정보나 PLP 사이즈와 관련된 FRAME_INTERVAL이나 FF_FLAG, FIRST_RF_IDX, FIRST_FRAME_IDX, RESERVED_1, STATIC_FLAG 등의 필드들은 NUM_LAYER 루프 밖, NUM_PLP 루프 안에서 정의될 수 있다.In addition, fields such as FRAME_INTERVAL, FF_FLAG, FIRST_RF_IDX, FIRST_FRAME_IDX, RESERVED_1, and STATIC_FLAG related to the time interleaver information such as TIME_IL_LENGTH and TIME_IL_TYPE and the PLP size can be defined in the NUM_PLP loop outside the NUM_LAYER loop.
특히, PLP_TYPE은 전술한 피지컬 레이어 파이프들의 타입 정보를 나타내는 것으로, 제1 타입과 제2 타입 두 가지를 식별하면 되므로 1비트로 구성될 수도 있다. 상기 수도코드에서는 PLP_TYPE이 레이어 식별 정보(j)에 상응하는 조건문의 판단 없이 상기 프리앰블에 포함되는 예를 설명하였으나, PLP_TYPE은 레이어 식별 정보(j)와 기설정된 값(0)을 비교한 결과(if(j=0))에 따라 선택적으로 시그널링(코어 레이어에 대해서만 전송)될 수도 있다.In particular, the PLP_TYPE indicates the type information of the physical layer pipes described above. Since the PLP_TYPE identifies both the first type and the second type, it may be composed of one bit. The PLP_TYPE is included in the preamble without judging the condition corresponding to the layer identification information (j) in the above-described numeric code. However, the PLP_TYPE is a result of comparing the layer identification information (j) (j = 0)).
상기 수도코드에서 PLP_TYPE은 NUM_LAYER 루프 안에서 정의된 경우를 예로 들었으나, 실시예에 따라 PLP_TYPE은 NUM_LAYER 루프 밖, NUM_PLP 루프 안에서 정의될 수도 있다.Although the PLP_TYPE is defined in the NUM_LAYER loop, the PLP_TYPE may be defined in the NUM_PLP loop outside the NUM_LAYER loop according to the embodiment.
상기 수도코드에서 PLP_START는 해당 피지컬 레이어 파이프의 시작 위치(start position)를 나타낸다. 이 때, PLP_START는 셀 어드레싱 스킴(cell addressing scheme)을 이용하여 시작 위치를 나타낼 수 있다. 이 때, PLP_START는 해당 PLP의 첫 번째 데이터 셀에 상응하는 인덱스일 수 있다.In the above code, PLP_START indicates the start position of the corresponding physical layer pipe. At this time, PLP_START can indicate the start position using a cell addressing scheme. At this time, PLP_START may be an index corresponding to the first data cell of the corresponding PLP.
특히, PLP_START는 모든 피지컬 레이어 파이프들 각각에 대하여 시그널링될 수 있고, 실시예에 따라 PLP의 사이즈를 시그널링하는 필드와 함께 멀티플-피지컬 레이어 파이프를 이용한 서비스 식별에 이용될 수도 있다.In particular, PLP_START may be signaled for each of the physical layer pipes, and may be used for service identification using a multiple-physical layer pipe with a field for signaling the size of the PLP according to an embodiment.
상기 수도코드에서 PLP_SIZE는 피지컬 레이어 파이프들의 사이즈 정보이다. 이 때, PLP_SIZE는 해당 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수와 동일하게 설정될 수 있다.PLP_SIZE is the size information of the physical layer pipes. At this time, PLP_SIZE may be set equal to the number of data cells allocated to the corresponding physical layer pipe.
즉, 상기 수도코드에서 PLP_TYPE은 레이어 식별 정보를 고려하여 시그널링되고, PLP_SIZE 및 PLP_START는 레이어 식별 정보와 무관하게 모든 피지컬 레이어 파이프들에 대하여 시그널링되는 것으로 볼 수 있다.That is, the PLP_TYPE is signaled in consideration of the layer identification information, and PLP_SIZE and PLP_START are signaled to all the physical layer pipes regardless of the layer identification information.
도 3 및 도 7에 도시된 결합기(340)는 코어 레이어 신호와 인핸스드 레이어 신호를 결합(combine)하는 기능을 하고, 코어 레이어 신호 및 인핸스드 레이어 신호가 하나의 타임 인터리버를 공유하므로 코어 레이어 신호 및 인핸스드 레이어 신호에 공유되는 타임 인터리버 그룹 단위로 결합을 수행할 수 있다.The combiner 340 shown in FIG. 3 and FIG. 7 combines the core layer signal and the enhanced layer signal, and the core layer signal and the enhanced layer signal share one time interleaver, And a time interleaver group shared by the enhanced layer signal.
이 때, 타임 인터리버 그룹은 코어 레이어를 기준으로 설정되는 것이 메모리 효율성이나 시스템 효율성 측면에서 유리하다.In this case, the time interleaver group is set based on the core layer in terms of memory efficiency and system efficiency.
다만, 코어 레이어를 기준으로 타임 인터리버 그룹을 설정하는 경우, 인핸스드 레이어에서 타임 인터리버 그룹 경계로 분할되는 FEC 블록이 존재할 수 있는데, 이와 같이 분할되는 FEC 블록이 존재하는 경우에는 타임 인터리버 그룹의 경계에 상응하는 FEC 블록의 일부분을 식별하는데 필요한 필드들의 시그널링이 필요할 수 있다.However, when a time interleaver group is set based on the core layer, there may be an FEC block that is divided into time interleaver group boundaries in the enhanced layer. If there is an FEC block divided in this way, Signaling of the fields needed to identify a portion of the corresponding FEC block may be required.
레이어 디비전 멀티플렉싱에 사용되는 타임 인터리버는 컨벌루셔널 타임 인터리버(convolutional time interleaver; CTI) 또는 하이브리드 타임 인터리버(hybrid time interleaver; HTI)일 수 있다. 이 때, 컨벌루셔널 타임 인터리버는 코어 레이어의 피지컬 레이어 파이프가 하나인 경우에 사용될 수 있고, 코어 레이어의 피지컬 레이어 파이프가 둘 이상인 경우에는 하이브리드 타임 인터리버가 사용될 수 있다. 하이브리드 타임 인터리버가 사용되는 경우에는 피지컬 레이어 파이프가 완전한 FEC 블록들만(only complete FEC blocks)을 포함할 수 있다.The time interleaver used for layer division multiplexing may be a convolutional time interleaver (CTI) or a hybrid time interleaver (HTI). In this case, the convolutional time interleaver may be used when there is only one physical layer pipe of the core layer, and a hybrid time interleaver may be used when there are more than two physical layer pipes of the core layer. When a hybrid time interleaver is used, the physical layer pipe may only contain complete FEC blocks.
도 20은 컨벌루셔널 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.20 is a diagram showing an example in which a convolutional time interleaver is used.
도 20을 참조하면, 서브프레임이 코어 레이어 및 인핸스드 레이어 두 개의 레이어들을 포함하는 것을 알 수 있다.Referring to FIG. 20, it can be seen that the subframe includes two layers, a core layer and an enhanced layer.
도 20에 도시된 예에서 서브프레임은 코어 레이어에 하나의 피지컬 레이어 파이프(PLP #0)만을 포함하므로 서브프레임에 상응하는 타임 인터리버는 컨벌루셔널 타임 인터리버이다. 컨벌루셔널 타임 인터리버가 사용되는 경우 각각의 레이어의 피지컬 레이어 파이프는 불완전한 FEC 블록(incomplete FEC block)을 포함할 수 있다.In the example shown in FIG. 20, since the subframe includes only one physical layer pipe (PLP # 0) in the core layer, the time interleaver corresponding to the subframe is the convolutional time interleaver. If a convolutional-time interleaver is used, the physical layer pipe of each layer may contain an incomplete FEC block.
이와 같은 불완전한 FEC 블록은 PLP의 경계(edge)에 위치하고, 각각의 PLP에서 첫 번째 완전한 FEC block의 위치를 가리키는 "L1D_plp_CTI_fec_block_start"와 같은 필드를 이용하여 식별될 수 있다.Such an incomplete FEC block is located at the edge of the PLP and can be identified using a field such as " L1D_plp_CTI_fec_block_start " indicating the position of the first complete FEC block in each PLP.
도 20에 도시된 예는 코어 레이어의 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어의 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 동일한 경우이다.In the example shown in Fig. 20, the physical layer pipe (PLP # 0) of the core layer and the physical layer pipe (PLP # 1) of the enhanced layer have the same start position and size.
도 20에 도시된 예에서 타임 인터리버 그룹(TI Group)은 코어 레이어의 피지컬 레이어 파이프(PLP #0)에 상응하는 것을 알 수 있다. 타임 인터리버 그룹은 코어 레이어 및 인핸스드 레이어에 공통적으로 적용되는 것으로, 코어 레이어에 상응하여 설정되는 것이 메모리나 시스템 효율 측면에서 유리하다.In the example shown in FIG. 20, it can be seen that the time interleaver group (TI Group) corresponds to the physical layer pipe (PLP # 0) of the core layer. The time interleaver group is commonly applied to the core layer and the enhanced layer, and it is advantageous in terms of memory and system efficiency to be set corresponding to the core layer.
도 21은 컨벌루셔널 타임 인터리버가 사용되는 경우의 다른 예를 나타낸 도면이다.21 is a diagram showing another example in which a convolutional time interleaver is used.
도 21을 참조하면, 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 상이한 것을 알 수 있다.Referring to FIG. 21, it can be seen that the starting position and size of the core layer physical layer pipe (PLP # 0) and the enhanced layer physical layer pipe (PLP # 1) are different.
이와 같이 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 시작 위치 및 사이즈가 상이한 경우, 인핸스드 레이어에 공백 영역(empty area)이 포함될 수 있다.If the start position and the size of the core layer physical layer pipe (PLP # 0) and the enhanced layer physical layer pipe (PLP # 1) are different from each other, an empty area may be included in the enhanced layer.
도 21에 도시된 바와 같이, 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 후단에 공백 영역이 포함되는 경우 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)는 완전한 FEC 블록으로 끝난다.As shown in FIG. 21, when a blank area is included at the rear end of the enhanced layer physical layer pipe (PLP # 1), the enhanced layer physical layer pipe (PLP # 1) ends with a complete FEC block.
도 22는 하이브리드 타임 인터리버가 사용되는 경우의 일 예를 나타낸 도면이다.22 is a diagram showing an example of a case where a hybrid time interleaver is used.
도 22를 참조하면, 코어 레이어에 두 개의 피지컬 레이어 파이프들(PLP #0, PLP #1)이 포함된 것을 알 수 있다.Referring to FIG. 22, it can be seen that two physical layer pipes PLP # 0 and PLP # 1 are included in the core layer.
이와 같이, 코어 레이어가 멀티플 피지컬 레이어 파이프들로 이루어진 경우, 하이브리드 타임 인터리버가 사용된다.Thus, when the core layer is composed of multiple physical layer pipes, a hybrid time interleaver is used.
하이브리드 타임 인터리버가 사용되는 경우, 코어 레이어 및 인핸스드 레이어의 모든 피지컬 레이어 파이프들은 완전한 FEC 블록들만(only complete FEC blocks) 포함한다.When a hybrid time interleaver is used, all physical layer pipes of the core layer and the enhanced layer include only complete FEC blocks.
이 때, 인핸스드 레이어의 일부분(some part)은 코어 레이어 경계와의 정렬(align)을 위해 비워질 수 있다.At this time, some parts of the enhanced layer may be emptied for alignment with the core layer boundary.
도 23은 도 22에 도시된 예에서 타임 인터리버 그룹을 나타낸 도면이다.23 is a diagram showing a time interleaver group in the example shown in FIG.
도 23을 참조하면, 코어 레이어의 피지컬 레이어 파이프들의 경계에 상응하여 타임 인터리버 그룹 경계가 설정된 것을 알 수 있다.Referring to FIG. 23, it can be seen that the time interleaver group boundary is set corresponding to the boundaries of the physical layer pipes of the core layer.
도 23에는 타임 인터리버 그룹이 하나의 코어 레이어 피지컬 레이어 파이프만을 포함하는 경우를 예로 들었으나, 실시예에 따라 타임 인터리버 그룹은 둘 이상의 코어 레이어 피지컬 파이프들을 포함할 수 있다.In FIG. 23, the time interleaver group includes only one core layer physical layer pipe. However, according to an embodiment, the time interleaver group may include two or more core layer physical pipes.
도 23에 도시된 예에서, 인핸스드 레이어의 경우 타임 인터리버 그룹 경계에 의해 하나의 FEC 블록이 분할될 수 있다.In the example shown in FIG. 23, in the case of the enhanced layer, one FEC block can be divided by the time interleaver group boundary.
이는, 타임 인터리버 그룹 분할이 코어 레이어 기준으로 수행되기 때문인데, 이러한 경우에 타임 인터리버 그룹 경계에 상응하는 인핸스드 레이어의 불완전한 FEC 블록을 식별할 수 있는 정보를 시그널링할 수 있다.This is because time interleaver group partitioning is performed on a core layer basis, in which case it is possible to signal information that can identify an incomplete FEC block of an enhanced layer corresponding to a time interleaver group boundary.
도 24 내지 도 26은 도 23에 도시된 예에서 불완전한 FEC 블록의 사이즈를 계산하는 과정을 도시한 도면이다.FIGS. 24 to 26 are diagrams illustrating a process of calculating the size of an incomplete FEC block in the example shown in FIG.
도 24를 참조하면, 코어 레이어의 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #0)), 코어 레이어의 피지컬 레이어 파이프의 사이즈(L1D_plp_size(PLP #0)) 및 인핸스드 레이어의 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #2))를 이용하여 인핸스드 레이어 피지컬 레이어 파이프의 시작 위치(L1D_plp_start(PLP #2)) 및 타임 인터리버 그룹 경계 사이의 거리(A)를 산출하는 것을 수 있다.24, the start position (L1D_plp_start (PLP # 0)) of the physical layer pipe of the core layer, the size (L1D_plp_size (PLP # 0)) of the physical layer pipe of the core layer, and the start It is possible to calculate the distance A between the start position (L1D_plp_start (PLP # 2)) of the enhanced layer physical layer pipe and the time interleaver group boundary by using the position L1D_plp_start (PLP # 2).
도 25를 참조하면, 인핸스드 레이어의 FEC 블록 사이즈를 이용하여 분할된 FEC 블록의 시작 위치 및 타임 인터리버 그룹 경계 사이의 거리(B)를 산출하는 것을 알 수 있다.Referring to FIG. 25, it can be seen that the distance B between the start position of the divided FEC block and the time interleaver group boundary is calculated using the FEC block size of the enhanced layer.
이 때, FEC 블록 사이즈는 상기 인핸스드 레이어에 상응하는 모듈레이션 정보(L1D_plp_mod) 및 상기 인핸스드 레이어에 상응하는 FEC 타입 정보(L1D_plp_fec_type)를 이용하여 결정될 수 있다.In this case, the FEC block size may be determined using modulation information (L1D_plp_mod) corresponding to the enhanced layer and FEC type information (L1D_plp_fec_type) corresponding to the enhanced layer.
도 26을 참조하면, 타임 인터리버 그룹들의 경계에 상응하는 인핸스드 레이어의 FEC 블록의 일부분(C)이 식별되는 것을 알 수 있다.Referring to FIG. 26, it can be seen that a portion C of an FEC block of an enhanced layer corresponding to a boundary of time interleaver groups is identified.
하기 표 3은 본 발명의 일실시예에 따른 프리앰블의 L1-Detail 필드들의 일 예를 나타낸 것이다.Table 3 below shows an example of L1-Detail fields of a preamble according to an embodiment of the present invention.
본 발명의 일실시예에 따른 프리앰블은 L1-Basic 및 L1-Detail을 포함할 수 있다.The preamble according to an embodiment of the present invention may include L1-Basic and L1-Detail.
SyntaxSyntax | # of bits# of bits |
L1_Detail_signaling() {L1_Detail_signaling () { | |
L1D_version |
44 |
L1D_num_rf |
33 |
for L1D_rf_id=1 .. L1D_num_rf {for L1D_rf_id = 1 .. L1D_num_rf { | |
L1D_rf_frequencyL1D_rf_frequency | 1919 |
}} | |
if ( L1B_time_info_flag != 00 ) {if (L1B_time_info_flag! = 00) { | |
L1D_time_sec |
3232 |
L1D_time_msec |
1010 |
if ( L1B_time_info_flag != 01 ) {if (L1B_time_info_flag! = 01) { | |
L1D_time_usec |
1010 |
if ( L1B_time_info_flag != 10 ) {if (L1B_time_info_flag! = 10) { | |
L1D_time_nsecL1D_time_nsec | 1010 |
}} | |
}} | |
}} | |
for i=0 .. L1B_num_subframes {for i = 0 .. L1B_num_subframes { | |
if (i > 0) {if (i> 0) { | |
L1D_mimo | 1One |
L1D_misoL1D_miso | 22 |
L1D_fft_size |
22 |
L1D_reduced_carriers |
33 |
L1D_guard_interval |
44 |
L1D_num_ofdm_symbols |
1111 |
L1D_scattered_pilot_pattern |
55 |
L1D_scattered_pilot_boost |
33 |
L1D_sbs_firstL1D_sbs_first | 1One |
L1D_sbs_lastL1D_sbs_last | 1One |
}} | |
if (L1B_num_subframes>0) {if (L1B_num_subframes> 0) { | |
L1D_subframe_multiplexL1D_subframe_multiplex | 1One |
}} | |
L1D_frequency_interleaver | 1One |
L1D_num_plpL1D_num_plp | 66 |
for j=0 .. L1D_num_plp {for j = 0 .. L1D_num_plp { | |
L1D_plp_id |
66 |
L1D_plp_lls_flag | 1One |
L1D_plp_layerL1D_plp_layer | 22 |
L1D_plp_start |
2424 |
L1D_plp_size |
2424 |
L1D_plp_scrambler_type |
22 |
L1D_plp_fec_type |
44 |
if (L1D_plp_fec_type ∈ {0,1,2,3,4,5}) {if (L1D_plp_fec_type ∈ {0,1,2,3,4,5}) { | |
L1D_plp_mod |
44 |
L1D_plp_codL1D_plp_cod | 44 |
}} | |
L1D_plp_TI_mode |
22 |
if ( L1D_plp_TI_mode=00) {if (L1D_plp_TI_mode = 00) { | |
L1D_plp_fec_block_startL1D_plp_fec_block_start | 1515 |
}} | |
if ( L1D_plp_TI_mode=01) {if (L1D_plp_TI_mode = 01) { | |
L1D_plp_CTI_fec_block_startL1D_plp_CTI_fec_block_start | 2222 |
}} | |
if (L1D_num_rf>0) {if (L1D_num_rf > 0) { | |
L1D_plp_num_channel_bonded |
33 |
if (L1D_plp_num_channel_bonded>0) {if (L1D_plp_num_channel_bonded> 0) { | |
L1D_plp_channel_bonding_format |
22 |
for k=0 .. L1D_plp_num_channel_bonded{for k = 0 .. L1D_plp_num_channel_bonded { | |
L1D_plp_bonded_rf_idL1D_plp_bonded_rf_id | 33 |
}} | |
}} | |
}} | |
if (i=0 && L1B_first_sub_mimo=1) || (i >1 && L1D_mimo=1) {if (i = 0 && L1B_first_sub_mimo = 1) || (i > 1 && L1D_mimo = 1) { | |
L1D_plp_stream_combiningL1D_plp_stream_combining | 1One |
L1D_plp_IQ_interleavingL1D_plp_IQ_interleaving | 1One |
L1D_plp_PHL1D_plp_PH | 1One |
}} | |
if (L1D_plp_layer=0) {if (L1D_plp_layer = 0) { | |
L1D_plp_typeL1D_plp_type | 1One |
if L1D_plp_type=1 {if L1D_plp_type = 1 { | |
L1D_plp_num_subslices |
1414 |
L1D_plp_subslice_intervalL1D_plp_subslice_interval | 2424 |
}} | |
L1D_plp_TI_extended_interleavingL1D_plp_TI_extended_interleaving | 1One |
if (L1D_plp_TI_mode=01) {if (L1D_plp_TI_mode = 01) { | |
L1D_plp_CTI_depth |
33 |
L1D_plp_CTI_start_rowL1D_plp_CTI_start_row | 1111 |
} else if (L1D_plp_TI_mode=10) {} else if (L1D_plp_TI_mode = 10) { | |
L1D_plp_HTI_inter_subframe | 1One |
L1D_plp_HTI_num_ti_blocksL1D_plp_HTI_num_ti_blocks | 44 |
L1D_plp_HTI_num_fec_blocks_max |
1212 |
if (L1D_plp_HTI_inter_subframe=0) {if (L1D_plp_HTI_inter_subframe = 0) { | |
L1D_plp_HTI_num_fec_blocksL1D_plp_HTI_num_fec_blocks | 1212 |
} else {} else { | |
for (k=0.. L1D_plp_HTI_num_ti_blocks) {for (k = 0 .. L1D_plp_HTI_num_ti_blocks) { | |
L1D_plp_HTI_num_fec_blocksL1D_plp_HTI_num_fec_blocks | 1212 |
}} | |
}} | |
L1D_plp_HTI_cell_interleaverL1D_plp_HTI_cell_interleaver | 1One |
}} | |
} else {} else { | |
L1D_plp_ldm_injection_levelL1D_plp_ldm_injection_level | 55 |
}} | |
}} | |
}} | |
L1D_reservedL1D_reserved | as neededas needed |
L1D_crcL1D_crc | 3232 |
}} |
상기 표 3에서 비트가 할당된 모든 비트들은 Unsigned integer most significant bit first(uimsbf) 포맷에 상응하는 것일 수 있다.In Table 3, all bits to which the bits are allocated may correspond to the Unsigned integer most significant bit first (uimsbf) format.
상기 표 3에 기재된 필드들 중 L1D_plp_layer는 각각의 피지컬 레이어 파이프에 상응하는 레이어를 나타내는 것일 수 있다. L1D_plp_start는 현재 피지컬 레이어 파이프(current PLP)의 시작 위치 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프의 첫 번째 데이터 셀의 인덱스를 나타내는 것일 수 있다. L1D_plp_size는 현재 피지컬 레이어 파이프의 사이즈 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프에 할당된 데이터 셀들의 개수를 나타내는 것일 수 있다. 이 때, L1D_plp_size는 0보다 크게 설정될 수 있다.Among the fields described in Table 3, L1D_plp_layer may represent a layer corresponding to each physical layer pipe. L1D_plp_start corresponds to the start position information of the current PLP and may indicate the index of the first data cell of the current physical layer pipe. L1D_plp_size corresponds to the size information of the current physical layer pipe, and may indicate the number of data cells allocated to the current physical layer pipe. At this time, L1D_plp_size may be set to be larger than zero.
L1D_plp_fec_type은 현재 피지컬 레이어 파이프의 FEC 타입 정보에 상응하는 것으로, 현재 피지컬 레이어 파이프를 인코딩하는데 사용된 FEC(Forward Error Correction) 방법을 나타내는 것일 수 있다.The L1D_plp_fec_type corresponds to the FEC type information of the current physical layer pipe, and may represent the FEC (forward error correction) method used to encode the current physical layer pipe.
예를 들어, L1D_plp_fec_type="0000"은 BCH 및 16200 LDPC에 상응하고, L1D_plp_fec_type="0001"은 BCH 및 64800 LDPC에 상응하고, L1D_plp_fec_type="0010"은 CRC 및 16200 LDPC에 상응하고, L1D_plp_fec_type="0011"은 CRC 및 64800 LDPC에 상응하고, L1D_plp_fec_type="0100"은 16200 LDPC에 상응하고, L1D_plp_fec_type="0101"은 64800 LDPC에 상응할 수 있다. For example, L1D_plp_fec_type = "0000" corresponds to BCH and 16200 LDPC, L1D_plp_fec_type = "0001" corresponds to BCH and 64800 LDPC, L1D_plp_fec_type = "0010" corresponds to CRC and 16200 LDPC, L1D_plp_fec_type = Corresponds to CRC and 64800 LDPC, L1D_plp_fec_type = "0100" corresponds to 16200 LDPC, and L1D_plp_fec_type = "0101" corresponds to 64800 LDPC.
L1D_plp_mod는 현재 피지컬 레이어 파이프의 모듈레이션 정보를 나타내는 것일 수 있다. 이 때, L1D_plp_mod는 상기 표 3과 같이 L1D_plp_fec_type이 기설정된 조건을 만족하는 경우에만 시그널링될 수 있다.L1D_plp_mod may represent the modulation information of the current physical layer pipe. At this time, L1D_plp_mod can be signaled only when L1D_plp_fec_type satisfies the predetermined condition as shown in Table 3 above.
예를 들어, L1D_plp_mod="0000"은 QPSK에 상응하고, L1D_plp_mod="0001"은 16QAM-NUC에 상응하고, L1D_plp_mod="0010"은 64QAM-NUC에 상응하고, L1D_plp_mod="0011"은 256QAM-NUC에 상응하고, L1D_plp_mod="0100"은 1024QAM-NUC에 상응하고, L1D_plp_mod="0101"은 4096QAM-NUM에 상응할 수 있다. 이 때, L1D_plp_mod는 L1D_plp_fec_type이 64800 LDPC에 상응하는 경우에만 "0100"이나 "0101"로 설정될 수 있다.For example, L1D_plp_mod = "0000" corresponds to QPSK, L1D_plp_mod = "0001" corresponds to 16QAM-NUC, L1D_plp_mod = "0010" corresponds to 64QAM- L1D_plp_mod = "0100" corresponds to 1024QAM-NUC, and L1D_plp_mod = "0101" corresponds to 4096QAM-NUM. At this time, L1D_plp_mod can be set to "0100" or "0101" only when L1D_plp_fec_type corresponds to 64800 LDPC.
L1D_plp_TI_mode는 PLP의 타임 인터리빙 모드를 나타낸다.L1D_plp_TI_mode indicates the time interleaving mode of the PLP.
예를 들어, L1D_plp_TI_mode="00"은 타임 인터리버를 사용하지 않는 모드를 나타내고, L1D_plp_TI_mode="01"은 컨벌루셔널 타임 인터리빙 모드를 나타내고, L1D_plp_TI_mode="10"은 하이브리드 타임 인터리빙 모드를 나타낼 수 있다.For example, L1D_plp_TI_mode = "00" indicates a mode in which the time interleaver is not used, L1D_plp_TI_mode = "01" indicates a convolutional time interleaving mode, and L1D_plp_TI_mode = "10" indicates a hybrid time interleaving mode.
L1D_plp_fec_block_start는 피지컬 레이어 파이프 내의 첫 번째 완전한 FEC 블록의 시작 위치 정보에 상응하는 것일 수 있다. L1D_plp_fec_block_start는 L1D_plp_TI_mode="00"인 경우에만 시그널링될 수 있다.L1D_plp_fec_block_start may correspond to the starting position information of the first complete FEC block in the physical layer pipe. L1D_plp_fec_block_start can be signaled only when L1D_plp_TI_mode = "00".
레이어드 디비전 멀티플렉싱이 사용되는 경우, 각각의 레이어에서 첫 번째 FEC 블록의 시작 위치가 달라질 수 있으므로 L1D_plp_fec_block_start는 각각의 레이어에 대하여 시그널링될 수 있다.When layered division multiplexing is used, the starting position of the first FEC block in each layer may be different, so that L1D_plp_fec_block_start can be signaled for each layer.
L1D_plp_CTI_fec_block_start는 피지컬 레이어 파이프 내의 첫 번째 완전한 블록의 시작 위치 정보에 상응하는 것일 수 있다. L1D_plp_CTI_fec_block_start는 L1D_plp_TI_mode="01"인 경우에만 시그널링될 수 있다.L1D_plp_CTI_fec_block_start may correspond to the starting position information of the first complete block in the physical layer pipe. L1D_plp_CTI_fec_block_start can be signaled only when L1D_plp_TI_mode = "01".
이 때, L1D_plp_fec_block_start보다 L1D_plp_CTI_fec_block_start에 많은 비트가 할당될 수 있다.At this time, more bits can be allocated to L1D_plp_CTI_fec_block_start than L1D_plp_fec_block_start.
전술한 바와 같이, L1D_plp_TI_mode="10"인 경우에는 모든 PLP는 완전한 FEC 블록들만을 포함하므로 첫 번째 FEC 블록의 시작 위치를 별도로 시그널링할 필요가 없다.As described above, when L1D_plp_TI_mode = " 10 ", all the PLPs include only the complete FEC blocks, so there is no need to separately signal the start position of the first FEC block.
L1D_plp_HTI_num_fec_blocks는 코어 레이어의 피지컬 레이어 파이프를 위한 현재 인터리빙 프레임에 포함된 FEC 블록들의 개수에 상응하는 것일 수 있다.L1D_plp_HTI_num_fec_blocks may correspond to the number of FEC blocks included in the current interleaving frame for the physical layer pipe of the core layer.
이 때, 타임 인터리버 정보는 L1D_plp_layer가 0인 경우(코어 레이어)에 L1D_plp_TI_mode가 01인지 10인지에 따라 각각 컨벌루셔널 타임 인터리빙에 해당하는 필드들(L1D_plp_CTI_depth, L1D_plp_CTI_start_row) 및 하이브리드 타임 인터리빙에 해당하는 필드들(L1D_plp_HTI_inter_subframe, L1D_plp_HTI_num_ti_blocks, L1D_plp_HTI_num_fec_blocks_max, L1D_plp_HTI_num_fec_blocks, L1D_plp_HTI_cell_interleaver 등)이 타임 인터리버 정보로써 시그널링되는 것을 알 수 있다.At this time, the time interleaver information includes fields (L1D_plp_CTI_depth, L1D_plp_CTI_start_row) corresponding to the convolutional time interleaving and fields (L1D_plp_CTI_start_row) corresponding to hybrid time interleaving according to whether L1D_plp_TI_mode is 01 or 10 when L1D_plp_layer is 0 (L1D_plp_HTI_inter_subframe, L1D_plp_HTI_num_ti_blocks, L1D_plp_HTI_num_fec_blocks_max, L1D_plp_HTI_num_fec_blocks, L1D_plp_HTI_cell_interleaver, etc.) are signaled as time interleaver information.
이 때, L1D_plp_CTI_depth는 컨벌루셔널 타임 인터리버에서 사용되는 행들의 수를 나타내고, L1D_plp_CTI_start_row는 서브프레임의 시작에서 인터리버 선택기(interleaver selector)의 위치를 나타낼 수 있다.At this time, L1D_plp_CTI_depth indicates the number of rows used in the convolutional time interleaver, and L1D_plp_CTI_start_row indicates the position of the interleaver selector at the beginning of the subframe.
이 때, L1D_plp_HTI_inter_subframe은 하이브리드 타임 인터리빙 모드를 나타내고, L1D_plp_HTI_num_ti_blocks은 인터리빙 프레임당 TI 블록들의 수나 하나의 TI 블록으로부터의 셀들이 전송되는 서브프레임들의 수를 나타내고, L1D_plp_HTI_num_fec_blocks_max는 현재 피지컬 레이어 파이프의 인터리빙 프레임당 FEC 블록들의 최대 개수에서 1을 뺀 것을 나타내고, L1D_plp_HTI_num_fec_blocks는 현재 피지컬 레이어 파이프의 현재 인터리빙 프레임에 포함된 FEC 블록들의 수에서 1을 뺀 것을 나타내고, L1D_plp_HTI_cell_interleaver는 셀 인터리버가 사용되는지 여부를 나타낼 수 있다.L1D_plp_HTI_num_ti_blocks represents the number of TI blocks per interleaving frame or the number of subframes through which cells from one TI block are transmitted, and L1D_plp_HTI_num_fec_blocks_max represents a number of FEC blocks per interleaving frame of the current physical layer pipe L1D_plp_HTI_num_fec_blocks indicates that the number of FEC blocks included in the current interleaving frame of the current physical layer pipe minus one, and L1D_plp_HTI_cell_interleaver indicates whether the cell interleaver is used or not.
이 때, L1D_plp_TI_mode와 같은 필드는 코어 레이어를 기준으로 시그널링되는 타임 인터리버 정보와 별개로 시그널링될 수 있다.At this time, a field such as L1D_plp_TI_mode may be signaled separately from time interleaver information signaled based on the core layer.
도 27은 L1D_plp_TI_mode="00"인 경우에 L1D_plp_fec_block_start에 필요한 비트수를 설명하기 위한 도면이다.FIG. 27 is a diagram for explaining the number of bits required for L1D_plp_fec_block_start when L1D_plp_TI_mode = "00". FIG.
도 27을 참조하면, L1D_plp_TI_mode="00"인 경우(타임 인터리빙이 생략되는 경우)에는 타임 인터리빙 이전의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position before time interleaving)(C_in)과 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position after time interleaving)(C_out)가 동일한 것을 알 수 있다.Referring to FIG. 27, when L1D_plp_TI_mode = " 00 " (time interleaving is omitted), the cell address of the FEC block start position before time interleaving (C_in) It can be seen that the cell address of the FEC block starting position after the interleaving (FEC block start position after time interleaving) (C_out) is the same.
도 27의 경우와 같이 타임 인터리빙이 생략되는 경우는 컨벌루셔널 인터리빙이 뎁스 0으로(with a depth of 0) 수행되는 것으로 볼 수 있다.In the case where the time interleaving is omitted as in the case of FIG. 27, it can be seen that the convolutional interleaving is performed with a depth of 0.
이 때, L1D_plp_fec_block_start는 타임 인터리빙 이후에 정의되므로, C_out이 L1D_plp_fec_block_start으로 서브프레임 내의 피지컬 레이어 파이프별로 시그널링될 수 있다.At this time, since L1D_plp_fec_block_start is defined after time interleaving, C_out can be signaled for each physical layer pipe in the subframe by L1D_plp_fec_block_start.
LDPC 코드워드가 16200이나 64800이고, 모듈레이션 오더가 2, 4, 6, 8, 10 및 12인 경우, 가장 긴 FEC 블록은 64800/2= 32400의 길이를 가질 수 있다.If the LDPC codeword is 16200 or 64800 and the modulation order is 2, 4, 6, 8, 10 and 12, the longest FEC block may have a length of 64800/2 = 32400.
32400은 15비트로 표현 가능하므로, L1D_plp_fec_block_start에 15비트가 할당되면 L1D_plp_TI_mode="00"인 경우를 커버할 수 있다.32400 can be expressed by 15 bits. Therefore, when 15 bits are allocated to L1D_plp_fec_block_start, L1D_plp_TI_mode = "00" can be covered.
도 28 및 29는 L1D_plp_TI_mode="01"인 경우에 L1D_plp_CTI_fec_block_start에 필요한 비트수를 설명하기 위한 도면들이다.Figs. 28 and 29 are diagrams for explaining the number of bits required for L1D_plp_CTI_fec_block_start when L1D_plp_TI_mode = " 01 ".
도 28을 참조하면, L1D_plp_TI_mode="01"인 경우(컨벌루셔널 타임 인터리빙)에는 타임 인터리빙 이전의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position before time interleaving)(C_in)과 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(cell address of FEC block start position after time interleaving)(C_out)가 인터리빙에 의하여 달라지는 것을 알 수 있다.Referring to FIG. 28, when L1D_plp_TI_mode = "01" (Convolutional time interleaving), the cell address of the FEC block start position before time interleaving (C_in) before the time interleaving and the time interleaving It can be seen that the cell address of the FEC block start position after the interleaving (C_out) is varied by the interleaving.
이 때, L1D_plp_CTI_fec_block_start는 타임 인터리빙 이후에 정의되므로, C_out이 L1D_plp_CTI_fec_block_start으로 서브프레임 내의 피지컬 레이어 파이프별로 시그널링될 수 있다.At this time, since L1D_plp_CTI_fec_block_start is defined after time interleaving, C_out can be signaled for each physical layer pipe in the subframe by L1D_plp_CTI_fec_block_start.
도 29를 참조하면, 뎁스(depth)가 4인 컨벌루셔널 타임 인터리버가 C_in을 입력으로, C_out을 출력으로 동작하는 것을 알 수 있다.Referring to FIG. 29, it can be seen that a convolutional time interleaver having a depth of 4 operates with C_in as an input and C_out as an output.
이 때, 입력의 경우 0은 0번째 행에 해당하고, 1은 1번째 행에 해당하고, 2는 2번째 행에 해당하고, 3은 3번째 행에 해당하고, 4는 0번째 행에 해당하고, 5는 1번째 행에 해당하고, 6은 2번째 행에 해당하고, 7은 3번째 행에 해당하고, 8은 0번째 행에 해당하고, 9는 1번째 행에 해당하고, 10은 2번째 행에 해당한다.In this case, 0 corresponds to the 0th row, 1 corresponds to the 1 st row, 2 corresponds to the 2 nd row, 3 corresponds to the 3 rd row, 4 corresponds to the 0 th row , 5 corresponds to the first row, 6 corresponds to the second row, 7 corresponds to the third row, 8 corresponds to the 0th row, 9 corresponds to the first row, 10 corresponds to the second row Row.
먼저, 0번째 행에 해당하는 0, 4, 8 등의 경우 지연 없이 바로 출력된다.First, 0, 4, 8, etc. corresponding to the 0th row are output immediately without delay.
1번째 행에 해당하는 1, 5, 9 등의 경우 4만큼 지연되어 출력된다.1, 5, 9, and so on corresponding to the first row.
2번째 행에 해당하는 2, 6, 10 등의 경우 8만큼 지연되어 출력된다.In the case of 2, 6, 10, etc. corresponding to the second row, the output is delayed by 8.
3번째 행에 해당하는 3, 7 등의 경우 12만큼 지연되어 출력된다.In the case of 3, 7, etc. corresponding to the third row, the output is delayed by 12.
즉, n번째 행에 대하여 (n x 4)의 지연들(delays)이 발생하는 것을 알 수 있다.That is, it can be seen that delays of (n x 4) occur for the nth row.
도 29에서는 뎁스(depth)가 4(타임 인터리버의 행이 4)인 경우를 예로 들었으나, 타임 인터리버의 행이 N_row라 하면, n번째 행에 상응하는 입력은 (n x N_row) 만큼 지연된다.In FIG. 29, the depth is 4 (the row of the time interleaver is 4). However, if the row of the time interleaver is N_row, the input corresponding to the nth row is delayed by (n x N_row).
이 때, 타임 인터리빙 이후의 FEC 블록 시작 위치의 셀 주소(L1D_plp_CTI_fec_block_start)는 (C_in + (n x N_row))으로 계산될 수 있다. 이 때, n은 C_in에 상응하는 행(row)이고, L1-Detail에 의하여 시그널링되는 타임 인터리빙 정보 중 L1D_CTI_start_row에 의하여 결정될 수 있다. 이 때, n은 ((L1D_CTI_start_row + C_in) % N_row)일 수 있다. 이 때, L1D_CTI_start_row는 서브프레임 시작시 인터리버 선택기의 위치를 나타낼(indicate the position of the interleaver selector at the start of the subframe) 수 있다.At this time, the cell address (L1D_plp_CTI_fec_block_start) at the start position of the FEC block after time interleaving can be calculated as (C_in + (n x N_row)). In this case, n is a row corresponding to C_in and can be determined by L1D_CTI_start_row among time interleaving information signaled by L1-Detail. In this case, n may be ((L1D_CTI_start_row + C_in)% N_row). At this time, the L1D_CTI_start_row may indicate the position of the interleaver selector at the start of the subframe (at the start of the subframe).
즉, L1D_plp_CTI_fec_block_start는 C_in에 타임 인터리빙으로 인한 지연(delay caused by time interleaving)을 더하여 산출할 수 있다.That is, L1D_plp_CTI_fec_block_start can be calculated by adding a delay caused by time interleaving to C_in.
L1D_plp_CTI_fec_block_start를 시그널링하는데 필요한 비트수를 산출하려면, L1D_plp_CTI_fec_block_start의 최대값이 필요하다. 이미 살펴본 바와 같이 C_in의 최대값은 32400이고, n의 최대값은 N_row-1이고, N_row는 non-extended interleaving의 경우 최대 1024일 수 있다. 이 때, L1D_plp_CTI_fec_block_start의 최대값은 (32400 + (1024-1)x1024) = 1079952이다. 1079952는 최소 21비트가 있어야 시그널링할 수 있다.To calculate the number of bits needed to signal L1D_plp_CTI_fec_block_start, the maximum value of L1D_plp_CTI_fec_block_start is required. As already noted, the maximum value of C_in is 32400, the maximum value of n is N_row-1, and N_row may be a maximum of 1024 in case of non-extended interleaving. At this time, the maximum value of L1D_plp_CTI_fec_block_start is (32400 + (1024-1) x 1024) = 1079952. 1079952 requires at least 21 bits to be signaled.
N_row는 extended interleaving의 경우 최대 1448일 수 있다. 이 때, L1D_plp_CTI_fec_block_start의 최대값은 (32400 + (1448-1)x1448) = 2127656이다. 2127656은 최소 22비트가 있어야 시그널링할 수 있다.N_row can be up to 1448 for extended interleaving. At this time, the maximum value of L1D_plp_CTI_fec_block_start is (32400 + (1448-1) x1448) = 2127656. 2127656 requires a minimum of 22 bits to be signaled.
결국, L1D_plp_TI_mode="00"인 경우 L1D_plp_fec_block_start의 최대값은 C_in의 최대값과 동일하고, L1D_plp_TI_mode="01"인 경우 L1D_plp CTI_fec_block_start의 최대값은 C_in의 최대값에 인터리빙으로 인한 딜레이를 더한 값이 되므로 L1D_plp_fec_block_start을 시그널링하는데 사용되는 비트수보다 L1D_plp CTI_fec_block_start을 시그널링하는데 사용되는 비트수가 커야 효율적인 시그널링이 가능하다.When L1D_plp_TI_mode = "00", the maximum value of L1D_plp_fec_block_start is equal to the maximum value of C_in. When L1D_plp_TI_mode = "01", the maximum value of L1D_plp CTI_fec_block_start is a value obtained by adding the delay caused by interleaving to the maximum value of C_in plus L1D_plp_fec_block_start The number of bits used for signaling L1D_plp CTI_fec_block_start is larger than the number of bits used for signaling for efficient signaling.
L1D_plp_TI_mode="10"인 경우는 코어 레이어와 인핸스드 레이어의 모든 피지컬 레이어 파이프들이 오직 온전한 FEC 블록들만을 포함할 수 있으므로, 모든 피지컬 레이어 파이프의 시작 위치가 최초의 온전한 FEC 블록의 시작 위치가 되므로, L1D_plp_fec_block_start 또는 L1D_plp CTI_fec_block_start와 같은 필드를 시그널링할 필요가 없다.In the case of L1D_plp_TI_mode = "10", since all the physical layer pipes of the core layer and the enhanced layer can include only the complete FEC blocks, the start positions of all the physical layer pipes become the start positions of the first complete FEC block, It is not necessary to signal a field such as L1D_plp_fec_block_start or L1D_plp CTI_fec_block_start.
도 30은 레이어드 디비전 멀티플렉싱과 함께 HTI 모드가 사용되는 경우 인핸스드 레이어 더미 값들의 삽입을 나타낸 도면이다.30 is a diagram illustrating the insertion of enhanced layer dummy values when the HTI mode is used with layered division multiplexing.
도 30을 참조하면, 타임 인터리버 그룹(TI_Group_1)의 인핸스드 레이어 데이터(L1D_PLP_layer = 1)에 더미 값들(Dummy)이 삽입된 것을 알 수 있다.Referring to FIG. 30, it can be seen that dummy values (Dummy) are inserted in the enhanced layer data (L1D_PLP_layer = 1) of the time interleaver group (TI_Group_1).
서브프레임 내에서 수신기로 전달되는 특정 엔드 프로덕트와 관련된 PLP들 전체의 집합을 PLP 그룹이라 하자.Let a PLP group be the set of all PLPs associated with a particular end-product that is delivered to a receiver in a subframe.
레이어드 디비전 멀티플렉싱이 사용될 때, PLP 그룹은 적어도 하나(at least one)의 코어 PLP와 하나 이상의(one or more) 인핸스드 PLP들을 포함할 수 있다.When layered division multiplexing is used, a PLP group may include at least one core PLP and one or more enhanced PLPs.
실제 PLP 데이터를 위해 정수개의 FEC 블록들이 사용되는 HTI 모드의 타임 인터리빙이 사용될 때, 특정 PLP 그룹 내에서 각각의 PLP의 ModCod 구성에 따라 코어 PLP(들)의 셀들의 총 수는 인핸스드 PLP(들)의 셀들의 총 수와 상이할 수 있다. 이러한 경우에, PLP 그룹 내의 인핸스드 레이어 셀들의 총 수가 코어 레이어 셀들의 총 수와 동일해지도록, 인핸스드 레이어 더미 값들이 PLP 그룹의 마지막 인핸스드 PLP의 실제 데이터 셀들 다음에 삽입될 수 있다. 타임 인터리버 그룹이 코어 PLP들 기준으로 설정되므로, 더미 값들은 코어 레이어에는 삽입되지 않을 수 있다.When the time interleaving in the HTI mode in which integer FEC blocks are used for the actual PLP data is used, the total number of cells of the core PLP (s) according to the ModCod configuration of each PLP in the specific PLP group is ) ≪ / RTI > In this case, enhanced layer dummy values may be inserted after the actual data cells of the last enhanced PLP of the PLP group such that the total number of enhanced layer cells in the PLP group is equal to the total number of core layer cells. Since the time interleaver group is set based on the core PLPs, the dummy values may not be inserted into the core layer.
인핸스드 레이어 더미 값들의 삽입은 BICM 단계들 이후 및 코어 PLP(들)와 인핸스드 PLP(들)가 결합되기 전에 수행될 수 있다. 인핸스드 레이어 더미 값들을 생성하기 위해, 스크램블링 시퀀스가 사용되고, 이 스크램블링 시퀀스는 각각의 적절한 PLP 그룹마다(for each relevant PLP group) 재초기화될 수 있다. 그리고, 이 시퀀스는 현재 PLP 그룹 내의 마지막 인핸스드 PLP를 위해 사용된 컨스틸레이션 맵핑과 동일한 컨스틸레이션 맵핑을 이용하여 모듈레이션될 수 있다.The insertion of the enhanced layer dummy values may be performed after the BICM steps and before the core PLP (s) and the enhanced PLP (s) are combined. To generate the enhanced layer dummy values, a scrambling sequence is used and this scrambling sequence can be reinitialized for each appropriate PLP group (for each relevant PLP group). This sequence may then be modulated using the same constellation mapping as the constellation mapping used for the last enhanced PLP in the current PLP group.
인핸스드 레이어 더미 값들은, 실제 데이터와 동일한 스케일링 팩터 및 노멀라이징 팩터가 적용되도록, 동일한 PLP 그룹 내의 바로 이전 인핸스드 PLP와 동일한 파워를 가질 수 있다.The enhanced layer dummy values may have the same power as the immediately preceding enhanced PLP in the same PLP group so that the same scaling factor and normalizing factor as the actual data are applied.
도 31은 본 발명의 일실시예에 따른 더미 값들의 생성에 사용되는 쉬프트 레지스터의 일 예를 나타낸 도면이다.31 is a diagram illustrating an example of a shift register used to generate dummy values according to an embodiment of the present invention.
도 31을 참조하면, 제너레이터 폴리노미얼(generator polynomial) 1 + X + X3 + X6 + X7 + X11 + X12 + X13 + X16에 상응하는 16비트 쉬프트 레지스터를 이용하여 시퀀스가 생성되는 것을 알 수 있다.Referring to Figure 31, the generator polynomial (generator polynomial) sequence 1 + X + X 3 + X 6 + X 7 + X 11 + X 12 + X 13 using the 16-bit shift register corresponding to the + X 16 Is generated.
도 31에 도시된 레지스터는 초기 시퀀스(initial sequence) 0xF180 (1111 0001 1000 0000)으로 초기화될 수 있다. 전술한 바와 같이, 각각의 적절한 PLP 그룹마다(for each relevant PLP group) 재초기화가 수행된다.The register shown in Fig. 31 can be initialized to an initial sequence 0xF180 (1111 0001 1000 0000). As described above, reinitialization is performed for each appropriate PLP group (for each relevant PLP group).
도 31에 도시된 예에서, 여덟 개의 쉬프트 레지스터 출력들 (D7, D6, ..., D0)이 출력 비트들이 된다. 출력 비트들이 출력되고 나면 쉬프트 레지스터의 비트들은 한 번 쉬프트된다. 한 번 쉬프트 이후, 레지스터 X14에는 1과 1의 익스클루스브 오어 값인 0이 저장되고, 레지스터 X13에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X12에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X11에는 레지스터 X10에 저장되어 있던 0이 저장되고, 레지스터 X7에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X4에는 1과 0의 익스클루시브 오어 값인 1이 저장되고, 레지스터 X3에는 레지스터 X2에 저장되어 있던 0이 저장되고, 레지스터 X에는 레지스터 X16에 저장되어 있던 1이 저장된다.In the example shown in FIG. 31, eight shift register outputs (D 7 , D 6 , ..., D 0 ) are output bits. Once the output bits are output, the bits in the shift register are shifted once. Since a time shift, a register X 14 has become extreme keulruseu probe Orr value 0 of 1 and the first storage, the register X 13 is to be exclusive Orr value of 1 of 1's and 0's storage, the register X 12, the extreme of 1's and 0 1 is stored in register X 11 , 0 stored in register X 10 is stored in register X 7 , 1 is stored in register X 7, which is an exclusive OR gate value of 1 and 0, and 1 and 0 are stored in register X 4 1 stored in the register X 2 is stored in the register X 2 , and 0 stored in the register X 2 is stored in the register X 3 , and 1, which is stored in the register X 16, is stored in the register X.
따라서, 도 31에 도시된 예에서 출력 시퀀스(스크램블링 시퀀스)는 1100 0000 0110 1101 0011 1111 ... 이 된다(MSB 우선, 또는 D7, D6, ..., D0, D7, D6, ...).Thus, in the example shown in FIG. 31, the output sequence (scrambling sequence) becomes 1100 0000 0110 1101 0011 1111 ... (MSB first, or D 7 , D 6 , ..., D 0 , D 7 , D 6 , ...).
전술한 바와 같이, 각각의 피지컬 레이어 파이프(Physical Layer Pipe)는 노 타임 인터리빙(no time interleaving) 모드, 컨벌루셔널 타임 인터리빙 모드 또는 하이브리드 타임 인터리빙 모드 중 어느 하나로 구성될 수 있다.As described above, each of the physical layer pipes may be configured in a no time interleaving mode, a convolutional time interleaving mode, or a hybrid time interleaving mode.
PLP의 타임 인터리빙 모드는 L1D_plp_TI_mode에 의하여 식별될 수 있고, 인핸스드 PLP의 타임 인터리빙 모드는 상기 인핸스드 레이어가 레이어 디비전 멀티플렉싱되는 코어 PLP를 위하여 식별되는 타임 인터리버 모드와 동일해야 한다.The time interleaving mode of the PLP may be identified by L1D_plp_TI_mode and the time interleaving mode of the enhanced PLP should be the same as the time interleaver mode in which the enhanced layer is identified for the core PLP in which the layer division multiplex is performed.
하나의 완전한 전송 프로덕트(a complete delivered product)가 오직 하나의 컨스탄트-셀-레이트(constant-cell-rate) PLP로 구성되어 있거나 하나의 컨스탄트-셀-레이트 코어 PLP 및 상기 하나의 코어 PLP에 멀티플렉싱된 하나 이상의 컨스탄트-셀-레이트 인핸스드 PLP(들)로 구성되어 있는 경우, 상기 완전한 전송 프로덕트를 구성하는 PLP(들)은 노 타임 인터리빙 모드, 컨벌루셔널 타임 인터리빙 모드 및 하이브리드 타임 인터리빙 모드 중 하나의 타임 인터리빙 모드로 구성될 수 있다.One complete delivered product may be composed of only one constant-cell-rate PLP or one constant-cell-rate core PLP and one core- When the PLP (s) constituting the complete transmission product is composed of a no-time interleaving mode, a convolutional time interleaving mode, and a hybrid A time interleaving mode, and a time interleaving mode.
하나의 완전한 전송 프로덕트(a complete delivered product)가 이전 단락에서 기술된 특성과 다른 특성을 갖는 PLP들로 구성되어 있는 경우, 상기 완전한 전송 프로덕트를 구성하는 PLP들은 노 타임 인터리빙 모드 및 하이브리드 타임 인터리빙 모드 중 하나의 타임 인터리빙 모드로 구성될 수 있다.When a complete delivered product is composed of PLPs having characteristics different from those described in the previous paragraph, the PLPs constituting the complete transmission product are in a no-time interleaving mode and a hybrid time interleaving mode And can be configured in one time interleaving mode.
이 때, 완전한 전송 프로덕트는 하나의 서비스에 상응하는 것일 수 있다. 즉, 완전한 전송 프로덕트는 하나의 서비스를 위해 필요한 모든 PLP 데이터를 포함하는 것일 수 있다.At this time, the complete transmission product may be corresponding to one service. That is, a complete transport product may contain all the PLP data needed for one service.
하나의 특정한 완전한 전송 프로덕트(a particular complete delivered product)의 PLP들을 위한 타임 인터리빙 모드(들)은 동일한 RF 채널 내에서 전송되는 다른 전송 프로덕트들(any other delivered products)의 PLP(들)을 위한 타임 인터리빙 모드(들)과 독립적으로 구성될 수 있다. 하나의 특정한 전송 프로덕트가 멀티플 코어 PLP들 및/또는 레이어드 디비전 멀티플렉싱되지 않은 PLP들을 포함할 때, 이 PLP들은 동일하거나 상이한 타임 인터리빙 모드들(예를 들어, 노 타임 인터리빙 모드 및/또는 하이브리드 타임 인터리빙 모드) 및/또는 동일하거나 상이한 타임 인터리버 파라미터들로 구성될 수 있다.The time interleaving mode (s) for the PLPs of a particular complete delivered product is the time interleaving for the PLP (s) of any other delivered products in the same RF channel May be configured independently of the mode (s). When one particular transport product includes multiple core PLPs and / or PLPs that are not layer division multiplexed, the PLPs may use the same or different time interleaving modes (e.g., the no-time interleaving mode and / or the hybrid time interleaving mode ) And / or the same or different time interleaver parameters.
도 32는 타임 인터리빙 모드의 유형을 나타낸 도면이다.32 is a diagram showing a type of the time interleaving mode.
도 32를 참조하면, 타임 인터리빙 모드는 크게 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙으로 나뉜다.Referring to FIG. 32, the time interleaving mode is largely divided into intra-subframe interleaving and inter-subframe interleaving.
인트라-서브프레임 인터리빙은 인터리빙이 서브프레임 내에서 이루어지는 경우에 해당한다. 이 때, 인터리빙 프레임은 하나의 서브프레임에 맵핑된다. 즉, 인트라-서브프레임 인터리빙이 수행된 경우 디코더는 서브프레임 내에서 해당 피지컬 레이어 파이프를 디코딩할 수 있다.Intra-subframe interleaving corresponds to the case where interleaving occurs in a subframe. At this time, the interleaving frame is mapped to one sub-frame. That is, when intra-subframe interleaving is performed, the decoder can decode the corresponding physical layer pipe in the subframe.
인터-서브프레임 인터리빙은 인터리빙이 하나의 서브프레임 범위를 벗어난 경우에 해당한다. 이 때, 인터리빙 프레임은 복수의 서브프레임들에 맵핑된다. 즉, 인터-서브프레임 인터리빙이 수행된 경우 디코더는 해당 피지컬 레이어 파이프를 디코딩하기 위해 하나의 서브프레임 이외의 다른 서브프레임의 데이터를 필요로 할 수 있다.Inter-subframe interleaving corresponds to the case where the interleaving is out of one subframe range. At this time, the interleaving frame is mapped to a plurality of sub-frames. That is, when inter-subframe interleaving is performed, the decoder may need data of subframes other than one subframe in order to decode the physical layer pipe.
도 32에 도시된 바와 같이, 노 타임 인터리빙 모드(NO TI)의 경우 인트라-서브프레임 인터리빙에 해당하고, 컨벌루셔널 타임 인터리빙 모드(CTI)의 경우 인터-서브프레임 인터리빙에 해당한다. 이 때, 노 타임 인터리빙 모드(NO TI)는 인터리빙 뎁스가 0인 인터리빙 모드로 볼 수 있다.As shown in FIG. 32, corresponds to intra-subframe interleaving in the no-time interleaving mode (NO TI) and inter-subframe interleaving in the case of the convolutional time interleaving mode (CTI). At this time, the no-time interleaving mode (NO TI) can be regarded as an interleaving mode in which the interleaving depth is zero.
하이브리드 타임 인터리빙 모드(HTI)의 경우 인트라-서브프레임 인터리빙에 해당할 수도 있고 인터-서브프레임 인터리빙에 해당할 수도 있는데, CDL(Convolutional Delay Line)이 오프된 경우에는 인트라-서브프레임 인터리빙에 해당하고 CDL이 온 된 경우에는 인터-서브프레임 인터리빙에 해당할 수 있다.In the hybrid time interleaving mode (HTI), it may correspond to intra-subframe interleaving or inter-subframe interleaving. When CDL (Convolutional Delay Line) is off, it corresponds to intra-subframe interleaving and CDL Inter-subframe interleaving may be applied.
하이브리드 타임 인터리빙 모드에서 L1D_plp_HTI_inter_subframe 필드에 의해 인트라-서브프레임 인터리빙인지 인터-서브프레임 인터리빙인지가 식별될 수 있다. 예를 들어, L1D_plp_HTI_inter_subframe=0 인 경우 해당 타임 인터리빙 모드는 인트라-서브프레임 인터리빙에 해당하고, L1D_plp_HTI_inter_subframe=1인 경우 해당 타임 인터리빙 모드는 인터-서브프레임 인터리빙에 해당할 수 있다.In the hybrid time interleaving mode, it is possible to identify whether intra-subframe interleaving or inter-subframe interleaving is performed by the L1D_plp_HTI_inter_subframe field. For example, when L1D_plp_HTI_inter_subframe = 0, the corresponding time interleaving mode corresponds to intra-subframe interleaving, and when L1D_plp_HTI_inter_subframe = 1, the corresponding time interleaving mode corresponds to inter-subframe interleaving.
타임 인터리빙 모드나 타임 인터리빙과 관련된 파라미터들은 코어 레이어 피지컬 레이어 파이프별로 설정될 수 있으므로, 인코딩 과정에서 타임 인터리빙 모드나 타임 인터리빙과 관련된 파라미터들을 설정할 때 디코딩 과정을 고려하지 않으면, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들 중 일부는 인트라-서브프레임 인터리빙을 사용하고 다른 일부는 인터-서브프레임 인터리빙을 사용하는 경우가 발생할 수 있다.Parameters relating to time interleaving mode or time interleaving may be set for each core layer physical layer pipe. Therefore, if a decoding process is not considered when setting parameters related to time interleaving mode or time interleaving in the encoding process, one enhanced layer physical layer It is possible that some of the multiple layered multi-layered core layer physical layer pipes that are layered on the pipe use intra-subframe interleaving and others use inter-subframe interleaving.
도 33은 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우를 나타낸 도면이다.33 is a diagram showing a case where intra-subframe interleaving and inter-subframe interleaving are used simultaneously.
도 33을 참조하면, 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.33, three core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1, CORE PLP # 2) are layered division multiplexed in one enhanced layer physical layer pipe (ENHANCED PLP # 3) .
첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 CDL이 오프된 HTI 모드이므로 인트라-서브프레임 인터리빙에 해당하고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 CDL이 온 된 HTI 모드이므로 인터-서브프레임 인터리빙에 해당하고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)는 NO TI 모드이므로 인트라-서브프레임 인터리빙에 해당한다.The first core layer physical layer pipe (CORE PLP # 0) corresponds to intra-subframe interleaving because it is the HTI mode in which the CDL is off, and the second core layer physical layer pipe (CORE PLP # 1) corresponds to the CDL- Sub-frame interleaving, and the third core layer physical layer pipe (CORE PLP # 2) corresponds to intra-subframe interleaving because it is a NO TI mode.
따라서, 첫 번째 및 세 번째 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #2)는 즉시 디코딩될 수 있으나, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 타임 인터리빙 유닛(NIU)에 상응하는 수(NIU-1)만큼의 서브프레임들이 디코딩될때까지 기다려야 디코딩될 수 있다. 이 때, 타임 인터리빙 유닛(NIU)은 인터-서브프레임 인터리빙시 하나의 타임 인터리빙 블록으로부터의 셀들이 전송되는 서브프레임들의 개수일 수 있다.Thus, the first and third core layer physical layer pipes (CORE PLP # 0, CORE PLP # 2) can be decoded immediately, while the second core layer physical layer pipe (CORE PLP # Lt ; RTI ID = 0.0 > IUU ) < / RTI > is decoded. In this case, the time interleaving unit N IU may be the number of subframes through which cells from one time interleaving block are transmitted during inter-subframe interleaving.
도 33에 도시된 예에서, 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 33, the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffer are needed to decode the corresponding enhanced layer physical layer pipe.
도 34는 인트라-서브프레임 인터리빙과 인터-서브프레임 인터리빙이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.34 is a diagram showing subframes when intra-subframe interleaving and inter-subframe interleaving are used at the same time.
도 34를 참조하면, 3개의 서브프레임들에 걸쳐서, 하나의 인핸스드 레이어 피지컬 레이어 파이프(PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)이 레이어 디비전 멀티플렉싱된 것을 알 수 있다.34, three core layer physical layer pipes PLP # 0, PLP # 1 and PLP # 2 are allocated to one enhanced layer physical layer pipe (PLP # 3) over three subframes Layer division is multiplexed.
이 때, 인핸스드 레이어 피지컬 레이어 파이프의 조각들(PLP #3-A, PLP #3-B, PLP #3-C)이 각각 5개, 2개 및 4개의 FEC 블록들을 가지고, 코어 레이어 피지컬 레이어 파이프(PLP #1)의 타임 인터리빙 유닛(NIU)이 3일 수 있다. 이 때, 인핸스드 레이어 피지컬 레이어 파이프(PLP #3)는 타임 인터리빙 유닛(NIU)에 해당하는 서브프레임들이 디코딩되기를 기다려야 한다.At this time, the fragments (PLP # 3-A, PLP # 3-B, and PLP # 3-C) of the enhanced layer physical layer pipe have five, two and four FEC blocks, respectively, The time interleaving unit N IU of the pipe (PLP # 1) may be three. At this time, the enhanced layer physical layer pipe (PLP # 3) has to wait for the sub-frames corresponding to the time interleaving unit (N IU ) to be decoded.
도 34에 도시된 예에서, 인핸스드 레이어 셀들의 출력 타이밍은 #0, 1, 2, 3, 4, 7, 8, 9, 10, 11, 12, 13, 14, 15, 18, 19, 20, 21, 22, 23, 24, 25, 26, 5, 6, 29, 39, 31, 32...와 같이 된다. 따라서, 첫 번째 서브프레임(SUBFRAME #0)의 일부분(#5, #6)이 두 서브프레임들(SUBFRAME #1, SUBFRAME #2)을 기다린 후에 출력되고 이는 디코딩 타이밍의 문제가 된다.In the example shown in FIG. 34, the output timing of the enhanced layer cells is # 0,1,2,3,4,7,8,9,10,11,12,13,14,15,18,19,20 , 21, 22, 23, 24, 25, 26, 5, 6, 29, 39, 31, 32 .... Therefore, a portion (# 5, # 6) of the first sub-frame (SUBFRAME # 0) is output after waiting for two sub-frames (SUBFRAME # 1, SUBFRAME # 2), which becomes a problem of decoding timing.
이와 같은 디코딩 타이밍의 문제를 해결하기 위해, 하나의 인핸스드 레이어 파지컬 레이어 파이프에 복수개의 코어 레이어 피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱된 경우, 모든 코어 레이어 피지컬 레이어 파이프들이 인트라-서브프레임 인터리빙을 사용하도록 하거나, 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하도록 하는 것이 디코딩 타이밍 문제 및 이와 관련된 디코딩 복잡도를 낮추는데 효율적일 수 있다.In order to solve such a problem of decoding timing, when a plurality of core layer physical layer pipes are layered division multiplexed on one enhanced layer phalangial layer pipe, all core layer physical layer pipes use intra-subframe interleaving Or allowing all core layer physical layer pipes to use inter-subframe interleaving may be effective in lowering decoding timing problems and associated decoding complexity.
하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙을 사용하는 경우에도, 코어 레이어 피지컬 레이어 파이프들의 타임 인터리빙 유닛(NIU)들은 서로 상이할 수 있다.Even if a plurality of core layer physical layer pipes layered division multiplexed on one enhanced layer physical layer pipe all use inter-subframe interleaving, the time interleaving units (N IU ) of the core layer physical layer pipes are different from each other .
그러나, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하는 경우에도 디코딩 복잡도가 증가하는 경우가 있다.However, decoding complexity may increase even if all core layer physical layer pipes that are layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving.
도 35는 서로 다른 타임 인터리빙 유닛들이 동시에 사용되는 경우를 나타낸 도면이다.35 is a diagram illustrating a case where different time interleaving units are used simultaneously.
도 35를 참조하면, 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.35, three core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1, CORE PLP # 2) are layered division multiplexed in one enhanced layer physical layer pipe (ENHANCED PLP # 3) .
3개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1, CORE PLP #2) 모두 CDL이 온 된 HTI 모드이므로 인터-서브프레임 인터리빙에 해당한다. 그러나, 첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)의 타임 인터리빙 유닛(NIU)은 2이고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)의 타임 인터리빙 유닛(NIU)은 4이고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)의 타임 인터리빙 유닛(NIU)은 3이다.The three core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1 and CORE PLP # 2) all correspond to inter-subframe interleaving because the CDL is in HTI mode on. However, the first core layer, time interleaving unit (N IU) of a physical layer pipe (CORE PLP # 0) is 2, the second core layer is 4 time interleaving unit (N IU) of a physical layer pipe (CORE PLP # 1) , And the time interleaving unit (N IU ) of the third core layer physical layer pipe (CORE PLP # 2) is 3.
따라서, 첫 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 1 서브프레임을 기다려야 하고, 두 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 3 서브프레임들을 기다려야 하고, 세 번째 코어 레이어 피지컬 레이어 파이프(CORE PLP #2)는 2 서브프레임들을 기다려야 한다.Therefore, the first core layer physical layer pipe (CORE PLP # 0) has to wait for one subframe, the second core layer physical layer pipe (CORE PLP # 1) has to wait for three subframes, The pipe (CORE PLP # 2) must wait for two subframes.
도 35에 도시된 예에서, 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 35, the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffer are needed to decode the enhanced layer physical layer pipe.
이와 같이, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱되는 모든 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하고 모두 동일한 타임 인터리빙 유닛을 사용하도록 하는 것이 디코딩 타이밍 문제와 이와 관련된 디코딩 복잡도를 낮추는데 효율적일 수 있다.Thus, all core layer physical layer pipes that are layered division multiplexed into one enhanced layer physical layer pipe use inter-subframe interleaving and all use the same time interleaving unit, which results in a decoding timing problem and associated decoding complexity It can be efficient to lower.
그러나, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 레이어드 디비전 멀티플렉싱된 복수개의 코어 레이어 피지컬 레이어 파이프들이 모두 인터-서브프레임 인터리빙을 사용하고 모두 동일한 타임 인터리빙 유닛을 사용하는 경우에도, 서브프레임 구조에 따라 디코딩 문제가 발생할 수 있다.However, even when a plurality of core layer physical layer pipes layered division multiplexed in one enhanced layer physical layer pipe use inter-subframe interleaving and all use the same time interleaving unit, the problem of decoding according to the subframe structure May occur.
도 36은 동일한 타임 인터리빙 유닛이 동시에 사용되는 경우의 서브프레임들을 나타낸 도면이다.36 is a diagram showing subframes when the same time interleaving unit is used at the same time.
도 36을 참조하면, 첫 번째 서브프레임(SUBFRAME 0)에는 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 두 개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1)이 레이어드 디비전 멀티플렉싱되어 있는 것을 알 수 있다.36, two core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1) are connected to one enhanced layer physical layer pipe (ENHANCED PLP # 3) in the first subframe (SUBFRAME 0) You can see that the layered division is multiplexed.
또한, 두 번째 및 세 번째 서브프레임들(SUBFRAME 1, 2) 각각에는 하나의 인핸스드 레이어 피지컬 레이어 파이프(ENHANCED PLP #3)에 하나의 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)가 레이어드 디비전 멀티플렉싱되어 있다.In addition, one core layer physical layer pipe (CORE PLP # 1) is embedded in one enhanced layer physical layer pipe (ENHANCED PLP # 3) in the second and third subframes (SUBFRAME 1 and 2) .
또한, 네 번째 서브프레임(SUBFRAME 3)에는 하나의 인핸스드 피지컬 레이어 파이프(ENHANCED PLP #3)에 하나의 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)이 레이어드 디비전 멀티플렉싱되어 있다.In addition, one core layer physical layer pipe (CORE PLP # 0) is layered division multiplexed in one enhanced physical layer pipe (ENHANCED PLP # 3) in the fourth subframe (SUBFRAME 3).
이 때, 첫 번째 서브프레임의 두 개의 코어 레이어 피지컬 레이어 파이프들(CORE PLP #0, CORE PLP #1)은 모두 인터-서브프레임 인터리빙에 해당하고 동일한 타임 인터리빙 유닛(NIU=3)을 사용한다.At this time, the two core layer physical layer pipes (CORE PLP # 0, CORE PLP # 1) of the first subframe correspond to inter-subframe interleaving and use the same time interleaving unit (N IU = 3) .
그러나, 코어 레이어 피지컬 레이어 파이프(CORE PLP #1)는 세 번째 서브프레임(SUBFRAME 2)까지만 기다리면 되지만, 코어 레이어 피지컬 레이어 파이프(CORE PLP #0)는 네 번째 서브프레임(SUBFRAME 3) 이후까지 기다려야 한다. 이는 첫 번째 서브프레임(SUBFRAME 0) 이후의 서브프레임들의 구조가 상이하기 때문이다.However, the core layer physical layer pipe (CORE PLP # 1) waits until the third subframe (SUBFRAME 2), but the core layer physical layer pipe (CORE PLP # 0) waits until after the fourth subframe (SUBFRAME 3) . This is because the structure of the sub-frames after the first sub-frame (SUBFRAME 0) is different.
도 36에 도시된 예에서, 동일한 타임 인터리빙 유닛에도 불구하고 인핸스드 레이어 피지컬 레이어 파이프의 조각들이 다른 디코딩 타이밍을 가지고, 이는 해당 인핸스드 레이어 피지컬 레이어 파이프를 디코딩하기 위해 추가적인 레이턴시와 버퍼가 필요함을 의미한다.In the example shown in FIG. 36, despite the same time interleaving unit, the fragments of the enhanced layer physical layer pipe have different decoding timings, which means that additional latency and buffers are needed to decode the corresponding enhanced layer physical layer pipe do.
도 33 내지 도 36에서 살펴본 바와 같이, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 복수개의 코어 레이어 피지컬 레이어 파이프들이 레이어드 디비전 멀티플렉싱되는 경우, 인핸스드 레이어 피지컬 레이어 파이프의 조각들마다 디코딩 타이밍이 달라져서 디코딩 문제가 발생한다.33 to 36, when a plurality of core layer physical layer pipes are layered division multiplexed on one enhanced layer physical layer pipe, the decoding timing is changed for each piece of the enhanced layer physical layer pipe, Occurs.
하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹들에 퍼져(spread over) 있는 경우, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 모드를 사용할 수 있다. 이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하거나, 노 타임 인터리빙 모드를 사용할 수 있다.If one enhanced layer physical layer pipe is spread over multiple time interleaving groups, then all core layer physical layer pipes associated with the enhanced layer physical layer pipe can use the same time interleaving mode. At this time, all of the core layer physical layer pipes related to the enhanced layer physical layer pipe may use the hybrid time interleaving mode or the no time interleaving mode.
즉, 이 경우 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 모드를 사용하되, 컨벌루셔널 타임 인터리빙 모드의 사용은 금지될 수 있다.That is, in this case all core layer physical layer pipes use the same time interleaving mode, but the use of the convolutional time interleaving mode may be prohibited.
실시예에 따라, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 컨벌루셔널 타임 인터리빙 모드를 사용하는 경우, 모든 코어 레이어들의 인터리빙 뎁스(L1D_plp_CTI_depth)가 동일할 수 있다.According to an embodiment, when all the core layer physical layer pipes related to the enhanced layer physical layer pipe use the convolutional time interleaving mode, the interleaving depths (L1D_plp_CTI_depth) of all the core layers may be the same.
이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하는 경우, 각 코어 레이어 피지컬 레이어 파이프는 인트라-서브프레임 인터리빙 모드(L1D_plp_HTI_inter_subframe=0)를 사용할 수 있다. 즉, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 하이브리드 타임 인터리빙 모드를 사용하는 경우, 인터 서브프레임 인터리빙은 금지될 수 있다.At this time, when all the core layer physical layer pipes related to the enhanced layer physical layer pipe use the hybrid time interleaving mode, each core layer physical layer pipe can use the intra-subframe interleaving mode (L1D_plp_HTI_inter_subframe = 0) . That is, when all the core layer physical layer pipes related to the enhanced layer physical layer pipe use the hybrid time interleaving mode, inter-subframe interleaving can be inhibited.
실시예에 따라, 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하는 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙에 상응하는 하이브리드 타임 인터리빙 모드를 사용하는 경우, 모든 코어 레이어 피지컬 레이어 파이프들이 동일한 타임 인터리빙 유닛을 사용할 수 있다.According to an embodiment, when the core layer physical layer pipes corresponding to the enhanced layer physical layer pipe use a hybrid time interleaving mode corresponding to inter-subframe interleaving, all the core layer physical layer pipes use the same time interleaving unit Can be used.
이 때, 상기 인핸스드 레이어 피지컬 레이어 파이프와 관련된 모든 코어 레이어 피지컬 레이어 파이프들이 노 타임 인터리빙 모드를 사용하는 경우, 각 코어 레이어 피지컬 레이어 파이프는 서브프레임 내에서 정수 개수의 FEC 블록들(an integer number of FEC blocks)로 이루어질 수 있다.In this case, when all the core layer physical layer pipes related to the enhanced layer physical layer pipe use the no-time interleaving mode, each core layer physical layer pipe allocates an integer number of FEC blocks FEC blocks).
이 때, 서브프레임마다 정수개의 FEC 블록들을 달성하기 위해, 더미 모듈레이션 값들이 사용될 수 있다.At this time, dummy modulation values can be used to achieve an integer number of FEC blocks for each subframe.
서브프레임 구성(configuration) 및 피지컬 레이어 파이프 멀티플렉싱 파라미터들에 따라, 서브프레임의 가용한 데이터 셀들이 피지컬 레이어 파이프 데이터에 의하여 완전히 또는 부분적으로 점유될 수 있다. 모든 가용한 데이터 셀들이 대응되는 피지컬 레이어 파이프 데이터를 갖지 못하는 경우, 일정한 송신 파워를 보장하기 위해 점유되지 않은 데이터 셀들이 모듈레이션되지 않은 널 셀들(null cells)로 남아있기보다는 모듈레이션되는 것이 중요하다. 이는 수도-랜덤한 더미 모듈레이션 값들을 점유되지 않은 데이터 셀들에 할당함에 의해 달성될 수 있다.Depending on the subframe configuration and the physical layer pipe multiplexing parameters, the available data cells of the subframe may be fully or partially occupied by the physical layer pipe data. If all available data cells do not have corresponding physical layer pipe data, it is important that unoccupied data cells are modulated rather than remain as unmodulated null cells in order to guarantee constant transmission power. This can be accomplished by assigning water-random dummy modulation values to unoccupied data cells.
피지컬 레이어 파이프 멀티플렉싱 파라미터에 따라, 점유되지 않은 데이터 셀들은 서브프레임 내의 어디서나 발생할 수 있다. 따라서, 서브프레임의 모든 가용한 데이터 셀들은 먼저 더미 모듈레이션 값들로 채워지고, 그리고나서 셀 멀티플렉싱 프로세스가 점유된 데이터 셀들의 더미 모듈레이션 값들을 실제 피지컬 레이어 파이프 데이터로 덮어쓸 수 있다. 이러한 접근은 서브프레임 내의 모든 가용한 데이터 셀들이 피지컬 레이어 파이프 셀 또는 더미 모듈레이션 값에 의하여 모듈레이션되는 것을 보장할 수 있다.Depending on the physical layer pipe multiplexing parameters, unoccupied data cells may occur anywhere in the subframe. Thus, all available data cells of the subframe are first filled with dummy modulation values, and then the cell multiplexing process can overwrite the dummy modulation values of the occupied data cells with the actual physical layer pipe data. This approach can ensure that all available data cells in the subframe are modulated by the physical layer pipe cell or dummy modulation values.
데이터 셀들이 0부터 Ncell-1까지로 인덱싱되도록 서브프레임 내의 가용한 데이터 셀들의 총 수를 Ncell이라 하고, di를 인덱스 i(0≤i<Ncell)를 갖는 데이터 셀을 위한 더미 모듈레이션 값이라고 하고, bi(0≤i<Ncell)이 도 31을 통하여 설명한 스크램블링 시퀀스의 i번째 값을 나타낸다고 할 수 있다.Data referred to the total number of cells available for data cell N cell within the sub-frame to be indexed from 0 to N -1, and to the cell, i d a dummy cell for data having the index i (0≤i <N cell) Modulation Value, and b i (0? I <N cell ) represents the i-th value of the scrambling sequence described with reference to FIG. 31.
이 때, i번째 데이터 셀(0≤i<Ncell)을 위한 더미 모듈레이션 값의 실수값은 (1 - 2 * bi)일 수 있고, 허수값은 0일 수 있다. 즉, 더미 모듈레이션 값들은 스크램블링 시퀀스의 값을 180도 위상차를 갖는 두 개의 페이즈들(two phases which are separated by 180 degrees) 중 하나로 맵핑하여 생성될 수 있다.In this case, the real value of the dummy modulation value for the i-th data cell (0? I <N cell ) may be (1 - 2 * b i ), and the imaginary value may be 0. That is, the dummy modulation values may be generated by mapping the value of the scrambling sequence to one of two phases, which are separated by 180 degrees.
서브프레임 내의 각각의 Ncell 가용 데이터 셀들은 피지컬 레이어 파이프 데이터가 서브프레임에 멀티플렉싱되기 전에 상응하는 더미 모듈레이션 값들을 가지고 있을 수 있다. 더미 모듈레이션 값들의 삽입에 이어서, 현재 서브프레임에 속하는 피지컬 레이어 파이프 데이터가 해당 피지컬 레이어 파이프 데이터에 할당된 상응하는 데이터 셀들에 맵핑되고, 그 데이터 셀들에 이전에 할당된 더미 모듈레이션 값들을 오버라이트할 수 있다.Each N cell available data cell in a subframe may have corresponding dummy modulation values before the physical layer pipe data is multiplexed into the subframe. Following insertion of the dummy modulation values, the physical layer pipe data belonging to the current subframe is mapped to the corresponding data cells assigned to the corresponding physical layer pipe data, and the dummy modulation values previously assigned to the data cells can be overwritten have.
하나의 인핸스드 레이어 피지컬 레이어 파이프에 멀티플렉싱되는 복수개의 코어 레이어 피지컬 레이어 파이프들의 경우뿐만 아니라, 레이어드 디비전 멀티플렉싱이 적용되지 않는 경우의 코어 레이어 피지컬 레이어 파이프들에 대해서도 디코딩 타이밍 불일치가 문제될 수 있다.Decoding timing mismatch may be a problem not only for a plurality of core layer physical layer pipes multiplexed into one enhanced layer physical layer pipe but also for core layer physical layer pipes when layered division multiplexing is not applied.
도 37은 하나의 완전한 전송 프로덕트가 복수개의 피지컬 레이어 피지컬 레이어 파이프들로 이루어진 경우를 나타낸 도면이다.37 is a diagram illustrating a case where one complete transmission product is composed of a plurality of physical layer physical layer pipes.
도 37을 참조하면, 하나의 완전한 전송 프로덕트가 3개의 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)을 포함하는 것을 알 수 있다. 이 때, 하나의 완전한 전송 프로덕트는 하나의 서비스(SERVICE A)에 상응하는 것일 수 있다. 이 때, 코어 레이어 피지컬 레이어 파이프들(PLP #0, PLP #1, PLP #2)은 레이어드 디비전 멀티플렉싱되지 않은 것들일 수 있다.Referring to FIG. 37, it can be seen that one complete transport product includes three core layer physical layer pipes (PLP # 0, PLP # 1, PLP # 2). At this time, one complete transport product may correspond to one service (SERVICE A). At this time, the core layer physical layer pipes (PLP # 0, PLP # 1, PLP # 2) may not be layered division multiplexed.
이 때, 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0)는 하나의 서비스(SERVICE A)의 비디오 데이터에 상응하고, 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)는 상기 서비스(SERVICE A)의 첫 번째 오디오 데이터에 상응하고, 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)는 상기 서비스(SERVICE A)의 두 번째 오디오 데이터에 상응할 수 있다.At this time, the first core layer physical layer pipe (PLP # 0) corresponds to the video data of one service (SERVICE A), the second core layer physical layer pipe And the third core layer physical layer pipe (PLP # 2) corresponds to the second audio data of the service (SERVICE A).
하나의 완전한 전송 프로덕트를 구성하는 코어 레이어 피지컬 레이어 파이프마다 상응하는 데이터의 특성이 상이하므로, 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0)는 CDL 오프(OFF)인 하이브리드 타임 인터리빙 모드에 상응하고, 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)는 CDL 온(ON)인 하이브리드 타임 인터리빙 모드에 상응하고, 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)는 CDL 온(ON)인 타임 인터리빙 모드에 상응할 수 있다. 이 때, 도 37에 도시된 바와 같이 코어 레이어 피지컬 레이어 파이프(PLP #1)의 타임 인터리빙 유닛(NIU)은 3이고, 코어 레이어 피지컬 레이어 파이프(PLP #2)의 타임 인터리빙 유닛(NIU)은 4일 수 있다.The first core layer physical layer pipe (PLP # 0) corresponds to the hybrid time interleaving mode in which the CDL is off (OFF) because the characteristics of corresponding data are different for each core layer physical layer pipe constituting one complete transmission product, The second core layer physical layer pipe (PLP # 1) corresponds to the hybrid time interleaving mode in which the CDL is ON (ON), the third core layer physical layer pipe (PLP # 2) corresponds to the CDL ON Can be corresponding. At this time, a time interleaving unit (N IU) of the core layer, the physical layer pipe (PLP # 1) as shown in Figure 37 is 3, the core layer, time interleaving unit (N IU) of a physical layer pipe (PLP # 2) May be four.
하나의 완전한 전송 프로덕트를 이루는 코어 레이어 피지컬 레이어 파이프들 중 일부는 인트라-서브프레임 인터리빙에 상응하고 일부는 인터-서브프레임 인터리빙에 상응하는 경우, 인트라-서브프레임 인터리빙에 상응하는 코어 레이어 피지컬 레이어 파이프는 즉시 디코딩되고, 인터-서브프레임 인터리빙에 상응하는 코어 레이어 피지컬 레이어 파이프는 다른 서브프레임을 기다려야 할 수 있다.If some of the core layer physical layer pipes that make up one complete transport product correspond to intra-subframe interleaving and some correspond to inter-subframe interleaving, then the core layer physical layer pipe corresponding to intra- And the core layer physical layer pipe corresponding to the inter-subframe interleaving may have to wait for another subframe.
나아가, 코어 레이어 피지컬 레이어 파이프들이 인터-서브프레임 인터리빙을 사용하는 경우에도 이 코어 레이어 피지컬 레이어 파이프들의 타임 인터리빙 유닛(NIU)이 상이하면 디코딩 타이밍이 달라지게 된다.Further, even when the core layer physical layer pipes use inter-subframe interleaving, the decoding timing is different if the time interleaving units (N IU ) of the core layer physical layer pipes differ.
도 37에 도시된 예에서, 첫 번째 피지컬 레이어 파이프(PLP #0)는 인트라 서브프레임 인터리빙에 상응하므로 즉시 디코딩되고, 두 번째 피지컬 레이어 파이프(PLP #1)는 인터-서브프레임 인터리빙에 상응하고 타임 인터리빙 유닛(NIU)이 3이므로 2 서브프레임들을 기다려야 하고, 세 번째 피지컬 레이어 파이프(PLP #2)는 인터-서브프레임 인터리빙에 상응하고 타임 인터리빙 유닛(NIU)이 4이므로 3 서브프레임들을 기다려야 한다.37, the first physical layer pipe (PLP # 0) corresponds to intra subframe interleaving and is immediately decoded, the second physical layer pipe (PLP # 1) corresponds to inter- because the interleaved unit (N IU) three wait for the second sub-frame, and a third physical layer pipe (PLP # 2) are inter-wait a corresponding to the sub-frame interleaving and time interleaving unit (N IU) 4 Since three subframes do.
도 37에 도시된 예에서, 3개의 코어 레이어 피지컬 레이어 파이프들이 다른 디코딩 타이밍을 가진다. 이 때, 서비스(SERVICE A)를 위해 첫 번째 코어 레이어 피지컬 레이어 파이프(PLP #0) 및 두 번째 코어 레이어 피지컬 레이어 파이프(PLP #1)가 세 번째 코어 레이어 피지컬 레이어 파이프(PLP #2)와 동기화되어야 하므로 이들이 3 서브프레임들을 기다려야 하고 이는 불필요한 디코딩 복잡도를 야기한다.In the example shown in FIG. 37, the three core layer physical layer pipes have different decoding timings. At this time, the first core layer physical layer pipe (PLP # 0) and the second core layer physical layer pipe (PLP # 1) are synchronized with the third core layer physical layer pipe (PLP # 2) They must wait for 3 subframes, which results in unnecessary decoding complexity.
디코딩 복잡도를 줄이기 위해, 하나의 특정 완전한 전송 프로덕트(a particular complete delivered product)가 레이어드-디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 전부가 하이브리드 타임 인터리빙 모드를 이용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 전부가 인트라-서브프레임 인터리빙 모드를 사용하거나, 이 코어 레이어 피지컬 레이어 파이프들 전부가 인터-서브프레임 인터리빙 모드를 사용할 수 있다. 즉, 이 코어 레이어 피지컬 레이어 파이프들 전부가 동일한 L1D_plp_HTI_inter_subframe (L1D_plp_HTI_inter_subframe=0은 인트라-서브프레임 인터리빙을 나타내고, L1D_plp_HTI_inter_subframe=1은 인터-서브프레임 인터리빙을 나타냄) 값을 가질 수 있다.To reduce decoding complexity, a particular complete delivered product includes a plurality of core layer physical layer pipes that are not layered-division multiplexed and all of these core layer physical layer pipes are in a hybrid time interleaving mode If used, all of these core layer physical layer pipes may use the intra-subframe interleaving mode, or all of these core layer physical layer pipes may use the inter-subframe interleaving mode. That is, all of these core layer physical layer pipes may have the same value of L1D_plp_HTI_inter_subframe (L1D_plp_HTI_inter_subframe = 0 indicates intra-subframe interleaving, and L1D_plp_HTI_inter_subframe = 1 indicates inter-subframe interleaving).
이 코어 레이어 피지컬 레이어 파이프들을 위해 인터-서브프레임 인터리빙이 사용되는 경우(L1D_plp_HTI_inter_subframe=1), 이 코어 레이어 피지컬 레이어 파이프들 전부는 동일한 타임 인터리빙 유닛(NIU)을 사용할 수 있다.When inter-subframe interleaving is used for these core layer physical layer pipes (L1D_plp_HTI_inter_subframe = 1), all of these core layer physical layer pipes can use the same time interleaving unit (N IU ).
하나의 특정 완전한 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 중 적어도 하나가 노 타임 인터리빙 모드를 사용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 중 하이브리드 타임 인터리빙 모드를 사용하는 것들은 모두 인트라-서브프레임 인터리빙 모드(L1D_plp_HTI_inter_subframe=0)을 사용할 수 있다. 즉, 하나의 특정 완전한 피지컬 레이어 파이프가 레이어드 디비전 멀티플렉싱되지 않는 복수개의 코어 레이어 피지컬 레이어 파이프들을 포함하고 이 코어 레이어 피지컬 레이어 파이프들 중 적어도 하나가 노 타임 인터리빙 모드를 사용하는 경우, 이 코어 레이어 피지컬 레이어 파이프들 중 하이브리드 타임 인터리빙 모드에 상응하는 모든 피지컬 레이어 파이프들에 대하여 인터-서브프레임 인터리빙 모드의 사용이 금지될 수 있다.One particular complete physical layer pipe includes a plurality of core layer physical layer pipes that are not layered division multiplexed and at least one of the core layer physical layer pipes uses a no time interleaving mode, All those using the hybrid time interleaving mode can use the intra-subframe interleaving mode (L1D_plp_HTI_inter_subframe = 0). That is, if one particular complete physical layer pipe includes a plurality of core layer physical layer pipes that are not layered division multiplexed and at least one of the core layer physical layer pipes uses a no-time interleaving mode, The use of the inter-subframe interleaving mode may be prohibited for all of the physical layer pipes corresponding to the hybrid time interleaving mode among the pipes.
도 38은 도 3 또는 도 7에 도시된 타임 인터리버의 일 예를 나타낸 블록도이다.FIG. 38 is a block diagram showing an example of the time interleaver shown in FIG. 3 or 7. FIG.
도 38을 참조하면, 본 발명의 일실시예에 따른 타임 인터리버는 셀 인터리버(3810), 트위스티드 블록 인터리버(3820) 및 컨벌루셔널 딜레이 라인(3830)을 포함한다.Referring to FIG. 38, the time interleaver according to an embodiment of the present invention includes a cell interleaver 3810, a twisted block interleaver 3820, and a convolutional delay line 3830.
셀 인터리버(3810)는 타임 인터리빙 블록 내의 셀들을 인터리빙한다.The cell interleaver 3810 interleaves the cells in the time interleaving block.
이 때, 셀 인터리버(3810)는 FEC 블록들의 입력 셀들을 타임 인터리빙 블록들로 배열할 수 있다. 이 때, 타임 인터리빙 블록은 하나 이상의 FEC 블록들(one or more FEC blocks)로 이루어질 수 있다.In this case, the cell interleaver 3810 may arrange the input cells of the FEC blocks into time interleaving blocks. At this time, the time interleaving block may consist of one or more FEC blocks.
이 때, 타임 인터리빙 블록은 셀 인터리버(3810), 트위스티드 블록 인터리버(3820) 및 컨벌루셔널 딜레이 라인(3830)의 동작을 위한 기본 단위일 수 있다.At this time, the time interleaving block may be a basic unit for the operation of the cell interleaver 3810, the twisted block interleaver 3820 and the convolutional delay line 3830.
이 때, 타임 인터리빙 블록들은 서로 다른 개수의 FEC 블록들을 포함할 수 있다.At this time, the time interleaving blocks may include a different number of FEC blocks.
이 때, 셀 인터리버(3810)는 각FEC 블록 내의 셀들을 인터리빙할 수 있다.At this time, the cell interleaver 3810 can interleave the cells in each FEC block.
이 때, 셀 인터리버(3810)는 FEC 블록을 메모리에 쓰고, 이를 수도-랜덤하게(pseudo-randomly) 읽어서 셀 인터리빙을 수행할 수 있다.At this time, the cell interleaver 3810 writes the FEC block into the memory and reads it pseudo-randomly to perform cell interleaving.
실시예에 따라, 셀 인터리버(3810)는 생략될 수도 있다.Depending on the embodiment, the cell interleaver 3810 may be omitted.
트위스티드 블록 인터리버(3820)는 타임 인터리빙 블록들에 상응하는 인트라-서브프레임 인터리빙을 수행한다.The twisted block interleaver 3820 performs intra-subframe interleaving corresponding to the time interleaving blocks.
컨벌루셔널 딜레이 라인(3830)은 트위스티드 블록 인터리버(3820)의 출력을 이용하여 인터-서브프레임 인터리빙을 수행한다. 즉, 컨벌루셔널 딜레이 라인(3830)은 블록-인터리빙된 타임 인터리빙 블록들을 멀티플 서브프레임들에 걸쳐서 확산(spread)시킨다.The convolutional delay line 3830 performs inter-subframe interleaving using the output of the twisted block interleaver 3820. That is, the convolutional delay line 3830 spreads the block-interleaved time interleaving blocks across multiple sub-frames.
이 때, 트위스티드 블록 인터리버(3820)는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 수행하여 상기 인트라-서브프레임 인터리빙을 수행할 수 있다.At this time, the twisted block interleaver 3820 may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.
이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 트위스티드 블록 인터리버(3820)로부터 가상 셀들(vitual cells)을 제외한 데이터 셀들(data cells)만을 읽어올 수 있다.At this time, the convolutional delay line 3830 can read only data cells excluding the virtual cells from the twisted block interleaver 3820.
이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리버(3820)로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.At this time, the convolutional delay line 3830 may store new virtual cells before each row of the data cells is written from the twisted block interleaver 3820 and before the switches move to the next branch .
이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응하는 것일 수 있다.In this case, the number of new virtual cells are at maximum value (N FEC_TI_MAX) of the number of FEC blocks in a time interleaving block of the interleaved frame in each branch obtained by subtracting the number (N FEC_TI) of FEC blocks in the time interleaving block of the interleaved frame, It may be a corresponding one.
이 때, 새로운 가상 셀들은 상기 타임 인터리빙 장치의 출력으로 출력되지 않을 수 있다.At this time, new virtual cells may not be output to the output of the time interleaving device.
이 때, 컨벌루셔널 딜레이 라인(3830)은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.At this time, the convolutional delay line 3830 includes branches corresponding to the time interleaving unit (N IU ), and the remaining branches of the branches other than the first branch may include one or more FIFO registers.
이 때, 컨벌루셔널 딜레이 라인(3830)은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line 3830 can output only a part of the initial values stored in the FIFO register.
이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.At this time, some of the initial values may correspond to one initialization cell for each of the remaining branches.
도 39는 도 38에 도시된 트위스티드 블록 인터리버의 쓰기 동작을 나타낸 도면이다.39 is a diagram illustrating a write operation of the twisted block interleaver shown in FIG.
도 39를 참조하면, 타임 인터리빙 블록에 포함된 FEC 블록들의 셀들이 컬럼-방향(column-wise) 쓰기 동작에 의하여 메모리에 쓰여지는 것을 알 수 있다.Referring to FIG. 39, it can be seen that the cells of the FEC blocks included in the time interleaving block are written into the memory by a column-wise write operation.
도 40은 도 38에 도시된 트위스티드 블록 인터리버의 읽기 동작을 나타낸 도면이다.40 is a diagram illustrating a read operation of the twisted block interleaver shown in FIG.
도 40을 참조하면, 타임 인터리빙 블록에 포함된 FEC 블록들의 셀들이 대각 방향(diagonal-wise) 읽기 동작에 의하여 메모리로부터 리드되는 것을 알 수 있다.Referring to FIG. 40, it can be seen that the cells of the FEC blocks included in the time interleaving block are read from the memory by a diagonal-wise read operation.
도 39 및 도 40에 도시된 예에서, NFEC_TI_MAX는 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값을 나타내고, Nr은 각 FEC 블록에 포함된 셀들의 수를 나타낸다.In the example shown in FIGS. 39 and 40, N FEC_TI_MAX represents a maximum value of the number of FEC blocks in the time interleaving block of the interleaving frame, and N r represents the number of cells included in each FEC block.
도 39 및 40을 통하여 살펴본 바와 같이, 트위스티드 블록 인터리버는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 수행하여 상기 인트라-서브프레임 인터리빙을 수행할 수 있다.39 and 40, the twisted block interleaver may perform the intra-subframe interleaving by performing a column-wise write operation and a diagonal-wise read operation.
이 때, 트위스티드 블록 인터리버는 도 40에 도시된 바와 같이 리딩 프로세스 동안 가상 FEC 셀들을 스킵(skip)할 수 있다.At this time, the twisted block interleaver may skip the virtual FEC cells during the reading process as shown in FIG.
도 41은 도 38에 도시된 컨벌루셔널 딜레이 라인의 일 예를 나타낸 블록도이다.41 is a block diagram showing an example of the convolutional delay line shown in Fig.
도 41을 참조하면, 본 발명의 일실시예에 따른 컨벌루셔널 딜레이 라인은 NIU개의 브랜치들로 이루어진다. 즉, 컨벌루셔널 딜레이 라인은 타임 인터리빙 블록을 NIU개의 인터리빙 유닛들로 나누고(spit), 이 인터리빙 유닛들을 NIU 서브프레임들에 걸쳐서 분산시킨다.Referring to FIG. 41, a convolutional delay line according to an embodiment of the present invention includes N IU branches. That is, the convolutional delay line divides the time interleaving block into N IU interleaving units and distributes these interleaving units over N IU sub-frames.
스위치 S0는 트위스티드 블록 인터리버를 컨벌루셔널 딜레이 라인에 연결시킬 수 있다. 스위치 S1은 컨벌루셔널 딜레이 라인을 도 3이나 도 7에 도시된 프레임 빌더와 같은 프레이밍 블록과 연결시킬 수 있다.The switch S 0 can couple the twisted block interleaver to the convolutional delay line. The switch S 1 may couple the convolutional delay line with a framing block such as the frame builder shown in FIG. 3 or FIG.
이 때, 스위치들(S0 및 S1)의 움직임은 동기될 수 있다. 즉, 스위치들은 항상 컨벌루셔널 딜레이 라인의 동일한 브랜치들을 포인팅할 수 있다.At this time, the movements of the switches S 0 and S 1 can be synchronized. That is, the switches can always point to the same branches of the convolutional delay line.
스위치들은 컨벌루셔널 딜레이 라인의 마지막 브랜치에서 다시 첫 번째 브랜치로 이동할 수 있다.The switches can be moved from the last branch of the convolutional delay line back to the first branch.
두 스위치들(S0 및 S1)은 NFEC_TI 데이터 셀들과 (NFEC_TI_MAX - NFEC_TI) 가상 셀들로 이루어진 NFEC_TI_MAX 셀들이 컨벌루셔널 딜레이 라인으로 쓰여졌을 때, 컨벌루셔널 딜레이 라인의 브랜치 n (0 <= n < NIU-1인 정수)에서 바로 후속하는 브랜치 n+1으로 움직일 수 있다. 이 때, NFEC_TI_MAX는 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값을 나타내고, NFEC_TI는 인터리빙 프레임의 타임 인터리빙 블록 내의 데이터에 상응하는 FEC 블록들의 개수를 나타내고, NIU는 타임 인터리빙 유닛을 나타낼 수 있다. 이 때, (NFEC_TI_MAX - NFEC_TI) 가상 셀들은 트위스티드 블록 인터리버로부터 읽어진 것이 아니라 컨벌루셔널 딜레이 라인을 위한 새로운 가상 셀들일 수 있다. 즉, 새로운 가상 셀들은 트위스티드 블록 인터리버와는 무관한 것일 수 있고, 컨벌루셔널 딜레이 라인에서 새롭게 생성된 것일 수 있다.The two switches S 0 and S 1 are connected to a branch n (n) of the convolutional delay line when N FEC_TI_MAX cells consisting of N FEC_TI data cells and N FEC_TI_MAX - N FEC_TI virtual cells are written as the convolutional delay line 0 < = n < N IU -1) to the succeeding branch n + 1. N FEC_TI_MAX represents a maximum value of the number of FEC blocks in a time interleaving block of an interleaving frame, N FEC_TI represents a number of FEC blocks corresponding to data in a time interleaving block of an interleaving frame, N IU represents a time interleaving unit Lt; / RTI > At this time, the (N FEC_TI_MAX - N FEC_TI ) virtual cells may not be read from the twisted block interleaver but may be new virtual cells for the convolutional delay line. That is, the new virtual cells may be independent of the twisted block interleaver and may be newly generated in the convolutional delay line.
이 때, 두 스위치들(S0 및 S1)은 매 서브프레임의 시작에서 컨벌루셔널 딜레이 라인의 첫 번째 브랜치(브랜치 0)로 리셋될 수 있다.At this time, both switches S 0 and S 1 may be reset to the first branch (branch 0) of the convolutional delay line at the beginning of each sub-frame.
이 때, 가상 셀들은 트위스티드 블록 인터리버로부터 읽히지 않을 수 있고, 컨벌루셔널 딜레이 라인으로 전달되지 않을 수 있다.At this time, the virtual cells may not be read from the twisted block interleaver and may not be delivered to the convolutional delay line.
그러나, NFEC_TI 데이터 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여진 후 스위치들(S0 및 S1)이 컨벌루셔널 딜레이 라인의 다음 브랜치로 이동하기 전에, 컨벌루셔널 딜레이 라인을 위한 (NFEC_TI_MAX - NFEC_TI) 새로운 가상 셀들이 컨벌루셔널 딜레이 라인으로 입력될 수 있다.However, before the N FEC_TI data cells are written to the convolutional delay line from the twisted block interleaver and before the switches S 0 and S 1 move to the next branch of the convolutional delay line, N FEC_TI_MAX - N FEC_TI ) New virtual cells can be input to the convolutional delay line.
이 때, 가상 셀들은 트위스티드 블록 인터리버로부터도, 컨벌루셔널 딜레이 라인으로부터도 타임 인터리버의 출력으로 쓰여지지 않을 수 있다.At this time, the virtual cells may not be written from the twisted block interleaver nor from the convolutional delay line to the time interleaver output.
도 42는 도 38에 도시된 트위스티드 블록 인터리버의 동작의 일 예를 나타낸 도면이다.42 is a diagram showing an example of the operation of the twisted block interleaver shown in FIG.
도 42를 참조하면, FEC 블록들이 포함하는 셀들의 수(Nr)가 8이고, NFEC_TI_MAX가 5이고, NFEC_TI가 3이고, NIU가 2인 경우의 예가 도시되어 있는 것을 알 수 있다.Referring to FIG. 42, it can be seen that an example is shown in which the number of cells (N r ) included in FEC blocks is 8, N FEC_TI_MAX is 5, N FEC_TI is 3, and N IU is 2.
도 42에 도시된 예에서 두 개의 컬럼에 해당하는 가상 셀들이 트위스티드 블록 인터리버에 저장되고, 컬럼 방향 쓰기 및 대각 방향 읽기 동작을 통해 트위스티드 블록 인터리빙이 수행된다.In the example shown in FIG. 42, the virtual cells corresponding to the two columns are stored in the twisted block interleaver, and the twisted block interleaving is performed through the column direction writing and the diagonal direction reading operation.
도 42에 도시된 예에서 트위스티드 블록 인터리버의 출력 메모리에는 가상 셀들이 포함된다.In the example shown in FIG. 42, virtual cells are included in the output memory of the twisted block interleaver.
도 43은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 일 예를 나타낸 도면이다.FIG. 43 is a diagram showing an example of the operation of the convolutional delay line shown in FIG.
도 43을 참조하면, NIU가 2인 경우이므로 컨벌루셔널 딜레이 라인에 2개의 브랜치들이 존재하고, 두 번째 브랜치에 FIFO 레지스터가 포함된 것을 알 수 있다.Referring to FIG. 43, since N IU is 2, it can be seen that there are two branches in the convolutional delay line and a FIFO register in the second branch.
도 43에 도시된 예에서는 트위스티드 블록 인터리버로부터 읽혀진 가상 셀들이 컨벌루셔널 딜레이 라인으로 전달된다.In the example shown in FIG. 43, the virtual cells read from the twisted block interleaver are transferred to the convolutional delay line.
특히, 도 43은 NIU가 2인 경우의 첫 번째 서브프레임 타이밍을 나타내는데, 이 타이밍에는 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들인 것을 알 수 있다.In particular, FIG. 43 shows the first sub-frame timing when N IU is 2, and it can be seen that all the data corresponding to the second branch are values stored in the FIFO register.
이미 설명한 바와 같이, 전송 신호에 가상 셀은 포함되지 않을 수 있다.As already described, a virtual cell may not be included in the transmission signal.
따라서, 도 43에 도시된 메모리의 왼쪽부터 쓰여지고 읽혀진다고 하면, 첫 번째 서브프레임(서브프레임 #1)은 "2, 11, 20, 10, 19, 6, 5, 14, 23, 8, 22, 16"을 전송하고, 두 번째 서브프레임(서브프레임 #2)은 "7, 1, 15, 0, 9, 18, 17, 4, 13, 3, 12, 21"을 전송한다고 볼 수 있다.Therefore, the first subframe (subframe # 1) is read as "2, 11, 20, 10, 19, 6, 5, 14, 23, 8, 22, 1, 15, 0, 9, 18, 17, 4, 13, 3, 12, 21 "in the second subframe (subframe # 2).
도 43에 도시된 예에서는 이전 타이밍(previous timing)에 FIFO 레지스터에 저장되어 있다가 출력되는 I0, I1, ..., I19가 컨벌루셔널 딜레이 라인에 상응하는 메모리의 아래 쪽(5행~8행)에 저장되는 것으로 도시되어 있으나, 실시예에 따라 컨벌루셔널 딜레이 라인에 상응하는 메모리의 2행, 4행, 6행 및 8행에 저장될 수도 있다.In the example shown in FIG. 43, I 0 , I 1 ,..., And I 19 , which are stored in the FIFO register at the previous timing and output, are output to the lower side of the memory corresponding to the convolutional delay line To 8 rows), but may be stored in rows 2, 4, 6 and 8 of the memory corresponding to the convolutional delay line, according to an embodiment.
도 44는 도 43에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 44 shows an example of a decoding process corresponding to the operation shown in FIG.
도 44를 참조하면, 디코딩 과정에 해당하는 타임 디인터리버는 FIFO 레지스터를 통하여 두 개의 서브프레임들로부터 도 44에 도시된 메모리 데이터(CDL memory state including virtual cells)를 복원할 수 있다. 나아가, 타임 디인터리버는 메모리 데이터로부터 트위스티드 블록 디인터리버로 입력되는 데이터(writing order to TBDI memory)를 복원할 수 있다.Referring to FIG. 44, the time deinterleaver corresponding to the decoding process can recover the memory data (CDL memory state including virtual cells) shown in FIG. 44 from two subframes through the FIFO register. Further, the time deinterleaver can recover the data (writing order to TBDI memory) input from the memory data to the twisted block deinterleaver.
도 44에 도시된 바와 같이, 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 가상 셀들이 전달되는 경우에는 수신기에서 가상 셀들이 흩어져 있는 것을 알 수 있다. 이 때, 수신기는 가상 셀들의 쓰기 과정을 알아야 한다.As shown in FIG. 44, when the virtual cells are transferred from the twisted block interleaver to the convolutional delay line, it can be seen that the virtual cells are scattered in the receiver. At this time, the receiver must know the writing process of the virtual cells.
즉, 수신기의 역 컨벌루셔널 딜레이 라인은 가상 셀들의 위치 정보를 필요로 하고 이는 디코딩에서의 복잡도와 메모리를 증가시키는 원인이 된다.That is, the inverted convolutional delay line of the receiver requires the location information of the virtual cells, which causes the complexity in decoding and the memory to be increased.
도 45는 도 42에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 45 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
도 45를 참조하면, 가상 셀들의 위치를 알아야 정확한 트위스티드 블록 디인터리빙이 가능한 것을 알 수 있다. 즉, 수신기의 타임 디인터리버에서 정확한 트위스티드 블록 디인터리빙을 수행하려면 가상 셀들의 위치를 알거나 적어도 각 행에 포함되어야 할 가상 셀들의 개수를 알고 있어야 한다.Referring to FIG. 45, it can be seen that precise twisted block de-interleaving is possible by knowing the positions of the virtual cells. That is, in order to perform accurate twisted block de-interleaving in the time deinterleaver of the receiver, it is necessary to know the positions of the virtual cells or at least know the number of virtual cells to be included in each row.
이와 같이 도 42 내지 도 45를 통하셔 설명한 실시예에서는 타임 디인터리버에서 가상 셀들의 위치를 알고 있어야 하므로 디코딩 복잡도가 증가하는 문제가 있다.As described above, in the embodiment described with reference to FIG. 42 through FIG. 45, there is a problem that the decoding complexity increases because the time deinterleaver must know the positions of the virtual cells.
도 46은 도 38에 도시된 트위스티드 블록 인터리버의 동작의 다른 예를 나타낸 도면이다.46 is a diagram showing another example of the operation of the twisted block interleaver shown in FIG.
도 46을 참조하면, 도 42에 도시된 예와 달리, 도 46에 도시된 예에서는 트위스티드 블록 인터리버로부터의 읽기 프로세스 동안 가상 FEC 블록들에 속하는 가상 셀들이 스킵되는 것을 알 수 있다.Referring to FIG. 46, unlike the example shown in FIG. 42, in the example shown in FIG. 46, it can be seen that virtual cells belonging to virtual FEC blocks are skipped during the read process from the twisted block interleaver.
즉, 도 46에 도시된 예에서 트위스티드 블록 인터리버는 데이터에 상응하는 데이터 셀들만을 출력하고, 가상 셀들은 출력하지 않을 수 있다.That is, in the example shown in FIG. 46, the twisted block interleaver outputs only the data cells corresponding to the data, and the virtual cells may not output.
도 47은 도 38에 도시된 컨벌루셔널 딜레이 라인의 동작의 다른 예를 나타낸 도면이다.Fig. 47 is a diagram showing another example of the operation of the convolutional delay line shown in Fig.
도 47을 참조하면, 도 47에 도시된 예에서는 가상 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여지지 않는 것을 알 수 있다.Referring to FIG. 47, in the example shown in FIG. 47, it can be seen that virtual cells are not written from the twisted block interleaver into the convolutional delay line.
즉, 컨벌루셔널 딜레이 라인은 트위스티드 블록 인터리버로부터 가상 셀들을 제외한 데이터 셀들만을 읽어와서 저장하고, 그 후에 새로운 가상 셀을 생성하여 저장함으로써 가상 셀들이 분산되지 않도록 할 수 있다.That is, the convolutional delay line reads and stores only the data cells excluding the virtual cells from the twisted block interleaver, and then creates and stores new virtual cells so that the virtual cells are not dispersed.
이 때, 메모리가 FIFO(First-In-First-Out) 방식으로 동작할 때, 도 47에 도시된 데이터들은 왼쪽에서부터 먼저 읽히고 쓰여지는 것으로 볼 수 있다. 다만, 도 47에 도시된 예에서 X로 표시된 가상 셀들은 메모리에 가장 나중에 쓰여지는 것일 수 있다. 즉, 도 47에 도시된 예에서 컨벌루셔널 딜레이 라인에 해당하는 메모리에 쓰여지는 순서는 2, 11, 20, X, X, 19, 6, 15, X, X, 5, 14, 23, X, X, ...일 수 있다.At this time, when the memory operates in the first-in-first-out (FIFO) mode, the data shown in FIG. 47 can be read and written from the left. However, the virtual cells indicated by X in the example shown in Fig. 47 may be the last written to the memory. That is, in the example shown in FIG. 47, the order written to the memory corresponding to the convolutional delay line is 2, 11, 20, X, X, 19, 6, 15, X, X, , X, ....
이 때, 데이터 셀들이 트위스티드 블록 인터리버로부터 컨벌루셔널 딜레이 라인으로 쓰여질 때, 가상 셀들은 컨벌루셔널 딜레이 라인의 맨 왼쪽의 (NFEC_TI_MAX - NFEC_TI) 컬럼에 상응하여 저장될 수 있다.At this time, when the data cells are written from the twisted block interleaver to the convolutional delay line, the virtual cells may be stored corresponding to the leftmost (N FEC_TI_MAX - N FEC_TI ) column of the convolutional delay line.
도 47도 도 43과 마찬가지로 NIU가 2인 경우의 첫 번째 서브프레임 타이밍을 나타내는데, 이 타이밍에는 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들인 것을 알 수 있다.Similarly to FIG. 43, FIG. 47 shows the first sub-frame timing when N IU is 2, and it can be seen that all the data corresponding to the second branch are values stored in the FIFO register.
이 때, 전송 신호에 가상 셀은 포함되지 않을 수 있다.At this time, the virtual cell may not be included in the transmission signal.
따라서, 도 47에 도시된 메모리의 왼쪽부터 쓰여지고 읽혀진다고 하면(가상 셀 제외), 첫 번째 서브프레임(서브프레임 #1)은 "2, 11, 20, 19, 6, 15, 5, 14, 23, 13, 22, 16"을 전송하고, 두 번째 서브프레임(서브프레임 #2)은 "7, 1, 10, 0, 9, 18, 8, 17, 4, 3, 12, 21"을 전송한다고 볼 수 있다.Therefore, if it is written and read from the left side of the memory shown in Fig. 47 (except for the virtual cell), the first subframe (subframe # 1) is "2, 11, 20, 19, 6, 15, 5, 1, 10, 0, 9, 18, 8, 17, 4, 3, 12, 21 ", and the second subframe (subframe # 2) can see.
도 47에 도시된 예에서는 이전 타이밍(previous timing)에 FIFO 레지스터에 저장되어 있다가 출력되는 I0, I1, ..., I19가 컨벌루셔널 딜레이 라인에 상응하는 메모리의 아래 쪽(5행~8행)에 저장되는 것으로 도시되어 있으나, 실시예에 따라 컨벌루셔널 딜레이 라인에 상응하는 메모리의 2행, 4행, 6행 및 8행에 저장될 수도 있다.In the example shown in FIG. 47, I 0 , I 1 ,..., I 19 , which are stored in the FIFO register at the previous timing and output, are output to the lower side of the memory corresponding to the convolutional delay line To 8 rows), but may be stored in rows 2, 4, 6 and 8 of the memory corresponding to the convolutional delay line, according to an embodiment.
도 43 및 도 47에 도시된 예에서 컨벌루셔널 딜레이 라인에 상응하는 메모리는 설명의 편의를 위해서 도시한 것으로, 실시예에 따라 컨벌루셔널 딜레이 라인에는 별도의 출력 메모리가 포함되지 않을 수도 있다.In the example shown in FIGS. 43 and 47, the memory corresponding to the convolutional delay line is shown for convenience of explanation, and according to the embodiment, the convolutional delay line may not include a separate output memory.
도 48은 도 47에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 48 is a diagram showing an example of a decoding process corresponding to the operation shown in FIG.
도 48을 참조하면, 디코딩 과정에 해당하는 타임 디인터리버는 FIFO 레지스터를 통하여 두 개의 서브프레임들로부터 도 48에 도시된 메모리 데이터(CDL memory state including virtual cells)를 복원할 수 있다. 나아가, 타임 디인터리버는 메모리 데이터로부터 트위스티드 블록 디인터리버로 입력되는 데이터(writing order to TBDI memory)를 복원할 수 있다. 도 44의 경우와 달리, 도 48에 도시된 예에서는 역 컨벌루셔널 딜레이 라인의 디코딩 과정에서 가상 셀들의 위치가 알려지고, 가상 셀들이 흩어지지 않는 것을 알 수 있다.Referring to FIG. 48, the time deinterleaver corresponding to the decoding process can recover the memory data (CDL memory state including virtual cells) shown in FIG. 48 from two subframes through the FIFO register. Further, the time deinterleaver can recover the data (writing order to TBDI memory) input from the memory data to the twisted block deinterleaver. Unlike the case of FIG. 44, in the example shown in FIG. 48, the position of the virtual cells is known in the decoding process of the inverted convolutional delay line, and the virtual cells are not scattered.
따라서, 도 44의 경우보다 도 48의 경우에 디코딩 복잡도가 낮아진다.Therefore, the decoding complexity is lowered in the case of FIG. 48 than in the case of FIG.
도 49는 도 46에 도시된 동작에 상응하는 디코딩 과정의 일 예를 나타낸 도면이다.FIG. 49 is a diagram illustrating an example of a decoding process corresponding to the operation shown in FIG.
도 49를 참조하면, 가상 셀들을 제외하고 트위스티드 블록 디인터리빙의 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작의 역과정이 수행되므로 도 45의 경우보다 간단하게 디인터리빙이 가능한 것을 알 수 있다.Referring to FIG. 49, the inverse process of the column-wise write operation and the diagonal-wise read operation of the twisted block deinterleaving is performed except for the virtual cells, It can be seen that deinterleaving is possible.
도 50은 컨벌루셔널 딜레이 라인에 포함된 FIFO 레지스터 초기값들을 나타낸 도면이다.50 is a diagram showing initial values of FIFO registers included in the convolutional delay line.
도 50을 참조하면, NIU가 2인 경우의 첫 번째 서브프레임 타이밍에 두 번째 브랜치에 상응하는 데이터들은 모두 FIFO 레지스터에 저장되어 있던 값들(5010)인 것을 알 수 있다.Referring to FIG. 50, it can be seen that the data corresponding to the second branch in the first sub frame timing when N IU is 2 are all the values 5010 stored in the FIFO register.
이 때, 컨벌루셔널 딜레이 라인은 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line can output only a part of the initial values stored in the FIFO register.
이 때, 초기값들 중 일부는 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.At this time, some of the initial values may correspond to one initialization cell, for each of the remaining branches except the first one of the branches corresponding to the time interleaving unit (N IU ).
즉, FIFO 레지스터에 저장되어 있던 값들(5010) 중 행별로 하나씩의 셀들만이 출력되고 나머지 셀들은 출력되지 않을 수 있다.That is, only one cell may be output per row among the values 5010 stored in the FIFO register, and the remaining cells may not be output.
실시예에 따라, 트위스티드 블록 인터리버(TBI) 및 컨벌루셔널 딜레이 라인(CDL)에 상응하는 메모리들이 FIFO 방식으로 동작하고, 이 메모리들에 대한 읽기 및 쓰기가 오른쪽부터 왼쪽으로 수행될 수 있다. 이 경우, 도 50에 도시된 것과 달리 트위스티드 블록 인터리버 메모리의 첫 행은 오른쪽부터 왼쪽으로 2, 11 및 20을 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 7, 1, 10을 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 19, 6, 15를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 0, 9, 18을 저장하고, 다섯 번째 행은 오른쪽부터 왼쪽으로 5, 14, 23을 저장하고, 여섯 번째 행은 오른쪽부터 왼쪽으로 8, 17, 4를 저장하고, 일곱 번째 행은 오른쪽부터 왼쪽으로 13, 22, 16을 저장하고, 여덟 번째 행은 오른쪽부터 왼쪽으로 3, 12, 21을 저장할 수 있다.According to an embodiment, memories corresponding to a twisted block interleaver (TBI) and a convolutional delay line (CDL) operate in a FIFO fashion and read and write operations to these memories can be performed from right to left. In this case, the first row of the twisted block interleaver memory stores 2, 11, and 20 from right to left, the second row stores 7, 1, and 10 from right to left, The row stores 19, 6, and 15 from right to left, the fourth row stores 0, 9, and 18 from right to left, the fifth row stores 5, 14, and 23 from right to left, The second row stores 8, 17, and 4 from right to left, the seventh row stores 13, 22, and 16 from right to left, and the eighth row stores 3, 12, and 21 from right to left .
이 때, 도 50에 도시된 FIFO 레지스터에 대한 읽기 및 쓰기도 오른쪽부터 왼쪽으로 수행될 수 있다. 이 때, FIFO 레지스터의 첫 행이 오른쪽부터 왼쪽으로 I0, X, X, X, X로 초기화되고, 두 번째 행이 오른쪽부터 왼쪽으로 I1, X, X, X, X로 초기화되고, 세 번째 행이 오른쪽부터 왼쪽으로 I2, X, X, X, X로 초기화되고, 네 번째 행이 오른쪽부터 왼쪽으로 I3, X, X, X, X로 초기화될 수 있다.At this time, reading and writing of the FIFO register shown in FIG. 50 can also be performed from right to left. The first row of the FIFO register is initialized to I 0 , X, X, X, X from right to left, the second row is initialized from right to left I 1 , X, X, X, The second row may be initialized from right to left by I 2 , X, X, X, X, and the fourth row may be initialized from right to left by I 3 , X, X, X,
도 50에 도시된 예에서, 컨벌루셔널 딜레이 라인에 상응하는 메모리는 컨벌루셔널 딜레이 라인의 출력을 설명하기 위한 개념적인 것일 수 있고, 실시예에 따라 컨벌루셔널 딜레이 라인에는 별도의 출력 메모리가 포함되지 않을 수도 있다.In the example shown in FIG. 50, the memory corresponding to the convolutional delay line may be conceptual to illustrate the output of the convolutional delay line, and depending on the embodiment, the convolutional delay line may have a separate output memory May not be included.
첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리(CDL memory)에 트위스티드 블록 인터리버에 상응하는 메모리의 첫 번째 행에 저장되어 있던 데이터(20, 11, 2), 세 번째 행에 저장되어 있던 데이터(15, 6, 19), 다섯 번째 행에 저장되어 있던 데이터(23, 14, 5), 일곱 번째 행에 저장되어 있던 데이터(16, 22, 13) 및 FIFO 레지스터에 초기화되어 있던 값들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리에 FIFO 레지스터에 초기화되어 있던 데이터가 저장될 수 있다. 즉, 첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 첫 번째 행에 오른쪽부터 왼쪽으로 2, 11, 20이 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 세 번째 행에 오른쪽부터 왼쪽으로 19, 6, 15가 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 다섯 번째 행에 오른쪽부터 왼쪽으로 5, 14, 23이 저장되고 새로운 두 개의 가상 셀들 X, X가 저장될 수 있다. 컨벌루셔널 딜레이 라인에 상응하는 메모리의 일곱 번째 행에 오른쪽부터 왼쪽으로 13, 22, 16, X, X가 저장될 수 있다.At the timing corresponding to the first sub-frame, the data (20, 11, 2) stored in the first row of the memory corresponding to the twisted block interleaver in the memory (CDL memory) corresponding to the convolutional delay line, Data 15, 6, and 19 stored in the fifth row, data 23, 14, and 5 stored in the fifth row, data 16, 22, and 13 stored in the seventh row, The stored values can be stored. At this time, the data that has been initialized in the FIFO register can be stored in the memory corresponding to the convolutional delay line. That is, at the timing corresponding to the first sub-frame, 2, 11, 20 from right to left are stored in the first row of memory corresponding to the convolutional delay line, and two new virtual cells X, X can be stored have. The third row of memory, corresponding to the convolutional delay line, stores 19, 6, and 15 from right to left, and two new virtual cells X, X can be stored. In the fifth row of memory corresponding to the convolutional delay line, 5, 14, 23 from right to left are stored and two new virtual cells X, X can be stored. The 7th row of memory corresponding to the convolutional delay line can store 13, 22, 16, X, X from right to left.
이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 두 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I0)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 네 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I1)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 여섯 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I2)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다. 이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 여덟 번째 행에는 맨 오른쪽에 하나의 초기화 셀(I3)이 저장되고, 이후 4개의 가상 셀들이 저장될 수 있다.At this time, in the second row of the memory corresponding to the convolutional delay line, one initial cell I 0 is stored on the far right, and then four virtual cells can be stored. At this time, in the fourth row of the memory corresponding to the convolutional delay line, one initial cell I 1 is stored on the far right, and then four virtual cells can be stored. At this time, in the sixth row of the memory corresponding to the convolutional delay line, one initial cell (I 2 ) is stored on the far right, and then four virtual cells can be stored. At this time, in the eighth row of the memory corresponding to the convolutional delay line, one initial cell (I 3 ) is stored on the far right, and then four virtual cells can be stored.
즉, 첫 번째 서브프레임에 상응하는 타이밍에, 컨벌루셔널 딜레이 라인에 상응하는 메모리의 첫 번째 행은 오른쪽부터 왼쪽으로 2, 11, 20, X, X를 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 I0, X, X, X, X를 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 19, 6, 15, X, X를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 I1, X, X, X, X를 저장하고, 다섯 번째 행은 오른쪽부터 왼쪽으로 5, 14, 23, X, X를 저장하고, 여섯 번째 행은 오른쪽부터 왼쪽으로 I2, X, X, X, X를 저장하고, 일곱 번째 행은 오른쪽부터 왼쪽으로 13, 22, 16, X, X를 저장하고, 여덟 번째 행은 오른쪽부터 왼쪽으로 I3, X, X, X, X를 저장할 수 있다. 이 때, X는 가상 셀을 나타낼 수 있다. 이 때, 도 50에 도시된 FIFO 레지스터의 첫 번째 행은 오른쪽부터 왼쪽으로 7, 1, 10, X, X를 저장하고, 두 번째 행은 오른쪽부터 왼쪽으로 0, 9, 18, X, X를 저장하고, 세 번째 행은 오른쪽부터 왼쪽으로 8, 17, 4, X, X를 저장하고, 네 번째 행은 오른쪽부터 왼쪽으로 3, 12, 21, X, X를 저장할 수 있다.That is, at the timing corresponding to the first sub-frame, the first row of memory corresponding to the convolutional delay line stores 2, 11, 20, X, X from right to left, and the second row stores from right to left as I 0, X, X, X, stores the X, and the third row from right to left 19, 6, 15, X, stores the X and fourth line from right to left I 1, X, X , X, X, the fifth row stores 5, 14, 23, X, X from right to left, the sixth row stores I 2 , X, X, X, X from right to left , The seventh row stores 13, 22, 16, X, X from right to left, and the eighth row stores I 3 , X, X, X, X from right to left. At this time, X may represent a virtual cell. In this case, the first row of the FIFO register shown in FIG. 50 stores 7, 1, 10, X, X from right to left, and the second row stores 0, 9, 18, X, X from right to left The third row stores 8, 17, 4, X, X from right to left, and the fourth row stores 3, 12, 21, X, X from right to left.
이 때, 컨벌루셔널 딜레이 라인에 상응하는 메모리에 저장된 가상 셀은 타임 인터리버 출력으로 출력되지 않을 수 있다. 즉, 첫 번째 서브프레임은 "2, 11, 20, I0, 19, 6, 15, I1, 5, 14, 23, I2, 13, 22, 16, I3"을 전송하고, 두 번째 서브프레임은 "..., 7, 1, 10, ..., 0, 9, 18, ..., 8, 17, 4, ..., 3, 12, 21"을 전송할 수 있다. 이 때, "I0, I1, I2, I3"이 전술한 초기값들 중 일부에 상응하는 것일 수 있다. 이 때, "..."은 트위스티드 블록 인터리버로부터의 다음 타임 인터리빙 블록 출력에 상응하는 것일 수 있다.At this time, the virtual cell stored in the memory corresponding to the convolutional delay line may not be output to the time interleaver output. That is, the first subframe transmits "2, 11, 20, I 0 , 19, 6, 15, I 1 , 5, 14, 23, I 2 , 13, 22, 16, I 3 " The subframe can transmit "..., 7, 1, 10, ..., 0, 9, 18, ..., 8, 17, 4, ..., 3, 12, 21". At this time, "I 0 , I 1 , I 2 , I 3 " may correspond to some of the initial values described above. At this time, " ... " may correspond to the next time interleaving block output from the twisted block interleaver.
도 51은 도 8 또는 도 12에 도시된 타임 디인터리버의 일 예를 나타낸 블록도이다.FIG. 51 is a block diagram showing an example of the time deinterleaver shown in FIG. 8 or FIG.
도 51을 참조하면, 타임 디인터리버는 역 컨벌루셔널 딜레이 라인(5110), 트위스티드 블록 디인터리버(5120) 및 셀 디인터리버(5130)를 포함한다.Referring to FIG. 51, the time deinterleaver includes a reverse reconfigurable delay line 5110, a twisted block deinterleaver 5120, and a cell deinterleaver 5130.
역 컨벌루셔널 딜레이 라인(5110)은 도 38에 도시된 컨벌루셔널 딜레이 라인의 역과정을 수행한다.The inverse convolutional delay line 5110 performs a reverse process of the convolutional delay line shown in FIG.
이 때, 역 컨벌루셔널 딜레이 라인(5110)은 송신 측의 컨벌루셔널 딜레이 라인에서 새롭게 부가된 가상 셀 위치를 예측하고, 예측된 가상 셀 위치에 기반하여 상기 역과정을 수행할 수 있다.At this time, the inverse convolutional delay line 5110 predicts a newly added virtual cell position in the transmitting-side convolutional delay line, and performs the inverse process based on the predicted virtual cell position.
트위스티드 블록 디인터리버(5120)는 도 38에 도시된 트위스티드 블록 인터리버의 역과정을 수행한다.The twisted block deinterleaver 5120 performs an inverse process of the twisted block interleaver shown in FIG.
이 때, 트위스티드 블록 디인터리버(5120)는 데이터 셀들을 복원한 후 새롭게 가상 셀들을 생성하여 저장할 수 있다.At this time, the twisted block deinterleaver 5120 can newly generate and store virtual cells after restoring the data cells.
이 때, 트위스티드 블록 디인터리버(5120)는 송신 측의 컨벌루셔널 딜레이 라인에서 새롭게 부가된 가상 셀 위치를 예측하고, 예측된 가상 셀 위치를 고려하여 상기 역과정을 수행할 수 있다.At this time, the twisted block deinterleaver 5120 predicts the newly added virtual cell position in the communicative delay line of the transmitting side, and performs the inverse process considering the predicted virtual cell position.
이 때, 트위스티드 블록 디인터리버(5120)는 가상 셀들을 제외하고 트위스티드 블록 디인터리빙의 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작의 역과정을 수행할 수 있다.At this time, the twisted block deinterleaver 5120 may perform a reverse process of a column-wise write operation and a diagonal-wise read operation of twisted block deinterleaving excluding virtual cells .
셀 디인터리버(5130)는 도 38에 도시된 셀 인터리버의 역과정을 수행한다.The cell deinterleaver 5130 performs an inverse process of the cell interleaver shown in FIG.
도 52는 본 발명의 일실시예에 따른 타임 인터리빙 방법을 나타낸 동작 흐름도이다.52 is a flowchart illustrating a time interleaving method according to an embodiment of the present invention.
도 52를 참조하면, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 타임 인터리빙 블록 내의 셀들에 상응하는 셀 인터리빙을 수행한다(S5210).Referring to FIG. 52, a time interleaving method according to an embodiment of the present invention performs cell interleaving corresponding to cells in a time interleaving block (S5210).
실시예에 따라, 단계(S5210)는 생략될 수도 있다.Depending on the embodiment, step S5210 may be omitted.
또한, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 인트라-서브프레임 인터리빙에 상응하는 트위스티드 블록 인터리빙을 수행한다(S5220).In addition, the time interleaving method according to an embodiment of the present invention performs twisted block interleaving corresponding to intra-subframe interleaving (S5220).
이 때, 단계(S5220)는 컬럼-방향(column-wise) 쓰기 동작 및 대각-방향(diagonal-wise) 읽기 동작을 이용하여 트위스티드 블록 인터리빙을 수행할 수 있다.In this case, step S5220 may perform twisted block interleaving using a column-wise write operation and a diagonal-wise read operation.
또한, 본 발명의 일실시예에 따른 타임 인터리빙 방법은, 상기 트위스티드 블록 인터리빙의 출력을 이용하여 인터-서브프레임 인터리빙을 수행한다(S5230).In addition, the time interleaving method according to an embodiment of the present invention performs inter-subframe interleaving using the output of the twisted block interleaving (S5230).
이 때, 단계(S5230)는 컨벌루셔널 딜레이 라인을 이용하여 수행될 수 있다.At this time, step S5230 may be performed using a convolutional delay line.
이 때, 컨벌루셔널 딜레이 라인은 상기 트위스티드 블록 인터리빙에 상응하는 가상 셀들을 제외한 데이터 셀들만을 읽어올 수 있다.At this time, the convolutional delay line can read only the data cells excluding the virtual cells corresponding to the twisted block interleaving.
이 때, 컨벌루셔널 딜레이 라인은 상기 데이터 셀들의 각 행이 상기 트위스티드 블록 인터리빙의 출력으로부터 쓰여진 후, 다음 브랜치로 스위치들이 움직이기 전에 새로운 가상 셀들(new virtual cells)을 저장할 수 있다.At this time, the convolutional delay line may store new virtual cells before the switches move to the next branch after each row of the data cells is written from the output of the twisted block interleaving.
이 때, 새로운 가상 셀들은 각 브랜치에서 인터리빙 프레임의 타임 인터리빙 블록 내의 FEC 블록들의 수의 최대값(NFEC_TI_MAX)에서 상기 인터리빙 프레임의 상기 타임 인터리빙 블록 내의 FEC 블록들의 수(NFEC_TI)를 뺀 개수에 상응하는 것일 수 있다.In this case, the number of new virtual cells are at maximum value (N FEC_TI_MAX) of the number of FEC blocks in a time interleaving block of the interleaved frame in each branch obtained by subtracting the number (N FEC_TI) of FEC blocks in the time interleaving block of the interleaved frame, It may be a corresponding one.
이 때, 새로운 가상 셀들은 상기 인터-서브프레임 인터리빙의 출력으로 출력되지 않을 수 있다.At this time, new virtual cells may not be output as the output of the inter-subframe interleaving.
이 때, 컨벌루셔널 딜레이 라인은 타임 인터리빙 유닛(NIU)에 상응하는 브랜치들을 포함하고, 상기 브랜치들 중 첫 번째 브랜치를 제외한 나머지 브랜치들은 하나 이상의 FIFO 레지스터를 포함할 수 있다.At this time, the convolutional delay line includes branches corresponding to a time interleaving unit (N IU ), and the remaining branches of the branches other than the first branch may include one or more FIFO registers.
이 때, 컨벌루셔널 딜레이 라인은 상기 FIFO 레지스터에 저장되어 있던 초기값들 중 일부만을 출력할 수 있다.At this time, the convolutional delay line can output only a part of the initial values stored in the FIFO register.
이 때, 초기값들 중 일부는 상기 나머지 브랜치들 각각에 대하여, 하나의 초기화 셀(initialization cell)에 상응하는 것일 수 있다.At this time, some of the initial values may correspond to one initialization cell for each of the remaining branches.
도 52에 상응하는 방식으로 본 발명의 일실시예에 따른 타임 디인터리빙 방법이 제공될 수 있다.A method of time deinterleaving according to an embodiment of the present invention can be provided in a manner corresponding to FIG.
예를 들어, 본 발명의 일실시예에 따른 타임 디인터리빙 방법은, 단계(S5230)의 역과정에 상응하는 인터-서브프레임 디인터리빙을 수행하는 단계 및 단계(S5220)의 역과정에 상응하는 트위스티드 블록 디인터리빙을 수행하는 단계를 포함할 수 있다. 이 때, 본 발명의 일실시예에 따른 타임 디인터리빙 방법은 단계(S5210)의 역과정에 상응하는 셀 디인터리빙을 수행하는 단계를 더 포함할 수도 있다.For example, a time deinterleaving method according to an embodiment of the present invention includes performing inter-subframe deinterleaving corresponding to an inverse process of step S5230 and performing a deinterleaving process corresponding to the inverse process of step S5220, And performing block de-interleaving. At this time, the time deinterleaving method according to an embodiment of the present invention may further include performing cell de-interleaving corresponding to an inverse process of step S5210.
피지컬 레이어 파이프의 사이즈 정보 및 시작 위치 정보는 타임 인터리빙 이후를 기준으로 생성될 수 있다. 이 때, 사이즈 정보 및 시작 위치 정보는 현재 서브프레임 내에서 고려되는 것으로 볼 수 있다.Size information and start position information of the physical layer pipe may be generated based on time interleaving. At this time, the size information and the start position information can be regarded as being considered in the current subframe.
레이어드 디비전 멀티플렉싱이 적용되는 경우, 코어 레이어 셀들 및 인핸스드 레이어 셀들은 타임 인터리빙 프로세스 이전에 결합된다(combined or super-positioned). 이 때, 코어 레이어 피지컬 레이어 파이프에 대한 인핸스드 레이어 피지컬 레이어 파이프들의 상대적인 위치(relative position)는 타임 인터리빙 이전에 계산되는 것이 인핸스드 레이어 피지컬 레이어 파이프를 쉽게 복원하는데 유리할 수 있다. 디코더에서 레이어드 디비전 멀티플렉싱된 데이터 셀들로부터의 코어 레이어 데이터 셀들의 캔슬레이션(cancellation) 프로세스는 타임 디인터리빙 이후(after time deinterleaving)에 수행된다.When layered division multiplexing is applied, the core layer cells and the enhanced layer cells are combined or super-positioned before the time interleaving process. At this time, the relative position of the enhanced layer physical layer pipes to the core layer physical layer pipe may be advantageous for easily recovering the enhanced layer physical layer pipe, which is calculated before time interleaving. The cancellation process of the core layer data cells from the layered division multiplexed data cells at the decoder is performed after time deinterleaving.
타임 인터리빙 및 서브프레임으로의 맵핑(cell multiplexing) 두 가지는 모두 인핸스드 레이어 피지컬 레이어 파이프들이 결합된 코어 레이어 피지컬 레이어 파이프만을 위하여 적용될 수 있다.Both time interleaving and cell multiplexing can be applied only to the core layer physical layer pipe to which the enhanced layer physical layer pipes are combined.
수신기 측(demodulator)에서, 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)는 원하는 코어 레이어 피지컬 레이어 파이프를 선택하기 위해 사용될 수 있다. 즉, 사이즈 정보 및 시작 위치 정보는 타임 디인터리버의 입력으로 사용할 코어 레이어 피지컬 레이어 파이프의 데이터 셀들을 찾는데 사용될 수 있다.In the receiver side (demodulator), size information (L1D_plp_size) and start position information (L1D_plp_start) can be used to select the desired core layer physical layer pipe. That is, the size information and the start position information can be used to find the data cells of the core layer physical layer pipe to be used as the input of the time deinterleaver.
컨벌루셔널 딜레이 라인 등의 인터-서브프레임 인터리빙이 사용되는 경우, 코어 레이어 피지컬 레이어 파이프의 사이즈 정보(L1D_plp_size)는 타임 인터리빙 이전을 기준으로 계산되느냐 타임 인터리빙 이후를 기준으로 계산되느냐에 따라 다른 값을 가질 수 있다.When inter-subframe interleaving such as a convolutional delay line is used, the size information (L1D_plp_size) of the core layer physical layer pipe is different from the size information (L1D_plp_size) calculated on the basis of before or after time interleaving Lt; / RTI >
이 때, 코어 레이어 피지컬 레이어 파이프의 위치는 타임 인터리빙 이후를 기준으로 계산되는 것이 바람직하다.In this case, the position of the core layer physical layer pipe is preferably calculated based on the time interleaving.
도 53은 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 타임 인터리빙 이전을 기준으로 나타낸 도면이다.FIG. 53 is a diagram showing the layered division multiplexed physical layer pipes based on the time before the time interleaving.
도 53을 참조하면, 1개의 코어 레이어 피지컬 레이어 파이프(PLP #0)와 2개의 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)이 레이어드 디비전 멀티플렉싱된 것을 알 수 있다.53, it can be seen that one core layer physical layer pipe (PLP # 0) and two enhanced layer physical layer pipes (PLP # 1 and PLP # 2) are layered division multiplexed.
도 53의 경우에는 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)의 시작 위치 및 사이즈가 분명하게 식별 가능하다.In the case of FIG. 53, the start position and size of the enhanced layer physical layer pipes PLP # 1 and PLP # 2 can be clearly identified.
도 54는 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 타임 인터리빙 이후를 기준으로 나타낸 도면이다.54 is a diagram showing layered division multiplexed physical layer pipes based on time interleaving after.
도 54를 참조하면, 타임 인터리빙(트위스티드 블록 인터리버만 사용된 하이브리드 타임 인터리빙)이 적용되어 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)의 시작 위치가 변경된 것을 알 수 있다. 도 54의 예에서 타임 인터리빙 이후에도 피지컬 레이어 파이프들의 사이즈 정보 및 코어 레이어 피지컬 레이어 파이프(PLP #0)의 시작 위치 정보는 변하지 않을 수 있다.54, it can be seen that the start positions of the enhanced layer physical layer pipes PLP # 1 and PLP # 2 are changed by applying time interleaving (hybrid time interleaving using only a twisted block interleaver). In the example of FIG. 54, the size information of the physical layer pipes and the start position information of the core layer physical layer pipe (PLP # 0) may not change after time interleaving.
가변 비트 레이트(Variable Bit Rate; VBR)와 함께 컨벌루셔널 딜레이 라인이 사용되는 하이브리드 타임 인터리빙의 경우에는 인핸스드 레이어 피지컬 레이어 파이프의 시작 위치 정보 및 사이즈 정보가 타임 인터리빙 이후에 모두 달라질 수 있다.In the case of hybrid time interleaving in which a convolutional delay line is used together with a variable bit rate (VBR), starting position information and size information of the enhanced layer physical layer pipe may be changed after time interleaving.
예를 들어, 2개의 피지컬 레이어 파이프들(PLP #A, PLP #B)이 TDM되고, VBR과 함께 컨벌루셔널 딜레이 라인을 이용하여 타임 인터리빙되는 경우 다음과 같이 타임 인터리빙 전/후로 사이즈 정보가 달라질 수 있다.For example, when two physical layer pipes PLP #A and PLP #B are TDM and time interleaving is performed using a convolutional delay line together with VBR, the size information changes before and after time interleaving as follows .
- PLP #A: NFEC_TI_MAX = 5, Nr = 8, NIU = 2 -> (time = 0; NFEC_TI = 3), (time = 1; NFEC_TI = 1)- PLP #A: N FEC_TI_MAX = 5, N r = 8, N IU = 2 -> (time = 0; N FEC_TI = 3), (time = 1; N FEC_TI = 1)
- PLP #B: NFEC_TI_MAX = 4, Nr = 10, NIU = 2 -> (time = 0; NFEC_TI = 4), (time = 1; NFEC_TI = 2)- PLP #B: N FEC_TI_MAX = 4, N r = 10, N IU = 2 -> (time = 0; N FEC_TI = 4), (time = 1; N FEC_TI = 2)
- time = 0- time = 0
- Before TI: plp_size(A) = 3 X 8 = 24, plp_size(B) = 4 X 10 = 40- Before TI: plp_size (A) = 3 X 8 = 24, plp_size (B) = 4 X 10 = 40
- After TI: plp_size(A) = 3 X 4 + 1 X 4 = 16, plp_size(B) = 4 X 5 + 1 X 5 = 25- After TI: plp_size (A) = 3 X 4 + 1 X 4 = 16, plp_size (B) = 4 X 5 + 1 X 5 = 25
- time = 1- time = 1
- Before TI: plp_size(A) = 1 X 8 = 8, plp_size(B) = 2 X 10 = 20- Before TI: plp_size (A) = 1 X 8 = 8, plp_size (B) = 2 X 10 = 20
- After TI: plp_size(A) = 1 X 4 + 3 X 4 = 16, plp_size(B) = 2 X 5 + 4 X 5 = 30- After TI: plp_size (A) = 1 X 4 + 3 X 4 = 16, plp_size (B) = 2 X 5 + 4 X 5 = 30
즉, 첫 번째 타이밍(time = 0)에서 피지컬 레이어 파이프(PLP #A)는 FEC 블록들의 수가 3이고, 각 FEC 블록에 포함된 셀들의 수가 8이므로 타임 인터리빙 이전의 피지컬 레이어 파이프(PLP #A)의 사이즈 정보는 3 X 8 = 24가 된다. 첫 번째 타이밍(time = 0)에서 피지컬 레이어 파이프 (PLP #B)는 FEC 블록들의 수가 4이고, 각 FEC 블록에 포함된 셀들의 수가 10이므로 타임 인터리빙 이전의 피지컬 레이어 파이프(PLP #B)의 사이즈 정보는 4 X 10 = 40이 된다.That is, at the first timing (time = 0), the physical layer pipe (PLP #A) has the number of FEC blocks 3 and the number of cells included in each FEC block is 8, The size information of 3x8 = 24. In the physical layer pipe PLP #B at the first timing (time = 0), the number of FEC blocks is 4 and the number of cells included in each FEC block is 10, so the size of the physical layer pipe PLP #B before time interleaving The information is 4 X 10 = 40.
두 번째 타이밍(time = 1)에서 피지컬 레이어 파이프(PLP #A)는 FEC 블록들의 수가 1이고, 각 FEC 블록에 포함된 셀들의 수가 8이므로 타임 인터리빙 이전의 피지컬 레이어 파이프(PLP #A)의 사이즈 정보는 1 X 8 = 8이 된다. 두 번째 타이밍(time = 1)에서 피지컬 레이어 파이프(PLP #B)는 FEC 블록들의 수가 2이고, 각 FEC 블록에 포함된 셀들의 수가 10이므로 타임 인터리빙 이전의 피지컬 레이어 파이프(PLP #B)의 사이즈 정보는 2 X 10 = 20이 된다.At the second timing (time = 1), the number of FEC blocks in the physical layer pipe (PLP #A) is 1 and the number of cells included in each FEC block is 8, The information is 1 X 8 = 8. At the second timing (time = 1), the physical layer pipe (PLP #B) has the number of FEC blocks of 2 and the number of cells included in each FEC block, The information is 2 X 10 = 20.
위 예에서, NFEC_TI_MAX, Nr, NIU, NFEC_TI는 앞에서 이미 설명한 바와 같다. 위 예에서, NIU가 2이므로 타임 인터리빙 이후 하나의 FEC 블록이 두 개의 서브프레임들로 나뉘어 전송된다.In the above example, N FEC_TI_MAX , N r , N IU , N FEC_TI are as already described above. In the above example, since N IU is 2, one FEC block is divided into two subframes after time interleaving.
즉, 첫 번째 타이밍(time = 0)에서 피지컬 레이어 파이프(PLP #A)는 FEC 블록들의 수가 3이고, 각 FEC 블록에 포함된 셀들의 수가 8이고, 타임 인터리빙 유닛이 2이므로 컨벌루셔널 딜레이 라인에 1개의 FEC 블록에 상응하는 초기 값들 저장되어 있었다고 가정하면 타임 인터리빙 이후의 피지컬 레이어 파이프(PLP #A)의 사이즈 정보는 (3 X (8/2)) + (1 X (8/2)) = 16이 된다. 첫 번째 타이밍(time = 0)에서 피지컬 레이어 파이프 (PLP #B)는 FEC 블록들의 수가 4이고, 각 FEC 블록에 포함된 셀들의 수가 10이고, 타임 인터리빙 유닛이 2이므로 컨벌루셔널 딜레이 라인에 1개의 FEC 블록에 상응하는 초기 값들이 저장되어 있었다고 가정하면 타임 인터리빙 이후의 피지컬 레이어 파이프(PLP #B)의 사이즈 정보는 (4 X (10/2)) + (1 X (10/2)) = 25가 된다. 이 때, TDM이 적용되므로 피지컬 레이어 파이프(PLP #A)의 시작 위치 정보는 0이고, 피지컬 레이어 파이프(PLP #B)의 시작 위치 정보는 피지컬 레이어 파이프(PLP #A)의 사이즈 정보인 16일 수 있다.That is, at the first timing (time = 0), in the physical layer pipe (PLP #A), the number of FEC blocks is 3, the number of cells included in each FEC block is 8, and the time interleaving unit is 2, (2 X (8/2)) + (1 X (8/2)) of the physical layer pipe (PLP #A) after time interleaving assuming that the initial values corresponding to one FEC block are stored in the physical layer pipe = 16. At the first timing (time = 0), in the physical layer pipe (PLP #B), the number of FEC blocks is 4, the number of cells included in each FEC block is 10, and the time interleaving unit is 2, Assuming that the initial values corresponding to the FEC blocks are stored, the size information of the physical layer pipe PLP #B after time interleaving is (4 X (10/2)) + (1 X (10/2)) = 25. At this time, since the TDM is applied, the start position information of the physical layer pipe (PLP #A) is 0, and the start position information of the physical layer pipe (PLP #B) .
두 번째 타이밍(time = 1)에서 피지컬 레이어 파이프(PLP #A)는 FEC 블록들의 수가 1이고, 각 FEC 블록에 포함된 셀들의 수가 8이고, 타임 인터리빙 유닛이 2이므로 첫 번째 타이밍에 상응하는 FEC 블록의 셀들 중 절반만이 이전 서브프레임에 전송되었음을 감안하면 타임 인터리빙 이후의 피지컬 레이어 파이프(PLP #A)의 사이즈 정보는 (1 X (8/2)) + (3 X (8/2)) = 16이 된다. 두 번째 타이밍(time = 1)에서 피지컬 레이어 파이프(PLP #B)는 FEC 블록들의 수가 2이고, 각 FEC 블록에 포함된 셀들의 수가 10이고, 타임 인터리빙 유닛이 2이므로 첫 번째 타이밍에 상응하는 FEC 블록의 셀들 중 절반만이 이전 서브프레임에 전송되었음을 감안하면 타임 인터리빙 이후의 피지컬 레이어 파이프(PLP #B)의 사이즈 정보는 (2 X (10/2)) + (4 X (10/2)) = 30이 된다.At the second timing (time = 1), the physical layer pipe (PLP #A) has FEC blocks corresponding to the first timing because the number of FEC blocks is 1, the number of cells included in each FEC block is 8, and the time interleaving unit is 2 The size information of the physical layer pipe (PLP #A) after time interleaving is (1 X (8/2)) + (3 X (8/2)) in consideration of the fact that only half of the cells of the block are transmitted in the previous sub- = 16. At the second timing (time = 1), the physical layer pipe (PLP #B) has FEC blocks corresponding to the first timing because the number of FEC blocks is 2, the number of cells included in each FEC block is 10, and the time interleaving unit is 2 (2 X (10/2)) + (4 X (10/2)) of the physical layer pipe (PLP #B) after time interleaving, considering that only half of the cells of the block are transmitted in the previous sub- = 30.
이 때, 현재 서브프레임에 맵핑된 데이터 셀들의 양(the amount of data cells mapping to the current subframe)은 타임 인터리빙 이후의 사이즈 정보(plp_size)이다.At this time, the amount of data cells mapped to the current subframe is the size information plp_size after time interleaving.
결국, 전술한 예를 통해 가변 비트 레이트가 적용된 인터-서브프레임 인터리빙이 수행되는 경우 인핸스드 레이어 피지컬 레이어 파이프의 시작 위치 정보 및 사이즈 정보가 모두 달라질 수 있다.As a result, when the inter-subframe interleaving with the variable bit rate is performed through the above-described example, the starting position information and the size information of the enhanced layer physical layer pipe may be all different.
전술한 예에서 첫 번째 타이밍(time = 0)에, 서브프레임은 피지컬 레이어 파이프(PLP #A)의 사이즈가 16이므로 피지컬 레이어 파이프(PLP #A)의 16개의 액티브 셀들을 포함하고, 피지컬 레이어 파이프(PLP #B)의 사이즈가 25이므로 피지컬 레이어 파이프(PLP #B)의 25개의 액티브 셀들을 포함한다.At the first timing (time = 0) in the above example, the subframe includes 16 active cells of the physical layer pipe (PLP #A) because the size of the physical layer pipe (PLP #A) is 16, (PLP #B) is 25, it includes 25 active cells of the physical layer pipe (PLP #B).
만약 타임 인터리빙 이전을 기준으로 시그널링이 수행되면(L1D_plp_size(A) = 24, L1D_plp_start(A) = 0), 수신기는 피지컬 레이어 파이프(PLP #A)를 디코딩하기 위해 피지컬 레이어 파이프(PLP #A)의 16개의 데이터 셀들과 피지컬 레이어 파이프(PLP #B)의 8개의 데이터 셀들을 타임 디인터리버로 입력하여 디코딩은 실패하게 된다. 즉, 타임 인터리빙 이후를 기준으로 시그널링이 수행되어야(L1D_plp_size(A) = 16, L1D_plp_start(A) = 0), 수신기가 피지컬 레이어 파이프(PLP #A)를 디코딩하기 위해 피지컬 레이어 파이프(PLP #A)의 16개의 데이터 셀들을 타임 디인터리버로 입력하여 디코딩이 성공할 수 있다.If the signaling is performed on the basis of the time before the time interleaving (L1D_plp_size (A) = 24, L1D_plp_start (A) = 0), the receiver transmits the physical layer pipe (PLP #A) The eight data cells of the 16 data cells and the physical layer pipe (PLP #B) are input to the time deinterleaver and decoding fails. That is, signaling should be performed based on time interleaving (L1D_plp_size (A) = 16, L1D_plp_start (A) = 0), so that the receiver transmits the physical layer pipe (PLP #A) Lt; RTI ID = 0.0 > 16 < / RTI > data cells of FIG.
만약 타임 인터리빙 이전을 기준으로 시그널링이 수행되면(L1D_plp_size(B) = 40, L1D_plp_start(B) = 24), 수신기는 피지컬 레이어 파이프(PLP #B)를 디코딩하기 위해 피지컬 레이어 파이프(PLP #B)의 16개의 데이터 셀들(24 ~ 40)만을 타임 디인터리버로 입력하여 디코딩은 실패하게 된다. 즉, 타임 인터리빙 이후를 기준으로 시그널링이 수행되어야(L1D_plp_size(B) = 25, L1D_plp_start(B) = 16), 수신기가 피지컬 레이어 파이프(PLP #B)를 디코딩하기 위해 피지컬 레이어 파이프(PLP #B)의 25개의 데이터 셀들을 타임 디인터리버로 입력하여 디코딩이 성공할 수 있다.If the signaling is performed on the basis of the time before the time interleaving (L1D_plp_size (B) = 40, L1D_plp_start (B) = 24), the receiver transmits the physical layer pipe (PLP #B) Only the 16 data cells 24 to 40 are input to the time deinterleaver and the decoding fails. That is, after the time interleaving, signaling should be performed (L1D_plp_size (B) = 25, L1D_plp_start (B) = 16) so that the receiver transmits the physical layer pipe (PLP #B) The data can be successfully decoded by inputting the 25 data cells of the time deinterleaver.
즉, 코어 레이어 피지컬 레이어 파이프를 위한 시그널링 필드들(L1D_plp_size, L1D_plp_start)는 타임 인터리빙 이후를 기준으로 시그널링되어야 한다.That is, the signaling fields (L1D_plp_size, L1D_plp_start) for the core layer physical layer pipe must be signaled after time interleaving.
도 55는 레이어드 디비전 멀티플렉싱된 피지컬 레이어 파이프들을 포함하는 서브프레임을 나타낸 도면이다.55 is a diagram illustrating a subframe including layered division multiplexed physical layer pipes.
도 55를 참조하면, 서브프레임이 하나의 코어 레이어 피지컬 레이어 파이프(PLP #0)와 두 개의 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)로 구성된 것을 알 수 있다.Referring to FIG. 55, it can be seen that the subframe is composed of one core layer physical layer pipe (PLP # 0) and two enhanced layer physical layer pipes (PLP # 1 and PLP # 2).
타임 인터리빙은 코어 레이어를 기준으로 적용되므로, 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)은 서로 섞여서 서브프레임에 포함될 수 있다.Since the time interleaving is applied based on the core layer, the enhanced layer physical layer pipes (PLP # 1 and PLP # 2) can be mixed with each other and included in the subframe.
수신기는 수신 신호에서 먼저 서브프레임을 추출하고, 추출된 서브프레임에서 코어 레이어 데이터 셀들에 접근한다. 반면에, 송신기에서 레이어드 디비전 멀티플렉싱이 타임 인터리빙 이전에 수행되므로, 인핸스드 레이어 피지컬 레이어 파이프에 대한 접근은 타임 디인터리빙 이후에 하는 것이 수신기의 복잡도를 낮출 수 있다.The receiver first extracts the subframe from the received signal and accesses the core layer data cells in the extracted subframe. On the other hand, since the layered division multiplexing in the transmitter is performed before time interleaving, access to the enhanced layer physical layer pipe can reduce the complexity of the receiver after time deinterleaving.
결국, 레이어드 디비전 멀티플렉싱이 적용된 경우, 코어 레이어 피지컬 레이어 파이프들에 대한 접근은 서브프레임으로부터 이루어지므로 타임 인터리빙 이후를 기준으로 피지컬 레이어 파이프의 사이즈 및 시작 위치가 계산되는 것이 바람직하고, 인핸스드 레이어 피지컬 레이어 파이프들에 대한 접근은 타임 디인터리빙 이후에 이루어지므로 타임 인터리빙 이전을 기준으로 피지컬 레이어 파이프의 사이즈 및 시작 위치가 계산되는 것이 바람직하다.As a result, when the layered division multiplexing is applied, the access to the core layer physical layer pipes is performed from the subframe. Therefore, it is preferable that the size and the starting position of the physical layer pipe are calculated based on the time interleaving and the enhanced layer physical layer Since the access to the pipes occurs after the time deinterleaving, it is preferable that the size and the starting position of the physical layer pipe are calculated based on the time before the time interleaving.
도 56은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 첫 번째 타이밍을 나타낸 도면이다.FIG. 56 is a diagram showing the first timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 56에 도시된 예에서, 피지컬 레이어 파이프(PLP #0)는 코어 레이어 피지컬 레이어 파이프이고, Nr=16, NFEC_TI_MAX=3 및 NIU=3에 해당한다. 피지컬 레이어 파이프들(PLP #1, PLP #2)은 모두 인핸스드 레이어 피지컬 레이어 파이프들이고, 각각 Nr=8 및 Nr=4에 해당한다.56, the physical layer pipe (PLP # 0) is a core layer physical layer pipe, and corresponds to N r = 16, N FEC_TI_MAX = 3, and N IU = 3. The physical layer pipes PLP # 1 and PLP # 2 are all enhanced layer physical layer pipes and correspond to N r = 8 and N r = 4, respectively.
첫 번째 타이밍(Time=0)에서 피지컬 레이어 파이프(PLP #0)의 FEC 블록들의 수가 3인 경우(NFEC_TI=3), 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 셀들은 모두 3(NFEC_TI) X 16(Nr) = 48개이고 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)에 상응하는 셀들은 각각 4(NFEC_TI) X 8(Nr) = 32개 및 4(NFEC_TI) X 4(Nr) = 16개일 수 있다.When the number of FEC blocks of the physical layer pipe (PLP # 0) is 3 (N FEC_TI = 3) at the first timing (Time = 0), all cells corresponding to the core layer physical layer pipe (PLP # 0) N FEC_TI ) X 16 (N r ) = 48 and the cells corresponding to the enhanced layer physical layer pipes PLP # 1 and PLP # 2 corresponding to the core layer physical layer pipe (PLP # 0) FEC_TI ) X 8 (N r ) = 32 and 4 (N FEC_TI ) X 4 (N r ) = 16.
따라서, LDM 결합의 출력(output of LDM combining)은 도 56의 왼쪽에 도시된 바와 같다.Thus, the output of the LDM combining is as shown on the left side of FIG.
타임 인터리빙 유닛이 3(NIU=3)이므로, 3개의 PLP들(PLP #0, PLP #1, PLP #2)의 LDM 결합의 출력(5605)은 3조각으로 나뉘어 첫 번째 조각(5610)은 첫 번째 브랜치에 대응되어 첫 번째 타이밍에 해당하는 서브프레임에 전송되는 CDL 출력이 되고, 두 번째 조각(5620)은 두 번째 브랜치에 대응되어 한 개의 FIFO 레지스터에 저장되고, 세 번째 조각(5630)은 세 번째 브랜치에 대응되어 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장될 수 있다.Since the time interleaving unit is 3 (N IU = 3), the output 5605 of the LDM combination of the three PLPs PLP # 0, PLP # 1 and PLP # 2 is divided into three pieces, The second piece 5620 corresponds to the second branch and is stored in one FIFO register, the third piece 5630 corresponds to the first branch, It can be stored in the first FIFO register of the two FIFO registers corresponding to the third branch.
이 때, 컨벌루셔널 딜레이 라인의 FIFO 레지스터들에는 전술한 바와 같이 1개의 FEC 블록에 상응하는 초기값들이 저장되어 있을 수 있고, FIFO 레지스터들 각각은 5개의 코어 레이어 셀들에 상응하는 개수만큼의 초기값들로 초기화되어 있을 수 있다.At this time, the FIFO registers of the convolutional delay line may have initial values corresponding to one FEC block as described above, and each of the FIFO registers may have initial values corresponding to five core layer cells Values may be initialized.
컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 초기화되어 있던 초기값들(5650) 및 세 번째 브랜치에 해당하는 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 초기화되어 있던 초기값들(5660)이 LDM 결합의 출력의 첫 번째 조각(5610)과 함께 첫 번째 타이밍에 서브프레임에 전송되는 CDL 출력이 된다.The initial values (5650) initialized in the FIFO register corresponding to the second branch of the convolutional delay line and the initial values (5660) initialized in the second FIFO register corresponding to the third branch Together with the first piece 5610 of the output of the LDM combination, becomes the CDL output transmitted in the subframe at the first timing.
이 때, 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 초기화되어 있던 초기값들(5670)이 저장될 수 있다.At this time, in the second FIFO register of the two FIFO registers corresponding to the third branch of the convolutional delay line, the initial values (5670) initialized in the first FIFO register of the two FIFO registers can be stored have.
결국, 첫 번째 타이밍(Time=0)에서 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 타임 인터리빙 이후를 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 L1D_plp_size는 18 + 5 + 5 = 28이 되고 L1D_plp_start는 0이 된다. 또한, 첫 번째 타이밍(Time=0)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 32가 되고 L1D_plp_start는 0이 된다. 또한, 첫 번째 타이밍(Time=0)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 16이 되고 L1D_plp_start는 피지컬 레이어 파이프(PLP #1)의 사이즈 정보인 32가 된다.As a result, if size information (L1D_plp_size) and start position information (L1D_plp_start) are signaled to the core layer physical layer pipe (PLP # 0) after the time interleaving at the first timing (Time = 0), L1D_plp_size is 18 + 5 + 5 = 28 and L1D_plp_start becomes zero. If the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 1) before the time interleaving at the first timing (Time = 0) The signaling information is generated corresponding to the output of the LDM combination of FIG. 5A, so that L1D_plp_size becomes 32 and L1D_plp_start becomes 0. If the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 2) before the time interleaving at the first timing (Time = 0) The L1D_plp_size becomes 16 and the L1D_plp_start becomes the size information 32 of the physical layer pipe (PLP # 1) because signaling information is generated corresponding to the output of the LDM coupling of the physical layer pipe (PLP # 1).
도 57은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 두 번째 타이밍을 나타낸 도면이다.FIG. 57 is a diagram illustrating a second timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 57에 도시된 예에서, 피지컬 레이어 파이프(PLP #0)는 코어 레이어 피지컬 레이어 파이프이고, Nr=16, NFEC_TI_MAX=3 및 NIU=3에 해당한다. 피지컬 레이어 파이프들(PLP #1, PLP #2)은 모두 인핸스드 레이어 피지컬 레이어 파이프들이고, 각각 Nr=8 및 Nr=4에 해당한다.57, the physical layer pipe (PLP # 0) is a core layer physical layer pipe and corresponds to N r = 16, N FEC_TI_MAX = 3, and N IU = 3. The physical layer pipes PLP # 1 and PLP # 2 are all enhanced layer physical layer pipes and correspond to N r = 8 and N r = 4, respectively.
두 번째 타이밍(Time=1)에서 피지컬 레이어 파이프(PLP #0)의 FEC 블록들의 수가 2인 경우(NFEC_TI=2), 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 셀들은 모두 2(NFEC_TI) X 16(Nr) = 32개이고 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)에 상응하는 셀들은 각각 24개 및 8개일 수 있다.If the number of FEC blocks of the physical layer pipe (PLP # 0) is 2 (N FEC_TI = 2) at the second timing (Time = 1), the cells corresponding to the core layer physical layer pipe (PLP # 0) N FEC_TI ) X 16 (N r ) = 32 and the cells corresponding to the enhanced layer physical layer pipes (PLP # 1, PLP # 2) corresponding to the core layer physical layer pipe (PLP # 0) 8 < / RTI >
따라서, LDM 결합의 출력(output of LDM combining)은 도 57의 왼쪽에 도시된 바와 같다.Thus, the output of the LDM combining is as shown on the left side of FIG.
타임 인터리빙 유닛이 3(NIU=3)이므로, 3개의 PLP들(PLP #0, PLP #1, PLP #2)의 LDM 결합의 출력(5705)은 3조각으로 나뉘어 첫 번째 조각(5710)은 첫 번째 브랜치에 대응되어 두 번째 타이밍에 해당하는 서브프레임에 전송되는 CDL 출력이 되고, 두 번째 조각(5720)은 두 번째 브랜치에 대응되어 한 개의 FIFO 레지스터에 저장되고, 세 번째 조각(5730)은 세 번째 브랜치에 대응되어 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장된다.Since the time interleaving unit is 3 (N IU = 3), the output 5705 of the LDM combination of the three PLPs PLP # 0, PLP # 1 and PLP # 2 is divided into three pieces, The second piece corresponding to the first branch is the CDL output to be transmitted in the subframe corresponding to the second timing, the second piece corresponding to the second branch is stored in one FIFO register, It is stored in the first FIFO register of the two FIFO registers corresponding to the third branch.
컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되어 있던 첫 번째 타이밍의 두 번째 조각(5620) 및 세 번째 브랜치에 해당하는 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 저장되어 있던 초기값들(5개의 코어 레이어 셀들에 대응되는 개수, 5670)이 두 번째 타이밍의 LDM 결합의 출력의 첫 번째 조각(5710)과 함께 서브프레임에 전송되는 CDL 출력이 된다.The second piece (5620) of the first timing stored in the FIFO register corresponding to the second branch of the convolutional delay line and the initial values stored in the second one of the FIFO registers corresponding to the third branch (The number corresponding to the five core layer cells, 5670) is the CDL output transmitted in the subframe with the first piece 5710 of the output of the LDM combination of the second timing.
이 때, 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장되어 있던 첫 번째 타이밍의 세 번째 조각(5630)이 저장될 수 있다.At this time, a third piece (5630) of the first timing stored in the first FIFO register of the two FIFO registers is stored in the second FIFO register of the two FIFO registers corresponding to the third branch of the convolutional delay line, Can be stored.
결국, 두 번째 타이밍(Time=1)에서 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 타임 인터리빙 이후를 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 L1D_plp_size는 12 + 15 + 5 = 32가 되고 L1D_plp_start는 0이 된다. 또한, 두 번째 타이밍(Time=1)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 24가 되고 L1D_plp_start는 0이 된다. 또한, 두 번째 타이밍(Time=1)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 8이 되고 L1D_plp_start는 피지컬 레이어 파이프(PLP #1)의 사이즈 정보인 24가 된다.As a result, when size information (L1D_plp_size) and start position information (L1D_plp_start) are signaled with respect to the core layer physical layer pipe (PLP # 0) after the time interleaving at the second timing (Time = 1), L1D_plp_size is 12 + 15 + 5 = 32 and L1D_plp_start becomes zero. If the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 1) before the time interleaving at the second timing (Time = 1) The signaling information is generated corresponding to the output of the LDM combination of FIG. 5A, so that L1D_plp_size becomes 24 and L1D_plp_start becomes 0. If the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 2) before the time interleaving at the second timing (Time = 1) The L1D_plp_size becomes 8 and the L1D_plp_start becomes the size information 24 of the physical layer pipe (PLP # 1) because the signaling information is generated corresponding to the output of the LDM coupling of the physical layer pipe (PLP # 1).
도 58은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 인터리빙을 수행하는 컨벌루셔널 딜레이 라인의 세 번째 타이밍을 나타낸 도면이다.FIG. 58 is a diagram illustrating third timing of a convolutional delay line for performing time interleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 58에 도시된 예에서, 피지컬 레이어 파이프(PLP #0)는 코어 레이어 피지컬 레이어 파이프이고, Nr=16, NFEC_TI_MAX=3 및 NIU=3에 해당한다. 피지컬 레이어 파이프들(PLP #1, PLP #2)은 모두 인핸스드 레이어 피지컬 레이어 파이프들이고, 각각 Nr=8 및 Nr=4에 해당한다.58, the physical layer pipe (PLP # 0) is a core layer physical layer pipe and corresponds to N r = 16, N FEC_TI_MAX = 3, and N IU = 3. The physical layer pipes PLP # 1 and PLP # 2 are all enhanced layer physical layer pipes and correspond to N r = 8 and N r = 4, respectively.
세 번째 타이밍(Time=2)에서 피지컬 레이어 파이프(PLP #0)의 FEC 블록들의 수가 1인 경우(NFEC_TI=1), 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 셀들은 모두 1(NFEC_TI) X 16(Nr) = 16개이고 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 인핸스드 레이어 피지컬 레이어 파이프들(PLP #1, PLP #2)에 상응하는 셀들은 각각 8개 및 8개일 수 있다.If the number of FEC blocks of the physical layer pipe (PLP # 0) is 1 (N FEC_TI = 1) at the third timing (Time = 2), the cells corresponding to the core layer physical layer pipe (PLP # 0) N FEC_TI ) X 16 (N r ) = 16 and the cells corresponding to the enhanced layer physical layer pipes PLP # 1 and PLP # 2 corresponding to the core layer physical layer pipe (PLP # 0) 8 < / RTI >
따라서, LDM 결합의 출력(output of LDM combining)은 도 58의 왼쪽에 도시된 바와 같다.Thus, the output of LDM combining is as shown on the left side of FIG.
타임 인터리빙 유닛이 3(NIU=3)이므로, 3개의 PLP들(PLP #0, PLP #1, PLP #2)의 LDM 결합의 출력(5805)은 3조각으로 나뉘어 첫 번째 조각(5810)은 첫 번째 브랜치에 대응되어 세 번째 타이밍에 해당하는 서브프레임에 전송되는 CDL 출력이 되고, 두 번째 조각(5820)은 두 번째 브랜치에 대응되어 한 개의 FIFO 레지스터에 저장되고, 세 번째 조각(5830)은 세 번째 브랜치에 대응되어 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장된다.Since the time interleaving unit is 3 (N IU = 3), the output 5805 of the LDM combination of the three PLPs PLP # 0, PLP # 1 and PLP # 2 is divided into three pieces, The second piece 5820 corresponds to the second branch and is stored in one FIFO register, and the third piece 5830 corresponds to the first branch, and the CDL output is transmitted to the subframe corresponding to the third timing. It is stored in the first FIFO register of the two FIFO registers corresponding to the third branch.
컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되어 있던 두 번째 타이밍의 두 번째 조각(5720) 및 세 번째 브랜치에 해당하는 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 저장되어 있던 첫 번째 타이밍의 세 번째 조각(5630)이 세 번째 타이밍의 LDM 결합의 출력의 첫 번째 조각(5810)과 함께 서브프레임에 전송되는 CDL 출력이 된다.The second piece 5720 of the second timing stored in the FIFO register corresponding to the second branch of the convolutional delay line and the first timing stored in the second one of the FIFO registers corresponding to the third branch Is the CDL output transmitted in the subframe together with the first piece 5810 of the output of the LDM combination of the third timing.
이 때, 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장되어 있던 두 번째 타이밍의 세 번째 조각(5730)이 저장될 수 있다.At this time, a third piece 5730 of the second timing, which is stored in the first FIFO register of the two FIFO registers, is stored in the second FIFO register of the two FIFO registers corresponding to the third branch of the convolutional delay line, Can be stored.
결국, 세 번째 타이밍(Time=2)에서 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 타임 인터리빙 이후를 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 L1D_plp_size는 6 + 10 + 15 = 31이 되고 L1D_plp_start는 0이 된다. 또한, 세 번째 타이밍(Time=2)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 8이 되고 L1D_plp_start는 0이 된다. 또한, 세 번째 타이밍(Time=2)에서 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)에 대하여 타임 인터리빙 이전을 기준으로 사이즈 정보(L1D_plp_size) 및 시작 위치 정보(L1D_plp_start)를 시그널링하면 CDL이 적용되기 이전의 LDM 결합의 출력에 상응하여 시그널링 정보가 생성되므로 L1D_plp_size는 8이 되고 L1D_plp_start는 피지컬 레이어 파이프(PLP #1)의 사이즈 정보인 8이 된다.As a result, if size information (L1D_plp_size) and start position information (L1D_plp_start) are signaled with respect to the core layer physical layer pipe (PLP # 0) after time interleaving at the third timing (Time = 2), L1D_plp_size is 6 + 10 + 15 = 31 and L1D_plp_start becomes zero. If the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 1) before the time interleaving at the third timing (Time = 2) The signaling information is generated corresponding to the output of the LDM combination of FIG. 5B, so that L1D_plp_size is 8 and L1D_plp_start is 0. When the size information (L1D_plp_size) and the start position information (L1D_plp_start) are signaled to the enhanced layer physical layer pipe (PLP # 2) before the time interleaving at the third timing (Time = 2) The signaling information is generated corresponding to the output of the LDM combination of the physical layer pipe (PLP # 1), so that L1D_plp_size becomes 8 and L1D_plp_start becomes 8, which is the size information of the physical layer pipe (PLP # 1).
도 59는 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 첫 번째 타이밍을 나타낸 도면이다.FIG. 59 is a view showing the first timing of the inverse convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55; FIG.
도 59에 도시된 예에서, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 NFEC_TI = [3 1 1]과 같은 정보가 시그널링되어, 첫 번째 타이밍(Time = 0)에 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 FEC 블록들의 수가 3(이전 타이밍에 초기화되어 있던 FEC 블록들의 수는 1, 두 타이밍 이전 타이밍에 초기화되어 있던 FEC 블록들의 수도 1)임을 수신기로 알려줄 수 있다.In the example shown in FIG. 59, information such as N FEC_TI = [3 1 1] is signaled to the core layer physical layer pipe (PLP # 0), and the core layer physical layer pipe The number of FEC blocks corresponding to the PLP # 0) is 3 (the number of FEC blocks initialized at the previous timing is 1, and the number of FEC blocks initialized at the timing before two timings is 1).
도 56에 도시된 컨벌루셔널 딜레이 라인의 출력이 도 59의 왼쪽에 도시된 바와 같이 역 컨벌루셔널 딜레이 라인의 입력으로 수신될 수 있다.The output of the convolutional delay line shown in Fig. 56 can be received as the input of the inverted convolutional delay line as shown on the left side of Fig.
수신된 데이터는 세 조각으로 구분되어 첫 번째 조각(5910)이 역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장되고, 두 번째 조각(5920; 초기값들)이 역 컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되고, 세 번째 조각(5930; 초기값들)이 역 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 대응되어 타임 디인터리버 출력으로 출력된다.The received data is divided into three fragments so that the first fragment 5910 is stored in the first of the two FIFO registers corresponding to the first branch of the inverted convolutional delay line and the second fragment 5920 Values are stored in a FIFO register corresponding to the second branch of the inverted convolutional delay line and a third piece 5930 (initial values) is associated with the third branch of the inverted convolutional delay line, Output.
이 때, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대해서 타임 인터리빙 이후를 기준으로 L1D_plp_size = 28 및 L1D_plp_start = 0이 시그널링되므로, 수신된 데이터로부터 28개의 셀들을 추출하여 역 컨벌루셔널 딜레이 라인의 입력으로 사용할 수 있다. 이 때, NFEC_TI = [3 1 1]에 상응하여, 28개의 셀들 중 첫 번째 브랜치에는 3개의 FEC 블록들에 해당하는 데이터 셀들이 쓰여지고, 두 번째 브랜치 및 세 번째 브랜치에는 각각 1개의 FEC 블록에 해당하는 데이터 셀들이 쓰여질 수 있다.At this time, since L1D_plp_size = 28 and L1D_plp_start = 0 are signaled to the core layer physical layer pipe (PLP # 0) based on the time interleaving, 28 cells are extracted from the received data and input to the inverted convolutional delay line Can be used. At this time, corresponding to N FEC_TI = [3 1 1], data cells corresponding to three FEC blocks are written in the first branch of the 28 cells, and one FEC block is written to each of the second branch and the third branch The corresponding data cells can be written.
이 때, 역 컨벌루셔널 딜레이 라인의 FIFO 레지스터들도 각각 5개의 코어 레이어 셀들에 상응하는 개수만큼의 초기값들로 초기화되어 있을 수 있다. 이 때, 첫 번째 브랜치에 해당하는 FIFO 레지스터는 6개의 초기값들로 초기화되어 있고, 나머지 브랜치들에 해당하는 FIFO 레지스터들은 5개의 초기값들로 초기화되어 있을 수도 있다(Nr=16). At this time, the FIFO registers of the inverted convolutional delay line may also be initialized to a number of initial values corresponding to five core layer cells, respectively. At this time, the FIFO register corresponding to the first branch is initialized to six initial values, and the FIFO registers corresponding to the remaining branches may be initialized to five initial values (N r = 16).
역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 초기화되어 있던 초기값들(5950) 및 두 번째 브랜치에 해당하는 FIFO 레지스터에 초기화되어 있던 초기값들(5960)이 수신된 데이터의 세 번째 조각과 함께 첫 번째 타이밍에 타임 디인터리버의 출력이 된다.The initial values 5950 initialized in the second FIFO register of the two FIFO registers corresponding to the first branch of the inverted convolutional delay line and the initial values initialized in the FIFO register corresponding to the second branch 5960) becomes the output of the time deinterleaver at the first timing together with the third piece of received data.
이 때, 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 초기화되어 있던 초기값들(5970)이 저장될 수 있다.At this time, in the second FIFO register of the two FIFO registers corresponding to the first branch of the convolutional delay line, the initial values (5970) initialized in the first FIFO register of the two FIFO registers can be stored have.
결국, 첫 번째 타이밍에는 타임 디인터리버의 출력으로 피지컬 레이어 파이프(PLP #0) 데이터가 출력되지 않는다.As a result, the physical layer pipe (PLP # 0) data is not output to the output of the time deinterleaver at the first timing.
도 60은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 두 번째 타이밍을 나타낸 도면이다.FIG. 60 is a timing diagram illustrating a second timing of an inverted convolutional delay line that performs time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 60에 도시된 예에서, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 NFEC_TI = [2 3 1]과 같은 정보가 시그널링되어, 두 번째 타이밍(Time = 1)에 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 FEC 블록들의 수가 2(이전 타이밍에 코어 레이어 피지컬 레이어 파이프에 상응하는 FEC 블록들의 수는 3, 두 타이밍 이전 타이밍에 초기화되어 있던 FEC 블록들의 수는 1)임을 수신기로 알려줄 수 있다.In the example shown in FIG. 60, information such as N FEC_TI = [2 3 1] is signaled to the core layer physical layer pipe (PLP # 0), and the information at the second timing (Time = 1) The number of FEC blocks corresponding to PLP # 0 is 2 (the number of FEC blocks corresponding to the core layer physical layer pipe at the previous timing is 3, and the number of FEC blocks that have been initialized at the two timing preceding timings is 1) .
도 57에 도시된 컨벌루셔널 딜레이 라인의 출력이 도 60의 왼쪽에 도시된 바와 같이 역 컨벌루셔널 딜레이 라인의 입력으로 수신될 수 있다.The output of the convolutional delay line shown in Fig. 57 can be received as the input of the inverted convolutional delay line as shown on the left side of Fig.
수신된 데이터는 세 조각으로 구분되어 첫 번째 조각(6010)이 역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장되고, 두 번째 조각(6020)이 역 컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되고, 세 번째 조각(6030; 초기값들)이 역 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 대응되어 타임 디인터리버 출력으로 출력된다.The received data is divided into three pieces so that the first piece 6010 is stored in the first of the two FIFO registers corresponding to the first branch of the inverted convolutional delay line and the second piece 6020 is stored Is stored in the FIFO register corresponding to the second branch of the inverted convolutional delay line and the third piece 6030 (initial values) is output to the time deinterleaver output in correspondence with the third branch of the inverted convolutional delay line .
이 때, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대해서 타임 인터리빙 이후를 기준으로 L1D_plp_size = 32 및 L1D_plp_start = 0이 시그널링되므로, 수신된 데이터로부터 32개의 셀들을 추출하여 역 컨벌루셔널 딜레이 라인의 입력으로 사용할 수 있다. 이 때, NFEC_TI = [2 3 1]에 상응하여, 32개의 셀들 중 첫 번째 브랜치에는 2개의 FEC 블록들에 해당하는 데이터 셀들이 쓰여지고, 두 번째 브랜치에는 3개의 FEC 블록들에 해당하는 데이터가 쓰여지고, 세 번째 브랜치에는 1개의 FEC 블록에 해당하는 데이터 셀들이 쓰여질 수 있다.At this time, since L1D_plp_size = 32 and L1D_plp_start = 0 are signaled to the core layer physical layer pipe (PLP # 0) based on the time interleaving, 32 cells are extracted from the received data and input to the inverted convolutional delay line Can be used. At this time, corresponding to N FEC_TI = [2 3 1], data cells corresponding to two FEC blocks are written in the first branch of the 32 cells, and data corresponding to three FEC blocks are written in the second branch And data cells corresponding to one FEC block can be written in the third branch.
이 때, 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 첫 번째 타이밍에 첫 번째 FIFO 레지스터에 저장되어 있던 첫 번째 타이밍에 수신된 데이터의 첫 번째 조각(5910)이 저장될 수 있다.At this time, the first piece (5910) of the data received at the first timing stored in the first FIFO register at the first timing can be stored in the second FIFO register of the two FIFO registers corresponding to the first branch have.
첫 번째 타이밍에 역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 저장되어 있던 초기값들(5970) 및 두 번째 브랜치에 해당하는 FIFO 레지스터에 초기화되어 있던 초기값들(5920)이 수신된 데이터의 세 번째 조각(6030)과 함께 두 번째 타이밍에 타임 디인터리버의 출력이 된다.(5970) stored in the second FIFO register of the two FIFO registers corresponding to the first branch of the inverse convolutional delay line at the first timing, and the FIFO register initialized in the FIFO register corresponding to the second branch The initial values 5920 become the output of the time deinterleaver at the second timing together with the third piece 6030 of the received data.
결국, 두 번째 타이밍에도 타임 디인터리버의 출력으로 피지컬 레이어 파이프(PLP #0) 데이터가 출력되지 않는다.As a result, the physical layer pipe (PLP # 0) data is not output to the output of the time deinterleaver even at the second timing.
도 61은 도 53 내지 도 55에 도시된 피지컬 레이어 파이프들에 상응하는 타임 디인터리빙을 수행하는 역 컨벌루셔널 딜레이 라인의 세 번째 타이밍을 나타낸 도면이다.FIG. 61 is a diagram illustrating a third timing of the inverted convolutional delay line for performing time deinterleaving corresponding to the physical layer pipes shown in FIGS. 53 to 55. FIG.
도 61에 도시된 예에서, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대하여 NFEC_TI = [1 2 3]과 같은 정보가 시그널링되어, 세 번째 타이밍(Time = 2)에 코어 레이어 피지컬 레이어 파이프(PLP #0)에 상응하는 FEC 블록들의 수가 1(이전 타이밍에 코어 레이어 피지컬 레이어 파이프에 상응하는 FEC 블록들의 수는 2, 두 타이밍 이전 타이밍에 코어 레이어 피지컬 레이어 파이프에 상응하는 FEC 블록들의 수는 3)임을 수신기로 알려줄 수 있다.In the example shown in FIG. 61, information such as N FEC_TI = [1 2 3] is signaled to the core layer physical layer pipe (PLP # 0), and the information at the third timing (Time = 2) (The number of FEC blocks corresponding to the core layer physical layer pipe at the previous timing is 2, the number of FEC blocks corresponding to the core layer physical layer pipe at the timing before two timings is 3 ) To the receiver.
도 58에 도시된 컨벌루셔널 딜레이 라인의 출력이 도 61의 왼쪽에 도시된 바와 같이 역 컨벌루셔널 딜레이 라인의 입력으로 수신될 수 있다.The output of the convolutional delay line shown in Fig. 58 can be received as the input of the inverted convolutional delay line as shown on the left side of Fig.
수신된 데이터는 세 조각으로 구분되어 첫 번째 조각(6110)이 역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 첫 번째 FIFO 레지스터에 저장되고, 두 번째 조각(6120)이 역 컨벌루셔널 딜레이 라인의 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되고, 세 번째 조각(6130)이 역 컨벌루셔널 딜레이 라인의 세 번째 브랜치에 대응되어 타임 디인터리버 출력으로 출력된다.The received data is divided into three fragments so that the first fragment 6110 is stored in the first of the two FIFO registers corresponding to the first branch of the inverted convolutional delay line and the second fragment 6120 is stored Is stored in the FIFO register corresponding to the second branch of the inverted convolutional delay line and the third fragment 6130 is output to the time deinterleaver output in correspondence with the third branch of the inverted convolutional delay line.
이 때, 코어 레이어 피지컬 레이어 파이프(PLP #0)에 대해서 타임 인터리빙 이후를 기준으로 L1D_plp_size = 31 및 L1D_plp_start = 0이 시그널링되므로, 수신된 데이터로부터 31개의 셀들을 추출하여 역 컨벌루셔널 딜레이 라인의 입력으로 사용할 수 있다. 이 때, NFEC_TI = [1 2 3]에 상응하여, 31개의 셀들 중 첫 번째 브랜치에는 1개의 FEC 블록에 해당하는 데이터 셀들이 쓰여지고, 두 번째 브랜치에는 2개의 FEC 블록들에 해당하는 데이터 셀들이 쓰여지고, 세 번째 브랜치에는 3개의 FEC 블록들에 해당하는 데이터 셀들이 쓰여질 수 있다.At this time, since L1D_plp_size = 31 and L1D_plp_start = 0 are signaled to the core layer physical layer pipe (PLP # 0) based on the time interleaving, 31 cells are extracted from the received data and input to the reverse reconfigurable delay line Can be used. At this time, data cells corresponding to one FEC block are written in the first branch of the 31 cells, and data cells corresponding to two FEC blocks are written in the second branch, corresponding to N FEC_TI = [1 2 3] And data cells corresponding to three FEC blocks can be written in the third branch.
이 때, 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 두 번째 타이밍에 첫 번째 FIFO 레지스터에 저장되어 있던 두 번째 타이밍에 수신된 데이터의 첫 번째 조각(6010)이 저장될 수 있다.At this time, the first piece (6010) of the data received at the second timing, which is stored in the first FIFO register at the second timing, can be stored in the second FIFO register of the two FIFO registers corresponding to the first branch have.
첫 번째 타이밍에 역 컨벌루셔널 딜레이 라인의 첫 번째 브랜치에 해당하는 두 개의 FIFO 레지스터들 중 두 번째 FIFO 레지스터에 저장되어 있던 첫 번째 타이밍에 수시된 데이터의 첫 번째 조각(5910) 및 두 번째 브랜치에 해당하는 FIFO 레지스터에 저장되어 있던 두 번째 타이밍에 수신된 데이터의 두 번째 조각(6020)이 세 번째 타이밍에 수신된 데이터의 세 번째 조각(6130)과 함께 세 번째 타이밍에 타임 디인터리버의 출력이 된다.At the first timing, the first piece of data (5910) taken at the first timing stored in the second FIFO register of the two FIFO registers corresponding to the first branch of the inverted convolutional delay line and the second branch The second piece 6020 of the data received at the second timing stored in the corresponding FIFO register becomes the output of the time deinterleaver at the third timing together with the third piece 6130 of the data received at the third timing .
결국, 세 번째 타이밍에 타임 디인터리버의 출력으로 48개의 코어 레이어 피지컬 레이어 파이프(PLP #0)의 셀들과, 32개의 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)의 셀들과, 16개의 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)의 셀들이 출력된다.As a result, at the third timing, the output of the time deinterleaver includes cells of 48 core layer physical layer pipes (PLP # 0), cells of 32 enhanced layer physical layer pipes (PLP # 1), 16 enhanced layers The cells of the physical layer pipe (PLP # 2) are outputted.
즉, 세 번째 타이밍에 3개의 FEC 블록들을 포함하는 완전한 타임 인터리빙 블록이 출력되고, 하나의 FEC 블록이 16개의 데이터 셀들로 이루어져 있으므로, 이 타이밍에 16 X 3 = 48개의 코어 레이어 피지컬 레이어 파이프 데이터 셀들이 출력되는 것을 알 수 있다.That is, since a complete time interleaving block including three FEC blocks is output at the third timing and one FEC block is composed of 16 data cells, 16 X 3 = 48 core layer physical layer pipe data cells Are output.
이 때, 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)에 대해서는 타임 인터리빙 이후를 기준으로 시그널링되어 L1D_plp_size = 32 및 L1D_plp_start = 0이 시그널링되므로 타임 디인터리빙된 출력으로부터 인핸스드 레이어 피지컬 레이어 파이프(PLP #1)와 관련된 셀들을 효율적으로 식별할 수 있다.At this time, L1D_plp_size = 32 and L1D_plp_start = 0 are signaled for the enhanced layer physical layer pipe (PLP # 1) on the basis of the time interleaving after the time interleaving so that the enhanced layer physical layer pipe ) Can be efficiently identified.
이 때, 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)에 대해서도 타임 인터리빙 이후를 기준으로 시그널링되어 L1D_plp_size = 16 및 L1D_plp_start = 32가 시그널링되므로 타임 디인터리빙된 출력으로부터 인핸스드 레이어 피지컬 레이어 파이프(PLP #2)와 관련된 셀들을 효율적으로 식별할 수 있다.At this time, L1D_plp_size = 16 and L1D_plp_start = 32 are also signaled to the enhanced layer physical layer pipe (PLP # 2) on the basis of the time interleaving after the time interleaving so that the enhanced layer physical layer pipe ) Can be efficiently identified.
LDM이 사용될 때, 인핸스드 피지컬 레이어 파이프의 인젝션 레벨이, 관련된 코어 레이어 피지컬 레이어 파이프(들)에 상대적인 인핸스드 피지컬 레이어 파이프의 파워 레벨을 결정하기 위해서 L1D_plp_ldm_injection_level 필드로 시그널링될 수 있다. 이 때, 인핸스드 레이어 피지컬 레이어 파이프(들)의 인젝션 레벨은 관련된 코어 레이어 피지컬 레이어 파이프(들) 아래로 0dB부터 25dB까지 변할 수 있다.When the LDM is used, the injection level of the enhanced physical layer pipe can be signaled to the L1D_plp_ldm_injection_level field to determine the power level of the enhanced physical layer pipe relative to the associated core layer physical layer pipe (s). At this time, the injection level of the enhanced layer physical layer pipe (s) may vary from 0dB to 25dB below the associated core layer physical layer pipe (s).
이 때, 인핸스드 레이어 피지컬 레이어 파이프의 낮은 인젝션 레벨은 인핸스드 피지컬 레이어 파이프의 전송 파워가 증가함을 의미한다. 그러나, 이 인핸스드 피지컬 레이어 파이프 신호는 관련된 코어 레이어 피지컬 레이어 파이프(들)에 코어 레이어 피지컬 레이어 파이프의 성능에 영항을 끼칠 수 있는 부가적인 잡음이 된다.At this time, the low injection level of the enhanced layer physical layer pipe means that the transmission power of the enhanced physical layer pipe increases. However, this enhanced physical layer pipe signal becomes an additional noise that can affect the performance of the core layer physical layer pipe to the associated core layer physical layer pipe (s).
반대로, 높은 인젝션 레벨은 낮은 전송 파워가 인핸스드 피지컬 레이어 파이프에 할당됨을 의미하고, 관련된 코어 레이어 피지컬 레이어 파이프(들)은 상대적으로 높은 로버스트니스를 갖게 된다.Conversely, a high injection level means that low transmission power is assigned to the enhanced physical layer pipe, and the associated core layer physical layer pipe (s) has relatively high robustness.
이 때, 인핸스드 피지컬 레이어 파이프의 삽입 이후 토탈 파워는 싱글 PLP 구성(single PLP configuration)의 파워와 동일하게 노멀라이즈될 수 있다. 이 때, LDM 컴바이닝 이후의 코어 및 인핸스드 레이어 피지컬 레이어 파이프들의 요구 SNR(required SNR)은 인젝션 레벨뿐만 아니라 LDM 컴바이닝 이전의 코어 및 인핸스드 피지컬 레이어 파이프들의 요구 SNR에 의하여 정해질 수 있다. 이 때, 요구 SNR은 해당 피지컬 레이어 파이프가 제대로 송/수신되기 위한 SNR의 최소값일 수 있다.At this time, the total power after insertion of the enhanced physical layer pipe can be normalized to be equal to the power of the single PLP configuration. At this time, the required SNR (required SNR) of the core and enhanced layer physical layer pipes after LDM combining can be determined by not only the injection level but also the required SNR of the core and enhanced physical layer pipes before LDM-combining. In this case, the required SNR may be the minimum SNR for the physical layer pipe to be properly transmitted / received.
LDM 컴바이닝 이후의 코어 레이어 피지컬 레이어 파이프의 요구 SNR(SNRCL_AC) 및 인핸스드 레이어 피지컬 레이어 파이프의 요구 SNR(SNREL_AC)은 하기 수학식 8 및 9와 같이 정해질 수 있다.LDM after combining the core layer required SNR (SNR CL_AC) and an enhanced layer required SNR (SNR EL_AC) of the physical layer pipe of a physical layer pipe can be defined as Equation 8 and 9.
[수학식 8]&Quot; (8) "
[수학식 9]&Quot; (9) "
여기서, IL은 dB 스케일의 인젝션 레벨이고, SNRCL_BC는 dB 스케일의 코어 레이어에 할당되는 피지컬 레이어 파이프의 요구 SNR 값(LDM 컴바이닝 이전의 요구 SNR)이고, SNREL_BC는 dB 스케일의 인핸스드 레이어에 할당되는 피지컬 레이어 파이프의 요구 SNR 값(LDM 컴바이닝 이전의 요구 SNR)이다. 멀티플 인핸스드 레이어 피지컬 레이어 파이프들이 하나의 코어 레이어 피지컬 레이어 파이프와 연관될 때, 이러한 멀티플 인핸스드 레이어 피지컬 레이어 파이프들 모두를 위해 동일한 값의 인젝션 레벨이 사용되어야 할 수 있다. 따라서, 코어 레이어 피지컬 레이어 파이프를 위해 복수의 요구 SNR 값들이 있지 않을 수 있다.Where IL is the injection level of the dB scale, SNR CL_BC is the required SNR value of the physical layer pipe assigned to the core layer on the dB scale (required SNR prior to LDM combining), SNR EL_BC is the enhanced layer on the dB scale The required SNR value of the physical layer pipe to be allocated (required SNR before LDM combining). When multiple enhanced physical layer pipes are associated with a single core layer physical layer pipe, an injection level of the same value may need to be used for all of these multiple enhanced layer physical layer pipes. Thus, there may not be a plurality of required SNR values for the core layer physical layer pipe.
인핸스드 피지컬 레이어 파이프의 인젝션 레벨이 결정될 때, LDM 컴바이닝 이전의 코어 피지컬 레이어 파이프(들)의 요구 SNR을 고려하는 것이 중요할 수 있다. 인젝션되는 인핸스드 레이어 피지컬 레이어 파이프는 관련된 코어 레이어 피지컬 레이어 파이프(들)에 부가적인 잡음 역할을 하므로, 만약 인젝션 레벨이 LDM 컴바이닝 이전의 코어 레이어 피지컬 레이어 파이프(들)의 요구 SNR 보다 낮다면, 코어 레이어 피지컬 레이어 파이프는 디코딩이 불가능할 수 있다. 게다가, 인젝션 레벨이 LDM 컴바이닝 이전의 코어 레이어 피지컬 레이어 파이프(들)의 요구 SNR보다 약간 높다면(예를 들어, 1dB), 여전히 LDM 컴바이닝 이후의 코어 레이어 피지컬 레이어 파이프(들)의 SNR 성능에 영향이 있을 수 있다. 그러므로, 인젝션 레벨과 코어 레이어 피지컬 레이어 파이프(들)의 요구 SNR 문턱 사이에 충분한 여유를 제공하기 위해, 인핸스드 레이어 피지컬 레이어 파이프(들)의 인젝션 레벨(IL)은 하기 수학식 10에 따라 선택될 수 있다.When the injection level of the enhanced physical layer pipe is determined, it may be important to consider the required SNR of the core physical layer pipe (s) prior to LDM combining. If the injected enhanced layer physical layer pipe is an additive noise to the associated core layer physical layer pipe (s), if the injection level is lower than the required SNR of the core layer physical layer pipe (s) prior to LDM combined, Core Layer Physical layer pipes may not be decodable. In addition, if the injection level is slightly higher than the desired SNR of the core layer physical layer pipe (s) prior to LDM combined (e.g., 1dB), the SNR performance of the core layer physical layer pipe (s) May be affected. Therefore, in order to provide sufficient margin between the injection level and the required SNR threshold of the core layer physical layer pipe (s), the injection level IL of the enhanced layer physical layer pipe (s) may be selected according to Equation 10 below .
[수학식 10]&Quot; (10) "
이 때, 멀티플 코어 레이어 피지컬 레이어 파이프들이 하나의 인핸스드 레이어 피지컬 레이어 파이프와 관련될 때, 가장 덜 로버스트한 코어 레이어 피지컬 레이어 파이프가 인젝션 레벨의 상태를 선택하는데 사용될 수 있다.At this time, when multiple core layer physical layer pipes are associated with one enhanced layer physical layer pipe, the least robust core layer physical layer pipe can be used to select the state of the injection level.
인핸스드 레이어의 인젝션 레벨들에 따라, 코어 레이어의 모듈레이션/코드레이트(ModCod) 조합을 선택하기 위해 특별한 주의가 필요할 수 있다. 이 때, 코어 레이어 피지컬 레이어 파이프는 QPSK, 16 QAM 및 64 QAM 컨스틸레이션 중 하나로 구성되는 것이 바람직할 수 있다. 64 QAM 이 코어 레이어 피지컬 레이어 파이프에 사용될 때, 코어 레이어에서의 지나치게 높은 동작 SNR들을 피하기 위해 코드 레이트는 최대 7/15까지 사용되는 것이 바람직할 수 있다.Depending on the injection levels of the enhanced layer, special care may be needed to select the modulation / code rate (ModCod) combination of the core layer. At this time, it may be preferable that the core layer physical layer pipe is composed of one of QPSK, 16 QAM and 64 QAM constellation. When 64 QAM is used in a core layer physical layer pipe, it may be desirable to use up to 7/15 code rate to avoid excessively high operating SNRs at the core layer.
하나의 완전한 전송 프로덕트가 멀티플 피지컬 레이어 파이프들에 의해 조합되고 전송될 때, 이러한 멀티플 피지컬 레이어 파이프들은 ATSC 3.0 수신기에서 동시에 복원되어야 할 필요가 있고, 따라서 하나의 완전한 전송 프로덕트를 조합하는데 필요한 피지컬 레이어 파이프들의 최대 개수는 수신기의 최대 TI 메모리 사이즈의 조건(즉, 219cells)을 만족시키면서 4로 제한될 수 있다.When one complete transport product is combined and transported by multiple physical layer pipes, these multiple physical layer pipes need to be restored simultaneously in the ATSC 3.0 receiver, and thus the physical layer pipe required to combine one complete transport product May be limited to four while satisfying the condition of the maximum TI memory size of the receiver (i.e., 2 19 cells).
브로드캐스터들의 의도된 서비스들에 따라, 멀티플 피지컬 레이어 파이프들에 의해 전송되는 하나의 완전한 전송 프로덕트는 시그널링, 멀티플 오디오들, 비디오, 인핸스드 비디오 또는 어플리케이션 데이터와 같이 복수의 다른 데이터 스트림들을 포함할 수 있다. 수신기들에서 동시에 복원될 필요가 있는(완전한 전송 프로덕트) 이러한 멀티플 데이터 스트림들이 멀티플 피지컬 레이어 파이프들로 전송될 때, 주의가 필요하다. 원칙적으로, 다른 로버스트니스 레벨들 및 다른 커버리지 영역들이 브로드캐스터들에 의해 의도될 때, 부가적인 피지컬 레이어 파이프(들)이 요구된다. 만약, 멀티플 데이터 스트림들이 동일한 로버스트니스 레벨 및 동일한 커버리지 영역을 가질 필요가 있다면(예를 들어, 멀티플 언어들의 멀티플 오디오 스트림들), 이러한 데이터 스트림들은 동일한 피지컬 레이어 파이프에서 전송되는 것이 바람직하다. 이 때, 이러한 멀티플 데이터 스트림들을 위해 동일한 로버스트니스가 의도된 한, 이러한 멀티플 데이터 스트림들을 피지컬 레이어 전에 멀티플렉싱하는 것이 통계적 멀티플렉싱 게인(statistical multiplexing gain)때문에 더 유리할 수 있다. 그러므로, 전송되는 프로덕트의 모든 컴포넌트들이 멀티플 피지컬 레이어 파이프들에 의해 전송될 때, 그 프로덕트를 위한 피지컬 레이어 파이프들의 최대 개수는 송신기에서 4로 제한되고, 이러한 4개의 피지컬 레이어 파이프들은 개별적인 피지컬 레이어 파이프들의 타임 다이버시티(time diversity)를 최대로 하기 위해 TI 메모리 사이즈를 풀로(219 cells) 사용할 수 있다. 심지어 4 피지컬 레이어 파이프들을 초과하는 완전한 전송 프로덕트 내의 4-PLP 서브셋이 수신기에서의 TI 메모리 요구를 만족시키더라도, 전송 프로덕트의 모든 컴포넌트들이 송신기에서 4개를 초과하는 개수의 피지컬 레이어 파이프들에 의해 전송되는 것은 바람직하지 않다.According to the intended services of broadcasters, one complete transport product transmitted by multiple physical layer pipes may include a plurality of different data streams, such as signaling, multiple audio, video, enhanced video or application data. have. Care must be taken when these multiple data streams are sent to multiple physical layer pipes that need to be restored simultaneously in the receivers (complete transmission product). In principle, when other robustness levels and other coverage areas are intended by the broadcasters, additional physical layer pipe (s) are required. If multiple data streams need to have the same robustness level and the same coverage area (for example, multiple audio streams in multiple languages), then these data streams are preferably transmitted in the same physical layer pipe. At this time, multiplexing these multiple data streams before the physical layer may be more advantageous because of the statistical multiplexing gain, as long as the same robustness is intended for such multiple data streams. Therefore, when all the components of a transmitted product are transmitted by multiple physical layer pipes, the maximum number of physical layer pipes for that product is limited to four in the transmitter, and these four physical layer pipes are referred to as individual physical layer pipes To maximize time diversity, the TI memory size can be pooled (2 19 cells). Even if a 4-PLP subset within a complete transport product that exceeds four physical layer pipes meets TI memory requirements at the receiver, all components of the transport product are transmitted by more than four physical layer pipes at the transmitter Is not desirable.
Service List Table (SLT) 및 Service Layer Signaling (SLS)를 포함하는 Low Level Signaling (LLS)과 같은 IP-레벨 시그널링 정보 및 Link Mapping Table (LMT)는 시그널링 정보를 위한 다른 로버스트니스를 제공하기 위해 별도의 피지컬 레이어 파이프에 구성될 수 있다. 이러한 경우에, IP-레벨 시그널링 정보는 하나의 전송 프로덕트를 전송하는 멀티플 피지컬 레이어 파이프들 중 가장 로버스트한 피지컬 레이어 파이프에 존재할 수 있다. LDM이 사용될 때, IP-레벨 시그널링 정보는 하나의 전송 프로덕트를 전송하는 멀티플 피지컬 레이어 파이프들 중 가장 로버스트한 코어 레이어 피지컬 레이어 파이프에 존재할 수 있다.IP-level signaling information such as Low Level Signaling (LLS) including Service List Table (SLT) and Service Layer Signaling (SLS) and Link Mapping Table (LMT) are separately provided to provide different robustness for signaling information. Lt; RTI ID = 0.0 > physical < / RTI > In this case, the IP-level signaling information may be present in the most robust physical layer pipe among the multiple physical layer pipes transmitting one transport product. When LDM is used, IP-level signaling information can be present in the most robust core layer physical layer pipe among multiple physical layer pipes that transmit one transport product.
하나 또는 그 이상의 피지컬 레이어 파이프들로 구성될 수 있는 하나의 전송 프로덕트는 LLS와 LMT를 포함하는 적절한 IP-레벨 시그널링 정보를 포함할 수 있다. 이 때, LLS와 LMT 전송의 최소 요구는 매 5초마다 반복되는 것일 수 있다. 빠른 서비스 획득을 위해, LLS와 LMT는 모든 피지컬 레이어 프레임에서 보내질 수 있다. 이는 매 프레임에서 L1B_lls_flag = 1 (현재 프레임 내에 전송되는 LLS를 위해) 및 L1D_plp_lls_flag = 1 (상응하는 PLP 내에 전송되는 LLS를 위해)로 설정함으로써 달성될 수 있다.One transport product, which may consist of one or more physical layer pipes, may include appropriate IP-level signaling information including LLS and LMT. At this time, the minimum requirement of LLS and LMT transmission may be repeated every 5 seconds. For fast service acquisition, LLS and LMT can be sent in all physical layer frames. This can be achieved by setting L1B_lls_flag = 1 (for the LLS being transmitted in the current frame) and L1D_plp_lls_flag = 1 (for the LLS being transmitted in the corresponding PLP) in each frame.
하나의 완전한 전송 프로덕트가 멀티플 피지컬 레이어 파이프들에 의해 전송될 때, 멀티플 서브프레임들이 사용될 수 있다. 이러한 서비스 시나리오의 하나의 예는 8K나 16K FFT 서브프레임에서 전송되는 로버스트 오디오 서비스 및 32K FFT 서브프레임에서 전송되는 비디오 서비스이다. 따라서, ATSC 3.0 수신기들은 하나의 완전한 전송 프로덕트를 전송하는 멀티플 서브프레임들을 동시에 복원할 수 있다. CTI 모드는 하나의 완전한 전송 프로덕트가 일정한 셀 레이트(constant cell rate)를 갖는 오직 하나의 코어 피지컬 레이어 파이프로 구성될 때 사용되므로, 이러한 경우에 CTI 모드는 허용되지 않을 수 있다.When one complete transport product is transmitted by multiple physical layer pipes, multiple subframes may be used. One example of such a service scenario is a robust audio service transmitted in an 8K or 16K FFT subframe and a video service transmitted in a 32K FFT subframe. Thus, ATSC 3.0 receivers can simultaneously recover multiple subframes transmitting a complete transmission product. The CTI mode may be used when one complete transport product is constructed with only one core physical layer pipe having a constant cell rate, and in this case the CTI mode may not be allowed.
LDM이 사용될 때, 레이어드 디비전 멀티플렉싱되는 멀티플 피지컬 레이어 파이프들은 FFT 사이즈, 파일럿 패턴 및 가드 인터벌과 같은 공통의 서브프레임 파라미터들을 공유할 수 있다. 따라서, 하나의 완전한 전송 프로덕트가 모두 LDM 구성된 멀티플 서브프레임들로 전송되지 않도록 하여, 수신기들이 LDM 구성된 멀티플 서브프레임들을 동시에 복원할 필요가 없도록 하는 것이 바람직하다.When LDM is used, multiple physical layer pipes that are layered division multiplexed can share common subframe parameters such as FFT size, pilot pattern and guard interval. Thus, it is desirable that one complete transmission product is not transmitted to multiple LDM configured multiple subframes, so that receivers do not have to simultaneously restore multiple LDF configured subframes.
LDM(Layered Division Multiplexing)은 하나의 서브프레임 내에서 멀티플 피지컬 레이어 파이프들을 구성하기 위해, TDM 및/또는 FDM 구성들(configuratioins)과 결합할 수 있다. LDM이 둘 이상의 피지컬 레이어 파이프들로 구성될 때, 레이어드 타임 디비전 멀티플렉싱(Layered Time Division Multiplexing, LTDM), 타임 레이어드 디비전 멀티플렉싱(Time Layered Division Multiplexing, TLDM), 레이어드 프리컨시 디비전 멀티플렉싱(Layered Frequency Division Multiplexing; LFDM) 또는 프리컨시 레이어드 디비전 멀티플렉싱(Frequency Layered Division Multiplexing; FLDM)과 같은 구성들 중 하나로 이루어질 수 있다.Layered Division Multiplexing (LDM) may be combined with TDM and / or FDM configurations (configuratioins) to construct multiple physical layer pipes within one subframe. When an LDM is composed of two or more physical layer pipes, Layered Time Division Multiplexing (LTDM), Time Layered Division Multiplexing (TLDM), Layered Frequency Division Multiplexing (LFDM) or Frequency Layered Division Multiplexing (FLDM).
이 때, LTDM은 레이어드 디비전된 후 타임 디비전되는 것으로 볼 수 있고, TLDM은 타임 디비전된 후 레이어드 디비전되는 것으로 볼 수 있고, LFDM은 레이어드 디비전된 후 프리컨시 디비전되는 것으로 볼 수 있고, FLDM은 프리컨시 디비전된 후 레이어드 디비전되는 것으로 볼 수 있다.In this case, the LTDM can be regarded as being time division after being layered, TLDM can be regarded as being subjected to time division and layered division, LFDM can be regarded as being pre-divided after being layered, It can be seen as being deconditioned and layered after division.
구현이 낮은 복잡도와 낮은 메모리 사용을 갖도록 하기 위해, 메모리를 포함하는 타임 인터리버 블록은 코어 및 인핸스드 피지컬 레이어 파이프들 모두에 의해 공유될 수 있다.In order for an implementation to have low complexity and low memory usage, a time interleaver block containing memory may be shared by both the core and enhanced physical layer pipes.
이 때, FLDM이나 LFDM 구성들은 TLDM이나 LTDM의 분산된(dispersed) 코어 레이어 피지컬 레이어 파이프들을 서브슬라이싱하는 특별 케이스로 볼 수 있다. 이하에서는 수신기에서의 동시 복원을 위해 하나의 완전한 전송 프로덕트를 구성하는 최대 4개까지의 피지컬 레이어 파이프들이 사용되는 예를 위주로 설명한다.At this time, the FLDM or LFDM configurations can be seen as special cases of sub-slicing the dispersed core layer physical layer pipes of TLDM or LTDM. Hereinafter, an example in which up to four physical layer pipes constituting one complete transmission product are used for simultaneous restoration in a receiver will be described.
L1D_plp_start 및 L1D_plp_size는 서브프레임 내에서 각 피지컬 레이어 파이프의 위치 및 배치(position and placement)를 결정하는 시그널링 필드들이다. LDM의 사용과 관계없이, 코어 레이어 피지컬 레이어 파이프(들)의 이러한 시그널링 필드들은 타임 인터리빙(CTI 또는 HTI) 및 프레이밍 이후를 기준으로 정의될 수 있다. 그러나, LDM이 사용될 때, LDM 컴바이닝이 컨스틸레이션 맵핑 이후 및 타임 인터리빙 이전에 수행되기 때문에, 인핸스드 피지컬 레이어 파이프(들)의 L1D_plp_start 및 L1D_plp_size는 타임 인터리빙 이전을 기준으로 정의될 수 있다.L1D_plp_start and L1D_plp_size are signaling fields that determine the position and placement of each physical layer pipe in a subframe. Regardless of the use of the LDM, these signaling fields of the core layer physical layer pipe (s) can be defined based on time interleaving (CTI or HTI) and after framing. However, when the LDM is used, the L1D_plp_start and L1D_plp_size of the enhanced physical layer pipe (s) can be defined based on the pre-time interleaving since the LDM combination is performed after the constellation mapping and before the time interleaving.
도 62는 L1D_plp_start 및 L1D_plp_size의 시그널링 정의들을 나타낸 도면이다.62 is a diagram showing signaling definitions of L1D_plp_start and L1D_plp_size.
도 62를 참조하면, 인핸스드 피지컬 레이어 파이프들의 시그널링 필드들에 의해 지시되는 셀들은 타임 인터리빙 이후에 서브프레임에 결쳐서 분산되고, 이는 프레이밍 단계에서 의미 있는 정보가 되기 어려운 것을 알 수 있다.Referring to FIG. 62, it can be seen that the cells indicated by the signaling fields of the enhanced physical layer pipes are dispersed in the subframe after the time interleaving, which is difficult to be meaningful information in the framing step.
수신기에서, 타임 디인터리빙 및 코어 레이어 피지컬 레이어 파이프의 캔슬레이션 이후 디코딩되는 인핸스드 피지컬 레이어 파이프들은 L1-Detail 내의 인핸스드 피지컬 레이어 파이프들의 상응하는 L1D_plp_start 및 L1D_plp_size에 기반하여 복원될 수 있다.At the receiver, the enhanced physical layer pipes decoded after the time deinterleaving and the cancellation of the core layer physical layer pipe can be restored based on the corresponding L1D_plp_start and L1D_plp_size of the enhanced physical layer pipes in the L1-Detail.
LDM이 멀티플 코어 피지컬 레이어 파이프들로 구성될 때, 각 코어 레이어 피지컬 레이어 파이프는 타임 인터리빙 그룹(TI 그룹)을 나타낸다.When the LDM is composed of multiple core physical layer pipes, each core layer physical layer pipe represents a time interleaving group (TI group).
도 63은 멀티플 코어 피지컬 레이어 파이프들을 위한 타임 인터리빙 그룹 할당을 나타낸 도면이다.63 shows a time interleaving group assignment for multiple core physical layer pipes.
도 63을 참조하면, 3개의 코어 레이어 피지컬 레이어 파이프들 각각이 하나의 타임 인터리빙 그룹을 나타내는 것을 알 수 있다.Referring to FIG. 63, it can be seen that each of the three core layer physical layer pipes represents one time interleaving group.
이러한 타임 인터리빙 그룹들은 L1-Detail 컨트롤 시그널링 내에 상응하는 코어 레이어 피지컬 레이어 파이프들이 나타나는 순서에 따라 오름차순(ascending order)으로 암묵적으로 인덱싱(implicitly indexed)될 수 있다. 수신기 메모리의 효율적인 사용을 위해, 각 서브프레임의 코어 레이어 피지컬 레이어 파이프들은 그 서브프레임 내에서 오름차순으로 정렬될 수 있다. 즉, TI_Group_0으로 인덱싱되는 서브프레임의 L1-Detail 컨트롤 시그널링 내의 첫 번째 코어 레이어 피지컬 레이어 파이프의 L1D_plp_start는 그 서브프레임 내의 모든 코어 레이어 피지컬 레이어 파이프들의 L1D_plp_start 값들 중 가장 낮은 셀 인덱스를 가질 수 있다. 또한, TI_Group_1로 인덱싱되는 그 서브프레임의 L1-Detail 컨트롤 시그널링 내의 두 번째 코어 레이어 피지컬 레이어 파이프의 L1D_plp_start는 첫 번쨰 코어 레이어 피지컬 레이어 파이프(TI_Group_0)의 그것보다 크고 세 번째 코어 레이어 피지컬 레이어 파이프(TI_Group_2)의 그것보다 작을 수 있다. 이 때, 각 피지컬 레이어 파이프의 L1D_plp_id는 TI_Group 값들과 독립적이어서, L1D_plp_id 값들은 도 63과 같이 L1-Detail 컨트롤 시그널링 내에서 오름차순으로 정렬될 필요가 없을 수 있다.These time interleaving groups may be implicitly indexed in an ascending order in the order in which the corresponding core layer physical layer pipes appear in the L1-Detail control signaling. For efficient use of the receiver memory, the core layer physical layer pipes of each subframe may be sorted in ascending order within that subframe. That is, the L1D_plp_start of the first core layer physical layer pipe in the L1-Detail control signaling of the subframe indexed by TI_Group_0 may have the lowest cell index among the L1D_plp_start values of all the core layer physical layer pipes in the subframe. Also, the L1D_plp_start of the second core layer physical layer pipe in the L1-Detail control signaling of that subframe indexed with TI_Group_1 is larger than that of the first core layer physical layer pipe (TI_Group_0) and the third core layer physical layer pipe (TI_Group_2) Lt; / RTI > In this case, the L1D_plp_id of each physical layer pipe is independent of the TI_Group values, so that the L1D_plp_id values may not need to be sorted in ascending order within the L1-Detail control signaling as in FIG.
도 64는 하나의 코어 레이어 피지컬 레이어 파이프로 삽입된 두 개의 인핸스드 레이어 피지컬 레이어 파이프들을 나타낸 도면이다.64 is a diagram illustrating two enhanced layer physical layer pipes inserted into one core layer physical layer pipe.
도 64를 참조하면, 멀티플 인핸스드 레이어 피지컬 레이어 파이프들이 하나의 코어 피지컬 레이어 파이프(예를 들어, L1D_plp_id_0)와 연관된 경우, 이러한 인핸스드 레이어 피지컬 레이어 파이프들은 L1D_plp_ldm_injection_level로 시그널링되는 모두 같은 LDM 인젝션 레벨을 가지는 것을 알 수 있다. 만약 이러한 인핸스드 레이어 피지컬 레이어 파이프들이 상이한 인젝션 레벨들을 가진다면, 이 두 인핸스드 레이어 피지컬 레이어 파이프들과 연관되는 코어 레이어 피지컬 레이어 파이프(예를 들어, L1D_plp_id_0)의 부분들(portions)은 상이한 로버스트니스를 가지게 되고, 이는 단일 컨텐트에 대하여 다른 커버리지 영역들을 제공하는 결과가 될 수 있다.64, when multiple enhanced physical layer pipes are associated with one core physical layer pipe (e.g., L1D_plp_id_0), these enhanced layer physical layer pipes are all of the same LDM injection level signaled with L1D_plp_ldm_injection_level . If these enhanced layer physical layer pipes have different injection levels then portions of the core layer physical layer pipe (e.g., L1D_plp_id_0) associated with the two enhanced layer physical layer pipes may be different robust And this may result in providing different coverage areas for a single content.
하나의 서브프레임에서 인핸스드 레이어 피지컬 레이어 파이프(들)가 코어 레이어 피지컬 레이어 파이프(들)과 배치되고 연관될(positioned and associated) 때, 인핸스드 레이어 피지컬 레이어 파이프(들)의 L1D_plp_start 및 L1D_plp_size는 인핸스드 피지컬 레이어 파이프(들)의 셀들이 코어 레이어 피지컬 레이어 파이프(들)의 셀들과 연속적으로 연관되도록 주의깊게 결정될 수 있다.When the enhanced layer physical layer pipe (s) in one subframe are positioned and associated with the core layer physical layer pipe (s), the L1D_plp_start and L1D_plp_size of the enhanced layer physical layer pipe (s) The cells of the physical layer pipe (s) may be carefully determined to be continuously associated with the cells of the core layer physical layer pipe (s).
도 65는 바람직하지 않은 LDM 구성 예를 나타낸 도면이다.65 is a diagram showing an example of an undesirable LDM configuration.
도 65를 참조하면, 인핸스드 피지컬 레이어 파이프(L1D_plp_id_1)의 L1D_plp_start는 코어 레이어 피지컬 레이어 파이프(L1D_plp_id_0)의 그것과 동일하지 않은 것을 알 수 있다. 이 때, 코어 레이어 피지컬 레이어 파이프들의 부분들은 다른 로버스트니스를 가지게 되고, 따라서 이와 같은 구성은 바람직하지 않을 수 있다. 게다가, 인핸스드 레이어 피지컬 레이어 파이프의 L1D_plp_size는 코어 레이어보다 작거나 클 수 없을 수 있다. HTI 모드(하이브리드 타임 인터리빙 모드)가 사용될 때, HTI 모드를 구성하는 피지컬 레이어 파이프들은 모두 정수개의 FEC 블록들을 사용할 수 있다. 이러한 경우에, 인핸스드 레이어의 실제 데이터 셀들(actual data cells)의 개수는 코어 레이어의 그것들보다 작거나 같게 설정될 수 있고, 필요하면 인핸스드 레이어 더미 모듈레이션 값들이 사용될 수 있다.Referring to FIG. 65, it can be seen that the L1D_plp_start of the enhanced physical layer pipe (L1D_plp_id_1) is not the same as that of the core layer physical layer pipe (L1D_plp_id_0). At this time, portions of the core layer physical layer pipes will have different robustness, and thus such a configuration may be undesirable. In addition, the L1D_plp_size of the enhanced layer physical layer pipe may be smaller or larger than the core layer. When the HTI mode (hybrid time interleaving mode) is used, the physical layer pipes constituting the HTI mode can use an integer number of FEC blocks. In this case, the number of actual data cells of the enhanced layer may be set to be less than or equal to those of the core layer, and if necessary, the enhanced layer dummy modulation values may be used.
도 66은 바람직하지 않은 LDM 구성의 다른 예를 나타낸 도면이다.66 is a diagram showing another example of an undesirable LDM configuration.
도 66을 참조하면, 코어 레이어 피지컬 레이어 파이프(L1D_plp_id_0)에 레이어드 디비전 멀티플렉싱되지 않는 구간(duration)이 존재하는 것을 알 수 있다.Referring to FIG. 66, it can be seen that a duration that is not layered division multiplexed exists in the core layer physical layer pipe (L1D_plp_id_0).
인핸스드 레이어에 멀티플 피지컬 레이어 파이프들이 구성될 때, 인핸스드 레이어 피지컬 레이어 파이프들 사이의 갭들을 방지하기 위해, 하나의 서브프레임 내에서 후속 인핸스드 레이어 피지컬 레이어 파이프의 L1D_plp_start(L1D_plp_start_3)는 앞서는 인핸스드 피지컬 레이어 파이프(L1D_plp_id_2)의 바로 다음 셀에 상응하도록 설정될 수 있다.When multiple physical layer pipes are configured in the enhanced layer, in order to prevent gaps between the enhanced layer physical layer pipes, L1D_plp_start (L1D_plp_start_3) of the subsequent enhanced layer physical layer pipe in one subframe is enhanced May be set to correspond to the cell immediately following the physical layer pipe L1D_plp_id_2.
CTI 모드(컨벌루셔널 타임 인터리빙 모드)는 하나의 완전한 전송 프로덕트가 일정한 셀 레이트를 가지는 단일 코어 피지컬 레이어 파이프로 이루어진 경우에 사용될 수 있다. 예를 들어, 하나의 코어 레이어 피지컬 레이어 파이프와 하나의 인핸스드 레이어 피지컬 레이어 파이프가 일정한 셀 레이트와 동일한 L1D_plp_start 및 L1D_plp_size를 가지는 경우가 CTI 모드의 대표적인 예가 될 수 있다. CTI 모드가 사용될 때, 서브프레임마다 정수개의 FEC 블록들로 구성될 필요가 없고, 따라서 하나의 서브프레임에서 코어 레이어 및 인핸스드 레이어 모두의 데이터 셀들이 완전히 채워지는 것이 바람직하다.The CTI mode (the convolutional time interleaving mode) can be used when one complete transmission product consists of a single core physical layer pipe with a constant cell rate. For example, a case where one core layer physical layer pipe and one enhanced layer physical layer pipe have the same L1D_plp_start and L1D_plp_size as a constant cell rate can be a representative example of the CTI mode. When the CTI mode is used, it is not necessary to construct an integer number of FEC blocks per subframe, and thus it is preferable that data cells of both the core layer and the enhanced layer are completely filled in one subframe.
도 67은 CTI 모드에서 허용되는 LDM 구성의 일 예를 나타낸 도면이다.67 is a diagram showing an example of the LDM configuration allowed in the CTI mode.
도 67을 참조하면, 하나의 서브프레임이 다른 전송 프로덕트들을 나타내는 멀티플 코어 레이어 피지컬 레이어 파이프들(즉, 멀티플 타임 인터리빙 그룹들)로 이루어진 경우, 그 서브프레임 내의 각 피지컬 레이어 파이프는 CTI 모드를 구성하기 위해 일정한 셀 레이트를 가져야 한다. 게다가, 코어 레이어 피지컬 레이어 파이프들과 관련된 어떤 인핸스드 레이어 피지컬 레이어 파이프들도 멀티플 타임 인터리빙 그룹들에 퍼져있을 수 없을 수 있다. CTI 모드에서, 코어 레이어 피지컬 레이어 파이프의 마지막 부분의 하나의 불완전한 FEC 블록은 타임 인터리빙되고, 수신기에서 다음 서브프레임이 디코딩될때까지 버퍼링되어야 한다. 이러한 경우에, 그 코어 레이어 피지컬 레이어 파이프의 불완전한 FEC 블록과 연관된 인핸스드 레이어 피지컬 레이어 파이프의 FEC 블록도 역시 다음 서브프레임까지 버퍼링되어야 한다. 이는 하나의 인핸스드 레이어 피지컬 레이어 파이프가 복수의 타임 인터리빙 그룹들에 퍼져있을 때, 후속하는 타임 인터리빙 그룹과 관련된 그 인핸스드 피지컬 레이어 파이프의 어떤 후속하는 FEC 블록들이라도 역시 버퍼링되어야 함을 의미하고, 이는 수신기에서 대량의 메모리를 소비할 수 있다. 이러한 이유로, CTI 모드에서는 하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 TI 그룹들에 걸쳐있는 도 63과 도 64에 예시된 LDM 구성은 허용되지 않을 수 있다. 도 67에 도시된 LDM 구성이 사용될 때, CTI 모드에서 다른 타임 인터리빙 그룹들에 속하는 피지컬 레이어 파이프들로 이루어진 하나의 완전한 전송 프로덕트를 만드는 것은 불허될 수 있다. 하나의 완전한 전송 프로덕트는 CTI 모드가 사용될 때 동일한 타임 인터리빙 그룹 내에서 코어 및 인핸스드 피지컬 레이어 파이프들로 구성되어야 할 수 있다.67, if one subframe consists of multiple core layer physical layer pipes (i.e., multiple time interleaving groups) representing different transport products, each physical layer pipe in that subframe constitutes a CTI mode It should have a constant cell rate. In addition, some enhanced layer physical layer pipes associated with core layer physical layer pipes may not be able to span multiple time interleaving groups. In CTI mode, one incomplete FEC block in the last part of the core layer physical layer pipe is time interleaved and must be buffered until the next subframe in the receiver is decoded. In this case, the FEC block of the enhanced layer physical layer pipe associated with the incomplete FEC block of the core layer physical layer pipe must also be buffered to the next subframe. This means that any subsequent FEC blocks of the enhanced physical layer pipe associated with a subsequent time interleaving group should also be buffered when one enhanced layer physical layer pipe is spread across a plurality of time interleaving groups, This can consume a large amount of memory at the receiver. For this reason, in the CTI mode, the LDM configuration illustrated in Figures 63 and 64 in which one enhanced layer physical layer pipe spans multiple TI groups may not be allowed. When the LDM configuration shown in FIG. 67 is used, it may be disallowed to make one complete transport product consisting of physical layer pipes belonging to different time interleaving groups in the CTI mode. One complete transport product may be configured with core and enhanced physical layer pipes within the same time interleaving group when the CTI mode is used.
도 68은 CTI 모드에서 허용되는 LDM 구성의 다른 예를 나타낸 도면이다.68 is a diagram showing another example of the LDM configuration allowed in the CTI mode.
도 68을 참조하면, 멀티플 인핸스드 레이어 피지컬 레이어 파이프들과 연관된 하나의 코어 레이어 피지컬 레이어 파이프는 단일 CTI로 구성될 수 있다. 이와 같은 구성이 사용될 때, 하나의 코어 레이어 피지컬 레이어 파이프와 연관된 인핸스드 레이어 피지컬 레이어 파이프들 각각은 일정한 셀 레이트를 가질 수 있다. 이는 각 인핸스드 피지컬 레이어 파이프의 L1D_plp_start 및 L1D_plp_size가 한 서브프레임에서 다음 서브프레임까지 일정하게 유지되는 것을 의미하고, 따라서 수신기는 이전 서브프레임들의 이러한 시그널링 값들을 추적할 필요가 없을 수 있다.68, one core layer physical layer pipe associated with multiple enhanced layer physical layer pipes may be composed of a single CTI. When such a configuration is used, each of the enhanced layer physical layer pipes associated with one core layer physical layer pipe may have a constant cell rate. This means that L1D_plp_start and L1D_plp_size of each enhanced physical layer pipe remain constant from one subframe to the next, so the receiver may not need to track these signaling values of previous subframes.
HTI 모드(하이브리드 타임 인터리빙 모드)가 사용될 때, 코어 및 인핸스드 레이어 피지컬 레이어 파이프들 각각이 정수개의 FEC 블록들로 구성되므로, 인핸스드 레이어 피지컬 레이어 파이프가 복수개의 타임 인터리빙 그룹에 펼쳐져 있는 상황도 추가적인 수신기 메모리 부담 없이 구현될 수 있다.When the HTI mode (hybrid time interleaving mode) is used, since each of the core and enhanced layer physical layer pipes is composed of an integer number of FEC blocks, the situation in which the enhanced layer physical layer pipe is spread over a plurality of time interleaving groups is also an additional Receiver memory can be implemented without any burden.
도 69는 HTI 모드에서 허용되는 LDM 구성의 일 예를 나타낸 도면이다.69 is a diagram showing an example of an LDM configuration allowed in the HTI mode.
도 69를 참조하면, HTI 모드에서 두 개의 코어 레이어 피지컬 레이어 파이프들이 하나의 인핸스드 레이어 피지컬 레이어 파이프와 연관된 것을 알 수 있다. 하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹들에 퍼져있는 도 63 및 도 64에 도시된 4-PLP 구성들도 HTI 모드에서는 허용될 수 있다. 이 때, 같은 인핸스드 피지컬 레이어 파이프에 연관된 다른 타임 인터리빙 그룹들이 다른 타임 인터리빙 모드를 사용하는 것은 허용되지 않을 수 있다. 하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹에 퍼져 있는 경우에 HTI 모드가 사용될 때, 컨벌루셔널 딜레이 라인(CDL)의 사용은 불허될 수 있다. 만약 컨벌루셔널 딜레이 라인이 사용된다면, 두 코어 레이어 피지컬 레이어 파이프들이 멀티플 서브프레임들에 걸쳐서 다른 인터리빙 뎁스들을 사용할 수 있고, 따라서 이 두 코어 레이어 피지컬 레이어 파이프들에 연관된 하나의 인핸스드 레이어 피지컬 레이어 파이프의 부분들(portions)이 다른 디코딩 타임을 가질 수 있어서, 결국 수신기들에서 대량의 메모리가 필요해질 수 있다.Referring to FIG. 69, it can be seen that in the HTI mode, two core layer physical layer pipes are associated with one enhanced layer physical layer pipe. The 4-PLP configurations shown in Figures 63 and 64 in which one enhanced layer physical layer pipe is spread in multiple time interleaving groups may also be allowed in the HTI mode. At this time, other time interleaving groups associated with the same enhanced physical layer pipe may not be allowed to use different time interleaving modes. The use of the convolutional delay line (CDL) may be disallowed when the HTI mode is used when one enhanced layer physical layer pipe is spread over multiple time interleaving groups. If a convolutional delay line is used, then two core layer physical layer pipes may use different interleaving depths across multiple subframes and thus one enhanced layer physical layer pipe associated with these two core layer physical layer pipes Portions may have different decoding times, which may eventually require a large amount of memory at the receivers.
HTI 모드가 각 피지컬 레이어 파이프를 위해 정수개의 FEC 블록들을 필요로하므로, 각 피지컬 레이어 파이프를 위한 모듈레이션/코드레이트(ModCod) 조합의 선택에 따라 코어 레이어 피지컬 레이어 파이프(들)의 셀들의 총 개수는 인핸스드 피지컬 레이어 파이프(들)의 그것과 상이할 수 있다. 이러한 경우에, 인핸스드 레이어 더미 모듈레이션 값들이 사용되어, 코어 레이어 및 인핸스드 레이어가 동일한 수의 셀들을 갖도록 할 수 있다. 이 때, 인핸스드 레이어 더미 모듈레이션 값들은 PLP 그룹의 마지막 인핸스드 피지컬 레이어 파이프의 뒤에 삽입될 수 있다. 게다가, 이러한 더미 모듈레이션 값들은, 바로 앞의(preceding) 인핸스드 레이어 피지컬 레이어 파이프 및 더미 모듈레이션 값들과 연관된 코어 레이어 피지컬 레이어 파이프가 유니폼한 로보스트니스를 가지도록, 바로 앞의 인핸스드 레이어 피지컬 레이어 파이프와 동일한 컨스틸레이션 맵핑 및 인젝션 레벨을 가질 수 있다.Since the HTI mode requires an integer number of FEC blocks for each physical layer pipe, the total number of cells in the core layer physical layer pipe (s), depending on the choice of modulation / code rate (ModCod) combination for each physical layer pipe, May be different from that of the enhanced physical layer pipe (s). In this case, enhanced layer dummy modulation values may be used such that the core layer and the enhanced layer have the same number of cells. At this time, the enhanced layer dummy modulation values may be inserted after the last enhanced physical layer pipe of the PLP group. In addition, these dummy modulation values are stored in the enhancement layer physical layer pipe < RTI ID = 0.0 > 1, < / RTI > so that the core layer physical layer pipe associated with the preceding enhanced layer physical layer pipe and dummy modulation values has uniform robustness. Lt; RTI ID = 0.0 > and / or < / RTI >
하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹들에 걸쳐있을 때(HTI-기반 LTDM 또는 LFDM 구성들), 멀티플 타임 인터리빙 그룹들에 속하는 코어 레이어 피지컬 레이어 파이프들의 타임 인터리빙 뎁스들이 실질적으로 상이할 때 추가적인 프레임 버퍼(extra frame buffer)가 필요할 수 있다. 예를 들어, 만약 첫 번째 코어 레이어 피지컬 레이어 파이프의 타임 인터리빙 뎁스가 두 번째 코어 레이어 피지컬 레이어 파이프의 그것보다 크다면, 첫 번째 코어 레이어 피지컬 레이어 파이프의 보다 큰 타임 인터리빙 뎁스 때문에 두 번째 코어 레이어 피지컬 레이어 파이프와 관련된 인핸스드 레이어 피지컬 레이어 파이프의 부분(portion)은 버퍼링되어야 할 수 있다. 이 때, 이러한 인핸스드 레이어 피지컬 레이어 파이프의 부분을 버퍼링하기 위해서, 타임 인터리빙 메모리(예를 들어, SRAM)를 소비하기보다는 추가적인 프레임 버퍼(예를 들어, DRAM)가 사용될 수 있다. 인핸스드 레이어 피지컬 레이어 파이프를 위한 추가적인 프레임 버퍼 사용을 피하기 위해, 하나의 인핸스드 레이어 피지컬 레이어 파이프와 관련된 멀티플 코어 레이어 피지컬 레이어 파이프들은 동일하거나 유사한 타임 인터리빙 뎁스를 사용할 수 있다. 이는 하나의 인핸스드 레이어 피지컬 레이어 파이프와 연관된 멀티플 코어 레이어 피지컬 레이어 파이프들을 위해, 타임 인터리빙 블록 당 FEC 블록들의 개수가 동일하거나 유사할 때 달성될 수 있다.The time interleaving depths of core layer physical layer pipes belonging to multiple time interleaving groups are substantially different when one enhanced layer physical layer pipe spans multiple time interleaving groups (HTI-based LTDM or LFDM configurations) An extra frame buffer may be required. For example, if the time interleaving depth of the first core layer physical layer pipe is greater than that of the second core layer physical layer pipe, then because of the greater time interleaving depth of the first core layer physical layer pipe, The portion of the enhanced layer physical layer pipe associated with the pipe may need to be buffered. At this time, an additional frame buffer (e.g., DRAM) may be used rather than consuming a time interleaving memory (e.g., SRAM) to buffer portions of such enhanced layer physical layer pipe. To avoid the use of additional frame buffers for enhanced layer physical layer pipes, multiple core layer physical layer pipes associated with one enhanced layer physical layer pipe may use the same or similar time interleaving depths. This can be achieved when the number of FEC blocks per time interleaving block is the same or similar for multiple core layer physical layer pipes associated with one enhanced layer physical layer pipe.
도 70은 HTI 기반의 LTDM이나 LFDM 구성들을 위한 타임 인터리빙 블록들의 사용 예를 나타낸 도면이다.70 shows an example of the use of time interleaving blocks for HTI-based LTDM or LFDM configurations.
도 70을 참조하면, 하나의 인핸스드 레이어 피지컬 레이어 파이프와 연관된 멀티플 코어 레이어 피지컬 레이어 파이프들이 동일하거나 유사한(기설정된 문턱값 미만 차이가 나는) 타임 인터리빙 블록 사이즈를 사용하는 것을 알 수 있다.Referring to FIG. 70, it can be seen that multiple core layer physical layer pipes associated with one enhanced layer physical layer pipe use the same or similar time interleaving block size (less than a predetermined threshold difference).
동일하거나 유사한 타임 인터리빙 블록 사이즈의 사용은, 추가적인 프레임 버퍼의 사용일 피하기 위한 것뿐만 아니라, 하나의 인핸스드 피지컬 레이어 파이프를 위한 동일한 성능 제공을 위한 것일 수도 있다.The use of the same or similar time interleaving block size may be for the same performance provision for one enhanced physical layer pipe as well as for avoiding the use of additional frame buffers.
노 타임 인터리빙 모드(no TI 모드)는 LDM 사용과는 무관하게 사용될 수 있다. 노 타임 인터리빙 모드가 사용되고 하나의 인핸스드 레이어 피지컬 레이어 파이프가 멀티플 타임 인터리빙 그룹들에 걸쳐 있을 때, 하나의 인핸스드 레이어 피지컬 레이어 파이프에 연관된 코어 레이어 피지컬 레이어 파이프들은 정수개의 FEC 블록들을 가져야 할 수 있다.The no-time interleaving mode (no TI mode) can be used regardless of LDM usage. When a no-time interleaving mode is used and one enhanced layer physical layer pipe spans multiple time interleaving groups, the core layer physical layer pipes associated with one enhanced layer physical layer pipe may have an integer number of FEC blocks .
FDM은 셀 멀티플렉싱에 의해 가능한 것으로, FLDM이나 LFDM 구성들과 같이 LDM과 결합될 수 있다. 이 때, 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices)에 의하여 제어되는 이러한 셀 멀티플렉싱은 코어 레이어 피지컬 레이어 파이프(들)에만 관련되어 적용될 수 있다. 이 때, 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices)는 모두 코어 레이어 피지컬 레이어 파이프에만 시그널링되고, 인핸스드 레이어 피지컬 레이어 파이프에는 시그널링되지 않을 수 있다.FDM is possible by cell multiplexing and can be combined with LDM like FLDM or LFDM configurations. This cell multiplexing, which is controlled by the physical layer pipe type information (L1D_plp_type), the physical layer pipe sub-slice interval information (L1D_plp_subslice_interval) and the physical layer pipe sub-slice number information (L1D_plp_num_subslices), is transmitted only to the core layer physical layer pipe . At this time, the physical layer pipe type information (L1D_plp_type), the physical layer pipe sub-slice interval information (L1D_plp_subslice_interval) and the physical layer pipe sub-slice number information (L1D_plp_num_subslices) are all signaled only to the core layer physical layer pipe, Lt; / RTI > may not be signaled.
피지컬 레이어 파이프 타입 정보(L1D_plp_type)는 분산되지 않은(non-dispersed) 피지컬 레이어 파이프에 상응하는 제1 타입과 분산된(dispersed) 피지컬 레이어 파이프에 상응하는 제2 타입 중 어느 하나를 식별하기 위한 것일 수 있다.The physical layer pipe type information (L1D_plp_type) may be for identifying either a first type corresponding to a non-dispersed physical layer pipe or a second type corresponding to a dispersed physical layer pipe have.
피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval)는 L1D_plp_type이 1인 경우(분산된 피지컬 레이어 파이프)에만 시그널링될 수 있고, 피지컬 레이어 파이프를 위한 서브슬라이스의 시작에서부터 같은 피지컬 레이어 파이프를 위한 다음 서브슬라이스의 시작까지의 측정된 순차적으로 인덱싱된(sequenctially-indexed) 데이터 셀들의 개수와 동일하게 설정될 수 있다.The physical layer pipe sub-slice interval information (L1D_plp_subslice_interval) can be signaled only when L1D_plp_type is 1 (dispersed physical layer pipe), and from the start of the sub-slice for the physical layer pipe to the start of the next sub- May be set equal to the number of measured sequen- tially-indexed data cells.
예를 들어, 만약 L1D_plp_start=100이고, L1D_plp_subslice_interval=250이면, 현재 PLP의 첫 번째 서브슬라이스의 첫 번째 데이터 셀은 인덱스 100에 위치하고, 현재 PLP의 두 번째 서브플라이스의 첫 번째 데이터 셀은 인덱스 100+250=250에 위치할 수 있다.For example, if L1D_plp_start = 100 and L1D_plp_subslice_interval = 250, the first data cell of the first sub-slice of the current PLP is located at index 100 and the first data cell of the second sub- = 250. ≪ / RTI >
피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices)는 L1D_plp_type이 1인 경우(분산된 피지컬 레이어 파이프)에만 시그널링될 수 있고, 현재 서브프레임 내의 현재 PLP를 위해 사용되는 서브슬라이스들의 실제 개수보다 1 작게 설정될 수 있다.The physical layer pipe sub-slice number information L1D_plp_num_subslices can be signaled only when L1D_plp_type is 1 (distributed physical layer pipe) and can be set to be smaller than the actual number of sub-slices used for the current PLP in the current sub-frame have.
도 71은 FLDM 구성의 일 예를 나타낸 도면이다.71 is a diagram showing an example of the FLDM configuration.
도 71을 참조하면, FLDM 구성은 FDM 셀들에 상응하는 코어 및 인핸스드 피지컬 레이어 파이프들이 동일한 개수의 셀들을 가지기 때문에 상대적으로 간단할 수 있다. FDM을 위한 셀 멀티플렉싱이 적용될 때, 정의된 서브슬라이스 인터벌(L1D_plp_subslice_interval)이 데이터 셀들의 총 수의 정수배가 아닐 수 있기 때문에 더미 모듈레이션 값들이 필요할 수 있다. 이 때, 프리앰블과 SBS의 데이터 파트에는 FDM의 셀 멀티플렉싱이 적용되지 않을 수 있다.Referring to FIG. 71, the FLDM configuration may be relatively simple since the core and enhanced physical layer pipes corresponding to the FDM cells have the same number of cells. When cell multiplexing for FDM is applied, dummy modulation values may be needed since the defined sub-slice interval (L1D_plp_subslice_interval) may not be an integer multiple of the total number of data cells. At this time, FDM cell multiplexing may not be applied to the data part of the preamble and the SBS.
LDM과 FDM의 결합의 다른 유형은 LFDM 구성이다.Another type of combination of LDM and FDM is the LFDM configuration.
도 72는 LFDM 구성의 일 예를 나타낸 도면이다.72 is a diagram showing an example of the LFDM configuration.
도 72를 참조하면, 서브슬라이싱 파라미터들이 모두 코어 레이어 피지컬 레이어 파이프들에만 적용되므로, 관련된 인핸스드 레이어 피지컬 레이어 파이프들의 셀 라이팅 오더는 이 코어 레이어 피지컬 레이어 파이프들의 셀 라이팅 오더를 따르는 것을 알 수 있다. FDM을 위한 셀 멀티플렉싱이 하나의 피지컬 레이어 파이프가 전체 서브프레임 구간(whole subframe duration)동안 확장될 것을 필요로 할 때, 코어 레이어 피지컬 레이어 파이프(들)의 셀 라이팅 오더를 따르는 인핸스드 레이어 피지컬 레이어 파이프(들)이 재-오더링되어야 하기 때문에 수신기들은 인핸스드 레이어 피지컬 레이어 파이프(들)을 전체 서브프레임 구간동안 버퍼링해야 할 수 있다. 이 때, 인핸스드 레이어 피지컬 레이어 파이프(들)을 버퍼링하기 위해, TI 메모리(예를 들어, SRAM)를 소비하기보다는 추가적인 프레임 버퍼(예를 들어, DRAM)가 사용될 수 있다. 이 부가적인 프레임 메모리 필요성 때문에, LFDM 구성이 사용될 때 프레임 메모리에 버퍼링되는 인핸스드 피지컬 레이어 파이프(들)의 셀들의 개수는 220 이하일 수 있다. 즉, 도 72에 도시된 예에서 코어 레이어의 PLP #0과 PLP #1의 L1D_plp_size의 합(이는 인핸스드 레이어의 PLP #2와 PLP #3의 L1D_plp_size의 합과 같다)은 수신기들에서 프레임 버퍼의 제한 때문에 220 셀들을 넘어서는 안될 수 있다.72, since the sub slicing parameters are all applied to the core layer physical layer pipes, it can be seen that the cell lighting order of the related enhanced layer physical layer pipes follows the cell lighting order of these core layer physical layer pipes. Cell multiplexing for FDM requires that an enhanced layer physical layer pipe (s) along the cell lighting order of the core layer physical layer pipe (s) when one physical layer pipe needs to be expanded during the whole subframe duration (S) must be re-ordered, the receivers may have to buffer the enhanced layer physical layer pipe (s) for the entire sub-frame period. At this time, to buffer the enhanced layer physical layer pipe (s), an additional frame buffer (e.g., DRAM) may be used rather than consuming a TI memory (e.g., SRAM). Because of this additional frame memory requirement, the number of cells in the enhanced physical layer pipe (s) buffered in the frame memory when the LFDM configuration is used may be less than 20 . 72, the sum of the PLP # 0 of the core layer and the L1D_plp_size of the PLP # 1 (which is equal to the sum of the L1D_plp_size of the PLP # 2 and PLP # 3 of the enhanced layer) Due to limitations, it should not exceed 20 cells.
도 72에 도시된 예에서, 인핸스드 레이어 피지컬 레이어 파이프(PLP #3)는 멀티플 TI 그룹들에 걸쳐있고, 따라서 CTI 모드는 불허될 수 있다.In the example shown in FIG. 72, the enhanced layer physical layer pipe (PLP # 3) spans multiple TI groups, and therefore the CTI mode may be disallowed.
이상에서와 같이 본 발명에 따른 방송 신호 프레임 생성 장치 및 방법은 상기한 바와 같이 설명된 실시예들의 구성과 방법이 한정되게 적용될 수 있는 것이 아니라, 상기 실시예들은 다양한 변형이 이루어질 수 있도록 각 실시예들의 전부 또는 일부가 선택적으로 조합되어 구성될 수도 있다.As described above, the apparatus and method for generating a broadcasting signal frame according to the present invention are not limited to the configurations and methods of the embodiments described above, All or a part of the above-described elements may be selectively combined.
Claims (15)
- 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 결합기;A combiner for combining the core layer signal and the enhanced layer signal to generate a multiplexed signal;상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추는 파워 노멀라이저;A power normalizer for lowering the power of the multiplexed signal to a power corresponding to the core layer signal;상기 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 타임 인터리버; 및A time interleaver for generating a time interleaved signal by performing time interleaving applied together with the core layer signal and the enhanced layer signal; And피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 프레임 빌더를 포함하고,And a frame builder for generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs)상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함하고, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링되는 것을 특징으로 하는 방송 신호 프레임 생성 장치.Wherein the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal, Wherein the signal is signaled in response to a first layer physical layer pipe.
- 청구항 1에 있어서,The method according to claim 1,상기 피지컬 레이어 파이프들은The physical layer pipes상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보를 가지는 것을 특징으로 하는 방송 신호 프레임 생성기.Wherein the core layer physical layer pipe comprises two or more enhanced layer physical layer pipes when layered division multiplexing with two or more enhanced layer physical layer pipes and wherein the two or more enhanced layer physical layer pipes have the same injection level Information of the broadcasting signal frame.
- 청구항 1에 있어서,The method according to claim 1,상기 인젝션 레벨 정보는The injection level information상기 결합 전 상기 코어 레이어 신호에 상응하는 요구 SNR(required SNR)값보다 3dB 이상 큰 값에 상응하는 것을 특징으로 하는 방송 신호 프레임 생성기.Wherein a value of the required SNR corresponding to the core layer signal before combining is greater than a required SNR by 3 dB or more.
- 청구항 1에 있어서,The method according to claim 1,상기 피지컬 레이어 파이프들은 프리컨시 디비전 멀티플렉싱(Frequency Division Multiplexing; FDM)에 의하여 멀티플렉싱되고, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 코어 레이어 피지컬 레이어 파이프들에 대해서만 시그널링되고 인핸스드 레이어 피지컬 레이어 파이프들에 대해서는 시그널링되지 않는 것을 특징으로 하는 방송 신호 프레임 생성기.The physical layer pipes are multiplexed by a frequency division multiplexing (FDM), signaling information corresponding to the pre-convolution multiplexing is signaled only to core layer physical layer pipes, and an enhanced layer physical layer pipe Are not signaled to the broadcast signal frame generator.
- 청구항 4에 있어서,The method of claim 4,상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보는 피지컬 레이어 파이프 타입 정보(L1D_plp_type), 피지컬 레이어 파이프 서브슬라이스 인터벌 정보(L1D_plp_subslice_interval) 및 피지컬 레이어 파이프 서브슬라이스 개수 정보(L1D_plp_num_subslices) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 방송 신호 프레임 생성 장치.The signaling information corresponding to the pre-convolutional division multiplexing includes at least one of physical layer pipe type information (L1D_plp_type), physical layer pipe sub slice interval information (L1D_plp_subslice_interval), and physical layer pipe sub slice number information (L1D_plp_num_subslices) And generating a broadcast signal frame.
- 청구항 5에 있어서,The method of claim 5,상기 인핸스드 레이어 피지컬 레이어 파이프는The enhanced layer physical layer pipe상기 프리컨시 디비전 멀티플렉싱될 때, 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프의, 상기 프리컨시 디비전 멀티플렉싱에 상응하는 시그널링 정보에 상응하는 셀 라이팅 오더(cell writing order)를 따르는 것을 특징으로 하는 방송 신호 프레임 생성 장치.Characterized in that it follows a cell writing order corresponding to the signaling information corresponding to the pre-convolution multiplexing of the core layer physical layer pipe to be layered division multiplexed when the pre-convolution multiples are multiplexed. Signal frame generator.
- 청구항 6에 있어서,The method of claim 6,상기 프리컨시 디비전 멀티플렉싱되는 상기 인핸스드 레이어 피지컬 레이어 파이프들은 토탈 220 셀들을 넘지 않는 사이즈를 가지는 것을 특징으로 하는 방송 신호 프레임 생성 장치.Wherein the enhanced layer physical layer pipes to be pre-multiplexed multiplexed have a size not exceeding a total of 2 20 cells.
- 청구항 1에 있어서,The method according to claim 1,상기 피지컬 레이어 파이프들은The physical layer pipes상기 인핸스드 레이어 피지컬 레이어 파이프가 둘 이상의 코어 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들을 포함하고, 상기 타임 인터리버에 상응하는 타임 인터리빙 모드는 하이브리드 타임 인터리빙 모드 또는 노 타임 인터리빙 모드 중 하나인 것을 특징으로 하는 방송 신호 프레임 생성기.Wherein the time interleaving mode corresponding to the time interleaver is a hybrid time interleaving mode or a time interleaving mode corresponding to the time interleaver when the enhanced layer physical layer pipe is layered division multiplexed with two or more core layer physical layer pipes, Time-interleaving mode, and a no-time interleaving mode.
- 청구항 8에 있어서,The method of claim 8,상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은The two or more core layer physical layer pipes상기 노 타임 인터리빙 모드가 사용될 때, 정수개의 FEC 블록들을 포함하는 것을 특징으로 하는 방송 신호 프레임 생성기.When the no-time interleaving mode is used, includes an integer number of FEC blocks.
- 청구항 8에 있어서,The method of claim 8,상기 둘 이상의 코어 레이어 피지컬 레이어 파이프들은The two or more core layer physical layer pipes상기 하이브리드 타임 인터리빙 모드가 사용될 때, 동일하거나 차이가 기설정된 값 미만의 타임 인터리빙 블록 사이즈들을 갖는 것을 특징으로 하는 방송 신호 프레임 생성기.Wherein when the hybrid time interleaving mode is used, the broadcast signal frame generator has time interleaving block sizes equal to or less than a predetermined value.
- 청구항 1에 있어서,The method according to claim 1,상기 피지컬 레이어 파이프들은The physical layer pipes상기 인핸스드 레이어 피지컬 레이어 파이프와 레이어드 디비전 멀티플렉싱되는 상기 코어 레이어 피지컬 레이어 파이프에, 레이어드 디비전 멀티플렉싱되지 않는 구간(duration)이 없도록 설정된 상기 시작 위치 정보 및 사이즈 정보를 가지는 것을 특징으로 하는 방송 신호 프레임 생성기.Wherein the start position information and the size information are set in the core layer physical layer pipe to be subjected to layered division multiplexing with the enhanced layer physical layer pipe so that there is no duration in which layered division multiplexing is not performed.
- 청구항 1에 있어서,The method according to claim 1,상기 코어 레이어 피지컬 레이어 파이프는The core layer physical layer pipeQPSK, 16 QAM 및 64 QAM 중 어느 하나의 기법으로 모듈레이션되고, 64 QAM이 사용될 때 최대 7/15 코드 레이트로 인코딩되는 것을 특징으로 하는 방송 신호 프레임 생성기.QPSK, 16 QAM, and 64 QAM, and is encoded at a maximum code rate of 7/15 when 64 QAM is used.
- 청구항 1에 있어서,The method according to claim 1,상기 피지컬 레이어 파이프들은 하나의 완전한 전송 프로덕트(one complete delivered product)를 위해 최대 4개까지 사용되는 것을 특징으로 하는 방송 신호 프레임 생성기. Wherein the physical layer pipes are used up to four for one complete delivered product.
- 코어 레이어 신호 및 인핸스드 레이어 신호를 결합(combine)하여 멀티플렉싱된 신호를 생성하는 단계;Combining the core layer signal and the enhanced layer signal to generate a multiplexed signal;상기 멀티플렉싱된 신호의 파워를, 상기 코어 레이어 신호에 상응하는 파워로 낮추는 단계;Lowering the power of the multiplexed signal to a power corresponding to the core layer signal;상기 코어 레이어 신호 및 인핸스드 레이어 신호에 함께 적용되는 타임 인터리빙을 수행하여 타임 인터리빙된 신호를 생성하는 단계; 및Generating a time-interleaved signal by performing time interleaving applied to both the core layer signal and the enhanced layer signal; And피지컬 레이어 파이프들(Physical Layer Pipes; PLPs) 각각의 시작 위치 정보 및 사이즈 정보를 시그널링하기 위한 프리앰블을 포함하는 방송 신호 프레임을 생성하는 단계를 포함하고,Generating a broadcast signal frame including a preamble for signaling start position information and size information of each of physical layer pipes (PLPs)상기 피지컬 레이어 파이프들은 상기 코어 레이어 신호에 상응하는 코어 레이어 피지컬 레이어 파이프 및 상기 인핸스드 레이어 신호에 상응하는 인핸스드 레이어 피지컬 레이어 파이프를 포함하고, 상기 인핸스드 레이어 신호에 상응하는 인젝션 레벨 정보는 상기 인핸스드 레이어 피지컬 레이어 파이프에 상응하여 시그널링되는 것을 특징으로 하는 방송 신호 프레임 생성 방법.Wherein the physical layer pipes include a core layer physical layer pipe corresponding to the core layer signal and an enhanced layer physical layer pipe corresponding to the enhanced layer signal, Wherein the signaling is signaled in response to a physical layer pipe of a physical layer.
- 청구항 14에 있어서,15. The method of claim 14,상기 피지컬 레이어 파이프들은The physical layer pipes상기 코어 레이어 피지컬 레이어 파이프가 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들과 레이어드 디비전 멀티플렉싱되는 경우, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들을 포함하고, 상기 둘 이상의 인핸스드 레이어 피지컬 레이어 파이프들은 동일한 상기 인젝션 레벨 정보를 가지는 것을 특징으로 하는 방송 신호 프레임 생성 방법.Wherein the core layer physical layer pipe comprises two or more enhanced layer physical layer pipes when layered division multiplexing with two or more enhanced layer physical layer pipes and wherein the two or more enhanced layer physical layer pipes have the same injection level Information of the broadcast signal frame.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/759,969 US11356214B2 (en) | 2017-11-10 | 2018-11-07 | Device and method for generating broadcast signal frame by using enhanced layer physical layer pipe corresponding to injection level information |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20170149631 | 2017-11-10 | ||
KR10-2017-0149631 | 2017-11-10 | ||
KR10-2018-0135464 | 2018-11-06 | ||
KR1020180135464A KR102557444B1 (en) | 2017-11-10 | 2018-11-06 | Apparatus for generating broadcasting signal frame using enhanced layer physical layer pipe corresponding to injection level information and method using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2019093759A1 true WO2019093759A1 (en) | 2019-05-16 |
Family
ID=66438937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/KR2018/013471 WO2019093759A1 (en) | 2017-11-10 | 2018-11-07 | Device and method for generating broadcast signal frame by using enhanced layer physical layer pipe corresponding to injection level information |
Country Status (1)
Country | Link |
---|---|
WO (1) | WO2019093759A1 (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011099743A2 (en) * | 2010-02-12 | 2011-08-18 | 엘지전자 주식회사 | Broadcasting signal transmitter/receiver and method for transmitting/receiving broadcasting signal |
US20130243116A1 (en) * | 2010-11-23 | 2013-09-19 | Lg Electronics Inc. | Broadcast signal transmitter/receiver, and broadcast signal transceiving method |
US20150058908A1 (en) * | 2010-02-23 | 2015-02-26 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same |
KR20170051290A (en) * | 2015-11-02 | 2017-05-11 | 한국전자통신연구원 | Apparatus for generating broadcasting signal frame including preamble for signaling injection level information and method using the same |
WO2017150937A1 (en) * | 2016-03-04 | 2017-09-08 | 삼성전자 주식회사 | Receiver and plp processing method therefor |
-
2018
- 2018-11-07 WO PCT/KR2018/013471 patent/WO2019093759A1/en active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011099743A2 (en) * | 2010-02-12 | 2011-08-18 | 엘지전자 주식회사 | Broadcasting signal transmitter/receiver and method for transmitting/receiving broadcasting signal |
US20150058908A1 (en) * | 2010-02-23 | 2015-02-26 | Lg Electronics Inc. | Broadcasting signal transmission device, broadcasting signal reception device, and method for transmitting/receiving broadcasting signal using same |
US20130243116A1 (en) * | 2010-11-23 | 2013-09-19 | Lg Electronics Inc. | Broadcast signal transmitter/receiver, and broadcast signal transceiving method |
KR20170051290A (en) * | 2015-11-02 | 2017-05-11 | 한국전자통신연구원 | Apparatus for generating broadcasting signal frame including preamble for signaling injection level information and method using the same |
WO2017150937A1 (en) * | 2016-03-04 | 2017-09-08 | 삼성전자 주식회사 | Receiver and plp processing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2016163620A1 (en) | Apparatus and method for transmitting and receiving broadcast signal | |
WO2015080392A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2015076511A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2017014355A1 (en) | Broadcast signal transmission/reception device and method | |
WO2016153126A1 (en) | Broadcast signal transmission or reception device and method | |
WO2016108372A1 (en) | Broadcasting signal transmission device, broadcasting signal reception device, broadcasting signal transmission method, and broadcasting signal reception method | |
WO2016122062A1 (en) | Apparatus and method for transreceiving broadcast signals | |
WO2015016672A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2015016661A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2016085084A1 (en) | Apparatus and method for transmitting and receiving broadcast signal | |
WO2015016674A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2015016671A1 (en) | Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcast signals and method for receiving broadcast signals | |
WO2016140445A1 (en) | Broadcast signal frame generation apparatus and broadcast signal frame generation method using layered division multiplexing | |
WO2016144061A1 (en) | Broadcast signal frame generating apparatus and broadcast signal frame generating method using bootstrap and preamble | |
WO2018048262A1 (en) | Device for generating broadcast signal frame including preamble indicating starting position of first complete fec block, and method for generating broadcast signal frame | |
WO2017119713A1 (en) | Broadcast signal transmission apparatus using transmission identifier scaled with 4-bit injection level code and method using same | |
WO2016148466A1 (en) | Broadcast signal frame generation device and broadcast signal frame generation method using bootstrap including symbol for signaling bicm mode of preamble and ofdm parameter together | |
WO2017043714A1 (en) | Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method | |
WO2017073853A1 (en) | Device for transmitting broadcast signals, device for receiving broadcast signals, method for transmitting broadcast signals, and method for receiving broadcast signals | |
WO2019093759A1 (en) | Device and method for generating broadcast signal frame by using enhanced layer physical layer pipe corresponding to injection level information | |
WO2022203248A1 (en) | Broadcast signal transmission device and broadcast signal transmission method which use broadcast signal frame for signaling reduced carrier coefficient | |
WO2021107578A1 (en) | Broadcast signal transmission device and broadcast signal transmission method using broadcast signal frame for signaling baseband sampling rate coefficient | |
WO2016159579A1 (en) | Broadcast signal frame generation device and broadcast signal frame generation method using boundary of physical layer pipes of core layer | |
WO2018008968A1 (en) | Broadcast signal frame generation device and broadcast signal frame generation method, which use enhanced layer physical layer pipe | |
WO2017116198A1 (en) | Broadcast signal transmission apparatus using transmission identifier and method using same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 18876385 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 18876385 Country of ref document: EP Kind code of ref document: A1 |