WO2019088403A1 - 이온트랩 장치를 위한 필터 및 그 설계방법 - Google Patents

이온트랩 장치를 위한 필터 및 그 설계방법 Download PDF

Info

Publication number
WO2019088403A1
WO2019088403A1 PCT/KR2018/008315 KR2018008315W WO2019088403A1 WO 2019088403 A1 WO2019088403 A1 WO 2019088403A1 KR 2018008315 W KR2018008315 W KR 2018008315W WO 2019088403 A1 WO2019088403 A1 WO 2019088403A1
Authority
WO
WIPO (PCT)
Prior art keywords
electrode
capacitance
filter
ion trap
external
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2018/008315
Other languages
English (en)
French (fr)
Inventor
권영대
김태현
조동일
이민재
홍석준
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ID Quantique SA
SNU R&DB Foundation
Original Assignee
ID Quantique SA
Seoul National University R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ID Quantique SA, Seoul National University R&DB Foundation filed Critical ID Quantique SA
Publication of WO2019088403A1 publication Critical patent/WO2019088403A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/26—Mass spectrometers or separator tubes
    • H01J49/34—Dynamic spectrometers
    • H01J49/42—Stability-of-path spectrometers, e.g. monopole, quadrupole, multipole, farvitrons
    • H01J49/4205—Device types
    • H01J49/424—Three-dimensional ion traps, i.e. comprising end-cap and ring electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J49/00—Particle spectrometers or separator tubes
    • H01J49/02—Details
    • H01J49/022—Circuit arrangements, e.g. for generating deviation currents or voltages ; Components associated with high voltage supply

Definitions

  • Embodiments of the present invention are directed to a filter and design method for an ion trap device capable of suppressing and suppressing an electric field induced by a voltage generated by radio frequency (RF) coupling at a target position.
  • RF radio frequency
  • Ion traps are one of the platforms for implementing quantum information processing technology.
  • the ions trapped in the ion trap can form a strong coupling between them without being affected by the external environment. Since the concept of application to quantum computers was introduced in 1995, ion traps have been actively studied from research groups around the world. Ion trap is attracting attention as the most promising platform for quantum computer and quantum communication technology implementation.
  • the shape of the electric field generated by the ion trap may vary depending on the shape and arrangement of the ion trap electrode. However, the electric field generated by the four electrodes e1, e2, e3, and e4, It is possible to explain in the form of.
  • 1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
  • the charged particles are located at the middle point between the electrodes (e1, e2, e3, e4) As shown in FIG.
  • Fig. 1 (c) is a view showing the opening of the panda-motive potential formed between the electrode rods e1, e2, e3 and e4.
  • a voltage is applied so that V1 > V2 without grounding the electrodes e1 and e4, so that ions can be trapped in the region indicated by the traps in Fig. 1 (a).
  • the ion trap device It is difficult to realize the ion trap device having the three-dimensional structure shown in FIG. 1 (a) on a silicon (Si) chip as a practical method because of difficulties such as micro-machining and ion trap integration. Thus, the ion trap device needs to be transformed into a two-dimensional ion trap structure that can be implemented using a microelectromechanical system (MEMS) process.
  • MEMS microelectromechanical system
  • FIG. 2 (a) is a conceptual diagram for explaining a design principle of a two-dimensional ion trap.
  • Fig. 2 (b) shows the direction of the generated electric field and the motive potential formed by the pander.
  • FIG. 2 (a) shows a method of conformal mapping of a three-dimensional electrode to a two-dimensional plane.
  • the black portion located on the circumference of FIG. 2 (a) represents the voltage applied to the RF electrode and the rest of the circumference is grounded.
  • At the bottom of the circumference there is a reference plane for creating a new electrode, and the reference plane is tangent to the circumference.
  • a point located at both ends of each electrode extends in the tangential direction of the circumference and is projected on the reference plane to create a new electrode.
  • the generated two - dimensional ion trap captures the ions at the same position where the three - dimensional ion trap captures the ions.
  • FIG. 2 (b) is a diagram showing a two-dimensional ion trap designed by using the method (a) of FIG. 2 and thus the motive potential by the pander. RF voltage is applied to two black filled electrodes and both sides of each electrode are grounded.
  • the RF voltage is used to capture ions, which inevitably generates RF coupling voltages in the surrounding DC electrodes.
  • the electric field generated by the RF coupling voltage has a different phase from the electric field generated by the RF electrode, so compensation is not possible in a general manner.
  • the distance between the RF electrode and the peripheral electrode in the two-dimensional ion trap chip is as small as several ⁇ m. In the two-dimensional ion trap chip, due to the relatively large capacitance between the RF electrode and the peripheral electrode due to the distance between the RF electrode and the peripheral electrode, the RF coupling greatly influences the capacitance.
  • 3 shows the direction of the electric field generated by the RF electrode in the two-dimensional ion trap.
  • Ions in the ion trap are trapped at a null point at which the electric field formed by the RF and DC electrodes becomes zero. Also, the RF coupling voltage induced in the DC electrode generates an electric field having a phase different from that of the RF electrode input to the RF electrode. Therefore, the position of the zero point existing in the ion trap electric field is changed from time to time, so that ionic micromotion occurs in which trapped ions are not completely fixed and shaken. The energy of the ion generated by the microvibration is increased, and the increase of the energy of the ion makes the ion unstable and ultimately the capturing life of the ion is decreased. In order to store quantum information stably in captured ions, the lifetime reduction of ions should be suppressed as much as possible.
  • FIG. 4 is a view for explaining the influence of the shield electrode on trapped ions when the shield electrode is disposed on the two-dimensional ion trap.
  • a most widely used method for shielding RF coupling between conductors is to use a shield formed of a conductor between the RF electrode and the other electrode as shown in FIG. 4 (b) .
  • the electrodes are shielded by the shield, the mutual capacitance between the electrodes is eliminated, so that RF coupling does not occur according to Equation (1).
  • the above-described method does not generate RF coupling voltage to other electrodes.
  • the above-described method places the shield between the electrodes, there is a problem that the shield changes the characteristics of the electric field formed by the RF electrode and exposes the shield itself to the influence of RF coupling. Therefore, it is difficult to introduce RF coupling protection technology using a shield for an ion trap in which it is necessary to maintain a desired electric field.
  • an RC filter is attached to the electrodes so as not to affect the electric field, thereby suppressing the RF voltages coupled to the electrodes equipped with the RC filter.
  • the coupling voltage is inversely proportional to the capacitance of the capacitor included in the RC filter due to the characteristics of the RC filter described in Equation (1). Therefore, in order to precisely form or maintain the electric field, the capacitance of the capacitor to be mounted for increasing the coupling voltage suppression is increased. However, capacitors with high capacitance are difficult to apply to circuits requiring high integration.
  • the embodiments of the present invention can reduce the electric field suppression performance without increasing the capacitance of the capacitor included in the RC filter mounted to suppress the electric field caused by the RF coupling voltage generated at the other electrodes around the electrode to which the RF voltage is applied,
  • the present invention provides a filter for an ion trap apparatus and a method of designing the same.
  • a substrate is formed to have a top surface, a bottom surface, and a predetermined thickness, an RF electrode formed on a part of the top surface, and a DC electrode electrically separated from the RF electrode on another part of the top surface.
  • a capacitor formed on the upper surface of the capacitor and electrically connected to a part of the DC electrode;
  • a resistor formed outside the structure and electrically connected to the structure, wherein a first capacitance, which is a capacitance value of the capacitor, and a first resistance value, which is a resistance value of the resistor,
  • the RF input voltage is designed in consideration of an RF input voltage having a frequency and an RF coupling voltage coupled to the DC electrode by the RF input voltage.
  • a substrate is formed to have a top surface, a bottom surface, and a predetermined thickness, an RF electrode formed on a part of the top surface, and a DC electrode electrically separated from the RF electrode on another part of the top surface.
  • an RF power source coupled to the DC electrode by the RF input voltage and having a predetermined frequency applied to the RF electrode, the filter design method comprising the steps of: A process of setting and calculating the relationship of the coupled voltage; Simulating a first electric field generated by the RF electrode and a second electric field generated by the DC electrode; And calculating a value of a filter for canceling a magnitude of the first electric field and a magnitude of the second electric field at a predetermined position around the structure.
  • an electric field induced by RF coupling can be suppressed without increasing the capacitance, unlike the technique of suppressing electric field generation using a conventional RC filter.
  • an effect of providing a filter design method that can be applied to various techniques for generating an electric field by utilizing an RF voltage there is provided an effect of providing a filter design method that can be applied to various techniques for generating an electric field by utilizing an RF voltage.
  • 1 is a conceptual diagram for explaining the principle of a three-dimensional ion trap.
  • FIG. 2 (a) is a view for explaining the design principle of a two-dimensional ion trap.
  • Fig. 2 (b) is a diagram showing the direction of the generated electric field and the corresponding motive potential of the pander.
  • FIG 3 is a view showing the direction of an electric field generated by an RF electrode in a two-dimensional ion trap.
  • FIG. 4 is a view for explaining the influence of the shield electrode on trapped ions when the shield electrode is disposed on the two-dimensional ion trap.
  • FIG. 5 (a) is an equivalent circuit diagram of an ion trap chip to which a filter for an ion trap device according to an embodiment of the present invention is not applied.
  • FIG. 5 (b) is an equivalent circuit diagram when a voltage input to a DC electrode of an ion trap chip to which a filter for an ion trap device according to an embodiment of the present invention is applied is required.
  • FIG. 6 is a diagram for explaining the influence of the electric field generated by the coupling voltage on the trapped ions.
  • FIG. 7 is a flowchart illustrating a method of designing a filter for an ion trap apparatus according to an embodiment of the present invention.
  • FIG. 8 is a view for explaining an influence of an electric field generated by a coupling voltage at an ion trapping point on captured ions after applying a filter designing method for an ion trap apparatus according to an embodiment of the present invention.
  • FIG. 9 is a graph showing the magnitude of an electric field generated due to a coupling voltage at an ion capture point before and after applying the filter designing method for an ion trap apparatus according to an embodiment of the present invention.
  • FIG. 5 (a) is an equivalent circuit diagram of an ion trap chip to which a filter for an ion trap device according to an embodiment of the present invention is not applied.
  • FIG. 5 (b) is an equivalent circuit diagram when a voltage input to a DC electrode of an ion trap chip to which a filter for an ion trap device according to an embodiment of the present invention is applied is required.
  • a filter for an ion trap device electrically connects a structure including a DC electrode, for example, an ion trap chip and an external DC power supply for supplying a DC input voltage (V DC ).
  • the ion trap chip may include a substrate, an RF electrode, and a DC electrode.
  • the substrate may be a semiconductor substrate.
  • the substrate is formed to have an upper surface, a lower surface, and a predetermined thickness at which the RF and DC electrodes are formed.
  • the RF and DC electrodes can be formed through conventional semiconductor processes.
  • the RF electrode and the DC electrode may be formed of one metal element, or may be formed of a mixture, compound, or alloy containing at least two metal elements.
  • a filter for an ion trap device includes an additional capacitor (C on-chip ) having a first capacitance and an external capacitor having a first resistance value connected in series between the ion trap chip and an external DC power supply. And a resistor R ext .
  • the relation between the RF input voltage V RF applied to the RF electrode of the ion trap chip and the RF coupling voltage V CRF coupled to the DC electrode by the RF input voltage V RF can be expressed as Equation 1 .
  • step S710 a relationship between an RF input voltage having a preset frequency applied to the RF electrode and an RF coupling voltage coupled to the DC electrode by the RF input voltage is set and calculated.
  • the filter designing method for an ion trap apparatus according to an embodiment of the present invention is a method for designing an ion trap apparatus according to an embodiment of the present invention in consideration of the parasitic capacitance of each of the RF electrode and the DC electrode and the mutual capacitance between the RF electrode and the DC electrode, .
  • C DC and C RF -DC respectively represent the parasitic capacitance between the DC electrode and ground and the mutual capacitance between the RF electrode and the DC electrode.
  • R DC and L DC represent resistive and inductive components of the current path connecting the external resistor (R ext ) and the DC power supply, respectively.
  • ⁇ is the frequency of the RF input voltage.
  • V CRF the magnitude of the RF coupling voltage
  • An ion trap apparatus to which a method for designing an ion trap apparatus according to an embodiment of the present invention is applied includes a DC electrode and an RF electrode formed on a substrate.
  • the DC electrode may include a first inner DC electrode, a first outer DC electrode, a second inner DC electrode, and a second outer DC electrode.
  • the RF electrode may include a first RF electrode and a second RF electrode. A first RF electrode is formed between the first inner DC electrode and the first outer DC electrode.
  • the process of setting and calculating the RF coupling voltage relationship may include the step of connecting the external DC electrode and the external DC electrode The magnitude and phase of the RF coupling voltage, the internal RF coupling voltage, which is the RF coupling voltage generated in the first internal DC electrode and the second internal DC electrode, can be calculated.
  • CPO charged particle optics
  • BEM boundary element method
  • the filter for the ion trap apparatus according to an embodiment of the present invention and the method for designing the same assume the equivalent circuit structure shown in Fig. 5 (b) based on the design content shown in Fig.
  • the design method for an ion trap device according to an embodiment of the present invention calculates the amount of induced charge generated in each DC electrode under the assumption that a unit voltage is applied to the RF electrode.
  • a design method for an ion trap apparatus according to an embodiment of the present invention estimates a parasitic capacitance existing in electrodes formed on a substrate, and calculates a capacitance between the electrodes.
  • the magnitude and phase of the RF coupling voltage, which is the RF coupling voltage induced in each electrode, are calculated using Equation (1).
  • the electric field size at the ion trapping position can be calculated (S720).
  • a first electric field which is an electric field generated by the RF electrode, and a second electric field generated by the DC electrode, can be calculated.
  • the design method for an ion trap device is a method for estimating the size of an electric field induced by RF coupling voltage at an ion capturing position by multiplying a result calculated at S720 by an RF coupling voltage calculated at S710
  • the phase can be calculated.
  • the RF electrodes and the DC electrodes are in positions symmetrical to each other based on the trapping position of the ions. Therefore, the electric fields formed in the direction parallel to the substrate on which the two-dimensional ion trap device is formed cancel each other even if there is no other action. Therefore, only the electric fields in the direction perpendicular to the substrate on which the two-dimensional ion trap device is formed affect the ions.
  • FIG. 6 is a diagram for explaining the influence of the electric field generated by the coupling voltage on the trapped ions.
  • FIG. 6 (a) shows an electric field distribution in a case where two electric fields have no influence on ions existing in an ion trapping position by applying a filter designing method for an ion trap according to an embodiment of the present invention.
  • a filter design method for an ion trap according to an embodiment of the present invention is applied assuming that E IDC is three times larger than E ODC .
  • C p >> C RF -DC
  • C p R 2 ⁇ >> C p L 2 ⁇ 3
  • C DC and C p R 2 ⁇ >> L ⁇ , so when C p R is kept constant , It is possible to minimize the change in phase.
  • V CRF is proportional to Equation (3), and in a typical linear ion trap device, C p R >> 1 and R >> L ⁇ , so that
  • E ODC and E IDC represent electric fields generated by the external DC electrodes and electric fields generated by the internal DC electrodes, respectively.
  • E IDC When C p with the same capacitance is installed, E IDC is three times larger than E ODC , and E IDC And E ODC have the same phase difference with V RF , the sum of E ODC and E IDC can be expressed by Equation (4).
  • Equation (5) the sum of E ODC and E IDC can be expressed by Equation (5).
  • An electric field of the same phase can be suppressed by controlling the DC voltage (V DC ) applied from the DC power source to finely change the trapping position of the ions. Therefore, the electric field component that can not be actually suppressed is 2E ODC cos? T?
  • V DC DC voltage
  • the capacitances of the capacitors included in the filters provided in the internal DC electrode and the external DC electrode are the same. Further, when the ratio of the capacitance included in the filter provided in the internal DC electrode and the external DC electrode is 3: 1, the electric field component that can not be suppressed is 2E ODC cos? T? (-1 ⁇ 3 ⁇ ).
  • the first resistance value which is the resistance value of the external resistance R ext , p , it is possible to control the size of the electric field and suppress the phase change (S740).
  • the filter design method for the ion trap apparatus according to an embodiment of the present invention can be summarized as shown in FIG.
  • FIG. 7 is a flowchart illustrating a method of designing a filter for an ion trap apparatus according to an embodiment of the present invention. Since a method of designing a filter for an ion trap apparatus according to an embodiment of the present invention has already been described with reference to the drawings, a further explanation will be omitted.
  • capacitors having three capacitors of 560 pF (C on-chip 1680 pF) and a resistance value of 3.3 k?
  • FIG. 8 is a view for explaining an influence of an electric field generated by a coupling voltage at an ion trapping point on captured ions after applying a filter designing method for an ion trap apparatus according to an embodiment of the present invention.
  • the electric field E IDC formed by the inner DC electrodes is about three times larger than the electric field E ODC formed by the outer DC electrodes, and an electric field formed by all the DC electrodes is larger than the ion capture point ≪ / RTI >
  • FIG. 8 (b) it can be seen that the magnitude of the electric field going upward from the ion trapping point and the magnitude of the electric field going downward are almost equal.
  • FIG. 9 is a graph showing the magnitude of an electric field generated due to a coupling voltage at an ion capture point before and after applying the filter designing method for an ion trap apparatus according to an embodiment of the present invention.
  • a step S740 of calculating a value of a filter includes a first internal DC electrode, a second internal DC electrode, a first external DC electrode, A first internal capacitor having a first internal capacitance, a second internal capacitor having a second internal capacitance, a first external capacitor having a first external capacitance, and a second external capacitor having a second external capacitance, And the first internal capacitance and the second internal capacitance have the same value, and the first external capacitance and the second external capacitance have the same value. Also, each capacitance value can be adjusted according to the magnitude of the calculated electric field.
  • the reduced electric field has a direct effect on the magnitude of the microvibration, it can be expected that the microvibration due to the RF coupling also decreases at the same rate as the electric field through this technique.
  • each process is sequentially executed, but it is not necessarily limited to this. In other words, it is applicable that the process described in FIG. 7 is changed or executed or one or more processes are executed in parallel, so that FIG. 7 is not limited to the time series order.
  • each step of the flowchart shown in FIG. 7 can be implemented as a computer-readable code in a computer-readable recording medium.
  • a computer-readable recording medium includes all kinds of recording apparatuses in which data that can be read by a computer system is stored. That is, a computer-readable recording medium includes a magnetic storage medium (e.g., ROM, floppy disk, hard disk, etc.), an optical reading medium (e.g., CD ROM, And the like).
  • the computer-readable recording medium may be distributed over a network-connected computer system so that computer-readable code can be stored and executed in a distributed manner.
  • the present invention can suppress the electric field induced by RF coupling without increasing the capacitance, unlike the electric field generation suppression technique using the conventional RC filter, and when applied to a conventional two-dimensional ion trap device, This is a useful invention that can suppress microvibration generated in ions due to coupling and increase the degree of integration of the ion trap.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Electron Tubes For Measurement (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)

Abstract

본 발명의 실시예들은 종래의 RC 필터를 사용하되, RC 필터에 포함된 커패시터의 커패시턴스 크기에 반비례하는 감소 외에 추가적으로 RF 커플링으로 인해 유발된 서로 반대 방향의 전기장들을 상쇄시킴으로써 이온에 발생하는 미세진동을 억제하여 이온트랩의 집적도를 높일 수 있도록 하는 이온트랩 장치를 위한 필터 및 그 설계방법을 제공한다.

Description

이온트랩 장치를 위한 필터 및 그 설계방법
This research was supported by the MSIT(Ministry of Science and ICT), Korea, under the ITRC(Information Technology Research Center) support program(IITP-2018-2015-0-00385) supervised by the IITP(Institute for Information & communications Technology Promotion).
본 발명의 실시예들은 무선주파수(RF) 커플링(coupling)에 의해 발생한 전압이 유발하는 전기장을 목표 위치에서 상쇄시켜 억제할 수 있는 이온트랩 장치를 위한 필터 및 설계방법에 관한 것이다.
이하에 기술되는 내용은 단순히 본 발명에 따른 실시예들과 관련되는 배경 정보만을 제공할 뿐 종래기술을 구성하는 것이 아니다.
이온트랩(ion trap)은 양자정보 처리기술을 구현할 수 있는 플랫폼 중 하나이다. 이온트랩에 포획된 이온은 외부환경의 영향을 거의 받지 않고 서로 간의 강력한 커플링(coupling)을 형성할 수 있다. 1995년에 양자 컴퓨터에 응용하는 개념이 제시된 이래로, 이온트랩은 세계 각국의 연구 그룹으로부터 활발하게 연구되고 있다. 이온트랩은 양자 컴퓨터 및 양자통신 기술구현을 위한 가장 유력한 플랫폼으로서 주목받고 있다.
이온트랩으로 인해 생성되는 전기장의 형태는 이온트랩 전극의 모양 및 배열에 따라 다양한 형태가 될 수 있으나, 가장 기본적으로 도 1과 같이 4개의 전극봉(e1, e2, e3, e4)으로 인해 생성되는 전기장의 모양으로 설명이 가능하다.
도 1은 3차원 이온트랩의 원리를 설명하기 위한 개념도이다.
도 1의 (a)에서 전극봉 e1과 e4를 접지하고 전극봉 e2와 e3에 무선주파수(radio frequency; RF)의 높은 전압을 인가하면, 도 1의 (b)와 같은 전기장이 형성되고, 인가되는 전압의 주파수에 의해 전기장의 방향 및 크기가 지속적으로 바뀐다. 인가되는 전압의 평균적인 힘에 의해 발생한 전위는 판더로모티브 전위(ponderomotive potential)라 칭한다.
포획된 이온의 질량과 인가된 RF 전압의 세기 및 주파수가 특정 수학 조건을 만족하면, 전하를 띤 입자는 전극봉(e1, e2, e3, e4) 사이의 가운데 지점(도 1의 (b) 참조)으로 향하도록 힘을 받게 된다.
도 1의 (c)는 전극봉(e1, e2, e3, e4) 사이에 형성되는 판더로모티브 전위의 개형을 나타낸 도면이다. 형성된 전위가 이온을 포획하기 위해서는 전극봉 e1과 e4를 접지하지 않고 V1 > V2가 되도록 전압을 인가하여 도 1의 (a)의 트랩으로 표시된 영역에 이온을 포획할 수 있다.
미세 가공과 이온트랩 집적화 등의 어려움 때문에, 도 1의 (a)에 제시된 3차원 구조의 이온트랩 장치를 현실적인 방법으로는 실리콘(silicon; Si) 칩 위에 구현하기 어렵다. 따라서, 이온트랩 장치는 미세전자기계시스템(microelectromechanical system; MEMS) 공정을 이용하여 구현할 수 있는 2차원 이온트랩 구조로 변형할 필요가 있다.
도 2의 (a)는 2차원 이온트랩의 설계 원리를 설명하기 위한 개념도이다. 도 2의 (b)는 발생하는 전기장의 방향과 형성되는 판더로모티브 전위를 나타낸 도면이다.
도 2의 (a)는 3차원 구조의 전극을 2차원 평면에 컨포멀 매핑(conformal mapping)하는 방법을 나타낸다. 도 2의 (a)의 원주에 위치한 검은색으로 표기된 부위가 RF 전극에 인가되는 전압을 나타내며 원주의 나머지 부분은 접지된다. 원주의 최하단부에는 새로운 전극을 생성시킬 기준 평면이 존재하고, 기준 평면은 원주에 접선으로 맞닿아 있다. 각 전극의 양쪽 끝에 위치한 지점을 원주의 접선 방향으로 연장한 후 기준 평면에 사영시켜 새로운 전극을 생성시킨다. 생성된 2차원 이온트랩은 3차원 이온트랩이 이온을 포획하는 위치와 동일한 위치에 이온을 포획한다.
도 2의 (b)는 도 2의 (a) 방식을 이용하여 설계된 2차원 이온트랩과 그로 인한 판더로모티브 전위를 나타낸 도면이다. 검게 채워진 두 개의 전극에 RF 전압을 인가하고 각 전극의 양 옆은 접지시킨다.
전술한 원리를 이용하여 전극 구조를 제작하면, 도 2의 (b)의 삼각형(△) 위치에 전하를 띤 입자가 포획되게 된다.
이온트랩의 경우, RF 전압을 이용하여 이온을 포획하기 때문에, 필연적으로 주변에 존재하는 DC 전극들에 RF 커플링 전압을 발생시킨다. RF 커플링 전압으로 인해 발생한 전기장은 RF 전극이 발생시키는 전기장과 다른 위상을 가지고 있으므로 일반적인 방법으로 보정(compensation)이 불가능하다. 특히, 3차원 이온트랩 칩과는 달리 2차원 이온트랩 칩에서 RF 전극과 주변 전극 사이의 거리는 수 μm정도로 매우 작다. 2차원 이온트랩 칩에서 RF 전극과 주변 전극 사이의 거리로 인해 RF 전극과 주변 전극이 갖는 커패시턴스(capacitance)가 상대적으로 크기 때문에 RF 커플링에 의한 영향이 크다.
도 3은 2차원 이온트랩에서 RF 전극이 발생시키는 전기장의 방향을 도시한다.
이온트랩에서의 이온은 RF 전극과 DC 전극에 의해 형성된 전기장이 모두 0이 되는 지점인 영점(null point)에 포획된다. 또한, DC 전극에 유발된 RF 커플링 전압은 RF 전극에 입력되는 RF 전극과는 다른 위상을 가진 전기장을 생성한다. 따라서, 이온트랩 전기장에 존재하는 영점의 위치가 수시로 바뀌게 되어 포획된 이온이 완전히 고정되지 못하고 흔들리는 이른바, 이온 미세진동(ion micromotion)이 발생하게 된다. 미세진동이 발생한 이온의 에너지는 증가하게 되고, 이온의 에너지 증가는 해당 이온을 불안정하게 만들어 궁극적으로 해당 이온의 포획 수명이 감소한다. 포획된 이온에 안정적으로 양자 정보를 저장하기 위하여, 이온의 수명 감소는 최대한 억제되어야 한다.
도 4는 2차원 이온트랩에 실드 전극을 배치하는 경우, 실드 전극이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
일반적인 회로에 있어서, 도전체 사이에 발생하는 RF 커플링을 차단하기 위해 가장 널리 사용되는 방법은 도 4의 (b)에 도시한 것과 같이 RF 전극과 다른 전극 사이에 도체로 형성된 실드(shield)를 삽입하는 방법이다. 전극들이 실드에 의해 차단되면, 전극들 사이의 상호 커패시턴스(mutual capacitance)가 제거되어, 수학식 1에 따라 RF 커플링이 발생하지 않게 된다. 전술한 방법은 다른 전극에 RF 커플링 전압을 발생시키지 않는다. 그러나 전술한 방법은 전극들 사이에 실드를 배치시키기 때문에, 실드가 RF 전극이 형성한 전기장의 특성을 변화시키고, 실드 자체를 RF 커플링의 영향에 노출시키게 되는 문제점이 있다. 따라서, 원하는 형태의 전기장을 유지할 필요성이 높은 이온트랩에는 실드를 이용한 RF 커플링 보호 기술을 도입하기 어렵다.
일반적으로 이온트랩의 경우, 전기장에 영향을 주지 않도록 전극들에 RC 필터를 장착하여 RC 필터가 장착된 전극들로 커플링되는 RF 전압들을 억제한다.
Figure PCTKR2018008315-appb-M000001
여기서, 수학식 1에 기술된 RC 필터의 특성에 의해 커플링 전압은 RC 필터에 포함된 커패시터(capacitor)의 커패시턴스에 반비례한다. 따라서, 전기장을 정밀하게 전기장을 형성하거나 유지하기 위해서는 커플링 전압 억제를 위해 장착되어야 할 커패시터의 커패시턴스가 증가하게 된다. 그러나 높은 커패시턴스를 갖는 커패시터는 높은 집적도를 요구하는 회로에 적용하기 어렵다.
따라서, 이온트랩 칩의 집적도 감소를 최소화한 상태에서 이온을 효율적으로 포획하기 위하여 커패시턴스의 크기를 증가시키는 것 이외의 방법으로 커플링 전압의 영향을 감소시킬 수 있는 방안이 필요하다.
본 발명의 실시예들은 RF 전압이 인가된 전극 주변의 다른 전극들에서 발생한 RF 커플링 전압에 의해 유발된 전기장을 억제하기 위해 장착하는 RC 필터에 포함되는 커패시터의 커패시턴스를 증가시키지 않으면서도 전기장 억제 성능을 개선할 수 있는 이온트랩 장치를 위한 필터 및 그 설계방법을 제공하는 데에 주된 목적이 있다.
본 발명의 일 실시예는 상면, 하면 및 기 설정된 두께를 갖도록 형성되는 기판, 상기 상면의 일부 영역에 형성되는 RF 전극 및 상기 상면의 다른 일부 영역에 상기 RF 전극과 전기적으로 분리되어 형성되는 DC 전극을 포함하는 구조물과 외부의 DC 전원 사이를 전기적으로 연결하는 필터에 있어서, 상기 상면에 형성되어 DC 전극의 일부와 전기적으로 연결되는 커패시터; 및 상기 구조물의 외부에 형성되어 상기 구조물과 전기적으로 연결되는 저항을 포함하며, 상기 커패시터의 정전용량값인 제 1 커패시턴스 및 상기 저항의 저항값인 제 1 저항값은 상기 RF 전극에 인가되는 기 설정된 주파수를 갖는 RF 입력전압과 상기 RF 입력전압에 의해 상기 DC 전극에 커플링되는 RF 결합전압을 고려하여 설계되는 것을 특징으로 하는 이온트랩 장치를 위한 필터를 제공한다.
본 발명의 일 실시예는 상면, 하면 및 기 설정된 두께를 갖도록 형성되는 기판, 상기 상면의 일부 영역에 형성되는 RF 전극 및 상기 상면의 다른 일부 영역에 상기 RF 전극과 전기적으로 분리되어 형성되는 DC 전극을 포함하는 구조물과 외부의 DC 전원 사이를 전기적으로 연결하는 필터 설계방법에 있어서, 상기 RF 전극에 인가되는 기 설정된 주파수를 갖는 RF 입력전압과 상기 RF 입력전압에 의해 상기 DC 전극에 커플링되는 RF 결합전압의 관계를 설정하고 계산하는 과정; 상기 RF 전극에 의해 발생되는 제 1 전기장 및 상기 DC 전극에 의해 발생되는 제 2 전기장을 시뮬레이션하는 과정; 및 상기 구조물 주변의 소정 위치에서 상기 제 1 전기장의 크기 및 상기 제 2 전기장의 크기가 상쇄되도록 하는 필터의 값을 계산하는 과정을 포함하는 이온트랩 장치를 위한 필터 설계방법을 제공한다.
본 발명의 일 실시예에 따르면, 종래의 RC 필터를 이용한 전기장 발생 억제 기술과는 달리, 커패시턴스를 증가시키지 않으면서도 RF 커플링으로 인해 유발된 전기장을 억제할 수 있는 효과가 있다.
본 발명의 일 실시예의 다른 측면에 의하면, 미세진동 억제를 위해 대형 커패시터를 장착할 필요가 없어 이온트랩의 집적도를 높일 수 있는 효과가 있다.
본 발명의 일 실시예의 또 다른 측면에 의하면, RF 전압을 활용하여 전기장을 생성하는 다양한 기술들에 적용할 수 있도록 하는 필터 설계방법을 제공할 수 있는 효과가 있다.
도 1은 3차원 이온트랩의 원리를 설명하기 위한 개념도이다.
도 2의 (a)는 2차원 이온트랩의 설계 원리를 설명하기 위한 도면이다.
도 2의 (b)는 발생하는 전기장의 방향과 이에 해당되는 판더로모티브 전위를 나타내는 도면이다.
도 3은 2차원 이온트랩에서 RF 전극이 발생시키는 전기장의 방향을 나타낸 도면이다.
도 4는 2차원 이온트랩에 실드 전극을 배치하는 경우, 실드 전극이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
도 5의 (a)는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터가 적용되지 않은 이온트랩 칩의 등가 회로도이다.
도 5의 (b)는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터가 적용된 이온트랩 칩의 DC 전극에 입력되는 전압이 필요한 경우의 등가 회로도이다.
도 6은 커플링 전압에 의해 발생된 전기장이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용한 이후에 이온 포획 지점에서 커플링 전압에 의해 발생된 전기장이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
도 9는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용하기 전후에 이온 포획 지점에서 커플링 전압으로 인해 발생한 전기장의 크기를 나타내는 그래프이다.
이하, 본 발명의 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명의 실시예들을 설명함에 있어서 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 실시예들의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들에 따른 이온트랩 장치를 위한 필터 및 그 설계방법을 설명하면 아래와 같다.
도 5의 (a)는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터가 적용되지 않은 이온트랩 칩의 등가 회로도이다. 도 5의 (b)는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터가 적용된 이온트랩 칩의 DC 전극에 입력되는 전압이 필요한 경우의 등가 회로도이다.
도 3에 도시한 통상적인 2차원 이온트랩 칩에 형성된 하나의 DC 전극을 선택하고, RF 전극에서 발생한 전기장에 의해 DC 전극에 커플링된 전압을 계산하는 경우로 가정한다. 이온트랩 장치를 위한 필터의 설계를 위해, 이온트랩 장치에서 전기장을 발생시키거나 커플링시키는 개별 구성요소들을 살펴볼 필요가 있다.
본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터는 DC 전극을 포함하는 구조물, 예컨대, 이온트랩 칩과 DC 입력전압(VDC)을 공급하는 외부의 DC 전원 사이를 전기적으로 연결한다. 이온트랩 칩은 기판, RF 전극 및 DC 전극을 포함할 수 있다. 여기서, 기판은 반도체 기판일 수 있다. 기판은 RF 전극 및 DC 전극이 형성되는 상면, 하면 및 기 설정된 두께를 갖도록 형성된다. RF 전극 및 DC 전극은 통상적인 반도체 공정을 통해 형성될 수 있다. RF 전극 및 DC 전극은 하나의 금속 원소로 형성될 수도 있고, 적어도 두 가지의 금속 원소를 포함하는 혼합물, 화합물 또는 합금으로 형성될 수도 있다.
본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터는 제 1 커패시턴스를 갖는 추가 커패시터(Con-chip) 및 이온트랩 칩과 외부의 DC 전원 사이에 직렬로 연결되는 제 1 저항값을 갖는 외부 저항(Rext)을 포함한다. 이온트랩 칩의 RF 전극에 인가되는 RF 입력전압(VRF) 및 이 RF 입력전압(VRF)에 의해 DC 전극에 커플링되는 RF 결합전압(VCRF) 사이의 관계는 수학식 1과 같이 표현할 수 있다. 전술한 과정에서 RF 전극에 인가되는 기 설정된 주파수를 갖는 RF 입력전압과 RF 입력전압에 의해 DC 전극에 커플링되는 RF 결합전압의 관계를 설정하고 계산한다(S710). 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법은 전술한 과정에서 RF 전극 및 DC 전극 각각의 기생 커패시턴스 및 RF 전극과 DC 전극 사이의 상호 커패시턴스를 고려하여 DC 전극에 발생하는 유도 전하량을 계산한다.
여기서, CDC 및 CRF -DC는 각각 DC 전극과 접지 사이의 기생 커패시턴스 및 RF 전극과 DC 전극 사이의 상호 커패시턴스를 나타낸다. RDC 및 LDC는 각각 외부 저항(Rext)과 DC 전원을 잇는 전류 경로의 저항성 성분(resistive component) 및 유도성 성분(inductive component)을 나타낸다. ω는 RF 입력전압의 주파수이다.
수학식 1을 살펴보면, RF 결합전압(VCRF)의 크기는 추가 커패시터의 제 1 커패시턴스를 이용하여 조절할 수 있다는 것을 알 수 있다.
도 3에 도시한 이온트랩 장치에 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용하기 위해서는 도 3에 도시한 이온트랩 장치의 전극을 보다 상세히 살펴볼 필요가 있다. 본 발명의 일 실시예에 따른 이온트랩 장치를 필터 설계방법이 적용되는 이온트랩 장치는 기판 상에 형성된 DC 전극 및 RF 전극을 포함한다. 또한, DC 전극은 제 1 내부 DC 전극, 제 1 외부 DC 전극, 제 2 내부 DC 전극 및 제 2 외부 DC 전극을 포함할 수 있다. 또한, RF 전극은 제 1 RF 전극 및 제 2 RF 전극을 포함할 수 있다. 제 1 RF 전극은 제 1 내부 DC 전극과 제 1 외부 DC 전극 사이에 형성된다. 제 2 RF 전극은 제 2 내부 DC 전극과 제 2 외부 DC 전극 사이에 형성될 수 있다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법에서 RF 결합전압의 관계를 설정하고 계산하는 과정(S710)은 제 1 외부 DC 전극 및 제 2 외부 DC 전극에 발생한 RF 결합전압인 외부 RF 결합전압과 제 1 내부 DC 전극 및 제 2 내부 DC 전극에 발생한 RF 결합전압인 내부 RF 결합전압 각각의 크기와 위상을 계산할 수 있다.
한편, 이온트랩 장치에 필터를 적용하여 소정의 위치, 예를 들어, 이온 포획 위치에 형성되는 전기장을 상쇄시키기 위해서는 각 전극들에 의해 발생되는 전기장의 크기를 계산할 필요가 있다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법에서는 경계요소법(boundary element method; BEM)을 활용하는 하전입자광학(charged particle optics; CPO) 상용 소프트웨어를 이용하였으나, 3차원 공간 내의 전자기장을 시뮬레이션할 수 있는 그 어떠한 도구도 본 발명의 특징을 활용할 수 있다.
이하의 실시예들에서는 MEMS 기술에 기초한 평면형 이온트랩 칩에 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 및 그 설계방법을 적용한 경우에 대하여 설명한다.
본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 및 그 설계방법은 도 1에 도시한 설계내용에 기초하여 도 5의 (b)에 도시한 등가회로 구조를 가정한다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 설계방법은 RF 전극에 단위 전압이 인가된다는 가정하에 각 DC 전극들에 발생하는 유도 전하량을 계산한다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 설계방법은 기판 상에 형성된 전극들에 존재하는 기생 커패시턴스를 추정하여 각 전극 사이의 커패시턴스를 계산한다. 각 전극들에 유발된 RF 커플링 전압인 RF 결합전압의 크기 및 위상은 수학식 1을 이용하여 계산한다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터는 각 DC 전극들에 단위 전압이 인가된 경우, 이온 포획 위치에서의 전기장 크기를 계산할 수 있다(S720). 여기서, RF 전극에 의해 발생되는 전기장인 제 1 전기장 및 DC 전극에 의해 발생되는 제 2 전기장을 계산할 수 있다.
본 발명의 일 실시예에 따른 이온트랩 장치를 위한 설계방법은 S720에서 계산한 결과값을 S710에서 계산한 RF 결합전압과 곱함으로써, 이온 포획 위치에서의 RF 결합전압으로 인해 유발된 전기장의 크기와 위상을 계산할 수 있다. 일반적인 2차원 이온트랩 장치에서 RF 전극들 및 DC 전극들은 이온의 포획 위치를 기준으로 서로 대칭인 위치에 존재한다. 따라서, 2차원 이온트랩 장치가 형성된 기판과 수평인 방향으로 형성되는 전기장들은 별도의 조치가 없더라도 서로 상쇄된다. 따라서, 2차원 이온트랩 장치가 형성된 기판에 수직인 방향의 전기장들만이 이온에 영향을 주게 된다.
도 6은 커플링 전압에 의해 발생된 전기장이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
여기서, 도 6의 (b) 및 도 6의 (c)에 도시된 바와 같이, 이온 포획 위치에서 내부 DC 전극에 유발된 RF 커플링 전압이 발생시키는 전기장(EIDC)에 의한 전속(electric flux)의 방향과 외부 DC 전극에 유발된 RF 커플링 전압이 발생시키는 전기장(EODC)이 형성하는 전속의 방향은 서로 반대이다. 따라서, 외부 DC 전극에 유발된 RF 커플링 전압(VODC)과 내부 DC 전극에 유발된 RF 커플링 전압(VIDC)의 크기 및 위상을 조절하여 이온 포획 위치에서 두 전기장을 서로 상쇄시킬 수 있다. 두 전기장을 서로 상쇄함에 따라, 두 전기장이 이온 포획 위치에 존재하는 이온에 아무런 영향을 주지 않도록 조절하는 것이 가능하다(S730). 도 6의 (a)는 본 발명의 일 실시예에 따른 이온트랩을 위한 필터 설계방법을 적용하여 두 전기장이 이온 포획 위치에 존재하는 이온에 아무런 영향을 주지 않도록 한 경우의 전기장 분포를 도시한다.
본 발명의 일 실시예에서는 EIDC가 EODC보다 3배 정도 더 큰 상태를 가정하여 본 발명의 일 실시예에 따른 이온트랩을 위한 필터 설계방법을 적용하도록 한다.
Cp = Con-chip + CDC이고 R = Rext + RDC라고 가정하고 수학식 1을 참조하면, VCRF의 위상이 변화하지 않도록 하기 위해서는 수학식 2의 값이 일정하게 조절되어야 한다는 것을 알 수 있다.
Figure PCTKR2018008315-appb-M000002
통상적인 이온트랩 장치에서 Cp >> CRF -DC, CpR2ω >> CpL2ω3 CDC이고 CpR2ω >> Lω이므로, CpR을 일정하게 유지시킬 때, 위상의 변화를 최소화하는 것이 가능하다.
Figure PCTKR2018008315-appb-M000003
VCRF는 수학식 3과 비례하고, 통상적인 선형 이온트랩 장치에서는 CpR >> 1 및 R >> Lω이므로 수학식 3의 |H|가 Cp에 반비례한다는 것을 확인할 수 있다. 따라서, VIDC와 VODC는 모두 Con-chip을 이용하여 조절할 수 있다. 그러나 위상차는 Cp에 반비례하므로 Con-chip만을 변화시켜 EODC와 EIDC를 동일하게 조절하는 것만으로는 두 전기장을 상쇄하기가 어렵다. 여기서, EODC와 EIDC는 외부 DC 전극에 의해 발생되는 전기장 및 내부 DC 전극에 의해 발생되는 전기장 각각을 의미한다.
동일한 커패시턴스를 갖는 Cp를 설치하면, EIDC가 EODC보다 3배 크고, EIDC 및 EODC 각각이 VRF와 갖는 위상차가φ로 동일한 경우, EODC와 EIDC의 합은 수학식 4와 같이 나타낼 수 있다.
Figure PCTKR2018008315-appb-M000004
또한, 내부 DC 전극에 연결된 커패시터의 커패시턴스를 3Cp의 크기에 맞춰 형성한 경우, EODC와 EIDC의 합은 수학식 5와 같이 나타낼 수 있다.
Figure PCTKR2018008315-appb-M000005
동일한 위상의 전기장은 DC 전원으로부터 인가되는 DC 전압(VDC)을 조절하여 이온의 포획 위치를 미세하게 변경시킴으로써 억제할 수 있다. 따라서, 실제로 억제할 수 없는 전기장 성분은 내부 DC 전극과 외부 DC 전극에 설치된 필터에 포함된 커패시터의 커패시턴스가 동일한 경우의 2EODCcosωt·φ이다. 또한, 내부 DC 전극과 외부 DC 전극에 설치된 필터에 포함된 커패시턴스의 비율이 3:1인 경우, 억제할 수 없는 전기장 성분은 2EODCcosωt·(-⅓φ)이다. 여기서, 억제할 수 없는 전기장 성분의 크기가 ⅓로 커패시턴스의 비율에 비례하여 감소한 것을 알 수 있는데, 이는 위상차를 별도로 보정하지 않았기 때문이며, 외부 저항(Rext)의 저항값인 제 1 저항값을 Cp와 반비례하도록 설정함으로써 전기장의 크기를 조절함과 동시에 위상 변화를 억제할 수 있다(S740).
전술한 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법은 도 7에 도시한 바와 같이 정리할 수 있다.
도 7은 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 도시하는 흐름도이다. 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법에 대해서는 도면들과 함께 이미 설명하였으므로, 추가적인 설명은 생략한다.
시중에서 판매되는 커패시터들을 활용하여 EIDC와 EODC의 크기의 비율이 약 3:1인 경우, 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용하여 도 5의 (b)의 포함된 등가회로 파라미터를 계산하였으며, 이 값들을 표 1에 나타내었다.
Figure PCTKR2018008315-appb-T000001
모든 DC 전극들에 560 pF의 커패시터 즉, Con-chip = 560 pF인 추가 커패시터와 10 kΩ의 저항값을 갖는 저항 즉, Rext = 10 kΩ의 저항값을 갖는 외부 저항을 설치한 경우와 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용하기 위해, 내부 DC 전극에 3개의 560 pF의 커패시턴스를 갖는 커패시터들(Con-chip = 1680 pF)과 3.3 kΩ의 저항값을 갖는 저항(Rext = 3.3 kΩ)을 연결하고, 외부 DC 전극들에 560 pF의 커패시턴스를 갖는 커패시터(Con-chip = 560 pF)와 10 kΩ의 저항값을 갖는 저항(Rext = 10 kΩ)을 연결한 경우, 커플링 전압이 포획된 이온에 미치는 영향을 도 8에 도시하였고, 그 시뮬레이션 결과를 도 9에 도시하였다.
도 8은 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용한 이후에 이온 포획 지점에서 커플링 전압에 의해 발생된 전기장이 포획된 이온에 미치는 영향을 설명하기 위한 도면이다.
도 8의 (a)를 참조하면, 내부 DC 전극들에 의해 형성된 전기장 EIDC가 외부 DC 전극들에 의해 형성된 전기장 EODC보다 약 3배가량 커, 모든 DC 전극들에 의해 형성된 전기장이 이온 포획 지점에서 상쇄되지 않는다는 것을 알 수 있다. 반면에, 도 8의 (b)를 참조하면, 이온 포획 지점에서 위로 향하는 전기장의 크기와 아래로 향하는 전기장의 크기가 거의 같다는 것을 알 수 있다.
도 9는 본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법을 적용하기 전후에 이온 포획 지점에서 커플링 전압으로 인해 발생한 전기장의 크기를 나타내는 그래프이다.
도 9의 (a) 주파수의 변화에 따른 전기장의 위상 변화 및 도 9의 (b) 주파수의 변화에 따른 전기장의 크기 변화를 참조하면, 전기장의 위상 변화가 거의 없어, EIDC와 EODC의 크기를 거의 유사하게 맞출 수 있었으며, 결과적으로 도 9의 (c)에 도시된 바와 같이, 본 발명의 일 실시예에 따른 이온트랩을 위한 필터 설계방법이 적용되기 이전에 비해, 이온 포획 위치에서의 전기장 크기를 5%까지 감소시킬 수 있다는 것을 확인할 수 있다.
본 발명의 일 실시예에 따른 이온트랩 장치를 위한 필터 설계방법에서 필터의 값을 계산하는 과정(S740)은 제 1 내부 DC 전극, 제 2 내부 DC 전극, 제 1 외부 DC 전극 및 제 2 외부 DC 전극에 각각 제 1 내부 커패시턴스를 갖는 제 1 내부 커패시터, 제 2 내부 커패시턴스를 갖는 제 2 내부 커패시터, 제 1 외부 커패시턴스를 갖는 제 1 외부 커패시터 및 제 2 외부 커패시턴스를 갖는 제 2 외부 커패시터를 전기적으로 연결하고, 제 1 내부 커패시턴스 및 제 2 내부 커패시턴스가 동일한 값을 갖고, 제 1 외부 커패시턴스와 제 2 외부 커패시턴스가 동일한 값을 갖도록 설정할 수 있다. 또한, 계산된 전기장의 크기에 따라 각각의 커패시턴스 값을 조절할 수 있다.
또한, 시판 물품이 아닌 더욱 정밀한 전용 저항과 커패시터를 설계하여 활용하면, 전기장의 추가적인 감소가 가능할 것이다.
감소된 전기장은 미세진동의 크기에 직접적인 영향을 미치므로, RF 커플링으로 인한 미세진동 또한 본 기법을 통하여 전기장과 동일한 비율로 감소한다고 기대할 수 있다.
도 7에서는 각각의 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 반드시 이에 한정되는 것은 아니다. 다시 말해, 도 7에 기재된 과정을 변경하여 실행하거나 하나 이상의 과정을 병렬적으로 실행하는 것으로 적용 가능할 것이므로, 도 7은 시계열적인 순서로 한정되는 것은 아니다.
한편, 도 7에 도시된 흐름도의 각 단계는 컴퓨터로 읽을 수 있는 기록매체(computer-readable recording medium)에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등) 및 캐리어 웨이브(예를 들면, 인터넷을 통한 전송)와 같은 저장매체를 포함한다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상의 설명은 본 발명에 따른 실시예들의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명에 따른 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예들의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 따른 실시예들은 본 실시예들의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예들에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명에 따른 실시예들의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명에 따른 실시예들의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명은 종래의 RC 필터를 이용한 전기장 발생 억제 기술과는 달리, 커패시턴스를 증가시키지 않으면서도 RF 커플링으로 인해 유발된 전기장을 억제할 수 있고, 통상적인 2차원 이온트랩 장치에 적용하는 경우, RF 커플링으로 인한 이온에 발생하는 미세진동을 억제시켜 이온트랩의 집적도를 높일 수 있는 유용한 발명이다.
CROSS-REFERENCE TO RELATED APPLICATION
본 특허출원은 2017. 10. 31.에 한국에 출원한 특허출원번호 제10-2017-0144292호에 대해 미국 특허법 119(a)조(35 U.S.C § 119(a))에 따라 우선권을 주장하면, 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다. 아울러, 본 특허출원은 미국 이외에 국가에 대해서도 위와 동일한 이유로 우선권을 주장하면 그 모든 내용은 참고문헌으로 본 특허출원에 병합된다.

Claims (9)

  1. 상면, 하면 및 기 설정된 두께를 갖도록 형성되는 기판, 상기 상면의 일부 영역에 형성되는 RF 전극 및 상기 상면의 다른 일부 영역에 상기 RF 전극과 전기적으로 분리되어 형성되는 DC 전극을 포함하는 구조물과 외부의 DC 전원 사이를 전기적으로 연결하는 필터에 있어서,
    상기 상면에 형성되어 상기 DC 전극의 일부와 전기적으로 연결되는 커패시터; 및
    상기 구조물의 외부에 형성되어 상기 구조물과 전기적으로 연결되는 저항
    을 포함하며, 상기 커패시터의 정전용량값인 제 1 커패시턴스 및 상기 저항의 저항값인 제 1 저항값은 상기 RF 전극에 인가되는 기 설정된 주파수를 갖는 RF 입력전압과 상기 RF 입력전압에 의해 상기 DC 전극에 커플링되는 RF 결합전압을 고려하여 설계되는 것을 특징으로 하는 이온트랩 장치를 위한 필터.
  2. 제 1 항에 있어서,
    상기 DC 전극은 적어도 한 쌍의 내부 DC 전극과 적어도 한 쌍의 외부 DC 전극을 포함하며, 상기 제 1 커패시턴스 및 상기 제 1 저항값 각각은 상기 RF 결합전압에 의해 유발되어 상기 적어도 한 쌍의 내부 DC 전극과 상기 적어도 한 쌍의 외부 DC 전극 각각이 형성하는 전기장이 소정의 위치에서 서로 상쇄되도록 하는 값을 갖도록 설정되는 것을 특징으로 하는 이온트랩 장치를 위한 필터.
  3. 상면, 하면 및 기 설정된 두께를 갖도록 형성되는 기판, 상기 상면의 일부 영역에 형성되는 RF 전극 및 상기 상면의 다른 일부 영역에 상기 RF 전극과 전기적으로 분리되어 형성되는 적어도 하나의 DC 전극을 포함하는 구조물과 외부의 DC 전원 사이를 전기적으로 연결하는 필터 설계방법에 있어서,
    상기 RF 전극에 인가되는 기 설정된 주파수를 갖는 RF 입력전압과 상기 RF 입력전압에 의해 상기 적어도 하나의 DC 전극에 커플링되는 RF 결합전압의 관계를 설정하고 계산하는 과정;
    상기 RF 결합전압에 의해 유발되어 상기 적어도 하나의 DC 전극이 발생시키는 적어도 하나의 전기장을 시뮬레이션하는 과정; 및
    상기 구조물 주변의 소정 위치에서 상기 적어도 하나의 전기장의 크기가 상쇄되도록 하는 필터의 값을 계산하는 과정
    을 포함하는 이온트랩 장치를 위한 필터 설계방법.
  4. 제 3 항에 있어서,
    상기 RF 결합전압의 관계를 설정하고 계산하는 과정은,
    상기 RF 전극 및 상기 적어도 하나의 DC 전극 각각의 기생 커패시턴스 및 상기 RF 전극과 상기 적어도 하나의 DC 전극 사이의 상호 커패시턴스를 고려하여 상기 적어도 하나의 DC 전극에 발생하는 유도 전하량을 계산하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계방법.
  5. 제 4 항에 있어서,
    상기 필터의 값을 계산하는 과정은,
    상기 소정 위치에서 상기 적어도 하나의 전기장의 크기와 위상을 계산하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계방법.
  6. 제 5 항에 있어서,
    상기 필터의 값을 계산하는 과정은,
    상기 RF결합전압의 값을 계산하기 위해 제 1 커패시턴스 값을 갖는 커패시터를 상기 적어도 하나의 DC 전극과 접지 사이에 연결되도록 상기 상면 또는 상기 하면 중 선택된 한 영역에 형성하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계 방법.
  7. 제 6 항에 있어서,
    상기 필터의 값을 계산하는 과정은,
    상기 구조물과 상기 외부의 DC 전원 사이에 제 1 저항값을 갖는 저항을 추가하고, 상기 제 1 저항값을 변화시켜 상기 적어도 하나의 전기장의 위상을 보정하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계방법.
  8. 제 3 항에 있어서,
    상기 적어도 하나의 DC 전극은 제 1 내부 DC 전극, 제 1 외부 DC 전극, 제 2 내부 DC 전극 및 제 2 외부 DC 전극을 포함하고, 상기 RF 전극은 제 1 RF 전극 및 제 2 RF 전극을 포함하며, 상기 제 1 RF 전극은 상기 제 1 내부 DC 전극과 상기 제 1 외부 DC 전극 사이에 형성되고, 상기 제 2 RF 전극은 상기 제 2 내부 DC 전극과 상기 제 2 외부 DC 전극 사이에 형성되며,
    상기 RF 결합전압의 관계를 설정하고 계산하는 과정은,
    상기 제 1 외부 DC 전극 및 상기 제 2 외부 DC 전극에 발생한 RF 결합전압인 외부 RF 결합전압과 상기 제 1 내부 DC 전극 및 상기 제 2 내부 DC 전극에 발생한 RF 결합전압인 내부 RF 결합전압 각각의 크기와 위상을 계산하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계방법.
  9. 제 8 항에 있어서,
    상기 필터의 값을 계산하는 과정은,
    상기 제 1 내부 DC 전극, 상기 제 2 내부 DC 전극, 상기 제 1 외부 DC 전극 및 상기 제 2 외부 DC 전극에 각각 제 1 내부 커패시턴스를 갖는 제 1 내부 커패시터, 제 2 내부 커패시턴스를 갖는 제 2 내부 커패시터, 제 1 외부 커패시턴스를 갖는 제 1 외부 커패시터 및 제 2 외부 커패시턴스를 갖는 제 2 외부 커패시터를 전기적으로 연결하고, 상기 제 1 내부 커패시턴스 및 상기 제 2 내부 커패시턴스가 동일한 제 1 값을 갖고, 상기 제 1 외부 커패시턴스와 제 2 외부 커패시턴스가 동일한 제 2 값을 갖도록 설정하는 과정을 포함하는 것을 특징으로 하는 이온트랩 장치를 위한 필터 설계방법.
PCT/KR2018/008315 2017-10-31 2018-07-24 이온트랩 장치를 위한 필터 및 그 설계방법 Ceased WO2019088403A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020170144292A KR101881779B1 (ko) 2017-10-31 2017-10-31 이온트랩 장치를 위한 필터 및 그 설계방법
KR10-2017-0144292 2017-10-31

Publications (1)

Publication Number Publication Date
WO2019088403A1 true WO2019088403A1 (ko) 2019-05-09

Family

ID=63058743

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2018/008315 Ceased WO2019088403A1 (ko) 2017-10-31 2018-07-24 이온트랩 장치를 위한 필터 및 그 설계방법

Country Status (2)

Country Link
KR (1) KR101881779B1 (ko)
WO (1) WO2019088403A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4471808A3 (en) * 2023-06-02 2025-01-01 Infineon Technologies Austria AG Capacitive coupling compensation for direct current electrodes in ion traps

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089976A (ko) * 2002-12-20 2005-09-09 램 리써치 코포레이션 접지 회로에의 조절가능 커플링에 의해 플라즈마를제어하는 시스템 및 방법
US20060169882A1 (en) * 2005-02-01 2006-08-03 Stanley Pau Integrated planar ion traps
KR20090083929A (ko) * 2006-11-13 2009-08-04 브룩스 오토메이션, 인크. 정전기 이온 트랩
KR20090125153A (ko) * 2007-03-30 2009-12-03 램 리써치 코포레이션 웨이퍼-대향 전극 상에 ｄｃ 전압을 유도하기 위한 방법 및 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050089976A (ko) * 2002-12-20 2005-09-09 램 리써치 코포레이션 접지 회로에의 조절가능 커플링에 의해 플라즈마를제어하는 시스템 및 방법
US20060169882A1 (en) * 2005-02-01 2006-08-03 Stanley Pau Integrated planar ion traps
KR20090083929A (ko) * 2006-11-13 2009-08-04 브룩스 오토메이션, 인크. 정전기 이온 트랩
KR20090125153A (ko) * 2007-03-30 2009-12-03 램 리써치 코포레이션 웨이퍼-대향 전극 상에 ｄｃ 전압을 유도하기 위한 방법 및 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MINJAE LEE: "Method for Canceling the Effects of Parasitic Electric Fields from Crosstalks in Microfabricated Ion Trap", 24TH KOREAN CONFERENCE ON SEMICONDUCTORS, 15 February 2017 (2017-02-15) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4471808A3 (en) * 2023-06-02 2025-01-01 Infineon Technologies Austria AG Capacitive coupling compensation for direct current electrodes in ion traps

Also Published As

Publication number Publication date
KR101881779B1 (ko) 2018-07-25

Similar Documents

Publication Publication Date Title
US20070222021A1 (en) Shielded through-via
US20070047177A1 (en) Energy pathway arrangements for energy conditioning
CN106953420B (zh) 无线充电的emi抑制
WO2002065606A2 (en) Energy pathway arrangements for energy conditioning
AU2002251694A1 (en) Energy pathway arrangements for energy conditioning
US20020131231A1 (en) Energy pathway arrangements for energy conditioning
US10425079B1 (en) Driven shield for a capacitance sensor
US6972967B2 (en) EMC/ESD mitigation module
WO2019088403A1 (ko) 이온트랩 장치를 위한 필터 및 그 설계방법
US4958255A (en) Electrostatic discharge and electromagnetic interference protection circuit
JP5679046B2 (ja) デカップリング方法と給電線路設計装置並びに回路基板
Fan et al. Modeling DC power-bus structures with vertical discontinuities using a circuit extraction approach based on a mixed-potential integral equation
Lee et al. Ion shuttling method for long-range shuttling of trapped ions in MEMS-fabricated ion traps
Chen et al. Modeling floating potential conductors using discontinuous Galerkin method
US20220029549A1 (en) Medium voltage planar dc bus distributed capacitor array
US9125303B2 (en) Power supply input routing
US12431343B2 (en) Inductive detector with integrated amplifier
TWI535341B (zh) Reduce the structure of electromagnetic interference and reduce the electromagnetic interference method
Pacelli A local circuit topology for inductive parasitics
Asenjo et al. Low frequency complex fields in polluted insulators
CN1886751B (zh) 用于连接存储卡的连接器盒、移动装置和方法
CA2744622C (en) Electromagnetic interference (emi) diverter
Desnica et al. Comparative characteristics of thick-film integrated LC filters
JP4737196B2 (ja) 携帯電子機器
CN119365939A (zh) 与电部件一起使用的装置、包括与电部件一起使用的装置的系统、操作电部件的方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18874825

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18874825

Country of ref document: EP

Kind code of ref document: A1