WO2019062829A1 - 一种信息交织方法、信息解交织方法及相关装置 - Google Patents

一种信息交织方法、信息解交织方法及相关装置 Download PDF

Info

Publication number
WO2019062829A1
WO2019062829A1 PCT/CN2018/108205 CN2018108205W WO2019062829A1 WO 2019062829 A1 WO2019062829 A1 WO 2019062829A1 CN 2018108205 W CN2018108205 W CN 2018108205W WO 2019062829 A1 WO2019062829 A1 WO 2019062829A1
Authority
WO
WIPO (PCT)
Prior art keywords
wildcard
sequence
interleaving
model
added
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2018/108205
Other languages
English (en)
French (fr)
Inventor
张暄薇
王加庆
黄勤
孙韶辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Academy of Telecommunications Technology CATT
Original Assignee
China Academy of Telecommunications Technology CATT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Academy of Telecommunications Technology CATT filed Critical China Academy of Telecommunications Technology CATT
Publication of WO2019062829A1 publication Critical patent/WO2019062829A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes

Definitions

  • the present disclosure relates to the field of communications technologies, and in particular, to an information interleaving method, an information deinterleaving method, and related devices.
  • Interleaved coding is a communication technique that improves the fading of mobile communication signals in an actual mobile communication environment. It will cause bursty errors in digital signal transmission, and the interleaving coding technique can be used to discretize and correct such sudden errors and improve the transmission characteristics of mobile communication.
  • interleaving coding The purpose of interleaving coding is to discretize a long burst error into a random error and then use random error correction coding (FEC) techniques to eliminate random errors.
  • FEC random error correction coding
  • the greater the interleaving depth the longer the interleaving encoding processing time, resulting in an increase in data transmission delay, that is, interleaving coding is at the cost of time. Therefore, the interleaving coding belongs to the temporal recessive diversity. Fading in an actual mobile communication environment will cause sudden errors in digital signal transmission. Interleaving coding techniques can be used to discretize and correct such bursty errors and improve the transmission characteristics of mobile communications.
  • the more common interleaver that performs interleaving coding is a block interleaver.
  • the block interleaver uses an interleaving matrix arranged in rows and columns as an interleaving model. The bits of information are written in the row direction and then read in the column direction to make the bits more random. Way out of order.
  • the current block interleaver is relatively random and cannot change the interval between any two bits in the original information, so the ability to resist burst errors is very limited.
  • An object of the present disclosure is an information interleaving method, an information deinterleaving method, and a related apparatus, which are capable of acquiring scrambling bits of target information with higher randomness, thereby improving error correction performance.
  • the interleaving method of the present disclosure adds a wildcard at the non-end writing positions of the interleaving model, so the original bits are not continuously written in the interleaving model, and at least one wildcard is necessarily inserted between the bits, so that the scrambling bits of the interleaving model output
  • the gap between the original two bits of the target information can be randomly shuffled, that is, the distance between adjacent bits before interleaving is disturbed, thereby achieving stronger anti-burst error capability.
  • the scheme of the present disclosure since the scheme of the present disclosure only adds a wildcard in the original interleaving model, the complexity of the scheme execution is low, and the processing resources are not occupied, which has high practicability.
  • FIG. 1 is a schematic flowchart of an information interleaving method according to some embodiments of the present disclosure
  • FIG. 2 is a schematic diagram of comparison between an information interleaving method and a traditional information interleaving method according to some embodiments of the present disclosure
  • FIG. 3 is a Kano diagram used in an actual application of an information interleaving method according to some embodiments of the present disclosure
  • FIG. 4 is a schematic diagram of comparison between an information interleaving method and a traditional information interleaving method according to some embodiments of the present disclosure
  • FIG. 5 is a Kano diagram used in another practical application of an information interleaving method according to some embodiments of the present disclosure.
  • FIG. 6 is a schematic diagram of comparison between an information interleaving method and a traditional information interleaving method according to another embodiment of the present disclosure
  • FIG. 7 is a schematic flowchart diagram of an information deinterleaving method according to some embodiments of the present disclosure.
  • FIG. 8 is a schematic diagram of a logical structure of an information interleaving apparatus according to some embodiments of the present disclosure.
  • FIG. 9 is a schematic diagram of a logical structure of an information deinterleaving apparatus according to some embodiments of the present disclosure.
  • FIG. 10 is a schematic structural diagram of an information interleaving apparatus according to some embodiments of the present disclosure.
  • FIG. 11 is a schematic structural diagram of an information deinterleaving apparatus according to some embodiments of the present disclosure.
  • the present disclosure provides a solution to the problem that the block interleaver in the related art cannot change the interval between any two bits in the original codeword, resulting in limited error correction performance.
  • some embodiments of the present disclosure provide an information interleaving method, as shown in FIG. 1, including:
  • Step 101 Acquire original bits (ie, original bit streams) of target information, where the original bits correspond to original bit sequences of target information;
  • Step 102 Add no less than one wildcard to the interleaving model for scrambling the sequence of the original bits, wherein at least one wildcard does not serve as the starting input position and the ending input position of the interleaving model;
  • the above interleaving model is not unique, and may be any interleaving manner in the related art, such as a clip interleaving matrix, an interleaving triangle, and the like.
  • Step 103 Input the original bit into an interleaving model after adding a wildcard
  • Step 104 Acquire a scrambling bit of the target information output by the interleaving model after adding the wildcard, and the scrambling bit corresponds to a bit sequence scrambled by the target information.
  • the interleaving method of some embodiments of the present disclosure adds a wildcard at the non-end writing positions of the interleaving model, so the original bits are not continuously written in the interleaving model, and at least one wildcard is necessarily inserted between the bits, so that the interleaving model outputs
  • the scrambling bit can randomly disturb the gap between the original two bits of the target information, that is, the distance between adjacent bits before interleaving is disturbed, thereby achieving stronger anti-burst error capability.
  • the scheme of some embodiments of the present disclosure only adds a wildcard in the original interleaving model, the complexity of the scheme execution is low, and the processing resources are not occupied, and the utility model has high practicability.
  • the method when performing the foregoing step 102 in some embodiments of the present disclosure, the method specifically includes:
  • Step 1021 determining the number of wildcards that need to be added to the interleaving model
  • Step 1022 determining a location where the wildcard corresponds to the interleaving model
  • a set sequence may be generated, where the set sequence is composed of elements having a value; then, according to the preset mapping method, according to the value of the element in the set sequence, the wildcard to be added is mapped to correspond to the The location of the interleaving model.
  • the method for generating the set sequence is not unique, and can be flexibly set according to actual needs, for example, increasing randomness, and the set sequence can be determined in a random manner or a pseudo-random manner.
  • Step 1023 adding a wildcard that determines the added location to the interlace model.
  • the upper general block interleaver corresponds to the interleaving method in the related art (the interleaver model corresponding to the block interleaver is an interleave matrix), and the lower wildcard block interleaver corresponds to the interleaving method of some embodiments of the present disclosure.
  • the codeword of the current information is 100 bits as shown in FIG. 2, the 100-bit row is input to the general block interleaver, and based on the conventional interleaving method, 28 "*"s are used to fill at a fixed position, thereby The 100 bits in the information together occupy the interleaving matrix.
  • the wildcard block interleaver of some embodiments of the present disclosure uses 28 wildcards (ie, the slash " ⁇ " in FIG. 2) to be added to the interlace matrix in a random or pseudo-following manner, and coexists with 100 bits in the target information. Interleaving matrix.
  • the conventional interleaving method is only a row input and a column output because the "*" is a fixed position, and the 100 bits after the sequence scrambling are continuous, and cannot change 100 bits. The distance between them is therefore less chaotic.
  • the interleaving method of some embodiments of the present disclosure may allow a wildcard to be inserted between 100 bits in the target information, and the sequence of the scrambled 100 bits is no longer continuous, and the distance between the partial bits may change. Therefore, it has a higher degree of scrambling.
  • the interleaving model is an interleaving matrix composed of rows and columns.
  • W is the depth in the first direction of the interlacing matrix
  • D is the depth in the second direction of the interlacing matrix
  • the first direction is different from the second direction and is one of the row direction and the column direction of the interlacing matrix, respectively.
  • the first direction is the row direction
  • the second direction is the column direction
  • the depth in the first direction is the number of rows of the interlacing matrix
  • the depth in the second direction is the number of columns in the interlacing matrix
  • the second direction is a row direction
  • the depth in the first direction is the number of columns of the interlacing matrix
  • the depth in the second direction is the number of rows in the interleaving matrix
  • a Karnaugh map is generated, and the number of elements in the Karnaugh map is required to be 2 x , W ⁇ 2 x (x is a positive integer), thereby matching the interleaving matrix;
  • the added position of the wildcard is mapped based on the set sequence A, which specifically includes:
  • D sets the effective element composition set B2 ⁇ b 0 , which corresponds one-to-one with some wildcards to be added. b 1 . . .
  • the first direction of the interleaving matrix of the first implementation mode is the column direction, and the depth W is 8 (that is, there are 8 columns in total); the second direction is the row direction, and the depth D is 7 (that is, there are 7 rows in total).
  • the elements in the Karnaugh map are conveniently arranged in the order indicated by the arrows in FIG. 3 to obtain the set A ⁇ 0, 4, 5, 1, 3, 7, 6, 2 ⁇ ;
  • the traversal sequence of FIG. 3 is only used for an exemplary introduction, and the practical traversal order is not unique; in addition, the Karnaugh map shown in FIG. 3 is not the only one of the practical applications, and as other feasible solutions, the Karnaugh map is also There may be more elements, of course, as a preferred solution, 2 x-1 ⁇ W ⁇ 2 x may be defined, so that the number of elements of the Karnaugh map 2 x is greater than the minimum value of W, thereby minimizing the complexity of the method. .
  • the first added wildcard corresponds to 0 in the set B1 (with 0 as the starting ordered sequence), then the number of columns of the first wildcard in the interleaving matrix is 0+1, that is, the first column, and the corresponding number of rows is The valid sequence of "0" in B1, the first line;
  • the first direction of the interlace matrix is the column direction, and the depth W is 16 (that is, there are 16 columns in total); the second direction is the row direction, and the depth D is 4 (that is, there are 4 rows in total).
  • the elements in the Karnaugh map are facilitated in the order indicated by the arrow in FIG. 5, and the set A ⁇ 2, 0, 4, 6, 7, 5, 1, 3 ⁇ is obtained;
  • the traversal order of Figure 5 is for illustrative purposes only, and the actual traversal order is not unique.
  • the Karnaugh map shown in FIG. 5 is not the only solution of the practical application. As other feasible solutions, the Karnaugh map can also have more elements.
  • 2 x-1 ⁇ W ⁇ can be defined. 2 x , so that the number of elements of the Karnaugh map 2 x is greater than the minimum value of W, thus minimizing the complexity of the method.
  • the 13 wildcards to be added can be divided into the first part and the second part, One part includes 4 wildcards, which requires pseudo-random confirmation to add the location; the second part includes the remaining 9 wildcards, and the corresponding added position is determined by the protocol, so the wildcard is a fixed position;
  • the set B2 is in one-to-one correspondence with the four wildcards of the first part
  • the first added wildcard in the first part corresponds to 2 in the set B2, then the number of columns of the first wildcard in the interleaving matrix is 0+2, that is, the second column, and the corresponding number of rows is "0" and valid in B1. Sequence, the first line;
  • the second added wildcard in the first part corresponds to 0 in the set B1, the number of columns of the first wildcard in the interleaving matrix is 0+1, that is, the first column, and the corresponding number of rows is the effective sequence of "4" in B1. , the second line;
  • the preset protocol specifies that the 9-wild character of the second part is the position of the last input interleaving array. If the actual application is a line input, an interleaving array with added wildcards as shown in the lower part of FIG. 6 can be finally obtained.
  • the protocol may also specify that the added position of the wildcard of the second part is the revelation position of the interleaving matrix input; for example, the interleaving matrix of some embodiments of the present disclosure may also use the wildcard as an output.
  • the interleaving method of some embodiments of the present disclosure has the following advantages:
  • the method is simple and easy to implement, and can implement and improve performance in the interleaving method in the related art.
  • the wildcard block interleaver has a significant performance improvement over the general block interleaver.
  • the wildcard block interleaver avoids performance degradation when some input sequence lengths use the normal interleaver to produce a "bad point" of sudden performance degradation.
  • the interleaving method of some embodiments of the present disclosure can be applied not only to a block interleaver but also to a heterosex interleaver.
  • the scrambling bit determined by the information interleaving method of the embodiment may be sent by the transmitting end to the receiving end through the network; for the receiving end, after receiving the scrambling bit, the same principle is needed to scramble the bit Revert to the original bit.
  • some embodiments of the present disclosure further provide an information deinterleaving method for restoring the scrambled bits of the target information to the original bits. As shown in FIG. 7, the method includes:
  • Step 701 Acquire a scrambling bit of the target information, where the scrambled bit corresponds to a bit sequence in which the target information is scrambled;
  • Step 702 Add no less than one wildcard to the deinterleaving model for recovering the sequence of scrambled bits, wherein at least one wildcard does not serve as a starting input position and an ending input position of the interleaving model;
  • the deinterleaving model may be consistent with the interleaving moment model, but the input direction is opposite. For example, if the interleaving model and the deinterleaving model are interleaving matrices, if the interleaving matrix is a row input or a column output, the deinterleaving matrix is a column input and a row output. ;
  • Step 703 input the scrambling bit to a deinterleaving model after adding a wildcard
  • Step 704 Acquire original bits of the target information output by the de-interlacing model after adding the wildcard, and the original bits correspond to the original bit sequence of the target information.
  • the information deinterleaving method of some embodiments of the present disclosure corresponds to the above information interleaving method provided by the present disclosure, and thus the interleaving transmission of the target information and the flow of the deinterleaving reading can be completed together.
  • steps 702 of some embodiments of the present disclosure include:
  • Step 7021 determining a quantity of a wildcard to be added to the deinterleaving model
  • the number of bits, ⁇ N indicates the number of wildcards that need to be added to the de-interleaving model.
  • the codeword of the current information has 98 bits. If the interleaving model is a 10 ⁇ 10 interleaving matrix, the current information 98 bits can all be input into the interleaving matrix, and the remaining two positions of the interleaving matrix can be Supplemented by a wildcard, that is, the number of wildcards added is 2.
  • Step 7022 determining that a wildcard corresponds to an added position of the deinterleaving model
  • a set sequence may be specifically generated, and the set sequence is composed of elements having values; then, according to the preset mapping method, according to the values of the elements in the set sequence, the wildcard corresponding to the deinterleaving model needs to be added. Add a location.
  • Step 7023 adding a wildcard that determines the added location to the deinterleaving model.
  • the interleaving model is an interleaving matrix composed of rows and columns.
  • T W ⁇ D described above; where W is the depth in the first direction of the interlaced matrix, and D is the depth in the second direction of the interlaced matrix; the first direction and the second direction are different, respectively One of a row direction and a column direction of the interlace matrix.
  • the second direction is the column direction
  • the depth in the first direction is the number of rows of the interlacing matrix
  • the depth in the second direction is the number of columns in the interlacing matrix
  • the first direction is the column direction
  • the second direction is a row direction
  • the depth in the first direction is the number of columns of the interlacing matrix
  • the depth in the second direction is the number of rows in the interleaving matrix
  • a Karnaugh map is generated, and the number of elements in the Karnaugh map is required to be 2 x , W ⁇ 2 x (x is a positive integer), thereby matching the interleaving matrix;
  • the added position of the wildcard is mapped based on the set sequence A, which specifically includes:
  • D sets the effective element composition set B2 ⁇ b 0 , which corresponds one-to-one with some wildcards to be added. b 1 . . .
  • the method of adding a wildcard to the deinterleaving model in some embodiments of the present disclosure is identical in principle to the method of adding a wildcard to the interleaving model introduced above, and therefore will not be described again.
  • some embodiments of the present disclosure further provide an information interleaving apparatus 800, including:
  • a first obtaining module 801 configured to acquire original bits of target information, where the original bits correspond to original bit sequences of the target information
  • a first adding module 802 configured to surely add not less than one wildcard to the interleaving model for scrambling the sequence of the original bits, wherein at least one wildcard does not serve as a starting input position and an ending input position of the interleaving model ;
  • a second adding module 803, configured to input the original bit to an interlace model after adding a wildcard
  • the second obtaining module 804 is configured to obtain a scrambling bit of the target information output by the interleaving model after adding the wildcard, and the scrambling bit corresponds to a bit sequence in which the target information is scrambled.
  • the information interleaving apparatus of some embodiments of the present disclosure corresponds to the above-described information interleaving method provided by the present disclosure. Therefore, the information interleaving apparatus of some embodiments of the present disclosure can also be implemented.
  • the first adding module 802 of some embodiments of the present disclosure includes:
  • a first determining unit configured to determine a quantity that needs to add a wildcard to the interleaving model
  • a second determining unit configured to determine a wildcard corresponding to the added position of the interlaced model
  • the second determining unit of some embodiments of the present disclosure includes:
  • a sequence generating unit configured to generate a set sequence, where the set sequence is composed of elements having a value
  • the mapping unit is configured to map, according to the preset mapping method, a wildcard that needs to be added to the added position of the interleaving model according to the value of the element in the set sequence.
  • the sequence generating unit may be configured to generate a Karna map, and select elements from the Karnaugh map to form a set sequence.
  • T W ⁇ D
  • D the depth in the second direction of the interlacing matrix
  • the second directions are different and are respectively one of a row direction and a column direction of the interlace matrix.
  • sequence generating unit is specifically configured to:
  • the number of elements in the Karnaugh map is 2 x , W ⁇ 2 x , and x is a positive integer;
  • the mapping unit is specifically configured to:
  • D sets the effective element composition set B2 ⁇ b 0 , which corresponds one-to-one with some wildcards to be added. b 1 . . .
  • some embodiments of the present disclosure further provide an information deinterleaving apparatus 900, including:
  • a first obtaining module 901 configured to acquire a scrambling bit of the target information, where the scrambled bit corresponds to a bit sequence scrambled by the target information;
  • a first adding module 902 configured to add, to the deinterleaving model for recovering the sequence of the scrambled bits, no less than one wildcard, wherein at least one wildcard is not used as a starting input position and an ending input position of the interleaving model ;
  • a second adding module 903 configured to input the scrambling bit to a deinterleaving model after adding a wildcard
  • the second obtaining module 904 is configured to obtain original bits of the target information output by the de-interlacing model after adding the wildcard, and the original bits correspond to the original bit sequence of the target information.
  • the information restoration apparatus of some embodiments of the present disclosure corresponds to the above-described information interleaving method provided by the present disclosure. Therefore, the technical effects of the information restoration method can also be achieved by the information restoration apparatus of some embodiments of the present disclosure.
  • the first adding module of some embodiments of the present disclosure includes:
  • a first determining unit configured to determine a quantity that needs to add a wildcard to the deinterleaving model
  • a second determining unit configured to determine a wildcard corresponding to the added position of the deinterleaving model
  • a adding unit configured to add a wildcard that determines the added location to the deinterleaving model.
  • the second determining unit includes:
  • a sequence generating unit configured to generate a set sequence, where the set sequence is composed of elements having a value
  • the mapping unit is configured to map, according to the preset mapping method, a wildcard that needs to be added to the added position of the deinterleaving model according to the value of the element in the set sequence.
  • the sequence generating unit is configured to generate a Karnaugh map, and select elements from the Karnaugh map to form a set sequence.
  • T W ⁇ D; wherein W is the depth in the first direction of the interlacing matrix, and D is the depth in the second direction of the interlacing matrix; the first direction and the The second direction is different and is one of a row direction and a column direction of the interlace matrix, respectively.
  • the sequence generation unit is specifically used to:
  • the number of elements in the Karnaugh map is 2 x , W ⁇ 2 x , and x is a positive integer;
  • the mapping unit is specifically used to:
  • D ⁇ N from the set sequence A ⁇ a 0 , a 1 , ..., a k-1 ⁇ , select D effective element combinations B2 ⁇ b 0 , b corresponding to a part of the wildcards to be added. 1 ..., b D-1 ⁇ , and the effective sequence of the valid element corresponding to the wildcard corresponding to the wildcard in the set B2 as the valid sequence of the wildcard in the first direction of the interlaced matrix, and The value of the valid element corresponding to the wildcard of the part is the effective sequence of the wildcard in the second direction of the interlaced matrix; and the wildcard corresponding to the fixed protocol is directly determined according to the preset protocol.
  • some embodiments of the present disclosure further provide an information interleaving apparatus 1000, including a processor 1001, a memory 1002, and a computer program 1003 stored on the memory 1002 and operable on the processor.
  • a processor 1001 a memory 1002
  • a computer program 1003 stored on the memory 1002 and operable on the processor.
  • the processor 1001 of some embodiments of the present disclosure and the memory 1002 are connected by a bus interface.
  • the bus architecture of the bus interface can include any number of interconnected buses and bridges, specifically linked by one or more processors represented by processor 1001 and various circuits of memory represented by memory 1002.
  • the bus architecture can also link various other circuits such as peripherals, voltage regulators, and power management circuits, which are well known in the art and, therefore, will not be further described herein.
  • the bus interface provides an interface.
  • the processor 1001 is responsible for managing the bus architecture and general processing, and the memory 1002 can store data used by the processor 1001 in performing operations.
  • the method includes the following steps:
  • a wildcard that determines the added location is added to the interlaced model.
  • the method includes the following steps:
  • T represents the maximum number of bits supported by the interleaving model
  • N represents the number of bits of the target information
  • ⁇ N represents the number of wildcards that need to be added to the interleaving model.
  • the method includes the following steps:
  • the wildcard to be added is mapped to the added position of the interleaving model.
  • the computer program is executed by the processor 1001 to generate a set sequence.
  • the method includes the following steps:
  • a Karna map is generated, and elements are selected from the Karnaugh map to form a set sequence.
  • the computer program is executed by the processor 1001 to generate a Karna map.
  • the method includes the following steps:
  • the computer program is executed by the processor 1001, based on the preset mapping method, and the following steps are specifically included when the wildcard to be added is mapped to the added position of the interleaving model according to the value of the element in the set sequence:
  • D sets the effective element composition set B2 ⁇ b 0 , which corresponds one-to-one with some wildcards to be added. b 1 . . .
  • some embodiments of the present disclosure also provide a computer readable storage medium having stored thereon a computer program that, when executed by a processor, implements the following steps:
  • the method includes the following steps:
  • a wildcard that determines the added location is added to the interlaced model.
  • the method includes the following steps:
  • T represents the maximum number of bits supported by the interleaving model
  • N represents the number of bits of the target information
  • ⁇ N represents the number of wildcards that need to be added to the interleaving model.
  • the method when the computer program is executed by the processor to determine that the wildcard corresponds to the added position of the interleaving model, the method includes the following steps:
  • the wildcard to be added is mapped to the added position of the interleaving model.
  • the foregoing computer program is executed by the processor to generate a set sequence, where the set sequence is composed of elements having a value, and specifically includes the following steps:
  • a Karna map is generated, and elements are selected from the Karnaugh map to form a set sequence.
  • the computer program is executed by the processor to generate a Karna map.
  • the method includes the following steps:
  • the number of elements in the Karnaugh map is 2 x , W ⁇ 2 x , and x is a positive integer;
  • the computer program is executed by the processor according to the preset mapping method, and according to the value of the element in the set sequence, when the wildcard to be added is added to the added position of the interleaving model, the method includes the following steps:
  • D sets the effective element composition set B2 ⁇ b 0 , which corresponds one-to-one with some wildcards to be added. b 1 . . .
  • some embodiments of the present disclosure further provide an information deinterleaving apparatus 1100, including a processor 1101, a memory 1102, and a computer program stored on the memory 1102 and executable on the processor. 1103.
  • a processor 1101 a memory 1102
  • a computer program stored on the memory 1102 and executable on the processor. 1103.
  • the processor 1101 of some embodiments of the present disclosure and the memory 1102 are connected by a bus interface.
  • the bus architecture of the bus interface can include any number of interconnected buses and bridges, specifically linked by one or more processors represented by processor 1101 and various circuits of memory represented by memory 1102.
  • the bus architecture can also link various other circuits such as peripherals, voltage regulators, and power management circuits, which are well known in the art and, therefore, will not be further described herein.
  • the bus interface provides an interface.
  • the processor 1101 is responsible for managing the bus architecture and general processing, and the memory 1102 can store data used by the processor 1001 in performing operations.
  • the method further includes the following steps:
  • a wildcard that determines the added location is added to the de-interlacing model.
  • the method includes the following steps:
  • T represents the maximum number of bits supported by the deinterleaving model
  • N represents the number of bits of the target information
  • ⁇ N represents the number of wildcards that need to be added to the deinterleaving model.
  • the method includes the following steps:
  • the wildcard to be added is mapped to the added position of the deinterleaving model.
  • the computer program is executed by the processor 1101 to generate a set sequence.
  • the set sequence is composed of elements having a value
  • the method includes the following steps:
  • a Karna map is generated, and elements are selected from the Karnaugh map to form a set sequence.
  • the computer program is executed by the processor 1101 to generate a Karnaugh map.
  • the method includes the following steps:
  • the number of elements in the Karnaugh map is 2 x , W ⁇ 2 x , and x is a positive integer;
  • the computer program is executed by the processor 1101.
  • the method includes: performing the following steps according to the preset mapping method: when the wildcard corresponding to the element in the set sequence is mapped to the added position of the deinterleaving model.
  • D ⁇ N from the set sequence A ⁇ a 0 , a 1 , ..., a k-1 ⁇ , select D effective element combinations B2 ⁇ b 0 , b corresponding to a part of the wildcards to be added. 1 ..., b D-1 ⁇ , and the effective sequence of the valid element corresponding to the wildcard corresponding to the wildcard in the set B2 as the valid sequence of the wildcard in the first direction of the interlaced matrix, and The value of the valid element corresponding to the wildcard of the part is the effective sequence of the wildcard in the second direction of the interlaced matrix; and the wildcard corresponding to the fixed protocol is directly determined according to the preset protocol.
  • some embodiments of the present disclosure further provide a computer readable storage medium having stored thereon a computer program, the program being executed by the processor to implement the following steps:
  • the method when the computer program is executed by the processor to restore the deinterleaving model of the sequence of the scrambled bits by adding not less than one wildcard, the method includes the following steps:
  • a wildcard that determines the added location is added to the de-interlacing model.
  • the method includes the following steps:
  • T represents the maximum number of bits supported by the deinterleaving model
  • N represents the number of bits of the target information
  • ⁇ N represents the number of wildcards that need to be added to the deinterleaving model.
  • the method includes the following steps:
  • the wildcard to be added is mapped to the added position of the deinterleaving model.
  • the foregoing computer program is executed by the processor to generate a set sequence, where the set sequence is composed of a group of elements having a value, and specifically includes the following steps:
  • the computer program is executed by the processor to generate a Karna map.
  • the method includes the following steps:
  • the number of elements in the Karnaugh map is 2 x , W ⁇ 2 x , and x is a positive integer;
  • the computer program is executed by the processor according to the preset mapping method.
  • the method includes the following steps:
  • D ⁇ N from the set sequence A ⁇ a 0 , a 1 , ..., a k-1 ⁇ , select D effective element combinations B2 ⁇ b 0 , b corresponding to a part of the wildcards to be added. 1 ..., b D-1 ⁇ , and the effective sequence of the valid element corresponding to the wildcard corresponding to the wildcard in the set B2 as the valid sequence of the wildcard in the first direction of the interlaced matrix, and The value of the valid element corresponding to the wildcard of the part is the effective sequence of the wildcard in the second direction of the interlaced matrix; and the wildcard corresponding to the fixed protocol is directly determined according to the preset protocol.
  • the computer program instructions can also be stored in a computer readable memory that can direct a computer or other programmable data processing terminal device to operate in a particular manner, such that instructions stored in the computer readable memory produce an article of manufacture comprising the instruction device.
  • the instruction device implements the functions specified in one or more blocks of the flow or in a flow or block diagram of the flowchart.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本公开提供一种信息交织方法、信息解交织方法及相关装置。信息交织方法包括：获取目标信息的原始比特，原始比特对应目标信息原始的比特序列；向用于置乱原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为交织模型的起始输入位置以及结束输入位置；将原始比特输入至添加通配符后的交织模型；获取加通配符后的交织模型输出的目标信息的置乱比特，置乱比特对应目标信息置乱的比特序列。

Description

一种信息交织方法、信息解交织方法及相关装置
相关申请的交叉引用
本申请主张在2017年9月30日在中国提交的中国专利申请号No.201710917431.8的优先权，其全部内容通过引用包含于此。
技术领域
本公开涉及通信技术领域，尤其涉及一种信息交织方法、信息解交织方法及相关装置。
背景技术
交织编码是在实际移动通信环境下改善移动通信信号衰落的一种通信技术。将造成数字信号传输的突发性差错，利用交织编码技术可离散并纠正这种突发性差错，改善移动通信的传输特性。
交织编码的目的是把一个较长的突发差错离散成随机差错，再用纠正随机差错的编码(FEC)技术消除随机差错。交织深度越大，则离散度越大，抗突发差错能力也就越强。但交织深度越大，交织编码处理时间越长，从而造成数据传输时延增大，也就是说，交织编码是以时间为代价的。因此，交织编码属于时间隐分集。在实际移动通信环境下的衰落，将造成数字信号传输的突发性差错。利用交织编码技术可离散并纠正这种突发性差错，改善移动通信的传输特性。
较为常见的执行交织编码的交织器为块交织器，块交织器由行列排布的交织矩阵作为交织模型，信息的比特以行方向写入，再以列方向读出，使比特以较为随机的方式乱序。然而目前块交织器随机性比较差，无法改变原有信息中任意两个比特之间的间隔，因此抗突发错误的能力十分有限。
当然，上述块交织器仅作为示例性介绍，其他交织模型的交织器与块交织器的交织方式是相同的，也会存在上述问题。
发明内容
本公开的目的是一种信息交织方法、信息解交织方法及相关装置，能够获取随机性更高的目标信息的置乱比特，从而提高了纠错性能。
本公开的上述方案具有如下有益效果：
本公开的交织方法在交织模型的非两端的写入位置添加通配符，因此原始比特不会连续写入在交织模型中，其比特之间必然会插入至少一个通配符，使得交织模型输出的置乱比特能够随机打乱目标信息原有两个比特之间的间隙，即交织前相邻的比特在交织后的距离被打乱，从而实现更强的抗突发差错能力。此外，由于本公开的方案仅是在原有交织模型中添加了通配符，因此方案执行的复杂度低，不会占用过对处理资源，具有很高的实用性。
附图说明
图1为本公开一些实施例提供的信息交织方法的流程示意图；
图2为本公开一些实施例提供的信息交织方法与传统信息交织方法的对比示意图；
图3为本公开一些实施例提供的信息交织方法在实际应用中使用到的卡诺图；
图4为本公开一些实施例提供的信息交织方法与传统信息交织方法在实际应用中的对比示意图；
图5为本公开一些实施例提供的信息交织方法在另一实际应用中使用到的卡诺图；
图6为本公开一些实施例提供的信息交织方法与传统信息交织方法在另一实际应用中的对比示意图；
图7为本公开一些实施例提供的信息解交织方法的流程示意图
图8为本公开一些实施例提供的信息交织装置的逻辑结构示意图；
图9为本公开一些实施例提供的信息解交织装置的逻辑结构示意图；
图10为本公开一些实施例提供的信息交织装置的实际结构示意图；
图11为本公开一些实施例提供的信息解交织装置的实际结构示意图。
具体实施方式
为使本公开要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。在下面的描述中，提供诸如具体的配置和组件的特定细节仅仅是为了帮助全面理解本公开的一些实施例。因此，本领域技术人员应该清楚，可以对这里描述的实施例进行各种改变和修改而不脱离本公开的范围和精神。另外，为了清楚和简洁，省略了对已知功能和构造的描述。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本公开的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
在本公开的各种实施例中，应理解，下述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本公开一些实施例的实施过程构成任何限定。
本公开针对相关技术中的块交织器无法改变原有码字中任意两个比特之间的间隔而导致纠错性能有限的问题，提供一种解决方案。
一方面，本公开的一些实施例提供一种信息交织方法，如图1所示，包括：
步骤101，获取目标信息的原始比特(即原始比特流)，该原始比特对应目标信息原始的比特序列；
步骤102，向用于置乱原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为交织模型的起始输入位置以及结束输入位置；
其中，上述交织模型并不唯一，可以是相关技术中任意交织方式，例如夹交织矩阵，交织三角形等。
步骤103，将原始比特输入至添加通配符后的交织模型；
步骤104，获取加通配符后的交织模型输出的目标信息的置乱比特，该置乱比特对应所述目标信息置乱的比特序列。
本公开一些实施例的交织方法在交织模型的非两端的写入位置添加通配 符，因此原始比特不会连续写入在交织模型中，其比特之间必然会插入至少一个通配符，使得交织模型输出的置乱比特能够随机打乱目标信息原有两个比特之间的间隙，即交织前相邻的比特在交织后的距离被打乱，从而实现更强的抗突发差错能力。此外，由于本公开一些实施例的方案仅是在原有交织模型中添加了通配符，因此方案执行的复杂度低，不会占用过对处理资源，具有很高的实用性。
下面对本公开一些实施例中的向交织模型添加通配符的方法进行详细介绍。
示例性地，本公开一些实施例中在执行上述步骤102时，具体包括：
步骤1021，确定需要向所述交织模型添加通配符的数量；
具体地，本步骤中，可以根据公式ΔN＝T－N，确定出需要向交织模型添加通配符的数量；其中，T表示所述交织模型所支持接收的最大比特数，N表示目标信息的比特数，ΔN表示需要向交织模型添加通配符的数量。
步骤1022，确定通配符对应交织模型的添加位置；
具体地，本步骤中，可以生成一集合序列，该集合序列由具有取值的元素组成；之后基于预设映射方法，根据集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。其中，生成集合序列的方法并不唯一，可根据实际需求灵活设置，例如增加随机性，可以使用随机方式或伪随机方式确定集合序列。
步骤1023，将确定出添加位置的通配符添加至交织模型。
作为示例性介绍，参考图2，上方的一般块交织器对应相关技术中交织方法(块交织器对应的交织模型为交织矩阵)，下方的通配符块交织器对应本公开一些实施例的交织方法。其中，一般块交织器与通配符块交织器的深度一致，为16行8列，可提供16×8＝128个比特位的输入。
假设目前信息的码字为图2所示的100比特，则该100比特行输入至一般块交织器后，基于传统的交织方法，会使用28个“*”在固定位置进行填充，从而与目标信息中的100比特共同占满交织矩阵。
而本公开一些实施例的通配符块交织器使用28个通配符(即图2中的斜杠“\”)以随机或伪随方式添加至交织矩阵中，并与目标信息中的100比特 共同占满交织矩阵。
通过对比两个块交织的输入结果可以知道，传统交织方法由于“*”是固定位置，因此仅是行输入，列输出，其序列置乱后的100个比特是连续的，不能改变100个比特之间的距离，因此置乱程度较低。
而本公开一些实施例的交织方法可以让通配符插入至目标信息中的100比特之间，其序列置乱后的100个比特之间不再是连续，其中部分比特之间的距离会发生改变，因此具有更高的置乱程度。
下面结合一个实际应用对，对上述步骤1021-步骤1023进行示例性介绍。
示例性地，在本实际应用中，假设交织模型为交织矩阵，该交织矩阵由行和列组成。
因此，上文所述的T＝W×D；
式中，W为交织矩阵第一方向上的深度，D为交织矩阵第二方向上的深度；第一方向和第二方向不同，并分别为交织矩阵的行方向和列方向中的一者。例如第一方向为行方向，则第二方向为列方向，第一方向的深度为交织矩阵的行数，第二方向的深度为交织矩阵的列数；或者第一方向如果为列方向，则第二方向为行方向，第一方向的深度为交织矩阵的列数，第二方向的深度为交织矩阵的行数；
之后根据交织矩阵，生成一卡诺图，该卡诺图中的元素的数量要求为2 x，W≤2 x(x为正整数)，从而与交织矩阵相匹配；
在确定出卡诺图后，对卡诺图里的所有有效元素遍历一次，并按照遍历顺序对卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，有效元素是指为卡诺图中取值小于W的元素；
在确定集合序列A后，基于该集合序列A映射出通配符的添加位置，具体包括：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
下面集合两个实现方式对基于卡诺图确定通配符添加位置的方法进行介绍。
实现方式一
假设本实现方式一的交织矩阵的第一方向为列方向，且深度W为8(即共有8列)；第二方向为行方向，且深度D为7(即共有7行)。
首先基于W＝8确定出相匹配的卡诺图(即8≤2 x)，卡诺图是二进制表示方式，因此可以得到如图3所示的卡诺图；
之后基于预设遍历规则，按照图3箭头所示顺序，对卡诺图中的元素进行便利，得到集合A{0，4，5，1，3，7，6，2}；这里需要说明的，图3的遍历顺序仅用于示例性介绍，实际可行的遍历顺序并不唯一；此外图3所示的卡诺图也不是本实际应用一唯一的方案，作为其他可行方案，卡诺图还可以具有更多的元素，当然，作为优选方案，可以限定2 x-1＜W≤2 x，以使卡诺图的元素数量2 x为大于W的最小取值，从而尽量降低方法的复杂程度。
假设目标信息二进制的比特长度为51，对应需要添加的通配符数量ΔN＝7×8-51＝5，因此D≥ΔN，要从A{0，4，5，1，3，7，6，2}中，按顺序选取5个有效元素(小于8的元素)作为集合B1{0，4，5，1，3}，该集合B1与添加的5个通配符一一对应；
第一个添加的通配符对应集合B1中0(以0作为起始有序序列)，则该第一个通配符在交织矩阵中的列数＝0+1，即第一列，对应的行数为“0”在B1中的有效序列，即第一行；
第二个添加的通配符对应集合B1中4，该第一个通配符在交织矩阵中的 列数＝4+1，即第五列，对应的行数为“4”在B1中的有效序列，即第二行；
第三个添加的通配符对应集合B1中5，该第二个通配符在交织矩阵中的列数＝5+1，即第六列，对应的行数为“5”在B1中的有效序列，即第三行；
第四个添加的通配符对应集合B1中1，该第三个通配符在交织矩阵中的列数＝1+1，即第二列，对应的行数为“5”在B1中的有效序列，即第四行；
第五个添加的通配符对应集合B1中3，该第四个通配符在交织矩阵中的列数＝3+1，即第四列，对应的列入为“5”在B1中的有效序列，即第五行；
在确定5个添加的通配符在交织矩阵的位置后，参考图4，假设将图4中目标信息中的51比特分别输入至相关技术的普通块交织器与本公开一些实施例的通配符块交织器中，对应的输出结果如图4所示。
实现方式二
在实现方式二中，假设交织矩阵的第一方向为列方向，且深度W为16(即共有16列)；第二方向为行方向，且深度D为4(即共有4行)。
首先基于W＝8确定出相匹配的卡诺图(即W≤2 x)，卡诺图是二进制表示方式，因此可以得到如图5所示的卡诺图；
之后基于预设遍历规则，按照图5箭头所示顺序，对卡诺图中的元素进行便利，得到集合A{2，0，4，6，7，5，1，3}；这里需要说明的，图5的遍历顺序仅用于示例性介绍，而实际可行的遍历顺序并不唯一。此外图5所示的卡诺图也不是本实际应用二唯一的方案，作为其他可行方案，卡诺图还可以具有更多的元素，当然，作为优选方案，可以限定2 x-1＜W≤2 x，以使卡诺图的元素数量2 x为大于W的最小取值，从而尽量降低方法的复杂程度。
假设目标信息二进制的比特长度为51，对应需要添加的通配符数量ΔN＝4×16-51＝13，即D＜ΔN，因此从A{2，0，4，6，7，5，1，3}中，按顺序选取D＝4个有效元素(小于8的元素)作为集合B2{2，0，4，6}；这里可以将需要添加的13个通配符分为第一部分和第二部分，第一部分包括4个通配符，是需要伪随机确认添加位置的；第二部分包括其余9个通配符，其对应添加位置是通过协议确定的，因此该个通配符是固定位置；
其中，集合B2与第一部分的4个通配符一一对应；
第一部分第一个添加的通配符对应集合B2中2，则该第一个通配符在交 织矩阵中的列数＝0+2，即第二列，对应的行数为“0”在B1中的有效序列，即第一行；
第一部分第二个添加的通配符对应集合B1中0，该第一个通配符在交织矩阵中的列数＝0+1，即第一列，对应的行数为“4”在B1中的有效序列，即第二行；
第一部分第三个添加的通配符对应集合B1中4，该第二个通配符在交织矩阵中的列数＝4+1，即第五列，对应的行数为“5”在B1中的有效序列，即第三行；
第一部分第四个添加的通配符对应集合B1中6，该第三个通配符在交织矩阵中的列数＝6+1，即第七列，对应的行数为“5”在B1中的有效序列，即第四行。
此外，假设预设协议规定第二部分的9通配符为最后输入交织阵列的位置，若本实际应用是以行输入，则最后可以得到如图6下方所示的添加通配符的交织阵列。
参考图6，假设将图6中目标信息中的51比特分别输入至相关技术的普通块交织器与本公开一些实施例的通配符块交织器中，对应的输出结果如图6所示。
以上是对本公开一些实施例的信息交织方法的介绍，需要说明的，以上描述仅用于示例性介绍本公开一些实施例的信息交织方法，但不能限制本公开的保护范围。例如，协议也可以规定第二部分的通配符的添加位置为交织矩阵输入的启示位置；再例如，本公开一些实施例的交织矩阵也可以将通配符作为输出，
综上所述，本公开一些实施例的交织方法具有以下优点：
1)方法简单易实现，能够在相关技术中的交织方法上实施并改善性能。
2)通配符块交织器较一般块交织器均有性能的明显提升，在一些输入序列长度用普通交织器会产生性能突然下降的“坏点”上，通配符块交织器均避免了性能下降。
3)本公开一些实施例的交织方法不仅可以适用于块交织器，在异性交织器中也可以使用。
在实际应用中，实施例的信息交织方法确定得到的置乱比特可被发送端通过网络发送给接收端；对于接收端，在接收到置乱比特后，则需要使用相同的原理将置乱比特恢复为原始比特。
因此对应地，本公开一些实施例还提供一种信息解交织方法，用于将目标信息的置乱比特恢复为原始比特，如图7所示，包括：
步骤701，获取目标信息的置乱比特，该置乱比特对应目标信息置乱的比特序列；
步骤702，向用于恢复置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为交织模型的起始输入位置以及结束输入位置；
其中，上述解交织模型可以与交织矩模型构一致，但是输入方向相反，例如交织模型和解交织模型是交织矩阵的话，若交织矩阵是行输入、列输出，则解交织矩阵是列输入、行输出；
步骤703，将置乱比特输入至添加通配符后的解交织模型；
步骤704，获取加通配符后的解交织模型输出的目标信息的原始比特，该原始比特对应所述目标信息原始的比特序列。
显然，本公开一些实施例的信息解交织方法与本公开提供的上述信息交织方法相对应，因此能够共同完成目标信息的交织传输以及解交织读取的流程。
下面对实施例的信息解交织方法进行详细介绍。
具体地，本公开一些实施例的上述步骤702包括：
步骤7021，确定需要向所述解交织模型添加通配符的数量；
本步骤中，可根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；其中，T表示所述解交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述解交织模型添加通配符的数量。
举例来说，假设目前信息的码字具有98个比特，若交织模型支为10×10的交织矩阵，则目前信息98个比特能够全部输入至交织矩阵中，而交织矩阵剩余两个位置则可以通过通配符进行补充，即添加的通配符的数量为2。
步骤7022，确定通配符对应所述解交织模型的添加位置；
本步骤中，可以具体生成一集合序列，该集合序列由具有取值的元素组成；之后基于预设映射方法，根据集合序列中的元素的取值，映射出需要添加的通配符对应解交织模型的添加位置。
步骤7023，将确定出添加位置的通配符添加至所述解交织模型。
下面结合一个实际应用对，对上述步骤1021-步骤1023进行示例性介绍。
示例性地，在本实际应用中，假设交织模型为交织矩阵，该交织矩阵由行和列组成。
因此，上文所述的T＝W×D；式中，W为交织矩阵第一方向上的深度，D为交织矩阵第二方向上的深度；第一方向和第二方向不同，并分别为交织矩阵的行方向和列方向中的一者。
例如第一方向为行方向，则第二方向为列方向，第一方向的深度为交织矩阵的行数，第二方向的深度为交织矩阵的列数；或者第一方向如果为列方向，则第二方向为行方向，第一方向的深度为交织矩阵的列数，第二方向的深度为交织矩阵的行数；
之后根据交织矩阵，生成一卡诺图，该卡诺图中的元素的数量要求为2 x，W≤2 x(x为正整数)，从而与交织矩阵相匹配；
在确定出卡诺图后，对卡诺图里的所有有效元素遍历一次，并按照遍历顺序对卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，有效元素是指为卡诺图中取值小于W的元素；
在确定集合序列A后，基于该集合序列A映射出通配符的添加位置，具体包括：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该 其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
显然，本公开一些实施例对解交织模型添加通配符的方法与上文所介绍的向交织模型添加通配符的方法在原理上是相同的，因此不再举例赘述。
另一方面，如图8所示，本公开一些实施例还提供一种信息交织装置800，包括：
第一获取模块801，用于获取目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列；
第一添加模块802，用于确向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
第二添加模块803，用于将所述原始比特输入至添加通配符后的交织模型；
第二获取模块804，用于获取加通配符后的交织模型输出的所述目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列。
显然，本公开一些实施例的信息交织装置与本公开提供的上述信息交织方法相对应，因此该信息交织方法所能实现的技术效果，本公开一些实施例的信息交织装置也同样能够实现。
具体地，在上述基础之上，本公开一些实施例的第一添加模块802包括：
第一确定单元，用于确定需要向所述交织模型添加通配符的数量；
第二确定单元，用于确定通配符对应所述交织模型的添加位置；
添加单元，用于将确定出添加位置的通配符添加至所述交织模型。
其中，所述第一确定单元根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；式中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
具体地，在上述基础之上，本公开一些实施例的第二确定单元包括:
序列生成单元，用于生成一集合序列，所述集合序列由具有取值的元素组成；
映射单元，用于基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。
其中，所述序列生成单元可以用于，生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
以交织模型为交织矩阵为例，则T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
对应地，序列生成单元具体用于：
生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
所述映射单元具体用于：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN －1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有 效序列。
另一方面，如图9所示，本公开一些实施例还提供一种信息解交织装置900，包括：
第一获取模块901，用于获取目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列；
第一添加模块902，用于向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
第二添加模块903，用于将所述置乱比特输入至添加通配符后的解交织模型；
第二获取模块904，用于获取加通配符后的解交织模型输出的所述目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列。
显然，本公开一些实施例的信息还原装置与本公开提供的上述信息交织方法相对应，因此该信息还原方法所能实现的技术效果，本公开一些实施例的信息还原装置也同样能够实现。
具体地，在上述基础之上，本公开一些实施例的第一添加模块包括：
第一确定单元，用于确定需要向所述解交织模型添加通配符的数量；
第二确定单元，用于确定通配符对应所述解交织模型的添加位置；
添加单元，用于将确定出添加位置的通配符添加至所述解交织模型。
作为示例性介绍，第一确定单元根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
第二确定单元包括:
序列生成单元，用于生成一集合序列，所述集合序列由具有取值的元素组成；
映射单元，用于基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述解交织模型的添加位置。
具体地，所述序列生成单元用于，生成一卡诺图，从所述卡诺图中选取 元素构成一个集合序列。
假设交织模型为交织矩阵，则T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
序列生成单元具体用于：
生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
映射单元具体用于：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合序列B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合序列B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
此外，如图10所示，本公开一些实施例还提供一种信息交织装置1000，包括处理器1001、存储器1002以及存储在所述存储器1002上并可在所述处理器上运行的计算机程序1003，所述计算机程序被处理器执行时实现如下步骤：
获取目标信息的原始比特，所述原始比特对应所述目标信息原始的比特 序列；
向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
将所述原始比特输入至添加通配符后的交织模型；
获取加通配符后的交织模型输出的所述目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列。
具体地，本公开一些实施例的处理器1001与存储器1002之间通过总线接口连接。总线接口的总线架构可以包括任意数量的互联的总线和桥，具体由处理器1001代表的一个或多个处理器和存储器1002代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。
处理器1001负责管理总线架构和通常的处理，存储器1002可以存储处理器1001在执行操作时所使用的数据。
可选的，计算机程序被处理器1001执行向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符时，具体包括如下步骤：
确定需要向所述交织模型添加通配符的数量；
确定通配符对应所述交织模型的添加位置；
将确定出添加位置的通配符添加至所述交织模型。
可选的，计算机程序被处理器1001执行确定需要向所述交织模型添加通配符的数量时，具体包括如下步骤：
根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
可选的，计算机程序被处理器1001执行确定通配符对应所述交织模型的添加位置时，具体包括如下步骤：
生成一集合序列，所述集合序列由具有取值的元素组成；
基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。
可选的，计算机程序被处理器1001执行生成一集合序列，所述集合序列由具有取值的元素组成时，具体包括如下步骤：
生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
可选的，所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
所述计算机程序被处理器1001执行生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列时，具体包括如下步骤：
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
所述计算机程序被处理器1001执行基于预设映射方法，根据所述集合序列中的元素的取值映射出需要添加的通配符对应所述交织模型的添加位置时，具体包括如下步骤：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN －1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
此外，本公开一些实施例还提供一种计算机可读存储介质，其上存储有 计算机程序，该计算机程序被处理器执行时实现如下步骤：
获取目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列；
向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
将所述原始比特输入至添加通配符后的交织模型；
获取加通配符后的交织模型输出的所述目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列。
可选地，上述计算机程序被处理器执行向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符时，具体包括如下步骤：
定需要向所述交织模型添加通配符的数量；
确定通配符对应所述交织模型的添加位置；
将确定出添加位置的通配符添加至所述交织模型。
可选地，上述计算机程序被处理器执行伪随机确定需要向所述交织模型添加通配符的数量时，具体包括如下步骤：
根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
可选地，上述计算机程序被处理器执行确定通配符对应所述交织模型的添加位置时，具体包括如下步骤：
生成一集合序列，所述集合序列由具有取值的元素组成；
基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。
可选地，上述计算机程序被处理器执行生成一集合序列，所述集合序列由具有取值的元素组成时，具体包括如下步骤：
生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
可选地，述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
上述计算机程序被处理器执行生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列时，具体包括如下步骤：
生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
上述计算机程序被处理器执行基于预设映射方法，根据所述集合序列中的元素的取值映射出需要添加的通配符对应所述交织模型的添加位置时，具体包括如下步骤：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN －1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
此外，如图11所示，本公开一些实施例还提供一种信息解交织装置1100，包括处理器1101、存储器1102以及存储在所述存储器1102上并可在所述处理器上运行的计算机程序1103，所述计算机程序被处理器执行时实现如下步骤：
获取目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列；
向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
将所述置乱比特输入至添加通配符后的解交织模型；
获取加通配符后的解交织模型输出的所述目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列。
具体地，本公开一些实施例的处理器1101与存储器1102之间通过总线接口连接。总线接口的总线架构可以包括任意数量的互联的总线和桥，具体由处理器1101代表的一个或多个处理器和存储器1102代表的存储器的各种电路链接在一起。总线架构还可以将诸如外围设备、稳压器和功率管理电路等之类的各种其他电路链接在一起，这些都是本领域所公知的，因此，本文不再对其进行进一步描述。总线接口提供接口。
处理器1101负责管理总线架构和通常的处理，存储器1102可以存储处理器1001在执行操作时所使用的数据。
可选的，计算机程序被处理器1101执行用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符时，具体包括如下步骤：
确定需要向所述解交织模型添加通配符的数量；
确定通配符对应所述解交织模型的添加位置；
将确定出添加位置的通配符添加至所述解交织模型。
可选的，计算机程序被处理器1101执行确定需要向所述解交织模型添加通配符的数量时，具体包括如下步骤：
根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
其中，T表示所述解交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述解交织模型添加通配符的数量。
可选的，计算机程序被处理器1101执行确定通配符对应所述解交织模型的添加位置时，具体包括如下步骤：
生成一集合序列，所述集合序列由具有取值的元素组成；
基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述解交织模型的添加位置。
可选的，计算机程序被处理器1101执行生成一集合序列，所述集合序列由具有取值的元素组成时，具体包括如下步骤：
生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
可选的，述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
上述计算机程序被处理器1101执行生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列时，具体包括如下步骤：
生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
上述计算机程序被处理器1101执行基于预设映射方法，根据所述集合序列中元素映射出需要添加的通配符对应所述解交织模型的添加位置时，具体包括如下步骤：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合序列B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合序列B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
此外，本公开一些实施例还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如下步骤：
获取目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列；
向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
将所述置乱比特输入至添加通配符后的解交织模型；
获取加通配符后的解交织模型输出的所述目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列。
可选地，上述计算机程序被处理器执行用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符时，具体包括如下步骤：
确定需要向所述解交织模型添加通配符的数量；
确定通配符对应所述解交织模型的添加位置；
将确定出添加位置的通配符添加至所述解交织模型。
可选地，上述计算机程序被处理器执行伪随机确定需要向所述解交织模型添加通配符的数量时，具体包括如下步骤：
根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
其中，T表示所述解交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述解交织模型添加通配符的数量。
可选地，上述计算机程序被处理器执行确定通配符对应所述解交织模型的添加位置时，具体包括如下步骤：
生成一集合序列，所述集合序列由具有取值的元素组成；
基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述解交织模型的添加位置。
可选地，上述计算机程序被处理器执行生成一集合序列，所述集合序列由具有取值的元素组时，具体包括如下步骤：
可选地，所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和 所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
上述计算机程序被处理器执行生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列时，具体包括如下步骤：
生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
上述计算机程序被处理器执行基于预设映射方法，根据所述集合序列中元素映射出需要添加的通配符对应所述解交织模型的添加位置时，具体包括如下步骤：
若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合序列B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合序列B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
本公开一些实施例是参照根据本公开一些实施例的方法、装置、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一 个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
尽管已描述了本公开一些实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开一些实施例范围的所有变更和修改。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上所述是本公开的一些实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (32)

  1. 一种信息交织方法，包括：
    获取目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列；
    向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
    将所述原始比特输入至添加通配符后的交织模型；
    获取加通配符后的交织模型输出的所述目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列。
  2. 根据权利要求1所述的信息交织方法，其中，
    所述向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符的步骤，包括：
    确定需要向所述交织模型添加通配符的数量；
    确定通配符对应所述交织模型的添加位置；
    将确定出添加位置的通配符添加至所述交织模型。
  3. 根据权利要求2所述的信息交织方法，其中，
    所述确定需要向所述交织模型添加通配符的数量的步骤，包括：
    根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
    其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
  4. 根据权利要求3所述的信息交织方法，其中，
    所述确定通配符对应所述交织模型的添加位置的步骤，包括:
    生成一集合序列，所述集合序列由具有取值的元素组成；
    基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。
  5. 根据权利要求4所述的信息交织方法，其中，
    生成一集合序列，所述集合序列由具有取值的元素组成，包括：
    生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
  6. 根据权利要求5所述的信息交织方法，其中，
    所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
  7. 根据权利要求6所述的信息交织方法，其中，
    生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列的步骤，包括：
    生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
    对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
    所述基于预设映射方法，根据所述集合序列中的元素的取值映射出需要添加的通配符对应所述交织模型的添加位置的步骤，包括：
    若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN －1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
    若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
  8. 一种信息解交织方法，包括：
    获取目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特 序列；
    向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
    将所述置乱比特输入至添加通配符后的解交织模型；
    获取加通配符后的解交织模型输出的所述目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列。
  9. 根据权利要求8所述的信息解交织方法，其中，
    向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符的步骤，包括：
    确定需要向所述解交织模型添加通配符的数量；
    确定通配符对应所述解交织模型的添加位置；
    将确定出添加位置的通配符添加至所述解交织模型。
  10. 根据权利要求9所述的信息解交织方法，其中，
    所述确定需要向所述解交织模型添加通配符的数量的步骤，包括：
    根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
    其中，T表示所述解交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述解交织模型添加通配符的数量。
  11. 根据权利要求10所述的信息解交织方法，其中，
    所述确定通配符对应所述解交织模型的添加位置的步骤，包括：
    生成一集合序列，所述集合序列由具有取值的元素组成；
    基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述解交织模型的添加位置。
  12. 根据权利要求11所述的信息解交织方法，其中，
    生成一集合序列，所述集合序列由具有取值的元素组成，包括：
    生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
  13. 根据权利要求12所述的信息解交织方法，其中，
    所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二 方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
  14. 根据权利要求13所述的信息解交织方法，其中，
    生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列的步骤，包括：
    生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
    对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
    所述基于预设映射方法，根据所述集合序列中元素映射出需要添加的通配符对应所述解交织模型的添加位置的步骤，包括：
    若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合序列B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
    若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合序列B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
  15. 一种信息交织装置，包括：
    第一获取模块，用于获取目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列；
    第一添加模块，用于向用于置乱所述原始比特的序列的交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位 置以及结束输入位置；
    第二添加模块，用于将所述原始比特输入至添加通配符后的交织模型；
    第二获取模块，用于获取加通配符后的交织模型输出的所述目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列。
  16. 根据权利要求15所述的信息交织装置，其中，
    所述第一添加模块包括：
    第一确定单元，用于确定需要向所述交织模型添加通配符的数量；
    第二确定单元，用于确定通配符对应所述交织模型的添加位置；
    添加单元，用于将确定出添加位置的通配符添加至所述交织模型。
  17. 根据权利要求16所述的信息交织装置，其中，
    所述第一确定单元根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
    其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
  18. 根据权利要求17所述的信息交织装置，其中，
    所述第二确定单元包括:
    序列生成单元，用于生成一集合序列，所述集合序列由具有取值的元素组成；
    映射单元，用于基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述交织模型的添加位置。
  19. 根据权利要求18所述的信息交织装置，其中，
    所述序列生成单元用于，生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
  20. 根据权利要求19所述的信息交织装置，其中，
    所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
  21. 根据权利要求20所述的信息交织装置，其中，
    所述序列生成单元具体用于：
    生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
    对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
    所述映射单元具体用于：
    若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合B1{b 0、b 1……、b ΔN －1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
    若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，有序选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
  22. 一种信息解交织装置，包括：
    第一获取模块，用于获取目标信息的置乱比特，所述置乱比特对应所述目标信息置乱的比特序列；
    第一添加模块，用于向用于恢复所述置乱比特的序列的解交织模型添加不少于一个通配符，其中至少有一个通配符不作为所述交织模型的起始输入位置以及结束输入位置；
    第二添加模块，用于将所述置乱比特输入至添加通配符后的解交织模型；
    第二获取模块，用于获取加通配符后的解交织模型输出的所述目标信息的原始比特，所述原始比特对应所述目标信息原始的比特序列。
  23. 根据权利要求22所述的信息解交织装置，其中，
    所述第一添加模块包括：
    第一确定单元，用于确定需要向所述解交织模型添加通配符的数量；
    第二确定单元，用于确定通配符对应所述解交织模型的添加位置；
    添加单元，用于将确定出添加位置的通配符添加至所述解交织模型。
  24. 根据权利要求23所述的信息解交织装置，其中，
    所述第一确定单元根据公式ΔN＝T－N，确定出需要向所述交织模型添加通配符的数量；
    其中，T表示所述交织模型所支持接收的最大比特数，N表示所述目标信息的比特数，ΔN表示需要向所述交织模型添加通配符的数量。
  25. 根据权利要求24所述的信息解交织装置，其中，
    所述第二确定单元包括:
    序列生成单元，用于生成一集合序列，所述集合序列由具有取值的元素组成；
    映射单元，用于基于预设映射方法，根据所述集合序列中的元素的取值，映射出需要添加的通配符对应所述解交织模型的添加位置。
  26. 根据权利要求25所述的信息解交织装置，其中，
    所述序列生成单元用于，生成一卡诺图，从所述卡诺图中选取元素构成一个集合序列。
  27. 根据权利要求26所述的信息解交织装置，其中，
    所述交织模型为交织矩阵，T＝W×D；其中，W为所述交织矩阵第一方向上的深度，D为所述交织矩阵第二方向上的深度；所述第一方向和所述第二方向不同，并分别为所述交织矩阵的行方向和列方向中的一者。
  28. 根据权利要求27所述的信息解交织装置，其中，
    所述序列生成单元具体用于：
    生成一卡诺图，所述卡诺图中的元素的数量为2 x，W≤2 x，x为正整数；
    对所述卡诺图里的所有有效元素遍历一次，并按照遍历顺序对所述卡诺图中的所有有效元素进行有序排列，获得集合序列A{a 0、a 1……、a k－1}；其中，k≥ΔN，所述有效元素为所述卡诺图中取值小于W的元素；
    所述映射单元具体用于：
    若D≥ΔN，则从集合序列A{a 0、a 1……、a k－1}中，选取ΔN个与所述交织矩阵需要添加的通配符一一对应的有效元素组成集合序列B1{b 0、b 1……、b ΔN－1}，并将需要添加的通配符对应的有效元素在集合B1中的有效序列作为该通配符在所述交织矩阵中的第一方向的有效序列，以及将需要添加的通配符对应的有效元素的取值作为该通配符在所述交织矩阵中的第二方向的有效序列；
    若D＜ΔN，从集合序列A{a 0、a 1……、a k－1}中，选取D个与其中一部分需要添加的通配符一一对应的有效元素组成集合序列B2{b 0、b 1……、b D－1}，并将该其中一部分的通配符对应的有效元素在集合B2中的有效序列作为该其中一部分的通配符在所述交织矩阵中的第一方向的有效序列，以及将该其中一部分的通配符对应的有效元素的取值作为该其中一部分的通配符在所述交织矩阵中的第二方向的有效序列；以及根据预设协议直接确定出固定的另一部分需要添加的通配符在所述交织矩阵中的第一方向以及第二方向上的有效序列。
  29. 一种信息交织装置，包括处理器、存储器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求1至7中任一项所述的信息交织方法中的步骤。
  30. 一种计算机可读存储介质，其上存储有计算机程序，，所述计算机程序被处理器执行时实现如权利要求1至7中任一项所述的信息交织方法中的步骤。
  31. 一种信息解交织装置，包括处理器、存储器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述计算机程序被所述处理器执行时实现如权利要求8至14中任一项所述的信息解交织方法中的步骤。
  32. 一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求8至14中任一项所述的信息解交织方法中的步骤。
PCT/CN2018/108205 2017-09-30 2018-09-28 一种信息交织方法、信息解交织方法及相关装置 Ceased WO2019062829A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710917431.8 2017-09-30
CN201710917431.8A CN109600195B (zh) 2017-09-30 2017-09-30 一种信息交织方法、信息解交织方法及相关装置

Publications (1)

Publication Number Publication Date
WO2019062829A1 true WO2019062829A1 (zh) 2019-04-04

Family

ID=65900683

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2018/108205 Ceased WO2019062829A1 (zh) 2017-09-30 2018-09-28 一种信息交织方法、信息解交织方法及相关装置

Country Status (2)

Country Link
CN (1) CN109600195B (zh)
WO (1) WO2019062829A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011542A2 (de) * 1995-09-22 1997-03-27 Siemens Aktiengesellschaft Verfahren und schaltungsanordnung zur verarbeitung von nutzdaten
CN1428951A (zh) * 2001-12-28 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 均匀插入比特的并行级联码交织方法及交织器
CN101394187A (zh) * 2007-09-17 2009-03-25 大唐移动通信设备有限公司 一种填充比特的插入方法及相关装置
CN101540651A (zh) * 2008-03-21 2009-09-23 大唐移动通信设备有限公司 一种实现列交织的方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6438670B1 (en) * 1998-10-02 2002-08-20 International Business Machines Corporation Memory controller with programmable delay counter for tuning performance based on timing parameter of controlled memory storage device
KR100480765B1 (ko) * 1999-03-26 2005-04-06 삼성전자주식회사 직교 주파수 분할 다중화 전송/수신 시스템 및 이를 이루기위한블록 엔코딩 방법
US6834088B2 (en) * 2001-03-12 2004-12-21 Motorola, Inc. Method and apparatus for calculating bit log-likelihood ratios for QAM signals
CN1842054A (zh) * 2005-03-31 2006-10-04 华为技术有限公司 模拟数据包传输乱序的方法及装置
US10515567B2 (en) * 2010-06-01 2019-12-24 Ternarylogic Llc Cryptographic machines with N-state lab-transformed switching devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997011542A2 (de) * 1995-09-22 1997-03-27 Siemens Aktiengesellschaft Verfahren und schaltungsanordnung zur verarbeitung von nutzdaten
CN1428951A (zh) * 2001-12-28 2003-07-09 深圳市中兴通讯股份有限公司上海第二研究所 均匀插入比特的并行级联码交织方法及交织器
CN101394187A (zh) * 2007-09-17 2009-03-25 大唐移动通信设备有限公司 一种填充比特的插入方法及相关装置
CN101540651A (zh) * 2008-03-21 2009-09-23 大唐移动通信设备有限公司 一种实现列交织的方法和装置

Also Published As

Publication number Publication date
CN109600195A (zh) 2019-04-09
CN109600195B (zh) 2020-09-25

Similar Documents

Publication Publication Date Title
ES2673513T3 (es) Procedimientos que emplean códigos de FEC con inactivación permanente de símbolos para procesos de codificación y decodificación
Tamo et al. Zigzag codes: MDS array codes with optimal rebuilding
CN102624866B (zh) 一种存储数据的方法、装置及分布式网络存储系统
CN112214349B (zh) 一种数据循环冗余校验装置和方法
Gad et al. Repair-optimal MDS array codes over GF (2)
TWI510000B (zh) 用於結合錯誤編碼與調變方案之裝置及方法
CN115664640B (zh) Sha-3算法的硬件实现方法、系统、存储介质及设备
CN113810194B (zh) 一种基于puf的激励响应对产生装置及方法
TW202324968A (zh) Qap型式同態加密中的多方系統設計的方法
WO2008154876A1 (en) A method, apparatus and terminal device for the symbol interleaving
Mitchell On integer-valued rational polynomials and depth distributions of binary codes
Chee et al. Burst-deletion-correcting codes for permutations and multipermutations
CN114598331A (zh) Polar码的编码方法、编译码方法及装置
WO2020029423A1 (zh) 一种修复二进制阵列码校验矩阵的构造方法及修复方法
CN108628697A (zh) 一种基于二进制的节点修复方法及系统
WO2017041231A1 (zh) 一种精确修复的二进制再生码编解码
TW202324223A (zh) Qap型式同態加密中的單向計算系統設計的方法
WO2019062829A1 (zh) 一种信息交织方法、信息解交织方法及相关装置
CN108199720A (zh) 一种减小存储开销和提高修复效率的节点修复方法及系统
Chen et al. A new Zigzag MDS code with optimal encoding and efficient decoding
CN108432170A (zh) 用于多码分布式存储的装置和方法
WO2019047741A1 (zh) 比特交织、解交织方法及装置
CN114446370B (zh) 信号校验系统
CN110287716B (zh) 数据存储方法及装置
CN121037130B (zh) 一种数据加密方法、数据解密方法、装置、设备以及介质

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18862068

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18862068

Country of ref document: EP

Kind code of ref document: A1