WO2018147497A1

WO2018147497A1 - 완전 동형 암호 방법에 의한 동적 데이터의 처리 방법

Info

Publication number: WO2018147497A1
Application number: PCT/KR2017/002479
Authority: WO
Inventors: 심형보; 천정희; 송용수; 김미란; 김준수; 이찬화
Original assignee: 서울대학교산학협력단
Priority date: 2017-02-08
Filing date: 2017-03-08
Publication date: 2018-08-16
Also published as: KR101919940B1; US10924262B2; US20190363872A1; KR20180092199A

Abstract

본 발명은, 동형 암호화 모듈과 병렬로 제공되는 복수 개의 연산 모듈을 포함하는 동적 데이터 처리 장치가 동적 데이터를 처리하는 방법에 관한 것으로서, 동형 암호화 모듈이 동적 데이터를 생성하는 객체로부터 수신한 동적 데이터를 완전 동형 암호화하는 제1 단계와; 연산 모듈이 암호화된 동적 데이터를 연산하여 암호화된 상태 변수를 업데이트하는 제2 단계와; 부트스트래핑하는 연산 모듈이 부트스트래핑 완료 후에, 다음 수학식에 의해서 상태 변수를 업데이트하는 제3 단계를 포함한다.

Description

완전 동형 암호 방법에 의한 동적 데이터의 처리 방법

본 발명은 동적 데이터의 처리 방법에 대한 것으로서 좀 더 구체적으로는 완전 동형 암호화된 동적 데이터를 처리하는 과정에서 수행되는 부트스트래핑 후에 상태 변수를 손쉽게 업데이트하고 동형 암호화된 데이터의 수명을 증대시키는 방법에 관한 것이다.

네트워크 통신으로 컴퓨터에 물리적 시스템이 연결될수록 실제 제어 시스템이 해커의 목표가 될 가능성이 높아진다. 일반적으로 연산부(computation; 사이버 부분), 물리적 시스템(물리적 부분)와 통신부(사이버 파트와 물리적 부분간의 링크)를 통칭하여 사이버-물리 시스템(cyber-physical system)이라고 한다.

사이버-물리 시스템의 개방성 및 연결성으로 인해 악성 공격에 취약할 수 밖에 없는데, 산업 플랜트 등이 악성 해커의 공격에 노출된다면 대규모 사고를 초래할 수도 있고 작게는 개별 플랜트 등이 오작동할 수 있다.

그러한 문제를 예방하기 위하여 제어 신호를 암호화하여 사용하는 방법이 채택될 수 있는데, 암호화된 데이터를 제어기가 연산을 하기 위해서는 복호화 과정이 필요하다.

복호화를 위해서는 제어기가 비밀키를 소유하고 있어야 하는데 그러한 환경에서는 비밀키가 해커에 의해서 탈취될 가능성이 있기 때문에 보안상 취약점이 존재한다.

이러한 문제를 해결하기 위하여 제어 데이터를 동형 암호화하고, 암호화된 제어 데이터를 연산하는 기술적 사상이 2013년 12월 25일에 공개된 유럽특허출원공개 EP 2 677 680 A1에 기재되어 있다. 그런데 동형 암호문은 연산을 거듭할 수록 노이즈가 증가하여 나중에는 더 이상의 연산이 불가능하게 된다. 그러한 경우 제어기를 부트스트래핑(재부팅)해야 하는데, 부트스트래핑을 하는 동안은 제어기가 암호화된 상태 변수를 업데이트하지 못하므로 상태 변수 업데이트를 위해서 제어 신호를 복호화해서 사용할 필요가 생기게 되고, 보안상의 취약점이 발생한다.

본 발명은, 이러한 종래 기술의 문제점을 해결하기 위하여 완전 동형 암호화 방법을 적용함에 있어서, 부트스트래핑 과정에 수반되는 문제점을 해결하고, 동형 암호화된 데이터의 수명을 증대시키는 방법을 제공하는 것을 목적으로 한다.

[수학식]

연산 모듈의 상태 변수 업데이트 단계는, 암호화된 캐치업 벡터를 수학식 1에 의해서 산출하는 제2-1 단계와, 암호화된 상태 변수 업데이트를 수학식 2에 의해서 수행하는 제2-2 단계를 포함한다.

그리고 암호화된 캐치업 벡터

를 산출하는 과정은 재귀적 계산으로 수행된다.

[수학식 1]

;

[수학식 2]

상태 변수

의 레벨보다 1만큼 낮은 레벨의 암호문으로 부트스트래핑을 시작할 수 있다.

본 발명에 의한 동적 데이터 처리 방법은, 각각의 연산 모듈을 온 상태와 오프 상태를 반복하는 제5 단계와; 제i번째(1≤i<n) 연산 모듈의 작동 중에 제(i+1)번째 연산 모듈을 온 상태로 하고 i번째 연산 모듈이 오프 상태가 되기 전에 (i+1)번째 연산 모듈의 과도 응답 시간이 종료하는 제6 단계와; n번째 연산 모듈의 작동 중에 제1 연산 모듈을 온 상태로 하고 n번째 연산 모듈이 오프 상태가 되기 전에 제1 연산 모듈의 과도 응답 시간이 종료하는 제7 단계를 포함할 수 있다.

본 발명에 의하면 동적 데이터에 완전 동형 암호화 방법을 적용함에 있어서 부트스트래핑 과정에 수반되는 문제점을 해결하고, 동형 암호화된 데이터의 수명을 증대시키는 작용효과가 제공된다.

도 1은 본 발명에 의한 동적 데이터의 처리 과정을 도시한 블록도.

도 2는 본 발명에 의한 동적 데이터의 처리 방법이 적용되는 제어 시스템의 블록도.

도 3은 본 발명에 의한, 부트스트래핑 과정의 문제점을 해결하기 위한 방법을 설명하기 위한 도면.

도 4는 본 발명에 의한 다른 실시예에 따른 상태 변수 업데이트를 설명하기 위한 도면.

이하에서는 첨부 도면을 참조하여 본 발명에 대해서 자세하게 설명한다.

본 명세서에서 수행되는 정보(데이터) 전송 과정은 필요에 따라서 암호화/복호화가 적용될 수 있으며, 본 명세서 및 특허청구범위에서 정보(데이터) 전송 과정을 설명하는 표현은 별도로 언급되지 않더라도 모두 암호화/복호화하는 경우도 포함하는 것으로 해석되어야 한다. 본 명세서에서 "A로부터 B로 전송(전달)" 또는 "A가 B로부터 수신"과 같은 형태의 표현은 중간에 다른 매개체가 포함되어 전송(전달) 또는 수신되는 것도 포함하며, A로부터 B까지 직접 전송(전달) 또는 수신되는 것만을 표현하는 것은 아니다. 본 발명의 설명에 있어서 각 단계의 순서는 선행 단계가 논리적 및 시간적으로 반드시 후행 단계에 앞서서 수행되어야 하는 경우가 아니라면 각 단계의 순서는 비제한적으로 이해되어야 한다. 즉 위와 같은 예외적인 경우를 제외하고는 후행 단계로 설명된 과정이 선행 단계로 설명된 과정보다 앞서서 수행되더라도 발명의 본질에는 영향이 없으며 권리범위 역시 단계의 순서에 관계없이 정의되어야 한다. 그리고 본 명세서에서 “A 또는 B”는 A와 B 중 어느 하나를 선택적으로 가리키는 것 뿐만 아니라 A와 B 모두를 포함하는 것도 의미하는 것으로 정의된다. 또한, 본 명세서에서 "포함"이라는 용어는 포함하는 것으로 나열된 요소 이외에 추가로 다른 구성요소를 더 포함하는 것도 포괄하는 의미를 가진다.

본 명세서에서 "모듈"이라 함은 범용적 또는 개별적으로 적용되는 하드웨어와 그 기능을 수행하는 소프트웨어의 논리적 결합을 의미한다.

본 명세서에서는 본 발명의 설명에 필요한 필수적인 구성요소만을 설명하며, 본 발명의 본질과 관계가 없는 구성요소는 언급하지 아니한다. 그리고 언급되는 구성요소만을 포함하는 배타적인 의미로 해석되어서는 아니되며 다른 구성요소도 포함할 수 있는 비배타적인 의미로 해석되어야 한다.

본 명세서에서 "동적 데이터"라고 함은, 일정 시간 내에 처리되지 않으면 무의미해지거나 그 가치가 현저히 떨어지져서 사실상 효용성이 사라지는 데이터로 정의된다. 동적 데이터의 예로서 제어 데이터, 스트리밍 데이터 등이 있다. 본 발명은 전자적 연산이 가능한 컴퓨터 등의 전자적 연산 장치에 의해서 수행되며, 후술하는 본 발명의 각 단계의 수학적 연산 및 산출은 해당 연산 또는 산출을 하기 위해 공지되어 있는 코딩 방법 및/또는 본 발명에 적합하게 고안된 코딩에 의해서 컴퓨터 연산으로 구현될 수 있다.

그리고 본 명세서에서 "값"이라 함은 스칼라값 뿐만 아니라 벡터도 포함하는 개념으로 정의된다.

설명의 편의를 위해 명세서 전체에 걸쳐서 동적 데이터의 일례인 제어 신호(데이터)를 예로 들어서 구체적인 설명을 하지만, 본 발명의 권리범위는 전술한 정의에 부합하는 동적 데이터라면 어느 동적 데이터에 적용하는 것에도 미친다.

도 1에는 본 발명에 의한 동적 데이터의 처리를 설명하기 위한 개념도가 도시되어 있다.

어떤 객체로부터 생성된 동적 데이터는 본 발명에 의한 동적 데이터 처리 장치(100)로 입력되어서, 동형 암호화 모듈(120)에 의해서 완전 동형 암호화된다. 동적 데이터는 스트리밍 데이터가 될 수도 있고, 후술하는 바와 같은 피제어부(20)에서 생성되는 데이터(신호)일 수도 있다.

완전 동형 암호화된 동적 데이터는 연산 모듈(140)로 전송되어서 연산이 수행된다. 완전 동형 암호화된 동적 데이터는 복호화 과정 없이 연산 모듈(140)에서 암호화된 상태로 연산이 수행되고 출력되거나 다음 단계로 전달된다.

먼저, 본 발명에 의한 동적 데이터 처리에 적용될 수 있는 완전 동형 암호화 방법에 대해서 설명한다.

먼저 다음과 같이 수학식 표기를 정의한다. 모든 로그는 별도 언급이 없으면 밑(base)이 "2"인 것으로 간주된다.

<·,·> : 두 벡터의 내적

: 실수 r의 반올림

: 양의 정수 q에 대해서 모듈러스 공간

와 동일시

: 분포 D에 따라서 균등하게 x를 샘플링

U(S): 집합 S에 대한 균등 분포

: 양수인 파라미터

의 이산 가우시안 분포(discrete Gaussian distribution)

: 시큐리티 파라미터(security parameter)

2보다 크거나 같은 양의 정수 n과 q를 설정한다.

와

상의 분포

에 대해서

를

와,

의 샘플링하여 (

)을 리턴하는 것에 의해 획득되는 분포로 정의한다.

D 가

상의 분포일 때

로 표기되는 LWE 문제는, 고정값

에 대해서, 분포

와

를 구별하는 문제가 된다.

위와 같은 정의에 기초하여 완전 동형 암호화 스킴(scheme)을 아래와 같이 예시적이고 비제한적으로 설명한다.

먼저, 모듈러스 (

)와 미리 결정되어 있는 시큐리티 파라미터(

)에 기초하여 기본 모듈러스(

)를 설정한다.

에 대해서

로 정의한다.

그리고

일 때에, 적어도

의 보안 레벨(security level)을 구현할 수 있는

문제가 되도록 적절하게

와

에 기반한 파라미터 n과 에러 파라미터

를 설정하고, 파라미터(

)를 출력한다.

비밀키(sk)는 다음과 같이 샘플링하여 설정한다.

메시지(

)의 완전 동형 암호화 과정은 다음과 같다.

다음과 같이 암호문을 출력한다.

Enc(m, sk):

이 암호문(c)의 레벨은 L이 된다.

위와 같이 동형 암호화된 암호문의 복호화는 다음과 같이 수행될 수 있다.

평문이 동형 암호화되면 레벨 L에서 시작하지만 상수 곱셈이 거듭될수록 1단계식 레벨이 낮아지며, 레벨이 0에 도달하면 더이상 동형 암호문으로 연산을 할 수 없게 된다. 그러한 경우가 되면 부트스트래핑(bootstrapping; "재부팅"이라고도 한다)을 수행한다.

도 2에는 본 발명에 의한 동적 데이터 처리 장치가 제어 시스템인 경우의 환경이 도시되어 있다.

이 환경은 제어 명령을 받아서 제어를 수행하는 액츄에이터(10)와, 액츄에이터(10)에 의해 제어되는 피제어부(20)와, 피제어부(20)의 출력을 감지하는 센서(30)와, 제어 신호를 생성하는 제어기(40)를 포함한다. 도 2에 도시된 환경에서는 제어기(40)가 도 1의 연산 모듈(140)로서의 역할을 수행한다.

본 명세서에서는 설명의 편의를 위해 제어기(40)가 이산시간 선형 시불변 제어기(discrete-time linear time-invariant controller)인 것으로 가정한다. 그러나 본 발명의 기술적 사상을 이해한, 제어 분야에서 통상의 지식을 가지는 사람이라면, 다른 형태의 선형 제어기 또는 시변 제어기에도 본 발명을 별다른 어려움 없이 적용할 수 있다.

액츄에이터(10)는 복호화 모듈(15)을, 센서(30)는 암호화 모듈(35)를 포함할 수 있다. 복호화 모듈(15)과 암호화 모듈(35)은 액츄에이터(10) 또는 센서(30)에 일체로 포함될 수도 있고, 별개의 구성요소로 제공될 수도 있다.

도 2에 도시된 제어 시스템의 상태 공간에서의 상태 방정식은 다음과 같이 표현할 수 있다.

상태 변수는 아래와 같은 차원을 가진다.

: 제어기의 상태 변수

: 피제어부 출력 (또는, 제어기 입력)

: 피제어부 입력 (또는, 제어기 출력)

: 기준 신호

수학식 1의 제어기 파라미터 행렬과 이득 행렬은 다음과 같은 차원을 가지는 행렬이다.

모든 신호가 0보다 큰 어떤 상수 M에 의해서 바운드되어(bounded by M) 있다고 가정하면, 신호는

와 곱해져서 스케일이 조정되고 암호화 전에 반올림되어서,

의 각각의 요소들을 메시지 공간

의 원소로서 표시될 수 있다.

설명의 편의를 위해 이득 행렬(gain matrix) A, B, C 및 D는 평문으로 저장되는 것으로 가정하지만, 이득 행렬이 암호문으로 저장될 수도 있다.

제어기(40)에 의해서 처리되는 암호화된 신호는 다음과 같은 차원을 가진다. 본 명세서에서 상태 변수의 위에 바(bar) 표시가 있는 것은 해당 상태 변수가 암호화된 값으로 본다. 그러나, 바(bar)의 표시가 없는 상태 변수 또는 제어 신호라고 하더라도 완전 동형 암호의 특성상 암호화된 상태 변수로 치환하더라도 실질적으로 동일한 수학식을 만족하므로, 본 명세서에서는 양자간에 엄밀한 구별을 하지는 않는 것으로 한다.

제어기(40)에 입력되는 암호화 신호는 다음과 같은

와

에 의해서 산출된다.

액츄에이터(10)에서 제어기 출력은 다음과 같이 복호화된다.

따라서, 제어기 동역학은 실제로 다음과 같은 암호문 공간에서 작동한다.

도 2에 표시된 용어는 다음과 같이 정의된다.

: 액츄에이터가 복호화하는데 소요되는 시간

: 센서가 암호화하는데 소요되는 시간

: 샘플링 시간

: 암호화된 제어기 입력값과 암호화된 기준 신호의 하나의 요소를(압축된 암호문) 표시하는 데에 필요한 비트수

: 암호화된 제어기의 상태 변수, 암호화된 제어기의 출력값, 암호화된 제어기의 입력값 및 암호화된 기준 신호의 하나의 요소를(비압축된 암호문) 표시하는 데에 필요한 비트수

: 모든 연산을 수행하는 데에 소요된 시간

위 정보 이외에도 다음과 같은 설계 사양이 고려될 수 있다.

:

의 비트수;

는 완전 동형 암호화에 사용되는 모듈러스값(modulus)

: bps 단위의 전체 네트워크 용량 또는 채널 용량

또는

: 매트릭스 A와 암호문

간에 수행되는 모든 구성요소별 곱셈에 소요되는 시간

도 3에 도시된 바와 같이 본 발명에 의한 동적 데이터 처리 방법에서 동적 데이터가 제어 신호인 경우에 복수 개의 제어기가 사용될 수 있다.

도 3에는 제어기(40)가 총 3개 사용되는 실시예가 도시되어 있지만, 그 개수에 본 발명의 권리범위가 제한되는 것으로 해석되어서는 아니된다. 도 3의 굵은 선 표시는 해당 제어기가 부트스트래핑을 수행하는 것을 의미한다.

도 2 및 도 3을 참조하여 제어기(40)의 부트스트래핑 방법에 대해서 설명한다. 먼저 관련 설명에 필요한 용어를 먼저 설명한다.

: 암호화된 상태 변수

를 부트스트래핑 하는데 걸리는 시간동안 소요된 단위 시간의 개수. 단위 시간은

이다.

: 새로 부트스트랩된

가 연산을 수행할 수 있는 단위 시간의 수. 단위 시간은

이다.

제어기가 부트스트래핑을 하는 동안에는 해당 제어기의 상태 변수 업데이트는 중단된다. 그러나 본 발명과 같이 복수 개의 제어기를 병렬로 사용하게 되면, 어느 하나의 제어기가 부트스트래핑을 하는 동안에 다른 제어기의 상태 변수는 계속 업데이트될 수 있다. 본 발명에 의하면, 부트스트래핑을 마친 제어기의 상태 변수 업데이트는 다음과 같이 수행된다.

이 방법에 의하면, 부트스트래핑을 완료한 제어기가 한번에 암호문의 상태를 현재 시간의 상태 변수로 업데이트하는 것이 가능하게 된다.

충분히 많은 개수(

)의 제어기 중에서 i번째 제어기가 부트스트래핑을 완료하는 시간 상수(

;

에 대해서 각각의 시간 t에서 부트스트래핑 상태가 아닌 적어도 하나의 제어기가 존재할 수 있다.

도 3에 도시된 실시예의 변형례로서, 도 4에 도시된 방법이 가능하다.

도 4에 도시된 실시예 역시 3개의 제어기를 가정하지만 그 개수에 본 발명의 권리범위가 제한되는 것으로 해석되어서는 아니된다.

제1 제어기 내지 제3 제어기는 도 3과 같이 병렬로 배치되며, 제1 제어기가 작동하는 시간(45-1) 도중에 제2 제어기가 온 상태가 되어 작동을 시작한다. 제2 제어기의 과도 응답 시간(transition period; 47-1)은 제1 제어기가 오프되기 전에 끝나도록 해서 제1 제어기가 오프되기 전에 제2 제어기가 제어 신호를 정상적으로 추종할 수 있도록 한다. 제3 제어기는 제2 제어기의 작동 시간(45-2) 도중에 온 상태가 되어 작동을 시작하는데, 제3 제어기의 과도 응답 시간(47-2)는 제2 제어기가 오프되기 전에 끝나도록 해서 제2 제어기가 오프되기 전에 제3 제어기가 제어 신호를 정상적으로 추종할 수 있도록 한다. 제1 제어기는 제3 제어기가 작동하는 시간(45-3) 도중에 온 상태가 되어 다시 작동을 시작하는데, 제1 제어기의 과도 응답 시간(47-3)은 제3 제어기가 오프되기 전에 끝나도록 해서 제3 제어기가 오프되기 전에 제1 제어기가 제어 신호를 정상적으로 추종할 수 있도록 한다. 그 다음으로는 위 과정을 반복한다.

제어기의 작동 시간(45-1, 45-2, 45-3)은 상태 변수의 수명보다 짧은 것이 바람직하다.

이 방법에 의하면, i번째 제어기를 오프 상태로 하되, (i+1)번째 인접 제어기가 i번째 제어기의 작동 도중에 온 상태가 되고, (i+1)번째 제어기의 과도 응답 시간이 i번째 제어기가 오프되기 전에 끝나기 때문에, (i+1)번째 제어기가 제어 신호를 계속하여 추종할 수 있고, 따라서 별도의 부트 스트래핑을 하지 않아도 되는 효과가 있다.

이어서, 본 발명에 의한 동적 데이터 처리 방법에 있어서, 완전 동형 암호문의 수명을 증대시키는 방법에 대해서 설명한다. 동형 암호문에 수학식 1과 같이 행렬의 곱셈을 반복하는 경우, 그 곱셈의 개수에 비례하여 동형 암호문의 수명이 감소한다. 만약

시간 동안 수학식 1에 따라 상태 업데이트를 하면 곱셈의 횟수가 많아지므로 부트스트래핑을 수행하는 동안 요구되는 레벨의 개수가 많다. 이는 곧 암호문의 수명의 감소 폭이 상당히 크다는 것을 의미한다.

수명 감소의 속도를 늦추기 위해 다음과 같은 방법을 제안한다. 이하 실시예의 설명에서 표기의 편의를 위해서 암호화되지 않은 표기 즉 상단에 바(bar)가 없는 상태로 표기하지만, 동형 암호의 특성상 이하 모두 암호화된 변수로 적용하더라도 동일한 설명이 적용된다는 점이 이해되어야 한다.

행렬 A와

차원 벡터

에 대해서,

로 정의하면,

라는 것을 쉽게 증명할 수 있다.

로 하면, 수학식 2의 모든 j에 대해서

가 성립한다.

결국, 상태 변수

가 벡터

를 사용함으로써

로 곧바로 업데이트될 수 있다. 본 명세서에서 벡터

를 "캐치업 벡터"로 명명한다. 이와 같이 캐치업 벡터에 의해서 후술하는 바와 같이 행렬 곱셈의 횟수를 줄일 수 있기 때문에 상태 변수의 수명이 감소하는 속도가 낮아지는 작용효과가 있다.

암호문에 곱해지는 이득행렬 A의 거듭제곱(A, A², A³ 등)과 산출되는 캐치업 벡터 및/또는 z_i(z₀, z₁, z₂ 등)는 메모리에 저장될 수 있다.

위 방법에 대해서 좀더 구체적으로 설명한다.

이므로, 시간 변수를 더 넣어서 다음과 같이 쓸 수 있다.

따라서, 다음과 같이 상태 방정식을 표현할 수 있다.

그러면 다음과 같은 관계가 성립한다.

1부터 2^h까지 각각의 시간 단계에서 캐치업 벡터 P(t, i)를 계산하여 출력한다. 예를 들어, h가 2인 경우를 가정하면 다음과 같은 계산이 가능하다.

<제1 단계 계산>

i가 1이면,

P(t,1) = B(r(0) - y(0))가 산출된다.

<제2 단계 계산>

i가 2이면,

P(t, 2) = AP(t,1) + P(t+1,1)

<제3 단계 계산>

i가 3이면,

P(t,3) = AP(t,2) + P(t+2,1)

<제4 단계 계산>

P(t,4) = A²P(t, 2) + P(t+2,2)

이득 행렬 A의 거듭제곱은 메모리에 저장되어 있으므로 각각의 계산 단계에서 거듭제곱할 필요없이 메모리에 저장된 값을 가져다 사용하면 된다.

h가 2인 경우에, 제1 단계 내지 제4 단계까지의 계산을 모두 수행할 필요없이, 제1 단계와 제2 단계의 계산 값만 있으면 제3 단계 및 제4 단계의 계산값을 산출할 수 있다. 제2 단계의 계산값은 제1 단계의 계산값만 있으면 산출될 수 있다. 즉 2^h만큼 곱셈을 할 필요없이 h-1 만큼의 횟수만 전술한 바와 같이 재귀적으로 계산을 수행하면 되므로, 행렬의 곱셈 횟수에 따라 감소하는 암호문의 레벨 감소 속도가 저감될 수 있다. 본 명세서에서는 이와 같은 계산 과정을 "재귀적 계산"으로 정의한다.

한편,

의 레벨(level)이

보다 h만큼 더 낮기 때문에 이러한 경우라면, 무한 반복이 불가능해진다.

본 발명자는 이를 해결하기 위하여 다음과 같은 방법을 제안하기로 한다.

편의상 N_lifespan = 2^L-1인 경우를 가정한다.

먼저

의 레벨을 2라고 가정한다.

그 다음 2^L-1개의 시간 동안 P(0,1), P(0,2),...P(0,N_lifespan)은 최대 L-1개의 레벨을 소모하여 계산된다. 즉 레벨은 최소 1이 된다. 따라서, i=1, 2,...,N_lifespan인 동안 수학식 5에 의해 계산된 x(t+i)의 레벨은 최소 1이 된다.

그 후, 레벨이 1이 된 x(t + N_lifespan)에 대해서 재부팅을 수행한다.

그리고 재부팅이 진행되는 동안에 x(t + N_lifespan)를 x(t + N_lifespan + N_boot)로 time-warp 시킬 캐치업 벡터를 계산한다. 재부팅이 끝난 x(t + N_lifespan)의 레벨은 3이기 때문에, 이 x(t)를 가지고 전술한 수학식 2에 의해서 상태 업데이트를 수행하면, 이득행렬 A의 거듭제곱이 곱해지므로 레벨이 1만큼 감소해서 원래 상태 변수의 레벨이 2가 된다. 따라서, 결국 전체적으로 무한시간동안 제어 신호의 계산을 연속적으로 할 수 있게 된다.

이상 첨부 도면을 참고하여 본 발명에 대해서 설명하였지만 본 발명의 권리범위는 후술하는 특허청구범위에 의해 결정되며 전술한 실시예 및/또는 도면에 제한되는 것으로 해석되어서는 아니된다. 그리고 특허청구범위에 기재된 발명의, 당업자에게 자명한 개량, 변경 및 수정도 본 발명의 권리범위에 포함된다는 점이 명백하게 이해되어야 한다.

Claims

동형 암호화 모듈과 병렬로 제공되는 복수 개의 연산 모듈을 포함하는 동적 데이터 처리 장치가 동적 데이터를 처리하는 방법에 있어서,

동형 암호화 모듈이 동적 데이터를 생성하는 객체로부터 수신한 동적 데이터를 완전 동형 암호화하는 제1 단계와,

연산 모듈이 암호화된 동적 데이터를 연산하여 암호화된 상태 변수를 업데이트하는 제2 단계와,

부트스트래핑하는 연산 모듈이 부트스트래핑 완료 후에, 다음 수학식에 의해서 상태 변수를 업데이트하는 제3 단계를 포함하는,

동적 데이터의 처리 방법.

[수학식]
청구항 1에 있어서,

연산 모듈의 상태 변수 업데이트 단계는,

암호화된 캐치업 벡터를 수학식 1에 의해서 산출하는 제2-1 단계와,

암호화된 상태 변수 업데이트를 수학식 2에 의해서 수행하는 제2-2 단계를 포함하며,

캐치업 벡터
를 산출하는 과정은 재귀적 계산으로 수행되는,

동적 데이터의 처리 방법.

[수학식 1]

;

[수학식 2]

;
청구항 1 또는 청구항 2에 있어서,

상태 변수
의 레벨보다 1만큼 낮은 레벨의 암호문으로 부트스트래핑을 시작하는,

동적 데이터의 처리 방법.
청구항 1 또는 청구항 2에 있어서,

각각의 연산 모듈을 온 상태와 오프 상태를 반복하는 제5 단계와,

제i번째(1≤i<n) 연산 모듈의 작동 중에 제(i+1)번째 연산 모듈을 온 상태로 하고 i번째 연산 모듈이 오프 상태가 되기 전에 (i+1)번째 연산 모듈의 과도 응답 시간이 종료하는 제6 단계와,

n번째 연산 모듈의 작동 중에 제1 연산 모듈을 온 상태로 하고 n번째 연산 모듈이 오프 상태가 되기 전에 제1 연산 모듈의 과도 응답 시간이 종료하는 제7 단계를 포함하는,

동적 데이터의 처리 방법.