WO2017149646A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
WO2017149646A1
WO2017149646A1 PCT/JP2016/056211 JP2016056211W WO2017149646A1 WO 2017149646 A1 WO2017149646 A1 WO 2017149646A1 JP 2016056211 W JP2016056211 W JP 2016056211W WO 2017149646 A1 WO2017149646 A1 WO 2017149646A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
voltage
display device
crystal display
switching element
Prior art date
Application number
PCT/JP2016/056211
Other languages
English (en)
French (fr)
Inventor
良孝 田中
Original Assignee
株式会社オルタステクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社オルタステクノロジー filed Critical 株式会社オルタステクノロジー
Priority to PCT/JP2016/056211 priority Critical patent/WO2017149646A1/ja
Publication of WO2017149646A1 publication Critical patent/WO2017149646A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Definitions

  • the present invention relates to a liquid crystal display device.
  • liquid crystals have been used for various displays, and the liquid crystals mainly used are nematic liquid crystals because of their high versatility.
  • a required liquid crystal voltage is about 3 to 5V.
  • the liquid crystal display generally performs polarity inversion driving in order to avoid burn-in caused by imbalance of DC voltage components during driving.
  • general polarity inversion driving is used, the amplitude of the voltage used for driving the liquid crystal becomes large.
  • the present invention provides a liquid crystal display device capable of further reducing the voltage amplitude used by polarity inversion driving.
  • a liquid crystal display device includes a plurality of pixels each including a liquid crystal element and a switching element, and the liquid crystal element includes a liquid crystal layer having dielectric anisotropy, a common electrode sandwiching the liquid crystal layer, and A display panel connected to the pixel electrode, a scanning line connected to the gate of the switching element, and a signal line connected to the source of the switching element.
  • a liquid crystal display device capable of further reducing the voltage amplitude used by polarity inversion driving can be provided.
  • FIG. 1 is a block diagram of a liquid crystal display device according to a first embodiment of the present invention.
  • FIG. 6 is a circuit diagram of a pixel included in a display panel. Sectional drawing of a display panel. 6 is a timing chart for explaining the operation of the liquid crystal display device according to the first embodiment. 6 is a timing chart for explaining the operation of the liquid crystal display device in the final line. 6 is a timing chart illustrating a driving method according to a comparative example. 10 is a timing chart illustrating a driving method according to another comparative example. The figure which compares the timing of the 1st line and the last line. The timing chart explaining operation
  • FIG. 9 is a timing chart for explaining the operation of a liquid crystal display device according to a third embodiment of the present invention.
  • 10 is a timing chart for explaining the operation of a liquid crystal display device according to a modification of the fourth embodiment.
  • FIG. 1 is a block diagram of a liquid crystal display device 10 according to the first embodiment of the present invention.
  • the liquid crystal display device 10 includes a display panel 11, a backlight (illumination device) 12, a scan driver (scan line drive circuit) 13, a signal driver (signal line drive circuit) 14, a common voltage supply circuit 15, a voltage generation circuit 16, and A control circuit 17 is provided.
  • the display panel 11 includes a pixel array in which a plurality of pixels are arranged in a matrix.
  • the display panel 11 is provided with a plurality of scanning lines GL each extending in the row direction (X direction) and a plurality of signal lines SL each extending in the column direction (Y direction). Pixels are arranged in intersection regions between the scanning lines GL and the signal lines SL.
  • the backlight 12 is a surface light source that irradiates the back surface of the display panel 11 with light.
  • the backlight 12 for example, an LED backlight of a direct type or a side light type (edge light type) is used.
  • the scanning driver 13 is connected to a plurality of scanning lines GL. Based on the vertical control signal sent from the control circuit 17, the scanning driver 13 sends a scanning signal for turning on / off the switching element included in the pixel to the display panel 11.
  • the signal driver 14 is connected to a plurality of signal lines SL.
  • the signal driver 14 receives a horizontal control signal and display data from the control circuit 17.
  • the signal driver 14 sends a gradation signal (drive voltage) corresponding to the display data to the display panel 11 based on the horizontal control signal.
  • the common voltage supply circuit 15 generates a common voltage Vcom and supplies it to the display panel 11.
  • the voltage generation circuit 16 generates various voltages necessary for the operation of the liquid crystal display device 10 and supplies them to each circuit.
  • the control circuit 17 receives image data from the outside.
  • the control circuit 17 sends various control signals to each circuit based on the image data.
  • FIG. 2 is a circuit diagram of the pixel 20. In FIG. 2, four pixels are extracted and shown.
  • the pixel 20 includes a switching element 21, a liquid crystal capacitor (liquid crystal element) Clc, and a storage capacitor Cs.
  • a switching element 21 for example, a TFT (Thin-Film-Transistor) is used, and an n-channel TFT is used.
  • the source of the TFT 21 is electrically connected to the signal line SL.
  • the gate of the TFT 21 is electrically connected to the scanning line GL.
  • the drain of the TFT 21 is electrically connected to the liquid crystal capacitor Clc.
  • the liquid crystal capacitance Clc as a liquid crystal element is composed of a pixel electrode, a common electrode, and a liquid crystal layer sandwiched between them.
  • the storage capacitor Cs is connected in parallel to the liquid crystal capacitor Clc.
  • the storage capacitor Cs has a function of suppressing the potential fluctuation generated in the pixel electrode and holding the drive voltage applied to the pixel electrode until the drive voltage corresponding to the next signal is applied.
  • the storage capacitor Cs includes a pixel electrode, a storage electrode (storage capacitor line), and an insulating film sandwiched between them.
  • a common voltage Vcom is applied to the common electrode and the storage electrode by the common voltage supply circuit 15.
  • FIG. 3 is a cross-sectional view of the display panel 11.
  • the display panel 11 includes a TFT substrate 31 on which TFTs, pixel electrodes, and the like are formed, a color filter substrate (CF substrate) 32 on which color filters, common electrodes, and the like are formed and disposed to face the TFT substrate 31, and a TFT substrate 31. And a liquid crystal layer 33 sandwiched between the CF substrates 32.
  • Each of the TFT substrate 31 and the CF substrate 32 is composed of a transparent substrate (for example, a glass substrate).
  • the CF substrate 32 is disposed so as to face the backlight 12, and illumination light from the backlight 12 enters the display panel 11 from the CF substrate 32 side.
  • the surface of the TFT substrate 31 opposite to the backlight 12 is the display surface of the display panel 11.
  • the liquid crystal layer 33 is composed of a liquid crystal material sealed by a sealing material (not shown) for bonding the TFT substrate 31 and the CF substrate 32 together.
  • the alignment of liquid crystal molecules is manipulated according to the electric field applied between the TFT substrate 31 and the CF substrate 32, and the optical characteristics change.
  • the liquid crystal layer 33 is composed of a liquid crystal layer provided with liquid crystal molecules having dielectric anisotropy, and is composed of, for example, nematic liquid crystal.
  • the liquid crystal molecules of the nematic liquid crystal are electrically polarized in response to an external electric field.
  • liquid crystal mode for example, a VA (Vertical Alignment) mode is used, but of course, other liquid crystal modes such as a TN (Twisted ⁇ ⁇ ⁇ Nematic) mode and a homogeneous mode may be used.
  • VA Vertical Alignment
  • TN Transmission ⁇ ⁇ ⁇ Nematic
  • homogeneous mode may be used.
  • a plurality of TFTs 21 are provided on the TFT substrate 31 on the liquid crystal layer 33 side.
  • the TFT 21 includes a gate electrode electrically connected to the scanning line GL, a gate insulating film provided on the gate electrode, a semiconductor layer (for example, an amorphous silicon layer) provided on the gate insulating film, And a source electrode and a drain electrode provided separately from each other.
  • the source electrode is electrically connected to the signal line SL.
  • An insulating layer 34 is provided on the TFT 21.
  • a plurality of pixel electrodes 35 are provided on the insulating layer 34.
  • a contact plug 36 electrically connected to the pixel electrode 35 is provided in the insulating layer 34 and on the drain electrode of the TFT 21.
  • a color filter 37 is provided on the liquid crystal layer 33 side of the CF substrate 32.
  • the color filter 37 includes a plurality of coloring filters (coloring members), and specifically includes a plurality of red filters 37-R, a plurality of green filters 37-G, and a plurality of blue filters 37-B.
  • a general color filter is composed of three primary colors of light, red (R), green (G), and blue (B).
  • a set of three colors R, G, and B adjacent to each other is a display unit (pixel), and any single color portion of R, G, B in one pixel is a minimum called a subpixel (subpixel). It is a drive unit.
  • the TFT 21 and the pixel electrode 35 are provided for each subpixel. In the following description, a subpixel is referred to as a pixel unless it is particularly necessary to distinguish between a pixel and a subpixel.
  • a black matrix (light shielding film) BM for light shielding is provided at the boundary part of the red filter 37-R, the green filter 37-G, and the blue filter 37-B and the boundary part of the pixel (subpixel). That is, the black matrix BM is formed in a mesh shape.
  • the black matrix BM is provided, for example, to shield unnecessary light between the coloring members and improve contrast.
  • a common electrode 38 is provided on the color filter 37 and the black matrix BM.
  • the common electrode 38 is formed in a planar shape over the entire display area of the display panel 11.
  • the circularly polarizing plates 39 and 40 are provided so as to sandwich the TFT substrate 31 and the CF substrate 32.
  • the circularly polarizing plates 39 and 40 are each composed of a linear polarizer and a quarter wave plate.
  • the pixel electrode 35, the contact plug 36, and the common electrode 38 are made of transparent electrodes, and for example, ITO (indium tin oxide) is used.
  • ITO indium tin oxide
  • a transparent insulating material is used, for example, silicon nitride (SiN).
  • FIG. 4 is a timing chart for explaining the operation of the liquid crystal display device 10.
  • the “source” shown in FIG. 4 is a drive voltage (source voltage) applied to the signal line SL
  • “common” is the common voltage Vcom supplied from the common voltage supply
  • “gate” is the scanning line GL.
  • a gate voltage “pixel” applied to the pixel indicates a voltage (pixel electrode voltage) applied to the pixel electrode.
  • a liquid crystal voltage (hereinafter referred to as Vlcd_max) required to obtain sufficient display characteristics is about 3 to 5V.
  • the liquid crystal voltage means a voltage applied to a liquid crystal sandwiched between a common electrode and a pixel electrode in a certain pixel.
  • the liquid crystal voltage Vlcd is assumed to be constant (for example, Vlcd_max).
  • a frame inversion drive in which the polarity is inverted in units of frames (unit images) will be described as an example.
  • the scanning driver 13 causes all the scanning lines GL to transition from the gate voltage Vg2 to the gate voltage Vg1, for example, at the same time.
  • the gate voltage Vg1 is a voltage for turning on the TFT 21 and is higher than the voltage Vlcd by an on margin.
  • the gate voltage Vg2 is a voltage for turning off the TFT 21, and is a voltage lower than 0V by an off margin.
  • the scanning driver 13 causes all the scanning lines GL to simultaneously transition from the gate voltage Vg1 to the gate voltage Vg2, for example. As a result, all TFTs 21 are turned off.
  • the pulse width (gate selection period) for turning on the TFT 21 is set to a period necessary for discharging the storage capacitor charge and the liquid crystal capacitor charge.
  • the gate selection period is 1 ms or less, for example, about several tens of ⁇ s.
  • the storage capacity charge of the liquid crystal is discharged in a very short time due to electronic polarization, but the response operation of the liquid crystal molecules themselves is very slow, so it takes time for the liquid crystal molecules themselves to follow the 0V voltage alignment. It takes.
  • the purpose of discharging the charge by setting the liquid crystal voltage to 0 V is to change the electronic polarization of the liquid crystal in a short time by setting the voltage applied between the liquid crystals to 0 V, which requires the physical response of the liquid crystal molecules themselves. is not.
  • the common voltage supply circuit 15 inverts the common voltage Vcom.
  • the common voltage supply circuit 15 causes the common voltage Vcom to transition from 0 V to the voltage Vlcd.
  • the scan driver 13 causes the scan line GL of the first line to transition from the gate voltage Vg2 to the gate voltage Vg1.
  • a line means a pixel group connected to one scanning line GL.
  • the TFT 21 of the first line is turned on, and the pixel electrode of the first line is set to the source voltage via the source line SL.
  • the pixel electrodes of the first line are set to 0V via the source line SL.
  • the pixel electrode potential changes following the change of the common voltage Vcom.
  • the pixel electrode potential is at the level of the common voltage Vcom before the change, the pixel electrode potential returns to the level of the common voltage Vcom after the change.
  • FIG. 5 is a timing chart of the final line. Thereafter, writing of the next frame is started.
  • FIG. 6 is a timing chart illustrating a driving method according to a comparative example.
  • the comparative example of FIG. 6 shows a common DC driving method.
  • the comparative example of FIG. 6 is characterized in that by changing the common voltage Vcom to a direct current (0V), the pixel electrode voltage does not vary due to the common, and polarity inversion can be switched for each signal line.
  • the required voltage amplitude of the signal line (source) needs to be at least twice Vlcd_max in order to perform polarity inversion.
  • the necessary voltage amplitude of the scanning line (gate) needs to be 2Vlcd_max in consideration of a feedthrough voltage, an on margin, and an off margin.
  • the required voltage amplitude of the source can be reduced to Vlcd_max, and the required voltage amplitude of the gate can be reduced to Vlcd_max as compared with the comparative example of FIG.
  • the voltage can be reduced in consideration of the margin and off-margin.
  • FIG. 7 is a timing chart for explaining a driving method according to another comparative example.
  • the comparative example of FIG. 7 shows a common inversion driving method.
  • the polarity of the pixel electrode voltage is inverted by inverting the common at the source inversion timing.
  • the required voltage amplitudes of the source and the common can be suppressed to Vlcd_max as compared with the comparative example of FIG.
  • the required voltage amplitude of the gate is the same as in the common DC driving method.
  • the required voltage amplitude of the gate can be reduced to Vlcd_max to a voltage that takes into account the feedthrough voltage, the on margin, and the off margin, as compared with the comparative example of FIG.
  • the liquid crystal display device 10 includes the display panel 11 including a plurality of pixels each including the liquid crystal element Clc and the switching element 21, and polarity inversion driving of the display panel 11. And a control circuit 17 for performing the operation.
  • the drain of the switching element 21 is connected to the pixel electrode 35, the gate of the switching element 21 is connected to the scanning line GL, and the source of the switching element 21 is connected to the signal line.
  • the control circuit 17 then switches the switching element 21 between the first timing at which the source voltage applied to the signal line SL is inverted and the second timing at which the common voltage Vcom applied to the common electrode 38 is inverted. Is turned on, and the electric charge accumulated in the pixel electrode 35 is discharged (the voltage difference between the pixel electrode 35 and the common electrode 38 is made substantially zero). Then, after the second timing, the control circuit 17 writes the source voltage to the pixel electrode 35.
  • the amplitude of the pixel electrode voltage (the voltage of the pixel electrode 35) that changes following the inversion of the common voltage Vcom can be reduced to Vlcd_max.
  • the required voltage amplitude required for the gate can be reduced.
  • the required voltage amplitude of the gate can be reduced to Vlcd_max to a voltage that takes into account the feedthrough voltage, on-margin, and off-margin.
  • the voltage amplitude used by the polarity inversion drive can be further reduced.
  • the gate voltage required for the switching element 21 can be reduced by reducing the required voltage amplitude of the gate. Thereby, a withstand voltage margin of the switching element 21 can be ensured, so that the process can be simplified, the manufacturing cost can be reduced, and the power consumption can be reduced.
  • the conventional driving method reduces the size of the transistor as much as possible in order to increase the aperture ratio of the pixel, and maximizes the gate selection period in one frame in order to obtain the maximum transistor mobility characteristics. Taking longer. Also, there is an advantage that the drive frequency of the source can be suppressed as much as possible by taking the gate selection period as long as possible.
  • FIG. 8 is a diagram for comparing the timings of the first line and the final line.
  • the solid line in FIG. 8 is the waveform of the gate, and the broken line in FIG. 8 is the waveform of the pixel electrode.
  • the gate selection period is maximized as described above, as shown in FIG. 8, the period during which the voltage Vlcd_max is applied to the liquid crystal is longer for pixels closer to the first line. Therefore, the liquid crystal voltage approaches the desired voltage effectively (that is, when averaged within the frame).
  • the source voltage is written to the pixel electrode at a high speed so that the selection period of all the gates is completed in as short a period as possible in one frame. That is, the gate selection period per line is made as short as possible.
  • FIG. 9 is a timing chart for explaining the operation of the liquid crystal display device 10 according to the second embodiment of the present invention.
  • FIG. 9 shows a timing chart of the first line and the last line.
  • the solid line in FIG. 9 is the waveform of the gate, and the broken line in FIG. 9 is the waveform of the pixel electrode.
  • the scan driver 13 applies the gate voltage Vg1 to all the scanning lines GL in order to discharge the storage capacitance charges and the liquid crystal capacitance charges stored in all the pixel electrodes at time t2.
  • the pulse width for discharging all pixels is the same as in the first embodiment.
  • the scanning driver 13 applies the pulsed gate voltage Vg1 line-sequentially to all the scanning lines GL, thereby selecting the first line to the last line line-sequentially. At this time, the scan driver 13 shortens the gate selection period for selecting each line as much as possible.
  • the entire gate selection period can be shortened. Accordingly, it is possible to lengthen the period during which the voltage Vlcd_max is applied to the liquid crystal in the pixels near the final line. In other words, the ratio of the period during which the voltage Vlcd_max is applied to the liquid crystal can be increased in the pixels on the last line. Thereby, the alignment state of the liquid crystal can be improved in the pixels close to the final line. As a result, a decrease in display contrast can be suppressed.
  • the second embodiment in order to shorten the gate selection period as much as possible, it is desirable to use a transistor that operates fast, that is, has higher mobility characteristics.
  • a transistor with higher mobility characteristics a transistor formed using single crystal silicon can be given.
  • the display on the display panel driven by the driving method of the present embodiment is such that the effective voltage applied to the liquid crystal is a duty ratio between a desired voltage (here, Vlcd_max) and 0V. Is approximated.
  • Vlcd_max a desired voltage
  • the effective liquid crystal voltage decreases from the desired voltage for the period of holding 0 V, although it is not generally as described above. It will be. Thereby, display contrast will fall.
  • the entire gate selection period in as short a time as possible in the second embodiment. For example, if the total gate selection period is about 1% of the period of one frame, the degree of influence on the liquid crystal voltage when it is actually visually recognized as a display panel is approximated to about 1%, and the influence is hardly felt. Become. However, when the ratio of all the gate selection periods in one frame period increases, the display contrast decreases.
  • the third embodiment is an example for suppressing a decrease in display contrast.
  • FIG. 10 is a timing chart for explaining the operation of the liquid crystal display device 10 according to the third embodiment of the present invention.
  • Such a control of the backlight 12 is not used as a display during a period in which the desired liquid crystal alignment is not obtained. Thereby, a reduction in display contrast can be suppressed.
  • Other methods for suppressing the decrease in display contrast include increasing the polarity inversion period.
  • the discharging operation in the driving method of the present embodiment is performed immediately before the polarity inversion of the common voltage. Therefore, if polarity inversion is performed once in a plurality of frames (for example, 3 frames), the discharge operation may be performed once in 3 frames.
  • the discharge operation of the charges accumulated in all the pixels is performed by selecting all the scanning lines GL at the same time.
  • the gradation will be applied along.
  • gradation display can be avoided by pulsing the backlight as shown in FIG.
  • the backlight may be turned off and the backlight may be turned on during other periods. Even in this case, a decrease in display contrast can be suppressed.
  • the fourth embodiment is an example for suppressing gradation display, and a process of discharging pixels is performed line-sequentially from the first line to the last line.
  • FIG. 12 is a timing chart for explaining the operation of the liquid crystal display device 10 according to the fourth embodiment of the present invention.
  • the scan driver 13 causes the scan line GL of the first line to transition from the gate voltage Vg2 to the gate voltage Vg1 at time t2.
  • the TFT 21 of the first line is turned on, and the storage capacitor charge and the liquid crystal capacitor charge accumulated in the pixel electrode of the first line are discharged, and the liquid crystal voltage of the pixel of the first line is set to 0V.
  • the scan driver 13 activates the scan lines GL from the second line to the last line in a line sequential manner. Subsequently, as in the above-described embodiment, voltage writing is performed on the pixel electrodes line by line from the first line to the last line.
  • FIG. 13 is a timing chart for explaining the operation of the liquid crystal display device 10 according to a modification of the fourth embodiment.
  • the present invention is not limited to the embodiment described above, and can be embodied by modifying the constituent elements without departing from the scope of the invention. Further, the above embodiments include inventions at various stages, and are obtained by appropriately combining a plurality of constituent elements disclosed in one embodiment or by appropriately combining constituent elements disclosed in different embodiments. Various inventions can be configured. For example, even if some constituent elements are deleted from all the constituent elements disclosed in the embodiments, the problems to be solved by the invention can be solved and the effects of the invention can be obtained. Embodiments made can be extracted as inventions.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

液晶表示装置１０は、表示パネル１１及び制御回路１７を備える。表示パネル１１は、液晶素子Ｃｌｃ及びスイッチング素子２１を各々が備える複数の画素を備える。液晶素子Ｃｌｃは、誘電異方性を有する液晶層３３と、液晶層３３を挟む共通電極及び画素電極とを備える。スイッチング素子２１のドレインは画素電極に接続され、ゲートは走査線に接続され、ソースは信号線に接続される。制御回路１７は、信号線に印加されるソース電圧が反転される第１タイミングと、共通電極に印加される共通電圧が反転される第２タイミングとの間に、スイッチング素子２１をオンさせる。

Description

液晶表示装置
　本発明は、液晶表示装置に関する。
　近年、液晶は様々なディスプレイに用いられるようになっており、主に使用されている液晶は、その汎用性の高さからネマティック系液晶である。一般的なネマティック液晶は、十分な表示特性を得られるように電圧を印加する場合、要求される液晶電圧は３～５Ｖ程度である。
　また、液晶ディスプレイは、駆動時の直流電圧成分のアンバランスから引き起こされる焼き付きを回避するために、一般的には極性反転駆動を行っている。しかし、一般的な極性反転駆動を用いる場合、液晶を駆動するために使用される電圧の振幅が大きくなってしまう。
特開２０１４－６６９３４号公報
　本発明は、極性反転駆動により使用される電圧振幅をより低減することが可能な液晶表示装置を提供する。
　本発明の一態様に係る液晶表示装置は、液晶素子及びスイッチング素子を各々が備える複数の画素を備え、前記液晶素子は、誘電異方性を有する液晶層と、前記液晶層を挟む共通電極及び画素電極とを備え、前記スイッチング素子のドレインは、前記画素電極に接続される、表示パネルと、前記スイッチング素子のゲートに接続された走査線と、前記スイッチング素子のソースに接続された信号線と、前記信号線に印加されるソース電圧が反転される第１タイミングと、前記共通電極に印加される共通電圧が反転される第２タイミングとの間に、前記スイッチング素子をオンさせる制御回路とを具備することを特徴とする。
　本発明によれば、極性反転駆動により使用される電圧振幅をより低減することが可能な液晶表示装置を提供することができる。
本発明の第１実施形態に係る液晶表示装置のブロック図。 表示パネルに含まれる画素の回路図。 表示パネルの断面図。 第１実施形態に係る液晶表示装置の動作を説明するタイミングチャート。 最終ラインにおける液晶表示装置の動作を説明するタイミングチャート。 比較例に係る駆動方法を説明するタイミングチャート。 他の比較例に係る駆動方法を説明するタイミングチャート。 第１ライン及び最終ラインのタイミングを比較する図。 本発明の第２実施形態に係る液晶表示装置の動作を説明するタイミングチャート。 本発明の第３実施形態に係る液晶表示装置の動作を説明するタイミングチャート。 グラデーション表示を説明する平面図。 本発明の第４実施形態に係る液晶表示装置の動作を説明するタイミングチャート。 第４実施形態の変形例に係る液晶表示装置の動作を説明するタイミングチャート。
実施形態
　以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率等は必ずしも現実のものと同一とは限らないことに留意すべきである。また、図面の相互間で同じ部分を表す場合においても、互いの寸法の関係や比率が異なって表される場合もある。特に、以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複説明は必要な場合にのみ行う。
　［第１実施形態］
　［１］液晶表示装置の全体構成
　図１は、本発明の第１実施形態に係る液晶表示装置１０のブロック図である。液晶表示装置１０は、表示パネル１１、バックライト（照明装置）１２、走査ドライバ（走査線駆動回路）１３、信号ドライバ（信号線駆動回路）１４、共通電圧供給回路１５、電圧発生回路１６、及び制御回路１７を備える。
　表示パネル１１は、複数の画素がマトリクス状に配列された画素アレイを備える。表示パネル１１には、それぞれがロウ方向（Ｘ方向）に延びる複数の走査線ＧＬと、それぞれがカラム方向（Ｙ方向）に延びる複数の信号線ＳＬとが配設される。走査線ＧＬと信号線ＳＬとの交差領域には、画素が配置される。
　バックライト１２は、表示パネル１１の背面に光を照射する面光源である。バックライト１２としては、例えば、直下型又はサイドライト型（エッジライト型）のＬＥＤバックライトが用いられる。
　走査ドライバ１３は、複数の走査線ＧＬに接続される。走査ドライバ１３は、制御回路１７から送られる垂直制御信号に基づいて、画素に含まれるスイッチング素子をオン／オフするための走査信号を表示パネル１１に送る。
　信号ドライバ１４は、複数の信号線ＳＬに接続される。信号ドライバ１４は、制御回路１７から水平制御信号、及び表示データを受ける。信号ドライバ１４は、水平制御信号に基づいて、表示データに対応する階調信号（駆動電圧）を表示パネル１１に送る。
　共通電圧供給回路１５は、共通電圧Ｖｃｏｍを生成してこれを表示パネル１１に供給する。電圧発生回路１６は、液晶表示装置１０の動作に必要な各種電圧を生成して各回路に供給する。
　制御回路１７は、外部から画像データを受ける。制御回路１７は、画像データに基づいて、各種制御信号を各回路に送る。
　［１－１］画素の構成
　次に、表示パネル１１に含まれる画素の構成について説明する。図２は、画素２０の回路図である。図２では、４つの画素を抽出して示している。
　画素２０は、スイッチング素子２１、液晶容量（液晶素子）Ｃｌｃ、及び蓄積容量Ｃｓを備える。スイッチング素子２１としては、例えばＴＦＴ（Thin Film Transistor）が用いられ、またｎチャネルＴＦＴが用いられる。
　ＴＦＴ２１のソースは、信号線ＳＬに電気的に接続される。ＴＦＴ２１のゲートは、走査線ＧＬに電気的に接続される。ＴＦＴ２１のドレインは、液晶容量Ｃｌｃに電気的に接続される。液晶素子としての液晶容量Ｃｌｃは、画素電極と、共通電極と、これらに挟まれた液晶層とにより構成される。
　蓄積容量Ｃｓは、液晶容量Ｃｌｃに並列接続される。蓄積容量Ｃｓは、画素電極に生じる電位変動を抑制するとともに、画素電極に印加された駆動電圧を次の信号に対応する駆動電圧が印加されるまでの間保持する機能を有する。蓄積容量Ｃｓは、画素電極と、蓄積電極（蓄積容量線）と、これらに挟まれた絶縁膜とにより構成される。共通電極及び蓄積電極には、共通電圧供給回路１５により共通電圧Ｖｃｏｍが印加される。
　［１－２］表示パネル１１の構成
　次に、表示パネル１１の構成の一例について説明する。図３は、表示パネル１１の断面図である。
　表示パネル１１は、ＴＦＴ及び画素電極等が形成されるＴＦＴ基板３１と、カラーフィルター及び共通電極等が形成されかつＴＦＴ基板３１に対向配置されるカラーフィルター基板（ＣＦ基板）３２と、ＴＦＴ基板３１及びＣＦ基板３２間に挟持された液晶層３３とを備える。ＴＦＴ基板３１及びＣＦ基板３２の各々は、透明基板（例えば、ガラス基板）から構成される。ＣＦ基板３２は、バックライト１２に対向配置され、バックライト１２からの照明光は、ＣＦ基板３２側から表示パネル１１に入射する。ＴＦＴ基板３１のバックライト１２とは反対側の面が表示パネル１１の表示面である。
　液晶層３３は、ＴＦＴ基板３１及びＣＦ基板３２間を貼り合わせるシール材（図示せず）によって封入された液晶材料により構成される。液晶材料は、ＴＦＴ基板３１及びＣＦ基板３２間に印加された電界に応じて液晶分子の配向が操作されて光学特性が変化する。また、液晶層３３は、誘電異方性を有する液晶分子を備えた液晶層から構成され、例えば、ネマティック液晶から構成される。ネマティック液晶の液晶分子は、外部電界に応じて電気分極が生じる。液晶モードとしては、例えばＶＡ（Vertical Alignment）モードが用いられるが、勿論、ＴＮ（Twisted Nematic）モードやホモジニアスモードなど他の液晶モードであってもよい。
　ＴＦＴ基板３１の液晶層３３側には、複数のＴＦＴ２１が設けられる。ＴＦＴ２１は、走査線ＧＬに電気的に接続されるゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられた半導体層（例えばアモルファスシリコン層）と、半導体層上に離間して設けられたソース電極及びドレイン電極とを備える。ソース電極は、信号線ＳＬに電気的に接続される。
　ＴＦＴ２１上には、絶縁層３４が設けられる。絶縁層３４上には、複数の画素電極３５が設けられる。絶縁層３４内かつＴＦＴ２１のドレイン電極上には、画素電極３５に電気的に接続されたコンタクトプラグ３６が設けられる。
　ＣＦ基板３２の液晶層３３側には、カラーフィルター３７が設けられる。カラーフィルター３７は、複数の着色フィルター（着色部材）を備え、具体的には、複数の赤フィルター３７－Ｒ、複数の緑フィルター３７－Ｇ、及び複数の青フィルター３７－Ｂを備える。一般的なカラーフィルターは光の三原色である赤（Ｒ）、緑（Ｇ）、青（Ｂ）で構成される。隣接したＲ、Ｇ、Ｂの三色のセットが表示の単位（画素）となっており、１つの画素中のＲ、Ｇ、Ｂのいずれか単色の部分はサブピクセル（サブ画素）と呼ばれる最小駆動単位である。ＴＦＴ２１及び画素電極３５は、サブピクセルごとに設けられる。以下の説明では、画素とサブ画素との区別が特に必要な場合を除き、サブ画素を画素と呼ぶものとする。
　赤フィルター３７－Ｒ、緑フィルター３７－Ｇ、及び青フィルター３７－Ｂの境界部分、及び画素（サブピクセル）の境界部分には、遮光用のブラックマトリクス（遮光膜）ＢＭが設けられる。すなわち、ブラックマトリクスＢＭは、網目状に形成される。ブラックマトリクスＢＭは、例えば、着色部材間の不要な光を遮蔽し、コントラストを向上させるために設けられる。
　カラーフィルター３７及びブラックマトリクスＢＭ上には、共通電極３８が設けられる。共通電極３８は、表示パネル１１の表示領域全体に平面状に形成される。
　円偏光板３９、４０は、ＴＦＴ基板３１及びＣＦ基板３２を挟むように設けられる。円偏光板３９、４０はそれぞれ、直線偏光子と１／４波長板とから構成される。
　画素電極３５、コンタクトプラグ３６、及び共通電極３８は、透明電極から構成され、例えばＩＴＯ（インジウム錫酸化物）が用いられる。絶縁層３４としては、透明な絶縁材料が用いられ、例えば、シリコン窒化物（ＳｉＮ）が用いられる。
　［２］動作
　次に、上記のように構成された液晶表示装置１０の動作について説明する。図４は、液晶表示装置１０の動作を説明するタイミングチャートである。図４に示した“ソース”は、信号線ＳＬに印加される駆動電圧（ソース電圧）であり、“コモン”は、共通電圧供給から供給される共通電圧Ｖｃｏｍ、“ゲート”は、走査線ＧＬに印加されるゲート電圧、“画素”は、画素電極に印加される電圧（画素電極電圧）を示している。
　一般的なネマティック液晶では、十分な表示特性を得るために要求される液晶電圧（以下、Ｖｌｃｄ_ｍａｘと言う）は３～５Ｖ程度である。なお、液晶電圧とは、ある画素において、共通電極と画素電極とに挟まれた液晶に印加される電圧を意味する。実際には、液晶電圧は、階調信号に応じて変化するが、本実施形態では、液晶電圧Ｖｌｃｄが一定（例えばＶｌｃｄ_ｍａｘ）であるものとする。また、本実施形態では、フレーム（単位画像）を単位として極性を反転するフレーム反転駆動を例に挙げて説明する。また、本実施形態では、簡略化のために、フィードスルー電圧は除外している（フィードスルー電圧＝０Ｖとしている）。
　まず、あるフレームにおいて、全ての画素の電圧書き込みが完了する。例えば、当該フレームでは、共通電圧Ｖｃｏｍ＝０Ｖ（接地電圧）であるものとする。続いて、時間ｔ１において、信号ドライバ１４は、全ての信号線ＳＬの電圧を反転する。図４の例では、信号ドライバ１４は、全ての信号線ＳＬの電圧を、電圧Ｖｌｃｄから０Ｖに遷移させる。
　続いて、時間ｔ２において、走査ドライバ１３は、全ての走査線ＧＬを、例えば同時にゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。ゲート電圧Ｖｇ１は、ＴＦＴ２１をオンさせるための電圧であり、電圧Ｖｌｃｄよりオンマージンだけ高い電圧である。ゲート電圧Ｖｇ２は、ＴＦＴ２１をオフさせるための電圧であり、０Ｖよりオフマージンだけ低い電圧である。これにより、全てのＴＦＴ２１がオンし、全ての画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させ、全ての画素の液晶電圧を０Ｖにする。
　続いて、走査ドライバ１３は、全ての走査線ＧＬを、例えば同時にゲート電圧Ｖｇ１からゲート電圧Ｖｇ２に遷移させる。これにより、全てのＴＦＴ２１がオフする。ＴＦＴ２１をオンさせるパルス幅（ゲート選択期間）は、蓄積容量電荷、及び液晶容量電荷を放電させるのに必要な期間に設定される。ゲート選択期間は、１ｍｓ以下であり、例えば数十μｓ程度である。
　この時、液晶の蓄積容量電荷は、電子分極のため非常に短時間で放電するが、液晶分子自体の応答動作は非常に遅いため、液晶分子自体は０Ｖの電圧配向に追従するまでには時間がかかる。ここで液晶電圧を０Ｖにして電荷を放電する目的は、あくまで液晶間に掛かる電圧を０Ｖにして短時間で液晶の電子分極を変化させることであり、液晶分子自体の物理応答を必要としている訳ではない。
　続いて、時間ｔ３において、共通電圧供給回路１５は、共通電圧Ｖｃｏｍを反転する。図４の例では、共通電圧供給回路１５は、共通電圧Ｖｃｏｍを、０Ｖから電圧Ｖｌｃｄに遷移させる。続いて、時間ｔ４において、走査ドライバ１３は、第１ラインの走査線ＧＬを、ゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。なお、ラインとは、１本の走査線ＧＬに接続された画素群を意味する。
　これにより、第１ラインのＴＦＴ２１がオンし、第１ラインの画素電極がソース線ＳＬを介してソース電圧に設定される。図４の例では、第１ラインの画素電極は、ソース線ＳＬを介して０Ｖに設定される。その際に、共通電圧Ｖｃｏｍの変動分だけ画素電極電位は追従して変動するが、画素電極電位は変動前には共通電圧Ｖｃｏｍのレベルにあるため、変動後も共通電圧Ｖｃｏｍのレベルに戻る。
　続いて、第１ラインと同様に、第２ラインから最終ラインの書き込みが順に行われる。図５は、最終ラインのタイミングチャートである。その後、次フレームの書き込みが開始される。
　［３］比較例
　次に、比較例の駆動方法について説明する。　
　図６は、比較例に係る駆動方法を説明するタイミングチャートである。図６の比較例は、コモン直流駆動方法を示している。
　図６の比較例は、共通電圧Ｖｃｏｍを直流（０Ｖ）にすることで、コモンによる画素電極電圧の変動が発生しないこと、及び、信号線ごとに極性反転を切り替えられることなどの特徴がある。しかしながら、図６の比較例では、信号線（ソース）の必要電圧振幅は、極性反転を行うためにはＶｌｃｄ_ｍａｘの２倍以上が必要となる。また、走査線（ゲート）の必要電圧振幅は、２Ｖｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧が必要となる。
　これに対して、本実施形態の駆動方法によれば、図６の比較例に比べて、ソースの必要電圧振幅をＶｌｃｄ_ｍａｘに低減でき、また、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。
　図７は、他の比較例に係る駆動方法を説明するタイミングチャートである。図７の比較例は、コモン反転駆動方法を示している。
　図７の比較例は、ソースの反転タイミングでコモンも反転させることで、画素電極電圧の極性を反転させている。図７の比較例では、図６の比較例と比べて、ソース及びコモンの必要電圧振幅をＶｌｃｄ_ｍａｘに抑えることができる。しかし、コモンが反転するタイミングで、蓄積容量で電圧を保持している画素電極電圧はコモンに追従して変動するため、ゲートの必要電圧振幅は、コモン直流駆動方法の場合と変わらない。
　これに対して、本実施形態の駆動方法によれば、図７の比較例に比べて、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。
　［４］効果
　以上詳述したように第１実施形態では、液晶表示装置１０は、液晶素子Ｃｌｃ及びスイッチング素子２１を各々が備える複数の画素を備える表示パネル１１と、表示パネル１１を極性反転駆動する制御回路１７とを備える。スイッチング素子２１のドレインは、画素電極３５に接続され、スイッチング素子２１のゲートは、走査線ＧＬに接続され、スイッチング素子２１のソースは、信号線に接続される。そして、制御回路１７は、信号線ＳＬに印加されるソース電圧が反転される第１タイミングと、共通電極３８に印加される共通電圧Ｖｃｏｍが反転される第２タイミングとの間に、スイッチング素子２１をオンさせ、画素電極３５に蓄積された電荷を放電させる（画素電極３５及び共通電極３８間の電圧差を概略ゼロにする）。そして、第２タイミングの後に、制御回路１７は、画素電極３５にソース電圧を書き込むようにしている。
　従って第１実施形態によれば、共通電圧Ｖｃｏｍの反転に追従して変動する画素電極電圧（画素電極３５の電圧）の振幅をＶｌｃｄ_ｍａｘに低減できる。これにより、ゲートに要求される必要電圧振幅を低減できる。具体的には、ゲートの必要電圧振幅をＶｌｃｄ_ｍａｘにフィードスルー電圧、オンマージン、及びオフマージンを考慮した電圧に低減できる。結果として、極性反転駆動により使用される電圧振幅をより低減することができる。
　また、ゲートの必要電圧振幅を低減することで、スイッチング素子２１に要求されるゲート電圧を低減できる。これにより、スイッチング素子２１の耐圧マージンを確保できるため、プロセスの簡素化、製造コストの低減、及び消費電力の低減が可能となる。
　［第２実施形態］
　従来の駆動方法は、画素の開口率を大きくするために極力トランジスタのサイズを縮小し、その中で最大限にトランジスタのモビリティ特性を得るために、１フレームの中でゲート選択期間を最大限に長く取っている。また、ゲート選択期間を最大限に長く取ることで、ソースの駆動周波数を極力小さく抑えられるという利点もある。
　図８は、第１ライン及び最終ラインのタイミングを比較する図である。図８の実線がゲートの波形、図８の破線が画素電極の波形である。第１実施形態の駆動方法において、仮に上記のようにゲート選択期間を最大限に取った場合、図８に示すように、第１ラインに近い画素ほど液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間が長くなるため、実効的に（すなわちフレーム内で平均化した場合に）液晶電圧は所望の電圧に近づく。しかし、最終ラインに近い画素は、本来のソース電圧を書き込んだ後にすぐ放電されてしまうため、液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間に対する０Ｖが印加される期間の比率が大きくなり、実効的に液晶電圧は０Ｖに近づいてしまう。このため、液晶層が所望の配向状態を得られなくなる。
　そこで、第２実施形態では、画素電極へのソース電圧の書き込みを高速に行うことで、全ゲートの選択期間を１フレーム内の極力短い期間で完了させるようにしている。すなわち、１ラインあたりのゲート選択期間を極力短くするようにしている。
　図９は、本発明の第２実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。図９には、第１ライン及び最終ラインのタイミングチャートを載せている。図９の実線がゲートの波形、図９の破線が画素電極の波形である。
　走査ドライバ１３は、時間ｔ２において、全ての画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させるために、全ての走査線ＧＬにゲート電圧Ｖｇ１を印加する。全ての画素を放電するためのパルス幅は、第１実施形態と同じである。
　続いて、走査ドライバ１３は、全ての走査線ＧＬに線順次にパルス状のゲート電圧Ｖｇ１を印加することで、第１ラインから最終ラインまでを線順次に選択する。この時、走査ドライバ１３は、各ラインを選択するためのゲート選択期間を極力短くする。
　第２実施形態によれば、全ゲート選択期間を短くすることができる。これにより、最終ラインに近い画素において液晶に電圧Ｖｌｃｄ_ｍａｘが印加されている期間を長くすることができる。すなわち、最終ラインの画素において、液晶に電圧Ｖｌｃｄ_ｍａｘが印加される期間の比率を大きくすることができる。これにより、最終ラインに近い画素において、液晶の配向状態を向上できる。この結果、表示コントラストの低下を抑制することができる。
　なお、第２実施形態では、ゲート選択期間を極力短くするために、動作の速い、すなわち、よりモビリティ特性の高いトランジスタを用いることが望ましい。よりモビリティ特性の高いトランジスタとしては、単結晶シリコンを用いて形成されたトランジスタが挙げられる。
　［第３実施形態］
　液晶の応答性がどの階調からどの階調へ変化しても、応答速度に差がないものと仮定する。バックライトが常時点灯であれば、本実施形態の駆動方法にて駆動された表示パネルの表示は、液晶に印加される実効的な電圧が所望の電圧（ここではＶｌｃｄ_ｍａｘ）と０Ｖとのデューティー比として考えた場合に近似される。しかし、実際には液晶の応答性は階調によって大きく異なるため、一概には前述の通りにはならないものの、実効的な液晶電圧は、０Ｖを保持している期間分だけ所望の電圧から低下することになる。これにより、表示コントラストが低下してしまう。
　この表示コントラストの低下を抑制する手法として、第２実施形態のように全ゲート選択期間を極力短い時間で完了させることが望ましい。例えば、全ゲート選択期間が１フレームの期間の１％程度であれば、実際に表示パネルとして視認される際の液晶電圧への影響度は１％程度に近似され、ほとんど影響を感じないものとなる。しかしながら、１フレームの期間のうち全ゲート選択期間が占める割合が大きくなると、表示コントラストが低下してしまう。
　第３実施形態は、表示コントラストの低下を抑制するための実施例である。第３実施形態では、液晶電圧＝０Ｖである期間の一部もしくは全てを含む期間と、さらにこの期間の後の一定期間とでバックライトを消灯させることで、表示コントラストの低下を抑制するようにしている。
　図１０は、本発明の第３実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。
　図１０に示した液晶電圧＝０Ｖである期間は、全画素の放電開始から全画素の電圧書き込みが完了するまでの期間を意味している。制御回路１７は、１フレーム期間のうち、液晶電圧＝０Ｖである期間を含む所定期間で、バックライト１２を消灯し、当該所定期間が過ぎた後に、バックライト１２を点灯する。このようなバックライト１２の制御により、所望の液晶配向が得られていない期間は、表示として使用されない。これにより、表示コントラストの低下を抑制することができる。
　その他の表示コントラストの低下を抑制する手法として、極性反転周期を長くすることが挙げられる。本実施形態の駆動方法における放電動作は、共通電圧の極性反転の直前に行われる。よって、複数フレーム（例えば３フレーム）に一度極性反転を行うのであれば、放電動作も３フレームに一度行えば良い。このような駆動方法にすることで、液晶電圧＝０Ｖである期間が減少し、実効的な液晶電圧が所望の電圧となる期間を長くすることができる。これにより、表示コントラストの低下を抑制することができる。
　また、本実施形態では、全ての画素に蓄積された電荷の放電動作は、全ての走査線ＧＬを同時に選択して行われる。この場合、バックライト１２を常時点灯すると、前段部のラインと後段部のラインとでは液晶電圧＝０Ｖである期間に差が生じるため、表示パネルの表示は、図１１に示すように、列方向に沿ってグラデーションがかかってしまう。これを回避する手法として、図１０のように、バックライトをパルス点灯させることでグラデーション表示を回避することが可能である。
　なお、本実施形態では、図１０に示した液晶電圧＝０Ｖである期間を含む期間でバックライトを消灯しているが、図１０に示した液晶電圧＝０Ｖである期間の一部の期間でバックライトを消灯し、その他の期間でバックライトを点灯するようにしても良い。この場合でも、表示コントラストの低下を抑制することができる。
　［第４実施形態］
　第４実施形態は、グラデーション表示を抑制するための実施例であり、画素を放電する処理を第１ラインから最終ラインまで線順次に行うようにしている。
　図１２は、本発明の第４実施形態に係る液晶表示装置１０の動作を説明するタイミングチャートである。
　走査ドライバ１３は、時間ｔ２において、第１ラインの走査線ＧＬを、ゲート電圧Ｖｇ２からゲート電圧Ｖｇ１に遷移させる。これにより、第１ラインのＴＦＴ２１がオンし、第１ラインの画素電極に蓄積されている蓄積容量電荷、及び液晶容量電荷を放電させ、第１ラインの画素の液晶電圧を０Ｖにする。同様に、走査ドライバ１３は、第２ラインから最終ラインまでの走査線ＧＬを線順次に活性化する。続いて、前述した実施形態と同様に、第１ラインから最終ラインまで線順次に、画素電極に電圧書き込みを行う。
　第４実施形態では、全てのラインにおいて、放電と書き込みとの間隔を同じにすることができるため、液晶電圧＝０Ｖ（又は液晶電圧＝Ｖｌｃｄ_ｍａｘ）の期間を全てのラインで同じにすることができる。これにより、グラデーション表示を抑制することができる。
　（変形例）
　バックライトを常時点灯させた場合、液晶電圧＝０Ｖの期間が一定期間生じているため、所望の表示特性に比べて表示コントラストが低下してしまう。これを回避する手法として、バックライトをパルス点灯させることで表示コントラストを改善させることが可能である。
　図１３は、第４実施形態の変形例に係る液晶表示装置１０の動作を説明するタイミングチャートである。
　制御回路１７は、１フレーム期間のうち、液晶電圧＝０Ｖである期間を含む所定期間で、バックライト１２を消灯し、当該所定期間が過ぎた後に、バックライト１２を点灯する。このようなバックライト１２の制御により、表示コントラストの低下を抑制することができる。
　本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。

Claims (9)

  1. 　液晶素子及びスイッチング素子を各々が備える複数の画素を備え、前記液晶素子は、誘電異方性を有する液晶層と、前記液晶層を挟む共通電極及び画素電極とを備え、前記スイッチング素子のドレインは、前記画素電極に接続される、表示パネルと、
    　前記スイッチング素子のゲートに接続された走査線と、
    　前記スイッチング素子のソースに接続された信号線と、
    　前記信号線に印加されるソース電圧が反転される第１タイミングと、前記共通電極に印加される共通電圧が反転される第２タイミングとの間に、前記スイッチング素子をオンさせる制御回路と、
    　を具備することを特徴とする液晶表示装置。
  2. 　前記制御回路は、前記画素電極の電荷を放電する際に、前記表示パネルに配設された複数の走査線を同時に選択することを特徴とする請求項１に記載の液晶表示装置。
  3. 　前記制御回路は、前記画素電極の電荷を放電する際に、前記表示パネルに配設された複数の走査線を線順次に選択することを特徴とする請求項１に記載の液晶表示装置。
  4. 　前記制御回路は、前記第２タイミングの後に、前記スイッチング素子をオンさせることにより、前記画素電極に前記ソース電圧を書き込むことを特徴とする請求項１に記載の液晶表示装置。
  5. 　前記表示パネルに光を照射するバックライトをさらに具備し、
    　前記制御回路は、前記画素電極に前記ソース電圧を書き込む間、前記バックライトを消灯することを特徴とする請求項４に記載の液晶表示装置。
  6. 　前記スイッチング素子は、単結晶シリコンを用いて形成されることを特徴とする請求項１に記載の液晶表示装置。
  7. 　前記制御回路は、極性反転を複数フレーム毎に行うことを特徴とする請求項１に記載の液晶表示装置。
  8. 　前記ソース電圧は、接地電圧と前記接地電圧より高い第１電圧との間で反転され、
    　前記共通電圧は、前記接地電圧と前記第１電圧との間で反転されることを特徴とする請求項１に記載の液晶表示装置。
  9. 　前記第１タイミングで反転したソース電圧の極性は、前記第２タイミングで反転した共通電圧の極性と逆であることを特徴とする請求項１に記載の液晶表示装置。
PCT/JP2016/056211 2016-03-01 2016-03-01 液晶表示装置 WO2017149646A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056211 WO2017149646A1 (ja) 2016-03-01 2016-03-01 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056211 WO2017149646A1 (ja) 2016-03-01 2016-03-01 液晶表示装置

Publications (1)

Publication Number Publication Date
WO2017149646A1 true WO2017149646A1 (ja) 2017-09-08

Family

ID=59743576

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/056211 WO2017149646A1 (ja) 2016-03-01 2016-03-01 液晶表示装置

Country Status (1)

Country Link
WO (1) WO2017149646A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024105980A1 (ja) * 2022-11-15 2024-05-23 株式会社ジャパンディスプレイ 電波反射装置の駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004219938A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 液晶表示装置の駆動方法及び液晶表示装置
JP2010102151A (ja) * 2008-10-24 2010-05-06 Seiko Epson Corp 電気光学装置、電子機器および電気光学装置の駆動方法
JP2013519105A (ja) * 2010-02-02 2013-05-23 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ 液晶ディスプレイに画像を書き込むための方法
JP2016080794A (ja) * 2014-10-14 2016-05-16 株式会社 オルタステクノロジー 液晶表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004219938A (ja) * 2003-01-17 2004-08-05 Fujitsu Ltd 液晶表示装置の駆動方法及び液晶表示装置
JP2010102151A (ja) * 2008-10-24 2010-05-06 Seiko Epson Corp 電気光学装置、電子機器および電気光学装置の駆動方法
JP2013519105A (ja) * 2010-02-02 2013-05-23 コミシリア ア レネルジ アトミック エ オ エナジーズ オルタネティヴズ 液晶ディスプレイに画像を書き込むための方法
JP2016080794A (ja) * 2014-10-14 2016-05-16 株式会社 オルタステクノロジー 液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024105980A1 (ja) * 2022-11-15 2024-05-23 株式会社ジャパンディスプレイ 電波反射装置の駆動方法

Similar Documents

Publication Publication Date Title
US8248336B2 (en) Liquid crystal display device and operating method thereof
US7319448B2 (en) Liquid crystal display device and method for driving the same
US7567228B1 (en) Multi switch pixel design using column inversion data driving
KR101018755B1 (ko) 액정 표시 장치
US20160018693A1 (en) Array substrate, display device, and method for driving display device
US20050190138A1 (en) LCD and method of driving the same
US8441424B2 (en) Liquid crystal display device and method of driving the same
KR20100075023A (ko) 표시 장치
JP2011095622A (ja) 液晶表示装置および液晶表示装置の駆動方法
KR101730552B1 (ko) 횡전계 방식 액정표시장치 및 그 구동방법
KR20050067682A (ko) 횡전계형 액정표시장치 및 그 구동방법
CN114360465A (zh) 一种液晶显示装置及液晶显示装置的驱动方法
KR101108155B1 (ko) 액정 표시 장치 및 그의 구동 방법
CN109782504B (zh) 阵列基板和显示装置及驱动方法
WO2017149646A1 (ja) 液晶表示装置
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
JP2016080794A (ja) 液晶表示装置
US20150185531A1 (en) Liquid crystal display panel, pixel structure and driving method thereof
KR100226785B1 (ko) 액정표시장치
US20210287621A1 (en) Display panel
KR100637062B1 (ko) 액정 표시 장치 및 그 구동 방법
KR100992129B1 (ko) 액정 표시 장치
KR100912692B1 (ko) 액정표시장치
JP4753618B2 (ja) 表示装置
KR100879214B1 (ko) 액정표시소자

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16892491

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16892491

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP