WO2017102655A1 - Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem - Google Patents

Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem Download PDF

Info

Publication number
WO2017102655A1
WO2017102655A1 PCT/EP2016/080649 EP2016080649W WO2017102655A1 WO 2017102655 A1 WO2017102655 A1 WO 2017102655A1 EP 2016080649 W EP2016080649 W EP 2016080649W WO 2017102655 A1 WO2017102655 A1 WO 2017102655A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
memory
cpu2
cpu3
microcontroller system
Prior art date
Application number
PCT/EP2016/080649
Other languages
English (en)
French (fr)
Inventor
Flaviu Constantin NISTOR
Original Assignee
Continental Teves Ag & Co. Ohg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Teves Ag & Co. Ohg filed Critical Continental Teves Ag & Co. Ohg
Priority to EP16816240.2A priority Critical patent/EP3391279B1/de
Priority to US15/780,510 priority patent/US10606770B2/en
Priority to CN201680071201.8A priority patent/CN108369629A/zh
Publication of WO2017102655A1 publication Critical patent/WO2017102655A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
    • G06F13/1663—Access to shared memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2149—Restricted operating environment

Definitions

  • the present invention relates to a microcontroller system according to the preamble of claim 1 and a method for controlling memory accesses in a microcontroller system according to claim 14.
  • multicore microcontroller systems are realized in such a way that all existing cores can access the same resources, eg memory or peripherals.
  • a memory management unit so-called.
  • MMU Memory Management Unit
  • MPU Memory Protection Unit
  • SPU System Memory Protection Unit
  • safety has merely, a dedicated main core write access to registers of the memory management unit to configure the access authorization of the accessory nuclei.
  • Such a limitation of the access authorization for the secondary cores can be realized in particular by means of appropriate implementation in hardware. For example, basic software and safety-relevant software are executed by the main core, and application-specific software correspondingly by the secondary cores.
  • information about blocked write accesses of a secondary kernel may be available for this secondary kernel for
  • Memory management unit are stored. Unlike kernel kernels, kernels can not clear these flags, so accesses following a first blocked access will not be detected, potentially resulting in loss of useful information, such as system logging in the event of a blocked write access. condition takes place. Authorization of kernel write permission for these error registers is often not possible for reasons of preserving a security requirement level of the functional security of the underlying system.
  • the object of the invention is to provide a microcontroller system by means of which an integration of software modules, in particular with a high demand for resources, can be realized more effectively and more efficiently.
  • the invention relates to a microcontroller system comprising a main core and a secondary core and a communication bus for transmitting data and a data memory for storing data, wherein the data memory has a memory area for which the secondary core has at least no write rights, and in that the microcontroller system memory ⁇ handle module and a configuration memory area includes, being provided in the configuration memory area, a configuration for authorization of writing provided by the side core data in the storage area of the data memory, wherein the writing of data occurs in the storage area of the data memory by the memory access module.
  • the microcontroller system according to the invention is accordingly a multi-core microcontroller system or a multi-core microprocessor system, wherein the plurality of cores are enclosed by a common circuit housing and the cores are located on a common substrate.
  • multi-core microprocessor system and multi-core microcontroller system are used synonymously in the description of the invention.
  • the invention thus advantageously achieves an immediate updating of data in the data memories, so that the execution of a running on a secondary core software module without Interruption can be continued.
  • the memory access module and the main core are preferably assigned to the commu ⁇ nikationsbus as a master.
  • the master core preferably has unrestricted access rights and the slave core preferably has restricted write access rights to the configuration memory area.
  • the memory access module and the main core thus have
  • Supervisor rights in the microcontroller system which further connected to the communication bus functional Systemkom ⁇ components that allow write accesses of the main core, also accept write accesses of the memory access module.
  • the configuration can be stored by means of the main core in the Konfigu ⁇ rations Grande Surrey.
  • the main core is expediently designed to provide the configuration stored in the configuration memory area.
  • the microcontroller system is preferred being ⁇ staltet in such a way that the writing of data into the storage area of the data memory can be triggered by the addition to the core by providing the data.
  • the invention consists of Ne benkerne having particular to ensure he ⁇ ford variable security level of functional safety, for example according to ISO 26262, no write access to particular data store - by means of the configuration control of the main core - advantageously a possibility a change in the in these Data storage to trigger existing data.
  • flags in the registers of a memory management unit can be deleted so that the accesses following a first blocked access are also detected and thus useful information can be obtained if necessary.
  • the configuration memory area comprises at least one configuration segment for configuring the authorization of the secondary core.
  • Identificator authorized secondary core is the writing of the data in the memory area of the data memory preferably by writing at least the data in the data field of the configuration segment triggered.
  • the memory access module is configured ent ⁇ speaking a preferred embodiment for blocking write access to the data field in non-matching identifiers of the identifier field and side core.
  • the configuration of a segment may Speicherbe ⁇ field for storing a storage requirement of the written by the side core in the data field data, wherein the secondary core has write access rights to the memory requirement field.
  • the configuration segment preferably comprises an address field for storing an address of the storage area of the data memory ⁇ , wherein the secondary core does not have write access rights to the address field.
  • the information stored in the ad ⁇ ressfeld address is the starting address of the memory ⁇ range.
  • the configuration segment preferably comprises a masking field for storing a masking of the data provided by the secondary kernel, wherein the secondary kernel has no write access rights for the masking field.
  • the data can be modified by means of the masking stored in the masking field before being stored in the memory area in such a way that, for example, masked bits are not changed.
  • the secondary core has write access rights for the data field and / or the memory requirement field and no write access rights at least for the address field and / or the identifier field and / or the mask field. Since the main core has uneinge ⁇ restricted access rights to the configuration memory area that has preferably for all fields of the configuration segment writable.
  • the main core is designed such that it performs a saving of the configuration during or after a restart of the microprocessor system.
  • the configuration stored by means of the main core preferably comprises the identifier in the identifier field and / or the address in the address field and / or the masking in the masking field.
  • a memory management unit for realizing a memory access control of the micropro ⁇ zessorsystems is provided at least.
  • the data memory is preferably a register of the memory management unit.
  • the memory access module may comprise the configuration memory area according to a preferred embodiment of the invention.
  • the memory access module can have a configuration data memory for this purpose.
  • As a configuration area for storing the configuration of a register of the memory ⁇ access module is advantageously provided at least.
  • the invention can advantageously be realized in substantial parts in hardware, whereby only comparatively simple software routines can be provided.
  • a microcontroller system may comprise a plurality of main cores and / or a plurality of secondary cores.
  • the microcontroller system is preferably designed such that it can carry out the method according to the invention.
  • safety-relevant microcontroller systems are used in brake systems of vehicles.
  • the invention relates to a method of controlling memory access in a microcontroller system in which at least one side core has no write rights for a SpeI ⁇ cher Scheme a data memory for storing data, and which is characterized further in that the secondary core provides data that in the Memory area to be written, it is checked on the basis of a stored configuration in a configuration memory area configuration, whether an authorization for writing the data provided in the memory area of the data memory for the secondary core is present, with this authorization the Writing the data in the memory area of the data memory by means of a memory access module is done.
  • the changes are triggered in service routines of exception handling and / or interrupts.
  • the method according to the invention is preferably carried out on a microcontoller system according to the invention.
  • FIG. 1 shows an exemplary embodiment of the microcontroller system according to the invention
  • Fig. 2 shows an example according Deposited in the CSSB register CSSBreg configuration segment 3 to the configuration of access control to the main core CPUL ancillary Prozes ⁇ sorkerne CPU2 and CPU3.
  • Fig. 1 shows a schematic representation of an exporting ⁇ approximately example of a microprocessor system 1 according to the invention having in addition to a main core CPUL and the independent processor cores CPU2 and CPU3, a memory access module CSSB.
  • the memory access module CSSB like the main core CPU1 also, is assigned to the communication bus AXBS as master with its own master identifier.
  • Memory access module CSSB and main core CPUl has supervisor rights in the system.
  • the microprocessor system 1 shown by way of example comprises at least one memory management unit SMPU for realizing access control to a random access memory RAM, a nonvolatile memory FLASH and peripherals bridge 2 bound memory controller SMPUreg and other peripheral devices Perl and Per2, such as timer or A / D converter.
  • peripheral CSSB register Furthermore, connected to the communication bus AXBS via the peripheral interface 2 is a peripheral CSSB register
  • CSSBreg in which the configuration of the access rights of the secondary cores CPU2, CPU3 is stored.
  • One segment of such a configuration is shown in FIG. Only the main core CPU1 has unrestricted write access to the CSSBreg peripheral CSSBreg to configure the access rights of the slave cores CPU2, CPU3.
  • the secondary cores CPU2, CPU3 do not have unrestricted write access to the CSSB register CSSBreg.
  • the secondary cores have no access authorization, in particular write authorization, for the fields ADDR, MASK and ID of the configuration segment 3.
  • the CSSB is activated and the access rights are configured by the main core CPU1 during or after a restart of the microprocessor system 1.
  • the memory access module CSSB takes for an authorized in configura ⁇ tion segment 3 in addition to the ID field core CPU2, CPU3 with this same identifier write operations on a registered in field ADDR the memory address before.
  • the data to be written to the memory address are provided by a respective sub core CPU2, CPU3.
  • By means of the registered ID in the field identifier of the side core is specified who is authorized to write the data into the DATA field and the SpeI ⁇ cher office for these data in the field SIZE configura- tion of a segment 3 of the CSSB register CSSBreg.
  • the secondary core CPU2, CPU3 with the identifier stored in the field ID has write access rights to the fields SIZE and DATA of the CSSB register CSSBreg.
  • the main core CPU1 can mask the data provided by the respective secondary core CPU2, CPU3 in such a way that, for example, only certain bits can be changed at the address stored in field ADDR.
  • the data provided by a slave core CPU2, CPU3 to the memory access module CSSB are modified by the memory access module CSSB prior to the write to the address stored in field ADDR such that the masked bits are not changed.
  • a software module executed by means of slave core CPU2 may only change bit 5 of address 0x200 via the CSSB.
  • a mask may be applied by means of the MASK field to ensure that the further bits at address 0x200 are not overwritten by the write operation.
  • the side cores it is possible by means of the invention that the side cores to clear the flags in register SMPUreg the memory management unit ⁇ SMPU if it is authorized in accordance with the configuration.
  • the accesses following a first blocked access can be detected in an advantageous manner, and useful information can thus be obtained, if appropriate.
  • the invention is not limited to those described in ⁇ game in accordance with write accesses to registers flags in a memory management unit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

Die Erfindung beschreibt ein Mikrocontrollersystem (1) umfassend einen Hauptkern (CPU1) und einen Nebenkern (CPU2, CPU3) und einen Kommunikationsbus (AXBS) zur Übertragung von Daten und einen Datenspeicher (RAM, FLASH, SMPUreg) zur Speicherung von Daten, wobei der Datenspeicher (RAM, FLASH, SMPUreg) einen Speicherbereich aufweist, für welchen der Nebenkern (CPU2, CPU3) zumindest keine Schreibrechte aufweist, und dass das Mikrocontrollersystem (1) ein Speicherzugriffsmodul(CSSB) und einen Konfigurationsspeicherbereich (CSSBreg) umfasst, wobei in dem Konfigurationsspeicherbereich (CSSBreg) eine Konfiguration zur Autorisierung eines Schreibens von durch den Nebenkern (CPU2, CPU3) bereitgestellten Daten in den Speicherbereichdes Datenspeichers (RAM, FLASH, SMPUreg) vorgesehen ist, wobei das Schreiben der Daten in den Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) durch das Speicherzugriffsmodul (CSSB) erfolgt. Weiterhin beschreibt die Erfindung ein korrespondierendes Verfahren.

Description

MikroControllerSystem und Verfahren zur Kontrolle von Speicherzugriffen in einem MikroControllerSystem
Die vorliegende Erfindung betrifft ein Mikrocontrollersystem gemäß Oberbegriff von Anspruch 1 und ein Verfahren zur Kontrolle von Speicherzugriffen in einem Mikrocontrollersystem gemäß Anspruch 14.
Häufig sind Mehrkern-Mikrocontrollersysteme in der Weise re- alisiert, dass alle vorhandenen Kerne auf dieselben Ressourcen, z.B. Speicher oder Peripherie, zugreifen können. Für die Realisierung der Zugriffskontrolle auf spezifische Speicherbe¬ reiche bzw. Peripherien ist üblicherweise eine Speicherverwaltungseinheit, sog. „Memory Management Unit" (MMU) oder „Memory Protection Unit" (MPU) oder „System Memory Protection Unit" (SMPU) , vorgesehen, mittels derer eine Speicherzu¬ griffskontrolle für auf den Kernen ausgeführte Applikationen vorgenommen werden kann. Aus Gründen der Sicherheit („safety") besitzt dabei lediglich ein dafür vorgesehener Hauptkern Schreibrechte für Register der Speicherverwaltungseinheit, um die Zugriffsberechtigung der Nebenkerne zu konfigurieren. Eine solche Einschränkung der Zugriffsberechtigung für die Nebenkerne kann insbesondere mittels entsprechender Implementierung in Hardware realisiert sein. Beispielsweise werden durch den Hauptkern Basissoftware und sicherheitsrelevante (safety) Software ausgeführt und applikationsspezifische Software entsprechend durch die Nebenkerne.
Zum Beispiel können Informationen über blockierte Schreibzu- griffe eines Nebenkerns auf für diesen Nebenkern für
Schreibzugriffe nicht freigegebene Speicherbereiche bis zum Löschen der entsprechenden Flags in Fehlerregistern der
Speicherverwaltungseinheit gespeichert werden. Anders als der Hauptkern können die Nebenkerne diese Flags nicht löschen, sodass die auf einen ersten blockierten Zugriff folgenden Zugriffe nicht erfasst werden und damit gegebenenfalls nützliche Informationen verloren gehen können, wenn beispielsweise im Falle eines blockierten Schreibzugriffs eine Protokollierung des System- zustands erfolgt. Eine Autorisierung einer grundsätzlichen Schreibberechtigung der Nebenkerne für diese Fehlerregister ist häufig aus Gründen des Erhalts einer Sicherheitsanforde- rungsstufe der funktionalen Sicherheit des zugrundeliegenden Systems nicht möglich.
Aufgabe der Erfindung ist es, ein Mikrocontrollersystem bereitzustellen, mittels dem eine Integration von Softwaremodulen insbesondere mit hohem Ressourcenbedarf effektiver und effi- zienter realisiert werden kann.
Diese Aufgabe wird durch ein Mikrocontrollersystem gemäß Anspruch 1 und ein Verfahren gemäß Anspruch 14 gelöst. Die Erfindung betrifft ein Mikrocontrollersystem umfassend einen Hauptkern und einen Nebenkern und einen Kommunikationsbus zur Übertragung von Daten und einen Datenspeicher zur Speicherung von Daten, wobei der Datenspeicher einen Speicherbereich aufweist, für welchen der Nebenkern zumindest keine Schreibrechte auf- weist, und dass das Mikrocontrollersystem ein Speicherzu¬ griffsmodul und einen Konfigurationsspeicherbereich umfasst, wobei in dem Konfigurationsspeicherbereich eine Konfiguration zur Autorisierung eines Schreibens von durch den Nebenkern bereitgestellten Daten in den Speicherbereich des Datenspeichers vorgesehen ist, wobei das Schreiben der Daten in den Speicherbereich des Datenspeichers durch das Speicherzugriffsmodul erfolgt. Vorzugsweise ist das Mikrocontrollersystem gemäß der Erfindung entsprechend ein Mehrkern-Mikrocontrollersystem bzw. ein Mehrkern-Mikroprozessorsystem, wobei die mehreren Kerne durch ein gemeinsames Schaltkreisgehäuse eingefasst sind und die Kerne sich auf einem gemeinsamen Substrat befinden. Die Begriffe Mehrkern-Mikroprozessorsystem und Mehrkern-Mikrocontrollersystem werden im Rahmen der Beschreibung der Erfindung synonym verwendet .
Durch die Konfiguration kann somit in vorteilhafter Weise festgelegt werden, durch welchen Nebenkern Änderungen zulässig sind, wobei der eigentliche Schreibvorgang durch das Spei- cherzugriffsmodul ausgeführt wird. Damit wird durch die Er¬ findung Mikrocontrollersystem eine verbesserte Anpassungsfä¬ higkeit an sicherheitsbezogene Anforderungen bereitgestellt und außerdem können höchste Sicherheitsanforderungen erfüllt werden. Das Mikrocontrollersystem ist vorzugsweise in der Weise ausgestaltet, dass durch Hauptkern und Nebenkerne zur selben Zeit verschiedene Applikationen bzw. Softwaremodule ausgeführt werden können. Die erfindungsgemäße Lösung ermöglicht es für diese Fälle eine komplexe softwarebasierte Implementierung einer Datenflusssteuerung („Handshake") zwischen verschiedenen
Softwaremodulen zu vermeiden, die aufgrund der Ausführung auf dem Hauptkern und dem Nebenkern häufig zudem asynchron ausgeführt werden. Da das Schreiben von Daten unter Kontrolle des Hauptkerns jedoch ohne dessen aktive Beteiligung während des Schreib- Vorgangs erfolgt, kann durch die Erfindung somit in vorteilhafter Weise ein unverzügliches Aktualisieren von Daten in den Datenspeichern erreicht werden, sodass die Ausführung eines auf einem Nebenkern ausgeführten Softwaremoduls ohne Unterbrechung fortgesetzt werden kann.
Das Speicherzugriffsmodul und der Hauptkern sind dem Kommu¬ nikationsbus bevorzugt als Master zugeordnet. Der Hauptkern besitzt vorzugsweise uneingeschränkte Zugriffsrechte und der Nebenkern besitzt bevorzugt eingeschränkte Schreibzugriffs- rechte auf den Konfigurationsspeicherbereich. Bevorzugt besitzen das Speicherzugriffsmodul und der Hauptkern also
Supervisor-Rechte in dem Mikrocontrollersystem, wodurch weitere an den Kommunikationsbus angebunden funktionelle Systemkom¬ ponenten, welche Schreibzugriffe des Hauptkerns zulassen, auch Schreibzugriffe des Speicherzugriffsmoduls akzeptieren.
Entsprechend einer vorteilhaften Ausführungsform der Erfindung ist die Konfiguration mittels des Hauptkerns in den Konfigu¬ rationsspeicherbereich speicherbar. Entsprechend ist der Hauptkern zweckmäßigerweise zur Bereitstellung der in dem Konfigurationsspeicherbereich gespeicherten Konfiguration ausgestaltet . Das Mikrocontrollersystem ist bevorzugt in der Weise ausge¬ staltet, dass das Schreiben der Daten in den Speicherbereich des Datenspeichers durch Bereitstellung der Daten durch den Nebenkern auslösbar ist. Durch die Erfindung besteht für Ne- benkerne, welche insbesondere zur Gewährleistung einer er¬ forderlichen Sicherheitsstufe der funktionalen Sicherheit, z.B. gemäß ISO 26262, keine Schreibrechte auf bestimmte Datenspeicher aufweisen - mittels der Konfiguration unter Kontrolle des Hauptkerns - vorteilhafterweise eine Möglichkeit eine Änderung der in diesen Datenspeichern vorhandenen Daten auszulösen.
Beispielsweise können Flags in den Registern einer Speicherverwaltungseinheit gelöscht werden, sodass auch die auf einen ersten blockierten Zugriff folgenden Zugriffe erfasst werden und damit gegebenenfalls nützliche Informationen erhalten werden können.
Entsprechend einer vorteilhaften Weiterbildung der Erfindung umfasst der Konfigurationsspeicherbereich zumindest ein Konfigurationssegment zur Konfiguration der Autorisierung des Nebenkerns.
Das Konfigurationssegment weist bevorzugt ein Identifikatorfeld mit einem Identifikator zur Autorisierung des einen übereinstimmenden Identifikator aufweisenden Nebenkerns zum Schreiben von Daten in ein durch das Konfigurationssegment umfasstes
Datenfeld auf, wobei der Nebenkern Schreibzugriffsrechte für das Datenfeld und keine Schreibzugriffsrechte für das Identifikator- feld besitzt. Durch den mittels des entsprechenden
Identifikators autorisierten Nebenkern ist das Schreiben der Daten in den Speicherbereich des Datenspeichers bevorzugt durch ein Schreiben zumindest der Daten in das Datenfeld des Konfigurationssegments auslösbar.
Das Speicherzugriffsmodul ist bei nicht übereinstimmenden Identifikatoren des Identifikatorfelds und Nebenkerns ent¬ sprechend einer bevorzugten Ausführungsform zum Blockieren eines Schreibzugriffs auf das Datenfeld ausgestaltet. Vorzugsweise weist das Konfigurationssegment ein Speicherbe¬ darfsfeld zur Speicherung eines Speicherbedarfs der durch den Nebenkern in das Datenfeld geschriebenen Daten auf, wobei der Nebenkern Schreibzugriffsrechte für das Speicherbedarfsfeld besitzt.
Das Konfigurationssegment umfasst bevorzugt ein Adressfeld zur Speicherung einer Adresse des Speicherbereichs des Daten¬ speichers, wobei der Nebenkern keine Schreibzugriffsrechte für das Adressfeld besitzt. Zweckmäßigerweise ist die in dem Ad¬ ressfeld gespeicherte Adresse die Startadresse des Speicher¬ bereichs .
Das Konfigurationssegment umfasst bevorzugt ein Maskierungsfeld zum Speichern einer Maskierung der durch den Nebenkern bereitgestellten Daten, wobei der Nebenkern keine Schreibzu- griffsrechte für das Maskierungsfeld besitzt. In vorteilhafter Weise können die Daten mittels der in dem Maskierungsfeld gespeicherten Maskierung vor einem Speichern in dem Spei- cherbereich derart modifiziert werden, dass beispielsweise maskierte Bits nicht geändert werden.
Entsprechend einer bevorzugten Ausführungsform der Erfindung besitzt der Nebenkern Schreibzugriffsrechte für das Datenfeld und/oder das Speicherbedarfsfeld und keine Schreibzugriffs- rechte zumindest für das Adressfeld und/oder das Identifikator- feld und/oder das Maskierungsfeld. Da der Hauptkern uneinge¬ schränkte Zugriffsrechte auf den Konfigurationsspeicherbereich besitzt, besitzt dieser vorzugsweise für alle Felder des Konfigurationssegments Schreibrechte.
Entsprechend einer bevorzugten Weiterbildung der Erfindung ist der Hauptkern derart ausgestaltet, dass dieser ein Speichern der Konfiguration während oder im Anschluss an einen Neustart des Mikroprozessorsystems vornimmt. Die mittels des Hauptkerns gespeicherte Konfiguration umfasst bevorzugt den Identifikator in dem Identifikatorfeld und/oder die Adresse in dem Adressfeld und/oder die Maskierung in dem Maskierungsfeld. Vorzugsweise ist zumindest eine Speicherverwaltungseinheit zur Realisierung einer Speicherzugriffskontrolle des Mikropro¬ zessorsystems vorgesehen. Bevorzugt ist der Datenspeicher ein Register der Speicherverwaltungseinheit.
Das Speicherzugriffsmodul kann entsprechend einer bevorzugten Ausführungsform der Erfindung den Konfigurationsspeicherbereich umfassen. Zweckmäßigerweise kann das Speicherzugriffsmodul hierfür einen Konfigurationsdatenspeicher aufweisen. Als Konfigurationsspeicherbereich zur Speicherung der Konfiguration ist zweckmäßigerweise wenigstens ein Register des Speicher¬ zugriffsmoduls vorgesehen.
Des Weiteren kann die Erfindung in vorteilhafter Weise zu wesentlichen Teilen in Hardware realisiert sein, wobei lediglich vergleichsweise einfache Software-Routinen vorgesehen werden können .
Ein Mikrocontrollersystem gemäß der Erfindung kann eine Mehrzahl an Hauptkernen und/oder eine Mehrzahl an Nebenkernen umfassen.
Das Mikrocontrollersystem ist bevorzugt derart ausgestaltet, dass dieses das erfindungsgemäße Verfahren ausführen kann. Beispielsweise finden solche sicherheitsrelevanten Mikrocon- trollersysteme in Bremssystemen von Fahrzeugen Verwendung.
Weiterhin betrifft die Erfindung ein Verfahren zur Kontrolle von Speicherzugriffen in einem Mikrocontrollersystem, bei dem zumindest ein Nebenkern keine Schreibrechte für einen Spei¬ cherbereich eines Datenspeichers zur Speicherung von Daten aufweist, und welches sich weiterhin dadurch auszeichnet, dass der Nebenkern Daten bereitstellt, welche in den Speicherbereich geschrieben werden sollen, wobei anhand einer in einem Kon- figurationsspeicherbereich hinterlegten Konfiguration überprüft wird, ob eine Autorisierung zum Schreiben der bereitgestellten Daten in den Speicherbereich des Datenspeichers für den Nebenkern vorliegt, wobei bei vorliegender Autorisierung das Schreiben der Daten in den Speicherbereich des Datenspeichers mittels eines Speicherzugriffsmoduls erfolgt.
Vorzugsweise erfolgt das Auslösen der Änderungen in Ser- vice-Routinen von Ausnahmebehandlungen und/oder Interrupts.
Weitere bevorzugte Ausführungsformen ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen an Hand von Figuren .
Das erfindungsgemäße Verfahren wird vorzugsweise auf einen Mikrocontollersystem gemäß der Erfindung ausgeführt.
Weitere bevorzugte Ausführungsformen ergeben sich aus der nachfolgenden Beschreibung von Ausführungsbeispielen an Hand von Figuren .
In schematischer Darstellung zeigen: Fig. 1 ein Ausführungsbeispiel des erfindungsgemäßen Mik- rocontrollersystems und
Fig. 2 ein beispielgemäßes in dem CSSB-Register CSSBreg hinterlegtes Konfigurationssegment 3 zur Konfiguration der Zugriffskontrolle dem Hauptkern CPUl nebengeordneter Prozes¬ sorkerne CPU2 und CPU3.
Die Fig. 1 zeigt eine schematische Darstellung eines Ausfüh¬ rungsbeispiels eines erfindungsgemäßen Mikroprozessorsystems 1, welches zusätzlich zu einem Hauptkern CPUl und nebengeordneten Prozessorkernen CPU2 und CPU3 ein Speicherzugriffsmodul CSSB aufweist. Das Speicherzugriffsmodul CSSB ist, wie der Hauptkern CPUl auch, als Master mit eigenem Master-Identifikator dem Kommunikationsbus AXBS zugeordnet. Speicherzugriffsmodul CSSB und Hauptkern CPUl besitzt im System Supervisor-Rechte. Daraus resultiert, dass funktionelle Systemkomponenten, die
Schreibzugriffe des Hauptkerns CPUl zulassen, auch Schreib¬ zugriffe des Speicherzugriffsmoduls CSSB akzeptieren. Weiterhin umfasst das beispielhaft dargestellte Mikroprozessorsystem 1 zumindest eine Speicherverwaltungseinheit SMPU zur Realisierung der Zugriffskontrolle auf einen Direktzugriffsspeicher RAM, einen nichtflüchtigen Speicher FLASH sowie über Peripheriebrücke 2 angebundene Register SMPUreg der Speicherverwaltungseinheit und weitere Peripheriebausteine Perl sowie Per2, wie zum Beispiel Zeitgeber oder A/D-Wandler.
Weiterhin über die Peripherieschnittstelle 2 an Kommunikati- onsbus AXBS angebunden, ist ein peripheres CSSB-Register
CSSBreg, in welchem die Konfiguration der Zugriffsrechte der Nebenkerne CPU2, CPU3 abgespeichert wird. Ein Segment einer solchen Konfiguration ist in Fig. 2 dargestellt. Lediglich der Hauptkern CPU1 besitzt uneingeschränkte Schreibzugriffsbe- rechtigung auf das periphere CSSB-Register CSSBreg, um die Konfiguration der Zugriffsrechte der Nebenkerne CPU2, CPU3 vorzunehmen. Die Nebenkerne CPU2, CPU3 besitzen keine uneingeschränkten Schreibzugriffsrechte auf das CSSB-Register CSSBreg. Die Nebenkerne besitzen keine Zugriffsberechtigung, insbesondere Schreibberechtigung, für die Felder ADDR, MASK und ID des Konfigurationssegments 3. Vorzugsweise erfolgen eine Aktivierung des CSSB und die Konfiguration der Zugriffsrechte durch den Hauptkern CPU1 während bzw. nach einem Neustart des Mikroprozessorsystems 1.
Das Speicherzugriffsmodul CSSB nimmt für einen im Konfigura¬ tionssegment 3 in Feld ID autorisierten Nebenkern CPU2, CPU3 mit ebendiesem Identifikator Schreiboperationen auf eine in Feld ADDR eingetragene Speicheradresse vor. Die auf die Speicher- adresse zu schreibenden Daten werden durch einen jeweiligen Nebenkern CPU2, CPU3 bereitgestellt. Mittels des in Feld ID eingetragenen Identifikators ist der Nebenkern spezifiziert, der autorisiert ist diese Daten in das Feld DATA und den Spei¬ cherbedarf für diese Daten in das Feld SIZE eines Konfigura- tionssegments 3 des CSSB-Registers CSSBreg zu schreiben. Der Nebenkern CPU2, CPU3 mit dem in dem Feld ID hinterlegten Identifikator besitzt Schreibzugriffsrechte auf die Felder SIZE und DATA des CSSB-Registers CSSBreg. Der Zugriff eines Nebenkerns mit einer von der eingetragenen ID abweichenden ID wird entsprechend geblockt. Wenn der durch die Konfiguration spezifizierte Nebenkern CPU2, CPU3 dem Speicherzugriffsmodul CSSB Daten und den Speicherbedarf in den Feldern DATA und SIZE bereitgestellt hat, wird durch das Speicherzugriffsmodul CSSB eine Schreiboperation auf die in Feld ADDR spezifizierte Adresse ausgelöst. Ein Senden von Daten durch einen nicht autorisierten Busteilnehmer bzw. Nebenkern an das Speicherzugriffsmodul CSSB hat keine solche Schreiboperation zur Folge. In dieser Weise werden durch den Hauptkern nicht autorisierte Schreibvorgänge verhindert. Zweckmäßigerweise können die Nebenkerne solche Schreibvorgänge in Service-Routinen der Ausnahmebehandlungen oder in Interrupts auslösen. Durch die Konfiguration bzw. ein spezifisches Konfigurati¬ onssegment 3 wird also festgelegt, an welcher Adresse (in Feld ADDR) eines Speichers durch welchen Bus-Teilnehmer, mit dem in Feld ID entsprechenden Identifikator, Änderungen zulässig sind, wobei der eigentliche Schreibvorgang durch Speicherzugriffs- modul CSSB ausgeführt wird. Bevorzugt ist eine der Anzahl der Schreibzugriffautorisierung entsprechende Anzahl an Konfigurationssegmenten 3 vorgesehen, um verschiedene Zugriffsmöglichkeiten zu erhalten. Mittels des Feldes MASK kann der Hauptkern CPUl die durch den jeweiligen Nebenkern CPU2, CPU3 bereitgestellten Daten in der Weise maskieren, dass beispielsweise lediglich bestimmte Bits an der in Feld ADDR hinterlegten Adresse geändert werden können. Die von einem Nebenkern CPU2, CPU3 dem Speicherzugriffsmodul CSSB bereitgestellten Daten werden durch das Speicherzugriffsmodul CSSB vor dem Schreibvorgang an die in Feld ADDR hinterlegte Adresse derart modifiziert, dass die maskierten Bits nicht geändert werden. Beispielsweise kann es gewünscht sein, dass ein mittels Nebenkern CPU2 ausgeführtes Softwaremodul über den CSSB lediglich Bit 5 der Adresse 0x200 ändern darf. In solchen Fällen kann mittels des Feldes MASK eine Maske angewendet werden, um sicherzustellen, dass die weiteren Bits an Adresse 0x200 durch die Schreiboperation nicht überschrieben werden. Beispielsgemäß ist es mittels der Erfindung somit möglich, dass die Nebenkerne die Flags in Register SMPUreg der Speicher¬ verwaltungseinheit SMPU zu löschen, wenn dies entsprechend der Konfiguration autorisiert ist. Somit können in vorteilhafter Weise die auf einen ersten blockierten Zugriff folgenden Zugriffe erfasst werden und damit gegebenenfalls nützliche Informationen erhalten werden. Die Erfindung ist dabei nicht auf die bei¬ spielsgemäß beschriebenen Schreibzugriffe auf Flags in Registern einer Speicherverwaltungseinheit begrenzt.

Claims

Patentansprüche
1. Mikrocontrollersystem (1) umfassend einen Hauptkern (CPU1) und einen Nebenkern (CPU2, CPU3) und einen Kommunikationsbus (AXBS) zur Übertragung von Daten und einen Datenspeicher
(RAM, FLASH, SMPUreg) zur Speicherung von Daten, wobei der Datenspeicher (RAM, FLASH, SMPUreg) einen Speicherbereich aufweist, für welchen der Nebenkern (CPU2, CPU3) zumindest keine Schreibrechte aufweist, dadurch gekennzeichnet, dass das Mikrocontrollersystem (1) ein Speicherzugriffsmodul
(CSSB) und einen Konfigurationsspeicherbereich (CSSBreg) umfasst, wobei in dem Konfigurationsspeicherbereich
(CSSBreg) eine Konfiguration zur Autorisierung eines Schreibens von durch den Nebenkern (CPU2, CPU3) bereit- gestellten Daten in den Speicherbereich des Datenspeichers
(RAM, FLASH, SMPUreg) vorgesehen ist, wobei das Schreiben der Daten in den Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) durch das Speicherzugriffsmodul (CSSB) erfolgt.
2. Mikrocontrollersystem (1), dadurch gekennzeichnet, dass das Speicherzugriffsmodul (CSSB) und der Hauptkern (CPU1) dem Kommunikationsbus (AXBS) als Master zugeordnet sind.
3. Mikrocontrollersystem (1) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Hauptkern (CPU1) uneingeschränkte Zugriffsrechte und der Nebenkern (CPU2, CPU3) eingeschränkte Schreibzugriffsrechte auf den Konfigurationsspeicherbe¬ reich (CSSBreg) besitzt.
4. Mikrocontrollersystem (1) gemäß wenigstens einem der
vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Konfiguration mittels des Hauptkerns (CPU1) in den Kon¬ figurationsspeicherbereich (CSSBreg) speicherbar ist.
5. Mikrocontrollersystem (1) gemäß wenigstens einem der
vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dieses in der Weise ausgestaltet ist, dass das Schreiben der Daten in den Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) durch Bereitstellung der Daten durch den Nebenkern (CPU2, CPU3) auslösbar ist.
6. Mikrocontrollersystem (1) gemäß wenigstens einem der
vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Konfigurationsspeicherbereich (CSSBreg) zumindest ein Konfigurationssegment (3) zur Konfiguration der Autorisierung des Nebenkerns (CPU2, CPU3) umfasst.
7. Mikrocontrollersystem (1) gemäß Anspruch 6, dadurch gekennzeichnet, dass das Konfigurationssegment (3) ein Identifikatorfeld mit einem Identifikator (ID) zur Auto¬ risierung des einen übereinstimmenden Identifikator (ID) aufweisenden Nebenkerns (CPU2, CPU3) zum Schreiben von Daten in ein durch das Konfigurationssegment (3) umfasstes Da¬ tenfeld (DATA) aufweist, wobei der Nebenkern (CPU2, CPU3) Schreibzugriffsrechte für das Datenfeld (DATA) und keine Schreibzugriffsrechte für das Identifikatorfeld (ID) be¬ sitzt.
8. Mikrocontrollersystem (1) gemäß Anspruch 7, dadurch gekennzeichnet, dass das Speicherzugriffsmodul (CSSB) bei nicht übereinstimmenden Identifikatoren (ID) des
Identifikatorfelds und Nebenkerns (CPU2, CPU3) zum Blo¬ ckieren eines Schreibzugriffs auf das Datenfeld (DATA) ausgestaltet ist.
9. Mikrocontrollersystem (1) gemäß einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass das Konfigurationssegment (3) ein Speicherbedarfsfeld (SIZE) zur Speicherung eines Speicherbedarfs der durch den Nebenkern (CPU2, CPU3) in das Datenfeld (DATA) geschriebenen Daten aufweist, wobei der Nebenkern (CPU2, CPU3) Schreibzugriffsrechte für das Speicherbedarfsfeld (SIZE) besitzt.
10. Mikrocontrollersystem (1) gemäß einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass das Konfigurationssegment (3) ein Adressfeld (ADDR) zur Speicherung einer Adresse des Speicherbereichs des Datenspeichers umfasst, wobei der Nebenkern (CPU2, CPU3) keine Schreibzugriffsrechte für das Adressfeld (ADDR) besitzt.
11. Mikrocontrollersystem (1) gemäß einem der Ansprüche 6 bis 10 , dadurch gekennzeichnet, dass das Konfigurationssegment (3) ein Maskierungsfeld (MASK) zum Speichern einer Maskierung der durch den Nebenkern (CPU2, CPU3) bereitgestellten Daten umfasst, wobei der Nebenkern (CPU2, CPU3) keine Schreib- zugriffsrechte für das Maskierungsfeld (MASK) besitzt.
12. Mikrocontrollersystem (1) gemäß einem der Ansprüche 6 bis 11 , dadurch gekennzeichnet, dass durch den mittels des ent¬ sprechenden Identifikators (ID) autorisierten Nebenkern (CPU2, CPU3) das Schreiben der Daten in den Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) durch ein Schreiben zumindest der Daten in das Datenfeld (DATA) des Konfigu¬ rationssegments (3) auslösbar ist.
13. Mikrocontrollersystem (1) gemäß wenigstens einem der
vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Hauptkern (CPU1) derart ausgestaltet ist, dass dieser ein Speichern der Konfiguration während oder im Anschluss an einen Neustart des Mikroprozessorsystems vornimmt.
14. Verfahren zur Kontrolle von Speicherzugriffen in einem
Mikrocontrollersystem (1), bei dem zumindest ein Nebenkern (CPU2, CPU3) keine Schreibrechte für einen Speicherbereich eines Datenspeichers (RAM, FLASH, SMPUreg) zur Speicherung von Daten aufweist, dadurch gekennzeichnet, dass der Ne¬ benkern (CPU2, CPU3) Daten bereitstellt, welche in den Speicherbereich geschrieben werden sollen, wobei anhand einer in einem Konfigurationsspeicherbereich (CSSBreg) hinterlegten Konfiguration überprüft wird, ob eine Auto- risierung zum Schreiben der bereitgestellten Daten in den
Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) für den Nebenkern (CPU2, CPU3) vorliegt, wobei bei vorliegender Autorisierung das Schreiben der Daten in den Speicherbereich des Datenspeichers (RAM, FLASH, SMPUreg) mittels eines Speicherzugriffsmoduls (CSSB) erfolgt.
PCT/EP2016/080649 2015-12-15 2016-12-12 Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem WO2017102655A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP16816240.2A EP3391279B1 (de) 2015-12-15 2016-12-12 Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem
US15/780,510 US10606770B2 (en) 2015-12-15 2016-12-12 Microcontroller system and method for controlling memory access in a microcontroller system
CN201680071201.8A CN108369629A (zh) 2015-12-15 2016-12-12 微控制器系统和用于在微控制器系统中控制内存访问的方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP15465564 2015-12-15
EPEP15465564 2015-12-15
DE102016222691.6 2016-11-17
DE102016222691.6A DE102016222691A1 (de) 2015-12-15 2016-11-17 Mikrocontrollersystem und Verfahren zur Kontrolle von Speicherzugriffen in einem Mikrocontrollersystem

Publications (1)

Publication Number Publication Date
WO2017102655A1 true WO2017102655A1 (de) 2017-06-22

Family

ID=55069789

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/080649 WO2017102655A1 (de) 2015-12-15 2016-12-12 Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem

Country Status (4)

Country Link
US (1) US10606770B2 (de)
CN (1) CN108369629A (de)
DE (1) DE102016222691A1 (de)
WO (1) WO2017102655A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113496016A (zh) * 2020-04-08 2021-10-12 深圳市中兴微电子技术有限公司 一种内存的访问方法、系统级芯片和电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030200451A1 (en) * 2002-04-18 2003-10-23 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US20100005213A1 (en) * 2008-07-02 2010-01-07 International Business Machines Corporation Access Table Lookup for Bus Bridge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200813724A (en) * 2006-07-28 2008-03-16 Samsung Electronics Co Ltd Multipath accessible semiconductor memory device with host interface between processors
CN101246466B (zh) * 2007-11-29 2012-06-20 华为技术有限公司 多核系统中共享内存的管理方法和装置
US9116845B2 (en) * 2011-02-23 2015-08-25 Freescale Semiconductor, Inc. Remote permissions provisioning for storage in a cache and device therefor
CN102226895B (zh) * 2011-06-01 2013-05-01 展讯通信（上海）有限公司 协处理器和主处理器共享存储器的系统及访问方法
JP2014081819A (ja) * 2012-10-17 2014-05-08 Renesas Electronics Corp 情報処理装置
DE102013016114B3 (de) 2013-09-26 2015-02-05 Infineon Technologies Ag Bussystem und Verfahren für geschützte Speicherzugriffe
CN105302489B (zh) * 2015-10-30 2018-03-13 致象尔微电子科技（上海）有限公司 一种异构多核远程嵌入式存储器系统与方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030200451A1 (en) * 2002-04-18 2003-10-23 International Business Machines Corporation Control function employing a requesting master id and a data address to qualify data access within an integrated system
US20100005213A1 (en) * 2008-07-02 2010-01-07 International Business Machines Corporation Access Table Lookup for Bus Bridge

Also Published As

Publication number Publication date
DE102016222691A1 (de) 2017-06-22
CN108369629A (zh) 2018-08-03
US10606770B2 (en) 2020-03-31
US20180373649A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
EP3437012B1 (de) Verfahren, prozessor und gerät zur integritätsprüfung von nutzerdaten
DE102014201682A1 (de) Verfahren zur Koexistenz von Software mit verschiedenen Sicherheitsstufen in einem Multicore-Prozessorsystem
EP1101163B1 (de) Programmgesteuerte einheit
DE102014002181B4 (de) Chip und Verfahren zum Betreiben eines Chips
WO2014206695A1 (de) Datenspeichervorrichtung zum geschützten datenaustausch zwischen verschiedenen sicherheitszonen
DE10164415A1 (de) Verfahren und Anordnung zur Programmierung und Verifizierung von EEPROM-Pages sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE102016106871A1 (de) Steuervorrichtung und Verfahren zum Sichern von Daten
DE112016002785T5 (de) Elektronische Steuereinheiten für Fahrzeuge
EP1262856B1 (de) Programmgesteuerte Einheit
WO2016162144A1 (de) Verwaltung von schnittstellen in einem verteilten system
WO2017102655A1 (de) Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem
EP3566398B1 (de) Verfahren und halbleiterschaltkreis zum schützen eines betriebssystems eines sicherheitssystems eines fahrzeugs
DE102013209264A1 (de) Verfahren zum Betreiben eines Kommunikationsmoduls und Kommunikationsmodul
DE102013016114B3 (de) Bussystem und Verfahren für geschützte Speicherzugriffe
EP3391279A1 (de) Mikrocontrollersystem und verfahren zur kontrolle von speicherzugriffen in einem mikrocontrollersystem
WO2003027815A2 (de) Programmgesteuerte einheit
EP1894101A1 (de) Verfahren und vorrichtung zum überwachen eines unerlaubten speicherzugriffs einer rechenvorrichtung, insbesondere in einem kraftfahrzeug
EP4148605A1 (de) Ausführen von privilegierten operationen in einem container
WO2004042592A2 (de) Verfahren zur sicheren überprüfung eines speicherbereiches eines mikrocontrollers in einem steuergerät und steuergerät mit einem geschützten mikrocontroller
WO2008128710A1 (de) Steuervorrichtung für fahrzeuge
DE102022130951A1 (de) Steuerungsanordnung umfassend ein Steuergerät mit Fehlersuchschnittstellen und Verfahren zum Betreiben eines Steuergeräts
DE102021212594A1 (de) Verfahren zum Starten einer Speichereinheit einer Recheneinheit
DE102022211577A1 (de) Verfahren zum Zuweisen von Software-Paketen
DE102020208367A1 (de) Elektronische steuereinheit
DE102022109559A1 (de) Verarbeitung von Interrupts

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16816240

Country of ref document: EP

Kind code of ref document: A1