WO2017010708A1 - 캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치 - Google Patents

캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치 Download PDF

Info

Publication number
WO2017010708A1
WO2017010708A1 PCT/KR2016/006975 KR2016006975W WO2017010708A1 WO 2017010708 A1 WO2017010708 A1 WO 2017010708A1 KR 2016006975 W KR2016006975 W KR 2016006975W WO 2017010708 A1 WO2017010708 A1 WO 2017010708A1
Authority
WO
WIPO (PCT)
Prior art keywords
symbols
slot
mapping
res
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2016/006975
Other languages
English (en)
French (fr)
Inventor
윤찬호
고영조
신우람
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160081119A external-priority patent/KR20170007119A/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of WO2017010708A1 publication Critical patent/WO2017010708A1/ko
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path

Definitions

  • the present invention relates to a method and apparatus for transmitting high capacity feedback in a carrier aggregation based wireless communication cellular system.
  • a physical layer of a long term evolution (LTE) cellular network using carrier aggregation technology aggregates up to five carriers (ie, 100 MHz) based on a 20 MHz bandwidth to perform a response after signal transmission and signal processing. .
  • LTE long term evolution
  • the total bandwidth of the five carriers is relatively narrow compared to the specification of the 160 MHz band using current IEEE 802.11ac.
  • LTE is operated in an unlicensed band such as licensed assisted access (LAA)
  • LAA licensed assisted access
  • 5 GHz band there is a limit of increasing transmission capacity due to the limitation of 5 carriers.
  • LAA licensed assisted access
  • PCell primary cell
  • SCell secondary cell
  • the PCell transmits and receives important control information of all aggregated SCell carriers. For example, when the base station transmits signals to the terminal using five carriers, the terminal transmits (uplink transmission) responses corresponding to all five carriers only through the PCell (uplink transmission). .
  • the terminal may transmit ACK / NACK, channel state information (CSI), scheduling request, and the like.
  • the information transfer burden on the PCell is inevitably increased.
  • the maximum number of information bits for uplink transmission through physical uplink control channel (PUCCH) format 3 may be performed if spatial multiplexing is not applied. , 11 per subframe.
  • PUCCH physical uplink control channel
  • the problem to be solved by the present invention is to provide a method and apparatus for increasing the information transmission capacity.
  • a method is provided by a transmitter for transmitting feedback information through an uplink control channel.
  • the transmitting method of the transmitter may include modulating the feedback information into a plurality of symbols; Spreading the plurality of symbols using a spreading orthogonal sequence of length less than 5; And mapping the spread symbols to a plurality of resource elements.
  • the modulating may include adding first cyclic redundancy check (CRC) information to the feedback information to generate first information; Generating second information by applying tail biting convolutional channel coding (TBCC) and rate matching to the first information; And modulating the second information through at least one of quadrature phase shift keying (QPSK), phase shift keying (8-PSK), quadrature amplitude modulation (4-QAM), and 16-QAM to generate the plurality of symbols. It may include the step.
  • CRC cyclic redundancy check
  • TBCC tail biting convolutional channel coding
  • QPSK quadrature phase shift keying
  • 8-PSK phase shift keying
  • 4-QAM quadrature amplitude modulation
  • 16-QAM 16-QAM
  • the spread symbols may include a plurality of first symbols and a plurality of second symbols.
  • the mapping of the plurality of REs may include sequentially mapping the plurality of first symbols to remaining time domain symbols except for time domain symbols for a reference signal among a plurality of time domain symbols for a first slot; And sequentially mapping the plurality of second symbols to time domain symbols next to the time domain symbol to which the plurality of first symbols are mapped among the remaining time domain symbols.
  • the modulating may include grouping the plurality of symbols into a plurality of first symbol groups mapped to a plurality of PRBs for a first slot and a plurality of second symbol groups mapped to a plurality of PRBs for a second slot. It may include.
  • the mapping to the plurality of REs may include: allocating a plurality of first reference signals for the feedback information to some of the plurality of time domain symbols for a first slot; And assigning a plurality of second reference signals for the feedback information to some of the plurality of time domain symbols for the second slot.
  • a first spreading orthogonal sequence having a length of 4 among the spreading orthogonal sequences is [1 1 1 1], [1 -1 1 -1], [1 1 -1 -1], and [1 -1 -1] 1] may be at least one.
  • the mapping to the plurality of REs may include sequentially mapping the plurality of first symbols to a plurality of subcarriers for a first slot; And sequentially mapping the plurality of second symbols to subcarriers subsequent to the subcarrier to which the plurality of first symbols are mapped among the plurality of subcarriers for the first slot.
  • the first spreading orthogonal sequence having a length of 2 among the spreading orthogonal sequences may be at least one of [1 1] and [1 -1].
  • a method is provided by a transmitter for transmitting feedback information through an uplink control channel.
  • the transmitting method of the transmitter includes: modulating the feedback information into a plurality of first symbols through one of quadrature phase shift keying (QPSK) and quadrature amplitude modulation (4-QAM); Doubling the plurality of first symbols based on a spreading orthogonal sequence of length 2 to generate a plurality of second symbols; And mapping the plurality of second symbols to a plurality of resource elements (REs) based on a mapping order in which the frequency axis comes first and the time axis comes later.
  • QPSK quadrature phase shift keying
  • 4-QAM quadrature amplitude modulation
  • the plurality of REs may include a plurality of REs for a first slot and a plurality of REs for a second slot after the first slot.
  • the mapping to the plurality of REs may include: mapping a portion of the plurality of second symbols to a plurality of REs for a first time domain symbol among the plurality of REs for the first slot; And mapping another part of the plurality of second symbols to a plurality of REs for a second time domain symbol next to the first time domain symbol among a plurality of REs for the first slot.
  • the plurality of REs may include a plurality of first REs corresponding to a PRB for a first slot and a plurality of second REs corresponding to a PRB for a second slot next to the first slot.
  • the mapping of the plurality of REs may include: mapping at least one reference signal for the feedback information to a portion of the plurality of first REs; And mapping a part of the plurality of second symbols to the rest of the plurality of first REs based on the mapping order.
  • the modulating may include adding first cyclic redundancy check (CRC) information to the feedback information to generate first information; Generating second information by applying tail biting convolutional channel coding (TBCC) and rate matching to the first information; Modulating the second information through QPSK to generate the plurality of first symbols; And grouping the plurality of first symbols into a first symbol group mapped to a first slot and a second symbol group mapped to a second slot.
  • CRC cyclic redundancy check
  • TBCC tail biting convolutional channel coding
  • a method is provided by a transmitter for transmitting feedback information through an uplink control channel.
  • the transmitting method of the transmitter may include generating first information by applying a cyclic redundancy check (CRC) and tail biting convolutional channel coding (TBCC) to first feedback information larger than 22 bits of the feedback information; Generating a plurality of symbols by modulating the first information; And mapping the plurality of symbols to a plurality of resource elements.
  • CRC cyclic redundancy check
  • TBCC tail biting convolutional channel coding
  • the plurality of symbols may include a plurality of first symbols mapped to a first slot and a plurality of second symbols mapped to a second slot next to the first slot.
  • the mapping to the plurality of REs may include: applying a phase rotation to the plurality of first symbols; Applying a cyclic shift to the phase rotated symbols; And applying discrete Fourier transform (DFT) precoding to the cyclically shifted symbols.
  • DFT discrete Fourier transform
  • the terminal may deviate from the response for the carrier aggregation transmission having a limited number of carriers (eg, five) and may report a response for up to 32 carriers to the base station.
  • the present invention while using the same amount of resources as those used in the existing carrier aggregation transmission (with a limit of the number of carriers (for example, five)), it corresponds to approximately six times the existing information It is possible to transmit the information through the PUCCH which is an uplink control channel.
  • FIG. 1 is a diagram illustrating an LTE frame structure type in the FDD form.
  • FIG. 2 is a diagram illustrating a basic structure of an uplink physical resource block (PRB).
  • PRB uplink physical resource block
  • FIG. 3 is a diagram illustrating a useful resource region of a normal CP and a useful resource region of an extended CP in the FDD scheme.
  • 4 is a diagram illustrating an 8-bit CRC generator.
  • FIG. 5 is a diagram illustrating an input / output relationship between a tail biting convolutional channel coding (TBCC) unit.
  • TBCC tail biting convolutional channel coding
  • FIG. 6 is a diagram illustrating a rate matching unit.
  • FIG. 7A and 7B illustrate encoding and modulation of a 64-bit PUCCH transmission method based on an FDD scheme, a normal CP, and one DM-RS SC-FDMA symbol according to an embodiment of the present invention.
  • 8A and 8B illustrate encoding and modulation of a 64-bit PUCCH transmission method using two DM-RSs in a normal CP mode according to an embodiment of the present invention.
  • Equation 10 is applied according to an embodiment of the present invention.
  • 10A and 10B illustrate encoding and modulation of a 64-bit PUCCH transmission method for an extended CP based on FDD scheme according to an embodiment of the present invention.
  • 11A, 11B, and 11C are diagrams illustrating a 64-bit PUCCH transmission method for two PRBs and one DM-RS per slot, QPSK, and normal CP, according to an embodiment of the present invention. to be.
  • 12A, 12B, and 12C illustrate a 64-bit PUCCH transmission method for a case where two PRBs and two DM-RSs are used per slot, QPSK is used, and a normal CP is used, according to an embodiment of the present invention. to be.
  • 13A, 13B, and 13C illustrate a 64-bit PUCCH transmission method for a case in which two PRBs per slot are used, QPSK is used, and an extended CP is used according to an embodiment of the present invention.
  • Equation 11 is applied according to an embodiment of the present invention.
  • 25 is a diagram illustrating input and output relationships between a DFT unit and an IFFT unit included in a terminal according to an embodiment of the present invention.
  • FIG. 26 is a diagram illustrating a method of mapping a PUCCH to a frequency domain according to the number of PRBs used per slot according to an embodiment of the present invention.
  • FIG. 27 is a diagram illustrating a DAI mapping method for each CC for an FDD type according to an embodiment of the present invention.
  • FIG. 28 is a diagram illustrating a total and counter DAI mapping method for a TDD type according to an embodiment of the present invention.
  • 29 is a diagram illustrating a transmitter according to an embodiment of the present invention.
  • FIG. 30 is a diagram illustrating a receiver according to an embodiment of the present invention.
  • a terminal may be a mobile terminal, a mobile station, an advanced mobile station, a high reliability mobile station, a subscriber station, a portable device. It may also refer to a portable subscriber station, an access terminal, a user equipment (UE), or the like, and may include a terminal, a mobile terminal, a mobile station, an advanced mobile station, a high reliability mobile station, a subscriber station, and a mobile subscription. It may also include all or part of the functionality of a home station, access terminal, user equipment, and the like.
  • UE user equipment
  • a base station may include an advanced base station, a high reliability base station, a node B, an evolved node B, an eNodeB, an eNB, An access point, a radio access station, a base transceiver station, a mobile multihop relay (BSR) -BS, a relay station serving as a base station, and a base station It may also refer to a high reliability relay station, a repeater, a macro base station, a small base station, and the like, and may include a base station, an advanced base station, HR-BS, a Node B, an eNodeB, an access point, a wireless access station, a transceiver base station, and an MMR- It may include all or part of the functionality of a BS, repeater, high reliability repeater, repeater, macro base station, small base station, and the like.
  • 'A or B' may include 'A', 'B', or 'both A and B'.
  • Method and apparatus may belong to the physical layer of the LTE wireless mobile communication system, and specifically may be related to the configuration of the transmission signal of the terminal.
  • the terminal When a large number of downlink signals are transmitted by the base station in the form of carrier aggregation and the terminal receives the signal, the terminal transmits a response (eg acknowledgment) to the base station for the data aggregated for each carrier. Configure the link feedback signal.
  • a response eg acknowledgment
  • the structure of such an uplink feedback signal will be described.
  • a method of increasing information transmission capacity while occupying the same amount of PRB as the physical resource block (PRB) required by the PUCCH format 3, which is an existing LTE uplink control channel will be described.
  • FIG. 1 is a diagram illustrating an LTE frame structure type in the FDD form.
  • LTE includes frequency division duplexing (FDD) and time division duplexing (TDD), which are duplexing schemes.
  • FDD frequency division duplexing
  • TDD time division duplexing
  • FIG. 2 is a diagram illustrating a basic structure of an uplink physical resource block (PRB).
  • PRB uplink physical resource block
  • the uplink PRB of LTE may be defined as illustrated in FIG. 2.
  • the value is fixed to 12
  • k denotes the index of the subcarrier of the frequency
  • SC-FDMA symbol has the same transmission time as an orthogonal frequency division multiplexing (OFDM) symbol.
  • OFDM orthogonal frequency division multiplexing
  • SC-FDMA symbols may be allocated to one subframe and may be extended.
  • 12 SC-FDMA symbols may be allocated to one subframe.
  • PUCCH Physical uplink control channel
  • Types of formats for PUCCH transmission is six main (PUCCH format 1a, 1b, 2, 2a, 2b, 3), as shown in Table 1 (Supported PUCCH formats) below, the number of transmittable bits (M bit) Therefore, transmission formats are mainly divided.
  • PUCCH format Modulation scheme Number of bits per subframe, M bit One N / A N / A 1a Binary phase shift keying (BPSK) One 1b Quadrature phase shift keying (QPSK) 2 2 QPSK 20 2a QPSK + BPSK 21 2b QPSK + QPSK 22 3 QPSK 48
  • One of six types (PUCCH formats 1a, 1b, 2, 2a, 2b, and 3) is usually transmitted by the terminal through two PRBs (ie, one subframe).
  • the terminal receiving the downlink signal of the multi-band through the carrier aggregation transmits the feedback to the base station using the PUCCH format 3.
  • the transmission time point of the PUCCH format 3 is a fixed time rather than an adaptively scheduled time according to a situation, and the uplink transmission of the PUCCH format 3 is performed at a fixed time and a fixed frequency band.
  • 48 bits are modulated after channel coding is applied through PUCCH format 3, only 22 bits are actually useful information bits.
  • bit information is modulated into symbols and then mapped over two PRBs illustrated in FIG. Modulated symbols containing information are not mapped to all 168 resource elements (refer to a normal CP and one subframe). That is, when REs including a DM-RS or a demodulation reference signal (DMRS) are considered, 120 REs are provided in the case of a normal CP, and 120 REs are similarly provided in the case of an extended CP. The relationship between the actual useful RE will be described with reference to FIG. 3.
  • DMRS demodulation reference signal
  • FIG. 3 is a diagram illustrating a useful resource region of a normal CP and a useful resource region of an extended CP in the FDD scheme.
  • (a1) represents a useful resource region of a normal CP
  • (a2) represents a useful resource region of an extended CP.
  • each of slot 1 and slot 2 following slot 1 includes seven SC-FDMA symbols, and RS (reference signal) is transmitted in the second and sixth SC-FDMA symbols among the seven SC-FDMA symbols. The case is illustrated.
  • each of slot 1 and slot 2 includes six SC-FDMA symbols, and RS is transmitted in the fourth SC-FDMA symbol among the six SC-FDMA symbols.
  • tail-biting convolutional coding (TBCC) is applied.
  • 4 is a diagram illustrating an 8-bit CRC generator.
  • Equation 1 gCRC8 (D) represents a polynomial generating a CRC, and each of D, D 3 , D 4 , D 7 , and D 8 represents a point at which an XOR operation for binary operation is applied.
  • D 4 is the payload bit input bit a i value (0 or 1), the output value (0 or 1) of the fourth shift register (square box) of FIG. 4, and 8 of FIG. 4.
  • all of the shift registers of FIG. 4 may be initialized to binary bit 1.
  • There are two classification methods inverting all CRC bits, modulo 2 addition with C-RNTI).
  • the 'inverting all CRC bit' method inverts all CRC output bits to indicate scheduling request information.
  • the 'inverting all CRC bit' method may be expressed as in the following equation.
  • the 'modulo 2 addition with C-RNTI' method is a method of using a 16-bit radio network temporary identifier (RNTI) and a modulo 2 addition that a base station assigns to a terminal to display scheduling request information.
  • the UE maps the CRC bits to RNTI MSB 4 bits or RNTI LSB 4 bits, as shown in the following equation.
  • the terminal does not apply scrambling to the CRC bit as shown in the following equation.
  • the information to be transmitted by the device is generalized in the form of the following CRC is added to the TBCC unit.
  • M represents the amount of information to be transmitted (that is, payload size)
  • b k represents the input bits of the TBCC unit
  • a k represents information to be transmitted by the device (eg, the terminal)
  • a device eg, a terminal
  • M 64
  • CRC 8 bits 72 bits are finally determined as input bits of the TBCC unit.
  • FIG. 5 is a diagram illustrating an input / output relationship between a tail biting convolutional channel coding (TBCC) unit.
  • TBCC tail biting convolutional channel coding
  • the TBCC unit 20 receives a binary number b k , Outputs That is, the bits of three times the number of input bits are finally output.
  • each of G 0 , G 1 , and G 2 represents a result value when a modulo 2 addition operation is applied to binary values of a plurality of shift registers at a specific point.
  • G 0 modulo between input bit b k , the bit stored in shift register SH1b, the bit stored in shift register SH1c, the bit stored in shift register SH1e, and the bit stored in shift register SH1f. 2 Shows the result value when the addition operation is applied.
  • G 1 and G 2 are produced in a form similar to G 0 .
  • the output of the TBCC unit 20 is subjected to a rate matching unit, and receives an adjustment of a code rate.
  • FIG. 6 is a diagram illustrating a rate matching unit.
  • the rate matching unit 30 includes a subblock interleaver 31a, 31b, and 31c and a virtual circular buffer 32.
  • the virtual circular buffer 32 includes a bit collection unit 32a and a bit selection and pruning unit 32b.
  • Three bit streams output from the TBCC unit 20 Is converted into a single bit stream w k through the subblock interleavers 31a to 31c and the bit collector 32a.
  • bit stream e k is finally converted into a bit stream e k of the required length through bit selection and pruning of the bit selection & pruning unit 32b.
  • the inputs of the subblock interleavers 31a to 31c are It can be expressed as.
  • the row size of the matrix for interleaving Is Minimum integer that satisfies
  • the column size of the matrix for interleaving 32.
  • the final bit stream input to each subblock interleaver 31a to 31c Becomes In other words, Before As many dummy bits are added.
  • the matrix to which the dummy bit is added has the same form as the following matrix.
  • Permutation between columns is applied to the matrix to which the dummy bit is added, thereby creating a matrix having the following form.
  • the permutation patterns between columns may be defined as shown in Table 2 (Inter-column permutation pattern for sub-block interleaver).
  • C ⁇ CC_subblock is to be.
  • the outputs of the subblock interleavers 31a to 31c Where is the value representing the total number of elements in the matrix Is to be.
  • the length of the final stream w k input to the bit select & pruning section 32b is K w , to be.
  • the stream w k may be configured as in the following equation.
  • bit stream w k is finally input to the bit select & pruning unit 32b that satisfies the code rate and filters NULL bits.
  • the output of the bit select & pruning section 32b, e k satisfies the code rate.
  • the output bit stream is filtered and selected through the following process.
  • Equation 2 e (k) corresponds to the final bit stream e k .
  • the length E of the rate matching may be defined as 144, 192, or N in the case of a normal CP, and 120, 160, or N in the case of an extended CP.
  • N may be one of 120, 144, 160, and 192.
  • the output bit stream e k and the scrambling sequence c (i) are binary addition, which can be expressed as Equation 3 below.
  • Equation 3 i is an element index, Denotes a bit stream to which a binary addition with the scrambling sequence c (i) is applied, and e (i) corresponds to the bit stream e k .
  • the scrambling sequence c (i) may be generated through Equation 4 below.
  • the output of the scrambled bit stream through the scrambling sequence c (i) is subjected to interleaving of Equation 5 below.
  • Bits that have undergone the scrambling process and the interleaving process are mapped to resources through a modulation process and a spreading process.
  • the modulation process, spreading process, and resource mapping process vary depending on the bit length of the payload that the device (eg, terminal) intends to transmit.
  • FIG. 7A and 7B illustrate encoding and modulation of a 64-bit PUCCH transmission method based on an FDD scheme, a normal CP, and one DM-RS SC-FDMA symbol according to an embodiment of the present invention.
  • FIG. 7A and FIG. 7B illustrate a high capacity PUCCH transmission method for transmitting 64 bits.
  • the CRC process (S100), TBCC and rate matching process (S101), and the scrambling process (S102) illustrated in FIG. 7A are performed in the same or similar manner as described above with respect to CRC, TBCC, rate matching, scrambling, and interleaving. Can be.
  • 144 REs that is, one subframe for a time corresponding to one subframe 144 subcarriers
  • Equation 5 The output of the scrambled bit stream is subject to interleaving of equation (5).
  • the value of N in Equation 5 is 144 in the case of 8-PSK (phase shift keying) when the normal CP is applied and 192 in the case of 16-QAM (quadrature amplitude modulation). If extended CP is applied, the value of N is 120 for 8-PSK and 160 for 16-QAM.
  • the output of the scrambled bit stream is modulated via 8-PSK or 16-QAM (S103). Modulation mapping methods are shown in Table 3 (8-PSK modulation mapping) and Table 4 (16-QAM modulation mapping) below.
  • a total of 48 symbols are modulated via 8-PSK or 16-QAM.
  • 48 8-PSK symbols or 48 16-QAM symbols are divided into 4 symbol groups, as illustrated in FIG. 7B. Each symbol group includes 12 symbols. Two of the four symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols).
  • a common phase rotation of a cell-specific length is applied in the time domain (S104). After phase rotation is commonly applied to all 12 symbols in a symbol group, each symbol is a spreading factor for PUCCH. Is spread by three times (S105).
  • Equation 6 shows the process up until the application of discrete Fourier transform (DFT) pre-coding to a signal modulated through 8-PSK or 16-QAM.
  • DFT discrete Fourier transform
  • Equation 6 s (i) represents a symbol modulated via 8-PSK or 16-QAM based on Table 3 or Table 4.
  • Equation 6 Represents one PRB bandwidth and is defined as 12 in the LTE system.
  • n s represents a slot number
  • l represents an SC-FDMA symbol number (index).
  • Equation 6, 3.
  • Equation 6 Is Corresponds to.
  • Orthogonal cover code (OCC) sequences for spreading Table 5 (The orthogonal sequence) Can be defined as
  • w_noc () is N ⁇ PUCCH_SF is And e ⁇ j2 ⁇ / 3 is And e ⁇ j4 ⁇ / 3 is to be.
  • the spreading orthogonal sequence applied to Equation 6 is a sequence index n oc defined in Table 5 Selected by one of the selected spreading orthogonal sequences is used for spreading.
  • Common phase rotation applied on the frequency axis May be used as a cyclic shift value in the time domain.
  • a cyclic shift is applied in each SC-FDMA symbol level unit to each modulation symbol group corresponding to one PRB bandwidth (S106).
  • the application method of the cyclic shift is shown in Equation 7 below.
  • Equation 7 Denotes a symbol to which a cyclic shift is applied.
  • a cyclic shift allows up to 12 different uplink signals to be multiplexed and the multiplexed signals can be received by the base station. Cyclic shift also has the function of causing the uplink signal to generate minimal interference.
  • DFT precoding is applied to each modulation symbol group that has undergone the spreading process and the cyclic shift process as shown in Equation 8 below (S107).
  • Equation 8 P represents the number of antennas for PUCCH transmission.
  • IFFT inverse fast Fourier transform
  • the signal that has undergone the IFFT process is transmitted in the corresponding bandwidth (S109).
  • DM-RS demodulating the PUCCH signal
  • the reference signal is represented by Equation 9 and Table 6 below. Can be generated by
  • SC-FDMA type When a normal CP is used, four DM-RS (SC-FDMA type) signals exist in one subframe, and when an extended CP is used, two DM-RS (SC- in one subframe) are used. FDMA type) signal is present.
  • u is a UE-specific value
  • the base station informs the terminal of the selected value as a value for having low interference between the terminals.
  • Reference signal 3 corresponds to RS (can be represented by DM-RS) and is transmitted in a bandwidth corresponding to one PRB through an IFFT process (S109).
  • 7B shows a reference signal Is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2.
  • 8A and 8B illustrate encoding and modulation of a 64-bit PUCCH transmission method using two DM-RSs in a normal CP mode according to an embodiment of the present invention.
  • PUCCH transmission may be configured as illustrated in FIGS. 8A and 8B.
  • a device eg, a terminal
  • the PUCCH is transmitted through a process similar to that of the embodiment of FIGS. 7A and 7B.
  • the CRC process (S120), the TBCC and rate matching process (S121), and the scrambling and interleaving process (S122) illustrated in FIG. 8A are the same as or similar to those described above.
  • the output of the TBCC is converted to 120 bits (for 8-PSK) or 160 bits (for 16-QAM) via rate matching.
  • Equation 5 The output of the scrambled bit stream is subject to interleaving of equation (5).
  • the value of N in Equation 5 is 120 in case of 8-PSK and 160 in case of 16-QAM when a normal CP or extended CP is set.
  • 40 modulation symbols are generated (S123). 40 modulation symbols are divided into four symbol groups. Each symbol group includes 10 modulation symbols. Two of the four symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols).
  • the frequency axis is not limited to one subcarrier, but symbols may be allocated over two subcarriers.
  • the base station requires RS (eg, a DeModulation Reference Signal (DM-RS)) to perform channel estimation.
  • RS eg, a DeModulation Reference Signal (DM-RS)
  • the DM-RS represents a frequency domain symbol generated using Equation 9.
  • the reference signal is transmitted through the 2nd and 6th symbols of the 7 SC-FDMA symbols of slot 1 and is transmitted through the 2nd and 6th symbols of the 7 SC-FDMA symbols of slot 2 (S130). ).
  • Equation 10 may be applied to the embodiment of FIGS. 8A and 8B.
  • Equation 10 represents a process up until immediately before DFT precoding is applied to a signal modulated by 8-PSK or 16-QAM modulation.
  • RE mapping is based on equation (10).
  • Equation 10 is applied according to an embodiment of the present invention.
  • the vertical axis is the frequency axis and the horizontal axis is the time axis.
  • the spreading of the transmission signal in the time domain is performed before the transmission signal is spread in the frequency domain. That is, the transmission signal is spread in the order of the time axis and the frequency axis. In FIG. 9, the frequency increases downward with respect to the frequency axis.
  • a set of three symbols (eg, ⁇ w (0) s (0), w (1) s (0), w (2) s (0)), ⁇ w (0) s (1), w (1) s (1), w (2) s (1) ⁇ , etc.) represent three symbols to which spreading is applied by the process S125 in FIG. 8B.
  • ⁇ w (0) s (0), w (1) s (0), w (2) s (0) ⁇ are the SC-FDMA symbols 0, 2, and 3 of the first subcarrier.
  • Sequentially mapped to the three REs corresponding to ⁇ w (0) s (1), w (1) s (1), w (2) s (1) ⁇ are SC-FDMA symbols 4 of the first subcarrier.
  • symbols w (0) s (0), symbols w (1) s (0), and symbols w (2) s (0) each represent SC-FDMA symbols 0, 2, and 3, respectively.
  • symbols w (0) s (2), symbols w (1) s (2), and symbols w (2) s (2), respectively, are SC-FDMA symbols 2, 3, and 4
  • symbol w (0) s (20), symbol w (1) s (20), and symbol w (2) s (20) may each be mapped to SC-FDMA symbols # 7, # 9, And number 10, respectively.
  • w () is Corresponds to.
  • 10A and 10B illustrate encoding and modulation of a 64-bit PUCCH transmission method for an extended CP based on FDD scheme according to an embodiment of the present invention.
  • a process similar to the process illustrated in FIGS. 8A and 8B may be performed. That is, as illustrated in FIGS. 10A and 10B, the coding process, the rate matching process, the modulation process, and the DFT precoding process are performed similarly to the embodiment of FIGS. 8A and 8B.
  • the CRC process (S140), TBCC and rate matching process (S141), the scrambling and interleaving process (S142), and the modulation process (S143) illustrated in FIG. 10A are each S120, S121, S122, and S123 of FIG. 8A. Similar to each of the processes.
  • each of the signal transmission processes S150 is similar to each of S124, S125, S126, S127, S128, S129, and S130 illustrated in FIG. 8B.
  • 10A and 10B differ from the embodiment of FIGS. 8A and 8B in that only one reference signal is transmitted per slot.
  • FIG. 10B a case where an RS is transmitted through a fourth symbol of six SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among six SC-FDMA symbols in slot 2 is illustrated.
  • 11A, 11B, and 11C are diagrams illustrating a 64-bit PUCCH transmission method for two PRBs and one DM-RS per slot, QPSK, and normal CP, according to an embodiment of the present invention. to be.
  • PUCCH transmission may be configured as illustrated in FIGS. 11A, 11B, and 11C.
  • the interleaving process is performed after the TBCC process, the rate matching process, and the scrambling process.
  • the interleaving process may be expressed as follows.
  • Equation 5 The output of the scrambled bit stream is subject to interleaving of equation (5).
  • the value of N in Equation 5 is 192 in the case of normal CP and 160 in the case of extended CP.
  • the CRC process (S160), TBCC and rate matching process (S161), the scrambling and interleaving process (S162), and the modulation process (S163) illustrated in FIG. 11A are each S100 process, S101 process, S102 process, and S103 of FIG. 7A. Similar to each of the processes. However, in step S163, instead of higher order modulation, a QPSK (or 4-QAM) modulation scheme defined in Table 7 may be used.
  • each of the transmission process S169 is similar to each of the S104 process, the S105 process, the S106 process, the S107 process, the S108 process, and the S109 process illustrated in FIG. 7B.
  • the 96 symbols modulated by the S163 process are divided into eight symbol groups. Each symbol group includes 12 symbols. Four of the eight symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols). Specifically, two of the four symbol groups corresponding to slot 1 correspond to (mapped) one of the two PRBs for slot 1 (FIG. 11B), and the remaining two symbol groups are two PRBs for slot 1 Corresponds to the other one of (mapped) (FIG. 11C). Similarly, two of the four symbol groups corresponding to slot 2 correspond to (mapped) one of the two PRBs for slot 2 (FIG. 11B), and the remaining two symbol groups are of the two PRBs for slot 2 Corresponds to the other one (mapped) (FIG. 11C).
  • 11B and 11C illustrate an example in which an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2.
  • 12A, 12B, and 12C illustrate a 64-bit PUCCH transmission method for a case where two PRBs and two DM-RSs are used per slot, QPSK is used, and a normal CP is used, according to an embodiment of the present invention. to be.
  • the PUCCH is the same as that of the embodiment of FIGS. 11A, 11B, and 11C. It is sent through a similar process.
  • the RE is insufficient in comparison with an embodiment in which one RS is transmitted per slot (e.g., FIGS. 11A to 11C). Only 80 modulated QPSK symbols are transmitted, not 96 QPSK symbols.
  • the 160 bits output through the rate matching are interleaved. Specifically, the output of the scrambled bit scrim is subjected to the interleaving of Equation 5.
  • the value of N in Equation 5 is 160 in the case of a normal CP or an extended CP.
  • the CRC process (S180), the TBCC and rate matching process (S181), the scrambling and interleaving process (S182), and the modulation process (S183) illustrated in FIG. 12A are each S160, S161, S162, and Similar to each of the S163 process.
  • each of the transmission process S190 is similar to each of the S164 process, the S165 process, the S166 process, the S167 process, the S168 process, and the S169 process illustrated in FIGS. 11B and 11C.
  • the resource mapping process S186 is similar to the process S126 illustrated in FIG. 8B.
  • another method may be considered. Specifically, a method of spreading symbols by spreading the REs of various combinations of SC-FDMA symbols and utilizing OCC groups in all possible cases, and mapping unit bundles of OCC number of spreaded symbols to the REs (eg , The method illustrated in FIG. 9) may be applied to a process S186.
  • the 80 symbols modulated by the S183 process are divided into 8 symbol groups. Each symbol group includes ten symbols. Four of the eight symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols). Specifically, two of the four symbol groups corresponding to slot 1 correspond to one of two PRBs for slot 1 (FIG. 12B), and the remaining two symbol groups are assigned to the other of the two PRBs for slot 1. Corresponding (FIG. 12C). Similarly, two of the four symbol groups corresponding to slot 2 correspond to one of the two PRBs for slot 2 (FIG. 12B), and the remaining two symbol groups correspond to the other of the two PRBs for slot 2 (FIG. 12C).
  • RS is transmitted on the second and sixth symbols of the seven SC-FDMA symbols of slot 1 and transmitted on the second and sixth symbols of the seven SC-FDMA symbols of slot 2. The case is illustrated.
  • 13A, 13B, and 13C illustrate a 64-bit PUCCH transmission method for a case in which two PRBs per slot are used, QPSK is used, and an extended CP is used according to an embodiment of the present invention.
  • a process similar to the process illustrated in FIGS. 12A to 12C may be performed. That is, as illustrated in FIGS. 13A to 13C, a coding process, a rate matching process, a modulation process, and a DFT precoding process may be performed similarly to the embodiment of FIGS. 12A to 12C.
  • the number of SC-FDMA symbols transmitted per slot is limited to 5 and only one DM-RS is transmitted per slot, which is different from the embodiments of FIGS. 12A to 12C.
  • the CRC process (S200), the TBCC and rate matching process (S201), the scrambling and interleaving process (S202), and the modulation process (S203) illustrated in FIG. 13A are each S180, S181, S182, and Similar to each of the S183 process.
  • the 80 symbols modulated by the S203 process are divided into 8 symbol groups. Each symbol group includes ten symbols. Four of the eight symbol groups correspond to slot 1 (containing six SC-FDMA symbols) and the rest correspond to slot 2 (containing six SC-FDMA symbols). Specifically, two of the four symbol groups corresponding to slot 1 correspond to one of two PRBs for slot 1 (FIG. 13B), and the remaining two symbol groups are assigned to the other of the two PRBs for slot 1. (Fig. 13C). Similarly, two of the four symbol groups corresponding to slot 2 correspond to one of the two PRBs for slot 2 (FIG. 13B), and the remaining two symbol groups correspond to the other of the two PRBs for slot 2 (FIG. 13C).
  • 13B and 13C illustrate an example in which an RS is transmitted through a fourth symbol of six SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among six SC-FDMA symbols in slot 2.
  • w_noc () is N ⁇ PUCCH_SF is to be.
  • Equation 5 The value of N in Equation 5 is 144 in the case of normal CP.
  • Equation 11 may be applied to the embodiment of FIGS. 14A to 14C.
  • Equation 11 The spreading orthogonal sequence applied to Equation 11 is selected by one of the sequence indices n oc defined in Table 8, and the selected spreading orthogonal sequence is used for spreading. Equation 11 shows the process up until the DFT precoding is applied to the QPSK modulated signal. RE mapping is based on equation (11).
  • the CRC process (S220), the TBCC and rate matching process (S221), the scrambling and interleaving process (S222), and the modulation process (S223) illustrated in FIG. 14A are respectively S180, S181, S182, and Similar to each of the S183 process. However, 144 bits are output by step S221 and 72 symbols are output by step S223.
  • the phase rotation process S224 is similar to each of the processes S184, S185, S186, S187, S188, S189, and S190 illustrated in FIGS. 12B and 12C.
  • the 72 symbols modulated by the S223 process are divided into 8 symbol groups. Each symbol group includes nine symbols. Four of the eight symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols). Specifically, two of the four symbol groups corresponding to slot 1 correspond to one of two PRBs for slot 1 (FIG. 14B), and the remaining two symbol groups are assigned to the other of the two PRBs for slot 1. (Fig. 14C). Similarly, two of the four symbol groups corresponding to slot 2 correspond to one of the two PRBs for slot 2 (FIG. 14B), and the remaining two symbol groups correspond to the other of the two PRBs for slot 2 (FIG. 14C).
  • RS may be generated using Equation (9).
  • 14B and 14C illustrate an example in which an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2.
  • Equation 11 illustrated in FIG. 15 is similar to the embodiment of FIG. 9.
  • spreading the transmission signal in the time domain is performed before spreading the transmission signal in the frequency domain. That is, the transmission signal is spread in the order of the time axis and the frequency axis. In FIG. 15, the frequency increases downward with respect to the frequency axis.
  • symbol w (0) s (0), symbol w (1) s (0), symbol w (2) s (0), and symbol w (3) s (0) are each SC-FDMA symbols.
  • symbols w (0) s (2), symbols w (1) s (2), symbols w (2) s (2), and Each of the symbols w (3) s (2) may be mapped to SC-FDMA symbols 2, 4, 5, and 6, respectively, and symbols w (0) s (18) and symbol w (1) s
  • Each of (18), symbols w (2) s (18), and w (3) s (18) may be mapped to SC-FDMA symbols 7, 8, 9, and 11, respectively.
  • the PUCCH may be transmitted as in the embodiment of FIGS. 16A to 16C.
  • the following Equation 12 is applied instead of Equation 11.
  • the output of the scrambled bit stream is subjected to interleaving of Equation 5.
  • the value of N in Equation 5 is 120 in the case of a normal CP or an extended CP.
  • Equation 12 shows a process until the DFT precoding is applied to a signal to which interleaving, QPSK modulation, and spreading are applied.
  • RE mapping is based on equation (12).
  • the CRC process (S240), the TBCC and rate matching process (S241), the scrambling and interleaving process (S242), and the modulation process (S243) illustrated in FIG. 16A are respectively S180, S181, S182, and Similar to each of the S183 process. However, 120 bits are output by the S241 process, and 60 symbols are output by the S243 process.
  • each signal transmission process S250 is similar to each of processes S184, S185, S186, S187, S188, S189, and S190 illustrated in FIGS. 12B and 12C.
  • the 60 symbols modulated by the S243 process are divided into 4 symbol groups. Each symbol group contains 15 symbols. Two of the four symbol groups correspond to slot 1 (containing seven SC-FDMA symbols) and the rest correspond to slot 2 (containing seven SC-FDMA symbols). Specifically, one of the two symbol groups corresponding to slot 1 corresponds to one of the two PRBs for slot 1 (FIG. 16B), and the other one symbol group corresponds to the other of the two PRBs for slot 1 (FIG. 16C). Similarly, one of the two symbol groups corresponding to slot 2 corresponds to one of the two PRBs for slot 2 (FIG. 16B) and the other one symbol group corresponds to the other of the two PRBs for slot 2 (FIG. 16C).
  • RS is transmitted on the second and sixth symbols of the seven SC-FDMA symbols of slot 1
  • RS is transmitted on the second and sixth symbols of the seven SC-FDMA symbols of slot 2. The case is illustrated.
  • the number of DM-RSs transmitted per slot is different from the number of DM-RSs transmitted per slot in the embodiments of FIGS. 16A to 16C.
  • the signal that has undergone the resource mapping process is mapped to the SC-FDMA symbol n which finally transmits data and transmitted.
  • the CRC process (S260), TBCC and rate matching process (S261), the scrambling and interleaving process (S262), and the modulation process (S263) illustrated in FIG. 17A are each of steps S240, S241, S242, and S242 of FIG. Similar to each S243 process.
  • the signal transmission process S270 is similar to each of the processes S244, S245, S246, S247, S248, S249, and S250 illustrated in FIGS. 16B and 16C.
  • the 60 symbols modulated by the S263 process are divided into 4 symbol groups. Each symbol group contains 15 symbols. Two of the four symbol groups correspond to slot 1 (containing six SC-FDMA symbols) and the rest correspond to slot 2 (containing six SC-FDMA symbols). Specifically, one of the two symbol groups corresponding to slot 1 corresponds to one of the two PRBs for slot 1 (FIG. 17B), and the other one symbol group corresponds to the other of the two PRBs for slot 1 (FIG. 17C). Similarly, one of the two symbol groups corresponding to slot 2 corresponds to one of the two PRBs for slot 2 (FIG. 17B) and the other one symbol group corresponds to the other of the two PRBs for slot 2 (FIG. 17C).
  • 17B and 17C illustrate an example in which an RS is transmitted through a fourth symbol of six SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among six SC-FDMA symbols in slot 2.
  • a coding process As illustrated in FIGS. 18A and 18B, a coding process, a rate matching process, a modulation process, and a DFT precoding process are performed.
  • w_noc () is N ⁇ PUCCH_SF is to be.
  • the interleaving process is performed after the TBCC process, the rate matching process, and the scrambling process.
  • the output of the scrambled bit stream is subjected to interleaving of Equation 5.
  • the value of N in Equation 5 is 144 in the case of normal CP.
  • the output of the interleaved bit stream is then modulated with the QPSK symbol s ().
  • RE mapping and spreading based on Equation 13 below are applied to the QPSK symbols s (), and the symbols that have undergone resource mapping are finally mapped and transmitted to the SC-FDMA symbol n.
  • the CRC process (S280), the TBCC and rate matching process (S281), the scrambling and interleaving process (S282), and the modulation process (S283) illustrated in FIG. 18A are each S220 process, S221 process, S222 process, and Similar to each S223 process.
  • the 72 symbols modulated by the S283 process are divided into 6 symbol groups. Each symbol group includes 12 symbols. Three of the six symbol groups correspond to slot 1 (containing seven SC-FDMA symbols), and the rest correspond to slot 2 (containing seven SC-FDMA symbols).
  • 18B illustrates an example in which an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2.
  • the output of the scrambled bit stream is subjected to interleaving of Equation 5.
  • the value of N in Equation 5 is 120 in the case of a normal CP or an extended CP.
  • the QPSK modulated symbol is subjected to an RE mapping process based on Equation 14 below.
  • the CRC process (S300), TBCC and rate matching process (S301), the scrambling and interleaving process (S302), and the modulation process (S303) illustrated in FIG. 19A are respectively the S280 process, the S281 process, the S282 process, and the process of FIG. Similar to each of the S283 processes. However, 120 bits are output by the process S301 and 60 symbols are output by the process S303.
  • phase rotation process (S304), the spreading process (S305), the resource mapping process (S306), the cyclic shift process (S307), the DFT process (S308), the IFFT process (S309), and the SC-FDMA illustrated in FIG. 19B
  • Each signal transmission process S310 after symbol generation is similar to each of S284, S285, S286, S287, S288, S289, and S290 illustrated in FIG. 18B.
  • two RSs are transmitted per slot.
  • the 60 symbols modulated by the S303 process are divided into 6 symbol groups. Each symbol group includes ten symbols. Three of the six symbol groups correspond to slot 1 (containing seven SC-FDMA symbols), and the rest correspond to slot 2 (containing seven SC-FDMA symbols).
  • 19B illustrates an example in which an RS is transmitted through 2nd and 6th symbols of 7 SC-FDMA symbols of slot 1 and is transmitted through 2nd and 6th symbols of 7 SC-FDMA symbols of slot 2. It is.
  • a device eg, a terminal
  • 64 information payload bits to be transmitted by a device may be transmitted using one PRB per slot.
  • a device eg, a terminal
  • FIGS. 20A and 20B illustrate a process in which one PRB is used per slot to map a QPSK modulation symbol to one subframe.
  • an interleaving process is performed. Specifically, the output of the scrambled bit stream is subjected to the interleaving of Equation 5.
  • the value of N in Equation 5 is 144 in the case of normal CP.
  • Interleaved rate matching output is modulated via QPSK.
  • Equation 15 shows a process until the DFT precoding is applied to the signal to which QPSK modulation and spreading are applied.
  • the CRC process (S320), the TBCC and rate matching process (S321), the scrambling and interleaving process (S322), and the modulation process (S323) illustrated in FIG. 20A are each performed by the process S280, process S281, process S282, and process S282 of FIG. Similar to each of the S283 processes. However, 64 bits are input in step S320 to output 72 bits, 144 bits are output in step S321, and 72 symbols are output in step S323. In some cases, the scrambling and interleaving process S322 may be skipped.
  • the signal transmission process S330 is similar to each of the S284 process, the S285 process, the S286 process, the S287 process, the S288 process, the S289 process, and the S290 process illustrated in FIG. 18B.
  • spreading is not limited to a plurality of SC-FDMAs but is limited to one SC-FDMA symbol.
  • the phase rotation process S324 may be skipped. Used in the process S325 of Figure 20b Is to be.
  • DFT precoding is applied (S328).
  • the 72 symbols modulated through the S323 process are divided into two symbol groups. Each symbol group contains 36 symbols. One of the two symbol groups corresponds to slot 1 (containing seven SC-FDMA symbols), and the other corresponds to slot 2 (containing seven SC-FDMA symbols).
  • 20B illustrates an example in which an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2.
  • FIG. 20C when a region is divided into time and frequency, a process of mapping a bundle unit of six symbols to which spreading is applied is sequentially mapped to the frequency axis and then mapped to the time axis is illustrated. That is, FIG. 20C shows the final equation 15 It shows the mapping process for.
  • n is the time axis SC-FDMA symbol index
  • i is the frequency axis subcarrier index.
  • ⁇ w (0) s (0), w (0) s (1), ..., w (0) s (5) ⁇ are assigned to the first six subcarriers of the 12 subcarriers of the SC-FDMA symbol 0.
  • Mapped and ⁇ w (1) s (0), w (1) s (1), ..., w (1) s (5) ⁇ are the remaining 6 subcarriers out of the 12 subcarriers of SC-FDMA symbol 0. Is mapped to.
  • an interleaving process is performed. Specifically, the output of the scrambled bit stream is subjected to the interleaving of Equation 5.
  • the value of N in Equation 5 is 132 in the case of a normal CP.
  • Interleaved rate matching output is modulated via QPSK.
  • the CRC process (S340), TBCC and rate matching process (S341), the scrambling and interleaving process (S342), and the modulation process (S343) illustrated in FIG. 21A are respectively S320 process, S321 process, S322 process, and Similar to each of the S323 process. However, 66 bits are output by the S341 process and 66 symbols are output by the S343 process. In some cases, the scrambling and interleaving process S322 may be skipped.
  • phase rotation process S344, the spreading process S345, the resource mapping process S346, the cyclic shift process S347, the DFT process S348, the IFFT process S349, and the SC-FDMA illustrated in FIG. 21B Each signal transmission process (S350) after symbol generation is similar to each of S324, S325, S326, S327, S328, S329, and S330 illustrated in FIG. 20B. However, in the embodiment of FIGS. 21A and 21B, the total number of transmitted symbols is 66. In some cases, the phase rotation process S324 may be skipped. Used in the process of S345 of Figure 21b Is to be.
  • the 66 symbols modulated by the S343 process are divided into two symbol groups.
  • the first symbol group includes 36 symbols and the second symbol group includes 30 symbols.
  • One of the two symbol groups corresponds to slot 1 (containing seven SC-FDMA symbols), and the other corresponds to slot 2 (containing seven SC-FDMA symbols).
  • FIG. 21B a case where an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2 is illustrated.
  • the last SC-FDMA symbol in slot 2 is then allocated for SRS signal transmission.
  • Signals having undergone the process based on Equations 5 and 15 are mapped to the REs of the SC-FDMA symbol n for transmitting data and transmitted.
  • the mapping process of FIG. 20C may be similarly applied to the embodiment of FIGS. 22A and 22B.
  • the CRC process (S360), TBCC and rate matching process (S361), the scrambling and interleaving process (S362), and the modulation process (S363) illustrated in FIG. 22A are respectively S340 process, S341 process, S342 process, and Similar to each S343 process.
  • phase rotation process S364
  • spreading process S365
  • resource mapping process S366
  • cyclic shift process S367
  • DFT process S368
  • IFFT process S369
  • SC-FDMA SC-FDMA
  • the 60 symbols modulated by the S363 process are divided into two symbol groups. Each symbol group contains 30 symbols. One of the two symbol groups corresponds to slot 1 (containing five SC-FDMA symbols) and the other corresponds to slot 2 (containing five SC-FDMA symbols).
  • FIG. 22B a case in which an RS is transmitted through a fourth symbol of six SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among six SC-FDMA symbols in slot 2 is illustrated.
  • the spreading process is not performed after QPSK modulation.
  • the spreading process is not performed after the QPSK modulation.
  • Equation 5 The output of the scrambled bit stream is subjected to interleaving of Equation 5.
  • the value of N in Equation 5 is 288 in the case of a normal CP.
  • Interleaved rate matching output is modulated via QPSK.
  • Equation 17 shows the process up until the DFT precoding is applied to the QPSK modulated signal.
  • the CRC process (S380), TBCC and rate matching process (S381), the scrambling and interleaving process (S382), and the modulation process (S383) illustrated in FIG. 23A are each S320 process, S321 process, S322 process, and FIG. Similar to each of the S323 process.
  • 128 bits are input in step S380 to output 130 bits
  • 288 bits are output in step S381
  • 144 symbols are output in step S383.
  • each of the phase rotation process S384, the cyclic shift process S386, the DFT process S387, the IFFT process S388, and the signal transmission process S389 after generating the SC-FDMA symbol are illustrated in FIG. 20B.
  • the 144 symbols modulated by the S383 process are divided into two symbol groups. Each symbol group contains 72 symbols. One of the two symbol groups corresponds to slot 1 (containing seven SC-FDMA symbols), and the other corresponds to slot 2 (containing seven SC-FDMA symbols).
  • FIG. 23B a case in which an RS is transmitted through a fourth symbol of seven SC-FDMA symbols in slot 1 and is transmitted through a fourth symbol among seven SC-FDMA symbols in slot 2 is illustrated.
  • Equation 5 The output of the scrambled bit stream is subjected to interleaving of Equation 5.
  • the value of N in Equation 5 is 240 in the case of a normal CP.
  • Interleaved rate matching output is modulated via QPSK.
  • Equation 18 The RE mapping based on Equation 18 below is applied to the modulation symbols. Equation 18 shows the process up until the DFT precoding is applied to the QPSK modulated signal.
  • the phase rotation process (S404), the resource mapping process (S405), the cyclic shift process (S406), the DFT process (S407), the IFFT process (S408), and the signal transmission process after SC-FDMA symbol generation ( S409) are each similar to the S384 process, S385 process, S386 process, S387 process, S388 process, and S389 process illustrated in FIG. 23B.
  • the resource mapping process S405 is based on Equation 18, and two RSs are transmitted per slot.
  • 120 symbols modulated by the S403 process are divided into two symbol groups. Each symbol group contains 60 symbols. One of the two symbol groups corresponds to slot 1 (containing seven SC-FDMA symbols), and the other corresponds to slot 2 (containing seven SC-FDMA symbols).
  • 24B illustrates an example in which an RS is transmitted through 2nd and 6th symbols of 7 SC-FDMA symbols of slot 1 and is transmitted through 2nd and 6th symbols of 7 SC-FDMA symbols of slot 2. It is.
  • the ai value which is the bit size of the payload
  • having a size other than 64 bits may be similarly applied.
  • Equation 10 to 18 may be replaced by Equation 19 below.
  • Equation 19 Is Depending on the value of, use one of Tables 5, 8, and 9.
  • 25 is a diagram illustrating input and output relationships between a DFT unit and an IFFT unit included in a terminal according to an embodiment of the present invention.
  • the terminal U100 includes a modulator U110, a DFT unit U120a and U120b, an IFFT unit U130, a pulse shaping unit U140, a digital-to-analog signal conversion and an RF (radio frequency) unit U150, And an antenna U160.
  • the modulator U110 applies the above-described CRC, coding, rate matching, and modulation to a k , which is a bit stream to be transmitted by the terminal U100 through the PUCCH. Through this, the modulator U110 Is output to the DFT unit U120a.
  • the DFT unit U120a The above-described DFT precoding is applied. Through this, the DFT unit U120a Is output to the IFFT unit U130. DFT precoded signal Is mapped to a frequency band for input of the IFFT unit U130 and a designated OFDM (or SC-FDMA) symbol number (ie, (k, l)).
  • OFDM or SC-FDMA
  • the pulse shaping unit U140 applies parallel-to-serial conversion, CP insertion, and pulse shaping to the signal output from the IFFT unit U130.
  • the RF unit U150 applies a digital signal-to-analog conversion and an RF conversion to the signal output from the pulse shaping unit U140.
  • the PUCCH signal is multiplexed (frequency multiplexed) with a signal of another channel (eg, PUSCH).
  • the multiplexed signal is transmitted through the antenna U160 in the form of a single carrier via the IFFT unit U130.
  • FIG. 26 is a diagram illustrating a method of mapping a PUCCH to a frequency domain according to the number of PRBs used per slot according to an embodiment of the present invention.
  • n PRB represents an index of a plurality of frequency blocks resulting from dividing the total system bandwidth by one PRB. Specifically, n PRB represents the index from the low frequency block to the high frequency block.
  • the various payload bits a i described above are determined by the base station.
  • the base station informs the terminal of the determined payload bit a i .
  • a method (method M100, M110, M120) for determining payload bit a i will be described. At least one of the methods M100 to M120 may be used.
  • the reason of 4 bits per carrier is that in case of TDD, 1 bit of ACK / NACK for up to 4 DCIs (downlink control information) per CC is considered.
  • the method M110 is a method of determining the payload bit a i based on the number of activated CCs among the total CCs allocated by the RRC setting including the carrier aggregation function.
  • Method M110 is similar to method M100, but differs from method M100 in that method M110 considers DCI of the number of activated CCs. That is, in method M110, ACK / NACK of de-activated CC is not taken into account.
  • Method M120 is a method in which a base station informs a user equipment of a DCI of a CC actually scheduled among CCs activated by an RRC configuration including a carrier aggregation function through a downlink. That is, the base station determines the actual CC to be used out of the total possible CC, and then records the schedule information in the downlink control information (DCI) of each CC and transmits to the terminal through the downlink.
  • the terminal receives the DCI through the downlink for each CC.
  • the UE informs the base station of n ACK / NACK through the uplink.
  • the number of DCIs for each CC successfully received by the UE may be different from the total number of DCIs transmitted by the actual base station.
  • a method of inferring the total number of DCIs transmitted by the actual base station and informing the base station by determining that the terminal is equal to the sum of total DCIs transmitted by the actual base station will be described.
  • the total number of downlink assignment indexes (DAI) in the DCI information is counted, and the payload bit a i is determined based on the counted value.
  • the method M120 will be described in detail with reference to FIGS. 27 and 28.
  • FIG. 27 is a diagram illustrating a CC-specific DAI mapping method (hereinafter, referred to as a 'first DAI mapping method') for an FDD type according to an embodiment of the present invention.
  • FIG. 27 exemplifies a case where the total CCs allocated by activation of the SCell (CC) after the RRC setup is 13 (CC1 to CC13).
  • the CRC output expressed corresponding to the number of CCs actually transmitted is shown in Table 10 below. For example, as shown in FIG. 27, when nine CCs are actually used and transmitted, the CRC output value is 11011100. This value is actually bit reversed by the base station to form 00111011. As shown in FIG. 27, 00111011 is divided into 2 bits for four CCs (CC1, CC2, CC4, and CC5) and mapped to the DAI. The DAI is included in the DCI and transmitted to the terminal through downlink.
  • the CRC bit 8 bits (eg, 00111011) transmitted in reversed bit order are referred to as total DAI.
  • the remaining five CCs (eg, CC7, CC9, CC10, CC12, and CC13) for which transmission is valid are recorded in the DAI in the form of increasing the 2-bit counter value in the order of the number of CCs to be transmitted. That is, as the index for n CCs (or DCIs) increases, the 2-bit counter for n CCs (or DCIs) increases (eg, 00-> 01-> 10-> 11-> 00).
  • DAI values (eg, 0001101100) transmitted over n CCs (eg, CC7, CC9, CC10, CC12, and CC13) are referred to as a counter DAI area.
  • FIG. 27 illustrates a case where only 9 base stations (CC1, CC2, CC4, CC5, CC7, CC9, CC10, CC12, and CC13) of 13 activated CCs transmit data to the UE.
  • CCs CC1, CC2, CC4, and CC5
  • DAI the reversed CRC output bit through DAI
  • five CCs CC7, CC9, CC10, CC12, and CC13 correspond to a counter DAI region.
  • FIG. 27 illustrates a case where a reception demodulation error of two CCs CC9 and CC13 occurs when the terminal receives Total DAI and Counter DAI from the base station.
  • the terminal determines that the pattern of the counter DAI is abnormal and determines that an error exists in the counter DAI area. Through this, the terminal determines that a reception error has occurred.
  • the UE may determine that the four CCs (CC3, CC6, CC8, CC11) is not transmitted through the pattern of total DAI and counter DAI defined in Table 10.
  • the terminal determines that the codebook size is 9 at last, and the ACKnowledgement (A) or Not ACKnowledged (N) response is transmitted to the base station through the uplink in the CC index order (from small index to large index) for the valid CC. send.
  • FIG. 28 is a diagram illustrating a total and counter DAI mapping method (hereinafter, referred to as a 'second DAI mapping method') for a TDD type according to an embodiment of the present invention.
  • the second DAI mapping method is similar to the first DAI mapping method.
  • the second DAI mapping method determines a subframe range (eg, up to four subframes) and expresses the number of DCIs actually transmitted within the subframe range as total CRC (total DAI). It is different from the method.
  • FIG. 28 illustrates a case in which the number of activated CCs CC1 to CC10 is 10 and a total of 15 DCIs are allocated and transmitted to the UE during 4 subframe times.
  • the total DAI value transmitted to the terminal is 10011000.
  • the counter DAI is 0001101100011011000110 and is transmitted to the UE through 11 DAIs.
  • 29 is a diagram illustrating a transmitter according to an embodiment of the present invention.
  • the transmitter Tx100 includes a processor Tx110, a memory Tx120, and an RF converter Tx130.
  • the processor Tx110 may be configured to implement the procedures, functions, and methods described herein in connection with transmission (eg, transmission of a base station, transmission of a terminal). In addition, the processor Tx110 may control each component of the transmitter Tx100.
  • the memory Tx120 is connected to the processor Tx110 and stores various information related to the operation of the processor Tx110.
  • the RF converter Tx130 is connected to the processor Tx110 and transmits or receives a radio signal.
  • the transmitter Tx100 may have a single antenna or multiple antennas.
  • the transmitter Tx100 may be a base station or a terminal.
  • FIG. 30 is a diagram illustrating a receiver according to an embodiment of the present invention.
  • the receiver Rx200 includes a processor Rx210, a memory Rx220, and an RF converter Rx230.
  • the processor Rx210 may be configured to implement the procedures, functions, and methods described herein with respect to reception (eg, reception of a base station, reception of a terminal). In addition, the processor Rx210 may control each component of the receiver Rx200.
  • the memory Rx220 is connected to the processor Rx210 and stores various information related to the operation of the processor Rx210.
  • the RF converter Rx230 is connected to the processor Rx210 and transmits or receives a radio signal.
  • the receiver Rx200 may have a single antenna or multiple antennas.
  • the receiver Rx200 may be a terminal or a base station.
  • the embodiment of the present invention is not implemented only through the apparatus and / or method described so far, but may be implemented through a program that realizes a function corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded.
  • Such implementations can be readily implemented by those skilled in the art from the description of the above-described embodiments.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법이 제공된다. 상기 송신기는, 상기 피드백 정보를 복수의 심볼로 변조한다. 상기 송신기는, 길이가 5 미만인 스프레딩 직교 시퀀스(spreading orthogonal sequence)를 이용해, 상기 복수의 심볼을 스프레딩한다. 그리고 상기 송신기는, 상기 스프레딩된 심볼들을 복수의 RE(resource element)에 매핑한다.

Description

캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치
본 발명은 캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치에 관한 것이다.
캐리어 집성(carrier aggregation) 기술을 이용하는 LTE(long term evolution) 셀룰러 네트워크의 물리 계층은, 20MHz 대역폭을 기준으로 최대 5개의 캐리어(즉, 100MHz)를 집성하여, 신호 전송과 신호 처리 후의 응답을 수행한다.
하지만 5개의 캐리어를 합한 총 대역폭은, 현재 IEEE 802.11ac를 사용하는 160MHz 대역의 규격에 비해, 상대적으로 좁은 대역폭이다. 특히, LAA(licensed assisted access)와 같이, 비면허 대역에서 LTE가 운용되는 경우에, 5GHz 대역의 풍부한 가용 대역폭이 존재함에도, 최대 5개라는 캐리어의 제한 때문에, 전송 용량 증대의 한계가 있다. 따라서 캐리어 집성 기술을 5개 이상 지원하는 노력이 표준화 작업에서 진행 중이다. 최대 32개의 캐리어를 집성하여 전송하고 피드백을 기지국에게 보고하는 절차 및 기술에 대한 표준화 작업이 진행되고 있다.
하지만 캐리어 집성의 개수가 32개로 늘어나면, 기존의 LTE 규격의 많은 부분이 영향을 받는다. 기존의 캐리어 집성 기술은 PCell(primary cell)과 SCell(secondary cell)이라는 개념을 이용해, 주파수 대역폭 별로 기능을 나누었다. 예를 들어, 60MHz 의 총 대역폭을 사용하는 LTE 기지국이 단말에게 신호를 송신하는 경우에, 주파수 대역 구간 마다, PCell에 해당하는 대역폭 영역과 SCell에 해당하는 대역폭 영역이 존재한다. 여기서 PCell(즉, 주 캐리어)은 20MHz를 차지하고, 나머지 40MHz는 2개의 20MHz SCell(즉, 보조 캐리어)로 나뉜다. 따라서 100MHz가 지원되는 경우에, 주 캐리어는 PCell에서 20MHz의 대역폭을 차지하고 나머지 4개의 보조 캐리어 각각이 SCell에서 20MHz씩 대역폭을 차지한다.
PCell은 캐리어 집성 기술이 적용되는 경우에, 집성된 모든 SCell 캐리어의 중요 제어 정보를 송수신하는 역할을 수행한다. 예를 들어, 기지국이 5개의 캐리어를 사용하여 단말에게 신호를 전송하는 경우에, 단말은 오직 PCell을 통해서만 5개의 캐리어 모두에 해당하는 응답(수신 데이터에 대한 응답)을 전송(상향링크 전송)한다. 예를 들어, 단말은 ACK/NACK, CSI(channel state information), 스케줄링 요청(scheduling request) 등을 전송할 수 있다.
따라서 5개 이상의 캐리어가 집성되는 경우(예, 최대 32개의 캐리어가 집성되는 경우)에, PCell에 대한 정보 전달 부담이 가중될 수 밖에 없다. 특히 단말이 기지국에게 주기적으로 피드백을 보내는 경우에, PUCCH(physical uplink control channel) 포맷 3을 통한 상향링크 전송이 수행될 수 있는 최대의 정보 비트 수는, 만약 공간 다중화(spatial multiplexing)가 적용되지 않는다면, 서브프레임 당 11개이다. 최대 32개의 캐리어가 집성되는 경우에, 5개의 캐리어가 집성되는 경우에 비해, 대략 6배의 비트가 필요하다. 그러나 현재의 LTE 규격에는, 단말이 PCell 캐리어에서 대략 6배의 용량을 감당하기 위한 변조 방법 및 자원 배분 방법이 없다.
본 발명이 해결하고자 하는 과제는, 정보 전송 용량을 늘리는 방법 및 장치를 제공하는 것이다.
본 발명의 실시예에 따르면, 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법이 제공된다. 상기 송신기의 전송 방법은, 상기 피드백 정보를 복수의 심볼로 변조하는 단계; 길이가 5 미만인 스프레딩 직교 시퀀스(spreading orthogonal sequence)를 이용해, 상기 복수의 심볼을 스프레딩하는 단계; 및 상기 스프레딩된 심볼들을 복수의 RE(resource element)에 매핑하는 단계를 포함한다.
상기 변조하는 단계는, 상기 피드백 정보에 CRC(cyclic redundancy check) 정보를 추가하여, 제1 정보를 생성하는 단계; 상기 제1 정보에 TBCC(tail biting convolutional channel coding)와 레잇 매칭(rate matching)을 적용하여, 제2 정보를 생성하는 단계; 및 상기 제2 정보를 QPSK(quadrature phase shift keying), 8-PSK(phase shift keying), 4-QAM(quadrature amplitude modulation), 및 16-QAM 중 적어도 하나를 통해 변조하여, 상기 복수의 심볼을 생성하는 단계를 포함할 수 있다.
상기 스프레딩된 심볼들은 복수의 제1 심볼과 복수의 제2 심볼을 포함할 수 있다.
상기 복수의 RE에 매핑하는 단계는, 상기 복수의 제1 심볼을 제1 슬롯을 위한 복수의 시간 도메인 심볼 중 레퍼런스 신호를 위한 시간 도메인 심볼을 제외한 나머지 시간 도메인 심볼에 순차적으로 매핑하는 단계; 및 상기 복수의 제2 심볼을 상기 나머지 시간 도메인 심볼 중 상기 복수의 제1 심볼이 매핑된 시간 도메인 심볼 다음의 시간 도메인 심볼들에 순차적으로 매핑하는 단계를 포함할 수 있다.
상기 변조하는 단계는, 상기 복수의 심볼을 제1 슬롯을 위한 복수의 PRB에 매핑되는 복수의 제1 심볼 그룹과 제2 슬롯을 위한 복수의 PRB에 매핑되는 복수의 제2 심볼 그룹으로 그룹화하는 단계를 포함할 수 있다.
상기 복수의 RE에 매핑하는 단계는, 제1 슬롯을 위한 복수의 시간 도메인 심볼 중 일부에, 상기 피드백 정보를 위한 복수의 제1 레퍼런스 신호를 할당하는 단계; 및 제2 슬롯을 위한 복수의 시간 도메인 심볼 중 일부에, 상기 피드백 정보를 위한 복수의 제2 레퍼런스 신호를 할당하는 단계를 포함할 수 있다.
상기 스프레딩 직교 시퀀스 중 길이가 4인 제1 스프레딩 직교 시퀀스는, [1 1 1 1], [1 -1 1 -1], [1 1 -1 -1], 및 [1 -1 -1 1] 중 적어도 하나일 수 있다.
상기 복수의 RE에 매핑하는 단계는, 상기 복수의 제1 심볼을 제1 슬롯을 위한 복수의 부반송파에 순차적으로 매핑하는 단계; 및 상기 복수의 제2 심볼을 상기 제1 슬롯을 위한 복수의 부반송파 중 상기 복수의 제1 심볼이 매핑된 부반송파 다음의 부반송파들에 순차적으로 매핑하는 단계를 포함할 수 있다.
상기 스프레딩 직교 시퀀스 중 길이가 2인 제1 스프레딩 직교 시퀀스는, [1 1] 및 [1 -1] 중 적어도 하나일 수 있다.
또한 본 발명의 다른 실시예에 따르면, 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법이 제공된다. 상기 송신기의 전송 방법은, 상기 피드백 정보를 QPSK(quadrature phase shift keying) 및 4-QAM(quadrature amplitude modulation) 중 하나를 통해, 복수의 제1 심볼로 변조하는 단계; 길이가 2인 스프레딩 직교 시퀀스에 기초해 상기 복수의 제1 심볼을 2배로 스프레딩하여, 복수의 제2 심볼을 생성하는 단계; 및 주파수 축이 먼저고 시간 축이 나중인 매핑 순서에 기초해, 상기 복수의 제2 심볼을 복수의 RE(resource element)에 매핑하는 단계를 포함한다.
상기 복수의 RE는 제1 슬롯을 위한 복수의 RE와 상기 제1 슬롯 다음의 제2 슬롯을 위한 복수의 RE를 포함할 수 있다.
상기 복수의 RE에 매핑하는 단계는, 상기 복수의 제2 심볼 중 일부를 상기 제1 슬롯을 위한 복수의 RE 중에서 제1 시간 도메인 심볼을 위한 복수의 RE에 매핑하는 단계; 및 상기 복수의 제2 심볼 중 다른 일부를 상기 제1 슬롯을 위한 복수의 RE 중에서 상기 제1 시간 도메인 심볼 다음의 제2 시간 도메인 심볼을 위한 복수의 RE에 매핑하는 단계를 포함할 수 있다.
상기 복수의 RE는 제1 슬롯을 위한 PRB에 대응하는 복수의 제1 RE와 상기 제1 슬롯 다음의 제2 슬롯을 위한 PRB에 대응하는 복수의 제2 RE를 포함할 수 있다.
상기 복수의 RE에 매핑하는 단계는, 상기 피드백 정보를 위한 적어도 하나의 레퍼런스 신호를, 상기 복수의 제1 RE 중 일부에 매핑하는 단계; 및 상기 복수의 제2 심볼 중 일부를, 상기 매핑 순서에 기초해 상기 복수의 제1 RE 중 나머지에 매핑하는 단계를 포함할 수 있다.
상기 변조하는 단계는, 상기 피드백 정보에 CRC(cyclic redundancy check) 정보를 추가하여, 제1 정보를 생성하는 단계; 상기 제1 정보에 TBCC(tail biting convolutional channel coding)와 레잇 매칭(rate matching)을 적용하여, 제2 정보를 생성하는 단계; 상기 제2 정보를 QPSK를 통해 변조하여, 상기 복수의 제1 심볼을 생성하는 단계; 및 상기 복수의 제1 심볼을 제1 슬롯에 매핑되는 제1 심볼 그룹과 제2 슬롯에 매핑되는 제2 심볼 그룹으로 그룹화하는 단계를 포함할 수 있다.
또한 본 발명의 또 다른 실시예에 따르면, 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법이 제공된다. 상기 송신기의 전송 방법은, 상기 피드백 정보 중 22 비트 보다 큰 제1 피드백 정보에 CRC(cyclic redundancy check)와 TBCC(tail biting convolutional channel coding)를 적용하여, 제1 정보를 생성하는 단계; 상기 제1 정보를 변조하여, 복수의 심볼을 생성하는 단계; 및 상기 복수의 심볼을 복수의 RE(resource element)에 매핑하는 단계를 포함한다.
상기 복수의 심볼은 제1 슬롯에 매핑되는 복수의 제1 심볼과 상기 제1 슬롯 다음의 제2 슬롯에 매핑되는 복수의 제2 심볼을 포함할 수 있다.
상기 복수의 RE에 매핑하는 단계는, 상기 복수의 제1 심볼에 위상 로테이션(phase rotation)을 적용하는 단계; 상기 위상 로테이션된 심볼들에 순환 시프트(cyclic shift)를 적용하는 단계; 및 상기 순환 시프트된 심볼들에 DFT(discrete Fourier transform) 프리코딩을 적용하는 단계를 포함할 수 있다.
본 발명의 실시예에 따르면, PUCCH 신호의 용량 증대를 실현할 수 있다. 이를 통해, 단말은 제한된 캐리어 개수(예, 5개)를 가지는 캐리어 집성 전송에 대한 응답으로부터 벗어날 수 있고, 최대 32개의 캐리어에 대한 응답을 기지국에 보고할 수 있다.
또한 본 발명의 실시예에 따르면, 기존의 캐리어 집성 전송(캐리어 개수의 제한(예, 5개)을 가짐)에서 사용되는 자원과 동일한 양의 자원을 사용하면서, 기존의 정보 보다 대략 6배에 해당하는 정보를 상향링크 제어 채널인 PUCCH를 통해 전송하는 것이 가능하다.
도 1은 FDD 형태의 LTE 프레임 구조 타입(frame structure type)을 나타내는 도면이다.
도 2는 상향링크 PRB(physical resource block)의 기본 구조를 나타내는 도면이다.
도 3은 FDD 방식에서 노멀 CP의 유용한 자원 영역과 확장 CP의 유용한 자원 영역을 나타내는 도면이다.
도 4는 8 비트의 CRC 생성기(CRC generator)를 나타내는 도면이다.
도 5는 TBCC(tail biting convolutional channel coding) 부의 입출력 관계를 나타내는 도면이다.
도 6은 레잇 매칭(rate matching) 부를 나타내는 도면이다.
도 7a 및 도 7b는 본 발명의 실시예에 따른, FDD 방식, 노멀 CP, 및 1개의 DM-RS SC-FDMA 심볼을 기반으로 하는 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 8a 및 도 8b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 2개의 DM-RS를 사용하는 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 9는 본 발명의 실시예에 따른, 수학식 10이 적용된 경우의 실시예를 나타내는 도면이다.
도 10a 및 도 10b는 본 발명의 실시예에 따른, FDD 방식 기반의 확장 CP를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 11a, 도 11b, 및 도 11c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 12a, 도 12b, 및 도 12c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 13a, 도 13b, 및 도 13c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB가 사용되고 QPSK가 사용되고 확장 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 14a, 도 14b, 및 도 14c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 15는 본 발명의 실시예에 따른, 수학식 11이 적용된 경우의 실시예를 나타내는 도면이다.
도 16a, 도 16b, 및 도 16c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 17a, 도 17b, 및 도 17c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 확장 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 18a 및 도 18b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK 변조가 사용되고 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 19a 및 도 19b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 슬롯 당 1개의 PRB와 2개의 DM-RS가 사용되고 QPSK 변조가 사용되고 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 20a, 도 20b, 및 도 20c는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 21a 및 도 21b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=2가 활용되는 경우를 위한 58 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 22a 및 도 22b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 확장 CP와 OCC=2가 활용되는 경우를 위한 52 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 23a 및 도 23b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=1가 활용되는 경우를 위한 128 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 24a 및 도 24b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=1가 활용되는 경우를 위한 128 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 25는 본 발명의 실시예에 따른, 단말에 포함된 DFT 부와 IFFT 부의 입출력 관계를 나타내는 도면이다.
도 26은 본 발명의 실시예에 따른, 슬롯 당 사용되는 PRB의 개수에 따라 PUCCH를 주파수 영역에 매핑하는 방법을 나타내는 도면이다.
도 27은 본 발명의 실시예에 따른, FDD type을 위한, CC별 DAI 매핑 방법을 나타내는 도면이다.
도 28은 본 발명의 실시예에 따른, TDD type을 위한 total 및 counter DAI 매핑 방법을 나타내는 도면이다..
도 29는 본 발명의 실시예에 따른, 송신기를 나타내는 도면이다.
도 30은 본 발명의 실시예에 따른, 수신기를 나타내는 도면이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 '포함'한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 단말(terminal)은, 이동 단말(mobile terminal), 이동국(mobile station), 진보된 이동국(advanced mobile station), 고신뢰성 이동국(high reliability mobile station), 가입자국(subscriber station), 휴대 가입자국(portable subscriber station), 접근 단말(access terminal), 사용자 장비(user equipment, UE) 등을 지칭할 수도 있고, 단말, 이동 단말, 이동국, 진보된 이동국, 고신뢰성 이동국, 가입자국, 휴대 가입자국, 접근 단말, 사용자 장비 등의 전부 또는 일부의 기능을 포함할 수도 있다.
또한, 기지국(base station, BS)은, 진보된 기지국(advanced base station), 고신뢰성 기지국(high reliability base station), 노드B(node B), 고도화 노드B(evolved node B, eNodeB, eNB), 접근점(access point), 무선 접근국(radio access station), 송수신 기지국(base transceiver station), MMR(mobile multihop relay)-BS, 기지국 역할을 수행하는 중계기(relay station), 기지국 역할을 수행하는 고신뢰성 중계기(high reliability relay station), 리피터, 매크로 기지국, 소형 기지국 등을 지칭할 수도 있고, 기지국, 진보된 기지국, HR-BS, 노드B, eNodeB, 접근점, 무선 접근국, 송수신 기지국, MMR-BS, 중계기, 고신뢰성 중계기, 리피터, 매크로 기지국, 소형 기지국 등의 전부 또는 일부의 기능을 포함할 수도 있다.
한편, 본 명세서에서, 'A 또는 B'는, 'A', 'B', 또는 'A와 B 모두'를 포함할 수 있다.
본 발명의 실시예에 따른 방법 및 장치는, LTE 무선 이동통신 시스템의 물리계층에 속할 수 있으며, 구체적으로 단말의 송신 신호의 구성에 관한 것일 수 있다.
많은 수의 하향링크 신호가 캐리어 집성 형태로 기지국에 의해 전송되고 단말이 상기 신호를 수신하는 경우에, 단말이 각 캐리어별로 집성된 데이터에 대한 응답(예, acknowledgment)을 기지국에 전송하기 위하여, 상향링크 피드백 신호를 구성한다. 이하에서는, 이러한 상향링크 피드백 신호의 구조에 대하여 설명한다. 또한 이하에서는, 기존의 LTE 상향 링크 제어 채널인 PUCCH 포맷 3이 요구하는 PRB(physical resource block)와 동일한 양의 PRB를 차지하면서, 정보 전송 용량을 늘리는 방법에 대하여 설명한다.
도 1은 FDD 형태의 LTE 프레임 구조 타입(frame structure type)을 나타내는 도면이다.
LTE에는 듀플렉싱(duplexing) 방식인 FDD(frequency division duplexing)와 TDD(time division duplexing)가 있다. FDD의 경우에, 도 1에 예시된 바와 같이, 1개의 무선 프레임은 10ms를 차지(즉, Tf=10ms)하며 10개의 서브프레임을 포함하고, 1개의 서브프레임은 1ms를 차지하며 2개의 슬롯을 포함하고, 1개의 슬롯(slot)은 0.5ms를 차지(즉, Tslot=0.5ms)한다. 도 1에서, Ts는 20MHz 대역폭을 기준으로, 1/(30.72e6) = 0.0326us 이다.
도 2는 상향링크 PRB(physical resource block)의 기본 구조를 나타내는 도면이다.
LTE의 상향링크 PRB는, 도 2에 예시된 바와 같이 정의될 수 있다. 도 2에서,
Figure PCTKR2016006975-appb-I000001
값은 12로 고정되어 있으며, k는 주파수의 부반송파(subcarrier)의 인덱스를 나타내고,
Figure PCTKR2016006975-appb-I000002
는 상향링크의 대역폭을 나타낸다. 즉, 상향링크 PRB는 주파수 축으로 12개의 부반송파를 가지고, 시간 축으로 7개 또는 6개의 시간 도메인 심볼(예, SC(single carrier)-FDMA(frequency division multiple access) 심볼)을 가진다. 여기서, SC-FDMA 심볼은 OFDM(orthogonal frequency division multiplexing) 심볼과 동일한 전송 시간을 가진다. 도 2에서,
Figure PCTKR2016006975-appb-I000003
은 슬롯 당 SC-FDMA 심볼 개수(예, 7개)를 나타내고, l은 SC-FDMA 심볼의 인덱스를 나타낸다.
따라서 2개의 슬롯이 하나의 서브프레임을 구성하면, SC-FDMA 심볼의 노멀(normal) CP(cyclic prefix)가 사용되는 경우에는 1개의 서브프레임에 14개의 SC-FDMA 심볼이 할당될 수 있고, 확장(extended) CP가 사용되는 경우에는 1개의 서브프레임에 12개의 SC-FDMA 심볼이 할당될 수 있다.
LTE의 FDD에서는, 단말의 상향링크를 통한 주기적(periodic) 피드백 정보는 PUCCH(physical uplink control channel)를 통해 주로 전송된다. PUCCH 전송을 위한 포맷의 종류는 크게 6가지(PUCCH 포맷 1a, 1b, 2, 2a, 2b, 3)이며, 아래의 표 1(Supported PUCCH formats)과 같이, 전송 가능 비트의 개수(Mbit)에 따라 전송 포맷이 주로 나뉜다.
PUCCH format Modulation scheme Number of bits per subframe, Mbit
1 N/A N/A
1a BPSK(binary phase shift keying) 1
1b QPSK(quadrature phase shift keying) 2
2 QPSK 20
2a QPSK+BPSK 21
2b QPSK+QPSK 22
3 QPSK 48
그리고 6가지 타입(PUCCH 포맷 1a, 1b, 2, 2a, 2b, 3) 중 하나가, 보통 2개의 PRB(즉, 1개의 서브프레임)를 통해 단말에 의해 전송된다.
캐리어 집성을 통해 다중 대역의 하향링크 신호를 수신한 단말은, PUCCH 포맷 3를 이용하여 피드백을 기지국으로 전송한다. PUCCH 포맷 3의 전송 시점은 상황에 따라 적응적으로(adaptively) 스케줄된 시간이 아닌 고정된 시간이고, PUCCH 포맷 3의 상향링크 전송은 고정된 시간과 고정된 주파수 대역에서 수행된다. PUCCH 포맷 3을 통해 채널 코딩(channel coding)이 적용되고 난 후에 변조되는 비트 수는 48개이지만, 실제 유용한 정보 비트 수는 최대 22개 밖에 되지 않는다.
표 1과 같이 비트 정보는 심볼로 변조된 후, 도 2에 예시된 PRB 2개에 걸쳐 매핑된다. 정보를 포함하는 변조된 심볼들은, 168개의 RE(resource element) (노멀 CP와 1개의 서브프레임을 기준)에 모두 매핑되지는 않는다. 즉, DM-RS 또는 DMRS(demodulation reference signal)를 포함하는 RE가 고려되는 경우에, 노멀 CP의 경우에 120개의 RE가 제공되고, 확장 CP의 경우에 마찬가지로 120개의 RE가 제공된다. 실제 유용한 RE의 관계에 대하여 도 3을 참고하여 설명한다.
도 3은 FDD 방식에서 노멀 CP의 유용한 자원 영역과 확장 CP의 유용한 자원 영역을 나타내는 도면이다.
구체적으로 도 3에서 (a1)은 노멀 CP의 유용한 자원 영역을 나타내고, (a2)은 확장 CP의 유용한 자원 영역을 나타낸다.
(a1)에는, 슬롯1과 슬롯1 다음의 슬롯2 각각이 7개의 SC-FDMA 심볼을 포함하고, 7개의 SC-FDMA 심볼 중에서 2번째 및 6번째 SC-FDMA 심볼에서 RS(reference signal)가 전송되는 경우가 예시되어 있다.
(a2)에는, 슬롯1과 슬롯2 각각이 6개의 SC-FDMA 심볼을 포함하고, 6개의 SC-FDMA 심볼 중에서 4번째 SC-FDMA 심볼에서 RS가 전송되는 경우가 예시되어 있다.
이하에서는, 기존의 방식에서와 동일한 개수의 RE를 사용하면서 실제 유용한 정보 비트(페이로드 비트)의 수를 크게 늘리고, 고 용량의 피드백 정보(예, 22 비트 초과)를 전송하는 방법에 대하여 설명한다.
새로운 PUCCH 전송을 위한 채널 코딩 방법에, TBCC(tail-biting convolutional coding)가 적용된다.
도 4는 8 비트의 CRC 생성기(CRC generator)를 나타내는 도면이다.
페이로드 비트가 ai (i=0,1,...,63) 이면, CRC(cyclic redundancy check) 추가 후 생성되는 CRC 비트(CRC bit) pi (i=0,1,...,7)가 페이로드 비트 ai에 추가 되고, CRC 비트(CRC bit) pi 는 아래의 수학식 1과 같은 다항식 생성기(generator)에 의해 생성된다.
Figure PCTKR2016006975-appb-M000001
수학식 1에서, gCRC8(D)는 CRC를 생성하는 다항식을 나타내고, D, D3, D4, D7, 및 D8 각각은 binary 연산을 위한 XOR 연산이 적용되는 지점을 나타낸다. 예를 들어, D4는 페이로드 비트 입력 bit ai 값(0 or 1), 도 4의 4번째 시프트 레지스터(shift register) (square box)의 출력 값(0 or 1), 그리고 도 4의 8번째 시프트 레지스터의 출력 값이 모두 XOR되는 지점을 나타낸다. 여기서, 도 4의 시프트 레지스터는 모두 binary bit 1로 초기화되어 있을 수 있다.
한편, CRC에 해당하는 부분(즉, pi (i=0,1,...,7))에 다양한 방법으로 스크램블링(scrambling)이 적용되어, 스케줄링 요청(scheduling request) 정보가 추가된다. 스케줄링 요청의 방법에는 2가지 분류 방법(inverting all CRC bit, modulo 2 addition with C-RNTI)이 있다.
'inverting all CRC bit' 방법은 스케줄링 요청 정보를 표시하기 위하여 모든 CRC 출력 비트를 인버트(invert)시키는 방법이다. 'inverting all CRC bit' 방법은 아래의 수학식과 같이 표현될 수 있다.
Figure PCTKR2016006975-appb-I000004
상기 수학식에서,
Figure PCTKR2016006975-appb-I000005
는 'inverting all CRC bit' 방법에 의한 scrambled CRC비트를 나타낸다. 만약 단말이 첫번째 전송 블록(transport block)에 관한 스케줄링 요청을 가지고 있다면, SR1=1 이 되고 그렇지 않으면 SR1=0이 된다. 마찬가지로 단말이 두번째 전송 블록에 관한 스케줄링 요청을 가지고 있다면, SR2=1 이 되고 그렇지 않으면 SR2=0이 된다.
'modulo 2 addition with C-RNTI' 방법은 스케줄링 요청 정보를 표시하기 위하여 기지국이 단말에 부여하는 16-bit RNTI(radio network temporary identifier) 와 modulo 2 addition을 사용하는 방법이다. nRNTI(i) (i=0,1,...,3)는 기지국이 단말에게 부여하는 16 비트 RNTI 중 MSB(most significant bit) 4 비트 또는 LSB(least significant bit) 4 비트이다.
만약 단말이 스케줄링 요청을 가지고 있으면, 단말은 CRC 비트를 아래의 수학식과 같이, RNTI MSB 4 비트 또는 RNTI LSB 4 비트에 매핑시킨다.
Figure PCTKR2016006975-appb-I000006
상기 수학식에서,
Figure PCTKR2016006975-appb-I000007
는 'modulo 2 addition with C-RNTI' 방법에 의한 최종CRC 비트를 나타낸다.
만약 단말이 스케줄링 요청을 가지고 있지 않다면, 단말은 아래의 수학식과 같이, CRC 비트에 스크램블링을 적용하지 않는다.
Figure PCTKR2016006975-appb-I000008
따라서 기기(예, 단말)가 전송하고자 하는 정보는 아래의 CRC가 추가된 형태로 일반화 되며, TBCC 부의 입력이 된다.
Figure PCTKR2016006975-appb-I000009
상기 수학식에서, M은 전송하고자 하는 정보의 양(즉, 페이로드 크기)을 나타내고, bk는 TBCC 부의 입력 비트를 나타내고, ak는 기기(예, 단말)가 전송하고자 하는 정보를 나타내고,
Figure PCTKR2016006975-appb-I000010
은 상술한 방법에 의해 구해진 CRC 비트를 나타낸다.
예를 들어, 기기(예, 단말)가 64 비트를 전송하고자 하는 경우에, M=64가 되며, 여기에 CRC 8 비트가 추가되면, 최종적으로 72 비트가 TBCC 부의 입력 비트로 결정된다.
도 5는 TBCC(tail biting convolutional channel coding) 부의 입출력 관계를 나타내는 도면이다.
도 5에 예시된 바와 같이, TBCC부(20)는 이진수 bk를 입력 받고,
Figure PCTKR2016006975-appb-I000011
를 출력한다. 즉, 입력된 비트 수의 3배의 비트가 최종 출력된다. 도 5에서, G0, G1, 및 G2 각각은 특정 지점의 다수개의 시프트 레지스터의 binary 값에 modulo 2 addition 연산이 적용된 경우의 결과 값을 나타낸다. 예를 들어, G0는 입력 bit bk, 시프트 레지스터(SH1b)에 저장된 bit, 시프트 레지스터(SH1c)에 저장된 bit, 시프트 레지스터(SH1e)에 저장된 bit, 그리고 시프트 레지스터(SH1f)에 저장된 bit 간에 modulo 2 addition 연산이 적용된 경우의 결과 값을 나타낸다. G1 및 G2은 G0와 유사한 형태로 생성된다.
여기서 TBCC부(20)가 bk를 입력 받기 전에, 6개의 시프트 레지스터(shift register, SH1a, SH1b, SH1c, SH1d, SH1e, SH1f)의 초기값은 bk의 마지막 6 비트로 정해진다. 따라서 bk에서의 k가 0~71인 경우에, 시프트 레지스터(SH1a~SH1f)의 초기값 입력 순서 s0, s1, s2, ..., s5 는 si=b(71-i) 로 수식화될 수 있다.
TBCC부(20)의 출력은 레잇 매칭(rate matching) 부를 거쳐, 코드 레잇(code rate)의 조정을 받는다.
도 6은 레잇 매칭(rate matching) 부를 나타내는 도면이다.
구체적으로 레잇 매칭부(30)는, 서브블록 인터리버(subblock interleaver, 31a, 31b, 31c)와 가상 순환 버퍼(32)를 포함한다. 여기서, 가상 순환 버퍼(32)는, 비트 수집(bit collection)부(32a), 그리고 비트 선택 & 프루닝(bit selection and pruning)부(32b)를 포함한다.
TBCC부(20)로부터 출력된 3개의 비트 스트림들
Figure PCTKR2016006975-appb-I000012
은, 서브블록 인터리버(31a~31c)와 비트 수집부(32a)를 통해 단일 비트 스트림 wk 로 변환된다.
wk는 비트 선택 & 프루닝부(32b)의 비트 선택과 프루닝을 통해, 최종적으로 필요한 길이만큼의 비트 스트림 ek 로 변환된다.
Figure PCTKR2016006975-appb-I000013
각각의 비트 스트림의 길이가 D라고 하면, 서브블록 인터리버(31a~31c)의 입력은
Figure PCTKR2016006975-appb-I000014
로 표현될 수 있다. 이때, 인터리빙을 위한 매트릭스(matrix)의 행(row) 크기
Figure PCTKR2016006975-appb-I000015
는
Figure PCTKR2016006975-appb-I000016
을 만족하는 최소 정수(integer)이다. 여기서, 인터리빙을 위한 매트릭스(matrix)의 열(column) 크기
Figure PCTKR2016006975-appb-I000017
=32 이다.
만약
Figure PCTKR2016006975-appb-I000018
이라면,
Figure PCTKR2016006975-appb-I000019
만큼의 더미 비트 yk = <NULL> (k=0, 1, ..., ND-1)가 패딩(padding)된다.
따라서 각 서브블록 인터리버(31a~31c)로 입력되는 최종 비트 스트림은,
Figure PCTKR2016006975-appb-I000020
가 된다. 즉,
Figure PCTKR2016006975-appb-I000021
앞에
Figure PCTKR2016006975-appb-I000022
만큼의 더미 비트가 추가된다. 더미 비트가 추가된 매트릭스는, 다음의 매트릭스와 같은 형태를 가진다.
Figure PCTKR2016006975-appb-I000023
상기 더미 비트가 추가된 매트릭스에 열(column) 간의 순열(permutation)이 적용되어, 다음과 같은 형태를 가지는 매트릭스가 생성된다.
Figure PCTKR2016006975-appb-I000024
상기 매트릭스에서,
Figure PCTKR2016006975-appb-I000025
는 열 간 순열 패턴을 나타낸다.
구체적으로 열 간 순열 패턴은 아래의 표 2(Inter-column permutation pattern for sub-block interleaver)와 같이 정의될 수 있다.
Number of columns C^CC_subblock Inter-column permutation pattern<P(0), P(1), ..., P(C^CC_subblock-1)>
32 < 1, 17, 9, 25, 5, 21, 13, 29, 3, 19, 11, 27, 7, 23, 15, 31, 0, 16, 8, 24, 4, 20, 12, 28, 2, 18, 10, 26, 6, 22, 14, 30 >
상기 표 2에서, C^CC_subblock은
Figure PCTKR2016006975-appb-I000026
이다.
서브블록 인터리버(31a~31c)의 출력은
Figure PCTKR2016006975-appb-I000027
로 표현되며, 여기서 매트릭스의 총 원소(element) 개수를 나타내는 값인
Figure PCTKR2016006975-appb-I000028
는
Figure PCTKR2016006975-appb-I000029
이다.
비트 선택 & 프루닝부(32b)로 입력되는 최종 스트림 wk의 길이는 Kw이고,
Figure PCTKR2016006975-appb-I000030
이다. 스트림 wk 는 아래의 수학식과 같이 구성될 수 있다.
도 6에서, 비트 스트림 wk는, 최종적으로 코드 레잇(code rate)을 만족하고 NULL 비트를 걸러내는 역할을 수행하는 비트 선택 & 프루닝부(32b)로 입력된다. 비트 선택 & 프루닝부(32b)의 출력인 ek는 코드 레잇을 만족한다.
출력되는 비트 스트림은 다음과 같은 과정을 거쳐 걸러지며 선택된다.
E를 레잇 매칭부(30)의 최종 비트 스트림 ek (k=0,1,..., E-1)의 길이라고 가정하면, 최종 비트 스트림 ek는 아래의 수학식 2와 같이 생성될 수 있다.
Figure PCTKR2016006975-appb-M000002
수학식 2에서, e(k)는 최종 비트 스트림 ek에 대응한다.
레잇 매칭의 길이 E는, 노멀 CP의 경우에 144, 192, 또는 N으로, 확장 CP의 경우에 120, 160, 또는 N으로 정의될 수 있다. N은 120, 144, 160, 및 192 중 하나 일 수도 있다.
출력 비트 스트림 ek와 스크램블링 시퀀스 c(i)는 이진 가산(binary addition)되고, 이는 아래의 수학식 3과 같이 표현될 수 있다.
Figure PCTKR2016006975-appb-M000003
수학식 3에서, i는 원소 인덱스이고,
Figure PCTKR2016006975-appb-I000032
는 스크램블링 시퀀스 c(i)와의 이진 가산이 적용된 비트 스트림을 나타내고, e(i)는 비트 스트림 ek에 대응한다.
스크램블링 시퀀스 c(i)는 아래의 수학식 4를 통해 생성될 수 있다.
Figure PCTKR2016006975-appb-M000004
수학식 4에서, Nc=1600 이고, x1(0)=1, x1(n)=0 (n=1,2,...,30) 로 정의된다. 또한 x2(i)는
Figure PCTKR2016006975-appb-I000033
에 의해 정해진다. 여기서 cinit는
Figure PCTKR2016006975-appb-I000034
에 의해 정의된다.
Figure PCTKR2016006975-appb-I000035
는 물리 셀 ID(physical cell identity)를 나타내고, nRNTI는 기지국이 단말에게 부여하는 RNTI를 나타내며, ns는 슬롯 번호를 나타낸다.
스크램블링 시퀀스 c(i)를 통해 스크램블링된 비트 스트림의 출력은, 아래의 수학식 5의 인터리빙을 적용 받는다.
Figure PCTKR2016006975-appb-M000005
스크램블링 과정과 인터리빙 과정을 거친 비트들은, 변조 과정과 스프레딩(spreading) 과정을 거쳐 자원에 매핑된다. 기기(예, 단말)가 전송하고자 하는 페이로드의 비트 길이에 따라, 변조 과정, 스프레딩 과정, 및 자원 매핑 과정은 달라진다.
먼저, 페이로드 비트의 수가 64개인 경우에 대하여 설명한다.
도 7a 및 도 7b는 본 발명의 실시예에 따른, FDD 방식, 노멀 CP, 및 1개의 DM-RS SC-FDMA 심볼을 기반으로 하는 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
구체적으로, 도 7a 및 도 7b에는 64개의 비트를 전송하기 위한 고 용량의 PUCCH 전송 방법이 예시되어 있다.
도 7a에 예시된 CRC 과정(S100), TBCC 및 레잇 매칭 과정(S101), 그리고 스크램블링 과정(S102)은, CRC, TBCC, 레잇 매칭, 스크램블링, 그리고 인터리빙과 관련하여 상술된 것과 동일 또는 유사하게 수행될 수 있다.
도 7a 및 도 7b에 예시된 바와 같이, CP가 노멀 CP인 경우에, DM-RS을 위한 SC-FDMA 심볼은 슬롯 당 1개이므로, 1개의 서브프레임에 해당하는 시간 동안에 144개의 RE(즉, 144개의 부반송파)가 사용될 수 있다.
스크램블링된 비트 스트림의 출력은, 수학식 5의 인터리빙을 적용받는다. 여기서, 수학식 5에서의 N의 값은, 노멀 CP가 적용되면, 8-PSK(phase shift keying)의 경우에 144이고, 16-QAM(quadrature amplitude modulation)의 경우에 192이다. 만일 확장 CP가 적용되면, N의 값은, 8-PSK의 경우에 120이고 16-QAM의 경우에 160이다.
스크램블링된 비트 스트림의 출력은 8-PSK 또는 16-QAM을 통해 변조된다(S103). 변조 매핑 방법은 아래의 표 3(8-PSK modulation mapping)과 표 4(16-QAM modulation mapping)와 같다.
~e(i), ~e(i+1), ~e(i+2) I Q
000 -1/√2 -1/√2
001 -1 0
010 0 1
011 -1/√2 1/√2
100 0 -1
101 1/√2 -1/√2
110 1/√2 1/√2
111 1 0
표 3에서, ~e(i), ~e(i+1), ~e(i+2)는
Figure PCTKR2016006975-appb-I000036
이고, √2은
Figure PCTKR2016006975-appb-I000037
이다.
~e(i), ~e(i+1), ~e(i+2), ~e(i+3) I Q
0000 1/√10 1/√10
0001 1/√10 3/√10
0010 3/√10 1/√10
0011 3/√10 3/√10
0100 1/√10 -1/√10
0101 1/√10 -3/√10
0110 3/√10 -1/√10
0111 3/√10 -3/√10
1000 -1/√10 1/√10
1001 -1/√10 3/√10
1010 -3/√10 1/√10
1011 -3/√10 3/√10
1100 -1/√10 -1/√10
1101 -1/√10 -3/√10
1110 -3/√10 -1/√10
1111 -3/√10 -3/√10
표 4에서, ~e(i), ~e(i+1), ~e(i+2), ~e(i+3)는
Figure PCTKR2016006975-appb-I000038
이고, √10은
Figure PCTKR2016006975-appb-I000039
이다.
8-PSK 또는 16-QAM을 통해 변조된 심볼은 총 48개이다. 48개의 8-PSK 심볼 또는 48개의 16-QAM 심볼들은, 도 7b에 예시된 바와 같이, 4개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 12개의 심볼을 포함한다. 4개의 심볼 그룹 중 2개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
1개의 PRB 대역폭에 해당하는 심볼 그룹 각각에는, 시간 도메인에서, 셀 특정(cell-specific)한 길이의 공통 위상 로테이션(common phase rotation)이 적용된다(S104). 위상 로테이션이 심볼 그룹의 12개의 심볼 모두에 공통으로 적용된 후, 각 심볼은 PUCCH를 위한 스프레딩 인자(spreading factor)인
Figure PCTKR2016006975-appb-I000040
에 의해 3배로 스프레딩(spreading)된다(S105).
아래의 수학식 6는, 8-PSK 또는 16-QAM을 통해 변조된 신호에 DFT(discrete Fourier transform) 프리코딩(pre-coding)이 적용되기 직전까지의 과정을 나타낸다. RE 매핑은 수학식 6에 기초한다.
Figure PCTKR2016006975-appb-M000006
수학식 6에서,
Figure PCTKR2016006975-appb-I000041
는 DFT 프리코딩 직전의 신호를 나타내며, 인덱스 i(단, i=0,1,...,
Figure PCTKR2016006975-appb-I000042
-1)는 주파수 축의 매핑을 위한 인덱스에 해당하고, n은 인덱스이며,
Figure PCTKR2016006975-appb-I000043
는 안테나 포트를 나타낸다.
수학식 6에서, s(i)는 표 3 또는 표 4에 기초하여 8-PSK 또는 16-QAM을 통해 변조된 심볼을 나타낸다. 수학식 6에서,
Figure PCTKR2016006975-appb-I000044
는 1개의 PRB 대역폭을 나타내며 LTE 시스템에서는 12로 정의된다. 수학식 6에서,
Figure PCTKR2016006975-appb-I000045
는 셀 특정(cell-specific)한 공통 위상 로테이션의 값을 나타내며, 값의 범위(range)는 0~11이다. 수학식 6에서, ns는 슬롯의 번호를 나타내며, l는 SC-FDMA 심볼 번호(인덱스)를 나타낸다. 수학식 6에서,
Figure PCTKR2016006975-appb-I000046
=3이다.
수학식 6에서,
Figure PCTKR2016006975-appb-I000047
는
Figure PCTKR2016006975-appb-I000048
에 대응한다.
스프레딩을 위한 OCC(orthogonal cover code) 시퀀스
Figure PCTKR2016006975-appb-I000049
는, 아래의 표 5(The orthogonal sequence
Figure PCTKR2016006975-appb-I000050
)와 같이 정의될 수 있다.
Sequence index noc Orthogonal sequence [w_noc(0) ... w_noc(N^PUCCH_SF -1)]
N^PUCCH_SF=3
0 [1 1 1]
1 [1 e^j2π/3 e^j4π/3]
2 [1 e^j4π/3 e^j2π/3]
표 5에서, w_noc()는
Figure PCTKR2016006975-appb-I000051
이고, N^PUCCH_SF는
Figure PCTKR2016006975-appb-I000052
이고, e^j2π/3는
Figure PCTKR2016006975-appb-I000053
이고, e^j4π/3는
Figure PCTKR2016006975-appb-I000054
이다.
즉, 수학식 6에 적용되는 스프레딩 직교 시퀀스(spreading orthogonal sequence)는, 표 5에 정의된 시퀀스 인덱스 noc 중 하나에 의해 선택되고, 선택된 스프레딩 직교 시퀀스는 스프레딩을 위해 이용된다.
주파수 축에서 적용되는 공통 위상 로테이션
Figure PCTKR2016006975-appb-I000055
은, 시간 도메인에서 순환 시프트(cyclic shift) 값으로써 사용될 수도 있다. 1개의 PRB 대역폭에 해당하는 변조 심볼 그룹 각각에는, 각 SC-FDMA 심볼 레벨 단위에서 순환 시프트가 적용된다(S106). 순환 시프트의 적용 방법은 아래의 수학식 7과 같다.
Figure PCTKR2016006975-appb-M000007
수학식 7에서,
Figure PCTKR2016006975-appb-I000056
는 순환 시프트가 적용된 심볼을 나타낸다.
순환 시프트를 통해 최대 12개의 서로 다른 상향링크 신호가 다중화(multiplexing)될 수 있고, 다중화된 신호는 기지국에 의해 수신될 수 있다. 또한 순환 시프트는 상향링크 신호가 최소한의 간섭을 발생시키도록 하는 기능을 가진다.
도 7b에 예시된 바와 같이, 스프레딩 과정과 순환 시프트 과정을 거친 변조 심볼 그룹 각각에는, 아래의 수학식 8과 같이, DFT 프리코딩이 적용된다(S107).
Figure PCTKR2016006975-appb-M000008
수학식 8에서, P는 PUCCH 전송을 위한 안테나 개수를 나타낸다. 프리코딩이 적용된 12개의 DFT 프리코딩 심볼(DFT pre-coded symbol)
Figure PCTKR2016006975-appb-I000057
, k=0,1,2,...,11, n=0,1,2,...,11에 대하여, 후술할 도 25 및 도 26에 예시된 바와 같이, 특정(specific) 대역(band)이 지정되고, 지정된 OFDM 심볼(또는 SC-FDMA 심볼) 위치가 매핑되고, 최종적으로 IFFT(inverse fast Fourier transform)가 적용된다(S108). 그리고 IFFT 과정을 거친 신호는 해당 대역폭에서 전송된다(S109).
한편, PUCCH 신호를 복조하기 위한 레퍼런스 신호(DM-RS)도 전송되는데, 레퍼런스 신호는 아래의 수학식 9 및 표 6(Definition of
Figure PCTKR2016006975-appb-I000058
)에 의해 생성될 수 있다.
Figure PCTKR2016006975-appb-M000009
u φ(0), φ(1), ..., φ(11)
0 -1 1 3 -3 3 3 1 1 3 1 -3 3
1 1 1 3 3 3 -1 1 -3 -3 1 -3 3
2 1 1 -3 -3 -3 -1 -3 -3 1 -3 1 -1
3 -1 1 1 1 1 -1 -3 -3 1 -3 3 -1
4 -1 3 1 -1 1 -1 -3 -1 1 -1 1 3
5 1 -3 3 -1 -1 1 1 -1 -1 3 -3 1
6 -1 3 -3 -3 -3 3 1 -1 3 3 -3 1
7 -3 -1 -1 -1 1 -3 3 -1 1 -3 3 1
8 1 -3 3 1 -1 -1 -1 1 1 3 -1 1
9 1 -3 -1 3 3 -1 -3 1 1 1 1 1
10 -1 3 -1 1 1 -3 -3 -1 -3 -3 3 -1
11 3 1 -1 -1 3 3 -3 1 3 1 3 3
12 1 -3 1 1 -3 1 1 1 -3 -3 -3 1
13 3 3 -3 3 -3 1 1 3 -1 -3 3 3
14 -3 1 -1 -3 -1 3 1 3 3 3 -1 1
15 3 -1 1 -3 -1 -1 1 1 3 1 -1 -3
16 1 3 1 -1 1 3 3 3 -1 -1 3 -1
17 -3 1 1 3 -3 3 -3 -3 3 1 3 -1
18 -3 3 1 1 -3 1 -3 -3 -1 -1 1 -3
19 -1 3 1 3 1 -1 -1 3 -3 -1 -3 -1
20 -1 -3 1 1 1 1 3 1 -1 1 -3 -1
21 -1 3 -1 1 -3 -3 -3 -3 -3 1 -1 -3
22 1 1 -3 -3 -3 -3 -1 3 -3 1 -3 3
23 1 1 -1 -3 -1 -3 1 -1 1 3 -1 1
24 1 1 3 1 3 3 -1 1 -1 -3 -3 1
25 1 -3 3 3 1 3 3 1 -3 -1 -1 3
26 1 3 -3 -3 3 -3 1 -1 -1 3 -1 -3
27 -3 -1 -3 -1 -3 3 1 -1 1 3 -3 -3
28 -1 3 -3 3 -1 3 3 -3 3 3 -1 -1
29 3 -3 -3 -1 -1 -3 -1 3 -3 3 1 -1
표 6에서, φ(0), φ(1), ..., φ(11)는
Figure PCTKR2016006975-appb-I000059
(단, n=0,1,...,11)이다.
노멀 CP가 사용되는 경우에, 1개의 서브프레임에 4개의 DM-RS (SC-FDMA 형태) 신호가 존재하며, 확장 CP가 사용되는 경우에, 1개의 서브프레임에 2개의 DM-RS (SC-FDMA 형태) 신호가 존재한다.
표 6에서, u는 단말 특정(UE-specific)한 값이며, 단말 간의 낮은 간섭(interference)을 가지기 위한 값으로써 선택된 값을 기지국이 단말에게 알려준다.
레퍼런스 신호
Figure PCTKR2016006975-appb-I000060
는 도 3과 같이 RS(DM-RS로 표현 가능)에 해당하고, IFFT 과정을 거쳐 1개의 PRB에 해당하는 대역폭에서 전송된다(S109). 도 7b에는, 레퍼런스 신호
Figure PCTKR2016006975-appb-I000061
가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 8a 및 도 8b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 2개의 DM-RS를 사용하는 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
노멀 CP 모드의 기기(예, 단말)가 슬롯 당 2개의 레퍼런스 신호(RS: reference signal)를 사용하는 경우에, PUCCH 전송은 도 8a 및 도 8b에 예시된 바와 같이 구성될 수 있다.
기기(예, 단말)가 2개의 RS를 이용해 PUCCH를 전송하는 경우에, 도 7a 및 도 7b의 실시예의 과정과 유사한 과정을 거쳐 PUCCH를 송신한다.
하지만, 2개의 RS가 전송되는 실시예(예, 도 8a 및 도 8b)에서는 1개의 RS가 전송되는 실시예(예, 도 7a 및 도 7b)에 비해 RE가 부족하기 때문에, 48개의 심볼이 아닌 40개의 변조된 심볼만이 전송된다.
도 8a에 예시된 CRC 과정(S120), TBCC 및 레잇 매칭 과정(S121), 그리고 스크램블링 및 인터리빙 과정(S122)은 상술한 바와 동일 또는 유사하다.
도 8a에 예시된 바와 같이, TBCC의 출력은 레잇 매칭을 통해 120 비트(8-PSK의 경우) 또는 160 비트(16-QAM의 경우)로 변환된다.
스크램블링된 비트 스트림의 출력은, 수학식 5의 인터리빙을 적용받는다. 여기서 수학식 5에서의 N의 값은 노멀 CP 또는 확장 CP가 설정되면, 8-PSK의 경우에 120이고 16-QAM의 경우에 160이다.
스크램블링된 비트(scrambled bit)가 8-PSK 또는 16-QAM을 통해 변조되면, 40개의 변조 심볼이 생성된다(S123). 40개의 변조 심볼은 4개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 10개의 변조 심볼을 포함한다. 4개의 심볼 그룹 중 2개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
각 심볼 그룹에는, 시간 도메인에서 공통 위상 로테이션(common phase rotation)이 적용된다(S124).
각 심볼 그룹에는 3배의 스프레딩이 적용된다(S125).
표 5에서 정의된 각 위상 값(예,
Figure PCTKR2016006975-appb-I000062
)으로 곱해진 각 심볼 그룹은 부분적으로(partially) 나뉘어, 후술할 도 9에 예시된 바와 같이, 3개의 SC-FDMA 심볼 단위로 묶인다(S126). S126 과정은 도 9에 예시된 바와 같이, 3개의 심볼이 각 슬롯을 위한 60개의 RE(=6 columns * 5 rows)에 매핑되는 과정을 나타낸다.
반면에, 주파수 축에서는 1개의 subcarrier에 국한되지 않고 2개의 subcarrier에 걸쳐 심볼이 할당 될 수 있다.
DFT 프리코딩을 위한 준비가 완료되면, 도 8b에 예시된 바와 같이, S126 과정의 결과에 대하여, 수학식 7에 기초한 순환 시프트와 수학식 8에 기초한 DFT 프리코딩이 적용되고(S127, S128), IFFT가 최종적으로 적용된다(S129). 그리고 IFFT 과정을 거친 신호는 해당 대역폭에서 전송된다(S130).
한편, 기지국은 채널 추정(channel estimation)을 수행하려면, RS(예, DM-RS(DeModulation Reference Signal))를 필요로 한다. DM-RS는 수학식 9을 이용하여 생성된 주파수 영역 심볼을 나타낸다. 도 8b에서는, 레퍼런스 신호가 슬롯1의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송된다(S130).
한편, 도 8a 및 도 8b의 실시예에는, 아래의 수학식 10이 적용될 수 있다.
수학식 10은, 8-PSK 또는 16-QAM 변조를 통해 변조된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다. RE 매핑은 수학식 10에 기초한다.
Figure PCTKR2016006975-appb-M000010
수학식 10에 기초해 심볼들을 RE에 매핑하는 방법에 대해서는, 도 9를 참고하여 설명한다.
도 9는 본 발명의 실시예에 따른, 수학식 10이 적용된 경우의 실시예를 나타내는 도면이다. 도 9에서, 세로축은 주파수 축이고 가로축은 시간 축이다.
도 9에 예시된 수학식 10의 실시예에서는, 전송 신호가 시간 영역으로 스프레딩되는 것이 전송 신호가 주파수 영역으로 스프레딩되는 것 보다 먼저 수행된다. 즉, 전송 신호는 시간 축 및 주파수 축의 순서로 스프레딩된다. 도 9에서, 주파수는 주파수 축을 기준으로 아래로 갈수록 증가한다.
도 9의 실시예에서는, SC-FDMA 심볼 1번, 5번, 8번, 및 12번을 통해 RS가 전송된다고 가정한다.
도 9에서 3개 심볼의 묶음(예, {w(0)s(0), w(1)s(0), w(2)s(0)}, {w(0)s(1), w(1)s(1), w(2)s(1)} 등)은, 도 8b에서 S125 과정에 의해 스프레딩이 적용된 3개의 심볼을 나타낸다. 예를 들어, {w(0)s(0), w(1)s(0), w(2)s(0)}은 1번째 부반송파의 SC-FDMA 심볼 0번, 2번, 및 3번에 대응하는 3개의 RE에 순차적으로 매핑되고, {w(0)s(1), w(1)s(1), w(2)s(1)}은 1번째 부반송파의 SC-FDMA 심볼 4번 및 6번에 대응하는 2개의 RE 그리고 2번째 부반송파의 SC-FDMA 심볼 0번에 대응하는 1개의 RE에 순차적으로 매핑된다. 그리고 {w(0)s(2), w(1)s(2), w(2)s(2)}은 2번째 부반송파의 SC-FDMA 심볼 2번, 3번, 및 4번에 대응하는 3개의 RE에 순차적으로 매핑된다. 도 9에 예시된 바와 같이, S126 과정을 통해 심볼이 3개씩 슬롯1에 매핑되면, 소정 개수(예, 24(=72/3))의 묶음이 모든 자원에 채워진다. 마찬가지로, 슬롯2에서도 S126 과정을 통해 심볼은 3개씩 순차적으로 자원에 채워진다.
예를 들어, 심볼 w(0)s(0), 심볼 w(1)s(0), 및 심볼 w(2)s(0) 각각이 SC-FDMA 심볼 0번, 2번, 및 3번 각각에 매핑될 수 있고, 심볼 w(0)s(2), 심볼 w(1)s(2), 및 심볼 w(2)s(2) 각각이 SC-FDMA 심볼 2번, 3번, 및 4번 각각에 매핑될 수 있고, 심볼 w(0)s(20), 심볼 w(1)s(20), 및 심볼 w(2)s(20) 각각이 SC-FDMA 심볼 7번, 9번, 및 10번 각각에 매핑될 수 있다. 여기서, w()는
Figure PCTKR2016006975-appb-I000063
에 대응한다.
도 10a 및 도 10b는 본 발명의 실시예에 따른, FDD 방식 기반의 확장 CP를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
확장 CP가 적용되는 경우에, 도 8a 및 도 8b에 예시된 과정과 유사한 과정이 수행될 수 있다. 즉, 도 10a 및 도 10b에 예시된 바와 같이, 코딩 과정, 레잇 매칭 과정, 변조 과정, 그리고 DFT 프리코딩 과정이 도 8a 및 도 8b의 실시예와 유사하게 수행된다.
도 10a에 예시된 CRC 과정(S140), TBCC 및 레잇 매칭 과정(S141), 스크램블링 및 인터리빙 과정(S142), 그리고 변조 과정(S143) 각각은, 도 8a의 S120 과정, S121 과정, S122 과정, S123 과정 각각과 유사하다.
도 10b에 예시된, 위상 로테이션 과정(S144), 스프레딩 과정(S145), 자원 매핑 과정(S146), 순환 시프트 과정(S147), DFT 과정(S148), IFFT 과정(S149), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S150) 각각은, 도 8b에 예시된 S124 과정, S125 과정, S126 과정, S127 과정, S128 과정, S129 과정, 그리고 S130 과정 각각과 유사하다.
도 10a 및 도 10b의 실시예에서는 레퍼런스 신호가 슬롯 당 1개만 전송된다는 점이, 도 8a 및 도 8b의 실시예와의 차이점이다.
도 10b에는, RS가 슬롯1의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 11a, 도 11b, 및 도 11c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
슬롯 당 1개의 PRB가 아닌 슬롯 당 2개의 PRB가 사용되며, 노멀 CP 모드로 신호가 전송되고, 슬롯 당 1개의 RS가 사용되고, 고차 변조(higher order modulation) 대신에 아래의 표 7(QPSK modulation mapping)에서 정의된 QPSK(또는 4-QAM) 변조 방식이 사용되는 경우에는, PUCCH 전송은 도 11a, 도 11b, 및 도 11c에 예시된 바와 같이 구성될 수 있다.
~e(i), ~e(i+1) I Q
00 1/√2 1/√2
01 1/√2 -1/√2
10 -1/√2 1/√2
11 -1/√2 -1/√2
표 7에서, ~e(i), ~e(i+1)는
Figure PCTKR2016006975-appb-I000064
이고, √2는
Figure PCTKR2016006975-appb-I000065
이다.
또한 TBCC 과정, 레잇 매칭 과정, 및 스크램블링 과정 이후에 인터리빙 과정이 수행된다. 여기서 인터리빙 과정은 다음과 같이 표현될 수 있다.
스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 192 이고, 확장 CP의 경우에 160이다.
도 11a에 예시된 CRC 과정(S160), TBCC 및 레잇 매칭 과정(S161), 스크램블링 및 인터리빙 과정(S162), 그리고 변조 과정(S163) 각각은, 도 7a의 S100 과정, S101 과정, S102 과정, S103 과정 각각과 유사하다. 다만, S163 과정에서, 고차 변조(higher order modulation) 대신에, 표 7에 정의된 QPSK(또는 4-QAM) 변조 방식이 사용될 수 있다.
도 11b 및 도 11c에 예시된, 위상 로테이션 과정(S164), 스프레딩 과정(S165), 순환 시프트 과정(S166), DFT 과정(S167), IFFT 과정(S168), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S169) 각각은, 도 7b에 예시된 S104 과정, S105 과정, S106 과정, S107 과정, S108 과정, 그리고 S109 과정 각각과 유사하다.
S163 과정을 통해 변조된 96개의 심볼은 8개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 12개의 심볼을 포함한다. 8개의 심볼 그룹 중 4개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 4개의 심볼 그룹 중 2개는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(매핑되고)(도 11b), 나머지 2개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(매핑된다)(도 11c). 마찬가지로, 슬롯2에 대응하는 4개의 심볼 그룹 중 2개는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(매핑되고)(도 11b), 나머지 2개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(매핑된다)(도 11c).
도 11b 및 도 11c에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 12a, 도 12b, 및 도 12c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 12a, 도 12b, 및 도 12c에 예시된 바와 같이, 2개의 DM-RS가 할당되어(자원에 매핑되어) 전송되는 경우에, PUCCH는 도 11a, 도 11b, 및 도 11c의 실시예의 과정과 유사한 과정을 통해 송신된다.
하지만, 슬롯 당 2개의 RS가 전송되는 실시예(예, 도 12a~도 12c)에서는 슬롯 당 1개의 RS가 전송되는 실시예(예, 도 11a~도 11c)에 비해, RE가 부족하기 때문에, 96개의 QPSK 심볼이 아닌 80개의 변조된 QPSK 심볼만이 전송된다.
레잇 매칭을 통해 출력된 160 비트는 인터리빙을 적용 받는다. 구체적으로, 스크램블링된 비트 스크림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP 또는 확장 CP의 경우에 160이다.
도 12a에 예시된 CRC 과정(S180), TBCC 및 레잇 매칭 과정(S181), 스크램블링 및 인터리빙 과정(S182), 그리고 변조 과정(S183) 각각은, 도 11a의 S160 과정, S161 과정, S162 과정, 그리고 S163 과정 각각과 유사하다.
도 12b 및 도 12c에 예시된, 위상 로테이션 과정(S164), 스프레딩 과정(S165), 순환 시프트 과정(S187), DFT 과정(S188), IFFT 과정(S189), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S190) 각각은, 도 11b 및 도 11c에 예시된 S164 과정, S165 과정, S166 과정, S167 과정, S168 과정, 그리고 S169 과정 각각과 유사하다.
도 12b 및 도 12c에 예시된, 자원 매핑 과정(S186)은 도 8b에 예시된 S126 과정과 유사하다. 한정된 3개의 SC-FDMA 심볼에 국한하여 OCC를 적용하는 방법(예, 수학식 6과 도 7b에 예시된 방법) 대신에 다른 방법이 고려될 수 있다. 구체적으로, 다양한 조합의 SC-FDMA 심볼의 RE들을 모으고 가능한 모든 경우의 OCC 그룹을 활용하는 스프레딩을 통해 심볼을 스프레딩하고 OCC 개수의 스프레딩된 심볼의 단위 묶음을 RE에 매핑하는 방법(예, 도 9에 예시된 방법)이, S186 과정에 적용될 수 있다.
S183 과정을 통해 변조된 80개의 심볼은 8개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 10개의 심볼을 포함한다. 8개의 심볼 그룹 중 4개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 4개의 심볼 그룹 중 2개는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(도 12b), 나머지 2개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(도 12c). 마찬가지로, 슬롯2에 대응하는 4개의 심볼 그룹 중 2개는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(도 12b), 나머지 2개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(도 12c).
도 12b 및 도 12c에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 13a, 도 13b, 및 도 13c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB가 사용되고 QPSK가 사용되고 확장 CP가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
확장 CP가 설정되는 경우에, 도 12a~도 12c에 예시된 과정과 유사한 과정이 수행될 수 있다. 즉, 도 13a~도 13c에 예시된 바와 같이, 코딩 과정, 레잇 매칭 과정, 변조 과정, 그리고 DFT 프리코딩 과정이, 도 12a~도 12c의 실시예와 유사하게 수행될 수 있다.
도 13a~도 13c의 실시예에서는 슬롯 당 전송되는 SC-FDMA 심볼이 5개로 제한되고 슬롯 당 1개의 DM-RS만이 전송된다는 점이, 도 12a~도 12c의 실시예와의 차이점이다.
도 13a에 예시된 CRC 과정(S200), TBCC 및 레잇 매칭 과정(S201), 스크램블링 및 인터리빙 과정(S202), 그리고 변조 과정(S203) 각각은, 도 12a의 S180 과정, S181 과정, S182 과정, 그리고 S183 과정 각각과 유사하다.
도 13b 및 도 13c에 예시된, 위상 로테이션 과정(S204), 스프레딩 과정(S205), 자원 매핑 과정(S206), 순환 시프트 과정(S207), DFT 과정(S208), IFFT 과정(S209), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S210) 각각은, 도 12b 및 도 12c에 예시된 S184 과정, S185 과정, S186 과정, S187 과정, S188 과정, S189 과정, 그리고 S190 과정 각각과 유사하다.
S203 과정을 통해 변조된 80개의 심볼은 8개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 10개의 심볼을 포함한다. 8개의 심볼 그룹 중 4개는 슬롯1(6개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(6개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 4개의 심볼 그룹 중 2개는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(도 13b), 나머지 2개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(도 13c). 마찬가지로, 슬롯2에 대응하는 4개의 심볼 그룹 중 2개는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(도 13b), 나머지 2개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(도 13c).
도 13b 및 도 13c에는, RS가 슬롯1의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 14a, 도 14b, 및 도 14c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
한편, 본 발명의 실시예에서는,
Figure PCTKR2016006975-appb-I000066
=4 인 경우도 고려될 수 있다.
Figure PCTKR2016006975-appb-I000067
=4는 OCC=4에 대응한다. 이때, 스프레딩의 적용을 위한 OCC 시퀀스
Figure PCTKR2016006975-appb-I000068
는 아래의 표 8(The orthogonal sequence
Figure PCTKR2016006975-appb-I000069
)과 같이 정의될 수 있다.
Sequence index noc Orthogonal sequence [w_noc(0) ... w_noc(N^PUCCH_SF -1)]
N^PUCCH_SF=4
0 [1 1 1 1]
1 [1 -1 1 -1]
2 [1 1 -1 -1]
3 [1 -1 -1 1]
표 8에서, w_noc()는
Figure PCTKR2016006975-appb-I000070
이고, N^PUCCH_SF는
Figure PCTKR2016006975-appb-I000071
이다.
Figure PCTKR2016006975-appb-I000072
=4인 스프레딩을 적용 받는 심볼들은, SC-FDMA DFT 프리코딩이 적용 될 수 있도록 준비 과정을 거친다. DFT 프리코딩을 위한 준비가 완료되면, 도 14a~도 14c에 예시된 바와 같이, S226 과정의 결과에 대하여, 수학식 5와 수학식 11에 기초한 과정들이 적용되고(S227, S228), IFFT가 최종적으로 적용된다(S229).
도 14a에 예시된 바와 같이, 레잇 매칭을 통해 출력된 144 비트는 인터리빙을 적용 받는다. 구체적으로, 스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 144이다.
도 14a~도 14c의 실시예에는 아래의 수학식 11이 적용될 수 있다.
수학식 11에 적용되는 스프레딩 직교 시퀀스(spreading orthogonal sequence)는 표 8에 정의된 시퀀스 인덱스 noc 중 하나에 의해 선택되고, 선택된 스프레딩 직교 시퀀스는 스프레딩을 위해 이용된다. 수학식 11은 QPSK 변조된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다. RE 매핑은 수학식 11에 기초한다.
Figure PCTKR2016006975-appb-M000011
수학식 11에 기초해 심볼들을 RE에 매핑하는 방법에 대해서는, 후술할 도 15를 참고하여 설명한다.
도 14a에 예시된 CRC 과정(S220), TBCC 및 레잇 매칭 과정(S221), 스크램블링 및 인터리빙 과정(S222), 그리고 변조 과정(S223) 각각은, 도 12a의 S180 과정, S181 과정, S182 과정, 그리고 S183 과정 각각과 유사하다. 다만, S221 과정에 의해 144 비트가 출력되고, S223 과정에 의해 72개의 심볼이 출력된다.
도 14b 및 도 14c에 예시된, 위상 로테이션 과정(S224), 스프레딩 과정(S225), 자원 매핑 과정(S226), 순환 시프트 과정(S227), DFT 과정(S228), IFFT 과정(S229), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S230) 각각은, 도 12b 및 도 12c에 예시된 S184 과정, S185 과정, S186 과정, S187 과정, S188 과정, S189 과정, 그리고 S190 과정 각각과 유사하다.
S223 과정을 통해 변조된 72개의 심볼은 8개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 9개의 심볼을 포함한다. 8개의 심볼 그룹 중 4개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 4개의 심볼 그룹 중 2개는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(도 14b), 나머지 2개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(도 14c). 마찬가지로, 슬롯2에 대응하는 4개의 심볼 그룹 중 2개는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(도 14b), 나머지 2개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(도 14c).
RS는 수학식 9를 이용해 생성될 수 있다.
도 14b 및 도 14c에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 15는 본 발명의 실시예에 따른, 수학식 11이 적용된 경우의 실시예를 나타내는 도면이다. 구체적으로, 도 15는 OCC=4의 경우에, 변조 및 스프레딩이 적용된 심볼들이 RE에 매핑되는 실시예를 나타낸다.
도 15에 예시된 수학식 11의 실시예는, 도 9의 실시예와 유사하다.
구체적으로, 전송 신호가 시간 영역으로 스프레딩되는 것이 전송 신호가 주파수 영역으로 스프레딩되는 것 보다 먼저 수행된다. 즉, 전송 신호는 시간 축 및 주파수 축의 순서로 스프레딩된다. 도 15에서, 주파수는 주파수 축을 기준으로 아래로 갈수록 증가한다.
예를 들어, 심볼 w(0)s(0), 심볼 w(1)s(0), 심볼 w(2)s(0), 및 심볼 w(3)s(0) 각각이 SC-FDMA 심볼 0번, 1번, 2번, 및 4번 각각에 매핑될 수 있고, 심볼 w(0)s(2), 심볼 w(1)s(2), 심볼 w(2)s(2), 및 심볼 w(3)s(2) 각각이 SC-FDMA 심볼 2번, 4번, 5번, 및 6번 각각에 매핑될 수 있고, 심볼 w(0)s(18), 심볼 w(1)s(18), 심볼 w(2)s(18), 및 w(3)s(18) 각각이 SC-FDMA 심볼 7번, 8번, 9번, 및 11번 각각에 매핑될 수 있다.
도 15의 실시예에서는, SC-FDMA 심볼 3번 및 10번을 통해 RS가 전송된다고 가정한다.
도 16a, 도 16b, 및 도 16c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
슬롯 당 2개의 DM-RS가 적용되는 경우에, 도 16a~도 16c의 실시예와 같이, PUCCH가 전송될 수 있다. 도 16a~도 16c의 실시예에는, 수학식 11 대신에 아래의 수학식 12가 적용된다.
스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP 또는 확장 CP의 경우에 120이다.
수학식 12는 수학식 5의 인터리빙, QPSK 변조, 및 스프레딩이 적용된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다. RE 매핑은 수학식 12에 기초한다.
Figure PCTKR2016006975-appb-M000012
도 16a에 예시된 CRC 과정(S240), TBCC 및 레잇 매칭 과정(S241), 스크램블링 및 인터리빙 과정(S242), 그리고 변조 과정(S243) 각각은, 도 12a의 S180 과정, S181 과정, S182 과정, 그리고 S183 과정 각각과 유사하다. 다만, S241 과정에 의해 120 비트가 출력되고, S243 과정에 의해 60개의 심볼이 출력된다.
도 14b 및 도 14c에 예시된, 위상 로테이션 과정(S244), 스프레딩 과정(S245), 자원 매핑 과정(S246), 순환 시프트 과정(S247), DFT 과정(S248), IFFT 과정(S249), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S250) 각각은, 도 12b 및 도 12c에 예시된 S184 과정, S185 과정, S186 과정, S187 과정, S188 과정, S189 과정, 그리고 S190 과정 각각과 유사하다.
S243 과정을 통해 변조된 60개의 심볼은 4개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 15개의 심볼을 포함한다. 4개의 심볼 그룹 중 2개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 2개의 심볼 그룹 중 하나는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(도 16b), 나머지 1개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(도 16c). 마찬가지로, 슬롯2에 대응하는 2개의 심볼 그룹 중 하나는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(도 16b), 나머지 1개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(도 16c).
도 16b 및 도 16c에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 17a, 도 17b, 및 도 17c는 본 발명의 실시예에 따른, 슬롯 당 2개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 확장 CP와 OCC=4가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
OFDM 심볼(또는 SC-FDMA 심볼)에 확장 CP가 적용되는 경우에, 도 17a~도 17c에 예시된 바와 같은 신호 처리 과정이 수행된다.
도 17a~도 17c의 실시예에서 슬롯 당 전송되는 DM-RS의 개수는, 도 16a~도 16c의 실시예에서 슬롯 당 전송되는 DM-RS의 개수와 다르다.
도 17a~도 17c의 실시예에서는, 도 16a~도 16c의 실시예와 동일한 인터리빙 과정과 자원 매핑 과정이 수행된다.
자원 매핑 과정을 거친 신호는 최종적으로 데이터를 전송하는 SC-FDMA 심볼 n에 매핑되어 전송된다.
도 17a에 예시된 CRC 과정(S260), TBCC 및 레잇 매칭 과정(S261), 스크램블링 및 인터리빙 과정(S262), 그리고 변조 과정(S263) 각각은, 도 16a의 S240 과정, S241 과정, S242 과정, 그리고 S243 과정 각각과 유사하다.
도 17b 및 도 17c에 예시된, 위상 로테이션 과정(S264), 스프레딩 과정(S265), 자원 매핑 과정(S266), 순환 시프트 과정(S267), DFT 과정(S268), IFFT 과정(S269), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S270) 각각은, 도 16b 및 도 16c에 예시된 S244 과정, S245 과정, S246 과정, S247 과정, S248 과정, S249 과정, 그리고 S250 과정 각각과 유사하다.
S263 과정을 통해 변조된 60개의 심볼은 4개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 15개의 심볼을 포함한다. 4개의 심볼 그룹 중 2개는 슬롯1(6개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(6개의 SC-FDMA 심볼을 포함)에 대응한다. 구체적으로, 슬롯1에 대응하는 2개의 심볼 그룹 중 하나는 슬롯1을 위한 2개의 PRB 중 하나에 대응하고(도 17b), 나머지 1개의 심볼 그룹은 슬롯1을 위한 2개의 PRB 중 나머지 하나에 대응한다(도 17c). 마찬가지로, 슬롯2에 대응하는 2개의 심볼 그룹 중 하나는 슬롯2를 위한 2개의 PRB 중 하나에 대응하고(도 17b), 나머지 1개의 심볼 그룹은 슬롯2를 위한 2개의 PRB 중 나머지 하나에 대응한다(도 17c).
도 17b 및 도 17c에는, RS가 슬롯1의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 18a 및 도 18b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK 변조가 사용되고 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
Figure PCTKR2016006975-appb-I000073
=2인 스프레딩이 사용되는 경우에, 슬롯 당 1개의 PRB만 사용되더라도 64 비트 페이로드 전송은 충분하다.
Figure PCTKR2016006975-appb-I000074
=2는 OCC=2에 대응한다.
도 18a 및 도 18b에 예시된 바와 같이, 코딩 과정, 레잇 매칭 과정, 변조 과정, 그리고 DFT 프리코딩 과정이 수행된다.
도 18a 및 도 18b의 실시예에 적용되는 스프레딩을 위한 OCC 시퀀스
Figure PCTKR2016006975-appb-I000075
는, 아래의 표 9(The orthogonal sequence
Figure PCTKR2016006975-appb-I000076
)와 같이 정의될 수 있다.
Sequence index noc Orthogonal sequence [w_noc(0) ... w_noc(N^PUCCH_SF -1)]
N^PUCCH_SF=2
0 [1 1]
1 [1 -1]
표 9에서, w_noc()는
Figure PCTKR2016006975-appb-I000077
이고, N^PUCCH_SF는
Figure PCTKR2016006975-appb-I000078
이다.
또한 TBCC 과정, 레잇 매칭 과정, 및 스크램블링 과정 이후에 인터리빙 과정이 수행된다. 스크램블링된 비트 스트림의 출력은, 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 144이다.
그리고 인터리빙된 비트 스트림의 출력은 QPSK 심볼 s()로 변조된다. QPSK 심볼들 s()에는 아래의 수학식 13에 기초하는 RE 매핑과 스프레딩이 적용되고, 자원 매핑을 거친 심볼들은 최종적으로 SC-FDMA 심볼 n에 매핑되어 전송된다.
Figure PCTKR2016006975-appb-M000013
도 18a에 예시된 CRC 과정(S280), TBCC 및 레잇 매칭 과정(S281), 스크램블링 및 인터리빙 과정(S282), 그리고 변조 과정(S283) 각각은, 도 14a의 S220 과정, S221 과정, S222 과정, 그리고 S223 과정 각각과 유사하다.
도 18b에 예시된, 위상 로테이션 과정(S284), 스프레딩 과정(S285), 자원 매핑 과정(S286), 순환 시프트 과정(S287), DFT 과정(S288), IFFT 과정(S289), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S290) 각각은, 도 14b에 예시된 S224 과정, S225 과정, S226 과정, S227 과정, S228 과정, S229 과정, 그리고 S230 과정 각각과 유사하다. 다만, 도 18a 및 도 18b의 실시예에서는, 슬롯 당 1개의 PRB가 사용되고 OCC=2이다.
S283 과정을 통해 변조된 72개의 심볼은 6개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 12개의 심볼을 포함한다. 6개의 심볼 그룹 중 3개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 18b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 19a 및 도 19b는 본 발명의 실시예에 따른, 노멀 CP 모드에서 슬롯 당 1개의 PRB와 2개의 DM-RS가 사용되고 QPSK 변조가 사용되고 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법의 인코딩 및 변조를 나타내는 도면이다.
도 19a 및 도 19b의 실시예에서는 슬롯 당 2개의 DM-RS가 전송되기 때문에, 사용 가능 RE가 줄어든다. 사용 가능 RE가 줄어드는 것은 인터리빙 과정에 영향을 준다.
스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP 또는 확장 CP의 경우에 120 이다.
레잇 매칭 후에 QPSK 변조된 심볼에는, 아래의 수학식 14에 기초하는 RE 매핑 과정이 적용된다.
Figure PCTKR2016006975-appb-M000014
도 19a에 예시된 CRC 과정(S300), TBCC 및 레잇 매칭 과정(S301), 스크램블링 및 인터리빙 과정(S302), 그리고 변조 과정(S303) 각각은, 도 18a의 S280 과정, S281 과정, S282 과정, 그리고 S283 과정 각각과 유사하다. 다만, S301 과정에 의해 120 비트가 출력되고, S303 과정에 의해 60개의 심볼이 출력된다.
도 19b에 예시된, 위상 로테이션 과정(S304), 스프레딩 과정(S305), 자원 매핑 과정(S306), 순환 시프트 과정(S307), DFT 과정(S308), IFFT 과정(S309), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S310) 각각은, 도 18b에 예시된 S284 과정, S285 과정, S286 과정, S287 과정, S288 과정, S289 과정, 그리고 S290 과정 각각과 유사하다. 다만, 도 19a 및 도 19b의 실시예에서는, 슬롯 당 2개의 RS가 전송된다.
S303 과정을 통해 변조된 60개의 심볼은 6개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 10개의 심볼을 포함한다. 6개의 심볼 그룹 중 3개는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 19b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되는 경우가 예시되어 있다.
다음으로, 페이로드 비트의 수가 64개, 58개 그리고 52개인 경우이고
Figure PCTKR2016006975-appb-I000079
=2 이지만, 다수의 SC-FDMA 심볼에 걸쳐 스프레딩이 적용되는 것이 아니고 1개의 SC-FDMA 심볼에 한정하여 스프레딩하는 기법에 대하여 설명한다.
앞서 설명한 바와 마찬가지로, 기기(예, 단말)가 전송하고자 하는 정보 페이로드 비트가 64개인 경우에 슬롯 당 1개의 PRB를 이용하여 페이로드 비트를 전송할 수 있다. 구체적으로 기기(예, 단말)는 QPSK 변조 방식을 이용해 심볼을 변조하고, QPSK 변조된 심볼을 SC-FDMA 심볼에 매핑하여 전송할 수 있다.
도 20a, 도 20b, 및 도 20c는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=2가 활용되는 경우를 위한 64 비트 PUCCH 전송 방법을 나타내는 도면이다.
구체적으로 도 20a 및 도 20b에는, 슬롯 당 1개의 PRB가 사용되어 QPSK 변조 심볼이 1개의 서브프레임에 매핑되는 과정이 예시되어 있다.
도 20a 및 도 20b의 실시예에서는, 인터리빙 과정이 수행된다. 구체적으로, 스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 144이다.
인터리빙을 거친 레잇 매칭 출력은 QPSK를 통해 변조된다.
변조 심볼들에 OCC=2인 스프레딩
Figure PCTKR2016006975-appb-I000080
(단, i=0, 1)이 적용된다.
Figure PCTKR2016006975-appb-I000081
는 noc의 값에 따라, 표 9를 사용한다.
스프레딩이 적용된 심볼들에는 아래의 수학식 15에 기초한 RE 매핑이 적용된다. 수학식 15는 QPSK 변조와 스프레딩이 적용된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다.
Figure PCTKR2016006975-appb-M000015
여기서
Figure PCTKR2016006975-appb-I000082
=2 이다. 또한
Figure PCTKR2016006975-appb-I000083
와
Figure PCTKR2016006975-appb-I000084
는 아래의 표와 같이 정의될 수 있다.
Figure PCTKR2016006975-appb-I000085
여기서
Figure PCTKR2016006975-appb-I000086
와
Figure PCTKR2016006975-appb-I000087
는 각각 6으로 결정된다.
도 20a에 예시된 CRC 과정(S320), TBCC 및 레잇 매칭 과정(S321), 스크램블링 및 인터리빙 과정(S322), 그리고 변조 과정(S323) 각각은, 도 18a의 S280 과정, S281 과정, S282 과정, 그리고 S283 과정 각각과 유사하다. 다만, S320 과정에서 64 비트가 입력되어 72 비트가 출력되고, S321 과정에 의해 144 비트가 출력되고, S323 과정에 의해 72개 심볼이 출력된다. 경우에 따라 스크램블링 및 인터리빙 과정(S322) 은 skip 될 수 있다.
도 20b에 예시된, 위상 로테이션 과정(S324), 스프레딩 과정(S325), 자원 매핑 과정(S326), 순환 시프트 과정(S327), DFT 과정(S328), IFFT 과정(S329), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S330) 각각은, 도 18b에 예시된 S284 과정, S285 과정, S286 과정, S287 과정, S288 과정, S289 과정, 그리고 S290 과정 각각과 유사하다. 다만, 도 20a 및 도 20b의 실시예에서는, 다수의 SC-FDMA에 걸쳐 스프레딩이 적용되는 것이 아닌, 1개의 SC-FDMA 심볼에 한정하여 스프레딩이 적용 된다. 경우에 따라 위상 로테이션 과정(S324)은 skip 될 수 있다. 도 20b의 S325 과정에서 사용되는
Figure PCTKR2016006975-appb-I000088
는
Figure PCTKR2016006975-appb-I000089
이다.
DFT 과정에서 아래의 수학식 16과 같이, DFT 프리코딩이 적용된다(S328).
Figure PCTKR2016006975-appb-M000016
S323 과정을 통해 변조된 72개의 심볼은 2개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 36개의 심볼을 포함한다. 2개의 심볼 그룹 중 하나는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 20b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 20c에는, 영역이 시간과 주파수로 나뉜 경우에, 스프레딩이 적용된 6개 심볼의 묶음 단위가 먼저 주파수 축에 순차적으로 매핑된 후에 시간 축에 매핑되는 과정이 예시되어 있다. 즉, 도 20c는 수학식 15의 최종
Figure PCTKR2016006975-appb-I000090
을 위한 매핑 과정을 나타낸다. 여기서, n은 시간 축 SC-FDMA 심볼 인덱스이고 i는 주파수 축 부반송파 인덱스이다. 예를 들어, 1개의 심볼 s(0)가 OCC=2 인 스프레딩을 거친 후 SC-FDMA 심볼의 부반송파 0번과 6번에 매핑된다. 따라서 SC-FDMA 심볼 0번에는 6개의 심볼 s(0)~s(5)가 OCC=2인 스프레딩을 거친 후 매핑된다. 즉, {w(0)s(0), w(0)s(1), ..., w(0)s(5)}가 SC-FDMA 심볼 0번의 12개의 부반송파 중에서 처음 6개의 부반송파에 매핑되고, {w(1)s(0), w(1)s(1), ..., w(1)s(5)}가 SC-FDMA 심볼 0번의 12개의 부반송파 중에서 나머지 6개의 부반송파에 매핑된다. 이와 유사한 방법으로, SC-FDMA 심볼 1번에는 6개의 심볼 s(6)~s(11)가 OCC=2인 스프레딩을 거친 후 매핑된다. 이와 유사한 방법으로, SC-FDMA 심볼 13번에는 6개의 심볼 s(66)~s(71)가 OCC=2인 스프레딩을 거친 후 매핑된다. 한편, 도 20c의 매핑 과정은 OCC=2가 아닌 경우(예, OCC=3, OCC=4 등)에도 유사하게 적용될 수 있다.
도 21a 및 도 21b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP, OCC=2 그리고 shortened PUCCH subframe (1개의 SC-FDMA 심볼을 통해 SRS(sounding reference signal) 전송) 가 활용되는 경우를 위한 58 비트 PUCCH 전송 방법을 나타내는 도면이다.
슬롯 당 1개의 DM-RS가 전송되는 경우에, 도 21a 및 도 21b의 실시예와 같은 신호 처리 과정이 수행된다.
도 21a 및 도 21b의 실시예에서는, 인터리빙 과정이 수행된다. 구체적으로, 스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 132 이다.
인터리빙을 거친 레잇 매칭 출력은 QPSK를 통해 변조된다.
변조 심볼들에 OCC=2인 스프레딩
Figure PCTKR2016006975-appb-I000091
(단, i=0,1,...,
Figure PCTKR2016006975-appb-I000092
-1) 이 적용된다.
Figure PCTKR2016006975-appb-I000093
는 noc의 값에 따라, 표 9를 사용한다. 상기 표 9에는 주파수 축에 적용될 길이 2를 가지는 스프레딩 시퀀스가 정의되어 있다. 스프레딩이 적용된 심볼들에는 수학식 15에 기초한 RE 매핑이 적용된다. 도 20c의 매핑 과정이 도 21a 및 도 21b의 실시예에 유사하게 적용될 수 있다. 수학식 15는 QPSK 변조와 스프레딩이 적용된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다. 여기서
Figure PCTKR2016006975-appb-I000094
와
Figure PCTKR2016006975-appb-I000095
는 각각 6과 5로 결정된다. 그리고 DFT과정에서 상기의 수학식 16과 같이, DFT 프리코딩이 적용된다.
도 21a에 예시된 CRC 과정(S340), TBCC 및 레잇 매칭 과정(S341), 스크램블링 및 인터리빙 과정(S342), 그리고 변조 과정(S343) 각각은, 도 20a의 S320 과정, S321 과정, S322 과정, 그리고 S323 과정 각각과 유사하다. 다만, S341 과정에 의해 66 비트가 출력되고, S343 과정에 의해 66개 심볼이 출력된다. 경우에 따라 스크램블링 및 인터리빙 과정(S322) 은 skip 될 수 있다.
도 21b에 예시된, 위상 로테이션 과정(S344), 스프레딩 과정(S345), 자원 매핑 과정(S346), 순환 시프트 과정(S347), DFT 과정(S348), IFFT 과정(S349), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S350) 각각은, 도 20b에 예시된 S324 과정, S325 과정, S326 과정, S327 과정, S328 과정, S329 과정, 그리고 S330 과정 각각과 유사하다. 다만, 도 21a 및 도 21b의 실시예에서는, 총 전송되는 심볼의 개수가 66개이다. 경우에 따라 위상 로테이션 과정(S324)은 skip 될 수 있다. 도 21b의 S345 과정에서 사용되는
Figure PCTKR2016006975-appb-I000096
는
Figure PCTKR2016006975-appb-I000097
이다.
S343 과정을 통해 변조된 66개의 심볼은 2개의 심볼 그룹으로 나뉜다. 1번째 심볼 그룹은 36개의 심볼을 포함하고, 2번째 심볼 그룹은 30개의 심볼을 포함한다. 2개의 심볼 그룹 중 하나는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 21b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다. 그리고 슬롯2의 마지막 SC-FDMA 심볼은 SRS 신호 전송을 위해 할당된다.
도 22a 및 도 22b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 확장 CP와 OCC=2가 활용되는 경우를 위한 52 비트 PUCCH 전송 방법을 나타내는 도면이다.
확장 CP가 설정되는 경우에, 도 22a 및 도 22b에 예시된 바와 같이, 총 변조된 심볼 개수와 각 슬롯으로 나누어지는 심볼 개수를 제외하고는, 도 21a 및 도 21b의 실시예와 동일한 신호 처리 과정이 수행된다.
수학식 5 및 수학식 15에 기초하는 과정을 거친 신호는, 데이터를 전송하는 SC-FDMA 심볼 n의 RE에 매핑되어 전송된다. 도 20c의 매핑 과정이 도 22a 및 도 22b의 실시예에 유사하게 적용될 수 있다.
도 22a에 예시된 CRC 과정(S360), TBCC 및 레잇 매칭 과정(S361), 스크램블링 및 인터리빙 과정(S362), 그리고 변조 과정(S363) 각각은, 도 21a의 S340 과정, S341 과정, S342 과정, 그리고 S343 과정 각각과 유사하다.
도 22b에 예시된, 위상 로테이션 과정(S364), 스프레딩 과정(S365), 자원 매핑 과정(S366), 순환 시프트 과정(S367), DFT 과정(S368), IFFT 과정(S369), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S370) 각각은, 도 21b에 예시된 S344 과정, S345 과정, S346 과정, S347 과정, S348 과정, S349 과정, 그리고 S350 과정 각각과 유사하다. 다만, 도 22a 및 도 22b의 실시예에서는, 각 슬롯 당 30개의 변조 심볼이 전송된다. 도 22b의 S365 과정에서 사용되는
Figure PCTKR2016006975-appb-I000098
는
Figure PCTKR2016006975-appb-I000099
이다.
S363 과정을 통해 변조된 60개의 심볼은 2개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 30개의 심볼을 포함한다. 2개의 심볼 그룹 중 하나는 슬롯1(5개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(5개의 SC-FDMA 심볼을 포함)에 대응한다.
도 22b에는, RS가 슬롯1의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 6개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
다음으로, 페이로드 비트의 수가 128개인 경우에 대하여 설명한다.
페이로드 비트의 수가 많은 경우(예, 128개)에, QPSK 변조 이후에 스프레딩 과정이 수행되지 않는다.
도 23a 및 도 23b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 1개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=1가 활용되는 경우를 위한 128 비트 PUCCH 전송 방법을 나타내는 도면이다.
도 23a 및 도 23b의 실시예에서는, QPSK 변조 이후에 스프레딩 과정이 수행되지 않는다.
스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 288 이다.
인터리빙을 거친 레잇 매칭 출력은 QPSK를 통해 변조된다.
변조 심볼들에 아래의 수학식 17에 기초한 RE 매핑이 적용된다. 수학식 17는 QPSK 변조된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다.
Figure PCTKR2016006975-appb-M000017
도 23a에 예시된 CRC 과정(S380), TBCC 및 레잇 매칭 과정(S381), 스크램블링 및 인터리빙 과정(S382), 그리고 변조 과정(S383) 각각은, 도 20a의 S320 과정, S321 과정, S322 과정, 그리고 S323 과정 각각과 유사하다. 다만, S380 과정에서 128 비트가 입력되어 130 비트가 출력되고, S381 과정에 의해 288 비트가 출력되고, S383 과정에 의해 144개 심볼이 출력된다.
도 23b에 예시된, 위상 로테이션 과정(S384), 순환 시프트 과정(S386), DFT 과정(S387), IFFT 과정(S388), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S389) 각각은, 도 20b에 예시된 S324 과정, S327 과정, S328 과정, S329 과정, 그리고 S330 과정 각각과 유사하다. 다만, 도 23a 및 도 23b의 실시예에서는, 자원 매핑 과정(S385)이 수학식 17에 기초하고, OCC=1 이다.
S383 과정을 통해 변조된 144개의 심볼은 2개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 72개의 심볼을 포함한다. 2개의 심볼 그룹 중 하나는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 23b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 4번째 심볼을 통해 전송되는 경우가 예시되어 있다.
도 24a 및 도 24b는 본 발명의 실시예에 따른, 슬롯 당 1개의 PRB와 2개의 DM-RS가 사용되고 QPSK가 사용되고 노멀 CP와 OCC=1가 활용되는 경우를 위한 128 비트 PUCCH 전송 방법을 나타내는 도면이다.
슬롯 당 2개의 DM-RS가 전송되는 경우에, 도 24a 및 도 24b의 실시예와 같은 신호 처리 과정이 수행된다.
스크램블링된 비트 스트림의 출력은 수학식 5의 인터리빙을 적용 받는다. 여기서 수학식 5의 N의 값은 노멀 CP의 경우에 240 이다.
인터리빙을 거친 레잇 매칭 출력은 QPSK를 통해 변조된다.
변조 심볼들에 아래의 수학식 18에 기초한 RE 매핑이 적용된다. 수학식 18은 QPSK 변조된 신호에 DFT 프리코딩이 적용되기 직전까지의 과정을 나타낸다.
Figure PCTKR2016006975-appb-M000018
도 24a에 예시된 CRC 과정(S400), TBCC 및 레잇 매칭 과정(S401), 스크램블링 및 인터리빙 과정(S402), 그리고 변조 과정(S403) 각각은, 도 23a의 S380 과정, S381 과정, S382 과정, 그리고 S383 과정 각각과 유사하다. 다만, S401 과정에 의해 240 비트가 출력되고, S403 과정에 의해 120개 심볼이 출력된다.
도 24b에 예시된, 위상 로테이션 과정(S404), 자원 매핑 과정(S405), 순환 시프트 과정(S406), DFT 과정(S407), IFFT 과정(S408), 그리고 SC-FDMA 심볼 생성 후 신호 전송 과정(S409) 각각은, 도 23b에 예시된 S384 과정, S385 과정, S386 과정, S387 과정, S388 과정, 그리고 S389 과정 각각과 유사하다. 다만, 도 24a 및 도 24b의 실시예에서는, 자원 매핑 과정(S405)은 수학식 18에 기초하고, 슬롯 당 2개의 RS가 전송된다.
S403 과정을 통해 변조된 120개의 심볼은 2개의 심볼 그룹으로 나뉜다. 각 심볼 그룹은 60개의 심볼을 포함한다. 2개의 심볼 그룹 중 하나는 슬롯1(7개의 SC-FDMA 심볼을 포함)에 대응하고, 나머지는 슬롯2(7개의 SC-FDMA 심볼을 포함)에 대응한다.
도 24b에는, RS가 슬롯1의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되고, 슬롯2의 7개의 SC-FDMA 심볼 중 2번째와 6번째 심볼을 통해 전송되는 경우가 예시되어 있다.
한편, 페이로드의 비트 크기인 ai 값은, 지금까지 기술된 본 발명의 실시예들(예, 도 7a~도 7b, 도 8a~도 8b, 도 10a~도 10b, 도 11a~도 11c, 도 12a~도 12c, 도 13a~도 13c, 도 14a~도 14c, 도 16a~도 16c, 도 17a~도 17c, 도 18a~도 18b, 도 19a~도 19b, 도 20a~도 20b, 도 21a~도 21b, 도 22a~도 22b, 도 23a~도 23b, 도 24a~도 24b 등)에서 예시된 페이로드 비트 크기에 국한되지 않는다. 예를 들어, 도 19a~도 19b의 실시예에, 64 비트가 아닌 다른 크기의 페이로드 비트(예, ai=32 등)가 유사하게 적용될 수도 있다.
한편, 수학식 10~수학식 18은 아래의 수학식 19로 대체될 수도 있다.
Figure PCTKR2016006975-appb-M000019
수학식 19에서, n=0,...,9 or n=0,...,11 이고, i=0,1,...,
Figure PCTKR2016006975-appb-I000100
-1 이고,
Figure PCTKR2016006975-appb-I000101
=2 or 3 or 4 이다.
수학식 19에서,
Figure PCTKR2016006975-appb-I000102
는
Figure PCTKR2016006975-appb-I000103
의 값에 따라, 표 5, 표 8, 및 표 9 중 하나를 사용한다.
도 25는 본 발명의 실시예에 따른, 단말에 포함된 DFT 부와 IFFT 부의 입출력 관계를 나타내는 도면이다.
단말(U100)은 변조부(U110), DFT부(U120a, U120b), IFFT부(U130), 펄스 성형부(U140), 디지털에서 아날로그로의 신호 변환 및 RF(radio frequency) 부(U150), 및 안테나(U160)를 포함한다.
변조부(U110)는 단말(U100)이 PUCCH를 통해 전송하고자 하는 비트 스트림인 ak에, 상술한 CRC, 코딩, 레잇 매칭, 그리고 변조를 적용한다. 이를 통해, 변조부(U110)는
Figure PCTKR2016006975-appb-I000104
를 DFT부(U120a)에 출력한다.
DFT부(U120a)는
Figure PCTKR2016006975-appb-I000105
에 상술한 DFT 프리코딩을 적용한다. 이를 통해, DFT부(U120a)는
Figure PCTKR2016006975-appb-I000106
를 IFFT부(U130)에 출력한다. DFT 프리코딩된 신호
Figure PCTKR2016006975-appb-I000107
는 IFFT부(U130)의 입력을 위한 주파수 대역과 지정된 OFDM(또는 SC-FDMA) 심볼 번호(즉, (k, l))에 매핑된다.
DFT부(U120b)는 단말(U100)이 다른 채널(예, PUSCH(physical uplink shared channel))을 통해 전송하고자 하는 데이터를 입력 받는다.
펄스 성형부(U140)은 IFFT부(U130)로부터 출력된 신호에 parallel-to-serial 변환, CP 삽입, 및 펄스 성형(pulse shaping)을 적용한다.
RF부(U150)은 펄스 성형부(U140)로부터 출력된 신호에, 디지털 신호에서 아날로그 신호로의 변환과 RF 변환을 적용한다.
PUCCH 신호는 다른 채널(예, PUSCH)의 신호와 다중화(주파수 형태의 다중화)된다. 다중화된 신호는 IFFT부(U130)를 거쳐 단일 캐리어(single carrier) 형태로 안테나(U160)를 통해 전송된다.
도 26은 본 발명의 실시예에 따른, 슬롯 당 사용되는 PRB의 개수에 따라 PUCCH를 주파수 영역에 매핑하는 방법을 나타내는 도면이다.
도 26에는, m=0에 해당하는 주파수 영역, m=1에 해당하는 주파수 영역, m=2에 해당하는 주파수 영역, m=3에 해당하는 주파수 영역, m=4에 해당하는 주파수 영역, 그리고 m=5에 해당하는 주파수 영역이 예시되어 있다.
슬롯 당 1개의 PRB가 사용되는 PUCCH 전송 모드에서는, m=0 또는 m=1에 해당하는 주파수 영역에 PUCCH가 매핑되어 전송된다.
슬롯 당 2개의 PRB가 사용되는 PUCCH 전송 모드에서는, (m=0 과 m=2)에 해당하는 주파수 영역 또는 (m=1과 m=3)에 해당하는 주파수 영역에 PUCCH가 매핑되어 전송된다.
도 26에서, nPRB는 전체 시스템 대역폭이 1 PRB 단위로 나뉨으로써 생기는 다수의 주파수 블록의 인덱스를 나타낸다. 구체적으로, nPRB는 낮은 주파수 블록으로부터 높은 주파수 블록까지의 인덱스를 나타낸다.
도 26에서,
Figure PCTKR2016006975-appb-I000108
는 단말에 의해 사용되는 전체 시스템 대역을 나타내고, 단위는 PRB 이다.
한편, 상술한 다양한 페이로드 비트 ai는 기지국에 의해 결정된다. 기지국은 결정된 페이로드 비트 ai를 단말에게 알린다. 페이로드 비트 ai 를 결정하는 방법(방법 M100, 방법 M110, 방법 M120)에 대해서 설명한다. 방법 M100~방법 M120 중에서 적어도 하나의 방법이 사용될 수 있다.
방법 M100은, 캐리어 집성 기능을 포함하는 RRC(radio resource control) 설정에 의해 할당된 총 CC(component carrier)의 개수에 기초해, 페이로드 비트 ai 를 결정하는 방법이다. 예를 들어, 10개의 CC가 하나의 단말에게 설정되면, 페이로드 비트 ai 는 40 비트(= 4 bit x 10 CC)로 결정될 수 있다. 여기서 캐리어 당 4 비트인 이유는, TDD의 경우에 CC당 최대 4개의 DCI(downlink control information)에 대한 1 비트의 ACK/NACK 가 고려되기 때문이다.
방법 M110은, 캐리어 집성 기능을 포함하는 RRC 설정에 의해 할당된 총 CC 중에서 활성화된(activated) CC의 개수에 기초해, 페이로드 비트 ai 를 결정하는 방법이다. 방법 M110은 방법 M100과 유사하나, 방법 M110에서는 활성화된 CC 개수의 DCI가 고려되는 점에서 방법 M100과의 차이가 있다. 즉, 방법 M110에서는, 비활성화된(de-activated) CC의 ACK/NACK은 고려되지 않는다.
방법 M120은, 기지국이 캐리어 집성 기능을 포함하는 RRC 설정에 의해 활성화된 CC 중에서 실제 스케줄링된 CC의 DCI을 하향링크를 통해 단말에게 알리는 방법이다. 즉, 가능한 총 CC 중 기지국이 판단하여 실제 사용될 CC를 선택한 후 스케줄 정보를 각 CC의 DCI (downlink control information)에 기록하여 하향링크를 통해 단말에게 전송한다. 단말은 각 CC별로 하향 링크를 통해 DCI를 수신한다. CC별로 DCI복조에 성공한 n개의 수에 해당하는 만큼 단말이 기지국에게 n개의 ACK/NACK을 상향 링크를 통해 알린다.
그러나 단말이 수신 복조에 성공한 CC별 DCI 개수가 실제 기지국이 전송한 총 DCI 개수와 상이할 수 있다. 이러한 경우에, 실제 기지국이 전송한 총 DCI 개수를 유추하여 ACK과 NACK 개수의 합이 실제 기지국이 전송한 총 DCI의 합과 같도록 단말이 판단하여 기지국에게 알리는 방법에 대하여 설명한다. 방법 M120에서는, DCI의 정보 중 DAI(downlink assignment index)의 전체 수가 카운트되고, 카운트된 값에 기초해 페이로드 비트 ai 가 결정된다.
방법 M120에 대하여, 도 27과 도 28을 참고하여 자세히 설명한다.
도 27은 본 발명의 실시예에 따른, FDD type을 위한, CC별 DAI 매핑 방법(이하 '제1 DAI 매핑 방법')을 나타내는 도면이다.
구체적으로, 도 27에는, RRC 설정 후 SCell(CC)의 activation에 의해 할당된 총 CC가 13개(CC1~CC13)인 경우가 예시되어 있다.
13개의 CC(또는 DCI) 중에서 첫번째 (또는 마지막) 4개의 CC(또는 DCI)는 reversed bit order 8bit CRC output 값을 전송한다. 실제 전송한 CC 개수에 대응하여 표현된 CRC output은, 아래의 표 10에 예시되어 있다. 예를 들어, 도 27과 같이, CC 9개가 실제 사용되어 전송된 경우에 CRC output 값은 11011100이 된다. 이 값은 기지국에 의해 실제 bit reverse 되어 00111011으로 형성된다. 00111011는 도 27과 같이 4개의 CC(CC1, CC2, CC4, CC5)에 걸쳐 2bit씩 나뉘어 DAI에 매핑된다. 해당 DAI는 DCI에 포함되어 하향링크를 통해 단말에게 전송된다. 여기서 reversed bit order로 전송된 CRC bit 8bit(예, 00111011)를 total DAI라고 지칭한다.
#CCs CRC input CRC output Counter/total DAI signaling from eNB(CRC bit reversed)
1 N/A N/A 00
2 N/A N/A 0001
3 N/A N/A 000110
4 11111111 00000000 00000000
5 111111111 10011011 1101100100
6 1111111111 00110110 011011000001
7 11111111111 11110111 11101111000110
8 111111111111 11101110 0111011100011011
9 1111111111111 11011100 001110110001101100
10 11111111111111 10111000 00011101000110110001
11 111111111111111 01110000 0000111000011011000110
12 1111111111111111 01111011 110111100001101100011011
13 11111111111111111 01101101 10110110000110110001101100
14 111111111111111111 01000001 1000001000011011000110110001
15 1111111111111111111 00011001 100110000001101100011011000110
16 11111111111111111111 10101001 10010101000110110001101100011011
... ... ... ...
32 111111111111111111111111111111111111 10001011 1101000100011011000110110001101100011011000110110001101100011011
... ... ... ...
64 11111111111111111111111111111111111111111111111111111111111111111111 01000111 11100010000110110001101100011011000110110001101100011011000110110001101100011011000110110001101100011011000110110001101100011011
전송이 유효한 나머지 5개의 CC(예, CC7, CC9, CC10, CC12, CC13)는 전송되는 CC의 번호 순서대로 2bit counter값이 증가하는 형태로 DAI에 기록된다. 즉, n개의 CC(또는 DCI)를 위한 인덱스가 증가하면, n개의 CC(또는 DCI)를 위한 2 비트 카운터가 증가한다(예, 00->01->10->11->00). 여기서 n개의 CC(예, CC7, CC9, CC10, CC12, CC13)에 걸쳐 전송되는 DAI 값들(예, 0001101100)을 counter DAI 영역이라고 지칭한다.
도 27에는 activate된 13개의 CC 중 기지국이 9개만(CC1, CC2, CC4, CC5, CC7, CC9, CC10, CC12, CC13)을 선택하여 단말로 data 전송을 수행하는 경우가 예시되어 있다. 여기서 4개의 CC(CC1, CC2, CC4, CC5)는 total DAI에 해당하고, reverse 된 CRC output bit을 DAI(DAI는 DCI에 포함됨)을 통해 전송한다. 또한 도 27에서, 5개의 CC(CC7, CC9, CC10, CC12, CC13)는 counter DAI 영역에 해당한다.
도 27에는, 단말이 기지국으로부터 Total DAI와 Counter DAI를 수신할 때, 2개의 CC(CC9, CC13) 의 수신 복조 에러가 발생한 경우가 예시되어 있다. 단말은 counter DAI의 패턴이 비정상적이라는 것을 판단하여 counter DAI 영역에 error가 존재함을 판단한다. 이를 통해, 단말은 수신 에러가 발생했음을 판별한다. 또한 단말은 수신 에러를 판별하는 것뿐만 아니라, 4개의 CC(CC3, CC6, CC8, CC11) 는 전송되지 않았음을 표 10에 정의된 total DAI 및 counter DAI의 패턴을 통해 판단할 수 있다. 따라서 단말은 codebook size가 최종적으로 9라고 판단하고, 전송이 유효한 CC에 대하여 CC 인덱스 순서대로(작은 index 부터 큰 index까지) ACKnowledgement(A) 또는 Not ACKnowledged (N) 의 응답을 상향링크를 통해 기지국으로 전송한다.
도 28은 본 발명의 실시예에 따른, TDD type을 위한 total 및 counter DAI 매핑 방법(이하 '제2 DAI 매핑 방법')을 나타내는 도면이다.
제2 DAI 매핑 방법은 제1 DAI 매핑 방법과 유사하다.
다만, 제2 DAI 매핑 방법에서는 다수개의 서브프레임을 묶어 전송 할 수 있는 최대 수용 가능 DCI의 개수가 증가된 상황이 고려되어야 한다. 이로 인해, 기지국이 사용한 총 DCI의 개수(또는 이에 대응하여 단말이 응답해야 하는 ACK/NACK의 개수)가 증가할 수 있다. 따라서, 제2 DAI 매핑 방법은 서브프레임 범위(예, 최대 4개의 서브프레임)를 정하고 그 서브프레임 범위 내에서 실제로 전송된 DCI 개수를 total CRC(total DAI)로 표현한다는 점에서, 제1 DAI 매핑 방법과 차이가 있다.
도 28에는 활성화된 CC(CC1~CC10)의 개수는 10개이고 총 15개의 DCI가 단말에게 4개의 서브프레임 시간 동안에 할당되어 전송되는 경우가 예시되어 있다. 도 28에서, 단말에게 전송된 total DAI 값은 10011000 이다. 표 10에서 예시된 바와 같이, counter DAI는 0001101100011011000110 이고 11개의 DAI를 통해 단말에게 전송된다.
도 29는 본 발명의 실시예에 따른, 송신기를 나타내는 도면이다.
송신기(Tx100)은 프로세서(Tx110), 메모리(Tx120), 및 RF 변환기(Tx130)를 포함한다.
프로세서(Tx110)는 본 명세서에서 송신(예, 기지국의 송신, 단말의 송신)과 관련하여 기술된 절차, 기능, 및 방법들을 구현하도록 구성될 수 있다. 또한, 프로세서(Tx110)는 송신기(Tx100)의 각 구성을 제어할 수 있다.
메모리(Tx120)는 프로세서(Tx110)와 연결되고, 프로세서(Tx110)의 동작과 관련된 다양한 정보를 저장한다.
RF 변환기(Tx130)는 프로세서(Tx110)와 연결되고, 무선 신호를 송신 또는 수신한다. 그리고 송신기(Tx100)는 단일 안테나 또는 다중 안테나를 가질 수 있다.
송신기(Tx100)는 기지국 또는 단말일 수 있다.
도 30은 본 발명의 실시예에 따른, 수신기를 나타내는 도면이다.
수신기(Rx200)은 프로세서(Rx210), 메모리(Rx220), 및 RF 변환기(Rx230)를 포함한다.
프로세서(Rx210)는 본 명세서에서 수신(예, 기지국의 수신, 단말의 수신)과 관련하여 기술된 절차, 기능, 및 방법들을 구현하도록 구성될 수 있다. 또한, 프로세서(Rx210)는 수신기(Rx200)의 각 구성을 제어할 수 있다.
메모리(Rx220)는 프로세서(Rx210)와 연결되고, 프로세서(Rx210)의 동작과 관련된 다양한 정보를 저장한다.
RF 변환기(Rx230)는 프로세서(Rx210)와 연결되고, 무선 신호를 송신 또는 수신한다. 그리고 수신기(Rx200)는 단일 안테나 또는 다중 안테나를 가질 수 있다.
수신기(Rx200)는 단말 또는 기지국일 수 있다.
한편, 본 발명의 실시예는 지금까지 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 상술한 실시예의 기재로부터 본 발명이 속하는 기술 분야의 당업자라면 쉽게 구현할 수 있는 것이다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims (20)

  1. 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법으로서,
    상기 피드백 정보를 복수의 심볼로 변조하는 단계;
    길이가 5 미만인 스프레딩 직교 시퀀스(spreading orthogonal sequence)를 이용해, 상기 복수의 심볼을 스프레딩하는 단계; 및
    상기 스프레딩된 심볼들을 복수의 RE(resource element)에 매핑하는 단계
    를 포함하는 송신기의 전송 방법.
  2. 제1항에 있어서,
    상기 변조하는 단계는,
    상기 피드백 정보에 CRC(cyclic redundancy check) 정보를 추가하여, 제1 정보를 생성하는 단계;
    상기 제1 정보에 TBCC(tail biting convolutional channel coding)와 레잇 매칭(rate matching)을 적용하여, 제2 정보를 생성하는 단계; 및
    상기 제2 정보를 QPSK(quadrature phase shift keying), 8-PSK(phase shift keying), 4-QAM(quadrature amplitude modulation), 및 16-QAM 중 적어도 하나를 통해 변조하여, 상기 복수의 심볼을 생성하는 단계를 포함하는
    송신기의 전송 방법.
  3. 제2항에 있어서,
    상기 복수의 심볼을 생성하는 단계는,
    스크램블링 시퀀스를 아래의 수학식 1과 같이 상기 제2 정보의 제1 비트 스트림에 적용하여, 제2 비트 스트림을 생성하는 단계를 포함하는
    송신기의 전송 방법.
    [수학식 1]
    Figure PCTKR2016006975-appb-I000109
    (
    Figure PCTKR2016006975-appb-I000110
    : 상기 제2 비트 스트림, e(i): 상기 제1 비트 스트림, c(i): 아래의 수학식 2의 cinit에 기초해 구해지는 상기 스크램블링 시퀀스)
    [수학식 2]
    Figure PCTKR2016006975-appb-I000111
    (ns: 슬롯 번호,
    Figure PCTKR2016006975-appb-I000112
    : 물리 셀 ID, nRNTI: 상기 송신기의 RNTI(radio network temporary identifier))
  4. 제1항에 있어서,
    상기 스프레딩 직교 시퀀스 중 길이가 3인 제1 스프레딩 직교 시퀀스는,
    [1 1 1], [1
    Figure PCTKR2016006975-appb-I000113
    Figure PCTKR2016006975-appb-I000114
    ], 및 [1
    Figure PCTKR2016006975-appb-I000115
    Figure PCTKR2016006975-appb-I000116
    ] 중 적어도 하나인
    송신기의 전송 방법.
  5. 제1항에 있어서,
    상기 복수의 RE에 매핑하는 단계는,
    상기 스프레딩된 심볼들을, 아래의 수학식 1에 기초해 상기 복수의 RE에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
    [수학식 1]
    Figure PCTKR2016006975-appb-I000117
    (
    Figure PCTKR2016006975-appb-I000118
    은 상기 매핑된 심볼들이며, n은 인덱스이며 n=0,...,
    Figure PCTKR2016006975-appb-I000119
    -1, i는 부반송파의 인덱스이며 i=0,1,...,
    Figure PCTKR2016006975-appb-I000120
    -1,
    Figure PCTKR2016006975-appb-I000121
    ,
    Figure PCTKR2016006975-appb-I000122
    은 안테나 포트이며, s()는 상기 복수의 심볼이며,
    Figure PCTKR2016006975-appb-I000123
    는 1개의 PRB(physical resource block) 대역폭이며,
    Figure PCTKR2016006975-appb-I000124
    은 셀 특정(cell-specific)한 위상 로테이션의 값이며, ns는 슬롯 번호이며, l은 시간 도메인 심볼의 인덱스이며,
    Figure PCTKR2016006975-appb-I000125
    는 스프레딩 인자의 값이며,
    Figure PCTKR2016006975-appb-I000126
    은 상기 스프레딩 직교 시퀀스임)
  6. 제1항에 있어서,
    상기 스프레딩된 심볼들은 복수의 제1 심볼과 복수의 제2 심볼을 포함하고,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 제1 심볼을 제1 슬롯을 위한 복수의 시간 도메인 심볼 중 레퍼런스 신호를 위한 시간 도메인 심볼을 제외한 나머지 시간 도메인 심볼에 순차적으로 매핑하는 단계; 및
    상기 복수의 제2 심볼을 상기 나머지 시간 도메인 심볼 중 상기 복수의 제1 심볼이 매핑된 시간 도메인 심볼 다음의 시간 도메인 심볼들에 순차적으로 매핑하는 단계를 포함하는
    송신기의 전송 방법.
  7. 제1항에 있어서,
    상기 변조하는 단계는,
    상기 복수의 심볼을 제1 슬롯을 위한 복수의 PRB에 매핑되는 복수의 제1 심볼 그룹과 제2 슬롯을 위한 복수의 PRB에 매핑되는 복수의 제2 심볼 그룹으로 그룹화하는 단계를 포함하는
    송신기의 전송 방법.
  8. 제1항에 있어서,
    상기 복수의 RE에 매핑하는 단계는,
    제1 슬롯을 위한 복수의 시간 도메인 심볼 중 일부에, 상기 피드백 정보를 위한 복수의 제1 레퍼런스 신호를 할당하는 단계; 및
    제2 슬롯을 위한 복수의 시간 도메인 심볼 중 일부에, 상기 피드백 정보를 위한 복수의 제2 레퍼런스 신호를 할당하는 단계를 포함하는
    송신기의 전송 방법.
  9. 제1항에 있어서,
    상기 스프레딩 직교 시퀀스 중 길이가 4인 제1 스프레딩 직교 시퀀스는,
    [1 1 1 1], [1 -1 1 -1], [1 1 -1 -1], 및 [1 -1 -1 1] 중 적어도 하나인
    송신기의 전송 방법.
  10. 제1항에 있어서,
    상기 복수의 RE에 매핑하는 단계는,
    상기 스프레딩된 심볼들을, 아래의 수학식 1에 기초해 상기 복수의 RE에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
    [수학식 1]
    Figure PCTKR2016006975-appb-I000127
    (
    Figure PCTKR2016006975-appb-I000128
    은 상기 매핑된 심볼들이며, n은 인덱스이며 n=0,1,...,23, i는 부반송파의 인덱스이며 i=0,1,...,
    Figure PCTKR2016006975-appb-I000129
    -1,
    Figure PCTKR2016006975-appb-I000130
    , v=n mod 6,
    Figure PCTKR2016006975-appb-I000131
    은 안테나 포트이며, s()는 상기 복수의 심볼이며,
    Figure PCTKR2016006975-appb-I000132
    는 1개의 PRB(physical resource block) 대역폭이며,
    Figure PCTKR2016006975-appb-I000133
    은 셀 특정(cell-specific)한 위상 로테이션의 값이며, ns는 슬롯 번호이며, l은 시간 도메인 심볼의 인덱스이며,
    Figure PCTKR2016006975-appb-I000134
    는 스프레딩 인자의 값이며,
    Figure PCTKR2016006975-appb-I000135
    은 상기 스프레딩 직교 시퀀스임)
  11. 제1항에 있어서,
    상기 스프레딩된 심볼들은 복수의 제1 심볼과 복수의 제2 심볼을 포함하고,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 제1 심볼을 제1 슬롯을 위한 복수의 부반송파에 순차적으로 매핑하는 단계; 및
    상기 복수의 제2 심볼을 상기 제1 슬롯을 위한 복수의 부반송파 중 상기 복수의 제1 심볼이 매핑된 부반송파 다음의 부반송파들에 순차적으로 매핑하는 단계를 포함하는
    송신기의 전송 방법.
  12. 제1항에 있어서,
    상기 스프레딩 직교 시퀀스 중 길이가 2인 제1 스프레딩 직교 시퀀스는,
    [1 1] 및 [1 -1] 중 적어도 하나인
    송신기의 전송 방법.
  13. 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법으로서,
    상기 피드백 정보를 QPSK(quadrature phase shift keying) 및 4-QAM(quadrature amplitude modulation) 중 하나를 통해, 복수의 제1 심볼로 변조하는 단계;
    길이가 2인 스프레딩 직교 시퀀스에 기초해 상기 복수의 제1 심볼을 2배로 스프레딩하여, 복수의 제2 심볼을 생성하는 단계; 및
    주파수 축이 먼저고 시간 축이 나중인 매핑 순서에 기초해, 상기 복수의 제2 심볼을 복수의 RE(resource element)에 매핑하는 단계
    를 포함하는 송신기의 전송 방법.
  14. 제13항에 있어서,
    상기 복수의 RE는 제1 슬롯을 위한 복수의 RE와 상기 제1 슬롯 다음의 제2 슬롯을 위한 복수의 RE를 포함하고,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 제2 심볼 중 일부를 상기 제1 슬롯을 위한 복수의 RE 중에서 제1 시간 도메인 심볼을 위한 복수의 RE에 매핑하는 단계; 및
    상기 복수의 제2 심볼 중 다른 일부를 상기 제1 슬롯을 위한 복수의 RE 중에서 상기 제1 시간 도메인 심볼 다음의 제2 시간 도메인 심볼을 위한 복수의 RE에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
  15. 제13항에 있어서,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 제2 심볼을 아래의 수학식 1에 기초해 상기 복수의 RE에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
    [수학식 1]
    Figure PCTKR2016006975-appb-I000136
    (yn()은 상기 매핑된 심볼들이며, n은 인덱스이며,
    Figure PCTKR2016006975-appb-I000137
    =6 or 5,
    Figure PCTKR2016006975-appb-I000138
    =6, 5, or 4, i는 부반송파의 인덱스이며, s()는 상기 복수의 제1 심볼이며,
    Figure PCTKR2016006975-appb-I000139
    는 1개의 PRB(physical resource block) 대역폭이며,
    Figure PCTKR2016006975-appb-I000140
    은 셀 특정(cell-specific)한 위상 로테이션의 값이며, ns는 슬롯 번호이며, l은 시간 도메인 심볼의 인덱스이며,
    Figure PCTKR2016006975-appb-I000141
    =2,
    Figure PCTKR2016006975-appb-I000142
    은 상기 스프레딩 직교 시퀀스임)
  16. 제13항에 있어서,
    상기 복수의 RE는 제1 슬롯을 위한 PRB에 대응하는 복수의 제1 RE와 상기 제1 슬롯 다음의 제2 슬롯을 위한 PRB에 대응하는 복수의 제2 RE를 포함하고,
    상기 복수의 RE에 매핑하는 단계는,
    상기 피드백 정보를 위한 적어도 하나의 레퍼런스 신호를, 상기 복수의 제1 RE 중 일부에 매핑하는 단계; 및
    상기 복수의 제2 심볼 중 일부를, 상기 매핑 순서에 기초해 상기 복수의 제1 RE 중 나머지에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
  17. 제13항에 있어서,
    상기 변조하는 단계는,
    상기 피드백 정보에 CRC(cyclic redundancy check) 정보를 추가하여, 제1 정보를 생성하는 단계;
    상기 제1 정보에 TBCC(tail biting convolutional channel coding)와 레잇 매칭(rate matching)을 적용하여, 제2 정보를 생성하는 단계;
    상기 제2 정보를 QPSK를 통해 변조하여, 상기 복수의 제1 심볼을 생성하는 단계; 및
    상기 복수의 제1 심볼을 제1 슬롯에 매핑되는 제1 심볼 그룹과 제2 슬롯에 매핑되는 제2 심볼 그룹으로 그룹화하는 단계를 포함하는
    송신기의 전송 방법.
  18. 송신기가 상향링크 제어 채널을 통해 피드백 정보를 전송하는 방법으로서,
    상기 피드백 정보 중 22 비트 보다 큰 제1 피드백 정보에 CRC(cyclic redundancy check)와 TBCC(tail biting convolutional channel coding)를 적용하여, 제1 정보를 생성하는 단계;
    상기 제1 정보를 변조하여, 복수의 심볼을 생성하는 단계; 및
    상기 복수의 심볼을 복수의 RE(resource element)에 매핑하는 단계
    를 포함하는 송신기의 전송 방법.
  19. 제18항에 있어서,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 심볼을 아래의 수학식 1에 기초해 상기 복수의 RE에 매핑하는 단계를 포함하는
    송신기의 전송 방법.
    [수학식 1]
    Figure PCTKR2016006975-appb-I000143
    (
    Figure PCTKR2016006975-appb-I000144
    은 상기 매핑된 심볼들이며,
    Figure PCTKR2016006975-appb-I000145
    은 안테나 포트이며, n=0,1,...,11, i=0,1,...,
    Figure PCTKR2016006975-appb-I000146
    -1, v=n mod 6, s()는 상기 복수의 심볼이며,
    Figure PCTKR2016006975-appb-I000147
    는 1개의 PRB(physical resource block) 대역폭이며,
    Figure PCTKR2016006975-appb-I000148
    은 셀 특정(cell-specific)한 위상 로테이션의 값이며, ns는 슬롯 번호이며, l은 시간 도메인 심볼의 인덱스임)
  20. 제18항에 있어서,
    상기 복수의 심볼은 제1 슬롯에 매핑되는 복수의 제1 심볼과 상기 제1 슬롯 다음의 제2 슬롯에 매핑되는 복수의 제2 심볼을 포함하고,
    상기 복수의 RE에 매핑하는 단계는,
    상기 복수의 제1 심볼에 위상 로테이션(phase rotation)을 적용하는 단계;
    상기 위상 로테이션된 심볼들에 순환 시프트(cyclic shift)를 적용하는 단계; 및
    상기 순환 시프트된 심볼들에 DFT(discrete Fourier transform) 프리코딩을 적용하는 단계를 포함하는
    송신기의 전송 방법.
PCT/KR2016/006975 2015-07-10 2016-06-29 캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치 Ceased WO2017010708A1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
KR20150098680 2015-07-10
KR10-2015-0098680 2015-07-10
KR20150116828 2015-08-19
KR10-2015-0116828 2015-08-19
KR20150120417 2015-08-26
KR10-2015-0120417 2015-08-26
KR20150121093 2015-08-27
KR10-2015-0121093 2015-08-27
KR10-2015-0142200 2015-10-12
KR20150142200 2015-10-12
KR1020160081119A KR20170007119A (ko) 2015-07-10 2016-06-28 캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치
KR10-2016-0081119 2016-06-28

Publications (1)

Publication Number Publication Date
WO2017010708A1 true WO2017010708A1 (ko) 2017-01-19

Family

ID=57757857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2016/006975 Ceased WO2017010708A1 (ko) 2015-07-10 2016-06-29 캐리어 집성 기반의 무선 통신 셀룰러 시스템에서 고 용량의 피드백을 전송하는 방법 및 장치

Country Status (1)

Country Link
WO (1) WO2017010708A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031850A1 (ko) * 2017-08-11 2019-02-14 한국전자통신연구원 하향링크 제어 채널의 송수신 방법 및 이를 이용하는 장치
WO2025129534A1 (en) * 2023-12-20 2025-06-26 Nec Corporation Devices and methods for spreading in uplink transmission

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087260A2 (ko) * 2010-01-17 2011-07-21 엘지전자 주식회사 무선 통신 시스템에서 상향링크 제어 정보 전송 방법 및 장치
WO2014112835A1 (ko) * 2013-01-17 2014-07-24 엘지전자 주식회사 무선통신 시스템에서 상향링크 신호 전송 방법 및 장치
US20150016389A1 (en) * 2011-10-03 2015-01-15 Telefonaktiebolaget L M Ericsson (Publ) Simultaneous Reporting of ACK/NACK and Channel-State Information using PUCCH Format 3 Resources

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087260A2 (ko) * 2010-01-17 2011-07-21 엘지전자 주식회사 무선 통신 시스템에서 상향링크 제어 정보 전송 방법 및 장치
US20150016389A1 (en) * 2011-10-03 2015-01-15 Telefonaktiebolaget L M Ericsson (Publ) Simultaneous Reporting of ACK/NACK and Channel-State Information using PUCCH Format 3 Resources
WO2014112835A1 (ko) * 2013-01-17 2014-07-24 엘지전자 주식회사 무선통신 시스템에서 상향링크 신호 전송 방법 및 장치

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
ERICSSON: "PUCCH Format Design for CA Enhancement", R1-153420, 3GPP TSG RAN WG1 MEETING #81, 25 May 2015 (2015-05-25), Fukuoka, Japan, XP050977893 *
LG ELECTRONICS: "HARQ-ACK PUCCH Transmission for Rel-13 CA", R1-152717, 3GPP TSG RAN WG1 MEETING #81, 16 May 2015 (2015-05-16), Fukuoka, Japan, XP050971801 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019031850A1 (ko) * 2017-08-11 2019-02-14 한국전자통신연구원 하향링크 제어 채널의 송수신 방법 및 이를 이용하는 장치
WO2025129534A1 (en) * 2023-12-20 2025-06-26 Nec Corporation Devices and methods for spreading in uplink transmission

Similar Documents

Publication Publication Date Title
WO2020204550A1 (en) Method and apparatus for grant free based data transmission in wireless communication system
WO2018203726A1 (en) Method and apparatus for communicating reference signal for broadcast channel
WO2021230686A1 (en) Method and apparatus for beam management
WO2020204491A1 (en) Apparatus and method for semi-persistent scheduling
EP3878227A1 (en) Method and apparatus for grant free based data transmission in wireless communication system
WO2018174665A1 (en) Method and apparatus for transmitting and receiving demodulation reference signal
WO2020256516A2 (en) Method and apparatus for aperiodic reference signal transmission and reception
WO2013162333A1 (ko) 부분적 단말 제어 단말 대 단말 통신 방법
WO2019139405A1 (en) Method and apparatus for transmitting hybrid automatic repeat and request information in a wireless communication system
WO2021182878A1 (en) Method and apparatus for channel state information (csi) reporting in a wireless communication system
WO2022075789A1 (en) Method and apparatus for transmission and reception using narrowband in communications system
WO2018203650A1 (ko) 무선 통신 시스템에서 자원을 할당하는 방법 및 장치
EP3864767A1 (en) Method and apparatus to enable csi reporting in wireless communication systems
WO2022030920A1 (en) Transmitting method and receiving method for control information, user equipment and base station
EP3698500A1 (en) Method and apparatus for transmitting hybrid automatic repeat and request information in a wireless communication system
WO2021020826A1 (en) Method and device for receiving physical downlink control channel
WO2011084038A2 (ko) 무선 통신 시스템에서 캐리어 집성
WO2020167088A1 (en) Method and apparatus for transmission or reception of data in communication system
WO2020091496A1 (ko) 무선 통신 시스템에서 단말 및 기지국의 동작 방법 및 이를 지원하는 장치
WO2020167077A1 (ko) 무선 통신 시스템에서 상향링크 데이터에 대한 복조 참조 신호를 전송하기 위한 방법 및 이를 위한 장치
WO2022015123A1 (ko) 통신 시스템에서 제어 정보 및 데이터를 송수신하기 위한 장치 및 방법
WO2023055217A1 (en) Device and method for transmitting or receiving control information and data in communication system
AU2020221134A1 (en) Method and apparatus for transmission or reception of data in communication system
WO2021201662A1 (en) Method and apparatus for transmission and reception of data in communication system
WO2020167076A1 (ko) 무선 통신 시스템에서 낮은 papr 시퀀스를 생성하기 위한 방법 및 이를 위한 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16824625

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16824625

Country of ref document: EP

Kind code of ref document: A1