WO2016182128A1 - 태양전지모듈의 제조방법 - Google Patents

태양전지모듈의 제조방법 Download PDF

Info

Publication number
WO2016182128A1
WO2016182128A1 PCT/KR2015/008694 KR2015008694W WO2016182128A1 WO 2016182128 A1 WO2016182128 A1 WO 2016182128A1 KR 2015008694 W KR2015008694 W KR 2015008694W WO 2016182128 A1 WO2016182128 A1 WO 2016182128A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon layer
doped
amorphous silicon
solar cell
depositing
Prior art date
Application number
PCT/KR2015/008694
Other languages
English (en)
French (fr)
Inventor
이홍재
김종환
Original Assignee
주식회사 테스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 테스 filed Critical 주식회사 테스
Publication of WO2016182128A1 publication Critical patent/WO2016182128A1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a method for manufacturing a solar cell module, and more particularly, to efficiently collect current generated from a solar cell module to improve an open voltage and a fill factor (fill factor) of a solar cell module that can increase electrical production efficiency. It relates to a manufacturing method.
  • the solar cell system includes a cell in which sunlight is incident, and generates electricity by using characteristics of a cell that generates electricity by photoelectric effect when sunlight is received.
  • a lot of researches for improving the electricity production efficiency of the solar cell system has been actively conducted. For example, studies are being actively conducted to lower the reflectance of sunlight incident on a cell or to increase the incident rate of sunlight incident on a cell even when the cell has the same size.
  • a light collecting means such as a light collecting lens to increase the light collecting rate of sunlight.
  • the condensing means increases the condensing ratio of sunlight and makes it possible to condense a larger amount of sunlight even with cells of the same size.
  • a problem arises in that the operating temperature of the cell rises relatively, so that the fill factor and the electricity production efficiency decrease.
  • the present invention provides a method of manufacturing a solar cell module that can increase the electrical production efficiency of the solar cell module by improving the fill factor (open factor) and open voltage in the solar cell module constituting the solar cell system to solve the above problems.
  • the purpose is to provide.
  • An object of the present invention as described above is the step of depositing a second intrinsic amorphous silicon layer on the second surface of the crystalline silicon wafer, the step of depositing a second doped amorphous silicon layer on the surface of the second intrinsic amorphous silicon layer, the crystalline Depositing a first intrinsic amorphous silicon layer on a first surface of a silicon wafer, depositing a first doped amorphous silicon layer on a surface of the first intrinsic amorphous silicon layer, one on the surface of the first doped amorphous silicon layer Depositing the above microcrystalline silicon layer, depositing a first transparent conductive film layer on a surface of the microcrystalline silicon layer, and depositing a second transparent conductive film layer on a surface of the second doped amorphous silicon layer, wherein the second And forming an upper electrode on the surface of the transparent conductive film layer and forming a lower electrode on the surface of the second transparent conductive film layer. It is achieved by the manufacturing method of the solar cell module according to claim.
  • the depositing of the one or more microcrystalline silicon layers may include depositing a first doped microcrystalline silicon layer on a surface of the first doped amorphous silicon layer, and intrinsic microcrystals on the surface of the first doped microcrystalline silicon layer. Depositing a silicon layer and depositing a second doped microcrystalline silicon layer on a surface of the intrinsic microcrystalline silicon layer.
  • the method may further include depositing a third doped amorphous silicon layer between the first doped microcrystalline silicon layer and the first doped amorphous silicon layer.
  • the third doped amorphous silicon layer may be the same type as the first doped microcrystalline silicon layer.
  • the first doped microcrystalline silicon layer may be deposited as microcrystals while varying the hydrogen dilution ratio.
  • the third doped amorphous silicon layer may have a thickness of 20 to 100nm.
  • the method may further include depositing a third doped microcrystalline silicon layer between the first doped microcrystalline silicon layer and the first doped amorphous silicon layer.
  • the third doped microphone crystalline silicon layer may be the same type as the first doped amorphous silicon layer.
  • the third doped microcrystalline silicon layer may have a thickness in the range of 20 to 100 nm.
  • the manufacturing method of the solar cell module of the present invention having the above-described configuration, by including a micro-crystalline silicon layer in the solar cell module, it is possible to absorb sunlight in the long wavelength band with the increase of the open voltage.
  • the filling rate is also improved by the improvement of the current density, thereby increasing the electricity production efficiency due to sunlight.
  • FIG. 1 is a schematic diagram showing the operation principle of a solar cell system
  • FIGS. 2 and 3 are cross-sectional views of a solar cell module having an amorphous silicon layer
  • FIG. 4 is a schematic view of a solar cell system having a light collecting means for collecting light into a solar cell module
  • FIG. 5 is a cross-sectional view of a solar cell module according to an embodiment of the present invention.
  • FIG. 6 and 7 are cross-sectional view of a solar cell module according to another embodiment of the present invention.
  • FIG. 8 is a flowchart illustrating a method of manufacturing a solar cell module according to the present invention.
  • FIG. 1 is a schematic diagram schematically illustrating a solar cell module provided in a solar cell system to generate electricity by receiving sunlight. 1 is a side cross-sectional view of a solar cell.
  • a solar cell system may be defined as a battery that generates electricity by photoelectric effect when sunlight is received.
  • the N layer 3 and the P layer 5 are bonded to each other and sunlight is incident on the cell 32 formed of the PN junction, hole pairs are formed.
  • electrons move to the N layer 3 and holes move to the P layer 5 by the electric field generated at the PN junction. Therefore, an electromotive force is generated between the P layer 5 and the N layer 3, and a current flows when a load is connected to the electrodes 34 and 44 at both ends.
  • Reference numeral '1' which is not described in the drawings, corresponds to an antireflection film that prevents sunlight from being reflected.
  • the heterojunction solar cell system divides the N and P layers according to their properties, and specifically refers to a case where the N and P layers are formed of different crystal structures or different materials. .
  • a solar cell module 100A that generates electricity in a heterojunction solar cell system includes a crystalline silicon wafer 110 and at least one amorphous silicon layer 120 formed on the crystalline silicon wafer 110. , 130, a transparent conductive layer 140 formed on the amorphous silicon layer 130, and an upper electrode 150 formed on the transparent conductive layer 140.
  • the crystalline silicon wafer 110 may be made of N-type silicon, and the intrinsic amorphous silicon layer 120 is deposited on the crystalline silicon wafer 110, and the P-type amorphous silicon layer 130 is formed thereon. To deposit. A transparent conductive film layer 140 is formed on an upper surface of which sunlight is incident, an upper electrode 150 is provided thereon, and a lower electrode 160 is provided on a lower surface of the silicon wafer 110.
  • the solar cell module according to FIG. 2 has a structure of a so-called 'HIT (Heterojunction with Intrinsic Thin layer) solar cell' developed and marketed by Sanyo in Japan, and includes an N-type silicon wafer 110 and a P-type amorphous silicon.
  • An intrinsic amorphous silicon layer 120 is interposed between the layers 130 in a thickness of several nm, indicating a light conversion efficiency of 20% or more, which is significantly higher than that of the solar cell module according to the related art.
  • FIG. 3 has a structure similar to that of FIG. 2 described above, in which the first intrinsic amorphous silicon layer 120A, the doped amorphous silicon layer 130, the first transparent conductive film layer 140A and the upper portion of the crystalline silicon wafer 110 are formed.
  • the solar cell module 100B provided is shown.
  • the transparent conductive film layers 140, 140A, and 140B, to which sunlight is incident serve as antireflection films to allow sunlight to be incident without being reflected.
  • the solar cell system has no mechanical or chemical action in the process of converting solar energy into electrical energy, so the structure of the system is simple and requires little maintenance, and once the solar system is installed, its life is long and safe, and furthermore, It has the advantage of being environmentally friendly.
  • the solar cell system is accompanied with a problem that the initial installation cost is high, in particular, to increase the size of the silicon wafer to increase the incident area of the solar cell is a major factor to increase the initial cost of the solar cell system.
  • a solar cell system having a light collecting means for collecting sunlight into a solar cell module has been developed.
  • the solar cell module 100 ′ of the solar cell system 200 is mounted on the base 180, and the light collecting means, for example, a condenser lens, is disposed at a predetermined distance from the solar cell module 100 ′.
  • the light collecting means for example, a condenser lens
  • the condenser lens 210 collects the light of the sunlight and enters the solar cell module 100 ′.
  • the distance between the solar cell module 100 ′ and the condenser lens 210 may be adjusted so that most of the sunlight passing through the condenser lens 210 is incident on the solar cell module 100 ′ according to the focal length of the condenser lens 210. Can be determined.
  • the condenser lens 210 can be provided to significantly reduce the size of the wafer, thereby lowering the initial cost of the solar cell system. Therefore, when the condensing lens is provided in the heterojunction solar cell module according to FIGS. 2 and 3, it is possible to construct a solar cell system having high energy conversion efficiency.
  • FIG 5 is a cross-sectional view showing a solar cell module 100C according to an embodiment of the present invention.
  • the solar cell module 100C further includes one or more microcrystalline silicon layers 170 in the structure of the solar cell module 100C according to FIG. 2 or 3.
  • the open voltage can be improved by more than twice as compared with the conventional heterojunction solar cell module, and due to the microcrystal structure, it is possible to absorb sunlight in a long wavelength band. Therefore, the filling rate can be increased by improving the current density of the solar cell module.
  • the solar cell module 100C according to the present invention will be described in detail.
  • the solar cell module 100C includes a crystalline silicon wafer 110, a first intrinsic amorphous silicon layer 120A formed on the crystalline silicon wafer 110, and a lower portion of the crystalline silicon wafer 110.
  • the crystalline silicon wafer 110 may be formed of, for example, N-type silicon.
  • a first intrinsic amorphous silicon layer 120A may be formed on the crystalline silicon wafer 110, and a first doped amorphous silicon layer 130A may be formed on the first intrinsic amorphous silicon layer 120A.
  • the first doped amorphous silicon layer 130A may be formed of P-type silicon.
  • a second intrinsic amorphous silicon layer 120B is formed below the crystalline silicon wafer 110 and a second doped amorphous silicon layer 130B is formed below the second intrinsic amorphous silicon layer 120B.
  • the second doped amorphous silicon layer 130B may be formed of N-type silicon.
  • the solar cell module 100C may form one or more microcrystalline silicon layers 170 on the first doped amorphous silicon layer 130A.
  • the micro crystalline silicon layer 170 may include one or more doped micro crystalline silicon layers 170A and 170C and an intrinsic micro crystalline silicon layer 170B, and may be disposed on and under the intrinsic micro crystalline silicon layer 170B.
  • the doped microcrystalline silicon layers 170A and 170C may be formed.
  • the one or more microcrystalline silicon layers 170 may include a first doped microcrystalline silicon layer 170A formed on the first doped amorphous silicon layer 130A and the first doped microcrystalline silicon layer.
  • An intrinsic microcrystalline silicon layer 170B formed on the upper portion of the 170A and a second doped microcrystalline silicon layer 170C formed on the intrinsic microcrystalline silicon layer 170B may be included.
  • the first doped microcrystalline silicon layer 170A formed on the first doped amorphous silicon layer 130A is phosphorus (P). This can be formed of doped N-type microcrystalline silicon.
  • the second doped microcrystalline silicon layer 170C may be formed of P-type microcrystalline silicon doped with boron (B).
  • the first doped microcrystalline silicon layer 170A is deposited on the first doped amorphous silicon layer 130A, the first doped amorphous silicon layer 130A and the first doped upper part are deposited.
  • the filling rate is drastically reduced due to the crystal lattice distortion caused by the occurrence of point defects and predefects at the interface between the micro-crystal silicon layers 170A. Accordingly, in order to prevent distortion of the crystal lattice between the first doped amorphous silicon layer 130A and the first doped microcrystalline silicon layer 170A, the first doped microcrystalline silicon layer 170A and the first dopant may be prevented.
  • the third doped amorphous silicon layer 130C may be further included between the one doped amorphous silicon layer 130A.
  • FIG. 6 illustrates a solar cell module 100D in which the third doped amorphous silicon layer 130C is formed.
  • the third doped amorphous silicon layer 130C may have the same type as the first doped microcrystalline silicon layer 170A.
  • the third doped amorphous silicon layer 130C is also formed of N-type amorphous silicon doped with phosphorus (P). Can be.
  • the first doped microcrystalline silicon layer 170A may be deposited as microcrystals while varying the hydrogen dilution ratio during deposition.
  • the third doped amorphous silicon layer 130C may have a thickness of about 20 to 100 nm.
  • the intrinsic microcrystalline silicon layer 170B may be deposited on the first doped microcrystalline silicon layer 170A at a thickness of 10 nm or less.
  • the thickness of the intrinsic microcrystalline silicon layer 170B is about 1000 to 2000 nm, and the crystallization rate is about 30 to 50%.
  • FIG. 7 illustrates a solar cell module 100E on which the third doped microcrystalline silicon layer 170D is formed.
  • the third doped microcrystalline silicon layer 170D may have the same type as the first doped amorphous silicon layer 130A.
  • the third doped microcrystalline silicon layer 170D is also formed of P-type microcrystalline silicon doped with boron (B). Can be.
  • the third doped microcrystalline silicon layer 170D may have a thickness in a range of about 20 nm to about 100 nm.
  • the third doped microcrystalline silicon layer 170D and the third doped amorphous silicon layer 130C may be included, only one of them may be formed in consideration of manufacturing cost and economical efficiency.
  • a first transparent conductive film layer 140A may be deposited on the microcrystalline silicon layer 170, and an upper electrode 150A may be formed on an upper surface of the first transparent conductive film layer 140A.
  • a second transparent conductive film layer 140B may be deposited under the second doped amorphous silicon layer 130B, and a lower electrode 150B may be formed on a bottom surface of the second transparent conductive film layer 140B.
  • FIG. 8 shows a flowchart for manufacturing the solar cell module 100C having the configuration as described above.
  • a second intrinsic amorphous silicon layer 120B on a second surface of the crystalline silicon wafer 110 (S810) and the second intrinsic amorphous layer.
  • the second intrinsic amorphous silicon layer 120B is first deposited on a second surface of the crystalline silicon wafer 110 by using a predetermined deposition apparatus (not shown). (S810).
  • the second surface of the crystalline silicon wafer 110 corresponds to the bottom surface of the crystalline silicon wafer 110 in FIG. 5. That is, the lower surface of the crystalline silicon wafer 110 is disposed inside the deposition apparatus so as to be positioned upward, and the second intrinsic amorphous silicon layer 120B is deposited on the second surface of the crystalline silicon wafer 110. Done.
  • a second doped amorphous silicon layer 130B is deposited on the surface of the second intrinsic amorphous silicon layer 120B (S820).
  • the second doped amorphous silicon layer 130B made of N-type silicon may be deposited by doping phosphorus (P).
  • the crystalline silicon wafer 110 is rotated such that the first surface of the crystalline silicon wafer 110 is positioned above the crystalline silicon wafer 110.
  • the first intrinsic amorphous silicon layer 120A is deposited on the first surface of the substrate (S830).
  • the first surface of the crystalline silicon wafer 110 corresponds to the top surface of the crystalline silicon wafer 110 in FIG. 5.
  • the crystalline silicon wafer 110 is rotated in the deposition apparatus or outside the deposition apparatus so that the top surface of the crystalline silicon wafer 110 is positioned upward.
  • the first intrinsic amorphous silicon layer 120A is deposited on the first surface of the crystalline silicon wafer 110.
  • a first doped amorphous silicon layer 130A is deposited on the surface of the first intrinsic amorphous silicon layer 120A (S840).
  • the first doped amorphous silicon layer 130A made of P-type silicon may be deposited by doping boron (B).
  • one or more microcrystalline silicon layers 170 are deposited on the surface of the first doped amorphous silicon layer 130A (S850).
  • the depositing of the one or more microcrystalline silicon layers may include depositing a first doped microcrystalline silicon layer 170A on a surface of the first doped amorphous silicon layer 130A, and the first doped microcrystalline silicon layer. Depositing an intrinsic microcrystalline silicon layer 170B on the surface of the layer 170A and depositing a second doped microcrystalline silicon layer 170C on the surface of the intrinsic microcrystalline silicon layer 170B. have.
  • the first doped microcrystalline silicon layer 170A formed on the first doped amorphous silicon layer 130A is phosphorus (P).
  • P phosphorus
  • the second doped microcrystalline silicon layer 170C may be formed of P-type microcrystalline silicon by doping boron (B).
  • the method of manufacturing a solar cell module according to the present invention includes depositing a third doped amorphous silicon layer 130C between the first doped microcrystalline silicon layer 170A and the first doped amorphous silicon layer 130A. It may be further provided. This is to prevent the filling rate of the solar cell module from being lowered due to the interface between the first doped microcrystalline silicon layer 170A and the first doped amorphous silicon layer 130A.
  • the third doped amorphous silicon layer 130C may be deposited in the same type as the first doped microcrystalline silicon layer 170A. That is, when the first doped microcrystalline silicon layer 170A is formed of N-type microcrystalline silicon, the third doped amorphous silicon layer 130C may also be formed of N-type amorphous silicon doped with phosphorus (P). have.
  • the first doped microcrystalline silicon layer 170A may be deposited as microcrystals while varying the hydrogen dilution ratio during deposition.
  • the third doped amorphous silicon layer 130C may have a thickness of about 20 to 100 nm.
  • the intrinsic microcrystalline silicon layer 170B may be deposited on the first doped microcrystalline silicon layer 170A at a thickness of 10 nm or less.
  • the thickness of the intrinsic microcrystalline silicon layer 170B is about 1000 to 2000 nm, and the crystallization rate is about 30 to 50%.
  • a third doped microcrystalline silicon layer 170D may be deposited between 170A) and the first doped amorphous silicon layer 130A.
  • the third doped microcrystalline silicon layer 170D may have the same type as the first doped amorphous silicon layer 130A.
  • the third doped microcrystalline silicon layer 170D is also formed of P-type microcrystalline silicon doped with boron (B). Can be.
  • the third doped microcrystalline silicon layer 170D may have a thickness in a range of about 20 nm to about 100 nm.
  • the first transparent conductive film layer 140A is deposited on the surface of the micro crystalline silicon layer 170 (S860), and the second transparent conductive film layer 140B is formed on the surface of the second doped amorphous silicon layer 130B.
  • S870 To deposit
  • the upper electrode 150A is formed on the surface of the first transparent conductive film layer 140A (S880), and the lower electrode 150B is formed on the surface of the second transparent conductive film layer 140B (S890). ).
  • the present inventors have performed various experiments for measuring the open voltage, the short-circuit current density, the filling rate, and the conversion efficiency.
  • Example' represents a heterojunction solar cell module including a crystalline silicon wafer according to the present invention
  • 'Comparative Example 1' is a heterojunction solar cell in which various silicon layers are laminated on glass. Represents a module.
  • the open voltage is increased and the short-circuit current density decreases as compared with Comparative Example 2.
  • 'Example 1' represents a case in which the thickness of the third doped microcrystalline silicon layer 170D described above is about 50 nm in the heterojunction solar cell module according to the present invention. 'Represents a case where the thickness of the third doped microcrystalline silicon layer 170D described above in the heterojunction solar cell module according to the present invention is approximately 75 nm.
  • the heterojunction solar cell module according to the present invention does not include the third doped microcrystalline silicon layer 170D.
  • the open-circuit voltage is relatively improved compared to 'Example 3', and thus, the filling rate is also the value of 'Example 1' and 'Example 2'. It can be seen that the 41% and 46% improved compared to the 'Example 3' respectively.
  • the thickness of the third doped microcrystalline silicon layer 170D is approximately 50nm (Example 1)
  • the thickness is increased to approximately 75nm (Example It can be seen that the filling rate in Example 2) is improved.
  • the manufacturing method of the solar cell module of the present invention by including a microcrystalline silicon layer in the solar cell module, it is possible to absorb sunlight in the long wavelength band with the increase of the open voltage.
  • the filling rate is also improved by the improvement of the current density, thereby increasing the electricity production efficiency due to sunlight.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)

Abstract

본 발명은 태양전지모듈의 제조방법에 관한 것으로서, 본 발명에 따른 태양전지모듈의 제조방법은 결정질 실리콘 웨이퍼의 제2 표면에 제2 진성 비정질 실리콘층을 증착하는 단계, 상기 제2 진성 비정질 실리콘층의 표면에 제2 도핑 비정질 실리콘층을 증착하는 단계, 상기 결정질 실리콘 웨이퍼의 제1 표면에 제1 진성 비정질 실리콘층을 증착하는 단계, 상기 제1 진성 비정질 실리콘층의 표면에 제1 도핑 비정질 실리콘층을 증착하는 단계, 상기 제1 도핑 비정질 실리콘층의 표면에 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계, 상기 마이크로 결정 실리콘층의 표면에 제1 투명전도막층을 증착하는 단계, 상기 제2 도핑 비정질 실리콘층의 표면에 제2 투명전도막층을 증착하는 단계, 상기 제1 투명전도막층의 표면에 상부 전극을 형성하는 단계 및 상기 제2 투명전도막층의 표면에 하부 전극을 형성하는 단계를 구비하는 것을 특징으로 한다.

Description

태양전지모듈의 제조방법
본 발명은 태양전지모듈의 제조방법에 대한 것으로서, 보다 상세하게는 태양전지모듈에서 생성되는 전류를 효과적으로 수집하여 개방전압 및 충진율(fill factor)을 향상시켜 전기생산효율을 높일 수 있는 태양전지모듈의 제조방법에 관한 것이다.
최근 전기에 대한 수요가 급증하면서 석탄, 석유 등과 같은 기존의 화석연료에 의해 전기를 생산하는 방식 이외에 태양광, 바이오, 풍력, 지열, 해양, 폐기물 에너지와 같은 재생에너지를 활용한 전기 생산 방식이 각광받고 있다. 이 중에서도 태양광 에너지를 전기에너지로 변환시키는 태양전지시스템에 대한 개발이 활발하다. 태양전지시스템을 이용한 태양광 발전시스템은 태양 에너지를 전기에너지로 전환시키는 과정에서 기계적, 화학적 작용이 없으므로 시스템의 구조가 단순하여 유지보수가 거의 필요치 않다. 또한, 태양광 시스템을 한번 설치하게 되면 그 수명이 길고 안전하며, 나아가 환경 친화적이라는 장점을 가지고 있다.
태양전지시스템은 태양광이 입사되는 셀(cell)을 구비하고, 태양광을 받으면 광전효과에 의해 전기를 발생시키는 셀의 특성을 이용하여 전기를 생산하게 된다. 한편, 최근에는 태양전지시스템의 전기생산효율을 향상시키기 위한 많은 연구가 활발하게 진행되고 있다. 예를 들어, 셀에 입사되는 태양광의 반사율을 낮추거나, 또는 같은 크기의 셀을 구비한 경우에도 셀로 입사되는 태양광의 입사율을 높이고자 하는 연구가 활발하다. 특히, 최근에는 동일한 크기의 셀을 구비하는 경우에도 태양광의 집광율을 높이기 위하여 집광렌즈와 같은 집광수단을 구비하고 있다. 집광수단에 의해 태양광의 집광율을 높이게 되어 동일한 크기의 셀을 구비하여도 더 많은 양의 태양광을 집광하는 것이 가능해진다. 하지만, 이와 같은 집광수단을 구비한 경우에 셀의 작동온도가 상대적으로 상승하여 충진율(fill factor) 및 전기생산효율이 떨어진다는 문제점이 야기된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 태양전지시스템을 구성하는 태양전지모듈에서 충진율(fill factor) 및 개방전압을 향상시킴으로써 태양전지모듈의 전기생산효율을 높일 수 있는 태양전지모듈의 제조방법을 제공하는데 목적이 있다.
상기와 같은 본 발명의 목적은 결정질 실리콘 웨이퍼의 제2 표면에 제2 진성 비정질 실리콘층을 증착하는 단계, 상기 제2 진성 비정질 실리콘층의 표면에 제2 도핑 비정질 실리콘층을 증착하는 단계, 상기 결정질 실리콘 웨이퍼의 제1 표면에 제1 진성 비정질 실리콘층을 증착하는 단계, 상기 제1 진성 비정질 실리콘층의 표면에 제1 도핑 비정질 실리콘층을 증착하는 단계, 상기 제1 도핑 비정질 실리콘층의 표면에 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계, 상기 마이크로 결정 실리콘층의 표면에 제1 투명전도막층을 증착하는 단계, 상기 제2 도핑 비정질 실리콘층의 표면에 제2 투명전도막층을 증착하는 단계, 상기 제1 투명전도막층의 표면에 상부 전극을 형성하는 단계 및 상기 제2 투명전도막층의 표면에 하부 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 태양전지모듈의 제조방법에 의해 달성된다.
여기서, 상기 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계는 상기 제1 도핑 비정질 실리콘층의 표면에 제1 도핑 마이크로 결정 실리콘층을 증착하는 단계, 상기 제1 도핑 마이크로 결정 실리콘층의 표면에 진성 마이크로 결정 실리콘층을 증착하는 단계 및 상기 진성 마이크로 결정 실리콘층의 표면에 제2 도핑 마이크로 결정 실리콘층을 증착하는 단계를 구비할 수 있다.
한편, 상기 제1 도핑 마이크로 결정 실리콘층과 상기 제1 도핑 비정질 실리콘층 사이에 제3 도핑 비정질 실리콘층을 증착하는 단계를 더 구비할 수 있다. 이 때, 상기 제3 도핑 비정질 실리콘층은 상기 제1 도핑 마이크로 결정 실리콘층과 타입이 동일할 수 있다. 나아가, 상기 제1 도핑 마이크로 결정 실리콘층은 수소 희석비를 변화시키면서 마이크로 결정으로 증착될 수 있다. 이 경우, 상기 제3 도핑 비정질 실리콘층은 두께가 20 ~ 100nm의 범위를 가질 수 있다.
한편, 상기 제1 도핑 마이크로 결정 실리콘층과 상기 제1 도핑 비정질 실리콘층 사이에 제3 도핑 마이크로 결정 실리콘층을 증착하는 단계를 더 구비할 수 있다. 이 때, 상기 제3 도핑 마이크 결정 실리콘층은 상기 제1 도핑 비정질 실리콘층과 타입이 동일할 수 있다. 이 경우, 제3 도핑 마이크로 결정 실리콘층은 두께가 20 ~ 100nm의 범위를 가질 수 있다.
전술한 구성을 가지는 본 발명의 태양전지모듈의 제조방법에 따르면 상기 태양전지모듈에 마이크로 결정 실리콘층을 포함하여, 개방전압의 상승과 함께 장파장 대역의 태양광도 흡수할 수 있게 된다. 또한, 전류밀도의 향상에 의해 충진율도 향상되어 태양광에 의한 전기생산효율을 높일 수 있다.
도 1은 태양전지시스템의 동작원리를 도시한 개략도,
도 2 및 도 3은 비정질 실리콘층을 구비한 태양전지모듈의 단면도,
도 4는 태양전지모듈로 광을 모으는 집광수단을 구비한 태양전지시스템의 개략도,
도 5는 본 발명의 일 실시예에 따른 태양전지모듈의 단면도,
도 6 및 도 7은 본 발명의 다른 실시예에 따른 태양전지모듈의 단면도,
도 8은 본 발명에 따른 태양전지모듈의 제조방법을 도시한 순서도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명된 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1은 태양전지시스템에 구비되어 태양광을 받아 전기를 생성하는 태양전지모듈(solar cell module)을 개략적으로 도시한 개략도이다. 도 1은 태양전지 셀(cell)의 측단면도이다.
도 1을 참조하면, 태양전지시스템이란 태양광을 받으면 광전효과에 의해 전기를 발생하는 전지로 정의될 수 있다. 도 1에 도시된 바와 같이 N층(3)과 P층(5)이 접합하여 PN접합으로 이루어진 셀(32)에 태양광이 입사되면, 정공쌍이 형성된다. 이 때, PN 접합부에서 생기는 전계에 의해 전자는 N층(3)으로 이동하고, 정공은 P층(5)으로 이동하게 된다. 따라서, P층(5)과 N층(3) 사이에 기전력이 발생하게 되고, 상기 양단의 전극(34, 44)에 부하를 연결하면 전류가 흐르게 된다. 도면에서 설명되지 않은 도면번호 '1'은 태양광이 반사되는 것을 방지하는 반사방지막에 해당한다.
그런데, 상기와 같은 태양전지시스템은 태양전지시스템의 작동 온도가 상승하는 경우에 상기 셀(32)에서 전기를 생산하는 효율이 떨어지는 문제점을 수반한다. 이를 해결하기 위하여 도 2 및 도 3과 같은 이종접합 태양전지시스템이 개시된다.
도 2 및 도 3을 참조하면, 이종접합 태양전지시스템은 N층과 P층을 성질에 따라 구분한 것으로서, 구체적으로 N층과 P층이 서로 다른 결정구조 또는 서로 다른 물질로 구성된 경우를 의미한다.
도 2를 참조하면, 이종접합 태양전지시스템에서 전기를 생산하는 태양전지모듈(100A)은 결정질 실리콘 웨이퍼(110)와, 상기 결정질 실리콘 웨이퍼(110)의 상부에 형성되는 하나 이상의 비정질 실리콘층(120, 130)과, 상기 비정질 실리콘층(130)의 상부에 형성되는 투명전도막층(140)과, 상기 투명전도막층(140)의 상부에 형성되는 상부 전극(150)을 구비할 수 있다.
상기 결정질 실리콘 웨이퍼(110)는 N형 실리콘으로 구성될 수 있으며, 상기 결정질 실리콘 웨이퍼(110)의 상부에 진성 비정질 실리콘층(120)을 증착하고, 그 상부에 P형 비정질 실리콘층(130)을 증착한다. 태양광이 입사되는 상면에는 투명전도막층(140)을 형성하고, 그 상부에 상부전극(150)을 구비하고, 실리콘 웨이퍼(110)의 하면에 하부전극(160)을 구비한다.
상기 도 2에 따른 태양전지모듈은 일본의 'Sanyo'에서 개발하여 시판하는 소위 'HIT(Heterojunction with Intrinsic Thin layer) 셀 태양전지'의 구조로서, N형의 실리콘 웨이퍼(110)와 P형 비정질 실리콘층(130) 사이에 진성 비정질 실리콘층(120)을 수 nm의 두께로 삽입하여 기존의 도 1에 따른 태양전지모듈에 비해 현저히 높은 20% 이상의 광전환 효율을 나타낸다.
한편, 도 3은 전술한 도 2와 유사한 구조에서, 결정질 실리콘 웨이퍼(110)의 상부에 제1 진성 비정질 실리콘층(120A), 도핑 비정질 실리콘층(130), 제1 투명전도막층(140A) 및 상부 전극(150A)을 구비하고, 상기 결정질 실리콘 웨이퍼(110)의 하부에 제2 진성 비정질 실리콘층(120B), 전계 형성층(125), 제2 투명전도막층(140B) 및 하부 전극(150B)을 구비한 태양전지모듈(100B)을 도시한다.
상기와 같은 이종접합 태양전지시스템에서 태양광이 입사되는 투명전도막층(140, 140A, 140B)은 태양광이 반사되지 않고 입사되도록 하는 반사방지막의 역할을 한다.
상기 태양전지시스템은 태양 에너지를 전기에너지로 전환시키는 과정에서 기계적, 화학적 작용이 없으므로 시스템의 구조가 단순하여 유지보수가 거의 필요치 않으며, 태양광 시스템을 한번 설치하게 되면 그 수명이 길고 안전하며, 나아가 환경 친화적이라는 장점을 가지고 있다. 하지만, 태양전지시스템은 초기 설치비용이 많이 소요되는 문제점을 수반하며, 특히 태양광의 입사면적을 넓히기 위하여 실리콘 웨이퍼를 대형화하는 것은 태양전지시스템의 초기 비용을 높이는 주된 요인으로 작용한다. 이러한 문제점을 해결하기 위하여 도 4와 같이 태양전지모듈로 태양광을 모으는 집광수단을 구비한 태양전지시스템이 개발되었다.
도 4를 참조하면, 태양전지시스템(200)의 태양전지모듈(100')은 베이스(180)에 안착되며, 상기 태양전지모듈(100')에서 소정거리를 두고 집광수단, 예를 들어 집광렌즈(210)가 구비된다. 집광렌즈(210)는 태양광의 빛을 모아서 하부의 태양전지모듈(100')로 입사시키게 된다. 상기 태양전지모듈(100')과 집광렌즈(210) 사이의 거리는 상기 집광렌즈(210)의 초점거리에 따라 집광렌즈(210)를 지난 태양광의 대부분이 태양전지모듈(100')로 입사되도록 적절히 결정될 수 있다. 결국, 종래에는 대면적의 실리콘 웨이퍼를 필요로 하였으나, 집광렌즈(210)를 구비함으로써 웨이퍼의 크기를 현저히 줄이어 태양전지시스템의 초기 비용을 낮출 수 있게 된다. 따라서, 도 2 및 도 3에 따른 이종접합 태양전지모듈에 집광렌즈를 구비하는 경우에 높은 에너지 변환 효율을 가지는 태양전지 시스템을 구축하는 것이 가능해진다.
그런데, 전술한 도 2 및 도 3에 따른 이종접합 태양전지모듈의 경우 태양광이 입사되는 경우에 최대 4배의 집광형 타입까지 적용되고 있으며, 대략 10배 ~ 100배의 소위 고집광형 타입의 경우 집광에 따른 온도 증가로 인하여 충진율이 급격히 감소하게 된다. 따라서, 상기 고집광형 타입에도 적용할 수 있으며 집광 시에 온도가 상승하는 경우에도 개방전압을 상승시켜 충진율을 향상시킴으로써 전기생산효율을 높일 수 있는 태양전지모듈에 대해서 이하 도면을 참조하여 살펴보도록 한다.
도 5는 본 발명의 일 실시예에 따른 태양전지모듈(100C)을 도시한 단면도이다.
도 5를 참조하면, 상기 태양전지모듈(100C)은 도 2 또는 도 3에 따른 태양전지모듈(100C)의 구조에서 하나 이상의 마이크로 결정 실리콘층(170)을 더 포함하게 된다. 상기 하나 이상의 마이크로 결정 실리콘층(170)을 포함하게 되면 종래 이종접합 태양전지모듈에 비해 개방전압을 2배 이상으로 향상시킬 수 있으며 마이크로 결정 구조로 인해 장파장 대역의 태양광도 흡수하는 것이 가능해진다. 따라서, 태양전지모듈의 전류밀도를 향상시켜 충진율을 높일 수 있게 된다. 이하 본 발명에 따른 태양전지모듈(100C)에 대해서 구체적으로 살펴보기로 한다.
상기 태양전지모듈(100C)은 결정질 실리콘 웨이퍼(110), 상기 결정질 실리콘 웨이퍼(110)의 상부에 형성되는 제1 진성 비정질 실리콘층(120A) 및 상기 결정질 실리콘 웨이퍼(110)의 하부에 형성되는 제2 진성 비정질 실리콘층(120B), 상기 제1 진성 비정질 실리콘층(120A)의 상부에 형성되는 제1 도핑 비정질 실리콘층(130A) 및 상기 제2 진성 비정질 실리콘층(120B)의 하부에 형성되는 제2 도핑 비정질 실리콘층(130B), 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 형성되는 하나 이상의 마이크로 결정 실리콘층(170), 상기 마이크로 결정 실리콘층(170)의 상부에 형성되는 제1 투명전도막층(140A), 상기 제2 도핑 비정질 실리콘층(130B)의 하부에 형성되는 제2 투명전도막층(140B), 상기 제1 투명전도막층(140A)에 형성되는 상부 전극(150A) 및 상기 제2 투명전도막층(140B)에 형성되는 하부 전극(150B)을 구비할 수 있다.
상기 결정질 실리콘 웨이퍼(110)는 예를 들어 N형 실리콘으로 형성될 수 있다. 상기 결정질 실리콘 웨이퍼(110)의 상부에 제1 진성 비정질 실리콘층(120A)을 형성하고, 상기 제1 진성 비정질 실리콘층(120A)의 상부에 제1 도핑 비정질 실리콘층(130A)을 형성할 수 있다. 이 경우, 상기 제1 도핑 비정질 실리콘층(130A)은 P형 실리콘으로 형성될 수 있다.
한편, 상기 결정질 실리콘 웨이퍼(110)의 하부에 제2 진성 비정질 실리콘층(120B)을 형성하고, 상기 제2 진성 비정질 실리콘층(120B)의 하부에 제2 도핑 비정질 실리콘층(130B)을 형성할 수 있다. 이 경우, 상기 제2 도핑 비정질 실리콘층(130B)은 N형 실리콘으로 형성될 수 있다.
상기와 같은 구성에서 본 발명에 따른 태양전지모듈(100C)은 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 하나 이상의 마이크로 결정 실리콘층(170)을 형성할 수 있다.
상기 마이크로 결정 실리콘층(170)은 하나 이상의 도핑 마이크로 결정 실리콘층(170A, 170C)과 진성 마이크로 결정 실리콘층(170B)을 포함할 수 있으며, 상기 진성 마이크로 결정 실리콘층(170B)의 상부 및 하부에 상기 도핑 마이크로 결정 실리콘층(170A, 170C)이 형성될 수 있다.
예를 들어, 상기 하나 이상의 마이크로 결정 실리콘층(170)은 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 형성되는 제1 도핑 마이크로 결정 실리콘층(170A)과, 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 상부에 형성되는 진성 마이크로 결정 실리콘층(170B) 및 상기 진성 마이크로 결정 실리콘층(170B)의 상부에 형성되는 제2 도핑 마이크로 결정 실리콘층(170C)을 포함할 수 있다.
상기 제1 도핑 비정질 실리콘층(130A)이 P형 실리콘으로 형성되는 경우에 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 형성되는 상기 제1 도핑 마이크로 결정 실리콘층(170A)은 인(P)이 도핑된 N형 마이크로 결정 실리콘으로 형성될 수 있다. 또한, 상기 제2 도핑 마이크로 결정 실리콘층(170C)은 붕소(B)가 도핑된 P형 마이크로 결정 실리콘으로 형성될 수 있다.
한편, 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 상기 제1 도핑 마이크로 결정 실리콘층(170A)을 증착하는 경우에 하부의 상기 제1 도핑 비정질 실리콘층(130A)과 상부의 상기 제1 도핑 마이크로 결정 실리콘층(170A) 사이의 계면에서 점결함 및 선결함 발생으로 인한 결정격자 뒤틀림에 의해 충진율이 급격히 감소하게 된다. 이로 인해 상기 제1 도핑 비정질 실리콘층(130A)과 상기 제1 도핑 마이크로 결정 실리콘층(170A) 사이에서 결정격자 뒤틀림을 방지하기 위하여 본 발명에서는 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 상기 제1 도핑 비정질 실리콘층(130A) 사이에 제3 도핑 비정질 실리콘층(130C)을 더 포함할 수 있다. 도 6은 상기 제3 도핑 비정질 실리콘층(130C)이 형성된 태양전지모듈(100D)을 도시한다.
도 6을 참조하면, 상기 제3 도핑 비정질 실리콘층(130C)은 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 타입이 동일하게 구성될 수 있다. 예를 들어, 상기 제1 도핑 마이크로 결정 실리콘층(170A)이 N형 마이크로 결정 실리콘으로 형성되는 경우에 상기 제3 도핑 비정질 실리콘층(130C)도 인(P)이 도핑된 N형 비정질 실리콘으로 형성될 수 있다.
이때, 상기 제1 도핑 마이크로 결정 실리콘층(170A)은 증착을 하는 경우 수소 희석비를 변화시키면서 마이크로 결정으로 증착될 수 있다.
이 경우, 상기 제3 도핑 비정질 실리콘층(130C)은 그 두께가 대략 20 ~ 100nm의 범위를 가질 수 있다.
한편, 상기 진성 마이크로 결정 실리콘층(170B)은 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 상부에 10nm의 이하로 증착될 수 있다. 이때, 상기 진성 마이크로 결정 실리콘층(170B)의 두께는 대략 1000 ~ 2000nm이며, 결정화율은 대략 30 ~ 50% 정도이다.
한편, 상기 제1 도핑 비정질 실리콘층(130A)과 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 계면으로 인해 태양전지모듈(100C)의 충진율 저하를 방지하기 위하여 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 상기 제1 도핑 비정질 실리콘층(130A) 사이에 제3 도핑 마이크로 결정 실리콘층(170D)을 더 포함할 수 있다. 도 7은 상기 제3 도핑 마이크로 결정 실리콘층(170D)이 형성된 태양전지모듈(100E)을 도시한다.
도 7을 참조하면, 상기 제3 도핑 마이크로 결정 실리콘층(170D)은 상기 제1 도핑 비정질 실리콘층(130A)과 타입이 동일하게 형성될 수 있다. 예를 들어, 상기 제1 도핑 비정질 실리콘층(130A)이 P형 비정질 실리콘으로 형성되는 경우에 상기 제3 도핑 마이크로 결정 실리콘층(170D)도 붕소(B)가 도핑된 P형 마이크로 결정 실리콘으로 형성될 수 있다.
이때, 상기 제3 도핑 마이크로 결정 실리콘층(170D)은 그 두께가 대략 20 ~ 100nm의 범위를 가질 수 있다.
한편, 전술한 제3 도핑 마이크로 결정 실리콘층(170D)과 제3 도핑 비정질 실리콘층(130C)을 모두 포함하는 것도 가능하지만, 제조비용 및 경제성 등을 고려할 때 어느 하나만 형성하는 것도 물론 가능하다.
도 5를 참조하면, 상기 마이크로 결정 실리콘층(170)의 상부에 제1 투명전도막층(140A)을 증착하고, 상기 제1 투명전도막층(140A)의 상면에 상부 전극(150A)을 형성할 수 있다. 또한, 상기 제2 도핑 비정질 실리콘층(130B)의 하부에 제2 투명전도막층(140B)을 증착하고, 상기 제2 투명전도막층(140B)의 하면에 하부 전극(150B)을 형성할 수 있다.
도 8은 상기와 같은 구성을 가지는 태양전지모듈(100C)을 제조하기 위한 순서도를 도시한다.
도 8을 참조하면, 상기 태양전지모듈(100C)의 제조방법은 결정질 실리콘 웨이퍼(110)의 제2 표면에 제2 진성 비정질 실리콘층(120B)을 증착하는 단계(S810), 상기 제2 진성 비정질 실리콘층(120B)의 표면에 제2 도핑 비정질 실리콘층(130B)을 증착하는 단계(S820), 상기 결정질 실리콘 웨이퍼(110)의 제1 표면에 제1 진성 비정질 실리콘층(120A)을 증착하는 단계(S830), 상기 제1 진성 비정질 실리콘층(120A)의 표면에 제1 도핑 비정질 실리콘층(130A)을 증착하는 단계(S840), 상기 제1 도핑 비정질 실리콘층(130A)의 표면에 하나 이상의 마이크로 결정 실리콘층(170)을 증착하는 단계(S850), 상기 마이크로 결정 실리콘층(170)의 표면에 제1 투명전도막층(140A)을 증착하는 단계(S860), 상기 제2 도핑 비정질 실리콘층(130B)의 표면에 제2 투명전도막층(140B)을 증착하는 단계(S870), 상기 제1 투명전도막층(140A)의 표면에 상부 전극(150A)을 형성하는 단계(S880) 및 상기 제2 투명전도막층(140B)의 표면에 하부 전극(150B)을 형성하는 단계(S890)를 구비할 수 있다.
본 발명에 따른 태양전지모듈(100C)의 제조방법은 먼저 결정질 실리콘 웨이퍼(110)의 제2 표면에 소정의 증착장치(미도시)를 이용하여 제2 진성 비정질 실리콘층(120B)을 증착하게 된다(S810). 여기서, 상기 결정질 실리콘 웨이퍼(110)의 제2 표면은 도 5에서 결정질 실리콘 웨이퍼(110)의 하부면에 해당한다. 즉, 상기 결정질 실리콘 웨이퍼(110)의 하부면이 위쪽에 위치하도록 상기 증착장치의 내부에 배치하고, 상기 결정질 실리콘 웨이퍼(110)의 제2 표면에 상기 제2 진성 비정질 실리콘층(120B)을 증착하게 된다.
이어서, 상기 제2 진성 비정질 실리콘층(120B)의 표면에 제2 도핑 비정질 실리콘층(130B)을 증착하게 된다(S820). 이 경우, 인(P)을 도핑하여 N형 실리콘으로 이루어진 제2 도핑 비정질 실리콘층(130B)을 증착할 수 있다.
상기 제2 도핑 비정질 실리콘층(130B)을 증착한 다음, 상기 결정질 실리콘 웨이퍼(110)의 제1 표면이 위쪽에 위치하도록 상기 결정질 실리콘 웨이퍼(110)를 회전시킨 다음, 상기 결정질 실리콘 웨이퍼(110)의 제1 표면에 제1 진성 비정질 실리콘층(120A)을 증착한다(S830). 여기서, 상기 결정질 실리콘 웨이퍼(110)의 제1 표면은 도 5에서 결정질 실리콘 웨이퍼(110)의 상부면에 해당한다. 상기 결정질 실리콘 웨이퍼(110)의 상부면이 위쪽에 위치하도록 상기 결정질 실리콘 웨이퍼(110)를 상기 증착장치의 내부에서 또는 상기 증착장치의 외부에서 회전시키게 된다. 그리고, 상기 결정질 실리콘 웨이퍼(110)의 제1 표면에 제1 진성 비정질 실리콘층(120A)을 증착하게 된다.
이어서, 상기 제1 진성 비정질 실리콘층(120A)의 표면에 제1 도핑 비정질 실리콘층(130A)을 증착하게 된다(S840). 이 경우, 붕소(B)를 도핑하여 P형 실리콘으로 이루어진 제1 도핑 비정질 실리콘층(130A)을 증착할 수 있다.
상기 제1 도핑 비정질 실리콘층(130A)을 증착한 다음, 상기 제1 도핑 비정질 실리콘층(130A)의 표면에 하나 이상의 마이크로 결정 실리콘층(170)을 증착하게 된다(S850).
여기서, 상기 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계는 상기 제1 도핑 비정질 실리콘층(130A)의 표면에 제1 도핑 마이크로 결정 실리콘층(170A)을 증착하는 단계와, 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 표면에 진성 마이크로 결정 실리콘층(170B)을 증착하는 단계 및 상기 진성 마이크로 결정 실리콘층(170B)의 표면에 제2 도핑 마이크로 결정 실리콘층(170C)을 증착하는 단계를 구비할 수 있다.
상기 제1 도핑 비정질 실리콘층(130A)이 P형 실리콘으로 형성되는 경우에 상기 제1 도핑 비정질 실리콘층(130A)의 상부에 형성되는 상기 제1 도핑 마이크로 결정 실리콘층(170A)은 인(P)을 도핑하여 N형 마이크로 결정 실리콘으로 형성될 수 있다. 또한, 상기 제2 도핑 마이크로 결정 실리콘층(170C)은 붕소(B)를 도핑하여 P형 마이크로 결정 실리콘으로 형성될 수 있다.
한편, 본 발명에 따른 태양전지모듈 제조방법은 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 상기 제1 도핑 비정질 실리콘층(130A) 사이에 제3 도핑 비정질 실리콘층(130C)을 증착하는 단계를 더 구비할 수 있다. 이는 전술한 바와 같이 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 상기 제1 도핑 비정질 실리콘층(130A) 사이의 계면으로 인해 태양전지모듈의 충진율이 저하되는 것을 방지하기 위함이다.
여기서, 상기 제3 도핑 비정질 실리콘층(130C)은 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 타입이 동일하게 증착될 수 있다. 즉, 상기 제1 도핑 마이크로 결정 실리콘층(170A)이 N형 마이크로 결정 실리콘으로 형성되는 경우에 상기 제3 도핑 비정질 실리콘층(130C)도 인(P)이 도핑된 N형 비정질 실리콘으로 형성될 수 있다.
이때, 상기 제1 도핑 마이크로 결정 실리콘층(170A)은 증착을 하는 경우 수소 희석비를 변화시키면서 마이크로 결정으로 증착될 수 있다.
이 경우, 상기 제3 도핑 비정질 실리콘층(130C)은 그 두께가 대략 20 ~ 100nm의 범위를 가질 수 있다.
한편, 상기 진성 마이크로 결정 실리콘층(170B)은 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 상부에 10nm의 이하로 증착될 수 있다. 이때, 상기 진성 마이크로 결정 실리콘층(170B)의 두께는 대략 1000 ~ 2000nm이며, 결정화율은 대략 30 ~ 50% 정도이다.
한편, 상기 제1 도핑 비정질 실리콘층(130A)과 상기 제1 도핑 마이크로 결정 실리콘층(170A)의 계면으로 인해 태양전지모듈(100C)의 충진율 저하를 방지하기 위하여 상기 제1 도핑 마이크로 결정 실리콘층(170A)과 상기 제1 도핑 비정질 실리콘층(130A) 사이에 제3 도핑 마이크로 결정 실리콘층(170D)을 증착할 수 있다.
상기 제3 도핑 마이크로 결정 실리콘층(170D)은 상기 제1 도핑 비정질 실리콘층(130A)과 타입이 동일하게 형성될 수 있다. 예를 들어, 상기 제1 도핑 비정질 실리콘층(130A)이 P형 비정질 실리콘으로 형성되는 경우에 상기 제3 도핑 마이크로 결정 실리콘층(170D)도 붕소(B)가 도핑된 P형 마이크로 결정 실리콘으로 형성될 수 있다.
이때, 상기 제3 도핑 마이크로 결정 실리콘층(170D)은 그 두께가 대략 20 ~ 100nm의 범위를 가질 수 있다.
한편, 전술한 제3 도핑 마이크로 결정 실리콘층(170D)과 제3 도핑 비정질 실리콘층(130C)을 모두 증착하는 것도 가능하지만, 제조비용 및 경제성 등을 고려할 때 어느 하나만 증착하는 것도 물론 가능하다.
이어서, 상기 마이크로 결정 실리콘층(170)의 표면에 제1 투명전도막층(140A)을 증착하고(S860), 상기 제2 도핑 비정질 실리콘층(130B)의 표면에 제2 투명전도막층(140B)을 증착한다(S870).
다음으로, 상기 제1 투명전도막층(140A)의 표면에 상부 전극(150A)을 형성하고(S880),상기 제2 투명전도막층(140B)의 표면에 하부 전극(150B)을 형성하게 된다(S890).
본 발명자는 본 발명에 따른 태양전지모듈과 종래 태양전지모듈을 비교하기 위하여, 개방전압, 단락전류밀도, 충진율 및 변환효율을 측정하는 각종 실험을 수행하였는 바, 이하 구체적으로 살펴보기로 한다.
표 1
개방전압(V) 단락전류밀도(mA/㎠) 충진율(%) 변환효율(%)
실시예 1.4 18.2 72 18.5
비교예 1 1.4 12.8 72 13.1
상기 [표 1]에서 '실시예'는 본 발명에 따른 결정질 실리콘 웨이퍼를 포함하는 이종접합 태양전지모듈을 나타내며, '비교예 1'은 글라스(glass)에 각종 실리콘층이 적층된 이종접합 태양전지모듈을 나타낸다.
상기 [표 1]에 도시된 바와 같이 '실시예'와 '비교예 1'은 개방전압과 충진율에 있어서는 거의 유사한 값을 나타낸다. 하지만, 결정실 실리콘 웨이퍼의 에너지 밴드갭(band gap)은 대략 1.12eV로서, 상대적으로 낮은 에너지 밴드갭을 가지게 된다. 따라서, 상기 결정질 실리콘 웨이퍼를 포함하는 태양전지모듈의 경우에 넓은 범위의 태양광 스펙트럼에서 상대적으로 많은 양의 태양광을 흡수하여 전류를 생산할 수 있다. 따라서, '실시예'와 '비교예 1'의 단락전류밀도를 비교해보면 '실시예'가 18.2 mA/㎠로서 '비교예 1'에 비해 대략 42% 이상의 향상된 값을 나타낸다. 이러한 단락전류밀도의 차이에 의해 태양광의 변환효율을 살펴보면 '실시예'의 경우 18.5%로서 '비교예 1'의 13.1%에 비해 수치상으로 대략 41% 이상 향상됨을 알 수 있다.
표 2
개방전압(V) 단락전류밀도(mA/㎠) 충진율(%) 변환효율(%)
실시예 1.35 18.2 72 18.5
비교예 2 0.75 35.8 65 17.6
한편, 상기 [표 2]에서 '실시예'는 본 발명에 따라 도 5에 따른 이종접합 태양전지모듈을 나타내며, '비교예 2'는 전술한 도 3에 따른 이종접합 태양전지모듈을 나타낸다.
상기 '실시예'에 따른 태양전지모듈의 경우 마이크로 결정 실리콘층의 적층으로 인해 '비교예 2'에 비해 개방전압은 상승하고, 단락전류밀도는 감소하게 된다. 이 경우, 상기 '실시예'에 따른 태양전지모듈에서 마이크로 결정 실리콘층과 하부 구조 사이의 전류 매칭을 통해 안정적인 충진율 확보가 가능하게 되며, 이에 따라 변환효율이 상승된다. 즉, 상기 [표 2]에 도시된 바와 같이 충진율에 있어서 '실시예'가 '비교예 2'에 비해 11% 이상의 향상된 값을 나타냄을 알 수 있다. 결과적으로 태양광의 변환효율을 살펴보면 '실시예'의 경우 18.5%로서 '비교예 2'의 17.6%에 비해 수치상으로 대략 5% 이상 향상됨을 알 수 있다.
표 3
개방전압(V) 단락전류밀도(mA/㎠) 충진율(%)
실시예 1 1.61 9.4 73.5
실시예 2 1.61 9.4 76.1
실시예 3 1.56 9.4 52.0
한편, 상기 [표 3]에서 '실시예 1'은 본 발명에 따른 이종접합 태양전지모듈에서 전술한 제3 도핑 마이크로 결정 실리콘층(170D)의 두께가 대략 50nm인 경우를 나타내며, '실시예 2'는 본 발명에 따른 이종접합 태양전지모듈에서 전술한 제3 도핑 마이크로 결정 실리콘층(170D)의 두께가 대략 75nm인 경우를 나타낸다. 또한, '실시예 3'의 경우에 본 발명에 따른 이종접합 태양전지모듈에서 전술한 제3 도핑 마이크로 결정 실리콘층(170D)을 포함하지 않는 경우를 나타낸다.
상기 [표 3]에 도시된 바와 같이 제3 도핑 마이크로 결정 실리콘층(170D)을 포함하지 않은 '실시예 3'에 비해 '실시예 1' 및 '실시예 2'의 경우 전술한 점결함 및 선결함 발생으로 인한 결정격자 뒤틀림을 감소시켜 저항값이 개선되는 것을 확인할 수 있었고, 이로 인해 개방전압 및 충진율이 향상된다.
구체적으로 '실시예 3'에 비해 '실시예 1' 및 '실시예 2'의 경우 개방전압이 상대적으로 더 향상된 값을 나타내며, 이에 따라 충진율도 '실시예 1' 및 '실시예 2'의 값이 '실시예 3'에 비해 각각 41% 및 46% 정도 향상됨을 알 수 있다. 특히, '실시예 1'과 '실시예 2'를 비교해보면 상기 제3 도핑 마이크로 결정 실리콘층(170D)의 두께가 대략 50nm인 경우(실시예 1)에 비해 두께를 대략 75nm로 늘린 경우(실시예 2)에 충진율이 향상됨을 알 수 있다.
본 명세서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 당업자는 이하에서 서술하는 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 실시할 수 있을 것이다. 그러므로 변형된 실시가 기본적으로 본 발명의 특허청구범위의 구성요소를 포함한다면 모두 본 발명의 기술적 범주에 포함된다고 보아야 한다.
본 발명의 태양전지모듈의 제조방법에 따르면 상기 태양전지모듈에 마이크로 결정 실리콘층을 포함하여, 개방전압의 상승과 함께 장파장 대역의 태양광도 흡수할 수 있게 된다. 또한, 전류밀도의 향상에 의해 충진율도 향상되어 태양광에 의한 전기생산효율을 높일 수 있다.

Claims (9)

  1. 결정질 실리콘 웨이퍼의 제2 표면에 제2 진성 비정질 실리콘층을 증착하는 단계;
    상기 제2 진성 비정질 실리콘층의 표면에 제2 도핑 비정질 실리콘층을 증착하는 단계;
    상기 결정질 실리콘 웨이퍼의 제1 표면에 제1 진성 비정질 실리콘층을 증착하는 단계;
    상기 제1 진성 비정질 실리콘층의 표면에 제1 도핑 비정질 실리콘층을 증착하는 단계;
    상기 제1 도핑 비정질 실리콘층의 표면에 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계;
    상기 마이크로 결정 실리콘층의 표면에 제1 투명전도막층을 증착하는 단계;
    상기 제2 도핑 비정질 실리콘층의 표면에 제2 투명전도막층을 증착하는 단계;
    상기 제1 투명전도막층의 표면에 상부 전극을 형성하는 단계; 및
    상기 제2 투명전도막층의 표면에 하부 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 태양전지모듈의 제조방법.
  2. 제1항에 있어서,
    상기 하나 이상의 마이크로 결정 실리콘층을 증착하는 단계는
    상기 제1 도핑 비정질 실리콘층의 표면에 제1 도핑 마이크로 결정 실리콘층을 증착하는 단계;
    상기 제1 도핑 마이크로 결정 실리콘층의 표면에 진성 마이크로 결정 실리콘층을 증착하는 단계; 및
    상기 진성 마이크로 결정 실리콘층의 표면에 제2 도핑 마이크로 결정 실리콘층을 증착하는 단계;를 구비하는 것을 특징으로 하는 태양전지모듈의 제조방법.
  3. 제2항에 있어서,
    상기 제1 도핑 마이크로 결정 실리콘층과 상기 제1 도핑 비정질 실리콘층 사이에 제3 도핑 비정질 실리콘층을 증착하는 단계를 더 구비하는 것을 특징으로 하는 태양전지모듈의 제조방법.
  4. 제3항에 있어서,
    상기 제3 도핑 비정질 실리콘층은 상기 제1 도핑 마이크로 결정 실리콘층과 타입이 동일한 것을 특징으로 하는 태양전지모듈의 제조방법.
  5. 제4항에 있어서,
    상기 제1 도핑 마이크로 결정 실리콘층은 수소 희석비를 변화시키면서 마이크로 결정으로 증착되는 것을 특징으로 하는 태양전지모듈의 제조방법.
  6. 제4항에 있어서,
    상기 제3 도핑 비정질 실리콘층은 두께가 20 ~ 100nm의 범위를 가지는 것을 특징으로 하는 태양전지모듈의 제조방법.
  7. 제2항에 있어서,
    상기 제1 도핑 마이크로 결정 실리콘층과 상기 제1 도핑 비정질 실리콘층 사이에 제3 도핑 마이크로 결정 실리콘층을 증착하는 단계를 더 구비하는 것을 특징으로 하는 태양전지모듈의 제조방법.
  8. 제7항에 있어서,
    상기 제3 도핑 마이크 결정 실리콘층은 상기 제1 도핑 비정질 실리콘층과 타입이 동일한 것을 특징으로 하는 태양전지모듈의 제조방법.
  9. 제7항에 있어서,
    제3 도핑 마이크로 결정 실리콘층은 두께가 20 ~ 100nm의 범위를 가지는 것을 특징으로 하는 태양전지모듈의 제조방법.
PCT/KR2015/008694 2015-05-12 2015-08-20 태양전지모듈의 제조방법 WO2016182128A1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150065705A KR101636893B1 (ko) 2015-05-12 2015-05-12 태양전지모듈의 제조방법
KR10-2015-0065705 2015-05-12

Publications (1)

Publication Number Publication Date
WO2016182128A1 true WO2016182128A1 (ko) 2016-11-17

Family

ID=56502670

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/008694 WO2016182128A1 (ko) 2015-05-12 2015-08-20 태양전지모듈의 제조방법

Country Status (2)

Country Link
KR (1) KR101636893B1 (ko)
WO (1) WO2016182128A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819052A (zh) * 2017-12-11 2018-03-20 晋能光伏技术有限责任公司 一种高效晶硅非晶硅异质结电池结构及其制备方法
CN113451431A (zh) * 2021-07-06 2021-09-28 安徽华晟新能源科技有限公司 一种异质结太阳能电池及其制备方法
CN114093963A (zh) * 2021-11-29 2022-02-25 江苏爱康能源研究院有限公司 一种硅基异质结太阳能电池结构及其制备方法
CN114582984A (zh) * 2022-01-20 2022-06-03 南京航空航天大学 一种低成本的太阳电池及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102661526B1 (ko) * 2018-11-22 2024-04-26 주성엔지니어링(주) 이종접합 태양전지 및 그 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018319B1 (ko) * 2009-08-24 2011-03-04 성균관대학교산학협력단 유무기 복합 적층형 태양전지의 제조방법
KR101181225B1 (ko) * 2011-01-06 2012-09-10 성균관대학교산학협력단 태양전지의 제조방법
JP2012175112A (ja) * 2011-02-23 2012-09-10 Korea Electronics Telecommun 薄膜太陽電池及びその製造方法
KR20120119727A (ko) * 2011-04-22 2012-10-31 오씨아이 주식회사 이종접합 실리콘 태양전지
KR20120139177A (ko) * 2011-06-17 2012-12-27 주성엔지니어링(주) 태양전지 및 태양전지의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018319B1 (ko) * 2009-08-24 2011-03-04 성균관대학교산학협력단 유무기 복합 적층형 태양전지의 제조방법
KR101181225B1 (ko) * 2011-01-06 2012-09-10 성균관대학교산학협력단 태양전지의 제조방법
JP2012175112A (ja) * 2011-02-23 2012-09-10 Korea Electronics Telecommun 薄膜太陽電池及びその製造方法
KR20120119727A (ko) * 2011-04-22 2012-10-31 오씨아이 주식회사 이종접합 실리콘 태양전지
KR20120139177A (ko) * 2011-06-17 2012-12-27 주성엔지니어링(주) 태양전지 및 태양전지의 제조방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107819052A (zh) * 2017-12-11 2018-03-20 晋能光伏技术有限责任公司 一种高效晶硅非晶硅异质结电池结构及其制备方法
CN113451431A (zh) * 2021-07-06 2021-09-28 安徽华晟新能源科技有限公司 一种异质结太阳能电池及其制备方法
CN114093963A (zh) * 2021-11-29 2022-02-25 江苏爱康能源研究院有限公司 一种硅基异质结太阳能电池结构及其制备方法
CN114582984A (zh) * 2022-01-20 2022-06-03 南京航空航天大学 一种低成本的太阳电池及其制备方法

Also Published As

Publication number Publication date
KR101636893B1 (ko) 2016-07-06

Similar Documents

Publication Publication Date Title
WO2016182128A1 (ko) 태양전지모듈의 제조방법
WO2010101350A2 (en) Solar cell and method of manufacturing the same
WO2016186317A1 (ko) 페로브스카이트 태양 전지 모듈
WO2010021477A2 (ko) 태양전지모듈 및 그 제조방법
US20110139250A1 (en) Bifacial solar cell
KR20120087946A (ko) 분극 저항성 태양 전지
US9997646B2 (en) Solar cell, and solar cell module employing the same
WO2011021756A1 (en) Solar cell
WO2015066991A1 (zh) 一种基于晶体硅材料的化合物半导体异质结太阳电池
KR101662526B1 (ko) 태양전지모듈 및 그 제조방법
US20090308446A1 (en) Backside electrode layer and fabricating method thereof
WO2012015286A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2017222292A1 (ko) Perl 태양전지 및 그 제조방법
WO2013058521A1 (en) Solar cell and method of fabricating the same
WO2015046728A1 (ko) 태양전지모듈
WO2012161521A2 (ko) 태양전지 및 그 제조방법
WO2011083995A2 (ko) 태양광 발전장치 및 이의 제조방법
WO2016085044A1 (ko) 화합물 박막을 이용한 다중접합 태양전지 제조 방법 및 다중접합 태양전지
WO2013081344A1 (en) Solar cell module and method of fabricating the same
WO2013051854A2 (en) Solar cell and solar cell module using the same
WO2011014023A2 (ko) 삼중 접합 탠덤형 태양전지 및 그 제조방법
WO2013058611A1 (en) Solar cell and method of fabricating the same
WO2011065611A1 (ko) 태양전지 및 태양전지 제조방법
WO2015016480A1 (ko) 태양전지용 실리콘 기판 및 이의 제조방법
WO2013019000A2 (en) Solar cell and solar cell module using the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15891944

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15891944

Country of ref document: EP

Kind code of ref document: A1