WO2016135835A1 - Control device and control system - Google Patents

Control device and control system Download PDF

Info

Publication number
WO2016135835A1
WO2016135835A1 PCT/JP2015/055081 JP2015055081W WO2016135835A1 WO 2016135835 A1 WO2016135835 A1 WO 2016135835A1 JP 2015055081 W JP2015055081 W JP 2015055081W WO 2016135835 A1 WO2016135835 A1 WO 2016135835A1
Authority
WO
WIPO (PCT)
Prior art keywords
control
source
project data
binary
data
Prior art date
Application number
PCT/JP2015/055081
Other languages
French (fr)
Japanese (ja)
Inventor
敏之 加納
善夫 臼井
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2016558165A priority Critical patent/JP6173615B2/en
Priority to PCT/JP2015/055081 priority patent/WO2016135835A1/en
Priority to CN201580076754.8A priority patent/CN107407920B/en
Priority to KR1020177023031A priority patent/KR101827238B1/en
Priority to TW105104896A priority patent/TWI612405B/en
Publication of WO2016135835A1 publication Critical patent/WO2016135835A1/en

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/18Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
    • G05B19/4155Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form characterised by programme execution, i.e. part programme or machine function execution, e.g. selection of a programme

Definitions

  • the present invention relates to a control device and a control system for controlling an industrial machine.
  • Control devices are used to control industrial machinery. Examples of the control device include a programmable controller (JIS B 3502: 2011, programmable controllers (PLC)), a C language controller, a motion controller, or an inverter.
  • JIS B 3502: 2011, programmable controllers (PLC) programmable controllers
  • C language controller a C language controller
  • motion controller a motion controller
  • inverter a programmable controller
  • the data including the control program executed by the control device and the information referred to when the control program is executed is called project data.
  • Information referred to when the control program is executed includes parameters that are numerical values used in the control calculation, device memory that defines the work area in the memory of the control device, or connection information that represents the connection state between the control device and the industrial machine. Illustrated.
  • the project data is created by executing an engineering tool program on a personal computer, compiled into binary, and transferred to the control device.
  • Patent Document 1 describes a technique for creating a connection information table by creating an application source code on a programming device, compiling it, and downloading it to an inverter (summary). ).
  • ⁇ Information referred to when executing the control program may not be determined when it is created using the engineering tool program.
  • the proportional (P) gain, integral (I) time or differential (D) time used in the proportional integral derivative (PID) control calculation is determined while operating the industrial machine.
  • provisional initial values are described when the project data source is created.
  • tuning means 205 (paragraph 0026 to paragraph 0030) for executing a tuning operation for finely adjusting the parameters of PLC 1 and backup means 206 (from paragraph 0033) for backing up the amount of control data buffered in the memory space 203 are disclosed.
  • Paragraph 0037 is described.
  • Patent Document 2 describes backing up the control data amount, but does not describe backing up the parameters. Further, in the technique described in Patent Document 2, when the parameter is tuned by operating the PLC 1 and when a device different from the PLC support device 20 tunes the parameter of the PLC 1, the parameters in the PLC 1 and the PLC support device 20 The parameter of is different. That is, the parameter rewritten in the PLC 1 is lost.
  • the present invention has been made in view of the above, and an object of the present invention is to obtain a control device capable of suppressing loss of rewritten data.
  • the present invention includes a storage unit that stores a control program and source project data including information referred to when the control program is executed, and binary project data obtained by compiling the source project data.
  • the present invention relates to a memory in which binary project data is loaded when a control program is executed, and binary rewriting that rewrites binary project data stored in a storage unit and binary project data loaded in the memory based on received data.
  • a source rewriting unit for rewriting the source project data stored in the storage unit based on the received data.
  • the control device according to the present invention has an effect that it is possible to prevent the rewritten data from being lost.
  • FIG. 1 is a diagram illustrating a hardware configuration of a control program creation device according to a first embodiment. Functional block diagram of the control program creation device according to the first embodiment The figure which shows the example of the source control program concerning Embodiment 1 The figure which shows the example of the source control parameter concerning Embodiment 1
  • FIG. 3 is a diagram illustrating an example of a source device memory according to the first embodiment. The figure which shows the example of the equivalence necessity list
  • FIG. The figure which shows the example of the parameter setting screen concerning Embodiment 1
  • 1 is a flowchart showing binary rewriting processing according to the first embodiment
  • 1 is a flowchart showing source write processing of the control apparatus according to the first embodiment
  • 6 is a flowchart showing project data editing processing of the control program creation device according to the first embodiment; Functional block diagram of a control apparatus according to the second embodiment.
  • FIG. 1 is a diagram illustrating a configuration of a control system using the control device according to the first embodiment.
  • the control system 1 includes a control program creation device 2, a programmable display (JIS B 3551: 2012, programmable display) 3, a host control device 4, a control device 5, and machines 6 and 7.
  • the control program creation device 2, the programmable display 3, the host control device 4 and the control device 5 are connected via a network N.
  • the network N is exemplified by a LAN (Local Area Network) or the Internet.
  • the control device 5 controls the machines 6 and 7.
  • the control device 5 is exemplified by a programmable controller, a C language controller, a motion controller, or an inverter.
  • the control program creation device 2 creates project data including a control program executed by the control device 5 and information referred to when the control program is executed.
  • Information referred to when the control program is executed includes parameters that are numerical values used in the control calculation, device memory that defines the work area in the memory of the control device, or connection information that represents the connection state between the control device and the industrial machine. Illustrated.
  • the programmable display 3 monitors data in the control device 5 and changes information referred to when the control program in the control device 5 is executed.
  • the host control device 4 is a computer that controls the entire production line or the entire factory, and controls the control device 5.
  • FIG. 2 is a diagram illustrating a hardware configuration of the control program creation device according to the first embodiment.
  • the control program creation device 2 according to the first exemplary embodiment is a computer.
  • the control program creation device 2 includes a CPU (Central Processing Unit) 21, a RAM (Random Access Memory) 22, a ROM (Read Only Memory) 23, a storage unit 24, an input unit 25, a display unit 26, and a communication. And an interface 27.
  • CPU Central Processing Unit
  • RAM Random Access Memory
  • ROM Read Only Memory
  • the CPU 21 executes programs stored in the ROM 23 and the storage unit 24 while using the RAM 22 as a work area.
  • Examples of the program stored in the ROM 23 include BIOS (Basic Input / Output System) or UEFI (Unified Extensible Firmware Interface).
  • Examples of the program stored in the storage unit 24 include an operating system program and an engineering tool program.
  • the storage unit 24 is exemplified by SSD (Solid State Drive) or HDD (Hard Disk Drive).
  • the input unit 25 receives an operation input from an operator.
  • the input unit 25 is exemplified by a keyboard or a mouse.
  • the display unit 26 displays characters and images.
  • the display unit 26 is exemplified by a liquid crystal display device.
  • the communication interface 27 communicates with the control device 5 via the network N.
  • FIG. 3 is a functional block diagram of the control program creation device according to the first embodiment.
  • the CPU 21 executes the engineering tool program stored in the storage unit 24. Accordingly, the source project data editing unit 21a1 that creates or edits the source project data 24a based on the user's operation input, and the compiling unit 21a2 that compiles the source project data 24a to create the binary project data 24b are included.
  • the engineering tool unit 21a is realized.
  • the source project data 24a includes a source control program 24a1, a source control parameter 24a2, a source device memory 24a3, and an equivalence necessity list 24a4.
  • the source project data 24a may include other data.
  • the other data is exemplified by connection information indicating the connection between the control device 5 and the machine 6 and the connection between the control device 5 and the machine 7.
  • FIG. 4 is a diagram illustrating an example of a source control program according to the first embodiment.
  • the source control program 24a1 is described in a function block diagram language (IEC 61131-3, JIS B 3503).
  • the language in which the source control program 24a1 is described is not limited to the function block diagram language.
  • Examples of other languages in which the source control program 24a1 is described include a ladder language, a sequential function chart language, a structured text language, and an instruction list language (IEC 61131-3, JIS B 3503).
  • the source control program 24a1 includes function blocks 24a1a and 24a1b.
  • the function block 24a1a is a proportional integral derivative (PID) control block prepared in advance in the engineering tool program, and performs proportional (P), integral (I) and derivative (D) control on the input X1, and outputs an output Y1. To do.
  • PID proportional integral derivative
  • the output Y2 is output by performing the calculation.
  • FIG. 5 is a diagram illustrating an example of source control parameters according to the first embodiment.
  • the source control parameter 24a2 includes a control parameter name item and an initial value item.
  • the plurality of rows 24a2a of the source control parameter 24a2 are parameters that are referred to during the control calculation of the function block 24a1a, and the plurality of rows 24a2b are parameters that are referred to during the control calculation of the function block 24a1b.
  • an initial value “reverse operation” is set for the parameter name “reverse operation / normal operation”
  • an initial value “1.0” is set for the parameter name “control cycle”
  • the parameter name The initial value “1.2” is set for “proportional gain”
  • the initial value “12.3” is set for parameter name “integration time”
  • the initial value “3. 2 ” is set, an initial value“ 100.0 ”is set in the parameter name“ SV upper limit value ”, and an initial value“ 0.0 ”is set in the parameter name“ SV lower limit value ”.
  • an initial value “0.9” is set for the parameter name “A”
  • an initial value “1.1” is set for the parameter name “B”
  • the parameter name “C” is set.
  • An initial value “100” is set.
  • FIG. 6 is a diagram of an example of the source device memory according to the first embodiment.
  • the source device memory 24a3 includes a device name item and an initial value item.
  • an initial value “200” is set for the device name “D000”, and an initial value “300” is set for the device name “D001”.
  • FIG. 7 is a diagram illustrating an example of the equivalence necessity list according to the first embodiment.
  • the equivalence necessity list 24a4 includes a control parameter name or device name item and an immediate flag item.
  • the equivalence necessity list 24a4 describes a control parameter or a device whose source control parameter or source device memory should be rewritten when the control device 5 rewrites the binary control parameter or binary device memory data.
  • a parameter name “proportional gain”, a parameter name “integration time”, and a parameter name “derivative time” are described. Accordingly, when the data of the parameter name “proportional gain”, the parameter name “integration time” or the parameter name “derivative time” in the binary control parameters is rewritten in the control device 5, the parameters in the source control parameters in the control device 5. The data of the name “proportional gain”, the parameter name “integration time” or the parameter name “derivative time” are made equivalent.
  • parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” and parameter name “SV lower limit value” are: It is not described in the equivalence necessity list 24a4.
  • the data of the parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” or parameter name “SV lower limit value” in the binary control parameters is rewritten in the control device 5.
  • the data of the parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” or parameter name “SV lower limit value” among the source control parameters is not made equivalent. .
  • control parameters such as gain
  • control parameter data is preferably equivalenced and the source control parameter data is also rewritten.
  • control parameters such as a counter, temporarily change data for operation verification of the machines 6 and 7.
  • control parameter data is preferably not equivalenced.
  • control system 1 can rewrite only the control parameters that are preferably rewritten in the source control parameters.
  • the immediate flag item in the equivalence necessity list 24a4 indicates that when the control device 5 rewrites the binary control parameter or the binary device memory data, the control device 5 immediately synchronizes the source control parameter or the source device memory data. A flag indicating whether or not to be performed is described.
  • the control device 5 When the immediate flag is “1”, when the control device 5 rewrites the binary control parameter or the binary device memory data, the control device 5 immediately synchronizes the source control parameter or the source device memory data.
  • the immediate flag is “0”
  • the binary control parameter or binary device memory data is rewritten in the control device 5
  • the rewritten data in the control device 5 is buffered and a predetermined condition is satisfied.
  • the control device 5 equalizes the source control parameters or the data of the source device memory.
  • the immediate flag “1” is set in the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time”. Accordingly, when the data of the parameter name “proportional gain”, the parameter name “integration time”, or the parameter name “derivative time” in the binary control parameter is rewritten in the control device 5, the parameter name “ The data of “proportional gain”, parameter name “integration time” or parameter name “derivative time” are immediately made equivalent.
  • control parameters such as gain
  • control parameters want to reduce the possibility of losing rewritten data as much as possible.
  • control parameters are preferably immediately equivalenced and the source control parameter data is immediately rewritten.
  • control parameters are considered to give priority to distributing the load of the control device 5 over the possibility of losing the rewritten data.
  • control parameter data is preferably equivalenced based on the conditions.
  • the control system 1 includes the equivalence necessity list 24a4 including the item of the immediate flag, thereby immediately rewriting only the control parameter in the source control parameter for which the possibility of losing the rewritten data is reduced as much as possible. Can do. As a result, the control device 5 can reduce the possibility of losing the rewritten data and can distribute the load.
  • the parameter name “A” and the parameter name “B” are described in the plurality of lines 24a4b. Therefore, when the data of the parameter name “A” or the parameter name “B” in the binary control parameter is rewritten in the control device 5, the parameter name “A” or the parameter name “B” in the source control parameter is rewritten in the control device 5. Data is equivalenced.
  • the immediate flag “0” is set for the parameter name “A” and the parameter name “B”. Therefore, when the data of the parameter name “A” or the parameter name “B” in the binary control parameter is rewritten in the control device 5, the rewritten data is buffered in the control device 5 and a predetermined condition is satisfied. At this time, the data of the parameter name “A” or the parameter name “B” in the source control parameter is made equivalent in the control device 5.
  • the parameter name “C” is not described in the equivalence necessity list 24a4 among the parameters referred to in the control calculation of the function block 24a1b. Therefore, even if the data of the parameter name “C” in the binary control parameter is rewritten in the control device 5, the data of the parameter name “C” in the source control parameter is not equalized in the control device 5.
  • the device name “D000” is described in the row 24a4c. Therefore, when the data of the device name “D000” in the binary device memory is rewritten in the control device 5, the data of the device name “D000” in the source device memory is made equivalent in the control device 5.
  • the immediate flag “0” is set to the device name “D000”. Therefore, when the data of the device name “D000” in the binary device memory is rewritten in the control device 5, the rewritten data is buffered in the control device 5, and when the predetermined condition is satisfied, the control device 5 5, the data of the device name “D000” in the source device memory is made equivalent.
  • the device name “D001” in the device memory is not described in the equivalence necessity list 24a4. Therefore, even if the data of the device name “D001” in the binary device memory is rewritten in the control device 5, the data of the device name “D001” in the source device memory is not made equivalent in the control device 5.
  • FIG. 8 is a diagram illustrating an example of a parameter setting screen according to the first embodiment.
  • the parameter setting screen 31 is displayed on the display unit 26 by the source project data editing unit 21a1.
  • the input column 31a is a column in which an initial value of the parameter name “reverse operation / normal operation” is input.
  • the input column 31b is a column in which an initial value of the parameter name “control cycle” is input.
  • the input column 31c is a column in which an initial value of the parameter name “proportional gain” is input.
  • the input column 31d is a column in which an initial value of the parameter name “integration time” is input.
  • the input column 31e is a column in which an initial value of the parameter name “derivative time” is input.
  • the input column 31f is a column in which an initial value of the parameter name “SV upper limit value” is input.
  • the input column 31g is a column in which an initial value of the parameter name “SV lower limit value” is input.
  • the input column 31h is a column in which the necessity of equivalence of the parameter name “reverse operation / normal operation” is input.
  • the input column 31i is a column in which the necessity of equivalence of the parameter name “control cycle” is input.
  • the input column 31j is a column in which the necessity of equivalence of the parameter name “proportional gain” is input.
  • the input column 31k is a column in which the necessity of equivalence of the parameter name “integration time” is input.
  • the input field 31l is a field for inputting the necessity of equivalence of the parameter name “differentiation time”.
  • the input field 31m is a field in which the necessity of equivalence of the parameter name “SV upper limit value” is input.
  • the input field 31n is a field for inputting the necessity of equivalence of the parameter name “SV lower limit value”.
  • the source project data editing unit 21a1 describes, in the equivalence necessity list 24a4, only the control parameter for which a check is input in the input field 31h to the input field 31n.
  • the function block 24a1a is a control block prepared in advance in the engineering tool program.
  • the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” are previously known to be control parameters that are highly required to be equivalent. Therefore, the source project data editing unit 21a1 checks by default in the input fields 31j, 31k, and 31l.
  • the source project data editing unit 21a1 defaults to equivalence the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” that are highly required to be equivalent. Can be presented.
  • the input column 31o is a column in which the necessity of immediate equivalence of the parameter name “reverse operation / normal operation” is input.
  • the input column 31p is a column in which the necessity of immediate equivalence of the parameter name “control cycle” is input.
  • the input column 31q is a column in which the necessity of immediate equivalence of the parameter name “proportional gain” is input.
  • the input column 31r is a column in which the necessity of immediate equivalence of the parameter name “integration time” is input.
  • the input field 31s is a field in which the necessity of immediate equivalence of the parameter name “derivative time” is input.
  • the input field 31t is a field for inputting the necessity of immediate equivalence of the parameter name “SV upper limit value”.
  • the input field 31u is a field for inputting the necessity of immediate equivalence of the parameter name “SV lower limit value”.
  • the source project data editing unit 21a1 describes “1” in the item of the immediate flag in the equivalence necessity list 24a4 only for the control parameter for which the check is input in the input field 31o to the input field 31u.
  • the function block 24a1a is a control block prepared in advance in the engineering tool program.
  • the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” are previously known to be control parameters that reduce the possibility of losing the rewritten value as much as possible. Therefore, the source project data editing unit 21a1 checks by default in the input fields 31q, 31r, and 31s.
  • the source project data editing unit 21a1 immediately equivalences the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” to reduce the possibility of losing the rewritten data as much as possible. Can be made the default and presented to the user.
  • the compiling unit 21a2 creates the binary control program 24b1 by compiling the source control program 24a1, and creates the binary control parameter 24b2 by compiling the source control parameter 24a2.
  • a binary device memory 24b3 is created by compiling the memory 24a3.
  • Binary control program 24b1, binary control parameter 24b2 and binary device memory 24b3 constitute binary project data 24b.
  • the source project data 24 a and the binary project data 24 b are transmitted to the control device 5 through the communication interface 27.
  • FIG. 9 is a diagram illustrating a hardware configuration of the control device according to the first embodiment.
  • the control device 5 includes a main board 5a and sub boards 5b and 5c.
  • the main board 5a includes a CPU 5a1, a memory 5a2 that is a RAM, a timer 5a3 that measures time, an external storage slot 5a4, a communication interface 5a5, a bus interface 5a6, and an internal storage unit 5a7.
  • the CPU 5a1, memory 5a2, timer 5a3, external storage slot 5a4, communication interface 5a5, bus interface 5a6 and internal storage unit 5a7 are connected via an internal bus B1.
  • the main board 5a operates by receiving power supply from a UPS (Uninterruptible Power Supply) 10.
  • UPS Uninterruptible Power Supply
  • the UPS 10 stores electric power supplied from the system power supply 9 and supplies the stored electric power to the main board 5a.
  • the external storage unit 8 is inserted into the external storage slot 5a4.
  • the external storage unit 8 is exemplified by an SD card (registered trademark).
  • the communication interface 5a5 communicates with the control program creation device 2, the programmable display 3, and the host control device 4 via the network N.
  • the bus interface 5a6 is a bus bridge circuit that connects the internal bus B1 and the expansion bus B2.
  • the sub boards 5b and 5c are connected to the main board 5a via the expansion bus B2.
  • the sub board 5b is connected to the machine 6.
  • the sub board 5 c is connected to the machine 7.
  • the internal storage unit 5a7 is exemplified by SSD or HDD.
  • the internal storage unit 5a7 and the external storage unit 8 constitute a storage unit.
  • FIG. 10 is a functional block diagram of the control device according to the first embodiment.
  • the internal storage unit 5a7 stores the binary project data 5a7a received from the control program creation device 2.
  • the binary project data 5a7a includes a binary control program 5a7a1, a binary control parameter 5a7a2, and a binary device memory 5a7a3.
  • the external storage unit 8 stores the source project data 8a received from the control program creation device 2.
  • the source project data 8a includes a source control program 8a1, a source control parameter 8a2, a source device memory 8a3, and an equivalence necessity list 8a4.
  • the source project data 8a may be stored in the internal storage unit 5a7. Since the read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8, it is preferable that the source project data 8a is stored in the internal storage unit 5a7.
  • the storage capacity of the internal storage unit 5a7 is small due to a request for cost or mounting area suppression, and the internal storage unit 5a7 does not have a free capacity for storing the source project data 8a.
  • the external storage unit 8 stores the source project data 8a.
  • the binary control program 5a7a1, the binary control parameter 5a7a2, and the binary device memory 5a7a3 are loaded into the memory 5a2, and the binary control program 5a2a, the binary control parameter 5a2b, and the binary device memory 5a2c are loaded. It becomes.
  • the CPU 5a1 executes the binary rewriting program and the source rewriting program stored in the internal storage unit 5a7. Thereby, based on the received data, the binary control parameters 5a7a2 and 5a2b, or the binary rewrite unit 5a1a for rewriting the binary device memories 5a7a3 and 5a2c, and the binary control parameters 5a7a2 and 5a2b, or the binary device memories 5a7a3 and 5a2c are rewritten. Then, based on the received data, the source rewriting unit 5a1b for rewriting the source control parameter 8a2 or the source device memory 8a3 is realized.
  • a buffer 5a2d is provided in the memory 5a2.
  • the buffer 5a2d is a control parameter in the binary control parameters 5a2b and 5a7a2, and is a control parameter in which the immediate flag is set to “0”, or a device in the binary device memories 5a2c and 5a7a3, and is immediately This is an area in which the rewritten data is buffered when the device whose flag is set to “0” is rewritten.
  • the size of the buffer 5a2d is set within a range that does not interfere with other programs and data.
  • FIG. 11 is a flowchart of the binary rewriting process according to the first embodiment.
  • the binary rewriting unit 5a1a receives the control parameter or the device rewriting instruction and the rewriting data from the programmable display device 3, the binary rewriting unit 5a1a executes the process shown in FIG.
  • control apparatus 5 receives the control parameter or the device rewrite instruction and the rewrite data from the programmable display 3
  • the control device 5 may receive a control parameter or a device rewrite instruction and rewrite data from a control program creation device different from the control program creation device 2, the host control device 4, or the control program creation device 2.
  • step S100 the binary rewriting unit 5a1a writes the control parameter or device data received from the programmable display 3 to the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3.
  • control device 5 can immediately reflect the data received from the programmable display device 3 in the control operation.
  • FIG. 12 is a flowchart of the source writing process of the control device according to the first embodiment.
  • the source rewriting unit 5a1a executes the process shown in FIG. 11, that is, when the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3 are rewritten
  • the source rewriting unit 5a1b executes the process shown in FIG.
  • the equivalence necessity determination unit 5a1b1 refers to the equivalence necessity list 8a4, and whether the control parameter or device received from the programmable display 3 is described in the equivalence necessity list 8a4, that is, programmable display. It is determined whether or not the control parameter or device received from the device 3 is a control parameter or device requiring equivalence.
  • step S110 If the control parameter or device received from the programmable display 3 is not the control parameter or device requiring equivalence in step S110 (No), the equivalence necessity determining unit 5a1b1 ends the process.
  • step S110 determines in step S110 that the control parameter or device received from the programmable display 3 is the control parameter or device requiring equivalence (Yes)
  • the process proceeds to step S112.
  • step S112 the buffer writing unit 5a1b2 refers to the equivalence necessity list 8a4, and the control parameter or device received from the programmable display 3 is set to “1” in the equivalence necessity list 8a4. That is, it is determined whether or not the control parameter or device received from the programmable display 3 is a control parameter or device requiring immediate equivalence.
  • step S112 determines in step S112 that the control parameter or device received from the programmable display device 3 is a control parameter or device requiring immediate equivalence (Yes), the process proceeds to step S114.
  • step S114 the source writing unit 5a1b3 writes the control parameter or device data received from the programmable display 3 to the source control parameter 8a2 or the source device memory 8a3, and ends the process.
  • control device 5 can immediately write the received control parameter or device data that requires immediate equivalence to the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can reduce possibility that the rewritten data will be lost.
  • step S112 determines in step S112 that the control parameter or device received from the programmable display device 3 is not a control parameter or device requiring immediate equivalence (No)
  • the process proceeds to step S116.
  • step S116 the buffer writing unit 5a1b2 determines whether the control parameter or device received from the programmable display 3 already exists in the buffer 5a2d.
  • step S116 When the buffer writing unit 5a1b2 determines in step S116 that the control parameter or device received from the programmable display device 3 already exists in the buffer 5a2d (Yes), the process proceeds to step S118.
  • step S118 the buffer writing unit 5a1b2 overwrites the buffer 5a2d with the control parameter or device data received from the programmable display 3 and ends the process.
  • control device 5 can reduce the number of times of data writing to the internal storage unit 5a7.
  • Writing data to the internal storage unit 5a7 takes time and becomes a load on the CPU 51. Therefore, the control device 5 can reduce the processing load of the CPU 51 by reducing the number of times of data writing to the internal storage unit 5a7.
  • the control device 5 can use the internal storage unit 5a7 for a long period of time by reducing the number of times of data writing to the internal storage unit 5a7.
  • step S116 determines in step S116 that the control parameter or device received from the programmable display 3 is not present in the buffer 5a2d (No)
  • the process proceeds to step S120.
  • step S120 the buffer writing unit 5a1b2 writes the control parameter or device data received from the programmable display 3 to the buffer 5a2d, and ends the process.
  • control device 5 can buffer the control parameter or the device data considered to give priority to the distribution of the load of the control device 5 over the possibility of losing the rewritten data.
  • Writing data to the internal storage unit 5a7 takes time and becomes a load on the CPU 5a1. Therefore, the control device 5 can achieve load distribution.
  • FIG. 13 is a flowchart of the source change process according to the first embodiment.
  • the source writing unit 5a1b3 stands by if the predetermined condition is not satisfied (No), and proceeds to step S142 if the predetermined condition is satisfied (Yes).
  • the predetermined conditions are exemplified by the following conditions.
  • the first example is a case where the usage rate of the CPU 5a1 is equal to or less than a predetermined threshold value.
  • the source writing unit 5a1b3 executes the process of step S142 because the CPU 5a1 has processing capacity.
  • the second example is a case where the free capacity of the buffer 5a2d is equal to or less than a predetermined threshold value.
  • the source writing unit 5a1b3 executes the process of step S142.
  • a third example is a case where an instruction to execute step S142 is received from the control program creation device 2, the programmable display 3, or the host control device 4.
  • the source writing unit 5a1b3 executes the process of step S142 in accordance with an instruction from the control program creation device 2, the programmable display 3, or the host control device 4.
  • the user can cause the source writing unit 5a1b3 to execute the process of step S142 at a desired timing by operating the control program creation device 2 or the programmable display 3.
  • step S142 When the host control device 4 transmits an instruction to execute step S142 to the control device 5, the time when the manufacturing line starts, every hour, or the time when the manufacturing line ends is exemplified.
  • the fourth example is a case where the timer 5a3 measures a predetermined time.
  • the source writing unit 5a1b3 executes the process of step S142 when a predetermined time has elapsed since the operation of the control device 5.
  • the timer 5a3 repeatedly measures a predetermined time
  • the source writing unit 5a1b3 executes the process of step S142 every time the predetermined time elapses.
  • the fifth example is a case where the control device 5 receives an abnormality notification of the system power supply 9 from the UPS 10.
  • Examples of the abnormality of the system power supply 9 include power failure, instantaneous power failure, or voltage fluctuation.
  • the source writing unit 5a1b3 executes the process of step S142 in order to reduce the possibility that the data in the buffer 5a2d is lost.
  • the sixth example is a case where the CPU 5a1 detects an abnormality of the control device 5 by performing a self-diagnosis process.
  • the source writing unit 5a1b3 executes the process of step S142 in order to reduce the possibility that the data in the buffer 5a2d is lost.
  • step S142 the source writing unit 5a1b3 writes the contents of the buffer 5a2d into the source control parameter 8a2 or the source device memory 8a3, and ends the process.
  • control device 5 can reflect the changed control parameter or device data in the source control parameter 8a2 or the source device memory 8a3.
  • the control apparatus 5 can suppress that the rewritten data in the binary control parameters 5a2b and 5a7a2 or the binary device memory 5a2c or 5a7a3 are lost.
  • FIG. 14 is a flowchart of the project data editing process of the control program creation device according to the first embodiment.
  • step S150 the source project data editing unit 21a1 receives the source project data 8a from the control device 5, and overwrites the source project data 24a in the storage unit 24.
  • step S152 the source project data editing unit 21a1 receives an operation input from the user and edits the source project data 24a.
  • step S154 the compiling unit 21a2 compiles the source project data 24a to create and overwrite the binary project data 24b.
  • step S156 the compiling unit 21a2 transmits the source project data 24a and the binary project data 24b to the control device 5 and ends the processing.
  • control program creation device 2 can edit the source project data 24a whose data has been rewritten in the control device 5. Thereby, the control apparatus 5 can suppress that the data rewritten in the control apparatus 5 are lost.
  • control program creation device 2 can edit the source project data 24a with the rewritten data even when the data is rewritten based on the command from the programmable display 3 in the control device 5.
  • the control device 5 loses the data rewritten in the control device 5 even when the device that sent the data rewrite command is different from the device that edits the source project data 24a. This can be suppressed.
  • control device 5 writes only the control parameter or device data described in the equivalence necessity list 24a4 into the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can rewrite only the control parameter or device which is preferably rewritten in the source control parameter 8a2 or the source device memory 8a3.
  • control device 5 can immediately rewrite only the control parameter or device in which “1” is set in the immediate flag item of the equivalence necessity list 24a4 in the source control parameter 8a2 or the source device memory 8a3. it can. As a result, the control device 5 can reduce the possibility of losing the rewritten data and can distribute the load.
  • control device 5 buffers the control parameter or device data in which “0” is set in the immediate flag item of the equivalence necessity list 24a4 in the source control parameter 8a2 or the source device memory 8a3. I can leave.
  • the control device 5 can write the buffered control parameter or device data into the source control parameter 8a2 or the source device memory 8a3.
  • the control apparatus 5 can reduce the frequency
  • FIG. FIG. 15 is a functional block diagram of the control device according to the second embodiment.
  • the read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8. Therefore, when the internal storage unit 5a7 has a free capacity for storing the source project data 8a, it is preferable that the internal storage unit 5a7 store the source project data 8a.
  • the internal storage unit 5a7 stores the source project data 8a.
  • the read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8.
  • the processing load of the CPU 5a1 for reading and writing to the internal storage unit 5a7 is lighter than the processing load of the CPU 5a1 for reading and writing to the external storage unit 8.
  • control parameter or device data that needs to be equivalenced is immediately written to the source control parameter 8a2 or the source device memory 8a3 without buffering.
  • control device 5A according to the second embodiment does not require the buffer writing unit 5a1b2 and the buffer 5a2d of the control device 5 according to the first embodiment.
  • the equivalence necessity list 8a4 does not need the immediate flag item.
  • FIG. 16 is a flowchart of the source writing process of the control device according to the second embodiment.
  • the source rewriting unit 5a1a executes the process shown in FIG. 10, that is, when the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3 are rewritten
  • the source rewriting unit 5a1b executes the process shown in FIG.
  • the equivalence necessity determination unit 5a1b1 refers to the equivalence necessity list 8a4, and whether the control parameter or device received from the programmable display 3 is described in the equivalence necessity list 8a4, that is, programmable display. It is determined whether or not the control parameter or device received from the device 3 is a control parameter or device requiring equivalence.
  • the equivalence necessity determination unit 5a1b1 ends the process.
  • step S160 determines in step S160 that the control parameter or device received from the programmable display 3 is the equivalence necessity control parameter or device (Yes). the process proceeds to step S162.
  • step S162 the source writing unit 5a1b3 writes the control parameter or device data received from the programmable display 3 to the source control parameter 8a2 or the source device memory 8a3, and ends the process.
  • control device 5A can immediately write the received control parameter or device data into the source control parameter 8a2 or the source device memory 8a3. As a result, the control device 5A can prevent the data rewritten in the control device 5A from being lost.
  • the configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
  • control system 1 control system, 2 control program creation device, 3 programmable display, 4 host control device, 5A control device, 5a1 CPU, 5a1a binary rewrite unit, 5a1b source rewrite unit, 5a1b1 equivalence necessity determination unit, 5a1b2 buffer book 5a1b3 source writing unit, 5a2 memory, 5a2a, 5a7a1, 24b1 binary control program, 5a2b, 5a7a2, 24b2 binary control parameter, 5a2c, 5a7a3, 24b3 binary device memory, 5a2d buffer, 5a7 internal storage unit, 5a7a, 24b Binary project data, 8 external storage, 8a, 24a source project data, 8a1, 24a1 source control program, 8a2, 24a2 source control parameters 8a3,24a3 source device memory, 8a4,24a4 equivalence necessity list.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Human Computer Interaction (AREA)
  • Manufacturing & Machinery (AREA)
  • Stored Programmes (AREA)

Abstract

This control device is provided with: a storage unit which stores source project data including the control program and information referred to at the time of execution of the control program, and binary project data obtained by compiling the source project data; memory for loading the binary project data at the time of execution of the control program; a binary rewriting unit which, on the basis of received data, rewrites the binary project data stored in the storage unit and the binary project data loaded in the memory; and a source rewriting unit which, on the basis of received data, rewrites the source project data stored in the storage unit.

Description

制御装置及び制御システムControl device and control system
 本発明は、産業機械を制御する制御装置及び制御システムに関する。 The present invention relates to a control device and a control system for controlling an industrial machine.
 産業機械を制御するために、制御装置が用いられる。制御装置は、プログラマブルコントローラ(JIS B 3502:2011、programmable controllers(PLC))、C言語コントローラ、モーションコントローラ又はインバータが例示される。 Control devices are used to control industrial machinery. Examples of the control device include a programmable controller (JIS B 3502: 2011, programmable controllers (PLC)), a C language controller, a motion controller, or an inverter.
 制御装置で実行される制御プログラム及び制御プログラムの実行時に参照される情報を含むデータは、プロジェクトデータと呼ばれる。制御プログラムの実行時に参照される情報は、制御演算で使用される数値であるパラメータ、制御装置のメモリ内の作業領域を規定するデバイスメモリ又は制御装置と産業機械との接続状態を表す接続情報が例示される。 The data including the control program executed by the control device and the information referred to when the control program is executed is called project data. Information referred to when the control program is executed includes parameters that are numerical values used in the control calculation, device memory that defines the work area in the memory of the control device, or connection information that represents the connection state between the control device and the industrial machine. Illustrated.
 プロジェクトデータは、パーソナルコンピュータ上でエンジニアリングツールプログラムを実行することによりソースが作成され、バイナリにコンパイルされ、制御装置に転送される。 The project data is created by executing an engineering tool program on a personal computer, compiled into binary, and transferred to the control device.
 関連する技術として、特許文献1には、プログラミング装置上でアプリケーションのソース・コードを作成し、それをコンパイルすることにより接続情報テーブルを生成してインバータにダウンロードする技術が記載されている(要約書)。 As a related technique, Patent Document 1 describes a technique for creating a connection information table by creating an application source code on a programming device, compiling it, and downloading it to an inverter (summary). ).
 制御プログラムの実行時に参照される情報は、エンジニアリングツールプログラムを使用して作成される際に決定できない場合がある。例えば、比例積分微分(PID)制御演算で使用される比例(P)ゲイン、積分(I)時間又は微分(D)時間は、産業機械を動作させながら決定される。このようなパラメータは、プロジェクトデータのソース作成時には、暫定の初期値が記述される。 ∙ Information referred to when executing the control program may not be determined when it is created using the engineering tool program. For example, the proportional (P) gain, integral (I) time or differential (D) time used in the proportional integral derivative (PID) control calculation is determined while operating the industrial machine. For such parameters, provisional initial values are described when the project data source is created.
 このように、制御プログラムの実行時に参照される情報は、産業機械を動作させながら決定されるものがあるので、パーソナルコンピュータ内のプロジェクトデータのソースに記述された初期値と、制御装置内で書き換えられた決定値と、が異なってしまう。従って、後でエンジニアリングツールプログラムを使用してプロジェクトデータのソースの編集を行う際に、パーソナルコンピュータ内のプロジェクトデータのソースには初期値が記述されているので、制御装置内で書き換えられた決定値が失われてしまう。 In this way, information that is referred to when the control program is executed is determined while operating the industrial machine. Therefore, the initial value written in the project data source in the personal computer and the information written in the control device are rewritten. The determined value is different. Therefore, when editing the project data source later using the engineering tool program, the initial value is described in the project data source in the personal computer. Will be lost.
 特許文献2には、PLC1のパラメータを微調整するチューニング操作を実行するチューニング手段205(段落0026から段落0030)と、メモリ空間203にバッファされた制御データ量をバックアップするバックアップ手段206(段落0033から段落0037)と、を備えるPLC支援装置20が記載されている。 In Patent Document 2, tuning means 205 (paragraph 0026 to paragraph 0030) for executing a tuning operation for finely adjusting the parameters of PLC 1 and backup means 206 (from paragraph 0033) for backing up the amount of control data buffered in the memory space 203 are disclosed. Paragraph 0037) is described.
国際公開第2006/112324号International Publication No. 2006/112324 特開2004-178157号公報JP 2004-178157 A
 特許文献2記載の技術では、制御データ量をバックアップすることは記載されているが、パラメータをバックアップすることは記載されていない。また、特許文献2記載の技術では、PLC1を操作してパラメータをチューニングした場合及びPLC支援装置20とは別の装置がPLC1のパラメータをチューニングした場合に、PLC1内のパラメータとPLC支援装置20内のパラメータとが異なってしまう。つまり、PLC1内で書き換えられたパラメータが失われてしまう。 The technology described in Patent Document 2 describes backing up the control data amount, but does not describe backing up the parameters. Further, in the technique described in Patent Document 2, when the parameter is tuned by operating the PLC 1 and when a device different from the PLC support device 20 tunes the parameter of the PLC 1, the parameters in the PLC 1 and the PLC support device 20 The parameter of is different. That is, the parameter rewritten in the PLC 1 is lost.
 本発明は、上記に鑑みてなされたものであって、書き換えられたデータが失われてしまうことを抑制することが可能な制御装置を得ることを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to obtain a control device capable of suppressing loss of rewritten data.
 本発明は、制御プログラム及び制御プログラムの実行時に参照される情報を含むソースプロジェクトデータと、ソースプロジェクトデータをコンパイルしたバイナリプロジェクトデータと、を記憶する記憶部を備える。本発明は、制御プログラムの実行時にバイナリプロジェクトデータがロードされるメモリと、受信したデータに基づいて、記憶部に記憶されているバイナリプロジェクトデータ及びメモリにロードされているバイナリプロジェクトデータを書き換えるバイナリ書換部と、受信したデータに基づいて、記憶部に記憶されているソースプロジェクトデータを書き換えるソース書換部と、を備える。 The present invention includes a storage unit that stores a control program and source project data including information referred to when the control program is executed, and binary project data obtained by compiling the source project data. The present invention relates to a memory in which binary project data is loaded when a control program is executed, and binary rewriting that rewrites binary project data stored in a storage unit and binary project data loaded in the memory based on received data. And a source rewriting unit for rewriting the source project data stored in the storage unit based on the received data.
 本発明にかかる制御装置は、書き換えられたデータが失われてしまうことを抑制することが可能になるという効果を奏する。 The control device according to the present invention has an effect that it is possible to prevent the rewritten data from being lost.
実施の形態1にかかる制御装置を用いた制御システムの構成を示す図The figure which shows the structure of the control system using the control apparatus concerning Embodiment 1. FIG. 実施の形態1にかかる制御プログラム作成装置のハードウェア構成を示す図1 is a diagram illustrating a hardware configuration of a control program creation device according to a first embodiment. 実施の形態1にかかる制御プログラム作成装置の機能ブロック図Functional block diagram of the control program creation device according to the first embodiment 実施の形態1にかかるソース制御プログラムの例を示す図The figure which shows the example of the source control program concerning Embodiment 1 実施の形態1にかかるソース制御パラメータの例を示す図The figure which shows the example of the source control parameter concerning Embodiment 1 実施の形態1にかかるソースデバイスメモリの例を示す図FIG. 3 is a diagram illustrating an example of a source device memory according to the first embodiment. 実施の形態1にかかる同値化要否リストの例を示す図The figure which shows the example of the equivalence necessity list | wrist concerning Embodiment 1. FIG. 実施の形態1にかかるパラメータ設定画面の例を示す図The figure which shows the example of the parameter setting screen concerning Embodiment 1 実施の形態1にかかる制御装置のハードウェア構成を示す図The figure which shows the hardware constitutions of the control apparatus concerning Embodiment 1. 実施の形態1にかかる制御装置の機能ブロック図Functional block diagram of the control device according to the first embodiment. 実施の形態1にかかるバイナリ書換処理を示すフローチャート1 is a flowchart showing binary rewriting processing according to the first embodiment; 実施の形態1にかかる制御装置のソース書込処理を示すフローチャート1 is a flowchart showing source write processing of the control apparatus according to the first embodiment; 実施の形態1にかかるソース書換処理を示すフローチャートThe flowchart which shows the source rewriting process concerning Embodiment 1. 実施の形態1にかかる制御プログラム作成装置のプロジェクトデータ編集処理を示すフローチャート6 is a flowchart showing project data editing processing of the control program creation device according to the first embodiment; 実施の形態2にかかる制御装置の機能ブロック図Functional block diagram of a control apparatus according to the second embodiment. 実施の形態2にかかる制御装置のソース書換処理を示すフローチャートA flowchart showing source rewriting processing of the control device according to the second embodiment.
 以下に、本発明の実施の形態にかかる制御装置及び制御システムを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Hereinafter, a control device and a control system according to an embodiment of the present invention will be described in detail with reference to the drawings. Note that the present invention is not limited to the embodiments.
実施の形態1.
 図1は、実施の形態1にかかる制御装置を用いた制御システムの構成を示す図である。制御システム1は、制御プログラム作成装置2と、プログラマブル表示器(JIS B 3551:2012、programmable display)3と、上位制御装置4と、制御装置5と、機械6及び7と、を含む。
Embodiment 1 FIG.
FIG. 1 is a diagram illustrating a configuration of a control system using the control device according to the first embodiment. The control system 1 includes a control program creation device 2, a programmable display (JIS B 3551: 2012, programmable display) 3, a host control device 4, a control device 5, and machines 6 and 7.
 制御プログラム作成装置2、プログラマブル表示器3、上位制御装置4及び制御装置5は、ネットワークNを介して接続されている。ネットワークNは、LAN(Local Area Network)又はインターネットが例示される。 The control program creation device 2, the programmable display 3, the host control device 4 and the control device 5 are connected via a network N. The network N is exemplified by a LAN (Local Area Network) or the Internet.
 制御装置5は、機械6及び7を制御する。制御装置5は、プログラマブルコントローラ、C言語コントローラ、モーションコントローラ又はインバータが例示される。 The control device 5 controls the machines 6 and 7. The control device 5 is exemplified by a programmable controller, a C language controller, a motion controller, or an inverter.
 制御プログラム作成装置2は、制御装置5で実行される制御プログラム及び制御プログラムの実行時に参照される情報を含むプロジェクトデータを作成する。制御プログラムの実行時に参照される情報は、制御演算で使用される数値であるパラメータ、制御装置のメモリ内の作業領域を規定するデバイスメモリ又は制御装置と産業機械との接続状態を表す接続情報が例示される。 The control program creation device 2 creates project data including a control program executed by the control device 5 and information referred to when the control program is executed. Information referred to when the control program is executed includes parameters that are numerical values used in the control calculation, device memory that defines the work area in the memory of the control device, or connection information that represents the connection state between the control device and the industrial machine. Illustrated.
 プログラマブル表示器3は、制御装置5内のデータを監視するとともに、制御装置5内の制御プログラムの実行時に参照される情報を変更する。 The programmable display 3 monitors data in the control device 5 and changes information referred to when the control program in the control device 5 is executed.
 上位制御装置4は、製造ライン全体又は工場全体を統括するコンピュータであり、制御装置5を制御する。 The host control device 4 is a computer that controls the entire production line or the entire factory, and controls the control device 5.
 図2は、実施の形態1にかかる制御プログラム作成装置のハードウェア構成を示す図である。実施の形態1にかかる制御プログラム作成装置2は、コンピュータである。制御プログラム作成装置2は、CPU(Central Processing Unit)21と、RAM(Random Access Memory)22と、ROM(Read Only Memory)23と、記憶部24と、入力部25と、表示部26と、通信インタフェース27と、を含む。 FIG. 2 is a diagram illustrating a hardware configuration of the control program creation device according to the first embodiment. The control program creation device 2 according to the first exemplary embodiment is a computer. The control program creation device 2 includes a CPU (Central Processing Unit) 21, a RAM (Random Access Memory) 22, a ROM (Read Only Memory) 23, a storage unit 24, an input unit 25, a display unit 26, and a communication. And an interface 27.
 CPU21は、RAM22を作業領域として使用しながら、ROM23及び記憶部24に記憶されているプログラムを実行する。ROM23に記憶されているプログラムは、BIOS(Basic Input/Output System)又はUEFI(Unified Extensible Firmware Interface)が例示される。記憶部24に記憶されているプログラムは、オペレーティングシステムプログラム及びエンジニアリングツールプログラムが例示される。記憶部24は、SSD(Solid State Drive)又はHDD(Hard Disk Drive)が例示される。 The CPU 21 executes programs stored in the ROM 23 and the storage unit 24 while using the RAM 22 as a work area. Examples of the program stored in the ROM 23 include BIOS (Basic Input / Output System) or UEFI (Unified Extensible Firmware Interface). Examples of the program stored in the storage unit 24 include an operating system program and an engineering tool program. The storage unit 24 is exemplified by SSD (Solid State Drive) or HDD (Hard Disk Drive).
 入力部25は、作業者からの操作入力を受け付ける。入力部25は、キーボード又はマウスが例示される。表示部26は、文字及び画像を表示する。表示部26は、液晶表示装置が例示される。通信インタフェース27は、ネットワークNを介して、制御装置5と通信を行う。 The input unit 25 receives an operation input from an operator. The input unit 25 is exemplified by a keyboard or a mouse. The display unit 26 displays characters and images. The display unit 26 is exemplified by a liquid crystal display device. The communication interface 27 communicates with the control device 5 via the network N.
 図3は、実施の形態1にかかる制御プログラム作成装置の機能ブロック図である。CPU21は、記憶部24に記憶されたエンジニアリングツールプログラムを実行する。これにより、ユーザの操作入力に基づいて、ソースプロジェクトデータ24aを作成又は編集するソースプロジェクトデータ編集部21a1と、ソースプロジェクトデータ24aをコンパイルしてバイナリプロジェクトデータ24bを作成するコンパイル部21a2と、を含むエンジニアリングツール部21aが実現される。 FIG. 3 is a functional block diagram of the control program creation device according to the first embodiment. The CPU 21 executes the engineering tool program stored in the storage unit 24. Accordingly, the source project data editing unit 21a1 that creates or edits the source project data 24a based on the user's operation input, and the compiling unit 21a2 that compiles the source project data 24a to create the binary project data 24b are included. The engineering tool unit 21a is realized.
 ソースプロジェクトデータ24aは、ソース制御プログラム24a1と、ソース制御パラメータ24a2と、ソースデバイスメモリ24a3と、同値化要否リスト24a4と、を含む。 The source project data 24a includes a source control program 24a1, a source control parameter 24a2, a source device memory 24a3, and an equivalence necessity list 24a4.
 なお、ソースプロジェクトデータ24aは、他のデータを含んでいても良い。他のデータは、制御装置5と機械6との接続及び制御装置5と機械7との接続を表す接続情報が例示される。 Note that the source project data 24a may include other data. The other data is exemplified by connection information indicating the connection between the control device 5 and the machine 6 and the connection between the control device 5 and the machine 7.
 図4は、実施の形態1にかかるソース制御プログラムの例を示す図である。実施の形態1では、ソース制御プログラム24a1は、ファンクションブロックダイアグラム言語(IEC 61131-3、JIS B 3503)で記述されている。 FIG. 4 is a diagram illustrating an example of a source control program according to the first embodiment. In the first embodiment, the source control program 24a1 is described in a function block diagram language (IEC 61131-3, JIS B 3503).
 なお、ソース制御プログラム24a1が記述される言語は、ファンクションブロックダイアグラム言語に限定されない。ソース制御プログラム24a1が記述される他の言語は、ラダー言語、シーケンシャルファンクションチャート言語、ストラクチャードテキスト言語又はインストラクションリスト言語(IEC 61131-3、JIS B 3503)が例示される。 Note that the language in which the source control program 24a1 is described is not limited to the function block diagram language. Examples of other languages in which the source control program 24a1 is described include a ladder language, a sequential function chart language, a structured text language, and an instruction list language (IEC 61131-3, JIS B 3503).
 ソース制御プログラム24a1は、ファンクションブロック24a1a及び24a1bを含む。ファンクションブロック24a1aは、エンジニアリングツールプログラムに予め用意されている比例積分微分(PID)制御ブロックであり、入力X1に比例(P)、積分(I)及び微分(D)制御を行って出力Y1を出力する。 The source control program 24a1 includes function blocks 24a1a and 24a1b. The function block 24a1a is a proportional integral derivative (PID) control block prepared in advance in the engineering tool program, and performs proportional (P), integral (I) and derivative (D) control on the input X1, and outputs an output Y1. To do.
 ファンクションブロック24a1bは、ユーザによって作成された制御ブロックであり、入力X2及びX3に
  Y2=A・X2+B・X3+C
という演算を行って出力Y2を出力する。
The function block 24a1b is a control block created by the user, and inputs Y2 = A · X2 + B · X3 + C to the inputs X2 and X3.
The output Y2 is output by performing the calculation.
 図5は、実施の形態1にかかるソース制御パラメータの例を示す図である。ソース制御パラメータ24a2は、制御パラメータ名の項目と、初期値の項目と、を含む。 FIG. 5 is a diagram illustrating an example of source control parameters according to the first embodiment. The source control parameter 24a2 includes a control parameter name item and an initial value item.
 ソース制御パラメータ24a2の複数の行24a2aは、ファンクションブロック24a1aの制御演算時に参照されるパラメータであり、複数の行24a2bは、ファンクションブロック24a1bの制御演算時に参照されるパラメータである。 The plurality of rows 24a2a of the source control parameter 24a2 are parameters that are referred to during the control calculation of the function block 24a1a, and the plurality of rows 24a2b are parameters that are referred to during the control calculation of the function block 24a1b.
 複数の行24a2aでは、パラメータ名「逆動作・正動作」に初期値「逆動作」が設定されており、パラメータ名「制御周期」に初期値「1.0」が設定されており、パラメータ名「比例ゲイン」に初期値「1.2」が設定されており、パラメータ名「積分時間」に初期値「12.3」が設定されており、パラメータ名「微分時間」に初期値「3.2」が設定されており、パラメータ名「SV上限値」に初期値「100.0」が設定されており、パラメータ名「SV下限値」に初期値「0.0」が設定されている。 In a plurality of rows 24a2a, an initial value “reverse operation” is set for the parameter name “reverse operation / normal operation”, an initial value “1.0” is set for the parameter name “control cycle”, and the parameter name The initial value “1.2” is set for “proportional gain”, the initial value “12.3” is set for parameter name “integration time”, and the initial value “3. 2 ”is set, an initial value“ 100.0 ”is set in the parameter name“ SV upper limit value ”, and an initial value“ 0.0 ”is set in the parameter name“ SV lower limit value ”.
 複数の行24a2bでは、パラメータ名「A」に初期値「0.9」が設定されており、パラメータ名「B」に初期値「1.1」が設定されており、パラメータ名「C」に初期値「100」が設定されている。 In a plurality of rows 24a2b, an initial value “0.9” is set for the parameter name “A”, an initial value “1.1” is set for the parameter name “B”, and the parameter name “C” is set. An initial value “100” is set.
 図6は、実施の形態1にかかるソースデバイスメモリの例を示す図である。ソースデバイスメモリ24a3は、デバイス名の項目と、初期値の項目と、を含む。 FIG. 6 is a diagram of an example of the source device memory according to the first embodiment. The source device memory 24a3 includes a device name item and an initial value item.
 ソースデバイスメモリ24a3では、デバイス名「D000」に初期値「200」が設定されており、デバイス名「D001」に初期値「300」が設定されている。 In the source device memory 24a3, an initial value “200” is set for the device name “D000”, and an initial value “300” is set for the device name “D001”.
 図7は、実施の形態1にかかる同値化要否リストの例を示す図である。同値化要否リスト24a4は、制御パラメータ名又はデバイス名の項目と、即時フラグの項目と、を含む。 FIG. 7 is a diagram illustrating an example of the equivalence necessity list according to the first embodiment. The equivalence necessity list 24a4 includes a control parameter name or device name item and an immediate flag item.
 同値化要否リスト24a4は、制御装置5においてバイナリ制御パラメータ又はバイナリデバイスメモリのデータが書き換えられた場合に、制御装置5においてソース制御パラメータ又はソースデバイスメモリも書き換えられるべき制御パラメータ又はデバイスが記述される。 The equivalence necessity list 24a4 describes a control parameter or a device whose source control parameter or source device memory should be rewritten when the control device 5 rewrites the binary control parameter or binary device memory data. The
 制御システム1において、制御装置5においてバイナリ制御パラメータ又はバイナリデバイスメモリのデータが書き換えられた場合に、制御装置5においてソース制御パラメータ又はソースデバイスメモリも書き換えられることを「同値化」と称する。 In the control system 1, when the binary control parameter or the binary device memory data is rewritten in the control device 5, the rewrite of the source control parameter or the source device memory in the control device 5 is referred to as “equivalence”.
 同値化要否リスト24a4の複数の行24a4aは、ファンクションブロック24a1aの制御演算時に参照されるパラメータの内で同値化が行われるパラメータが記述されている。 In the plurality of rows 24a4a of the equivalence necessity list 24a4, parameters that are to be equivalenced are described among the parameters that are referred to during the control calculation of the function block 24a1a.
 複数の行24a4aには、パラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」が記述されている。従って、制御装置5においてバイナリ制御パラメータの内のパラメータ名「比例ゲイン」、パラメータ名「積分時間」又はパラメータ名「微分時間」のデータが書き換えられたら、制御装置5においてソース制御パラメータの内のパラメータ名「比例ゲイン」、パラメータ名「積分時間」又はパラメータ名「微分時間」のデータが同値化される。 In the plurality of rows 24a4a, a parameter name “proportional gain”, a parameter name “integration time”, and a parameter name “derivative time” are described. Accordingly, when the data of the parameter name “proportional gain”, the parameter name “integration time” or the parameter name “derivative time” in the binary control parameters is rewritten in the control device 5, the parameters in the source control parameters in the control device 5. The data of the name “proportional gain”, the parameter name “integration time” or the parameter name “derivative time” are made equivalent.
 なお、ファンクションブロック24a1aの制御演算時に参照されるパラメータの内、パラメータ名「逆動作・正動作」、パラメータ名「制御周期」、パラメータ名「SV上限値」及びパラメータ名「SV下限値」は、同値化要否リスト24a4に記述されていない。 Of the parameters referred to in the control calculation of the function block 24a1a, the parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” and parameter name “SV lower limit value” are: It is not described in the equivalence necessity list 24a4.
 従って、制御装置5においてバイナリ制御パラメータの内のパラメータ名「逆動作・正動作」、パラメータ名「制御周期」、パラメータ名「SV上限値」又はパラメータ名「SV下限値」のデータが書き換えられても、制御装置5においてソース制御パラメータの内のパラメータ名「逆動作・正動作」、パラメータ名「制御周期」、パラメータ名「SV上限値」又はパラメータ名「SV下限値」のデータは同値化されない。 Therefore, the data of the parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” or parameter name “SV lower limit value” in the binary control parameters is rewritten in the control device 5. In the control device 5, the data of the parameter name “reverse operation / normal operation”, parameter name “control cycle”, parameter name “SV upper limit value” or parameter name “SV lower limit value” among the source control parameters is not made equivalent. .
 制御パラメータの中には、ゲインのように、機械6及び7を動作させながらデータを徐々に詰めて行って、データが最終決定されるものがある。このような制御パラメータのデータは、同値化が行われてソース制御パラメータのデータも書き換えられることが好ましい。一方、制御パラメータの中には、カウンタのように、機械6及び7の動作検証のために一時的にデータが変更されるものがある。このような制御パラメータのデータは、同値化が行われないことが好ましい。 Some control parameters, such as gain, are determined by gradually packing the data while operating the machines 6 and 7, and finally determining the data. Such control parameter data is preferably equivalenced and the source control parameter data is also rewritten. On the other hand, some control parameters, such as a counter, temporarily change data for operation verification of the machines 6 and 7. Such control parameter data is preferably not equivalenced.
 制御システム1は、同値化要否リスト24a4を備えることにより、ソース制御パラメータの中で書き換えられることが好ましい制御パラメータだけを書き換えることができる。 By providing the equivalence necessity list 24a4, the control system 1 can rewrite only the control parameters that are preferably rewritten in the source control parameters.
 同値化要否リスト24a4の即時フラグの項目は、制御装置5においてバイナリ制御パラメータ又はバイナリデバイスメモリのデータが書き換えられた場合に、制御装置5においてソース制御パラメータ又はソースデバイスメモリのデータが直ちに同期化されるか否かを表すフラグが記述される。 The immediate flag item in the equivalence necessity list 24a4 indicates that when the control device 5 rewrites the binary control parameter or the binary device memory data, the control device 5 immediately synchronizes the source control parameter or the source device memory data. A flag indicating whether or not to be performed is described.
 即時フラグが「1」の場合には、制御装置5においてバイナリ制御パラメータ又はバイナリデバイスメモリのデータが書き換えられたら、制御装置5においてソース制御パラメータ又はソースデバイスメモリのデータが直ちに同期化される。 When the immediate flag is “1”, when the control device 5 rewrites the binary control parameter or the binary device memory data, the control device 5 immediately synchronizes the source control parameter or the source device memory data.
 即時フラグが「0」の場合には、制御装置5においてバイナリ制御パラメータ又はバイナリデバイスメモリのデータが書き換えられたら、制御装置5において書き換えられたデータがバッファリングされ、予め定められた条件が満たされたときに、制御装置5においてソース制御パラメータ又はソースデバイスメモリのデータが同値化される。 When the immediate flag is “0”, when the binary control parameter or binary device memory data is rewritten in the control device 5, the rewritten data in the control device 5 is buffered and a predetermined condition is satisfied. At the time, the control device 5 equalizes the source control parameters or the data of the source device memory.
 複数の行24a4aでは、パラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」に即時フラグ「1」が設定されている。従って、制御装置5においてバイナリ制御パラメータ内のパラメータ名「比例ゲイン」、パラメータ名「積分時間」又はパラメータ名「微分時間」のデータが書き換えられたら、制御装置5においてソース制御パラメータ内のパラメータ名「比例ゲイン」、パラメータ名「積分時間」又はパラメータ名「微分時間」のデータが直ちに同値化される。 In the plurality of rows 24a4a, the immediate flag “1” is set in the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time”. Accordingly, when the data of the parameter name “proportional gain”, the parameter name “integration time”, or the parameter name “derivative time” in the binary control parameter is rewritten in the control device 5, the parameter name “ The data of “proportional gain”, parameter name “integration time” or parameter name “derivative time” are immediately made equivalent.
 制御パラメータの中には、ゲインのように、書き換えられたデータを失う可能性を出来るだけ低減したいものがある。このような制御パラメータは、直ちに同値化が行われて、ソース制御パラメータのデータが直ちに書き換えられることが好ましい。一方、制御パラメータの中には、書き換えられたデータを失う可能性よりも制御装置5の負荷の分散を図ることを優先すべきと考えられるものがある。このような制御パラメータのデータは、条件を見計らって同値化が行われることが好ましい。 Some control parameters, such as gain, want to reduce the possibility of losing rewritten data as much as possible. Such control parameters are preferably immediately equivalenced and the source control parameter data is immediately rewritten. On the other hand, some control parameters are considered to give priority to distributing the load of the control device 5 over the possibility of losing the rewritten data. Such control parameter data is preferably equivalenced based on the conditions.
 制御システム1は、即時フラグの項目を含む同値化要否リスト24a4を備えることにより、ソース制御パラメータの中の、書き換えられたデータを失う可能性を出来るだけ低減したい制御パラメータだけを、直ちに書き換えることができる。これにより、制御装置5は、書き換えられたデータを失う可能性を低減することができるとともに、負荷の分散を図ることができる。 The control system 1 includes the equivalence necessity list 24a4 including the item of the immediate flag, thereby immediately rewriting only the control parameter in the source control parameter for which the possibility of losing the rewritten data is reduced as much as possible. Can do. As a result, the control device 5 can reduce the possibility of losing the rewritten data and can distribute the load.
 同値化要否リスト24a4の複数の行24a4bは、ファンクションブロック24a1bの制御演算時に参照されるパラメータの内で同値化が行われるパラメータが記述されている。 In the plurality of rows 24a4b of the equivalence necessity list 24a4, parameters that are to be equivalenced are described among the parameters that are referred to during the control calculation of the function block 24a1b.
 複数の行24a4bには、パラメータ名「A」及びパラメータ名「B」が記述されている。従って、制御装置5においてバイナリ制御パラメータ内のパラメータ名「A」又はパラメータ名「B」のデータが書き換えられたら、制御装置5においてソース制御パラメータ内のパラメータ名「A」又はパラメータ名「B」のデータが同値化される。 The parameter name “A” and the parameter name “B” are described in the plurality of lines 24a4b. Therefore, when the data of the parameter name “A” or the parameter name “B” in the binary control parameter is rewritten in the control device 5, the parameter name “A” or the parameter name “B” in the source control parameter is rewritten in the control device 5. Data is equivalenced.
 複数の行24a4bでは、パラメータ名「A」及びパラメータ名「B」に即時フラグ「0」が設定されている。従って、制御装置5においてバイナリ制御パラメータ内のパラメータ名「A」又はパラメータ名「B」のデータが書き換えられたら、制御装置5において書き換えられたデータがバッファリングされ、予め定められた条件が満たされたときに、制御装置5においてソース制御パラメータ内のパラメータ名「A」又はパラメータ名「B」のデータが同値化される。 In the plurality of rows 24a4b, the immediate flag “0” is set for the parameter name “A” and the parameter name “B”. Therefore, when the data of the parameter name “A” or the parameter name “B” in the binary control parameter is rewritten in the control device 5, the rewritten data is buffered in the control device 5 and a predetermined condition is satisfied. At this time, the data of the parameter name “A” or the parameter name “B” in the source control parameter is made equivalent in the control device 5.
 なお、ファンクションブロック24a1bの制御演算時に参照されるパラメータの内、パラメータ名「C」は、同値化要否リスト24a4に記述されていない。従って、制御装置5においてバイナリ制御パラメータの内のパラメータ名「C」のデータが書き換えられても、制御装置5においてソース制御パラメータの内のパラメータ名「C」のデータは同値化されない。 It should be noted that the parameter name “C” is not described in the equivalence necessity list 24a4 among the parameters referred to in the control calculation of the function block 24a1b. Therefore, even if the data of the parameter name “C” in the binary control parameter is rewritten in the control device 5, the data of the parameter name “C” in the source control parameter is not equalized in the control device 5.
 行24a4cには、デバイス名「D000」が記述されている。従って、制御装置5においてバイナリデバイスメモリ内のデバイス名「D000」のデータが書き換えられたら、制御装置5においてソースデバイスメモリ内のデバイス名「D000」のデータが同値化される。 The device name “D000” is described in the row 24a4c. Therefore, when the data of the device name “D000” in the binary device memory is rewritten in the control device 5, the data of the device name “D000” in the source device memory is made equivalent in the control device 5.
 行24a4cでは、デバイス名「D000」に即時フラグ「0」が設定されている。従って、制御装置5においてバイナリデバイスメモリ内のデバイス名「D000」のデータが書き換えられたら、制御装置5において書き換えられたデータがバッファリングされ、予め定められた条件が満たされたときに、制御装置5においてソースデバイスメモリ内のデバイス名「D000」のデータが同値化される。 In line 24a4c, the immediate flag “0” is set to the device name “D000”. Therefore, when the data of the device name “D000” in the binary device memory is rewritten in the control device 5, the rewritten data is buffered in the control device 5, and when the predetermined condition is satisfied, the control device 5 5, the data of the device name “D000” in the source device memory is made equivalent.
 なお、デバイスメモリの内、デバイス名「D001」は、同値化要否リスト24a4に記述されていない。従って、制御装置5においてバイナリデバイスメモリの内のデバイス名「D001」のデータが書き換えられても、制御装置5においてソースデバイスメモリの内のデバイス名「D001」のデータは同値化されない。 The device name “D001” in the device memory is not described in the equivalence necessity list 24a4. Therefore, even if the data of the device name “D001” in the binary device memory is rewritten in the control device 5, the data of the device name “D001” in the source device memory is not made equivalent in the control device 5.
 図8は、実施の形態1にかかるパラメータ設定画面の例を示す図である。パラメータ設定画面31は、ソースプロジェクトデータ編集部21a1によって表示部26上に表示される。 FIG. 8 is a diagram illustrating an example of a parameter setting screen according to the first embodiment. The parameter setting screen 31 is displayed on the display unit 26 by the source project data editing unit 21a1.
 入力欄31aは、パラメータ名「逆動作・正動作」の初期値が入力される欄である。入力欄31bは、パラメータ名「制御周期」の初期値が入力される欄である。入力欄31cは、パラメータ名「比例ゲイン」の初期値が入力される欄である。入力欄31dは、パラメータ名「積分時間」の初期値が入力される欄である。 The input column 31a is a column in which an initial value of the parameter name “reverse operation / normal operation” is input. The input column 31b is a column in which an initial value of the parameter name “control cycle” is input. The input column 31c is a column in which an initial value of the parameter name “proportional gain” is input. The input column 31d is a column in which an initial value of the parameter name “integration time” is input.
 入力欄31eは、パラメータ名「微分時間」の初期値が入力される欄である。入力欄31fは、パラメータ名「SV上限値」の初期値が入力される欄である。入力欄31gは、パラメータ名「SV下限値」の初期値が入力される欄である。 The input column 31e is a column in which an initial value of the parameter name “derivative time” is input. The input column 31f is a column in which an initial value of the parameter name “SV upper limit value” is input. The input column 31g is a column in which an initial value of the parameter name “SV lower limit value” is input.
 入力欄31hは、パラメータ名「逆動作・正動作」の同値化の要否が入力される欄である。入力欄31iは、パラメータ名「制御周期」の同値化の要否が入力される欄である。入力欄31jは、パラメータ名「比例ゲイン」の同値化の要否が入力される欄である。入力欄31kは、パラメータ名「積分時間」の同値化の要否が入力される欄である。 The input column 31h is a column in which the necessity of equivalence of the parameter name “reverse operation / normal operation” is input. The input column 31i is a column in which the necessity of equivalence of the parameter name “control cycle” is input. The input column 31j is a column in which the necessity of equivalence of the parameter name “proportional gain” is input. The input column 31k is a column in which the necessity of equivalence of the parameter name “integration time” is input.
 入力欄31lは、パラメータ名「微分時間」の同値化の要否が入力される欄である。入力欄31mは、パラメータ名「SV上限値」の同値化の要否が入力される欄である。入力欄31nは、パラメータ名「SV下限値」の同値化の要否が入力される欄である。 The input field 31l is a field for inputting the necessity of equivalence of the parameter name “differentiation time”. The input field 31m is a field in which the necessity of equivalence of the parameter name “SV upper limit value” is input. The input field 31n is a field for inputting the necessity of equivalence of the parameter name “SV lower limit value”.
 ソースプロジェクトデータ編集部21a1は、入力欄31hから入力欄31nまでの中で、チェックが入力された制御パラメータだけを、同値化要否リスト24a4に記述する。 The source project data editing unit 21a1 describes, in the equivalence necessity list 24a4, only the control parameter for which a check is input in the input field 31h to the input field 31n.
 ファンクションブロック24a1aは、エンジニアリングツールプログラムに予め準備されている制御ブロックである。そして、パラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」は、同値化する必要性が高い制御パラメータであることが予め判っている。そこで、ソースプロジェクトデータ編集部21a1は、入力欄31j、31k及び31lの中にデフォルトでチェックをしておく。 The function block 24a1a is a control block prepared in advance in the engineering tool program. The parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” are previously known to be control parameters that are highly required to be equivalent. Therefore, the source project data editing unit 21a1 checks by default in the input fields 31j, 31k, and 31l.
 これにより、ソースプロジェクトデータ編集部21a1は、同値化する必要性が高いパラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」を同値化することをデフォルトにして、ユーザに提示することができる。 As a result, the source project data editing unit 21a1 defaults to equivalence the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” that are highly required to be equivalent. Can be presented.
 入力欄31oは、パラメータ名「逆動作・正動作」の即時同値化の要否が入力される欄である。入力欄31pは、パラメータ名「制御周期」の即時同値化の要否が入力される欄である。入力欄31qは、パラメータ名「比例ゲイン」の即時同値化の要否が入力される欄である。 The input column 31o is a column in which the necessity of immediate equivalence of the parameter name “reverse operation / normal operation” is input. The input column 31p is a column in which the necessity of immediate equivalence of the parameter name “control cycle” is input. The input column 31q is a column in which the necessity of immediate equivalence of the parameter name “proportional gain” is input.
 入力欄31rは、パラメータ名「積分時間」の即時同値化の要否が入力される欄である。入力欄31sは、パラメータ名「微分時間」の即時同値化の要否が入力される欄である。入力欄31tは、パラメータ名「SV上限値」の即時同値化の要否が入力される欄である。入力欄31uは、パラメータ名「SV下限値」の即時同値化の要否が入力される欄である。 The input column 31r is a column in which the necessity of immediate equivalence of the parameter name “integration time” is input. The input field 31s is a field in which the necessity of immediate equivalence of the parameter name “derivative time” is input. The input field 31t is a field for inputting the necessity of immediate equivalence of the parameter name “SV upper limit value”. The input field 31u is a field for inputting the necessity of immediate equivalence of the parameter name “SV lower limit value”.
 ソースプロジェクトデータ編集部21a1は、入力欄31oから入力欄31uまでの中で、チェックが入力された制御パラメータだけ、同値化要否リスト24a4の即時フラグの項目に「1」を記述する。 The source project data editing unit 21a1 describes “1” in the item of the immediate flag in the equivalence necessity list 24a4 only for the control parameter for which the check is input in the input field 31o to the input field 31u.
 ファンクションブロック24a1aは、エンジニアリングツールプログラムに予め準備されている制御ブロックである。そして、パラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」は、書き換えられた値を失う可能性を出来るだけ低減したい制御パラメータであることが予め判っている。そこで、ソースプロジェクトデータ編集部21a1は、入力欄31q、31r及び31sの中にデフォルトでチェックをしておく。 The function block 24a1a is a control block prepared in advance in the engineering tool program. The parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” are previously known to be control parameters that reduce the possibility of losing the rewritten value as much as possible. Therefore, the source project data editing unit 21a1 checks by default in the input fields 31q, 31r, and 31s.
 これにより、ソースプロジェクトデータ編集部21a1は、書き換えられたデータを失う可能性を出来るだけ低減したいパラメータ名「比例ゲイン」、パラメータ名「積分時間」及びパラメータ名「微分時間」を即時同値化することをデフォルトにして、ユーザに提示することができる。 As a result, the source project data editing unit 21a1 immediately equivalences the parameter name “proportional gain”, the parameter name “integration time”, and the parameter name “derivative time” to reduce the possibility of losing the rewritten data as much as possible. Can be made the default and presented to the user.
 再び図3を参照すると、コンパイル部21a2は、ソース制御プログラム24a1をコンパイルすることにより、バイナリ制御プログラム24b1を作成し、ソース制御パラメータ24a2をコンパイルすることにより、バイナリ制御パラメータ24b2を作成し、ソースデバイスメモリ24a3をコンパイルすることにより、バイナリデバイスメモリ24b3を作成する。 Referring to FIG. 3 again, the compiling unit 21a2 creates the binary control program 24b1 by compiling the source control program 24a1, and creates the binary control parameter 24b2 by compiling the source control parameter 24a2. A binary device memory 24b3 is created by compiling the memory 24a3.
 バイナリ制御プログラム24b1、バイナリ制御パラメータ24b2及びバイナリデバイスメモリ24b3が、バイナリプロジェクトデータ24bを構成する。ソースプロジェクトデータ24a及びバイナリプロジェクトデータ24bは、通信インタフェース27によって、制御装置5に送信される。 Binary control program 24b1, binary control parameter 24b2 and binary device memory 24b3 constitute binary project data 24b. The source project data 24 a and the binary project data 24 b are transmitted to the control device 5 through the communication interface 27.
 図9は、実施の形態1にかかる制御装置のハードウェア構成を示す図である。制御装置5は、メイン基板5aと、サブ基板5b及び5cと、を含む。 FIG. 9 is a diagram illustrating a hardware configuration of the control device according to the first embodiment. The control device 5 includes a main board 5a and sub boards 5b and 5c.
 メイン基板5aは、CPU5a1と、RAMであるメモリ5a2と、時間を計時するタイマ5a3と、外部記憶スロット5a4と、通信インタフェース5a5と、バスインタフェース5a6と、内部記憶部5a7と、を含む。CPU5a1、メモリ5a2、タイマ5a3、外部記憶スロット5a4、通信インタフェース5a5、バスインタフェース5a6及び内部記憶部5a7は、内部バスB1を介して接続されている。 The main board 5a includes a CPU 5a1, a memory 5a2 that is a RAM, a timer 5a3 that measures time, an external storage slot 5a4, a communication interface 5a5, a bus interface 5a6, and an internal storage unit 5a7. The CPU 5a1, memory 5a2, timer 5a3, external storage slot 5a4, communication interface 5a5, bus interface 5a6 and internal storage unit 5a7 are connected via an internal bus B1.
 メイン基板5aは、UPS(Uninterruptible Power Supply)10から電力供給を受けて動作する。UPS10は、系統電源9から供給される電力を蓄電して、蓄電した電力をメイン基板5aに供給する。 The main board 5a operates by receiving power supply from a UPS (Uninterruptible Power Supply) 10. The UPS 10 stores electric power supplied from the system power supply 9 and supplies the stored electric power to the main board 5a.
 外部記憶スロット5a4には、外部記憶部8が挿入される。外部記憶部8は、SDカード(登録商標)が例示される。 The external storage unit 8 is inserted into the external storage slot 5a4. The external storage unit 8 is exemplified by an SD card (registered trademark).
 通信インタフェース5a5は、ネットワークNを介して、制御プログラム作成装置2、プログラマブル表示器3及び上位制御装置4と通信を行う。 The communication interface 5a5 communicates with the control program creation device 2, the programmable display 3, and the host control device 4 via the network N.
 バスインタフェース5a6は、内部バスB1と拡張バスB2とを連絡するバスブリッジ回路である。サブ基板5b及び5cは、拡張バスB2を介して、メイン基板5aに接続されている。サブ基板5bは、機械6に接続されている。サブ基板5cは、機械7に接続されている。 The bus interface 5a6 is a bus bridge circuit that connects the internal bus B1 and the expansion bus B2. The sub boards 5b and 5c are connected to the main board 5a via the expansion bus B2. The sub board 5b is connected to the machine 6. The sub board 5 c is connected to the machine 7.
 内部記憶部5a7は、SSD又はHDDが例示される。内部記憶部5a7及び外部記憶部8が、記憶部を構成する。 The internal storage unit 5a7 is exemplified by SSD or HDD. The internal storage unit 5a7 and the external storage unit 8 constitute a storage unit.
 図10は、実施の形態1にかかる制御装置の機能ブロック図である。内部記憶部5a7は、制御プログラム作成装置2から受信されたバイナリプロジェクトデータ5a7aを記憶する。バイナリプロジェクトデータ5a7aは、バイナリ制御プログラム5a7a1と、バイナリ制御パラメータ5a7a2と、バイナリデバイスメモリ5a7a3と、を含む。 FIG. 10 is a functional block diagram of the control device according to the first embodiment. The internal storage unit 5a7 stores the binary project data 5a7a received from the control program creation device 2. The binary project data 5a7a includes a binary control program 5a7a1, a binary control parameter 5a7a2, and a binary device memory 5a7a3.
 外部記憶部8は、制御プログラム作成装置2から受信されたソースプロジェクトデータ8aを記憶する。ソースプロジェクトデータ8aは、ソース制御プログラム8a1と、ソース制御パラメータ8a2と、ソースデバイスメモリ8a3と、同値化要否リスト8a4と、を含む。 The external storage unit 8 stores the source project data 8a received from the control program creation device 2. The source project data 8a includes a source control program 8a1, a source control parameter 8a2, a source device memory 8a3, and an equivalence necessity list 8a4.
 なお、ソースプロジェクトデータ8aは、内部記憶部5a7に記憶されても良い。内部記憶部5a7のリード速度及びライト速度は、外部記憶部8のリード速度及びライト速度よりも速いので、ソースプロジェクトデータ8aが内部記憶部5a7に記憶されると好ましい。 The source project data 8a may be stored in the internal storage unit 5a7. Since the read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8, it is preferable that the source project data 8a is stored in the internal storage unit 5a7.
 但し、現実には、コスト又は実装面積の抑制の要請から、内部記憶部5a7の記憶容量が小容量である場合があり、内部記憶部5a7がソースプロジェクトデータ8aを記憶する空き容量を有さない場合がある。実施の形態1では、外部記憶部8がソースプロジェクトデータ8aを記憶する場合について説明する。 However, in reality, there is a case where the storage capacity of the internal storage unit 5a7 is small due to a request for cost or mounting area suppression, and the internal storage unit 5a7 does not have a free capacity for storing the source project data 8a. There is a case. In the first embodiment, the case where the external storage unit 8 stores the source project data 8a will be described.
 制御装置5が制御動作を実行する場合には、バイナリ制御プログラム5a7a1、バイナリ制御パラメータ5a7a2及びバイナリデバイスメモリ5a7a3が、メモリ5a2にロードされて、バイナリ制御プログラム5a2a、バイナリ制御パラメータ5a2b及びバイナリデバイスメモリ5a2cとなる。 When the control device 5 executes a control operation, the binary control program 5a7a1, the binary control parameter 5a7a2, and the binary device memory 5a7a3 are loaded into the memory 5a2, and the binary control program 5a2a, the binary control parameter 5a2b, and the binary device memory 5a2c are loaded. It becomes.
 CPU5a1は、内部記憶部5a7に記憶されたバイナリ書換プログラム及びソース書換プログラムを実行する。これにより、受信したデータに基づいて、バイナリ制御パラメータ5a7a2及び5a2b、又は、バイナリデバイスメモリ5a7a3及び5a2cを書き換えるバイナリ書換部5a1aと、バイナリ制御パラメータ5a7a2及び5a2b、又は、バイナリデバイスメモリ5a7a3及び5a2cが書き換えられたら、受信したデータに基づいて、ソース制御パラメータ8a2又はソースデバイスメモリ8a3を書き換えるソース書換部5a1bと、が実現される。 The CPU 5a1 executes the binary rewriting program and the source rewriting program stored in the internal storage unit 5a7. Thereby, based on the received data, the binary control parameters 5a7a2 and 5a2b, or the binary rewrite unit 5a1a for rewriting the binary device memories 5a7a3 and 5a2c, and the binary control parameters 5a7a2 and 5a2b, or the binary device memories 5a7a3 and 5a2c are rewritten. Then, based on the received data, the source rewriting unit 5a1b for rewriting the source control parameter 8a2 or the source device memory 8a3 is realized.
 なお、バイナリ書換プログラム及びソース書換プログラムも、メモリ5a2にロードされるが、図示を省略する。 Note that the binary rewriting program and the source rewriting program are also loaded into the memory 5a2, but illustration thereof is omitted.
 また、バッファ5a2dが、メモリ5a2内に設けられる。バッファ5a2dは、バイナリ制御パラメータ5a2b及び5a7a2の中の制御パラメータであって、即時フラグが「0」に設定されている制御パラメータ、又は、バイナリデバイスメモリ5a2c及び5a7a3の中のデバイスであって、即時フラグが「0」に設定されているデバイスが書き換えられた場合に、書き換えられたデータがバッファリングされる領域である。 Further, a buffer 5a2d is provided in the memory 5a2. The buffer 5a2d is a control parameter in the binary control parameters 5a2b and 5a7a2, and is a control parameter in which the immediate flag is set to “0”, or a device in the binary device memories 5a2c and 5a7a3, and is immediately This is an area in which the rewritten data is buffered when the device whose flag is set to “0” is rewritten.
 バッファ5a2dのサイズは、他のプログラム及びデータの妨げにならない範囲内に設定される。 The size of the buffer 5a2d is set within a range that does not interfere with other programs and data.
 図11は、実施の形態1にかかるバイナリ書換処理を示すフローチャートである。バイナリ書換部5a1aは、プログラマブル表示器3から制御パラメータ又はデバイスの書き換え指示及び書き換えデータを受信したら、図11に示す処理を実行する。 FIG. 11 is a flowchart of the binary rewriting process according to the first embodiment. When the binary rewriting unit 5a1a receives the control parameter or the device rewriting instruction and the rewriting data from the programmable display device 3, the binary rewriting unit 5a1a executes the process shown in FIG.
 なお、制御装置5が、プログラマブル表示器3から制御パラメータ又はデバイスの書き換え指示及び書き換えデータを受信した場合について説明するが、これに限定されない。制御装置5が、制御プログラム作成装置2、上位制御装置4又は制御プログラム作成装置2とは別の制御プログラム作成装置から制御パラメータ又はデバイスの書き換え指示及び書き換えデータを受信しても良い。 In addition, although the case where the control apparatus 5 receives the control parameter or the device rewrite instruction and the rewrite data from the programmable display 3 will be described, the present invention is not limited to this. The control device 5 may receive a control parameter or a device rewrite instruction and rewrite data from a control program creation device different from the control program creation device 2, the host control device 4, or the control program creation device 2.
 バイナリ書換部5a1aは、ステップS100において、プログラマブル表示器3から受信した制御パラメータ又はデバイスのデータを、バイナリ制御パラメータ5a2b及び5a7a2、又は、バイナリデバイスメモリ5a2c及び5a7a3に書き込む。 In step S100, the binary rewriting unit 5a1a writes the control parameter or device data received from the programmable display 3 to the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3.
 これにより、制御装置5は、プログラマブル表示器3から受信したデータを制御動作に即時に反映させることができる。 Thereby, the control device 5 can immediately reflect the data received from the programmable display device 3 in the control operation.
 図12は、実施の形態1にかかる制御装置のソース書込処理を示すフローチャートである。ソース書換部5a1bは、バイナリ書換部5a1aが図11に示す処理を実行したら、つまりバイナリ制御パラメータ5a2b及び5a7a2、又は、バイナリデバイスメモリ5a2c及び5a7a3が書き換えられたら、図12に示す処理を実行する。 FIG. 12 is a flowchart of the source writing process of the control device according to the first embodiment. When the binary rewriting unit 5a1a executes the process shown in FIG. 11, that is, when the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3 are rewritten, the source rewriting unit 5a1b executes the process shown in FIG.
 同値化要否判定部5a1b1は、ステップS110において、同値化要否リスト8a4を参照し、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要否リスト8a4に記述されているか、つまりプログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスであるか否かを判定する。 In step S110, the equivalence necessity determination unit 5a1b1 refers to the equivalence necessity list 8a4, and whether the control parameter or device received from the programmable display 3 is described in the equivalence necessity list 8a4, that is, programmable display. It is determined whether or not the control parameter or device received from the device 3 is a control parameter or device requiring equivalence.
 同値化要否判定部5a1b1は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスではないとステップS110で判定したら(No)、処理を終了する。 If the control parameter or device received from the programmable display 3 is not the control parameter or device requiring equivalence in step S110 (No), the equivalence necessity determining unit 5a1b1 ends the process.
 一方、同値化要否判定部5a1b1は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスであるとステップS110で判定したら(Yes)、処理をステップS112に進める。 On the other hand, if the equivalence necessity determination unit 5a1b1 determines in step S110 that the control parameter or device received from the programmable display 3 is the control parameter or device requiring equivalence (Yes), the process proceeds to step S112.
 バッファ書込部5a1b2は、ステップS112において、同値化要否リスト8a4を参照し、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要否リスト8a4内で即時フラグが「1」に設定されているか、つまりプログラマブル表示器3から受信した制御パラメータ又はデバイスが即時同値化要の制御パラメータ又はデバイスであるか否かを判定する。 In step S112, the buffer writing unit 5a1b2 refers to the equivalence necessity list 8a4, and the control parameter or device received from the programmable display 3 is set to “1” in the equivalence necessity list 8a4. That is, it is determined whether or not the control parameter or device received from the programmable display 3 is a control parameter or device requiring immediate equivalence.
 バッファ書込部5a1b2は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが即時同値化要の制御パラメータ又はデバイスであるとステップS112で判定したら(Yes)、処理をステップS114に進める。 If the buffer writing unit 5a1b2 determines in step S112 that the control parameter or device received from the programmable display device 3 is a control parameter or device requiring immediate equivalence (Yes), the process proceeds to step S114.
 ソース書込部5a1b3は、ステップS114において、プログラマブル表示器3から受信した制御パラメータ又はデバイスのデータを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込み、処理を終了する。 In step S114, the source writing unit 5a1b3 writes the control parameter or device data received from the programmable display 3 to the source control parameter 8a2 or the source device memory 8a3, and ends the process.
 これにより、制御装置5は、即時同値化要の受信した制御パラメータ又はデバイスのデータを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に直ちに書き込むことができる。これにより、制御装置5は、書き換えられたデータが失われてしまう可能性を低減することができる。 Thereby, the control device 5 can immediately write the received control parameter or device data that requires immediate equivalence to the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can reduce possibility that the rewritten data will be lost.
 一方、バッファ書込部5a1b2は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが即時同値化要の制御パラメータ又はデバイスではないとステップS112で判定したら(No)、処理をステップS116に進める。 On the other hand, if the buffer writing unit 5a1b2 determines in step S112 that the control parameter or device received from the programmable display device 3 is not a control parameter or device requiring immediate equivalence (No), the process proceeds to step S116.
 バッファ書込部5a1b2は、ステップS116において、プログラマブル表示器3から受信した制御パラメータ又はデバイスがバッファ5a2dに既に存在するか否かを判定する。 In step S116, the buffer writing unit 5a1b2 determines whether the control parameter or device received from the programmable display 3 already exists in the buffer 5a2d.
 バッファ書込部5a1b2は、プログラマブル表示器3から受信した制御パラメータ又はデバイスがバッファ5a2dに既に存在する(Yes)とステップS116で判定したら、処理をステップS118に進める。 When the buffer writing unit 5a1b2 determines in step S116 that the control parameter or device received from the programmable display device 3 already exists in the buffer 5a2d (Yes), the process proceeds to step S118.
 バッファ書込部5a1b2は、ステップS118において、プログラマブル表示器3から受信した制御パラメータ又はデバイスのデータを、バッファ5a2dに上書きし、処理を終了する。 In step S118, the buffer writing unit 5a1b2 overwrites the buffer 5a2d with the control parameter or device data received from the programmable display 3 and ends the process.
 これにより、制御装置5は、内部記憶部5a7へのデータ書き込みの回数を低減することができる。内部記憶部5a7へのデータ書き込みは、時間が掛かるとともに、CPU51の負荷になる。従って、制御装置5は、内部記憶部5a7へのデータ書き込みの回数を低減することにより、CPU51の処理負荷を低減することができる。 Thereby, the control device 5 can reduce the number of times of data writing to the internal storage unit 5a7. Writing data to the internal storage unit 5a7 takes time and becomes a load on the CPU 51. Therefore, the control device 5 can reduce the processing load of the CPU 51 by reducing the number of times of data writing to the internal storage unit 5a7.
 また、内部記憶部5a7がSSDである場合、SSDへのデータ書き込み回数には上限がある。つまり、SSDには、データ書き込み回数に関して寿命がある。従って、制御装置5は、内部記憶部5a7へのデータ書き込みの回数を低減することにより、内部記憶部5a7を長い期間使用できるようにすることができる。 In addition, when the internal storage unit 5a7 is an SSD, there is an upper limit on the number of data writes to the SSD. That is, the SSD has a lifetime with respect to the number of data writing times. Therefore, the control device 5 can use the internal storage unit 5a7 for a long period of time by reducing the number of times of data writing to the internal storage unit 5a7.
 一方、バッファ書込部5a1b2は、プログラマブル表示器3から受信した制御パラメータ又はデバイスがバッファ5a2dに存在しない(No)とステップS116で判定したら、処理をステップS120に進める。 On the other hand, if the buffer writing unit 5a1b2 determines in step S116 that the control parameter or device received from the programmable display 3 is not present in the buffer 5a2d (No), the process proceeds to step S120.
 バッファ書込部5a1b2は、ステップS120において、プログラマブル表示器3から受信した制御パラメータ又はデバイスのデータを、バッファ5a2dに書き込み、処理を終了する。 In step S120, the buffer writing unit 5a1b2 writes the control parameter or device data received from the programmable display 3 to the buffer 5a2d, and ends the process.
 これにより、制御装置5は、書き換えられたデータを失う可能性よりも制御装置5の負荷の分散を図ることを優先すべきと考えられる制御パラメータ又はデバイスのデータをバッファリングすることができる。内部記憶部5a7へのデータ書き込みは、時間が掛かるとともに、CPU5a1の負荷になる。従って、制御装置5は、負荷の分散を図ることができる。 Thereby, the control device 5 can buffer the control parameter or the device data considered to give priority to the distribution of the load of the control device 5 over the possibility of losing the rewritten data. Writing data to the internal storage unit 5a7 takes time and becomes a load on the CPU 5a1. Therefore, the control device 5 can achieve load distribution.
 図13は、実施の形態1にかかるソース変更処理を示すフローチャートである。ソース書込部5a1b3は、ステップS140において、予め定められた条件が満たされなければ(No)待機し、予め定められた条件が満たされたら(Yes)、処理をステップS142に進める。 FIG. 13 is a flowchart of the source change process according to the first embodiment. In step S140, the source writing unit 5a1b3 stands by if the predetermined condition is not satisfied (No), and proceeds to step S142 if the predetermined condition is satisfied (Yes).
 予め定められた条件は、下記の複数の条件が例示される。第1の例は、CPU5a1の使用率が予め定められた閾値以下になった場合である。この場合、ソース書込部5a1b3は、CPU5a1に処理余力があるので、ステップS142の処理を実行する。 The predetermined conditions are exemplified by the following conditions. The first example is a case where the usage rate of the CPU 5a1 is equal to or less than a predetermined threshold value. In this case, the source writing unit 5a1b3 executes the process of step S142 because the CPU 5a1 has processing capacity.
 第2の例は、バッファ5a2dの空き容量が予め定められた閾値以下になった場合である。この場合、以降の制御パラメータ又はデバイスのデータのバッファリングが行えなくなる可能性があるので、ソース書込部5a1b3は、ステップS142の処理を実行する。 The second example is a case where the free capacity of the buffer 5a2d is equal to or less than a predetermined threshold value. In this case, since there is a possibility that subsequent control parameters or device data cannot be buffered, the source writing unit 5a1b3 executes the process of step S142.
 第3の例は、制御プログラム作成装置2、プログラマブル表示器3又は上位制御装置4からステップS142を実行する旨の指示を受信した場合である。この場合、ソース書込部5a1b3は、制御プログラム作成装置2、プログラマブル表示器3又は上位制御装置4の指示に従って、ステップS142の処理を実行する。ユーザは、制御プログラム作成装置2又はプログラマブル表示器3を操作することで、所望のタイミングで、ソース書込部5a1b3にステップS142の処理を実行させることができる。 A third example is a case where an instruction to execute step S142 is received from the control program creation device 2, the programmable display 3, or the host control device 4. In this case, the source writing unit 5a1b3 executes the process of step S142 in accordance with an instruction from the control program creation device 2, the programmable display 3, or the host control device 4. The user can cause the source writing unit 5a1b3 to execute the process of step S142 at a desired timing by operating the control program creation device 2 or the programmable display 3.
 上位制御装置4がステップS142を実行する旨の指示を制御装置5に送信する場合は、製造ラインの始業時、毎正時又は製造ラインの終業時が例示される。 When the host control device 4 transmits an instruction to execute step S142 to the control device 5, the time when the manufacturing line starts, every hour, or the time when the manufacturing line ends is exemplified.
 第4の例は、タイマ5a3が、予め定められた時間を計時した場合である。この場合、ソース書込部5a1b3は、制御装置5が稼働してから予め定められた時間が経過したら、ステップS142の処理を実行する。また、タイマ5a3が、予め定められた時間を繰り返し計時する場合は、ソース書込部5a1b3は、予め定められた時間が経過する毎に、ステップS142の処理を実行する。 The fourth example is a case where the timer 5a3 measures a predetermined time. In this case, the source writing unit 5a1b3 executes the process of step S142 when a predetermined time has elapsed since the operation of the control device 5. When the timer 5a3 repeatedly measures a predetermined time, the source writing unit 5a1b3 executes the process of step S142 every time the predetermined time elapses.
 第5の例は、制御装置5が、UPS10から系統電源9の異常通知を受信した場合である。系統電源9の異常は、停電、瞬時停電又は電圧変動が例示される。この場合、ソース書込部5a1b3は、バッファ5a2d内のデータが失われる可能性を低減するために、ステップS142の処理を実行する。 The fifth example is a case where the control device 5 receives an abnormality notification of the system power supply 9 from the UPS 10. Examples of the abnormality of the system power supply 9 include power failure, instantaneous power failure, or voltage fluctuation. In this case, the source writing unit 5a1b3 executes the process of step S142 in order to reduce the possibility that the data in the buffer 5a2d is lost.
 第6の例は、CPU5a1が、自己診断処理の実施により、制御装置5の異常を検出した場合である。この場合、ソース書込部5a1b3は、バッファ5a2d内のデータが失われる可能性を低減するために、ステップS142の処理を実行する。 The sixth example is a case where the CPU 5a1 detects an abnormality of the control device 5 by performing a self-diagnosis process. In this case, the source writing unit 5a1b3 executes the process of step S142 in order to reduce the possibility that the data in the buffer 5a2d is lost.
 ソース書込部5a1b3は、ステップS142において、バッファ5a2dの内容を、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込み、処理を終了する。 In step S142, the source writing unit 5a1b3 writes the contents of the buffer 5a2d into the source control parameter 8a2 or the source device memory 8a3, and ends the process.
 これにより、制御装置5は、変更された制御パラメータ又はデバイスのデータを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に反映させることができる。これにより、制御装置5は、バイナリ制御パラメータ5a2b及び5a7a2、又は、バイナリデバイスメモリ5a2c又は5a7a3内の書き換えられたデータが失われてしまうことを抑制することができる。 Thereby, the control device 5 can reflect the changed control parameter or device data in the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can suppress that the rewritten data in the binary control parameters 5a2b and 5a7a2 or the binary device memory 5a2c or 5a7a3 are lost.
 図14は、実施の形態1にかかる制御プログラム作成装置のプロジェクトデータ編集処理を示すフローチャートである。 FIG. 14 is a flowchart of the project data editing process of the control program creation device according to the first embodiment.
 ソースプロジェクトデータ編集部21a1は、ステップS150において、制御装置5からソースプロジェクトデータ8aを受信し、記憶部24のソースプロジェクトデータ24aに上書きする。 In step S150, the source project data editing unit 21a1 receives the source project data 8a from the control device 5, and overwrites the source project data 24a in the storage unit 24.
 次に、ソースプロジェクトデータ編集部21a1は、ステップS152において、ユーザからの操作入力を受け付けて、ソースプロジェクトデータ24aを編集する。 Next, in step S152, the source project data editing unit 21a1 receives an operation input from the user and edits the source project data 24a.
 次に、コンパイル部21a2は、ステップS154において、ソースプロジェクトデータ24aをコンパイルして、バイナリプロジェクトデータ24bを作成及び上書きする。 Next, in step S154, the compiling unit 21a2 compiles the source project data 24a to create and overwrite the binary project data 24b.
 次に、コンパイル部21a2は、ステップS156において、ソースプロジェクトデータ24a及びバイナリプロジェクトデータ24bを制御装置5に送信し、処理を終了する。 Next, in step S156, the compiling unit 21a2 transmits the source project data 24a and the binary project data 24b to the control device 5 and ends the processing.
 以上説明したように、制御プログラム作成装置2は、制御装置5においてデータが書き換えられたソースプロジェクトデータ24aを編集することができる。これにより、制御装置5は、制御装置5内で書き換えられたデータが失われてしまうことを抑制することができる。 As described above, the control program creation device 2 can edit the source project data 24a whose data has been rewritten in the control device 5. Thereby, the control apparatus 5 can suppress that the data rewritten in the control apparatus 5 are lost.
 また、制御プログラム作成装置2は、制御装置5においてプログラマブル表示器3からの指令に基づいてデータが書き換えられた場合であっても、データが書き換えられたソースプロジェクトデータ24aを編集することができる。これにより、制御装置5は、データ書き換えの指令を送信した装置とソースプロジェクトデータ24aを編集する装置とが異なっている場合であっても、制御装置5内で書き換えられたデータが失われてしまうことを抑制することができる。 Further, the control program creation device 2 can edit the source project data 24a with the rewritten data even when the data is rewritten based on the command from the programmable display 3 in the control device 5. As a result, the control device 5 loses the data rewritten in the control device 5 even when the device that sent the data rewrite command is different from the device that edits the source project data 24a. This can be suppressed.
 また、制御装置5は、同値化要否リスト24a4に記述された制御パラメータ又はデバイスのデータだけを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込む。これにより、制御装置5は、ソース制御パラメータ8a2又はソースデバイスメモリ8a3の中で書き換えられることが好ましい制御パラメータ又はデバイスだけを書き換えることができる。 In addition, the control device 5 writes only the control parameter or device data described in the equivalence necessity list 24a4 into the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can rewrite only the control parameter or device which is preferably rewritten in the source control parameter 8a2 or the source device memory 8a3.
 また、制御装置5は、ソース制御パラメータ8a2又はソースデバイスメモリ8a3の中の、同値化要否リスト24a4の即時フラグの項目に「1」が設定された制御パラメータ又はデバイスだけを、直ちに書き換えることができる。これにより、制御装置5は、書き換えられたデータを失う可能性を低減することができるとともに、負荷の分散を図ることができる。 Further, the control device 5 can immediately rewrite only the control parameter or device in which “1” is set in the immediate flag item of the equivalence necessity list 24a4 in the source control parameter 8a2 or the source device memory 8a3. it can. As a result, the control device 5 can reduce the possibility of losing the rewritten data and can distribute the load.
 また、制御装置5は、ソース制御パラメータ8a2又はソースデバイスメモリ8a3の中の、同値化要否リスト24a4の即時フラグの項目に「0」が設定された制御パラメータ又はデバイスのデータをバッファリングしておくことができる。そして、制御装置5は、予め定められた条件が満たされたら、バッファリングされた制御パラメータ又はデバイスのデータをソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込むことができる。これにより、制御装置5は、内部記憶部5a7へのデータ書き込みの回数を低減することができる。内部記憶部5a7へのデータ書き込みは、時間が掛かるとともに、CPU51の負荷になる。従って、制御装置5は、内部記憶部5a7へのデータ書き込みの回数を低減することにより、CPU51の処理負荷を低減することができる。 In addition, the control device 5 buffers the control parameter or device data in which “0” is set in the immediate flag item of the equivalence necessity list 24a4 in the source control parameter 8a2 or the source device memory 8a3. I can leave. When the predetermined condition is satisfied, the control device 5 can write the buffered control parameter or device data into the source control parameter 8a2 or the source device memory 8a3. Thereby, the control apparatus 5 can reduce the frequency | count of the data writing to the internal memory part 5a7. Writing data to the internal storage unit 5a7 takes time and becomes a load on the CPU 51. Therefore, the control device 5 can reduce the processing load of the CPU 51 by reducing the number of times of data writing to the internal storage unit 5a7.
実施の形態2.
 図15は、実施の形態2にかかる制御装置の機能ブロック図である。実施の形態1で説明したように、内部記憶部5a7のリード速度及びライト速度は、外部記憶部8のリード速度及びライト速度よりも速い。従って、内部記憶部5a7がソースプロジェクトデータ8aを記憶する空き容量を有する場合は、内部記憶部5a7がソースプロジェクトデータ8aを記憶すると好ましい。
Embodiment 2. FIG.
FIG. 15 is a functional block diagram of the control device according to the second embodiment. As described in the first embodiment, the read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8. Therefore, when the internal storage unit 5a7 has a free capacity for storing the source project data 8a, it is preferable that the internal storage unit 5a7 store the source project data 8a.
 そこで、実施の形態2にかかる制御装置5Aでは、内部記憶部5a7がソースプロジェクトデータ8aを記憶する。 Therefore, in the control device 5A according to the second embodiment, the internal storage unit 5a7 stores the source project data 8a.
 内部記憶部5a7のリード速度及びライト速度は、外部記憶部8のリード速度及びライト速度よりも速い。また、内部記憶部5a7へのリード及びライトのCPU5a1の処理負荷は、外部記憶部8へのリード及びライトのCPU5a1の処理負荷よりも軽い。 The read speed and write speed of the internal storage unit 5a7 are faster than the read speed and write speed of the external storage unit 8. The processing load of the CPU 5a1 for reading and writing to the internal storage unit 5a7 is lighter than the processing load of the CPU 5a1 for reading and writing to the external storage unit 8.
 そこで、実施の形態2では、同値化が必要な制御パラメータ又はデバイスのデータをバッファリングせずに、直ちにソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込む。 Therefore, in the second embodiment, the control parameter or device data that needs to be equivalenced is immediately written to the source control parameter 8a2 or the source device memory 8a3 without buffering.
 従って、実施の形態2にかかる制御装置5Aは、実施の形態1にかかる制御装置5のバッファ書込部5a1b2及びバッファ5a2dが不要である。また、同値化要否リスト8a4は、即時フラグの項目が不要である。 Therefore, the control device 5A according to the second embodiment does not require the buffer writing unit 5a1b2 and the buffer 5a2d of the control device 5 according to the first embodiment. In addition, the equivalence necessity list 8a4 does not need the immediate flag item.
 図16は、実施の形態2にかかる制御装置のソース書込処理を示すフローチャートである。ソース書換部5a1bは、バイナリ書換部5a1aが図10に示す処理を実行したら、つまりバイナリ制御パラメータ5a2b及び5a7a2、又は、バイナリデバイスメモリ5a2c及び5a7a3が書き換えられたら、図16に示す処理を実行する。 FIG. 16 is a flowchart of the source writing process of the control device according to the second embodiment. When the binary rewriting unit 5a1a executes the process shown in FIG. 10, that is, when the binary control parameters 5a2b and 5a7a2 or the binary device memories 5a2c and 5a7a3 are rewritten, the source rewriting unit 5a1b executes the process shown in FIG.
 同値化要否判定部5a1b1は、ステップS160において、同値化要否リスト8a4を参照し、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要否リスト8a4に記述されているか、つまりプログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスであるか否かを判定する。 In step S160, the equivalence necessity determination unit 5a1b1 refers to the equivalence necessity list 8a4, and whether the control parameter or device received from the programmable display 3 is described in the equivalence necessity list 8a4, that is, programmable display. It is determined whether or not the control parameter or device received from the device 3 is a control parameter or device requiring equivalence.
 同値化要否判定部5a1b1は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスではないとステップS160で判定したら(No)、処理を終了する。 If the control parameter or device received from the programmable display 3 is not the control parameter or device that requires equivalence (No), the equivalence necessity determination unit 5a1b1 ends the process.
 一方、同値化要否判定部5a1b1は、プログラマブル表示器3から受信した制御パラメータ又はデバイスが同値化要の制御パラメータ又はデバイスであるとステップS160で判定したら(Yes)、処理をステップS162に進める。 On the other hand, if the equivalence necessity determination unit 5a1b1 determines in step S160 that the control parameter or device received from the programmable display 3 is the equivalence necessity control parameter or device (Yes), the process proceeds to step S162.
 ソース書込部5a1b3は、ステップS162において、プログラマブル表示器3から受信した制御パラメータ又はデバイスのデータを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に書き込み、処理を終了する。 In step S162, the source writing unit 5a1b3 writes the control parameter or device data received from the programmable display 3 to the source control parameter 8a2 or the source device memory 8a3, and ends the process.
 以上説明したように、制御装置5Aは、受信した制御パラメータ又はデバイスのデータを、ソース制御パラメータ8a2又はソースデバイスメモリ8a3に直ちに書き込むことができる。これにより、制御装置5Aは、制御装置5A内で書き換えられたデータが失われてしまうことを抑制することができる。 As described above, the control device 5A can immediately write the received control parameter or device data into the source control parameter 8a2 or the source device memory 8a3. As a result, the control device 5A can prevent the data rewritten in the control device 5A from being lost.
 以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
 1 制御システム、2 制御プログラム作成装置、3 プログラマブル表示器、4 上位制御装置、5,5A 制御装置、5a1 CPU、5a1a バイナリ書換部、5a1b ソース書換部、5a1b1 同値化要否判定部、5a1b2 バッファ書込部、5a1b3 ソース書込部、5a2 メモリ、5a2a,5a7a1,24b1 バイナリ制御プログラム、5a2b,5a7a2,24b2 バイナリ制御パラメータ、5a2c,5a7a3,24b3 バイナリデバイスメモリ、5a2d バッファ、5a7 内部記憶部、5a7a,24b バイナリプロジェクトデータ、8 外部記憶部、8a,24a ソースプロジェクトデータ、8a1,24a1 ソース制御プログラム、8a2,24a2 ソース制御パラメータ、8a3,24a3 ソースデバイスメモリ、8a4,24a4 同値化要否リスト。 1 control system, 2 control program creation device, 3 programmable display, 4 host control device, 5A control device, 5a1 CPU, 5a1a binary rewrite unit, 5a1b source rewrite unit, 5a1b1 equivalence necessity determination unit, 5a1b2 buffer book 5a1b3 source writing unit, 5a2 memory, 5a2a, 5a7a1, 24b1 binary control program, 5a2b, 5a7a2, 24b2 binary control parameter, 5a2c, 5a7a3, 24b3 binary device memory, 5a2d buffer, 5a7 internal storage unit, 5a7a, 24b Binary project data, 8 external storage, 8a, 24a source project data, 8a1, 24a1 source control program, 8a2, 24a2 source control parameters 8a3,24a3 source device memory, 8a4,24a4 equivalence necessity list.

Claims (5)

  1.  制御プログラム及び制御プログラムの実行時に参照される情報を含むソースプロジェクトデータと、ソースプロジェクトデータをコンパイルしたバイナリプロジェクトデータと、を記憶する記憶部と、
     前記制御プログラムの実行時に前記バイナリプロジェクトデータがロードされるメモリと、
     受信したデータに基づいて、前記記憶部に記憶されている前記バイナリプロジェクトデータ及び前記メモリにロードされている前記バイナリプロジェクトデータを書き換えるバイナリ書換部と、
     前記受信したデータに基づいて、前記記憶部に記憶されている前記ソースプロジェクトデータを書き換えるソース書換部と、
     を備えることを特徴とする制御装置。
    A storage unit for storing a control program and source project data including information referred to when the control program is executed; binary project data obtained by compiling the source project data;
    A memory into which the binary project data is loaded when the control program is executed;
    Based on the received data, a binary rewriting unit for rewriting the binary project data stored in the storage unit and the binary project data loaded in the memory;
    A source rewriting unit for rewriting the source project data stored in the storage unit based on the received data;
    A control device comprising:
  2.  前記記憶部は、前記ソースプロジェクトデータの内の前記制御プログラムの実行時に参照される情報であって、前記バイナリプロジェクトデータが書き換えられた場合に、書き換えられるべき前記制御プログラムの実行時に参照される情報が記述される同値化要否リストを更に記憶し、
     前記ソース書換部は、前記同値化要否リストに記述されている前記制御プログラムの実行時に参照される情報だけを書き換えることを特徴とする請求項1に記載の制御装置。
    The storage unit is information that is referred to when the control program is executed in the source project data, and is information that is referred to when the control program is to be rewritten when the binary project data is rewritten. Further stores an equivalence necessity list in which is described,
    The control device according to claim 1, wherein the source rewriting unit rewrites only information referred to when the control program described in the equivalence necessity list is executed.
  3.  前記同値化要否リストは、前記バイナリプロジェクトデータが書き換えられたら直ちに前記ソースプロジェクトデータを書き換えるか否かが記述された即時フラグの項目を含み、
     前記ソース書換部は、前記即時フラグの項目に直ちに書き換えることが記述されている前記制御プログラムの実行時に参照される情報を直ちに書き換えることを特徴とする請求項2に記載の制御装置。
    The equivalence necessity list includes an item of an immediate flag that describes whether or not to rewrite the source project data immediately after the binary project data is rewritten,
    The control device according to claim 2, wherein the source rewriting unit immediately rewrites information referred to when the control program described in the immediate flag item is immediately rewritten.
  4.  前記メモリは、バッファを含み、
     前記ソース書換部は、前記即時フラグの項目に直ちに書き換えないことが記述されている前記制御プログラムの実行時に参照される情報を前記バッファに書き込み、その後予め定められた条件が満たされたら、前記バッファ内のデータを前記ソースプロジェクトデータに書き込むことを特徴とする請求項3に記載の制御装置。
    The memory includes a buffer;
    The source rewriting unit writes information referred to when executing the control program, which is described not to be immediately rewritten in the item of the immediate flag, to the buffer, and then, when a predetermined condition is satisfied, The control device according to claim 3, wherein the data in the file is written in the source project data.
  5.  請求項1から4までのいずれか1項に記載の制御装置と、
     前記制御装置から受信した前記ソースプロジェクトデータを編集するソースプロジェクトデータ編集部と、前記ソースプロジェクトデータをコンパイルして前記バイナリプロジェクトデータを作成して前記制御装置に送信するコンパイル部と、を備える制御プログラム作成装置と、
     を備えることを特徴とする制御システム。
    The control device according to any one of claims 1 to 4,
    A control program comprising: a source project data editing unit that edits the source project data received from the control device; and a compilation unit that compiles the source project data to create the binary project data and transmits the binary project data to the control device. A creation device;
    A control system comprising:
PCT/JP2015/055081 2015-02-23 2015-02-23 Control device and control system WO2016135835A1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016558165A JP6173615B2 (en) 2015-02-23 2015-02-23 Control device and control system
PCT/JP2015/055081 WO2016135835A1 (en) 2015-02-23 2015-02-23 Control device and control system
CN201580076754.8A CN107407920B (en) 2015-02-23 2015-02-23 Control device and control system
KR1020177023031A KR101827238B1 (en) 2015-02-23 2015-02-23 Control devices and control systems
TW105104896A TWI612405B (en) 2015-02-23 2016-02-19 Control device and control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/055081 WO2016135835A1 (en) 2015-02-23 2015-02-23 Control device and control system

Publications (1)

Publication Number Publication Date
WO2016135835A1 true WO2016135835A1 (en) 2016-09-01

Family

ID=56788117

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/055081 WO2016135835A1 (en) 2015-02-23 2015-02-23 Control device and control system

Country Status (5)

Country Link
JP (1) JP6173615B2 (en)
KR (1) KR101827238B1 (en)
CN (1) CN107407920B (en)
TW (1) TWI612405B (en)
WO (1) WO2016135835A1 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383104A (en) * 1989-08-28 1991-04-09 Matsushita Electric Works Ltd Programmable sequencer
JPH11242509A (en) * 1998-02-26 1999-09-07 Omron Corp Programmable logic controller
JP2002004887A (en) * 2000-06-20 2002-01-09 Niigata Eng Co Ltd Control device for gas turbine power generating set
JP2003157104A (en) * 2001-11-22 2003-05-30 Fuji Electric Co Ltd Programming device
JP2005092676A (en) * 2003-09-19 2005-04-07 Omron Corp Programmable controller, unit, and method for editing parameter
JP2008276525A (en) * 2007-04-27 2008-11-13 Omron Corp Control program development support device for plc
JP2011203775A (en) * 2010-03-24 2011-10-13 Yokogawa Electric Corp Field equipment maintenance device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282021A (en) * 1992-03-31 1993-10-29 Fanuc Ltd Machining condition generation system for nc machine tool
US5819097A (en) * 1996-12-09 1998-10-06 Allen Bradley Company, Llc Industrial controller compiler with expandable instruction set
US5881290A (en) * 1996-12-09 1999-03-09 Allen-Bradley Company, Llc Industrial controller decompiler accommodating an expandable instruction set
US6622300B1 (en) * 1999-04-21 2003-09-16 Hewlett-Packard Development Company, L.P. Dynamic optimization of computer programs using code-rewriting kernal module
JP3894421B2 (en) * 2001-07-02 2007-03-22 三菱電機株式会社 Network system
US7721019B2 (en) * 2005-09-30 2010-05-18 Rockwell Automation Technologies, Inc. Method and apparatus for partitioning industrial control data
JP2008006525A (en) * 2006-06-28 2008-01-17 Sk:Kk Grinding machine of saw chain
JP5012548B2 (en) 2008-02-07 2012-08-29 富士電機株式会社 Programmable controller
US8117660B2 (en) * 2008-06-19 2012-02-14 Microsoft Corporation Secure control flows by monitoring control transfers
WO2011089688A1 (en) * 2010-01-20 2011-07-28 三菱電機株式会社 Programmable controller system and development system
US20140075094A1 (en) * 2012-09-12 2014-03-13 GM Global Technology Operations LLC Method to implement a binary flag in flash memory

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383104A (en) * 1989-08-28 1991-04-09 Matsushita Electric Works Ltd Programmable sequencer
JPH11242509A (en) * 1998-02-26 1999-09-07 Omron Corp Programmable logic controller
JP2002004887A (en) * 2000-06-20 2002-01-09 Niigata Eng Co Ltd Control device for gas turbine power generating set
JP2003157104A (en) * 2001-11-22 2003-05-30 Fuji Electric Co Ltd Programming device
JP2005092676A (en) * 2003-09-19 2005-04-07 Omron Corp Programmable controller, unit, and method for editing parameter
JP2008276525A (en) * 2007-04-27 2008-11-13 Omron Corp Control program development support device for plc
JP2011203775A (en) * 2010-03-24 2011-10-13 Yokogawa Electric Corp Field equipment maintenance device

Also Published As

Publication number Publication date
JP6173615B2 (en) 2017-08-02
JPWO2016135835A1 (en) 2017-04-27
TWI612405B (en) 2018-01-21
KR101827238B1 (en) 2018-03-22
TW201640240A (en) 2016-11-16
CN107407920A (en) 2017-11-28
KR20170103972A (en) 2017-09-13
CN107407920B (en) 2019-05-17

Similar Documents

Publication Publication Date Title
JP6790686B2 (en) Controls, control methods and programs
US10162328B2 (en) Controller and control system
US11294351B2 (en) Control environment command execution
US20160357547A1 (en) Engineering tool program and network system
JPWO2015136973A1 (en) Control device and control system
CN109844659B (en) Simulation device
JP6173615B2 (en) Control device and control system
WO2020202473A1 (en) Drive control device
EP3301582A1 (en) Information processing apparatus, information processing method and program
JP2008226111A (en) Duplication controller system and operation system controller
WO2023010251A1 (en) Display control method and apparatus, electronic device, and storage medium
JP4684848B2 (en) Control device, program thereof and recording medium
JP5205988B2 (en) PLC global variable definition method
JP6396084B2 (en) Engineering apparatus, engineering system, and download processing method
US10838707B2 (en) Runtime update of intel server platform services' node manager settings in bios EEPROM
WO2023157091A1 (en) Image generation program, image generation device, programmable controller system, and image generation method
JP2019197407A (en) Control system, support device, and support program
JP7260191B2 (en) BIOS setting change system and setting change method in computer system
JP6020854B2 (en) Computerized machine control system
JP4687117B2 (en) IC tester
JPS63311446A (en) Power supply on/off function test system for logical device
JP2020046954A (en) Control system, engineering tool, and controller
JP2016224600A (en) Controller, storage device, and reproduction device
JP2021114019A (en) Data processing method
JP2008198116A (en) Data recording system

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2016558165

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15883133

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20177023031

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15883133

Country of ref document: EP

Kind code of ref document: A1