WO2016114461A1 - Mos 커패시터를 이용한 전기장 측정 장치 및 방법 - Google Patents

Mos 커패시터를 이용한 전기장 측정 장치 및 방법 Download PDF

Info

Publication number
WO2016114461A1
WO2016114461A1 PCT/KR2015/007103 KR2015007103W WO2016114461A1 WO 2016114461 A1 WO2016114461 A1 WO 2016114461A1 KR 2015007103 W KR2015007103 W KR 2015007103W WO 2016114461 A1 WO2016114461 A1 WO 2016114461A1
Authority
WO
WIPO (PCT)
Prior art keywords
electric field
mos capacitor
mos
charge
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/KR2015/007103
Other languages
English (en)
French (fr)
Inventor
민상렬
이용훈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SNU R&DB Foundation
Original Assignee
SNU R&DB Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SNU R&DB Foundation filed Critical SNU R&DB Foundation
Publication of WO2016114461A1 publication Critical patent/WO2016114461A1/ko
Priority to US15/647,755 priority Critical patent/US10725082B2/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/12—Measuring electrostatic fields or voltage-potential
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/16—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using capacitive devices
    • G01R15/165—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using capacitive devices measuring electrostatic potential, e.g. with electrostatic voltmeters or electrometers, when the design of the sensor is essential
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0807—Measuring electromagnetic field characteristics characterised by the application
    • G01R29/0814—Field measurements related to measuring influence on or from apparatus, components or humans, e.g. in ESD, EMI, EMC, EMP testing, measuring radiation leakage; detecting presence of micro- or radiowave emitters; dosimetry; testing shielding; measurements related to lightning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/08—Measuring electromagnetic field characteristics
    • G01R29/0864—Measuring electromagnetic field characteristics characterised by constructional or functional features
    • G01R29/0878—Sensors; antennas; probes; detectors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/24—Arrangements for measuring quantities of charge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs

Definitions

  • the embodiments below relate to an electric field measuring device using the MOS capacitor and a method for measuring the electric field using the same.
  • the electric field describes the range and distribution of the charge-moving force in space and is the source of electric force.
  • the electric field may be divided into a static electric field generated by charges collected at a specific position and a time-varying electromagnetic field generated by electromagnetic waves. Since the electrostatic field is determined by the amount of charge accumulated in a specific position, there is a characteristic that it does not change as long as the amount of charge does not change, and the time-varying electromagnetic field has a characteristic of being time-dependent electric field in which the magnitude of the electric field changes according to the wave shape of the radio wave.
  • the two electric fields differ in the method of measurement, and the measurement of the electrostatic field generally uses a method of measuring the potential difference between two electrodes, and the measurement of a time-varying electromagnetic field is induced in an antenna. Use a method of measuring current.
  • the malfunction of electronic equipment due to electromagnetic leakage of electrical appliances and electronic components the effect of the use of various frequencies due to the development of wireless communication technology on the human body, the motion recognition sensor using the body capacitance (the generation of various electric fields, such as motion sensors, magnetic resonance imaging or positron emission tomography, electroencephalograms and electrocardiograms, such as magnetic resonance imaging Applications have increased the frequency and importance of using electric field measuring devices.
  • electrostatic fields and time-varying electromagnetic fields have different measurement principles, so the measurement results may be quite limited.
  • the sum of the electric and electrostatic fields due to time-varying electromagnetic fields can have a significant effect on a given point in time. It is hard to bet.
  • an antenna which is a measuring device used for time-varying electromagnetic field measurement, is generally fixed in a band of a frequency to be measured by its shape, utilization of the antenna as a measuring device is low in a modern wireless communication environment in which various frequencies are used.
  • the existing electric field measuring device has difficulty in measuring a very weak electric field.
  • the device for measuring the electric field should include an amplifier inside.
  • the noise generated by the amplifier also becomes stronger. Therefore, the amplification ratio is always limited. Additionally needed.
  • conventional electric field measuring devices generally do not measure the direction of the electric field, and even the magnitude of the electric field to be measured has a characteristic that the measurement result varies depending on the phase of the measuring device. For example, when the phases of the antenna mounted on the measuring device for measuring the time-varying electromagnetic field and the electromagnetic wave causing the time-varying electromagnetic field do not coincide, the magnitude of the induced current flowing along the antenna decreases, and thus the magnitude of the measured electric field is It appears smaller than it actually is. Therefore, when measuring an electric field using a single sensor, in order to accurately measure the strength and direction of the electric field, it is inconvenient to analyze the results by combining the results of the measurement several times while precisely changing the phase of the sensor.
  • Embodiments utilize the phenomenon that when a metal-oxide-semiconductor capacitor is exposed to an electric field, some of the electrons or holes stored in the MOS capacitor are leaked and recombined with holes in the substrate or introduced into another MOS capacitor. Provide techniques for measuring strength and direction.
  • the embodiments measure the electric field using only the inflow / outflow of electrons or holes, a static electric field formed by static charge and a time varying electromagnetic field formed by electromagnetic waves It is possible to provide a technique for measuring the electric field of) in the same way.
  • the embodiments may adjust the sensitivity according to the gate voltage applied to the MOS capacitor and the amount of electrons or holes stored in the MOS capacitor, and the amount of charge stored in the MOS capacitor even when the amount of inflow / outflow electrons or holes is very small. It is designed to detect changes in the field, providing a technique for measuring very small electric fields.
  • embodiments may provide a technique of simultaneously measuring the strength and direction of an electric field using a plurality of MOS capacitors. In addition, embodiments may simultaneously measure the strength and direction of the electric field at various points in space using a plurality of MOS capacitors, and may provide a technique for visualizing the distribution of the electric field by combining these measurement results.
  • An electric field measuring apparatus using a single MOS capacitor according to one side includes a MOS capacitor exposed to an electric field and a control unit for controlling the MOS capacitor so that the information stored in the MOS capacitor is changed by the electric field.
  • the information stored in the MOS capacitor may include the amount of charge (electrons or holes) stored in the MOS capacitor, the MOS capacitor using the gate voltage applied to the gate electrode of the MOS capacitor to the MOS capacitor Charge can be stored in the substrate region of the capacitor.
  • the controller may control a gate voltage applied to the MOS capacitor so that the information stored in the MOS capacitor is changed by the electric field.
  • the intensity of the electric field may be calculated based on the difference between the amount of charge previously stored in the MOS capacitor before being exposed to the electric field and the amount of charge stored in the MOS capacitor after being exposed to the electric field.
  • the sensitivity to change the amount of charge stored in the MOS capacitor may be determined based on at least one of the gate voltage applied to the MOS capacitor and the amount of charge previously stored in the MOS capacitor.
  • the electric field measuring device may further include an input circuit for supplying charge stored in the MOS capacitor.
  • the input circuit may include an input diode for supplying charge to be input to the MOS capacitor and an input gate for controlling supply of charge from the input diode.
  • the input diode may be configured as a PN junction or a Schottky junction
  • the input gate may be configured as a MOS capacitor
  • controller may control the input circuit such that initialization information is stored in the MOS capacitor in the form of a charge before the MOS capacitor is exposed to the electric field.
  • the electric field measuring device may further include an output circuit for outputting the charge stored in the MOS capacitor.
  • the output circuit may include an output diode for converting the charge stored in the MOS capacitor into an electrical signal and an output gate for controlling the movement of the charge from the MOS capacitor to the output diode.
  • the output diode may be configured as a PN junction or a Schottky junction, and the output gate may be configured in the form of a MOS capacitor.
  • controller may control the output circuit such that the charge stored in the MOS capacitor is output as an electrical signal after the MOS capacitor is exposed to the electric field.
  • An electric field measuring apparatus using a plurality of MOS capacitors controls the measuring unit to change information stored in at least some of the MOS capacitors of the plurality of MOS capacitors by a measuring unit including a plurality of MOS capacitors and an electric field. It may include a control unit.
  • the measurement unit including the plurality of MOS capacitors may use at least one or more MOS capacitors of the plurality of MOS capacitors as a single measurement unit for measuring the strength and direction of the electric field, and includes at least one or more of the measurement units can do.
  • the measurement unit may include at least one first MOS capacitor, and may further include second MOS capacitors disposed around the first MOS capacitor.
  • charge stored in the first MOS capacitor may be transferred to at least one second MOS capacitor by the electric field.
  • the intensity of the electric field measured by the measurement unit may be calculated based on at least one of the amount of charge flowing out of the first MOS capacitor and the amount of charge flowing into the second MOS capacitors.
  • the direction of the electric field measured by the measuring unit is determined by the position of the at least one second MOS capacitor into which the charge discharged from the first MOS capacitor flows and the amount of charge introduced into the at least one second MOS capacitor. Can be calculated based on this.
  • the controller may control the gate voltages applied to the MOS capacitors such that charges flowing out of the first MOS capacitors by the electric field flow into at least one of the second MOS capacitors.
  • the sensitivity at which the charge stored in the first MOS capacitor is leaked may be determined based on at least one of a gate voltage applied to the first MOS capacitor and an amount of charge stored in the first MOS capacitor.
  • the sensitivity of the charge introduced into the at least one second MOS capacitor may be determined based on at least one of a gate voltage applied to the second MOS capacitor and an amount of charge stored in the second MOS capacitors.
  • the measuring unit including the plurality of MOS capacitors may be configured of the plurality of measurement units, and may simultaneously measure an electric field at a plurality of points using the plurality of measurement units.
  • the electric field measuring device may further include at least one input circuit for supplying charges stored in the first MOS capacitor and the second MOS capacitor.
  • the input circuit may include an input diode for supplying charges to be input to the first and second MOS capacitors, and an input gate for controlling supply of charge from the input diode.
  • the input diode may be configured as a PN junction or a Schottky junction, and the input gate may be configured in the form of a MOS capacitor.
  • the controller may further include the input circuit such that initialization information is stored in the first MOS capacitor and the second MOS capacitors in the form of a charge before the first MOS capacitor and the second MOS capacitors are exposed to the electric field. Can be controlled.
  • controller may sequentially control gate voltages of MOS capacitors adjacent between the input circuit and the first MOS capacitor so that charges input through the input circuit are transferred to the first MOS capacitor.
  • the controller may sequentially control gate voltages of adjacent MOS capacitors between the input circuit and any one second MOS capacitor so that charges input through the input circuit are transferred to any one of the second MOS capacitors. have.
  • the input circuit may further include an input register for temporarily storing the input drop before moving the charge input through the input circuit to either the first MOS capacitor or the second MOS capacitor.
  • the input resistor may be configured in the form of a MOS capacitor.
  • the controller may further include a gate voltage applied to the input circuit and the input register to be stored in the input register before the charge input through the input circuit is transferred to either the first MOS capacitor or the second MOS capacitor. Can be controlled sequentially.
  • the controller may sequentially control gate voltages applied to the input resistor and the MOS capacitors such that the charge stored in the input register is transferred to either the first MOS capacitor or the second MOS capacitor.
  • the electric field measuring device may further include an output circuit outputting electric charges stored in the MOS capacitors.
  • the output circuit may include an output diode for converting charges stored in the MOS capacitors into an electrical signal, and an output gate for controlling movement of charge from the MOS capacitor to the output diode.
  • the output diode may be configured as a PN junction or a Schottky junction, and the output gate may be configured in the form of a MOS capacitor.
  • controller may control the output circuit such that the charge stored in the MOS capacitor is output as an electrical signal after the MOS capacitor is exposed to the electric field.
  • the controller may sequentially control gate voltages of adjacent MOS capacitors between the first MOS capacitor and the output circuit so that the charge stored in the first MOS capacitor is transferred to an output circuit.
  • the control unit may sequentially control gate voltages of adjacent MOS capacitors between the at least one second MOS capacitor and the output circuit so that the charge stored in the first MOS capacitor is transferred to an output circuit.
  • the output circuit further includes at least one output register for temporarily storing charge to be output before charge stored in at least one of the first MOS capacitor or the second MOS capacitor is output through the output circuit.
  • the output resistor may be configured in the form of a MOS capacitor.
  • the control unit may further include a gate applied to the MOS capacitors and the output register to be stored in the output register before the charge stored in at least one of the first MOS capacitor or the second MOS capacitor is transferred to the output circuit. Voltage can be controlled sequentially.
  • the controller may sequentially control the gate voltage applied to the output register and the output circuit so that the charge stored in the output register is transferred to the output circuit.
  • the measurement unit may include a substrate made of a semiconductor material, an insulator stacked on the substrate, and gate electrodes stacked on the insulator.
  • the gate electrodes may be arranged in one or two dimensions on the insulator.
  • the gate electrodes may have a different shape from the other gate electrodes.
  • the gate electrodes may be electrically connected to the controller, and the controller may control electrical potential energy distributed on the substrate surface by controlling gate voltages applied to the gate electrodes.
  • some of the gate electrodes may be connected to any one of a predetermined number of phase lines, and the controller may simultaneously apply the same gate voltage to a plurality of gate electrodes connected to the same phase line.
  • the electric field measuring method using the MOS capacitor according to the other side is to initialize the electric field measuring device by storing the first information in the at least one MOS capacitor before the at least one MOS capacitor included in the electric field measuring device is exposed to the electric field Controlling the at least one MOS capacitor having the first information stored therein for measuring the electric field; a second stored in the at least one MOS capacitor after the at least one MOS capacitor has been exposed to the electric field; Receiving information; And acquiring at least one of information related to the strength of the electric field and information related to the direction of the electric field based on the first information and the second information.
  • the first information may be initialization information, and may include, for example, an amount of charge stored in the at least one MOS capacitor to initialize the at least one MOS capacitor.
  • the second information may include an amount of charge stored in the MOS capacitor after the at least one MOS capacitor is exposed to the electric field.
  • the initializing may include the first information and the MOS in consideration of a sensitivity in which charge stored in the at least one MOS capacitor is discharged by the electric field or in which the discharged charge is introduced into at least one other MOS capacitor.
  • the gate voltage to be applied to the capacitors can be determined.
  • the initializing may further include setting an exposure time at which the at least one MOS capacitor is exposed to an electric field, and setting a number of exposures at which the at least one MOS capacitor is exposed to an electric field.
  • the measuring may control the gate voltage of the MOS capacitors so that initialization information input to the MOS capacitors is changed by an electric field in the initializing step.
  • the electric field measuring method may further include determining whether an end condition of the electric field measurement is satisfied, based on the exposure time and the number of exposures set in the initializing.
  • the gate voltages applied to the MOS capacitors may be controlled so that the information stored in the MOS capacitors is not changed.
  • the electric field measuring device may further include a shielding device for shielding the MOS capacitor from the electric field, the shielding device so that the MOS capacitor is shielded from the electric field when it is determined that the termination condition is satisfied in the determining step Can be controlled.
  • the acquiring may include calculating an intensity of the electric field based on the first information, the second information, and a gate voltage applied to the at least one MOS capacitor, and the first information and the second information. Based on the information, the method may include at least one of calculating the direction of the electric field.
  • the electric field measuring method may further include comparing an electric field exposure number and an actual exposure number set in the initializing step; And if it is determined that the actual number of exposures is less than the set number of exposures, the initializing and the controlling may be repeatedly performed.
  • a method for measuring an electric field includes receiving first information stored in at least one MOS capacitor before being exposed to an electric field; After exposure to the electric field, receiving second information stored in the at least one MOS capacitor; And obtaining at least one of information related to the strength of the electric field and information related to the direction of the electric field, based on the first information and the second information.
  • the first information may include the amount of charge stored in the at least one MOS capacitor after the at least one MOS capacitor is initialized.
  • At least some of the charges stored in the at least one MOS capacitor are leaked by being exposed to the electric field, and the second information may include an amount of charge remaining in the at least one MOS capacitor after being exposed to the electric field.
  • the acquiring may include calculating an intensity of the electric field based on the first information, the second information, and a gate voltage applied to the at least one MOS capacitor; And calculating a direction of the electric field based on the first information and the second information.
  • FIG. 1 is a block diagram illustrating an electric field measuring apparatus using a MOS capacitor according to an embodiment.
  • FIGS. 2A to 2C are views illustrating a basic structure of a measuring unit included in an electric field measuring device using a MOS capacitor according to an embodiment.
  • 3A to 3F are diagrams for describing an electric field measuring principle of an electric field measuring apparatus using a MOS capacitor, according to an exemplary embodiment.
  • 4A to 4B are diagrams for describing a method of implementing a measuring unit of an electric field measuring device using a MOS capacitor, according to an exemplary embodiment.
  • FIG. 5 is a diagram for describing an input circuit of an electric field measuring device using a MOS capacitor, according to an exemplary embodiment.
  • FIG. 6 is a diagram for describing an output circuit of an electric field measuring device using a MOS capacitor, according to an exemplary embodiment.
  • FIG. 7 is a diagram for describing a configuration of a controller included in an electric field measuring device, according to an exemplary embodiment.
  • FIGS. 8A to 8B are flowcharts illustrating an electric field measuring method using a MOS capacitor, according to an exemplary embodiment.
  • 9A to 9E are views for explaining changes in charge amount and output voltages of a plurality of step measurement units included in a method for measuring an electric field using a MOS capacitor, according to an exemplary embodiment.
  • the electric field measuring device 100 includes a measuring unit 110 and a control unit 120.
  • the measurement unit 110 may include at least one MOS capacitor, and stores information using at least one MOS capacitor.
  • the information stored in the measurement unit 110 includes the amount of charge stored in the MOS capacitor, which may be a negative charge through the electrons, a positive charge through the holes and a combination thereof.
  • the measurement unit 110 stores initialization information transmitted from the control unit 120 in at least one MOS capacitor included in the measurement unit 110.
  • the electric field measuring device 100 may include a circuit for converting initialization information transmitted from the controller 120 into an amount of charge to be stored in the MOS capacitor.
  • the information stored in the measuring unit 110 may be changed by the electric field radiated to the measuring unit 110.
  • the charge stored in at least one MOS capacitor included in the measurement unit 110 may be leaked by the electric field.
  • charges leaked by the electric field may be introduced into at least one other MOS capacitor.
  • the sensitivity at which the charge stored in the MOS capacitor is leaked by the electric field may depend on the magnitude of the gate voltage applied to the MOS capacitor and the amount of charge stored in the MOS capacitor.
  • the measuring unit 110 transmits the measurement result after being exposed to the electric field to the control unit 120.
  • the electric field measuring device 100 may include a circuit for converting the amount of charge stored in the MOS capacitor included in the measuring unit 110 into an electrical signal such as a voltage or a current.
  • the electric field measuring apparatus 100 may include initialization information input to the measuring unit 110 before the measuring unit 110 is exposed to the electric field and measuring unit 110 after the measuring unit 110 is exposed to the electric field. By comparing the measurement results output from the electric field, the intensity and direction of the electric field can be measured.
  • the electric field measuring device 100 measures the intensity and direction of the electric field using only a change in the amount of charge stored in the MOS capacitor, the overall effect of the electric field may be measured regardless of the shape of the electric field.
  • the electric field measuring device 100 may measure both the inflow / outflow effect of the electric charge by the time-varying electromagnetic field formed by the electrostatic field and the electromagnetic wave due to the electrostatic charge.
  • the electric field measuring device 100 according to an embodiment is different from a general electric field measuring device in which a measurable frequency band is determined by physical characteristics of an antenna. Can be determined only by the change in the charge amount of the MOS capacitor.
  • the controller 120 may control the measurement unit 110 to measure the electric field.
  • the control unit 120 may control the measurement unit 110 not to measure or measure the electric field according to an enable signal input from the outside, and receive the V DD and V SS from the outside and measure the measurement unit 110.
  • a gate voltage to be applied to at least one MOS capacitor included in the may be generated.
  • the controller 120 may generate a control signal and initialization information to be transmitted to the measurement unit 110 using an I / O signal input from the outside, and output the measurement result output from the measurement unit 110 to I / O. It can be output externally through O signal.
  • FIGS. 2A to 2C are views illustrating a basic structure of a measuring unit included in an electric field measuring device using a MOS capacitor according to an embodiment.
  • the measuring unit 200 of an electric field measuring apparatus using a single MOS capacitor is composed of a MOS capacitor 201 disposed on a substrate 209 made of a semiconductor material, in which case the MOS capacitor 201 is used. And an input circuit 202 for inputting initialization information to the output circuit 203 for outputting a measurement result after being exposed to an electric field.
  • the substrate 209 of the measuring unit 200 is generally formed using silicon, and a semiconductor material such as gallium arsenide or germanium is also formed in the substrate. Can be used for In addition, the substrate 209 may be an N-type semiconductor using electrons as a majority carrier, a P-type semiconductor using holes as a majority carrier, or a combination thereof. In general, since the substrate is made of a P-type semiconductor, a description of the measurement unit 200 to be described later will be described with a substrate made of a P-type semiconductor as an example. However, the measuring unit according to another embodiment may be implemented by using a substrate made of an N-type semiconductor, or by combining an N-type semiconductor in a P-type semiconductor. In this case, the physical structure and measurement applied to the above-described embodiment may also be implemented. The principle can be applied as it is.
  • the MOS capacitor 201 is formed of a silicon oxide 211 and a gate electrode 210 stacked on the substrate 209 described above.
  • the gate electrode 210 may be made of a metal material such as aluminum or tungsten or a material such as polysilicon implanted at a high concentration. Silicon oxide may be formed of an insulator such as silicon nitride having similar physical properties. It can be replaced.
  • the MOS capacitor 201 stores charge in the region of the substrate 209 using the gate voltage applied to the gate electrode 210. The charges moved in the direction of the gate electrode 210 by the gate voltage are no longer moved by the silicon oxide 211 stacked on the substrate 209 and are trapped on the substrate 209.
  • the maximum amount of charge that can be stored in the MOS capacitor 201 is proportional to the magnitude of the gate voltage applied to the gate electrode 210, and the type of charge stored in the MOS capacitor 201 constitutes the substrate 209. Depending on the type of semiconductor material and the polarity of the voltage applied to the gate electrode 210, it may be electrons or holes.
  • the P-type semiconductor is used as the substrate 209.
  • the amount of charge stored in the MOS capacitor is determined by the negative charge, that is, the number of electrons. Therefore, the charge stored in the MOS capacitor described later has the same meaning as the electrons stored in the MOS capacitor.
  • the amount of charge stored in the MOS capacitor is determined by the positive charge, that is, the number of holes.
  • the electric field measuring apparatus may measure the intensity of the electric field by using a change in the amount of charge stored in the MOS capacitor 201.
  • an electric field measuring apparatus using a single MOS capacitor 201 is applied to a region 209 of a substrate 209 of the MOS capacitor 201 using a gate voltage applied to the gate electrode 210 of the MOS capacitor 201. While it is possible to store electrons, it is possible to allow the inflow / outflow of electrons by an electric field radiated from the outside. For example, when a gate voltage of 10 V is applied to the MOS capacitor 201, the electrical potential energy under the MOS capacitor 201 is reduced to change the distribution of the electrical potential energy in the substrate 209.
  • Such regions of low electrical potential energy can be used to store charge. If it is assumed that there is a charge input in advance in the MOS capacitor 201, a part of the charge stored in the MOS capacitor 201 may be leaked by the electric field. At this time, the amount of charge flowing out of the MOS capacitor 201 depends on the strength of the electric field. In this way, the intensity of the electric field can be measured from the change in the charge amount of the MOS capacitor 201.
  • the input circuit 202 is a circuit that converts an input electrical signal into a form of electric charge so as to be stored in the MOS capacitor 201.
  • the input circuit 201 may include at least one input diode 204 and at least one input gate 205.
  • the input diode 204 of the input circuit 202 is made of a PN junction 212, and serves to supply electrons to the MOS capacitor 201.
  • the PN junction 212 refers to a form in which the N-type semiconductor 213 is bonded onto the substrate 209 made of a P-type semiconductor material.
  • the input gate 205 is configured in the form of a MOS capacitor, and serves to control the amount of electrons supplied to the MOS capacitor 201 through the input diode 204. A detailed configuration and operation principle of the input circuit will be described later with reference to FIG. 5.
  • the output circuit 203 is a circuit that converts the electric charge stored in the MOS capacitor 201 into an electrical signal.
  • the output circuit 203 may include an output diode 207 and an output gate 206, and may include an amplifier circuit 208 for amplifying an output signal from the output diode 207. It may include.
  • the output diode 207 is formed of a PN junction 212, and outputs electrons stored in the MOS capacitor 201 as an electrical signal such as a voltage.
  • the output gate 206 like the input gate 204, is configured in the form of a MOS capacitor and controls the movement of electrons from the MOS capacitor 201 to the output diode 207. A detailed configuration and operation principle of the output circuit will be described later with reference to FIG. 6.
  • the electric field measuring device may configure the measuring unit by using an N-type semiconductor material as a substrate.
  • the PN junction is composed of a P-type semiconductor material bonded to the substrate, and serves to supply holes to the MOS capacitor included in the measurement unit from the outside, or to output holes stored in the MOS capacitor included in the measurement unit to the outside. Used.
  • the input circuit 202 and the output circuit 203 of the electric field measuring device is called a Schottky junction instead of the PN junction 212 It can consist of a metal-semiconductor junction. Even in this case, the configuration and operation principle of the input circuit 203 and the output circuit 204 are kept the same as the electric field measuring device using the PN junction 212. Therefore, even if all of the parts described as PN junctions in the following description are replaced with Schottky junctions, the same result as with PN junctions can be obtained.
  • the input circuit 202 and the output circuit 203 use a structure of a PN junction and a MOS capacitor, the two circuits may be integrated into one input / output circuit. Even in this case, the operation principle of the input circuit 203 and the output circuit 204 and the electric field measuring method using the same remain the same.
  • the measuring unit 220 of the measuring device for measuring the strength and direction of the electric field in one dimension includes a detection area including at least one MOS capacitor disposed on a substrate made of a semiconductor material. 221 and an input circuit 222 and an output circuit 223 for inputting charge to at least one MOS capacitor included in the detection region 221.
  • the detection region 221 of the measuring unit 220 is configured by arranging at least one or more MOS capacitors on the substrate. Referring to FIG. 2B, the detection region 221 of the measuring unit 220 according to an exemplary embodiment arranges nine MOS capacitors in a line from the MOS capacitor A to the MOS capacitor I to measure the strength and direction of the electric field in one dimension. Configured to do so.
  • the gate voltage is applied to these dimensionally arranged MOS capacitors, the distribution of electrical potential energy on the surface of the substrate changes, which can store electrons in the MOS capacitor, while electrons from an electric field radiated from the outside. Can enable inflow / outflow.
  • the circuit for applying the gate voltage to the MOS capacitor in the detection region 221 may be designed to apply the gate voltage to each MOS capacitor individually, or may be designed to apply the gate voltage to the plurality of MOS capacitors simultaneously. Can be.
  • a plurality of MOS capacitors included in the detection area 221 of the measuring unit 220 may be connected to any one of three phase lines 230, respectively, and may be applied to these phase lines 230.
  • the voltage is simultaneously applied to the plurality of MOS capacitors sharing the phase line 230. For example, when a voltage of 10 V is applied to the ⁇ 2 line, a gate voltage of 10 V is applied to the MOS capacitor B 232, the MOS capacitor E 231, and the MOS capacitor H 233 connected to ⁇ 2. This changes the distribution of electrical potential energy in the substrate.
  • the amount of charge flowing out of the MOS capacitor E 231 depends on the strength of the electric field at the position occupied by the MOS capacitor E 231 in the detection region 221, and the direction of the MOS capacitor into which the leaked electrons are introduced is similarly detected. It depends on the direction of the electric field at the position occupied by the MOS capacitor E 231 in the region 221. As such, the strength and direction of the electric field may be measured from the change in the charge amount of the MOS capacitors in the detection region 221.
  • the electric field measuring device for measuring the electric field in one dimension may include.
  • the input circuit 222 of the electric field measuring device for measuring an electric field in one dimension may include an input diode 224 and an input gate 225 like the input circuit 202 of the electric field measuring device using a single MOS capacitor.
  • the output circuit 223 of the electric field measuring device for measuring the electric field in one dimension may include an output diode 228 and the output gate 227, similar to the output circuit 203 of the electric field measuring device using a single MOS capacitor. have. Detailed configurations and operation principles of the input circuit and the output circuit will be described later with reference to FIGS. 5 to 6.
  • FIG. 2C is a diagram for describing a basic structure of a measuring unit of an electric field measuring device for measuring an intensity and a direction of an electric field in two dimensions, according to an exemplary embodiment.
  • the measuring unit 240 of the measuring device for measuring the strength and direction of the electric field in two dimensions is disposed in two dimensions like the measuring unit 220 for measuring the strength and direction of the electric field in one dimension.
  • a plurality of MOS capacitors, the electrical potential energy distribution of the substrate surface being changed through a gate voltage applied to the MOS capacitors. By using this, it is possible to store electrons in the MOS capacitor, and to allow inflow / outflow of electrons by an electric field radiated from the outside.
  • the electric field measuring device for measuring a two-dimensional electric field may include an input circuit 241 and an output circuit 246 for inputting and outputting charges to the MOS capacitors in the detection region 245.
  • the input circuit 221 of the measuring unit 240 measuring the electric field in two dimensions is similar to the input circuit 222 of the measuring unit 220 measuring the electric field in one dimension, the input diode 242 and the input gate 243. It may include, and may include an input register 244 for temporarily storing the initialization information to be input to the plurality of MOS capacitors constituting the detection area 245. At this time, the input register 244 includes a plurality of MOS capacitors, and stores the initialization information continuously input in the form of a charge amount and transfers it to the detection region 245.
  • the output circuit 246 of the measuring unit 240 measuring the electric field in two dimensions is similar to the output circuit 223 of the measuring unit 220 measuring the electric field in one dimension. 248 and an amplifying circuit 249, and may include an output register 250 that temporarily stores measurement results output from the plurality of MOS capacitors constituting the detection area 245. At this time, the output register 250 includes a plurality of MOS capacitors, and stores the measurement results continuously output in the form of charge amount, and the stored charge is output to the outside via the output diode 247 and the amplifier circuit 249. .
  • 3A to 3F are diagrams for describing an electric field measuring principle of an electric field measuring apparatus using a MOS capacitor, according to an exemplary embodiment.
  • 3A is a diagram for describing an operating principle of at least one MOS capacitor included in an electric field measuring device using a MOS capacitor, according to an exemplary embodiment.
  • the gate voltage applied to the MOS capacitor as shown in Figure 300 changes the electrical potential energy distribution of the substrate surface as shown in Figure 301.
  • the potential energy refers to a position relative to a force that attracts an arbitrary object, and the stronger the force, the lower the potential energy.
  • the force that attracts electrons from the MOS capacitor is the electric force due to the gate voltage, and as the gate voltage increases, the electric force increases. Therefore, as the gate voltage increases, the electrical potential energy is lowered.
  • the substrate region whose electrical potential energy is lowered by the gate voltage of the MOS capacitor has a kind of pool shape. As such, the region having a relatively low potential energy compared to other regions is called potential well 307.
  • an object or material in a high energy state has the property of moving to a low energy state.
  • electrons outside the potential well in the high energy state will try to move into the potential well in the low energy state, whereas electrons in the potential well in the low energy state will not gain extra energy to become an energy state outside the potential well, You cannot move out of the potential well.
  • the potential well 307 can be seen surrounded by a region having a high potential energy of the surrounding, this can be conceptually referred to as a potential wall (potential wall 308).
  • the height of the potential wall 308 is equal to the depth of the potential well 307, and is equal to the difference between the potential energy of the potential well and the potential energy outside the potential well.
  • the amount of energy that electrons in a potential well in a low energy state must have in order to move out of the potential well is equal to the height of the potential wall.
  • h wall Q max V G which is equal to the depth of the potential well. In this state, if there are free electrons in the substrate region, it can be easily stored in the empty potential well 307 formed by the gate voltage.
  • the substrate region under the gate electrode is negatively charged by electrons, unlike other substrate regions having positive charges due to holes, and thus, the region is referred to as an inversion layer 310. Since the negative charge collected in the formed inversion layer cancels the gate voltage, the depth of the depletion region 309 becomes shallower than the depth of the depletion region 306 before the inversion layer of FIG. 300 exists.
  • FIG. 303 is a diagram for explaining the electrical potential energy distribution of the MOS capacitor in which the inversion layer 310 is formed in the depletion region 309 as shown in FIG. 302.
  • the charge amount 311 in which the inversion layer 310 is formed is Q 1
  • an electric field having a magnitude of E is applied to the MOS capacitor of FIG.
  • the kinetic energy of electrons stored in the MOS capacitor is increased by the action of the electric force by the electric field. At this time, if the amount of increasing kinetic energy increases above the height of the potential wall (Q max -Q 1 ) V G , some of the electrons stored in the MOS capacitor may flow out of the potential well.
  • FIG. 304 is a view for explaining the change of the inversion layer 313 and the depletion region 312 according to the inflow of more free electrons to the inversion layer 310 formed as in FIG. 302.
  • the inversion layer 313 formed in the depletion region 312 in FIG. 304 has a larger negative charge because more electrons are collected than the inversion layer 310 formed in FIG. 302. Since the larger negative charge causes the cancellation of the larger gate voltage, the depth of the depletion region 312 becomes shallower than the depth of the depletion region 309 in FIG. 302. Meanwhile, this state can be expressed as a state in which a plurality of charges Q 2 314 flows into the potential well as shown in FIG. 305.
  • the electric field measuring device may use these characteristics to measure the strength and direction of the electric field radiated to the electric field measuring device by appropriately placing potential wells on the substrate surface and adjusting the amount of charge stored in the potential wells. have.
  • the arrangement of the plurality of MOS capacitors for the formation of potential wells arranged in an arbitrary form may include the physical shape of the gate electrode, the magnitude of the gate voltage applied to each of the plurality of MOS capacitors, and the charge transfer described later with reference to FIG. Since it may be different depending on the method of controlling the gate voltage for the charge transfer operation, the arrangement and measurement method of the potential well for measuring the strength and direction of the electric field will first be described with reference to FIGS. 3B to 3F. A method of arranging MOS capacitors for placement of potential wells in a straight line is described with reference to FIGS. 4A to 4B.
  • the measuring unit of the electric field measuring device may measure the strength and direction of the electric field in one dimension by using potential wells arranged in a line and electric charges injected therein.
  • the measuring unit of the electric field measuring device may be composed of three potential wells as shown in FIG. Assuming that each potential well is formed by the gate voltage V 0 , the depths of the potential wells are all equal to Q max V 0 .
  • V 0 and Q 0 may be set in consideration of the sensitivity to the electric field.
  • Potential well 1 321 and potential well 3 323 are disposed at positions symmetrical with respect to potential well 2 322.
  • the electric field applied in the ⁇ x direction supplies energy of (Q max ⁇ Q 0 ) V 0 or more
  • electrons stored in potential well 2 322 are discharged from potential well 2 322. It will flow out and move in the + x direction opposite the electric field, all or part of which may be stored in potential well 3 323 with low electrical potential energy.
  • the discharged charge amount is ⁇ Q
  • the charge amount of potential well 2 322 after being exposed to the electric field becomes (Q 0 - ⁇ Q), and all of the discharged charges flow into potential well 3 323.
  • the potential amount of potential well 3 323 is ⁇ Q.
  • the magnitude of ⁇ Q is proportional to the magnitude of energy transmitted by the electric field, the intensity of the electric field can be calculated from ⁇ Q.
  • the electric field is in the -x direction from the potential well 2 322 to the opposite direction of the potential well 3 323.
  • the electrons flowing out of the potential well 2 322 and introduced into the potential well 1 321 or the potential well 3 323 are the same as the potential well 1 321. Or it may flow out again from potential well 3 (323), which may make it difficult to accurately measure the strength and direction of the electric field.
  • one or more empty potential wells such as 328, may be added to the arrangement of the potential wells described with reference to FIG. 320 as shown in FIG. 325.
  • the measurement unit may be configured to allow the outer potential well 328 to flow again.
  • the reflow of electrons introduced into the empty potential well occurs because the force that binds the electrons of the empty potential well is not strong enough to bind the introduced electrons. Therefore, by setting the depth of the empty potential well 331 deeper as shown in FIG. 329, the electrons can be more strongly bound. In this case, even if all the charges stored in the central potential well 330 are transferred to the empty potential well 331, it is possible to ensure the height of the potential wall to prevent the movement of electrons. Such formation of potential wells of different depths can be easily implemented by adjusting the gate voltage applied to each MOS capacitor as described above with reference to FIG. 3A.
  • 3D is a diagram for explaining the arrangement of potential wells for measuring the strength and direction of an electric field in two dimensions.
  • the electric field measuring device for measuring the strength and direction of the electric field in two dimensions is a method of arranging the arrangement of potential wells for measuring the strength and direction of the electric field in one dimension described above with reference to FIG. Can be designed.
  • nine potential wells are arranged in three rows of the potential wells of FIG. 320 in the measurement unit of the electric field measuring apparatus according to the exemplary embodiment.
  • an initial charge is input to have an appropriate charge amount in consideration of sensitivity to an electric field, such as a method of arranging a potential well for measuring the strength and direction of an electric field in the one-dimensional manner described above with reference to FIG. 3B.
  • the surrounding potential wells 334 surrounding the central potential well 333 flow out from the central potential well 333 in the same manner as in the method of arranging the potential well for measuring the strength and direction of the electric field in one dimension. It is set to an empty state so that electrons are introduced.
  • the electric field measuring device uses the relative position of the potential potential wells 334 from the central potential well 333 and the change in the electric field intensity and the intensity of the two-dimensional electric field by using the charge amount change of each potential well after exposure to the electric field. Measure the direction.
  • the relative position of the potential potential wells 334 from the central potential well 333 may be represented by a direction vector on the Cartesian coordinate system.
  • the amount of charge introduced into 334 may be expressed as the size of the vector.
  • the intensity of the electric field with respect to the directions of the potential wells can be expressed as a vector on a Cartesian coordinate system. When these vectors are combined, one vector representing the strength and direction of the electric field can be obtained.
  • FIG. 3E A more detailed method of measuring the strength and direction of the two-dimensional electric field will be described later with reference to FIG. 3E.
  • 3E is a view for explaining a method of measuring the intensity and direction of the electric field using the potential well arrangement of the measuring unit for measuring the intensity and the direction of the electric field in two dimensions.
  • FIG. 340 is a view showing the potential well arrangement of the measurement unit for measuring the strength and direction of the electric field in the two-dimensional image described above with reference to FIG.
  • the positions of the potential wells of FIG. 340 may be represented by coordinates on a Cartesian coordinate system as shown in FIG. 341.
  • FIG. 342 shows the amount of charge stored in each potential well before being exposed to an electric field.
  • the potential well E in the center of the measuring section is injected with an appropriately sized charge, taking into account the sensitivity of the electric field exposure.
  • potential charge E is injected with a negative charge of 10fC.
  • other potential wells except the potential well E are set to empty potential wells. In this state, when the electric field is radiated from the outside, a part of the electric charge stored in the potential well E may flow out into another potential well, and thus the distribution of the electric charge stored in the potential well of the measurement unit may be changed. For example, as shown in FIG.
  • a portion of the electric charge stored in the potential well E is discharged to reduce the amount of charge in the potential well E, while the electric charge discharged from the potential well E is introduced into the potential wells B, C, and F.
  • the distribution of the charge amount may vary in the form of an increase in the charge amount of the potential well.
  • the magnitude of the electric field in the direction of each potential well can be calculated from the central potential well, which can be expressed as a vector on a Cartesian coordinate system as shown in FIG. have.
  • Each field component vector If you add them all up It can be seen that is a vector representing the strength and direction of the electric field emitted to the measurement unit.
  • the electric field measuring device may measure the strength and direction of the two-dimensional electric field.
  • FIG. 3F is a view for explaining a method of operating a measuring unit of an electric field measuring device for visualizing electric fields distributed in two dimensions.
  • the measuring unit measuring the electric field in one or two dimensions described above with reference to FIGS. 3B to 3E may be used as a measuring unit for realizing the measuring unit of the electric field measuring apparatus for visualizing the electric field distributed in the two-dimensional image.
  • information on the strength and direction of the electric field can be obtained at the position where each measuring unit is arranged. can do.
  • the measuring unit 345 of the electric field measuring apparatus measures the measuring unit of the measuring apparatus for measuring the strength and direction of the electric field in the above-described two-dimensional image through FIGS. 3D to 3E. use.
  • the measuring units 346 constituting the measuring unit 345 of the electric field measuring device measures the strength and direction of the electric field at each position.
  • each of the measuring units 346 in the measuring unit 345 may adjust the strength and direction of the electric field at each position.
  • the distribution of the two-dimensional electric field may be visualized as shown in FIG. 348.
  • 4A to 4B are diagrams for describing a method of implementing a measuring unit of an electric field measuring device using a MOS capacitor, according to an exemplary embodiment.
  • the arrangement of the potential wells for electric field measurement in one or two dimensions described with reference to FIGS. 3B to 3F may be implemented through a plurality of MOS capacitors arranged in one or two dimensional spaces. Since the gate voltage applied to the MOS capacitor changes the electrical potential energy of the substrate surface, the potential well for the electric field measurement described in FIGS. 3b to 3f by applying different gate voltages to the properly arranged MOS capacitors. Deployment can be implemented. In this case, as described above with reference to FIGS. 2A to 2B, since the input circuit and the output circuit of the measurement unit configured through the arrangement of the MOS capacitors are positioned at the beginning and the end of the measurement unit, charge is directly input to an arbitrary MOS capacitor. It is not possible to perform the operation of outputting charge directly from any MOS capacitor. Therefore, in order to input or output charge to any potential well formed in the measurement unit, a charge transfer operation of sequentially transferring charges between adjacent MOS capacitors should be performed.
  • the measurement unit of the electric field measuring device should be able to implement a potential well using different gate voltages applied to a plurality of MOS capacitors, and perform a charge transfer operation between adjacent MOS capacitors. Should be implemented to ensure that The measuring unit of the electric field measuring device according to one embodiment may be implemented using a form of a charge-coupled device (CCD).
  • CCD charge-coupled device
  • the electric field measuring device using the arrangement of the potential well as shown in FIG. 320 described above with reference to FIG. 3B may be implemented using a form of a three-phase linear charge coupling device.
  • the three-phase linear charge coupling device includes a MOS capacitor and three phase lines arranged in one dimension, and a plurality of MOS capacitors are connected to each phase line. At this time, the placement of the potential well for electric field measurement and the gate voltage for the charge transfer operation between the MOS capacitors are applied through each phase line.
  • the measurement unit may be designed as a three-phase charge coupled device including nine MOS capacitors.
  • Each MOS capacitor is sequentially connected to phase 1 ( ⁇ 1), phase 2 ( ⁇ 2), and phase 3 ( ⁇ 3) lines, so that a gate voltage can be applied to the MOS capacitor through these phase lines 401.
  • the MOS capacitor A, the MOS capacitor D, and the MOS capacitor G are connected to the ⁇ 1 line
  • the MOS capacitor B, the MOS capacitor E, and the MOS capacitor H are connected to the ⁇ 2 line.
  • a MOS capacitor C, a MOS capacitor F, and a MOS capacitor I are connected to the ⁇ 3 line.
  • the gate voltage may be applied to each of the MOS capacitors through the phase line 401. For example, when a voltage is applied to the ⁇ 1 line, a gate voltage is applied to the MOS capacitor A, the MOS capacitor D, and the MOS capacitor G.
  • the measuring unit may form a potential well for electric field measurement using a voltage applied to the phase line 401. For example, if a voltage of 10 V is applied to the ⁇ 2 line and the ⁇ 1 and ⁇ 3 lines are set to 0 V as shown in FIG. 400, a potential well of the same type as that of FIG. 320 is formed on the substrate surface.
  • FIG. 402 is a diagram illustrating a method of performing a charge transfer operation in a measurement unit, in chronological order, according to an embodiment.
  • a voltage of 10 V is applied to the ⁇ 1 line at T 1 .
  • a potential well is formed in the MOS capacitor A.
  • the MOS capacitor A stores an arbitrary amount of charge.
  • 10 V is applied to the ⁇ 2 line with the ⁇ 1 line at T 2
  • the potential well extends across MOS capacitor A and MOS capacitor B, and some of the charge stored in MOS capacitor A is transferred to MOS capacitor B.
  • the voltage on the ⁇ 1 line at T 3 is set to 0 V, the charge stored in the MOS capacitor A at T 2 moves to the MOS capacitor B.
  • the charge of the MOS capacitor B can be moved to the MOS capacitor C by controlling the voltages of ⁇ 2 and ⁇ 3, and the charge of the MOS capacitor C can be transferred to the MOS capacitor D by controlling the voltages of ⁇ 3 and ⁇ 1.
  • the same method can be used for the remaining MOS capacitors to perform charge transfer operations.
  • the structure of the measuring unit for measuring the strength and direction of the electric field in the two-dimensional can be configured using the structure of the measuring unit for measuring the strength and direction of the electric field in the one-dimensional.
  • the measuring unit 403 for measuring the strength and direction of the electric field in two dimensions configures the measuring unit 404 for measuring the strength and direction of the electric field in the above-described one-dimensional image through FIG. 4A.
  • the array of MOS capacitors can be designed in such a way that three columns are arranged. At this time, the potential wells in the first and third rows are all set to empty potential wells so that electrons flowed out from the MOS capacitor in the center of the second row can be introduced.
  • the MOS capacitor constituting the measuring unit includes MOS capacitors 406 in which a potential well for electric field measurement is formed, and MOS capacitors 407 used for charge transfer operation and potential wall formation. Can be divided.
  • the error factor described above is due to the large spacing between the potential wells relative to the size of the potential wells, so that the potential wells of the MOS capacitor 406 having a larger size than the MOS capacitor 407 used for the charge transfer operation are formed. It can be used to increase the probability of introducing charges discharged by the electric field.
  • FIG. 5 is a diagram illustrating an input circuit of an electric field measuring device using a MOS capacitor according to an embodiment.
  • an input circuit 500 for storing an input signal provided in the form of a voltage in a MOS capacitor in the detection region 505 in the form of a charge amount may include an input diode (S) for supplying electrons to the input circuit 500. It may be composed of an input diode 501 and two input gates 502.
  • the input circuit 500 operates in a similar manner as a metal-oxide-semiconductor field effect transistor (MOSFET) transistor having a source and a drain.
  • the input diode 501 serves to supply electrons to the input circuit 500, similar to the source of the MOSFET transistors, and the input electrons serve as the subs of the input gate 1 503 through V G1 set to an appropriate size.
  • MOSFET metal-oxide-semiconductor field effect transistor
  • the initialization information provided to the measurement unit of the electric field measuring device is used as an input signal of the input circuit 500 included in the measurement unit, and the input signal is applied to the input gate 2 504.
  • the amount of charge stored in the input gate 2 (504) depends on the difference between the voltage of the input signal V G2 and the voltage V G1 applied to the input gate 1 (503).
  • FIG. 506 to 509 are diagrams showing the distribution of electrical potential energy and charge in the input circuit over time from T 0 to T 3
  • FIG. 510 is an input diode (each component of the input circuit). It is a graph which shows the voltage applied to 501, the input gate 1 503, and the input gate 2 504 with time. 506 through 510, in more detail the operation of the input circuit 500 over time, in T 0 506 V D is set to 15V, V G2 is set to 10V. . V G1 is set to 2V so that a channel is formed between the input diode 501 and the input gate 2 504, but the input of the electron does not yet occur because the voltage V D of the input diode 501 is higher than V G2 .
  • V D When V D is set to 5 V at T 1 507, electrons supplied from input diode 501 move through channel of input gate 1 503 to input gate 2 504 with low electrical potential energy.
  • V D is set back to 15V, and some of the electrons stored in input circuit 500 again exit through input diode 501.
  • the electrons stored in the input gate 2 504 are trapped in the potential well formed by the potential difference between V G1 and V G2 .
  • a voltage of 10 V is applied to phase 1 gate 511 of detection region 505 at T 3 509 so that electrons stored in input gate 2 504 are applied to the MOS capacitor located at the front of detection region 505. Will move.
  • the input circuit 500 included in the electric field measuring device can accurately control the amount of electrons input to the MOS capacitor. It must be designed.
  • the amount of electrons to be input to the MOS capacitor is determined only by the difference between the voltages applied to the input gate 2 504 and the input gate 1 503, so that the electrons to be stored in the MOS capacitor are determined. The amount of can be precisely controlled.
  • the configuration of the input circuit 500 according to an embodiment may be modified in various forms.
  • the input circuit 201 according to another embodiment may include only one input gate 502, and may replace the input gate 2 504 with a MOS capacitor in the detection region 201.
  • the input circuit 201 according to another embodiment may be modified to apply an input signal to the input diode 501 instead of applying the input signal to the input gate 502. It is apparent that such an input circuit can be easily modified from those described above by those skilled in the art.
  • FIG. 6 is a diagram illustrating an output circuit of a measuring unit included in an electric field measuring apparatus using a MOS capacitor, according to an exemplary embodiment.
  • an output circuit 600 for outputting the amount of charge stored in the detection region 606 in the form of a voltage includes one output diode 601 for converting the amount of charge stored in the MOS capacitor in the form of voltage.
  • An amplification function that amplifies the magnitude of the voltage output through the output gate 602 and the output diode 601 for controlling the movement of electrons from the detection region 606 to the output diode 601.
  • Circuit 603 is included.
  • the amplifier circuit 603 is a reset switch 604 for initializing the output voltage (V OUT ) to the reference voltage (V REF ) and the MOS amplifier (605) which serves to amplify the output voltage from the output diode 601. It may include.
  • the charge to be output at the end of the MOS capacitor detecting region 606 from T 0 (607) is moved.
  • the output gate 602 voltage V OG is set to 0 V so that no charge transfer to the output diode 601 occurs.
  • a voltage of 10 V is applied to the reset switch 604 in pulse form to initialize the output voltage V OUT to the reference voltage V REF . More specifically, the initialization process of V OUT , according to the pulse signal input, the extra negative charge stored in the output diode 601 exits the output circuit 600. As a result, the circuit between the reset switch 604 and the output diode 601 is positively charged so that a positive voltage is applied to the MOS amplifier 605. Therefore, the current flows due to the potential difference between the voltage V DD across the MOS amplifier 605 and the ground voltage across the MOS amplifier 605. The output voltage of the output circuit is determined according to the magnitude of the current. Is referred to as the reference voltage. On the other hand, the reference voltage of the output circuit may vary depending on the configuration of the output circuit, in the present embodiment it is assumed that the reference voltage is 8V.
  • V OG is set to 10V, whereby the charge stored in detection region 606 moves to output diode 601.
  • the negative charge output through the output diode 601 lowers the voltage applied to the MOS amplifier 605, whereby V OUT outputs a value lower than the reference voltage.
  • the output circuit 600 outputting 8 V which is a reference voltage V REF at T 1 , may have a voltage drop due to negative charge outputted through the output diode 601 at T 2 . Outputs a voltage of 2V.
  • the configuration of the output circuit 600 may be modified in various forms.
  • the output circuit 600 according to another exemplary embodiment may include a plurality of amplifier circuits 603.
  • the output voltage 600 may be amplified in stages to minimize noise that may occur during amplification.
  • the output circuit 600 according to another exemplary embodiment may be configured as a MOS capacitor in which two gate electrodes are layered with each other similarly to a floating gate transistor instead of the output diode 601.
  • This type of output circuit measures the amount of charge stored in the MOS capacitor by measuring the voltage drop formed by the inversion layer of the MOS capacitor described above with a floating gate, instead of outputting the charge stored in the MOS capacitor externally. can do. It is apparent that such modification of the output circuit can be easily modified from those described above by those skilled in the art.
  • FIG. 7 is a diagram for describing a configuration of a controller included in an electric field measuring apparatus, according to an exemplary embodiment.
  • the controller 700 of the electric field measuring apparatus includes a controller 701, a signal converter / collector 702, and a gate voltage supply 703.
  • the controller 701 may control the measurement unit 704 to measure or not to measure an electric field according to an enable signal input from the outside.
  • the controller 701 generates the control signal for controlling the components of the control unit 700 and the measurement unit 704 and the initialization information to be input to the measurement unit 704 using an I / O signal input from the outside.
  • the control signal provided by the controller 701 is the gate voltage V G1 provided to the input gate 1 503 of the input circuit 500 described above with reference to FIG. 5, and the output circuit 600 described with reference to FIG. 6.
  • the controller 701 directly receives the initialization information to be input to the measurement unit 704 from the outside, or receives the sensitivity of the electric field to be measured from the outside to determine the initialization information to be input to the measurement unit 704 based on this Can be.
  • the controller 701 receives the measurement result output from the output circuit 707 of the measurement unit 704 through the signal converter / collector 702.
  • the received measurement result may be output to the outside again using the I / O signal.
  • controller 701 controls the gate voltage supply 703 so that the information input for the electric field measurement can be stored and changed in the measurement unit 704.
  • the signal converter / collector 702 converts the measurement result output in the form of voltage from the measurement unit 704 into a digital signal, and transmits it to the controller 701 according to the control signal received from the controller 701.
  • the gate voltage supply 703 is an apparatus for generating output voltages of various magnitudes using V DD and V SS input from an external source. For example, an output higher or lower than an input voltage using a capacitor, which is an energy storage device. DC-DC converters for generating a voltage, and the like.
  • the gate voltage supplier 703 may generate a gate voltage for controlling the measurement unit 704 according to a control signal received from the controller 701.
  • the gate voltage generated by the gate voltage supply 703 may include a control clock for the transfer of charge and a direct current voltage provided for the electric field measurement.
  • the magnitude of the DC voltage provided to the detection region 705 for electric field measurement is adjusted to an appropriate magnitude to control the sensitivity of the MOS capacitor to be exposed to the electric field to discharge or inflow charge. Should be.
  • the gate voltage supplier 703 may adjust the magnitude of the gate voltage to be provided to the detection region 705 of the measurement unit 704 according to the control signal received from the controller 701.
  • an input register 244 for inputting information to the MOS capacitor and an output register 250 for outputting information stored in the MOS capacitor are provided.
  • the gate voltage supply 703 of the electric field measuring device for measuring the two-dimensional electric field should be able to provide the gate voltage for the control clock transmission to the input circuit 706 and the output circuit 707 as well as the detection region 705. do.
  • the gate voltage supplier 703 may provide a control clock to the input circuit 706, the detection region 705, and the output circuit 707 according to the control signal received from the controller 701.
  • the structure of the controller 700 included in the electric field measuring device may be modified in various forms.
  • the gate voltage supplier 703 included in the electric field measuring device according to another embodiment may generate a gate voltage having various magnitudes for controlling the measurement unit 704 from V DD and V SS and provide the same to the controller 701.
  • the controller 701 can be used to generate a gate voltage and a control clock to provide these voltages to the measurement unit 704.
  • the controller 701 included in the electric field measuring device according to another embodiment transmits initialization information to be provided to the input circuit 706 to the signal converter / collector 702 in the form of a digital signal, and the signal converter / collector 702 ) May be designed to transmit a voltage having an appropriate size to be transmitted to the input circuit 706 as initialization information by using the received digital signal.
  • FIGS. 8A to 8B are flowcharts illustrating an electric field measuring method using a MOS capacitor, according to an exemplary embodiment.
  • an electric field measuring method includes an initialization step, an electric field detection step, and an electric field strength / direction information acquiring step.
  • the initialization step 801 initializes the measurement unit in response to receiving the initialization signal. More specifically, the initialization step 801 determines the initialization information to be provided to the measurement unit in consideration of the sensitivity that the electrons are leaked from the MOS capacitor included in the measurement unit when the measurement unit is exposed to the electric field or the leaked electrons are introduced. A predetermined amount of charge is input to the MOS capacitor of the electric field measuring device by using the determined initialization information, and the input electric charge is transferred to the MOS capacitor at a predetermined suitable position for electric field measurement. In addition, the initialization step 801 adjusts the gate voltage applied to the measurement unit to form a potential well for measuring the electric field in the measurement unit, and initializes the output voltage output from the measurement unit to the reference voltage.
  • the initialization step 801 may include a step of setting the time to be exposed to the electric field measuring unit.
  • the initialization step 801 may receive an exposure time from a user.
  • the exposure time can be predetermined when the electric field measuring device is designed.
  • the electric field detection step 802 exposes the measuring part of the electric field measuring device to the electric field. At this time, the electric field detection step 802 may control the gate voltage of the measurement unit so that the initialization information input in the initialization step 801 is changed by the electric field.
  • step 803 it is determined whether the measurement end condition is satisfied. According to one embodiment, step 803 determines whether the exposure time set in advance in the initialization step 801. In operation 803, the gate voltage of the measurement unit may be controlled so that the information stored in the measurement unit is not further changed by the electric field when a predetermined exposure time elapses.
  • the electric field measuring apparatus may include a separate mechanical device that can electrically shield the measuring unit instead of controlling the gate voltage of the measuring unit so that the information stored in the measuring unit is not changed.
  • step 803 may control the above-described mechanical device so that the information stored in the measurement unit does not change by the electric field when the preset exposure time elapses.
  • the step 804 of obtaining electric field strength / direction information is based on the measurement result stored in the measuring unit.
  • the measurement result transmitted from the measurement unit is represented by the magnitude of the output voltage of the output circuit described above with reference to FIG. 6, which may be converted into a digital signal at the signal conversion / collection unit in the control unit.
  • the converted digital signal may be input to a predesigned program or the like and used to calculate the strength and direction of the electric field.
  • the electric field measuring apparatus provides a technique that can measure the change in the electric field over time by repeatedly performing the above-described measuring method through Figure 8a.
  • the electric field measuring device for measuring a change in electric field over time includes an exposure time / exposure number setting step 811, a measuring unit initialization step 812, and an electric field measuring step 813.
  • the total time for measuring the change in the electric field over time may be set by setting the time for exposing the electric field measuring device per time and the number of times for repeatedly exposing.
  • the measurement result is immediately transmitted to the controller.
  • the data may be stored in the temporary storage space of the measurement unit and transmitted to the controller at a predetermined time.
  • the measurement unit may be designed to store the measurement results in a plurality of temporary storage spaces in the measurement unit and transmit all the measurement results to the controller at once when the storage space becomes full.
  • step 816 After the one-time measurement is completed, it is determined whether the exposure number is exceeded in the determination of whether the number of exposures is exceeded in step 816. If the number of exposures is not exceeded, the measurement returns to the measurement unit initialization step 812 and the electric field is measured again. The electric field measurement is terminated when it is determined that the number of exposures is exceeded after the repeated electric field measurement.
  • 9A to 9E are diagrams for describing a charge amount change and an output voltage form of a measurement unit included in a method for measuring an electric field using a MOS capacitor, according to an exemplary embodiment.
  • the measurement unit initialization step 801 of FIG. 8A may include a charge input and output voltage initialization step 900 and a potential well forming step 910 to be described later with reference to FIG. 9A.
  • a charge input and output voltage initialization step 900 is performed at time T 1 .
  • the input circuit 901 of the measurement unit converts initialization information input from the controller into a charge amount and stores the initialization information in the designated MOS capacitor.
  • the method for converting the initialization information into the amount of charge through the input circuit 901 may use the method described above with reference to FIG. 5.
  • the gate voltage V G1 of the input gate 1 903 is set to 2 V, thereby forming a channel between the input diode 902 and the input gate 2 904.
  • the magnitude of the gate voltage applied to the detection region is 10V
  • a potential well having a depth proportional to 10V is formed in the MOS capacitor of the detection region.
  • the amount of charge injected through the input circuit is the input gate 2 904 and the input gate 1 903 between the V G2 difference between the gate voltage - gate voltage V G1 in proportional to V G1, the input gate 1 903 Since it is set to 2V in advance, the maximum amount of charge that can be stored by the gate voltage 10V of the detection region is set by setting the gate voltage V G2 of the input gate 2 904 to 12V, which is 10V larger than V G1 . Can flow into.
  • the voltage V D of the input diode 902 is smaller than the voltage 12 V of the input gate 2 904, for example.
  • V D when set to 5V, electrons are input from the input diode 902 to the input gate 2 904.
  • V D is set back to a voltage higher than V G2 , for example, 15 V after the input of the electron, as described with reference to FIG. 5, it is stored in the potential well of the input gate 2 904. More electrons than can be charged back out through the input diode 902. Through this process, the amount of charge input to the measurement unit can be adjusted.
  • V is output to the output circuit.
  • V OUT is set to the reference voltage V REF .
  • the reference voltage is predetermined according to the characteristics of the output circuit 905. For example, since the Fig. 900, the output circuit 905, a reference voltage 8V Assuming, time T 1, the output voltage by a voltage applied to the reset switch 906 is initialized in, and thus the output from the time T 1 The voltage becomes 8V as shown in FIG.
  • a potential well forming step 910 is performed at time T 2 .
  • Potential well forming step 910 transfers the charge input in the charge input and output voltage initialization step 900 to a predetermined MOS capacitor for electric field measurement.
  • a gate voltage having an appropriate magnitude is applied to the plurality of MOS capacitors included in the detection region so that the inflow and outflow of electrons by the electric field may occur.
  • an electric field measuring step 920 is performed at time T 3 .
  • the electric field measuring step 920 when the MOS capacitor in which the electrons are stored is exposed to the electric field, a part of the electrons stored in the potential well 2 is leaked and moved to the surrounding empty potential well. For example, in FIG. 920, some of the charge stored in potential well 2 922 is leaked due to the influence of the electric field, thereby reducing the amount of charge stored in potential well 2 922.
  • the charge discharged from the potential well 2 922 moves in the opposite direction to the electric field direction and flows into the potential well 1 921, thus increasing the amount of charge in the potential well 1 921.
  • the output measurement result is compared with the initialization information input in the initializing step 801 to calculate information related to the electric field intensity and information related to the direction of the electric field. Can be.
  • the step of obtaining intensity / direction information of the electric field is performed at times T 4 , T 5, and T 6 .
  • the charge stored in each potential well moves to MOS capacitor I, which is the last MOS capacitor in the detection region.
  • the moved charge is output to the outside through the output circuit 931, thereby lowering the output voltage.
  • FIG. 932 first, the charge of potential well 1 is output, causing a voltage drop 933 by ⁇ V 1 .
  • the output voltage V OUT is 6V, thus ⁇ V 1 is 2V.
  • the output circuit is initialized again to the reference voltage (943).
  • the charge of potential well 2 is then output, causing a voltage drop 944 by ⁇ V 2 .
  • output voltage V OUT 944 of potential well 2 is 3V, thus ⁇ V 2 is 5V.
  • the charge of potential well 3 is output.
  • FIG. 9C it is assumed that no electrons flow into the potential well 3 in the above-described electric field measurement step, and thus the charge amount of the potential well 3 is zero. Accordingly, at time T 6 , the output voltage V OUT 945 of potential well 3 remains unchanged at 8V, and thus ⁇ V 3 becomes 0V.
  • the electric field measurement results output in the form of voltage are transmitted to the controller, and the controller determines the strength and direction of the electric field based on the measurement results.
  • the measurement result transmitted from the measurement unit is represented by the magnitude of the output voltage of the output circuit described above with reference to FIG. 6, which is converted into a digital signal by the signal conversion / collection unit in the control unit.
  • the converted digital signal may be input to a predesigned program and used to calculate the three fields and directions of the electric field.
  • the apparatus described above may be implemented as a hardware component, a software component, and / or a combination of hardware components and software components.
  • the devices and components described in the embodiments are, for example, processors, controllers, arithmetic logic units (ALUs), digital signal processors, microcomputers, field programmable gate arrays (FPGAs).
  • ALUs arithmetic logic units
  • FPGAs field programmable gate arrays
  • PLU programmable logic unit
  • the processing device may execute an operating system (OS) and one or more software applications running on the operating system.
  • the processing device may also access, store, manipulate, process, and generate data in response to the execution of the software.
  • processing device includes a plurality of processing elements and / or a plurality of types of processing elements. It can be seen that it may include.
  • the processing device may include a plurality of processors or one processor and one controller.
  • other processing configurations are possible, such as parallel processors.
  • the software may include a computer program, code, instructions, or a combination of one or more of the above, and configure the processing device to operate as desired, or process it independently or collectively. You can command the device.
  • Software and / or data may be any type of machine, component, physical device, virtual equipment, computer storage medium or device in order to be interpreted by or to provide instructions or data to the processing device. Or may be permanently or temporarily embodied in a signal wave to be transmitted.
  • the software may be distributed over networked computer systems so that they may be stored or executed in a distributed manner.
  • Software and data may be stored on one or more computer readable recording media.
  • the method according to the embodiment may be embodied in the form of program instructions that can be executed by various computer means and recorded in a computer readable medium.
  • the computer readable medium may include program instructions, data files, data structures, etc. alone or in combination.
  • the program instructions recorded on the media may be those specially designed and constructed for the purposes of the embodiments, or they may be of the kind well-known and available to those having skill in the computer software arts.
  • Examples of computer-readable recording media include magnetic media such as hard disks, floppy disks, and magnetic tape, optical media such as CD-ROMs, DVDs, and magnetic disks, such as floppy disks.
  • Examples of program instructions include not only machine code generated by a compiler, but also high-level language code that can be executed by a computer using an interpreter or the like.
  • the hardware device described above may be configured to operate as one or more software modules to perform the operations of the embodiments, and vice versa.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

일 실시예는 적어도 하나의 MOS 커패시터에 인가되는 게이트 전압 및 MOS 커패시터에 저장되는 전하량을 조절하여 MOS 커패시터에 저장된 전하량 변화의 민감도를 결정하고, 일정 시간 전기장에 노출시킨 후 전기장에 의한 전자의 유입 또는 유출의 결과를 판독하여 전기장의 세기 및 방향을 해석함으로써 전기장의 세기 및 방향을 측정하는 기술을 제공한다.

Description

MOS 커패시터를 이용한 전기장 측정 장치 및 방법
아래 실시예들은 MOS 커패시터를 이용한 전기장 측정 장치 및 이를 이용한 전기장 측정 방법에 관한 것이다.
전기장(electric field)은 공간상에서 전하를 움직이는 힘이 미치는 범위와 그 분포를 기술하며 전기력(electric force)의 근원이 된다. 전기장은 특정한 위치에 모인 전하로 인해 발생하는 정전기장(static electric field)과 전자기파로 인해 발생하는 시변 전자계(time-varying electromagnetic field)로 나눌 수 있다. 정전기장은 특정한 위치에 누적된 전하량에 의해 결정되므로 전하량이 바뀌지 않는 한 바뀌지 않는 특성이 있으며, 시변 전자계는 전파의 파형에 따라 전기장의 크기가 바뀌게 되는, 시간 의존성이 있는 전기장이라는 특성이 있다. 이와 같은 차이로 인해 두 가지 전기장은 측정 방법을 달리하는데, 정전기장의 측정은 일반적으로 두 개의 전극(electrode) 사이의 전위차를 측정하는 방법을 이용하며, 시변 전자계의 측정은 안테나(antenna)에 흐르는 유도 전류를 측정하는 방법을 이용한다.
한편, 전기 제품 및 전자 부품의 전자기 누설(electromagnetic leakage)로 인한 전자 장비의 오작동, 무선 통신 기술 발달로 인한 다양한 주파수의 사용이 인체에 미치는 영향, 인체 정전용량(body capacitance)을 이용한 동작 인식 센서(motion sensor), 외부 인자에 의한 신체 반응을 이용한 자기공명영상(magnetic resonance imaging) 또는 양전자 단층 촬영(positron emission tomography), 뇌전도(electroencephalogram) 및 심전도(electrocardiogram)와 같은 의학적 활용과 같이 다양한 전기장의 발생 및 응용으로 인해 전기장 측정 장치의 사용 빈도와 중요성이 증가하고 있다.
하지만 정전기장과 시변 전자계는 서로 다른 측정 원리를 가지므로 그 측정 결과는 상당히 제약적일 수 있다. 예를 들면, 교류 전기 및 직류 전기를 동시에 사용하는 시스템에서는 시변 전자계에 의한 전기장과 정전기장의 합이 특정 시점에 큰 영향을 미칠 수 있지만 이와 같은 복합적 전기장의 크기는 일반적인 전기장 측정 장치를 이용하여 측정해내기 어렵다. 또한, 시변 전자계 측정에 이용되는 측정장치인 안테나는 일반적으로 그 형상에 의해 측정 대상 주파수의 대역이 고정되므로 다양한 주파수가 사용이 되는 현대의 무선 통신 환경에서는 측정 장치로서 활용도가 낮아질 수 밖에 없다.
또한, 기존의 전기장 측정 장치는 아주 약한 전기장의 측정에 어려움이 있다. 예를 들면, 뇌파 측정의 경우에는 두개골이 전기장 차폐 효과를 갖기 때문에 외부에 방출되는 전기장의 세기는 매우 미약하다. 따라서 이와 같은 전기장을 측정하는 장치는 내부에 증폭기(amplifier)를 포함하여야 하는데, 증폭률이 클수록 증폭기에서 발생하는 잡음(noise) 역시 강해지므로 증폭률은 항상 제한되며, 여기에 신호와 잡음을 구분하는 회로가 추가적으로 필요하게 된다.
더 나아가, 기존의 전기장 측정 장치는 일반적으로 전기장의 방향을 측정하지 못하며, 심지어 측정되는 전기장의 크기 역시 측정 장치의 위상에 따라 측정 결과가 달라지는 특성을 가진다. 예를 들면, 시변 전자계를 측정하기 위한 측정 장치에 장착된 안테나와 시변 전자계의 원인이 되는 전자기파의 위상이 일치하지 않는 경우 안테나를 따라 흐르는 유도 전류의 크기가 감소하며, 따라서 측정된 전기장의 크기는 실제보다 작게 나타난다. 때문에, 단일 센서를 이용하여 전기장을 측정하는 경우, 전기장의 세기와 방향을 정확히 측정하기 위해서는 센서의 위상을 정교하게 바꿔가며 수 차례 측정한 후 각각의 결과를 종합하여 분석하여야 하는 불편함이 있다.
실시예들은 MOS 커패시터(metal-oxide-semiconductor capacitor)가 전기장에 노출될 때 MOS 커패시터에 저장된 전자 또는 정공의 일부가 유출되어 서브스트레이트에서 정공과 재결합하거나 다른 MOS 커패시터에 유입되는 현상을 이용하여 전기장의 세기와 방향을 측정하는 기술을 제공할 수 있다.
즉, 실시예들은 전자 또는 정공의 유입/유출 정도만을 이용해 전기장을 측정하기 때문에 정전하(static charge)에 의해 형성되는 정전기장(static electric field)과 전자파에 의해 형성되는 시변 전자계(time varying electromagnetic field)의 전기장을 동일한 방법으로 측정하는 기술을 제공할 수 있다.
또한, 실시예들은 MOS 커패시터에 인가되는 게이트 전압 및 MOS 커패시터에 저장되는 전자 또는 정공의 양에 따라 민감도를 조절할 수 있으며, 유입/유출되는 전자 또는 정공의 양이 아주 작은 경우에도 MOS 커패시터에 저장된 전하량의 변화를 감지할 수 있도록 설계되므로 아주 미미한 세기의 전기장을 측정하는 기술을 제공할 수 있다.
또한, 실시예들은 복수의 MOS 커패시터를 이용하여 전기장의 세기와 방향을 동시에 측정하는 기술을 제공할 수 있다. 또한, 실시예들은 복수의 MOS 커패시터를 이용하여 공간상의 여러 지점에서 전기장의 세기와 방향을 동시에 측정할 수 있으며, 이러한 측정 결과를 종합하여 전기장의 분포를 시각화할 수 있는 기술을 제공할 수 있다.
일 측에 따른 단일 MOS 커패시터를 이용한 전기장 측정 장치는 전기장에 노출되는 MOS 커패시터 및 상기 전기장에 의해 상기 MOS 커패시터에 저장되는 정보가 변경되도록 상기 MOS 커패시터를 제어하는 제어부를 포함한다.
이 때, 상기 MOS 커패시터에 저장되는 정보는 상기 MOS 커패시터에 저장된 전하(전자 또는 정공)의 양을 포함할 수 있으며, 상기 MOS 커패시터는 상기 MOS 커패시터의 게이트 전극에 인가되는 게이트 전압을 이용하여 상기 MOS 커패시터의 서브스트레이트 영역에 전하를 저장할 수 있다.
또한, 상기 제어부는 상기 전기장에 의해 상기 MOS 커패시터에 저장되는 정보가 변경되도록 상기 MOS 커패시터에 인가되는 게이트 전압을 제어할 수 있다.
또한, 상기 전기장의 세기는 상기 전기장에 노출되기 전 상기 MOS 커패시터에 기 저장된 전하량과 상기 전기장에 노출된 후 상기 MOS 커패시터에 저장된 전하량의 차이에 기초하여 계산될 수 있다.
이 때, 상기 MOS 커패시터에 저장된 전하량이 변경되는 민감도는 상기 MOS 커패시터에 인가되는 게이트 전압 및 상기 MOS 커패시터에 기 저장된 전하량 중 적어도 하나에 기초하여 결정될 수 있다.
한편, 상기 전기장 측정 장치는 상기 MOS 커패시터에 저장되는 전하를 공급하는 입력 회로를 더 포함할 수 있다.
이 때, 상기 입력 회로는 상기 MOS 커패시터에 입력될 전하를 공급하는 입력 다이오드 및 상기 입력 다이오드로부터 전하의 공급을 제어하는 역할을 수행하는 입력 게이트를 포함할 수 있다.
이 때, 상기 입력 다이오드는 PN 접합 또는 쇼트키 접합으로 구성될 수 있으며, 상기 입력 게이트는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 MOS 커패시터가 상기 전기장에 노출되기 전, 초기화 정보가 전하의 형태로 상기 MOS 커패시터에 저장되도록 상기 입력회로를 제어할 수 있다.
한편, 상기 전기장 측정 장치는 상기 MOS 커패시터에 저장된 전하를 출력하는 출력 회로를 더 포함할 수 있다.
이 때, 상기 출력 회로는 상기 MOS 커패시터에 저장된 전하를 전기적 신호로 변환하는 출력 다이오드 및 상기 MOS 커패시터로부터 상기 출력 다이오드로 전하의 이동을 제어하는 출력 게이트를 포함할 수 있다.
이 때, 출력 다이오드는 PN 접합 또는 쇼트키 접합으로 구성될 수 있으며, 출력 게이트는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 MOS 커패시터가 상기 전기장에 노출된 후, 상기 MOS 커패시터에 저장된 전하가 전기적 신호로 출력되도록 상기 출력 회로를 제어할 수 있다.
다른 일 측에 따른 복수의 MOS 커패시터들을 이용한 전기장 측정 장치는 복수의 MOS 커패시터들을 포함하는 측정부 및 전기장에 의해 상기 복수의 MOS 커패시터들 중 적어도 일부의 MOS 커패시터에 저장된 정보가 변경되도록 상기 측정부를 제어하는 제어부를 포함할 수 있다.
이 때, 상기 복수의 MOS 커패시터들을 포함하는 측정부는 상기 복수의 MOS 커패시터들 중 적어도 하나 이상의 MOS 커패시터들을 전기장의 세기와 방향을 측정하는 단일 측정 단위로 사용할 수 있으며, 적어도 하나 이상의 상기 측정 단위들을 포함할 수 있다.
이 때, 상기 측정 단위는 적어도 하나의 제1 MOS 커패시터를 포함하며, 상기 제1 MOS 커패시터 주변에 배치된 제2 MOS 커패시터들을 더 포함할 수 있다.
또한 상기 측정 단위가 전기장에 노출되면, 상기 제1 MOS 커패시터에 저장된 전하는 상기 전기장에 의하여 적어도 하나의 제2 MOS 커패시터로 이동할 수 있다.
이 때, 상기 측정 단위에 의하여 측정되는 상기 전기장의 세기는 상기 제1 MOS 커패시터에서 유출되는 전하량 및 상기 제2 MOS 커패시터들에 유입되는 전하량 중 적어도 하나에 기초하여 계산될 수 있다.
또한, 상기 측정 단위에 의하여 측정되는 상기 전기장의 방향은 상기 제1 MOS 커패시터로부터 유출된 전하가 유입된 적어도 하나의 제2 MOS 커패시터의 위치 및 상기 적어도 하나의 제2 MOS 커패시터들에 유입된 전하량에 기초하여 계산될 수 있다.
또한, 상기 제어부는 상기 전기장에 의하여 상기 제1 MOS 커패시터로부터 유출되는 전하가 상기 제2 MOS 커패시터들 중 적어도 하나에 유입되도록 상기 MOS 커패시터들에 인가되는 게이트 전압을 제어할 수 있다.
이 때, 상기 제1 MOS 커패시터에 저장된 전하가 유출되는 민감도는 상기 제1 MOS 커패시터에 인가되는 게이트 전압 및 상기 제1 MOS 커패시터에 저장된 전하량 중 적어도 하나에 기초하여 결정될 수 있다.
또한, 상기 적어도 하나의 제2 MOS 커패시터에 전하가 유입되는 민감도는 상기 제2 MOS 커패시터에 인가되는 게이트 전압 및 상기 제2 MOS 커패시터들에 저장된 전하량 중 적어도 하나에 기초하여 결정될 수 있다.
또한, 상기 복수의 MOS 커패시터들을 포함하는 측정부는 상기 복수의 측정 단위들로 구성될 수 있으며, 상기 복수의 측정 단위들을 이용하여 복수의 지점에서 동시에 전기장을 측정할 수 있다.
한편, 상기 전기장 측정 장치는 상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들에 저장되는 전하를 공급하는 적어도 하나의 입력 회로를 더 포함할 수 있다.
이 때, 상기 입력 회로는 상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들에 입력될 전하를 공급하는 입력 다이오드 및 상기 입력 다이오드로부터 전하의 공급을 제어하기 위한 입력 게이트를 포함할 수 있다.
또한, 상기 입력 다이오드는 PN 접합 또는 쇼트키 접합으로 구성될 수 있으며, 상기 입력 게이트는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들이 상기 전기장에 노출되기 전, 초기화 정보가 전하의 형태로 상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들에 저장되도록 상기 입력 회로를 제어할 수 있다.
또한, 상기 제어부는 입력 회로를 통하여 입력된 전하가 상기 제1 MOS 커패시터로 이동되도록 상기 입력회로와 상기 제1 MOS 커패시터 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어할 수 있다.
또한, 상기 제어부는 입력 회로를 통하여 입력된 전하가 상기 제2 MOS 커패시터들 중 어느 하나로 이동되도록 상기 입력회로와 상기 어느 하나의 제2 MOS 커패시터 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어할 수 있다.
또한, 상기 입력 회로는 상기 입력 회로를 통하여 입력된 전하를 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동시키기 전, 입력된 저하를 임시로 저장하는 입력 레지스터를 더 포함할 수 있으며, 이 때, 상기 입력 레지스터는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 입력 회로를 통하여 입력된 전하가 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동되기 전, 상기 입력 레지스터에 저장되도록 상기 입력 회로 및 입력 레지스터에 인가되는 게이트 전압을 순차적으로 제어할 수 있다.
또한, 상기 제어부는 상기 입력 레지스터에 저장된 전하가 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동되도록 상기 입력 레지스터 및 상기 MOS 커패시터들에 인가되는 게이트 전압을 순차적으로 제어할 수 있다.
한편, 상기 전기장 측정 장치는 상기 MOS 커패시터들에 저장된 전하를 출력하는 출력 회로를 더 포함할 수 있다.
이 때, 상기 출력 회로는 상기 MOS 커패시터들에 저장된 전하를 전기적 신호로 변환하는 출력 다이오드 및 상기 MOS 커패시터로부터 상기 출력 다이오드로 전하의 이동을 제어하는 출력 게이트를 포함할 수 있다.
또한, 상기 출력 다이오드는 PN 접합 또는 쇼트키 접합으로 구성될 수 있으며, 상기 출력 게이트는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 MOS 커패시터가 상기 전기장에 노출된 후 상기 MOS 커패시터에 저장된 전하가 전기적 신호로 출력되도록 상기 출력 회로를 제어할 수 있다.
또한, 상기 제어부는 상기 제1 MOS 커패시터에 저장된 전하가 출력 회로로 이동되도록, 상기 제1 MOS 커패시터와 상기 출력 회로 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어할 수 있다.
또한, 상기 제어부는 상기 제1 MOS 커패시터에 저장된 전하가 출력 회로로 이동되도록, 상기 적어도 하나의 제2 MOS 커패시터와 상기 출력 회로 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어할 수 있다.
또한, 상기 출력 회로는 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 적어도 하나에 저장된 전하가 상기 출력 회로를 통하여 출력되기 전, 출력될 전하를 임시로 저장하는 적어도 하나의 출력 레지스터를 더 포함할 수 있으며, 이 때, 상기 출력 레지스터는 MOS 커패시터의 형태로 구성될 수 있다.
또한, 상기 제어부는 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 적어도 하나에 저장된 전하가 상기 출력 회로로 이동되기 전, 상기 출력 레지스터에 저장되도록 상기 MOS 커패시터들 및 상기 출력 레지스터에 인가되는 게이트 전압을 순차적으로 제어할 수 있다.
또한, 상기 제어부는 상기 출력 레지스터에 저장된 전하가 상기 출력 회로로 이동되도록 상기 출력 레지스터 및 상기 출력 회로에 인가되는 게이트 전압을 순차적으로 제어할 수 있다.
한편, 상기 측정부는 반도체 물질로 구성된 서브스트레이트, 상기 서브스트레이트 위에 적층된 절연체, 및 상기 절연체 위에 적층된 게이트 전극들을 포함할 수 있다.
이 때, 상기 게이트 전극들은 상기 절연체 위에 1차원적 또는 2차원적으로 배열될 수 있다.
또한, 상기 게이트 전극들 중 적어도 일부는 나머지 게이트 전극들과 상이한 형태를 가질 수 있다.
또한, 상기 게이트 전극들은 전기적으로 상기 제어부에 연결되며, 상기 제어부는 상기 게이트 전극들에 인가되는 게이트 전압들을 제어함으로써, 상기 서브스트레이트 표면에 분포되는 전기적 위치에너지를 제어할 수 있다.
또한, 상기 게이트 전극들 중 일부는 미리 정해진 수의 페이즈 회선들 중 어느 하나에 연결될 수 있으며, 상기 제어부는 동일한 페이즈 회선에 연결된 복수의 게이트 전극들에 동일한 게이트 전압을 동시에 인가할 수 있다.
다른 일 측에 따른 MOS 커패시터를 이용한 전기장 측정 방법은 전기장 측정 장치에 포함된 적어도 하나의 MOS 커패시터가 전기장에 노출되기 전, 상기 적어도 하나의 MOS 커패시터에 제1 정보를 저장함으로써 전기장 측정 장치를 초기화하는 단계, 상기 전기장을 측정하기 위하여, 상기 제1 정보가 저장된 상기 적어도 하나의 MOS 커패시터를 제어하는 단계, 상기 적어도 하나의 MOS 커패시터가 상기 전기장에 노출된 후, 상기 적어도 하나의 MOS 커패시터에 저장된 제2 정보를 수신하는 단계; 및 상기 제1 정보 및 상기 제2 정보에 기초하여 상기 전기장의 세기와 관련된 정보 및 상기 전기장의 방향과 관련된 정보 중 적어도 하나를 획득하는 단계를 포함할 수 있다.
이 때, 상기 제1 정보는 초기화 정보로, 예를 들어 상기 적어도 하나의 MOS 커패시터를 초기화하기 위하여 상기 적어도 하나의 MOS 커패시터에 저장되는 전하량을 포함할 수 있다.
또한, 상기 제2 정보는 상기 적어도 하나의 MOS 커패시터가 상기 전기장에 노출된 후, 상기 MOS 커패시터에 저장된 전하량을 포함할 수 있다.
또한, 상기 초기화하는 단계는 상기 적어도 하나의 MOS 커패시터에 저장되는 전하가 상기 전기장에 의하여 유출되거나, 상기 유출된 전하가 적어도 하나의 다른 MOS 커패시터에 유입되는 민감도를 고려하여 상기 제1 정보 및 상기 MOS 커패시터들에 인가될 게이트 전압을 결정할 수 있다.
또한, 상기 초기화하는 단계는 상기 적어도 하나의 MOS 커패시터가 전기장에 노출될 노출 시간, 및 상기 적어도 하나의 MOS 커패시터가 전기장에 노출될 노출 횟수를 설정하는 단계를 더 포함할 수 있다.
한편, 상기 측정하는 단계는 상기 초기화하는 단계에서 상기 MOS 커패시터들에 입력된 초기화 정보가 전기장에 의해 변경되도록 상기 MOS 커패시터들의 게이트 전압을 제어할 수 있다.
상기 전기장 측정 방법은 상기 초기화하는 단계에서 설정된 노출 시간 및 노출 횟수에 기초하여, 전기장 측정의 종료 조건이 만족되는지 여부를 판단하는 단계를 더 포함할 수 있다.
또한, 상기 판단하는 단계에서 상기 종료 조건이 만족된다고 판단되는 경우, 상기 MOS 커패시터에 저장된 정보가 변경되지 않도록 상기 MOS 커패시터들에 인가되는 게이트 전압을 제어할 수 있다.
한편, 상기 전기장 측정 장치는 상기 MOS 커패시터를 전기장으로부터 차폐시키는 차폐 장치를 더 포함할 수 있으며, 상기 판단하는 단계에서 상기 종료 조건이 만족된다고 판단되는 경우, 상기 MOS 커패시터가 전기장으로부터 차폐되도록 상기 차폐 장치를 제어할 수 있다.
또한, 상기 획득하는 단계는 상기 제1 정보, 상기 제2 정보, 및 상기 적어도 하나의 MOS 커패시터에 인가되는 게이트 전압에 기초하여, 상기 전기장의 세기를 계산하는 단계 및 상기 제1 정보 및 상기 제2 정보에 기초하여, 상기 전기장의 방향을 계산하는 단계 중 적어도 하나를 포함할 수 있다.
또한, 상기 전기장 측정 방법은 상기 초기화하는 단계에서 설정된 전기장 노출 횟수와 실제 노출 횟수를 비교하는 단계; 및 비교 결과 상기 실제 노출 횟수가 상기 설정된 노출 횟수에 미달된다고 판단되는 경우 상기 초기화하는 단계, 및 상기 제어하는 단계를 반복하여 수행하는 단계를 더 포함할 수 있다.
또 다른 일 측에 따른 전기장 측정 방법은 전기장에 노출되기 전 적어도 하나의 MOS 커패시터에 저장된 제1 정보를 수신하는 단계; 상기 전기장에 노출된 후, 상기 적어도 하나의 MOS 커패시터에 저장된 제2 정보를 수신하는 단계; 및 상기 제1 정보 및 상기 제2 정보에 기초하여, 상기 전기장의 세기와 관련된 정보 및 상기 전기장의 방향과 관련된 정보 중 적어도 하나를 획득하는 단계를 포함한다.
여기서, 상기 제1 정보는 상기 적어도 하나의 MOS 커패시터가 초기화된 후, 상기 적어도 하나의 MOS 커패시터에 저장된 전하량을 포함할 수 있다.
상기 전기장에 노출됨으로써 상기 적어도 하나의 MOS 커패시터에 저장된 전하 중 적어도 일부가 유출되고, 상기 제2 정보는 상기 전기장에 노출된 후 상기 적어도 하나의 MOS 커패시터에 남은 전하량을 포함할 수 있다.
상기 획득하는 단계는 상기 제1 정보, 상기 제2 정보, 및 상기 적어도 하나의 MOS 커패시터에 인가되는 게이트 전압에 기초하여, 상기 전기장의 세기를 계산하는 단계; 및 상기 제1 정보 및 상기 제2 정보에 기초하여, 상기 전기장의 방향을 계산하는 단계 중 적어도 하나를 포함할 수 있다.
도 1은 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치를 나타내는 블록도.
도 2a 내지 도 2c는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치에 포함된 측정부의 기본 구조를 나타내는 도면
도 3a 내지 도 3f는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치의 전기장 측정 원리를 설명하기 위한 도면
도 4a 내지 도 4b는 일 실시예에 따른 전기장 측정 장치의 측정부를 MOS 커패시터를 이용하여 구현하는 방법을 설명하기 위한 도면
도 5는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치의 입력 회로를 설명하기 위한 도면
도 6은 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치의 출력 회로를 설명하기 위한 도면
도 7은 일 실시예에 따른 전기장 측정장치에 포함된 제어부의 구성에 대해 설명하기 위한 도면
도 8a 내지 도 8b는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 방법을 나타내는 동작 흐름도
도 9a 내지 도 9e는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 방법에 포함되는 복수의 단계별 측정부의 전하량 변화 및 출력 전압의 형태를 설명하기 위한 도면
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치를 나타내는 블록도이다. 도 1을 참조하면, 일 실시예에 따른 전기장 측정 장치(100)는 측정부(110)와 제어부(120)를 포함한다.
측정부(110)는 적어도 하나의 MOS 커패시터를 포함할 수 있으며, 적어도 하나의 MOS 커패시터를 이용하여 정보를 저장한다. 여기서, 측정부(110)에 저장되는 정보는 MOS 커패시터에 저장되는 전하량을 포함하며, 이는 전자를 통해 나타나는 음전하, 정공을 통해 나타나는 양전하 및 이들의 조합일 수 있다.
또한, 측정부(110)는 제어부(120)로부터 전송되는 초기화 정보를 측정부(110)에 포함된 적어도 하나의 MOS 커패시터에 저장한다. 이를 위해, 전기장 측정 장치(100)는 제어부(120)로부터 전송되는 초기화 정보를 MOS 커패시터에 저장될 전하량으로 변환하기 위한 회로를 포함할 수 있다.
한편, 측정부(110)에 저장된 정보는 측정부(110)에 방사되는 전기장에 의하여 변경될 수 있다. 예를 들어, 측정부(110)에 포함된 적어도 하나의 MOS 커패시터에 저장된 전하는 전기장에 의해 유출될 수 있다. 또한, 전기장에 의하여 유출된 전하는 다른 적어도 하나의 MOS 커패시터에 유입될 수 있다. 이 때, MOS 커패시터에 저장된 전하가 전기장에 의해 유출되는 민감도는 MOS 커패시터에 인가되는 게이트 전압의 크기 및 MOS 커패시터에 저장된 전하량에 의존할 수 있다.
또한, 측정부(110)는 전기장에 노출된 후의 측정 결과를 제어부(120)에 전송한다. 이를 위해, 전기장 측정 장치(100)는 측정부(110)에 포함된 MOS 커패시터에 저장된 전하량을 전압 또는 전류와 같은 전기적 신호로 변환하기 위한 회로를 포함할 수 있다.
일 실시예에 따른 전기장 측정 장치(100)는 측정부(110)가 전기장에 노출되기 전 측정부(110)에 입력한 초기화 정보와 측정부(110)가 전기장에 노출된 후 측정부(110)로부터 출력된 측정 결과를 비교함으로써, 전기장의 세기 및 방향을 측정할 수 있다.
일 실시예에 따른 전기장 측정 장치(100)는 MOS 커패시터에 저장된 전하량의 변화만을 이용해 전기장의 세기 및 방향을 측정하기 때문에 전기장의 형태에 상관없이 전기장의 종합적인 영향을 측정할 수 있다. 예를 들어, 전기장 측정 장치(100)는 정전하에 의한 정전기장과 전자기파에 의해 형성되는 시변 전자계에 의한 전하의 유입/유출 효과를 모두 측정할 수 있다. 특히 시변 전자계의 경우에 있어서, 일 실시예에 따른 전기장 측정 장치(100)는 안테나의 물리적 특성에 의해 측정 가능한 주파수 대역이 결정되는 일반적인 전기장 측정 장치와는 달리, 모든 주파수 대역에서 발생하는 전기장의 분포를 MOS 커패시터의 전하량 변화만으로 판단할 수 있다.
한편, 제어부(120)는 전기장 측정을 위하여 측정부(110)를 제어할 수 있다. 제어부(120)는 외부로부터 입력 받은 이네이블(enable) 신호에 따라 측정부(110)가 전기장을 측정하거나 측정하지 않도록 제어할 수 있으며, 외부로부터 VDD와 VSS를 입력 받아 측정부(110)에 포함된 적어도 하나의 MOS 커패시터에 인가될 게이트(gate) 전압을 생성할 수 있다. 또한, 제어부(120)는 외부로부터 입력되는 I/O 신호를 이용하여 측정부(110)에 전송될 제어 신호 및 초기화 정보를 생성할 수 있으며, 측정부(110)로부터 출력된 측정 결과를 I/O 신호를 통해 외부로 출력할 수 있다.
도 2a 내지 도 2c는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치에 포함된 측정부의 기본 구조를 나타내는 도면이다.
도 2a는 일 실시예에 따른 단일 MOS 커패시터를 이용한 전기장 측정 장치의 측정부(200)를 설명하기 위한 도면이다. 도 2a를 참조하면, 단일 MOS 커패시터를 이용한 전기장 측정 장치의 측정부(200)는 반도체 물질로 이루어진 서브스트레이트(209)상에 배치된 MOS 커패시터(201)로 구성되며, 이 때 MOS 커패시터(201)에 초기화 정보를 입력하기 위한 입력 회로(202)와 전기장에 노출된 후 측정 결과를 출력하기 위한 출력 회로(203)를 포함할 수 있다.
일 실시예에 따른 측정부(200)의 서브스트레이트(209)는 일반적으로 실리콘(silicon)을 이용하여 구성되며, 갈륨 비소(gallium-arsenide), 또는 게르마늄(germanium)과 같은 반도체 물질 역시 서브스트레이트 구성에 사용될 수 있다. 또한 서브스트레이트(209)는 전자를 다수 캐리어(majority carrier)로 이용하는 N형 반도체이거나, 정공을 다수 캐리어로 이용하는 P형 반도체, 또는 이들의 조합일 수 있다. 일반적으로 서브스트레이트는 P형 반도체로 제작되므로, 후술할 측정부(200)에 대한 설명은 P형 반도체로 제작된 서브스트레이트를 예로 설명할 것이다. 그러나, 다른 실시예에 따른 측정부의 경우 N형 반도체로 제작된 서브스트레이트를 이용하거나, P형 반도체 내에 N형 반도체를 조합하여 구현될 수 있으며, 이러한 경우에도 위의 실시예에 적용된 물리적 구조와 측정 원리를 그대로 적용할 수 있다.
MOS 커패시터(201)는 전술한 서브스트레이트(209) 위에 적층된 실리콘 산화물(silicon oxide)(211)과 게이트 전극(gate electrode)(210)으로 구성된다. 게이트 전극 (210)은 알루미늄이나 텅스텐과 같은 금속 물질이나 고농도로 이온 주입된 다결정 실리콘(polysilicon) 등의 물질로 이루어질 수 있으며, 실리콘 산화물은 비슷한 물리적 특성을 지닌 질화 규소(silicon nitride) 등의 절연체로 대체 가능하다. MOS 커패시터(201)는 게이트 전극(210)에 인가된 게이트 전압을 이용하여 서브스트레이트(209) 영역에 전하를 저장한다. 게이트 전압에 의해 게이트 전극(210) 방향으로 이동한 전하는 서브스트레이트(209) 표면에 적층된 실리콘 산화물(211)에 의해 더 이상 이동하지 못하고 서브스트레이트(209) 표면에 갇히게 된다. 이 때, MOS 커패시터(201)에 저장 가능한 최대 전하량은 게이트 전극(210)에 인가되는 게이트 전압의 크기에 비례하며, MOS 커패시터(201)에 저장되는 전하의 종류는 서브스트레이트(209)를 구성하는 반도체 물질의 종류와 게이트 전극(210)에 인가되는 전압의 극성에 따라 전자 또는 정공이 될 수 있다.
일 실시예에 따른 측정부(200)의 경우 P형 반도체를 서브스트레이트(209)로 사용함을 가정하여 설명되며, 이 경우 MOS 커패시터에 저장하는 전하량은 음전하, 즉 전자의 개수에 의해 결정된다. 따라서, 후술할 MOS 커패시터에 저장되는 전하는 MOS 커패시터에 저장되는 전자와 같은 의미를 지닌다. 한편, 다른 실시예에 따른 N형 반도체 물질을 서브스트레이트로 사용하는 측정부의 경우, MOS 커패시터에 저장되는 전하량은 양전하, 즉 정공의 개수에 의해 결정된다.
일 실시예에 따른 전기장 측정 장치는 MOS 커패시터(201)에 저장된 전하량의 변화를 이용하여 전기장의 세기를 측정할 수 있다. 도 2a를 참고하면, 단일 MOS 커패시터(201) 를 이용한 전기장 측정 장치는 MOS 커패시터(201)의 게이트 전극(210)에 인가되는 게이트 전압을 이용하여 MOS 커패시터(201)의 서브스트레이트(209) 영역에 전자를 저장할 수 있는 한편, 외부로부터 방사되는 전기장에 의한 전자의 유입/유출을 가능하게 할 수 있다. 예를 들어, MOS 커패시터(201)에 10V의 게이트 전압이 인가되면 MOS 커패시터(201) 아래의 전기적 위치 에너지가 감소하여 서브스트레이트(209) 내의 전기적 위치 에너지의 분포가 변화한다. 이와 같이 전기적 위치 에너지가 낮아진 영역은 전하를 저장하는 데에 사용될 수 있다. 만약, MOS 커패시터(201)에 미리 입력된 전하가 존재한다고 가정하면, 전기장에 의해 MOS 커패시터(201)에 저장된 전하의 일부가 유출될 수 있다. 이 때, MOS 커패시터(201)에서 유출되는 전하량은 전기장의 세기에 의존한다. 이와 같이, MOS 커패시터(201)의 전하량 변화로부터 전기장의 세기를 측정할 수 있다.
입력 회로(202)는 입력된 전기적 신호를 MOS 커패시터(201)에 저장할 수 있도록 전하의 형태로 변환하는 회로이다. 입력 회로(201)는 적어도 하나의 입력 다이오드(input diode)(204)와 적어도 하나의 입력 게이트(input gate)(205)를 포함할 수 있다. 도 2a에서 입력 회로(202)의 입력 다이오드(204)는 PN 접합(212)으로 이루어지며, MOS 커패시터(201)에 전자를 공급하는 역할을 한다. 여기서 PN 접합(212)은 P형 반도체 물질로 구성된 서브스트레이트(209) 위에 N형 반도체(213)를 접합한 형태를 말한다.
입력 게이트(205)는 MOS 커패시터의 형태로 구성되며, 입력 다이오드(204)를 통해 MOS 커패시터(201)에 공급되는 전자의 양을 제어하는 역할을 한다. 입력 회로의 자세한 구성 및 동작 원리에 대한 설명은 도 5를 참조하여 후술한다.
출력 회로(203)는 MOS 커패시터(201)에 저장된 전하를 전기적 신호로 변환하는 회로이다. 출력 회로(203)는 출력 다이오드(output diode)(207)와 출력 게이트(output gate)(206)를 포함할 수 있으며, 출력 다이오드(207)로부터의 출력 신호를 증폭하기 위한 증폭 회로(208)를 포함할 수 있다. 출력 다이오드(207)는 입력 다이오드(204)와 마찬가지로 PN 접합(212)으로 이루어지며, MOS 커패시터(201)에 저장된 전자를 전압 등의 전기적 신호로 출력하는 역할을 한다. 출력 게이트(206)는 입력 게이트(204)와 마찬가지로 MOS 커패시터의 형태로 구성되며, MOS 커패시터(201)에서 출력 다이오드(207)로의 전자의 이동을 제어하는 역할을 한다. 출력 회로의 자세한 구성 및 동작 원리에 대한 설명은 도 6을 참조하여 후술한다.
한편, 다른 실시예에 따른 전기장 측정 장치는 N형 반도체 물질을 서브스트레이트로 사용하여 측정부를 구성할 수 있다. 이 경우 PN 접합은 서브스트레이트에 접합된 P형 반도체 물질로 구성되며, 외부로부터 측정부에 포함된 MOS 커패시터에 정공을 공급하거나, 측정부에 포함된 MOS 커패시터에 저장된 정공을 외부로 출력하는 역할로 사용된다.
또한, 다른 실시예에 따른 전기장 측정 장치의 입력 회로(202) 및 출력 회로(203)는 입력 다이오드(204) 및 출력 다이오드(207)를 PN 접합(212) 대신 쇼트키 접합(Schottky junction)이라 불리는 금속-반도체(metal-semiconductor) 접합으로 구성할 수 있다. 이 경우에도 입력 회로(203) 및 출력 회로(204)의 구성 및 동작 원리는 PN 접합(212)을 이용한 전기장 측정 장치와 동일하게 유지된다. 따라서, 이후의 내용에서 PN 접합으로 서술된 부분을 모두 쇼트키 접합으로 대체하더라도 PN 접합을 이용한 것과 동일한 결과를 얻을 수 있다.
또한, 입력 회로(202)와 출력 회로(203)는 PN 접합과 MOS 커패시터라는 구조를 공히 사용하므로 두 회로를 통합하여 하나의 입출력 회로로 구성할 수 있다. 이 경우에도 입력 회로(203) 및 출력 회로(204)의 동작 원리 및 이를 이용한 전기장 측정 방법은 동일하게 유지된다.
도 2b는 일 실시예에 따른 복수의 MOS 커패시터를 이용한 전기장 측정 장치의 측정부(220)를 설명하기 위한 도면이다. 도 2b를 참조하면, 일 실시예에 따른 1차원상에서 전기장의 세기와 방향을 측정하는 측정 장치의 측정부(220)는 반도체 물질로 이루어진 서브스트레이트상에 배치된 적어도 하나의 MOS 커패시터로 구성된 검출 영역(221)을 포함하며, 검출 영역(221) 내에 포함된 적어도 하나의 MOS 커패시터에 전하를 입력하기 위한 입력 회로(222)와 출력 회로(223)를 포함할 수 있다.
일 실시예에 따른 측정부(220)의 검출 영역(221)은 적어도 하나 이상의 MOS 커패시터를 서브스트레이트상에 배치하여 구성된다. 도 2b를 참고하면, 일 실시예에 따른 측정부(220)의 검출 영역(221)은 MOS 커패시터 A로부터 MOS 커패시터 I까지 9개의 MOS 커패시터들을 일렬로 배치하여 전기장의 세기와 방향을 1차원상에서 측정할 수 있도록 구성된다. 이렇게 1차원적으로 배치된 MOS 커패시터들에 게이트 전압을 인가하면 서브스트레이트 표면에서 전기적 위치 에너지의 분포가 변화하는데, 이를 이용하여 MOS 커패시터에 전자를 저장할 수 있는 한편, 외부로부터 방사되는 전기장에 의한 전자의 유입/유출을 가능하게 할 수 있다. 이 때, 검출 영역(221)의 MOS 커패시터에 게이트 전압을 인가하는 회로는 각각의 MOS 커패시터에 개별적으로 게이트 전압을 인가할 수 있도록 설계되거나, 또는 복수의 MOS 커패시터에 동시에 게이트 전압이 인가되도록 설계될 수 있다.
도 2b를 참고하면, 측정부(220)의 검출 영역(221)에 포함된 복수의 MOS 커패시터는 각각 3개의 페이즈 회선(230) 중 어느 하나에 연결될 수 있으며, 이들 페이즈 회선(230)에 인가된 전압은 페이즈 회선(230)을 공유하는 복수의 MOS 커패시터들에 동시에 인가된다. 예를 들어, Φ2 회선에 10V의 전압이 인가되면 Φ2에 연결된 MOS 커패시터 B(232), MOS 커패시터 E(231) 및 MOS 커패시터 H(233)에 10V의 게이트 전압이 인가된다. 이에 따라 서브스트레이트 내의 전기적 위치 에너지의 분포가 변경된다. 이 중, MOS 커패시터 E(231)에 미리 입력된 전하가 존재한다고 가정하면, 검출 영역(221)에 방사되는 전기장에 의해 MOS 커패시터 E(231)에 저장된 전하의 일부가 유출된다. 유출된 전하는 MOS 커패시터 B(232) 또는 MOS 커패시터 H(233)로 유입될 수 있다. 이 때, MOS 커패시터 E(231)에서 유출되는 전하량은 검출 영역(221) 내의 MOS 커패시터 E(231)가 차지하는 위치에서 전기장의 세기에 의존하며, 유출된 전자가 유입되는 MOS 커패시터의 방향은 마찬가지로 검출 영역(221)에서 MOS 커패시터 E(231)가 차지하는 위치에서의 전기장의 방향에 의존한다. 이와 같이, 검출 영역(221) 내 MOS 커패시터들의 전하량 변화로부터 전기장의 세기 및 방향을 측정할 수 있다.
한편, 일 실시예에 따른 1차원상에서 전기장을 측정하는 전기장 측정 장치는 도 2a를 통해 설명한 단일 MOS 커패시터로 구성된 전기장 측정 장치와 마찬가지로 MOS 커패시터들에 전하를 공급하기 위한 입력 회로(222) 및 출력 회로(223)를 포함할 수 있다. 1차원상에서 전기장을 측정하는 전기장 측정 장치의 입력 회로(222)는 단일 MOS 커패시터를 이용한 전기장 측정 장치의 입력 회로(202)와 마찬가지로 입력 다이오드(224) 및 입력 게이트(225)를 포함할 수 있다. 또한, 1차원상에서 전기장을 측정하는 전기장 측정 장치의 출력 회로(223)는 단일 MOS 커패시터를 이용한 전기장 측정 장치의 출력 회로(203)와 마찬가지로 출력 다이오드(228) 및 출력 게이트(227)를 포함할 수 있다. 입력 회로 및 출력 회로의 자세한 구성 및 동작 원리에 대한 설명은 도 5 내지 도 6을 참조하여 후술한다.
도 2c는 일 실시예에 따른 2차원상에서 전기장의 세기와 방향을 측정하기 위한 전기장 측정 장치의 측정부의 기본 구조를 설명하기 위한 도면이다. 도 2c를 참고하면, 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정 장치의 측정부(240)는 1차원상에서 전기장의 세기와 방향을 측정하는 측정부(220)와 마찬가지로 2차원상에 배치된 복수의 MOS 커패시터들을 포함하며, MOS 커패시터들에 인가되는 게이트 전압을 통해 서브스트레이트 표면의 전기적 위치 에너지 분포를 변화시킨다. 이를 이용하여 MOS 커패시터에 전자를 저장하는 한편, 외부로부터 방사되는 전기장에 의한 전자의 유입/유출을 가능하게 할 수 있다.
또한, 2차원상의 전기장을 측정하는 전기장 측정 장치는 검출 영역(245) 내의 MOS 커패시터들에 전하를 입력하고 출력하기 위한 입력 회로(241) 및 출력 회로(246)를 포함할 수 있다. 2차원상에서 전기장을 측정하는 측정부(240)의 입력 회로(221)는 1차원상에서 전기장을 측정하는 측정부(220)의 입력 회로(222)와 마찬가지로 입력 다이오드(242) 및 입력 게이트(243)를 포함할 수 있으며, 검출 영역(245)을 구성하는 복수의 MOS 커패시터에 입력될 초기화 정보를 임시로 저장하는 입력 레지스터(244)를 포함할 수 있다. 이 때, 입력 레지스터(244)는 복수의 MOS 커패시터를 포함하며, 연속적으로 입력되는 초기화 정보를 전하량의 형태로 저장하였다가 이를 검출 영역(245)으로 전송한다.
또한, 2차원상에서 전기장을 측정하는 측정부(240)의 출력 회로(246)는 1차원상에서 전기장을 측정하는 측정부(220)의 출력 회로(223)와 마찬가지로 출력 다이오드(247), 출력 게이트(248) 및 증폭 회로(249)를 포함할 수 있으며, 검출 영역(245)을 구성하는 복수의 MOS 커패시터로부터 출력되는 측정 결과를 임시로 저장하는 출력 레지스터(250)를 포함할 수 있다. 이 때, 출력 레지스터(250)는 복수의 MOS 커패시터를 포함하며, 연속적으로 출력되는 측정 결과를 전하량의 형태로 저장하며, 저장된 전하는 출력 다이오드(247)와 증폭 회로(249)를 거쳐 외부로 출력한다.
도 3a 내지 도 3f는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치의 전기장 측정 원리를 설명하기 위한 도면이다.
도 3a는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치에 포함된 적어도 하나의 MOS 커패시터의 동작 원리를 설명하기 위한 도면이다.
도 (300)과 같이 MOS 커패시터의 게이트 전극에 양(+)의 전압이 인가되면 서브스트레이트상의 정공은 게이트 전극으로부터 반대편으로 이동한다. 또한, 이상적인 P형 반도체 내에는 자유전자가 존재하지 않으므로 양(+)의 전압에 의해 끌려오는 전자는 존재하지 않을 것이다. 따라서, 게이트 전극 주변과 인접한 서브스트레이트 영역에는 정공과 전자가 존재하지 않는 공핍 영역(depletion region)(306)이 형성된다.
한편, 도 (300)에서와 같이 MOS 커패시터에 인가된 게이트 전압은 서브스트레이트 표면의 전기적 위치에너지 분포를 도 (301)과 같이 변화시킨다. 여기서 위치에너지란 임의의 물체를 끌어당기는 힘에 대한 상대적인 위치를 말하며, 끌어당기는 힘이 강할수록 위치에너지는 낮아진다. MOS 커패시터에서 전자를 끌어당기는 힘은 게이트 전압에 의한 전기력이며, 게이트 전압이 높아질수록 전기력은 커지게 된다. 따라서 게이트 전압이 높아질수록 전기적 위치에너지는 낮아지는데, 다른 서브스트레이트 영역의 위치에너지 관점에서 볼 때, MOS 커패시터의 게이트 전압에 의해 전기적 위치에너지가 낮아진 서브스트레이트 영역은 일종의 웅덩이와 같은 형태를 갖게 된다. 이와 같이, 다른 영역에 비해 상대적으로 낮은 위치 에너지를 지닌 영역을 포텐셜 우물(potential well)(307)이라고 한다.
일반적으로 높은 에너지 상태에 있는 물체 또는 물질은 낮은 에너지 상태로 이동하려는 성질이 있다. 마찬가지로, 높은 에너지 상태에 있는 포텐셜 우물 밖의 전자는 낮은 에너지 상태인 포텐셜 우물 안으로 이동하려고 할 것이고, 반대로 낮은 에너지 상태인 포텐셜 우물 안의 전자는 포텐셜 우물 밖의 에너지 상태가 되기 위한 여분의 에너지를 얻지 못하는 한, 포텐셜 우물 밖으로 이동할 수 없다.
한편, 포텐셜 우물(307)은 주위의 높은 위치에너지를 가진 영역으로 둘러 쌓여있다고 볼 수 있으며, 이를 개념적으로 포텐셜 벽(potential wall)(308)이라 할 수 있다. 이 때, 포텐셜 벽(308)의 높이는 포텐셜 우물(307)의 깊이와 동일하며, 포텐셜 우물의 위치에너지와 포텐셜 우물 밖의 위치에너지의 차이와 같다. 따라서 낮은 에너지 상태인 포텐셜 우물 안의 전자가 포텐셜 우물 밖으로 이동하기 위해서 가져야 하는 에너지의 크기는 포텐셜 벽(potential wall)의 높이와 같다.
도 (300)에서와 같이 양(+)의 게이트 전압 VG를 통해 MOS 커패시터에 저장할 수 있는 최대 전하량은 Qmax = COXVG (COX: MOS 커패시터의 커패시턴스)로 나타낼 수 있으며, 이 때 저장된 전하가 가지는 에너지는 Emax = QmaxVG와 같다. 따라서 포텐셜 우물의 깊이는 Wwell = QmaxVG이라 할 수 있다. 한편, 도 (300)에서는 MOS 커패시터 내 저장된 자유전자는 존재하지 않으므로 도 (301)의 포텐셜 우물은 비어있는 상태가 된다. 이 때의 포텐셜 벽의 높이는 포텐셜 우물의 깊이와 동일한 hwall = QmaxVG이다. 이와 같은 상태에서, 만약 서브스트레이트 영역에 자유전자가 존재할 경우 게이트 전압에 의해 형성된 빈 포텐셜 우물(307)에 쉽게 저장될 수 있다.
한편, 도 (302)와 같이 공핍 영역(309)에 자유 전자가 유입되는 경우, 이 전자들은 양(+)의 게이트 전압에 의해 서브스트레이트 표면에 끌려온다. 이 때, 게이트 전극 아래의 서브스트레이트 영역은 정공에 의한 양전하를 띄는 다른 서브스트레이트 영역과 달리 전자에 의한 음전하를 띄게 되며, 따라서 이러한 영역을 반전층(inversion layer)(310)이라 부른다. 형성된 반전층에 모인 음전하가 게이트 전압을 상쇄하므로 공핍 영역(309)의 깊이는 도 (300)의 반전층이 존재하기 전의 공핍 영역(306)의 깊이보다 얕아진다.
도 (303)은 도 (302)와 같이 공핍 영역(309) 내에 반전층(310)이 형성된 MOS 커패시터의 전기적 위치 에너지 분포를 설명하기 위한 도면이다. 도 (302)에서 반전층(310)을 형성한 전하량(311)을 Q1이라고 하면, 포텐셜 벽의 높이는 반전층의 전하량에 의한 에너지 Q1VG 만큼 낮아진 hwall = (Qmax - Q1)VG가 된다. 따라서 포텐셜 우물에 저장된 전자(311)가 hwall보다 더 큰 에너지를 얻게 되면 포텐셜 벽을 넘어 포텐셜 우물로부터 유출될 수 있다. 예를 들어, 도 (302)의 MOS 커패시터에 E의 크기를 가진 전기장이 인가되면, 전기장에 의한 전기력의 작용에 의해 MOS 커패시터에 저장된 전자의 운동 에너지가 증가한다. 이 때, 증가하는 운동 에너지의 크기가 포텐셜 벽의 높이인 (Qmax - Q1)VG 이상으로 증가하는 경우, MOS 커패시터에 저장된 전자의 일부가 포텐셜 우물 밖으로 유출될 수 있다.
도 (304)는 도 (302)와 같이 형성된 반전층(310)에 더 많은 자유 전자의 유입에 따른 반전층(313)과 공핍 영역(312)의 변화를 설명하기 위한 도면이다. 도 (304)에서 공핍 영역(312) 내에 형성된 반전층(313)은 도 (302)에서 형성된 반전층(310)보다 더 많은 전자가 모여 있으므로 더 큰 음전하를 띄게 된다. 더 큰 음전하는 더 큰 게이트 전압의 상쇄를 일으키므로, 공핍 영역(312)의 깊이는 도 (302)에서의 공핍 영역(309)의 깊이보다 더욱 얕아진다. 한편, 이 상태를 도 (305)와 같이 포텐셜 우물에 다수의 전하 Q2(314)가 유입된 상태로 표현할 수 있다. MOS 커패시터의 전하량 Q2가 최대 전하량 Qmax에 가까워지면 포텐셜 벽의 높이는 현저히 낮아지며, MOS 커패시터에 저장된 전하를 속박하는 힘은 매우 약해진다. 따라서, 얕은 깊이의 포텐셜 우물에 저장된 전하는 약한 힘만으로도 쉽게 유출될 수 있다.
이와 같이, MOS 커패시터에 인가되는 게이트 전압에 의한 공핍 영역의 형성과 유입되는 전자에 의한 반전층 형성, MOS 커패시터의 전하량에 따른 전자의 유입/유출 민감도 변화와 같은 특성들은 포텐셜 우물이라는 물리적 개념을 통해 설명 가능하다. 일 실시예에 따른 전기장 측정장치는 이러한 특성들을 이용, 서브스트레이트 표면에 포텐셜 우물을 적절하게 배치하고, 이러한 포텐셜 우물에 저장된 전하량을 조절함으로써 전기장 측정장치에 방사되는 전기장의 세기와 방향을 측정할 수 있다. 이 때, 임의의 형태로 배치되는 포텐셜 우물의 형성을 위한 복수의 MOS 커패시터의 배치는 게이트 전극의 물리적 형상, 복수의 MOS 커패시터 각각에 인가되는 게이트 전압의 크기 및, 도 4a를 통해 후술할 전하 전송(charge transfer) 동작을 위한 게이트 전압 제어 방법 등의 차이에 따라 서로 다를 수 있으므로, 우선적으로 전기장의 세기 및 방향 측정을 위한 포텐셜 우물의 배치와 측정 방법을 도 3b 내지 도 3f를 통해 설명한 후, 서브스트레이트 내 포텐셜 우물의 배치를 위한 MOS 커패시터의 배열 방법을 도 4a 내지 도 4b를 통해 설명한다.
도 3b는 1차원상에서 전기장의 세기와 방향을 측정하기 위한 포텐셜 우물의 배치를 설명하기 위한 도면이다. 일 실시예에 따른 전기장 측정 장치의 측정부는 일렬로 배치한 포텐셜 우물과 여기에 주입되는 전하를 이용하여 1차원상의 전기장의 세기와 방향을 측정할 수 있다. 예를 들어, 일 실시예에 따른 전기장 측정 장치의 측정부는 도 (320)과 같이 세 개의 포텐셜 우물로 구성될 수 있다. 각각의 포텐셜 우물은 게이트 전압 V0에 의해 형성됨을 가정하면, 포텐셜 우물의 깊이는 QmaxV0로 모두 동일하다. 측정부 중앙에 위치한 포텐셜 우물 2(322)에 초기화 전하량인 Q0이 입력 회로를 통해 입력됨을 가정하면, 포텐셜 우물 2(322)에서 포텐셜 벽의 높이는 (Qmax - Q0)V0가 된다. 한편 도 3a를 통해 전술한 바와 같이, 포텐셜 벽의 높이는 전하 유출의 민감도를 결정하므로, V0 및 Q0의 크기는 전기장에 대한 민감도를 고려하여 설정될 수 있다.
포텐셜 우물 2(322)를 중심으로 서로 대칭되는 위치에 포텐셜 우물 1(321)과 포텐셜 우물 3(323)이 배치된다. 이 때, 도 (324)와 같이 -x 방향으로 인가되는 전기장이 (Qmax - Q0)V0 이상의 에너지를 공급하는 경우, 포텐셜 우물 2(322)에 저장된 전자는 포텐셜 우물 2(322)로부터 유출되어 전기장의 반대 방향인 +x 방향으로 이동하게 되며, 이들 전체 또는 일부는 낮은 전기적 위치에너지를 지닌 포텐셜 우물 3(323)에 저장될 수 있다. 이 때, 유출된 전하량을 △Q라고 하면, 전기장에 노출된 후 포텐셜 우물 2(322)의 전하량은 (Q0 - △Q)가 되며, 유출된 전하가 모두 포텐셜 우물 3(323)에 유입됨을 가정하면 포텐셜 우물 3(323)의 전하량은 △Q가 된다. 이 때, △Q의 크기는 전기장에 의해 전달된 에너지의 크기에 비례하므로 전기장의 세기는 △Q로부터 계산해낼 수 있다. 또한 유출된 전하의 이동 방향은 전기장의 반대 방향이므로, 전기장의 방향은 포텐셜 우물 2(322)로부터 포텐셜 우물 3(323)의 반대 방향인 -x 방향이 된다.
한편, 전기장 측정 장치가 매우 강한 전기장에 노출될 경우, 포텐셜 우물 2(322)로부터 유출되어 포텐셜 우물 1(321) 또는 포텐셜 우물 3(323)에 유입된 전자가 동일한 원리로 포텐셜 우물 1(321) 또는 포텐셜 우물 3(323)으로부터 다시 유출될 수 있으며, 이로 인해 정확한 전기장의 세기와 방향의 측정이 어려울 수 있다. 도 3c를 참고하면, 이와 같은 유입된 전자의 재유출 현상을 막기 위해 도 (325)와 같이 도 (320)에서 설명한 포텐셜 우물의 배치에 추가로 하나 이상의 빈 포텐셜 우물을 (328)과 같이 좌우 양쪽에 배치하여 중앙의 포텐셜 우물(326) 주위의 빈 포텐셜 우물(327)에 유입된 전자가 다시 유출될 때 이를 외곽의 포텐셜 우물(328)이 다시 유입할 수 있도록 측정부를 구성할 수 있다.
보다 근본적으로, 빈 포텐셜 우물에 유입된 전자의 재유출 현상은 빈 포텐셜 우물의 전자를 속박하는 힘이 유입된 전자를 속박하기에 충분히 강하지 못하기 때문에 발생한다. 따라서, 도 (329)와 같이 빈 포텐셜 우물(331)의 깊이를 더 깊게 설정함으로써 더욱 강하게 전자를 속박할 수 있다. 이 경우, 중앙의 포텐셜 우물(330)에 저장된 모든 전하가 빈 포텐셜 우물(331)에 옮겨간다 하더라도 여전히 전자의 이동을 막을 수준의 포텐셜 벽의 높이를 보장할 수 있다. 이와 같은 서로 다른 깊이의 포텐셜 우물의 형성은 도 3a를 통해 전술한 바와 같이 각각의 MOS 커패시터에 인가되는 게이트 전압을 조절함으로써 쉽게 구현할 수 있다.
도 3d는 전기장의 세기와 방향을 2차원상에서 측정하기 위한 포텐셜 우물의 배치를 설명하기 위한 도면이다. 일 실시예에 따른 전기장의 세기와 방향을 2차원상에서 측정하기 위한 전기장 측정 장치는 도 3b를 통해 전술한 1차원상에서 전기장의 세기와 방향을 측정하기 위한 포텐셜 우물의 배치를 병렬로 배열하는 방법으로 설계될 수 있다.
도 (332)를 참조하면, 일 실시예에 따른 전기장 측정 장치의 측정부 내에 9개의 포텐셜 우물이 도 (320)의 포텐셜 우물의 배치를 3열로 배열한 형태로 배치된다. 중앙의 포텐셜 우물(333)에는 도 3b를 통해 전술한 1차원상에서 전기장의 세기와 방향을 측정하는 포텐셜 우물의 배치 방법과 같이 전기장에 대한 민감도를 고려하여 적절한 전하량을 갖도록 초기 전하가 입력된다. 또한, 중앙의 포텐셜 우물(333)을 둘러 싼 주변의 포텐셜 우물들(334)은 1차원상의 전기장의 세기와 방향을 측정하는 포텐셜 우물의 배치 방법에서와 동일하게 중앙의 포텐셜 우물(333)로부터 유출되는 전자가 유입되도록 비어있는 상태로 설정된다.
일 실시예에 따른 전기장 측정 장치는 중앙의 포텐셜 우물(333)로부터 주변의 포텐셜 우물들(334)의 상대적인 위치 및 전기장에 노출된 후 각 포텐셜 우물의 전하량 변화를 이용하여 2차원상의 전기장의 세기 및 방향을 측정한다. 2차원상의 전기장의 세기와 방향을 측정하는 전기장 측정장치에서 중앙의 포텐셜 우물(333)로부터 주변 포텐셜 우물들(334)의 상대적인 위치는 직교 좌표계 상의 방향 벡터로 표현될 수 있으며, 주변 포텐셜 우물들(334)에 유입된 전하량은 벡터의 크기로 표현될 수 있다. 이를 이용하면, 각 포텐셜 우물들의 방향에 대한 전기장의 세기를 직교 좌표계 상의 벡터로 표현할 수 있으며, 이들 벡터들을 종합하면 전기장의 세기와 방향을 나타내는 하나의 벡터를 얻을 수 있다. 2차원상의 전기장의 세기와 방향을 측정하는 보다 자세한 방법은 도 3e를 통해 후술한다.
도 3e는 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부의 포텐셜 우물 배치를 이용하여 전기장의 세기와 방향을 측정하는 방법을 설명하는 도면이다.
도 (340)은 도 (332)를 통해 전술한 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부의 포텐셜 우물 배치를 나타내는 도면이다. 도 (340)의 포텐셜 우물들의 위치는 도 (341)과 같이 직교 좌표계 상의 좌표로 표현할 수 있다.
도 (342)는 전기장에 노출되기 전 각각의 포텐셜 우물에 저장된 전하량을 나타내는 도면이다. 전기장에 노출되기 전, 측정부의 중앙에 위치한 포텐셜 우물 E에 전기장 노출에 따른 민감도를 고려한 적절한 크기의 전하가 주입된다. 예를 들어, 도 (342)의 경우 포텐셜 우물 E에 10fC의 음전하가 주입된다. 또한, 포텐셜 우물 E를 제외한 다른 포텐셜 우물은 빈 포텐셜 우물로 설정된다. 이 상태에서 외부로부터 전기장이 방사되면 포텐셜 우물 E에 저장된 전하의 일부가 유출되어 다른 포텐셜 우물에 유입될 수 있으며, 이에 따라 측정부의 포텐셜 우물에 저장된 전하량의 분포가 달라질 수 있다. 예를 들어, 도 (343)과 같이 포텐셜 우물 E에 저장된 전하의 일부가 유출됨으로써 포텐셜 우물 E의 전하량이 감소하는 한편, 포텐셜 우물 E 로부터 유출된 전하가 포텐셜 우물 B, C, F에 유입됨으로써 이들 포텐셜 우물의 전하량이 증가하는 형태로 전하량의 분포가 달라질 수 있다.
측정부의 전하량 분포의 변화 및 포텐셜 우물의 상대적인 위치를 이용하면 중앙의 포텐셜 우물로부터 각 포텐셜 우물의 방향에 대한 전기장의 크기를 계산할 수 있으며, 이를 도 (344)와 같이 직교 좌표계 상에 벡터로 표현할 수 있다. 각각의 전기장 성분 벡터를
Figure PCTKR2015007103-appb-I000001
라 하면, 이들을 모두 더한
Figure PCTKR2015007103-appb-I000002
가 측정부에 방사된 전기장의 세기와 방향을 나타내는 벡터임을 알 수 있다. 이와 같은 방법으로 일 실시예에 따른 전기장 측정 장치는 2차원상의 전기장의 세기와 방향을 측정할 수 있다.
도 3f는 2차원상에 분포한 전기장을 시각화하는 전기장 측정 장치의 측정부의 작동 방법을 설명하는 도면이다.
도 3b 내지 도 3e를 통해 전술한 1차원 또는 2차원상의 전기장을 측정하는 측정부는 2차원상에 분포한 전기장을 시각화하는 전기장 측정 장치의 측정부를 구현하기 위한 측정 단위로서 사용 가능하다. 또한, 복수의 전기장 측정 단위를 공간상에 배치하면, 각각의 측정 단위가 배치된 위치에서 전기장의 세기와 방향에 대한 정보를 얻을 수 있으며, 이를 종합하면 2차원 공간 안에서 전기장이 분포한 형태를 시각화할 수 있다.
도 3f를 참고하면, 일 실시예에 따른 전기장 측정 장치의 측정부(345)는 도 3d 내지 도 3e를 통해 전술한 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정 장치의 측정부를 측정 단위로 사용한다. 이 때, 전기장 측정 장치의 측정부(345)를 구성하는 측정 단위(346)들은 각각의 위치에서 전기장의 세기와 방향을 측정한다. 예를 들면, 일 실시예에 따른 측정부(345)가 양전하(347)에 의한 정전기장에 노출되면, 측정부(345) 내의 각 측정 단위(346)들은 각각의 위치에서 전기장의 세기와 방향을 측정한다. 각각의 측정 단위(346)들에서 측정된 결과를 종합하면 도 (348)과 같이 2차원상의 전기장의 분포를 시각화할 수 있다.
도 4a 내지 도 4b는 일 실시예에 따른 전기장 측정 장치의 측정부를 MOS 커패시터를 이용하여 구현하는 방법을 설명하기 위한 도면이다.
도 4a 내지 도 4b를 통해 전기장의 세기 및 방향 측정을 위한 포텐셜 우물의 배치를 MOS 커패시터를 이용하여 구현하는 방법 및 측정부의 MOS 커패시터들 사이에 이루어지는 전하 전송 동작에 대해 설명한다.
도 3b 내지 도 3f를 통해 서술한 1차원 또는 2차원상에 전기장 측정을 위한 포텐셜 우물의 배치는 1차원 또는 2차원 공간상에 배열된 복수의 MOS 커패시터들을 통해 구현될 수 있다. MOS 커패시터에 인가되는 게이트 전압은 서브스트레이트 표면의 전기적 위치에너지를 변화시키므로, 적절하게 배열된 MOS 커패시터들에 서로 다른 게이트 전압을 인가함으로써 도 3b 내지 도 3f를 통해 서술한 전기장 측정을 위한 포텐셜 우물의 배치를 구현할 수 있다. 이 때, 도 2a 내지 도 2b를 통해 전술한 바와 같이, MOS 커패시터의 배열을 통해 구성된 측정부의 입력 회로와 출력 회로는 측정부의 맨 처음과 맨 마지막에 위치하므로 임의의 MOS 커패시터에 직접 전하를 입력한다거나 임의의 MOS 커패시터로부터 직접 전하를 출력하는 동작을 수행하는 것은 불가능하다. 따라서, 측정부에 형성된 임의의 포텐셜 우물에 전하를 입력하거나 출력하기 위해서는 인접한 MOS 커패시터 간 전하를 순차적으로 이동시키는 전하 전송(charge transfer) 동작을 수행하여야 한다.
이와 같이, 일 실시예에 따른 전기장 측정 장치의 측정부는 복수의 MOS 커패시터에 인가되는 서로 다른 게이트 전압을 이용하여 포텐셜 우물의 배치를 구현할 수 있어야 하는 한편, 인접한 MOS 커패시터 간 전하 전송 동작을 수행할 수 있도록 구현되어야 한다. 이러한 일 실시예에 따른 전기장 측정 장치의 측정부는 전하결합소자(charge-coupled device; CCD)의 형태를 이용하여 구현될 수 있다.
도 4a를 참고하면, 도 3b를 통해 전술한 도 (320)과 같은 포텐셜 우물의 배치를 이용한 전기장 측정 장치는 3-페이즈(phase) 선형 전하결합소자의 형태를 이용하여 구현될 수 있다. 3-페이즈 선형 전하결합소자는 1차원상에 배열된 MOS 커패시터 및 3개의 페이즈 회선을 포함하며, 각각의 페이즈 회선에는 복수의 MOS 커패시터가 연결된다. 이 때, 전기장 측정을 위한 포텐셜 우물의 배치 및 MOS 커패시터 간 전하 전송 동작을 위한 게이트 전압은 각각의 페이즈 회선을 통해 인가된다.
도 (400)을 참조하면, 일 실시예에 따른 측정부는 9개의 MOS 커패시터를 포함하는 3-페이즈 전하결합소자로 설계될 수 있다. 각각의 MOS 커패시터는 순차적으로 페이즈 1(Φ1), 페이즈 2(Φ2) 및 페이즈 3(Φ3) 회선에 연결되어 있으므로, 이들 페이즈 회선(401)을 통해 MOS 커패시터에 게이트 전압을 인가할 수 있다. 도 (400)을 참조하면, Φ1 회선에는 MOS 커패시터 A, MOS 커패시터 D 및 MOS 커패시터 G가 연결되어 있으며 Φ2 회선에는 MOS 커패시터 B, MOS 커패시터 E 및 MOS 커패시터 H가 연결되어 있다. 또한, Φ3 회선에는 MOS 커패시터 C, MOS 커패시터 F 및 MOS 커패시터 I가 연결되어 있다. 이와 같이 측정부를 구성하는 MOS 커패시터들은 각각 정해진 페이즈 회선(401)에 연결되므로, 이들 페이즈 회선(401)을 통해 각각의 MOS 커패시터에 게이트 전압을 인가할 수 있다. 예를 들면, Φ1 회선에 전압을 인가하면 MOS 커패시터 A, MOS 커패시터 D 및 MOS 커패시터 G에 게이트 전압이 인가된다.
일 실시예에 따른 측정부는 페이즈 회선(401)에 인가되는 전압을 이용하여 전기장 측정을 위한 포텐셜 우물을 형성할 수 있다. 예를 들면, 도 (400)과 같이 Φ2 회선에 10V의 전압을 인가하고 Φ1 및 Φ3 회선을 0V로 설정하면 도 (320)과 동일한 형태의 포텐셜 우물이 서브스트레이트 표면에 형성된다.
도 (402)는 일 실시예에 따른 측정부에서 전하 전송 동작을 수행하는 방법을 시간 순서대로 나타낸 것이다. T1에서 Φ1 회선에 10V의 전압이 인가된다. 이에 따라 MOS 커패시터 A에 포텐셜 우물이 형성된다. 이 때, MOS 커패시터 A는 임의의 전하량을 저장하고 있음을 가정한다. T2에서 Φ1 회선과 함께 Φ2 회선에 10V가 인가되면 포텐셜 우물은 MOS 커패시터 A와 MOS 커패시터 B에 걸쳐 확장되며, MOS 커패시터 A에 저장된 전하의 일부가 MOS 커패시터 B에 옮겨진다. T3에서 Φ1 회선의 전압이 0V로 설정되면 T2에서 MOS 커패시터 A에 저장되었던 전하는 MOS 커패시터 B로 모두 이동한다. 동일한 방법으로, Φ2와 Φ3의 전압을 제어함으로써 MOS 커패시터 B의 전하를 MOS 커패시터 C로 이동시킬 수 있으며, Φ3와 Φ1의 전압을 제어함으로써 MOS 커패시터 C의 전하를 MOS 커패시터 D로 이동시킬 수 있다. 나머지 MOS 커패시터에서도 동일한 방법을 이용하여 전하 전송 동작을 수행할 수 있다.
한편, 도 3d에서 전술한 바와 같이, 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부의 구조는 1차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부의 구조를 이용하여 구성할 수 있다. 도 4b를 참조하면, 2차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부(403)는 도 4a를 통해 전술한 1차원상에서 전기장의 세기와 방향을 측정하기 위한 측정부(404)를 구성하는 MOS 커패시터의 배열을 3열로 배치하는 형태로 설계될 수 있다. 이 때, 1열과 3열의 포텐셜 우물은 모두 빈 포텐셜 우물로 설정함으로써 2열 중앙의 MOS 커패시터에서 유출된 전자가 유입될 수 있도록 한다.
이 때, 도 (403)과 같이 동일한 크기의 MOS 커패시터를 사용하여 측정부를 구현하는 경우, 측정부 중앙의 MOS 커패시터에서 유출되는 전자가 유입되어야 하는 빈 포텐셜 우물 사이의 간격이 포텐셜 우물의 크기에 비해 클 수 있다. 이로 인해 측정부 중앙에서 유출된 전자가 빈 포텐셜 우물에 유입되지 않고 포텐셜 벽 위의 평탄한 에너지 분포를 따라 이동할 수 있는 가능성이 높아지며, 결과적으로 전기장의 방향 측정 오차를 현저히 높일 수 있다.
이와 같은 오차는 물리적으로 상이한 형태의 MOS 커패시터를 사용하여 측정부를 구성함으로써 감소시킬 수 있다. 도 (405)를 참조하면, 측정부를 구성하는 MOS 커패시터는 전기장 측정을 위한 포텐셜 우물이 형성되는 MOS 커패시터들(406)과, 전하 전송 동작 및 포텐셜 벽 형성을 위해 사용되는 MOS 커패시터들(407)로 나눌 수 있다. 전술한 오차 요인은 포텐셜 우물의 크기에 비해 포텐셜 우물 사이의 간격이 넓은 데에 기인하므로, 전하 전송 동작을 위해 사용되는 MOS 커패시터(407)보다 큰 크기의 MOS 커패시터(406)를 포텐셜 우물을 형성하는 데에 사용함으로써 전기장으로 인해 유출된 전하를 유입할 확률을 높일 수 있다.
도 5는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치의 입력 회로를 설명하기 위한 도면이다.
도 5를 참조하면, 전압의 형태로 제공되는 입력 신호를 전하량의 형태로 검출 영역(505)의 MOS 커패시터에 저장하는 입력 회로(500)는, 입력 회로(500)에 전자를 공급하는 입력 다이오드(input diode)(501)와 두 개의 입력 게이트(input gate)(502)로 구성될 수 있다.
입력 회로(500)는 소스(source)와 드레인(drain)을 갖는 MOSFET (metal-oxide-semiconductor field effect transistor) 트랜지스터와 유사한 방식으로 동작한다. 입력 다이오드(501)는 MOSFET 트랜지스터의 소스(source)와 유사하게 입력 회로(500)에 전자를 공급하는 역할을 하며, 입력된 전자는 적절한 크기로 설정된 VG1을 통해 입력 게이트 1(503)의 서브스트레이트 영역에 형성된 채널을 따라 MOSFET 트랜지스터의 드레인(drain) 역할을 하는 입력 게이트 2(504)로 이동하여 입력 게이트 2(504)의 서브스트레이트 영역에 저장된다. 일 실시예에 따른 전기장 측정 장치의 측정부에 제공되는 초기화 정보는 측정부에 포함된 입력 회로(500)의 입력 신호로 이용되며, 이 때 입력 신호는 입력 게이트 2(504)에 인가된다. 한편, 입력 게이트 2(504)에 저장되는 전하량은 입력 신호의 크기인 VG2와 입력 게이트 1(503)에 인가되는 전압 VG1의 차이에 의존한다.
도 (506) 내지 도 (509)는 T0부터 T3까지 시간 흐름에 따른 입력 회로 내의 전기적 위치 에너지와 전하의 분포를 나타내는 도면이며, 도 (510)은 입력 회로의 각 구성 단위인 입력 다이오드(501), 입력 게이트 1(503) 및 입력 게이트 2(504)에 인가되는 전압을 시간 흐름에 따라 나타내는 그래프이다. 도 (506) 내지 도 (510)을 이용하여 시간 흐름에 따른 입력 회로(500)의 동작을 보다 자세히 서술하면, T0(506)에서 VD는 15V로 설정되며, VG2는 10V로 설정된다. VG1은 2V로 설정되어 입력 다이오드(501)와 입력 게이트 2(504) 사이에 채널이 형성되지만 입력 다이오드(501)의 전압 VD가 VG2보다 높은 상태이므로 전자의 입력은 아직 일어나지 않는다. T1(507)에서 VD가 5V로 설정되면 입력 다이오드(501)로부터 공급되는 전자가 입력 게이트 1(503)의 채널을 통과하여 낮은 전기적 위치 에너지를 가진 입력 게이트 2(504)로 이동한다. T2(508)에서 VD는 다시 15V로 설정되며, 입력 회로(500) 내에 저장된 전자의 일부가 다시 입력 다이오드(501)를 통해 빠져나간다. 이 때, 입력 게이트 2(504)에 저장된 전자는 VG1과 VG2 간 전위차에 의해 형성된 포텐셜 우물에 갇히게 된다. 마지막으로, T3(509)에서 검출 영역(505)의 페이즈 1 게이트(511)에 10V의 전압이 인가되어 입력 게이트 2(504)에 저장된 전자가 검출 영역(505)의 맨 앞에 위치한 MOS 커패시터에 이동하게 된다.
MOS 커패시터를 이용한 전기장 측정 장치는 전기장에 노출되기 전·후의 전하량을 바탕으로 전기장의 세기를 측정하므로, 전기장 측정 장치에 포함된 입력 회로(500)는 MOS 커패시터에 입력될 전자의 양을 정확하게 제어하도록 설계되어야 한다. 일 실시예에 따른 입력 회로(500)는 입력 게이트 2(504)와 입력 게이트 1(503)의 인가되는 전압의 차이에 의해서만 MOS 커패시터에 입력될 전자의 양이 결정되므로, MOS 커패시터에 저장될 전자의 양을 정확하게 제어할 수 있다.
또한, 일 실시예에 따른 입력 회로(500)의 구성은 다양한 형태로 변형될 수 있다. 다른 실시예에 따른 입력 회로(201)는 입력 게이트(502)를 하나만 포함하며, 입력 게이트 2(504)를 검출 영역(201)의 MOS 커패시터로 대신할 수 있다. 또 다른 실시예에 따른 입력 회로(201)는 입력 신호를 입력 게이트(502)에 인가하는 대신 입력 다이오드(501)에 인가하도록 변형될 수 있다. 이와 같은 입력 회로는 해당 분야에서 통상의 지식이 있는 자라면 상기 기재된 내용으로부터 용이하게 변형할 수 있음이 자명하다.
도 6은 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 장치에 포함된 측정부의 출력 회로를 설명하기 위한 도면이다.
도 6을 참조하면, 검출 영역(606)에 저장된 전하량을 전압의 형태로 출력하는 출력 회로(600)는 MOS 커패시터에 저장된 전하량을 전압의 형태로 변환하는 하나의 출력 다이오드(output diode)(601), 검출 영역(606)에서 출력 다이오드(601)로의 전자의 이동을 제어하는 하나의 출력 게이트(output gate)(602) 및 출력 다이오드(601)를 통해 출력된 전압의 크기를 증폭하는 역할을 하는 증폭 회로(603)를 포함한다. 한편, 증폭 회로(603)는 출력 전압(VOUT)을 기준 전압(VREF)으로 초기화하는 리셋 스위치(604) 및 출력 다이오드(601)로부터의 출력 전압을 증폭하는 역할을 하는 MOS 증폭기(605)를 포함할 수 있다.
시간 흐름에 따른 출력 회로의 동작을 살펴보면, T0(607)에서 검출 영역(606)의 맨 마지막 MOS 커패시터에 출력될 전하가 옮겨진다. 출력 게이트(602) 전압 VOG는 0V로 설정되어 출력 다이오드(601)로의 전하의 이동은 일어나지 않는다.
T1(608)에서, 출력 전압(VOUT)을 기준 전압(VREF)으로 초기화하기 위해 리셋 스위치(604)에 10V의 전압이 펄스 형태로 인가된다. 보다 구체적으로 VOUT의 초기화 과정을 살펴보면, 펄스 신호 입력에 따라 출력 다이오드(601)에 저장된 여분의 음전하가 출력 회로(600) 외부로 빠져나간다. 이에 따라 리셋 스위치(604)와 출력 다이오드(601) 사이의 회로가 양전하로 대전되어 MOS 증폭기(605)에 양의 전압이 인가되도록 한다. 따라서 MOS 증폭기(605)에는 MOS 증폭기(605) 양 단의 전압 VDD와 접지전압 사이의 전위차에 의한 전류가 흐르게 되며, 이 전류의 크기에 따라 출력 회로의 출력 전압이 결정되는데, 이 때의 전압을 기준 전압이라고 한다. 한편, 출력 회로의 기준 전압은 출력 회로의 구성에 따라 달라질 수 있으며, 본 실시예에서는 기준 전압을 8V로 가정하였다.
T2(609)에서, VOG가 10V로 설정되며, 이에 따라 검출 영역(606)에 저장된 전하가 출력 다이오드(601)로 이동한다. 출력 다이오드(601)를 통해 출력된 음전하는 MOS 증폭기(605)에 인가되는 전압을 낮추며, 이로 인해 VOUT은 기준 전압보다 낮은 값이 출력된다. 도 (611)을 통해 이를 보다 자세히 설명하면, T1에서 기준 전압(VREF)인 8V가 출력되던 출력 회로(600)는, T2에서 출력 다이오드(601)을 통해 출력된 음전하로 인한 전압강하에 의해 2V의 전압을 출력한다.
마지막으로 T3(610)에서는 출력 게이트(602)가 폐쇄되고 출력 동작이 종료된다. 이 때, 출력 전압은 T1(608)에서 이루어지는 기준 전압으로의 초기화 전까지 2V로 유지된다.
한편, 출력 회로(600)의 구성은 다양한 형태로 변형될 수 있다. 일 예로, 다른 실시예에 따른 출력 회로(600)는 복수의 증폭 회로(603)를 포함할 수 있으며, 이 경우 출력 전압을 단계적으로 증폭함으로써 증폭 시 발생 가능한 잡음을 최소화 할 수 있다. 또한, 다른 실시예에 따른 출력 회로(600)는 출력 다이오드(601) 대신 부동 게이트 트랜지스터(floating gate transistor)와 유사하게 두 개의 게이트 전극이 서로 층을 이룬 형태의 MOS 커패시터로 구성될 수 있다. 이 형태의 출력 회로는 MOS 커패시터에 저장된 전하를 외부로 출력하는 대신 도 3a를 통해 전술한 MOS 커패시터의 반전층에 의해 형성된 전압 강하를 부동 게이트를 이용하여 측정함으로써 MOS 커패시터에 저장된 전하의 양을 측정할 수 있다. 이와 같은 출력 회로의 변형은 해당 분야에서 통상의 지식이 있는 자라면 상기 기재된 내용으로부터 용이하게 변형할 수 있음이 자명하다.
도 7은 일 실시예에 따른 전기장 측정장치에 포함된 제어부의 구성에 대해 설명하기 위한 도면이다.
도 7은 참조하면, 일 실시예에 따른 전기장 측정 장치의 제어부(700)는 컨트롤러(701), 신호 변환/수집기(702), 및 게이트 전압 공급기(703)를 포함한다.
컨트롤러(701)는 외부로부터 입력되는 이네이블(Enable) 신호에 따라 측정부(704)가 전기장을 측정하거나 측정하지 않도록 제어할 수 있다. 또한 컨트롤러(701)는 외부로부터 입력되는 I/O 신호를 이용하여 제어부(700)와 측정부(704)의 구성 요소들을 제어하기 위한 제어 신호 및 측정부(704)에 입력될 초기화 정보를 생성한다. 이 때, 컨트롤러(701)가 제공하는 제어 신호는 도 5를 통해 전술한 입력 회로(500)의 입력 게이트 1(503)에 제공되는 게이트 전압 VG1, 도 6을 통해 전술한 출력 회로(600)의 출력 게이트(602)에 인가되는 게이트 전압 VOG, 신호 변환/수집기(702)의 측정 결과 수집 및 전송을 제어하기 위한 제어 신호 및, 도 8a 내지 도 8b를 통해 후술할 전기장 측정 단계에 따라 측정부에 인가될 게이트 전압의 형태를 결정하기 위한 게이트 전압 공급기(703)의 제어 신호를 포함할 수 있다.
또한, 컨트롤러(701)는 외부로부터 측정부(704)에 입력될 초기화 정보를 직접 입력 받거나, 외부로부터 측정할 전기장에 대한 민감도를 입력 받아 이를 바탕으로 측정부(704)에 입력될 초기화 정보를 결정할 수 있다.
또한, 컨트롤러(701)는 전기장 측정이 완료된 이후 측정부(704)의 출력 회로(707)로부터 출력된 측정 결과를 신호 변환/수집기(702)를 통해 전송 받는다. 전송 받은 측정 결과는 I/O 신호를 이용하여 다시 외부로 출력될 수 있다.
또한, 컨트롤러(701)는 전기장 측정을 위해 입력된 정보가 측정부(704) 내에 저장 및 변경될 수 있도록 게이트 전압 공급기(703)를 제어한다.
신호 변환/수집기(702)는 측정부(704)에서 전압의 형태로 출력된 측정 결과를 디지털 신호로 변환하며, 이를 컨트롤러(701)로부터 전송받은 제어 신호에 따라 컨트롤러(701)에 전송한다.
게이트 전압 공급기(703)는 외부로부터 입력받은 VDD와 VSS를 이용하여 다양한 크기의 출력 전압을 생성하는 장치로, 예를 들어 에너지 저장 장치인 축전기를 이용하여 입력 전압보다 더 높거나 더 낮은 출력 전압을 생성하는 직류-직류 변환 장치 등을 포함할 수 있다.
일 실시예에 따른 게이트 전압 공급기(703)는 컨트롤러(701)로부터 전송받은제어 신호에 따라 측정부(704)를 제어하기 위한 게이트 전압을 생성할 수 있다. 게이트 전압 공급기(703)가 생성하는 게이트 전압은 전하의 전송을 위한 제어 클록 및 전기장 측정을 위해 제공되는 직류 전압을 포함할 수 있다. 이 때, 도 3a를 통해 전술한 바와 같이 전기장 측정을 위해 검출 영역(705)에 제공되는 직류 전압의 크기는 MOS 커패시터가 전기장에 노출되어 전하를 유출 또는 유입하는 민감도를 조절하기 위해 적절한 크기로 조절되어야 한다. 이를 위해, 게이트 전압 공급기(703)는 컨트롤러(701)로부터 전송 받은 제어 신호에 따라 측정부(704)의 검출 영역(705)에 제공될 게이트 전압의 크기를 조절할 수 있다.
또한, 도 2c를 통해 전술한 2차원상의 전기장을 측정하는 전기장 측정 장치(240)의 경우 MOS 커패시터에 정보를 입력하기 위한 입력 레지스터(244)와 MOS 커패시터에 저장된 정보를 출력하기 위한 출력 레지스터(250)를 포함하며, 이들 역시 검출 영역(705)에서와 마찬가지로 저장된 전하의 이동을 위한 제어 클록을 필요로 한다. 따라서 2차원상의 전기장을 측정하는 전기장 측정 장치의 게이트 전압 공급기(703)는 검출 영역(705)뿐만 아니라 입력 회로(706)와 출력 회로(707)에도 제어 클록 전송을 위한 게이트 전압을 제공할 수 있어야 한다. 이를 위해, 게이트 전압 공급기(703)는 컨트롤러(701)로부터 전송 받은 제어 신호에 따라 입력 회로(706), 검출 영역(705) 및 출력 회로(707)에 각각 제어 클록을 제공할 수 있다.
한편, 전기장 측정 장치에 포함된 제어부(700)의 구조는 다양한 형태로 변형될 수 있다. 다른 실시예에 따른 전기장 측정 장치에 포함된 게이트 전압 공급기(703)는 VDD 및 VSS로부터 측정부(704)를 제어하기 위한 다양한 크기의 게이트 전압을 생성하여 컨트롤러(701)에 제공할 수 있으며, 컨트롤러(701)는 이들 전압을 측정부(704)에 제공할 게이트 전압 및 제어 클록을 생성하는데 사용할 수 있다. 또 다른 실시예에 따른 전기장 측정장치에 포함된 컨트롤러(701)는 입력 회로(706)에 제공할 초기화 정보를 신호 변환/수집기(702)에 디지털 신호의 형태로 전송하고, 신호 변환/수집기(702)는 전송받은 디지털 신호를 이용하여 입력 회로(706)에 전송할 적절한 크기의 전압을 초기화 정보로 전송하는 구조로 설계될 수 있다.
도 8a 내지 도 8b는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 방법을 나타내는 동작 흐름도이다.
도 8a를 참조하면, 일 실시예에 따른 전기장 측정 방법은 초기화 단계, 전기장 검출 단계 및 전기장의 세기/방향 정보 획득 단계를 포함한다.
초기화 단계(801)는 초기화 신호의 수신에 반응하여 측정부를 초기화한다. 보다 구체적으로, 초기화 단계(801)는 측정부가 전기장에 노출될 때 측정부에 포함된 MOS 커패시터로부터 전자가 유출되거나 유출된 전자가 유입되는 민감도를 고려하여 측정부에 제공할 초기화 정보를 결정한다. 결정된 초기화 정보를 이용하여 전기장 측정 장치의 MOS 커패시터에 정해진 양의 전하가 입력되며, 입력된 전하는 전기장 측정을 위해 미리 정해진 적절한 위치의 MOS 커패시터에 이동된다. 또한 초기화 단계(801)는 측정부 내에 전기장 측정을 위한 포텐셜 우물이 형성될 수 있도록 측정부에 인가되는 게이트 전압을 조절하며, 측정부에서 출력되는 출력 전압을 기준 전압으로 초기화한다.
한편, 초기화 단계(801)는 측정부가 전기장에 노출될 시간을 설정하는 단계를 포함할 수 있다. 일 실시예에 따르면, 초기화 단계(801)는 사용자로부터 노출 시간을 입력 받을 수 있다. 다른 실시예에 따르면, 노출 시간은 전기장 측정 장치가 설계될 때 미리 결정될 수 있다.
전기장 검출 단계(802)는 전기장 측정 장치의 측정부를 전기장에 노출시킨다. 이 때, 전기장 검출 단계(802)는 초기화 단계(801)에서 입력된 초기화 정보가 전기장에 의해 변경되도록 측정부의 게이트 전압을 제어할 수 있다.
측정 종료 조건 만족 판단 단계(803)는 측정 종료 조건 만족 여부를 판단한다. 일 실시예에 따르면, 단계 (803)은 초기화 단계(801)에서 미리 설정된 노출 시간의 경과 여부를 판단한다. 또한 단계(803)은 미리 설정된 노출 시간 경과 시, 측정부에 저장된 정보가 전기장에 의해 추가로 변화되지 않도록 측정부의 게이트 전압을 제어할 수 있다.
한편, 일 실시예에 따른 전기장 측정 장치는 측정부에 저장된 정보가 변화되지 않도록 측정부의 게이트 전압을 제어하는 대신, 측정부를 전기적으로 차폐시킬 수 있는 별도의 기계 장치를 포함할 수 있다. 이 경우, 단계(803)은 미리 설정된 노출 시간 경과 시, 측정부에 저장된 정보가 전기장에 의해 변화되지 않도록 전술한 기계 장치를 제어할 수 있다.
단계(803)에 의해 전기장 검출 작업이 완료되었다고 판단되면, 전기장의 세기/방향 정보 획득 단계(804)는 측정부에 저장된 측정 결과를 기초로 전기장의 세기와 관련된 정보 및 전기장의 방향과 관련된 정보를 얻을 수 있다. 예를 들어, 측정부로부터 전송되는 측정 결과는 도 6을 통해 전술한 출력 회로의 출력 전압의 크기로 표현되는데, 이는 제어부 내의 신호 변환/수집부에서 디지털 신호로 변환될 수 있다. 또한, 이렇게 변환된 디지털 신호는 미리 설계된 프로그램 등에 입력되어 전기장의 세기와 방향을 계산하는 데 이용될 수 있다.
한편, 일 실시예에 따른 전기장 측정장치는 도 8a를 통해 전술한 측정 방법을 반복적으로 수행함으로써 시간 흐름에 따른 전기장의 변화를 측정할 수 있는 기술을 제공한다. 도 8b를 참조하면, 일 실시예에 따른 시간 흐름에 따른 전기장의 변화를 측정하는 전기장 측정장치는 노출시간/노출횟수 설정단계(811), 측정부 초기화 단계(812), 전기장 측정 단계(813), 노출시간 초과여부 판단 단계(814), 전기장 세기/방향 정보 획득 단계(815), 노출횟수 초과여부 판단 단계(816)으로 구성된다.
노출시간 및 노출횟수 설정 단계(811)에서는 전기장 측정 장치를 1회 당 노출시킬 시간 및 반복적으로 노출할 횟수를 설정함으로써 시간 흐름에 따른 전기장의 변화를 측정할 전체 시간을 설정할 수 있다.
측정부 초기화 단계(812), 전기장 측정 단계(813), 노출시간 초과여부 판단 단계(814) 및 전기장의 세기/방향 정보 획득 단계(815)를 거쳐 전기장이 측정되면 측정 결과는 바로 제어부에 전송되거나 측정부의 임시 저장 공간에 저장되었다가 미리 정해진 시점에 제어부로 전송될 수 있다. 예를 들면, 측정부는 측정 결과를 측정부 내의 복수의 임시 저장 공간에 저장하였다가 저장 공간이 가득 차게 되면 모든 측정 결과를 한번에 제어부로 전송하도록 설계될 수 있다.
1회 측정이 완료된 이후 노출횟수 초과여부 판단 단계(816)에서 미리 설정된 노출 횟수를 초과하였는지를 확인하여 노출 횟수를 초과하지 않은 경우 측정부 초기화 단계(812)로 돌아가 다시 전기장을 측정한다. 반복적인 전기장 측정이 끝나고 노출 횟수를 초과하였다고 판단하면 전기장 측정을 종료한다.
도 9a 내지 도 9e는 일 실시예에 따른 MOS 커패시터를 이용한 전기장 측정 방법에 포함되는 단계별 측정부의 전하량 변화 및 출력 전압의 형태를 설명하기 위한 도면이다.
도 8a의 측정부 초기화 단계(801)는 도 9a을 통해 후술할 측정부에 전하 입력 및 출력 전압 초기화 단계(900)와 도 9b에서 후술할 포텐셜 우물 형성 단계(910)를 포함할 수 있다.
도 9a를 참조하면, 시간 T1에서 전하 입력 및 출력 전압 초기화 단계(900)가 수행된다. 전하 입력 및 출력 전압 초기화 단계(900)에서 측정부의 입력 회로(901)는 제어부로부터 입력되는 초기화 정보를 전하량으로 환산하여 지정된 MOS 커패시터에 저장한다. 이 때, 입력 회로(901)를 통해 초기화 정보를 전하량으로 환산하는 방법은 도 5를 통해 전술한 방법을 이용할 수 있다. 먼저, 입력 게이트 1(903)의 게이트 전압(VG1)이 2V로 설정되며, 이로 인해 입력 다이오드(902)와 입력 게이트 2(904) 사이에 채널이 형성된다. 검출 영역에 인가되는 게이트 전압의 크기는 10V라 가정할 때, 검출 영역의 MOS 커패시터에는 10V에 비례하는 깊이의 포텐셜 우물이 형성된다. 한편, 입력 회로를 통해 주입되는 전하량은 입력 게이트 2(904)와 입력 게이트 1(903) 간 게이트 전압의 차이인 VG2 - VG1에 비례하는데, 입력 게이트 1(903)의 게이트 전압 VG1이 2V로 미리 설정되어 있으므로, 입력 게이트 2(904)의 게이트 전압 VG2를 VG1보다 10V가 큰 12V로 설정함으로써 검출 영역의 게이트 전압 10V에 의해 저장할 수 있는 최대한의 전하량을 입력 게이트 2(904)에 유입시킬 수 있다.
이와 같이 입력 게이트 1(903)과 입력 게이트 2(904)의 게이트 전압을 설정한 후, 입력 다이오드(902)의 전압 VD를 입력 게이트 2(904)의 전압 12V보다 작은 크기의 전압, 예를 들면 5V로 설정하면 입력 다이오드(902)로부터 입력 게이트 2(904)로 전자가 입력된다. 도 (900)을 통해 도시하지는 않았지만, 도 5에서 설명한 바와 같이 전자의 입력이 끝난 이후 VD를 다시 VG2보다 높은 전압, 예를 들면 15V로 설정하면 입력 게이트 2(904)의 포텐셜 우물에 저장될 수 있는 전하량 이상의 전자는 다시 입력 다이오드(902)를 통해 빠져나간다. 이와 같은 과정을 거쳐 측정부에 입력되는 전하량을 조절할 수 있다.
한편, 도 6을 통해 전술한 바와 같이, 출력 회로(905)의 리셋 스위치(906)에 양(+)의 전압, 예를 들면 도 (900)에서와 같이 5V의 전압을 인가하면 출력 회로에 VDD가 인가되면서 출력 전압(VOUT)이 기준 전압(VREF)으로 설정된다. 이 때, 기준 전압은 출력 회로(905)의 특성에 따라 미리 정해진다. 예를 들면, 도 (900)의 출력 회로(905)에서 기준 전압을 8V라 가정하면, 시간 T1에서 리셋 스위치(906)에 인가된 전압에 의해 출력 전압이 초기화되므로, 따라서 시간 T1에서 출력 전압은 도 (907)과 같이 8V가 된다.
도 9b를 참조하면, 시간 T2에 포텐셜 우물 형성 단계(910)가 수행된다. 포텐셜 우물 형성 단계(910)는 전하 입력 및 출력 전압 초기화 단계(900)에서 입력된 전하를 전기장 측정을 위해 미리 지정된 MOS 커패시터에 이동시킨다. 또한, 전기장에 의한 전자의 유입과 유출이 일어날 수 있도록 검출 영역에 포함된 복수의 MOS 커패시터에 적절한 크기의 게이트 전압을 인가한다.
도 (910)을 참조하면, 전하 입력 및 출력 전압 초기화 단계(900)를 통해 측정부에 입력된 전자는 도 4a를 통해 전술한 전하 전송 동작을 통해 MOS 커패시터 E에 형성된 포텐셜 우물 2(913)로 전송된다. 이 때, 페이즈 2 회선(915)에 인가된 10V의 전압으로 인해 MOS 커패시터 B와 MOS 커패시터 H에도 각각 포텐셜 우물 3(914)과 포텐셜 우물 1(912)이 형성된다. 한편, 도 (916)을 참고하면 출력 회로는 아직 전하의 출력이 이루어지지 않았기 때문에 기준 전압이 출력되는 상태로 유지된다. 따라서 시간 T2에서 출력 전압은 여전히 8V이다.
이어서 도 8a의 전기장 측정 단계(802)가 수행되며, 이 때 측정부에 포함된 복수의 MOS 커패시터의 전하 분포는 전기장의 세기 및 전기장의 방향에 따라 변경될 수 있다. 도 9c를 참조하면, 시간 T3에 전기장 측정 단계(920)가 수행된다. 전기장 측정 단계(920)에서 전자가 저장된 MOS 커패시터가 전기장에 노출되면 포텐셜 우물 2에 저장된 전자의 일부가 유출되어 주변의 빈 포텐셜 우물로 이동한다. 예를 들어, 도 (920)에서는 전기장의 영향으로 인해 포텐셜 우물 2(922)에 저장된 전하의 일부가 유출되며, 이에 따라 포텐셜 우물 2(922)에 저장된 전하량이 감소한다. 한편, 포텐셜 우물 2(922)에서 유출된 전하는 전기장 방향의 반대 방향으로 이동하여 포텐셜 우물 1(921)에 유입되며, 따라서 포텐셜 우물 1(921)의 전하량이 증가한다.
마지막으로 도 8a의 전기장의 세기/방향 정보 획득 단계(804)에서는 출력된 측정 결과를 초기화 단계(801)에서 입력한 초기화 정보와 비교하여 전기장의 세기와 관련된 정보 및 전기장의 방향과 관련된 정보를 계산할 수 있다.
도 9d 내지 9e를 참조하면, 시간 T4, T5 및 T6에서 전기장의 세기/방향 정보 획득 단계가 수행된다. 도 (930)을 참조하면, 각 포텐셜 우물에 저장된 전하는 검출 영역의 맨 마지막 MOS 커패시터인 MOS 커패시터 I로 이동한다. 이동된 전하는 출력 회로(931)를 통해 외부로 출력되면서 출력 전압을 강하시킨다. 도 (932)를 참조하면, 맨 먼저 포텐셜 우물 1의 전하가 출력되면서 ΔV1만큼의 전압 강하(933)를 일으킨다. 예를 들어, 도 (932)의 시간 T4에서 출력 전압(VOUT)은 6V이므로, 따라서 ΔV1는 2V가 된다.
도 (940)을 참조하면, 포텐셜 우물 1에 저장된 전하의 출력이 완료된 후 출력 회로는 다시 기준 전압으로 초기화(943)된다. 계속해서 포텐셜 우물 2의 전하가 출력되면서 ΔV2만큼의 전압강하(944)를 일으킨다. 예를 들어, 도 (942)의 시간 T5에서 포텐셜 우물 2의 출력 전압(VOUT)(944)은 3V이므로, 따라서 ΔV2는 5V가 된다. 마지막으로 포텐셜 우물 3의 전하가 출력된다. 도 9c를 통해 전술한 전기장 측정 단계에서 포텐셜 우물 3에 유입된 전자는 없다고 가정하였으므로 포텐셜 우물 3의 전하량은 0이다. 이에 따라 시간 T6에서 포텐셜 우물 3의 출력 전압(VOUT)(945)은 변화 없이 그대로 8V로 유지되며, 따라서 ΔV3는 0V가 된다.
이상에서 전압의 형태로 출력된 전기장 측정 결과들은 제어부로 전송되며, 제어부에서는 측정 결과를 기초로 전기장의 세기와 방향을 판단한다. 예를 들어, 측정부로부터 전송되는 측정 결과는 도 6을 통해 전술한 출력 회로의 출력 전압의 크기로 표현되는데, 이는 제어부 내의 신호 변환/수집부에서 디지털 신호로 변환된다. 이렇게 변환된 디지털 신호는 미리 설계된 프로그램 등에 입력되어 전기장의 세 기와 방향을 계산하는 데 이용될 수 있다.
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.
소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로(collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 하나 이상의 컴퓨터 판독 가능 기록 매체에 저장될 수 있다.
실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판독 가능 매체에 기록될 수 있다. 상기 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단독으로 또는 조합하여 포함할 수 있다. 상기 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 상기된 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 이상의 소프트웨어 모듈로서 작동하도록 구성될 수 있으며, 그 역도 마찬가지이다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.

Claims (66)

  1. 전기장을 측정하는 전기장 측정 장치에 있어서,전기장에 노출되는 MOS 커패시터; 및상기 전기장에 의해 상기 MOS 커패시터에 저장되는 정보가 변경되도록 상기 MOS 커패시터를 제어하는 제어부를 포함하는 전기장 측정 장치.
  2. 제1항에 있어서,상기 MOS 커패시터에 저장되는 정보는상기 MOS 커패시터에 저장된 전하량을 포함하는 전기장 측정 장치.
  3. 제1항에 있어서,상기 MOS 커패시터는상기 MOS 커패시터의 게이트 전극에 인가되는 게이트 전압을 이용하여 상기 MOS 커패시터의 서브스트레이트 영역에 전하를 저장하는 전기장 측정 장치.
  4. 제1항에 있어서,상기 제어부는상기 전기장에 의해 상기 MOS 커패시터에 저장되는 정보가 변경되도록 상기 MOS 커패시터에 인가되는 게이트 전압을 제어하는 전기장 측정 장치.
  5. 제1항에 있어서,상기 전기장의 세기는상기 전기장에 노출되기 전 상기 MOS 커패시터에 기 저장된 전하량과,상기 전기장에 노출된 후 상기 MOS 커패시터에 저장된 전하량의 차이에 기초하여 계산되는 전기장 측정 장치.
  6. 제5항에 있어서,상기 MOS 커패시터에 저장된 전하량이 변경되는 민감도는상기 MOS 커패시터에 인가되는 게이트 전압 및상기 MOS 커패시터에 기 저장된 전하량 중 적어도 하나에 기초하여 결정되는 전기장 측정 장치.
  7. 제1항에 있어서상기 전기장 측정 장치는상기 MOS 커패시터에 저장되는 전하를 공급하는 입력 회로를 더 포함하는 전기장 측정 장치.
  8. 제7항에 있어서,상기 입력 회로는상기 MOS 커패시터에 입력될 전하를 공급하는 입력 다이오드; 및상기 입력 다이오드로부터 전하의 공급을 제어하기 위한 입력 게이트를 포함하는 전기장 측정 장치.
  9. 제8항에 있어서,상기 입력 다이오드는PN 접합의 형태 또는 쇼트키 접합의 형태로 구성되는 전기장 측정 장치.
  10. 제8항에 있어서,상기 입력 게이트는MOS 커패시터의 형태로 구성되는 전기장 측정 장치.
  11. 제7항에 있어서,상기 제어부는상기 MOS 커패시터가 상기 전기장에 노출되기 전, 초기화 정보가 전하의 형태로 상기 MOS 커패시터에 저장되도록 상기 입력 회로를 제어하는 전기장 측정 장치.
  12. 제1항에 있어서,상기 전기장 측정 장치는상기 MOS 커패시터에 저장된 전하를 출력하는 출력 회로를 더 포함하는 전기장 측정 장치.
  13. 제12항에 있어서,상기 출력 회로는상기 MOS 커패시터에 저장된 전하를 전기적 신호로 변환하는 출력 다이오드; 및상기 MOS 커패시터로부터 상기 출력 다이오드로 전하의 이동을 제어하는 출력 게이트를 포함하는 전기장 측정 장치.
  14. 제13항에 있어서,상기 출력 다이오드는PN 접합의 형태 또는 쇼트키 접합의 형태로 구성되는 전기장 측정 장치.
  15. 제13항에 있어서,상기 출력 게이트는MOS 커패시터의 형태로 구성되는 전기장 측정 장치.
  16. 제12항에 있어서,상기 제어부는상기 MOS 커패시터가 상기 전기장에 노출된 후, 상기 MOS 커패시터에 저장된 전하가 전기적 신호로 출력되도록 상기 출력 회로를 제어하는 전기장 측정 장치.
  17. 전기장을 측정하는 전기장 측정 장치에 있어서,복수의 MOS 커패시터들을 포함하는 측정부; 및전기장에 의해 상기 복수의 MOS 커패시터들 중 적어도 일부의 MOS 커패시터에 저장된 정보가 변경되도록 상기 측정부를 제어하는 제어부를 포함하는 전기장 측정 장치.
  18. 제17항에 있어서,상기 측정부는상기 복수의 MOS 커패시터들 중 적어도 하나의 MOS 커패시터를 측정 단위로 이용하는 전기장 측정 장치.
  19. 제18항에 있어서,상기 측정 단위는적어도 하나의 제1 MOS 커패시터를 포함하거나,상기 제1 MOS 커패시터 및 상기 제1 MOS 커패시터 주변에 배치된 제2 MOS 커패시터들을 포함하는 전기장 측정 장치.
  20. 제18항에 있어서,상기 측정 단위가 전기장에 노출되면,상기 측정 단위에 포함된 제1 MOS 커패시터에 저장된 전하는 상기 전기장에 의하여 상기 제1 MOS 커패시터 주변에 배치된 적어도 하나의 제2 MOS 커패시터로 이동하는 전기장 측정 장치.
  21. 제18항에 있어서,상기 측정 단위에 의하여 측정되는 전기장의 세기는상기 측정 단위에 포함된 제1 MOS 커패시터에서 유출된 전하량; 및상기 제1 MOS 커패시터 주변에 배치된 적어도 하나의 제2 MOS 커패시터에 유입된 전하량중 적어도 하나에 기초하여 계산되는 전기장 측정 장치.
  22. 제18항에 있어서,상기 측정 단위에 의하여 측정되는 상기 전기장의 방향은상기 측정 단위에 포함된 제1 MOS 커패시터의 주변에 배치된 복수의 제2 커패시터들 중, 상기 제1 MOS 커패시터로부터 유출된 전하가 유입된 적어도 하나의 제2 MOS 커패시터의 위치, 및상기 적어도 하나의 제2 MOS 커패시터에 유입된 전하량에 기초하여 계산되는 전기장 측정 장치.
  23. 제17항에 있어서,상기 제어부는상기 전기장에 의하여 상기 측정부에 포함된 제1 MOS 커패시터로부터 유출되는 전하가 상기 제1 MOS 커패시터의 주변에 배치된 제2 MOS 커패시터들 중 적어도 하나에 유입되도록 상기 MOS 커패시터들에 인가되는 게이트 전압들을 제어하는 전기장 측정 장치.
  24. 제23항에 있어서,상기 제1 MOS 커패시터에 저장된 전하가 유출되는 민감도는 상기 제1 MOS 커패시터에 인가되는 게이트 전압 및 상기 제1 MOS 커패시터에 저장된 전하량 중 적어도 하나에 기초하여 결정되는 전기장 측정 장치.
  25. 제23항에 있어서,상기 적어도 하나의 제2 MOS 커패시터에 전하가 유입되는 민감도는상기 제2 MOS 커패시터에 인가되는 게이트 전압 및 상기 제2 MOS 커패시터에 저장된 전하량 중 적어도 하나에 기초하여 결정되는 전기장 측정 장치.
  26. 제17항에 있어서,상기 측정부는상기 복수의 측정 단위들-상기 복수의 측정 단위들 각각은 상기 복수의 MOS 커패시터들 중 적어도 하나로 구성됨-을 이용하여 복수의 위치에서 동시에 전기장을 측정하는 전기장 측정 장치
  27. 제17항에 있어서,상기 전기장 측정 장치는상기 측정부에 포함된 제1 MOS 커패시터 및 상기 제1 MOS 커패시터 주변에 배치된 제2 MOS 커패시터들에 저장되는 전하를 공급하는 적어도 하나의 입력 회로,를 더 포함하는 전기장 측정 장치.
  28. 제27항에 있어서,상기 입력 회로는상기 제1 MOS 커패시터 및 제2 MOS 커패시터들에 입력될 전하를 공급하는 입력 다이오드; 및상기 입력 다이오드로부터 전하의 공급을 제어하기 위한 입력 게이트,를 포함하는 전기장 측정 장치.
  29. 제28항에 있어서,상기 입력 다이오드는,PN 접합의 형태 또는 쇼트키 접합의 형태로 구성되는 전기장 측정 장치.
  30. 제28항에 있어서,상기 입력 게이트는,MOS 커패시터의 형태로 구성되는 전기장 측정 장치.
  31. 제27항에 있어서,상기 제어부는상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들이 상기 전기장에 노출되기 전, 초기화 정보가 전하의 형태로 상기 제1 MOS 커패시터 및 상기 제2 MOS 커패시터들에 저장되도록 상기 입력 회로를 제어하는 전기장 측정 장치.
  32. 제27항에 있어서,상기 제어부는상기 입력 회로를 통하여 입력된 전하가 상기 제1 MOS 커패시터로 이동되도록, 상기 입력 회로와 상기 제1 MOS 커패시터 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어하는 전기장 측정 장치.
  33. 제27항에 있어서,상기 제어부는상기 입력 회로를 통하여 입력된 전하가 상기 제2 MOS 커패시터들 중 어느 하나로 이동되도록, 상기 입력 회로와 상기 어느 하나의 제2 MOS 커패시터 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어하는 전기장 측정 장치.
  34. 제27항에 있어서,상기 입력 회로는,상기 입력 회로를 통하여 입력된 전하를 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동시키기 전, 입력된 전하를 임시로 저장하는 입력 레지스터를 더 포함하는 전기장 측정 장치
  35. 제34항에 있어서,상기 입력 레지스터는,MOS 커패시터의 형태로 구성되는 전기장 측정 장치
  36. 제34항에 있어서,상기 제어부는상기 입력 회로를 통하여 입력된 전하가, 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동되기 전, 상기 입력 레지스터에 저장되도록 상기 입력 회로 및 입력 레지스터에 인가되는 게이트 전압을 순차적으로 제어하는 전기장 측정 장치
  37. 제34항에 있어서,상기 제어부는상기 입력 레지스터에 저장된 전하가 상기 제1 MOS 커패시터 또는 상기 제2 MOS 커패시터들 중 어느 하나로 이동되도록 상기 입력 레지스터 및 상기 MOS 커패시터들에 인가되는 게이트 전압을 순차적으로 제어하는 전기장 측정 장치
  38. 제17항에 있어서,상기 전기장 측정 장치는상기 MOS 커패시터들에 저장된 전하를 출력하는 적어도 하나의 출력 회로를 더 포함하는 전기장 측정 장치.
  39. 제38항에 있어서,상기 출력 회로는상기 MOS 커패시터에 저장된 전하를 전기적 신호로 변환하는 출력 다이오드; 및상기 MOS 커패시터로부터 상기 출력 다이오드로 전하의 이동을 제어하는 출력 게이트를 포함하는 전기장 측정 장치.
  40. 제39항에 있어서,상기 출력 다이오드는PN 접합의 형태 또는 쇼트키 접합의 형태로 구성되는 전기장 측정 장치.
  41. 제39항에 있어서,상기 출력 게이트는MOS 커패시터의 형태로 구성되는 전기장 측정 장치.
  42. 제38항에 있어서,상기 제어부는상기 MOS 커패시터가 상기 전기장에 노출된 후, 상기 MOS 커패시터에 저장된 전하가 전기적 신호로 출력되도록 상기 출력 회로를 제어하는 전기장 측정 장치.
  43. 제38항에 있어서,상기 제어부는상기 제1 MOS 커패시터에 저장된 전하가 출력 회로로 이동되도록, 상기 제1 MOS 커패시터와 상기 출력 회로 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어하는 전기장 측정 장치.
  44. 제38항에 있어서,상기 제어부는상기 MOS 커패시터들 중 적어도 하나에 저장된 전하가 출력 회로로 이동되도록, 상기 적어도 하나의 MOS 커패시터와 상기 출력 회로 사이에 인접한 MOS 커패시터들의 게이트 전압들을 순차적으로 제어하는 전기장 측정 장치.
  45. 제38항에 있어서,상기 출력 회로는,상기 MOS 커패시터들 중 적어도 하나에 저장된 전하가 상기 출력 회로를 통하여 출력되기 전, 출력될 전하를 임시로 저장하는 적어도 하나의 출력 레지스터를 더 포함하는 전기장 측정 장치
  46. 제45항에 있어서,상기 출력 레지스터는,MOS 커패시터의 형태로 구성되는 전기장 측정 장치
  47. 제45항에 있어서,상기 제어부는상기 MOS 커패시터들 중 적어도 하나에 저장된 전하가, 상기 출력 회로로 이동되기 전, 상기 출력 레지스터에 저장되도록 상기 MOS 커패시터들 및 상기 출력 레지스터에 인가되는 게이트 전압을 순차적으로 제어하는 전기장 측정 장치
  48. 제45항에 있어서,상기 제어부는상기 출력 레지스터에 저장된 전하가 상기 출력 회로로 이동되도록, 상기 출력 레지스터 및 상기 출력 회로에 인가되는 게이트 전압을 순차적으로 제어하는 전기장 측정 장치
  49. 제17항에 있어서,상기 측정부는반도체 물질로 구성된 서브스트레이트;상기 서브스트레이트 위에 적층된 절연체; 및상기 절연체 위에 적층된 게이트 전극들을 포함하는 전기장 측정 장치.
  50. 제49항에 있어서,상기 게이트 전극들은상기 절연체 위에 1차원적 또는 2차원적으로 배열되는 전기장 측정 장치.
  51. 제49항에 있어서,상기 게이트 전극들 중 적어도 일부는나머지 게이트 전극들과 상이한 형태를 가지는 전기장 측정 장치.
  52. 제49항에 있어서,상기 게이트 전극들은전기적으로 상기 제어부에 연결되며,상기 제어부는상기 게이트 전극들에 인가되는 게이트 전압들을 제어함으로써 상기 서브스트레이트 표면에 분포되는 전기적 위치 에너지를 제어하는 전기장 측정 장치.
  53. 제52항에 있어서,상기 게이트 전극들 중 일부는미리 정해진 수의 페이즈 회선들 중 어느 하나에 연결되는 전기장 측정 장치.
  54. 제53항에 있어서,상기 제어부는동일한 페이즈 회선에 연결된 복수의 게이트 전극들에 동일한 게이트 전압을 인가하는 전기장 측정 장치.
  55. MOS 커패시터를 이용한 전기장 측정 방법에 있어서전기장 측정 장치에 포함된 적어도 하나의 MOS 커패시터가 전기장에 노출되기 전, 상기 적어도 하나의 MOS 커패시터에 제1 정보를 저장함으로써 상기 전기장 측정 장치를 초기화하는 단계;상기 전기장을 측정하기 위하여, 상기 제1 정보가 저장된 상기 적어도 하나의 MOS 커패시터를 제어하는 단계;상기 적어도 하나의 MOS 커패시터가 상기 전기장에 노출된 후, 상기 적어도 하나의 MOS 커패시터에 저장된 제2 정보를 수신하는 단계; 및상기 제1 정보 및 상기 제2 정보에 기초하여 상기 전기장의 세기와 관련된 정보 및 상기 전기장의 방향과 관련된 정보 중 적어도 하나를 획득하는 단계;를 포함하는 전기장 측정 방법.
  56. 제55항에 있어서,상기 제1 정보는상기 적어도 하나의 MOS 커패시터를 초기화하기 위하여, 상기 적어도 하나의 MOS 커패시터에 저장되는 전하량을 포함하는 전기장 측정 방법.
  57. 제55항에 있어서, 상기 초기화하는 단계는상기 적어도 하나의 MOS 커패시터에 저장되는 전하가 상기 전기장에 의하여 유출되는 민감도; 및 상기 유출된 전하가 적어도 하나의 다른 MOS 커패시터에 유입되는 민감도 중 적어도 하나를 고려하여 상기 제1 정보를 결정하는 단계를 포함하는 전기장 측정 방법.
  58. 제55항에 있어서, 상기 초기화하는 단계는상기 적어도 하나의 MOS 커패시터에 저장될 전하가 상기 전기장에 의하여 유출되는 민감도; 및 상기 유출된 전하가 다른 적어도 하나의 MOS 커패시터에 유입되는 민감도 중 적어도 하나를 고려하여 상기 MOS 커패시터들에 인가될 게이트 전압을 결정하는 단계를 포함하는 전기장 측정 방법.
  59. 제55항에 있어서, 상기 초기화하는 단계는상기 적어도 하나의 MOS 커패시터가 전기장에 노출될 노출 시간; 및상기 적어도 하나의 MOS 커패시터가 전기장에 노출될 노출 횟수를 설정하는 단계를 포함하는 전기장 측정 방법.
  60. 제55항에 있어서,상기 제어하는 단계는상기 제1 정보가 상기 전기장에 의해 변경되도록 상기 MOS 커패시터들의 게이트 전압을 제어하는 단계를 포함하는 전기장 측정 방법.
  61. 제55항에 있어서,상기 초기화하는 단계에서 설정된 노출 시간 및 노출 횟수에 기초하여, 전기장 측정의 종료 조건이 만족되는지 여부를 판단하는 단계를 더 포함하는 전기장 측정 방법.
  62. 제61항에 있어서,상기 판단하는 단계에서 상기 종료 조건이 만족된다고 판단되는 경우, 상기 MOS 커패시터에 저장된 정보가 변경되지 않도록 상기 MOS 커패시터들에 인가되는 게이트 전압을 제어하는 단계를 더 포함하는 전기장 측정 방법
  63. 제61항에 있어서,상기 전기장 측정 장치는 상기 MOS 커패시터를 전기장으로부터 차폐시키는 차폐 장치를 더 포함하고,상기 판단하는 단계에서 상기 종료 조건이 만족된다고 판단되는 경우, 상기 MOS 커패시터가 전기장으로부터 차폐되도록 상기 차폐 장치를 제어하는 단계를 더 포함하는 전기장 측정 방법
  64. 제55항에 있어서,상기 획득하는 단계는상기 제1 정보, 상기 제2 정보, 및 상기 적어도 하나의 MOS 커패시터에 인가되는 게이트 전압에 기초하여, 상기 전기장의 세기를 계산하는 단계; 및상기 제1 정보 및 상기 제2 정보에 기초하여, 상기 전기장의 방향을 계산하는 단계중 적어도 하나를 포함하는 전기장 측정 방법.
  65. 제55항에 있어서,상기 초기화하는 단계에서 설정된 전기장 노출 횟수와 실제 노출 횟수를 비교하는 단계; 및비교 결과 상기 실제 노출 횟수가 상기 설정된 노출 횟수에 미달된다고 판단되는 경우, 상기 초기화하는 단계 및 상기 제어하는 단계를 반복하여 수행하는 단계를 더 포함하는 전기장 측정 방법.
  66. 제55항 내지 제65항 중에서 어느 하나의 항의 방법을 실행시키기 위한 프로그램이 기록된 컴퓨터 판독 가능한 기록 매체.
PCT/KR2015/007103 2015-01-14 2015-07-09 Mos 커패시터를 이용한 전기장 측정 장치 및 방법 Ceased WO2016114461A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/647,755 US10725082B2 (en) 2015-01-14 2017-07-12 Device and method for measuring electric field by using MOS capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0006984 2015-01-14
KR1020150006984A KR101644736B1 (ko) 2015-01-14 2015-01-14 Mos 커패시터를 이용한 전기장 측정 장치 및 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/647,755 Continuation US10725082B2 (en) 2015-01-14 2017-07-12 Device and method for measuring electric field by using MOS capacitor

Publications (1)

Publication Number Publication Date
WO2016114461A1 true WO2016114461A1 (ko) 2016-07-21

Family

ID=56405988

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2015/007103 Ceased WO2016114461A1 (ko) 2015-01-14 2015-07-09 Mos 커패시터를 이용한 전기장 측정 장치 및 방법

Country Status (3)

Country Link
US (1) US10725082B2 (ko)
KR (1) KR101644736B1 (ko)
WO (1) WO2016114461A1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866645A (en) * 1987-12-23 1989-09-12 North American Philips Corporation Neural network with dynamic refresh capability
JPH09129694A (ja) * 1995-09-01 1997-05-16 Matsushita Electron Corp 強誘電体キャパシタの分極ヒステリシス評価方法
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
US20120194799A1 (en) * 2009-10-07 2012-08-02 Honda Motor Co., Ltd. Photoelectric conversion element, light receiving device, light receiving system, and distance measuring device
US20140288898A1 (en) * 2013-03-25 2014-09-25 National Institute Of Advanced Industrial Science And Technology Device simulation method and device simulation system for tunnel fet, and compact model design method and compact model for tunnel fet

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506178A (en) * 1992-12-25 1996-04-09 Sony Corporation Process for forming gate silicon oxide film for MOS transistors
KR101304094B1 (ko) * 2012-05-23 2013-09-05 서울대학교산학협력단 플래시 메모리의 구조를 이용한 전자파 측정 장치 및 이를 이용한 전자파 측정 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4866645A (en) * 1987-12-23 1989-09-12 North American Philips Corporation Neural network with dynamic refresh capability
JPH09129694A (ja) * 1995-09-01 1997-05-16 Matsushita Electron Corp 強誘電体キャパシタの分極ヒステリシス評価方法
JP2005216993A (ja) * 2004-01-28 2005-08-11 Shin Etsu Handotai Co Ltd シリコンウエーハの評価方法
US20120194799A1 (en) * 2009-10-07 2012-08-02 Honda Motor Co., Ltd. Photoelectric conversion element, light receiving device, light receiving system, and distance measuring device
US20140288898A1 (en) * 2013-03-25 2014-09-25 National Institute Of Advanced Industrial Science And Technology Device simulation method and device simulation system for tunnel fet, and compact model design method and compact model for tunnel fet

Also Published As

Publication number Publication date
US20180003757A1 (en) 2018-01-04
US10725082B2 (en) 2020-07-28
KR20160087695A (ko) 2016-07-22
KR101644736B1 (ko) 2016-08-10

Similar Documents

Publication Publication Date Title
US20160232394A1 (en) Capacitive fingerprint sensing device with current readout from sensing elements
JP6495937B2 (ja) 改良された感知素子を備えた容量指紋センサ
CN107636689B (zh) 具有感测参考电位提供电路的指纹感测系统
US3729675A (en) High level non-contacting dynamic voltage follower for voltage measurement of electrostatically charged surfaces
CN107923969B (zh) 用于超声成像装置的具有电容消除的像素接收器
WO2016163775A1 (ko) 정전용량 지문센서
WO2023121023A1 (ko) 터치 입력 장치
TWI503757B (zh) 指紋感測器
WO2016114461A1 (ko) Mos 커패시터를 이용한 전기장 측정 장치 및 방법
WO2020080429A1 (ja) 半導体装置、検出方法、電子機器及び電子機器の制御方法
JPH033391B2 (ko)
CN102196201A (zh) 图像传感器的信号读出电路、模块及方法
WO2019022336A1 (ko) 디스플레이 장치 및 상기 디스플레이 장치의 제어 방법
Ciarpi et al. A 10 Gb/s line driver in 65 nm CMOS technology for radiation-pervaded and high-temperature applications
WO2023155317A1 (zh) 一种esd保护电路、检波电路及相关电子装置
WO2023095966A1 (ko) 가축 체내 삽입형 가임기 센서 및 센서를 이용한 가임기 판정 방법
TWM647051U (zh) 指紋採集電路、指紋晶片及電子設備
WO2013176372A1 (ko) 플래시 메모리의 구조를 이용한 전자파 측정 장치 및 이를 이용한 전자파 측정 방법
US9905609B2 (en) Manufacturing of an imager device and imager device
EP1351312A2 (en) A reset driver circuit disposed on the same substrate as the image sensor
KR101922516B1 (ko) 디스플레이 영역에서의 생체 이미지 판독 장치
Castoldi et al. Modified Poisson solver for the simulation of the silicon–oxide interface in semiconductor detectors
WO2019088783A1 (ko) 디스플레이 영역에서의 생체 이미지 판독 장치
WO2024177311A1 (ko) 센서 및 이를 포함하는 입력 장치
WO2015060625A1 (ko) 고해상도 자기장 집속 장치, 방법 및 그를 위한 자기장 수신 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15878106

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15878106

Country of ref document: EP

Kind code of ref document: A1