WO2016090869A1 - 数据发送、接收方法和装置 - Google Patents

数据发送、接收方法和装置 Download PDF

Info

Publication number
WO2016090869A1
WO2016090869A1 PCT/CN2015/080797 CN2015080797W WO2016090869A1 WO 2016090869 A1 WO2016090869 A1 WO 2016090869A1 CN 2015080797 W CN2015080797 W CN 2015080797W WO 2016090869 A1 WO2016090869 A1 WO 2016090869A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
axc
time slice
module
transmitting
Prior art date
Application number
PCT/CN2015/080797
Other languages
English (en)
French (fr)
Inventor
龙志军
尤强
余中云
姜燕
Original Assignee
中兴通讯股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中兴通讯股份有限公司 filed Critical 中兴通讯股份有限公司
Publication of WO2016090869A1 publication Critical patent/WO2016090869A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received

Definitions

  • This document relates to the field of communications, and in particular, to a data transmitting and receiving method and apparatus.
  • the processing unit may be a plurality of baseband SOC (system on a chip) chips on the same baseband board, or a processing unit between the plurality of baseband boards, or a processing unit between the BBU (baseband processing unit) chassis, or even a BBU and an RRU ( Processing unit between RF remote units).
  • baseband SOC system on a chip
  • BBU baseband processing unit
  • RRU Processing unit between RF remote units
  • IQ data For the transmission of IQ data, the industry generally adopts CPRI (General Public Radio Interface) / OBSAI (Open Base Station Structure Initiating Organization) or custom TDM (Time Division Multiplexing) transmission protocol.
  • CPRI General Public Radio Interface
  • OBSAI Open Base Station Structure Initiating Organization
  • custom TDM Time Division Multiplexing
  • the current baseband chip manufacturers often add Rapid IO or PCIe interfaces to the baseband chip to transmit in the form of data packets.
  • CPRI/OBSAI or TDM protocol serdes serializer/deserializer parameters and rates are different from Rapid IO/PCIe. If a specific transmission protocol interface is designed according to different data transmission requirements, it will result in a baseband SOC chip. More interfaces are supported, which increases the difficulty in designing and verifying the chip, as well as the complexity of board design and software use, and reduces versatility.
  • the current common design scheme is that the transmitting end continuously reads data from the transmitting buffer according to the timing relationship, and maps the data to different AxC (antenna carrier) subchannels. (bearing fan); the receiver continuously stores the data on the AxC subchannel and then stores it in the receiving buffer.
  • AxC antigenna carrier
  • Generic non-IQ data transmitted in packets has bursts, The variable size of the packet is not suitable for the implementation of the original stream data.
  • Embodiments of the present invention provide a data transmission and reception method and apparatus, which solve the problem of how to transmit burst variable packet data on a transmission protocol that is good at streaming IQ data.
  • the embodiment of the invention provides a data sending method, including:
  • the non-IQ data is encapsulated according to the specified packet format, and the packet start identifier is added;
  • the IQ and non-IQ data obtained from the main memory are respectively mapped to different designated time slices;
  • the data on the time slice is sent in the specified protocol format.
  • the method before the mapping the non-IQ data to the specified time slice, the method further includes:
  • the AxCs for non-IQ data transmission are grouped, and each group AxC includes at least one AxC.
  • mapping the non-IQ data to the specified time slice includes:
  • Packets encapsulated with non-IQ data are routed to different or identical physical transport channels for transmission.
  • the embodiment of the invention further provides a data receiving method, including:
  • the parsed non-IQ data is stored in the main cache.
  • detecting the packet start identifier on the specified time slice for transmitting non-IQ data includes:
  • a packet start identifier detection is performed on data in each AxC in each group of AxCs transmitting non-IQ data.
  • the embodiment of the invention further provides a data sending device, comprising:
  • a data processing module configured to detect whether non-IQ data needs to be transmitted, and when non-IQ data needs to be transmitted, obtain the non-IQ data from the main memory
  • the non-IQ data encapsulation module is configured to encapsulate non-IQ data according to a specified packet format, and add a packet start identifier;
  • a cross module configured to map IQ and non-IQ data obtained from the main memory to different specified time slices according to an initially configured antenna carrier AxC allocation information
  • the transmission bearer module is configured to transmit and transmit data on the time slice according to a specified protocol format.
  • the cross module is further configured to group the AxCs for non-IQ data transmission before mapping the non-IQ data onto the specified time slice, each group AxC including at least one AxC.
  • mapping the non-IQ data to the specified time slice by the cross module means:
  • the cross module routes data packets encapsulated by non-IQ data to different or the same physical transmission channels for transmission.
  • the embodiment of the invention further provides a data receiving device, including:
  • a transport bearer module configured to receive data on a time slice in accordance with a specified protocol format
  • a cross module configured to allocate the received data according to the antenna carrier AxC, and respectively confirm the specified time slice for transmitting the IQ data and the non-IQ data;
  • the non-IQ data detection and parsing module is configured to detect a packet start identifier on a specified time slice for transmitting non-IQ data, and parse out non-IQ data after detection;
  • the data processing module is configured to store the parsed non-IQ data in the main cache.
  • the detecting and parsing module of the non-IQ data detecting the packet start identifier on the specified time slice for transmitting the non-IQ data means:
  • the non-IQ data detection parsing module for each AxC in each group of AxC transmitting non-IQ data The data in the packet is detected by the packet start identifier.
  • the apparatus further includes an IQ data detection parsing module; the cross module is further configured to cross-map the specified time slice data to the IQ data detection parsing module and the non-IQ data detection parsing module.
  • the embodiment of the invention further provides a computer readable storage medium storing program instructions, which can be implemented when the program instructions are executed.
  • the embodiment of the present invention further encapsulates a layer of processing on the CPRI/OBSAI or TDM protocol, so that bursty variable length data packet transmission can be performed based on the CPRI/OBSAI/TDM protocol transmission format.
  • the embodiment of the present invention can simplify the design of the baseband chip interface, and simplify the interconnection design between the BBUs or between the boards in the BBU frame or between the chips in the single board.
  • IQ data and non-IQ data can be transmitted over physical links that support different protocols
  • IQ data and non-IQ data can share transmission bandwidth, and bandwidth division can be flexibly configured by software
  • Time slices of non-IQ data transmission can be grouped to realize parallel transmission of multiple data packets
  • Non-IQ data can be routed to physical transmission channels of different lanes for parallel transmission purposes;
  • the non-IQ data is transmitted through an interface (CPRI/OBSAI or TDM) for transmitting IQ data, and the non-IQ data has the characteristics of burst and variable packet length.
  • FIG. 1 is a schematic diagram of a transmission device in accordance with an embodiment of the present invention.
  • FIG. 2 is a schematic diagram of a baseband chip connection according to an embodiment of the present invention.
  • FIG. 3 is a schematic block diagram of a transmitting end according to an embodiment of the present invention.
  • FIG. 4 is a schematic block diagram of a receiving end according to an embodiment of the present invention.
  • FIG. 5 is a schematic diagram of a packet format definition in accordance with an alternative embodiment of the present invention.
  • FIG. 6 is a flowchart of a sender initialization according to an alternative embodiment of the present invention.
  • FIG. 8 is a flowchart of an operation of transmitting data by a transmitting end according to an alternative embodiment of the present invention.
  • FIG. 9 is a flow chart showing an operation of receiving data at a receiving end according to an alternative embodiment of the present invention.
  • FIG. 10 is a schematic block diagram of a connection between BBUs according to another alternative embodiment of the present invention.
  • FIG. 11 is a flowchart of receiving end initialization according to another alternative embodiment of the present invention.
  • FIG. 12 is a flow chart showing an operation of receiving data at a receiving end according to another alternative embodiment of the present invention.
  • a non-IQ data transmission method based on an IQ data transmission protocol interface comprising:
  • the specified time slice for transmitting IQ data and non-IQ data is different;
  • the start of the non-IQ data is indicated by a packet start identifier, and the non-IQ data is transmitted in a specified packet format; optionally, when no non-IQ data is transmitted at these times Passing other predetermined data on the chip;
  • the packet start identifier detection is continuously performed on the specified time slice for transmitting the non-IQ data, and if the packet start identifier is detected, the subsequent data is received and parsed according to the specified packet format; if the packet start flag is not detected, the detection is continued. .
  • the specified time slice is allocated according to the number of antenna carriers AxC supported by the physical link, and all time slices may be used for non-IQ data transmission or partial time slices for non-IQ data transmission. When it is not necessary to transmit non-IQ data or the like, it is also possible to not specify any time slice for non-IQ data transmission.
  • AxC for non-IQ data transmission can be grouped, and each group of AxC includes at least one AxC. Multiple sets of AxCs can simultaneously transfer mutually independent packet data.
  • the IQ data refers to I (In-Phase, in-phase component), Q (Quadrature Phase), that is, digital baseband data.
  • the non-IQ data refers to non-digital baseband data, and may be soft symbol data or other control information.
  • the packet start identifier may be a default feature sequence, or may be another feature sequence capable of distinguishing valid data.
  • a non-IQ data transmission device based on an IQ data transmission protocol interface comprising:
  • the sending device is configured to map the IQ data to be transmitted to a specified time slice of the transmitted IQ data as needed, and encapsulate the non-IQ data to be transmitted into the packet data with the packet header and add the packet start identifier at the forefront, and map to Transmitting non-IQ data at a specified time slice;
  • the receiving device is configured to continuously receive the specified time on-chip IQ data for transmitting the IQ data, continuously detect the packet start identifier on the specified time slice for transmitting the non-IQ data, and receive the data to the designated storage interval after detecting the packet start identifier.
  • the non-IQ data is encapsulated according to the specified packet format, and the packet start identifier is added;
  • the IQ and non-IQ data obtained from the main memory are respectively mapped to different designated time slices;
  • the data on the time slice is sent in the specified protocol format.
  • the received data is respectively confirmed according to the AxC allocation information, and the IQ data and the non-IQ data are respectively transmitted. Specify a time slice;
  • the received IQ data and non-IQ data are stored in the main cache.
  • a data sending device is provided in the embodiment of the present invention, where the sending device includes:
  • a data processing module configured to detect whether non-IQ data needs to be transmitted, and when non-IQ data needs to be transmitted, obtain the non-IQ data from the main memory
  • the non-IQ data encapsulation module is configured to encapsulate non-IQ data according to a specified packet format, and add a packet start identifier;
  • mapping the cross module configured to map the IQ and non-IQ data obtained from the main memory to different specified time slices according to the initially configured AxC allocation information
  • the transport bearer module is configured to send data on the time slice in a specified protocol format.
  • a data receiving device is provided in the embodiment of the present invention, where the receiving device includes:
  • a transport bearer module configured to receive data on a time slice in accordance with a specified protocol format
  • a cross module configured to confirm, according to the AxC allocation information, the specified time slice for transmitting the IQ data and the non-IQ data, respectively;
  • the receiving device when the receiving device includes a detection parsing module of IQ data and non-IQ data, cross-map the specified time slice data to the detection parsing module of the IQ and non-IQ data;
  • the non-IQ data detection and parsing module is configured to detect a packet start identifier on a specified time slice for transmitting non-IQ data, and parse out non-IQ data after detection;
  • the data processing module is configured to store the parsed non-IQ data in the main cache.
  • the process of parsing IQ data from a specified time slice for transmitting IQ data can be related to related art.
  • An alternative embodiment of the present invention provides an IQ streaming data transmission protocol based on transmission non-IQ
  • the method of data, the IQ streaming protocol is CPRI.
  • Both ends of the transceiver are two chips in the same board.
  • FIG. 1 is a connection diagram of a transmission device according to an embodiment of the present invention, where the device includes:
  • the transmitting device (hereinafter also referred to as the transmitting end) is connected to the receiving device (hereinafter also referred to as the receiving end), and the receiving device can also be connected to another receiving device.
  • the DPU (data processing unit) processes the streaming IQ data, and periodically acquires the IQ data from the main memory according to the software configuration, and then sends the data to the cross module in units of AxC;
  • the general data processing unit processes the packet data, and the burst packet data is obtained from the main memory according to the software configuration and sent to the cross module in units of AxC. When no data is transmitted, the 0 data is filled into the corresponding AxC.
  • a cross module that crosses data to a corresponding CPRI physical channel for transmission according to a software configuration
  • the CPRI module completes the CPRI protocol processing.
  • the receiving end includes Figure 4:
  • the DPU processes the streaming IQ data, and periodically writes the data from the cross module into the main memory of the software configuration
  • the GDPU processes the packet data, performs packet header detection on the data from the cross module, parses and receives the data according to the packet format definition, and stores the data in the main memory;
  • a cross module that cross-maps data from a CPRI physical channel to a DPU or GPDU module
  • the CPRI module completes the CPRI protocol processing.
  • the GDPU has designed a packet format as shown in Figure 5.
  • the data format includes: preamble (package start identifier Preamble), header header (optional header CRC optional), packet payload Pay load, and Data CRC (optional); the header includes the sender ID Source ID, the data address data Address, and the size Size.
  • the preamble consists of a 29-bit all-one sequence.
  • the other parts of the data packet are to be interpolated by 0 bits and distinguished from the preamble. That is, when 30b111111_111111_111111_11111X and 29bit all 1s are present, regardless of whether the subsequent 1bitX is 1, or 0, a 0 must be inserted first to form 30b111111_111111_111111_111110.
  • the sequence is mapped to an AxC. Then the remaining X is taken as the highest bit of the next AxC.
  • preamble sequence described in this example is only an optional case, and other sequences and corresponding processing may be used to indicate the start of the data packet.
  • the GDPU is designed based on the PD (Packet Descriptor) programming interface.
  • PD Packet Descriptor
  • Each packet of data can be defined as a PD, and the multi-packet data can form a PD chain.
  • the GDPU provides a query interface for software queries.
  • the PD can be stored in any available memory in the baseband SOC chip, and only the memory specific address information needs to be configured into the GDPU corresponding parameter.
  • the packet data described by each PD is obtained by the GDPU from the main memory and then grouped according to the defined format, and then divided into AxC data, which is mapped to different or the same physical transmission lane by the cross module, and the specific mapping mode software can be Configuration.
  • the AxC allocation information used by each PD chain is configured by software through the register interface.
  • the AxC situation supported by the link can be considered during configuration; when the hardware maps the packet data to AxC, these AxCs are selected according to the AxC allocation information initially configured by the software. .
  • the receiving end can route data on multiple or one CPRI lane to the IQ data processing module DPU through the cross module for processing according to the software configuration, or route to the non-IQ data processing module GDPU for processing.
  • the routing rules are set according to the route of the sender, ensuring the same settings for sending and receiving. If the AxC group of the non-IQ data transmission is set on the transmitting end, the receiving end will take the corresponding AxC as a group, and perform the following processing on the data carried by the group AxC.
  • the receiving end GDPU starts the packetization of each AxC data in the group routed from the cross module.
  • the flag is detected, and the packet start flag is detected after the packet start flag is detected.
  • the legitimacy of the packet header is detected. If it is illegal, the packet start identifier is continuously detected; if the packet header parameter is parsed, the subsequent packet payload data is transmitted to the system main memory until the length specified in the packet header size is transmitted.
  • the CRC of the data is calculated during the data packet reception process. After the data packet is transmitted, the CRC result is read, updated to the corresponding register of the GDPU, and the interrupt is reported according to the configuration of the GDPU.
  • a PD chain form similar to the sender's GDPU is designed in the receiving end GDPU to manage where the current data is received.
  • the implementation process it is required to ensure that the data can be sent and received normally, including the initial configuration of the transmitting and receiving parties, the data sending process of the transmitting end, and the data receiving process of the receiving end.
  • AxC for remaining non-IQ data is grouped according to requirements
  • AxC for remaining non-IQ data is grouped according to requirements (send and receive are consistent);
  • the data is acquired and composed into a data packet
  • the cross module crosses the AxC data to the physical Lane for transmission
  • Yet another optional embodiment of the present invention further provides a method for transmitting non-IQ data based on an IQ streaming data transmission protocol, and the IQ streaming protocol is CPRI.
  • the transceiver is a board in the BBU.
  • the board in the middle BBU can receive the data of the sender.
  • the cascading function can pass the data of the sender to the receiver of the board in the next BBU.
  • connection relationship diagram of the data transmission device of this embodiment is as shown in FIG. 10, and the device includes:
  • BBU0 is the transmitting end
  • BBU1 and BBU2 are the receiving ends.
  • the implementation process it is required to ensure that the data can be sent and received normally, including the initial configuration of the transmitting and receiving parties, the data sending process of the transmitting end, and the data receiving process of the receiving end.
  • AxC for remaining non-IQ data is grouped according to requirements
  • AxC for remaining non-IQ data is grouped according to requirements (send and receive are consistent);
  • AxC for remaining non-IQ data is grouped according to requirements (send and receive are consistent);
  • the data is acquired and composed into a data packet
  • the cross module crosses the AxC data to the physical Lane for transmission
  • the data receiving end BBU1 receives the flow, as shown in Figure 12:
  • the cross module crosses the data of the receiving end to the GDPU module, and crosses the data of the receiving end of the next stage to the transmitting end of the receiving end, and the transmitting end processes according to the sending operation procedure of the foregoing;
  • GDPU extracts data from a valid AxC location according to the initially configured AxC allocation information
  • the data receiving end BBU2 receives the process, as shown in Figure 9:
  • Embodiments of the present invention are capable of transmitting burst variable packet data over a transport protocol that is good at streaming IQ data.
  • IQ data and non-IQ data can be transmitted on a physical link supporting different protocols; IQ data and non-IQ data can share transmission bandwidth, bandwidth division can be flexibly configured by software; time of non-IQ data transmission
  • the slices can be grouped to realize parallel transmission of multiple data packets; non-IQ data can be routed to physical transmission channels of different lanes for parallel transmission; non-IQ is transmitted through the interface of transmitting IQ data (CPRI/OBSAI or TDM) Data, the non-IQ data has the characteristics of burst and variable packet length.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

本发明实施例提供了一种数据发送、接收方法和装置；所述发送方法包括：检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；根据初始配置的天线载波AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；将时间片上的数据按照指定协议格式发送。

Description

数据发送、接收方法和装置 技术领域
本文涉及通信领域，尤其涉及一种数据发送、接收方法和装置。
背景技术
随着无线通讯协议的不断演进，物理层算法的复杂度不断提升，多小区协同解调或者干扰消除等算法的采用使得处理单元之间除大量IQ数据(数字基带数据)需要传输外，还有大量非IQ数据需要传输(例如：符号数据)。处理单元可以是同一基带单板上多个基带SOC(片上系统)芯片，或者多个基带板之间的处理单元，或者BBU(基带处理单元)机框之间的处理单元，甚至BBU和RRU(射频远端单元)之间的处理单元。对于IQ数据的传输，业界一般采用CPRI(通用公共无线电接口)/OBSAI(开放式基站结构发起组织)或者自定义TDM(时分复用)传输协议来实现。而对于突发的非流式传输的数据，目前各基带芯片厂家的做法往往是在基带芯片中加入Rapid IO或者PCIe接口，以数据包的形式来传输。
CPRI/OBSAI或TDM协议serdes(串行器/解串器)的参数和速率与Rapid IO/PCIe不一样，如果根据不同数据传输需求针对性的设计专门的传输协议接口则导致一个基带SOC芯片需要支持的较多接口，增加了芯片的设计和验证难度、以及单板设计和软件使用复杂度，通用性降低。
另外在CPRI/OBSAI协议中，不像Rapid IO或者PCIe协议一样支持多条lane(通路)并行传输，每条lane传输的数据是独立的、非对齐的，如果采用多个lane同时将大量的数据快速的传输到对端设备，需要软件来进行一定的组织和后处理。
对于传输IQ流数据的CPRI/OBSAI协议，目前常见的设计方案是：发送端会根据定时关系从发送buffer(缓冲)中连续的读取数据，将这些数据映射到不同AxC(天线载波)子信道(载扇)上；接收方将AxC子信道上的数据获取后持续的存入接收buffer。以包形式传输的通用非IQ数据则具有突发、 包大小可变的特点，不合适采用原有流数据的实现方式。
发明内容
本发明实施例提供一种数据发送、接收方法和装置，解决如何在擅长流式传输IQ数据的传输协议上传输突发变长包数据的问题。
本发明实施例提供了一种数据发送方法，包括：
检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
根据初始配置的天线载波AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；
将时间片上的数据按照指定协议格式发送。
可选地，所述将非IQ数据映射到指定时间片上前，所述方法还包括：
对用于非IQ数据传输的AxC进行分组，每组AxC包括至少一个AxC。
可选地，将非IQ数据映射到指定时间片上包括：
将非IQ数据封装成的数据包路由到不同的或者相同的物理传输通道上进行传输。
本发明实施例还提供了一种数据接收方法，包括：
将时间片上的数据按照指定协议格式接收；
将接收的数据根据天线载波AxC分配信息，分别确认传输IQ数据和非IQ数据的指定时间片；
在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析所述包开始标志符后续的非IQ数据；
将解析得到的非IQ数据存入主缓存中。
可选地，在传输非IQ数据的指定时间片上检测包开始标志符包括：
对传输非IQ数据的每组AxC内每个AxC中的数据进行包开始标志符检测。
本发明实施例还提供了一种数据发送设备，包括：
数据处理模块，设置为检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
非IQ数据封装模块，设置为将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
交叉模块，设置为根据初始配置的天线载波AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；以及
传输承载模块，设置为将时间片上的数据按照指定协议格式传输发送。
可选地，所述交叉模块还设置为将非IQ数据映射到指定时间片上前对用于非IQ数据传输的AxC进行分组，每组AxC包括至少一个AxC。
可选地，所述交叉模块将非IQ数据映射到指定时间片上是指：
所述交叉模块将非IQ数据封装成的数据包路由到不同的或者相同的物理传输通道上进行传输。
本发明实施例还提供了一种数据接收设备，包括：
传输承载模块，设置为将时间片上的数据按照指定协议格式接收；
交叉模块，设置为将接收的数据根据天线载波AxC分配信息，分别确认传输IQ数据和非IQ数据的指定时间片；
非IQ数据的检测解析模块，设置为在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析出非IQ数据；以及
数据处理模块，设置为将解析出的非IQ数据存入主缓存中。
可选地，所述非IQ数据的检测解析模块在传输非IQ数据的指定时间片上检测包开始标志符是指：
所述非IQ数据的检测解析模块对传输非IQ数据的每组AxC内每个AxC 中的数据进行包开始标志符检测。
可选地，所述装置还包括IQ数据检测解析模块；所述交叉模块还设置为将指定时间片数据交叉映射到IQ数据检测解析模块和非IQ数据的检测解析模块。
本发明实施例还提供一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现上述方法。
本发明实施例在CPRI/OBSAI或TDM协议之上再封装一层处理，从而可以基于CPRI/OBSAI/TDM协议传输格式上进行突发的可变长度的数据包传输。采用本发明实施例可以简化基带芯片接口设计，简化BBU间或BBU框内单板间或单板内芯片之间的互联设计。
本发明实施例实现了如下技术效果：
IQ数据和非IQ数据可以在支持不同协议的物理链路上传输；
IQ数据和非IQ数据可以共享传输带宽，带宽划分可以软件灵活配置；
非IQ数据传输的时间片可以进行分组，从而实现多个数据包并行传输；
非IQ数据可以路由到不同lane的物理传输通道上，达到并行传输的目的；
通过传IQ数据的接口(CPRI/OBSAI或TDM)传输非IQ数据，该非IQ数据具有突发、包长可变的特点。
附图概述
图1是根据本发明实施例的传输装置的示意图；
图2是根据本发明实施例的基带芯片连接示意图；
图3是根据本发明实施例的发送端示意框图；
图4是根据本发明实施例的接收端示意框图；
图5是根据本发明可选实施例的包格式定义示意图；
图6是根据本发明可选实施例发送端初始化流程图；
图7是根据本发明可选实施例接收端初始化流程图；
图8是根据本发明可选实施例发送端发送数据操作流程图；
图9是根据本发明可选实施例接收端接收数据操作流程图；
图10是根据本发明另一可选实施例的BBU框间连接示意框图；
图11是根据本发明另一可选实施例的接收端初始化流程图；
图12是根据本发明另一可选实施例接收端接收数据操作流程图。
本发明的实施方式
下面将结合附图对本发明实施例方案进行说明。
需要说明的是，如果不冲突，本发明实施例以及实施例中的各个特征可以相互结合。另外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
一种基于IQ数据传输协议接口的非IQ数据传输方法，包括：
在指定时间片上进行IQ和非IQ数据的传输；传输IQ数据和非IQ数据的指定时间片不同；
在传输非IQ数据的指定时间片上，以包开始标志符指示所述非IQ数据的起始，并以指定包格式传输所述非IQ数据；可选地，无非IQ数据传输时则在这些时间片上传递其他预定数据；
在传输非IQ数据的指定时间片上持续进行包开始标志符检测，如果检测到包开始标志符则将后续数据接收并按照所述指定包格式解析后存储；如果未检测到包开始标志则持续检测。
其中，指定时间片根据物理链路支持的天线载波AxC数进行分配，可以全部时间片用于非IQ数据传输也可以部分时间片用于非IQ数据传输。当不需要传输非IQ数据等情况发生时，也可以不指定任何时间片用于非IQ数据传输。
其中，用于非IQ数据传输的AxC可以进行分组，每组AxC包括至少一个AxC。多组AxC可以同时传递相互独立的包数据。
其中，由于存在IQ和非IQ数据传输的AxC分配，在收发双方以约定或 者消息交互的方式保持一致。
其中，IQ数据是指I(In-Phase，同相分量)，Q(Quadrature Phase，正交分量)，即数字基带数据。
其中，非IQ数据是指非数字基带数据，可以是软符号数据或者其他控制信息等。
其中，包开始标志符可以是默认特征序列，也可以是其他能够区别有效数据的特征序列。
一种基于IQ数据传输协议接口的非IQ数据传输装置，包括：
发送设备，设置为根据需要将待传输的IQ数据映射到传输IQ数据的指定时间片上，将待传输的非IQ数据封装为带包头的包数据并在最前端添加包开始标志符后，映射到传输非IQ数据的指定时间片上；以及
接收设备，设置为将传输IQ数据的指定时间片上IQ数据连续接收，在传输非IQ数据的指定时间片上持续检测包开始标志符，检测到包开始标志符后将数据接收到指定存储区间。
本发明实施例中提供的一种数据发送方法，包括：
检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
根据初始配置的AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；
将时间片上的数据按照指定协议格式发送。
本发明实施例中提供的一种数据接收方法，包括：
将时间片上的数据按照指定协议格式接收；
将接收的数据根据AxC分配信息，分别确认传输IQ数据和非IQ数据的 指定时间片；
在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析出非IQ数据；
将接收到的IQ数据和非IQ数据存入主缓存中。
本发明实施例中提供的一种数据发送设备，该发送设备包括：
数据处理模块，设置为检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
非IQ数据封装模块，设置为将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
映射交叉模块，设置为根据及初始配置的AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；以及
传输承载模块，设置为将时间片上的数据按照指定协议格式发送。
本发明实施例中提供的一种数据接收设备，该接收设备包括：
传输承载模块，设置为将时间片上的数据按照指定协议格式接收；
交叉模块，设置为将接收的数据根据AxC分配信息，分别确认传输IQ数据和非IQ数据的指定时间片；
可选地，当所述接收设备包括IQ数据和非IQ数据的检测解析模块时，将指定时间片数据交叉映射到IQ和非IQ数据的检测解析模块；
非IQ数据的检测解析模块，设置为在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析出非IQ数据；以及
数据处理模块，设置为将解析出的非IQ数据存入主缓存中。
从传输IQ数据的指定时间片中解析出IQ数据的过程可以同相关技术。
本发明的可选实施例提供了一种IQ流式数据传输协议基础上传输非IQ 数据的方法，IQ流式传输协议为CPRI。收发两端为同一个单板内的两个芯片。
本发明实施例的传输装置的连接关系图如图1所示，该装置包括：
1)发送设备(后文又称为发送端)和接收设备(后文又称为接收端)相连，接收设备还可以再连接别的接收设备。
在同一个芯片内既有发送端又有接收端，而且支持同时收发，以SOC芯片为例，如图2。
2)发送端包括如图3：
DPU(data process unit，数据处理单元)处理流式IQ数据，根据软件配置周期性从主存中获取IQ数据后以AxC为单位发送到交叉模块；
GDPU(general data process unit，通用数据处理单元)处理包数据，根据软件配置从主存中获取突发包数据以AxC为单位发送到交叉模块，无数据发送时则填充0数据到对应AxC中；
交叉模块，根据软件配置将数据交叉到对应的CPRI物理通道上进行传输；
CPRI模块，完成CPRI协议处理。
3)接收端包括如图4：
DPU处理流式IQ数据，将交叉模块来的数据周期性的写入软件配置的主存中；
GDPU处理包数据，将交叉模块来的数据进行包头检测、按照包格式定义解析和接收数据，存入主内存中；
交叉模块，将从CPRI物理通道来的数据交叉映射到DPU或者GPDU模块；
CPRI模块，完成CPRI协议处理。
4)数据包格式设计
GDPU设计了一种数据包格式如图5，该数据格式包括：前导(包开始标志符Preamble)、包头Head(包头CRC可选)、包净荷Pay load、以及 Data CRC(可选)；包头中包括发送端标识Source ID、数据地址data Address，大小Size。
前导由29bit全1序列组成，数据包的其他部分要进行0bit插入来和前导区分，即当出现30b111111_111111_111111_111111_11111X，29bit的全1时候，不论后续1bitX是1，还是0都需要先插入一个0，构成30b111111_111111_111111_111111_111110的序列映射到一个AxC上。然后将剩余的X作为下一个AxC的最高bit。
需要说明的是，本例子中说明的前导序列只是其中的一种可选情况，还可以采用其他序列及相应的处理来表示数据包的起始。
5)发送端GDPU设计
为了方便发送端软件操作，GDPU设计了基于PD(Packet Descriptor，包描述符)的编程接口，每包数据可以定义为一个PD，多包数据可以组成PD链。对于已经发送完成的PD，GDPU提供查询接口供软件查询。该PD可以存储在基带SOC芯片中任意可用的memory(存储器)中，只需要将memory具体地址信息配置到GDPU对应参数中。
每个PD描述的包数据由GDPU从主存获取后按照定义的格式组包，然后切分为AxC数据，通过交叉模块映射到不同的或者相同的物理传输lane上进行传输，具体映射方式软件可以配置。
每个PD链使用的AxC分配信息通过寄存器接口由软件进行配置，配置时可考虑链路支持的AxC情况；硬件在将包数据映射到AxC时，根据软件初始配置的AxC分配信息来选择这些AxC。
5)接收端GDPU设计
接收端能够根据软件配置将多个或者一个CPRI lane上的数据通过交叉模块路由到IQ数据处理模块DPU进行处理，或者路由到非IQ数据处理模块GDPU进行处理。路由规则根据发送端的路由进行设置，保证收发设置一样。如果发送端设置了多个非IQ数据传输的AxC组，则接收端将对应AxC作为一组，在该组AxC承载的数据上进行下述处理。
接收端GDPU对从交叉模块路由过来的本组内每个AxC数据进行包开始 标志符检测，检测到包开始标志符后进行包头检测。检测到包头后判断包头的合法性，如果非法则继续检测包开始标志符；如果合法则解析包头参数后，将后续包净荷数据传输到系统主存，直到传输完成包头size中指定的长度。数据包接收过程中计算数据的CRC，数据包传输完成后读取CRC结果，更新到GDPU相应寄存器中，并根据GDPU的配置进行中断上报。
为了方便软件查询数据接收的状态，在接收端GDPU中设计了类似发送端GDPU的PD链形式来管理当前数据接收到哪里。
在实施过程中，保证数据能够正常收发需要包括收发双方的初始化配置，发送端数据发送流程和接收端数据接收流程。
发送端初始化流程，如图6：
1)根据系统需求、单板物理连接情况，初始化CPRI serdes速率；
2)分配用于传输IQ数据的AxC；
3)对剩余传输非IQ数据的AxC根据需求进行分组；
4)将分完组的AxC资源以组为单位跟PD链进行绑定；
5)初始化发送PD链。
接收端初始化流程，如图7：
1)根据发送端配置，初始化CPRI serdes速率(收发保持一致)；
2)分配用于传输IQ数据的AxC(收发保持一致)；
3)对剩余传输非IQ数据的AxC根据需求进行分组(收发保持一致)；
4)将分完组的AxC资源以组为单位跟PD链进行绑定；
5)初始化接收PD链。
数据发送流程，如图8：
1)出现数据需要发送时，根据PD链状态获取PD；
2)将该数据的地址和长度、目的地址组成一个PD参数；
3)启动该PD的发送；
4)检测到有新数据需要发送，获取该PD参数；
5)根据源地址、目的地址和数据长度信息，将数据获取并组成数据包；
6)按照AxC承载能力进行分包；
7)根据初始配置的AxC分配信息进行AxC映射；
8)交叉模块将AxC数据交叉到物理Lane上传输；
9)根据硬件状态判断是否传输完成。
数据接收流程，如图9：
1)根据初始配置的AxC分配信息，从有效的AxC位置取出数据；
2)从数据流中盲检包开始标志符；
3)检测到包开始标志符后，提取数据并进行拆包处理，以及CRC计算；
4)查询该AxC分配信息对应的PD链状态，将有效数据写入内存；
5)查询硬件状态，判断是否有新数据接收；
6)处理新接收的数据。
本发明的又一个可选实施例还提供了一种IQ流式数据传输协议基础上传输非IQ数据的方法，IQ流式传输协议为CPRI。收发端为一BBU框内单板，中间BBU框内单板不仅可以接收发送方的数据，还可以完成级联功能将发送方数据passthrough到下一级BBU框内单板接收端。
本实施例的数据传输装置的连接关系图如图10所示，该装置包括：
1)三个BBU，其中BBU0为发送端、BBU1和BBU2为接收端。
2)发送端/接收端结构同上一个可选实施例所述。
在实施过程中，保证数据能够正常收发需要包括收发双方的初始化配置，发送端数据发送流程和接收端数据接收流程。
发送端初始化流程，如图6：
1)根据系统需求、单板物理连接情况，初始化CPRI serdes速率；
2)分配用于传输IQ数据的AxC；
3)对剩余传输非IQ数据的AxC根据需求进行分组；
4)将分完组的AxC资源以组为单位跟PD链进行绑定；
5)初始化发送PD链。
接收端BBU1初始化流程，如图11：
1)根据发送端配置，初始化CPRI serdes速率(收发保持一致)；
2)分配用于传输IQ数据的AxC(收发保持一致)；
3)对剩余传输非IQ数据的AxC根据需求进行分组(收发保持一致)；
4)配置交叉模块，将本接收端数据交叉到本接收数据处理模块；将需要发送给下一级接收端的一组AxC数据经过该设备发送端路由到下一级BBU；
5)将分完组的AxC资源以组为单位跟PD链进行绑定；
6)初始化接收PD链。
接收端BBU2初始化流程，如图7：
1)根据发送端配置，初始化CPRI serdes速率(收发保持一致)；
2)分配用于传输IQ数据的AxC(收发保持一致)；
3)对剩余传输非IQ数据的AxC根据需求进行分组(收发保持一致)；
4)将分完组的AxC资源以组为单位跟PD链进行绑定；
5)初始化接收PD链。
数据发送流程，如图8：
1)出现数据需要发送时，根据PD链状态获取PD；
2)将该数据的地址和长度、目的地址组成一个PD参数；
3)启动该PD的发送；
4)检测到有新数据需要发送，获取该PD参数；
5)根据源地址、目的地址和数据长度信息，将数据获取并组成数据包；
6)按照AxC承载能力进行分包；
7)根据初始配置的AxC分配信息进行AxC映射；
8)交叉模块将AxC数据交叉到物理Lane上传输；
9)根据硬件状态判断是否传输完成。
数据接收端BBU1接收流程，如图12：
1)交叉模块将本接收端数据交叉到GDPU模块，将下一级接收端数据交叉到本接收端发送端，由发送端按照前文的发送操作流程处理；
2)GDPU根据初始配置的AxC分配信息，从有效的AxC位置取出数据；
3)从数据流中盲检包开始标志符；
4)检测到包开始标志符后，提取数据并进行拆包处理，以及CRC计算；
5)查询该AxC分配信息对应的PD链状态，将有效数据写入内存；
6)查询硬件状态，判断是否有新数据接收；
7)处理新接收数据。
数据接收端BBU2接收流程，如图9：
1)根据初始配置的AxC分配信息，从有效的AxC位置取出数据；
2)从数据流中盲检包开始标志符；
3)检测到包开始标志符后，提取数据并进行拆包处理，以及CRC计算；
4)查询该AxC分配信息对应的PD链状态，将有效数据写入内存；
5)查询硬件状态，判断是否有新数据接收；
6)处理新接收的数据。
本发明实施例能够在擅长流式传输IQ数据的传输协议上传输突发变长包数据。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相光硬件完成，上述程序可以存储于计算机可读存储介质中，如只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现。相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
工业实用性
采用本发明实施例技术方案，IQ数据和非IQ数据可以在支持不同协议的物理链路上传输；IQ数据和非IQ数据可以共享传输带宽，带宽划分可以软件灵活配置；非IQ数据传输的时间片可以进行分组，从而实现多个数据包并行传输；非IQ数据可以路由到不同lane的物理传输通道上，达到并行传输的目的；通过传IQ数据的接口(CPRI/OBSAI或TDM)传输非IQ数据，该非IQ数据具有突发、包长可变的特点。

Claims (13)

  1. 一种数据发送方法，包括：
    检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
    将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
    根据初始配置的天线载波AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；
    将时间片上的数据按照指定协议格式发送。
  2. 如权利要求1所述的方法，所述将非IQ数据映射到指定时间片上前，所述方法还包括：
    对用于非IQ数据传输的AxC进行分组，每组AxC包括至少一个AxC。
  3. 如权利要求1所述的方法，其中，将非IQ数据映射到指定时间片上包括：
    将非IQ数据封装成的数据包路由到不同的或者相同的物理传输通道上进行传输。
  4. 一种数据接收方法，包括：
    将时间片上的数据按照指定协议格式接收；
    将接收的数据根据天线载波AxC分配信息，分别确认传输IQ数据和非IQ数据的指定时间片；
    在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析所述包开始标志符后续的非IQ数据；
    将解析得到的非IQ数据存入主缓存中。
  5. 如权利要求4所述的方法，其中，在传输非IQ数据的指定时间片上检测包开始标志符包括：
    对传输非IQ数据的每组AxC内每个AxC中的数据进行包开始标志符检测。
  6. 一种数据发送设备，包括：
    数据处理模块，设置为检测是否有非IQ数据需要传输，当有非IQ数据需要传输时，从主存获取所述非IQ数据；
    非IQ数据封装模块，设置为将非IQ数据按照指定包格式进行封装，进行包开始标志符的添加；
    交叉模块，设置为根据初始配置的天线载波AxC分配信息，将从所述主存获取的IQ和非IQ数据分别映射到不同的指定时间片上；以及
    传输承载模块，设置为将时间片上的数据按照指定协议格式传输发送。
  7. 如权利要求6所述的装置，
    所述交叉模块还设置为将非IQ数据映射到指定时间片上前对用于非IQ数据传输的AxC进行分组，每组AxC包括至少一个AxC。
  8. 如权利要求6所述的装置，其中，所述交叉模块将非IQ数据映射到指定时间片上是指：
    所述交叉模块将非IQ数据封装成的数据包路由到不同的或者相同的物理传输通道上进行传输。
  9. 一种数据接收设备，包括：
    传输承载模块，设置为将时间片上的数据按照指定协议格式接收；
    交叉模块，设置为将接收的数据根据天线载波AxC分配信息，分别确认传输IQ数据和非IQ数据的指定时间片；
    非IQ数据的检测解析模块，设置为在传输非IQ数据的指定时间片上检测包开始标志符，检测到后解析出非IQ数据；以及
    数据处理模块，设置为将解析出的非IQ数据存入主缓存中。
  10. 如权利要求9所述的装置，其中，所述非IQ数据的检测解析模块在传输非IQ数据的指定时间片上检测包开始标志符是指：
    所述非IQ数据的检测解析模块对传输非IQ数据的每组AxC内每个AxC中的数据进行包开始标志符检测。
  11. 如权利要求9所述的装置，
    所述装置还包括IQ数据检测解析模块；
    所述交叉模块还设置为将指定时间片数据交叉映射到IQ数据检测解析模块和非IQ数据的检测解析模块。
  12. 一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现权利要求1-3任一项所述的方法。
  13. 一种计算机可读存储介质，存储有程序指令，当该程序指令被执行时可实现权利要求4-5任一项所述的方法。
PCT/CN2015/080797 2014-12-08 2015-06-04 数据发送、接收方法和装置 WO2016090869A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410745499.9A CN104539388B (zh) 2014-12-08 2014-12-08 数据发送、接收方法和装置
CN201410745499.9 2014-12-08

Publications (1)

Publication Number Publication Date
WO2016090869A1 true WO2016090869A1 (zh) 2016-06-16

Family

ID=52854866

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/080797 WO2016090869A1 (zh) 2014-12-08 2015-06-04 数据发送、接收方法和装置

Country Status (2)

Country Link
CN (1) CN104539388B (zh)
WO (1) WO2016090869A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104539388B (zh) * 2014-12-08 2020-05-05 中兴通讯股份有限公司 数据发送、接收方法和装置
CN109560864B (zh) * 2017-09-26 2021-10-19 中兴通讯股份有限公司 一种数据传输方法和装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730307A (zh) * 2008-10-24 2010-06-09 中兴通讯股份有限公司 一种射频拉远数据传输装置及传输方法
CN103441799A (zh) * 2013-08-27 2013-12-11 京信通信系统（中国）有限公司 一种数据信号传输的方法及装置
CN103701717A (zh) * 2013-11-22 2014-04-02 北京邮电大学 云基站用户数据处理方法、装置和系统
CN104539388A (zh) * 2014-12-08 2015-04-22 中兴通讯股份有限公司 数据发送、接收方法和装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1956564A (zh) * 2005-10-26 2007-05-02 Ut斯达康通讯有限公司 分布式基站系统中基于cpri的多协议信号传输方法及其装置
CN101282349B (zh) * 2007-04-02 2011-06-22 华为技术有限公司 Cpri接口推广应用的方法、系统和cpri接口处理模块
CN101056313B (zh) * 2007-05-30 2013-03-20 中兴通讯股份有限公司 一种bbu与rru之间的iq数据传输方法
CN101436896B (zh) * 2007-11-13 2013-03-27 中兴通讯股份有限公司 一种射频拉远单元的iq数据传输方法
CN101959254B (zh) * 2009-07-14 2013-06-12 中兴通讯股份有限公司 收发数据的方法、装置及传输数据的系统
CN101715214B (zh) * 2009-09-29 2012-07-04 中兴通讯股份有限公司 同相正交数据传输方法及系统
CN101729423B (zh) * 2009-12-21 2011-11-09 华为技术有限公司 通用公共无线接口cpri端口间数据传输的方法及装置
CN102158461B (zh) * 2011-03-04 2014-01-08 华为技术有限公司 通用公共无线接口的非i/q数据传输方法和装置
US9635710B2 (en) * 2013-03-28 2017-04-25 Nxp Usa, Inc. Method and apparatus for processing data flows
JP6338074B2 (ja) * 2013-12-31 2018-06-06 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． データ送信方法、データ転送デバイス、およびシステム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101730307A (zh) * 2008-10-24 2010-06-09 中兴通讯股份有限公司 一种射频拉远数据传输装置及传输方法
CN103441799A (zh) * 2013-08-27 2013-12-11 京信通信系统（中国）有限公司 一种数据信号传输的方法及装置
CN103701717A (zh) * 2013-11-22 2014-04-02 北京邮电大学 云基站用户数据处理方法、装置和系统
CN104539388A (zh) * 2014-12-08 2015-04-22 中兴通讯股份有限公司 数据发送、接收方法和装置

Also Published As

Publication number Publication date
CN104539388B (zh) 2020-05-05
CN104539388A (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN109302372B (zh) 一种通信方法、设备及存储介质
US20230284297A1 (en) Method and device for communication between network entities in cloud lan environment
CN110351700A (zh) 一种自接入回传链路的中继转发方法及节点
US8422516B2 (en) Scalable DigRF architecture
US9979600B2 (en) System and method for automatic load adaptive antenna carrier bandwidth dynamic reconfiguration in radio base station system
CN109510695B (zh) 无线通信装置以及无线通信方法
US10225196B2 (en) Apparatus, system and method for controlling packet data flow
US8654780B2 (en) System and method of communication protocols in communication systems
US8767775B2 (en) Efficient MAC header design and communication using same
CN108809584A (zh) 数据传输方法及通信设备
WO2011038597A1 (zh) 同相正交数据传输方法及系统
WO2015100589A1 (zh) 一种数据传输方法和数据转发设备及系统
KR101820826B1 (ko) 복수의 통신 채널들 사이의 직렬 통신 포트를 공유하기 위한 시스템들 및 방법들
EP2756694A1 (en) Multiple media access control (mac) address resolution vertical travel
KR20200135766A (ko) 데이터 전송 방법 및 단말 기기
KR101717005B1 (ko) 프로토콜 적응 계층(pal)을 통해 스트리밍을 지원하는 장치, 시스템 및 방법
US11528640B2 (en) Base station device, and method for transmitting data and signal
CN114651480A (zh) 执行多路径通信
WO2006096864A2 (en) Media access controller for use in a multi-sector access point array
CN101599896A (zh) 信令传送的方法、系统和设备
JP7304958B2 (ja) フロントホールリンクを介した送信のための方法および基地局システムのユニット
KR20150133245A (ko) 디바이스가 디폴트 상태로 천이하는 것을 표시하는 프로토콜 적응 계층(pal) 통신의 장치, 시스템 및 방법
US10713201B2 (en) Apparatus, system and method of communicating over a media agnostic (MA) USB connection
WO2016090869A1 (zh) 数据发送、接收方法和装置
CN109392118A (zh) 一种发送调度请求及调度请求失败后的配置方法及装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15866714

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15866714

Country of ref document: EP

Kind code of ref document: A1