WO2015097260A1 - Optoelectronic device with light-emitting diodes with reduced leakage current - Google Patents

Optoelectronic device with light-emitting diodes with reduced leakage current Download PDF

Info

Publication number
WO2015097260A1
WO2015097260A1 PCT/EP2014/079266 EP2014079266W WO2015097260A1 WO 2015097260 A1 WO2015097260 A1 WO 2015097260A1 EP 2014079266 W EP2014079266 W EP 2014079266W WO 2015097260 A1 WO2015097260 A1 WO 2015097260A1
Authority
WO
WIPO (PCT)
Prior art keywords
shell
layer
optoelectronic device
semiconductor layer
type
Prior art date
Application number
PCT/EP2014/079266
Other languages
French (fr)
Inventor
Anne-Laure Bavencove
Jérôme NAPIERALA
Walf CHIKHAOUI
Benoît AMSTATT
Original Assignee
Aledia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aledia filed Critical Aledia
Publication of WO2015097260A1 publication Critical patent/WO2015097260A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0033—Devices characterised by their operation having Schottky barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Definitions

  • the present invention relates generally to optoelectronic devices based ⁇ semi conductor materials and processes for their manufacture.
  • the present invention more particularly relates to optoelectronic devices comprising light emitting diodes formed from semiconductor microwires or nanowires.
  • Each light-emitting diode comprises a microfil or nanowire coated with an active layer that emits the majority of the radiation provided by the light-emitting diode.
  • the active layer is generally formed by epitaxy on the microfil or nanowire.
  • the crystallographic properties of the active layer then depend on the underlying crystallographic structure of the nanowire or microfilament. In particular, the crystal growth planes of the active layer are different depending on whether the active layer grows on the top of the microfil or nanowire or on the lateral flanks of the microfil or nanowire.
  • the wavelength of the radiation emitted by the active layer of a light-emitting diode depends in particular on its crystallographic properties.
  • the portion of the active layer on the lateral flanks of the microfilament or nanowire emits radiation at a different length than the portion of the active layer overlying the top of the microfilament or nanowire.
  • a disadvantage of such optoelectronic devices is that they do not provide radiation at substantially one wavelength.
  • an embodiment aims to overcome at least in part the disadvantages of light emitting diode optoelectronic devices described above and their manufacturing processes.
  • the radiation emitted by the whole of the light emitting diode is substantially at the same wavelength.
  • the radiation emitted by the portion of the active layer covering the top of the microfil or nanowire is reduced or canceled.
  • the portion of the active layer covering the top of the microfil or nanowire is hardly or not traversed by an electric current.
  • an optoelectronic device comprising:
  • each diode electro ⁇ phosphor comprising a wired semiconductor element, conical or frustoconical having side flanks and a top, and a shell comprising at least one active layer covering the semiconductor element, adapted to emit radiation and covered with at least one semiconductor layer, the shell comprising a first portion covering the apex and extending by a second portion at least partially covering the lateral flanks;
  • means for each light-emitting diode means for reducing or canceling the passage of charge carriers between the conductive layer and the semiconductor layer at the first portion of the shell or between the active layer and the semiconductor element at the first portion of the hull.
  • the specific contact resistance between the conductive layer and the semiconductor layer at the first part of the shell is strictly greater than the specific contact resistance between the conductive layer and the majority of the second part of the shell. shell.
  • the potential barrier between the conductive layer and the semiconductor layer at the first part of the shell is strictly greater than the potential barrier between the conductive layer and the semiconductor layer at the level of the majority of the second part of the hull.
  • the semiconductor layer at the first part of the shell has a roughness strictly greater than the roughness of the semiconductor layer at the majority of the second part of the shell.
  • the device comprises, for each light-emitting diode, an insulating portion between the conductive layer and the semiconductor layer at the first part of the shell.
  • the thickness of the insulating portion is greater than or equal to 10 nm.
  • the insulating portion is made of silicon oxide, silicon nitride or silicon oxynitride.
  • the device comprises, for each light-emitting diode, a semiconductor portion between the conductive layer and the semiconductor layer or between the semiconductor layer and the semiconductor element, the semiconductor portion being made of a semiconductor material having a band prohibited whose width is greater than 5 eV.
  • the semiconductor portion is made of aluminum nitride.
  • the device comprises a conductive portion interposed between the conductive layer and the semiconductor layer at the first part of the shell adapted to form a Schottky contact with the first part of the shell.
  • the semiconductor layer is p-type doped and the conductive portion is a metal having an output work of greater than or equal to 5, in particular a metal selected from the group comprising titanium aluminum, money, and chromium.
  • each semiconductor element is orally of a material selected from the group consisting of silicon, germanium, silicon carbide, a compound III-V, a compound II-VI or a combination of at least two of these compounds.
  • the semiconductor layer of the shell is preferably a material selected from a compound III-V, a compound II-VI or a combination of at least two of these compounds.
  • the semiconductor layer of the shell preferably comprises gallium nitride.
  • the semiconductor layer comprises a dopant concentration of a first type greater than or equal to 5. 10 atoms / cm 2.
  • the semiconductor layer is p-type doped.
  • the semiconductor layer is doped with a first conductivity type at the first portion of the shell and comprises at least one doped portion of a second conductivity type at the second portion of the shell. shell.
  • the semiconductor layer contains, at the first part of the shell, an N-type portion inserted into a P-type layer.
  • Figure 1 is a partial sectional and schematic view of an example of an optoelectronic device with microwires or nanowires;
  • Figure 2 is a partial sectional and schematic sectional view of an embodiment of an optoelectronic device with microwires or nanowires reduced leakage current
  • Figure 3 is a more detailed view of a portion of the optoelectronic device of Figure 2;
  • Figure 4 is an enlarged view of a portion of Figure 2.
  • FIGS. 5 to 8 are sectional, partial and schematic views of other embodiments of devices optoelectronic microwires or nanowires with reduced leakage current.
  • the terms “substantially”, “about” and “of the order of” mean “to within 10%”.
  • the term “compound consisting mainly of a material” or “compound based on a material” means that a compound has a proportion greater than or equal to 95% of said material, this proportion being preferably greater than 99%.
  • microfil or “nanowire” denotes a three-dimensional structure of elongated shape in a preferred direction, of which at least two dimensions, called minor dimensions, are between 5 nm and 2.5 ⁇ m, preferably between 50 nm and 2.5 ⁇ m. um, the third dimension, called major dimension, being at least equal to 1 time, preferably at least 5 times and even more preferably at least 10 times, the largest of the minor dimensions. In some embodiments, the minor dimensions may be less than or equal to about
  • each microfil or nanowire may be greater than or equal to 500 nm, preferably from 1 ⁇ m to 50 ⁇ m.
  • the term "wire” is used to mean "microfil or nanowire”.
  • the average line of the wire which passes through the barycenters of the straight sections, in planes perpendicular to the preferred direction of the wire is substantially rectilinear and is hereinafter called "axis" of the wire.
  • Figure 1 is a partial sectional and schematic sectional view of an example of an optoelectronic device 5 with light emitting diodes.
  • FIG. 1 shows a structure comprising, from bottom to top:
  • a semiconductor substrate 10 comprising an upper face 12, preferably flat at least at the level of the light-emitting diodes, and a lower face 14 covered by the electrode 6;
  • germination layer 16 promoting the growth of son and covering the face 12;
  • an insulating layer 18 covering the seed layer 16 and including openings 19, a single opening being shown, exposing portions of the seed layer 16;
  • each wire 20 being in contact with the seed layer 16 through one of the openings 19, each wire 20 comprising a lower portion 22, height 3 ⁇ 4 in contact with the seed layer 16 and an upper portion 23 of height H3, extending the lower portion 22, each wire 20 further comprising side flanks 24 and a top 25;
  • a shell 26 comprising a stack of semiconductor layers covering each upper portion 23;
  • an insulating layer 28 extending on the insulating layer 18 on the lateral flanks of the lower portion 22 each wire 20 and possibly a portion of the shell 26;
  • a conductive layer 32 forming contact pads, at least partially covering the electrode layer 30 between the wires 20;
  • an encapsulation layer 34 covering the whole of the structure and in particular the electrode 30.
  • the optoelectronic device 5 may further comprise a phosphor layer, not shown, provided on the encapsulation layer 34 or merged therewith.
  • each wire 20 and the associated shell 26 constitutes a LED light emitting diode.
  • the shell 26 comprises in particular an active layer which is the layer from which the majority of the electromagnetic radiation supplied by the LED is emitted.
  • the LEDs can be connected in parallel and form a set of light-emitting diodes.
  • the assembly may include a few LEDs with several thousand light emitting diodes.
  • the LEDs are biased by applying a voltage difference between the contact pads 32 and the electrode 6. This causes the charge carriers to flow between the contact pads 32 and the electrode 6, which is shown in FIG. 1, by dotted line arrows 36.
  • a charge carrier current passes through the lateral portion 38 of the shell 26 covering the lateral flanks 24 of the wire 20 and a charge carrier current passes through the top portion 39 of the the shell 26 covering the top 25 of the wire 20.
  • the passage of charge carriers through the active layer of the shell 26 causes the emission of radiation by the LED light emitting diode.
  • Each layer of the stack of layers forming the shell 26 is generally deposited by epitaxy on the wire 20.
  • the crystallographic properties of the active layer then depend on the underlying crystallographic structure of the wire 20. In particular, the crystallographic growth planes of the active layer of the shell 26 are different depending on whether the active layer is in the lateral portion 38 of the shell 26 or in the summit portion 39 of the shell 26.
  • the wavelength of the radiation emitted by the active layer of an electroluminescent diode depends in particular on the orientation of the crystallographic growth planes.
  • the active layer situated in the lateral portion 38 of the shell 26 emits radiation at a wavelength different from the active layer situated in the summit portion 39 of the shell 26.
  • this is obtained by reducing, or even eliminating, for each LED ⁇ , the charge carrier currents flowing through the active layer in the summit portion 39 of the shell 26, called leakage currents in the following the description.
  • Figure 2 is a partial sectional and schematic sectional view of an embodiment of an optoelectronic device 40 with light emitting diodes.
  • the optoelectronic device 40 comprises all the elements of the optoelectronic device 5 shown in FIG. 1 and furthermore comprises a zone 42 of degraded contact between the shell 26 and the electrode 30.
  • the zone 42 of degraded contact is situated at the level of of the upper part 39 of the shell 26 and, possibly, on a strip of the lateral part 38 of the shell 26 contiguous to the summit part 39.
  • the zone 42 of degraded contact may correspond to an area where the contact resistance between the shell 26 and the electrode 30 is increased and / or the potential barrier between the shell 26 and the electrode 30 is increased. This is, for example, an area in which the roughness is increased. Alternatively, it is an area in which the crystallographic nature of the surface of the shell 26 is changed.
  • the specific contact resistance between the electrode 30 and the top portion 39 of the shell 26 is greater than 10 ⁇ 2 ohms.cm ⁇ , while the specific contact resistance between the electrode 30 the part lateral 38 of the shell 26 outside the zone 42 is less than 10 ⁇ 3 ohms.cm ⁇ .
  • the electrode 6 is adapted, with the electrode 30, to polarize the active layer of each wire 20.
  • the electrode 6 may be metal, for example aluminum, silver, copper, titanium or zinc.
  • the electrode 6 may correspond to a monolayer or multilayer structure.
  • the electrode 6 has a thickness of between 20 nm and 500 nm, preferably between 100 nm and 300 nm.
  • the substrate 10 may correspond to a one-piece structure or correspond to a layer covering a support made of another material.
  • the substrate 10 is preferably a semiconductor substrate, for example a substrate made of silicon, germanium, silicon carbide, a compound III-V, such as GaN or GaAs, or a ZnO substrate.
  • the substrate 10 is a monocrystalline silicon substrate.
  • it is a compatible semiconductor substrate with the manufacturing processes implemented in micro ⁇ electronics.
  • the substrate 10 may correspond to a multilayer structure of silicon on insulator type, also called SOI (acronym for Silicon On Insulator).
  • the thickness of the substrate 10 may be between 20 ⁇ m and 1500 ⁇ m, for example about 1000 ⁇ m.
  • the substrate 10 may be undoped, weakly doped or preferably heavily doped. In the case where the substrate is heavily doped, the semiconductor substrate 10 may be doped so as to lower the electrical resistivity to a resistivity close to that of the metals, preferably less than a few mohm.cm.
  • Substrate 10 is, for example, a heavily doped substrate with a dopant concentration of between 5 .mu.g / atoms and 2 .times.10.sup.-6 atoms / cm.sup.2.
  • P type dopants are boron (B) or indium (In)
  • examples of N type dopants are phosphorus (P), arsenic ( As), or antimony (Sb).
  • the face 12 of the silicon substrate 10 may be a face (100).
  • the seed layer 16 is made of a material that promotes the growth of the yarns 20. According to another embodiment, the seed layer 16 is replaced by seedlings. The insulating layer 18 is then not present and each wire 20 rests on one of the seed pads.
  • a treatment may be provided to protect the lateral flanks of the seed pads and the surface of the substrate portions not covered by the seed pads to prevent growth of the yarns on the lateral flanks of the seed pads and on the surface of the substrate parts. not covered by germination pads.
  • the treatment may include forming a dielectric region on the lateral flanks of the seed pads and extending on and / or in the substrate between the pads, the wires not growing on the dielectric region.
  • the material constituting the seed layer 16 may be a nitride, a carbide or a boride of a transition metal of column IV, V or VI of the periodic table of the elements or a combination of these compounds.
  • the seed layer 16 may be aluminum nitride (AIN), boron (B), boron nitride (BN), titanium (Ti), titanium nitride (TiN), tantalum nitride (TaN), hafnium (Hf), hafnium nitride (HfN), niobium (Nb), niobium nitride (NbN), zirconium (Zr), zirconium borate (ZrB 2), of zirconium nitride (ZrN), silicon carbide (SiC), nitride and tantalum carbide (TaCN), magnesium nitride in the form Mg x Ny, where x is approximately equal to 3 and y
  • the seed layer 16 may be doped with the same type of conductivity as the substrate 10.
  • the insulating layers 18, 28 may be a dielectric material, for example silicon oxide (S1O2) f silicon nitride (Si x N y, where x is approximately equal to 3 and y is approximately equal to 4, e.g. S13N4), silicon oxynitride (SiO x Ny where x may be about 1/2 and y may be about 1, eg S12O2), aluminum oxide (Al2O3), hafnium (HfC> 2) or diamond.
  • the thickness of the insulating layer 18 and the insulating layer 28 is between 5 nm and 500 nm, for example equal to about 100 nm.
  • the wires 20 are at least partly formed from at least one semiconductor material.
  • the semi ⁇ conductive material may be silicon, germanium, silicon carbide, III-V compound, a II-VI compound or a combination of at least two of these compounds.
  • the wires 20 may be, at least in part, formed from semiconductor materials comprising my orbit a III-V compound, for example a III-N compound.
  • group III elements include gallium (Ga), indium (In) or aluminum (Al).
  • III-N compounds are GaN, AlN, InN, InGaN, AlGaN or AlInGaN.
  • Other group V elements may also be used, for example, phosphorus or arsenic. In general, the elements in compound III-V can be combined with different mole fractions.
  • the wires 20 may be, at least in part, formed from semiconductor materials with a compound II-VI.
  • Group II elements include Group IIA elements, including beryllium (Be) and magnesium (Mg) and Group IIB elements, including zinc (Zn) and cadmium (Cd).
  • Group VI elements include elements of the VIA group, including oxygen (O) and tellurium (Te).
  • compounds II-VI are ZnO, ZnMgO, CdZnO or CdZnMgO. In general, the elements in II-VI can be combined with different mole fractions.
  • the wires 20 may comprise a dopant.
  • the dopant may be chosen from the group comprising a group II P dopant, for example magnesium (Mg), zinc (Zn), cadmium (Cd ) or mercury (Hg), a group IV P-type dopant, for example carbon (C) or a group IV N-type dopant, for example silicon (Si), germanium (Ge), selenium (Se), sulfur (S), terbium (Tb) or tin (Sn).
  • a group II P dopant for example magnesium (Mg), zinc (Zn), cadmium (Cd ) or mercury (Hg)
  • a group IV P-type dopant for example carbon (C) or a group IV N-type dopant, for example silicon (Si), germanium (Ge), selenium (Se), sulfur (S), terbium (Tb) or tin (Sn).
  • the cross section of the yarns 20 may have different shapes, such as, for example, an oval, circular or polygonal shape, in particular triangular, rectangular, square or hexagonal.
  • an oval, circular or polygonal shape in particular triangular, rectangular, square or hexagonal.
  • the height H] _ of each wire 20 may be between 250 nm and 50 um.
  • Each wire 20 may have an elongate semiconductor structure along an axis substantially perpendicular to the face 12.
  • Each wire 20 may have a generally cylindrical shape.
  • the axes of two adjacent yarns can be from 0.5 ⁇ m to 10 ⁇ m and preferably from 1.5 ⁇ m to 4 ⁇ m.
  • the son 20 may be regularly distributed, in particular according to a hexagonal network.
  • the average diameter of the wire 20 is between 200 nm and 1 ⁇ m, preferably between 300 nm and 800 nm.
  • the top 25 of the wire 20 corresponds to the polar crystallographic plane -c and the lateral flanks 24 correspond to the non-polar crystallographic planes m.
  • the lower portion 22 of each wire 20 consists mainly of compound III-N, for example doped gallium nitride of the same type as the substrate 10, for example N-type, for example silicon.
  • the lower portion 22 extends over a height 3 ⁇ 4 which can be between 100 nm and 25 ⁇ m.
  • the upper portion 23 of each wire 20 is at least partially made of a III-N compound, for example GaN.
  • the upper portion 23 may be N-type doped, possibly less strongly doped than the lower portion 22, or not be intentionally doped.
  • the upper portion 23 extends over a height H3 which may be between 100 nm and 25 ⁇ m.
  • FIG. 3 is a more detailed view of an embodiment of the shell 26.
  • the shell 26 may comprise a stack of several layers including in particular:
  • an active layer 45 covering the upper portion 23 of the associated wire 20; an intermediate layer 46 of conductivity type opposite to the lower portion 22 and covering the active layer 45 in contact with the active layer 45;
  • the active layer 45 is the layer from which the majority of the radiation provided by the LED is emitted.
  • the active layer 45 may include containment means, such as multiple quantum wells. It consists, for example, of an alternation of GaN and InGaN layers having respective thicknesses of 3 to 100 nm (for example 8 nm) and 1 to 50 nm (for example 2.5 nm).
  • the GaN layers may be doped, for example of the N or P type.
  • the active layer may comprise a single layer of InGaN, for example with a thickness greater than 5 nm.
  • the intermediate layer 46 for example doped P-type, may correspond to a semiconductor layer or a stack of semiconductor layers and allows the formation of a PN or PIN junction, the active layer 45 being between the intermediate layer 46 of type P and the N-type upper portion 23 of the PN or PIN junction.
  • the thickness of the intermediate layer 46 may vary from 20 nm to 500 nm.
  • the link layer 47 may correspond to a semiconductor layer or to a stack of semiconductor layers and allows the formation of an ohmic contact between the intermediate layer 46 and the electrode 30 with the exception of the zone 42.
  • the bonding layer 47 may be heavily doped of the type opposite to the lower portion 22 of each wire 20.
  • the thickness of the bonding layer 47 may vary from
  • the layers 46 and 47 can be confused.
  • the stack of semiconductor layers may comprise an electron blocking layer formed of a ternary alloy, for example gallium nitride and aluminum (AlGaN) or indium aluminum nitride (AlInN) in contact with the active layer 45 and the intermediate layer 46, to ensure a good distribution of the electric carriers in the active layer.
  • a ternary alloy for example gallium nitride and aluminum (AlGaN) or indium aluminum nitride (AlInN) in contact with the active layer 45 and the intermediate layer 46, to ensure a good distribution of the electric carriers in the active layer.
  • the electrode 30 is adapted to bias the active layer of each wire 20 and let the electromagnetic radiation emitted by the LEDs LED.
  • the material forming the electrode 30 may be a transparent and conductive material such as indium tin oxide (ITO), aluminum-doped zinc oxide or aluminum oxide. graphene.
  • the electrode layer 30 has a thickness of between 5 m and 200 nm, preferably between 20 nm and 50 nm.
  • the conductive layer 32 preferably corresponds to a metal layer, for example aluminum, silver, copper or zinc.
  • the conductive layer 32 has a thickness of between 20 nm and 1000 nm, preferably between 100 nm and 200 nm.
  • the encapsulation layer 34 is made of at least partially transparent insulating material.
  • the maximum thickness of the encapsulation layer 34 is between 250 nm and 50 ⁇ m so that the encapsulation layer 34 completely covers the electrode 30 at the top of the LEDs.
  • FIG. 4 is an enlarged, partial and schematic view of FIG. 2 according to an embodiment in which the degraded contact zone 42 further comprises reliefs 49.
  • the wall of the summit portion 39 of the shell 26 in contact with the electrode 30 is not flat and substantially perpendicular to the axis of the wire 20. This improves the extraction of light trapped in the shell 26 and in the wire 20 out of the hull 26 to the encapsulation layer 34.
  • An embodiment of a manufacturing method for obtaining the optoelectronic device 40 comprises the following steps:
  • the seed layer can be deposited by a chemical vapor deposition (CVD) method or chemical deposition in phase organometallic vapor (MOCVD), also known as organometallic vapor phase epitaxy (or MOVPE), which is the acronym for Metal-Organic Vapor Phase Epitaxy.
  • CVD chemical vapor deposition
  • MOCVD phase organometallic vapor
  • MOVPE organometallic vapor phase epitaxy
  • MBE molecular beam epitaxy
  • MBBE gas-source MBE
  • MOMBE organometallic MBE
  • PAMBE plasma-assisted MBE
  • ALE Atomic Layer Epitaxy
  • HVPE Hydride Vapor Phase Epitaxy
  • ALD atomic thin-film deposition
  • ALD atomic thin-film deposition
  • methods such as evaporation or reactive sputtering may be used.
  • the seed spots can be obtained by depositing a seed layer on the face 12 and by etching portions of the seed layer until to the face 12 of the substrate 10 to define the seed pads.
  • step (2) Deposition of the insulating layer 18 on the seed layer 16 and etching of the openings 19 in the insulating layer 18 to expose portions of the seed layer 16.
  • step (2) may comprise the protection of the portions of the face 12 of the substrate 10 not covered with the seed pads to prevent the subsequent growth of son on these portions.
  • the yarn growth process may be a CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE, ALD method.
  • electrochemical processes may be used, for example, Chemical Bath Deposition (CBD), hydrothermal processes, liquid aerosol pyrolysis or electrodeposition.
  • the yarn growth process may comprise the injection into a reactor of a precursor of a group III element and a precursor of a group V element.
  • precursors of Group III elements are trimethylgallium (TMGa), triethylgallium (TEGa), trimethylindium (TMIn) or trimethylaluminum (TMA1).
  • group V precursors are ammonia (NH3), tertiarybutylphosphine (TBP), arsine (ASH3), or asymmetric dimethylhydrazine (UDMH).
  • a precursor of a further element is added in excess in addition to the precursors of III-V compound.
  • the additional element may be silicon (Si).
  • An example of a precursor of silicon is silane (S1H4).
  • the operating conditions of the MOCVD reactor described above are, by way of example , except that the stream of silane in the reactor is reduced, for example by a factor greater than or equal to 10, or stopped. Even when the silane stream is stopped, the upper portion 23 may be N-type doped due to the diffusion in this active portion of dopants from the adjacent passivated portions or due to the residual doping of GaN.
  • Formation of the zone 42 of degraded contact is formed by exposure to a chemical solution located at the top of the shell 26.
  • aqueous solution containing chemical substances having properties basic examples, for example tetramethylammonium hydroxide (TMAH), or a chemical solution based on KOH, H3PO4, NH4OH, H2SO4 or
  • a protective layer for example an insulating layer, may be deposited on the entire structure obtained in step (6) and openings are made in the protective layer to expose the apex 25 of each wire 20.
  • Exposure to a chemical solution may have several effects on the top surface of the shell 26: oxidation, change in the position of the Fermi level, level generation in the band gap.
  • the chemical solution may further cause the formation of reliefs on the top of the shell 26.
  • a border of the side portion 38 of the shell 26 adjacent to the part top 39 of the shell 26 may be exposed to ensure that the top 39 of the shell 26 covering each wire 20 is exposed.
  • the degraded contact zone 42 is made by a physical etching step which is intended to locally degrade the surface of the summit portion 39 of the shell 26 at the top of the wire 20.
  • a protective layer for example an insulating layer, may be deposited on the entire structure obtained in step (6) and openings are made in the protective layer for exposing the apex 25 of each wire 20.
  • It may be an anisotropic plasma physical etching in which etching is performed substantially only in the direction perpendicular to the face 12.
  • the etching can be performed without a protective mask since the lateral flanks of the shell 26 are not etched by the plasma.
  • the degraded contact zone 42 is made by an ion implantation step in the outer layer of the shell 26 which locally degrades the summit portion 39 of the shell 26, in particular which degrades the crystalline quality. of the summit portion 39 of the shell 26.
  • the implantation of hydrogen ions (H) which pass the magnesium atoms contained in the outer layer of the shell 26 may allow to reduce the level of doping in the outer layer of the shell 26 and thus increase the resistivity of the outer layer of the shell 26 in the top portion 39 of the shell 26.
  • a protective layer can be deposited on the entire structure obtained in step (6) and openings are made in the protective layer to expose the top 25 of each wire 20.
  • the degraded contact zone 42 is produced by both an etching step and an ion implantation step.
  • step (8) Formation of the conductive layer 32, for example by physical vapor deposition (PVD) over the entire structure obtained in step (8) or for example by evaporation or by spraying cathode and etching of this layer to expose each wire 20.
  • PVD physical vapor deposition
  • the layer encapsulation 34 may be deposited by a spin coating method, a jet printing method or a screen printing method.
  • the encapsulation layer 34 is an oxide, it can be deposited by CVD.
  • the insulating layer 28 covers the entire periphery of the lower portion 22 of each wire 20 and a portion of the shell 26.
  • a portion of the lower portion 22 may not be covered by the insulating layer 28, the insulating layer 28 then covering the wire 20 to a height less than 3 ⁇ 4 and the shell 26 may cover the wire 20 to a height greater than H3.
  • the layer 28 may not cover the lower portion 22 of each wire 20.
  • the shell 26 may cover each wire 20 on the height H ] _.
  • the insulating layer 28 may cover a portion of the upper portion 23 of each wire 20. In this case, the insulating layer 28 covers the wire 20 over a height greater than 3 ⁇ 4 and the shell 26 covers the wire 20 on a height less than
  • FIG. 5 is a sectional, partial and schematic view of another embodiment of an optoelectronic device 50 with light-emitting diodes.
  • the optoelectronic device 50 comprises all the elements of the optoelectronic device 40 shown in FIG. 2, with the exception of the degraded contact zone 42, and furthermore comprises an insulating portion 52 between the summit portion 39 of the shell 26 and the electrode 30.
  • the insulating portion 52 is made of a dielectric material, for example silicon oxide (S1O2) f silicon nitride (Si x N y, where x is approximately equal to 3 and y is approximately equal to 4, for example S13N4), silicon oxynitride (SiO x Ny where x may be approximately equal to 1/2 and y may be approximately equal to 1, for example S12ON2), aluminum oxide (Al2O3), hafnium oxide (HfO2), titanium oxide (TiO) or diamond.
  • the thickness of the insulating portion 52 is between 5 nm and 500 nm, for example equal to about 30 nm.
  • Insulating portions 54 may be provided on the insulating layer 28 between the wires 20. The insulating portions 54 advantageously make it possible to increase the insulation of the electrode 30 with respect to the substrate 10.
  • a variant of this embodiment consists, in the device 50 of FIG. 5, in replacing the dielectric insulating portion 52 with a wide bandgap semiconductor material, for which the bandgap width is, for example, greater than 5 eV .
  • a wide bandgap semiconductor material for which the bandgap width is, for example, greater than 5 eV .
  • examples of such materials are AIN, BN, ternary compounds such as Al x Ga ] x x N or Al x In ] x x N or quaternary compounds such as Al x GayIn ] x xyN with x concentrations of aluminum which allow to obtain the desired band gap.
  • AIN ternary compounds
  • quaternary compounds such as Al x GayIn ] x xyN with x concentrations of aluminum which allow to obtain the desired band gap.
  • the advantage of these materials, and in particular of AIN,
  • step (5) at the top of the shell 26.
  • the portion of the broad bandgap material serves as a current barrier.
  • the thickness of AlN deposited can vary between 5 nm and 100 nm. Specific growth conditions are required to favor the deposition of this layer preferentially on the summit portion 39 of the shell 26 and limit it on its lateral part.
  • the portion 52 may slightly cover the lateral portion 38 of the shell 26 contiguous to the summit portion 39 of the shell 26.
  • FIG. 6 is a sectional, partial and schematic view of another embodiment of an optoelectronic device 55 with light-emitting diodes.
  • the optoelectronic device 55 comprises all the elements of the optoelectronic device 50 shown in FIG. 5, with the difference that the portion 52 between the top portion 39 of the shell 26 and the electrode 30 and the insulating portions 54 are not present.
  • the device 55 further comprises a portion 56 of a wideband semiconductor material between the top 25 of the wire 20 and the shell 26.
  • the portion 56 may slightly cover the lateral portion 24 of the wire 20 contiguous to the portion 25 of the wire 20 of the shell 26.
  • the portion 56 deposited on the uppermost portion 25 of the wire 20 allows to completely isolate this portion of the wire independently of the electrical properties of the layers 45, 46, 47.
  • One embodiment of the method of manufacturing the optoelectronic device 50 comprises the steps (1) to (11) described above with the difference that step (7) is replaced by the following step (7):
  • the insulating portions 54 advantageously allow , to increase the insulation of the electrode 30 relative to the substrate 10.
  • a step of removing the insulating portions 54 may be performed.
  • Figure 7 is a partial sectional and schematic sectional view of another embodiment of an optoelectronic device 60 with light emitting diodes.
  • the optoelectronic device 60 comprises all the elements of the optoelectronic device 40 represented in FIG. 2, with the exception of the degraded contact zone 42, and further comprises a portion 62 of a conductive material whose output work is selected to promote the formation of a Schottky contact with the top portion 39 of the shell 26.
  • the portion 62 is selected with a low output work, for example less than or equal to 5.
  • low output work materials include titanium, aluminum, silver and chrome.
  • the portion 62 is chosen with a high output work, for example greater than or equal to 5.
  • high output work materials include platinum, nickel, palladium and gold.
  • the thickness of the conductive portion 62 is between 5 and 500 nm, for example equal to about 30 nm.
  • One embodiment of the method of manufacturing the optoelectronic device 60 comprises the steps (1) to (11) described above with the difference that step (7) is replaced by the following step (7):
  • the conductive portions 64 advantageously make it possible to reduce the resistance of the electrode 30.
  • a step of removing the conductive portions 64 may be provided.
  • Figure 8 is a partial sectional and schematic sectional view of another embodiment of an optoelectronic device 70 with light-emitting diodes.
  • the optoelectronic device 70 comprises all the elements of the optoelectronic device 40 shown in FIG. 2, with the exception of the degraded contact zone 42.
  • the concentration of dopants of the intermediate layer 46 and / or of the connecting layer 47, at least at the level of the top portion 39 of the shell 26 is greater than or equal to 5.10 9 atoms / cm 2, preferably greater than or equal to 10 ⁇ 0 atoms / cm -1.
  • the dopant concentration of the tie layer 47 and the intermediate layer 46 may be greater than or equal to 5 ⁇ 10 -9 atoms / cm 2, preferably greater than or equal to 10 6 atoms / cm 2, for the whole of the hull 26.
  • the inventors have observed a decrease in the resistivity of the bonding layer 47 and the intermediate layer 46 for the lateral portion 38 of the shell 26 and for the summit portion 39 of the shell 26 when the dopant concentration was increased to 5 ⁇ 10 -9 atoms / cm 2 in the tie layer 47 and in the intermediate layer 46 of the shell 26.
  • the dopant concentration was increased beyond 5.
  • 10 -3 atoms / cm- ⁇ in the bonding layer 47 and in the intermediate layer 46 the inventors have observed opposite effects on the resistivity of these layers in the side portion 38 of the shell 26 and in the top portion 39 of the shell 26.
  • the dopant may be a P-type dopant, especially magnesium.
  • the layers 46 and / or 47 have a low electron acceptor value in the crystallographic planes -c and a high electron acceptor value in the crystallographic planes m hence higher resistivity in crystallographic planes -c.
  • the layers 46 and / or 47 of the shell 26 can, in addition, be carried out an additional doping of the layers 46 and / or 47 of the shell 26 with a dopant of the electron donor type.
  • the layers 46 and / or 47 are doped N-type in the crystallographic planes -c and the current does not flow through crystallographic planes -c.
  • the layers 46 and / or 47 remain doped P-type in the crystallographic planes m and the current flows only through the crystallographic planes m.
  • a current barrier layer can also be made by inserting a layer which remains N-type despite the use of P-type dopants, for example a layer of AlGalnN alloy rich in indium, the indium concentration being significantly higher than the sum of aluminum and gallium concentrations.
  • One embodiment of the method of manufacturing the optoelectronic device 70 comprises the steps (1) to (11) described above with the difference that step (7) is not present and that step (5) is replaced by the following step (5):
  • the growth process of these layers can comprise injecting into a reactor a precursor of a group III element, a precursor of a group V element, and a precursor of a dopant of the compound III-V obtained.
  • it may be a P-type dopant of compound III-V.
  • the dopant may be magnesium and the precursor may be di (cyclopentadienyl) magnesium ((C 5 H 5) 2 Mg).
  • the flow rate of the dopant precursor is selected so that the dopant concentration obtained is greater than or equal to 5. 10 atoms / cm 2.
  • 10 atoms / cm 2 in the layers 46 and 47 can be obtained by at least one dopant implantation step implemented after the formation.
  • the implantation of dopants can be implemented for the layers 46 and 47 of the whole of the shell 16. Alternatively, the implantation of dopants can be carried out only for the summit portion 39 of the hull 26.
  • each wire 20 comprises a passivated portion 22, at the base of the wire in contact with the seed layer 16, this passivated portion 22 may not be present.
  • the LEDs LED are located on the front face of the substrate 10 and the electrode 6 is placed on the rear face of the substrate 10, it is clear that the electrode 6 can be provided on the front face of the substrate.
  • the electrode can be connected to a semiconductor region, more heavily doped than the substrate, extending under the seed layer 16.
  • the electrode can be connected to a conductive layer, for example a metal layer extending under the germination layer 16, or the electrode can be connected directly to the germination layer 16.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

The invention relates to an optoelectronic device (40) including light-emitting diodes (LEDs), each light-emitting diode including a conical or frustoconical wire-like semiconductor element (20) having side flanks (24) and a top (25), and a shell (26) including at least one active layer covering the semiconductor element, suitable for emitting a radiation and covered with at least one semi-conductive layer, the shell including a first portion (39) covering the top and extended by a second portion (38) at least partially covering the side flanks; a conductive layer (30) covering the semi-conductive layer of the shell of each light-emitting diode; and means (42) for reducing or impeding the passage of charge carriers between the conductive layer and the semi-conductive layer at the first portion of the shell or between the active layer and the semi-conductive layer at the first portion of the shell, said means being characterised by a conductive portion (62) inserted between the conductive layer (30) and the semi-conductive layer (47) at the first portion (39) of the shell (26) and suitable for forming a Schottky contact with the first portion of the shell (26), or characterised in that the semi-conductive layer (46, 47) includes a concentration of dopants that is no lower than 5.1019 atoms/cm3.

Description

DISPOSITIF OPTOÉLECTRONIQUE À DIODES ÉLECTROLUMINESCENTES À OPTOELECTRONIC DEVICE WITH ELECTROLUMINESCENT DIODE
COURANT DE FUITE RÉDUIT REDUCED LEAKAGE CURRENT
La présente demande de brevet revendique la priorité de la demande de brevet français FR13/63645 qui sera considérée comme faisant partie intégrante de la présente description. The present patent application claims the priority of the French patent application FR13 / 63645 which will be considered as an integral part of the present description.
Domaine Field
La présente invention concerne de façon générale les dispositifs optoélectroniques à base de matériaux semi¬ conducteurs et leurs procédés de fabrication. La présente invention concerne plus particulièrement les dispositifs optoélectroniques comprenant des diodes électroluminescentes formées à partir de microfils ou nanofils semiconducteurs. The present invention relates generally to optoelectronic devices based ¬ semi conductor materials and processes for their manufacture. The present invention more particularly relates to optoelectronic devices comprising light emitting diodes formed from semiconductor microwires or nanowires.
Exposé de l'art antérieur Presentation of the prior art
Par dispositifs optoélectroniques à diodes électro¬ luminescentes, on entend des dispositifs adaptés à effectuer la conversion d'un signal électrique en un rayonnement électro- magnétique, et notamment des dispositifs dédiés à l'émission d'un rayonnement électromagnétique, notamment de la lumière. Chaque diode électroluminescente comprend un microfil ou nanofil recouvert d'une couche active qui émet la majorité du rayonnement fourni par la diode électroluminescente. La couche active est généralement formée par épitaxie sur le microfil ou nanofil. Les propriétés cristallographiques de la couche active dépendent alors de la structure cristallographique sous-jacente du nanofil ou microfil. En particulier, les plans cristal- lographiques de croissance de la couche active sont différents selon que la couche active croît sur le sommet du microfil ou nanofil ou sur les flancs latéraux du microfil ou nanofil. By optoelectronic devices emitting diodes ¬ luminescent means of devices adapted to perform the conversion of an electrical signal into electromagnetic radiation, and in particular the devices dedicated to the emission of electromagnetic radiation, in particular light. Each light-emitting diode comprises a microfil or nanowire coated with an active layer that emits the majority of the radiation provided by the light-emitting diode. The active layer is generally formed by epitaxy on the microfil or nanowire. The crystallographic properties of the active layer then depend on the underlying crystallographic structure of the nanowire or microfilament. In particular, the crystal growth planes of the active layer are different depending on whether the active layer grows on the top of the microfil or nanowire or on the lateral flanks of the microfil or nanowire.
La longueur d'onde du rayonnement émis par la couche active d'une diode électroluminescente dépend notamment de ses propriétés cristallographiques . De ce fait, la partie de la couche active située sur les flancs latéraux du microfil ou nanofil émet un rayonnement à une longueur différente de la partie de la couche active recouvrant le sommet du microfil ou nanofil .  The wavelength of the radiation emitted by the active layer of a light-emitting diode depends in particular on its crystallographic properties. As a result, the portion of the active layer on the lateral flanks of the microfilament or nanowire emits radiation at a different length than the portion of the active layer overlying the top of the microfilament or nanowire.
Un inconvénient de tels dispositifs optoélectroniques est qu'ils ne permettent pas d'obtenir un rayonnement sensi- blement à une seule longueur d'onde.  A disadvantage of such optoelectronic devices is that they do not provide radiation at substantially one wavelength.
Résumé summary
Ainsi, un mode de réalisation vise à pallier au moins en partie les inconvénients des dispositifs optoélectroniques à diodes électroluminescentes décrits précédemment et de leurs procédés de fabrication.  Thus, an embodiment aims to overcome at least in part the disadvantages of light emitting diode optoelectronic devices described above and their manufacturing processes.
Selon un mode de réalisation, le rayonnement émis par la totalité de la diode électroluminescente est sensiblement à la même longueur d'onde.  According to one embodiment, the radiation emitted by the whole of the light emitting diode is substantially at the same wavelength.
Selon un mode de réalisation, le rayonnement émis par la partie de la couche active recouvrant le sommet du microfil ou nanofil est réduit, voire annulé.  According to one embodiment, the radiation emitted by the portion of the active layer covering the top of the microfil or nanowire is reduced or canceled.
Selon un mode de réalisation, la partie de la couche active recouvrant le sommet du microfil ou nanofil n'est peu ou pas traversée par un courant électrique.  According to one embodiment, the portion of the active layer covering the top of the microfil or nanowire is hardly or not traversed by an electric current.
Ainsi, un mode de réalisation prévoit un dispositif optoélectronique comprenant :  Thus, an embodiment provides an optoelectronic device comprising:
des diodes électroluminescentes, chaque diode électro¬ luminescente comprenant un élément semiconducteur filaire, conique ou tronconique ayant des flancs latéraux et un sommet, et une coque comprenant au moins une couche active recouvrant l'élément semiconducteur, adaptée à émettre un rayonnement et recouverte d'au moins une couche semiconductrice, la coque comprenant une première partie recouvrant le sommet et se prolongeant par une deuxième partie recouvrant au moins partiellement les flancs latéraux ; light emitting diodes, each diode electro ¬ phosphor comprising a wired semiconductor element, conical or frustoconical having side flanks and a top, and a shell comprising at least one active layer covering the semiconductor element, adapted to emit radiation and covered with at least one semiconductor layer, the shell comprising a first portion covering the apex and extending by a second portion at least partially covering the lateral flanks;
une couche conductrice au moins partiellement transparente recouvrant la couche semiconductrice de la coque de chaque diode électroluminescente ; et  an at least partially transparent conductive layer covering the semiconductor layer of the shell of each light-emitting diode; and
pour chaque diode électroluminescente, des moyens pour réduire ou annuler le passage de porteurs de charges entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque ou entre la couche active et l'élément semiconducteur au niveau de la première partie de la coque .  for each light-emitting diode, means for reducing or canceling the passage of charge carriers between the conductive layer and the semiconductor layer at the first portion of the shell or between the active layer and the semiconductor element at the first portion of the hull.
Selon un mode de réalisation, la résistance spécifique de contact entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque est strictement supérieure à la résistance spécifique de contact entre la couche conductrice et la majorité de la deuxième partie de la coque.  According to one embodiment, the specific contact resistance between the conductive layer and the semiconductor layer at the first part of the shell is strictly greater than the specific contact resistance between the conductive layer and the majority of the second part of the shell. shell.
Selon un mode de réalisation, la barrière de potentiel entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque est strictement supérieure à la barrière de potentiel entre la couche conductrice et la couche semiconductrice au niveau de la majorité de la deuxième partie de la coque.  According to one embodiment, the potential barrier between the conductive layer and the semiconductor layer at the first part of the shell is strictly greater than the potential barrier between the conductive layer and the semiconductor layer at the level of the majority of the second part of the hull.
Selon un mode de réalisation, la couche semi- conductrice au niveau de la première partie de la coque a une rugosité strictement supérieure à la rugosité de la couche semiconductrice au niveau de la majorité de la deuxième partie de la coque.  According to one embodiment, the semiconductor layer at the first part of the shell has a roughness strictly greater than the roughness of the semiconductor layer at the majority of the second part of the shell.
Selon un mode de réalisation, le dispositif comprend, pour chaque diode électroluminescente, une portion isolante entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque. Selon un mode de réalisation, l'épaisseur de la portion isolante est supérieure ou égale à 10 nm. According to one embodiment, the device comprises, for each light-emitting diode, an insulating portion between the conductive layer and the semiconductor layer at the first part of the shell. According to one embodiment, the thickness of the insulating portion is greater than or equal to 10 nm.
Selon un mode de réalisation, la portion isolante est en oxyde de silicium, en nitrure de silicium ou en oxynitrure de silicium.  According to one embodiment, the insulating portion is made of silicon oxide, silicon nitride or silicon oxynitride.
Selon un mode de réalisation, le dispositif comprend, pour chaque diode électroluminescente, une portion semi- conductrice entre la couche conductrice et la couche semiconductrice ou entre la couche semiconductrice et l'élément semiconducteur, la portion semiconductrice étant en un matériau semiconducteur ayant une bande interdite dont la largeur est supérieure à 5 eV.  According to one embodiment, the device comprises, for each light-emitting diode, a semiconductor portion between the conductive layer and the semiconductor layer or between the semiconductor layer and the semiconductor element, the semiconductor portion being made of a semiconductor material having a band prohibited whose width is greater than 5 eV.
Selon un mode de réalisation, la portion semiconductrice est en nitrure d'aluminium.  According to one embodiment, the semiconductor portion is made of aluminum nitride.
Selon un mode de réalisation, le dispositif comprend une portion conductrice interposée entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque adaptée à former un contact Schottky avec la première partie de la coque.  According to one embodiment, the device comprises a conductive portion interposed between the conductive layer and the semiconductor layer at the first part of the shell adapted to form a Schottky contact with the first part of the shell.
Selon un mode de réalisation, la couche semi- conductrice est dopée de type P et la portion conductrice est en un métal ayant un travail de sortie supérieur ou égal à 5, notamment un métal choisi parmi le groupe comprenant le titane l'aluminium, l'argent, et le chrome.  According to one embodiment, the semiconductor layer is p-type doped and the conductive portion is a metal having an output work of greater than or equal to 5, in particular a metal selected from the group comprising titanium aluminum, money, and chromium.
Selon un mode de réalisation, chaque élément semiconducteur est ma oritairement en un matériau choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, un composé III-V, un composé II-VI ou une combinaison d'au moins deux de ces composés.  According to one embodiment, each semiconductor element is orally of a material selected from the group consisting of silicon, germanium, silicon carbide, a compound III-V, a compound II-VI or a combination of at least two of these compounds.
Selon un mode de réalisation, la couche semiconductrice de la coque est ma oritairement en un matériau choisi parmi un composé III-V, un composé II-VI ou une combinaison d'au moins deux de ces composés. Selon un mode de réalisation, la couche semiconductrice de la coque comprend ma oritairement du nitrure de gallium. According to one embodiment, the semiconductor layer of the shell is preferably a material selected from a compound III-V, a compound II-VI or a combination of at least two of these compounds. According to one embodiment, the semiconductor layer of the shell preferably comprises gallium nitride.
Selon un mode de réalisation, la couche semiconductrice comprend une concentration de dopants d'un premier type supérieure ou égale à 5. ÎO-^ atomes/cm-^.  According to one embodiment, the semiconductor layer comprises a dopant concentration of a first type greater than or equal to 5. 10 atoms / cm 2.
Selon un mode de réalisation, la couche semi- conductrice est dopée de type P.  According to one embodiment, the semiconductor layer is p-type doped.
Selon un mode de réalisation, la couche semi- conductrice est dopée d'un premier type de conductivité au niveau de la première partie de la coque et comprend au moins une partie dopée d'un second type de conductivité au niveau de la deuxième partie de la coque.  According to one embodiment, the semiconductor layer is doped with a first conductivity type at the first portion of the shell and comprises at least one doped portion of a second conductivity type at the second portion of the shell. shell.
Selon un mode de réalisation, la couche semi- conductrice contient, au niveau de la première partie de la coque, une portion de type N insérée dans une couche de type P. Brève description des dessins  According to one embodiment, the semiconductor layer contains, at the first part of the shell, an N-type portion inserted into a P-type layer. Brief description of the drawings
Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :  These and other features and advantages will be set forth in detail in the following description of particular embodiments in a non-limiting manner with reference to the accompanying drawings in which:
la figure 1 est une vue en coupe, partielle et schématique, d'un exemple d'un dispositif optoélectronique à microfils ou nanofils ;  Figure 1 is a partial sectional and schematic view of an example of an optoelectronic device with microwires or nanowires;
la figure 2 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique à microfils ou nanofils à courant de fuite réduit ;  Figure 2 is a partial sectional and schematic sectional view of an embodiment of an optoelectronic device with microwires or nanowires reduced leakage current;
la figure 3 est une vue plus détaillée d'une partie du dispositif optoélectronique de la figure 2 ;  Figure 3 is a more detailed view of a portion of the optoelectronic device of Figure 2;
la figure 4 est une vue agrandie d'une partie de la figure 2 ; et  Figure 4 is an enlarged view of a portion of Figure 2; and
les figures 5 à 8 sont des vues en coupe, partielles et schématiques, d'autres modes de réalisation de dispositifs optoélectroniques à microfils ou nanofils à courant de fuite réduit . FIGS. 5 to 8 are sectional, partial and schematic views of other embodiments of devices optoelectronic microwires or nanowires with reduced leakage current.
Description détaillée  detailed description
Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits électroniques, les diverses figures ne sont pas tracées à l'échelle. En outre, seuls les éléments utiles à la compréhension de la présente description ont été représentés et sont décrits. En particulier, les moyens de polarisation des diodes électroluminescentes d'un dispositif optoélectronique sont bien connus et ne sont pas décrits en détail .  For the sake of clarity, the same elements have been designated by the same references in the various figures and, moreover, as is customary in the representation of the electronic circuits, the various figures are not drawn to scale. In addition, only the elements useful for understanding the present description have been shown and are described. In particular, the polarization means of the light-emitting diodes of an optoelectronic device are well known and are not described in detail.
Dans la suite de la description, sauf indication contraire, les termes "sensiblement", "environ" et "de l'ordre de" signifient "à 10 % près". En outre, on entend par "composé principalement constitué d'un matériau" ou "composé à base d'un matériau" qu'un composé comporte une proportion supérieure ou égale à 95 % dudit matériau, cette proportion étant préférentiellement supérieure à 99 %.  In the rest of the description, unless otherwise indicated, the terms "substantially", "about" and "of the order of" mean "to within 10%". In addition, the term "compound consisting mainly of a material" or "compound based on a material" means that a compound has a proportion greater than or equal to 95% of said material, this proportion being preferably greater than 99%.
La présente description concerne des dispositifs optoélectroniques à microfils ou nanofils. Le terme "microfil" ou "nanofil" désigne une structure tridimensionnelle de forme allongée selon une direction privilégiée dont au moins deux dimensions, appelées dimensions mineures, sont comprises entre 5 nm et 2,5 um, de préférence entre 50 nm et 2,5 um, la troisième dimension, appelée dimension majeure, étant au moins égale à 1 fois, de préférence au moins 5 fois et encore plus préférentiellement au moins 10 fois, la plus grande des dimensions mineures. Dans certains modes de réalisation, les dimensions mineures peuvent être inférieures ou égales à environ The present disclosure relates to optoelectronic devices with microwires or nanowires. The term "microfil" or "nanowire" denotes a three-dimensional structure of elongated shape in a preferred direction, of which at least two dimensions, called minor dimensions, are between 5 nm and 2.5 μm, preferably between 50 nm and 2.5 μm. um, the third dimension, called major dimension, being at least equal to 1 time, preferably at least 5 times and even more preferably at least 10 times, the largest of the minor dimensions. In some embodiments, the minor dimensions may be less than or equal to about
1 um, de préférence comprises entre 100 nm et 1 um, plus préférentiellement entre 100 nm et 800 nm. Dans certains modes de réalisation, la hauteur de chaque microfil ou nanofil peut être supérieure ou égale à 500 nm, de préférence comprise entre 1 um et 50 um. Dans la suite de la description, on utilise le terme "fil" pour signifier "microfil ou nanofil". De préférence, la ligne moyenne du fil qui passe par les barycentres des sections droites, dans des plans perpendiculaires à la direction privilégiée du fil, est sensiblement rectiligne et est appelée par la suite "axe" du fil. 1 μm, preferably between 100 nm and 1 μm, more preferably between 100 nm and 800 nm. In some embodiments, the height of each microfil or nanowire may be greater than or equal to 500 nm, preferably from 1 μm to 50 μm. In the remainder of the description, the term "wire" is used to mean "microfil or nanowire". Preferably, the average line of the wire which passes through the barycenters of the straight sections, in planes perpendicular to the preferred direction of the wire, is substantially rectilinear and is hereinafter called "axis" of the wire.
La figure 1 est une vue en coupe, partielle et schématique, d'un exemple d'un dispositif optoélectronique 5 à diodes électroluminescentes.  Figure 1 is a partial sectional and schematic sectional view of an example of an optoelectronic device 5 with light emitting diodes.
En figure 1, on a représenté une structure comprenant, du bas vers le haut :  FIG. 1 shows a structure comprising, from bottom to top:
une première électrode 6 ;  a first electrode 6;
un substrat semiconducteur 10 comprenant une face supérieure 12, de préférence plane au moins au niveau des diodes électroluminescentes, et une face inférieure 14 recouverte par l'électrode 6 ;  a semiconductor substrate 10 comprising an upper face 12, preferably flat at least at the level of the light-emitting diodes, and a lower face 14 covered by the electrode 6;
une couche de germination 16 favorisant la croissance de fils et recouvrant la face 12 ;  a germination layer 16 promoting the growth of son and covering the face 12;
une couche isolante 18 recouvrant la couche de germination 16 et comprenant des ouvertures 19, une seule ouverture étant représentée, exposant des parties de la couche de germination 16 ;  an insulating layer 18 covering the seed layer 16 and including openings 19, a single opening being shown, exposing portions of the seed layer 16;
des fils 20, un seul fil étant représenté, de hauteur H]_, chaque fil 20 étant en contact avec la couche de germination 16 au travers de l'une des ouvertures 19, chaque fil 20 comprenant une portion inférieure 22, de hauteur ¾, en contact avec la couche de germination 16 et une portion supérieure 23, de hauteur H3, prolongeant la portion inférieure 22, chaque fil 20 comprenant, en outre, des flancs latéraux 24 et un sommet 25 ; son 20, a single wire being shown, of height H ] _, each wire 20 being in contact with the seed layer 16 through one of the openings 19, each wire 20 comprising a lower portion 22, height ¾ in contact with the seed layer 16 and an upper portion 23 of height H3, extending the lower portion 22, each wire 20 further comprising side flanks 24 and a top 25;
une coque 26 comprenant un empilement de couches semiconductrices recouvrant chaque portion supérieure 23 ;  a shell 26 comprising a stack of semiconductor layers covering each upper portion 23;
une couche isolante 28 s 'étendant sur la couche isolante 18 sur les flancs latéraux de la portion inférieure 22 de chaque fil 20 et, éventuellement, sur une partie de la coque 26 ; an insulating layer 28 extending on the insulating layer 18 on the lateral flanks of the lower portion 22 each wire 20 and possibly a portion of the shell 26;
une couche 30 formant une deuxième électrode recouvrant chaque coque 26 et s 'étendant, en outre, sur la couche isolante 28 ;  a layer 30 forming a second electrode covering each shell 26 and extending, furthermore, on the insulating layer 28;
une couche conductrice 32, formant des plots de contact, recouvrant au moins partiellement la couche d'électrode 30 entre les fils 20 ; et  a conductive layer 32, forming contact pads, at least partially covering the electrode layer 30 between the wires 20; and
une couche d' encapsulation 34 recouvrant l'ensemble de la structure et notamment l'électrode 30.  an encapsulation layer 34 covering the whole of the structure and in particular the electrode 30.
Le dispositif optoélectronique 5 peut, en outre, comprendre une couche de luminophores, non représentée, prévue sur la couche d' encapsulation 34 ou confondue avec celle-ci.  The optoelectronic device 5 may further comprise a phosphor layer, not shown, provided on the encapsulation layer 34 or merged therewith.
L'ensemble formé par chaque fil 20 et la coque 26 associée constitue une diode électroluminescente DEL. La coque 26 comprend notamment une couche active qui est la couche depuis laquelle est émise la majorité du rayonnement électromagnétique fourni par la diode électroluminescente DEL. Les diodes électroluminescentes DEL peuvent être connectées en parallèle et former un ensemble de diodes électroluminescentes. L'ensemble peut comprendre de quelques diodes électroluminescentes DEL à plusieurs milliers de diodes électroluminescentes.  The assembly formed by each wire 20 and the associated shell 26 constitutes a LED light emitting diode. The shell 26 comprises in particular an active layer which is the layer from which the majority of the electromagnetic radiation supplied by the LED is emitted. The LEDs can be connected in parallel and form a set of light-emitting diodes. The assembly may include a few LEDs with several thousand light emitting diodes.
Les diodes électroluminescentes DEL sont polarisées en appliquant une différence de tensions entre les plots de contact 32 et l'électrode 6. Ceci entraîne la circulation de porteurs de charges entre les plots de contact 32 et l'électrode 6, ce qui est représenté en figure 1, par des lignes fléchées en traits pointillés 36. En particulier, un courant de porteurs de charges traverse la partie latérale 38 de la coque 26 recouvrant les flancs latéraux 24 du fil 20 et un courant de porteurs de charges traverse la partie sommitale 39 de la coque 26 recouvrant le sommet 25 du fil 20. Le passage de porteurs de charges au travers de la couche active de la coque 26 entraîne l'émission d'un rayonnement par la diode électroluminescente DEL. Chaque couche de l'empilement de couches formant la coque 26 est généralement déposée par épitaxie sur le fil 20. Les propriétés cristallographiques de la couche active dépendent alors de la structure cristallographique sous-jacente du fil 20. En particulier, les plans cristallographiques de croissance de la couche active de la coque 26 sont différents selon que la couche active se trouve dans la partie latérale 38 de la coque 26 ou dans la partie sommitale 39 de la coque 26. The LEDs are biased by applying a voltage difference between the contact pads 32 and the electrode 6. This causes the charge carriers to flow between the contact pads 32 and the electrode 6, which is shown in FIG. 1, by dotted line arrows 36. In particular, a charge carrier current passes through the lateral portion 38 of the shell 26 covering the lateral flanks 24 of the wire 20 and a charge carrier current passes through the top portion 39 of the the shell 26 covering the top 25 of the wire 20. The passage of charge carriers through the active layer of the shell 26 causes the emission of radiation by the LED light emitting diode. Each layer of the stack of layers forming the shell 26 is generally deposited by epitaxy on the wire 20. The crystallographic properties of the active layer then depend on the underlying crystallographic structure of the wire 20. In particular, the crystallographic growth planes of the active layer of the shell 26 are different depending on whether the active layer is in the lateral portion 38 of the shell 26 or in the summit portion 39 of the shell 26.
La longueur d'onde du rayonnement émis par la couche active d'une diode électroluminescente dépend notamment de l'orientation des plans cristallographiques de croissance. De ce fait, la couche active située dans la partie latérale 38 de la coque 26 émet un rayonnement à une longueur d'onde différente de la couche active située dans la partie sommitale 39 de la coque 26.  The wavelength of the radiation emitted by the active layer of an electroluminescent diode depends in particular on the orientation of the crystallographic growth planes. As a result, the active layer situated in the lateral portion 38 of the shell 26 emits radiation at a wavelength different from the active layer situated in the summit portion 39 of the shell 26.
Il peut être souhaitable de réduire, voire de supprimer, le rayonnement émis par la couche active située dans la partie sommitale 39 de la coque 26.  It may be desirable to reduce or even eliminate the radiation emitted by the active layer located in the summit portion 39 of the shell 26.
Selon un mode de réalisation, ceci est obtenu en réduisant, voire en supprimant, pour chaque diode électro¬ luminescente DEL, les courants de porteurs de charges traversant la couche active dans la partie sommitale 39 de la coque 26, appelés courants de fuite dans la suite de la description. According to one embodiment, this is obtained by reducing, or even eliminating, for each LED λ , the charge carrier currents flowing through the active layer in the summit portion 39 of the shell 26, called leakage currents in the following the description.
La figure 2 est une vue en coupe, partielle et schématique, d'un mode de réalisation d'un dispositif optoélectronique 40 à diodes électroluminescentes.  Figure 2 is a partial sectional and schematic sectional view of an embodiment of an optoelectronic device 40 with light emitting diodes.
Le dispositif optoélectronique 40 comprend l'ensemble des éléments du dispositif optoélectronique 5 représenté en figure 1 et comprend, en outre, une zone 42 de contact dégradé entre la coque 26 et l'électrode 30. La zone 42 de contact dégradé est située au niveau de la partie sommitale 39 de la coque 26 et, éventuellement, sur une bande de la partie latérale 38 de la coque 26 contigue à la partie sommitale 39.  The optoelectronic device 40 comprises all the elements of the optoelectronic device 5 shown in FIG. 1 and furthermore comprises a zone 42 of degraded contact between the shell 26 and the electrode 30. The zone 42 of degraded contact is situated at the level of of the upper part 39 of the shell 26 and, possibly, on a strip of the lateral part 38 of the shell 26 contiguous to the summit part 39.
La zone 42 de contact dégradé peut correspondre à une zone où la résistance de contact entre la coque 26 et l'électrode 30 est augmentée et/ou la barrière de potentiel entre la coque 26 et l'électrode 30 est augmentée. Il s'agit, par exemple, d'une zone dans laquelle la rugosité est augmentée. A titre de variante, il s'agit d'une zone dans laquelle la nature cristallographique de la surface de la coque 26 est modifiée. A titre d'exemple, la résistance spécifique de contact entre l'électrode 30 et la partie sommitale 39 de la coque 26 est supérieure à 10~2 ohms.cm^, alors que la résistance spécifique de contact entre l'électrode 30 la partie latérale 38 de la coque 26 en dehors de la zone 42 est inférieure à 10~3 ohms.cm^. The zone 42 of degraded contact may correspond to an area where the contact resistance between the shell 26 and the electrode 30 is increased and / or the potential barrier between the shell 26 and the electrode 30 is increased. This is, for example, an area in which the roughness is increased. Alternatively, it is an area in which the crystallographic nature of the surface of the shell 26 is changed. For example, the specific contact resistance between the electrode 30 and the top portion 39 of the shell 26 is greater than 10 ~ 2 ohms.cm ^, while the specific contact resistance between the electrode 30 the part lateral 38 of the shell 26 outside the zone 42 is less than 10 ~ 3 ohms.cm ^.
De ce fait, la circulation de porteurs de charges entre l'électrode 30 et la coque 26 tend à se produire, de façon privilégiée, là où la résistance de contact et/ou la barrière de potentiel entre la coque 26 et l'électrode 30 est la plus faible, c'est-à-dire au niveau des parties latérales 38 de la coque 26. Ceci est illustré par des lignes fléchées en traits pointillés 44 en figure 2. Il n'y a pas, ou sensiblement pas, circulation de porteurs de charges entre l'électrode 30 et la coque 26 dans la partie sommitale 39 de la coque 26.  As a result, the circulation of charge carriers between the electrode 30 and the shell 26 tends to occur, in a preferred manner, where the contact resistance and / or the potential barrier between the shell 26 and the electrode 30 is the weakest, that is to say at the side portions 38 of the shell 26. This is illustrated by the dotted line lines 44 in Figure 2. There is no, or not substantially, circulation of charge carriers between the electrode 30 and the shell 26 in the summit portion 39 of the shell 26.
L'électrode 6 est adaptée, avec l'électrode 30, à polariser la couche active de chaque fil 20. L'électrode 6 peut être en métal, par exemple en aluminium, en argent, en cuivre, en titane ou en zinc. L'électrode 6 peut correspondre à une structure monocouche ou multicouche. A titre d'exemple, l'électrode 6 a une épaisseur comprise entre 20 nm et 500 nm, de préférence entre 100 nm et 300 nm.  The electrode 6 is adapted, with the electrode 30, to polarize the active layer of each wire 20. The electrode 6 may be metal, for example aluminum, silver, copper, titanium or zinc. The electrode 6 may correspond to a monolayer or multilayer structure. By way of example, the electrode 6 has a thickness of between 20 nm and 500 nm, preferably between 100 nm and 300 nm.
Le substrat 10 peut correspondre à une structure monobloc ou correspondre à une couche recouvrant un support constitué d'un autre matériau. Le substrat 10 est de préférence un substrat semiconducteur, par exemple un substrat en silicium, en germanium, en carbure de silicium, en un composé III-V, tel que du GaN ou du GaAs, ou un substrat en ZnO. De préférence, le substrat 10 est un substrat de silicium monocristallin. De préférence, il s'agit d'un substrat semiconducteur compatible avec les procédés de fabrication mis en oeuvre en micro¬ électronique. Le substrat 10 peut correspondre à une structure multicouches de type silicium sur isolant, également appelée SOI (acronyme anglais pour Silicon On Insulator) . L'épaisseur du substrat 10 peut être comprise entre 20 um et 1500 um, par exemple d'environ 1000 um. The substrate 10 may correspond to a one-piece structure or correspond to a layer covering a support made of another material. The substrate 10 is preferably a semiconductor substrate, for example a substrate made of silicon, germanium, silicon carbide, a compound III-V, such as GaN or GaAs, or a ZnO substrate. Preferably, the substrate 10 is a monocrystalline silicon substrate. Preferably, it is a compatible semiconductor substrate with the manufacturing processes implemented in micro ¬ electronics. The substrate 10 may correspond to a multilayer structure of silicon on insulator type, also called SOI (acronym for Silicon On Insulator). The thickness of the substrate 10 may be between 20 μm and 1500 μm, for example about 1000 μm.
Le substrat 10 peut être non dopé, faiblement dopé ou préférentiellement fortement dopé. Dans le cas où le substrat est fortement dopé, le substrat semiconducteur 10 peut être dopé de façon à baisser la résistivité électrique jusqu'à une résistivité proche de celle des métaux, de préférence inférieure à quelques mohm.cm. Le substrat 10 est, par exemple, un substrat fortement dopé avec une concentration de dopants comprise entre 5*]_gl6 atomes/cm^ et 2*10^0 atomes/cm^. Dans le cas d'un substrat 10 de silicium, des exemples de dopants de type P sont le bore (B) ou l'indium (In) et des exemples de dopants de type N sont le phosphore (P) , l'arsenic (As), ou l'antimoine (Sb) .  The substrate 10 may be undoped, weakly doped or preferably heavily doped. In the case where the substrate is heavily doped, the semiconductor substrate 10 may be doped so as to lower the electrical resistivity to a resistivity close to that of the metals, preferably less than a few mohm.cm. Substrate 10 is, for example, a heavily doped substrate with a dopant concentration of between 5 .mu.g / atoms and 2 .times.10.sup.-6 atoms / cm.sup.2. In the case of a silicon substrate 10, examples of P type dopants are boron (B) or indium (In) and examples of N type dopants are phosphorus (P), arsenic ( As), or antimony (Sb).
La face 12 du substrat 10 de silicium peut être une face (100) .  The face 12 of the silicon substrate 10 may be a face (100).
La couche de germination 16 est en un matériau favorisant la croissance des fils 20. Selon un autre mode de réalisation, la couche de germination 16 est remplacée par des plots de germination. La couche isolante 18 n'est alors pas présente et chaque fil 20 repose sur l'un des plots de germination. Un traitement peut être prévu pour protéger les flancs latéraux des plots de germination et la surface des parties du substrat non recouvertes par les plots de germination pour empêcher la croissance des fils sur les flancs latéraux des plots de germination et sur la surface des parties du substrat non recouvertes par les plots de germination. Le traitement peut comprendre la formation d'une région diélectrique sur les flancs latéraux des plots de germination et s 'étendant sur et/ou dans le substrat entre les plots, les fils ne croissant pas sur la région diélectrique. A titre d'exemple, le matériau composant la couche de germination 16 peut être un nitrure, un carbure ou un borure d'un métal de transition de la colonne IV, V ou VI du tableau périodique des éléments ou une combinaison de ces composés. A titre d'exemple, la couche de germination 16 peut être en nitrure d'aluminium (AIN), en bore (B) , en nitrure de bore (BN) , en titane (Ti) , en nitrure de titane (TiN) , en tantale (Ta) , en nitrure de tantale (TaN) , en hafnium (Hf) , en nitrure d'hafnium (HfN) , en niobium (Nb) , en nitrure de niobium (NbN) , en zirconium (Zr) , en borate de zirconium (ZrB2), en nitrure de zirconium (ZrN) , en carbure de silicium (SiC) , en nitrure et carbure de tantale (TaCN) , en nitrure de magnésium sous la forme MgxNy, où x est environ égal à 3 et y est environ égal à 2, par exemple du nitrure de magnésium selon la forme ¾Ν2 ou du nitrure de gallium et de magnésium (MgGaN) , en tungstène (W) , en nitrure de tungstène (WN) ou en une combinaison de ceux-ci. The seed layer 16 is made of a material that promotes the growth of the yarns 20. According to another embodiment, the seed layer 16 is replaced by seedlings. The insulating layer 18 is then not present and each wire 20 rests on one of the seed pads. A treatment may be provided to protect the lateral flanks of the seed pads and the surface of the substrate portions not covered by the seed pads to prevent growth of the yarns on the lateral flanks of the seed pads and on the surface of the substrate parts. not covered by germination pads. The treatment may include forming a dielectric region on the lateral flanks of the seed pads and extending on and / or in the substrate between the pads, the wires not growing on the dielectric region. By way of example, the material constituting the seed layer 16 may be a nitride, a carbide or a boride of a transition metal of column IV, V or VI of the periodic table of the elements or a combination of these compounds. For example, the seed layer 16 may be aluminum nitride (AIN), boron (B), boron nitride (BN), titanium (Ti), titanium nitride (TiN), tantalum nitride (TaN), hafnium (Hf), hafnium nitride (HfN), niobium (Nb), niobium nitride (NbN), zirconium (Zr), zirconium borate (ZrB 2), of zirconium nitride (ZrN), silicon carbide (SiC), nitride and tantalum carbide (TaCN), magnesium nitride in the form Mg x Ny, where x is approximately equal to 3 and y is approximately equal to 2, for example magnesium nitride according to the form ¾Ν2 or gallium and magnesium nitride (MgGaN), tungsten (W), tungsten nitride (WN) or a combination of those -this.
La couche de germination 16 peut être dopée du même type de conductivité que le substrat 10.  The seed layer 16 may be doped with the same type of conductivity as the substrate 10.
Les couches isolantes 18, 28 peuvent être en un matériau diélectrique, par exemple en oxyde de silicium (S1O2) f en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4), en oxynitrure de silicium (SiOxNy où x peut être environ égal à 1/2 et y peut être environ égal à 1, par exemple du S12O 2), en oxyde d'aluminium (AI2O3) , en oxyde d'hafnium (HfC>2) ou en diamant. A titre d'exemple, l'épaisseur de la couche isolante 18 et de la couche isolante 28 est comprise entre 5 nm et 500 nm, par exemple égale à environ 100 nm. The insulating layers 18, 28 may be a dielectric material, for example silicon oxide (S1O2) f silicon nitride (Si x N y, where x is approximately equal to 3 and y is approximately equal to 4, e.g. S13N4), silicon oxynitride (SiO x Ny where x may be about 1/2 and y may be about 1, eg S12O2), aluminum oxide (Al2O3), hafnium (HfC> 2) or diamond. For example, the thickness of the insulating layer 18 and the insulating layer 28 is between 5 nm and 500 nm, for example equal to about 100 nm.
Les fils 20 sont, au moins en partie, formés à partir d'au moins un matériau semiconducteur. Le matériau semi¬ conducteur peut être du silicium, du germanium, du carbure de silicium, un composé III-V, un composé II-VI ou une combinaison d'au moins deux de ces composés. The wires 20 are at least partly formed from at least one semiconductor material. The semi ¬ conductive material may be silicon, germanium, silicon carbide, III-V compound, a II-VI compound or a combination of at least two of these compounds.
Les fils 20 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant ma oritairement un composé III-V, par exemple un composé III-N. Des exemples d'éléments du groupe III comprennent le gallium (Ga) , l'indium (In) ou l'aluminium (Al). Des exemples de composés III-N sont GaN, AIN, InN, InGaN, AlGaN ou AlInGaN. D'autres éléments du groupe V peuvent également être utilisés, par exemple, le phosphore ou l'arsenic. De façon générale, les éléments dans le composé III-V peuvent être combinés avec différentes fractions molaires . The wires 20 may be, at least in part, formed from semiconductor materials comprising my orbit a III-V compound, for example a III-N compound. Examples of group III elements include gallium (Ga), indium (In) or aluminum (Al). Examples of III-N compounds are GaN, AlN, InN, InGaN, AlGaN or AlInGaN. Other group V elements may also be used, for example, phosphorus or arsenic. In general, the elements in compound III-V can be combined with different mole fractions.
Les fils 20 peuvent être, au moins en partie, formés à partir de matériaux semiconducteurs comportant ma oritairement un composé II-VI. Des exemples d'éléments du groupe II comprennent des éléments du groupe IIA, notamment le béryllium (Be) et le magnésium (Mg) et des éléments du groupe IIB, notamment le zinc (Zn) et le cadmium (Cd) . Des exemples d'éléments du groupe VI comprennent des éléments du groupe VIA, notamment l'oxygène (0) et le tellure (Te). Des exemples de composés II-VI sont ZnO, ZnMgO, CdZnO ou CdZnMgO. De façon générale, les éléments dans le composé II-VI peuvent être combinés avec différentes fractions molaires.  The wires 20 may be, at least in part, formed from semiconductor materials with a compound II-VI. Examples of Group II elements include Group IIA elements, including beryllium (Be) and magnesium (Mg) and Group IIB elements, including zinc (Zn) and cadmium (Cd). Examples of Group VI elements include elements of the VIA group, including oxygen (O) and tellurium (Te). Examples of compounds II-VI are ZnO, ZnMgO, CdZnO or CdZnMgO. In general, the elements in II-VI can be combined with different mole fractions.
Les fils 20 peuvent comprendre un dopant. A titre d'exemple, pour des composés III-V, le dopant peut être choisi parmi le groupe comprenant un dopant de type P du groupe II, par exemple, du magnésium (Mg) , du zinc (Zn) , du cadmium (Cd) ou du mercure (Hg) , un dopant du type P du groupe IV, par exemple du carbone (C) ou un dopant de type N du groupe IV, par exemple du silicium (Si) , du germanium (Ge) , du sélénium (Se) , du souffre (S), du terbium (Tb) ou de l'étain (Sn) .  The wires 20 may comprise a dopant. By way of example, for compounds III-V, the dopant may be chosen from the group comprising a group II P dopant, for example magnesium (Mg), zinc (Zn), cadmium (Cd ) or mercury (Hg), a group IV P-type dopant, for example carbon (C) or a group IV N-type dopant, for example silicon (Si), germanium (Ge), selenium (Se), sulfur (S), terbium (Tb) or tin (Sn).
La section droite des fils 20 peut avoir différentes formes, telles que, par exemple, une forme ovale, circulaire ou polygonale, notamment triangulaire, rectangulaire, carrée ou hexagonale. Ainsi, on comprend que, quand on mentionne ici le "diamètre" dans une section droite d'un fil ou d'une couche déposée sur ce fil, il s'agit d'une grandeur associée à la surface de la structure visée dans cette section droite, correspondant, par exemple, au diamètre du disque ayant la même surface que la section droite du fil. La hauteur H]_ de chaque fil 20 peut être comprise entre 250 nm et 50 um. Chaque fil 20 peut avoir une structure semiconductrice allongée selon un axe sensiblement perpendiculaire à la face 12. Chaque fil 20 peut avoir une forme générale cylindrique. Les axes de deux fils 20 adjacents peuvent être distants de 0,5 um à 10 um et de préférence de 1,5 um à 4 um. A titre d'exemple, les fils 20 peuvent être régulièrement répartis, notamment selon un réseau hexagonal. De préférence, le diamètre moyen du fil 20 est compris entre 200 nm et 1 um, de préférence entre 300 nm et 800 nm. A titre d'exemple, lorsque le fil 20 a une section droite hexagonale, le sommet 25 du fil 20 correspond au plan cristallographique polaire -c et les flancs latéraux 24 correspondent aux plans cristallographiques non-polaires m. The cross section of the yarns 20 may have different shapes, such as, for example, an oval, circular or polygonal shape, in particular triangular, rectangular, square or hexagonal. Thus, it is understood that when the "diameter" in a cross-section of a wire or a layer deposited on this wire is mentioned here, it is a quantity associated with the surface of the structure referred to in this section. cross section, corresponding, for example, to the diameter of the disc having the same surface than the cross section of the wire. The height H] _ of each wire 20 may be between 250 nm and 50 um. Each wire 20 may have an elongate semiconductor structure along an axis substantially perpendicular to the face 12. Each wire 20 may have a generally cylindrical shape. The axes of two adjacent yarns can be from 0.5 μm to 10 μm and preferably from 1.5 μm to 4 μm. For example, the son 20 may be regularly distributed, in particular according to a hexagonal network. Preferably, the average diameter of the wire 20 is between 200 nm and 1 μm, preferably between 300 nm and 800 nm. By way of example, when the wire 20 has a hexagonal cross-section, the top 25 of the wire 20 corresponds to the polar crystallographic plane -c and the lateral flanks 24 correspond to the non-polar crystallographic planes m.
A titre d'exemple, la portion inférieure 22 de chaque fil 20 est principalement constituée du composé III-N, par exemple du nitrure de gallium, dopé du même type que le substrat 10, par exemple de type N, par exemple au silicium. La portion inférieure 22 s'étend sur une hauteur ¾ qui peut être comprise entre 100 nm et 25 um.  By way of example, the lower portion 22 of each wire 20 consists mainly of compound III-N, for example doped gallium nitride of the same type as the substrate 10, for example N-type, for example silicon. The lower portion 22 extends over a height ¾ which can be between 100 nm and 25 μm.
A titre d'exemple, la portion supérieure 23 de chaque fil 20 est au moins partiellement réalisée dans un composé III- N, par exemple du GaN. La portion supérieure 23 peut être dopée de type N, éventuellement moins fortement dopée que la portion inférieure 22, ou ne pas être intentionnellement dopée. La portion supérieure 23 s'étend sur une hauteur H3 qui peut être comprise entre 100 nm et 25 um.  By way of example, the upper portion 23 of each wire 20 is at least partially made of a III-N compound, for example GaN. The upper portion 23 may be N-type doped, possibly less strongly doped than the lower portion 22, or not be intentionally doped. The upper portion 23 extends over a height H3 which may be between 100 nm and 25 μm.
La figure 3 est une vue plus détaillée d'un mode de réalisation de la coque 26.  FIG. 3 is a more detailed view of an embodiment of the shell 26.
La coque 26 peut comprendre un empilement de plusieurs couches comprenant notamment :  The shell 26 may comprise a stack of several layers including in particular:
- une couche active 45 recouvrant la portion supérieure 23 du fil 20 associé ; - une couche intermédiaire 46 de type de conductivité opposé à la portion inférieure 22 et recouvrant la couche active 45 au contact de la couche active 45 ; et an active layer 45 covering the upper portion 23 of the associated wire 20; an intermediate layer 46 of conductivity type opposite to the lower portion 22 and covering the active layer 45 in contact with the active layer 45; and
- une couche de liaison 47 recouvrant la couche intermédiaire 46 et recouverte par l'électrode 30.  a connecting layer 47 covering the intermediate layer 46 and covered by the electrode 30.
La couche active 45 est la couche depuis laquelle est émise la majorité du rayonnement fourni par la diode électroluminescente DEL. Selon un exemple, la couche active 45 peut comporter des moyens de confinement, tels que des puits quantiques multiples. Elle est, par exemple, constituée d'une alternance de couches de GaN et de InGaN ayant des épaisseurs respectives de 3 à 100 nm (par exemple 8 nm) et de 1 à 50 nm (par exemple 2,5 nm) . Les couches de GaN peuvent être dopées, par exemple de type N ou P. Selon un autre exemple, la couche active peut comprendre une seule couche d' InGaN, par exemple d'épaisseur supérieure à 5 nm.  The active layer 45 is the layer from which the majority of the radiation provided by the LED is emitted. In one example, the active layer 45 may include containment means, such as multiple quantum wells. It consists, for example, of an alternation of GaN and InGaN layers having respective thicknesses of 3 to 100 nm (for example 8 nm) and 1 to 50 nm (for example 2.5 nm). The GaN layers may be doped, for example of the N or P type. According to another example, the active layer may comprise a single layer of InGaN, for example with a thickness greater than 5 nm.
La couche intermédiaire 46, par exemple dopée de type P, peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'une jonction P-N ou P-I-N, la couche active 45 étant comprise entre la couche intermédiaire 46 de type P et la portion supérieure 23 de type N de la jonction P-N ou P-I-N. L'épaisseur de la couche intermédiaire 46 peut varier de 20 nm à 500 nm.  The intermediate layer 46, for example doped P-type, may correspond to a semiconductor layer or a stack of semiconductor layers and allows the formation of a PN or PIN junction, the active layer 45 being between the intermediate layer 46 of type P and the N-type upper portion 23 of the PN or PIN junction. The thickness of the intermediate layer 46 may vary from 20 nm to 500 nm.
La couche de liaison 47 peut correspondre à une couche semiconductrice ou à un empilement de couches semiconductrices et permet la formation d'un contact ohmique entre la couche intermédiaire 46 et l'électrode 30 à l'exception de la zone 42. A titre d'exemple, la couche de liaison 47 peut être dopée fortement du type opposé à la portion inférieure 22 de chaque fil 20. L'épaisseur de la couche de liaison 47 peut varier de The link layer 47 may correspond to a semiconductor layer or to a stack of semiconductor layers and allows the formation of an ohmic contact between the intermediate layer 46 and the electrode 30 with the exception of the zone 42. For example, the bonding layer 47 may be heavily doped of the type opposite to the lower portion 22 of each wire 20. The thickness of the bonding layer 47 may vary from
2 nm à 50 nm. 2 nm to 50 nm.
Les couches 46 et 47 peuvent être confondues. The layers 46 and 47 can be confused.
L'empilement de couches semiconductrices peut comprendre une couche de blocage d'électrons formée d'un alliage ternaire, par exemple en nitrure de gallium et d'aluminium (AlGaN) ou en nitrure d' indium et d'aluminium (AlInN) en contact avec la couche active 45 et la couche intermédiaire 46, pour assurer une bonne répartition des porteurs électriques dans la couche active. The stack of semiconductor layers may comprise an electron blocking layer formed of a ternary alloy, for example gallium nitride and aluminum (AlGaN) or indium aluminum nitride (AlInN) in contact with the active layer 45 and the intermediate layer 46, to ensure a good distribution of the electric carriers in the active layer.
L'électrode 30 est adaptée à polariser la couche active de chaque fil 20 et à laisser passer le rayonnement électromagnétique émis par les diodes électroluminescentes DEL. Le matériau formant l'électrode 30 peut être un matériau transparent et conducteur tel que de l'oxyde d' indium-étain (ou ITO, acronyme anglais pour Indium Tin Oxide) , de l'oxyde de zinc dopé à l'aluminium ou du graphène. A titre d'exemple, la couche d'électrode 30 a une épaisseur comprise entre 5 m et 200 nm, de préférence entre 20 nm et 50 nm.  The electrode 30 is adapted to bias the active layer of each wire 20 and let the electromagnetic radiation emitted by the LEDs LED. The material forming the electrode 30 may be a transparent and conductive material such as indium tin oxide (ITO), aluminum-doped zinc oxide or aluminum oxide. graphene. By way of example, the electrode layer 30 has a thickness of between 5 m and 200 nm, preferably between 20 nm and 50 nm.
La couche conductrice 32 correspond, de préférence à une couche métallique, par exemple en aluminium, en argent, en cuivre ou en zinc. A titre d'exemple, la couche conductrice 32 a une épaisseur comprise entre 20 nm et 1000 nm, de préférence entre 100 nm et 200 nm.  The conductive layer 32 preferably corresponds to a metal layer, for example aluminum, silver, copper or zinc. By way of example, the conductive layer 32 has a thickness of between 20 nm and 1000 nm, preferably between 100 nm and 200 nm.
La couche d' encapsulation 34 est réalisée en un matériau isolant au moins partiellement transparent. L'épaisseur maximale de la couche d' encapsulation 34 est comprise entre 250 nm et 50 um de sorte que la couche d' encapsulation 34 recouvre complètement l'électrode 30 au sommet des diodes électroluminescentes DEL.  The encapsulation layer 34 is made of at least partially transparent insulating material. The maximum thickness of the encapsulation layer 34 is between 250 nm and 50 μm so that the encapsulation layer 34 completely covers the electrode 30 at the top of the LEDs.
La figure 4 est une vue agrandie, partielle et schématique, de la figure 2 selon un mode de réalisation dans lequel la zone 42 de contact dégradé comprend, en outre, des reliefs 49. Ceci signifie que la paroi de la partie sommitale 39 de la coque 26 en contact avec l'électrode 30 n'est pas plane et sensiblement perpendiculaire à l'axe du fil 20. Ceci permet d'améliorer l'extraction de la lumière piégée dans la coque 26 et dans le fil 20 hors de la coque 26 vers la couche d' encapsulation 34. Un mode de réalisation d'un procédé de fabrication permettant l'obtention du dispositif optoélectronique 40 comprend les étapes suivantes : FIG. 4 is an enlarged, partial and schematic view of FIG. 2 according to an embodiment in which the degraded contact zone 42 further comprises reliefs 49. This means that the wall of the summit portion 39 of the shell 26 in contact with the electrode 30 is not flat and substantially perpendicular to the axis of the wire 20. This improves the extraction of light trapped in the shell 26 and in the wire 20 out of the hull 26 to the encapsulation layer 34. An embodiment of a manufacturing method for obtaining the optoelectronic device 40 comprises the following steps:
(1) Formation sur la face 12 du substrat 10 de la couche de germination 16. La couche de germination peut être déposée par un procédé du type dépôt chimique en phase vapeur (CVD, sigle anglais pour Chemical Vapor Déposition) ou dépôt chimique en phase vapeur organométallique (MOCVD, acronyme anglais pour Metal-Organic Chemical Vapor Déposition) , également connu sous le nom d'épitaxie organométallique en phase vapeur (ou MOVPE, acronyme anglais pour Metal-Organic Vapor Phase Epitaxy) . Toutefois, des procédés tels que l'épitaxie par jets moléculaires (MBE, acronyme anglais pour Molecular-Beam Epitaxy), la MBE à source de gaz (GSMBE) , la MBE organométallique (MOMBE) , la MBE assistée par plasma (PAMBE) , l'épitaxie par couche atomique (ALE, acronyme anglais pour Atomic Layer Epitaxy), l'épitaxie en phase vapeur aux hydrures (HVPE, acronyme anglais pour Hydride Vapor Phase Epitaxy) peuvent être utilisés ou un procédé de dépôt de couche mince atomique (ALD, acronyme anglais pour Atomic Layer Déposition) . En outre, des procédés tels 1 ' évaporation ou la pulvérisation cathodique réactive peuvent être utilisés.  (1) Formation on the face 12 of the substrate 10 of the seed layer 16. The seed layer can be deposited by a chemical vapor deposition (CVD) method or chemical deposition in phase organometallic vapor (MOCVD), also known as organometallic vapor phase epitaxy (or MOVPE), which is the acronym for Metal-Organic Vapor Phase Epitaxy. However, processes such as molecular beam epitaxy (MBE), gas-source MBE (MBBE), organometallic MBE (MOMBE), plasma-assisted MBE (PAMBE), Atomic Layer Epitaxy (ALE), Hydride Vapor Phase Epitaxy (HVPE) may be used, or an atomic thin-film deposition process (ALD) may be used. , acronym for Atomic Layer Deposition). In addition, methods such as evaporation or reactive sputtering may be used.
Dans le cas où la couche de germination 16 est remplacée par des plots de germination, les plots de germination peuvent être obtenus par le dépôt d'une couche de germination sur la face 12 et par la gravure de portions de la couche de germination jusqu'à la face 12 du substrat 10 pour délimiter les plots de germination.  In the case where the seed layer 16 is replaced by germination pads, the seed spots can be obtained by depositing a seed layer on the face 12 and by etching portions of the seed layer until to the face 12 of the substrate 10 to define the seed pads.
Lorsque la couche de germination 16 est en nitrure d'aluminium, elle peut être sensiblement texturée et posséder une polarité préférentielle. La texturation de la couche de germination 16 peut être obtenue par un traitement supplémentaire réalisé après le dépôt de la couche de germination. Il s'agit, par exemple, d'un recuit sous flux d'ammoniac (NH3) . (2) Dépôt de la couche isolante 18 sur la couche de germination 16 et gravure des ouvertures 19 dans la couche isolante 18 pour exposer des parties de la couche de germination 16. Lorsque des plots de germination sont prévus à la place de la couche de germination, l'étape (2) peut comprendre la protection des portions de la face 12 du substrat 10 non recouvertes des plots de germination pour éviter la croissance ultérieure de fils sur ces portions. Ceci peut être obtenu par une étape de nitruration qui entraîne la formation, en surface du substrat 10, entre les plots de germination de régions de nitrure de silicium (par exemple SiN ou S13N4) . Ceci peut également être obtenu par une étape de masquage du substrat 10 entre les plots de germination 16, incluant le dépôt d'une couche par exemple d'un diélectrique S1O2 ou SiN ou S13N4 puis la gravure de cette couche hors des plots de germination après une étape de photolithographie. Dans ce cas, la couche de masquage peut déborder au-dessus des plots de germination. When the seed layer 16 is made of aluminum nitride, it can be substantially textured and have a preferred polarity. The texturing of the seed layer 16 can be obtained by an additional treatment carried out after the deposition of the seed layer. This is, for example, annealing under an ammonia (NH 3) stream. (2) Deposition of the insulating layer 18 on the seed layer 16 and etching of the openings 19 in the insulating layer 18 to expose portions of the seed layer 16. When germination pads are provided in place of the seed layer 16 germination, step (2) may comprise the protection of the portions of the face 12 of the substrate 10 not covered with the seed pads to prevent the subsequent growth of son on these portions. This can be obtained by a nitriding step which causes the formation on the surface of the substrate 10 between the seed pads of silicon nitride regions (for example SiN or S13N4). This can also be obtained by a step of masking the substrate 10 between the seed pads 16, including the deposition of a layer of, for example, a dielectric S1O2 or SiN or S13N4 and then etching this layer out of the seed pads after a photolithography step. In this case, the masking layer may overflow the seed pads.
(3) Croissance de la portion inférieure 22 de chaque fil 20 sur la hauteur ¾ . Chaque fil 20 croît depuis les zones exposées de la couche de germination 16.  (3) Growth of the lower portion 22 of each wire 20 over the height ¾. Each yarn 20 grows from the exposed areas of the seed layer 16.
Le procédé de croissance des fils 20 peut être un procédé du type CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE, ALD. En outre, des procédés électrochimiques peuvent être utilisés, par exemple, le dépôt en bain chimique (CBD, sigle anglais pour Chemical Bath Déposition) , les procédés hydrothermiques, la pyrolyse d'aérosol liquide ou l' électrodépôt .  The yarn growth process may be a CVD, MOCVD, MBE, GSMBE, PAMBE, ALE, HVPE, ALD method. In addition, electrochemical processes may be used, for example, Chemical Bath Deposition (CBD), hydrothermal processes, liquid aerosol pyrolysis or electrodeposition.
A titre d'exemple, le procédé de croissance des fils peut comprendre l'injection dans un réacteur d'un précurseur d'un élément du groupe III et d'un précurseur d'un élément du groupe V. Des exemples de précurseurs d'éléments du groupe III sont le triméthylgallium (TMGa) , le triéthylgallium (TEGa) , le triméthylindium (TMIn) ou le triméthylaluminium (TMA1) . Des exemples de précurseurs d'éléments du groupe V sont l'ammoniac (NH3) , le tertiarybutylphosphine (TBP) , l'arsine (ASH3) , ou le diméthylhydrazine asymétrique (UDMH) . Selon un mode de réalisation de l'invention, dans une première phase de croissance des fils du composé III-V, un précurseur d'un élément supplémentaire est ajouté en excès en plus des précurseurs du composé III-V. L'élément supplémentaire peut être le silicium (Si) . Un exemple de précurseur du silicium est le silane (S1H4) . By way of example, the yarn growth process may comprise the injection into a reactor of a precursor of a group III element and a precursor of a group V element. Examples of precursors of Group III elements are trimethylgallium (TMGa), triethylgallium (TEGa), trimethylindium (TMIn) or trimethylaluminum (TMA1). Examples of group V precursors are ammonia (NH3), tertiarybutylphosphine (TBP), arsine (ASH3), or asymmetric dimethylhydrazine (UDMH). According to one embodiment of the invention, in a first phase of growth of the son of compound III-V, a precursor of a further element is added in excess in addition to the precursors of III-V compound. The additional element may be silicon (Si). An example of a precursor of silicon is silane (S1H4).
La présence de silane parmi les gaz précurseurs entraîne l'incorporation de silicium au sein du composé GaN. On obtient ainsi une portion inférieure 22 dopée de type N. En outre, ceci peut se traduire par la formation d'une couche de nitrure de silicium, non représentée, qui recouvre le pourtour de la portion 22 de hauteur ¾, à l'exception du sommet au fur et à mesure de la croissance de la portion 22.  The presence of silane among the precursor gases results in the incorporation of silicon into the GaN compound. Thus, a n-type doped lower portion 22 is obtained. In addition, this can result in the formation of a layer of silicon nitride, not shown, which covers the periphery of the portion 22 of height ¾, with the exception from top to bottom as portion 22 grows.
(4) Croissance de la portion supérieure 23 de hauteur H3 de chaque fil 20 sur le sommet de la portion inférieure 22. Pour la croissance de la portion supérieure 23, les conditions de fonctionnement du réacteur MOCVD décrites précédemment sont, à titre d'exemple, maintenues à l'exception du fait que le flux de silane dans le réacteur est réduit, par exemple d'un facteur supérieur ou égal à 10, ou arrêté. Même lorsque le flux de silane est arrêté, la portion supérieure 23 peut être dopée de type N en raison de la diffusion dans cette portion active de dopants provenant des portions passivées adjacentes ou en raison du dopage résiduel du GaN.  (4) Growth of the upper portion 23 of height H3 of each wire 20 on the top of the lower portion 22. For the growth of the upper portion 23, the operating conditions of the MOCVD reactor described above are, by way of example , except that the stream of silane in the reactor is reduced, for example by a factor greater than or equal to 10, or stopped. Even when the silane stream is stopped, the upper portion 23 may be N-type doped due to the diffusion in this active portion of dopants from the adjacent passivated portions or due to the residual doping of GaN.
(5) Formation par épitaxie, pour chaque fil 20, des couches 45, 46, 47 composant la coque 26. Compte tenu de la présence de la couche de nitrure de silicium recouvrant le pourtour de la portion inférieure 22, le dépôt des couches composant la coque 26 ne se produit que sur la portion supérieure 23 du fil 20 qui n'est pas recouverte d'une couche diélectrique .  (5) Epitaxial formation, for each wire 20, of the layers 45, 46, 47 constituting the shell 26. Given the presence of the silicon nitride layer covering the periphery of the lower portion 22, the deposition of the component layers the shell 26 only occurs on the upper portion 23 of the wire 20 which is not covered with a dielectric layer.
(6) Formation de la couche isolante 28, par exemple par dépôt conforme d'une couche isolante sur la totalité de la structure obtenue à l'étape (5) et gravure de cette couche pour exposer, en partie ou en totalité, la coque 26. (7) Formation de la zone 42 de contact dégradé. Selon un mode de réalisation, la zone 42 de contact dégradé est réalisée par une exposition à une solution chimique localisée au sommet de la coque 26. Il peut s'agir, par exemple, d'une solution aqueuse contenant des substances chimiques présentant des propriétés basiques, par exemple de l'hydroxyde d'ammonium tétraméthyle (TMAH, acronyme anglais pour Tetramethylammonium Hydroxide) ou d'une solution chimique à base de KOH, de H3PO4, de NH4OH, de H2SO4 ou de ¾02. Dans ce cas, une couche de protection, par exemple une couche isolante, peut être déposée sur l'ensemble de la structure obtenue à l'étape (6) et des ouvertures sont réalisées dans la couche de protection pour exposer le sommet 25 de chaque fil 20. L'exposition à une solution chimique peut avoir plusieurs effets sur la surface du sommet de la coque 26 : oxydation, modification de la position du niveau de Fermi, génération de niveau dans la bande interdite. La solution chimique peut, en outre, entraîner la formation de reliefs sur le sommet de la coque 26. Comme les fils 20 peuvent ne pas tous avoir exactement la même hauteur, une bordure de la partie latérale 38 de la coque 26 contigile à la partie sommitale 39 de la coque 26 peut être exposée pour assurer que la partie sommitale 39 de la coque 26 recouvrant chaque fil 20 est exposée. (6) Formation of the insulating layer 28, for example by conformal deposition of an insulating layer on the entire structure obtained in step (5) and etching of this layer to expose, in part or in whole, the hull 26. (7) Formation of the zone 42 of degraded contact. According to one embodiment, the zone 42 of degraded contact is formed by exposure to a chemical solution located at the top of the shell 26. It may be, for example, an aqueous solution containing chemical substances having properties basic examples, for example tetramethylammonium hydroxide (TMAH), or a chemical solution based on KOH, H3PO4, NH4OH, H2SO4 or In this case, a protective layer, for example an insulating layer, may be deposited on the entire structure obtained in step (6) and openings are made in the protective layer to expose the apex 25 of each wire 20. Exposure to a chemical solution may have several effects on the top surface of the shell 26: oxidation, change in the position of the Fermi level, level generation in the band gap. The chemical solution may further cause the formation of reliefs on the top of the shell 26. As the son 20 may not all have exactly the same height, a border of the side portion 38 of the shell 26 adjacent to the part top 39 of the shell 26 may be exposed to ensure that the top 39 of the shell 26 covering each wire 20 is exposed.
Selon un autre mode de réalisation, la zone 42 de contact dégradé est réalisée par une étape de gravure physique qui a pour but de dégrader localement la surface de la partie sommitale 39 de la coque 26 au sommet du fil 20. On peut citer comme exemple des gravures utilisant des plasmas à base de chlore, de fluor, d'hydrogène, d'oxygène, d'argon, de xénon... II peut s'agir d'une gravure physique au plasma isotrope, par exemple par un plasma couplé par induction, également appelé plasma ICP (acronyme anglais pour Inductively Coupled Plasma) . Dans ce cas, une couche de protection, par exemple une couche isolante, peut être déposée sur l'ensemble de la structure obtenue à l'étape (6) et des ouvertures sont réalisées dans la couche de protection pour exposer le sommet 25 de chaque fil 20. Il peut s'agir d'une gravure physique au plasma anisotrope dans laquelle une gravure n'est réalisée sensiblement que selon la direction perpendiculaire à la face 12. Dans ce cas, la gravure peut être réalisée sans masque de protection puisque les flancs latéraux de la coque 26 ne sont pas gravés par le plasma. According to another embodiment, the degraded contact zone 42 is made by a physical etching step which is intended to locally degrade the surface of the summit portion 39 of the shell 26 at the top of the wire 20. etchings using plasmas based on chlorine, fluorine, hydrogen, oxygen, argon, xenon, etc. It may be a physical isotropic plasma etching, for example by a coupled plasma. by induction, also called plasma ICP (acronym for Inductively Coupled Plasma). In this case, a protective layer, for example an insulating layer, may be deposited on the entire structure obtained in step (6) and openings are made in the protective layer for exposing the apex 25 of each wire 20. It may be an anisotropic plasma physical etching in which etching is performed substantially only in the direction perpendicular to the face 12. In this case, the etching can be performed without a protective mask since the lateral flanks of the shell 26 are not etched by the plasma.
Selon un autre mode de réalisation, la zone 42 de contact dégradé est réalisée par une étape d'implantation d'ions dans la couche externe de la coque 26 qui dégrade localement la partie sommitale 39 de la coque 26, notamment qui dégrade la qualité cristalline de la partie sommitale 39 de la coque 26.  According to another embodiment, the degraded contact zone 42 is made by an ion implantation step in the outer layer of the shell 26 which locally degrades the summit portion 39 of the shell 26, in particular which degrades the crystalline quality. of the summit portion 39 of the shell 26.
A titre d'exemple, lorsque la couche externe de la coque 26 est en GaN dopé de type P au magnésium, l'implantation d' ions hydrogène (H) qui passivent les atomes de magnésium contenus dans la couche externe de la coque 26 peuvent permettre de réduire le niveau de dopage dans la couche externe de la coque 26 et donc d'augmenter la résistivité de la couche externe de la coque 26 dans la partie sommitale 39 de la coque 26. Dans ce cas, une couche de protection peut être déposée sur l'ensemble de la structure obtenue à l'étape (6) et des ouvertures sont réalisées dans la couche de protection pour exposer le sommet 25 de chaque fil 20.  For example, when the outer layer of the shell 26 is magnesium-doped P-type GaN, the implantation of hydrogen ions (H) which pass the magnesium atoms contained in the outer layer of the shell 26 may allow to reduce the level of doping in the outer layer of the shell 26 and thus increase the resistivity of the outer layer of the shell 26 in the top portion 39 of the shell 26. In this case, a protective layer can be deposited on the entire structure obtained in step (6) and openings are made in the protective layer to expose the top 25 of each wire 20.
Selon un autre mode de réalisation, la zone 42 de contact dégradé est réalisée à la fois par une étape de gravure et une étape d'implantation ionique.  According to another embodiment, the degraded contact zone 42 is produced by both an etching step and an ion implantation step.
(8) Formation de l'électrode 30, par exemple par dépôt conforme .  (8) Formation of the electrode 30, for example by compliant deposition.
(9) Formation de la couche conductrice 32 par exemple par dépôt physique en phase vapeur (PVD, acronyme anglais pour Physical Vapor Déposition) sur l'ensemble de la structure obtenue à l'étape (8) ou par exemple par évaporation ou par pulvérisation cathodique et gravure de cette couche pour exposer chaque fil 20.  (9) Formation of the conductive layer 32, for example by physical vapor deposition (PVD) over the entire structure obtained in step (8) or for example by evaporation or by spraying cathode and etching of this layer to expose each wire 20.
(10) Formation de la couche d' encapsulâtion 34. Lorsque la couche d' encapsulation 34 est en silicone, la couche d' encapsulâtion 34 peut être déposée par un procédé de dépôt à la tournette, par un procédé d'impression par jet ou par un procédé de sérigraphie. Lorsque la couche d' encapsulation 34 est un oxyde, elle peut être déposée par CVD. (10) Formation of the encapsulation layer 34. When the encapsulation layer 34 is made of silicone, the layer encapsulation 34 may be deposited by a spin coating method, a jet printing method or a screen printing method. When the encapsulation layer 34 is an oxide, it can be deposited by CVD.
(11) Amincissement éventuel du substrat 10, formation de l'électrode 6 sur la face 14 et découpe du substrat 10 pour séparer les dispositifs optoélectroniques lorsque plusieurs dispositifs optoélectroniques sont formés sur un même substrat.  (11) Possible thinning of the substrate 10, formation of the electrode 6 on the face 14 and cutting of the substrate 10 to separate the optoelectronic devices when several optoelectronic devices are formed on the same substrate.
Dans le mode de réalisation décrit précédemment, la couche isolante 28 recouvre la totalité du pourtour de la portion inférieure 22 de chaque fil 20 et une partie de la coque 26. A titre de variante, une partie de la portion inférieure 22 peut ne pas être recouverte par la couche isolante 28, la couche isolante 28 recouvrant alors le fil 20 sur une hauteur inférieure à ¾ et la coque 26 peut recouvrir le fil 20 sur une hauteur supérieure à H3. La couche 28 peut ne pas recouvrir la portion inférieure 22 de chaque fil 20. Dans ce cas, la coque 26 peut recouvrir chaque fil 20 sur la hauteur H]_ . Selon une autre variante, la couche isolante 28 peut recouvrir une partie de la portion supérieure 23 de chaque fil 20. Dans ce cas, la couche isolante 28 recouvre le fil 20 sur une hauteur supérieure à ¾ et la coque 26 recouvre le fil 20 sur une hauteur inférieure à In the embodiment described above, the insulating layer 28 covers the entire periphery of the lower portion 22 of each wire 20 and a portion of the shell 26. Alternatively, a portion of the lower portion 22 may not be covered by the insulating layer 28, the insulating layer 28 then covering the wire 20 to a height less than ¾ and the shell 26 may cover the wire 20 to a height greater than H3. The layer 28 may not cover the lower portion 22 of each wire 20. In this case, the shell 26 may cover each wire 20 on the height H ] _. According to another variant, the insulating layer 28 may cover a portion of the upper portion 23 of each wire 20. In this case, the insulating layer 28 covers the wire 20 over a height greater than ¾ and the shell 26 covers the wire 20 on a height less than
La figure 5 est une vue en coupe, partielle et schématique, d'un autre mode de réalisation d'un dispositif optoélectronique 50 à diodes électroluminescentes. FIG. 5 is a sectional, partial and schematic view of another embodiment of an optoelectronic device 50 with light-emitting diodes.
Le dispositif optoélectronique 50 comprend l'ensemble des éléments du dispositif optoélectronique 40 représenté en figure 2, à l'exception de la zone 42 de contact dégradé, et comprend, en outre, une portion isolante 52 entre la partie sommitale 39 de la coque 26 et l'électrode 30. La portion isolante 52 est en un matériau diélectrique, par exemple en oxyde de silicium (S1O2) f en nitrure de silicium (SixNy, où x est environ égal à 3 et y est environ égal à 4, par exemple du S13N4) , en oxynitrure de silicium (SiOxNy où x peut être environ égal à 1/2 et y peut être environ égal à 1, par exemple du S12ON2), en oxyde d'aluminium (AI2O3) , en oxyde d'hafnium (Hf02) en oxyde de titane (TiO) ou en diamant. A titre d'exemple, l'épaisseur de la portion isolante 52 est comprise entre 5 nm et 500 nm, par exemple égale à environ 30 nm. Des portions isolantes 54 peuvent être prévues sur la couche isolante 28 entre les fils 20. Les portions isolantes 54 permettent, de façon avantageuse, d'accroître l'isolation de l'électrode 30 par rapport au substrat 10. The optoelectronic device 50 comprises all the elements of the optoelectronic device 40 shown in FIG. 2, with the exception of the degraded contact zone 42, and furthermore comprises an insulating portion 52 between the summit portion 39 of the shell 26 and the electrode 30. the insulating portion 52 is made of a dielectric material, for example silicon oxide (S1O2) f silicon nitride (Si x N y, where x is approximately equal to 3 and y is approximately equal to 4, for example S13N4), silicon oxynitride (SiO x Ny where x may be approximately equal to 1/2 and y may be approximately equal to 1, for example S12ON2), aluminum oxide (Al2O3), hafnium oxide (HfO2), titanium oxide (TiO) or diamond. For example, the thickness of the insulating portion 52 is between 5 nm and 500 nm, for example equal to about 30 nm. Insulating portions 54 may be provided on the insulating layer 28 between the wires 20. The insulating portions 54 advantageously make it possible to increase the insulation of the electrode 30 with respect to the substrate 10.
Une variante de ce mode de réalisation consiste, dans le dispositif 50 de la figure 5, à remplacer la portion isolante diélectrique 52 par un matériau semiconducteur à large bande interdite, pour lequel la largeur de bande interdite est, par exemple, supérieure à 5 eV. Des exemples de tels matériaux sont AIN, BN, des composés ternaires tels que AlxGa]__xN ou AlxIn]__xN ou des composés quaternaires tels que AlxGayIn]__x_yN avec des concentrations x en aluminium qui permettent d' obtenir la bande interdite souhaitée. L'avantage de ces matériaux, et notamment de l'AIN, est qu'ils peuvent être déposés par MOCVD à différentes étapes : A variant of this embodiment consists, in the device 50 of FIG. 5, in replacing the dielectric insulating portion 52 with a wide bandgap semiconductor material, for which the bandgap width is, for example, greater than 5 eV . Examples of such materials are AIN, BN, ternary compounds such as Al x Ga ] x x N or Al x In ] x x N or quaternary compounds such as Al x GayIn ] x xyN with x concentrations of aluminum which allow to obtain the desired band gap. The advantage of these materials, and in particular of AIN, is that they can be deposited by MOCVD at different stages:
au sommet du fil 20 avant l'étape (5) de formation de la coque 26 ; et/ou  at the top of the wire 20 before the step (5) for forming the shell 26; and or
après l'étape (5) au sommet de la coque 26.  after step (5) at the top of the shell 26.
Dans ces deux cas, la portion du matériau à large bande interdite sert de barrière de courant.  In both cases, the portion of the broad bandgap material serves as a current barrier.
A titre d'exemple, l'épaisseur d'AIN déposée peut varier entre 5 nm et 100 nm. Des conditions de croissance particulières sont requises pour favoriser le dépôt de cette couche préférentiellement sur la partie sommitale 39 de la coque 26 et la limiter sur sa partie latérale. La portion 52 peut recouvrir légèrement la partie latérale 38 de la coque 26 contigile à la partie sommitale 39 de la coque 26.  By way of example, the thickness of AlN deposited can vary between 5 nm and 100 nm. Specific growth conditions are required to favor the deposition of this layer preferentially on the summit portion 39 of the shell 26 and limit it on its lateral part. The portion 52 may slightly cover the lateral portion 38 of the shell 26 contiguous to the summit portion 39 of the shell 26.
La figure 6 est une vue en coupe, partielle et schématique, d'un autre mode de réalisation d'un dispositif optoélectronique 55 à diodes électroluminescentes. Le dispositif optoélectronique 55 comprend l'ensemble des éléments du dispositif optoélectronique 50 représenté en figure 5, à la différence que la portion 52 entre la partie sommitale 39 de la coque 26 et l'électrode 30 et les portions isolantes 54 ne sont pas présentes. Le dispositif 55 comprend, en outre, une portion 56 d'un matériau semiconducteur à large bande interdite entre la partie sommitale 25 du fil 20 et la coque 26. La portion 56 peut recouvrir légèrement la partie latérale 24 du fil 20 contigue à la partie sommitale 25 du fil 20 de la coque 26. La portion 56 déposée sur la partie sommitale 25 du fil 20 permet d'isoler complètement cette partie du fil indépendamment des propriétés électriques des couches 45, 46, 47. FIG. 6 is a sectional, partial and schematic view of another embodiment of an optoelectronic device 55 with light-emitting diodes. The optoelectronic device 55 comprises all the elements of the optoelectronic device 50 shown in FIG. 5, with the difference that the portion 52 between the top portion 39 of the shell 26 and the electrode 30 and the insulating portions 54 are not present. The device 55 further comprises a portion 56 of a wideband semiconductor material between the top 25 of the wire 20 and the shell 26. The portion 56 may slightly cover the lateral portion 24 of the wire 20 contiguous to the portion 25 of the wire 20 of the shell 26. The portion 56 deposited on the uppermost portion 25 of the wire 20 allows to completely isolate this portion of the wire independently of the electrical properties of the layers 45, 46, 47.
Un mode de réalisation du procédé de fabrication du dispositif optoélectronique 50 comprend les étapes (1) à (11) décrites précédemment à la différence que l'étape (7) est remplacée par l'étape (7)' suivante :  One embodiment of the method of manufacturing the optoelectronic device 50 comprises the steps (1) to (11) described above with the difference that step (7) is replaced by the following step (7):
(7) ' Dépôt anisotrope d'un matériau isolant sur la structure obtenue à l'étape (6) au cours duquel le matériau isolant n'est déposé sensiblement que selon la direction perpendiculaire à la face 12. Il peut s'agir d'un dépôt par bombardement d'électrons ou d'ions. Un tel dépôt entraîne, en plus de la formation de la portion isolante 52 sur la partie sommitale 39 de la coque 26, la formation de portions isolantes 54 sur la couche isolante 28 entre les fils 20. Les portions isolantes 54 permettent, de façon avantageuse, d'accroître l'isolation de l'électrode 30 par rapport au substrat 10. A titre de variante, une étape de retrait des portions isolantes 54 peut être réalisée.  (7) Anisotropic deposition of an insulating material on the structure obtained in step (6) in which the insulating material is deposited substantially only in the direction perpendicular to the face 12. It may be deposition by electron or ion bombardment. Such deposition entails, in addition to the formation of the insulating portion 52 on the summit portion 39 of the shell 26, the formation of insulating portions 54 on the insulating layer 28 between the wires 20. The insulating portions 54 advantageously allow , to increase the insulation of the electrode 30 relative to the substrate 10. Alternatively, a step of removing the insulating portions 54 may be performed.
La figure 7 est une vue en coupe, partielle et schématique, d'un autre mode de réalisation d'un dispositif optoélectronique 60 à diodes électroluminescentes.  Figure 7 is a partial sectional and schematic sectional view of another embodiment of an optoelectronic device 60 with light emitting diodes.
Le dispositif optoélectronique 60 comprend l'ensemble des éléments du dispositif optoélectronique 40 représenté en figure 2, à l'exception de la zone 42 de contact dégradé, et comprend, en outre, une portion 62 d'un matériau conducteur dont le travail de sortie est choisi de façon à favoriser la formation d'un contact Schottky avec la partie sommitale 39 de la coque 26. A titre d'exemple, lorsque la couche externe de la coque 26 est dopée de type P, la portion 62 est choisie avec un faible travail de sortie, par exemple inférieur ou égal à 5. Des exemples de matériaux à faible travail de sortie comprennent le titane, l'aluminium, l'argent et le chrome. A titre d'exemple, lorsque la couche externe de la coque 26 est dopée de type N, la portion 62 est choisie avec un travail de sortie élevé, par exemple supérieur ou égal à 5. Des exemples de matériaux à travail de sortie élevé comprennent le platine, le nickel, le palladium et l'or. The optoelectronic device 60 comprises all the elements of the optoelectronic device 40 represented in FIG. 2, with the exception of the degraded contact zone 42, and further comprises a portion 62 of a conductive material whose output work is selected to promote the formation of a Schottky contact with the top portion 39 of the shell 26. As an example, when the diaper outer shell 26 is P-type doped, the portion 62 is selected with a low output work, for example less than or equal to 5. Examples of low output work materials include titanium, aluminum, silver and chrome. By way of example, when the outer layer of the shell 26 is N-doped, the portion 62 is chosen with a high output work, for example greater than or equal to 5. Examples of high output work materials include platinum, nickel, palladium and gold.
A titre d'exemple, l'épaisseur de la portion conductrice 62 est comprise entre 5 ni et 500 nm, par exemple égale à environ 30 nm.  For example, the thickness of the conductive portion 62 is between 5 and 500 nm, for example equal to about 30 nm.
Un mode de réalisation du procédé de fabrication du dispositif optoélectronique 60 comprend les étapes (1) à (11) décrites précédemment à la différence que l'étape (7) est remplacée par l'étape (7)" suivante :  One embodiment of the method of manufacturing the optoelectronic device 60 comprises the steps (1) to (11) described above with the difference that step (7) is replaced by the following step (7):
(7)" Dépôt anisotrope du matériau conducteur à travail de sortie adapté sur la structure obtenue à l'étape (6) dans lequel le matériau conducteur n'est déposé sensiblement que selon la direction perpendiculaire à la face 12. Il peut s'agir d'un dépôt par bombardement d'électrons ou d'ions. Un tel dépôt entraîne, en plus de la formation de la portion conductrice 62 sur la partie sommitale 39 de la coque 26, la formation de portions 64 du matériau conducteur sur la couche isolante 28 entre les fils 20. Les portions conductrices 64 permettent, de façon avantageuse, de diminuer la résistance de l'électrode 30. (7) "anisotropic deposition of the conductive material to work output adapted to the structure obtained in step (6) wherein the conductive material is deposited substantially only in the direction perpendicular to the face 12. It may be This deposition causes, in addition to the formation of the conductive portion 62 on the summit portion 39 of the shell 26, the formation of portions 64 of the conductive material on the layer. insulation 28 between the wires 20. The conductive portions 64 advantageously make it possible to reduce the resistance of the electrode 30.
A titre de variante, une étape de retrait des portions conductrices 64 peut être prévue. Alternatively, a step of removing the conductive portions 64 may be provided.
La figure 8 est une vue en coupe, partielle et schématique, d'un autre mode de réalisation d'un dispositif optoélectronique 70 à diodes électroluminescentes. Le dispositif optoélectronique 70 comprend l'ensemble des éléments du dispositif optoélectronique 40 représenté en figure 2, à l'exception de la zone 42 de contact dégradé. En outre, la concentration de dopants de la couche intermédiaire 46 et/ou de la couche de liaison 47, au moins au niveau de la partie sommitale 39 de la coque 26 est supérieure ou égale à 5.1θ19 atomes/cm-^, de préférence supérieure ou égale à 10^0 atomes/cm-^. La concentration de dopants de la couche de liaison 47 et de la couche intermédiaire 46 peut être supérieure ou égale à 5.10^-9 atomes/cm-^, de préférence supérieure ou égale à 10^0 atomes/cm-^, pour la totalité de la coque 26. Figure 8 is a partial sectional and schematic sectional view of another embodiment of an optoelectronic device 70 with light-emitting diodes. The optoelectronic device 70 comprises all the elements of the optoelectronic device 40 shown in FIG. 2, with the exception of the degraded contact zone 42. In addition, the concentration of dopants of the intermediate layer 46 and / or of the connecting layer 47, at least at the level of the top portion 39 of the shell 26 is greater than or equal to 5.10 9 atoms / cm 2, preferably greater than or equal to 10 ^ 0 atoms / cm -1. The dopant concentration of the tie layer 47 and the intermediate layer 46 may be greater than or equal to 5 × 10 -9 atoms / cm 2, preferably greater than or equal to 10 6 atoms / cm 2, for the whole of the hull 26.
Par des essais, les inventeurs ont observé une diminution de la résistivité de la couche de liaison 47 et de la couche intermédiaire 46 pour la partie latérale 38 de la coque 26 et pour la partie sommitale 39 de la coque 26 lorsque la concentration de dopants était augmentée jusqu'à 5.10^-9 atomes/cm-^ dans la couche de liaison 47 et dans la couche intermédiaire 46 de la coque 26. Toutefois, lorsque la concentration de dopants était augmentée au-delà de 5. ÎO-^ atomes/cm-^ dans la couche de liaison 47 et dans la couche intermédiaire 46, les inventeurs ont observé des effets opposés sur la résistivité de ces couches dans la partie latérale 38 de la coque 26 et dans la partie sommitale 39 de la coque 26. En effet, pour la partie latérale 38, une diminution de la résistivité des couches 46, 47 a été observée tandis que, pour la partie sommitale 39, une augmentation de la résistivité des couches 46, 47 a été observée. Les couches 46, 47 se divisent alors en une portion 72 à faible résistivité sur la partie latérale 38 de la coque 26 et une portion 74 à résistivité élevée sur la partie sommitale 39 de la coque 26.  By tests, the inventors have observed a decrease in the resistivity of the bonding layer 47 and the intermediate layer 46 for the lateral portion 38 of the shell 26 and for the summit portion 39 of the shell 26 when the dopant concentration was increased to 5 × 10 -9 atoms / cm 2 in the tie layer 47 and in the intermediate layer 46 of the shell 26. However, when the dopant concentration was increased beyond 5. 10 -3 atoms / cm- ^ in the bonding layer 47 and in the intermediate layer 46, the inventors have observed opposite effects on the resistivity of these layers in the side portion 38 of the shell 26 and in the top portion 39 of the shell 26. In indeed, for the lateral part 38, a decrease in the resistivity of the layers 46, 47 has been observed whereas, for the top part 39, an increase in the resistivity of the layers 46, 47 has been observed. The layers 46, 47 then divide into a low resistivity portion 72 on the side portion 38 of the shell 26 and a high resistivity portion 74 on the summit portion 39 of the shell 26.
A titre d'exemple, lorsque les couches 46 et 47 sont en GaN, le dopant peut être un dopant de type P, notamment le magnésium.  For example, when the layers 46 and 47 are GaN, the dopant may be a P-type dopant, especially magnesium.
Une explication de l'augmentation de la résistivité des couches 46, 47 serait la suivante. La partie sommitale 39 des couches 46, 47 de la coque 26 correspond à des plans cristallographiques -c tandis que la partie latérale 38 de ces couches 46, 47 correspond à des plans cristallographiques m. La densité d'accepteurs d'électrons initialement y augmente avec la concentration du précurseur de dopage (Mg) . Ensuite, pour une valeur de dopage supérieure à 5. ΙΟ^ atomes/cm-^, ce dopant entraine une diminution de la densité d'accepteurs d'électrons. Donc sur un plan cristallographique -c, pour des fortes concentrations de dopant, la densité d'accepteurs va être faible. Au contraire, pour les plans cristallographiques m, la densité d'accepteurs continue d'augmenter avec la concentration de dopants. De ce fait, lorsque la concentration de dopants de type P est élevée, les couches 46 et/ou 47 ont une faible valeur d'accepteurs d'électrons dans les plans cristallographiques -c et une valeur élevée d'accepteurs d'électrons dans les plans cristallographiques m d'où une plus forte résistivité dans les plans cristallographiques -c. An explanation of the increase in the resistivity of layers 46, 47 would be as follows. The summit part 39 layers 46, 47 of the shell 26 correspond to crystallographic planes -c whereas the lateral part 38 of these layers 46, 47 corresponds to crystallographic planes m. The density of electron acceptors initially increases with the concentration of the doping precursor (Mg). Then, for a doping value greater than 5. ΙΟ ^ atoms / cm- ^, this dopant causes a decrease in the density of electron acceptors. So on a crystallographic plane -c, for high concentrations of dopant, the density of acceptors will be low. On the contrary, for the crystallographic planes m, the acceptor density continues to increase with the concentration of dopants. Therefore, when the P-type dopant concentration is high, the layers 46 and / or 47 have a low electron acceptor value in the crystallographic planes -c and a high electron acceptor value in the crystallographic planes m hence higher resistivity in crystallographic planes -c.
Pour annuler sensiblement complètement le passage de courant dans la partie sommitale 39 de la coque 26, il peut, en outre, être réalisé un dopage supplémentaire des couches 46 et/ou 47 de la coquille 26 avec un dopant du type donneur d'électrons. Après ce dopage, les couches 46 et/ou 47 sont dopées de type N dans les plans cristallographiques -c et le courant ne circule pas à travers des plans cristallographiques -c. Toutefois, les couches 46 et/ou 47 restent dopées de type P dans les plans cristallographiques m et le courant circule uniquement au travers des plans cristallographiques m. Une couche barrière de courant peut aussi être réalisée par l'insertion d'une couche qui reste de type N malgré l'utilisation de dopants de type P, par exemple une couche d'alliage AlGalnN riche en indium, la concentration d'indium étant nettement supérieure à la somme des concentrations d'aluminium et de gallium.  To cancel substantially completely the current flow in the summit portion 39 of the shell 26, it can, in addition, be carried out an additional doping of the layers 46 and / or 47 of the shell 26 with a dopant of the electron donor type. After this doping, the layers 46 and / or 47 are doped N-type in the crystallographic planes -c and the current does not flow through crystallographic planes -c. However, the layers 46 and / or 47 remain doped P-type in the crystallographic planes m and the current flows only through the crystallographic planes m. A current barrier layer can also be made by inserting a layer which remains N-type despite the use of P-type dopants, for example a layer of AlGalnN alloy rich in indium, the indium concentration being significantly higher than the sum of aluminum and gallium concentrations.
Un mode de réalisation du procédé de fabrication du dispositif optoélectronique 70 comprend les étapes (1) à (11) décrites précédemment à la différence que l'étape (7) n'est pas présente et que l'étape (5) est remplacée par l'étape (5) ' suivante : One embodiment of the method of manufacturing the optoelectronic device 70 comprises the steps (1) to (11) described above with the difference that step (7) is not present and that step (5) is replaced by the following step (5):
(5) ' Formation par épitaxie, pour chaque fil 20, des couches 45, 46, 47 composant la coque 26. A titre d'exemple, lors de la formation des couches 46 et 47, le procédé de croissance de ces couches peut comprendre l'injection dans un réacteur d'un précurseur d'un élément du groupe III, d'un précurseur d'un élément du groupe V, et d'un précurseur d'un dopant du composé III-V obtenu. A titre d'exemple, il peut s'agir d'un dopant de type P du composé III-V. Lorsque le composé III-V est le GaN, le dopant peut être le magnésium et le précurseur peut être le di (cyclopentadiényl) magnésium ((C5H5)2Mg). Le débit du précurseur du dopant est sélectionné pour que la concentration de dopants obtenue soit supérieure ou égale à 5. ÎO-^ atomes/cm-^.  (5) Epitaxial formation, for each wire 20, of the layers 45, 46, 47 composing the shell 26. For example, during the formation of the layers 46 and 47, the growth process of these layers can comprise injecting into a reactor a precursor of a group III element, a precursor of a group V element, and a precursor of a dopant of the compound III-V obtained. By way of example, it may be a P-type dopant of compound III-V. When the compound III-V is GaN, the dopant may be magnesium and the precursor may be di (cyclopentadienyl) magnesium ((C 5 H 5) 2 Mg). The flow rate of the dopant precursor is selected so that the dopant concentration obtained is greater than or equal to 5. 10 atoms / cm 2.
Selon un autre mode de réalisation, la concentration de dopants supérieure ou égale à 5. ÎO-^ atomes/cm-^ dans les couches 46 et 47 peut être obtenue par au moins une étape d'implantation de dopants mise en oeuvre après la formation des couches 46 et 47. L'implantation de dopants peut être mise en oeuvre pour les couches 46 et 47 de la totalité de la coque 16. A titre de variante, l'implantation de dopants peut être réalisée seulement pour la partie sommitale 39 de la coque 26.  According to another embodiment, the dopant concentration greater than or equal to 5. 10 atoms / cm 2 in the layers 46 and 47 can be obtained by at least one dopant implantation step implemented after the formation. The implantation of dopants can be implemented for the layers 46 and 47 of the whole of the shell 16. Alternatively, the implantation of dopants can be carried out only for the summit portion 39 of the hull 26.
Des modes de réalisation particuliers de la présente invention ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. De plus, bien que, dans les modes de réalisation décrits précédemment, chaque fil 20 comprenne une portion passivée 22, à la base du fil en contact avec la couche de germination 16, cette portion passivée 22 peut ne pas être présente.  Particular embodiments of the present invention have been described. Various variations and modifications will be apparent to those skilled in the art. In addition, although, in the embodiments described above, each wire 20 comprises a passivated portion 22, at the base of the wire in contact with the seed layer 16, this passivated portion 22 may not be present.
En outre, bien que dans les modes de réalisation décrits précédemment, les diodes électroluminescentes DEL sont situées en face avant du substrat 10 et l'électrode 6 est placée en face arrière du substrat 10, il est clair que l'électrode 6 peut être prévue en face avant du substrat. Dans ce but, l'électrode peut être reliée à une région semiconductrice, plus fortement dopée que le substrat, s 'étendant sous la couche de germination 16. A titre de variante, l'électrode peut être reliée à une couche conductrice, par exemple une couche métallique, s 'étendant sous la couche de germination 16, ou l'électrode peut être reliée directement à la couche de germination 16. In addition, although in the embodiments described above, the LEDs LED are located on the front face of the substrate 10 and the electrode 6 is placed on the rear face of the substrate 10, it is clear that the electrode 6 can be provided on the front face of the substrate. For this purpose, the electrode can be connected to a semiconductor region, more heavily doped than the substrate, extending under the seed layer 16. Alternatively, the electrode can be connected to a conductive layer, for example a metal layer extending under the germination layer 16, or the electrode can be connected directly to the germination layer 16.
Divers modes de réalisation avec diverses variantes ont été décrits ci-dessus. On note que l'homme de l'art peut combiner divers éléments de ces divers modes de réalisation et variantes sans faire preuve d'activité inventive. En particulier, il peut être déposé une portion isolante 52 ou une portion 62 d'un matériau conducteur sur la coque 26 et être en outre réalisé une dégradation de la qualité de la couche externe de la coque au sommet du fil 20.  Various embodiments with various variants have been described above. It is noted that one skilled in the art can combine various elements of these various embodiments and variants without being creative. In particular, it can be deposited an insulating portion 52 or a portion 62 of a conductive material on the shell 26 and be further achieved degradation of the quality of the outer layer of the shell at the top of the wire 20.

Claims

REVENDICATIONS
1. Dispositif optoélectronique (40 ; 50 ; 60) comprenant : An optoelectronic device (40; 50; 60) comprising:
des diodes électroluminescentes (DEL) , chaque diode électroluminescente comprenant un élément semiconducteur (20) filaire, conique ou tronconique ayant des flancs latéraux (24) et un sommet (25) , et une coque (26) comprenant au moins une couche active recouvrant l'élément semiconducteur, adaptée à émettre un rayonnement et recouverte d'au moins une couche semiconductrice (46, 47) , la coque comprenant une première partie (39) recouvrant le sommet et se prolongeant par une deuxième partie (38) recouvrant au moins partiellement les flancs latéraux ;  electroluminescent diodes (LEDs), each light-emitting diode comprising a wired, conical or frustoconical semiconductor element (20) having lateral flanks (24) and an apex (25), and a shell (26) comprising at least one active layer covering semiconductor element, adapted to emit radiation and covered with at least one semiconductor layer (46, 47), the hull comprising a first portion (39) covering the summit and extending by a second portion (38) at least partially covering the lateral flanks;
une couche conductrice (30) au moins partiellement transparente recouvrant la couche semiconductrice de la coque de chaque diode électroluminescente ; et  a conductive layer (30) at least partially transparent covering the semiconductor layer of the shell of each light emitting diode; and
pour chaque diode électroluminescente, des moyens (62) pour réduire ou annuler le passage de porteurs de charges entre la couche conductrice et la couche semiconductrice au niveau de la première partie de la coque ou entre la couche active et l'élément semiconducteur au niveau de la première partie de la coque, dans lequel le dispositif optoélectronique comprend une portion conductrice (62) interposée entre la couche conductrice (30) et la couche semiconductrice (47) au niveau de la première partie (39) de la coque (26) adaptée à former un contact Schottky avec la première partie de la coque (26) ou dans lequel la couche semiconductrice (46, 47) comprend une concentration de dopants d'un premier type supérieure ou égale à 5.10^- atomes/cm^ .  for each light-emitting diode, means (62) for reducing or canceling the passage of charge carriers between the conductive layer and the semiconductor layer at the first portion of the shell or between the active layer and the semiconductor element at the level of the first part of the shell, wherein the optoelectronic device comprises a conductive portion (62) interposed between the conductive layer (30) and the semiconductor layer (47) at the first portion (39) of the adapted shell (26) forming a Schottky contact with the first part of the shell (26) or in which the semiconductor layer (46, 47) comprises a concentration of dopants of a first type greater than or equal to 5.10 1 - atoms / cm 2.
2. Dispositif optoélectronique selon la revendication 1, dans lequel la couche semiconductrice (46, 47) est dopée de type P et dans lequel la portion conductrice (62) est en un métal ayant un travail de sortie supérieur ou égal à 5, notamment un métal choisi parmi le groupe comprenant le titane l'aluminium, l'argent, et le chrome. An optoelectronic device according to claim 1, wherein the semiconductor layer (46, 47) is P-doped and wherein the conductive portion (62) is of a metal having an output work of greater than or equal to 5, especially a metal selected from the group consisting of titanium, aluminum, silver, and chromium.
3. Dispositif optoélectronique selon la revendication 1 ou 2, dans lequel chaque élément semiconducteur (20) est ma oritairement en un matériau choisi parmi le groupe comprenant le silicium, le germanium, le carbure de silicium, un composé III-V, un composé II-VI ou une combinaison d'au moins deux de ces composés . Optoelectronic device according to claim 1 or 2, wherein each semiconductor element (20) is preferably a material selected from the group consisting of silicon, germanium, silicon carbide, a compound III-V, a compound II -VI or a combination of at least two of these compounds.
4. Dispositif optoélectronique selon l'une quelconque des revendications 1 à 3, dans lequel la couche semiconductrice (46, 47) de la coque (26) est ma oritairement en un matériau choisi parmi un composé III-V, un composé II-VI ou une combinaison d'au moins deux de ces composés.  An optoelectronic device according to any one of claims 1 to 3, wherein the semiconductor layer (46, 47) of the shell (26) is orally of a material selected from a III-V compound, a II-VI compound or a combination of at least two of these compounds.
5. Dispositif optoélectronique selon la revendication 4, dans lequel la couche semiconductrice (46, 47) de la coque (26) comprend majoritairement du nitrure de gallium.  Optoelectronic device according to claim 4, wherein the semiconductor layer (46, 47) of the shell (26) mainly comprises gallium nitride.
6. Dispositif optoélectronique selon la revendication Optoelectronic device according to claim
4 ou 5, dans lequel la couche semiconductrice (46, 47) est dopée de type P. 4 or 5, wherein the semiconductor layer (46, 47) is p-type doped.
7. Dispositif optoélectronique selon l'une quelconque des revendications 4 à 6, dans lequel la couche semiconductrice (46, 47) est dopée d'un premier type de conductivité au niveau de la première partie (39) de la coque (26) et comprend au moins une partie dopée d'un second type de conductivité au niveau de la deuxième partie (38) de la coque (26) .  An optoelectronic device according to any one of claims 4 to 6, wherein the semiconductor layer (46, 47) is doped with a first conductivity type at the first portion (39) of the shell (26) and comprises at least one doped portion of a second conductivity type at the second portion (38) of the shell (26).
8. Dispositif optoélectronique selon la revendication 7, dans lequel la couche semiconductrice (46, 47) contient, au niveau de la première partie (39) de la coque (26) , une portion de type N insérée dans une couche de type P.  Optoelectronic device according to claim 7, wherein the semiconductor layer (46, 47) contains, at the first portion (39) of the shell (26), an N-type portion inserted into a P-type layer.
9. Dispositif optoélectronique selon l'une quelconque des revendications 4 à 8, dans lequel la couche semiconductrice (46, 47) est en contact avec la couche active (45) .  Optoelectronic device according to any one of claims 4 to 8, wherein the semiconductor layer (46, 47) is in contact with the active layer (45).
10. Dispositif optoélectronique selon l'une quelconque des revendications 4 à 8, dans lequel la couche semiconductrice (46, 47) a une concentration de dopants d'un premier type supérieure ou égale à 5.10^-9 atomes/cm-^ sur la totalité de la coque (26) . An optoelectronic device according to any one of claims 4 to 8, wherein the semiconductor layer (46,47) has a dopant concentration of a first type greater than or equal to 5 × 10 -9 atoms / cm 2 over the the entire hull (26).
11. Dispositif optoélectronique selon l'une quelconque des revendications 4 à 8, dans lequel la couche semiconductrice (46, 47) a une concentration de dopants de type P supérieure ou égale à 5. ΙΟ^ atomes/cm-^ sur la deuxième partie (38) de la coque (26) et est dopée de type N sur la première partie (39) de la coque . An optoelectronic device according to any one of claims 4 to 8, wherein the semiconductor layer (46, 47) has a concentration of P-type dopants greater than or equal to 5. ΙΟ ^ atoms / cm-2 on the second part (38) of the shell (26) and is N-type doped on the first part (39) of the shell.
PCT/EP2014/079266 2013-12-27 2014-12-23 Optoelectronic device with light-emitting diodes with reduced leakage current WO2015097260A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1363645A FR3016081B1 (en) 2013-12-27 2013-12-27 OPTOELECTRONIC DEVICE WITH REDUCED LEAKAGE CURRENT LIGHT-EMITTING DIODES
FR1363645 2013-12-27

Publications (1)

Publication Number Publication Date
WO2015097260A1 true WO2015097260A1 (en) 2015-07-02

Family

ID=50624713

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2014/079266 WO2015097260A1 (en) 2013-12-27 2014-12-23 Optoelectronic device with light-emitting diodes with reduced leakage current

Country Status (2)

Country Link
FR (1) FR3016081B1 (en)
WO (1) WO2015097260A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4300582A1 (en) * 2022-06-30 2024-01-03 Aledia Optoelectronic device and method for manufacturing the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048409A1 (en) * 2001-08-22 2004-03-11 Goshi Biwa Nitride semiconductor element and production method for nitride semiconductor element
US20090127580A1 (en) * 2005-12-23 2009-05-21 Osram Opto Semiconductors Gmbh Luminescence diode chip with current spreading layer and method for producing the same
KR20100080094A (en) * 2008-12-31 2010-07-08 삼성전자주식회사 Light emitting diode using radial hetero-structure nanorod
JP2010283400A (en) * 2010-09-24 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
US20110254043A1 (en) * 2009-10-19 2011-10-20 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
WO2014066379A1 (en) * 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2983639B1 (en) * 2011-12-01 2014-07-18 Commissariat Energie Atomique OPTOELECTRONIC DEVICE COMPRISING HEART / SHELL STRUCTURE NANOWIRES
FR2988904B1 (en) * 2012-04-02 2015-01-16 Commissariat Energie Atomique OPTOELECTRONIC NANOWIL SEMICONDUCTOR STRUCTURE AND METHOD OF MANUFACTURING SUCH STRUCTURE

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040048409A1 (en) * 2001-08-22 2004-03-11 Goshi Biwa Nitride semiconductor element and production method for nitride semiconductor element
US20090127580A1 (en) * 2005-12-23 2009-05-21 Osram Opto Semiconductors Gmbh Luminescence diode chip with current spreading layer and method for producing the same
KR20100080094A (en) * 2008-12-31 2010-07-08 삼성전자주식회사 Light emitting diode using radial hetero-structure nanorod
US20110254043A1 (en) * 2009-10-19 2011-10-20 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP2010283400A (en) * 2010-09-24 2010-12-16 Nippon Telegr & Teleph Corp <Ntt> Semiconductor light emitting element
WO2014066379A1 (en) * 2012-10-26 2014-05-01 Glo Ab Nanowire sized opto-electronic structure and method for modifying selected portions of same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHIH-CHUNG YANG: "LED Development with Nanostructures and Nanophotonics", 29 August 2012 (2012-08-29), XP054975503, Retrieved from the Internet <URL:https://www.youtube.com/watch?v=4FlWxW6WrlY> [retrieved on 20140903], DOI: 10.1117/2.3201208.18 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4300582A1 (en) * 2022-06-30 2024-01-03 Aledia Optoelectronic device and method for manufacturing the same
FR3137498A1 (en) * 2022-06-30 2024-01-05 Aledia Optoelectronic device and method of manufacturing such a device

Also Published As

Publication number Publication date
FR3016081B1 (en) 2017-03-24
FR3016081A1 (en) 2015-07-03

Similar Documents

Publication Publication Date Title
EP3053195B1 (en) Optoelectronic device comprising light-emitting diodes
EP2997598B1 (en) Optoelectronic device and method of manufacturing the same
EP2911974B1 (en) Optoelectronic device and method for manufacturing the same
EP3053200B1 (en) Optoelectronic device with light-emtting diodes
EP2997605B1 (en) Optoelectronic device and method of manufacturing the same
EP2997607B1 (en) Optoelectronic device and method for manufacturing same
EP3090450B1 (en) Optoelectronic device comprising semiconductor elements and its fabrication process
FR3061607A1 (en) OPTOELECTRONIC DEVICE WITH LIGHT EMITTING DIODES
EP3514841A1 (en) Optoelectronic device and method for manufacturing same
EP3164881B1 (en) Optoelectronic device having semiconductor elements and method for manufacturing same
EP2939277B1 (en) Optoelectronic device having micro-rods or nanorods
WO2016108023A1 (en) Process for fabricating semiconductor nanowires or microwires having insulated roots
EP3053201B1 (en) Optoelectronic device based on light-emitting diodes
EP3646391A1 (en) Optoelectronic device
WO2015097260A1 (en) Optoelectronic device with light-emitting diodes with reduced leakage current
EP3991213A1 (en) Method for homogenising the cross-section of nanowires for light-emitting diodes
WO2020260541A1 (en) Method for homogenising the cross-section of nanowires for light-emitting diodes

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14820889

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14820889

Country of ref document: EP

Kind code of ref document: A1