WO2015010365A1 - 控制电路及显示装置 - Google Patents

控制电路及显示装置 Download PDF

Info

Publication number
WO2015010365A1
WO2015010365A1 PCT/CN2013/084198 CN2013084198W WO2015010365A1 WO 2015010365 A1 WO2015010365 A1 WO 2015010365A1 CN 2013084198 W CN2013084198 W CN 2013084198W WO 2015010365 A1 WO2015010365 A1 WO 2015010365A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
input terminal
terminal
data line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/CN2013/084198
Other languages
English (en)
French (fr)
Inventor
时凌云
金亨奎
张�浩
刘蕊
郑义
谢晓波
邓立广
姚金明
薛子娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Publication of WO2015010365A1 publication Critical patent/WO2015010365A1/zh
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0291—Details of output amplifiers or buffers arranged for use in a driving circuit

Definitions

  • the present invention relates to the field of display technologies, and in particular, to a control circuit and a display device. Background technique
  • the liquid crystal display device includes an array substrate, a color filter substrate, and a liquid crystal layer disposed between the array substrate and the color filter substrate, and controls the light transmittance of each pixel point through the liquid crystal layer by an electric field to display an image.
  • the array substrate is provided with a control circuit including a gate driving circuit 10, a data driving circuit 11, and a display panel 12.
  • the display panel 12 is provided with gate lines (G1-Gn) and data lines ( Sl-Sn) and a plurality of pixel units arranged in an array by gate lines and data lines.
  • Each pixel unit includes a TFT (Thin Film Transistor) and a pixel electrode
  • the thin film transistor includes a gate G, a source S and a drain D, wherein the gate G is connected to the gate line, and the source S is The data line is connected, and the drain D is connected to the pixel electrode.
  • the gate drive circuit controls the turn-on of each gate line, and the gate voltage is supplied through the gate line; the data drive circuit controls the turn-on of each data line, and the source voltage is supplied through the data line.
  • the working principle of the TFT is that when the voltage applied by the gate reaches the turn-on voltage of the TFT, the source and the drain form an on state, thereby charging the pixel electrode, so that an electric field is formed between the pixel electrode and the common electrode line to drive the
  • the liquid crystal molecules corresponding to the pixel electrodes are deflected to achieve a display effect.
  • Embodiments of the present invention provide a control circuit and a display device.
  • the control circuit includes a compensation unit that can modify and compensate a data voltage outputted by the data driving circuit to improve display due to different voltage drop of different data lines and a friction process. Poor effect.
  • Embodiments of the present invention provide a control circuit, including: a data driving circuit and a data line,
  • the data driving circuit includes a register and an output unit, and the output unit includes an output end, the output end is used as an output end of the data driving circuit, and is configured to input a data voltage to the data line;
  • the control circuit further includes: a compensation unit, The compensation unit is used to modify and compensate the data voltage output by the data driving circuit.
  • the compensation unit is a fixed compensation unit.
  • the fixed compensation unit is a register modifier, and the register modifier is connected to the register, and is used to modify the output of the register.
  • the fixed compensation unit includes: a first amplifier and a first current controller, where
  • the first amplifier comprises: a forward input terminal, a negative input terminal and an output terminal, wherein the forward input terminal is connected to the output end of the data driving circuit output unit, the output terminal is connected to the data line input terminal, and the data voltage is input to the data line;
  • the first current controller includes: a ground terminal and an output terminal, the output end of which is coupled to the negative input terminal of the first amplifier.
  • the compensation unit is a real-time compensation unit, and the real-time compensation unit is connected to the end of the data line to detect and compensate the voltage of the data line in real time.
  • the real-time compensation unit includes:
  • the second amplifier comprises: a forward input terminal, a negative input terminal and an output terminal, wherein the forward input terminal is connected to the output end of the data driving circuit output unit, and the output terminal is connected to the data line input terminal, and is input to the data line Data voltage
  • the third amplifier comprises: a forward input terminal, a negative input terminal and an output terminal, wherein the forward input terminal is connected to the end of the data line, and the output terminal is connected to the negative input terminal of the second amplifier;
  • the second current controller includes: a ground terminal and an output terminal, wherein the output terminal is connected to the negative input terminal of the third amplifier.
  • the real-time compensation unit includes:
  • a first A/D converter comprising: an input end and an output end, the input end of which is connected to the end of the data line;
  • the first operator includes: a first input end, a second input end, and an output end, the first input end of which is connected to the output end of the first A/D converter;
  • the first D/A converter includes: an input end and an output end, and the input end thereof and the first operator input Connected to the end;
  • a fourth amplifier comprising a forward input terminal, an inverting input terminal and an output terminal, wherein the forward input terminal is connected to the output end of the data driving circuit output unit, and the reverse input terminal is connected to the output end of the first D/A converter
  • the output terminal is connected to the input end of the data line, and the data voltage is input to the data line.
  • the real-time compensation unit includes:
  • a second A/D converter comprising: an input end and an output end, the input end of which is connected to the end of the data line;
  • the second operator includes: a first input end, a second input end, and an output end, the first input end of which is connected to the output end of the second A/D converter, and the output end thereof is connected to the register;
  • the second register is set to be coupled to the second input of the second operator.
  • the real-time compensation unit includes:
  • a fifth amplifier comprising a forward input terminal, an inverting input terminal and an output terminal, the forward input terminal of which is connected to the end of the data line;
  • a third current controller comprising: a ground terminal and an output terminal, the output end of which is connected to the negative input terminal of the fifth amplifier;
  • the third A/D converter includes: an input end and an output end, the input end of which is connected to the output end of the fifth amplifier, and the output end thereof is connected to the register.
  • the current controller is an adjustable bias current controller.
  • the embodiment of the present invention provides a display device, including any of the control circuits provided by the embodiments of the present invention.
  • a control circuit and a display device are provided in the embodiment of the present invention.
  • the control circuit includes a compensation unit, and the compensation unit modifies the data voltage outputted to the data line according to an actual voltage drop of each data line on the control circuit. And compensation to improve display defects caused by different data line trends, different pressure drops, and friction processes.
  • 1 is a schematic plan view showing a conventional array substrate
  • FIG. 2 is a partial schematic diagram of a control circuit according to an embodiment of the present invention.
  • FIG. 3 is a partial schematic diagram of another control circuit according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram of a trace of an array substrate according to an embodiment of the present invention.
  • FIG. 5 is a partial schematic diagram of another control circuit according to an embodiment of the present disclosure
  • FIG. 6 is a partial schematic diagram of another control circuit according to an embodiment of the present invention
  • FIG. 7 is a partial schematic diagram of another control circuit according to an embodiment of the present invention.
  • FIG. 8 is a partial schematic diagram of another control circuit according to an embodiment of the present invention.
  • An embodiment of the present invention provides a control circuit, including: a data driving circuit and a data line, wherein the data driving circuit includes a register and an output unit, the output unit includes an output end, and the output end is used as an output end of the data driving circuit, And inputting a data voltage to the data line; the control circuit further includes: a compensation unit, configured to modify and compensate the data voltage output by the data driving circuit.
  • the existing control circuit includes a data driving circuit and a data line, and the data driving circuit is connected to the data line for supplying a data voltage to the data line.
  • the input end of the data line is an end of the data line adjacent to the data driving circuit and the data driving circuit; the end of the data line is the other end of the data line connected to each pixel unit.
  • the data driving circuit includes other working units in addition to the register and the output unit.
  • the control circuit provided by the embodiment of the present invention further includes a compensation unit, and the compensation unit passes each data according to the control circuit.
  • the actual voltage drop of the line modifies and compensates the data voltage output to the data line, thereby improving display defects caused by different data line trends, different voltage drops, and friction processes.
  • the compensation unit is a fixed compensation unit. It should be noted that the display panel is out Before the factory, it will be tested. According to the test results, each data line can be fixedly compensated to improve the display defects caused by different data lines, different pressure drops and friction processes.
  • the fixed compensation unit is a register modifier, and the register modifier is connected to the register, and is used to modify the output of the register.
  • the existing data driving circuit includes a register 20 and an output unit 30, R0 is an internal resistance of the data driving circuit, and R1 is a data line trace on the display panel and an equivalent of the thin film transistor on the display panel. Resistance, C is the equivalent capacitance of each pixel unit on the display panel.
  • the control circuit further includes a register modifier 40. As shown in FIG. 2, the register modifier 40 is connected to the register 20 for modifying the output of the register 20, thereby directly applying voltage to the data line. Make modifications to the compensation.
  • the voltage drop of the data line is 0.3V, that is, the voltage output from the data driving circuit to the data line is 3V, and the actual voltage transmitted from the data line to the pixel electrode is 2.7V.
  • the output of the register can be directly modified to 3.3V by the register modifier to compensate the data line.
  • the fixed compensation unit includes: a first amplifier 51 and a first current controller Ul.
  • the first amplifier 51 includes: a forward input terminal, a negative input terminal and an output terminal, the forward input terminal of which is connected to the output end of the data driving circuit output unit 30, the output terminal is connected to the data line input terminal, and the data is input to the data line. Voltage.
  • the first current controller U1 includes: a ground terminal and an output terminal, and an output terminal thereof and the first amplifier
  • the negative input of 51 is connected.
  • the amplifier includes a forward input terminal, a negative input terminal and an output terminal, and the output voltage of the output terminal has a certain function relationship with the voltages of the positive input terminal and the negative input terminal, for example, the output voltage of the output terminal is equal to The sum of the voltages of the positive input terminal and the negative input terminal; or the voltage output from the output terminal is equal to the voltage difference between the positive input terminal and the negative input terminal.
  • the functional relationship can be set and selected according to requirements.
  • the voltage outputted by the output terminal is equal to the voltage difference between the forward input terminal and the negative input terminal, and is described in detail as an example.
  • the first current controller is connected to the negative input terminal of the first amplifier, and the output voltage of the output of the first amplifier is the difference between the voltages of the positive input terminal and the negative input terminal, and the first current controller can be adjusted
  • the input of the negative input of the first amplifier adjusts the output of the first amplifier to modify and compensate the data voltage. Specifically, for example, by detecting, the voltage drop of the data line is 0.3V, that is, the voltage that the data driving circuit outputs to the data line is 3V, and the actual voltage that the data line transmits to the pixel electrode is 2.7V. As shown in FIG.
  • the first current controller U1 inputs a voltage of -0.3V to the first amplifier, and the voltage input to the forward input terminal of the first amplifier 51 is the output voltage of the data driving circuit, that is, 3V, then the first The output voltage of the output of the amplifier 51 is 3.3V, which is connected to the input end of the data line, that is, the input voltage of the data line is 3.3V, and the data line is modified and compensated.
  • the compensation unit is a real-time compensation unit.
  • the compensation unit can also detect and compensate the voltage on the data line in real time according to the specific conditions of the data line operation on the display panel, and the real-time compensation is more accurate than the fixed compensation.
  • the real-time compensation unit is connected to the data line to detect and compensate the signal of the data line in real time.
  • the real-time compensation unit can also be connected to other units, for example, the real-time compensation unit is connected to the pixel electrode, and the signal of the data line is compensated in real time.
  • the real-time compensation unit is connected to the data line connected to the display unit, and controls the voltage input to the data line to compensate the data line according to the voltage state on the data line. In the embodiment of the present invention, only the real-time compensation unit is connected to the data line as an example for detailed description.
  • the real-time compensation unit is connected to an end of the data line.
  • each data line corresponds to one row of pixel units.
  • the real-time compensation unit is connected to the end of the data line, as shown in FIG.
  • the data driving circuit charges the pixel unit of the same row through the data line Sn, and feeds the actual driving voltage of the end of the data line to the data driving circuit through the connecting line M to realize real-time compensation.
  • the MTP Media Transfer Protocol
  • the data driving circuit output unit can At the same time, the corresponding pixel unit is charged through the data line Sn and the connection line M to enhance the driving capability.
  • the real-time compensation unit includes: a second amplifier 52, a third amplifier 53, and a second current controller U2.
  • the second amplifier 52 includes: a forward input terminal, a negative input terminal, and an output terminal, wherein the forward input terminal is connected to the output end of the data driving circuit output unit, and the output terminal is connected to the data line input end, and the data line is connected Input data voltage.
  • the third amplifier 53 includes: a forward input terminal, a negative input terminal, and an output terminal, the forward input terminal being connected to the end of the data line, and the output terminal being connected to the negative input terminal of the second amplifier 52.
  • the second current controller U2 includes: a ground terminal and an output terminal, the output terminal being connected to the negative input terminal of the third amplifier 53.
  • the voltage output from the data driving circuit to the data line is 3V, that is, the voltage outputted through the output unit 30 is 3V
  • the third amplifying circuit 53 is connected to the data line
  • the voltage input to the forward input terminal of the third amplifier 53 is
  • the actual voltage of the data line for example, can be 2.7V, that is, the voltage drop across the data line is 0.3V.
  • the second current controller U2 By setting the second current controller U2 such that the voltage input to the negative input terminal of the third amplifier 53 is 3V, the output of the output terminal of the third amplifier 53 is -0.3V.
  • the voltage input to the forward input terminal of the second amplifier 52 is 3V for the data output circuit, and the voltage input to the negative input terminal is the voltage input to the third amplifier 53 is -0.3 V, then the second amplifier 52 outputs
  • the output voltage of the terminal is equal to the difference between the voltage input to the positive input terminal and the voltage input to the negative input terminal, that is, the output voltage is 3.3V, and the data line is compensated.
  • the real-time compensation unit includes: a first A/D converter 61, a first operator 81, a first register setting 91, a first D/A converter 71, and a fourth Amplifier 54.
  • the first A/D converter 61 includes: an input terminal and an output terminal, the input terminal of which is connected to the end of the data line.
  • the first operator 81 includes: a first input terminal, a second input terminal, and an output terminal, the first input terminal being coupled to the output terminal of the first A/D converter.
  • the first register setting 91 is coupled to the second input of the first operator.
  • the first D/A converter 71 includes an input terminal and an output terminal, the input terminal being connected to the output terminal of the first operator 81.
  • the fourth amplifier 54 includes a forward input terminal, an inverting input terminal, and an output terminal, the forward input terminal being connected to the output end of the data driving circuit output unit, and the inverting input terminal and the output end of the first D/A converter. Connected, the output is connected to the input of the data line, and the data voltage is input to the data line.
  • the first operator may perform addition operation or subtraction according to the output of the first register.
  • the first operator may be a first adder that may add an input amount; or the first operator may be a first subtractor that may subtract the amount of input.
  • the voltage output from the data driving circuit to the data line is 3V, that is, the voltage outputted through the output unit 30 is 3V, and the first A/D converter 61 is connected to the data line, and the first A/D converter 61 inputs
  • the voltage is the actual voltage of the data line, for example 2.7V, ie the voltage drop across the data line is 0.3V.
  • the first A/D converter 61 converts the analog signal into a digital output to the first operator 81.
  • the first register setting 91 outputs a digital signal corresponding to the data amount of 3V to the first operator 81, wherein the first operator 81 is the first subtractor, and the first subtractor is paired with the first A/D converter 61.
  • the digital quantity input by the first register setting 91 is subtracted, and the difference between the first A/D converter 61 and the first register setting 91 is -0.3V, and the difference is passed through the first D/A converter.
  • 71 is converted into an analog quantity, and is output to the negative input terminal of the fourth amplifier through the first D/A converter 71, that is, the voltage input to the negative input terminal of the fourth amplifier 54 is -0.3V, the positive input of the fourth amplifier
  • the input terminal is the standard voltage of 3V outputted by the data driving circuit, and the output voltage of the output terminal of the fourth amplifier is 3.3V, thereby compensating the data line.
  • the first register setting 91 can be set to output a digital signal corresponding to the data amount of -3V to the first adder, and then the first adder converts the first A/D conversion
  • the digital signal input by the device 61 and the first register setting 91 is added, and the first A/D converter 61 is obtained by the first adder taking the voltage signal output by the first A/D converter 61 as an example of 2.7V.
  • the difference from the first register setting 91 is -0.3 V, and the resulting difference is converted into a digital quantity by the first D/A converter 71, and is output to the negative direction of the fourth amplifier by the first D/A converter 71.
  • the input terminal that is, the voltage input to the negative input terminal of the fourth amplifier is -0.3V
  • the positive input terminal of the fourth amplifier inputs the standard voltage of the data driving circuit 3V, and the voltage output through the output terminal of the fourth amplifier is 3.3V, and then compensate the data line.
  • the real-time compensation unit includes: a second A/D converter 62, a second operator 82, and a second register setting 92.
  • the second A/D converter 62 includes: an input end and an output end, the input end of which is connected to the end of the data line;
  • the second operator 82 includes a first input terminal, a second input terminal, and an output terminal.
  • the first input terminal is connected to the output terminal of the second A/D converter 62, and the output terminal thereof is connected to the register 20.
  • the second register setting 92 is coupled to the second input of the second operator 82.
  • the second operator 82 may perform an addition operation or a subtraction operation according to the output of the second register.
  • the second adder can be a second adder that can add the amount of input; or the second operator can be a second subtractor that can subtract the amount of input.
  • the data driving circuit outputs a voltage of 3V to the data line, that is, the voltage outputted through the output unit 30 is 3V
  • the second A/D converter 62 is connected to the data line, and the second A/D converter 62 inputs
  • the voltage is the actual voltage of the data line, for example, it can be 2.7V, that is, the voltage drop on the data line is 0.3V.
  • the second A/D converter 62 converts the analog quantity into a digital signal output to the second operator 82, the second operator 82 may be a second subtractor, and the second register setting 92 outputs a corresponding output to the second operator 82.
  • the data amount is a digital signal of 3V, wherein the second operator 82 performs a subtraction calculation on the digital signal input by the second A/D converter 62 and the second register setting 92, and obtains the second A/D converter 62 and the The difference between the two register settings 92 is -0.3V. According to the difference of the input, the output voltage of the register 20 is modified to 3.3V, and then the data line is compensated. It should be noted that, when the second operator 82 outputs the result of the operation, the register 20 compensates the output voltage according to the output result, and the register modification can be performed by the control chip.
  • the second register setting 92 can be set to output a digital signal corresponding to the analog quantity -3V to the second adder, and then the second adder performs the second A/D conversion.
  • the digital signal input by the 62 and the second register setting 92 is added for calculation.
  • the second adder obtains the second A/D converter 62.
  • the difference from the second register setting 92 is -0.3V. According to the difference of the input, the output voltage of the register is modified to 3.3V, and then the data line is compensated.
  • the real-time compensation unit includes: a fifth amplifier 55, a third current controller U3, and a third A/D converter 63.
  • the fifth amplifier 55 includes a forward input terminal, an inverting input terminal, and an output terminal, the forward input terminal being connected to the end of the data line;
  • the third current controller U3 includes: a ground terminal and an output terminal, wherein the output terminal is connected to the negative input terminal of the fifth amplifier 55;
  • the third A/D converter 63 includes an input terminal and an output terminal, the input terminal being connected to an output terminal of a fifth amplifier 55, the output terminal being connected to the register 20.
  • the voltage output from the data driving circuit to the data line is 3V, that is, the voltage outputted through the output unit 30 is 3V, and the forward input terminal of the fifth amplifier 55 is connected to the data line, and the input is The voltage is the actual voltage of the data line, for example 2.7V, ie the voltage drop across the data line is 0.3V.
  • the third current controller U3 such that the voltage input to the negative input terminal of the fifth amplifier 55 is 3V, the output terminal of the fifth amplifier 55 outputs a voltage of -0.3V.
  • the voltage difference is converted into a digital signal by the third A/D converter 63 and output to the register 20, thereby modifying the output of the register so that the register output voltage is 3.3 V, thereby compensating for the data line voltage.
  • the register modification can be performed by the control chip, and the register can be modified correspondingly according to the magnitude of the input voltage and the positive and negative polarity. For example, when the third A/D converter 63 loses The digital signal of -0.3V is input, and the output of the control chip modification register is 3.3V.
  • the output of the output of the fifth amplifier 55 is 0.3V
  • the third A/D converter 63 inputs a digital signal of 0.3V, and the control chip is modified.
  • the output of the register is 2.7V to modify the data line.
  • the current controller is an adjustable bias current controller.
  • the display panel can adjust the output of the current controller according to the specific display condition, thereby adjusting the input voltage of the data line to be applicable to different types of display devices.
  • the embodiment of the present invention provides a display device, including any of the control circuits provided by the embodiments of the present invention.
  • the display device may be a display device such as a liquid crystal display, an electronic paper, an OLED (Organic Light-Emitting Diode) display, or any display-enabled product such as a television, a digital camera, a mobile phone, a tablet, or the like including the display device. Or parts.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种控制电路及显示装置，涉及显示技术领域，解决了现有的阵列基板上因不同数据线的走线不同、压降不同以及摩擦工艺等造成的显示不良的问题。一种控制电路，包括：数据驱动电路以及数据线，其中数据驱动电路包括寄存器和输出单元，输出单元包括输出端，所述输出端作为数据驱动电路的输出端，用于向数据线输入数据电压；所述控制电路还包括：补偿单元，所述补偿单元用于对数据驱动电路输出的数据电压进行修改补偿。

Description

控制电路及显示装置 技术领域
本发明涉及显示技术领域， 尤其涉及一种控制电路及显示装置。 背景技术
液晶显示装置包括阵列基板、 彩膜基板以及设置在阵列基板和彩膜基板 之间的液晶层， 其利用电场通过液晶层控制各像素点的光透性以显示图像。 具体的， 如图 1所示， 阵列基板上设置有控制电路， 其包括栅驱动电路 10、 数据驱动电路 11以及显示面板 12,显示面板 12上设置有栅线 (Gl-Gn)、数据 线 (Sl-Sn)以及由栅线和数据线分隔成阵列排布的多个像素单元。 每一像素单 元包括一 TFT ( Thin Film Transistor, 薄膜晶体管）和一像素电极， 该薄膜晶 体管包括栅极 G、 源极 S和漏极 D, 其中， 栅极 G与栅线连接、 源极 S与数 据线连接、 漏极 D与像素电极连接。 栅驱动电路控制每一条栅线的开启， 通 过栅线提供栅极电压； 数据驱动电路控制每一条数据线的开启， 通过数据线 提供源极电压。 TFT的工作原理是， 当栅极施加的电压达到 TFT的开启电压 时， 源极与漏极形成导通状态， 从而向像素电极充电， 使得像素电极与公共 电极线之间形成电场， 以驱动该像素电极所对应的液晶分子偏转， 从而实现 显示效果。
但由于显示面板上不同数据线的走线不同， 造成不同走线的阻抗不同， 即每条数据线会产生不同的压降， 导致同一灰阶下实际添加到像素电极上的 驱动电压不同， 从而造成同一灰阶下显示效果不同。 另外， 不同数据线添加 相同电压， 但由于摩擦工艺等原因， 导致不同像素单元的液晶分子偏转角度 不同， 进而显示效果也不同。 发明内容
本发明的实施例提供一种控制电路及显示装置， 所述控制电路包括补偿 单元， 可对数据驱动电路输出的数据电压进行修改补偿， 改善由于不同数据 线压降不同以及摩擦工艺等造成的显示效果不良。
为达到上述目的， 本发明的实施例采用如下技术方案：
本发明实施例提供了一种控制电路， 包括： 数据驱动电路以及数据线， 其中数据驱动电路包括寄存器和输出单元， 输出单元包括输出端， 该输出端 作为数据驱动电路的输出端， 用于向数据线输入数据电压； 其中， 所述控制 电路还包括： 补偿单元， 所述补偿单元用于对数据驱动电路输出的数据电压 进行修改补偿。
可选的， 所述补偿单元为固定补偿单元。
可选的， 所述固定补偿单元为寄存器修改器， 所述寄存器修改器与所述 寄存器相连， 用于修改寄存器的输出。
可选的， 所述固定补偿单元包括： 第一放大器以及第一电流控制器， 其 中，
第一放大器包括： 正向输入端、 负向输入端和输出端， 其正向输入端与 数据驱动电路输出单元的输出端相连， 输出端与数据线输入端相连， 向数据 线输入数据电压；
第一电流控制器包括： 接地端以及输出端， 其输出端与第一放大器的负 向输入端相连。
可选的， 所述补偿单元为实时补偿单元， 所述实时补偿单元和数据线的 末端相连， 对数据线的电压实时进行检测和补偿。
可选的， 所述实时补偿单元包括：
第二放大器， 包括： 正向输入端、 负向输入端以及输出端， 其中， 其正 向输入端与数据驱动电路输出单元的输出端相连， 输出端与数据线输入端相 连， 向数据线输入数据电压；
第三放大器， 包括： 正向输入端、 负向输入端以及输出端， 其正向输入 端与数据线的末端相连， 所述输出端与第二放大器的负向输入端相连；
第二电流控制器， 包括： 接地端和输出端， 所述输出端与第三放大器的 负向输入端相连。
可选的， 所述实时补偿单元包括：
第一 A/D转换器， 包括： 输入端和输出端， 其输入端与数据线的末端相 连；
第一运算器， 包括： 第一输入端、 第二输入端以及输出端， 其第一输入 端与第一 A/D转换器的输出端相连；
第一寄存器设置， 与第一运算器的第二输入端相连；
第一 D/A转换器， 包括： 输入端和输出端， 其输入端与第一运算器的输 出端相连；
第四放大器， 包括正向输入端、 反向输入端以及输出端， 其正向输入端 与数据驱动电路输出单元的输出端相连， 反向输入端与第一 D/A转换器的输 出端相连， 输出端与数据线的输入端相连， 向数据线输入数据电压。
可选的， 所述实时补偿单元包括：
第二 A/D转换器， 包括： 输入端和输出端， 其输入端与数据线的末端相 连；
第二运算器， 包括： 第一输入端、 第二输入端以及输出端， 其第一输入 端与第二 A/D转换器的输出端相连， 其输出端与寄存器相连；
第二寄存器设置， 与第二运算器的第二输入端相连。
可选的， 所述实时补偿单元包括：
第五放大器， 包括正向输入端、 反向输入端以及输出端， 其正向输入端 与数据线的末端相连；
第三电流控制器， 包括： 接地端和输出端， 其输出端与第五放大器的负 向输入端相连；
第三 A/D转换器， 包括： 输入端和输出端， 其输入端与第五放大器的输 出端相连， 其输出端与寄存器相连。
可选的， 所述电流控制器为可调的 bias电流控制器。
本发明实施例提供了一种显示装置， 包括本发明实施例提供的任一所述 的控制电路。
本发明实施例提供的一种控制电路及显示装置， 所述控制电路上包括补 偿单元， 所述补偿单元通过根据控制电路上每一数据线的实际压降对向数据 线输出的数据电压进行修改和补偿， 从而改善因不同数据线走向不同、 压降 不同以及摩擦工艺等原因造成的显示不良。 附图说明
图 1为现有的阵列基板俯视结构示意图；
图 2为本发明实施例提供的一种控制电路局部示意图；
图 3为本发明实施例提供的另一种控制电路局部示意图；
图 4为本发明实施例提供的一种阵列基板走线示意图；
图 5为本发明实施例提供的另一种控制电路局部示意图； 图 6为本发明实施例提供的另一种控制电路局部示意图；
图 7为本发明实施例提供的另一种控制电路局部示意图；
图 8为本发明实施例提供的另一种控制电路局部示意图；
附图标记：
10-栅驱动电路； 11-数据驱动电路； 12-显示面板； 20-寄存器； 30-输出 单元； 40-寄存器修改器； 51-第一放大器； 52-第二放大器； 53-第三放大器； 54-第四放大器； 55-第五放大器； 61-第一 A/D转换器； 62-第二 A/D转换器； 63-第三 A/D转换器； 71-第一 D/A转换器； 81-第一运算器； 82-第二运算器； 91—第一寄存器设置； 92-第二寄存器设置； R0-内部电阻； R1-等效电阻； U1- 第一电流控制器； U2-第二电流控制器； C-等效电容。 具体实施方式
下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行 清楚、 完整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而 不是全部的实施例。
本发明实施例提供了一种控制电路， 包括： 数据驱动电路以及数据线， 其中数据驱动电路包括寄存器和输出单元， 输出单元包括输出端， 所述输出 端做为数据驱动电路的输出端， 用于向数据线输入数据电压； 所述控制电路 还包括： 补偿单元， 所述补偿单元用于对数据驱动电路输出的数据电压进行 修改补偿。
需要说明的是， 现有的控制电路如图 1所示， 包括数据驱动电路和数据 线， 所述数据驱动电路与数据线相连， 用于向数据线提供数据电压。 本发明 实施例中， 所述数据线的输入端即为数据线靠近数据驱动电路与数据驱动电 路相连的一端； 所述数据线的末端即为数据线与各像素单元连接的另一端。 当然所述数据驱动电路除包括寄存器和输出单元之外，还包括其他工作单元， 如上所述， 本发明实施例提供的控制电路还包括补偿单元， 所述补偿单 元通过根据控制电路上每一数据线的实际压降对向数据线输出的数据电压进 行修改和补偿， 从而改善因不同数据线走向不同、 压降不同以及摩擦工艺等 原因造成的显示不良。
可选的， 所述补偿单元为固定补偿单元。 需要说明的是， 显示面板在出 厂之前， 都会对其进行检测， 可以根据检测结果， 对每一数据线进行固定的 补偿， 以改善不同数据线走向不同、 压降不同以及摩擦工艺等原因带来的显 示不良。
可选的， 所述固定补偿单元为寄存器修改器， 所述寄存器修改器与所述 寄存器相连， 用于修改寄存器的输出。 具体的， 如图 2所示， 现有的数据驱 动电路包括寄存器 20以及输出单元 30, R0为数据驱动电路的内部电阻， R1为显示面板上数据线走线以及显示面板上薄膜晶体管的等效电阻， C为显 示面板上各像素单元的等效电容。 本发明实施例中， 所述控制电路还包括寄 存器修改器 40, 如图 2所示， 所述寄存器修改器 40与寄存器 20相连， 用于 修改寄存器 20的输出， 进而直接对数据线上的电压进行修改补偿。 例如通过 检测得知，数据线的压降为 0.3V,即数据驱动电路向数据线输出的电压为 3V, 数据线向像素电极传递的实际电压为 2.7V。 则可以通过寄存器修改器直接将 寄存器的输出修改为 3.3V, 以对数据线进行补偿。 本发明实施例仅以上述数 据为例进行详细说明， 其不代表显示面板实际的工作电压。
可选的， 如图 3所示， 所述固定补偿单元包括： 第一放大器 51以及第一 电流控制器 Ul。
第一放大器 51包括： 正向输入端、 负向输入端和输出端， 其正向输入端 与数据驱动电路输出单元 30的输出端相连， 输出端与数据线输入端相连， 向 数据线输入数据电压。
第一电流控制器 U1 包括： 接地端以及输出端， 其输出端与第一放大器
51的负向输入端相连。
需要说明的是， 放大器包括正向输入端、 负向输入端以及输出端， 其输 出端输出的电压与正向输入端和负向输入端的电压具有一定的函数关系， 例 如输出端输出的电压等于正向输入端和负向输入端的电压之和； 也可以是输 出端输出的电压等于正向输入端和负向输入端的电压差。 其函数关系可以根 据需要设定和选择， 本发明实施例中， 以所述输出端输出的电压等于正向输 入端和负向输入端的电压差为例进行详细说明。
第一电流控制器与第一放大器的负向输入端相连， 第一放大器的输出端 输出的电压是其正向输入端和负向输入端的电压之差， 则可以通过调节第一 电流控制器向第一放大器负向输入端的输入， 调节第一放大器的输出， 进而 对数据电压进行修改和补偿。 具体的， 例如， 通过检测得知， 数据线的压降为 0.3V, 即数据驱动电路 向数据线输出的电压为 3V,数据线向像素电极传递的实际电压为 2.7V。如图 3所示， 第一电流控制器 U1向第一放大器输入 -0.3V的电压， 第一放大器 51 的正向输入端输入的电压为数据驱动电路的输出电压， 即为 3V, 则第一放大 器 51输出端输出的电压为 3.3V, 其与数据线的输入端相连， 即数据线的输 入电压为 3.3V, 对数据线进行了修改和补偿。
可选的， 所述补偿单元为实时补偿单元。 所述补偿单元还可以根据显示 面板上数据线工作的具体情况对数据线上的电压进行实时检测和补偿， 相对 于固定补偿， 实时补偿更为准确。
可选的， 所述实时补偿单元通过和数据线相连， 对数据线的信号实时进 行检测和补偿。 当然， 所述实时补偿单元还可以通过和其他单元相连， 例如 所述实时补偿单元和像素电极相连， 进而对数据线的信号实时进行补偿。 需 要说明的是， 所述实时补偿单元通过和与显示单元相连的数据线相连， 根据 数据线上的电压状态， 控制对数据线的电压输入以对数据线进行补偿。 本发 明实施例中仅以所述实时补偿单元通过和数据线相连为例进行详细说明。
可选的， 所述实时补偿单元和数据线的末端相连。
需要说明的是， 现有的阵列基板上， 如图 1所示， 每一条数据线对应一 行像素单元。 所述实时补偿单元和数据线的末端相连， 可以是如图 4所示。 出厂前阵列基板检测时数据驱动电路通过数据线 Sn 向同一行的像素单元进 行充电， 并通过连接线 M向数据驱动电路反馈数据线末端的实际驱动电压， 实现实时补偿。 需要说明的是， 还可以是通过 MTP ( Media Transfer Protocol, 媒体传输协议）将补偿量烧录到数据驱动电路， 进而关闭实时补偿回路的功 能， 当阵列基板正常工作时， 数据驱动电路输出单元可以同时通过数据线 Sn 和连接线 M向对应的像素单元充电， 增强驱动能力。
可选的， 如图 5所示， 所述实时补偿单元包括： 第二放大器 52、 第三放 大器 53、 以及第二电流控制器 U2。
第二放大器 52包括： 正向输入端、 负向输入端以及输出端， 其中， 所述 正向输入端与数据驱动电路输出单元的输出端相连， 输出端与数据线输入端 相连， 向数据线输入数据电压。
第三放大器 53包括： 正向输入端、 负向输入端以及输出端， 所述正向输 入端与数据线的末端相连， 所述输出端与第二放大器 52的负向输入端相连。 第二电流控制器 U2 包括： 接地端和输出端， 所述输出端与第三放大器 53的负向输入端相连。
示例的， 数据驱动电路向数据线输出的电压为 3V, 即通过输出单元 30 输出的电压为 3V, 则第三放大电路 53与数据线相连， 第三放大器 53的正向 输入端输入的电压为数据线的实际电压， 例如可以是 2.7V, 即数据线上的压 降为 0.3V。 通过设定第二电流控制器 U2, 使得第三放大器 53的负向输入端 输入的电压为 3V, 则第三放大器 53的输出端输出的电压为 -0.3V。 第二放大 器 52的正向输入端输入的电压为数据驱动电路输出的数据电压为 3V, 其负 向输入端输入的电压为第三放大器 53输入的电压为 -0.3 V, 则第二放大器 52 输出端输出的电压等于其正向输入端输入的电压与负向输入端输入的电压的 差， 即输出电压为 3.3V, 对数据线进行补偿。
可选的， 如图 6所示， 所述实时补偿单元包括： 第一 A/D转换器 61、 第 一运算器 81、 第一寄存器设置 91、 第一 D/A转换器 71、 以及第四放大器 54。
第一 A/D转换器 61 包括： 输入端和输出端， 其输入端与数据线的末端 相连。
第一运算器 81包括： 第一输入端、 第二输入端以及输出端， 所述第一输 入端与第一 A/D转换器的输出端相连。
第一寄存器设置 91与第一运算器的第二输入端相连。
第一 D/A转换器 71 包括： 输入端和输出端， 所述输入端与第一运算器 81的输出端相连。
第四放大器 54包括正向输入端、反向输入端以及输出端，所述正向输入 端与数据驱动电路输出单元的输出端相连， 反向输入端与第一 D/A转换器的 输出端相连， 输出端与数据线的输入端相连， 向数据线输入数据电压。
需要说明的是， 所述第一运算器根据第一寄存器的输出可以进行加法运 算也可以进行减法运算。 例如， 所述第一运算器可以是第一加法器， 其可以 对输入的量进行加法运算； 或者所述第一运算器也可以是第一减法器， 其可 以对输入的量进行减法运算。
示例的， 数据驱动电路向数据线输出的电压为 3V, 即通过输出单元 30 输出的电压为 3V,则第一 A/D转换器 61与数据线相连，第一 A/D转换器 61 输入的电压为数据线的实际电压， 例如可以是 2.7V, 即数据线上的压降为 0.3V。 第一 A/D转换器 61将模拟信号转变成数字量输出给第一运算器 81 , 所述第一寄存器设置 91向第一运算器 81输出对应数据量为 3V的数字信号， 其中， 第一运算器 81为第一减法器， 则第一减法器对第一 A/D转换器 61和 第一寄存器设置 91输入的数字量进行减法计算， 得出第一 A/D转换器 61和 第一寄存器设置 91的差即 -0.3V,将得出的差通过第一 D/A转换器 71转换成 模拟量， 通过第一 D/A转换器 71输出给第四放大器的负向输入端， 即第四 放大器 54 负向输入端输入的电压为 -0.3V, 第四放大器的正向输入端输入的 是数据驱动电路输出的标准电压 3V, 则经第四放大器输出端输出的电压为 3.3V, 进而对数据线进行补偿。
其中， 若第一运算器 81为第一加法器， 则可以设置第一寄存器设置 91 向第一加法器输出对应数据量为 -3V 的数字信号， 则第一加法器对第一 A/D 转换器 61和第一寄存器设置 91输入的数字信号进行加法计算， 以第一 A/D 转换器 61输出的电压信号为 2.7V为例， 则第一加法器得出第一 A/D转换器 61和第一寄存器设置 91的差即 -0.3V, 进而将得出的差通过第一 D/A转换器 71转换成数字量，通过第一 D/A转换器 71输出给第四放大器的负向输入端， 即第四放大器负向输入端输入的电压为 -0.3V, 第四放大器的正向输入端输入 的是数据驱动电路输出的标准电压 3V,则经第四放大器输出端输出的电压为 3.3V, 进而对数据线进行补偿。
可选的， 如图 7所示， 所述实时补偿单元包括： 第二 A/D转换器 62、 第 二运算器 82、 以及第二寄存器设置 92。
第二 A/D转换器 62包括： 输入端和输出端， 其输入端与数据线的末端 相连；
第二运算器 82包括： 第一输入端、 第二输入端以及输出端， 其第一输入 端与第二 A/D转换器 62的输出端相连， 其输出端与寄存器 20相连。
第二寄存器设置 92与第二运算器 82的第二输入端相连。
需要说明的是，所述第二运算器 82根据第二寄存器的输出可以进行加法 运算也可以进行减法运算。 例如， 所述第二加法器可以是第二加法器， 其可 以对输入的量进行加法运算； 或者所述第二运算器也可以是第二减法器， 其 可以对输入的量进行减法运算。
示例的， 数据驱动电路向数据线输出的电压为 3V, 即通过输出单元 30 输出的电压为 3V,则第二 A/D转换器 62与数据线相连，第二 A/D转换器 62 输入的电压为数据线的实际电压， 例如可以是 2.7V, 即数据线上的压降为 0.3V。 第二 A/D转换器 62将模拟量转变成数字信号输出给第二运算器 82, 第二运算器 82可以为第二减法器， 所述第二寄存器设置 92向第二运算器 82 输出对应数据量为 3V的数字信号， 其中， 第二运算器 82对第二 A/D转换器 62和第二寄存器设置 92输入的数字信号进行减法计算， 得出第二 A/D转换 器 62和第二寄存器设置 92的差即 -0.3V, 根据输入的差值， 寄存器 20修改 后输出的电压为 3.3V, 进而对数据线进行补偿。 需要说明的是， 第二运算器 82输出其运算结果， 则寄存器 20根据输出的结果对输出的电压进行补偿， 且寄存器修改可以通过控制芯片进行。
其中， 若第二运算器 82为第二加法器， 则可以设置第二寄存器设置 92 向第二加法器输出对应模拟量为 -3V 的数字信号， 则第二加法器对第二 A/D 转换器 62和第二寄存器设置 92输入的数字信号进行加法计算， 以第二 A/D 转换器 62输出的电压信号为 2.7V为例， 则第二加法器得出第二 A/D转换器 62和第二寄存器设置 92的差即 -0.3V, 根据输入的差值， 寄存器修改后输出 的电压为 3.3V, 进而对数据线进行补偿。
可选的， 如图 8所示， 所述实时补偿单元包括： 第五放大器 55、 第三电 流控制器 U3以及第三 A/D转换器 63。
第五放大器 55包括正向输入端、反向输入端以及输出端，所述正向输入 端与数据线的末端相连；
第三电流控制器 U3 包括： 接地端和输出端， 所述输出端与第五放大器 55的负向输入端相连；
第三 A/D转换器 63包括： 输入端和输出端， 所述输入端与第五放大器 55的输出端相连， 所述输出端与寄存器 20相连。
具体的，图 8所示的补偿单元，数据驱动电路向数据线输出的电压为 3V, 即通过输出单元 30输出的电压为 3V,第五放大器 55的正向输入端与数据线 相连， 输入的电压为数据线的实际电压， 例如可以是 2.7V, 即数据线上的压 降为 0.3V。 通过设定第三电流控制器 U3 , 使得第五放大器 55的负向输入端 输入的电压为 3V, 则第五放大器 55的输出端输出的电压为 -0.3V。 该电压差 通过第三 A/D转换器 63转换成数字信号输出给寄存器 20, 进而修改寄存器 的输出， 使寄存器输出电压为 3.3 V, 从而对数据线电压进行补偿。 需要说明 的是， 寄存器修改可以通过控制芯片进行， 其可以根据输入电压的大小以及 正负极性相应地对寄存器进行相应的修改。 例如， 当第三 A/D转换器 63输 入的是 -0.3V 的数字信号， 则控制芯片修改寄存器的输出为 3.3V。 当数据线 的实际电压大于 3V, 例如为 3.3V, 则第五放大器 55的输出端输出的电压为 0.3V, 第三 A/D转换器 63输入的是 0.3V的数字信号， 则控制芯片修改寄存 器的输出为 2.7V, 以对数据线进行修改。
可选的， 所述电流控制器为可调的 bias电流控制器。 则所述显示面板可 以根据具体的显示情况， 调节电流控制器的输出， 进而调整数据线的输入电 压， 以适用于不同类型的显示装置。
本发明实施例提供了一种显示装置， 包括本发明实施例提供的任一所述 的控制电路。 所述显示装置可以为液晶显示器、 电子纸、 OLED(Organic Light-Emitting Diode,有机发光二极管）显示器等显示器件以及包括这些显示 器件的电视、 数码相机、 手机、 平板电脑等任何具有显示功能的产品或者部 件。
以上所述， 仅为本发明的具体实施方式， 但本发明的保护范围并不局限 于此， 任何熟悉本技术领域的技术人员在本发明揭露的技术范围内， 可轻易 想到的变化或替换， 都应涵盖在本发明的保护范围之内。 因此， 本发明的保 护范围应以所述权利要求的保护范围为准。

Claims

权 利 要 求 书
1、 一种控制电路， 包括： 数据驱动电路以及数据线， 其中数据驱动电路 包括寄存器和输出单元， 输出单元包括输出端， 所述输出端作为数据驱动电 路的输出端， 用于向数据线输入数据电压； 其特征在于， 所述控制电路还包 括： 补偿单元， 所述补偿单元用于对数据驱动电路输出的数据电压进行修改 补偿。
2、根据权利要求 1所述的控制电路， 其中， 所述补偿单元为固定补偿单 元。
3、根据权利要求 2所述的控制电路， 其中， 所述固定补偿单元为寄存器 修改器， 所述寄存器修改器与所述寄存器相连， 用于修改寄存器的输出。
4、 根据权利要求 2所述的控制电路， 其中， 所述固定补偿单元包括： 第 一放大器以及第一电流控制器， 其中，
第一放大器包括： 正向输入端、 负向输入端和输出端， 其正向输入端与 数据驱动电路输出单元的输出端相连， 输出端与数据线输入端相连， 向数据 线输入数据电压；
第一电流控制器包括： 接地端以及输出端， 其输出端与第一放大器的负 向输入端相连。
5、根据权利要求 1所述的控制电路， 其中， 所述补偿单元为实时补偿单 元， 所述实时补偿单元和数据线的末端相连， 对数据线的信号实时进行检测 和补偿。
6、 根据权利要求 5所述的控制电路， 其中， 所述实时补偿单元包括： 第二放大器， 包括： 正向输入端、 负向输入端以及输出端， 其中， 其正 向输入端与数据驱动电路输出单元的输出端相连， 输出端与数据线输入端相 连， 向数据线输入数据电压；
第三放大器， 包括： 正向输入端、 负向输入端以及输出端， 其正向输入 端与数据线的末端相连， 其输出端与第二放大器的负向输入端相连；
第二电流控制器， 包括： 接地端和输出端， 其输出端与第三放大器的负 向输入端相连。
7、 根据权利要求 5所述的控制电路， 其中， 所述实时补偿单元包括： 第一 A/D转换器， 包括： 输入端和输出端， 其输入端与数据线的末端相 连；
第一运算器， 包括： 第一输入端、 第二输入端以及输出端， 其第一输入 端与第一 A/D转换器的输出端相连；
第一寄存器设置， 与第一运算器的第二输入端相连；
第一 D/A转换器， 包括： 输入端和输出端， 其输入端与第一运算器的输 出端相连；
第四放大器， 包括正向输入端、 反向输入端以及输出端， 其正向输入端 与数据驱动电路输出单元的输出端相连， 反向输入端与第一 D/A转换器的输 出端相连， 输出端与数据线的输入端相连， 向数据线输入数据电压。
8、 根据权利要求 5所述的控制电路， 其中， 所述实时补偿单元包括： 第二 A/D转换器， 包括： 输入端和输出端， 其输入端与数据线的末端相 连；
第二运算器， 包括： 第一输入端、 第二输入端以及输出端， 其第一输入 端与第二 A/D转换器的输出端相连， 其输出端与寄存器相连；
第二寄存器设置， 与第二运算器的第二输入端相连。
9、 根据权利要求 5所述的控制电路， 其中， 所述实时补偿单元包括： 第五放大器， 包括正向输入端、 反向输入端以及输出端， 其正向输入端 与数据线的末端相连；
第三电流控制器， 包括： 接地端和输出端， 其输出端与第五放大器的负 向输入端相连；
第三 A/D转换器， 包括： 输入端和输出端， 其输入端与第五放大器的输 出端相连， 其输出端与寄存器相连。
10、根据权利要求 4、 6以及权利要求 9任一项所述的控制电路， 其特征 在于， 所述电流控制器为可调的 bias电流控制器。
11、 一种显示装置， 其特征在于， 包括权利要求 1-10任一项所述的控制 电路。
PCT/CN2013/084198 2013-07-26 2013-09-25 控制电路及显示装置 Ceased WO2015010365A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310320915.6A CN103413533B (zh) 2013-07-26 2013-07-26 一种控制电路及显示装置
CN201310320915.6 2013-07-26

Publications (1)

Publication Number Publication Date
WO2015010365A1 true WO2015010365A1 (zh) 2015-01-29

Family

ID=49606536

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2013/084198 Ceased WO2015010365A1 (zh) 2013-07-26 2013-09-25 控制电路及显示装置

Country Status (2)

Country Link
CN (1) CN103413533B (zh)
WO (1) WO2015010365A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104809998A (zh) * 2015-05-11 2015-07-29 武汉华星光电技术有限公司 一种阵列基板和显示装置
CN105047123B (zh) * 2015-09-10 2017-10-17 京东方科技集团股份有限公司 显示驱动方法、显示驱动装置和显示装置
CN105427823A (zh) 2016-01-04 2016-03-23 京东方科技集团股份有限公司 一种栅极驱动电压的调节方法、调节装置及显示装置
CN108257558A (zh) * 2018-01-31 2018-07-06 昆山国显光电有限公司 一种驱动补偿电路、方法及其显示装置
CN109003591B (zh) * 2018-09-28 2021-11-30 惠科股份有限公司 驱动电压控制系统及显示装置
CN109410856A (zh) * 2018-11-09 2019-03-01 惠科股份有限公司 一种驱动电路、驱动方法和显示装置
CN114863852B (zh) * 2022-05-25 2025-01-10 维沃移动通信有限公司 显示面板、电子设备和电子设备的显示校准方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123068A (zh) * 2006-08-01 2008-02-13 卡西欧计算机株式会社 显示驱动装置和显示装置
CN101373578A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 有机发光显示器及其驱动方法
CN101430862A (zh) * 2007-11-07 2009-05-13 乐金显示有限公司 有机电致发光显示器件的驱动装置
CN101510391A (zh) * 2008-02-15 2009-08-19 卡西欧计算机株式会社 显示驱动装置及显示装置
US20110221727A1 (en) * 2010-03-10 2011-09-15 Samsung Electronics Co., Ltd. Method of driving display panel and display apparatus for performing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477986B1 (ko) * 2002-04-12 2005-03-23 삼성에스디아이 주식회사 유기 전계발광 표시장치 및 이의 구동방법
JP3715967B2 (ja) * 2002-06-26 2005-11-16 キヤノン株式会社 駆動装置及び駆動回路及び画像表示装置
JP3985736B2 (ja) * 2003-06-18 2007-10-03 株式会社日立製作所 表示装置
GB0320212D0 (en) * 2003-08-29 2003-10-01 Koninkl Philips Electronics Nv Light emitting display devices
US7872619B2 (en) * 2006-11-01 2011-01-18 Global Oled Technology Llc Electro-luminescent display with power line voltage compensation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123068A (zh) * 2006-08-01 2008-02-13 卡西欧计算机株式会社 显示驱动装置和显示装置
CN101373578A (zh) * 2007-08-23 2009-02-25 三星Sdi株式会社 有机发光显示器及其驱动方法
CN101430862A (zh) * 2007-11-07 2009-05-13 乐金显示有限公司 有机电致发光显示器件的驱动装置
CN101510391A (zh) * 2008-02-15 2009-08-19 卡西欧计算机株式会社 显示驱动装置及显示装置
US20110221727A1 (en) * 2010-03-10 2011-09-15 Samsung Electronics Co., Ltd. Method of driving display panel and display apparatus for performing the same

Also Published As

Publication number Publication date
CN103413533B (zh) 2015-07-15
CN103413533A (zh) 2013-11-27

Similar Documents

Publication Publication Date Title
US20180330684A1 (en) Circuit and method for eliminating image sticking during power-on and power-off
CN108665861B (zh) 一种显示驱动装置、显示驱动方法和显示装置
US9092103B2 (en) Display apparatus
CN103413533A (zh) 一种控制电路及显示装置
CN102915713B (zh) 一种栅极电压温度补偿电路及补偿方法、显示装置
WO2018072249A1 (zh) 显示模组及液晶显示屏
WO2016086639A1 (zh) 显示面板的驱动装置及驱动方法、显示设备
CN105427823A (zh) 一种栅极驱动电压的调节方法、调节装置及显示装置
KR102487518B1 (ko) 데이터 구동 회로 및 이를 포함하는 표시 장치
US20170200404A1 (en) Test circuit, test method, display panel and display apparatus
WO2020118758A1 (zh) 公共电压调节电路及公共电压调节方法
CN107578752A (zh) 公共电压校准电路、电路板及显示装置
CN104835473A (zh) 一种显示面板和显示装置
WO2015172534A1 (zh) 有机发光二极管显示面板及其驱动方法、显示装置
CN104376829A (zh) 显示基板驱动装置及驱动方法,显示装置
CN103514854A (zh) 公共电极电压补偿控制电路及方法、阵列基板、显示装置
CN105609073A (zh) 驱动电路、驱动方法及显示装置
US10186218B2 (en) Drive circuit and liquide crystal display device with the drive circuit
CN106444188B (zh) 显示基板及其驱动方法和显示装置
WO2018072310A1 (zh) 一种阵列基板、液晶显示器及显示装置
WO2020125429A1 (zh) 公共电压集成电路及显示装置
CN102013235A (zh) Tft-lcd驱动电路
CN100492269C (zh) 触摸显示板
WO2021120352A1 (zh) 液晶显示面板以及显示装置
CN107393497A (zh) 显示面板和显示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13889795

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13889795

Country of ref document: EP

Kind code of ref document: A1