WO2014096003A1 - Systeme de processeur multi-coeurs de traitement d'informations - Google Patents

Systeme de processeur multi-coeurs de traitement d'informations Download PDF

Info

Publication number
WO2014096003A1
WO2014096003A1 PCT/EP2013/077093 EP2013077093W WO2014096003A1 WO 2014096003 A1 WO2014096003 A1 WO 2014096003A1 EP 2013077093 W EP2013077093 W EP 2013077093W WO 2014096003 A1 WO2014096003 A1 WO 2014096003A1
Authority
WO
WIPO (PCT)
Prior art keywords
processor system
processor
spatio
shared resources
exchange
Prior art date
Application number
PCT/EP2013/077093
Other languages
English (en)
Inventor
Patrice Toillon
Hicham AGROU
Original Assignee
Thales
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales filed Critical Thales
Priority to US14/654,021 priority Critical patent/US9946580B2/en
Publication of WO2014096003A1 publication Critical patent/WO2014096003A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/468—Specific access rights for resources, e.g. using capability register

Definitions

  • the present invention relates to a multi-core processor system for processing information.
  • multi-core processor system it is appropriate to encompass in the present application, all the multiple systems of this nature that is to say for example multiprocessor systems, ..., in which similar problems arise.
  • the shared resources may include memory means, data input and / or output ports, external processing units, computers, etc.
  • This multi-core processor structure finds for example applications in the field of embedded avionics.
  • the design of the current systems is such that any user can request and access any shared resource at any time and in any condition.
  • the object of the invention is therefore to solve these problems.
  • the subject of the invention is a multi-core processor system for processing information, of the type comprising a data exchange engine associated with multiple users of shared resources, characterized in that it comprises means for controlling the data exchange in the processor, associated with each user, the exchange engine and the shared resources and defining at the processor level, a distribution law. data exchange determined according to a defined spatiotemporal map, making it possible to obtain predictable operating performances of this processor.
  • each user is associated with means for filtering his information exchanges with the exchange engine
  • the shared resources are associated with data input / output management means in / of them;
  • the users comprise elements selected from the group comprising:
  • - the shared resources include:
  • the spatio-temporal mapping is established from a spatiotemporal partitioning of user access to the exchange engine and / or shared resources;
  • the spatio-temporal mapping is established from space-time access quotas of the users to the exchange engine and / or the shared resources;
  • the spatio-temporal mapping is established from the attributes of the users' accesses to the exchange engine and / or the shared resources;
  • the means for storing information for traceability of the exchanges in the engine are accessible from outside the latter, to allow an analysis of its operation;
  • the supervision and generation and storage means are configurable from the outside so as to enable targeted observation from the outside;
  • FIG. 1 represents a block diagram illustrating the general structure of an information processing processor system according to the invention
  • FIG. 2 represents a block diagram illustrating an alternative embodiment of a system according to the invention.
  • FIG. 3 represents a detailed view of data exchange control means forming part of the constitution of a processor system according to the invention.
  • Such a system finds many applications for example in the field of embedded avionics or other.
  • This system is designated by the general reference 1 and comprises a data exchange engine, designated by the general reference 2, associated with multiple users of shared resources.
  • a data exchange engine designated by the general reference 2
  • the multiple users are designated by the general reference 3
  • the shared resources are designated by the general reference 4.
  • the users 3 as described above may comprise a certain number of elements including, for example, data input and output ports, external processing units, external processor system or systems, data transfer, local or remote information processing units, processors, computers, sensors, actuators or displays, adapted to be connected to this multi-core processor system.
  • these multiple users comprise, for example, multiple processor cores, these cores being designated for example by the references 5, 6, 7 and 8 in these figures.
  • These multiple users can also designate virtual users such as virtual machines, operating systems, partitions, software systems
  • the shared resources designated by the general reference 4 in these figures, also comprise means of different types.
  • these shared resources comprise memory means and in particular two memories or two memory zones, denoted by the references 9 and 10 in these figures, associated for example with subdomains. of the processor system, designated by the references 1 1 and 12.
  • These resources can also designate virtual resources such as virtual machines, operating systems, partitions, software systems
  • data input and output ports such as those designated by general reference 13 in these figures, may also be contemplated.
  • the multi-core processor system comprises data exchange control means in the processor, associated with each user, the exchange engine and the shared resources and defining at the processor level, a data exchange law determined according to a spatio-temporal map defined, to obtain predictable operating performance of this processor.
  • filtering means must be understood as grouping means ensuring not only filtering functions themselves but also Policing, as is well known in the art.
  • processor cores 5, 6, 7 and 8 are associated with filtering means 14, 15, 16 and 17 respectively, their access and their exchange with the exchange engine.
  • Shared resource means such as memory means 9 and 10, for their part, are each associated with a memory controller such as those designated by references 18 and 19 in these figures and input management means. data outputs in or from these trunked means.
  • the data input and output ports may also be associated with corresponding filtering / management means such as the filter / management means designated by the general reference 22 in these figures.
  • These means 22 may then have filtering and / or management structures as previously described depending on the nature of the users connected to them.
  • This spatiotemporal mapping which makes it possible to determine a data exchange law in the processor can then be established from a spatio-temporal partitioning of the users' accesses to the exchange engine and / or the shared resources.
  • This mapping can also be established from access quotas spatiotemporal users to the exchange engine and / or shared resources.
  • spatio-temporal mapping described above can for example be fixed or programmable according to the circumstances.
  • the data exchange control means in the processor are also illustrated in another way in FIG.
  • the users are designated by the references 30, 31 and 32, while shared resources are designated by the references 33, 34 and 35.
  • Each user request such as the request designated by the general reference 36, issued for example by the user 30, then passes through a corresponding filtering unit 37 and a shared resource access management unit according to a spatial mapping. corresponding time, this management unit being designated by the general reference 38.
  • the filtering unit is configurable according to the traffic profiles retained for each of the users.
  • processor system may comprise complementary means such as, for example, means for monitoring and generating and storing information for traceability of exchanges in the exchange engine.
  • These supervision and generation and storage means can then be configurable from the outside so as to allow a targeted observation from the outside.
  • the means for storing the information of traceability of exchanges in the engine can then be accessible for example from outside this system, to allow an analysis of its operation.
  • self-monitoring means for the proper functioning of the system can be integrated therein.
  • Such a structure can then be implemented to allow users to access shared resources in the same field or in different areas, as shown in Figures 1 and 2.
  • Each transaction inside the system is then checked to determine if it complies with a transaction insertion contract as set by the control means.
  • the transaction is then validated, otherwise, it is invalidated with generation of a context allowing via the means of supervision, the external observation.
  • These supervision means cover the normal events for which the transaction is validated and the abnormal events for which the transaction is invalidated.

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

Ce système de processeur multi-coeurs de traitement d'informations, du type comportant un moteur d'échange de données (2) associé à des utilisateurs multiples (3) de ressources partagées (4), est caractérisé en ce qu'il comporte des moyens de contrôle des échanges de données dans le processeur, associés à chaque utilisateur (3), au moteur d'échange (2) et aux ressources partagées (4) et définissant au niveau du processeur, une loi d'échange de données déterminée selon une cartographie spatiotemporelle définie, permettant d'obtenir des performances de fonctionnement prédictibles de ce processeur.

Description

SYSTEME DE PROCESSEUR MULTI-COEURS DE TRAITEMENT
D'INFORMATIONS
La présente invention concerne un système de processeur multi-coeurs de traitement d'informations.
Par système de processeur multi-cœurs, il convient d'englober dans la présente demande, tous les systèmes multiples de cette nature c'est-à-dire par exemple des systèmes multiprocesseurs,..., dans lesquels des problèmes analogues se posent.
On connaît déjà dans l'état de la technique, des systèmes de processeur multi- coeurs de ce type, qui comportent un moteur d'échange de données associé à des utilisateurs multiples de ressources partagées.
A titre d'exemple, les ressources partagées peuvent comporter des moyens de mémoire, des ports d'entrée et/ou de sortie de données, des unités de traitement externes, des calculateurs, etc.
Les utilisateurs peuvent également comporter de nombreux types de moyens de cette nature.
Cette structure de processeur multi-cœurs trouve par exemple des applications dans le domaine de l'avionique embarquée.
Mais d'autres applications sont bien entendu, possibles.
La conception des systèmes actuels est telle que n'importe quel utilisateur peut demander et avoir accès à n'importe quelle ressource partagée et ce n'importe quand et à n'importe quelle condition.
Ainsi par exemple, il peut arriver des situations dans lesquelles une multitude d'utilisateurs souhaite accéder en même temps aux mêmes ressources partagées du système.
On conçoit alors que ceci se traduit par des difficultés et des limitations d'accès pouvant se traduire par des ralentissements de fonctionnement de l'ensemble et surtout en particulier par une non maîtrise des durées maximales des accès ou d'une partie d'entre eux.
Le fonctionnement d'un tel système de l'état de la technique est donc impossible à maîtriser.
Or, dans de telles applications, il est extrêmement important de pouvoir contrôler le fonctionnement de tels systèmes.
Le but de l'invention est donc de résoudre ces problèmes.
A cet effet, l'invention a pour objet un système de processeur multi-coeurs de traitement d'informations, du type comportant un moteur d'échange de données associé à des utilisateurs multiples de ressources partagées, caractérisé en ce qu'il comporte des moyens de contrôle des échanges de données dans le processeur, associés à chaque utilisateur, au moteur d'échange et aux ressources partagées et définissant au niveau du processeur, une loi d'échange de données déterminée selon une cartographie spatiotemporelle définie, permettant d'obtenir des performances de fonctionnement prédictibles de ce processeur.
Selon d'autres caractéristiques du système suivant l'invention prises seules ou en combinaison :
- chaque utilisateur est associé à des moyens de filtrage de ses échanges d'informations avec le moteur d'échange ;
- les ressources partagées sont associées à des moyens de gestion des entrées/sorties de données dans/de celles-ci ;
- la cartographie spatio-temporelle est figée ;
- la cartographie spatio-temporelle est programmable;
- les utilisateurs comportent des éléments choisis dans le groupe comprenant :
- des ports d'entrée/sortie de données,
- des unités de traitement externes,
- un ou des systèmes de processeur externes,
- des unités de transfert de données,
- des unités locales ou distantes de traitement d'informations,
- des processeurs,
- des calculateurs,
- des capteurs,
- des actionneurs, et
- des afficheurs ;
- des utilisateurs virtuels.
- les ressources partagées comportent :
- des moyens à mémoire,
- des ports d'entrée/sortie de données,
- des unités de traitement externes,
- un ou des systèmes de processeur externes,
- des unités de transfert de données,
- des unités locales ou distantes de traitement d'informations,
- des processeurs,
- des calculateurs,
- des capteurs, - des actionneurs, et
- des afficheurs ;
- des ressources virtuelles.
- la cartographie spatio-temporelle est établie à partir d'un partitionnement spatiotemporel des accès des utilisateurs au moteur d'échange et/ou aux ressources partagées;
- la cartographie spatio-temporelle est établie à partir de quotas d'accès spatiotemporels des utilisateurs au moteur d'échange et/ou aux ressources partagées ;
- la cartographie spatio-temporelle est établie à partir des attributs des accès des utilisateurs au moteur d'échange et/ou aux ressources partagées ;
- il comporte des moyens de supervision et de génération et de stockage d'informations de traçabilité des échanges dans le moteur;
- les moyens de stockage d'informations de traçabilité des échanges dans le moteur sont accessibles depuis l'extérieur de celui-ci, pour permettre une analyse de son fonctionnement ;
- les moyens de supervision et de génération et de stockage sont configurables depuis l'extérieur de façon à permettre une observation ciblée depuis l'extérieur ;
- il comporte des moyens d'autocontrôlé de bon fonctionnement intégrés.
L'invention sera mieux comprise à la lecture de la description qui va suivre, donnée uniquement à titre d'exemple et faite en se référant aux dessins annexés, sur lesquels :
- la figure 1 représente un schéma synoptique illustrant la structure générale d'un système de processeur de traitement d'informations selon l'invention,
- la figure 2 représente un schéma synoptique illustrant une variante de réalisation d'un système selon l'invention, et
- la figure 3 représente une vue détaillée de moyens de contrôle des échanges de données entrant dans la constitution d'un système de processeur selon l'invention.
On a en effet illustré sur ces figures et en particulier sur la figure 1 , un système de processeur multi-cœurs de traitement d'informations en particulier pour les systèmes à haute performance de traitement, requérant un comportement temporel maîtrisé à savoir dont les bornes supérieures de traitement sont calculables.
Un tel système trouve de nombreuses applications par exemple dans le domaine de l'avionique embarquée ou autre.
Ce système est désigné par la référence générale 1 et comporte un moteur d'échange de données, désigné par la référence générale 2, associé à des utilisateurs multiples de ressources partagées. Dans l'exemple de réalisation illustré sur ces figures 1 et 2, les utilisateurs multiples sont désignés par la référence générale 3, tandis que les ressources partagées sont désignées par la référence générale 4.
En fait, les utilisateurs 3 tels que décrits précédemment, peuvent comporter un certain nombre d'éléments comprenant par exemple des ports d'entrée et de sortie de données, des unités de traitement externes, un ou des systèmes de processeur externes, des unités de transfert de données, des unités locales ou distantes de traitement d'informations, des processeurs, des calculateurs, des capteurs, des actionneurs ou encore des afficheurs, adaptés pour être raccordés à ce système de processeur multi- cœurs.
Dans l'exemple illustré sur ces figures 1 et 2, ces utilisateurs multiples comportent par exemple entre autres, des cœurs multiples de processeur, ces cœurs étant désignés par exemple par les références 5, 6, 7 et 8, sur ces figures.
Ces utilisateurs multiples peuvent également désigner des utilisateurs virtuels tels que des machines virtuelles, des systèmes d'exploitation, des partitions, des systèmes logiciels
Les ressources partagées désignées par la référence générale 4 sur ces figures, comportent également des moyens de différents types.
Dans l'exemple de réalisation illustré sur ces figures 1 et 2, ces ressources partagées comprennent des moyens de mémoire et en particulier deux mémoires ou deux zones mémoire, désignées par les références 9 et 10 sur ces figures, associées par exemple à des sous domaines du système de processeur, désignés par les références 1 1 et 12.
Bien entendu d'autres ressources partagées comme par exemple également des sorties de données, des unités de traitement externes, des systèmes de processeur externes, des unités de transfert de données, des unités locales ou distantes de traitement d'informations, des processeurs, des calculateurs, des actionneurs et des afficheurs, peuvent également être envisagés.
Ces ressources peuvent également désigner des ressources virtuelles telles que des machines virtuelles, des systèmes d'exploitation, des partitions, des systèmes logiciels
Comme cela est illustré sur ces figures 1 et 2, des ports d'entrée et sortie de données tels que ceux désignés par la référence générale 13 sur ces figures, peuvent également être envisagés.
Pour résoudre les différents problèmes décrits précédemment concernant la maîtrise de son fonctionnement, le système de processeur multi-cœurs selon l'invention comporte des moyens de contrôle des échanges de données dans le processeur, associés à chaque utilisateur, au moteur d'échange et aux ressources partagées et définissant au niveau du processeur, une loi d'échange de données déterminée selon une cartographie spatio-temporelle définie, permettant d'obtenir des performances de fonctionnement prédictibles de ce processeur.
C'est ainsi par exemple, comme cela est illustré sur ces figures, que les différents utilisateurs sont associés chacun à des moyens de filtrage des échanges d'informations de celui-ci avec le moteur d'échange. Dans la présente description il convient de noter que l'expression moyens de filtrage doit être comprise comme regroupant des moyens assurant non seulement des fonctions de filtrage proprement dites mais également de Policing, comme bien connu dans la technique.
Ainsi, par exemple les cœurs de processeur 5, 6, 7 et 8 sont associés à des moyens de filtrage respectivement 14, 15, 16 et 17, de leurs accès et de leurs échanges avec le moteur d'échange.
Des moyens à ressources partagées tels que par exemple les moyens à mémoire 9 et 10, sont quant à eux, associés chacun à un contrôleur de mémoire comme ceux désignés par les références 18 et 19 sur ces figures et à des moyens de gestion des entrées/sorties de données dans ou de ces moyens à ressources partagées.
Ces moyens de gestion des entrées/sorties sont désignés par les références 20 et 21 sur ces figures.
Les ports d'entrée et de sortie de données peuvent également être associées à des moyens de filtrage/gestion correspondants comme les moyens de filtrage/gestion désignés par la référence générale 22 sur ces figures.
Ces moyens 22 peuvent alors présenter des structures de filtrage et/ou de gestion telles qu'elles ont été décrites précédemment selon la nature des utilisateurs connectés à ceux-ci.
Cette cartographie spatio-temporelle qui permet de déterminer une loi d'échange de données dans le processeur, peut alors être établie à partir d'un partitionnement spatio-temporel des accès des utilisateurs au moteur d'échange et/ou aux ressources partagées.
Cette cartographie peut également être établie à partir de quotas d'accès spatiotemporels des utilisateurs au moteur d'échange et/ou aux ressources partagées.
De même, celle-ci peut être établie à partir des attributs des accès des utilisateurs au moteur d'échange et/ou aux ressources partagées. Ceci permet alors de maîtriser les échanges dans le système de processeur pour permettre de contrôler son fonctionnement et lui permettre de présenter des performances de fonctionnement prédictibles.
En effet, en maîtrisant les différents échanges de données dans le processeur, il est possible de maîtriser «la charge de travail » ou charge des transactions/des accès de données incluant leur densités (nombre d'accès par unité de temps et/ou nombre d'accès par zone d'accès) de celui-ci et donc de maîtriser et prévoir ses performances de fonctionnement.
On notera également que la cartographie spatio-temporelle décrite précédemment peut par exemple être figée ou programmable selon les circonstances.
Les moyens de contrôle des échanges de données dans le processeur sont illustrés également d'une autre façon sur la figure 3.
Ainsi par exemple, sur cette figure 3, les utilisateurs sont désignés par les références 30, 31 et 32, tandis que des ressources partagées sont désignées par les références 33, 34 et 35.
Chaque requête d'utilisateur telle que la requête désignée par la référence générale 36, émise par exemple par l'utilisateur 30, passe alors à travers une unité de filtrage correspondante 37 et une unité de gestion des accès aux ressources partagées selon une cartographie spatio-temporelle correspondante, cette unité de gestion étant désignée par la référence générale 38. L'unité de filtrage est configurable en fonction des profils de trafics retenus pour chacun des utilisateurs.
Bien entendu, le système de processeur selon l'invention peut comporter des moyens complémentaires comme par exemple des moyens de supervision et de génération et de stockage d'informations de traçabilité des échanges dans le moteur d'échange.
Ces moyens de supervision et de génération et de stockage peuvent alors être configurables depuis l'extérieur de façon à permettre une observation ciblée depuis l'extérieur.
Les observations réalisées sont datées et par exemple possèdent toutes la même référence temporelle.
Les moyens de stockage des informations de traçabilité des échanges dans le moteur peuvent alors être accessibles par exemple par l'extérieur de ce système, pour permettre une analyse de son fonctionnement.
De même, des moyens d'autocontrôlé de bon fonctionnement du système, peuvent être intégrés dans celui-ci. Une telle structure peut alors être mise en œuvre pour permettre à des utilisateurs d'accéder à des ressources partagées dans un même domaine voire dans des domaines différents, comme cela ressort des figures 1 et 2.
Chaque transaction à l'intérieur du système est alors contrôlée pour déterminer si celle-ci respecte un contrat d'insertion de transaction tel que fixé par les moyens de contrôle.
En cas de respect de ce contrat, la transaction est alors validée tandis que dans le cas contraire, celle-ci est invalidée avec génération d'un contexte permettant via les moyens de supervision, l'observation externe.
Ces moyens de supervision couvrent les événements normaux pour lesquels la transaction est validée et les événements anormaux pour lesquels la transaction est invalidée.
Bien entendu d'autres modes de réalisation encore peuvent être envisagés.

Claims

REVENDICATIONS
1 . - Système de processeur multi-coeurs de traitement d'informations, du type comportant un moteur d'échange de données (2) associé à des utilisateurs multiples (3) de ressources partagées (4), caractérisé en ce qu'il comporte des moyens de contrôle des échanges de données dans le processeur, associés à chaque utilisateur (3), au moteur d'échange (2) et aux ressources partagées (4) et définissant au niveau du processeur, une loi d'échange de données déterminée selon une cartographie spatiotemporelle définie, permettant d'obtenir des performances de fonctionnement prédictibles de ce processeur.
2. Système de processeur selon la revendication 1 , caractérisé en ce que chaque utilisateur est associé à des moyens de filtrage (14, 15, 16, 17) de ses échanges d'informations avec le moteur d'échange (2).
3. - Système de processeur selon la revendication 1 ou 2, caractérisé en ce que les ressources partagées (4) sont associés à des moyens (20, 21 , 22)_de gestion des entrées/sorties de données dans/de celles-ci
4. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cartographie spatio-temporelle est figée.
5. - Système de processeur selon l'une quelconque des revendications 1 à 3, caractérisé en ce que la cartographie spatio-temporelle est programmable.
6. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que les utilisateurs (3) comportent des éléments choisis dans le groupe comprenant :
- des ports d'entrées/sorties de données,
- des unités de traitement externes,
- un ou des systèmes de processeur externes,
- des unités de transfert de données,
- des unités locales ou distantes de traitement d'informations,
- des processeurs,
- des calculateurs,
- des capteurs,
- des actionneurs, et
- des afficheurs,
- des utilisateurs virtuels.
7. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que les ressources partagées (4) comportent : - des moyens à mémoire,
- des ports d'entrées/sorties de données,
- des unités de traitement externes,
- un ou des systèmes de processeur externes,
- des unités de transfert de données,
- des unités locales ou distantes de traitement d'informations,
- des processeurs,
- des calculateurs,
- des capteurs,
- des actionneurs, et
- des afficheurs,
- des ressources virtuelles.
8. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cartographie spatio-temporelle est établie à partir d'un partitionnement spatio-temporel des accès des utilisateurs (3) au moteur d'échange (2) et/ou aux ressources partagées (4).
9. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cartographie spatio-temporelle est établie à partir de quotas d'accès spatio-temporels des utilisateurs (3) au moteur d'échange (2) et/ou aux ressources partagées (3).
10. - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce que la cartographie spatio-temporelle est établie à partir des attributs des accès des utilisateurs (3) au moteur d'échange (2) et/ou aux ressources partagées (4).
1 1 . - Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte des moyens de supervision et de génération et de stockage d'informations de traçabilité des échanges dans le moteur (2).
12. - Système de processeur selon la revendication 1 1 , caractérisé en ce que les moyens de stockage d'informations de traçabilité des échanges dans le moteur (2) sont accessibles depuis l'extérieur de celui-ci, pour permettre une analyse de son fonctionnement.
13. - Système de processeur selon la revendication 1 1 ou 12, caractérisé en ce que les moyens de supervision et de génération et de stockage sont configurables depuis l'extérieur de façon à permettre une observation ciblée depuis l'extérieur.
14.- Système de processeur selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il comporte des moyens d'autocontrôlé de bon fonctionnement intégrés.
PCT/EP2013/077093 2012-12-20 2013-12-18 Systeme de processeur multi-coeurs de traitement d'informations WO2014096003A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/654,021 US9946580B2 (en) 2012-12-20 2013-12-18 Multi-core processor system for information processing

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1203525A FR3000250B1 (fr) 2012-12-20 2012-12-20 Systeme de processeur multi-coeurs de traitement d'informations
FR1203525 2012-12-20

Publications (1)

Publication Number Publication Date
WO2014096003A1 true WO2014096003A1 (fr) 2014-06-26

Family

ID=48128374

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/077093 WO2014096003A1 (fr) 2012-12-20 2013-12-18 Systeme de processeur multi-coeurs de traitement d'informations

Country Status (3)

Country Link
US (1) US9946580B2 (fr)
FR (1) FR3000250B1 (fr)
WO (1) WO2014096003A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10447588B1 (en) * 2017-06-28 2019-10-15 Rockwell Collins, Inc. Decentralized integrated modular avionics (IMA) processing

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4214682B2 (ja) * 2001-01-24 2009-01-28 株式会社日立製作所 計算機およびその入出力手段
US20050187867A1 (en) * 2002-01-03 2005-08-25 Sokolic Jeremy N. System and method for associating identifiers with transactions
WO2004023620A1 (fr) * 2002-09-09 2004-03-18 Evergreen Assurance, Inc. Systeme et procede de surveillance d'application et de reprise sur sinistre automatique pour haute disponibilite
US20050015621A1 (en) * 2003-07-17 2005-01-20 International Business Machines Corporation Method and system for automatic adjustment of entitlements in a distributed data processing environment
US8533716B2 (en) * 2004-03-31 2013-09-10 Synopsys, Inc. Resource management in a multicore architecture
US7296133B2 (en) * 2004-10-14 2007-11-13 International Business Machines Corporation Method, apparatus, and computer program product for dynamically tuning amount of physical processor capacity allocation in shared processor systems
US20070204268A1 (en) * 2006-02-27 2007-08-30 Red. Hat, Inc. Methods and systems for scheduling processes in a multi-core processor environment
US8028286B2 (en) * 2006-11-30 2011-09-27 Oracle America, Inc. Methods and apparatus for scheduling threads on multicore processors under fair distribution of cache and other shared resources of the processors
US8694999B2 (en) * 2006-12-07 2014-04-08 Wind River Systems, Inc. Cooperative scheduling of multiple partitions in a single time window
US8176487B2 (en) * 2007-08-02 2012-05-08 International Business Machines Corporation Client partition scheduling and prioritization of service partition work
US20090222832A1 (en) * 2008-02-29 2009-09-03 Dell Products, Lp System and method of enabling resources within an information handling system
US20120297395A1 (en) * 2008-08-18 2012-11-22 Exludus Inc. Scalable work load management on multi-core computer systems
US9021490B2 (en) * 2008-08-18 2015-04-28 Benoît Marchand Optimizing allocation of computer resources by tracking job status and resource availability profiles
US8316368B2 (en) * 2009-02-05 2012-11-20 Honeywell International Inc. Safe partition scheduling on multi-core processors
US20110179057A1 (en) * 2010-01-18 2011-07-21 Microsoft Corporation Database engine throttling
US8510749B2 (en) * 2010-05-27 2013-08-13 International Business Machines Corporation Framework for scheduling multicore processors
US9286112B2 (en) * 2010-10-12 2016-03-15 Hewlett Packard Enterprise Development Lp Determining and dispatching processing agent for transaction processing
KR101773166B1 (ko) * 2011-02-21 2017-08-30 삼성전자주식회사 가상 머신 스케줄 시점 조절 장치 및 방법
KR101859188B1 (ko) * 2011-09-26 2018-06-29 삼성전자주식회사 매니코어 시스템에서의 파티션 스케줄링 장치 및 방법
US10127259B2 (en) * 2011-09-29 2018-11-13 Oracle International Corporation System and method for database persistence of transaction logs
CN102713852B (zh) * 2012-02-01 2014-06-04 华为技术有限公司 一种多核处理器系统
US20130227238A1 (en) * 2012-02-28 2013-08-29 Thomas VIJVERBERG Device and method for a time and space partitioned based operating system on a multi-core processor
JP5839119B2 (ja) * 2012-05-11 2016-01-06 富士通株式会社 情報処理装置、電池残量通知方法および電池残量通知プログラム
CN103180830B (zh) * 2012-08-31 2016-10-12 华为技术有限公司 中央处理器资源分配方法和计算节点

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
COLMENARES ET ALS: "Resource management in the tessellation manycore os", 2010, XP002712504, Retrieved from the Internet <URL:http://static.usenix.org/event/hotpar10/tech/full_papers/Colmenares.pdf> [retrieved on 20130909] *
CULLMANN ET AL: "Predictability considerations in the design of multi-core embedded systems", 2010, XP002712505, Retrieved from the Internet <URL:http://citeseerx.ist.psu.edu/viewdoc/download?doi=10.1.1.172.4533&rep=rep1&type=pdf> [retrieved on 20130909] *
HJORTNAES K ET AL: "Time and Space Partitioning in Spacecraft Avionics", SPACE MISSION CHALLENGES FOR INFORMATION TECHNOLOGY, 2009. SMC-IT 2009. THIRD IEEE INTERNATIONAL CONFERENCE ON, IEEE, PISCATAWAY, NJ, USA, 19 July 2009 (2009-07-19), pages 13 - 20, XP031522297, ISBN: 978-0-7695-3637-8 *
J. CRAVEIRO, J. RUFINO, F. SINGHOFF: "Architecture, mechanisms and scheduling analysis tool for multicore time-and space-partitioned systems.", July 2011 (2011-07-01), XP002712503, Retrieved from the Internet <URL:http://beru.univ-brest.fr/~singhoff/publications/files/craveiro11.pdf> [retrieved on 20130909] *

Also Published As

Publication number Publication date
FR3000250B1 (fr) 2015-02-13
FR3000250A1 (fr) 2014-06-27
US9946580B2 (en) 2018-04-17
US20150347195A1 (en) 2015-12-03

Similar Documents

Publication Publication Date Title
US10924363B2 (en) Method and system for secure resource management utilizing blockchain and smart contracts
US10255110B2 (en) Node selection for a new application in a multi-tenant cloud hosting environment
US10938922B2 (en) Cloud platforms, services, and methods
US9817690B2 (en) Predictively provisioning cloud computing resources for virtual machines
CA2852367C (fr) Procede, programme d&#39;ordinateur et dispositif d&#39;allocation de ressources informatiques d&#39;un cluster pour l&#39;execution d&#39;un travail soumis audit cluster
US10365953B2 (en) Tracking and utilizing facts about a node of a multi-tenant cloud hosting environment
JP2021522578A (ja) モノのインターネット（ＩｏＴ）ネットワーク内で接続された複数のリソースを最適化するための方法、コンピュータ・システムおよびプログラム
FR2865818A1 (fr) Systeme informatique, dispositif de commande, systeme de memorisation et dispositif informatique
US10423462B2 (en) Dynamic load balancing for data allocation to servers
FR3025908A1 (fr) Mecanisme et procede pour acceder a des donnees dans une memoire partagee
EP2480969A1 (fr) Systeme et procede de gestion de l&#39;execution entrelacee de fils d&#39;instructions
US9184982B2 (en) Balancing the allocation of virtual machines in cloud systems
FR2946442A1 (fr) Procede et dispositif de chargement et d&#39;execution d&#39;instructions a cycles deterministes dans un systeme avionique multi-coeurs ayant un bus dont le temps d&#39;acces est non predictible
BE1025002B1 (fr) Compilation pour traitement parallele base sur gpu de dispositif de noeud
FR2946769A1 (fr) Procede et dispositif de reconfiguration d&#39;avionique.
US11418583B2 (en) Transaction process management by dynamic transaction aggregation
US10511540B1 (en) Systems and methods of predictive display of cloud offerings based on real-time infrastructure data configurations
CA2886466C (fr) Systeme multicoeur de traitement de donnees a dispositifs d&#39;entree/sortie locaux et globaux et interface graphique comportant un tel systeme de traitement de donnees
WO2014096003A1 (fr) Systeme de processeur multi-coeurs de traitement d&#39;informations
FR3010201A1 (fr) Calculateur comprenant un processeur multicoeur et procede de controle d&#39;un tel calculateur
FR3057081B1 (fr) Processeur comprenant une pluralite de coeurs de calcul
US10764363B2 (en) Network peering discovery system and method
FR3041788A1 (fr) Procede de controle de la capacite d&#39;utilisation d&#39;un systeme partitionne de traitement de donnees.
EP4071613A1 (fr) Dispositif de calcul haute performance à puissance de calcul adaptable
FR3045866A1 (fr) Calculateur comprenant un processeur multi-coeurs et un procede de controle

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13814102

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14654021

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13814102

Country of ref document: EP

Kind code of ref document: A1