WO2014033941A1 - 計算機システムおよび計算機システムの制御方法 - Google Patents

計算機システムおよび計算機システムの制御方法 Download PDF

Info

Publication number
WO2014033941A1
WO2014033941A1 PCT/JP2012/072292 JP2012072292W WO2014033941A1 WO 2014033941 A1 WO2014033941 A1 WO 2014033941A1 JP 2012072292 W JP2012072292 W JP 2012072292W WO 2014033941 A1 WO2014033941 A1 WO 2014033941A1
Authority
WO
WIPO (PCT)
Prior art keywords
calculation
computer system
error
unit
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2012/072292
Other languages
English (en)
French (fr)
Inventor
真生 濱本
山岡　雅直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2014532705A priority Critical patent/JPWO2014033941A1/ja
Priority to US14/424,145 priority patent/US20150212570A1/en
Priority to PCT/JP2012/072292 priority patent/WO2014033941A1/ja
Publication of WO2014033941A1 publication Critical patent/WO2014033941A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Definitions

  • the present invention relates to a computer system, and more particularly to control of power supply voltage or operating frequency.
  • Patent Document 1 discloses a technique for setting a power supply voltage, a frequency, and the like based on error characteristics by utilizing the fact that a critical path of a circuit is rarely activated. In the technique disclosed in Patent Document 1, when an error is detected, it is corrected to a correct value by recalculation or the like.
  • an object of the present invention is to provide a technique for increasing the width for changing the power supply voltage, the operating frequency, and the like.
  • a computer system including a first processor and a second processor
  • at least one of an operating frequency and an operating voltage is variable
  • a detection module operating on the second processor is an error of the first processor.
  • the determination module operating in the second processor determines at least one of the operating frequency or the operating voltage of the first processor, thereby solving the above-described problem.
  • FIG. 1 It is a functional block diagram of the computer system which is an Example of this invention. It is an example of the information which the program 102 has. It is a figure which shows the example of the hardware constitutions of the computer system which is an Example of this invention. It is a figure which shows the example of the control area
  • FIG. It is a figure which shows the example of the process which inserts the error detection process information 220 and the correction process information 230 in the main calculation process information 205.
  • FIG. 1 is a system configuration diagram of a computer system 1001 according to an embodiment of the present invention.
  • FIG. 1 is a functional block diagram of a computer system 100 that is an embodiment of the present invention.
  • the computer system 100 is a system that outputs a calculation result 106 to an input program 102 and input data 104, and includes a master node 110, one or more worker nodes 120, and a data bus 130.
  • the master node 110 includes an error resilience information acquisition unit 111, a calculation allocation unit 112, an error detection / correction method setting unit 113, an FV change determination means setting unit 114, and an error record management unit 115.
  • the master node 110 has a function of acquiring, from the program 102 to be executed, information on calculation processing to be solved and error resilience information on calculation error detection means and correction means, and assigns these to the worker node 120. . Further, the master node 110 has a function of performing basic calculation control in parallel processing such as barrier synchronization processing while the worker node 120 is executing calculation processing.
  • the error resilience information acquisition unit 111 acquires the main calculation processing information 205 of the application and the calculation error resilience information 201 in the calculation processing from the program 102.
  • An example of information included in the program 102 is shown in FIG.
  • the program 102 includes main calculation processing information 205 and calculation error tolerance information 201 in the calculation processing.
  • the main calculation processing information 205 is a calculation processing program to be solved by the application.
  • the calculation error resilience information 201 is information related to the resistance against calculation errors of the application.
  • the calculation error resilience information 201 includes error tolerance processing information 210, error detection processing information 220, error correction processing information 230, acceptable error frequency information 240, and FV control processing information 250.
  • the error tolerance processing information 210 is information indicating a calculation processing portion resistant to a calculation error in the main calculation processing information 205. Since many of the calculation processing parts that are resistant to calculation errors are repetitive calculations described in a for statement or the like, the programmer can specify the part by a directive or the like.
  • the error detection processing information 220 is error detection processing information for detecting a fatal calculation error in the calculation processing portion indicated in the error tolerance processing information 210.
  • a fatal calculation error detected by the error detection process is expressed as a user-defined error.
  • the error correction processing information 230 is information on error correction processing for correcting a calculation result in which a user-defined error is detected.
  • Allowable error frequency information 240 is information on the frequency of user-defined errors that can be accepted by the application. An example is the number of user-defined errors that occur per predetermined calculation step period.
  • the FV control processing information 250 is information on control processing of at least one of the operating frequency and the power supply voltage of the calculation unit 121 of the worker node 120. Examples include means for controlling operating frequency and / or power supply voltage based on acceptable error frequency information 240 and the frequency of user-defined errors detected during the calculation.
  • the control target is determined by the operation mode setting information included in the FV control processing information 250. In the low power mode, the power supply voltage is controlled with a constant operation frequency, and in the high speed processing mode, the power supply voltage is kept constant. It is possible to control the operating frequency by controlling the operating frequency and lowering the power supply voltage to increase the operating frequency so that the power is constant in the balanced operation mode.
  • the calculation process assignment unit 112 assigns the calculation process assigned to each worker node to each worker node 120.
  • the error detection / correction means setting unit 113 assigns error detection processing information 220 to the error detection unit 122 of each worker node 120 and assigns error correction processing information 230 to the error correction unit 123 of each worker node 120.
  • the FV change determination means setting unit 114 assigns the FV control processing information 250 to the FV change determination unit 124 of each worker node 120.
  • the error record management unit 115 records the occurrence status of user-defined errors detected by the error detection unit 122 of each worker node 120.
  • the worker node 120 includes a calculation unit 121, an error detection unit 122, an error correction unit 123, an FV change determination unit 124, and an FV control unit 125.
  • the calculation unit 121 performs the calculation process assigned by the calculation process assignment unit 112.
  • the calculation unit 121 obtains and calculates the data necessary for the calculation from the storage device 340, the input data 104 via the data bus 130 or from another worker node 120, and outputs the calculation result 161 to the error detection unit 122. To do.
  • the error detection unit 122 uses the information assigned by the error detection / correction unit setting unit 113 in the detection processing information 220 to detect a user-defined error that is a fatal calculation error in the calculation result of the calculation unit 121. .
  • the error detection unit 122 outputs a recalculation request 164 to the calculation unit 121 and a correction request 166 for the calculation result to the error correction unit 123.
  • the error detection unit 122 notifies the FV change determination unit 124 that a user-defined error has occurred by a user-defined error occurrence notification 168, and further, an error log related to the occurrence of the user-defined error to the error record management unit 115 of the master node 110.
  • Information 165 is output.
  • the error correction unit 123 uses the information assigned by the error detection / correction means setting unit 113 in the error correction processing information 230 and uses the calculation result 161 of the calculation unit 121 based on the correction request 166 from the error detection unit 122. To correct.
  • the error correction unit 123 outputs the corrected calculation result 167 to the data bus 130.
  • the FV change determination unit 124 Based on the information assigned by the FV change determination means setting unit 114 in the FV control processing information 250 and the user-defined error occurrence notification 168 from the error detection unit 122, the FV change determination unit 124 It is decided to change at least one of the operating frequency and the power supply voltage. When the change is determined, the FV change determination unit 124 outputs the set frequency 169 of the operating frequency and the power supply voltage to the FV control unit 125.
  • the FV control unit 125 sets the operating frequency and power supply voltage of the calculation unit 121 based on the set amount 169 from the FV change determination unit 124.
  • the data bus 130 is a communication path for connecting the master node 110, one or more worker nodes 120, and other external devices.
  • FIG. 3 shows an example of the hardware configuration of the computer system 100.
  • the computer system 100 includes a calculation node 310, at least one calculation node 320, a network 330, and a storage device 340.
  • the calculation node 310 is a calculation node that realizes the function of the master node 110 illustrated in FIG. 1, and includes a calculation unit 311, a memory unit 313, a communication unit 314, and a bus 315.
  • the calculation node 310 is an information processing apparatus, for example, a server apparatus.
  • the calculation unit 311 is a unit that reads a program from the memory unit 313 and performs calculation, and is realized by a central processing unit (CPU) or the like.
  • the memory unit 313 is a unit that stores programs and data, and is realized by a DRAM or the like.
  • the communication unit 314 is a unit for performing communication between nodes via the network 330.
  • the bus 315 is a communication path for data communication between units in the node such as the calculation unit 311 and the memory unit 313.
  • the calculation node 320 is a calculation node that realizes the function of the worker node 120 shown in FIG. 1, and includes a calculation unit 321, an auxiliary calculation unit 322, a memory unit 313, a communication unit 314, and a bus 315.
  • the calculation node 320 may include a plurality of calculation units 321 and memory units 313.
  • the calculation node 320 is an information processing apparatus, for example, a server apparatus.
  • the calculation unit 321 is a calculation unit that realizes the functions of the calculation unit 121 and the FV control unit 125 shown in FIG. 1, and its power supply voltage and operating frequency can be set from the outside.
  • FIG. 4 shows an example of the control region of the power supply voltage and the operating frequency in the calculation unit 321.
  • the computer unit 321 includes a CPU 410 and an FV control unit 420.
  • the CPU 410 includes processing blocks that perform an instruction fetch process 411, an instruction decode process 412, an arithmetic process 413, and a write-back process 414.
  • the power supply voltage of the arithmetic unit and the storage unit that calculate data not related to program control such as the floating point arithmetic (FPU) unit 415 and the data parallel arithmetic (SIMD) unit 416 that perform the arithmetic processing 413.
  • the operating frequency can be set according to the set amount 168 by the FV control unit 420. If an error occurs in a calculation related to program control such as a memory address or pointer calculation, a failure such as a hang-up of the calculation unit 321 may occur.
  • the unit 321 by limiting the units that control the power supply voltage or the operating frequency in this way, the calculation is performed when an operation that makes the operation of the CPU 410 unstable, such as reducing the power supply voltage while keeping the operating frequency constant. It is possible to avoid the unit 321 from hanging up.
  • the auxiliary calculation unit 322 is a programmable calculation unit realized by a CPU or the like, and realizes the functions of the error detection unit 122, the error correction unit 123, and the FV change determination unit 124 illustrated in FIG. Since the auxiliary calculation unit 322 performs only simple processing, the auxiliary calculation unit 322 can be realized with a calculation unit having processing performance lower than that of the calculation unit 321. In addition, by using the auxiliary calculation unit 322, the functions of the error detection unit 122, the error correction unit 123, and the FV change determination unit 124 are realized by a processor different from the processor that controls the power supply voltage and the operating frequency.
  • auxiliary calculation unit 322 is particularly effective for stabilizing the operation of the computer system 100 when the part for controlling the power supply voltage or the operation frequency is not limited in the calculation unit 321.
  • the network 330 is a network that connects the computing node 310, one or more computing nodes 320, and the storage apparatus 340, and is configured by a network switch or the like.
  • the storage device 340 is used for storing the program 102 and data used by the computer system 100 for calculation.
  • FIG. 5 shows an operation flowchart of the computer system 100.
  • the master node 110 confirms whether or not the program 102 has the calculation error tolerance information 201 in step S501 for determining whether there is calculation error tolerance information.
  • the master node 110 divides the main calculation processing information 205 and assigns it to the calculation units 321 of each worker node 120 in the same manner as in a normal parallel computer system (step S510).
  • the calculation is executed (step S511), and the result is output (step S521).
  • the master node 110 acquires the calculation error tolerance information 201 (step S502), and stores the error detection processing information 220 and the correction processing information 230 as shown in FIG. It inserts into the processing step of the calculation processing information 205 (step S503).
  • FIG. 6 shows an example in which an error detection process and an error correction process are inserted between the nth calculation process and the (n + 1) th calculation process in the calculation part indicated in the error tolerance process information 210.
  • the n-th calculation process corresponds to the n-th calculation process in the calculation for updating the coordinates of the cluster center position in the K-means clustering algorithm, for example.
  • step S503 corresponds to setting the calculation result of the calculation unit 321 to be output via the auxiliary calculation unit 322.
  • the insertion positions of the error detection processing information 220 and the error correction processing information 230 are indicated in the main calculation processing information 205 by a directive or the like.
  • the master node 110 divides and assigns the processing of the main calculation processing information 205 to the calculation unit 321 of each worker node 120, and further, error detection processing information 220 and error correction processing information to the auxiliary calculation unit 322 of each worker node 120. 230 and FV control processing information 250 are allocated.
  • step S505 the computer system 100 executes the calculation process assigned to the worker node 120 in step S504, and outputs the calculation result in step S521.
  • the calculation unit 321 of the worker node 120 receives the notification of the start of calculation execution from the master node 110, the calculation unit 121 executed by the calculation unit 321 executes the assigned calculation process, and the calculation result is sent to the auxiliary calculation unit 322. Is transmitted to the error detection unit 122 executed in step S701.
  • the error detection unit 122 executed in the auxiliary calculation unit 322 performs error detection processing on the calculation result of the calculation unit 121 executed in the transmitted calculation unit 321 (step S702), and an error is detected. If detected, error correction processing (step S710) and log output processing (step S711) are performed by the error correction unit 123.
  • FIG. 8 is a flowchart corresponding to the error detection process S702 to the log output process S711.
  • FIG. 9 shows a transition of the value of the calculation result X at the number of iterations i by a curve 911, and shows an example in which the calculation result X of the iteration calculation converges while oscillating as the number of iterations i increases.
  • a calculation error criterion an algorithm that uses the absolute value of the difference between the calculation result of the number of iterations i and the calculation result of the number of iterations i ⁇ 1 (hereinafter referred to as a calculation error criterion)
  • the outline of the error detection algorithm will be described first, and then the flowchart of FIG. 8 will be described.
  • the calculation result of the calculation unit 121 executed by the calculation unit 321 for the i-th iteration number will be described as X (i).
  • ⁇ Xmax MAX ( ⁇ ⁇
  • ⁇ Xmax is a larger value of ⁇ times the amount of change 913 at the number of iterations i ⁇ 1 and ⁇ times the amount of change 912 at the number of iterations i ⁇ 2, as shown in Expression (2). It is. ⁇ and ⁇ are values set by the user, and are real numbers of zero or more.
  • the upper limit value of the change amount 914 in the iteration number i is the larger value of ⁇ times the change amount 913 in the iteration number i ⁇ 1 and ⁇ times the change amount 912 in the iteration number i ⁇ 2.
  • the range of ⁇ X (i) restricted by the upper limit setting is expressed by, for example, a range 921. When
  • the two results of the iteration number i-1 and the iteration number i-2 are used because, for example, a calculation error occurs in the iteration number i-1, and
  • also becomes very small, and the time required for convergence of the calculation increases. Therefore, on the premise that the probability that a large calculation error will occur twice or more is small, the above problem is solved by employing a larger value as the upper limit value using
  • may be set by the user, or may be the maximum value that the variable X can take.
  • the error detection algorithm described above makes it possible to avoid calculation errors that have a large impact on applications.
  • the error detection unit 122 executed in the auxiliary calculation unit 322 updates the value of the number of iterations i (step S800). Thereafter, the error detection unit 122 calculates the absolute difference between the calculation result X (i ⁇ 1) of the calculation unit 121 executed by the calculation unit 321 at the number of iterations i ⁇ 1 and the calculation result X (i) at the number of iterations i.
  • is calculated (step S801), and it is checked whether or not
  • step S802 corresponds to the branch in step S703. If the condition of formula (1) is not satisfied in step S802, the error detection unit 121 determines that a user-defined error has occurred. In addition, the FV change determination unit 124 updates the number of occurrences of user-defined errors (step S810), and the frequency is obtained as described later.
  • step S710 the error correction unit 167 executed in the auxiliary calculation unit 322 determines that X (i ⁇ 1) when
  • log output processing step S711
  • error log information 165 such as a user-defined error occurrence status and values before and after correction to the error record management unit 115 of the master node 110.
  • the above is an example of processing from error detection processing S702 to log output processing S711. As a result, it is possible to tolerate calculation errors while maintaining the accuracy required by the application. Therefore, it is possible to set a
  • the FV change determination unit 124 monitors the frequency of the user-defined error that has occurred in the error detection process (step S702), the user-defined error occurrence frequency, the allowable error frequency information 240, and the FV Based on the operation mode setting information of the control processing information 250, it is determined whether to control the operation frequency or the power supply voltage of the calculation unit 321.
  • the FV change determining unit 124 transmits the set amount 169 of the operating frequency or the power supply voltage to the FV control unit 125 of the calculation unit 321 (S714).
  • the definition of the user-defined error occurrence frequency includes, for example, the number of times of user-defined error detected per error detection processing N (N is an integer of 1 or more) in step S702, which exceeds the allowable error frequency information 240.
  • N is an integer of 1 or more
  • the set amount 169 that increases the power supply voltage or decreases the operating frequency is transmitted.
  • the FV change determination unit 124 transmits a set amount 169 that reduces the power supply voltage or increases the operating frequency. As a result, the computer system 100 can perform processing at lower power or at higher speed.
  • the worker node 120 transmits the calculation result to the other worker nodes 120, notifies the master node 110 of the convergence status information of the calculation result and the completion of the calculation, and the master node 110 performs a synchronization process (step S715).
  • the master node 110 determines whether or not the calculation result has converged. If it is determined that the calculation result has converged, the master node 110 ends the calculation (step S716).
  • the computer system 100 can set the width for changing the power supply voltage, the frequency, etc. larger than that of the conventional technology, and can achieve a larger power reduction and higher speed.
  • a computer system 1001 will be described as an embodiment that is easier to program than the computer system 100 shown in the first embodiment.
  • the computer system 1001 uses frequently used processing patterns as templates from the error detection processing information 220, error correction processing information 230, and FV control processing information 250 in the calculation error tolerance information 201 included in the program 102 in the computer system 100. (Or can be expressed as a library) and provided to a programmer as an API (Application Program Interface). With this feature, the programmer can use the functions of the computer system 100 by selecting a processing pattern to be used and specifying its parameters.
  • FIG. 10 is an example of a configuration diagram of the computer system 1001 according to the second embodiment.
  • the computer system 1001 includes an error forgetting-type calculation template 1020 and a computer system 100, and executes calculation with the program 1010 as an input.
  • the error forgetting-type calculation template 1020 includes an error detection process 1021, an error correction process 1022, and an FV control process 1023.
  • the error detection process 1021 is, for example, the process of the error detection process information 220 described in the first embodiment, and in this case, ⁇ and ⁇ in Expression (2) can be set as parameters.
  • the error correction process 1022 is, for example, the process of the error correction process information 230 described in the first embodiment, and includes recalculation by rollback.
  • the error correction processing 1022 can set these correction processing modes as parameters.
  • the FV control processing 1023 is, for example, the processing of the FV control processing information 250 described in the first embodiment, and performs control for allowable error frequency information 240 and low power, or control for high speed. Operation mode setting information for specifying such as can be set as a parameter.
  • the program 1010 has main calculation processing information 205, error tolerance processing information 210, and parameter information 1011.
  • the parameter information 1011 is a parameter of the error detection process 1021, error correction process 1022, and FV control process 1023 of the error forgetting calculation template 1020, and is input to the system as an API argument.
  • the computer system 1001 creates calculation error tolerance information 201 using the error forgetting-type calculation template 1020, parameter information 1011, and error tolerance processing information 210, and further adds main calculation processing information 205 to the computer system 100 for the program 102. Enter as.
  • the computer system 1001 can set a larger range for changing the power supply voltage and the operating frequency than the prior art, and can achieve a larger power reduction and speedup, and the computer shown in the first embodiment. Higher programmability than the system 100 can be realized.
  • 100 Computer system
  • 102 Program
  • 104 Input data
  • 106 Calculation result
  • 110 Master node
  • 111 Error tolerance information acquisition unit
  • 112 Calculation allocation unit
  • 113 Error detection / correction method setting unit
  • 114 FV change determination means setting unit
  • 115 error record management unit
  • 120 worker node
  • 121 calculation unit
  • 122 error detection unit
  • 123 error correction unit
  • 124 FV change determination unit
  • 125 FV control unit
  • 130 Data bus 130
  • 310 calculation node
  • 314 communication unit
  • 315 bus
  • 320 calculation node
  • 322 auxiliary calculation unit
  • 330 network
  • 340 Storage device.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Description

計算機システムおよび計算機システムの制御方法
　本発明は、計算機システムに関し、特に電源電圧または動作周波数の制御に関する。
　近年、大規模データを用いた認識処理や探索処理など大きな計算量が必要なアプリケーションの台頭が予想され、計算機の性能向上や低電力化が要求されている。しかしながら、計算機を構成する半導体スイッチ素子はその微細化に伴って静的及び動的な特性ばらつきが増大しており、従来のワーストケースベース設計では将来において計算機性能向上が困難となっている。
　特許文献１には、回路のクリティカルパスがアクティブになることは稀であることを利用し、エラー特性に基づいて電源電圧や周波数などを設定する技術が開示されている。特許文献１に開示の技術では、エラーが検知された場合、再計算などにより正しい値に訂正される。
特開２００６－５２０９５２号公報
　例えば学習処理や認識処理では１０．０１２や１０．１２５などの計算値よりも、これがヒトであるか否かを識別できる方が重要であり、多少の計算誤りが直ちにアプリケーションを破綻させるほどの影響を与えない場合がある。特に反復的な計算によって計算結果を平衡状態に収束させ解を得る計算手法では、計算誤りによる誤差は反復によって消えるため計算誤りに対する耐性が非常に高い特徴がある。すなわち、エラーには重要度があり、この重要度の基準はアプリケーションごとに異なる。しかし、特許文献１に記載の技術のアプローチはエラーを均一の重要度として扱うために、重要度の低いエラーに対してまで正確に再計算するため、電源電圧や動作周波数などを変動させる幅を大きくできない問題があった。
　そこで、本発明では、電源電圧や動作周波数などを変動させる幅を大きくする技術を提供することを目的とする。
　本発明では、第１プロセッサと第２プロセッサとを備える計算機システムで、第１プロセッサは、動作周波数または動作電圧の少なくとも一方が可変であり、第２プロセッサで動作する検出モジュールが第１プロセッサのエラーを検出し、第２プロセッサで動作する決定モジュールが第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定することで、上述の課題を解決する。
　電源電圧や周波数などを変動させる幅を大きく設定可能となる。
本発明の実施例である計算機システムの機能ブロック図である。 プログラム１０２が有する情報の例である。 本発明の実施例である計算機システムのハードウェア構成の例を示す図である。 計算ユニット３２１における電源電圧および動作周波数の制御領域の例を示す図である。 計算機システム１００のシステム動作フローチャートの例である。 メイン計算処理情報２０５へ誤り検出処理情報２２０と補正処理情報２３０を挿入する処理の例を示す図である。 計算機システム１００の計算動作フローチャートの例である。 誤り検出処理Ｓ７０２からログ出力処理Ｓ７１１までに対応するフローチャートの例である。 反復収束計算の反復回数ｉにおける計算結果Ｘの推移の例を示す図である。 本発明の実施例である計算機システム１００１のシステム構成図である。
　以下、実施例を図面を用いて説明する。
　本実施例では、アプリケーションが要求する信頼性に応じた低電力あるいは高速な計算を可能とする計算機システムの例を説明する。図１は、本発明の実施例である計算機システム１００の機能ブロック図である。
　計算機システム１００は、入力されたプログラム１０２と入力データ１０４に対して、計算結果１０６を出力するシステムであり、マスタノード１１０と、１つ以上のワーカノード１２０と、データバス１３０とを有する。
　マスタノード１１０は、誤り耐性情報取得部１１１、計算割当て部１１２、誤り検出／補正方法設定部１１３、ＦＶ変更決定手段設定部１１４、および誤り記録管理部１１５を有する。マスタノード１１０は、実行対象となるプログラム１０２から、解くべき対象となる計算処理の情報と、計算誤りの検出手段および補正手段に関する誤り耐性情報とを取得し、これらをワーカノード１２０へ割当てる機能を有する。また、マスタノード１１０は、ワーカノード１２０が計算処理を実行中には、バリア同期処理などの並列処理における基本的な計算制御を行う機能を有する。
　誤り耐性情報取得部１１１は、プログラム１０２からアプリケーションのメイン計算処理情報２０５と、その計算処理における計算誤り耐性情報２０１とを取得する。プログラム１０２に含まれる情報の例を図２に示す。プログラム１０２は、メイン計算処理情報２０５と、その計算処理における計算誤り耐性情報２０１とを含む。メイン計算処理情報２０５は、アプリケーションが解くべき対象となる計算処理のプログラムである。計算誤り耐性情報２０１は、アプリケーションが有する計算誤りに対する耐性に関する情報である。
　計算誤り耐性情報２０１は、誤り許容処理情報２１０、誤り検出処理情報２２０、誤り補正処理情報２３０、許容可能誤り頻度情報２４０、およびＦＶ制御処理情報２５０を含む。
　誤り許容処理情報２１０は、メイン計算処理情報２０５の内の計算誤りに耐性がある計算処理部分を示す情報である。計算誤りに耐性がある計算処理部分の多くはｆｏｒ文などで記述される繰り返し計算であるため、プログラマはディレクティブなどによって当該部分を指定することができる。
　誤り検出処理情報２２０は、誤り許容処理情報２１０に示された計算処理部分における致命的な計算誤りを検出するための誤り検出処理の情報である。以下、前記誤り検出処理によって検出された致命的な計算誤りをユーザ定義エラーと表現する。誤り補正処理情報２３０は、ユーザ定義エラーが検出された計算結果を補正するための誤り補正処理の情報である。
　許容可能誤り頻度情報２４０は、アプリケーションが許容可能なユーザ定義エラーの頻度の情報である。例としては、所定計算ステップ期間あたりに発生するユーザ定義エラーの回数などがある。
　ＦＶ制御処理情報２５０は、ワーカノード１２０の計算部１２１の動作周波数または電源電圧の少なくともいずれかの制御処理の情報である。例としては、許容可能誤り頻度情報２４０と計算中に検出されたユーザ定義エラーの頻度に基づいて動作周波数または電源電圧、あるいはその両方を制御する手段がある。制御対象はＦＶ制御処理情報２５０に含まれる動作モード設定情報によって決定され、低電力モードであれば動作周波数を一定にして電源電圧を制御し、高速処理モードであれば、電源電圧を一定にして動作周波数を制御し、バランス動作モードであれば電力が一定となるように電源電圧を下げて動作周波数を上げるなどの制御を行うことが可能である。
　計算処理割当て部１１２は、各ワーカノード１２０に対して、各ワーカノードが担当する計算処理を割り当てる。誤り検出／補正手段設定部１１３は、各ワーカノード１２０の誤り検出部１２２へ誤り検出処理情報２２０を割り当て、各ワーカノード１２０の誤り補正部１２３へ誤り補正処理情報２３０を割り当てる。ＦＶ変更決定手段設定部１１４は、各ワーカノード１２０のＦＶ変更決定部１２４へＦＶ制御処理情報２５０を割り当てる。誤り記録管理部１１５は、各ワーカノード１２０の誤り検出部１２２で検出されたユーザ定義エラーの発生状況を記録する。
　ワーカノード１２０は、計算部１２１、誤り検出部１２２、誤り補正部１２３、ＦＶ変更決定部１２４、およびＦＶ制御部１２５を有する。
　計算部１２１は、計算処理割当て部１１２から割り当てられた計算処理を行う。計算部１２１は、計算に必要なデータを、ストレージ装置３４０から、データバス１３０を介して入力データ１０４から、または他のワーカノード１２０から得て計算し、その計算結果１６１を誤り検出部１２２へ出力する。
　誤り検出部１２２は、検出処理情報２２０の内、誤り検出／補正手段設定部１１３によって割当てられた情報を用いて、計算部１２１の計算結果における致命的な計算誤りであるユーザ定義エラーを検出する。ユーザ定義エラーを検出した場合、誤り検出部１２２は、計算部１２１への再計算要求１６４や、誤り補正部１２３への計算結果に対する補正要求１６６を出力する。また、誤り検出部１２２は、ユーザ定義エラーが発生したことをＦＶ変更決定部１２４へユーザ定義エラー発生通知１６８によって通知し、さらにマスタノード１１０の誤り記録管理部１１５へユーザ定義エラー発生に関するエラーログ情報１６５を出力する。
　誤り補正部１２３は、誤り補正処理情報２３０の内、誤り検出／補正手段設定部１１３によって割当てられた情報を用いて、計算部１２１の計算結果１６１を誤り検出部１２２からの補正要求１６６に基づいて補正する。誤り補正部１２３は、補正された計算結果１６７をデータバス１３０へ出力する。
　ＦＶ変更決定部１２４は、ＦＶ制御処理情報２５０の内、ＦＶ変更決定手段設定部１１４によって割当てられた情報と、誤り検出部１２２からのユーザ定義エラー発生通知１６８とに基づいて、計算部１２１の動作周波数または電源電圧の少なくともいずれかを変更することを決定する。ＦＶ変更決定部１２４は、変更を決定した場合、ＦＶ制御部１２５へ動作周波数および電源電圧の設定量１６９を出力する。
　ＦＶ制御部１２５は、ＦＶ変更決定部１２４からの設定量１６９に基づいて、計算部１２１の動作周波数および電源電圧を設定する。データバス１３０は、マスタノード１１０、１つ以上のワーカノード１２０、さらにその他の外部装置を繋ぐための通信路である。
　図３に、計算機システム１００のハードウェア構成の例を示す。計算機システム１００は、計算ノード３１０と、少なくとも一つの計算ノード３２０と、ネットワーク３３０と、ストレージ装置３４０とを有する。
　計算ノード３１０は、図１に示したマスタノード１１０の機能を実現する計算ノードであり、計算ユニット３１１、メモリユニット３１３、通信ユニット３１４、およびバス３１５を備える。計算ノード３１０は、情報処理装置であり、例えばサーバ装置である。
　計算ユニット３１１は、メモリユニット３１３からプログラムを読み出し計算を行うユニットであり、中央処理装置（ＣＰＵ）などで実現される。メモリユニット３１３は、プログラムやデータを記憶するユニットであり、ＤＲＡＭなどで実現される。通信ユニット３１４は、ネットワーク３３０を介したノード間通信を行うためのユニットである。バス３１５は、計算ユニット３１１、メモリユニット３１３などノード内のユニット間でデータ通信するための通信路である。
　計算ノード３２０は、図１に示したワーカノード１２０の機能を実現する計算ノードであり、計算ユニット３２１、補助計算ユニット３２２、メモリユニット３１３、通信ユニット３１４、およびバス３１５を備える。計算ノード３２０は、計算ユニット３２１やメモリユニット３１３を複数個備えていても良い。計算ノード３２０は、情報処理装置であり、例えばサーバ装置である。
　計算ユニット３２１は、図１に示した計算部１２１とＦＶ制御部１２５の機能を実現する計算ユニットであり、その電源電圧および動作周波数が外部から設定可能である。図４に、計算ユニット３２１における電源電圧および動作周波数の制御領域の例を示す。計算機ユニット３２１は、ＣＰＵ４１０とＦＶ制御部４２０とを有する。ＣＰＵ４１０は、命令フェッチ処理４１１、命令デコード処理４１２、演算処理４１３、および書き戻し処理４１４を行う処理ブロックから構成される。ここで、ＣＰＵ４１０では、特に、演算処理４１３を行う浮動小数点演算（ＦＰＵ）ユニット４１５やデータ並列演算（ＳＩＭＤ）ユニット４１６などのプログラムの制御に関わらないデータを計算する演算ユニットおよび記憶ユニットの電源電圧または動作周波数を、ＦＶ制御部４２０によって設定量１６８に従い設定できる。メモリアドレスやポインタ計算などプログラムの制御に関わる計算にエラーが生じた場合、計算ユニット３２１がハングアップするなどの障害が生じる可能性がある。そのため、このように電源電圧または動作周波数を制御するユニットを限定することで、動作周波数を一定にしたまま電源電圧を低減するなど、ＣＰＵ４１０の動作を不安定にする操作を行った際に、計算ユニット３２１がハングアップすることを回避できる。
　補助計算ユニット３２２は、ＣＰＵなどで実現されるプログラマブルな計算ユニットであり、図１に示した誤り検出部１２２、誤り補正部１２３、およびＦＶ変更決定部１２４の機能を実現する。補助計算ユニット３２２は、簡単な処理しか行わないため、計算ユニット３２１に比べて処理性能が小さな計算ユニットで実現可能である。また、補助計算ユニット３２２を用いて、電源電圧や動作周波数の制御が行われるプロセッサと別のプロセッサで誤り検出部１２２、誤り補正部１２３、およびＦＶ変更決定部１２４の機能を実現することで、電源電圧や動作周波数の制御によって計算機システム１００の動作が不安定になることを防ぐことができるので、より大きく電源電圧や動作周波数を変動させる制御を可能にできる。この補助計算ユニット３２２の使用は、計算ユニット３２１で電源電圧または動作周波数を制御する部分を限定しない場合には、計算機システム１００の動作の安定化に特に有効である。
　ネットワーク３３０は、計算ノード３１０と、１つ以上の計算ノード３２０と、ストレージ装置３４０とを繋ぐネットワークであり、ネットワークスイッチなどで構成される。ストレージ装置３４０は、プログラム１０２や、計算機システム１００が演算に用いるデータを格納するために用いられる。
　次に、計算機システム１００の動作を説明する。図５に計算機システム１００の動作フローチャートを示す。
　マスタノード１１０は、まず、計算誤り耐性情報の有無判定のステップＳ５０１にて、プログラム１０２が計算誤り耐性情報２０１を有しているかを確認する。プログラム１０２が計算誤り耐性情報２０１を有していない場合、マスタノード１１０は、通常の並列計算機システムと同様にメイン計算処理情報２０５を分割して各ワーカノード１２０の計算ユニット３２１へ割当て（ステップＳ５１０）、計算を実行し（ステップＳ５１１）、結果出力を行う（ステップＳ５２１）。
　プログラム１０２が計算誤り耐性情報２０１を有している場合、マスタノード１１０は、計算誤り耐性情報２０１を取得し（ステップＳ５０２）、図６のように誤り検出処理情報２２０と補正処理情報２３０をメイン計算処理情報２０５の処理ステップへ挿入する（ステップＳ５０３）。図６では、誤り許容処理情報２１０に示される計算部分におけるｎ番目の計算処理とｎ＋１番目の計算処理の間に誤り検出処理と誤り補正処理を挿入する例を示している。ここで、ｎ番目の計算処理とは、例えばＫ－ｍｅａｎｓクラスタリングアルゴリズムなどでは、クラスタ中心位置の座標更新のための計算における反復回数ｎ回目の計算処理に該当する。ステップＳ５０３の操作は、計算ユニット３２１の計算結果を、補助計算ユニット３２２を介して出力するように設定することに相当する。なお、誤り検出処理情報２２０と誤り補正処理情報２３０の挿入位置はメイン計算処理情報２０５内部にディレクティブなどで指示されている。ステップＳ５０４において、マスタノード１１０は、各ワーカノード１２０の計算ユニット３２１へメイン計算処理情報２０５の処理を分割して割当て、さらに各ワーカノード１２０の補助計算ユニット３２２へ誤り検出処理情報２２０、誤り補正処理情報２３０およびＦＶ制御処理情報２５０を割り当てる。
　計算機システム１００は、ステップＳ５０５では、ステップＳ５０４でワーカノード１２０へ割り当てた計算処理を実行し、ステップＳ５２１にてその計算結果を出力する。
　以下、ステップＳ５０５の計算実行における計算機システム１００の動作を図７のフローチャートを用いて詳細に説明する。なお、メイン計算処理情報２０５としてＫ－ｍｅａｎｓクラスタリングアルゴリズムなどの反復型収束計算が与えられていることを例に説明する。
　ワーカノード１２０の計算ユニット３２１が、マスタノード１１０から計算実行開始の通知を受け取ると、計算ユニット３２１で実行されている計算部１２１は、割り当てられた計算処理を実行し、計算結果を補助計算ユニット３２２で実行されている誤り検出部１２２へ送信する（ステップＳ７０１）。次に、補助計算ユニット３２２で実行されている誤り検出部１２２は、送信された計算ユニット３２１で実行されている計算部１２１の計算結果に対し、誤り検出処理を行い（ステップＳ７０２）、エラーが検出されたならば、誤り補正部１２３による誤り補正処理（ステップＳ７１０）とログ出力処理（ステップＳ７１１）が行われる。
　ここで、誤り検出処理Ｓ７０２からログ出力処理Ｓ７１１までの処理の例を図８および図９を用いて詳細に説明する。図８は、誤り検出処理Ｓ７０２からログ出力処理Ｓ７１１までに対応するフローチャートである。図９は、反復回数ｉにおける計算結果Ｘの値の変遷を曲線９１１によって示しており、反復計算の計算結果Ｘが反復回数ｉの増大に従って振動しながら収束する例を示している。ここでは本発明にかかる誤り検出処理情報２２０の例として、反復回数ｉ回目の計算結果と反復回数ｉ－１回目の計算結果との差分の絶対値を計算誤りの判定基準に用いるアルゴリズム（以下、誤り検出アルゴリズムと称する）の概要を最初に説明し、その後、図８のフローチャートを説明する。以下、反復回数ｉ回目の計算ユニット３２１で実行される計算部１２１の計算結果をＸ（ｉ）と表現として説明する。
　図９において、｜ΔＸ（ｉ－２）｜は反復回数ｉ－２における計算結果Ｘの変化量９１２に該当し、｜ΔＸ（ｉ－１）｜は反復回数ｉ－１における計算結果Ｘの変化量９１３に該当し、｜ΔＸ（ｉ）｜は反復回数ｉにおける計算結果Ｘの変化量９１４に該当する。誤り検出部１２２で実行される本実施例にかかる誤り検出アルゴリズムでは、計算結果Ｘは反復回数ｉの増加に伴って収束することを前提に、計算結果Ｘの変化量に対し、過去の変化量の情報に基づいて上限値を設定することを特徴とする。具体的には次の式（１）および式（２）によって上限値が設定される。

|ΔX(i)|<ΔXmax・・・式（１）
ΔXmax=MAX(α・|ΔX(i-1)|,β・|ΔX(i-2)|)・・・式（２）

　ここで、ΔＸｍａｘは、式（２）で示されるように、反復回数ｉ－１における変化量９１３のα倍と、反復回数ｉ－２における変化量９１２のβ倍とのうち、大きい方の値である。αおよびβはユーザが設定する値であり、ゼロ以上の実数である。即ち、反復回数ｉにおける変化量９１４の上限値は、反復回数ｉ－１における変化量９１３のα倍と、反復回数ｉ－２における変化量９１２のβ倍とのうち、大きい方の値とする。この上限値設定によって制限されるΔＸ（ｉ）の値域は、例えば、値域９２１で表現され、｜ΔＸ（ｉ）｜が前記上限値を超えた場合（あるいはΔＸ（ｉ）が値域９２１の範囲外となった場合とも表現できる）、ユーザ定義エラーが発生したとしてカウントされる。
　ここで、反復回数ｉ－１と反復回数ｉ－２の２つの結果を用いているのは、例えば、反復回数ｉ－１に計算誤りが生じて｜ΔＸ（ｉ－１）｜が非常に小さな値となった場合、｜ΔＸ（ｉ）｜の上限値も非常に小さくなってしまい、計算の収束に掛かる時間が伸びてしまう。そこで、２回以上続けて大きな計算誤りが生じる確率は小さいことを前提に、｜ΔＸ（ｉ－２）｜を用いてより大きな値を上限値として採用することで前記課題を解決する。なお、より収束時間を安定にするために式（１）にさらに｜ΔＸ（ｉ－３）｜を導入するなど、条件を追加することも可能である。｜ΔＸ（１）｜におけるΔＸｍａｘはユーザが設定してもよいし、変数Ｘの型が取りえる最大値としてもよい。
　以上に説明した誤り検出アルゴリズムにより、アプリケーションへ大きな影響を与える計算誤りを回避することが可能となる。
　次に、図８のフローチャートを説明する。補助計算ユニット３２２で実行される誤り検出部１２２は、計算結果Ｘ（ｉ）受信すると、反復回数ｉの値を更新する（ステップＳ８００）。その後、誤り検出部１２２は、計算ユニット３２１で実行される計算部１２１の反復回数ｉ－１での計算結果Ｘ（ｉ－１）と反復回数ｉでの計算結果Ｘ（ｉ）の差分の絶対値である｜ΔＸ（ｉ）｜を算出し（ステップＳ８０１）、｜ΔＸ（ｉ）｜が式（１）に示した変化量の上限値を超えていないかをチェックする（ステップＳ８０２）。なお、ステップＳ８０２の分岐は、ステップＳ７０３の分岐に対応する。ステップＳ８０２において式（１）の条件を満たさない場合には、誤り検出部１２１は、ユーザ定義エラーが発生したと判定する。また、ＦＶ変更決定部１２４ではユーザ定義エラー発生回数が更新され（ステップＳ８１０）、後述のようにその頻度が求められる。
　誤り補正処理（ステップＳ７１０）では、補助計算ユニット３２２で実行されている誤り補正部１６７は、ステップＳ８０２の比較において｜ΔＸ（ｉ）｜が上限値を超えていた場合は、Ｘ（ｉ－１）＋ΔＸｍａｘまたはＸ（ｉ－１）－ΔＸｍａｘのいずれかＸ（ｉ）に近い値を補正後のＸ（ｉ）の値として採用する。その後、誤り補正部１６７はログ出力処理（ステップＳ７１１）を行い、マスタノード１１０の誤り記録管理部１１５へユーザ定義エラー発生の状況と補正前後の値などのエラーログ情報１６５を送信する。以上が誤り検出処理Ｓ７０２からログ出力処理Ｓ７１１までの処理の例である。これによりアプリケーションが要求する精度を維持しつつ、計算誤りを許容することが可能となるため、従来技術よりも電源電圧および動作周波数を変動させる幅を大きく設定することができ、より大きな低電力化や高速化が可能となる。
　ＦＶ変更決定処理（ステップＳ７１２）では、ＦＶ変更決定部１２４は、誤り検出処理（ステップＳ７０２）において発生したユーザ定義エラーの頻度をモニタリングし、ユーザ定義エラー発生頻度と許容可能誤り頻度情報２４０とＦＶ制御処理情報２５０の動作モード設定情報に基づいて、計算ユニット３２１の動作周波数または電源電圧を制御するか否かを決定する。動作周波数または電源電圧を変更する場合には、ＦＶ変更決定部１２４は、計算ユニット３２１のＦＶ制御部１２５へ動作周波数または電源電圧の設定量１６９を送信する（Ｓ７１４）。ユーザ定義エラー発生頻度の定義としては、例えばステップＳ７０２の誤り検出処理Ｎ（Ｎは１以上の整数）回当たりに発生したユーザ定義エラーの検出回数などがあり、これが許容可能誤り頻度情報２４０を上回った場合、電源電圧を上昇させる又は動作周波数を低減させる設定量１６９を送信する。一方、観測したユーザ定義エラー発生頻度が許容可能誤り頻度情報２４０を下回った場合、ＦＶ変更決定部１２４は、電源電圧を低減させる、または動作周波数を上昇させる設定量１６９を送信する。これにより、計算機システム１００は、より低電力に、またはより高速に、処理をすることが可能になる。
　その後、ワーカノード１２０は、計算結果を他のワーカノード１２０へ送信し、マスタノード１１０へ計算結果の収束状況情報と計算完了を通知し、マスタノード１１０は、同期処理を行う（ステップＳ７１５）。マスタノード１１０は、計算結果の収束判定を行い、計算結果が収束したと判定した場合、計算を終了する（ステップＳ７１６）。
　以上が、本実施例にかかるステップＳ５０５での計算処理の動作例である。
　以上に示した動作によって本実施例に係る計算機システム１００は、電源電圧や周波数などを変動させる幅を従来技術より大きく設定することができ、より大きな低電力化や高速化が可能となる。
　本実施例では、実施例１に示した計算機システム１００よりもさらにプログラミングが容易な実施例として、計算機システム１００１を説明する。
　計算機システム１００１は、計算機システム１００においてプログラム１０２に含まれていた計算誤り耐性情報２０１における誤り検出処理情報２２０、誤り補正処理情報２３０、およびＦＶ制御処理情報２５０のうち、良く使われる処理パタンをテンプレート化（またはライブラリ化とも表現できる）し、ＡＰＩ（Ａｐｐｌｉｃａｔｉｏｎ　Ｐｒｏｇｒａｍ　Ｉｎｔｅｒｆａｃｅ）としてプログラマに提供することを特徴とする。本特徴によりプログラマは利用したい処理パタンを選択し、そのパラメータを指定することで計算機システム１００の機能を利用することが可能となる。
　図１０は、実施例２における計算機システム１００１の構成図の例である。計算機システム１００１は、エラー忘却型計算テンプレート１０２０と計算機システム１００とを有し、プログラム１０１０を入力として計算を実行する。エラー忘却型計算テンプレート１０２０は誤り検出処理１０２１、誤り補正処理１０２２、およびＦＶ制御処理１０２３を有する。
　誤り検出処理１０２１は、例えば、実施例１において説明した誤り検出処理情報２２０の処理であり、この場合は式（２）のα、βをパラメータとして設定できる。誤り補正処理１０２２は、例えば、実施例１において説明した誤り補正処理情報２３０の処理であり、その他にもロールバックによる再計算などがある。誤り補正処理１０２２は、これら補正処理モードをパラメータとして設定できる。ＦＶ制御処理１０２３は、例えば、実施例１において説明したＦＶ制御処理情報２５０の処理などであり、許容誤り頻度情報２４０や低電力化のための制御をするか、高速化のための制御をするかなどを指定する動作モード設定情報をパラメータとして設定できる。
　プログラム１０１０は、メイン計算処理情報２０５、誤り許容処理情報２１０、およびパラメータ情報１０１１を有する。パラメータ情報１０１１は、エラー忘却型計算テンプレート１０２０の誤り検出処理１０２１、誤り補正処理１０２２、およびＦＶ制御処理１０２３のパラメータであり、ＡＰＩの引数としてシステムに入力される。
　計算機システム１００１は、エラー忘却型計算テンプレート１０２０、パラメータ情報１０１１、および誤り許容処理情報２１０を用いて計算誤り耐性情報２０１を作成し、さらにメイン計算処理情報２０５を加えて、計算機システム１００へプログラム１０２として入力する。
　以上により、計算機システム１００１は、従来技術よりも電源電圧および動作周波数を変動させる幅を大きく設定することができ、より大きな低電力化や高速化が可能となると共に、実施例１に示した計算機システム１００よりもさらに高いプログラム容易性を実現できる。
　１００：計算機システム、１０２：プログラム、１０４：入力データ、１０６：計算結果、１１０：マスタノード、１１１：誤り耐性情報取得部、１１２：計算割当て部、１１３：誤り検出／補正方法設定部、１１４：ＦＶ変更決定手段設定部、１１５：誤り記録管理部、１２０：ワーカノード、１２１：計算部、１２２：誤り検出部、１２３：誤り補正部、１２４：ＦＶ変更決定部、１２５：ＦＶ制御部、１３０：データバス１３０、３１０：計算ノード、３１１：計算ユニット、３１３：メモリユニット、３１４：通信ユニット、３１５：バス、３２０：計算ノード、３２１：計算ユニット、３２２：補助計算ユニット、３３０：ネットワーク、３４０：ストレージ装置。

Claims (12)

  1. 　第１プロセッサと第２プロセッサとを備える計算機システムの制御方法であって、
    　前記第１プロセッサは、動作周波数または動作電圧の少なくとも一方が可変であり、
    　前記第２プロセッサで動作する検出モジュールが前記第１プロセッサのエラーを検出し、
    　前記第２プロセッサで動作する決定モジュールが前記第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定することを特徴とする計算機システムの制御方法。
  2. 　請求項１に記載の計算機システムの制御方法において、
    　前記決定モジュールが前記第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定する際に、
    　前記検出モジュールが検出する前記エラーの頻度に基づいて、前記決定モジュールが前記第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定することを特徴とする計算機システムの制御方法。
  3. 　請求項２に記載の計算機システムの制御方法において、
    　前記頻度は、前記検出モジュールが前記エラーの検出処理を行った回数当りに発生した前記エラーの検出回数であることを特徴とする計算機システムの制御方法。
  4. 　請求項１に記載の計算機システムの制御方法において、
    　前記計算機システムは、
    　前記第１プロセッサおよび前記第２プロセッサを含む第１情報処理装置と、
    　前記第１情報処理装置に前記エラーの検出条件を送信する第２情報処理装置とを備えることを特徴とする計算機システムの制御方法。
  5. 　請求項４に記載の計算機システムの制御方法において、
    　前記第２情報処理装置は、前記計算機システムに投入されるプログラムから前記検出条件を抽出することを特徴とする計算機システムの制御方法。
  6. 　請求項４に記載の計算機システムの制御方法において、
    　前記第１情報処理装置および前記第２情報処理装置は、サーバ装置であることを特徴とする計算機システムの制御方法。
  7. 　第１プロセッサと第２プロセッサとを備える計算機システムであって、
    　前記第１プロセッサは、動作周波数または動作電圧の少なくとも一方が可変であり、
    　前記第２プロセッサで動作する検出モジュールが前記第１プロセッサのエラーを検出し、
    　前記第２プロセッサで動作する決定モジュールが前記第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定することを特徴とする計算機システム。
  8. 　請求項７に記載の計算機システムにおいて、
    　前記検出モジュールが検出する前記エラーの頻度に基づいて、前記決定モジュールが前記第１プロセッサの動作周波数または動作電圧の少なくとも一方を決定することを特徴とする計算機システム。
  9. 　請求項８に記載の計算機システムにおいて、
    　前記頻度は、前記検出モジュールが前記エラーの検出処理を行った回数当りに発生した前記エラーの検出回数であることを特徴とする計算機システム。
  10. 　請求項７に記載の計算機システムにおいて、
    　前記計算機システムは、
    　前記第１プロセッサおよび前記第２プロセッサを含む第１情報処理装置と、
    　前記第１情報処理装置に前記エラーの検出条件を送信する第２情報処理装置とを備えることを特徴とする計算機システム。
  11. 　請求項１０に記載の計算機システムにおいて、
    　前記第２情報処理装置は、前記計算機システムに投入されるプログラムから前記検出条件を抽出することを特徴とする計算機システム。
  12. 　請求項１０に記載の計算機システムにおいて、
    　前記第１情報処理装置および前記第２情報処理装置は、サーバ装置であることを特徴とする計算機システム。
PCT/JP2012/072292 2012-09-03 2012-09-03 計算機システムおよび計算機システムの制御方法 Ceased WO2014033941A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014532705A JPWO2014033941A1 (ja) 2012-09-03 2012-09-03 計算機システムおよび計算機システムの制御方法
US14/424,145 US20150212570A1 (en) 2012-09-03 2012-09-03 Computer system and control method for computer system
PCT/JP2012/072292 WO2014033941A1 (ja) 2012-09-03 2012-09-03 計算機システムおよび計算機システムの制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2012/072292 WO2014033941A1 (ja) 2012-09-03 2012-09-03 計算機システムおよび計算機システムの制御方法

Publications (1)

Publication Number Publication Date
WO2014033941A1 true WO2014033941A1 (ja) 2014-03-06

Family

ID=50182787

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/072292 Ceased WO2014033941A1 (ja) 2012-09-03 2012-09-03 計算機システムおよび計算機システムの制御方法

Country Status (3)

Country Link
US (1) US20150212570A1 (ja)
JP (1) JPWO2014033941A1 (ja)
WO (1) WO2014033941A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500682A (ja) * 2015-11-12 2019-01-10 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ マルチコアプロセッサの操作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008129786A1 (ja) * 2007-04-09 2008-10-30 Panasonic Corporation マルチプロセッサ制御装置、その制御方法および集積回路
JP2009025964A (ja) * 2007-07-18 2009-02-05 Kawasaki Microelectronics Kk 消費電力の制御方法
JP2009510618A (ja) * 2005-09-28 2009-03-12 インテル コーポレイション 多コア・プロセッサによる信頼できるコンピューティング
JP2011022957A (ja) * 2009-07-21 2011-02-03 Nec Corp 電圧監視システムおよび電圧監視方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060280019A1 (en) * 2005-06-13 2006-12-14 Burton Edward A Error based supply regulation
US7512842B2 (en) * 2005-08-29 2009-03-31 Searete Llc Multi-voltage synchronous systems
JP4353990B2 (ja) * 2007-05-18 2009-10-28 株式会社半導体理工学研究センター マルチプロセッサ制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009510618A (ja) * 2005-09-28 2009-03-12 インテル コーポレイション 多コア・プロセッサによる信頼できるコンピューティング
WO2008129786A1 (ja) * 2007-04-09 2008-10-30 Panasonic Corporation マルチプロセッサ制御装置、その制御方法および集積回路
JP2009025964A (ja) * 2007-07-18 2009-02-05 Kawasaki Microelectronics Kk 消費電力の制御方法
JP2011022957A (ja) * 2009-07-21 2011-02-03 Nec Corp 電圧監視システムおよび電圧監視方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500682A (ja) * 2015-11-12 2019-01-10 シーメンス アクチエンゲゼルシヤフトＳｉｅｍｅｎｓ Ａｋｔｉｅｎｇｅｓｅｌｌｓｃｈａｆｔ マルチコアプロセッサの操作方法

Also Published As

Publication number Publication date
US20150212570A1 (en) 2015-07-30
JPWO2014033941A1 (ja) 2016-08-08

Similar Documents

Publication Publication Date Title
EP3859528B1 (en) Method and apparatus for handling memory failure, electronic device and storage medium
Das et al. Adaptive stream processing using dynamic batch sizing
US20220174122A1 (en) Fusing and degradation method and apparatus for micro-service, device, and medium
US9176569B2 (en) Apparatus and method for dynamically adjusting frequency of central processing unit
KR102415867B1 (ko) 메모리 셀의 결함을 제거하기 위한 메모리 시스템 및 그의 동작 방법
TWI526820B (zh) 決定供應至核心的電壓之技術
US20160342394A1 (en) Multi-factor entropy sourcing for random number generators
CN103440167A (zh) Hadoop多作业环境下自学习反馈的任务调度方法
CN111598247A (zh) 量子吉布斯态生成方法、装置及电子设备
US20160179577A1 (en) Method of Managing the Operation of an Electronic System with a Guaranteed Lifetime
CN111598246A (zh) 量子吉布斯态生成方法、装置及电子设备
CN110413414B (zh) 用于平衡负载的方法、装置、设备和计算机可读存储介质
WO2014033941A1 (ja) 計算機システムおよび計算機システムの制御方法
JP2011180725A (ja) ハイブリッド並列処理システム、方法、及びプログラム
US8428921B2 (en) Dynamically adjusting simulation fidelity based on checkpointed fidelity state
CN112445635A (zh) 数据驱动的自适应检查点优化方法
Bajaj et al. UNIPOPT: Univariate projection-based optimization without derivatives
Kazemi et al. Optimizing the controller placement problem in SDN with uncertain parameters with robust optimization
WO2016087002A1 (en) Voltage regulator mechanism, electronic device, method and computer program
US9639565B2 (en) Transaction support using intrusive hash tables
CN107908502B (zh) 一种基于大型系统拓扑结构的容错节点分配方法
KR20170037724A (ko) 복합화력발전기 공급능력 연산 장치, 시스템 및 방법
US20080195895A1 (en) Method and Management System for Configuring an Information System
JP7580209B2 (ja) システム、情報処理方法及びプログラム
KR20220107888A (ko) 엣지 디바이스를 위한 맥 위치 기반의 내결함성 딥러닝 가속기 방법 및 그 장치

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12883506

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014532705

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 14424145

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12883506

Country of ref document: EP

Kind code of ref document: A1