WO2014026969A1 - Control device for a buck-boost converter - Google Patents

Control device for a buck-boost converter Download PDF

Info

Publication number
WO2014026969A1
WO2014026969A1 PCT/EP2013/066881 EP2013066881W WO2014026969A1 WO 2014026969 A1 WO2014026969 A1 WO 2014026969A1 EP 2013066881 W EP2013066881 W EP 2013066881W WO 2014026969 A1 WO2014026969 A1 WO 2014026969A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
control
pwm
network
buck
Prior art date
Application number
PCT/EP2013/066881
Other languages
German (de)
French (fr)
Inventor
Wolfgang Daub
Original Assignee
Hella Kgaa Hueck & Co.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hella Kgaa Hueck & Co. filed Critical Hella Kgaa Hueck & Co.
Priority to EP13750303.3A priority Critical patent/EP2885862A1/en
Publication of WO2014026969A1 publication Critical patent/WO2014026969A1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control

Definitions

  • the invention relates to a control circuit for a step-up and down converter for transporting electrical energy from a first network to a second network having a first input for detecting a voltage in the first network,
  • control means for generating the first signal and the second signal
  • control means comprising a PWM generator
  • Control circuits for controlling an up and down converter for transporting electrical energy from the first network to the second network are known in the art. How an up and down converter can be operated in up mode or down mode to carry out the energy transport is also known in the art. Up and up converters are often used in on-board networks, in particular of motor vehicles.
  • Up and down converter of the type mentioned work in up or down mode only if certain boundary conditions are met.
  • down mode for example, it must be ensured that the voltage in the first network is significantly higher than the voltage in the second network.
  • up mode there must be no condition in which the voltage in the first network is approximately equal to the voltage in the second network. It is therefore the requirement that for upward operation, the voltage in the first network must be smaller than the voltage in the second network.
  • a control circuit which knows a third operating mode and a fourth operating mode, which is taken when an amount of a difference between the voltage in the second network and the voltage in the first network is smaller than a predetermined value .
  • the up and down converter operates in a mixed mode.
  • Characteristics of these mixed modes of operation i. of the third mode of operation and the fourth mode of operation is that both up-conversion and down-conversion occur within one period of a periodic clock signal.
  • the LTC 3780.LTC 3789, LTC 3791-1 and LTC 8705 integrated circuits datasheets provide control circuits for mixed mode converters.
  • the invention therefore an object of the invention to further develop the control circuit mentioned above so that an alternative control circuit to the known control circuit is ready, which works reliably in the transition region between an upward operation and a downward operation.
  • control means comprise a memory in which is storable, whether during a certain part of a period of a periodic clock signal, a reset signal is changed to the on state or not.
  • the control means of a control circuit may comprise first elements for generating control signals from a periodic clock signal. These control signals are independent of measured variables, such as the voltage in the first network or the voltage in the second network. They are advantageously derived exclusively from the clock signal.
  • a first control signal is advantageously generated as a pulse having a duration of a first duration, which always begins on a rising edge of the clock signal.
  • a fourth control signal is advantageously generated as a pulse having a duration of a third time duration, which is always present on a falling edge of the clock signal.
  • control signals can be generated with the first elements for generating control signals:
  • the first control signal by logic operations from the clock signal and a signal resulting from the delay of the clock signal by the first time duration
  • the fourth control signal by logic operations of the clock signal and the third control signal and / or
  • a fifth control signal by delaying the fourth control signal by a fourth period of time.
  • the third time period is the longest, the first and the fourth time periods are smaller than the first and approximately the same, and that the second time duration is the shortest time duration.
  • the third time period may be 100 ns, for example, the first and fourth time periods may be 30 ns, and the second time period may be 15 ns, for example.
  • the duration of a clock period can be 2500 ns.
  • the switch-on time of the clock signal can be 400 ns.
  • the length of the time periods may depend on the first elements used to generate the control signals and of the switches used in the up and down switches and possibly other control means.
  • the fifth control signal according to the invention may be a signal whose change from a logical 0 to a logical 1 indicates the start of the specific part of the periodic signal.
  • ode indicates a periodic clock signal within which is storable by the memory, whether the reset signal is changed to the on state or not.
  • the first elements for generating the control signals may be logic gates and delay stages.
  • the control circuit may comprise means for determining an operating mode predetermined by the voltage in the first network and the voltage in the second network.
  • the determinable modes of operation may be upshift, downshift, first, and second hybrid modes.
  • the means for determining the operating mode comprise at least a first means for determining the up mode or the down mode. This compares the voltages of the two on-board systems and provides the signals indicating either an up or a down mode.
  • the means for determining the operating mode further comprises at least a second means indicating the mixing operation, which by definition is present when the voltages in the first network and in the second network differ by less than a predetermined value.
  • the two on-board voltages e.g.
  • the means for determining the operating mode together may provide the signals for a mixed mode of operation indicating that there is a first or a second mixed mode of operation. When there is a mixed operation, it can be discriminated between the first mixed mode of operation and a second mixed mode of operation from the signals indicating a down mode and an up mode. A first mixed mode of operation may be displayed when the down mode and the mixed mode are displayed. A second mixed mode of operation may be displayed when the up mode and the mixed mode are displayed.
  • the reset signal is generated from a combination of an output signal PWM-out of the PWM generator, the first control signal, the fourth control signal and the operation mode indicating signals.
  • the control circuit according to the invention comprises means for generating the reset signal. These means can be formed by logic gates.
  • the means for generating the reset signal may be configured
  • the reset signal always becomes logical 1 when the output signal of the PWM generator PWM-Out is logic 1,
  • the fourth control signal has a rising edge
  • the second control signal has a rising edge.
  • the reset signal is advantageously logic 0 as long as the output signal of the PWM generator PWM-Out is logic 0.
  • the control means of a control circuit according to the invention in the first mixing operation and in the second mixing operation in response to an output signal of the PWM generator and in response to one or more control signals, the first signal and the second signal so that during a period of the clock signal, the first switch and the second switches are operated.
  • an up-conversion as well as a down-conversion can thus take place.
  • the energy that can be transmitted during a mixing operation within one period of the clock signal can thereby be smaller than the least amount of energy that can be transmitted in one or the other direction in pure up mode or in pure down mode.
  • control means of a control circuit according to the invention can be any control circuit according to the invention.
  • first bistable flip-flop for generating the first signal in a set state of the first bistable flip-flop
  • second bistable flip-flop for generating the second signal in a set state of the second bistable flip-flop
  • the second elements may also be logic gates.
  • the second elements may be adapted and arranged to process the control signals generated by the first elements of the control means and in particular to associate with the operation mode indicating signals or the output signal of the PWM generator.
  • the set input of the first flip-flop may be connected to one or more of the first elements for generating control signals.
  • the set input of the first flip-flop can be connected, for example, to the output of the first element of the control means, to which the fifth control signal can be tapped off.
  • the first elements and / or second elements can generate a setting signal for setting the first flip-flop in dependence on the fifth control signal of the control signals.
  • the first and / or second elements of the control means of the control circuit according to the invention can generate a reset signal for resetting the first flip-flop in response to a result of an OR operation of the fourth control signal of the control signals and the output signal of the PWM generator in the first mixing operation.
  • an AND gate is formed by NAND gates and NOR gates.
  • the first and / or second elements of the control means of the control circuit according to the invention can generate a set signal for setting the first flip-flop in response to the fifth control signal in the second mixing mode.
  • the first and / or second elements may generate a reset signal for resetting the first flip-flop in the second mixing operation in response to the result of an AND operation of the third control signal of the control signals and the output signal (PWMOut) of the PWM generator.
  • the first and / or second elements in the first mixing mode can generate a reset signal for resetting the second flip-flop in dependence on the output signal of the PWM generator.
  • the first and / or second elements can generate a setting signal for setting the second flip-flop in response to the second control signal of the control signals in the second mixing operation.
  • the first and / or second elements in the second mixing mode can generate a reset signal for resetting the second flip-flop in dependence on the output signal of the PWM generator.
  • the switches of the up and down converter in the first or second mixing operation can be controlled so that switching operations are triggered in part due to the timing and partly due to adjusting in the second network electrical variables and setpoints. It may be that control is not done exclusively by the PWM generator.
  • control circuit of the type mentioned comprises means for determining a predetermined by the voltage in the first network and the voltage in the second network operating mode of the up and down converter, including an up mode operation mode when the voltage in the first network is less than the voltage in the second network, and a down mode of operation mode when the voltage in the first network is greater than the voltage in the second network.
  • the means for determining the operating mode are then also suitable and set up as further operating modes
  • the first and second values may be the same or different.
  • the up and down converter is controlled differently than previously known. It is also controlled differently in the first and second mixed mode than in the up mode or in the down mode. Both in the first mixing operation and in the second mixing operation, the first switch and the second switch of the up and down converter can be closed and opened.
  • the first signal for switching on and off a first switch of the up and down converter, the second signal for switching on and off a second switch of the up and down converter and possibly further Signals for controlling other switches of the up and down converter either time-controlled or timed and event-controlled.
  • Timed means that these signals are generated in response to the clock signal.
  • Event-controlled means that these signals depend on the occurrence of one or more events, in particular the output signal of the PWM generator.
  • a control circuit according to the invention may comprise a regulator.
  • the controller compares a setpoint and an actual value of the voltage in the second network and uses this to generate the controller signal (eg the control difference), which can be an analog signal.
  • the controller signal eg the control difference
  • Other controls could regulate, for example, the current or rate of change of current.
  • the PWM generator can compare the regulator signal with a trapezoidal or triangular signal and provides an output signal.
  • the output signal of the PWM generator is preferably 1 when trapezoidal or triangular signals are greater than the regulator signal.
  • the output of the PWM generator can be used for event control of the up- and down-converter switches.
  • control means of a control circuit according to the invention according to claim 16 may comprise first elements for generating control signals from a periodic clock signal. These control signals are of measured variables, such as the span independent in the first network or the voltage in the second network. They are advantageously derived exclusively from the clock signal. You can use the switches of the up and down converter for a time control.
  • a first control signal is advantageously generated as a pulse having a duration of a first duration, which always begins on a rising edge of the clock signal.
  • a fourth control signal is advantageously generated as a pulse having a duration of a third time duration, which is always present on a falling edge of the clock signal.
  • control signals can be generated with the first elements for generating control signals:
  • the first control signal by logic operations from the clock signal and a signal resulting from the delay of the clock signal by the first time duration
  • the fourth control signal by logic operations of the clock signal and the third control signal and / or
  • a fifth control signal by delaying the fourth control signal by a fourth period of time.
  • the third time period is the longest, the first and the fourth time periods are smaller than the first and approximately the same, and that the second time duration is the shortest time duration.
  • the third time period may be 100 ns, for example, the first and fourth time periods may be 30 ns, and the second time period may be 15 ns, for example.
  • the duration of a clock period can be 2500 ns.
  • the switch-on time of the clock signal can be 400 ns. The length of time may depend on the first elements used to generate the control signals and on the switches used in the up and down switches, and possibly other control means.
  • the first switch of the up and down converter timed by a rising edge of the fifth control signal is turned on and off depending on what occurs earlier either by a rising edge of the fourth control signal or if the output of the PWM generator logical is 1. That is, the first switch in the down mode is timed on and timed or event driven off. It would also be possible to have the switching off only timed.
  • This type of downward operation is also possible with a control circuit for a up and down converter, which knows no mixed operating modes, for example, in a control circuit having the features of the preamble of claim 1 or the O- term of claim 16.
  • the second switch of the up and down converter in the upward operation mode, is switched on in a time-controlled manner by a rising edge of the first control signal.
  • the second switch may be turned off when the output of the PWM generator is logic 1, or when the first control signal has a rising edge.
  • This means that the second switch is switched on in the upward operating mode in a time-controlled manner and is switched off in a time-controlled or event-controlled manner. It would also be possible to have the switching off only timed.
  • This type of uplink operation is also possible with a control circuit for a step-up and down converter that does not know mixing modes, for example, a control circuit having the features of the preamble of claim 1 or the preamble of claim 16.
  • the first switch of the up and down converter in the first mixed mode of operation is switched on and off by a rising edge of the fifth control signal, depending on what occurs earlier either by a rising edge of the fourth control signal or in that the output signal of the PWM generator is logic 1.
  • the first switch is switched off in time-controlled or event-controlled mode in the down mode.
  • the second switch of the up and down converter against can be turned on in the first mixing operation with the second control signal when previously after a rising edge of the fifth control signal, the output signal of the PWM generator is logic 1. It is time-controlled depending on the occurrence of an event. It can be switched off if the output signal of the PWM generator is logic 1. Switching off is event-controlled.
  • the second switch of the up and down converter is switched on by the controller according to the invention only with the second control signal, if during the particular part of a period of a periodic clock signal mentioned in claim 1 the output signal of the PWM Generator is logic 1.
  • the output signal of the PWM Generator is logic 1.
  • the step-up and step-down converters are not put in a down mode only by the closing of the first switch but also in an up mode by the closing of the second switch.
  • the first switch of the up and down converter is switched on in a time-controlled manner by a rising edge of the fifth control signal. It can be switched off when, in the second mixing mode, the third control signal is 1 and at the same time the output signal of the PWM generator is logic 1. Switching off then takes place through a mixture of time and event control.
  • the second switch of the up and down converter can be switched on time controlled in the second mixing mode by a rising edge of the second control signal.
  • the second switch can be event-controlled switched off in the second mixing operation when the output signal of the PWM generator 1 becomes.
  • FIG. 4 shows first elements of a control means of the control circuit according to the invention
  • FIG. 5 shows a part of second elements of the control means of the invention
  • Control means of the erfindunmultien control circuit Control means of the erfindunmultien control circuit.
  • Fig. 1 an idealized up and down converter W is shown, which can transfer energy from a first network BN1 to a second network BN2. But it is also conceivable to use the invention for a bidirectional up and down converter, which can transmit energy from both the first to the second network and vice versa.
  • the up-down converter W has a first controllable switch SWT1, a first rectifying element DB1, a second controllable switch SWB2, a second rectifying element DT2, an inductive storage element L1, an input capacitor C1 and an output capacitor C2.
  • means for voltage sensing the voltage V (BN1) in the first network BN1 means for voltage sensing the voltage V (BN2) in the second network BN2 and a means for detecting the middle, from the first network BN1 in the up and down converter W flowing stream Havg provided.
  • a clock signal Clk and a setpoint voltage BN2soll in the second network are specified externally.
  • An external pulse generator supplies periodic pulses Clk of the duty cycle TeinClk and the period TauClk.
  • a PWM generator is shown, which is designated in FIG. 1 with PWM.
  • the controller denoted by R compares setpoint and actual value of the voltage V (BN2) and generates therefrom the regulator signal RegOut, which is an analog signal.
  • the PWM compares the output signal RegOut with the output signal Trapezoid of the inductor current emulator and supplies a signal PWM-Out which is further processed by a block designated Reset_FF & DisCh.
  • PWM-Out is 1 if the keystone signal is greater than the RegOut signal.
  • PWM-Out is 0 if the trapezoidal signal is less than the RegOut signal.
  • Fig. 1 the control circuit according to the invention is also shown.
  • the control circuit has means BD, BBD for determining an operating mode predetermined by the voltage V (BN1) in the first network BN1 and the voltage V (BN2) in the second network BN2.
  • the mixed-mode mean BBD provides the BuckBoost signal indicating that there is a first or a second mixing operation.
  • the two on-board voltages e.g. compared with a window comparator which provides the BuckBoost signal.
  • Up or down mode means BD compares the voltages V (BN1) and V (BN2) of the two on-board systems and provides the Boost and Buck signals for up / down operation when there is no mixed operation.
  • the control circuit also includes various control means which determine the operation of the up and down converter in the various modes of operation.
  • the control means include a first bistable flip-flop Buck-FF for controlling the switching element SWT1 together with external circuitry by second elements and a second bistable flip-flop Boost-FF for controlling the switching element SWB2, including external circuitry by second elements.
  • These also include first elements AS and further second elements, which are summarized, inter alia, in the block with the name Reset_FF & DisCh.
  • the first elements AS serve for the sequence control and generate from the externally applied clock signal Clk
  • the first elements AS furthermore generate from the clock signal Clk and the signals Buck and Boost
  • the first elements AS are controlled by the signals Buck and Boost and by the periodic clock signal Clk, which has the pulse duration TeinClk and the period TauClk.
  • the rising edge of Clk is used to generate a pulse Clk1 of duration TauCIkl.
  • the falling edge is used to generate a pulse Clk2, with the pulse duration TauClk2.
  • Reset_FF & DisCh various second elements are summarized.
  • the block can be divided into a third bistable flip-flop Reset-FF with second elements as wiring and a discharge mono-flop MF with second elements as wiring.
  • the third flip-flop Reset-FF is set with Clk2Del and reset with a reset signal, which is generated by the circuit B_Reset_FF the third flip-flop reset FF.
  • the third flip-flop Reset-FF is used as reset memory.
  • the third flip-flop Reset-FF generates exactly one pulse RSTN per period TauClk of the clock signal Clk.
  • the reset signal is generated from the combination of PWM-Out, BuckClk2, BoostCIkl and BuckBoost:
  • Reset is 1 if
  • the discharge mono-flop MF generates from the RSTN and the reset signal the discharge signal DisCh of duration TauDisCh.
  • control circuit according to the invention has an emulator for a current through the inductive storage element L1 (inductor current emulator) (see also FIG. 2).
  • Reactive current emulators are known from the prior art.
  • a sensor for the current through the inductive storage element L1 can also be used.
  • the illustrated inductor current emulator forms a signal trapezoid for the PWM portion of the regulator. It requires the signals of the means for voltage detection, the means for current detection, a discharge MF of the block Reset_FF & DisCh, the first flip-flop Buck-FF, the second flip-flop Boost-FF, as well as the two means BD, BBD for determining the operating mode.
  • the signal Trapez is composed of a sawtooth signal lac and the signal Mavg. lac corresponds to the voltage across a capacitor C11.
  • This capacitor C11 is charged from two current sources G1, G2.
  • the current I (G1) is proportional to the voltage V (BN1) and the current I (G2) is proportional to the voltage difference V (BN1) -V (BN2), if this is positive.
  • a constant current IG1 or IG2 is added to the slope compensation for each of l (G1) and l (G2).
  • the capacitor C11 is discharged once during the period of the clock signal Clk with a switch SwDisCh.
  • DisCh is provided by the unload mono-flop of the block Reset_FF & DisCh.
  • the signals T1, B2 are generated by the first and the second flip-flop.
  • the signals Boost, Buck and BuckBoost are generated by the two means BD, BBD for determining the operating mode.
  • the first flip-flop Buck-FF and the upstream second elements (see Fig. 6) generates the signal which is applied to the output T1 and which controls the half-bridge switch SwT1.
  • the second flip-flop Boost-FF is set when BoostCIkl Del +
  • BuckCIkl Del * BuckBoost * RSTN 1.
  • the second flip-flop Boost-FF is set by a timer independent of any events. In the second mixed operation, however, takes place an event and time control.
  • the second flip-flop Boost-FF is reset with Reset.
  • the up and down converter operates like a down converter known in the art.
  • the signal Clk2Del is applied to the set input of the first flip-flop Buck-FF and provides electrical pulses, which set the first flip-flop Buck-FF. This turns SWT1 on.
  • L1 now lies the voltage difference U (BN1) -U (BN2), which causes the current to rise through L1.
  • the inductor current emulator supplies the signal trapezoid to an input of PWM.
  • the other input of PWM is connected to the output RegOut of the regulator labeled R. That's not true.
  • V (BN2) is the output voltage
  • V (BN1) is the input voltage.
  • the up and down converter operates like a boost converter known in the art. Only for V (BN1) »V (BN2) does the converter operate in the down mode.
  • the switch SWB2 is open in this mode and SWT1 is periodically switched.
  • the BoostCIkl Del signal is applied to the set input of the second flip-flop Boost-FF and sets the second flip-flop Boost-FF. This turns on the switch SWB2 of the converter.
  • L1 is now the voltage V (BN1), which increases the current through L1.
  • the inductor current emulator supplies the signal trapezoid to an input of PWM.
  • the other input of PWM is still connected to the output RegOut of the regulator labeled R.
  • D2 stands for the ratio of the switch-on time to the period (duty-cycle).
  • the up and down converter is also suitable for V (BN1) * V (BN2), since two suitable mixing modes have been found in which a mix of up and down conversion occurs within one period of the clock signal.
  • PWMOut 1). Switching off is only possible by means of a control by means of the reset signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

The invention relates to a control circuit for a buck-boost converter (W) for transporting electrical energy from a first network (BN1) to a second network (BN2), comprising a first input for detecting a voltage (V(BN1)) in the first network (BN1), a second input for detecting a voltage (V(BN2)) in the second network (BN2), a first output (T1), at which a first signal for switching a first switch (SWT1) of the buck-boost converter (W) on and off in bucking operation can be tapped, a second output (B2), at which a second signal for switching a second switch (SWB2) of the buck-boost converter (W) on and off in boosting operation can be tapped, and one or more control means (AS, Reset_FF, Buck-FF, Boost-FF, PWM, R) for generating the first signal and the second signal, wherein the control means (AS, Reset_FF, Buck-FF, Boost-FF, PWM, R) comprise a PWM generator (PWM, R), wherein the control means comprise a memory (Reset_FF), in which it can be stored whether a reset signal (Reset) is switched to the on state or not during a certain part of a period of a periodic clock signal (Clk).

Description

Steuergerät für einen Auf- und Abwärtswandler  Control unit for a step-up and down converter
Beschreibung description
Die Erfindung betrifft eine Steuerschaltung für einen Auf- und Abwärtswandler zum Transportieren elektrischer Energie von einem ersten Netz zu einem zweiten Netz mit einem ersten Eingang zum Erfassen einer Spannung im ersten Netz,The invention relates to a control circuit for a step-up and down converter for transporting electrical energy from a first network to a second network having a first input for detecting a voltage in the first network,
- mit einem zweiten Eingang zum Erfassen einer Spannung im zweiten Netz, mit einem ersten Ausgang, an welchem ein erstes Signal zum Ein- und Ausschalten eines ersten Schalters des Auf- und Abwärtswandlers im Aufwärtsbetrieb abgreifbar ist, with a second input for detecting a voltage in the second network, with a first output at which a first signal for switching on and off of a first switch of the up and down converter can be picked up in the upward mode,
- mit einem zweiten Ausgang, an welchem ein zweites Signal zum Ein- und Ausschalten eines zweiten Schalters des Auf- und Abwärtswandlers im Abwärtsbetrieb abgreifbar ist, und  - With a second output to which a second signal for switching on and off of a second switch of the up and down converter can be tapped in the down mode, and
mit einem oder mehreren Steuermitteln zum Erzeugen des ersten Signals und des zweiten Signal, wobei die Steuermittel einen PWM-Generator umfassen,  with one or more control means for generating the first signal and the second signal, the control means comprising a PWM generator,
Steuerschaltungen zum Steuern eines Auf- und Abwärtswandlers zum Transportieren elektrischer Energie vom ersten Netz zum zweiten Netz sind aus dem Stand der Technik bekannt. Wie ein Auf- und Abwärtswandler im Aufwärtsbetrieb bzw. im Abwärtsbetrieb betrieben werden kann, um den Energietransport vorzunehmen, ist ebenfalls aus dem Stand der Technik bekannt. Auf- und Aufwärtswandler werden häufig in Bordnetzen, insbesondere von Kraftfahrzeugen eingesetzt. Control circuits for controlling an up and down converter for transporting electrical energy from the first network to the second network are known in the art. How an up and down converter can be operated in up mode or down mode to carry out the energy transport is also known in the art. Up and up converters are often used in on-board networks, in particular of motor vehicles.
Auf- und Abwärtswandler der eingangs genannten Art funktionieren im Auf- bzw. Abwärtsbetrieb nur dann, wenn bestimmte Randbedingungen erfüllt sind. So muss im Abwärtsbetrieb sichergestellt sein, dass die Spannung im ersten Netz deutlich größer als die Spannung im zweiten Netz ist. Im Aufwärtsbetrieb darf kein Zustand vorliegen, in dem die Spannung im ersten Netz ungefähr der Spannung im zweiten Netz entspricht. Es gilt daher die Forderung, dass zum Aufwärtsbetrieb die Spannung im ersten Netz kleiner als die Spannung im zweiten Netz sein muss. Diese Randbedingungen führen dazu, dass in den Fällen, in denen die Spannung im ersten Netz ungefähr der Spannung im zweiten Netz entspricht und in den Fällen in denen die Spannung nur geringfügig größer ist als die Spannung im zweiten Netz keiner der beiden Betriebsmodi eingenommen werden kann. Ein Energietransport ist dann vom ersten in das zweite Netz nicht möglich. Up and down converter of the type mentioned work in up or down mode only if certain boundary conditions are met. In down mode, for example, it must be ensured that the voltage in the first network is significantly higher than the voltage in the second network. In up mode, there must be no condition in which the voltage in the first network is approximately equal to the voltage in the second network. It is therefore the requirement that for upward operation, the voltage in the first network must be smaller than the voltage in the second network. These boundary conditions mean that in cases where the voltage in the first network is approximately equal to the voltage in the second network and in cases where the voltage is only slightly greater than the voltage in the second network neither of the two operating modes can be taken. An energy transport is then not possible from the first to the second network.
Durch das Dokument US 7 394231 B2 ist eine Steuerschaltung bekannt geworden, die einen dritten Betriebsmodus und einen vierten Betriebsmodus kennt, welcher eingenommen wird, wenn ein Betrag einer Differenz zwischen der Spannung im zweiten Netz und der Spannung im ersten Netz kleiner als ein vorgegebener Wert ist. In dem dritten Betriebsmodus und in dem vierten Betriebmodus arbeitet der Auf- und Abwärtswandler, in einem Mischbetrieb. Kennzeichen dieser Mischbetriebsmodi, d.h. des dritten Betriebsmodus und des vierten Betriebsmodus ist, dass innerhalb einer Periode eines periodischen Taktsignals sowohl eine Aufwärtswandlung als auch eine Abwärtswandlung stattfindet. Auch aus den Datenblättern zu den integrierten Schaltkreisen LTC 3780.LTC 3789, LTC 3791-1 und LTC 8705 sind Steuerschaltungen für Wandler mit Mischbetriebsmodi bekannt. By the document US 7 394231 B2 a control circuit has become known which knows a third operating mode and a fourth operating mode, which is taken when an amount of a difference between the voltage in the second network and the voltage in the first network is smaller than a predetermined value , In the third mode of operation and in the fourth mode of operation, the up and down converter operates in a mixed mode. Characteristics of these mixed modes of operation, i. of the third mode of operation and the fourth mode of operation is that both up-conversion and down-conversion occur within one period of a periodic clock signal. Also, the LTC 3780.LTC 3789, LTC 3791-1 and LTC 8705 integrated circuits datasheets provide control circuits for mixed mode converters.
Der Erfindung lag daher die Aufgabe zugrunde, die eingangs genannte Steuerschaltung so weiter zu entwickeln, dass eine alternative Steuerschaltung zu der bekannten Steuerschaltung bereitsteht, die im Übergangsbereich zwischen einem Aufwärtsbetrieb und einem Abwärtsbetrieb zuverlässig funktioniert.  The invention therefore an object of the invention to further develop the control circuit mentioned above so that an alternative control circuit to the known control circuit is ready, which works reliably in the transition region between an upward operation and a downward operation.
Diese Aufgabe wird zunächst dadurch gelöst, dass die Steuermittel einen Speicher umfassen, in welchem speicherbar ist, ob während eines bestimmten Teils einer Periode eines periodischen Taktsignals ein Reset-Signal in den Ein-Zustand gewechselt ist oder nicht. This object is first achieved in that the control means comprise a memory in which is storable, whether during a certain part of a period of a periodic clock signal, a reset signal is changed to the on state or not.
Die Steuermittel einer erfindungsgemäßen Steuerschaltung können erste Elemente zum Erzeugen von Steuersignalen aus einem periodischen Taktsignal aufweisen. Diese Steuersignale sind von Messgrößen, wie zum Beispiel der Spannung im ersten Netz oder der Spannung im zweiten Netz unabhängig. Sie sind vorteilhaft ausschließlich aus dem Taktsignal abgeleitet. Ein erstes Steuersignal wird vorteilhaft als Impuls mit einer Dauer einer ersten Zeitdauer erzeugt, der immer bei einer ansteigenden Flanke des Taktsignals beginnt. Ein viertes Steuersignal wird vorteilhaft als Impuls mit einer Dauer einer dritten Zeitdauer erzeugt, der immer bei einer fallenden Flanke des Taktsignals vorliegt. The control means of a control circuit according to the invention may comprise first elements for generating control signals from a periodic clock signal. These control signals are independent of measured variables, such as the voltage in the first network or the voltage in the second network. They are advantageously derived exclusively from the clock signal. A first control signal is advantageously generated as a pulse having a duration of a first duration, which always begins on a rising edge of the clock signal. A fourth control signal is advantageously generated as a pulse having a duration of a third time duration, which is always present on a falling edge of the clock signal.
Mit den ersten Elementen zum Erzeugen von Steuersignalen können beispielsweise folgende Steuersignale erzeugt werden: For example, the following control signals can be generated with the first elements for generating control signals:
- das erste Steuersignal durch logische Verknüpfungen aus dem Taktsignal und einem durch Verzögerung des Taktsignals um die erste Zeitdauer entstandenen Signals,  the first control signal by logic operations from the clock signal and a signal resulting from the delay of the clock signal by the first time duration,
ein zweites Steuersignal durch Verzögerung des ersten Steuersignals um eine zweite Zeitdauer,  a second control signal by delaying the first control signal by a second time period,
- ein drittes Steuersignal durch Verzögerung des Taktsignals um die dritte Zeitdauer,  a third control signal by delaying the clock signal by the third time period,
- das vierte Steuersignal durch logische Verknüpfungen aus dem Taktsignal und dem dritten Steuersignal und/oder  - The fourth control signal by logic operations of the clock signal and the third control signal and / or
ein fünftes Steuersignal durch Verzögerung des vierten Steuersignals um eine vierte Zeitdauer.  a fifth control signal by delaying the fourth control signal by a fourth period of time.
Es kann gelten, dass die dritte Zeitdauer die längste ist, die erste und die vierte Zeitdauer kleiner als die erste und ungefähr gleich groß sind und dass die zweite Zeitdauer die kürzeste Zeitdauer ist. Die dritte Zeitdauer kann beispielsweise 100 ns, die erste und die vierte Zeitdauer können beispielsweise 30 ns und die zweite Zeitdauer kann beispielsweise 15 ns betragen. Die Dauer einer Taktperiode kann 2500 ns betragen. Die Einschaltzeit des Taktsignals kann 400 ns betragen. Die Länge der Zeitdauern kann von den verwendeten ersten Elementen zum Erzeugen der Steuersignale und von den in den Auf- und Abwärtsschaltern verwendeten Schaltern und ggf. weiteren Steuermitteln abhängen. It may be said that the third time period is the longest, the first and the fourth time periods are smaller than the first and approximately the same, and that the second time duration is the shortest time duration. For example, the third time period may be 100 ns, for example, the first and fourth time periods may be 30 ns, and the second time period may be 15 ns, for example. The duration of a clock period can be 2500 ns. The switch-on time of the clock signal can be 400 ns. The length of the time periods may depend on the first elements used to generate the control signals and of the switches used in the up and down switches and possibly other control means.
Das fünfte Steuersignal kann gemäß der Erfindung ein Signal sein, dessen Wechsel von einer logischen 0 zu einer logischen 1 den Beginn des bestimmten Teils der Peri- ode eines periodischen Taktsignals anzeigt, innerhalb dessen von dem Speicher speicherbar ist, ob das Reset-Signal in den Ein-Zustand gewechselt ist oder nicht. The fifth control signal according to the invention may be a signal whose change from a logical 0 to a logical 1 indicates the start of the specific part of the periodic signal. ode indicates a periodic clock signal within which is storable by the memory, whether the reset signal is changed to the on state or not.
Bei den ersten Elementen zum Erzeugen der Steuersignale kann es sich um Logikgatter und Verzögerungsstufen handeln. The first elements for generating the control signals may be logic gates and delay stages.
Die Steuerschaltung kann Mittel zum Bestimmen eines durch die Spannung im ersten Netz und die Spannung im zweiten Netz vorgegebenen Betriebsmodus aufweisen. Bei den bestimmbaren Betriebsmodi kann es sich um einen Aufwärtsbetrieb, einen Abwärtsbetrieb, einen erste und einen zweiten Mischbetrieb handeln. Die Mittel zum Bestimmen des Betriebsmodus umfassen wenigstens ein erstes Mittel zum Bestimmen des Aufwärtsbetriebs oder des Abwärtsbetriebs. Dieses vergleicht die Spannungen der beiden Bordnetze und liefert die Signale, die entweder einen Aufwärts- oder einen Abwärtsbetrieb anzeigen. Die Mittel zum Bestimmen des Betriebsmodus umfassen ferner wenigstens ein zweites Mittel, welches den Mischbetrieb anzeigt, welcher definitionsgemäß vorliegt, wenn die Spannungen im ersten Netz und im zweiten Netz sich um weniger als einen vorbestimmten Wert unterscheiden. Dazu können die beiden Bordnetzspannungen z.B. mittels eines Fensterkomparators verglichen werden, der das den Mischbetrieb anzeigendende Signal liefert. Die Mittel zum Bestimmen des Betriebsmodus zusammen können die Signale für einen Mischbetriebsmodus liefern, welche anzeigen, dass ein erster oder ein zweiter Mischbetriebsmodus vorliegt. Wenn ein Mischbetrieb vorliegt, kann anhand der Signale, welche einen Abwärtsbetrieb und einen Aufwärtsbetrieb anzeigen, zwischen dem ersten Mischbetriebsmodus und einem zweiten Mischbetriebsmodus unterschieden werden. Ein erster Mischbetriebsmodus kann angezeigt werden, wenn der Abwärtsbetriebsmodus und der Mischbetriebsmodus angezeigt werden. Ein zweiter Mischbetriebsmodus kann angezeigt werden, wenn der Aufwärtsbetriebsmodus und der Mischbetriebsmodus angezeigt werden. The control circuit may comprise means for determining an operating mode predetermined by the voltage in the first network and the voltage in the second network. The determinable modes of operation may be upshift, downshift, first, and second hybrid modes. The means for determining the operating mode comprise at least a first means for determining the up mode or the down mode. This compares the voltages of the two on-board systems and provides the signals indicating either an up or a down mode. The means for determining the operating mode further comprises at least a second means indicating the mixing operation, which by definition is present when the voltages in the first network and in the second network differ by less than a predetermined value. For this purpose, the two on-board voltages, e.g. be compared by means of a window comparator, which provides the signal indicating the mixing operation. The means for determining the operating mode together may provide the signals for a mixed mode of operation indicating that there is a first or a second mixed mode of operation. When there is a mixed operation, it can be discriminated between the first mixed mode of operation and a second mixed mode of operation from the signals indicating a down mode and an up mode. A first mixed mode of operation may be displayed when the down mode and the mixed mode are displayed. A second mixed mode of operation may be displayed when the up mode and the mixed mode are displayed.
Vorteilhaft wird das Reset-Signal aus einer Verknüpfung aus einem Ausgangssignal PWM-Out des PWM-Generators, dem ersten Steuersignal, dem vierten Steuersignal sowie den den Betriebsmodus anzeigenden Signalen erzeugt. Zum Erzeugen des Re- set-Signals weist die erfindungsgemäße Steuerschaltung Mittel zum Erzeugen des Reset-Signals auf. Diese Mittel können durch Logikgatter gebildet sein. Advantageously, the reset signal is generated from a combination of an output signal PWM-out of the PWM generator, the first control signal, the fourth control signal and the operation mode indicating signals. To generate the Re- Set signal, the control circuit according to the invention comprises means for generating the reset signal. These means can be formed by logic gates.
Die Mittel zum Erzeugen des Reset-Signals können so konfiguriert sein, The means for generating the reset signal may be configured
dass im Abwärtsbetrieb, im Aufwärtsbetrieb, im ersten Mischbetrieb und im zweiten Mischbetrieb das Reset-Signal immer zu logisch 1 wird, wenn das Ausgangssignal des PWM-Generators PWM-Out logisch 1 ist,  that in the down mode, in the up mode, in the first mixing mode and in the second mixing mode, the reset signal always becomes logical 1 when the output signal of the PWM generator PWM-Out is logic 1,
dass zusätzlich im Aufwärtsbetrieb eine reine Zeitsteuerung durch das aus dem Taktsignal abgeleitete erste und im Abwärtsbetrieb eine reine Zeitsteuerung durch das aus dem Taktsignal abgeleitete vierte Steuersignale erfolgt und das Reset-Signal logisch 1 wird, wenn  in addition, in the up mode a pure time control by the first clock signal derived from the clock signal and in the down mode a pure time control by the derived from the clock signal fourth control signals and the reset signal becomes logical 1, if
o im ersten Mischbetriebsmodus das vierte Steuersignal eine steigende Flanke hat und  o in the first mixed mode of operation, the fourth control signal has a rising edge and
o im zweiten Mischbetriebsmodus das zweite Steuersignal eine steigende Flanke hat.  o in the second mixed mode of operation, the second control signal has a rising edge.
Im ersten wie im zweiten Mischbetrieb ist das Reset-Signal vorteilhaft logisch 0, solange das Ausgangssignal des PWM-Generators PWM-Out logisch 0 ist. In the first as well as in the second mixed mode, the reset signal is advantageously logic 0 as long as the output signal of the PWM generator PWM-Out is logic 0.
Die Steuermittel einer erfindungsgemäßen Steuerschaltung können im ersten Mischbetrieb und im zweiten Mischbetrieb in Abhängigkeit eines Ausgangssignals des PWM-Generators und in Abhängigkeit von einem oder mehreren Steuersignalen das erste Signal und das zweite Signal so erzeugen, dass während einer Periode des Taktsignals der erste Schalter und der zweite Schalter betätigt werden. Im ersten Mischbetrieb wie im zweiten Mischbetrieb kann somit eine Aufwärtswandlung wie auch eine Abwärtswandlung stattfinden. Die Energie, die während eines Mischbetriebs innerhalb einer Periode des Taktsignals übertragen werden kann, kann dadurch kleiner sein, als die geringste Menge Energie, die im reinen Aufwärtsbetrieb oder im reinen Abwärtsbetrieb in die eine oder die andere Richtung übertragen werden kann. The control means of a control circuit according to the invention in the first mixing operation and in the second mixing operation in response to an output signal of the PWM generator and in response to one or more control signals, the first signal and the second signal so that during a period of the clock signal, the first switch and the second switches are operated. In the first mixing mode, as in the second mixing mode, an up-conversion as well as a down-conversion can thus take place. The energy that can be transmitted during a mixing operation within one period of the clock signal can thereby be smaller than the least amount of energy that can be transmitted in one or the other direction in pure up mode or in pure down mode.
Das Steuermittel einer erfindungsgemäßen Steuerschaltung kann The control means of a control circuit according to the invention can
- eine erste bistabile Kippstufe zum Erzeugen des ersten Signals in einem gesetzten Zustand der ersten bistabilen Kippstufe, eine zweite bistabile Kippstufe zum Erzeugen des zweiten Signals in einem gesetzten Zustand der zweiten bistabilen Kippstufe a first bistable flip-flop for generating the first signal in a set state of the first bistable flip-flop, a second bistable flip-flop for generating the second signal in a set state of the second bistable flip-flop
sowie zweite Elemente umfassen, die einem Setz-Eingang der ersten Kippstufe und/oder der zweiten Kippstufe und/oder einem Rücksetz-Eingang der ersten Kippstufe und/oder der zweiten Kippstufe vorgeschaltet sind.  and second elements which are connected upstream of a set input of the first flip-flop and / or the second flip-flop and / or a reset input of the first flip-flop and / or the second flip-flop.
Auch bei den zweiten Elementen kann es sich um Logikgatter handeln. The second elements may also be logic gates.
Die zweiten Elemente können dazu geeignet und eingerichtet sein, die von den ersten Elementen der Steuermittel erzeugten Steuersignale zu verarbeiten und insbesondere mit den Betriebsmodus anzeigenden Signalen oder dem Ausgangssignal des PWM- Generators zu verknüpfen. The second elements may be adapted and arranged to process the control signals generated by the first elements of the control means and in particular to associate with the operation mode indicating signals or the output signal of the PWM generator.
Der Setz-Eingang der ersten Kippstufe kann mit einem oder mehreren der ersten E- lemente zum Erzeugen von Steuersignalen verbunden sein. Der Setz-Eingang der ersten Kippstufe kann beispielsweise mit dem Ausgang des ersten Elements des Steuermittels verbunden sein, an dem das fünfte Steuersignal abgreifbar ist. The set input of the first flip-flop may be connected to one or more of the first elements for generating control signals. The set input of the first flip-flop can be connected, for example, to the output of the first element of the control means, to which the fifth control signal can be tapped off.
Die ersten Elemente und/oder zweiten Elemente können im ersten Mischbetrieb ein Setzsignal zum Setzen der ersten Kippstufe in Abhängigkeit von dem fünften Steuersignal der Steuersignale erzeugen. In the first mixing operation, the first elements and / or second elements can generate a setting signal for setting the first flip-flop in dependence on the fifth control signal of the control signals.
Die ersten und/oder zweiten Elemente des Steuermittels der erfindungsgemäßen Steuerschaltung können im ersten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der ersten Kippstufe in Abhängigkeit eines Ergebnisses einer ODER-Verknüpfung des vierten Steuersignals der Steuersignale und des Ausgangssignals des PWM- Generators erzeugen. The first and / or second elements of the control means of the control circuit according to the invention can generate a reset signal for resetting the first flip-flop in response to a result of an OR operation of the fourth control signal of the control signals and the output signal of the PWM generator in the first mixing operation.
Logische Verknüpfungen, insbesondere die in dieser Anmeldung erwähnten UND- Verknüpfungen und UND-Verküpfungen werden vorzugsweise durch NAND- oder NOR-Gatter realisiert. So c = a * b realisieren durch NOT( NOT ( a * b)) = NOT (NOT (a) + NOT (b)). Hier wird eine UND-Verknüpfung durch NAND-Verknüpfungen bzw. Gatter und durch NOR-Verknüpfungen bzw. Gatter gebildet. Logical links, in particular the AND links and AND links mentioned in this application, are preferably realized by NAND or NOR gates. So realize c = a * b by NOT (NOT (a * b)) = NOT (NOT (a) + NOT (b)). Here, an AND gate is formed by NAND gates and NOR gates.
Die ersten und/oder zweiten Elemente des Steuermittels der erfindungsgemäßen Steuerschaltung können im zweiten Mischbetrieb ein Setzsignal zum Setzen der ersten Kippstufe in Abhängigkeit des fünften Steuersignals erzeugen. The first and / or second elements of the control means of the control circuit according to the invention can generate a set signal for setting the first flip-flop in response to the fifth control signal in the second mixing mode.
Die ersten und/oder zweiten Elemente können im zweiten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der ersten Kippstufe in Abhängigkeit des Ergebnisses einer UND-Verknüpfung des dritten Steuersignals der Steuersignale und des Ausgangssignals (PWMOut) des PWM-Generators erzeugen. The first and / or second elements may generate a reset signal for resetting the first flip-flop in the second mixing operation in response to the result of an AND operation of the third control signal of the control signals and the output signal (PWMOut) of the PWM generator.
Die ersten und/oder zweiten Elemente des Steuermittels einer erfindungsgemäßen Steuerschaltung können im ersten Mischbetrieb ein Setzsignal zum Setzen der zweiten Kippstufe in Abhängigkeit eines Ergebnisses einer UND-Verknüpfung des Ausgangssignals des PWM-Generators, eines Signals, welches anzeigt, das während eines Aus-Zustands des fünften Steuersignals das Ausgangssignal des PWM- Generators in den Ein-Zustand gewechselt ist, und des zweiten Steuersignals der Steuersignale erzeugen. The first and / or second elements of the control means of a control circuit according to the invention in the first mixing mode, a set signal for setting the second flip-flop in response to a result of ANDing the output signal of the PWM generator, a signal indicating that during an off-state of the fifth control signal, the output signal of the PWM generator is switched to the on state, and the second control signal of the control signals generate.
Gemäß der Erfindung können die ersten und/oder zweiten Elemente im ersten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der zweiten Kippstufe in Abhängigkeit des Ausgangssignals des PWM-Generators erzeugen. According to the invention, the first and / or second elements in the first mixing mode can generate a reset signal for resetting the second flip-flop in dependence on the output signal of the PWM generator.
Die ersten und/oder zweiten Elemente können im zweiten Mischbetrieb ein Setzsignal zum Setzen der zweiten Kippstufe in Abhängigkeit des zweiten Steuersignals der Steuersignale erzeugen. The first and / or second elements can generate a setting signal for setting the second flip-flop in response to the second control signal of the control signals in the second mixing operation.
Erfindungsgemäß können die ersten und/oder zweiten Elemente im zweiten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der zweiten Kippstufe in Abhängigkeit des Ausgangssignals des PWM-Generators erzeugen. Bei einer erfindungsgemäßen Steuerschaltung können die Schalter des Auf- und Abwärtswandlers im ersten oder zweiten Mischbetrieb so angesteuert werden, dass Schaltvorgänge zum Teil aufgrund des Zeitablaufs und zum Teil aufgrund der sich im zweiten Netz einstellenden elektrischen Größen und von Sollgrößen ausgelöst werden. Es kann sein, dass eine Steuerung ausschließlich durch den PWM-Generator nicht erfolgt. According to the invention, the first and / or second elements in the second mixing mode can generate a reset signal for resetting the second flip-flop in dependence on the output signal of the PWM generator. In a control circuit according to the invention, the switches of the up and down converter in the first or second mixing operation can be controlled so that switching operations are triggered in part due to the timing and partly due to adjusting in the second network electrical variables and setpoints. It may be that control is not done exclusively by the PWM generator.
Die der Erfindung zugrunde liegenden Aufgabe kann gemäß Anspruch 16 ferner dadurch gelöst werden, dass die Steuerschaltung der eingangs genannten Art Mittel zum Bestimmen eines durch die Spannung im ersten Netz und die Spannung im zweiten Netz vorgegebenen Betriebsmodus des Auf- und Abwärtswandlers aufweist, darunter ein Aufwärtsbetriebsbetriebsmodus, wenn die Spannung im ersten Netz kleiner ist als die Spannung im zweiten Netz, und ein Abwärtsbetriebsbetriebsmodus, wenn die Spannung im ersten Netz größer ist als die Spannung im zweiten Netz. Die Mittel zum Bestimmen des Betriebmodus sind dann ferner geeignet und eingerichtet, als weitere Betriebsmodi The object underlying the invention can be further achieved according to claim 16, characterized in that the control circuit of the type mentioned comprises means for determining a predetermined by the voltage in the first network and the voltage in the second network operating mode of the up and down converter, including an up mode operation mode when the voltage in the first network is less than the voltage in the second network, and a down mode of operation mode when the voltage in the first network is greater than the voltage in the second network. The means for determining the operating mode are then also suitable and set up as further operating modes
einen ersten Mischbetriebsmodus des Auf- und Abwärtswandlers zu bestimmen, wenn die Spannung im ersten Netz größer ist als die Spannung im zweiten Netz und der Betrag der Differenz der Spannungen kleiner ist als ein vorbestimmter erster Wert und  determine a first mixed mode of operation of the up-down converter when the voltage in the first network is greater than the voltage in the second network and the magnitude of the difference of the voltages is less than a predetermined first value and
- einen zweiten Mischbetriebsmodus des Auf- und Abwärtswandlers zu bestimmen, wenn die Spannung im ersten Netz kleiner ist als die Spannung im zweiten Netz und der Betrag der Differenz der Spannungen kleiner ist als ein vorbestimmter zweiter Wert  to determine a second mixed mode of operation of the up-down converter when the voltage in the first network is less than the voltage in the second network and the magnitude of the difference in the voltages is less than a predetermined second value
zu bestimmen. to determine.
Der erste und der zweite Wert können gleich oder unterschiedlich sein. The first and second values may be the same or different.
Bei der Erfindung wird im Übergangsbereich bei nahezu gleicher Spannung im ersten Netz und im zweiten Netz zwischen dem Aufwärtsbetrieb und dem Abwärtsbetrieb zwischen zwei durch die Spannung im ersten Netz und die Spannung im zweiten Netz vorgegebenen Betriebsmodi unterschieden. In diesen beiden zusätzlichen Betriebs- modi, dem ersten Mischbetrieb und dem zweiten Mischbetrieb wird der Auf- und Abwärtswandler anders gesteuert, als es bisher bekannt ist. Er wird im ersten und zweiten Mischbetrieb auch anders gesteuert als im Aufwärtsbetrieb oder im Abwärtsbetrieb. Sowohl im ersten Mischbetrieb als auch im zweiten Mischbetrieb können der erste Schalter als auch der zweite Schalter des Auf- und Abwärtswandlers geschlossen und geöffnet werden. In the invention, a distinction is made in the transition region at almost the same voltage in the first network and in the second network between the upward operation and the downward operation between two predetermined by the voltage in the first network and the voltage in the second network operating modes. In these two additional operating Modes, the first mixing mode and the second mixing mode, the up and down converter is controlled differently than previously known. It is also controlled differently in the first and second mixed mode than in the up mode or in the down mode. Both in the first mixing operation and in the second mixing operation, the first switch and the second switch of the up and down converter can be closed and opened.
Gemäß der Erfindung ist es zum Beispiel möglich, dass je nach Betriebsmodus das erste Signal zum Ein- und Ausschalten eines ersten Schalters des Auf- und Abwärtswandlers, das zweite Signal zum Ein- und Ausschalten eines zweiten Schalters des Auf- und Abwärtswandlers und ggf. weiterer Signale zum Steuern von weiteren Schaltern des Auf- und Abwärtswandlers entweder zeitgesteuert oder zeitgesteuert und ereignisgesteuert erfolgt. Zeitgesteuert bedeutet, dass diese Signale in Abhängigkeit vom Taktsignal erzeugt werden. Ereignisgesteuert bedeutet, dass diese Signale durch den Eintritt eines oder mehrerer Ereignisse abhängt, insbesondere dem Ausgangssignal des PWM-Generators. According to the invention, for example, it is possible that, depending on the operating mode, the first signal for switching on and off a first switch of the up and down converter, the second signal for switching on and off a second switch of the up and down converter and possibly further Signals for controlling other switches of the up and down converter either time-controlled or timed and event-controlled. Timed means that these signals are generated in response to the clock signal. Event-controlled means that these signals depend on the occurrence of one or more events, in particular the output signal of the PWM generator.
Eine erfindungsgemäße Steuerschaltung gemäß Anspruch 16 kann einen Regler aufweisen. Der Regler vergleicht beispielsweise einen Soll- und einen Istwert der Spannung im zweiten Netz und erzeugt daraus das Reglersignal (z. b. die Regeldifferenz), welches ein analoges Signal sein kann. Andere Regler könnten beispielsweise den Strom oder die Stromänderungsgeschwindigkeit regeln. A control circuit according to the invention may comprise a regulator. For example, the controller compares a setpoint and an actual value of the voltage in the second network and uses this to generate the controller signal (eg the control difference), which can be an analog signal. Other controls could regulate, for example, the current or rate of change of current.
Der PWM-Generator kann das Reglersignal mit einem Trapez- oder Dreieckssignal vergleichen und liefert ein Ausgangsignal. Das Ausgangssignal des PWM-Generator ist vorzugsweise dann 1 , wenn Trapez- oder Dreieckssignale größer als das Reglersignal sind. Das Ausgangssignal des PWM-Generators kann für eine Ereignissteuerung der Schalter des Auf- und Abwärtswandlers benutzt werden. The PWM generator can compare the regulator signal with a trapezoidal or triangular signal and provides an output signal. The output signal of the PWM generator is preferably 1 when trapezoidal or triangular signals are greater than the regulator signal. The output of the PWM generator can be used for event control of the up- and down-converter switches.
Die Steuermittel einer erfindungsgemäßen Steuerschaltung nach Anspruch 16 können erste Elemente zum Erzeugen von Steuersignalen aus einem periodischen Taktsignal aufweisen. Diese Steuersignale sind von Messgrößen, wie zum Beispiel der Span- nung im ersten Netz oder der Spannung im zweiten Netz unabhängig. Sie sind vorteilhaft ausschließlich aus dem Taktsignal abgeleitet. Sie können für eine Zeitsteuerung der Schalter des Auf- und Abwärtswandlers genutzt werden. The control means of a control circuit according to the invention according to claim 16 may comprise first elements for generating control signals from a periodic clock signal. These control signals are of measured variables, such as the span independent in the first network or the voltage in the second network. They are advantageously derived exclusively from the clock signal. You can use the switches of the up and down converter for a time control.
Ein erstes Steuersignal wird vorteilhaft als Impuls mit einer Dauer einer ersten Zeitdauer erzeugt, der immer bei einer ansteigenden Flanke des Taktsignals beginnt. Ein viertes Steuersignal wird vorteilhaft als Impuls mit einer Dauer einer dritten Zeitdauer erzeugt, der immer bei einer fallenden Flanke des Taktsignals vorliegt. A first control signal is advantageously generated as a pulse having a duration of a first duration, which always begins on a rising edge of the clock signal. A fourth control signal is advantageously generated as a pulse having a duration of a third time duration, which is always present on a falling edge of the clock signal.
Mit den ersten Elementen zum Erzeugen von Steuersignalen können beispielsweise folgende Steuersignale erzeugt werden: For example, the following control signals can be generated with the first elements for generating control signals:
- das erste Steuersignal durch logische Verknüpfungen aus dem Taktsignal und einem durch Verzögerung des Taktsignals um die erste Zeitdauer entstandenen Signals,  the first control signal by logic operations from the clock signal and a signal resulting from the delay of the clock signal by the first time duration,
ein zweites Steuersignal durch Verzögerung des ersten Steuersignals um eine zweite Zeitdauer,  a second control signal by delaying the first control signal by a second time period,
ein drittes Steuersignal durch Verzögerung des Taktsignals um die dritte Zeitdauer,  a third control signal by delaying the clock signal by the third time period,
das vierte Steuersignal durch logische Verknüpfungen aus dem Taktsignal und dem dritten Steuersignal und/oder  the fourth control signal by logic operations of the clock signal and the third control signal and / or
ein fünftes Steuersignal durch Verzögerung des vierten Steuersignals um eine vierte Zeitdauer.  a fifth control signal by delaying the fourth control signal by a fourth period of time.
Es kann gelten, dass die dritte Zeitdauer die längste ist, die erste und die vierte Zeitdauer kleiner als die erste und ungefähr gleich groß sind und dass die zweite Zeitdauer die kürzeste Zeitdauer ist. Die dritte Zeitdauer kann beispielsweise 100 ns, die erste und die vierte Zeitdauer können beispielsweise 30 ns und die zweite Zeitdauer kann beispielsweise 15 ns betragen. Die Dauer einer Taktperiode kann 2500 ns betragen. Die Einschaltzeit des Taktsignals kann 400 ns betragen. Die Länge der Zeitdauer kann von den verwendeten ersten Elementen zum Erzeugen der Steuersignale und von den in den Auf- und Abwärtsschaltern verwendeten Schaltern und ggf. weiteren Steuermitteln abhängen. So ist es möglich, dass im Abwärtsbetriebsmodus der erste Schalter des Auf- und Abwärtswandlers zeitgesteuert durch eine steigende Flanke des fünften Steuersignals eingeschaltet und ausgeschaltet wird je nach dem was früher eintritt entweder durch eine steigende Flanke des vierten Steuersignals oder wenn der Ausgang des PWM- Generators logisch 1 ist. Das heißt, dass der erste Schalter im Abwärtsbetriebsmodus zeitgesteuert eingeschaltet und zeitgesteuert oder ereignisgesteuert ausgeschaltet wird. Möglich wäre es auch, das Ausschalten nur zeitgesteuert erfolgen zu lassen. Diese Art des Abwärtsbetriebs ist auch möglich mit einer Steuerschaltung für einen Auf- und Abwärtswandler, die keine Misch betriebsmodi kennt, zum Beispiel bei einer Steuerschaltung mit den Merkmalen des Oberbegriffs des Anspruchs 1 oder des O- berbegriffs des Anspruchs 16. It may be said that the third time period is the longest, the first and the fourth time periods are smaller than the first and approximately the same, and that the second time duration is the shortest time duration. For example, the third time period may be 100 ns, for example, the first and fourth time periods may be 30 ns, and the second time period may be 15 ns, for example. The duration of a clock period can be 2500 ns. The switch-on time of the clock signal can be 400 ns. The length of time may depend on the first elements used to generate the control signals and on the switches used in the up and down switches, and possibly other control means. Thus, it is possible that in the down mode, the first switch of the up and down converter timed by a rising edge of the fifth control signal is turned on and off depending on what occurs earlier either by a rising edge of the fourth control signal or if the output of the PWM generator logical is 1. That is, the first switch in the down mode is timed on and timed or event driven off. It would also be possible to have the switching off only timed. This type of downward operation is also possible with a control circuit for a up and down converter, which knows no mixed operating modes, for example, in a control circuit having the features of the preamble of claim 1 or the O- term of claim 16.
Es ist gemäß der Erfindung ferner möglich, dass im Aufwärtsbetriebsmodus der zweite Schalter des Auf- und Abwärtswandlers zeitgesteuert durch eine steigende Flanke des ersten Steuersignals eingeschaltet wird. Der zweite Schalter kann ausgeschaltet werden, wenn das Ausgangssignal des PWM-Generators logisch 1 ist, oder wenn das erste Steuersignal eine steigende Flanke hat. Das heißt, dass der zweite Schalter im Aufwärtsbetriebsmodus zeitgesteuert eingeschaltet und zeitgesteuert oder ereignisgesteuert ausgeschaltet wird. Möglich wäre es auch, das Ausschalten nur zeitgesteuert erfolgen zu lassen. Diese Art des Aufwärtsbetriebs ist auch möglich mit einer Steuerschaltung für einen Auf- und Abwärtswandlers, die keine Mischbetriebsmodi kennt, zum Beispiel bei einer Steuerschaltung mit den Merkmalen des Oberbegriffs des Anspruchs 1 oder des Oberbegriffs des Anspruchs 16. It is also possible according to the invention that in the upward operation mode, the second switch of the up and down converter is switched on in a time-controlled manner by a rising edge of the first control signal. The second switch may be turned off when the output of the PWM generator is logic 1, or when the first control signal has a rising edge. This means that the second switch is switched on in the upward operating mode in a time-controlled manner and is switched off in a time-controlled or event-controlled manner. It would also be possible to have the switching off only timed. This type of uplink operation is also possible with a control circuit for a step-up and down converter that does not know mixing modes, for example, a control circuit having the features of the preamble of claim 1 or the preamble of claim 16.
Es ist gemäß der Erfindung ferner möglich, dass im ersten Mischbetriebsmodus der erste Schalter des Auf- und Abwärtswandlers zeitgesteuert durch eine steigende Flanke des fünften Steuersignals eingeschaltet und ausgeschaltet wird je nach dem was früher eintritt entweder durch eine steigenden Flanke des vierten Steuersignals oder dadurch, dass das Ausgangssignal des PWM-Generators logisch 1 ist. Das heißt, dass der erste Schalter im Abwärtsbetriebsmodus zeitgesteuert oder ereignisgesteuert ausgeschaltet wird. Der zweite Schalter des Auf- und Abwärtswandlers hin- gegen kann im ersten Mischbetrieb mit dem zweiten Steuersignal eingeschaltet werden, wenn zuvor nach einer steigenden Flanke des fünften Steuersignals das Ausgangssignal des PWM-Generators logisch 1 ist. Er wird in Abhängigkeit vom Auftritt eines Ereignisses zeitgesteuert eingeschaltet. Er kann ausgeschaltet werden, wenn das Ausgangssignal des PWM-Generators logisch 1 ist. Das Ausschalten erfolgt ereignisgesteuert. It is also possible according to the invention that in the first mixed mode of operation the first switch of the up and down converter is switched on and off by a rising edge of the fifth control signal, depending on what occurs earlier either by a rising edge of the fourth control signal or in that the output signal of the PWM generator is logic 1. This means that the first switch is switched off in time-controlled or event-controlled mode in the down mode. The second switch of the up and down converter against can be turned on in the first mixing operation with the second control signal when previously after a rising edge of the fifth control signal, the output signal of the PWM generator is logic 1. It is time-controlled depending on the occurrence of an event. It can be switched off if the output signal of the PWM generator is logic 1. Switching off is event-controlled.
Etwas verallgemeinert kann man sagen, dass im ersten Mischbetriebsmodus der zweite Schalter des Auf- und Abwärtswandlers von einer erfindungsgemäßen Steuerung nur dann mit dem zweiten Steuersignal eingeschaltet wird, wenn während des im Anspruch 1 erwähnten, bestimmten Teils einer Periode eines periodischen Taktsignals das Ausgangssignal des PWM-Generators logisch 1 ist. Das kann zum Beispiel bedeuten, dass wenn innerhalb des bestimmten Teils der Periode des periodischen Taktsignals die Regeldifferenz zwischen dem Sollwert und dem Istwert kleiner ist als das Trapez- oder Dreieckssignal, der zweite Schalter eingeschaltet wird. Mit anderen Worten wird der Auf- und Abwärtswandler in dieser Periode des Taktsignals nicht nur durch das Schließen des ersten Schalters in einen Abwärtsbetrieb versetzt sondern durch das Schließen des zweiten Schalters auch in einen Aufwärtsbetrieb. To put it in somewhat general terms, in the first mixed mode of operation the second switch of the up and down converter is switched on by the controller according to the invention only with the second control signal, if during the particular part of a period of a periodic clock signal mentioned in claim 1 the output signal of the PWM Generator is logic 1. This may mean, for example, that within the particular part of the period of the periodic clock signal, the control difference between the setpoint and the actual value is less than the trapezoidal or triangular signal, the second switch is turned on. In other words, in this period of the clock signal, the step-up and step-down converters are not put in a down mode only by the closing of the first switch but also in an up mode by the closing of the second switch.
Ferner ist es möglich, dass im zweiten Mischbetriebsmodus der erste Schalter des Auf- und Abwärtswandlers zeitgesteuert durch eine steigende Flanke des fünften Steuersignals eingeschaltet wird. Er kann ausgeschaltet werden, wenn im zweiten Mischbetrieb das dritte Steuersignal 1 ist und gleichzeitig das Ausgangssignal des PWM-Generators logisch 1 ist. Das Ausschalten erfolgt dann durch eine Mischung aus Zeit- und Ereignissteuerung. Der zweite Schalter des Auf- und Abwärtswandlers kann im zweiten Mischbetrieb durch eine steigende Flanke des zweite Steuersignals zeitgesteuert eingeschaltet werden. Der zweite Schalter kann im zweiten Mischbetrieb ereignisgesteuert ausgeschaltet werden, wenn das Ausgangssignal des PWM- Generators 1 wird. Furthermore, it is possible that in the second mixed operating mode, the first switch of the up and down converter is switched on in a time-controlled manner by a rising edge of the fifth control signal. It can be switched off when, in the second mixing mode, the third control signal is 1 and at the same time the output signal of the PWM generator is logic 1. Switching off then takes place through a mixture of time and event control. The second switch of the up and down converter can be switched on time controlled in the second mixing mode by a rising edge of the second control signal. The second switch can be event-controlled switched off in the second mixing operation when the output signal of the PWM generator 1 becomes.
Anhand der beigefügten Zeichnungen wird die Erfindung nachfolgend näher erläutert. Dabei zeigt: Fig. 1 eine Darstellung eines Auf- und Abwärtswandlers mit einer erfindungsgemäßen Steuerschaltung, Reference to the accompanying drawings, the invention is explained in more detail below. Showing: 1 is an illustration of an up and down converter with a control circuit according to the invention,
Fig. 2 einen Drosselstrom-Emulator der erfindungemäßen Steuerschaltung, 2 a throttle current emulator of the inventive control circuit,
Fig. 3 einen Teil eines Reglers der erfindungemäßen Steuerschaltung, 3 shows a part of a regulator of the inventive control circuit,
Fig. 4 erste Elemente eines Steuermittels der erfindungemäßen Steuerschaltung, Fig. 5 einen Teil von zweiten Elementen des Steuermittels der erfindungemäßen 4 shows first elements of a control means of the control circuit according to the invention, FIG. 5 shows a part of second elements of the control means of the invention
Steuerschaltung,  Control circuit,
Fig. 6 einen Teil von zweiten Elementen und eine erste bistabile Kippstufe des  6 shows a part of second elements and a first bistable flip-flop of
Steuermittels der erfindungemäßen Steuerschaltung,  Control means of the control circuit according to the invention,
Fig. 7 einen Teil von zweiten Elementen und eine zweite bistabile Kippstufe des 7 shows a part of second elements and a second bistable flip-flop of
Steuermittels der erfindungemäßen Steuerschaltung.  Control means of the erfindungemäßen control circuit.
In Fig. 1 ist ein idealisierter Auf- und Abwärtswandler W dargestellt, der Energie von einem ersten Netz BN1 zu einem zweiten Netz BN2 übertragen kann. Es ist aber auch denkbar, die Erfindung für einen bidirektionalen Auf- und Abwärtswandler zu nutzen, der Energie sowohl vom ersten zum zweiten Netz Übertragen kann als auch umgekehrt. In Fig. 1, an idealized up and down converter W is shown, which can transfer energy from a first network BN1 to a second network BN2. But it is also conceivable to use the invention for a bidirectional up and down converter, which can transmit energy from both the first to the second network and vice versa.
Der Auf- und Abwärtswandler W weist einen ersten steuerbaren Schalter SWT1 , ein erstes Gleichrichtelement DB1 , einen zweiten steuerbaren Schalter SWB2, ein zweites Gleichrichtelement DT2, ein induktives Speicherelement L1 , einen Eingangskondensator C1 und einen Ausgangskondensator C2 auf. The up-down converter W has a first controllable switch SWT1, a first rectifying element DB1, a second controllable switch SWB2, a second rectifying element DT2, an inductive storage element L1, an input capacitor C1 and an output capacitor C2.
Ferner sind ein Mittel zur Spannungserfassung der Spannung V(BN1 ) im ersten Netz BN1 , ein Mittel zur Spannungserfassung der Spannung V(BN2) im zweiten Netz BN2 und ein Mittel zur Erfassung des mittleren, aus dem ersten Netz BN1 in den Auf- und Abwärtswandler W fließenden Stroms Havg vorgesehen. Ein Taktsignal Clk und eine Sollspannung BN2soll im zweiten Netz werden von außen vorgegeben. Ein externer Pulsgenerator liefert dazu periodische Impulse Clk der Einschaltdauer TeinClk und der Periode TauClk. Ferner ist ein PWM-Generator dargestellt, der in der Fig. 1 mit PWM bezeichnet wird. Der mit R bezeichnete Regler vergleicht Soll- und Istwert der Spannung V(BN2) und erzeugt daraus das Reglersignal RegOut, welches ein analoges Signal ist. Weitere Regler könnten beispielsweise den Strom oder die Stromänderungsgeschwindigkeit regeln. Der PWM vergleicht das Ausgangssignal RegOut mit dem Ausgangssignal Trapez des Drosselstrom-Emulators und liefert ein Signal PWM-Out, welches von einem mit Reset_FF & DisCh bezeichneten Block weiter verarbeitet wird. PWM-Out ist 1 , wenn das Trapez-Signal größer als das Signal RegOut ist. PWM-Out ist 0, wenn das Trapez-Signal kleiner als das Signal RegOut ist. Further, means for voltage sensing the voltage V (BN1) in the first network BN1, means for voltage sensing the voltage V (BN2) in the second network BN2 and a means for detecting the middle, from the first network BN1 in the up and down converter W flowing stream Havg provided. A clock signal Clk and a setpoint voltage BN2soll in the second network are specified externally. An external pulse generator supplies periodic pulses Clk of the duty cycle TeinClk and the period TauClk. Furthermore, a PWM generator is shown, which is designated in FIG. 1 with PWM. The controller denoted by R compares setpoint and actual value of the voltage V (BN2) and generates therefrom the regulator signal RegOut, which is an analog signal. Other controllers could regulate, for example, the current or rate of change of current. The PWM compares the output signal RegOut with the output signal Trapezoid of the inductor current emulator and supplies a signal PWM-Out which is further processed by a block designated Reset_FF & DisCh. PWM-Out is 1 if the keystone signal is greater than the RegOut signal. PWM-Out is 0 if the trapezoidal signal is less than the RegOut signal.
In Fig. 1 ist ebenfalls die erfindungsgemäße Steuerschaltung dargestellt. In Fig. 1, the control circuit according to the invention is also shown.
Die Steuerschaltung weist Mittel BD, BBD zum Bestimmen eines durch die Spannung V(BN1) im ersten Netz BN1 und die Spannung V(BN2) im zweiten Netz BN2 vorgegebenen Betriebsmodus auf. Das Mittel BBD für den Mischbetrieb liefert das Signal BuckBoost, welches anzeigt, dass ein erster oder ein zweiter Mischbetrieb vorliegt. Dazu werden die beiden Bordnetzspannungen z.B. mit einem Fensterkomparator verglichen, der das Signal BuckBoost liefert. Das Mittel BD für den Auf- oder Abwärtsbetrieb vergleicht die Spannungen V(BN1 ) und V(BN2) der beiden Bordnetze und liefert die Signale Boost und Buck für den Auf- bzw. Abwärtsbetrieb, wenn kein Mischbetrieb vorliegt. Liegt dagegen ein Mischbetrieb vor (BuckBoost=1 ), kann anhand der Signale Boost und Buck zwischen dem ersten Mischbetrieb (Buck=1 und BuckBoost=1) und einem zweiten Mischbetrieb (Boost=1 und BuckBoost=1) unterschieden werden. The control circuit has means BD, BBD for determining an operating mode predetermined by the voltage V (BN1) in the first network BN1 and the voltage V (BN2) in the second network BN2. The mixed-mode mean BBD provides the BuckBoost signal indicating that there is a first or a second mixing operation. For this purpose, the two on-board voltages, e.g. compared with a window comparator which provides the BuckBoost signal. Up or down mode means BD compares the voltages V (BN1) and V (BN2) of the two on-board systems and provides the Boost and Buck signals for up / down operation when there is no mixed operation. If, on the other hand, there is a mixed operation (BuckBoost = 1), a distinction can be made between the first mixed operation (Buck = 1 and BuckBoost = 1) and a second mixed operation (Boost = 1 and BuckBoost = 1) using the Boost and Buck signals.
Die Steuerschaltung weist außerdem verschiedene Steuermittel auf, die den Ablauf des Betriebs des Auf- und Abwärtswandlers in den verschiedenen Betriebsmodi bestimmen. Zu den Steuermitteln zählen eine erste bistabile Kippstufe Buck-FF zum Steuern des Schaltelements SWT1 samt äußerer Beschaltung durch zweite Elemente und eine zweite bistabile Kippstufe Boost-FF zum Steuern des Schaltelements SWB2 samt äußerer Beschaltung durch zweite Elemente. Dazu zählen ferner erste Elemente AS und weitere zweite Elemente, die u.a. in dem Block mit der Bezeichnung Re- set_FF & DisCh zusammengefasst sind. Die ersten Elemente AS dienen der Ablaufsteuerung und erzeugen aus dem von außen angelegten Taktsignal Clk The control circuit also includes various control means which determine the operation of the up and down converter in the various modes of operation. The control means include a first bistable flip-flop Buck-FF for controlling the switching element SWT1 together with external circuitry by second elements and a second bistable flip-flop Boost-FF for controlling the switching element SWB2, including external circuitry by second elements. These also include first elements AS and further second elements, which are summarized, inter alia, in the block with the name Reset_FF & DisCh. The first elements AS serve for the sequence control and generate from the externally applied clock signal Clk
ein erstes Steuersignal Clk1 ,  a first control signal Clk1,
ein zweites Steuersignal Clk1 Del,  a second control signal Clk1 Del,
ein drittes Steuersignal ClkDel,  a third control signal ClkDel,
ein viertes Steuersignal Clk2 und  a fourth control signal Clk2 and
ein fünftes Steuersignal Clk2Del.  a fifth control signal Clk2Del.
Die ersten Elemente AS erzeugen ferner aus dem Taktsignal Clk und den Signalen Buck und Boost noch The first elements AS furthermore generate from the clock signal Clk and the signals Buck and Boost
ein sechstes Steuersignal BoostCIkl ,  a sixth control signal BoostCIkl,
- ein siebtes Steuersignal BoostCIkl Del,  a seventh control signal BoostCIkl Del,
- ein achtes Steuersignal BuckCIkl Del und  an eighth control signal BuckCIkl Del and
ein neuntes Steuersignal BuckClk2.  a ninth control signal BuckClk2.
Die ersten Elemente AS werden von den Signalen Buck und Boost sowie vom periodischen Taktsignal Clk gesteuert, welches die Impulsdauer TeinClk und die Periodendauer TauClk hat. Die ansteigende Flanke von Clk wird zur Erzeugung eines Impulses Clk1 der Dauer TauCIkl benutzt. Die abfallende Flanke wird zur Erzeugung eines Impulses Clk2 benutzt, mit der Impulsdauer TauClk2. The first elements AS are controlled by the signals Buck and Boost and by the periodic clock signal Clk, which has the pulse duration TeinClk and the period TauClk. The rising edge of Clk is used to generate a pulse Clk1 of duration TauCIkl. The falling edge is used to generate a pulse Clk2, with the pulse duration TauClk2.
Für die Signale gilt: For the signals:
- ClkDel: = Clk um TauClk2 verzögert  - ClkDel: = Clk delayed by TauClk2
ClkI Del: = Clk1 um TauDelCIkl verzögert  ClkI Del: = Clk1 delayed by TauDelCIkl
- Clk2Del: = Clk2 um DelClk2 verzögert  - Clk2Del: = Delayed Clk2 to DelClk2
BuckCIkl Del: = Buck * Clk1 Del und-verknüpft  BuckCIkl Del: = Buck * Clk1 Del and linked
- BoostCIkl : = Boost * Clk1 und-verknüpft  - BoostCIkl: = Boost * Clk1 and linked
BoostCIkl Del: = Boost * Clk1 Del und-verknüpft  BoostCIkl Del: = Boost * Clk1 Del and linked
BuckClk2: = Buck * Clk2 und-verknüpft  BuckClk2: = Buck * Clk2 and linked
Im Block mit der Bezeichnung Reset_FF & DisCh (siehe Fig. 5) sind verschiedene zweite Elemente zusammengefasst. Der Block lässt sich unterteilen in eine dritte bistabile Kippstufe Reset-FF mit zweiten Elementen als Beschaltung und einem Ent- lade-Mono-Flop MF mit zweiten Elementen als Beschaltung. In the block labeled Reset_FF & DisCh (see FIG. 5) various second elements are summarized. The block can be divided into a third bistable flip-flop Reset-FF with second elements as wiring and a discharge mono-flop MF with second elements as wiring.
Die dritte Kippstufe Reset-FF wird mit Clk2Del gesetzt und mit einem Reset-Signal zurückgesetzt, das von der Beschaltung B_Reset_FFder dritten Kippstufe Reset-FF erzeugt wird. Die dritte Kippstufe Reset-FF wird als Reset-Speicher benutzt. Die dritte Kippstufe Reset-FF erzeugt genau einen Impuls RSTN pro Periode TauClk des Taktsignals Clk. Das Reset-Signal wird aus der Verknüpfung von PWM-Out, BuckClk2, BoostCIkl und BuckBoost erzeugt: The third flip-flop Reset-FF is set with Clk2Del and reset with a reset signal, which is generated by the circuit B_Reset_FF the third flip-flop reset FF. The third flip-flop Reset-FF is used as reset memory. The third flip-flop Reset-FF generates exactly one pulse RSTN per period TauClk of the clock signal Clk. The reset signal is generated from the combination of PWM-Out, BuckClk2, BoostCIkl and BuckBoost:
Reset = PWM-Out + (BuckClk2 + BoostCIkl) * Not( BuckBoost)  Reset = PWM-Out + (BuckClk2 + BoostCIkl) * Not (BuckBoost)
Reset ist 1 , wenn Reset is 1 if
1. PWM-Out=1 wird oder  1. PWM-Out = 1 will or
2. BuckBoost=0 und Buck=1 ist und das Signal Clk2=1 wird oder  2. BuckBoost = 0 and Buck = 1 and the signal Clk2 = 1 or
3. BuckBoost=0 und Boost=1 ist und das Signal Clk1=1 wird.  3. BuckBoost = 0 and Boost = 1 and the signal Clk1 = 1.
Das heißt, dass im Abwärtsbetrieb, im Aufwärtsbetrieb, im ersten Mischbetrieb und im zweiten Mischbetrieb das Signal Reset immer zu 1 wird, wenn PWM-Out = 1 ist und dass im Aufwärtsbetrieb und im Abwärtsbetrieb eine reine Zeitsteuerung durch die aus dem Taktsignal abgeleiteten Steuersignale Clk2 und Clk1 erfolgt.  That is, in the down mode, up mode, first mix mode, and second mix mode, the Reset signal always becomes 1 when PWM Out = 1, and that in the up mode and down mode, pure timing is controlled by the control signal Clk2 derived from the clock signal and Clk1 occurs.
Im ersten wie im zweiten Mischbetrieb ist das Signal Reset = 0, solange das Signal PWM-Out = 0 ist. In the first and in the second mixed mode, the signal Reset = 0 as long as the signal PWM-Out = 0.
Das Entlade-Mono-Flop MF erzeugt aus dem RSTN- und dem Reset-Signal das Ent- lade-Signal DisCh der Dauer TauDisCh. The discharge mono-flop MF generates from the RSTN and the reset signal the discharge signal DisCh of duration TauDisCh.
Ferner weist die erfindungsgemäße Steuerschaltung einen Emulator für einen Strom durch das induktiven Speicherelement L1 (Drosselstrom-Emulator) auf (siehe auch Fig. 2). Drosselstrom-Emulatoren sind aus dem Stand der Technik bekannt. Anstelle eines Drosselstrom-Emulators kann auch ein Sensor für den Strom durch das induktive Speicherelement L1 verwendet werden. Der dargestellte Drosselstrom-Emulator bildet ein Signal Trapez für den Teil PWM des Reglers. Er benötigt dafür die Signale der Mittel zur Spannungserfassung, des Mittels zur Stromerfassung, eines Entlade-MF des Blocks Reset_FF & DisCh, der ersten Kippstufe Buck-FF, der zweiten Kippstufe Boost-FF, sowie der beiden Mittel BD, BBD zum Bestimmen des Betriebsmodus. Das Signal Trapez setzt sich zusammen aus einem Sägezahn-Signal lac und dem Signal Mavg. lac entspricht der Spannung an einem Kondensator C11. Dieser Kondensator C11 wird aus zwei Stromquellen G1 , G2 geladen. Der Strom l(G1 ) ist proportional zur Spannung V(BN1 ) und der Strom l(G2) ist proportional zur Spannungsdifferenz V(BN1 )-V(BN2), wenn diese positiv ist. Des Weiteren wird zur Slope-Kompensation jeweils zu l(G1 ) und zu l(G2) ein konstanter Strom IG1 bzw. IG2 addiert. Furthermore, the control circuit according to the invention has an emulator for a current through the inductive storage element L1 (inductor current emulator) (see also FIG. 2). Reactive current emulators are known from the prior art. Instead of a choke current emulator, a sensor for the current through the inductive storage element L1 can also be used. The illustrated inductor current emulator forms a signal trapezoid for the PWM portion of the regulator. It requires the signals of the means for voltage detection, the means for current detection, a discharge MF of the block Reset_FF & DisCh, the first flip-flop Buck-FF, the second flip-flop Boost-FF, as well as the two means BD, BBD for determining the operating mode. The signal Trapez is composed of a sawtooth signal lac and the signal Mavg. lac corresponds to the voltage across a capacitor C11. This capacitor C11 is charged from two current sources G1, G2. The current I (G1) is proportional to the voltage V (BN1) and the current I (G2) is proportional to the voltage difference V (BN1) -V (BN2), if this is positive. Furthermore, a constant current IG1 or IG2 is added to the slope compensation for each of l (G1) and l (G2).
Die Stromquellen G1 , G2 können abgeschaltet werden, indem z.B. ihre Ströme über Schalter SwBuck bzw. SwBoost gegen Masse abgeleitet werden: l(G1)+IG1 sind aktiv, wenn der Schalter SwBoost abgeschaltet ist, also die Signale B2=1 und T1=1 sind, was im Aufwärtsbetrieb der Fall ist. The current sources G1, G2 can be turned off by e.g. their currents are derived by means of switches SwBuck or SwBoost to ground: l (G1) + IG1 are active when the switch SwBoost is switched off, ie the signals B2 = 1 and T1 = 1, which is the case in the upward mode.
I(G2)+IG2 sind inaktiv, wenn der Schalter SwBuck eingeschaltet ist. Es gilt dann die logische Verknüpfung SwBuck = (Boost * Not(BuckBoost)) + T1 + (Buck * B2). I (G2) + IG2 are inactive when the SwBuck switch is on. The logical link SwBuck = (Boost * Not (BuckBoost)) + T1 + (Buck * B2) then applies.
Der Kondensator C11 wird einmal während der Periode des Taktsignals Clk mit einem Schalter SwDisCh entladen. The capacitor C11 is discharged once during the period of the clock signal Clk with a switch SwDisCh.
SwDisCh wird von den Signalen DisCh=1 und/oder T1=0 eingeschaltet.  SwDisCh is switched on by the signals DisCh = 1 and / or T1 = 0.
DisCh wird von dem Entlade-Mono-Flop des Blocks Reset_FF & DisCh zur Verfügung gestellt. Die Signale T1 , B2 werden von der ersten bzw. der zweiten Kippstufe erzeugt. Die Signale Boost, Buck und BuckBoost werden von den beiden Mitteln BD, BBD zum Bestimmen des Betriebsmodus erzeugt. DisCh is provided by the unload mono-flop of the block Reset_FF & DisCh. The signals T1, B2 are generated by the first and the second flip-flop. The signals Boost, Buck and BuckBoost are generated by the two means BD, BBD for determining the operating mode.
Die erste Kippstufe Buck-FF und die vorgeschalteten zweiten Elemente (siehe Fig. 6) erzeugt das Signal, welches am Ausgang T1 anliegt und welches den Halbbrücken- Schalter SwT1 steuert. Die erste Kippstufe wird mit dem Signal Clk2Del gesetzt und im Buck-Betrieb mit dem Signal Clk2 oder dem Signal Reset zurückgesetzt. Im Boost- Betrieb wird die erste Kippstufe Buck-FF nur dann durch das Signal Reset zurückge- setzt und dessen Ausgang T1 logisch 0, wenn das Signal ClkDel=1 und das Signal BuckBoost=1 ist. The first flip-flop Buck-FF and the upstream second elements (see Fig. 6) generates the signal which is applied to the output T1 and which controls the half-bridge switch SwT1. The first flip-flop is set with the signal Clk2Del and reset in buck operation with the signal Clk2 or the signal Reset. In boost mode, the first flip-flop Buck-FF is only returned by the signal Reset. and its output T1 is logic 0 when the signal ClkDel = 1 and the signal BuckBoost = 1.
Ein Setzen der ersten Kippstufe Buck-FF erfolgt, wenn Clk2Del=1 ist und nicht gleichzeitig der Rücksetz-Eingang der ersten Kippstufe Buck-FF gleich 0 ist (diesem Rücksetz ist kein Name zugeordnet; er darf nicht mit dem Signal Reset verwechselt werden). The first flip-flop Buck-FF is set if Clk2Del = 1 and the reset input of the first flip-flop Buck-FF is not equal to 0 (no name is assigned to this reset, it must not be confused with the Reset signal).
Ein Rücksetzen der ersten Kippstufe Buck-FF erfolgt, wenn BuckClk2 + Buck * Reset + Reset * Boost * BuckBoost * ClkDel = 1 ist. Das bedeutet: Am Ausgang T1 liegt 0 an, The first flip-flop Buck-FF is reset when BuckClk2 + Buck * Reset + Reset * Boost * BuckBoost * ClkDel = 1. This means: At the output T1 is 0,
1. wenn im Abwärtsbetrieb oder im ersten Mischbetrieb das Signal Clk2=1 wird oder  1. when in the down mode or in the first mixed operation, the signal Clk2 = 1 or
2. wenn im Abwärtsbetrieb oder im ersten Mischbetrieb ein Reset eintritt (Re- set=1 ) oder  2. If a reset occurs in down mode or in the first mixed mode (Reset = 1) or
3. wenn im zweiten Mischbetrieb ein Reset-Fall (Reset=1 ) vorliegt und das Signal ClkDel=1 wird oder ist.  3. if in the second mixed operation, a reset case (Reset = 1) is present and the signal ClkDel = 1 is or is.
Im Abwärtsbetrieb ist damit eine Zeitsteuerung oder eine Steuerung der ersten Kippstufe Buck-FF durch das Signal Reset möglich. Im zweiten Mischbetrieb sind Ereignis- und Zeitsteuerung vorgesehen. In the down mode, a time control or a control of the first flip-flop Buck-FF by the signal reset is possible. In the second mixing operation event and time control are provided.
Die zweite Kippstufe Boost-FF (siehe Fig. 7) erzeugt das Signal B2, welches den Schalter SwB2 steuert. Es wird im Boost-Betrieb mit dem Signal BoostCIkl Del gesetzt. Es wird im ersten Mischbetrieb mit dem Signal BuckCIkl Del gesetzt, wenn zuvor im selben Zyklus kein Reset gespeichert wurde, also RSTN=1 ist. The second flip-flop Boost-FF (see FIG. 7) generates the signal B2, which controls the switch SwB2. It is set in boost mode with the signal BoostCIkl Del. It is set in the first mixing mode with the signal BuckCIkl Del, if no reset was previously stored in the same cycle, ie RSTN = 1.
Das Setzen der zweiten Kippstufe Boost-FF erfolgt, wenn BoostCIkl Del + The second flip-flop Boost-FF is set when BoostCIkl Del +
BuckCIkl Del * BuckBoost * RSTN = 1 ist. Zugleich muss das Reset-Signal = 0 sein, da ansonsten die zweite Kippstufe Boost-FF dauerhaft zurückgesetzt ist. BuckCIkl Del * BuckBoost * RSTN = 1. At the same time, the reset signal must be = 0, otherwise the second flip-flop Boost-FF is permanently reset.
Das bedeutet, das die zweite Kippstufe Boost-FF gesetzt wird, wenn 1. wenn Reset =0 und This means that the second flip-flop Boost-FF is set when 1. when reset = 0 and
2. wenn  2. if
a. Boost=1 ist und das Signal Clk1 Del=1 wird oder  a. Boost = 1 and the signal Clk1 Del = 1 or
b. wenn BuckBoost=1 und Buck=1 ist und wenn nach Clk2Del=1 ein Reset erfolgt ist (RSTN=1 ) und das Signal Clk1 Del=1 wird.  b. if BuckBoost = 1 and Buck = 1 and if after Clk2Del = 1 a reset has occurred (RSTN = 1) and the signal Clk1 Del = 1.
Im Aufwärtsbetrieb erfolgt das Setzen der zweiten Kippstufe Boost-FF durch eine Zeitsteuerung unabhängig von irgendwelchen Ereignissen. Im zweiten Mischbetrieb erfolgt hingegen eine Ereignis- und Zeitsteuerung. In up mode, the second flip-flop Boost-FF is set by a timer independent of any events. In the second mixed operation, however, takes place an event and time control.
Die zweite Kippstufe Boost-FF wird mit Reset zurückgesetzt. The second flip-flop Boost-FF is reset with Reset.
In einem Abwärtsbetrieb arbeitet der Auf- und Abwärtswandler wie ein aus dem Stand der Technik bekannter Abwärtswandler. In a down mode, the up and down converter operates like a down converter known in the art.
Das Signal Clk2Del liegt am Setz-Eingang der ersten Kippstufe Buck-FF an und liefert elektrische Impulse, welche die erste Kippstufe Buck-FF setzen. Dieses schaltet SWT1 ein. An L1 liegt jetzt die Spannungsdifferenz U(BN1 )-U(BN2), die den Strom durch L1 steigen lässt. Der Drosselstrom-Emulator liefert das Signal Trapez an einen Eingang von PWM. Der andere Eingang von PWM ist mit dem Ausgang RegOut des mit R bezeichneten Reglers verbunden. stimmt so nicht. Sobald das Signal PWMOut =1 wird, wird das Signal Reset = 1 (siehe oben die Beschreibung zur dritten Kippstufe Reset-FF), wodurch die die erste Kippstufe Buck-FF zurückgesetzt und der Schalter SWT1 abgeschaltet wird. Dies hat zur Folge, dass der kontinuierliche Strom durch das Speicherelement L1 über das erste Gleichrichtelement DB1 weiterfließt. Die Zeit, die der Schalter SWT1 eingeschaltet ist, kann man mit teinl bezeichnen. Wegen der zuvor festgelegten Übertragungsrichtung der Energie ist V(BN2) die Ausgangsspannung und V(BN1 ) die Eingangsspannung. Diese beiden Spannungen stehen in einem bestimmten Verhältnis zueinander: V(BN2) / V(BN1 ) = teinl / TauClk = D1 D1 steht in der Literatur als das Verhältnis Einschaltzeit / Periodendauer (duty-cycle). Der Auf- und Abwärtswandler arbeitet im Abwärtsbetrieb nur für V(BN1 ) » V(BN2), in Worten: die Spannung V(BN1 ) muss deutlich größer sein als die Spannung V(BN2). Wegen Schaltverlusten und Spannungsabfällen an parasitären Widerständen in der Schaltung ist selbst bei D1 = 1 die Ausgangsspannung kleiner als die Eingangsspannung. The signal Clk2Del is applied to the set input of the first flip-flop Buck-FF and provides electrical pulses, which set the first flip-flop Buck-FF. This turns SWT1 on. At L1 now lies the voltage difference U (BN1) -U (BN2), which causes the current to rise through L1. The inductor current emulator supplies the signal trapezoid to an input of PWM. The other input of PWM is connected to the output RegOut of the regulator labeled R. That's not true. As soon as the signal PWMOut = 1, the signal Reset = 1 (see above the description of the third flip-flop Reset-FF), whereby the first flip-flop Buck-FF is reset and the switch SWT1 is turned off. As a result, the continuous current flows through the memory element L1 via the first rectifying element DB1. The time that the switch SWT1 is turned on can be denoted by teinl. Because of the predetermined transmission direction of the energy, V (BN2) is the output voltage and V (BN1) is the input voltage. These two voltages are in a certain relationship to one another: V (BN2) / V (BN1) = teinl / TauClk = D1 D1 is referred to in the literature as the ratio on-time / period (duty-cycle). The step-up and step-down converter operates only in the downward mode for V (BN1) »V (BN2), in words: the voltage V (BN1) must be significantly greater than the voltage V (BN2). Due to switching losses and voltage drops across parasitic resistors in the circuit, even at D1 = 1, the output voltage is smaller than the input voltage.
Insbesondere wenn man beispielsweise mehrere Abwärtswandler phasenverschoben parallel betreiben möchte, muss 0 < D < 1 sein, weil sonst kein Schalten mehr stattfindet und die Phasenbeziehung zwischen den parallelen Wandlern verloren geht. Wenn die Einschaltzeit teinl oder die Ausschaltzeit tausl = TauClk - teinl sehr kurz sind und z.B. in der Nähe der Schaltzeiten des Schaltelements SWT1 liegen, funktioniert der Wandler nicht mehr richtig. In particular, if you want to operate, for example, several down-converters out of phase in parallel, 0 <D <1 must be because otherwise no switching takes place and the phase relationship between the parallel converters is lost. If the on time t1 or the off time t off1 = TauClk - time are very short and e.g. are near the switching times of the switching element SWT1, the converter does not work properly.
In einem Aufwärtsbetrieb arbeitet der Auf- und Abwärtswandler wie ein aus dem Stand der Technik bekannter Aufwärtswandler. Nur für V(BN1 ) » V(BN2) arbeitet der Wandler im Abwärtsbetrieb. Der Schalter SWB2 ist in dieser Betriebsart offen und SWT1 wird periodisch geschaltet. In an up mode, the up and down converter operates like a boost converter known in the art. Only for V (BN1) »V (BN2) does the converter operate in the down mode. The switch SWB2 is open in this mode and SWT1 is periodically switched.
Das Signal BoostCIkl Del liegt am Setz-Eingang der zweiten Kippstufe Boost-FF an und setzt die zweite Kippstufe Boost-FF. Dieses schaltet den Schalter SWB2 des Wandlers ein. An dem Speicherelment L1 liegt jetzt die Spannung V(BN1 ), die den Strom durch L1 steigen lässt. Der Drosselstrom-Emulator liefert das Signal Trapez an einen Eingang von PWM. Der andere Eingang von PWM ist nach wie vor mit dem Ausgang RegOut des mit R bezeichneten Reglers verbunden. The BoostCIkl Del signal is applied to the set input of the second flip-flop Boost-FF and sets the second flip-flop Boost-FF. This turns on the switch SWB2 of the converter. At the Speicherelment L1 is now the voltage V (BN1), which increases the current through L1. The inductor current emulator supplies the signal trapezoid to an input of PWM. The other input of PWM is still connected to the output RegOut of the regulator labeled R.
Sobald das Signal PWMOut =1 wird, wird das Signal Reset = 1 (siehe oben die Beschreibung zur dritten Kippstufe Reset-FF), wodurch die die zweite Kippstufe Boost- FF zurückgesetzt und der Schalter SWB2 abgeschaltet wird. Dies hat zur Folge, dass der kontinuierliche Strom durch das Speicherelement L1 über das zweite Gleichrichtelement DT2 weiterfließt. Die Zeit, die der Schalter SWB2 eingeschaltet ist, kann man mit tein2 bezeichnen. Wegen der zuvor festgelegten Übertragungsrichtung der Ener- gie ist die Spannung V(BN2) im Netz BN2 die Ausgangsspannung und die Spannung V(BN1) im ersten Netz die Eingangsspannung. Diese beiden Spannungen stehen in einem bestimmten Verhältnis zueinander: As soon as the signal PWMOut = 1, the signal Reset = 1 (see above the description of the third flip-flop Reset-FF), which resets the second flip-flop Boost-FF and the switch SWB2 is turned off. As a result, the continuous current flows through the memory element L1 via the second rectification element DT2. The time that the switch SWB2 is turned on can be denoted by tein2. Because of the previously defined transmission direction of the energy The voltage V (BN2) in the network BN2 is the output voltage and the voltage V (BN1) in the first network is the input voltage. These two tensions are in a certain relationship to each other:
V(BN2) / V(BN1 ) = 1 / (1 -D2), mit D2 = tein2 / TauClk, 0 < D2 < 1 V (BN2) / V (BN1) = 1 / (1 -D2), with D2 = tein2 / TauClk, 0 <D2 <1
D2 steht für das Verhältnis der Einschaltzeit zur Periodendauer (duty-cycle). Der Aufwärtswandler ist nur für V(BN1 ) < V(BN2) geeignet, da bei D2 =1 eine Polstelle des Terms V(BN2) / V(BN1) liegt. Bei D2 = 1 ist der Schalter SWB2 dauerhaft eingeschaltet und das Netz BN1 kurzgeschlossen. D2 stands for the ratio of the switch-on time to the period (duty-cycle). The up-converter is only suitable for V (BN1) <V (BN2) since at D2 = 1 there is a pole of the term V (BN2) / V (BN1). When D2 = 1, the switch SWB2 is permanently switched on and the network BN1 is short-circuited.
Wenn man beispielsweise mehrere Aufwärtswandler phasenverschoben parallel betreiben möchte, muss D2 > 0 sein, weil sonst kein Schalten mehr stattfindet und die Phasenbeziehung zwischen den parallelen Wandlern verloren geht. Wenn die Einschaltzeit tein2 oder die Ausschaltzeit taus2 = TauClk - tein2 sehr kurz ist und z.B. in der Nähe der Schaltzeiten des Schaltelements SWT2 liegt, funktioniert der Wandler nicht mehr richtig. For example, if you want to drive multiple boosters out of phase in parallel, D2 must be> 0 because otherwise there will be no more switching and the phase relationship between the parallel transducers will be lost. If the on time tein2 or the off time taus2 = TauClk - tein2 is very short and e.g. is near the switching times of the switching element SWT2, the converter does not work properly.
Für V(BN1) » V(BN2) ist ein Aufwärtsbetrieb des Auf- und Abwärtswandler nicht möglich. Nur für v(BN1 ) < V(BN2) arbeitet der Wandler als Aufwärtswandler. Der Schalter SWT1 ist in dieser Betriebsart geschlossen und SWB2 wird periodisch geschaltet. For V (BN1) »V (BN2), up and down converter operation is not possible. Only for v (BN1) <V (BN2) does the converter operate as an up-converter. The switch SWT1 is closed in this mode and SWB2 is periodically switched.
Durch die Erfindung ist der Auf- und Abwärtswandler auch für V(BN1 ) * V(BN2) geeignet, da zwei geeignete Mischbetriebsmodi gefunden wurden, in denen innerhalb einer Periode des Taktsignals eine Mischung von Auf- und Abwärtswandlung erfolgt. By the invention, the up and down converter is also suitable for V (BN1) * V (BN2), since two suitable mixing modes have been found in which a mix of up and down conversion occurs within one period of the clock signal.
Der erste Mischbetrieb erfolgt, wenn das Signal BuckBoost =1 und das Signal Buck =1 ist. The first mixing operation occurs when the signal BuckBoost = 1 and the signal Buck = 1.
Im ersten Mischbetrieb wird der Schalter SWT1 eingeschaltet, wenn das Signal Clk2Del = 1 wird und gleichzeitig am Rücksetz-Eingang der ersten Kippstufe der Wert 0 anliegt. Der Schalter SWT1 wird ausgeschaltet, wenn das Signal Clk2 = 1 wird oder wenn Reset = 1 (d.h. wenn das Signal PWMOut=1 ist). D.h. der Schalter SWT1 wird in jedem Fall durch eine Zeitsteuerung ausgeschaltet, wenn nicht zuvor das Reset- Signal auf 1 wechselt. In the first mixing mode, the switch SWT1 is turned on when the signal Clk2Del = 1 and at the same time the value 0 is applied to the reset input of the first flip-flop. The switch SWT1 is turned off when the signal Clk2 = 1 or when Reset = 1 (ie when the signal PWMOut = 1). That is, the switch SWT1 is in In any case, switched off by a timer, if not before the reset signal changes to 1.
Im ersten Mischbetrieb wird der Schalter SWB2 eingeschaltet, wenn das Signal Reset =0 (d.h. wenn PWM-Out=0) und gleichzeitig das Signal RSTN = 1 und das Signal Clk1 Del = 1 ist. Damit im ersten Mischbetrieb der Schalter SWB2 geschlossen werden kann, muss der Schalter SWT1 durch das Signal Reset = 1 geöffnet worden sein. In the first mixing mode, the switch SWB2 is turned on when the signal Reset = 0 (i.e., when PWM-Out = 0) and at the same time the signal RSTN = 1 and the signal Clk1 Del = 1. So that the switch SWB2 can be closed in the first mixing operation, the switch SWT1 must have been opened by the signal Reset = 1.
Der Schalter SWB2 wird ausgeschaltet, wenn das Signal Reset = 1 (d.h. wenn The switch SWB2 is turned off when the signal Reset = 1 (i.e.
PWMOut = 1 ) ist. Das Ausschalten erfolgt nur durch eine Steuerung mittels des Re- set-Signals. PWMOut = 1). Switching off is only possible by means of a control by means of the reset signal.
Im ersten Mischbetrieb wird in jedem Fall der Schalter SWT1 geschlossen, wenn dass Signal Reset = 0 ist. Der Schalter SWB2 wird dagegen nur geschlossen, wenn der Schalter SWT1 zuvor wegen des Signals PWMOut = 1 geöffnet wurde. Im ersten Mischbetrieb kann also zu einer Abwärtswandlung eine Aufwärtswandlung hinzukommen. In the first mixing operation, in each case, the switch SWT1 is closed when the signal Reset = 0. On the other hand, the switch SWB2 is closed only when the switch SWT1 has been previously opened because of the signal PWMOut = 1. In the first mixing operation can therefore be added to a down conversion an up-conversion.
Der zweite Mischbetrieb erfolgt, wenn das Signal BuckBoost = 1 und das Signal Boost = 1 ist. The second mixing operation occurs when the signal BuckBoost = 1 and the signal Boost = 1.
Im zweiten Mischbetrieb wird der Schalter SWT1 eingeschaltet, wenn das Signal Clk2Del = 1 wird und gleichzeitig am Rücksetz-Eingang der ersten Kippstufe Buck-FF gleich 0 ist. Im zweiten Mischbetrieb wird der Schalter SWT1 ausgeschaltet, wenn das Signal Reset = 1 ist (d.h. wenn PWM-Out = 1 ist) und das Signal ClkDel = 1 ist. In the second mixing mode, the switch SWT1 is turned on when the signal Clk2Del = 1 and at the same time at the reset input of the first flip-flop Buck-FF is equal to 0. In the second mixing mode, the switch SWT1 is turned off when the signal Reset = 1 (i.e., when PWM-Out = 1) and the signal ClkDel = 1.
Im zweiten Mischbetrieb wird der Schalter SWB2 eingeschaltet In the second mixing mode, the switch SWB2 is turned on
1. wenn das Signal Reset = 0 (d.h. wenn PWM-Out=0 ist) und  1. when the signal Reset = 0 (i.e., when PWM-Out = 0) and
2. wenn das Signal Clk1 Del=1 wird  2. when the signal Clk1 Del = 1
Der Schalter SWB2 wird ausgeschaltet, wenn das Signal Reset=1 (d.h. wenn PWM- Out=1 ) ist. Auch im zweiten Mischbetrieb wird in jedem Fall der Schalter SWT1 geschlossen, wenn dass Signal Reset = 0 ist. Auch der Schalter SWB2 wird in jedem Fall geschlossen, wenn dass Signal Reset = 0 ist. Im zweiten Mischbetrieb kommt somit zu einer Abwärtswandlung eine Aufwärtswandlung hinzu. The switch SWB2 is turned off when the signal Reset = 1 (ie, when PWM-Out = 1). Also in the second mixing mode, in each case, the switch SWT1 is closed when the signal Reset = 0. Also, the switch SWB2 is closed in any case when the signal Reset = 0. In the second mixing mode thus comes to a down conversion, an up conversion added.

Claims

Steuergerät für einen Auf- und Abwärtswandler Patentansprüche Control unit for a up and down converter claims
1. Steuerschaltung für einen Auf- und Abwärtswandler (W) zum Transportieren elektrischer Energie von einem ersten Netz (BN1 ) zu einem zweiten Netz (BN2) 1. Control circuit for a step-up and down converter (W) for transporting electrical energy from a first network (BN1) to a second network (BN2)
- mit einem ersten Eingang zum Erfassen einer Spannung (V(BN1 )) im ersten Netz (BN1 ),  with a first input for detecting a voltage (V (BN1)) in the first network (BN1),
mit einem zweiten Eingang zum Erfassen einer Spannung (V(BN2)) im zweiten Netz (BN2),  with a second input for detecting a voltage (V (BN2)) in the second network (BN2),
mit einem ersten Ausgang (T1 ), an welchem ein erstes Signal zum Ein- und Ausschalten eines ersten Schalters (SWT1 ) des Auf- und Abwärtswandlers (W) im Abwärtsbetrieb abgreifbar ist, mit einem zweiten Ausgang (B2), an welchem ein zweites Signal zum Ein- und Ausschalten eines zweiten Schalters (SWB2) des Auf- und Abwärtswandlers (W) im Aufwärtsbetrieb abgreifbar ist, mit einem oder mehreren Steuermitteln (AS, Reset-FF, Buck-FF, Bo- ost-FF, PWM, R) zum Erzeugen des ersten Signals und des zweiten Signals, wobei die Steuermittel (AS, Reset-FF , Buck-FF, Boost-FF, PWM, R) einen PWM-Generator (PWM, R) umfassen, dadurch gekennzeichnet, dass  with a first output (T1), at which a first signal for switching on and off a first switch (SWT1) of the up and down converter (W) can be tapped in the down mode, with a second output (B2), to which a second signal for switching on and off a second switch (SWB2) of the up and down converter (W) in upwards operation, with one or more control means (AS, Reset-FF, Buck-FF, Boost-FF, PWM, R) for generating the first signal and the second signal, wherein the control means (AS, Reset-FF, Buck-FF, Boost-FF, PWM, R) comprises a PWM generator (PWM, R), characterized in that
die Steuermittel einen Speicher (Reset-FF) umfassen, in welchem speicherbar ist, ob während eines bestimmten Teils einer Periode eines periodischen Taktsignals (Clk) ein Reset-Signal (Reset) in den Ein-Zustand gewechselt ist oder nicht.  the control means comprise a memory (Reset-FF) in which is storable, whether during a certain part of a period of a periodic clock signal (Clk), a reset signal (reset) has changed to the on state or not.
2. Steuerschaltung nach Anspruch 1 , dadurch gekennzeichnet, dass die Steuermittel (AS, Buck-FF, Boost-FF, PWM, R) erste Elemente (AS) zum Erzeugen von Steuersignalen (ClkDel, Clk1 , Clk1 Del, Clk2, Clk2Del) aus dem periodischen Taktsignal (Clk) aufweisen. 2. Control circuit according to claim 1, characterized in that the control means (AS, Buck FF, Boost FF, PWM, R) first elements (AS) for generating control signals (ClkDel, Clk1, Clk1 Del, Clk2, Clk2Del) from the periodic clock signal (Clk).
3. Steuerschaltung nach Anspruch 2, dadurch gekennzeichnet, dass mit den ersten Elementen (AS) zum Erzeugen von Steuersignalen (ClkDel, Clk1 , ClkI Del, Clk2, Clk2Del) 3. Control circuit according to claim 2, characterized in that with the first elements (AS) for generating control signals (ClkDel, Clk1, ClkI Del, Clk2, Clk2Del)
- ein erstes Steuersignal (Clk1 ) durch logische Verknüpfungen aus dem Taktsignal und einem durch Verzögerung des Taktsignals (Clk) um eine erste Zeitdauer (TauCIkl ) entstandenen Signals erzeugbar ist, a first control signal (Clk1) can be generated by logic operations from the clock signal and a signal resulting from a delay of the clock signal (Clk) by a first time duration (TauCIkl),
- ein zweites Steuersignal (Clk1 Del) durch Verzögerung des ersten Steuersignals (Clk1 ) um eine zweite Zeitdauer (TauDelCIkl ) erzeugbar ist, a second control signal (Clk1 Del) can be generated by delaying the first control signal (Clk1) by a second time duration (TauDelCIkl),
- ein drittes Steuersignal (ClkDel) durch Verzögerung des Taktsignals (Clk) um eine dritte Zeitdauer (TauClk2) erzeugbar ist, ein viertes Steuersignal (Clk2) durch logische Verknüpfungen aus dem Taktsignal (Clk) und dem dritten Steuersignal (ClkDel) erzeugbar ist und/oder  a third control signal (ClkDel) can be generated by delaying the clock signal (Clk) by a third time duration (TauClk2), a fourth control signal (Clk2) can be generated by logical operations from the clock signal (Clk) and the third control signal (ClkDel) and / or
- ein fünftes Steuersignal (Clk2Del) durch Verzögerung des vierten  a fifth control signal (Clk2Del) by delaying the fourth
Steuersignals (Clk2) um eine vierte Zeitdauer (DelClk2) erzeugbar ist.  Control signal (Clk2) by a fourth period of time (DelClk2) can be generated.
4. Steuerschaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die 4. Control circuit according to claim 2 or 3, characterized in that the
Steuermittel (AS, Buck-FF, Boost-FF, PWM, R) geeignet und eingerichtet sind, in einem ersten Mischbetrieb und in einem zweiten Mischbetrieb in Abhängigkeit eines Ausgangssignals (PWM-Out) des PWM-Generators (PWM) und in Abhängigkeit der Steuersignale (ClkDel, Clk1 , ClkI Del, Clk2, Clk2Del) das erste Signal und das zweite Signal so zu erzeugen, dass während einer Periode des Taktsignals (Clk) der erste Schalter (SWT1 ) und der zweite Schalter (SWB2) betätigbar sind.  Control means (AS, Buck FF, Boost FF, PWM, R) are suitable and arranged in a first mixing operation and in a second mixing operation in response to an output signal (PWM-Out) of the PWM generator (PWM) and in dependence Control signals (ClkDel, Clk1, ClkI Del, Clk2, Clk2Del) to generate the first signal and the second signal so that during a period of the clock signal (Clk) the first switch (SWT1) and the second switch (SWB2) are operable.
5. Steuerschaltung nach Anspruch 4, dadurch gekennzeichnet, dass die Steuermittel (AS, Buck-FF, Boost-FF, PWM, R) 5. Control circuit according to claim 4, characterized in that the control means (AS, Buck FF, Boost FF, PWM, R)
eine erste bistabile Kippstufe (Buck-FF) zum Erzeugen des ersten Signals in einem gesetzten Zustand der ersten bistabilen Kippstufe (Buck-FF),  a first bistable flip-flop (Buck-FF) for generating the first signal in a set state of the first bistable flip-flop (Buck-FF),
eine zweite bistabile Kippstufe (Boost-FF) zum Erzeugen des zweiten Signals in einem gesetzten Zustand der zweiten bistabilen Kippstufe (Boost-FF) a second bistable flip-flop (boost FF) for generating the second Signal in a set state of the second bistable multivibrator (Boost-FF)
sowie zweite Elemente umfassen, die einem Setz-Eingang der ersten Kippstufe (Buck-FF) und/oder der zweiten Kippstufe (Boost-FF) und/oder einem Rücksetz-Eingang der ersten Kippstufe (Buck-FF) und/oder der zweiten Kippstufe (Boost-FF) vorgeschaltet sind.  and second elements comprising a set input of the first flip-flop (Buck-FF) and / or the second flip-flop (Boost-FF) and / or a reset input of the first flip-flop (Buck-FF) and / or the second flip-flop (Boost-FF) are connected upstream.
6. Steuerschaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Setz- Eingang der ersten Kippstufe (Buck-FF) mit einem oder mehreren der ersten Elemente (AS) zum Erzeugen von Steuersignalen (ClkDel, Clk1 , Clkl Del, Clk2, Clk2Del) verbunden ist. 6. Control circuit according to claim 5, characterized in that the set input of the first flip-flop (Buck-FF) with one or more of the first elements (AS) for generating control signals (ClkDel, Clk1, Clkl Del, Clk2, Clk2Del) connected is.
7. Steuerschaltung nach einem der Ansprüche 5 bis 6, dadurch gekennzeichnet, dass die ersten Elemente (AS) und/oder zweiten Elemente im ersten Mischbetrieb ein Setzsignal zum Setzen der ersten Kippstufe (Buck-FF) in Abhängigkeit von dem fünften Steuersignal (Clk2Del) der Steuersignale (ClkDel, Clk1 , ClklDel, Clk2, Clk2Del) erzeugen. 7. Control circuit according to one of claims 5 to 6, characterized in that the first elements (AS) and / or second elements in the first mixing mode, a setting signal for setting the first flip-flop (Buck-FF) in response to the fifth control signal (Clk2Del) generate the control signals (ClkDel, Clk1, ClklDel, Clk2, Clk2Del).
8. Steuerschaltung nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im ersten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der ersten Kippstufe (Buck-FF) in Abhängigkeit eines Ergebnisses einer ODER-Verknüpfung des vierten Steuersignals (Clk2) der Steuersignale (ClkDel, Clk1 , Clkl Del, Clk2, Clk2Del) und des Ausgangssignal (PWMOut) des PWM-Generators (PWM) erzeugen. 8. Control circuit according to one of claims 5 to 7, characterized in that the first and / or second elements in the first mixing operation, a reset signal for resetting the first flip-flop (Buck FF) in response to a result of an OR operation of the fourth control signal (Clk2 ) of the control signals (ClkDel, Clk1, Clkl Del, Clk2, Clk2Del) and the output signal (PWMOut) of the PWM generator (PWM).
9. Steuerschaltung nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im zweiten Mischbetrieb ein Setzsignal zum Setzen der ersten Kippstufe (Buck-FF) in Abhängigkeit des fünften Steuersignals (Clk2Del) erzeugen. 9. Control circuit according to one of claims 5 to 8, characterized in that the first and / or second elements in the second mixing mode generate a setting signal for setting the first flip-flop (Buck-FF) in response to the fifth control signal (Clk2Del).
10. Steuerschaltung nach einem der Ansprüche 4 bis 9, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im zweiten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der ersten Kippstufe (Buck-FF) in Abhängigkeit des Ergebnisses einer UND-Verknüpfung des dritten Steuersignals (ClkDel) der Steuersignale (ClkDel, Clk1 , CIM Del, Clk2, Clk2Del) und des Ausgangssignals (PWMOut) des PWM- Generators (PWM) erzeugen. 10. Control circuit according to one of claims 4 to 9, characterized in that the first and / or second elements in the second mixing operation Reset signal for resetting the first flip-flop (Buck-FF) as a function of the result of an AND operation of the third control signal (ClkDel) of the control signals (ClkDel, Clk1, CIM Del, Clk2, Clk2Del) and the output signal (PWMOut) of the PWM generator ( PWM).
11. Steuerschaltung nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im ersten Mischbetrieb ein Setzsignal zum Setzen der zweiten Kippstufe (Boost-FF) in Abhängigkeit eines Ergebnisses einer UND-Verknüpfung eines Signals (RSTN), welches anzeigt, das während eines Aus-Zustands des fünften Steuersignals 11. Control circuit according to one of claims 5 to 10, characterized in that the first and / or second elements in the first mixing operation, a setting signal for setting the second flip-flop (boost FF) in response to a result of an AND operation of a signal (RSTN) indicating during an off state of the fifth control signal
(Clk2Del) das Ausgangssignal (PWMOut) des PWM- Generators (PWM) in den Ein-Zustand gewechselt ist, und des zweiten Steuersignal (Clk1 Del) der Steuersignale (ClkDel, Clk1 , ClkI Del, Clk2, Clk2Del) erzeugen.  (Clk2Del) the output signal (PWMOut) of the PWM generator (PWM) has changed to the on state and the second control signal (Clk1 Del) of the control signals (ClkDel, Clk1, ClkI Del, Clk2, Clk2Del).
12. Steuerschaltung nach einem der Ansprüche 5 bis 11 , dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im ersten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der zweiten Kippstufe (Boost-FF) in Abhängigkeit des Ausgangssignals (PWMOut) des PWM-Generators (PWM, R) erzeugen. 12. Control circuit according to one of claims 5 to 11, characterized in that the first and / or second elements in the first mixing operation, a reset signal for resetting the second flip-flop (boost FF) in response to the output signal (PWMOut) of the PWM generator (PWM , R).
13. Steuerschaltung nach einem der Ansprüche 5 bis 12, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im zweiten Mischbetrieb ein Setzsignal zum Setzen der zweiten Kippstufe (Boost-FF) in Abhängigkeit des zweiten Steuersignals (Clk1 Del) der Steuersignale (ClkDel, Clk1 , Clk1 Del, Clk2, Clk2Del) erzeugen. 13. Control circuit according to one of claims 5 to 12, characterized in that the first and / or second elements in the second mixing mode, a setting signal for setting the second flip-flop (Boost-FF) in response to the second control signal (Clk1 Del) of the control signals (ClkDel , Clk1, Clk1 Del, Clk2, Clk2Del).
14. Steuerschaltung nach einem der Ansprüche 5 bis 13, dadurch gekennzeichnet, dass die ersten und/oder zweiten Elemente im ersten oder zweiten Mischbetrieb ein Rücksetzsignal zum Rücksetzen der zweiten Kippstufe (Boost-FF) in Abhängigkeit des Ausgangssignals (PWMOut) des PWM- Generators (PWM) erzeugen. 14. Control circuit according to one of claims 5 to 13, characterized in that the first and / or second elements in the first or second mixing operation, a reset signal for resetting the second flip-flop (boost FF) in response to the output signal (PWMOut) of the PWM generator Generate (PWM).
15. Steuerschaltung nach einem der Ansprüche 4 bis 14, dadurch gekennzeichnet, 15. Control circuit according to one of claims 4 to 14, characterized
dass die Steuerschaltung einen dritten Ausgang aufweist, an welchem ein drittes Signal zum Ein- und Ausschalten eines dritten Schalters abgreifbar ist, und dass die Steuerschaltung einen vierten Ausgang aufweist, an welchem ein viertes Signal zum Ein- und Ausschalten eines vierten Schalters abgreifbar ist, wobei der dritte Schalter zum ersten Schalter und der vierte Schalter zum ersten Schalter mittels der Steuerschaltung antisynchron betreibbar sind,  in that the control circuit has a third output at which a third signal for switching on and off a third switch can be tapped off, and that the control circuit has a fourth output at which a fourth signal for switching on and off a fourth switch can be tapped off, the third switch to the first switch and the fourth switch to the first switch are antisynchronously operable by means of the control circuit,
- dass die Steuermittel (AS, Buck-FF, Boost-FF, PWM, R) außerhalb der Mischbetriebe im Abwärtsbetrieb das dritte Signal zum Schließen des dritten Schalters nur dann erzeugt, wenn als notwendige Bedingung innerhalb der gleichen Periode des Taktsignals (Clk) der erste Schalter (SWT1 ) aufgrund eines Ausgangssignals des PWM-Generators (PWM) geöffnet wurde und dass die Steuermittel (AS, Buck-FF, Boost-FF, PWM, R) außerhalb der Mischbetriebe im Aufwärtsbetrieb das vierte Signal zum Schließen des vierten Schalters abhängig vom Öffnen des zweiten Schalters (SWB2) in der gleichen Periode des Taktsignals erzeugt.  - That the control means (AS, Buck-FF, Boost FF, PWM, R) outside the mixing operations in the down mode, the third signal to close the third switch only generates when necessary condition within the same period of the clock signal (Clk) of first switch (SWT1) has been opened on the basis of an output signal of the PWM generator (PWM) and that the control means (AS, Buck-FF, Boost FF, PWM, R) outside of the mixing operations in the up mode, the fourth signal to close the fourth switch from the opening of the second switch (SWB2) in the same period of the clock signal.
16. Steuerschaltung für einen Auf- und Abwärtswandler (W) zum Transportieren elektrischer Energie von einem ersten Netz (BN1 ) zu einem zweiten Netz (BN2), insbesondere nach einem der Ansprüche 1 bis 15, 16. Control circuit for a step-up and down converter (W) for transporting electrical energy from a first network (BN1) to a second network (BN2), in particular according to one of claims 1 to 15,
mit einem ersten Eingang zum Erfassen einer Spannung (V(BN1 )) im ersten Netz (BN1 ),  having a first input for detecting a voltage (V (BN1)) in the first network (BN1),
- mit einem zweiten Eingang zum Erfassen einer Spannung (V(BN2)) im zweiten Netz (BN2),  with a second input for detecting a voltage (V (BN2)) in the second network (BN2),
- mit mindestens einem Mittel (BD, BBD) zum Bestimmen eines durch die Spannung (V(BN1 )) im ersten Netz (BN1 ) und die Spannung (V(BN2)) im zweiten Netz (BN2) vorgegebenen Betriebsmodus des Auf- und Abwärtswandlers (W), darunter ein Aufwärtsbetrieb, wenn die Spannung (V(BN1 )) im ersten Netz (BN1 ) kleiner ist als die Spannung (V(BN2)) im zweiten Netz (BN2), und ein Abwärtsbetrieb, wenn die Spannung (V(BN1)) im ersten Netz (BN1) größer ist als die Spannung (V(BN2)) im zweiten Netz (BN2), - Having at least one means (BD, BBD) for determining a by the voltage (V (BN1)) in the first network (BN1) and the voltage (V (BN2)) in the second network (BN2) predetermined operating mode of the up and down converter (W), including an up mode when the voltage (V (BN1)) in the first network (BN1) is less than the voltage (V (BN2)) in the second network (BN2), and a down mode when the voltage (V (BN1)) in the first network (BN1) is greater than the voltage (V (BN2)) in the second network (BN2),
mit einem ersten Ausgang (T1 ), an welchem ein erstes Signal zum Ein- und Ausschalten eines ersten Schalters (SWT1 ) des Auf- und Abwärtswandlers (W) im Abwärtsbetrieb abgreifbar ist,  with a first output (T1), at which a first signal for switching on and off a first switch (SWT1) of the up and down converter (W) can be tapped off in the down mode,
- mit einem zweiten Ausgang (B2), an welchem ein zweites Signal zum Ein- und Ausschalten eines zweiten Schalters (SWB2) des Auf- und Abwärtswandlers (W) im Aufwärtsbetrieb abgreifbar ist,  - With a second output (B2) to which a second signal for switching on and off of a second switch (SWB2) of the up and down converter (W) in the up mode can be tapped,
- mit einem oder mehreren Steuermitteln (AS, Buck-FF, Boost-FF,  - with one or more control means (AS, Buck-FF, Boost-FF,
PWM, R) zum Erzeugen des ersten Signals und des zweiten Signals, wobei die Steuermittel (AS, , Buck-FF, Boost-FF, PWM, R) einen PWM-Generator (PWM, R) umfassen,  PWM, R) for generating the first signal and the second signal, wherein the control means (AS,, Buck FF, Boost FF, PWM, R) comprise a PWM generator (PWM, R),
dadurch gekennzeichnet, dass characterized in that
das Mittel (BD, BBD) zum Bestimmen des Betriebmodus geeignet und eingerichtet ist, als weitere Betriebsmodi the means (BD, BBD) for determining the operating mode is suitable and arranged as further operating modes
einen ersten Mischbetrieb des Auf- und Abwärtswandlers (W) zu bestimmen, wenn die Spannung (V(BN1 )) im ersten Netz (BN1 ) größer ist als die Spannung (V(BN2)) im zweiten Netz (BN2) und der Betrag der Differenz der Spannungen kleiner ist als ein vorbestimmter Wert und  determine a first mixing operation of the up-down converter (W) when the voltage (V (BN1)) in the first network (BN1) is greater than the voltage (V (BN2)) in the second network (BN2) and the amount of Difference of the voltages is less than a predetermined value and
- einen zweiten Mischbetrieb des Auf- und Abwärtswandlers (W) zu bestimmen, wenn die Spannung (V(BN1 )) im ersten Netz (BN1 ) kleiner ist als die Spannung (V(BN2)) im zweiten Netz (BN2) und der Betrag der Differenz der Spannungen kleiner ist als ein vorbestimmter Wert  - Determine a second mixing operation of the up and down converter (W) when the voltage (V (BN1)) in the first network (BN1) is less than the voltage (V (BN2)) in the second network (BN2) and the amount the difference of the voltages is smaller than a predetermined value
zu bestimmen. to determine.
PCT/EP2013/066881 2012-08-14 2013-08-13 Control device for a buck-boost converter WO2014026969A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP13750303.3A EP2885862A1 (en) 2012-08-14 2013-08-13 Control device for a buck-boost converter

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102012107442.9A DE102012107442A1 (en) 2012-08-14 2012-08-14 Control unit for a step-up and down converter
DE102012107442.9 2012-08-14

Publications (1)

Publication Number Publication Date
WO2014026969A1 true WO2014026969A1 (en) 2014-02-20

Family

ID=48998598

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2013/066881 WO2014026969A1 (en) 2012-08-14 2013-08-13 Control device for a buck-boost converter

Country Status (3)

Country Link
EP (1) EP2885862A1 (en)
DE (1) DE102012107442A1 (en)
WO (1) WO2014026969A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013102269A1 (en) 2013-03-07 2014-09-11 Hella Kgaa Hueck & Co. DC-DC converter with circuit for simulating a current through a storage choke with non-linear slope compensation
DE102015100022A1 (en) * 2015-01-05 2016-07-07 Hella Kgaa Hueck & Co. Circuit arrangement for at least partially replicating a magnetic flux through at least two inductors of a polyphase DC-DC converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231189A1 (en) * 2009-03-13 2010-09-16 Richtek Technology Corp. High efficiency buck-boost power converter
US20110006744A1 (en) * 2009-07-08 2011-01-13 Microchip Technology Incorporated System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply
EP2378649A2 (en) * 2010-04-19 2011-10-19 Linear Technology Corporation Switching scheme for step up-step down converters using fixed frequency current-mode control

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7265524B2 (en) * 2004-09-14 2007-09-04 Linear Technology Corporation Adaptive control for inducer based buck-boost voltage regulators
US8089254B2 (en) * 2008-12-17 2012-01-03 Illinois Institute Of Technology Digital control of power converters
DE102010061042A1 (en) * 2010-12-06 2012-06-06 Hella Kgaa Hueck & Co. DC-DC converter with circuit for simulating a current through a storage choke

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100231189A1 (en) * 2009-03-13 2010-09-16 Richtek Technology Corp. High efficiency buck-boost power converter
US20110006744A1 (en) * 2009-07-08 2011-01-13 Microchip Technology Incorporated System, method and apparatus to transition between pulse width modulation and pulse-frequency modulation in a switch mode power supply
EP2378649A2 (en) * 2010-04-19 2011-10-19 Linear Technology Corporation Switching scheme for step up-step down converters using fixed frequency current-mode control

Also Published As

Publication number Publication date
DE102012107442A1 (en) 2014-05-15
EP2885862A1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
DE102015223768B4 (en) Buck-boost converter
DE112009001632T5 (en) DC converter
DE102015224873A1 (en) Synchronous rectifier for a buck converter with no need for a comparator
DE102009027347A1 (en) Control for a synchronous switching converter in gap mode
DE102015108822A1 (en) System and method for current sensing in a switched mode power supply
DE102018007097A1 (en) CONTINUITY CONTROL OF A BUCK BOOST REGULATOR
DE19853626A1 (en) Switching regulator has upward and downward modes enabled with periodic control by switch control circuit; pulse duration modulator varies duty cycle correct output voltage errors
DE102009008580A1 (en) Current-negative feedback circuit and DC-DC converter with their use
DE102007015568A1 (en) Direct current/direct current converter e.g. step-up converter, for use as power supply device, has output selection circuit selecting output of comparators, where current is output to output terminals based on control signal
DE102012203106B4 (en) Vehicle-side electronic control unit
DE102011088654A1 (en) Control of a switching converter
DE102011078245A1 (en) Voltage transformer and voltage conversion method
DE102019206970A1 (en) Multi-stage power converter with regulation of the voltage of the floating capacitor at low load
DE112017005404T5 (en) DC-DC converter
DE1613338A1 (en) DC-DC converter
DE112016004961T5 (en) Multiphase converter
DE102018216156A1 (en) DOWN UP SWITCHING REGULATOR
DE102015110507A1 (en) DC converter
DE102014201615B4 (en) Multiphase DC voltage converter and method for operating a multiphase DC voltage converter
DE10249802A1 (en) DC voltage converter has inductance connected to input at one end, to reference potential and output via two switches at other end, arrangement for controlling switches to regulate output voltage
WO2012139846A1 (en) Converter device
DE102016110670A1 (en) Charge injection for immediate transient support
DE10339025A1 (en) Electrical supply system for outputting voltage to load has d.c. current converter with controlled switch elements and series regulator for outputting voltage to load lower than input voltage
DE102019206014A1 (en) TWO-STAGE MULTI-PHASE SWITCHING RECTIFIER WITH INTERMEDIATE-PHASE SHUT-OFF CONTROL
DE102016005978A1 (en) Apparatus and method for controlling a voltage regulator and corresponding voltage regulator

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13750303

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2013750303

Country of ref document: EP