WO2014003117A1 - 暗号化装置、暗号化方法およびプログラム - Google Patents

暗号化装置、暗号化方法およびプログラム Download PDF

Info

Publication number
WO2014003117A1
WO2014003117A1 PCT/JP2013/067652 JP2013067652W WO2014003117A1 WO 2014003117 A1 WO2014003117 A1 WO 2014003117A1 JP 2013067652 W JP2013067652 W JP 2013067652W WO 2014003117 A1 WO2014003117 A1 WO 2014003117A1
Authority
WO
WIPO (PCT)
Prior art keywords
memory
data
box
table entry
round key
Prior art date
Application number
PCT/JP2013/067652
Other languages
English (en)
French (fr)
Inventor
智保 洲崎
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP2014522679A priority Critical patent/JP6028798B2/ja
Priority to US14/411,595 priority patent/US9571269B2/en
Publication of WO2014003117A1 publication Critical patent/WO2014003117A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/24—Key scheduling, i.e. generating round keys or sub-keys for block encryption

Definitions

  • the present invention is based on a Japanese patent application: Japanese Patent Application No. 2012-145470 (filed on June 28, 2012), and the entire contents of this application are incorporated in the present specification by reference.
  • the present invention relates to an encryption device, an encryption method, and a program, and more particularly, to an encryption device, an encryption method, and a program based on a common key block cipher for concealing data during data communication and storage.
  • Block encryption is known as a technique for concealing communication data and stored data.
  • Typical block encryption algorithms include DES (Data Encryption Standard) and AES (Advanced Encryption Standard) described in Non-Patent Document 1.
  • FIG. 7 is a block diagram illustrating an example of the configuration of the encryption device 110 that converts plaintext to ciphertext based on block cipher.
  • the encryption device 110 includes a key schedule unit 111 and a data agitation unit 112.
  • the key schedule unit 111 generates a round key from a secret key (cipher key).
  • cipher key When the encryption apparatus 110 is realized by being implemented as software on a computer, the generated round key is held in a memory.
  • the data agitation unit 112 agitates the plain text and the round key to generate a cipher text.
  • the flow of encryption processing is as follows.
  • the key schedule unit 111 operates at the time of starting the program operation or updating the secret key, and generates a round key from the secret key.
  • the data agitation unit 112 performs the operation a number of times corresponding to the length of the plaintext during the encryption process.
  • a substitution table called S-box (also referred to as a substitution table) is used.
  • the S-box is a component that performs a non-linear operation, and is one of the components that form the basis of safety.
  • Cryptographic security required for the S-box includes a difference probability, a linear probability, a Boolean algebraic degree, and the number of terms of an interpolation polynomial.
  • a method for designing an S-box having good properties with respect to these items a method that combines a power operation on a Galois field and an affine transformation is known.
  • an implementation method is employed in which the calculation results calculated in advance are stored in a table. When performing the encryption process, it is possible to obtain the calculation result by referring to the data before the calculation as a table index.
  • key data round key
  • An exclusive OR exclusive OR, hereinafter referred to as “XOR”
  • XOR exclusive OR
  • Equation 2 ⁇ is a symbol representing XOR.
  • the key data k is generated from the secret key by the key schedule unit 111.
  • r1 to r4 are registers, and data x is assigned to the register r1, the head address of the table S is assigned to the register r3, and the address of the round key k is assigned to the register r4.
  • the key data k is loaded into the register r2 by the first LOAD instruction.
  • x ⁇ k that is the XOR of the data x and the key data k is calculated, and the result is assigned to the register r1.
  • (x ⁇ k) is added to the head address of the table S, and the result is stored in the register r1. By this addition, an address where the calculation result is stored is obtained.
  • the operation result stored at the address r1 is loaded into the register r2 by the second LOAD instruction.
  • Equation 3 As described above, in order to perform S-box reference, it is necessary to execute a series of four instructions shown in Equation 3.
  • Microcomputers used in embedded systems often have lower functions than processors used in personal computers and servers. For example, functions such as instruction pipeline and out-of-order optimize the execution order of instructions and shorten the processing time in a high-performance processor. However, low-function microcomputers often do not have these functions. Therefore, when implementing cryptographic algorithms on a microcomputer, implementation with a reduced number of instructions is required.
  • the objective of this invention is providing the encryption apparatus, encryption method, and program which solve this subject.
  • the encryption device is: Round key generation means for generating a round key from a secret key; The start address of the S-box table of n (n ⁇ 2) bits arranged at the 2 m (m ⁇ n) bit boundary of the memory and the round key are added, and the obtained value is held as a table entry.
  • Table entry generation means Data agitation means for agitating the data by referring to the S-box stored in the memory using an exclusive OR of the table entry and data as a table index;
  • the encryption method is: A computer generating a round key from a secret key; The start address of the S-box table of n (n ⁇ 2) bits arranged at the 2 m (m ⁇ n) bit boundary of the memory and the round key are added, and the obtained value is held as a table entry. Process, And agitation of the data by referring to the S-box stored in the memory using an exclusive OR of the table entry and data as a table index.
  • the program according to the third aspect of the present invention is: Processing to generate a round key from a secret key; The start address of the S-box table of n (n ⁇ 2) bits arranged at the 2 m (m ⁇ n) bit boundary of the memory and the round key are added, and the obtained value is held as a table entry. Processing, By referring to the S-box stored in the memory using the exclusive OR of the table entry and data as a table index, the computer is caused to execute the process of mixing the data.
  • the program can be provided as a program product recorded on a computer-readable recording medium (non-transitory computer-readable storage medium).
  • the encryption apparatus the encryption method, and the program according to the present invention, it is possible to reduce processing time when a block cipher that refers to a table is implemented by software.
  • FIG. 1 is a block diagram showing an example of the configuration of an encryption device (10) according to the present invention.
  • the encryption device (10) includes a key schedule unit (11) and data agitation means (12).
  • FIG. 2 is a block diagram showing a detailed configuration of the key schedule unit (11) as an example.
  • the key schedule unit (11) includes a round key generation unit (13) and a table entry generation unit (14).
  • the round key generation means (13) generates a round key from the secret key.
  • the table entry generating means (14) adds the head address (ST) of the n (n ⁇ 2) bit S-box table arranged at the 2 m (m ⁇ n) bit boundary of the memory and the round key. The obtained value is held as a table entry.
  • the data agitation means (12) agitates the data by referring to the S-box stored in the memory using the exclusive OR of the table entry and the data as a table index.
  • the table entry generating means (14) The start address (ST) of the S-box table on the first memory (ROM) and the round key may be added, and the obtained value may be stored in the second memory (for example, RAM) as a table entry.
  • the data agitation means (12) uses the exclusive OR of the table entry and data stored in the second memory (RAM) as a table index, and stores the S ⁇ stored in the first memory (ROM). The data is agitated by referring to the box.
  • the table entry generating means 15
  • the S-box table is copied to the 2 m (m ⁇ n) bit boundary of the second memory (for example, RAM), and the first address (ST) of the S-box table on the second memory (RAM) and the round
  • the value obtained by adding the key may be stored in the second memory (RAM) as a table entry.
  • the data agitation means (12) uses the exclusive OR of the table entry and data stored in the second memory (RAM) as a table index, and stores the S ⁇ stored in the second memory (RAM). The data is agitated by referring to the box table.
  • k ′ is the sum of the address of the S-box table and the key data k.
  • Equation 4 it can be seen that the ADD instruction in Equation 3 can be reduced.
  • the S-box table is referenced many times. For example, in the case of AES-128, 160 S-box table references are performed in one encryption process. That is, by reducing one instruction per S-box table reference, 160 instructions can be reduced by one encryption process. Therefore, according to the encryption device (10) of the present invention, the processing time when the block cipher that refers to the table is implemented by software can be greatly reduced.
  • the value obtained by the operation A + (BBC) for the data A, B, and C is different from the value obtained by the operation (A + B) BC in which the operation order is changed between addition and XOR. .
  • the addition instruction may cause a carry from the lower bit to the upper bit.
  • the data width of data A is n A
  • the data width of data B and C is n (n A > n).
  • FIG. 1 is a block diagram showing an example of the configuration of an encryption device 10 according to this embodiment.
  • the encryption device 10 includes a key schedule unit 11 and a data agitation unit 12.
  • FIG. 2 is a block diagram illustrating a detailed configuration of the key schedule unit 11 as an example.
  • the key schedule unit 11 includes a round key generation unit 13 and a table entry generation unit 14.
  • the round key generation means 13 is implemented according to a method defined by the encryption algorithm, and generates a round key from the secret key.
  • the table entry generation unit 14 generates a table entry from the start address ST of the S-box table arranged on the ROM and the round key generated by the round key generation unit 13, and stores the table entry in a RAM (Random Access Memory). .
  • Non-Patent Document 1 AES-128 (Non-Patent Document 1) will be described as an example of the encryption algorithm.
  • FIG. 3 shows the AES-128 encryption process.
  • AddRoundKey exclusively ORs a 128-bit round key RK i (0 ⁇ i ⁇ 10) to 128-bit data.
  • SubBytes divides 128-bit data into 16 8-bit data, and performs conversion by S-box.
  • ShiftRows is a data transposition process in units of 8 bits.
  • MixColumns performs an operation on 8-bit ⁇ 4 data using an MDS (Maximum Distance Separable) matrix. Details of the algorithm are described in Non-Patent Document 1.
  • FIG. 4 shows the configuration of the round key generation means 13 for AES-128.
  • FIG. 4 shows a procedure for generating RK i + 1 from the round key RK i (0 ⁇ i ⁇ 9).
  • RK 0 a 128-bit secret key is set.
  • the round key generation unit 13 inputs the round keys RK 0 to RK 10 to the table entry generation unit 14. As a delivery method, all the round keys RK 0 to RK 10 may be generated and then stored in the memory via the table entry generating means 14, or the table entry generating means every time the round key RK i is generated. 14 may be transferred.
  • the table entry generation means 14 also receives the head address ST of the S-box referred to by SubBytes.
  • the A-ES S-box is an 8-bit input / output, it is assumed that the head of the S-box is arranged on a 2 m- bit boundary (m ⁇ 8). That is, the lower m bits of the head address ST are 0. However, the length of the address ST itself is m + 1 bits or more.
  • the table entry generation means 14 divides the round key RK i (0 ⁇ i ⁇ 9) into 8-bit units.
  • the divided 8-bit round key is set as RK i j (0 ⁇ j ⁇ 15).
  • the table entry generation means 14 adds RK i j and the head address ST to form a table entry (see FIG. 5).
  • the generated table entry is stored on the RAM. However, since SubBytes does not exist after RK 10 's AddRoundKey, addition with the head address ST is not performed, and only RK 10 is stored.
  • the head address of the n-bit S-box table referred to by the data agitation unit 12 is arranged at a 2 m (m ⁇ n) bit boundary on the ROM, and the key schedule unit 11 generates A value obtained by converting the head address of the table into the round key is stored in the RAM as a table entry.
  • the data agitation unit 12 loads the data with the data added to the table entry as an address.
  • the S-box table is referred to according to Equation 4, and the table can be referred to with a smaller number of instructions than when the S-box table is referred to according to Equation 3. Therefore, according to the encryption device 10, it is possible to greatly reduce the processing time when the block cipher that refers to the table is implemented by software.
  • the encryption device according to the present embodiment includes a key schedule unit 11 and a data agitation unit 12 as in the configuration of the encryption device 10 according to the first embodiment (FIG. 1).
  • FIG. 6 is a block diagram showing, as an example, a detailed configuration of the key schedule unit 11 in the encryption device of the present embodiment.
  • the key schedule unit 11 includes a round key generation unit 13 and a table entry generation unit 15.
  • an S-box table on a ROM Read Only Memory
  • the table entry generating means 15 copies the S-box table on the ROM to the 2 m- bit boundary ST on the RAM.
  • the table entry generating unit 15 generates a table entry from the head address ST of the S-box table copied on the RAM and the round key generated by the round key generating unit 13, and stores it on the RAM.
  • the S-box table is referenced according to Equation 4, and compared with the case where the S-box table is referenced according to Equation 3.
  • table reference can be performed with a small number of instructions. According to such an encryption apparatus, it is possible to greatly reduce the processing time when the block cipher that refers to the table is implemented by software.
  • the encryption device can be applied to uses such as concealment of communication data such as a voice communication terminal and a data communication device, and encryption of data stored on a storage.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Storage Device Security (AREA)

Abstract

　テーブルを参照するブロック暗号をソフトウェアで実装するときの処理時間を削減する。暗号化装置は、秘密鍵からラウンド鍵を生成するラウンド鍵生成手段と、メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスとラウンド鍵とを加算して、得られた値をテーブルエントリとして保持するテーブルエントリ生成手段と、テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、メモリに格納されたＳ－ｂｏｘを参照することで、データを攪拌するデータ攪拌手段と、を備える。

Description

暗号化装置、暗号化方法およびプログラム
　［関連出願についての記載］
　本発明は、日本国特許出願：特願２０１２－１４５４７０号（２０１２年６月２８日出願）に基づくものであり、同出願の全記載内容は引用をもって本書に組み込み記載されているものとする。
　本発明は、暗号化装置、暗号化方法およびプログラムに関し、特に、データの通信や蓄積の際にデータを秘匿するための共通鍵ブロック暗号に基づく暗号化装置、暗号化方法およびプログラムに関する。
　通信データや蓄積データを秘匿する技術として、ブロック暗号が知られている。代表的なブロック暗号アルゴリズムとして、ＤＥＳ（Data Encryption Standard)や、非特許文献１に記載されたＡＥＳ(Advanced Encryption Standard）などが挙げられる。
　図７は、ブロック暗号に基づいて平文（plaintext）を暗号文(ciphertext)に変換する暗号化装置１１０の構成を一例として示すブロック図である。図７を参照すると、暗号化装置１１０は、鍵スケジュール部１１１およびデータ攪拌手段１１２を備える。
　鍵スケジュール部１１１は、秘密鍵（cipher key）からラウンド鍵（round key）を生成する。計算機上にソフトウェアとして実装することで暗号化装置１１０を実現する場合には、生成されたラウンド鍵はメモリ上に保持される。データ攪拌手段１１２は、平文とラウンド鍵を攪拌して暗号文を生成する。
　暗号化処理の流れは、次のとおりである。鍵スケジュール部１１１は、プログラムの動作開始時や秘密鍵の更新処理時に動作し、秘密鍵からラウンド鍵を生成する。データ攪拌手段１１２は、暗号化処理時に、平文の長さに応じた回数の動作を行う。
　多くのブロック暗号では、Ｓ－ｂｏｘと呼ばれる換字表（substitution table、置換表ともいう。）が使用される。Ｓ－ｂｏｘは、非線形な演算を行う部品であり、安全性の基礎をなす構成要素の一つである。Ｓ－ｂｏｘに求められる暗号学的安全性として、差分確率、線形確率、ブール代数次数、補間多項式の項数などがある。これらの項目に関して良い性質を有するＳ－ｂｏｘの設計方法として、ガロア体上のべき乗演算とアフィン変換を組み合わせた方法が知られている。しかしながら、かかる方法によると、演算量が多いため、処理時間が長くなるという問題がある。そこで、事前に計算した演算結果をテーブルに格納する実装方法が採用されている。暗号化処理を行う際には、演算前のデータをテーブルのインデックスとしてテーブル参照することで、演算結果を求めることができる。
　一例として、ＡＥＳで使用されるＳ－ｂｏｘについて説明する。ＡＥＳのＳ－ｂｏｘは８ビット（１バイト）の値に対して演算を行うため、値域は２５６である。演算前のデータが０ｘ００の場合、演算結果は０ｘ６３、０ｘ０１の場合は０ｘ７Ｃ、０ｘ０２の場合は０ｘ７７、…、０ｘＦＦの場合は０ｘ１６となる（非特許文献１、Fig. 7）。このとき、Ｓ－ｂｏｘの演算結果を格納するテーブルＳは、数式１で定義される。
［数１］
Ｓ［２５６］＝｛０ｘ６３，０ｘ７Ｃ，０ｘ７７，…，０ｘ１６｝
　一般に、Ｓ－ｂｏｘによる演算を行う前にデータに対して鍵データ（ラウンド鍵）を作用させる。データに対して鍵データを作用させる演算として、排他的論理和（exclusive OR、以下「ＸＯＲ」という。）を用いる。演算前のデータをｘ、鍵データをｋ、演算後のデータをｙとしたとき、Ｓ－ｂｏｘ参照の手続きは、Ｃ言語風に記載すると、数式２のように表される。
［数２］
ｙ＝Ｓ［ｘ○ｋ］
　数式２において、○はＸＯＲを表す記号である。鍵データｋは、鍵スケジュール部１１１によって秘密鍵から生成される。
　また、Ｓ－ｂｏｘ参照の処理をアセンブラレベルの擬似コードで記述すると、数式３のように表される。
［数３］
ＬＯＡＤ　ｒ２，［ｒ４］
ＸＯＲ　　ｒ１，ｒ２
ＡＤＤ　　ｒ１，ｒ３
ＬＯＡＤ　ｒ２，［ｒ１］
　数式３において、ｒ１～ｒ４はレジスタであり、レジスタｒ１にはデータｘ、レジスタｒ３にはテーブルＳの先頭アドレス、レジスタｒ４にはラウンド鍵ｋのアドレスが代入されているものとする。
　数式３を参照すると、まず、１つ目のＬＯＡＤ命令でレジスタｒ２に鍵データｋがロードされる。次に、ＸＯＲ命令では、データｘと鍵データｋとのＸＯＲであるｘ○ｋが計算され、結果がレジスタｒ１に代入される。次に、ＡＤＤ命令では、テーブルＳの先頭アドレスに（ｘ○ｋ）を加算し、結果がレジスタｒ１に格納される。この加算により、演算結果が格納されているアドレスが求められる。次に、２つ目のＬＯＡＤ命令により、アドレスｒ１に保存されている演算結果をレジスタｒ２にロードする。
　以上のように、Ｓ－ｂｏｘ参照を行うためには、数式３に示した一連の４命令を実行する必要がある。
Federal Information Processing Standards Publication 197, "Announcing the ADVANCED ENCRYPTION STANDARD (AES)," November 26, 2001.
　以下の分析は、本発明者によってなされたものである。
　組み込みシステムに利用されるマイコン（特に、安価なマイコン）は、パソコンやサーバに用いられるプロセッサよりも低機能であることが多い。例えば、命令パイプラインやアウト・オブ・オーダーなどの機能は、高機能なプロセッサにおいては、命令の実行順序を最適化し、処理時間を短縮する。しかしながら、低機能なマイコンでは、これらの機能が搭載されないことが多い。したがって、マイコン上で暗号アルゴリズムをソフトウェア実装する場合、命令数を削減した実装が必要とされる。
　そこで、テーブルを参照するブロック暗号をソフトウェアで実装したときの処理時間を削減することが課題となる。本発明の目的は、かかる課題を解決する暗号化装置、暗号化方法およびプログラムを提供することにある。
　本発明の第１の視点に係る暗号化装置は、
　秘密鍵からラウンド鍵を生成するラウンド鍵生成手段と、
　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持するテーブルエントリ生成手段と、
　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌するデータ攪拌手段と、を備える。
　本発明の第２の視点に係る暗号化方法は、
　コンピュータが、秘密鍵からラウンド鍵を生成する工程と、
　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持する工程と、
　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する工程と、を含む。
　本発明の第３の視点に係るプログラムは、
　秘密鍵からラウンド鍵を生成する処理と、
　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持する処理と、
　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する処理と、をコンピュータに実行させる。
　なお、プログラムは、コンピュータ読み取り可能な記録媒体（non-transitory computer-readable storage medium）に記録されたプログラム製品として提供することができる。
　本発明に係る暗号化装置、暗号化方法およびプログラムによると、テーブルを参照するブロック暗号をソフトウェアで実装したときの処理時間を削減することが可能となる。
第１の実施形態に係る暗号化装置の構成を一例として示すブロック図である。 第１の実施形態に係る暗号化装置における鍵スケジュール部の構成を一例として示すブロック図である。 ＡＥＳ－１２８に基づく暗号化処理の動作を示すフロー図である。 ＡＥＳ－１２８に基づくラウンド鍵生成手段の構成を示すブロック図である。 ＲＡＭ上のテーブルエントリを示す図である。 第２の実施形態に係る暗号化装置における鍵スケジュール部の構成を一例として示すブロック図である。 ブロック暗号の基本的な構成を示すブロック図である。
　はじめに、一実施形態の暗号化装置の概要について説明する。なお、この概要に付記する図面参照符号は、専ら理解を助けるための例示であり、本発明を図示の態様に限定することを意図するものではない。
　図１は、本発明に係る暗号化装置（１０）の構成を一例として示すブロック図である。図１を参照すると、暗号化装置（１０）は、鍵スケジュール部（１１）およびデータ攪拌手段（１２）を備える。図２は、鍵スケジュール部（１１）の詳細な構成を一例として示すブロック図である。図２を参照すると、鍵スケジュール部（１１）は、ラウンド鍵生成手段（１３）およびテーブルエントリ生成手段（１４）を備える。
　ラウンド鍵生成手段（１３）は、秘密鍵からラウンド鍵を生成する。テーブルエントリ生成手段（１４）は、メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレス（ＳＴ）とラウンド鍵とを加算して、得られた値をテーブルエントリとして保持する。データ攪拌手段（１２）は、テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、メモリに格納されたＳ－ｂｏｘを参照することで、データを攪拌する。
　図２に示すように、Ｓ－ｂｏｘテーブルが第１のメモリ（例えば、ＲＯＭ）の２ｍ（ｍ≧ｎ）ビット境界に配置されている場合には、テーブルエントリ生成手段（１４）は、第１のメモリ（ＲＯＭ）上におけるＳ－ｂｏｘテーブルの先頭アドレス（ＳＴ）とラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリ（例えば、ＲＡＭ）に格納してもよい。このとき、データ攪拌手段（１２）は、第２のメモリ（ＲＡＭ）に格納されたテーブルエントリとデータとの排他的論理和をテーブルインデックスとして、第１のメモリ（ＲＯＭ）に格納されたＳ－ｂｏｘを参照することで、データを攪拌する。
　一方、図６に示すように、Ｓ－ｂｏｘテーブルが第１のメモリ（例えば、ＲＯＭ）の２ｍ（ｍ≧ｎ）ビット境界に配置されていない場合には、テーブルエントリ生成手段（１５）は、Ｓ－ｂｏｘテーブルを第２のメモリ（例えば、ＲＡＭ）の２ｍ（ｍ≧ｎ）ビット境界にコピーし、第２のメモリ上（ＲＡＭ）におけるＳ－ｂｏｘテーブルの先頭アドレス（ＳＴ）とラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリ（ＲＡＭ）に格納してもよい。このとき、データ攪拌手段（１２）は、第２のメモリ（ＲＡＭ）に格納されたテーブルエントリとデータとの排他的論理和をテーブルインデックスとして、第２のメモリ（ＲＡＭ）に格納されたＳ－ｂｏｘテーブルを参照することで、データを攪拌する。
　このように、予めテーブルのアドレスと鍵データとの加算を行っておくことにより、データ攪拌手段（１２）によるＳ－ｂｏｘテーブル参照に要する命令数を削減することが可能となる。ここで、Ｓ－ｂｏｘテーブルのアドレスと鍵データｋを加算したものをｋ’とする。このときのＳ－ｂｏｘテーブル参照の処理をアセンブラレベルの擬似コードで記述すると、数式４で表される。レジスタｒ１にはデータｘ、レジスタｒ４には鍵データｋ’のアドレスが代入されているものとする。
［数４］
ＬＯＡＤ　ｒ２，［ｒ４］
ＸＯＲ　　ｒ１，ｒ２
ＬＯＡＤ　ｒ２，［ｒ１］
　数式４においては、数式３におけるＡＤＤ命令を削減できていることが分かる。１回の暗号化処理において、Ｓ－ｂｏｘテーブルの参照は多数回行われる。例えば、ＡＥＳ－１２８の場合、１回の暗号化処理で１６０回のＳ－ｂｏｘテーブル参照が行われる。すなわち、Ｓ－ｂｏｘテーブル参照１回当たり１命令を削減することで、１回の暗号化処理では１６０命令も削減することができる。したがって、本発明に係る暗号化装置（１０）によると、テーブルを参照するブロック暗号をソフトウェアで実装したときの処理時間を大幅に削減することができる。
　一般に、データＡ、Ｂ、Ｃに対してＡ＋（Ｂ○Ｃ）という演算によって得られる値は、加算とＸＯＲの間で演算順序を変更した（Ａ＋Ｂ）○Ｃという演算によって得られる値とは異なる。加算命令では、下位ビットから上位ビットへ桁上りが発生する可能性があるからである。ここで、データＡのデータ幅をｎＡ、データＢとＣのデータ幅をｎとする（ｎＡ＞ｎ）。Ｓ－ｂｏｘテーブルＳの先頭アドレスを２ｍビット境界（ｎＡ＞ｍ≧ｎ）に配置すると、テーブルＳの先頭アドレスの下位ｍビットは０になる。このとき、下位ｍビットにいかなる値を加算してもｍ＋１ビット以上への桁上りは発生しない。このとき、（Ａ＋Ｂ）○Ｃという演算を行っても、Ａ＋（Ｂ○Ｃ）という演算を行った場合と同一の結果が得られる。よって、数式４の処理に従ってＳ－ｂｏｘテーブル参照を行った場合においても、数式３の処理に従ってＳ－ｂｏｘ参照を行った場合と同一の結果が得られる。
　（実施形態１）
　第１の実施形態に係る暗号化装置について、図面を参照して詳細に説明する。図１は、本実施形態に係る暗号化装置１０の構成を一例として示すブロック図である。図１を参照すると、暗号化装置１０は、鍵スケジュール部１１およびデータ攪拌手段１２を備える。
　図２は、鍵スケジュール部１１の詳細な構成を一例として示すブロック図である。図２を参照すると、鍵スケジュール部１１は、ラウンド鍵生成手段１３およびテーブルエントリ生成手段１４を備える。
　ラウンド鍵生成手段１３は、暗号アルゴリズムで規定されている方式に従って実装され、秘密鍵からラウンド鍵を生成する。テーブルエントリ生成手段１４は、ＲＯＭ上に配置されたＳ－ｂｏｘテーブルの先頭アドレスＳＴとラウンド鍵生成手段１３で生成されたラウンド鍵からテーブルエントリを生成し、ＲＡＭ（Random Access Memory）上に格納する。
　以下では、本実施形態の暗号化装置１０の動作を、具体的な暗号アルゴリズムを用いて詳細に説明する。ここでは、暗号アルゴリズムとしてＡＥＳ－１２８（非特許文献１）を例に説明する。図３は、ＡＥＳ－１２８の暗号化処理を示す。AddRoundKeyは、１２８ビットのデータに対して１２８ビットのラウンド鍵ＲＫｉ（０≦ｉ≦１０）を排他的論理和する。SubBytesは、１２８ビットのデータを１６個の８ビットデータに分割し、それぞれをＳ－ｂｏｘによる変換を行う。ShiftRowsは、８ビット単位のデータ転置処理である。MixColumnsは、８ビット×４のデータに対してＭＤＳ（Maximum Distance Separable）行列による演算を行う。アルゴリズムの詳細については、非特許文献１に記載されている。
　図４は、ＡＥＳ－１２８に対するラウンド鍵生成手段１３の構成を示す。図４は、ラウンド鍵ＲＫｉからＲＫｉ＋１を生成する手順を示している（０≦ｉ≦９）。ＲＫ０には、１２８ビットの秘密鍵が設定される。
　ラウンド鍵生成手段１３は、ラウンド鍵ＲＫ０～ＲＫ１０をテーブルエントリ生成手段１４に入力する。受け渡しの方法として、すべてのラウンド鍵ＲＫ０～ＲＫ１０を生成してからテーブルエントリ生成手段１４を経由してメモリに格納してもよいし、ラウンド鍵ＲＫｉを生成するごとにテーブルエントリ生成手段１４に受け渡すようにしてもよい。テーブルエントリ生成手段１４は、SubBytesで参照するＳ－ｂｏｘの先頭アドレスＳＴも受け付ける。
　ＡＥＳのＳ－ｂｏｘは８ビット入出力であるから、Ｓ－ｂｏｘの先頭は２ｍビット境界に配置されているものとする（ｍ≧８）。すなわち、先頭アドレスＳＴの下位ｍビットは０である。ただし、アドレスＳＴ自体の長さはｍ＋１ビット以上である。
　テーブルエントリ生成手段１４は、ラウンド鍵ＲＫｉ（０≦ｉ≦９）を８ビット単位に分割する。分割した８ビットラウンド鍵をＲＫｉ ｊとする（０≦ｊ≦１５）。テーブルエントリ生成手段１４は、ＲＫｉ ｊと先頭アドレスＳＴとを加算し、テーブルエントリとする（図５参照）。生成されたテーブルエントリは、ＲＡＭ上に保存される。ただし、ＲＫ１０のAddRoundKeyの後にはSubBytesが存在しないため、先頭アドレスＳＴとの加算は行わず、ＲＫ１０のみを保存する。
　暗号化処理におけるAddRoundKeyとSubBytesの処理は、数式４で示した命令により実現される。最初のＬＯＡＤ命令では、テーブルエントリの単位でロードする。それに対してデータをＸＯＲすることで、Ｓ－ｂｏｘの演算結果が格納されたアドレスの計算が完了する。
　本実施形態の暗号化装置１０では、データ攪拌手段１２で参照するｎビットのＳ－ｂｏｘテーブルの先頭アドレスをＲＯＭ上の２ｍ（ｍ≧ｎ）ビット境界に配置し、鍵スケジュール部１１では生成したラウンド鍵にテーブルの先頭アドレスを換算した値をテーブルエントリとしてＲＡＭに保存する。データ攪拌手段１２では、データをテーブルエントリに加算したものをアドレスとしてデータをロードする。
　暗号化装置１０によると、数式４に従ってＳ－ｂｏｘテーブルの参照が行われ、数式３に従ってＳ－ｂｏｘテーブルの参照を行う場合と比較して、少ない命令数でテーブル参照を行うことができる。したがって、暗号化装置１０によると、テーブルを参照するブロック暗号をソフトウェアで実装したときの処理時間を大幅に削減することが可能となる。
　（実施形態２）
　第２の実施形態に係る暗号化装置について、図面を参照して詳細に説明する。本実施形態に係る暗号化装置は、第１の実施形態に係る暗号化装置１０の構成（図１）と同様に、鍵スケジュール部１１およびデータ攪拌手段１２を備える。
　図６は、本実施形態の暗号化装置における鍵スケジュール部１１の詳細な構成を一例として示すブロック図である。図６を参照すると、鍵スケジュール部１１は、ラウンド鍵生成手段１３およびテーブルエントリ生成手段１５を備える。
　図６を参照すると、本実施形態では、ＲＯＭ（Read Only Memory）上のＳ－ｂｏｘテーブルが２ｐビット（ｐ＜ｍ）境界に配置されている。このとき、テーブルエントリ生成手段１５は、ＲＯＭ上のＳ－ｂｏｘテーブルをＲＡＭ上の２ｍビット境界ＳＴにコピーする。また、テーブルエントリ生成手段１５は、ＲＡＭ上にコピーされたＳ－ｂｏｘテーブルの先頭アドレスＳＴとラウンド鍵生成手段１３で生成されたラウンド鍵からテーブルエントリを生成し、ＲＡＭ上に格納する。
　本実施形態の暗号化装置によると、第１の実施形態の暗号化装置と同様に、数式４に従ってＳ－ｂｏｘテーブルの参照が行われ、数式３に従ってＳ－ｂｏｘテーブルの参照を行う場合と比較して、少ない命令数でテーブル参照を行うことができる。かかる暗号化装置によると、テーブルを参照するブロック暗号をソフトウェアで実装したときの処理時間を大幅に削減することが可能となる。
　本発明に係る暗号化装置は、音声通信端末やデータ通信装置などの通信データの秘匿や、ストレージ上の蓄積データの暗号化といった用途に適用することができる。
　なお、上記の特許文献の先行技術文献の開示を、本書に引用をもって繰り込むものとする。本発明の全開示（請求の範囲を含む）の枠内において、さらにその基本的技術思想に基づいて、実施形態の変更・調整が可能である。また、本発明の請求の範囲の枠内において種々の開示要素（各請求項の各要素、各実施形態の各要素、各図面の各要素等を含む）の多様な組み合わせ、ないし、選択が可能である。すなわち、本発明は、請求の範囲を含む全開示、技術的思想にしたがって当業者であればなし得るであろう各種変形、修正を含むことは勿論である。特に、本書に記載した数値範囲については、当該範囲内に含まれる任意の数値ないし小範囲が、別段の記載のない場合でも具体的に記載されているものと解釈されるべきである。
１０、１１０　　暗号化装置
１１、１１１　　鍵スケジュール部
１２、１１２　　データ攪拌手段
１３　　ラウンド鍵生成手段
１４、１５　　テーブルエントリ生成手段

Claims (12)

  1. 　秘密鍵からラウンド鍵を生成するラウンド鍵生成手段と、
    　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持するテーブルエントリ生成手段と、
    　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌するデータ攪拌手段と、を備える、暗号化装置。
  2. 　前記テーブルエントリ生成手段は、前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されている場合、前記第１のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記データ攪拌手段は、前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第１のメモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する、請求項１に記載の暗号化装置。
  3. 　前記テーブルエントリ生成手段は、前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されていない場合、前記Ｓ－ｂｏｘテーブルを第２のメモリの２ｍ（ｍ≧ｎ）ビット境界にコピーし、前記第２のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記データ攪拌手段は、前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第２のメモリに格納された前記Ｓ－ｂｏｘテーブルを参照することで、前記データを攪拌する、請求項１に記載の暗号化装置。
  4. 　前記データ攪拌手段は、ＡＥＳ（Advanced Encryption Standard）のアルゴリズムに従って前記データを攪拌する、請求項１ないし３のいずれか１項に記載の暗号化装置。
  5. 　コンピュータが、秘密鍵からラウンド鍵を生成する工程と、
    　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持する工程と、
    　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する工程と、を含む、暗号化方法。
  6. 　前記コンピュータが、前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されている場合、前記第１のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第１のメモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する、請求項５に記載の暗号化方法。
  7. 　前記コンピュータが、前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されていない場合、前記Ｓ－ｂｏｘテーブルを第２のメモリの２ｍ（ｍ≧ｎ）ビット境界にコピーし、前記第２のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第２のメモリに格納された前記Ｓ－ｂｏｘテーブルを参照することで、前記データを攪拌する、請求項５に記載の暗号化方法。
  8. 　前記コンピュータが、ＡＥＳ（Advanced Encryption Standard）のアルゴリズムに従って前記データを攪拌する、請求項５ないし７のいずれか１項に記載の暗号化方法。
  9. 　秘密鍵からラウンド鍵を生成する処理と、
    　メモリの２ｍ（ｍ≧ｎ）ビット境界に配置されたｎ（ｎ≧２）ビットのＳ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして保持する処理と、
    　前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記メモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する処理と、をコンピュータに実行させる、プログラム。
  10. 　前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されている場合、前記第１のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第１のメモリに格納された前記Ｓ－ｂｏｘを参照することで、前記データを攪拌する処理を、前記コンピュータに実行させる、請求項９に記載のプログラム。
  11. 　前記Ｓ－ｂｏｘテーブルが第１のメモリの２ｍ（ｍ≧ｎ）ビット境界に配置されていない場合、前記Ｓ－ｂｏｘテーブルを第２のメモリの２ｍ（ｍ≧ｎ）ビット境界にコピーし、前記第２のメモリ上における前記Ｓ－ｂｏｘテーブルの先頭アドレスと前記ラウンド鍵とを加算して、得られた値をテーブルエントリとして第２のメモリに格納し、
    　前記第２のメモリに格納された前記テーブルエントリとデータとの排他的論理和をテーブルインデックスとして、前記第２のメモリに格納された前記Ｓ－ｂｏｘテーブルを参照することで、前記データを攪拌する処理を、前記コンピュータに実行させる、請求項９に記載のプログラム。
  12. 　ＡＥＳ（Advanced Encryption Standard）のアルゴリズムに従って前記データを攪拌する処理を前記コンピュータに実行させる、請求項９ないし１１のいずれか１項に記載のプログラム。
PCT/JP2013/067652 2012-06-28 2013-06-27 暗号化装置、暗号化方法およびプログラム WO2014003117A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014522679A JP6028798B2 (ja) 2012-06-28 2013-06-27 暗号化装置、暗号化方法およびプログラム
US14/411,595 US9571269B2 (en) 2012-06-28 2013-06-27 Encryption device, encryption method and program

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012145470 2012-06-28
JP2012-145470 2012-06-28

Publications (1)

Publication Number Publication Date
WO2014003117A1 true WO2014003117A1 (ja) 2014-01-03

Family

ID=49783254

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/067652 WO2014003117A1 (ja) 2012-06-28 2013-06-27 暗号化装置、暗号化方法およびプログラム

Country Status (3)

Country Link
US (1) US9571269B2 (ja)
JP (1) JP6028798B2 (ja)
WO (1) WO2014003117A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215518A (ja) * 2016-06-01 2017-12-07 富士電機株式会社 データ処理装置、データ処理方法及びプログラム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9319878B2 (en) * 2012-09-14 2016-04-19 Qualcomm Incorporated Streaming alignment of key stream to unaligned data stream
KR101932680B1 (ko) 2018-09-27 2018-12-26 (주)아이엔아이 데이터를 안전하게 보호하는 암호화 키 생성 모듈
JP7383985B2 (ja) * 2019-10-30 2023-11-21 富士電機株式会社 情報処理装置、情報処理方法及びプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3818263B2 (ja) * 2003-01-28 2006-09-06 日本電気株式会社 Ａｅｓ暗号処理装置、ａｅｓ復号処理装置、ａｅｓ暗号・復号処理装置、ａｅｓ暗号処理方法、ａｅｓ復号処理方法、および、ａｅｓ暗号・復号処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3600454B2 (ja) * 1998-08-20 2004-12-15 株式会社東芝 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体
WO2006020238A2 (en) * 2004-07-16 2006-02-23 Ns8 Corporation Method and system for managing the use of electronic works
KR100837270B1 (ko) 2006-06-07 2008-06-11 삼성전자주식회사 스마트 카드 및 그것의 데이터 보안 방법
US20080019524A1 (en) * 2006-06-29 2008-01-24 Kim Moo S Apparatus and method for low power aes cryptographic circuit for embedded system
US8189792B2 (en) * 2007-12-28 2012-05-29 Intel Corporation Method and apparatus for performing cryptographic operations
US9336160B2 (en) * 2008-10-30 2016-05-10 Qualcomm Incorporated Low latency block cipher
US9014370B2 (en) * 2012-12-09 2015-04-21 Sandisk Technologies Inc. High performance hardware-based execution unit for performing C2 block cipher encryption/decryption

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3818263B2 (ja) * 2003-01-28 2006-09-06 日本電気株式会社 Ａｅｓ暗号処理装置、ａｅｓ復号処理装置、ａｅｓ暗号・復号処理装置、ａｅｓ暗号処理方法、ａｅｓ復号処理方法、および、ａｅｓ暗号・復号処理方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JUNKO NAKAJIMA ET AL.: "Performance evaluation of block encryption algorithms on Core2", MITSUBISHI DENKI GIHO, vol. 82, no. 5, 25 May 2008 (2008-05-25), pages 27 - 30 *
SEIICHI AMADA ET AL.: "Improvement of Fast Software Implementation of Block Ciphers : A New Algorithm Which Reduces the Number of Instructions in Functions Used in Block Ciphers", IEICE TECHNICAL REPORT, vol. 97, no. 71, 26 May 1997 (1997-05-26), pages 107 - 119 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215518A (ja) * 2016-06-01 2017-12-07 富士電機株式会社 データ処理装置、データ処理方法及びプログラム
US10411881B2 (en) 2016-06-01 2019-09-10 Fuji Electric Co., Ltd. Data processing apparatus, method for processing data, and medium

Also Published As

Publication number Publication date
US9571269B2 (en) 2017-02-14
US20150163051A1 (en) 2015-06-11
JPWO2014003117A1 (ja) 2016-06-02
JP6028798B2 (ja) 2016-11-16

Similar Documents

Publication Publication Date Title
Rijmen et al. Advanced encryption standard
US8966279B2 (en) Securing the implementation of a cryptographic process using key expansion
US8634549B2 (en) Ciphertext key chaining
US9515818B2 (en) Multi-block cryptographic operation
US9189425B2 (en) Protecting look up tables by mixing code and operations
TWI447683B (zh) Information processing device
Muir A tutorial on white-box AES
US20120170739A1 (en) Method of diversification of a round function of an encryption algorithm
JP5704159B2 (ja) ブロック暗号化装置、ブロック復号装置、ブロック暗号化方法、ブロック復号方法及びプログラム
US20130236005A1 (en) Cryptographic processing apparatus
CN107257279B (zh) 一种明文数据加密方法及设备
US8675866B2 (en) Multiplicative splits to protect cipher keys
US20120254625A1 (en) Protecting states of a cryptographic process using group automorphisms
US10148427B2 (en) Information processing apparatus, method for processing information, and medium
Gueron Advanced encryption standard (AES) instructions set
JP6028798B2 (ja) 暗号化装置、暗号化方法およびプログラム
Dolmatov GOST R 34.12-2015: Block Cipher" Kuznyechik"
JP5652363B2 (ja) 暗号処理装置、および暗号処理方法、並びにプログラム
US8774402B2 (en) Encryption/decryption apparatus and method using AES rijndael algorithm
WO2022254511A1 (ja) 暗号装置、方法、及びプログラム
JP2010256749A (ja) ハッシュ値生成装置、ハッシュ値生成方法およびプログラム
JP2013205437A (ja) 非線形関数Ｓ−ｂｏｘの計算方法及び装置
Shi et al. On security of a white-box implementation of SHARK
Dooley et al. The Machines Take Over: Computer Cryptography
JP5096794B2 (ja) ストリーム暗号の暗号化装置、ストリーム暗号の復号化装置、自己同期型ストリーム暗号の暗号化装置、自己同期型ストリーム暗号の復号化装置、ストリーム暗号の暗号化方法、自己同期型ストリーム暗号の暗号化方法およびプログラム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13810257

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2014522679

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14411595

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13810257

Country of ref document: EP

Kind code of ref document: A1