WO2013183531A1

WO2013183531A1 - 表示装置およびその駆動方法

Info

Publication number: WO2013183531A1
Application number: PCT/JP2013/064998
Authority: WO
Inventors: 正史大坪
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2012-06-05
Filing date: 2013-05-30
Publication date: 2013-12-12
Anticipated expiration: 2014-12-05

Abstract

　アクティブマトリクス方式の表示装置において、電源遮断の発生時に各表示画素に蓄積された電荷を迅速に放電させること目的とする。　表示パネル（１０）は、相互に直交して配設される複数のゲート配線（１２）および複数のソース配線（１４）の交点に対応して配置される複数の表示画素（１）を含む。アナログ電源生成部（６０）は、電源（５０）から供給される電源電圧（Ｖｐｏｗｅｒ）を用いて、少なくとも表示画素を選択状態に設定する電圧レベルを有する駆動電圧（ＶＧＨ）を生成してゲートドライバ（２０）に供給する。電源監視回路（７０）は、電源電圧を監視する。複数のスイッチＴＦＴ（９２）は、複数のゲート配線およびアナログ電源生成部の間にそれぞれ設けられ、電源遮断が検出されたときにオンされることにより、アナログ電源生成部から各ゲート配線に駆動電圧を供給する。

Description

表示装置およびその駆動方法

　この発明は、表示装置に関し、より特定的には、電源遮断の発生時に各表示画素に蓄積された電荷を放電させるための技術に関する。

　表示装置の一例として、液晶表示装置が知られている。液晶表示装置においては、複数の画素電極を薄膜トランジスタ（ＴＦＴ：Thin　Film　Transistor）によってそれぞれ駆動する方式が広く採用されている。このような方式はアクティブマトリクス方式と呼ばれる。このようなアクティブマトリクス方式の液晶表示装置は、薄膜トランジスタに信号を供給するための基板上に配置されたゲート配線と、このゲート配線と交差するようにゲート配線より上側に配置された複数のソース配線とを備える。

　たとえば特開２００４－２０５５８８号公報（特許文献１）には、相互に直交して配設された複数のゲート配線および複数のソース配線の各交点近傍に複数の表示画素が２次元配列された表示パネルと、複数のゲート配線に走査信号を順次印加して、表示画素を所定のタイミングで選択状態に駆動するゲートドライバと、複数のソース配線の各々を介して、選択状態に設定された表示画素に表示信号電圧を印加するソースドライバとを備えた表示装置が開示される。

　この特開２００４－２０５５８８号公報（特許文献１）による表示装置は、所定の駆動電力に基づいて、少なくとも走査信号および表示信号電圧の電圧レベルを規定する複数の駆動電圧を生成して、ゲートドライバおよびソースドライバに供給する電源電圧供給回路をさらに備える。この電源電圧供給回路は、電源電池が脱落等することにより駆動電力の供給が遮断された場合には、接地電位を有する駆動電圧を生成してゲートドライバに供給する。これにより、表示パネルを構成する全ゲート配線に、接地電位を有する走査信号を供給して、全ての表示画素を選択状態に設定し、各表示画素に蓄積されていた電荷を所定電位（コモン信号電圧）に放電するように構成される。

特開２００４－２０５５８８号公報特開２０００－８９１９３号公報特開平９－２２２５９０号公報特開平８－３３５０５８号公報特開平５－２１０３５８号公報

　上記の特許文献１に記載される表示装置において、電源電圧供給回路は、電源電池から正常に駆動電力が供給された表示駆動を実行している状態においては、駆動電圧として負電圧をゲートドライバに供給する一方で、電源電池からの駆動電力の遮断が検出された場合には、負電圧を有する駆動電圧を迅速に接地電位に移行させて、各表示画素に設けられた画素トランジスタ（画素ＴＦＴ）をオンさせるように、ゲート配線に印加される走査信号の電圧レベルを制御する。これにより、各表示画素に蓄積された電荷を放電させ、電源遮断の発生に伴なって表示画像が徐々に消えていく残像の発生を抑制している。

　ここで、ＴＦＴを画素トランジスタとする表示画素においては、一般的に、ＴＦＴの特性上、画素トランジスタに正電圧を有する走査信号を印加することによって画素トランジスタのターンオン動作を促進できる。しかしながら、上記の特許文献１に記載されるように、電源遮断が発生した場合においても、ゲートドライバからゲート配線に印加される走査信号の電圧レベルを制御する構成では、ゲートドライバの仕様により、制御可能な走査信号の電圧レベルが制約されてしまう。その結果、各表示画素に蓄積された電荷を迅速に放電させることが困難となっていた。

　この発明はこのような問題点を解決するためになされたものであって、この発明の目的は、アクティブマトリクス方式の表示装置において、電源遮断の発生時に各表示画素に蓄積された電荷を迅速に放電させることである。

　この発明のある局面では、表示装置は、相互に直交して配設される複数のゲート配線および複数のソース配線と、複数のゲート配線および複数のソース配線の交点に対応して配置される複数の表示画素とを含む表示パネルと、複数のゲート配線に走査信号を順次印加することにより、各表示画素を選択状態に設定するゲートドライバと、各ソース配線を介して、選択状態に設定された表示画素に表示信号電圧を印加するソースドライバと、電源から供給される電源電圧を用いて、少なくとも表示画素を選択状態に設定する電圧レベルを有する駆動電圧を生成してゲートドライバに供給する電源電圧生成部と、電源電圧を監視する監視部と、複数のゲート配線および電源電圧生成部の間にそれぞれ設けられ、監視部により電源の遮断が検出されたときにオンされることにより、各ゲート配線に対して電源電圧生成部からの駆動電圧を供給するように構成された複数のスイッチトランジスタとを備える。

　この発明によれば、アクティブマトリクス方式の表示装置において、電源遮断の発生時に各表示画素に蓄積された電荷を迅速に放電させることができる。

この発明の実施の形態１による表示装置を適用した液晶表示装置の一実施形態を示すブロック図である。図１に示したアナログ電源生成部、電源監視回路、およびＳＷ＿ＴＦＴ制御信号生成部の構成図である。通常駆動時および電源遮断時におけるスイッチＴＦＴおよび表示画素の動作を説明する図である。画素ＴＦＴおよびスイッチＴＦＴに印加される電圧の時間的な変化を示す図である。従来の表示装置における電源遮断時の表示画素の動作を説明する図である。従来の表示装置における画素ＴＦＴに印加される電圧の時間的な変化を示す図である。本実施の形態１による表示装置の動作を説明する図である。この発明の実施の形態２による表示装置を適用した液晶表示装置の一実施形態を示すブロック図である。画素ＴＦＴおよびスイッチＴＦＴに印加される電圧の時間的な変化を示す図である。

　以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当する部分には同一符号を付してその説明は繰返さない。

　［実施の形態１］
　図１は、この発明の実施の形態１による表示装置を適用した液晶表示装置の一実施形態を示すブロック図である。

　図１を参照して、液晶表示装置１００は、複数の表示画素１が行列状に配列された表示パネル１０と、ゲートドライバ２０と、ソースドライバ３０と、タイミングコントローラ４０と、電源５０と、アナログ電源生成部６０とを備える。

　表示パネル１０は、対向する透明基板（図示せず）の間に互いに直交する方向に配設された複数のゲート配線１２および複数のソース配線１４と、複数のゲート配線１２と複数のソース配線１４との交点に対応して配置された複数の表示画素１とを含む。

　各表示画素１は、画素電極４と、補助容量電極６と、薄膜トランジスタ（ＴＦＴ）２とを含む。ＴＦＴ２は、ドレイン電極が画素電極４に接続され、ソース電極がソース配線１４に接続され、ゲート電極がゲート配線１２に接続される。表示画素１は、画素電極４と画素電極４に対向して配置された共通電極（対向電極）との間に充填保持された液晶分子からなる液晶容量と、該液晶容量に並列に接続され、液晶容量に印加された信号電圧を保持するための蓄積容量とをさらに含む。

　ゲートドライバ２０は、表示パネル１０の各行の表示画素群を順次走査して選択状態に設定する。ソースドライバ３０は、選択状態に設定された行の表示画素群に、映像信号に基づく表示信号電圧を一括して出力する。具体的には、ゲートドライバ２０は、複数のゲート配線１２に走査信号（以下、「ゲートドライバ出力」とも称する。）を順次印加して各行の表示画素群を選択状態とする。ソースドライバ３０は、各行の表示画素群が選択状態となるタイミングに同期して、表示信号電圧（以下、「ソースドライバ出力」とも称する。）を、各ソース配線１４を介して各表示画素１に一斉に供給する。なお、このソースドライバ３０における表示信号電圧の供給タイミングに同期して、該表示信号電圧に対して反転極性となるコモン信号電圧Ｖｃｏｍが対向電極に印加される。

　タイミングコントローラ４０は、装置外部から入力される映像信号に基づいて、ゲートドライバ２０およびソースドライバ３０の動作タイミングを制御する。なお、タイミングコントローラ４０とソースドライバ３０とは、一対の作動信号線によって構成されたデータ信号線３２を介して接続される。このデータ信号線３２を介してタイミングコントローラ４０からソースドライバ３０へ差動のデジタルのデータ信号が供給される。

　上述した一連の動作を、１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が表示パネル１０に表示される。なお、上述のように、ＴＦＴ２は、画素電極４に表示信号電圧を供給するためのスイッチング素子（以下、「画素トランジスタ」とも称する。）として用いられるため、以下では、ＴＦＴ２を「画素ＴＦＴ（または、ＬＣＤ＿ＴＦＴ）」とも表記する。

　電源５０は、接地電圧（０Ｖ）に負極側が接続された直流電源であり、ゲートドライバ２０、ソースドライバ３０およびアナログ電源生成部６０に対して電源電圧Ｖｐｏｗｅｒ（たとえば、３．３Ｖとする）を供給する。

　アナログ電源生成部６０は、電源５０から供給される電源電圧Ｖｐｏｗｅｒを用いて、表示パネル１０の表示駆動に必要な駆動電圧を生成する。例えば、アナログ電源生成部６０は、電源電圧Ｖｐｏｗｅｒから駆動電圧ＶＧＨを生成してゲートドライバ２０に供給する。ゲートドライバ２０は、アナログ電源生成部６０から供給される駆動電圧ＶＧＨに基づいて、走査信号のハイレベルを規定する電圧（オン電圧：正電圧）ＶＧＨと、走査信号のローレベルを規定する電圧（オフ電圧：負電圧）ＶＧＬとを生成する。

　このように、表示装置１００は、電源５０から供給される電源電圧Ｖｐｏｗｅｒに基づいて、上述した画像情報の表示駆動を行なっている。この表示駆動の途中で電源が遮断されると、電源５０からゲートドライバ２０、ソースドライバ３０およびアナログ電源生成部６０に供給される電源電圧Ｖｐｏｗｅｒが接地電圧に移行する。そして、電源電圧Ｖｐｏｗｅｒが接地電圧に移行することにより、アナログ電源生成部６０からゲートドライバ２０に供給される駆動電圧ＶＧＨも徐々に接地電圧に移行する。なお、駆動電圧ＶＧＨは、アナログ電源生成部６０に設けられたコンデンサや負荷容量の自由放電に起因して、電源電圧Ｖｐｏｗｅｒより遅い速度で接地電圧に至る。

　ゲートドライバ２０においては、電源遮断後、ゲート配線１２に印加される走査信号がオフ電圧ＶＧＬ（負電圧）に設定される。これにより、画素ＴＦＴ２がオフ状態に制御されるため、画像情報を表示するために各表示画素（液晶容量、蓄積容量）に蓄積された電荷が保持されることになる。その結果、電源遮断後の比較的長い時間、表示パネル１０の走査駆動が停止され、かつ、表示画素１に蓄積電荷が保持された状態となり、この蓄積電荷の放電に伴なって画像情報が徐々に消えていく残像が発生する。これにより、表示品質が悪化する。

　また、各表示画素１に充填された液晶分子に直流電圧が印加されることになるため、液晶分子の劣化が進行し、ひいては表示パネル１０の短命化を招くことになる。したがって、電源遮断が発生した場合には、各表示画素１に蓄積された電荷を迅速に放電させる必要がある。

　本実施の形態１による表示装置１００は、電源遮断後において各表示画素１の蓄積電荷を放電させるための構成として、表示パネル１０と行方向に隣り合うように配置されたＳＷ＿ＴＦＴブロック９０と、電源監視回路７０と、ＳＷ＿ＴＦＴ制御信号生成部８０とをさらに備える。

　ＳＷ＿ＴＦＴブロック９０は、表示パネル１０の列方向に配列された複数のＴＦＴ９２と、複数のソース配線１４と平行に配設されたゲート配線９４およびソース配線９６とを含む。

　各ＴＦＴ９２は、各ゲート配線１２とソース配線９６との交点に配置される。ＴＦＴ９２は、ドレインがゲート配線１２に接続され、ソースがソース配線９６に接続され、ゲートがゲート配線９４に接続される。ＴＦＴ９２は、表示画素１に含まれる画素ＴＦＴ２と同一基板上に形成される。なお、ＴＦＴ９２は、画素ＴＦＴ２と同一構造および同一プロセスで一体的に形成することができる。

　ゲート配線９４は、ＳＷ＿ＴＦＴ制御信号生成部８０に接続される。ゲート配線９４は、ＳＷ＿ＴＦＴ制御信号生成部８０から供給される制御信号をＴＦＴ９２のゲートに印加する。ソース配線９６は、アナログ電源生成部６０に接続される。図１に示すように、アナログ電源生成部６０により生成された駆動電圧ＶＧＨは、ゲートドライバ２０に供給されるとともに、ソース配線９６に供給される。ソース配線９６は、供給された駆動電圧ＶＧＨをＴＦＴ９２のソースに印加する。

　このような構成とすることにより、ＳＷ＿ＴＦＴ制御信号生成部８０から供給される制御信号に応答してＴＦＴ９２がオンされると、ＴＦＴ９２を介してソース配線９６およびゲート配線１２の間に電流経路が形成される。そして、この電流経路を通って、ソース配線９６からゲート配線１２に駆動電圧ＶＧＨが供給されることになる。

　すなわち、ＳＷ＿ＴＦＴブロック９０に含まれる各ＴＦＴ９２は、制御信号に応答してオン状態となったときに、アナログ電源生成部６０から出力される駆動電圧ＶＧＨをゲート配線１２に伝達する。なお、駆動電圧ＶＧＨは、上述したように、表示駆動の実行中に、ゲートドライバ２０から出力される走査信号のオン電圧（正電圧）に相当する。したがって、画素ＴＦＴ２は、この駆動電圧ＶＧＨ（オン電圧）を受けてオン状態に駆動される。

　このように、ＴＦＴ９２は、ゲートドライバ２０に代えて、ゲート配線１２に供給される走査信号の信号レベルを制御するためのトランジスタ（以下、「スイッチトランジスタ」とも称する。）として用いられる。以下の説明では、画素ＴＦＴ２と区別するために、ＴＦＴ９２を「スイッチＴＦＴ（または、ＳＷ＿ＴＦＴ）」とも表記する。

　電源監視回路７０は、電源５０から供給される電源電圧Ｖｐｏｗｅｒを検出する検出回路を含む。電源監視回路７０は、電源電圧Ｖｐｏｗｅｒの検出値に基づいて参照電圧Ｖｒｅｆを生成し、その生成した参照電圧ＶｒｅｆをＳＷ＿ＴＦＴ制御信号生成部８０へ出力する。なお、電源監視回路７０により生成される参照電圧Ｖｒｅｆは、電源電圧Ｖｐｏｗｅｒの電圧レベルに応じて可変に設定される。詳細には、電源電圧Ｖｐｏｗｅｒの電圧レベルが低くなると、参照電圧Ｖｒｅｆは低く設定される。

　ＳＷ＿ＴＦＴ制御信号生成部８０は、アナログ電源生成部６０から駆動電圧（ＶＧＨ＋α）を受け、電源監視回路７０から参照電圧Ｖｒｅｆを受ける。なお、駆動電圧（ＶＧＨ＋α）は、後述するように、アナログ電源生成部６０に含まれるチャージポンプ回路の出力電圧に相当する。ＳＷ＿ＴＦＴ制御信号生成部８０は、チャージポンプ回路の出力電圧（＝ＶＧＨ＋α）を用いて、スイッチＴＦＴ９２のオンオフを制御する制御信号を生成する。

　具体的には、ＳＷ＿ＴＦＴ制御信号生成部８０は、参照電圧Ｖｒｅｆに応じて、駆動電圧（ＶＧＨ＋α）に等しい電圧を有する制御信号、および接地電圧（＝０Ｖ）を有する制御信号のいずれか一方を生成する。ＳＷ＿ＴＦＴ制御信号生成部８０により生成された制御信号は、ゲート配線９４に供給される。すなわち、制御信号が有する電圧は、スイッチＴＦＴ９２のゲート電圧（以下、「ＶＧ（ＳＷ＿ＴＦＴ）」とも記す。）となる。

　図２を参照して、アナログ電源生成部６０、電源監視回路７０、およびＳＷ＿ＴＦＴ制御信号生成部８０についてさらに説明する。

　アナログ電源生成部６０は、ＤＣ／ＤＣコンバータ６２と、チャージポンプ回路６４と、抵抗Ｒ１と、ツェナーダイオードＺＤとを含む。

　ＤＣ／ＤＣコンバータ６２は、例えば昇圧チョッパ回路によって構成される。具体的には、ＤＣ／ＤＣコンバータ６２は、リアクトルＬ１と、トランジスタＴｒ０と、ダイオードＤ０と、コンデンサＣ０と、抵抗Ｒ０とを含む。トランジスタＴｒ０、コンデンサＣ０、および抵抗Ｒ０は、電源５０を構成する直流電源の正極端子と負極端子との間に、並列に接続される。リアクトルＬ１は、直流電源の正極端子と、トランジスタＴｒ０のコレクタとの間に接続される。ダイオードＤ０は、トランジスタＴｒ０のコレクタとコンデンサＣ０の一方端との間に接続される。

　ＤＣ／ＤＣコンバータ６２においては、図示しない制御部からのスイッチング指令に応答してトランジスタＴｒ０がスイッチング動作することによって、電源電圧Ｖｐｏｗｅｒが昇圧された電圧である電圧Ｖ２が生成される。より具体的には、トランジスタＴｒ０のオン期間では電源電圧ＶｐｏｗｅｒはリアクトルＬ１を通じて短絡され電流が流れるため、リアクトルＬ１の磁束レベルが上昇する。そして、トランジスタＴｒ０のオフ期間では、リアクトルＬ１に電圧が発生し、その電圧が電源電圧Ｖｐｏｗｅｒに加算されてダイオードＤ０が導通する。これにより、電圧Ｖ２を電源電圧Ｖｐｏｗｅｒより上昇させる。この電圧Ｖ２は、リアクトルＬ１およびダイオードＤ０の接続ノードの電圧Ｖ１とともに、チャージポンプ回路６４に供給される。

　チャージポンプ回路６４は、コンデンサＣ１，Ｃ２，Ｃ３と、ダイオードＤ１，Ｄ２とを含む。コンデンサＣ１の一方端は、リアクトルＬ１およびダイオードＤ０の接続ノードに接続され、他方端はダイオードＤ１の陽極（アノード）およびダイオードＤ２の陰極（カソード）に接続される。コンデンサＣ２の一方端はダイオードＤ１のカソードに接続され、他方端はダイオードＤ２のアノードに接続される。コンデンサＣ３の一方端はダイオードＤ２のアノードに接続され、他方端はＤＣ／ＤＣコンバータ６２のダイオードＤ０のカソードに接続される。

　チャージポンプ回路６４は、コンデンサＣ１の一方端に電圧Ｖ１を受け、コンデンサＣ３の他方端に電圧Ｖ２を受ける。チャージポンプ回路６４は、トランジスタＴｒ０のスイッチング動作に応じて矩形波状に変化する電圧Ｖ１と、電圧Ｖ２との差に応じて充電動作および放電動作を繰り返し実行することにより、駆動電圧ＶＧＨより所定電圧α上回る電圧（＝ＶＧＨ＋α）を生成する。チャージポンプ回路６４は、その生成した駆動電圧（ＶＧＨ＋α）を出力線６６に出力する。

　駆動電圧（ＶＧＨ＋α）が与えられる出力線６６と、接地電圧（０Ｖ）が与えられる接地ノード８との間には、抵抗Ｒ１およびツェナーダイオードＺＤからなる直列回路が接続される。ツェナーダイオードＺＤは、カソードが抵抗Ｒ１に接続され、アノードが接地ノード８に接続される。抵抗Ｒ１およびツェナーダイオードＺＤの接続ノード（図中のノードＮ１に相当）は、アナログ電源生成部６０の出力ノードを構成する。なお、図示は省略するが、この出力ノードＮ１は、ゲートドライバ２０およびソース配線９６（図１）と電気的に接続されている。

　出力線６６に印加される駆動電圧（ＶＧＨ＋α）が大きくなると、ツェナーダイオードＺＤに加わる逆方向電圧が増加する。そして、逆方向電圧が降伏電圧を超えると、ツェナーダイオードＺＤのカソードからアノードへ流れる電流（逆方向電流）が急激に増加する。降伏現象が起きると、ツェナーダイオードＺＤの電圧は、逆方向電流の大きさとは無関係に一定値（降伏電圧）をとる。

　本実施の形態１では、ツェナーダイオードＺＤは、駆動電圧ＶＧＨを降伏電圧とする。したがって、ツェナーダイオードＺＤの電圧は、逆方向電流が変化してもほとんど一定（駆動電圧ＶＧＨ）となる。これにより、アナログ電源生成部６０の出力ノードＮ１には、定電圧（駆動電圧ＶＧＨ）が出力される。ゲートドライバ２０は、この駆動電圧ＶＧＨに基づいて走査信号のオン電圧を生成する。すなわち、駆動電圧ＶＧＨは、画素ＴＦＴ２のゲート電圧（以下、「ＶＧ（ＬＣＤ＿ＴＦＴ）」とも記す。）となる。さらに、駆動電圧ＶＧＨは、ソース配線９６に供給されることによってスイッチＴＦＴ９２のソース電圧（以下、「ＶＳ（ＳＷ_ＴＦＴ）」とも記す。）となる。

　さらに、チャージポンプ回路６４の出力線６６には、ＳＷ＿ＴＦＴ制御信号生成部８０が接続される。ＳＷ＿ＴＦＴ制御信号生成部８０は、出力線６６と接地ノード８との間に直列に接続された抵抗Ｒ４およびトランジスタＴｒ１を含む。トランジスタＴｒ１は、コレクタが抵抗Ｒ４に接続され、エミッタが接地ノード８に接続され、かつ、ベースが電源監視回路７０の出力ノード（図中のノードＮ３に相当）に接続される。抵抗Ｒ４およびトランジスタＴｒ１の接続ノード（図中のノードＮ２に相当）は、ＳＷ＿ＴＦＴ制御信号生成部８０の出力ノードを構成する。

　電源監視回路７０は、電源５０から電源電圧Ｖｐｏｗｅｒを受ける電源ノード９と接地ノード８との間に直列に接続された抵抗Ｒ２，Ｒ３を含む。抵抗Ｒ２およびＲ３の接続ノードＮ３は、電源監視回路７０の出力ノードを構成する。電源監視回路７０は、電源電圧Ｖｐｏｗｅｒを分圧し、電源電圧Ｖｐｏｗｅｒに比例した参照電圧Ｖｒｅｆを生成する。電源監視回路７０により生成された参照電圧Ｖｒｅｆは、出力ノードＮ３を介してＳＷ＿ＴＦＴ制御信号生成部８０のトランジスタＴｒ１のベースに入力される。これにより、トランジスタＴｒ１のベース－エミッタ間電圧ＶＢＥは参照電圧Ｖｒｅｆと等しくなる（ＶＢＥ＝Ｖｒｅｆ）。

　ここで、トランジスタＴｒ１がオンするときのベース－エミッタ間電圧ＶＢＥをＶｆ（たとえば、０．７Ｖとする）とすると、参照電圧ＶｒｅｆがＶｆ（＝０．７Ｖ）より高いときには（Ｖｒｅｆ＞Ｖｆ）、トランジスタＴｒ１がオンされる。トランジスタＴｒ１がオンされることにより、出力ノードＮ２からは接地電圧を有する制御信号が出力される。

　これに対して、参照電圧ＶｒｅｆがＶｆ（＝０．７Ｖ）以下であるときには（Ｖｒｅｆ≦Ｖｆ）、トランジスタＴｒ１がオンされないため、出力ノードＮ２からは駆動電圧（ＶＧＨ＋α）に等しい電圧を有する制御信号が出力される。

　なお、電源監視回路７０において、参照電圧Ｖｒｅｆは、抵抗Ｒ２，Ｒ３の抵抗値を調整することによって可変に設定することができる。本実施の形態１では、電源電圧Ｖｐｏｗｅｒに対して判定値Ｖｐｏｗｅｒ＿ｔｈが設定される。この判定値Ｖｐｏｗｅｒ＿ｔｈは、電源が遮断されたか否かを判別するための閾値（たとえば、２．７Ｖとする）である。電源監視回路７０は、電源電圧Ｖｐｏｗｅｒと判定値Ｖｐｏｗｅｒ＿ｔｈとを比較し、その比較結果に基づいて電源遮断を検出する。抵抗Ｒ２，Ｒ３の抵抗値は、判定値Ｖｐｏｗｅｒ＿ｔｈを分圧して生成される参照電圧ＶｒｅｆがＶｆ（＝０．７Ｖ）と等しくなるように設定される。これにより、電源電圧Ｖｐｏｗｅｒが判定値Ｖｐｏｗｅｒ＿ｔｈより高いとき、すなわち、電源５０から正常に電力が供給されている通常駆動時には、参照電圧ＶｒｅｆがＶｆより高くなるため、トランジスタＴｒ１がオンされ、ＳＷ＿ＴＦＴ制御信号生成部８０の出力ノードＮ２から接地電圧を有する制御信号が出力される。

　そして、電源遮断の発生によって電源電圧Ｖｐｏｗｅｒが低下し、判定値Ｖｐｏｗｅｒ＿ｔｈに到達すると、参照電圧Ｖｒｅｆ＝Ｖｆとなるため、トランジスタＴｒ１がオフされる。よって、出力ノードＮ２からは駆動電圧（ＶＧＨ＋α）に等しい電圧を有する制御信号が出力される。

　このように、ＳＷ＿ＴＦＴ制御信号生成部８０は、アナログ電源生成部６０により生成される駆動電圧（ＶＧＨ＋α）を用いて、スイッチＴＦＴ９２のオンオフを制御する制御信号を生成してゲート配線９４に出力する。この制御信号（＝ＶＧ（ＳＷ＿ＴＦＴ））は、電源電圧Ｖｐｏｗｅｒが判定値Ｖｐｏｗｅｒ＿ｔｈより高いとき（すなわち、通常駆動時）に接地電圧を有する一方で、電源電圧Ｖｐｏｗｅｒが判定値Ｖｐｏｗｅｒ＿ｔｈ以下のとき（すなわち、電源遮断時）に駆動電圧（ＶＧＨ＋α）に等しい電圧を有する。

　図３および図４を用いて、通常駆動時および電源遮断時におけるスイッチＴＦＴ９２および表示画素１の動作を詳細に説明する。

　図３には、本実施の形態１による表示装置のうちの表示パネル１０およびＳＷ＿ＴＦＴブロック９０が抽出して示されている。なお、図３では、表示パネル１０において１個の表示画素１が代表して示され、かつ、ＳＷ＿ＴＦＴブロック９０において１個のスイッチＴＦＴ９２が代表して示されている。

　図３を参照して、通常駆動時には、ゲートドライバ２０（図１）からゲート配線１２に印加される走査信号（ゲートドライバ出力）に応答して表示画素１が選択状態となるタイミングに同期して、表示信号電圧（ソースドライバ出力）がソース配線１４を介して表示画素１に印加される。また、ソースドライバ出力の印加タイミングに同期して、表示信号電圧に対して反転極性となるコモン信号電圧Ｖｃｏｍが対向電極に印加される。

　このような表示駆動の実行中、ＳＷ＿ＴＦＴブロック９０においては、アナログ電源生成部６０からソース配線９６に対して駆動電圧ＶＧＨが供給される（すなわち、ＶＳ（ＳＷ＿ＴＦＴ）＝ＶＧＨ）。また、ＳＷ＿ＴＦＴ制御信号生成部８０からゲート配線９４に対して接地電圧を有する制御信号が供給される（すなわち、ＶＧ（ＳＷ＿ＴＦＴ）＝０Ｖ）。この制御信号に応答してスイッチＴＦＴ９２がオフ状態となるため、ソース配線９６およびゲート配線１２の間の電流経路が遮断される。したがって、駆動電圧ＶＧＨはゲート配線１２に伝達されない。

　これに対して、表示駆動の実行中に電源遮断が発生した場合には、ゲートドライバ２０に供給される電源電圧Ｖｐｏｗｅｒおよび駆動電圧ＶＧＨが接地電圧に移行する。ゲートドライバ出力は駆動電圧ＶＧＬに設定される。駆動電圧ＶＧＬは走査信号のオフ電圧（負電圧）に相当するため、画素ＴＦＴ２はオフ状態に制御される。そのため、各表示画素１に蓄積された電荷が保持された状態となる。

　図４は、画素ＴＦＴ２およびスイッチＴＦＴ９２に印加される電圧の時間的な変化を示す図である。電源遮断が発生した時点（時刻ｔ１）から電源電圧Ｖｐｏｗｅｒが低下し始め、その後の時刻ｔ２で電源電圧Ｖｐｏｗｅｒが判定値Ｖｐｏｗｅｒ＿ｔｈに到達すると、ＳＷ＿ＴＦＴ制御信号生成部８０からゲート配線９４に対して駆動電圧（ＶＧＨ＋α）に等しい電圧を有する制御信号が供給される。これにより、ＳＷ＿ＴＦＴブロック９０においては、スイッチＴＦＴ９２のゲート電圧ＶＧ（ＳＷ＿ＴＦＴ）が接地電圧から駆動電圧（ＶＧＨ＋α）に変化する。なお、ソース配線９６には、アナログ電源生成部６０からの駆動電圧ＶＧＨが供給されている（ＶＳ（ＳＷ＿ＴＦＴ）＝ＶＧＨ）。

　そして、時刻ｔ２において、制御信号（＝ＶＧ（ＳＷ＿ＴＦＴ））の立上りに応答してスイッチＴＦＴ９２がオンされると、スイッチＴＦＴ９２を介してソース配線９６およびゲート配線１２の間に電流経路が形成される。この電流経路を通って、ソース配線９６からゲート配線１２に駆動電圧ＶＧＨが供給される。これにより、画素ＴＦＴ２のゲート電圧ＶＧ（ＬＣＤ＿ＴＦＴ）は、駆動電圧ＶＧＬ（オフ電圧）から駆動電圧ＶＧＨ（オン電圧）に変化する。

　なお、ＳＷ＿ＴＦＴブロック９０では、ゲート配線９４に接続される複数のスイッチＴＦＴ９２が制御信号（＝ＶＧ（ＳＷ＿ＴＦＴ））の立上りに応答して同時にオンされるため、表示パネル１０内の複数のゲート配線１２には一斉に駆動電圧ＶＧＨ（オン電圧）が供給される。各ゲート配線１２を介して各画素ＴＦＴ２のゲートに駆動電圧ＶＧＨ（オン電圧）が印加されることにより、全ての画素ＴＦＴ２が一斉にオンされる。これにより、各表示画素１に蓄積された電荷が画素ＴＦＴ２およびソース配線１４を介して、所定電圧（コモン信号電圧Ｖｃｏｍ）に放電される。

　このように、本実施の形態１による表示装置では、電源遮断を検出してオン状態に駆動されるスイッチＴＦＴ９２を介して、アナログ電源生成部６０からゲート配線１２に対して駆動電圧ＶＧＨ（オン電圧）を供給する。すなわち、電源遮断が発生した場合には、ゲートドライバ２０を介さずに駆動電圧ＶＧＨ（オン電圧）をゲート配線１２に供給することができる点で、従来の表示装置と相違する。

　以下では、本実施の形態１による表示装置と従来の表示装置との相違点について、図面を参照して詳細に説明する。

　図５および図６は、従来の表示装置における電源遮断時の表示画素１の動作を説明する図である。図５には、従来の表示装置のうちの表示パネル１０を抽出して示す。図５では、１個の表示画素１が代表して示されている。図６には、図５の画素ＴＦＴ２に印加される電圧の時間的な変化を示す。

　なお、従来の表示装置において表示パネル１０の構成は、図１と同様の構成であるので詳細な説明は繰り返さない。また、通常駆動時の表示画素１の動作についても、本実施の形態１におけるそれと同じであるので、詳細な説明を繰り返さない。

　従来の表示装置においては、電源遮断が発生すると（時刻ｔ１）、ゲートドライバ（図示せず）から各ゲート配線１２に供給される走査信号はオフ電圧（ＶＧＬ）に設定される。オフ電圧ＶＧＬをゲートに受けて画素ＴＦＴ２がオフすると、表示画素１の蓄積電荷が保持された状態となる。そのため、画素ＴＦＴ２のドレイン電圧（以下、「ＶＤ（ＬＣＤ＿ＴＦＴ）」とも記す。）は、蓄積電荷に応じた電圧レベルＶＬＳに保持される。また、画素ＴＦＴ２のソース電圧ＶＳ（ＬＣＤ＿ＴＦＴ）は、接地電圧となる。なお、電源遮断後における蓄積電荷の自然放電によって、ドレイン電圧ＶＤ（ＬＣＤ＿ＴＦＴ）は電圧ＶＬＳから徐々に低下する（図６中のラインｋ１に相当）。

　電源から供給される電源電圧に基づいて、ゲートドライバおよびソースドライバに供給する駆動電圧を生成する電源電圧供給回路（図示せず）は、電源遮断を検出すると（時刻ｔ２）、ゲートドライバに供給する駆動電圧を接地電圧以上となるように制御する。これにより、ゲートドライバから各ゲート配線１２を介して各表示画素１の画素ＴＦＴ２のゲートに印加される走査信号（＝ＶＧ（ＬＣＤ＿ＴＦＴ））の電圧レベルは、接地電圧以上に上昇する。走査信号の電圧レベルが上昇したことによって画素ＴＦＴ２がオンすると、各表示画素１に蓄積された電荷が画素ＴＦＴ２、ソース配線１４を介してコモン信号電圧Ｖｃｏｍに放電される。画素ＴＦＴ２のドレイン電圧ＶＤ（ＬＣＤ＿ＴＦＴ）は、自然放電よりも速い速度で低下する（図６中のラインｋ２に相当）。

　このように、従来の表示装置では、電源遮断が発生すると、ゲートドライバを介して接地電圧以上の電圧を有する走査信号をゲート配線１２に供給することにより、画素ＴＦＴ２をオン状態に駆動する。したがって、ゲートドライバは、電源が遮断された状態においても、所望の電圧をゲート配線１２に供給するための動作を行なう必要がある。

　しかしながら、表示装置に汎用されるゲートドライバは、電源からの電力供給が遮断された状態においては走査信号の電圧レベルを制御することができない。よって、上述した動作を実現するためには、専用のゲートドライバを設ける必要が生じる。

　さらに、汎用的なゲートドライバは、シフトレジスタを搭載しており、該シフトレジスタから複数のゲート配線１２に走査信号を順次印加して各行の表示画素群を選択状態とするように構成されているため、複数のゲート配線１２に一斉に走査信号を印加することができない。そのため、蓄積電荷の放電の迅速性についてはある程度限界がある。

　また、ゲートドライバが複数のゲート配線１２に一斉に走査信号を印加する機能を備えている場合であっても、複数のゲート配線１２に走査信号を印加する際には通常駆動時に流れる電流の数百倍の電流がゲートドライバに流れることになるため、大電流に耐え得るようにゲートドライバの回路規模や配線スペース等を設計する必要が生じる。

　さらに、汎用的なゲートドライバにおいて、オフ電圧ＶＧＬ（負電圧）を出力する回路部から接地電圧以上の電圧を出力させることは、ゲートドライバに内蔵される保護回路の破壊に繋がる虞がある。したがって、保護回路を破壊させないための対策回路をゲートドライバに搭載する必要が生じる。

　これに対して、図３および図４に示したように、本実施の形態１による表示装置においては、電源が遮断した場合には、ゲートドライバ２０に代えて、ＳＷ＿ＴＦＴブロック９０内の各スイッチＴＦＴ９２が各ゲート配線１２にオン電圧（ＶＧＨ）を供給することから、上述したゲートドライバにおける問題を回避することができる。

　図７は、以上説明した、本実施の形態１による表示装置１００の動作をまとめて記載したものである。図７には、画素ＴＦＴ２およびスイッチＴＦＴ９２に印加される電圧、参照電圧Ｖｒｅｆ、および電源電圧Ｖｐｏｗｅｒの時間的な変化を示す。

　図７を参照して、電源遮断が発生すると（時刻ｔ１）、ゲートドライバ２０から各ゲート配線１２に供給される走査信号はオフ電圧（ＶＧＬ）に設定される。オフ電圧（ＶＧＬ）をゲートに受けて画素ＴＦＴ２がオフすると、表示画素１の蓄積電荷が保持された状態となる。そのため、画素ＴＦＴ２のドレイン電圧ＶＤ（ＬＣＤ＿ＴＦＴ）は、蓄積電荷に応じた電圧レベルＶＬＳに保持される。

　電源遮断が発生した時点（時刻ｔ１）から電源電圧Ｖｐｏｗｅｒが低下し始め、その後の時刻ｔ２において判定値Ｖｐｏｗｅｒ＿ｔｈに到達すると、電源監視回路７０により生成される参照電圧Ｖｒｅｆ（＝トランジスタＴｒ１のベース－エミッタ間電圧ＶＢＥ）がＶｆ（＝０．７Ｖ）に到達する。この参照電圧Ｖｒｅｆ（＝Ｖｆ）をゲートに受けてトランジスタＴｒ１がオンすることにより、ＳＷ＿ＴＦＴ制御信号生成部８０からゲート配線９４に供給される制御信号の電圧レベル（＝ＶＧ（ＳＷ＿ＴＦＴ））は、接地電圧から駆動電圧（ＶＧＨ＋α）に変化する。なお、ソース配線９６には、アナログ電源生成部６０からの駆動電圧ＶＧＨが供給されている（ＶＳ（ＳＷ＿ＴＦＴ）＝ＶＧＨ）。

　制御信号（＝ＶＧ（ＳＷ＿ＴＦＴ））の立上りに応答してスイッチＴＦＴ９２がオンされると、スイッチＴＦＴ９２を介してソース配線９６からゲート配線１２に駆動電圧ＶＧＨが伝達される。これにより、画素ＴＦＴ２のゲート電圧ＶＧ（ＬＣＤ＿ＴＦＴ）は、オフ電圧（ＶＧＬ）からオン電圧（ＶＧＨ）に変化する。

　オン電圧（ＶＧＨ）をゲートに受けて画素ＴＦＴ２がオン状態に駆動されると、表示画素１に蓄積された電荷が画素ＴＦＴ２およびソース配線１４を介して、所定電圧（コモン信号電圧Ｖｃｏｍ）に放電される。画素ＴＦＴ２のドレイン電圧ＶＤ（ＬＣＤ＿ＴＦＴ）は、自然放電（図６中のラインｋ１に相当）よりも速い速度で低下する（図６中のラインｋ３に相当）。

　ここで、従来の表示装置と本実施の形態１による表示装置との間で、表示画素１の蓄積電荷の放電速度を比較すると、従来の表示装置では、電源遮断後における走査信号（＝ＶＧ（ＬＣＤ＿ＴＦＴ））の立上り速度がゲートドライバの動作速度等に依存するため、蓄積電荷の放電速度の向上には自ずと限界がある。これに対して、本実施の形態１による表示装置では、電源遮断後における走査信号（＝ＶＧ（ＬＣＤ＿ＴＦＴ））の立上り速度はスイッチＴＦＴ９２のオン特性に主に依存しているため、蓄積電荷の放電速度をより高めることができる。

　このように、本実施の形態１による表示装置によれば、電源遮断時には、ゲートドライバを介さずに各表示画素の画素ＴＦＴのゲートにオン電圧を供給することができる。これにより、電源遮断後に迅速に画素ＴＦＴをオンさせて、各表示画素に蓄積された電荷を放電することができる。この結果、電源遮断の発生に伴なって表示画素が徐々に消えていく残像の発生を抑制できるため、表示品質を向上できる。また、液晶分子への直流電圧の印加を防止できるので、表示パネルの劣化を抑制できる。

　さらには、ゲートドライバを介さずに各表示画素の画素ＴＦＴを同時にオン状態に制御することができることから、汎用的なゲートドライバを用いて本実施の形態１による表示装置を簡易に構築することが可能となる。

　［実施の形態２］
　実施の形態１で説明したように、従来の表示装置では、電源遮断が発生した場合にも、ゲートドライバが各表示画素の画素ＴＦＴに走査信号を供給する構成を採用するため、電源遮断を検出した時点における走査信号の立上りが、ゲートドライバの動作速度等によって決まってしまう。そのため、電源遮断が発生した時点における各表示画素の蓄積電荷の状態に応じて走査信号の立上り波形を調整することができない。この結果、蓄積電荷の状態によっては、迅速な放電を行なうことができず、残像の発生の抑制が不十分となってしまう虞がある。

　一方、本実施の形態１による表示装置は、ゲートドライバを介さずに各表示画素の画素ＴＦＴに走査信号を供給することができるため、電源遮断を検出した時点における走査信号の立上り波形を任意に調整することができる。実施の形態２では、走査信号の立上り波形を調整することが可能な表示装置を説明する。

　図８は、この発明の実施の形態２による表示装置を適用した液晶表示装置の一実施形態を示すブロック図である。

　図８を参照して、実施の形態２による液晶表示装置１００Ａは、図１に示した実施の形態１による液晶表示装置１００と比較して、電源回路８４と、スイッチ８６とをさらに備える。

　電源回路８４は、ソース配線９６と電気的に接続されており、ソース配線９６に供給する駆動電圧を任意の電圧に制御可能に構成される。

　電源監視回路７０は、電源電圧Ｖｐｏｗｅｒを分圧し、電源電圧Ｖｐｏｗｅｒに比例した参照電圧Ｖｒｅｆを生成する。電源監視回路７０は、生成した参照電圧ＶｒｅｆをＳＷ＿ＴＦＴ制御信号生成部８０およびスイッチ８６へ出力する。

　スイッチ８６は、ソース配線９６に介挿接続される。スイッチ８６は、電源監視回路７０からの参照電圧Ｖｒｅｆに応じてオンオフされる。なお、スイッチ８６は、ソース配線９６への駆動電圧の伝達経路を遮断可能な「開閉装置」の代表例として用いられる。

　具体的には、スイッチ８６は、参照電圧ＶｒｅｆがＶｆ（＝０．７Ｖ）より高いとき（Ｖｒｅｆ＞Ｖｆ）、オフ状態とされる。したがって、ソース配線９６には駆動電圧が供給されない。一方、参照電圧ＶｒｅｆがＶｆ（＝０．７Ｖ）以下であるとき（Ｖｒｅｆ≦Ｖｆ）、スイッチ８６はオンされる。スイッチ８６がオンされることにより、電源回路８４からソース配線９６に駆動電圧が供給される。この駆動電圧は、スイッチＴＦＴ９２のソース電圧ＶＳ（ＳＷ＿ＴＦＴ）となる。

　電源回路８４は、ソース配線９６に供給する駆動電圧の立上り波形を調整することができる。例えば、電源回路８４は、駆動電圧の立上り速度を調整することができる。電源回路８４が駆動電圧の立上り速度を速くした場合には、電源遮断が検出された時点でスイッチ８６がオンすると、電源回路８４からソース配線９６に供給される駆動電圧（＝ＶＳ（ＳＷ＿ＴＦＴ））が急峻に増加する。これにより、スイッチＴＦＴ９２を介してソース配線９６からゲート配線１２に供給される駆動電圧（＝ＶＧ（ＬＣＤ＿ＴＦＴ））も急峻に増加する。この結果、各表示画素における蓄積電荷の放電速度が上昇する。

　その一方で、電源回路８４が駆動電圧の立上り速度を遅くした場合には、電源遮断が検出された時点でスイッチ８６がオンすると、電源回路８４からソース配線９６に供給される駆動電圧（＝ＶＳ（ＳＷ＿ＴＦＴ））が緩やかに増加する。図９には、図８の画素ＴＦＴ２およびスイッチＴＦＴ９２に印加される電圧の時間的な変化を示す。図９を参照して、ソース配線９６に供給される駆動電圧（＝ＶＳ（ＳＷ＿ＴＦＴ））が緩やかに増加すると、スイッチＴＦＴ９２を介してソース配線９６からゲート配線１２に供給される駆動電圧（＝ＶＧ（ＬＣＤ＿ＴＦＴ））も緩やかに増加する。すなわち、駆動電圧の立上り速度を遅くすることによって、各表示画素における蓄積電荷の放電速度を低下させることができる。

　このように、電源回路８４から任意の波形を有する駆動電圧をソース配線９６に供給可能な構成としたことにより、表示画素１における蓄積電荷の放電速度を制御することが可能となる。したがって、例えば、各表示画素１の蓄積電荷を一斉に放電させたときに表示パネル１０内に大電流が流れる可能性がある場合には、電源回路８４が駆動電圧の立上り速度を遅くすることにより、大電流によって表示パネル１０内の回路および配線等が損傷するのを防止することができる。

　このように、本実施の形態２による表示装置によれば、スイッチＴＦＴを介してゲート配線に供給される駆動電圧の出力波形を調整することができるため、表示画素における蓄積電荷の状態に応じて、蓄積電荷の放電を適切に実行することが可能となる。

　なお、上記の実施の形態１および２において、アナログ電源生成部６０は、この発明における「電源電圧生成部」の一実施例に対応し、電源監視回路７０は、この発明における「監視部」の一実施例に対応し、スイッチＴＦＴ９２は、この発明における「スイッチトランジスタ」の一実施例に対応する。また、ゲート配線９４は、この発明における「第１の信号線」の一実施例に対応し、ソース配線９６は、この発明における「第２の信号線」の一実施例に対応する。また、電源回路８４は、この発明における「電源回路」に対応する。

　（画素ＴＦＴおよびスイッチＴＦＴの構成例）
　上述した実施の形態１および２では、画素トランジスタおよびスイッチトランジスタの各々にＴＦＴを適用する構成について説明した。このＴＦＴにおいては、従来より、半導体チャネル層（活性層）としてシリコン半導体やその化合物が多く用いられており、特にディスプレイ用途等大面積化への対応が要求される液晶駆動装置用にはアモルファスシリコンが用いられていた。

　近年では、このアモルファスシリコンに代えて、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系の酸化物半導体を活性層に用いたＴＦＴが提案されている。このような酸化物半導体を活性層としたＴＦＴは、「酸化物半導体ＴＦＴ」とも称される。酸化物半導体ＴＦＴは、アモルファスシリコンＴＦＴと比較して、活性層中の伝道キャリアの動き易さを示す電界効果移動度が高いため、高速で動作でき、かつ、駆動周波数も高いため、高精細化を求められる次世代表示装置の駆動装置への応用に好適である。

　また、酸化物半導体膜は、室温にて成膜可能であり、結晶粒界を一切含まないアモルファス状態であることから、ＴＦＴ素子間のトランジスタ特性（サブスレショルド値、電流オン・オフ（Ｏｎ／Ｏｆｆ）比など）のばらつきが少ない。したがって、大面積でも特性が均一なＴＦＴを作製できるため、大面積平面ディスプレイ用の駆動スイッチングＴＦＴとしての適用が有望視されている。なお、酸化物半導体としては、上述したＩｎ－Ｇａ－Ｚｎ－Ｏ系の他、Ｚｎ－Ｏ系（ＺｎＯ）、Ｉｎ－Ｚｎ－Ｏ系（ＩＺＯ）、Ｚｎ－Ｔｉ－Ｏ系（ＺＴＯ）などが好適に挙げられる。

　上述した実施の形態１および２において、このような酸化物半導体ＴＦＴを、画素ＴＦＴおよびスイッチＴＦＴに適用することによって、蓄積電荷の迅速な放電という本発明の効果を高めることが可能となる。

　詳細には、画素ＴＦＴに酸化物半導体ＴＦＴを適用する構成では、アモルファスシリコンＴＦＴを適用した構成と比較して、表示画素に蓄積された電荷が自然放電しにくいという特性を有する。これは、酸化物半導体ＴＦＴの電界効果移動度が約１０ｃｍ^２（Ｖｓ）^－１以上とアモルファスシリコンＴＦＴの１０倍以上も高いこと、および、Ｏｎ／Ｏｆｆ比が約１０^８以上という優れたトランジスタ特性を示すことによる。本実施の形態１および２による表示装置では、電源遮断の発生時に画素トランジスタに対してしきい値以上のゲート電圧（オン電圧ＶＧＨ）を印加する。このゲート電圧を受けて酸化物半導体ＴＦＴがオンすることによって蓄積電荷の積極的な放電を促すこととなるため、アモルファスシリコンＴＦＴと比較して、迅速な放電に大きな効果が期待できる。

　また、酸化物半導体ＴＦＴは、外部ストレス（バイアス条件および温度等）によるしきい値のシフト特性がアモルファスシリコンＴＦＴとは異なっている。そのため、酸化物半導体ＴＦＴを画素ＴＦＴに適用した場合には、従来の表示装置のように、ゲートドライバを介して画素ＴＦＴに印加する走査信号（ゲート電圧）を制御することが困難となる可能性がある。本実施の形態１および２では、ゲートドライバを介さずに走査信号を制御でき、かつ、走査信号の出力波形を任意に調整できることから、蓄積電荷の迅速な放電という効果を発揮することができる。

　さらに、本実施の形態１および２においては、通常駆動時にはスイッチＴＦＴをオフ状態に維持することが望ましい。上述したように、酸化物半導体ＴＦＴはＯｎ／Ｏｆｆ比が約１０⁸以上と高いことから、このスイッチＴＦＴに酸化物半導体ＴＦＴを適用することによって容易に実現することができる。

　また、本実施の形態１および２では、スイッチＴＦＴは、通常駆動時にオフ状態に制御される一方で、電源遮断時にはオン状態に制御される。このスイッチＴＦＴに、高い電界効果移動度を有する酸化物半導体ＴＦＴを適用することにより、効果的なスイッチングが可能となる。

　今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

　１　表示画素、２　画素ＴＦＴ、４　画素電極、６　補助容量電極、１０　表示パネル、１２，９４　ゲート配線、１４，９６　ソース０配線、２０　ゲートドライバ、３０　ソースドライバ、３２　データ信号線、４０　タイミングコントローラ、５０　電源、６０　アナログ電源生成部、６２　ＤＣ／ＤＣコンバータ、６４　チャージポンプ回路、６６　出力線、７０　電源監視回路、８０　ＳＷ＿ＴＦＴ制御信号生成部、８４　電源回路、８６　スイッチ、９０　ＳＷ＿ＴＦＴブロック、９２　スイッチＴＦＴ、１００，１００Ａ　表示装置。

Claims

　相互に直交して配設される複数のゲート配線および複数のソース配線と、前記複数のゲート配線および前記複数のソース配線の交点に対応して配置される複数の表示画素とを含む表示パネルと、
　前記複数のゲート配線に走査信号を順次印加することにより、各前記表示画素を選択状態に設定するゲートドライバと、
　各前記ソース配線を介して、前記選択状態に設定された前記表示画素に表示信号電圧を印加するソースドライバと、
　電源から供給される電源電圧を用いて、少なくとも前記表示画素を選択状態に設定する電圧レベルを有する駆動電圧を生成して前記ゲートドライバに供給する電源電圧生成部と、
　前記電源電圧を監視する監視部と、
　前記複数のゲート配線および前記電源電圧生成部の間にそれぞれ設けられ、前記監視部により前記電源の遮断が検出されたときにオンされることにより、各前記ゲート配線に対して前記電源電圧生成部からの前記駆動電圧を供給するように構成された複数のスイッチトランジスタとを備える、表示装置。
　前記監視部により前記電源の遮断が検出されたときに、前記複数のスイッチトランジスタをオンするための制御信号を出力する制御信号生成部をさらに備える、請求項１に記載の表示装置。
　前記複数のソース配線と平行に配設され、前記制御信号を各前記スイッチトランジスタのゲートに印加するための第１の信号線と、
　前記複数のソース配線と平行に配設され、前記駆動電圧を各前記スイッチトランジスタのソースに印加するための第２の信号線とをさらに備え、
　前記複数のスイッチトランジスタは、前記複数のゲート配線と前記第１および第２の信号線との交点に対応して配置され、かつ、ドレインが前記複数のゲート配線にそれぞれ接続される、請求項２に記載の表示装置。
　前記電源電圧生成部は、前記電源電圧を用いて前記表示画素を選択状態に設定する電圧レベルを有する駆動電圧を生成可能に構成されたチャージポンプ回路を含み、
　前記制御信号生成部は、前記監視部により前記電源の遮断が検出されたときに、前記チャージポンプ回路からの前記駆動電圧を、前記制御信号として前記第１の信号線に出力するように構成される、請求項３に記載の表示装置。
　前記監視部により前記電源の遮断が検出されたときに、前記複数のスイッチトランジスタをオンするための制御信号を出力する制御信号生成部と、
　オン状態の各前記スイッチトランジスタを介して各前記ゲート配線に供給される前記駆動電圧の出力波形を調整可能に構成された電源回路とをさらに備える、請求項１に記載の表示装置。
　前記複数のソース配線と平行に配設され、前記制御信号を各前記スイッチトランジスタのゲートに印加するための第１の信号線と、
　前記複数のソース配線と平行に配設され、前記電源回路からの前記駆動電圧を各前記スイッチトランジスタのソースに印加するための第２の信号線とをさらに備え、
　前記複数のスイッチトランジスタは、前記複数のゲート配線と前記第１および第２の信号線との交点に対応して配置され、かつ、ドレインが前記複数のゲート配線にそれぞれ接続される、請求項５に記載の表示装置。
　前記表示画素は、前記ゲート配線および前記ソース配線の交点に配置された画素トランジスタを含み、
　前記画素トランジスタおよび前記スイッチトランジスタは、酸化物半導体薄膜トランジスタからなり、同一基板上に形成される、請求項１から６のいずれか１項に記載の表示装置。
　表示装置の駆動方法であって、
　前記表示装置は、
　相互に直交して配設される複数のゲート配線および複数のソース配線と、前記複数のゲート配線および前記複数のソース配線の交点に対応して配置される複数の表示画素とを有する表示パネルと、
　前記複数のゲート配線に走査信号を順次印加することにより、各前記表示画素を選択状態に設定するゲートドライバと、
　前記複数のソース配線の各々を介して、前記選択状態に設定された前記表示画素に表示信号電圧を印加するソースドライバと、
　電源から供給される電源電圧を用いて、少なくとも前記表示画素を選択状態に設定する電圧レベルを有する駆動電圧を生成して前記ゲートドライバに供給する電源電圧生成部と、
　前記複数のゲート配線および前記電源電圧生成部の間にそれぞれ設けられる複数のスイッチトランジスタとを含み、
　前記駆動方法は、
　前記電源電圧を監視するステップと、
　前記監視するステップにより前記電源の遮断が検出されたときに各前記スイッチトランジスタをオンすることにより、各前記ゲート配線に対して前記電源電圧生成部からの前記駆動電圧を供給するステップとを備える、表示装置の駆動方法。