WO2013094792A1 - Data-interference-mitigating device for flash memory - Google Patents

Data-interference-mitigating device for flash memory Download PDF

Info

Publication number
WO2013094792A1
WO2013094792A1 PCT/KR2011/010020 KR2011010020W WO2013094792A1 WO 2013094792 A1 WO2013094792 A1 WO 2013094792A1 KR 2011010020 W KR2011010020 W KR 2011010020W WO 2013094792 A1 WO2013094792 A1 WO 2013094792A1
Authority
WO
WIPO (PCT)
Prior art keywords
data
flash memory
unit
interference
seed value
Prior art date
Application number
PCT/KR2011/010020
Other languages
French (fr)
Korean (ko)
Inventor
박철웅
Original Assignee
주식회사 유니듀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니듀 filed Critical 주식회사 유니듀
Priority to PCT/KR2011/010020 priority Critical patent/WO2013094792A1/en
Publication of WO2013094792A1 publication Critical patent/WO2013094792A1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written

Definitions

  • the present invention relates to a flash memory, and more particularly, to an apparatus for mitigating interference between adjacent cells of a flash memory by uniformizing the distribution of data in the flash memory.
  • FIG. 1 is an exemplary diagram illustrating energy levels of each cell in a flash memory generated by a general semiconductor manufacturing process
  • FIG. 2 illustrates a phenomenon in which interference between adjacent cells occurs in a flash memory generated by a highly integrated semiconductor manufacturing process. It is an example figure for betting. Referring to FIGS. 1 and 2, it can be expected that as the physical distances between adjacent cells get closer, the effects on each other increase.
  • An object of the present invention is to provide an apparatus for mitigating data interference of a flash memory, by mitigating the distribution of data in the flash memory to reduce interference between adjacent cells of the flash memory and improving reliability of the flash memory.
  • an apparatus for reducing inter-cell interference of data stored in flash memory connected to a flash memory the storage unit storing a plurality of seed values ;
  • an interface unit configured to transfer a value output from the operation unit to a flash memory.
  • an apparatus for reducing inter-cell interference of data stored in a flash memory connected to a flash memory the storage unit storing a plurality of seed values ;
  • An interface unit to receive data from a flash memory;
  • a control unit for determining a seed value corresponding to the data and transmitting a control signal to the storage unit to output the seed value;
  • a code generator for receiving the seed value and generating a gold code corresponding to the seed value;
  • An operation unit calculating the gold code and the data;
  • an input / output unit configured to output a value output from the operation unit.
  • control unit processes the data in page units and determines one seed value for the same data page.
  • the code generation unit includes a linear feedback shift register (LFSR).
  • LFSR linear feedback shift register
  • the apparatus may further include an error correction code (ECC) unit for correcting an error of data input or output through the input / output unit.
  • ECC error correction code
  • the apparatus for mitigating data interference of a flash memory according to the present invention has an effect of mitigating interference between adjacent cells of the flash memory by improving the data distribution in the flash memory and improving the reliability of the flash memory.
  • 1 is an exemplary diagram showing energy levels of each cell in a flash memory generated by a general semiconductor manufacturing process.
  • FIG. 2 is an exemplary diagram for illustrating a phenomenon in which interference between adjacent cells occurs in a flash memory generated by an ultra-high density semiconductor manufacturing process.
  • FIG. 3 is a block diagram illustrating a data interference mitigation device of a flash memory according to an embodiment of the present invention.
  • FIG. 4 is an exemplary diagram illustrating a linear feedback shift register according to an embodiment of the present invention.
  • FIG. 5 is an exemplary view illustrating a process of converting data input to a data interference mitigation device into data of a uniform distribution by the data interference mitigation device according to an embodiment of the present invention.
  • first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
  • FIG. 3 is a block diagram illustrating a data interference mitigation device of a flash memory according to an embodiment of the present invention.
  • the present invention uses a gold code to uniformly distribute data such that inter-cell interference is minimized in a flash memory.
  • Gold code is used in communication systems such as CDMA, and is used to solve interference problems occurring between channels in wireless communication.
  • the data interference mitigation device 300 of a flash memory includes an input / output unit 310, a storage unit 320, a control unit 330, a code generator 340, an operation unit 350, and an interface unit 360.
  • the input / output unit 310 receives data transmitted from the outside
  • the code generation unit 340 generates a gold code for the data input through the input / output unit 310
  • the operation unit 350 and the input data The gold code is calculated to generate data with minimal neighbor cell interference.
  • the code generation unit 340 generates different gold codes according to the input data. By using different gold codes with low cross correlation for each data page, the pattern of data stored in adjacent cells can be changed, and the cross-correlation property of adjacent cells of each data page is lowered.
  • the code generator 340 may have a form that is very easy to implement in hardware by using a linear feedback shift register (LFSR).
  • LFSR linear feedback shift register
  • 4 is an exemplary diagram illustrating a linear feedback shift register according to an embodiment of the present invention.
  • the code generator 340 uses seed values to generate different gold codes according to the data, and the code generator 340 uses the seed values according to the seed value input to the code generator 340. Generates a gold code corresponding to the value.
  • a plurality of different seed values are stored in the storage unit 320, and the control unit 330 determines a seed value for each data input from the outside, and the seed value is stored from the storage unit 320 by the code generator 340. To be passed to the control.
  • the calculator 350 calculates the gold code and the data output from the code generator 340 by XOR (exclusive logical sum). Data calculated and output by the operation unit 350 is transmitted to the flash memory through the interface unit 360.
  • the code generator 340 and the calculator 350 are driven according to the control signal transmitted from the controller 330.
  • the size of one gold code is preferably 512 bytes equal to the size of one page in the flash memory, that is, one gold code is applied to one data page. Accordingly, it is preferable that the controller 330 also determines the seed value in units of pages.
  • the data input through the input / output unit 310 may cause an error during transmission or by a bed cell.
  • the data interference mitigation device 300 may include an error correction code unit 370 for correcting such an error. It may further include. However, it is preferable that the parity bit generated by the error correction code unit 370 is not calculated by the operation unit 350.
  • the control unit 330 selects a seed value corresponding to the gold code used for the interference mitigation of the data to the read data among the seed values stored in the storage unit 320.
  • the selected seed value is transmitted to the code generator 340, and the code generator 340 generates and outputs a gold code corresponding to the input seed value. That is, the data input to the data interference mitigation device 300 may be restored by performing inverse operation on the same gold code as the gold code used for interference mitigation.
  • the restored data is corrected through the error correction code unit 370 and output to the outside through the input / output unit 310.
  • FIG 5 is an exemplary view illustrating a process of converting data input to the data interference mitigation device 300 into data of a uniform distribution by the data interference mitigation device 300 according to an embodiment of the present invention.
  • the figure on the left shows a distribution state of data input to the data interference mitigation device 300
  • the figure on the right is converted by the data interference mitigation device 300 and stored in each cell of the flash memory.
  • the colored circle in FIG. 5 has a value of '1' and a white circle without color has a value of '0'.
  • many colored circles with a value of '1' are distributed around the white circle with a value of '0', which means that the influence of adjacent cells is large.
  • each cell of the flash memory shows that the distribution of data has been changed in such a state that the influence of adjacent cells on the top, bottom, left and right is minimized.
  • the data interference mitigation device 300 may be implemented in various forms, such as a separate device or a single memory device and a flash memory controller.

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Disclosed is a device for mitigating interference between neighbouring cells in a flash memory by ensuring uniform data distribution in the flash memory. By ensuring uniform data distribution in the flash memory, the data-interference-mitigating device for flash memory according to the present invention has the advantage that interference between neighbouring cells in the flash memory is mitigated and the reliability of the flash memory is improved.

Description

플래시 메모리의 데이터 간섭 완화 장치Data Interference Mitigation Device in Flash Memory
본 발명은 플래시 메모리에 관한 것으로, 보다 구체적으로 플래시 메모리에서 데이터의 분포를 균일하게 함으로써 플래시 메모리의 인접 셀 간의 간섭을 완화하는 장치에 관한 것이다.The present invention relates to a flash memory, and more particularly, to an apparatus for mitigating interference between adjacent cells of a flash memory by uniformizing the distribution of data in the flash memory.
플래시 메모리의 기술이 발달하고 반도체의 제조공정의 정밀도가 높아짐에 따라 플래시 메모리의 구조는 점점 미세화되고 있다. 이 경우 플래시 메모리 내의 각 셀 간의 물리적인 거리가 좁아져서 충전이 되어있는 셀이 인접한 셀들에게 영향을 주어 데이터의 오류를 야기시키는데, 플래시 메모리의 집적도가 높아질 수록 인접 셀 간의 영향은 커지게 된다. 이러한 인접 셀 간섭(ICI; Inter cell interference) 현상을 완벽하게 제거하기는 매우 어려우며, 특히, MLC(Multi-Level Cell)에서와 같이 상대적으로 집적도가 높은 플래시 메모리에 있어서 인접 셀 간섭 현상은 더욱 크게 작용한다.As the technology of the flash memory is developed and the precision of the semiconductor manufacturing process is increased, the structure of the flash memory is getting smaller. In this case, the physical distance between each cell in the flash memory is narrowed, and the charged cell affects adjacent cells, causing data errors. As the density of the flash memory increases, the influence between adjacent cells increases. It is very difficult to completely eliminate such inter-cell interference (ICI), especially in relatively high density flash memory, such as in multi-level cells (MLC). do.
도 1은 일반적인 반도체 제조공정에 의해 생성된 플래시 메모리에서 각 셀의 에너지 준위를 나타내는 예시도이며, 도 2는 초고집적 반도체 제조공정에 의해 생성된 플래시 메모리에서 인접 셀 간의 간섭이 발생하는 현상을 나타내기 위한 예시도이다. 도 1과 도 2를 참조하면, 인접 셀 간 물리적 거리가 가까워질수록 상호 간에 미치는 영향이 증가함을 예상할 수 있다.1 is an exemplary diagram illustrating energy levels of each cell in a flash memory generated by a general semiconductor manufacturing process, and FIG. 2 illustrates a phenomenon in which interference between adjacent cells occurs in a flash memory generated by a highly integrated semiconductor manufacturing process. It is an example figure for betting. Referring to FIGS. 1 and 2, it can be expected that as the physical distances between adjacent cells get closer, the effects on each other increase.
현재 나노 스케일의 반도체 공정이 크게 대두되고 있으며 향후 메모리의 집적도는 크게 향상될 것으로 예상되고 있으나 이러한 문제에 대한 적절한 해결방안을 제시하지 못하고 있는 상황이다. 이러한 문제점을 해결하면서 작은 칩 사이즈와 저렴한 제조비용을 만족시킬 수 있는 해결방안이 절실히 요구된다.Currently, nano-scale semiconductor processes are emerging, and memory density is expected to be greatly improved in the future, but there is no proper solution for such a problem. While solving these problems, a solution that can satisfy the small chip size and low manufacturing cost is urgently required.
본 발명의 목적은 플래시 메모리에서 데이터의 분포를 균일하게 함으로써 플래시 메모리의 인접 셀 간의 간섭을 완화시키고 플래시 메모리의 신뢰성을 향상시키는 플래시 메모리의 데이터 간섭 완화 장치를 제공하기 위한 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide an apparatus for mitigating data interference of a flash memory, by mitigating the distribution of data in the flash memory to reduce interference between adjacent cells of the flash memory and improving reliability of the flash memory.
본 발명의 일 측면에 따르면, 플래시 메모리(Flash memory)와 연결되어 플래시 메모리로 저장되는 데이터들의 인접 셀 간섭(Inter Cell Interference)을 완화하기 위한 장치에 있어서, 복수 개의 씨드값이 저장되어 있는 저장부; 외부로부터 데이터가 입력되는 입출력부; 상기 데이터에 상응하는 씨드값을 결정하고 상기 씨드값을 출력하도록 상기 저장부로 제어신호를 송신하는 제어부; 상기 씨드값을 전달받아 상기 씨드값에 상응하는 골드코드를 생성하는 코드 생성부; 상기 골드코드와 상기 데이터를 연산하는 연산부; 및 상기 연산부에서 출력되는 값을 플래시 메모리로 전달하는 인터페이스부를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치가 제공된다.According to an aspect of the present invention, an apparatus for reducing inter-cell interference of data stored in flash memory connected to a flash memory, the storage unit storing a plurality of seed values ; An input / output unit to which data is input from the outside; A control unit for determining a seed value corresponding to the data and transmitting a control signal to the storage unit to output the seed value; A code generator for receiving the seed value and generating a gold code corresponding to the seed value; An operation unit calculating the gold code and the data; And an interface unit configured to transfer a value output from the operation unit to a flash memory.
본 발명의 다른 측면에 따르면, 플래시 메모리(Flash memory)와 연결되어 플래시 메모리로 저장되는 데이터들의 인접 셀 간섭(Inter Cell Interference)을 완화하기 위한 장치에 있어서, 복수 개의 씨드값이 저장되어 있는 저장부; 플래시 메모리로부터 데이터가 입력되는 인터페이스부; 상기 데이터에 상응하는 씨드값을 결정하고 상기 씨드값을 출력하도록 상기 저장부로 제어신호를 송신하는 제어부; 상기 씨드값을 전달받아 상기 씨드값에 상응하는 골드코드를 생성하는 코드 생성부; 상기 골드코드와 상기 데이터를 연산하는 연산부; 및 상기 연산부에서 출력되는 값을 출력하는 입출력부를 포함하는 것을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치가 제공된다.According to another aspect of the present invention, an apparatus for reducing inter-cell interference of data stored in a flash memory connected to a flash memory, the storage unit storing a plurality of seed values ; An interface unit to receive data from a flash memory; A control unit for determining a seed value corresponding to the data and transmitting a control signal to the storage unit to output the seed value; A code generator for receiving the seed value and generating a gold code corresponding to the seed value; An operation unit calculating the gold code and the data; And an input / output unit configured to output a value output from the operation unit.
여기서, 상기 제어부는, 상기 데이터를 페이지 단위로 처리하고, 동일한 데이터 페이지에 대해 하나의 씨드값을 결정한다. Here, the control unit processes the data in page units and determines one seed value for the same data page.
또한, 상기 코드 생성부는, 선형 되먹임 시프트 레지스터(LFSR; Linear Feedback Shift Register)로 구성된다. In addition, the code generation unit includes a linear feedback shift register (LFSR).
그리고, 상기 입출력부를 통해 입력되거나 출력되는 데이터의 오류를 정정하는 오류정정코드(ECC; Error Correction Code)부를 더 포함한다. The apparatus may further include an error correction code (ECC) unit for correcting an error of data input or output through the input / output unit.
본 발명에 따른 플래시 메모리의 데이터 간섭 완화 장치는 플래시 메모리에서 데이터의 분포를 균일하게 함으로써 플래시 메모리의 인접 셀 간의 간섭을 완화시키고 플래시 메모리의 신뢰성을 향상시키는 효과가 있다.The apparatus for mitigating data interference of a flash memory according to the present invention has an effect of mitigating interference between adjacent cells of the flash memory by improving the data distribution in the flash memory and improving the reliability of the flash memory.
도 1은 일반적인 반도체 제조공정에 의해 생성된 플래시 메모리에서 각 셀의 에너지 준위를 나타내는 예시도.1 is an exemplary diagram showing energy levels of each cell in a flash memory generated by a general semiconductor manufacturing process.
도 2는 초고집적 반도체 제조공정에 의해 생성된 플래시 메모리에서 인접 셀 간의 간섭이 발생하는 현상을 나타내기 위한 예시도.2 is an exemplary diagram for illustrating a phenomenon in which interference between adjacent cells occurs in a flash memory generated by an ultra-high density semiconductor manufacturing process.
도 3은 본 발명의 일 실시예에 따른 플래시 메모리의 데이터 간섭 완화 장치를 나타내는 구성도.3 is a block diagram illustrating a data interference mitigation device of a flash memory according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따른 선형 되먹임 시프트 레지스터를 나타내는 예시도.4 is an exemplary diagram illustrating a linear feedback shift register according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따른 데이터 간섭 완화 장치에 의해 데이터 간섭 완화 장치로 입력되는 데이터가 균일한 분포의 데이터로 변환되는 과정을 나타내는 예시도.5 is an exemplary view illustrating a process of converting data input to a data interference mitigation device into data of a uniform distribution by the data interference mitigation device according to an embodiment of the present invention.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present disclosure does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or combinations thereof.
이하, 본 발명의 실시예를 첨부한 도면들을 참조하여 상세히 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 일 실시예에 따른 플래시 메모리의 데이터 간섭 완화 장치를 나타내는 구성도이다.3 is a block diagram illustrating a data interference mitigation device of a flash memory according to an embodiment of the present invention.
본 발명은 플래시 메모리(Flash memory)에서 인접 셀 간 간섭(Inter Cell Interference)이 최소화되도록 데이터를 균일하게 분포시키기 위해 골드코드(Golde code)를 이용한다. 골드코드는 CDMA와 같은 통신 시스템에서 이용되는 것으로 무선 통신 시 채널 간 발생하는 간섭 문제를 해결하기 위해 이용된다.The present invention uses a gold code to uniformly distribute data such that inter-cell interference is minimized in a flash memory. Gold code is used in communication systems such as CDMA, and is used to solve interference problems occurring between channels in wireless communication.
도 3을 참조하면, 플래시 메모리의 데이터 간섭 완화 장치(300)는 입출력부(310), 저장부(320), 제어부(330), 코드 생성부(340), 연산부(350) 및 인터페이스부(360)를 포함한다. 여기서 입출력부(310)는 외부로부터 전송되는 데이터를 수신하고, 코드 생성부(340)는 입출력부(310)를 통해 입력되는 데이터에 대한 골드코드를 생성하며, 연산부(350)는 입력되는 데이터와 골드코드를 연산하여 인접 셀 간섭이 최소화된 데이터를 생성한다.Referring to FIG. 3, the data interference mitigation device 300 of a flash memory includes an input / output unit 310, a storage unit 320, a control unit 330, a code generator 340, an operation unit 350, and an interface unit 360. ). Here, the input / output unit 310 receives data transmitted from the outside, the code generation unit 340 generates a gold code for the data input through the input / output unit 310, and the operation unit 350 and the input data. The gold code is calculated to generate data with minimal neighbor cell interference.
여기서, 코드 생성부(340)는 입력되는 데이터에 따라 서로 상이한 골드코드를 생성한다. 각 데이터 페이지별로 상호 상관(Cross correlation) 특성이 낮은 서로 다른 골드코드를 사용함으로써, 인접한 셀에 저장되는 데이터의 패턴을 변화시킬 수 있고, 각 데이터 페이지의 인접한 셀들의 상호 상관 특성이 낮아지게 된다.Here, the code generation unit 340 generates different gold codes according to the input data. By using different gold codes with low cross correlation for each data page, the pattern of data stored in adjacent cells can be changed, and the cross-correlation property of adjacent cells of each data page is lowered.
이 때 코드 생성부(340)는 선형 되먹임 시프트 레지스터(LFSR; Linear Feedback Shift Register)를 이용함으로써 하드웨어 적으로 구현하기 매우 용이한 형태를 가질 수 있다. 도 4는 본 발명의 일 실시예에 따른 선형 되먹임 시프트 레지스터를 나타내는 예시도이다.In this case, the code generator 340 may have a form that is very easy to implement in hardware by using a linear feedback shift register (LFSR). 4 is an exemplary diagram illustrating a linear feedback shift register according to an embodiment of the present invention.
코드 생성부(340)는 데이터에 따라 서로 다른 골드코드를 생성하기 위해 씨드값을 이용하는데, 코드 생성부(340)는 코드 생성부(340)로 입력되는 씨드값(Seed value)에 따라 각 씨드값에 상응하는 골드코드를 생성한다. 저장부(320)에는 서로 다른 복수 개의 씨드값이 저장되어 있으며, 제어부(330)는 외부로부터 입력되는 각 데이터에 대한 씨드값을 결정하고 씨드값이 저장부(320)로부터 코드 생성부(340)로 전달되도록 제어한다.The code generator 340 uses seed values to generate different gold codes according to the data, and the code generator 340 uses the seed values according to the seed value input to the code generator 340. Generates a gold code corresponding to the value. A plurality of different seed values are stored in the storage unit 320, and the control unit 330 determines a seed value for each data input from the outside, and the seed value is stored from the storage unit 320 by the code generator 340. To be passed to the control.
연산부(350)는 코드 생성부(340)로부터 출력되는 골드코드와 데이터를 XOR(배타적 논리합)으로 연산한다. 연산부(350)에 의해 연산되어 출력되는 데이터는 인터페이스부(360)를 통해 플래시 메모리로 전송된다.The calculator 350 calculates the gold code and the data output from the code generator 340 by XOR (exclusive logical sum). Data calculated and output by the operation unit 350 is transmitted to the flash memory through the interface unit 360.
여기서, 코드 생성부(340)와 연산부(350)는 제어부(330)로부터 전달되는 제어신호에 따라 구동된다.Here, the code generator 340 and the calculator 350 are driven according to the control signal transmitted from the controller 330.
하나의 골드코드의 크기는 플래시 메모리에서 하나의 페이지의 크기와 동일한 512bytes, 즉, 하나의 데이터 페이지에 대해 하나의 골드코드를 적용하는 것이 바람직하다. 이에 따라 제어부(330)도 페이지 단위로 씨드값을 결정하는 것이 바람직하다.The size of one gold code is preferably 512 bytes equal to the size of one page in the flash memory, that is, one gold code is applied to one data page. Accordingly, it is preferable that the controller 330 also determines the seed value in units of pages.
입출력부(310)를 통해 입력되는 데이터는 전송 중에 혹은 베드 셀에 의하여 오류가 발생할 수 있는데, 데이터 간섭 완화 장치(300)는 이러한 오류를 정정하기 위한 오류정정코드(Error Correction Code)부(370)를 더 포함할 수 있다. 다만 오류정정코드부(370)에 의해 생성되는 패리티 비트(parity bit)는 연산부(350)에 의해 연산되지 않는 것이 바람직하다.The data input through the input / output unit 310 may cause an error during transmission or by a bed cell. The data interference mitigation device 300 may include an error correction code unit 370 for correcting such an error. It may further include. However, it is preferable that the parity bit generated by the error correction code unit 370 is not calculated by the operation unit 350.
플래시 메모리에 저장되어 있는 데이터를 독출하는 경우, 즉, 데이터 간섭 완화 장치(300)에 의해 변환되어 플래시 메모리에 저장된 데이터를 독출하는 경우, 플래시 메모리에 저장된 데이터는 인터페이스부(360)를 통해 데이터 간섭 완화 장치(300)로 전달되며, 연산부(350)는 전달된 데이터와 코드 생성부(340)에 의해 생성되는 골드코드를 연산하여 원래의 데이터를 복원한다. 이 때 제어부(330)는 저장부(320)에 저장되어 있는 씨드값들 중 독출되는 데이터에 대해 해당 데이터의 간섭 완화를 위해 이용하였던 골드코드에 상응하는 씨드값을 선택한다. 선택된 씨드값은 코드 생성부(340)으로 전달되며, 코드 생성부(340)는 입력되는 씨드값에 상응하는 골드코드를 생성 및 출력한다. 즉, 간섭 완화를 위해 이용하였던 골드코드와 동일한 골드코드로 역연산됨으로써 데이터 간섭 완화 장치(300)로 입력된 데이터를 복원할 수 있는 것이다. 복원된 데이터는 오류정정코드부(370)를 통해 오류가 정정되고 입출력부(310)를 통해 외부로 출력된다.When reading the data stored in the flash memory, that is, when the data is converted by the data interference mitigation device 300 to read the data stored in the flash memory, the data stored in the flash memory via the interface unit 360 The data is transmitted to the data interference mitigation device 300, and the operation unit 350 calculates the transferred data and the gold code generated by the code generation unit 340 to restore the original data. At this time, the control unit 330 selects a seed value corresponding to the gold code used for the interference mitigation of the data to the read data among the seed values stored in the storage unit 320. The selected seed value is transmitted to the code generator 340, and the code generator 340 generates and outputs a gold code corresponding to the input seed value. That is, the data input to the data interference mitigation device 300 may be restored by performing inverse operation on the same gold code as the gold code used for interference mitigation. The restored data is corrected through the error correction code unit 370 and output to the outside through the input / output unit 310.
도 5는 본 발명의 일 실시예에 따른 데이터 간섭 완화 장치(300)에 의해 데이터 간섭 완화 장치(300)로 입력되는 데이터가 균일한 분포의 데이터로 변환되는 과정을 나타내는 예시도이다.5 is an exemplary view illustrating a process of converting data input to the data interference mitigation device 300 into data of a uniform distribution by the data interference mitigation device 300 according to an embodiment of the present invention.
도 5를 참조하면, 좌측의 그림이 데이터 간섭 완화 장치(300)로 입력되는 데이터의 분포 상태를 나타내며, 우측의 그림은 데이터 간섭 완화 장치(300)에 의해 변환되어 플래시 메모리의 각 셀에 저장되는 데이터의 분포 상태를 나타낸다. 도 5에서 색칠된 동그라미는 '1'의 값을 가지며 색이 없는 하얀 동그라미는 '0'의 값을 갖는다. 좌측 그림에서는 '0'의 값을 갖는 하얀 동그라미의 주변에 '1'의 값을 갖는 색칠된 동그라미가 많이 분포되어 있는데, 이는 인접한 셀에 의해 받는 영향이 크다는 것을 의미한다. 반면에 우측의 그림에서 플래시 메모리의 각 셀은 상하좌우의 인접한 셀에 의해 받는 영향이 최소화되는 상태로 데이터의 분포가 변경되었음을 알 수 있다.Referring to FIG. 5, the figure on the left shows a distribution state of data input to the data interference mitigation device 300, and the figure on the right is converted by the data interference mitigation device 300 and stored in each cell of the flash memory. Indicates the distribution state of the data. The colored circle in FIG. 5 has a value of '1' and a white circle without color has a value of '0'. In the figure on the left, many colored circles with a value of '1' are distributed around the white circle with a value of '0', which means that the influence of adjacent cells is large. On the other hand, in the figure on the right, each cell of the flash memory shows that the distribution of data has been changed in such a state that the influence of adjacent cells on the top, bottom, left and right is minimized.
본 발명에 따른 데이터 간섭 완화 장치(300)는 플래시 메모리를 포함하는 장치에 별도의 장치로 구비되거나 플래시 메모리 컨트롤러와 하나의 장치로 구성되는 등 다양한 형태로 구현될 수 있다.The data interference mitigation device 300 according to the present invention may be implemented in various forms, such as a separate device or a single memory device and a flash memory controller.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

Claims (5)

  1. 플래시 메모리(Flash memory)와 연결되어 플래시 메모리로 저장되는 데이터들의 인접 셀 간섭(Inter Cell Interference)을 완화하기 위한 장치에 있어서,An apparatus for mitigating inter cell interference of data stored in flash memory in connection with a flash memory, the apparatus comprising:
    복수 개의 씨드값이 저장되어 있는 저장부;A storage unit in which a plurality of seed values are stored;
    외부로부터 데이터가 입력되는 입출력부;An input / output unit to which data is input from the outside;
    상기 데이터에 상응하는 씨드값을 결정하고 상기 씨드값을 출력하도록 상기 저장부로 제어신호를 송신하는 제어부;A control unit for determining a seed value corresponding to the data and transmitting a control signal to the storage unit to output the seed value;
    상기 씨드값을 전달받아 상기 씨드값에 상응하는 골드코드를 생성하는 코드 생성부;A code generator for receiving the seed value and generating a gold code corresponding to the seed value;
    상기 골드코드와 상기 데이터를 연산하는 연산부; 및An operation unit calculating the gold code and the data; And
    상기 연산부에서 출력되는 값을 플래시 메모리로 전달하는 인터페이스부를 포함하는 것It includes an interface unit for transferring the value output from the operation unit to the flash memory
    을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치.Apparatus for mitigating data interference of flash memory, characterized in that.
  2. 플래시 메모리(Flash memory)와 연결되어 플래시 메모리로 저장되는 데이터들의 인접 셀 간섭(Inter Cell Interference)을 완화하기 위한 장치에 있어서,An apparatus for mitigating inter cell interference of data stored in flash memory in connection with a flash memory, the apparatus comprising:
    복수 개의 씨드값이 저장되어 있는 저장부;A storage unit in which a plurality of seed values are stored;
    플래시 메모리로부터 데이터가 입력되는 인터페이스부;An interface unit to receive data from a flash memory;
    상기 데이터에 상응하는 씨드값을 결정하고 상기 씨드값을 출력하도록 상기 저장부로 제어신호를 송신하는 제어부;A control unit for determining a seed value corresponding to the data and transmitting a control signal to the storage unit to output the seed value;
    상기 씨드값을 전달받아 상기 씨드값에 상응하는 골드코드를 생성하는 코드 생성부;A code generator for receiving the seed value and generating a gold code corresponding to the seed value;
    상기 골드코드와 상기 데이터를 연산하는 연산부; 및An operation unit calculating the gold code and the data; And
    상기 연산부에서 출력되는 값을 출력하는 입출력부를 포함하는 것It includes an input and output unit for outputting the value output from the operation unit
    을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치.Apparatus for mitigating data interference of flash memory, characterized in that.
  3. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2,
    상기 제어부는,The control unit,
    상기 데이터를 페이지 단위로 처리하고, 동일한 데이터 페이지에 대해 하나의 씨드값을 결정하는 것Processing the data page by page and determining one seed value for the same data page
    을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치.Apparatus for mitigating data interference of flash memory, characterized in that.
  4. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2,
    상기 코드 생성부는,The code generator,
    선형 되먹임 시프트 레지스터(LFSR; Linear Feedback Shift Register)로 구성되는 것Consisting of a Linear Feedback Shift Register (LFSR)
    을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치.Apparatus for mitigating data interference of flash memory, characterized in that.
  5. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2,
    상기 입출력부를 통해 입력되거나 출력되는 데이터의 오류를 정정하는 오류정정코드(ECC; Error Correction Code)부를 더 포함하는 것And an error correction code (ECC) unit for correcting errors in data input or output through the input / output unit.
    을 특징으로 하는 플래시 메모리의 데이터 간섭 완화 장치.Apparatus for mitigating data interference of flash memory, characterized in that.
PCT/KR2011/010020 2011-12-23 2011-12-23 Data-interference-mitigating device for flash memory WO2013094792A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2011/010020 WO2013094792A1 (en) 2011-12-23 2011-12-23 Data-interference-mitigating device for flash memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/KR2011/010020 WO2013094792A1 (en) 2011-12-23 2011-12-23 Data-interference-mitigating device for flash memory

Publications (1)

Publication Number Publication Date
WO2013094792A1 true WO2013094792A1 (en) 2013-06-27

Family

ID=48668664

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/010020 WO2013094792A1 (en) 2011-12-23 2011-12-23 Data-interference-mitigating device for flash memory

Country Status (1)

Country Link
WO (1) WO2013094792A1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090041400A (en) * 2006-08-01 2009-04-28 샌디스크 아이엘 엘티디 Method of avoiding errors in flash memory
KR20090101887A (en) * 2006-12-31 2009-09-29 라모트 앳 텔-아비브 유니버시티 리미티드 Avoiding errors in a flash memory by using substitution transformations
US20110131459A1 (en) * 2009-11-27 2011-06-02 Skymedi Corporation Memory Device with Protection Capability and Method of Accessing Data Therein
KR20110125892A (en) * 2010-05-14 2011-11-22 삼성전자주식회사 Storage device comprising a non-volatile memory device and copy-back method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090041400A (en) * 2006-08-01 2009-04-28 샌디스크 아이엘 엘티디 Method of avoiding errors in flash memory
KR20090101887A (en) * 2006-12-31 2009-09-29 라모트 앳 텔-아비브 유니버시티 리미티드 Avoiding errors in a flash memory by using substitution transformations
US20110131459A1 (en) * 2009-11-27 2011-06-02 Skymedi Corporation Memory Device with Protection Capability and Method of Accessing Data Therein
KR20110125892A (en) * 2010-05-14 2011-11-22 삼성전자주식회사 Storage device comprising a non-volatile memory device and copy-back method thereof

Similar Documents

Publication Publication Date Title
EP3566138B1 (en) Transaction identification synchronization
US8006165B2 (en) Memory controller and semiconductor memory device
US10331517B2 (en) Link error correction in memory system
JP2008299855A (en) Memory system provided with multichannel error correction coder using embedded memory and method thereof
US8826099B2 (en) Memory controller, semiconductor memory system, and memory control method
CN101176159B (en) Method to handle write mask in DRAM memory
TWI432964B (en) Key transport method, memory controller and memory storage apparatus
KR20100099961A (en) Nonvolatile memory device and operating method thereof
US20160062829A1 (en) Semiconductor memory device
KR20170086345A (en) Memory system having memory chip and memory controller
US20190163363A1 (en) Data accessing method, memory controlling circuit unit and memory storage device
KR20110025524A (en) Data processing device and method for data processing thereof
KR20160068369A (en) Circuit for checking parity and memory including the same
US8581751B2 (en) Multi-cell voltage secure data encoding in hybrid vehicles
US20140026022A1 (en) Cyclic redundancy check generation via distributed time multiplexed linear feedback shift registers
WO2013094792A1 (en) Data-interference-mitigating device for flash memory
US10789012B2 (en) Write method and write apparatus for storage device
US11101822B1 (en) Data writing method, memory control circuit unit and memory storage apparatus
CN111625481B (en) Method, device and equipment for preventing error amplification of flash memory bits
CN103838638B (en) Calibration method and device for FPGA plug-in storage
KR20120068237A (en) An apparatus for lowering ici in flash memory
CN1893336A (en) Sending device, receiving device, communication control device, communication system, and communication control method
KR20070109686A (en) Improved copy back operation using the method of correcting error in a multi level cell nand flash memory
US20200241752A1 (en) Memory controller, memory module, and memory system and operation methods thereof
US20200258576A1 (en) Memory controller

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11878016

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

32PN Ep: public notification in the ep bulletin as address of the adressee cannot be established

Free format text: NOTING OF LOSS OF RIGHTS PURSUANT TO RULE 112(1) EPC (EPO FORM 1205A DATED 17/10/2014)

122 Ep: pct application non-entry in european phase

Ref document number: 11878016

Country of ref document: EP

Kind code of ref document: A1