WO2012127138A1 - Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant - Google Patents

Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant Download PDF

Info

Publication number
WO2012127138A1
WO2012127138A1 PCT/FR2012/050069 FR2012050069W WO2012127138A1 WO 2012127138 A1 WO2012127138 A1 WO 2012127138A1 FR 2012050069 W FR2012050069 W FR 2012050069W WO 2012127138 A1 WO2012127138 A1 WO 2012127138A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic device
life
value
state variable
variable
Prior art date
Application number
PCT/FR2012/050069
Other languages
English (en)
Inventor
Mael BERTHIER
Michael Barthe
Original Assignee
Morpho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Morpho filed Critical Morpho
Priority to RU2013146794/08A priority Critical patent/RU2586871C2/ru
Priority to ES12705317.1T priority patent/ES2513665T3/es
Priority to CN201280014477.4A priority patent/CN103608822B/zh
Priority to BR112013023448-2A priority patent/BR112013023448B1/pt
Priority to US14/005,805 priority patent/US9372791B2/en
Priority to EP12705317.1A priority patent/EP2689369B1/fr
Publication of WO2012127138A1 publication Critical patent/WO2012127138A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/14—Network architectures or network communication protocols for network security for detecting or protecting against malicious traffic
    • H04L63/1441—Countermeasures against malicious traffic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/004—Countermeasures against attacks on cryptographic mechanisms for fault attacks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Definitions

  • the invention relates to an end-of-life passage masking method for an electronic device, comprising an input-output port. , a microprocessor, a random access memory, a read only memory and a reprogrammable non-volatile memory containing an end of life state variable of the electronic device managed by a control module.
  • Such electronic devices correspond, in a non-exclusive manner, to the electronic cards, or to any electronic device comprising at least or in connection with an electronic card, such as, in particular, a microprocessor card, for which a good security resistance is required, vis-à-vis any external intrusion.
  • an electronic card such as, in particular, a microprocessor card, for which a good security resistance is required, vis-à-vis any external intrusion.
  • An indelicate third party therefore has every opportunity to prevent the execution of such a process by cutting off the power supply of the device or the card.
  • the masking of any write of an end-of-life transition state variable into a non-volatile memory of an electronic device is obtained by diluting this write operation in the normal execution of the application program. executed by the electronic device.
  • the operation of writing a variable in non-volatile memory is always composed of two successive phases: an erasure phase, which leads the variable to take an empty value ("empty value” means a predefined default value on which a user of the non-volatile memory has no influence, such as "00", "FF" or other ), then a write phase itself, during which a non-empty value (that is to say a value distinct from the empty value) is assigned to the variable in the space dedicated to it within non-volatile memory.
  • a non-empty value that is to say a value distinct from the empty value
  • an object of the present invention is to improve performance, while maintaining the level of security provided by the masking of the passage at the end of life.
  • the invention proposes a method of masking passage at the end of the life of an electronic device comprising a microprocessor, a random access memory, a read-only memory, a non-volatile reprogrammable memory containing an end-of-life state variable. the electronic device managed by a control module and an input / output port.
  • This process comprises the following steps: loading in RAM from said non-volatile memory the value of said end-of-life state variable; and, prior to execution of any current command by said microprocessor: - checking the value of said end-of-life state variable stored in RAM; and, in the case of an empty value (i.e. a predefined default value for the non-volatile memory): executing the end of life operations of the electronic device; otherwise, said end-of-life state variable stored in RAM having a non-empty value (i.e., a value distinct from the empty value):
  • Delaying the update of the end-of-life state variable in said non-volatile memory allows efficient masking of the end-of-life passage of the electronic device, since a weak third party is not able to to distinguish the current call generated by this update of the end-of-life status variable from that generated by the normal execution of a command executed by the microprocessor of the electronic device.
  • a level of security of the same order as in FR 07 08242 and PCT / FR2008 / 052106 is thus obtained.
  • the method may furthermore exhibit all or some of the features below.
  • the method may further comprise, independently of the detection or the non-detection of an intrusive attack, to perform an erasure alone in non-volatile memory of a dummy variable. This further masks the erasure of the end-of-life status variable from the electronic device in non-volatile memory, by introducing "decoy" erasures with a similar electrical signature. An indelicate third party can thus even more difficult to identify the erasure of the end-of-life state variable, from the only current call that it generates.
  • the erase only in nonvolatile memory of the dummy variable can be executed in the same memory page as that of the end-of-life state variable.
  • the non-volatile memory-only erasure of the dummy variable may be executed prior to any execution of data transmission operation on the line of the input / output port of the electronic device.
  • said method may further include:
  • the invention also proposes an electronic device comprising a microprocessor, a random access memory, a read-only memory, a reprogrammable non-volatile memory containing an end-of-life state variable of the electronic device managed by a control module and an input port. / output (I / O).
  • the control module includes a computer program module executing the process steps that are the subject of the invention mentioned above.
  • the invention also proposes a computer program product stored on a storage medium and including a sequence of instructions executable by a computer or by the microprocessor of an electronic device. When executing said instructions, said program executes the steps of the aforementioned method.
  • the end-of-life passage masking method of an electronic device and the electronic device including a corresponding control module, objects of the invention find application to any type of electronic device, but preferably not limited to electronic devices such as microprocessor cards processing and / or storing personal data, private or secret.
  • FIG. 1a represents, purely by way of illustration, a flowchart of steps for implementing the method according to one embodiment. of the invention
  • FIG. 1b represents, for purely illustrative purposes, a chronogram of steps executed during the implementation of the method illustrated in FIG.
  • FIGS. 1a to 1f represent, for purely illustrative purposes, advantageous details of implementation of the method steps illustrated in FIG.
  • FIG. 2 represents, for purely illustrative purposes, in block diagram form, the architecture of an electronic device provided with an end-of-life passage control module according to an embodiment of the present invention.
  • the end-of-life pass-masking method of an electronic card which is the subject of the present invention, applies to any electronic device comprising a microprocessor, a random access memory, a read-only memory and a non-volatile reprogrammable memory containing an end-of-life state variable of the electronic device, managed by a control module. More particularly, the electronic device may also include an input / output port for the exchange of data with either a host device or even a network, for example.
  • the concept of non-volatile reprogrammable memory covers electrically reprogrammable memories, EEPROM memories, flash memories, for example.
  • the aforementioned electronic device executes a start-up phase, denoted ATR
  • the corresponding electronic device may advantageously be constituted by any microprocessor card, for example.
  • the end-of-life passage masking method of an electronic device comprises a step A consisting of loading in RAM of the electronic device, from the non-volatile memory of the latter, the value noted. FdV E of the end of life variable stored in non-volatile memory. The corresponding operation in step A is noted:
  • FdV R denotes the value of the end-of-life status variable of the electronic device loaded in random access memory.
  • the end of life variable FdV E stored in non-volatile memory would have an empty value, that is to say a predefined default value, for example following a single erasure of a previously stored value for this variable
  • the end-of-life status variable FdV R of the electronic device loaded in random access memory will advantageously have the same empty value.
  • a non-empty given value i.e., distinct from the empty value, could be assigned to the variable FdV R when the variable FdV E has an empty value.
  • This given value may for example be the value "true” (or "OK") or any other determined value.
  • the loading in RAM of the value of the end of life state variable stored in non-volatile memory is thus accompanied by a change of value (or a value assignment to pass from an empty value to a given non-empty value).
  • the method then consists, in a step B, in checking the value of the end-of-life state variable. stored in RAM.
  • This verification may for example consist in verifying the existence of a value for FdV R , that is to say to verify whether FdV R has or not the empty value.
  • FdV R would take a non-empty given value when FdV E has an empty value, for example the value "true" (or "OK")
  • said verification could consist in comparing the value of FdV R with this value data not empty, or on the contrary to a value distinct from this non-empty given value.
  • step B of the nonlimiting example illustrated in FIG. 1a the verification is represented by a test step:
  • 0 represents the empty value, as defined above, of the end-of-life status variable of the electronic device stored in random access memory.
  • the method On a positive response to the test of step B, the method consists in executing C the end of life transition operations of the electronic device. On the contrary, on a negative response to the test executed in step B, the end-of-life state variable stored in FdVR RAM having a non-empty value, the method consists in continuing the initialization and / or execution of the CO current control by the microprocessor of the electronic device. It is indicated that the execution of the current command corresponds to any command of an application executed by the electronic device.
  • the method consists, in a step F, of writing in the single random access memory of the end-of-life state variable.
  • device electronics the variable FdV R , and continue the initialization and / or execution of the current command COM.
  • Writing the variable FdV R leads the latter to take the empty value defined above (that is to say the default value predefined for the non-volatile memory), or a non-empty given value such as the value "true" (or "OK").
  • step F of the nonlimiting example illustrated in FIG. 1a the write operation is noted by the relation:
  • step F of writing to RAM is followed by a step G consisting in performing a single erasure of the end-of-life state variable FdV E in the non-volatile memory in a delayed manner to perform it. instead of a next update operation (erasing and / or writing) in non-volatile memory.
  • a next update operation erasing and / or writing
  • This makes it possible to hide the modification made on the end-of-life state variable. This prevents an undignified third party from distinguishing this operation, clearly and in time, from a normal update operation performed in non-volatile memory, for example in the context of a conventional command.
  • erasure only is meant a phase of erasure of the stored value for the variable FdV E considered, which causes said variable to take the empty value as defined above, this erasure phase not being followed by a write phase during which a non-empty value, that is to say distinct from the empty value, would be assigned to said variable in the space dedicated to it within the non-volatile memory.
  • a non-empty value that is to say distinct from the empty value
  • step G is for example followed by a return to the execution of the next current command via step H.
  • COM + 1 designates the following command.
  • step B the return is performed in step B for the simple execution of the next command.
  • the return can be performed, as shown in dashed lines in FIG. 1a, upstream of the load executed in step A, for renewal of the loading process in RAM of the value of the end-of-life state variable FdV E in a systematic manner.
  • Such a process is however not essential but can be implemented alternatively.
  • FIG. 1b a chronogram of the operations of execution of the steps of FIG.
  • step A may be executed at ATR startup or prior to the execution of each COM command, as mentioned above.
  • the test of step B is executed prior to the continuation of the start or execution of the current command shown in hatching on the left in FIG. It is recalled that the positive response to the test of step B automatically leads to the end of life of the electronic device in step C.
  • step D corresponds in fact to the implementation of algorithmic processes manipulating secrets for the electronic device, when the latter consists of a microprocessor card for example.
  • the test of step E corresponding to an intrusive attack detection test can be implemented in a conventional manner either by the execution of anti-DFA (Differential Fault Analysis) mechanisms, a method of attack consisting in introducing a error in processing to derive information on the processed data) or by data integrity checking processes for example.
  • anti-DFA Different Fault Analysis
  • step F is executed by the end of life control module of the electronic device and operates by writing. of this state variable according to the previously mentioned relation:
  • Step G consisting of erasing only the end-of-life state variable FdV E in non-volatile memory, that is to say most often in the EEPROM memory, is then executed in a delayed manner, that is to say in place of a next update (erasure and / or writing) to be performed in the current order or in a subsequent order.
  • step E is then followed by a return step in either step B or step A, as previously described in connection with FIG. 1c, we consider any set of commands executed by the microprocessor of the electronic device including commands (COM w ) comprising a systematic operation in non-volatile memory and commands (COM w ). including no operation in nonvolatile memory.
  • the method further comprises, independently of the detection or non-detection of an intrusive attack, the execution of a single deletion D 2 in nonvolatile memory of a dummy variable, which is denoted VF.
  • This dummy variable may consist of any variable stored in non-volatile memory and distinct from the end-of-life state variable FdV E of the electronic device. This makes it possible to further hide any erasure of the end-of-life state variable of the electronic device in non-volatile memory. Indeed, a weak third party is not easily able to distinguish the erasure of the end-of-life state variable and the erasure of a dummy variable, these two types of erasure having close electrical signatures, even identical.
  • the erasure only of the dummy variable VF is executed in the same memory page as that of the end-of-life state variable.
  • step D 2 shown in FIG. 1c the erasing operation in the same memory page is represented 7
  • WAP (VF) WAP (FdVE).
  • WAP designates the address of the erase memory page.
  • Step D 2 is followed by the call of step E of FIG. Furthermore, as shown in the same figure 1c, the erasure only in nonvolatile memory of the dummy variable is executed prior to any data transmission operation on the line of the input / output port of the electronic device.
  • the corresponding operation is symbolically represented by the detection of any input / output operation by the relation:
  • the method advantageously includes, following any erasure in non-volatile memory of the end-of-life state variable FdV E as represented in step G1, a step denoted G2 consisting of check at the empty value as defined above, the value of the end-of-life status variable FdV R stored in RAM.
  • a step denoted G2 consisting of check at the empty value as defined above, the value of the end-of-life status variable FdV R stored in RAM.
  • step H On verification of the empty value of the end-of-life status variable FdV R , a step of executing end of life transition operations of the electronic device is performed by calling step C shown in FIG. On the contrary, in the absence of verification at the empty value of the end-of-life state variable FdV R , a return to step H is performed.
  • the method also advantageously allows the implementation of an error counter.
  • updating an error counter is subject to the same restriction as updating an end-of-life variable.
  • the method can therefore advantageously allow, in the case of detection of errors that do not justify a direct transition at the end of its life, the implementation of a counter before performing the normal erasure.
  • the value of this counter is then regularly checked and the exceeding of a threshold value then triggers a transition to the end of life.
  • FIG. 1f Such a procedure is shown in FIG. 1f, as follows:
  • step I 2 of update by implementation of an error counter in random access memory.
  • step F On exceeding the threshold value by the value of up-to-date error count, i.e., positive response to test I 3 , writing to the RAM of the value of the end-of-life state variable of the electronic device and the transition to the end of life are made by calling from step F then G, as shown in Figure lf.
  • FIG. 2 An electronic device comprising a microprocessor denoted li, a random access memory denoted 1 2 , a nonvolatile memory of EEPROM type for example, denoted 1 3 , and a read-only memory 1 4 is now described with reference to FIG. 2.
  • the device comprises an input port output rated I / O.
  • the electronic device in operation comprises an end-of-life status variable of this electronic device, denoted FdV E , managed by a control module CM which can for example be a software module implanted in ROM 1 4 .
  • the control module CM includes an SCM computer program module allowing the execution of the steps of the end-of-life passage masking method of an electronic device, as previously described in connection with FIGS.
  • the computer program module SCM can be implemented in non-volatile memory type EEPROM, which is a storage medium.
  • This computer program module includes a suite instructions executable by the microprocessor of the electronic device and, in the execution of the aforementioned instructions, performs the steps of implementation of the method, as described above in connection with all or part of Figures la to lf.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computing Systems (AREA)
  • Storage Device Security (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

Procédé de masquage de passage en fin de vie d'un dispositif électronique à microprocesseur comportant une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie (FdVE). On charge (A) en mémoire vive la valeur de la variable (FdVE). Avant l'exécution de toute commande courante (COM), on vérifie (B) la valeur de la variable (FdVR) en mémoire vive. On exécute (C) le passage en fin de vie en cas de valeur vide. Sinon, on poursuit (D) l'initialisation ou l'exécution de la commande (COM). Sur détection (E) d'une attaque intrusive : on procède à une écriture (F) dans la seule mémoire vive la variable d'état de fin de vie (FdVR) puis on procède (G) à un effacement seul de la variable d'état de fin de vie (FdVE) dans ladite mémoire non volatile de manière différée. Application à tout dispositif électronique, carte à microprocesseur ou autre.

Description

Procédé de masquage de passage en fin de vie d'un dispositif électronique et dispositif comportant un module de contrôle correspondant L'invention concerne un procédé de masquage de passage en fin de vie d'un dispositif électronique, comprenant un port d'entrée-sortie, un microprocesseur, une mémoire vive, une mémoire morte et une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie du dispositif électronique gérée par un module de contrôle .
De tels dispositifs électroniques correspondent, de manière non exclusive, aux cartes électroniques, ou à tout dispositif électronique comportant au moins ou entrant en relation avec, une carte électronique, telle que, notamment, une carte à microprocesseur, pour laquelle une bonne résistance sécuritaire est requise, vis-à-vis de toute intrusion externe.
Pour assurer une bonne résistance sécuritaire des cartes précitées, un mécanisme de passage en fin de vie est activé, sur détection d'un certain nombre d'erreurs critiques .
Le processus de passage en fin de vie de ce type de dispositif, notamment en ce qui concerne les cartes à microprocesseur, apparaît cependant problématique, car un tel processus s'appuie conventionnellement sur un processus d'écriture en mémoire reprogrammable non volatile, généralement mémoire EEPROM, ce processus d'écriture ayant pour objet la modification des données et le blocage des applications.
Un tel processus apparaît toutefois vulnérable, car il est détectable en dehors de la carte, en raison notamment du fort appel de courant engendré par le processus d'écriture en mémoire reprogrammable.
Un tiers indélicat dispose donc de tout loisir d'empêcher l'exécution d'un tel processus, en coupant l'alimentation électrique du dispositif ou de la carte.
Pour améliorer cette situation, il a été proposé dans FR 07 08242 et PCT/FR2008/052106 , de rendre le processus de passage en fin de vie d'un tel dispositif électronique totalement certain dans un délai aléatoire après l'événement, erreur critique, à l'origine du déclenchement de passage en fin de vie, en masquant, notamment à tout tiers, l'opération d'écriture en mémoire non volatile correspondant au passage en fin de vie, ce qui interdit en pratique toute attaque par canal caché.
Selon ce technique, le masquage de toute écriture d'une variable d'état de passage en fin de vie en mémoire non volatile d'un dispositif électronique est obtenu par dilution de cette opération d'écriture dans le déroulement normal du programme d'application exécuté par le dispositif électronique. En pratique, l'opération d'écriture d'une variable en mémoire non volatile est toujours constituée de deux phases successives : une phase d'effacement, qui conduit la variable à prendre une valeur vide (par "valeur vide", on entend une valeur par défaut prédéfinie et sur laquelle un utilisateur de la mémoire non volatile n'a pas d'influence, telle que "00", "FF" ou autre), puis une phase d'écriture proprement dite, au cours de laquelle une valeur non vide (c'est-à-dire une valeur distincte de la valeur vide) est affectée à la variable dans l'espace qui lui est dédié au sein de la mémoire non volatile. L'écriture d'une variable d'état de passage en fin de vie en mémoire non volatile d'un dispositif électronique, telle que prévue dans l'art antérieur mentionné ci- dessus, n'échappe pas à cette règle.
Or chacune des phases d'effacement et d'écriture constituant l'opération d'écriture d'une variable en mémoire non volatile nécessite un certain temps de traitement et engendre une certaine consommation électrique, à peu près similaires dans les deux cas. Au vu de cette technique antérieure, un objet de la présente invention est d'en améliorer les performances, tout en en maintenant le niveau de sécurité apporté par le masquage du passage en fin de vie. A cet effet, l'invention propose un procédé de masquage de passage en fin de vie d'un dispositif électronique comprenant un microprocesseur, une mémoire vive, une mémoire morte, une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie du dispositif électronique gérée par un module de contrôle et un port d'entrée/sortie. Ce procédé comprend les étapes suivantes : charger en mémoire vive, à partir de ladite mémoire non volatile, la valeur de ladite variable d'état de fin de vie ; et, préalablement à l'exécution de toute commande courante par ledit microprocesseur: - vérifier la valeur de ladite variable d'état de fin de vie mémorisée en mémoire vive ; et, en cas de valeur vide (c'est-à-dire une valeur par défaut prédéfinie pour la mémoire non volatile) : exécuter les opérations de passage en fin de vie du dispositif électronique ; sinon, ladite variable d'état de fin de vie mémorisée en mémoire vive ayant une valeur non vide (c'est-à-dire une valeur distincte de la valeur vide) :
- poursuivre l'initialisation et/ou l'exécution de la commande courante par le microprocesseur du dispositif électronique ; et, sur détection d'une attaque intrusive :
- procéder à une écriture, dans la seule mémoire vive, de ladite variable d'état de fin de vie du dispositif électronique et poursuivre l'initialisation et/ou l'exécution de la commande courante ; et
- procéder à un effacement seul de la variable d'état de fin de vie dans ladite mémoire non volatile de manière différée pour l'effectuer en lieu et place d'une prochaine opération de mise à jour (effacement et/ou écriture) en mémoire non volatile.
Le fait de différer la mise à jour de la variable d'état de fin de vie dans ladite mémoire non volatile permet un masquage efficace du passage en fin de vie du dispositif électronique, puisqu'un tiers indélicat n'est pas capable de distinguer l'appel de courant engendré par cette mise à jour de la variable d'état de fin de vie de celui engendré par l'exécution normale d'une commande exécutée par le microprocesseur du dispositif électronique. Un niveau de sécurité du même ordre que dans FR 07 08242 et PCT/FR2008/052106 est ainsi obtenu.
De plus, le fait de procéder à un "effacement seul", c'est-à-dire à une phase d'effacement non suivie d'une phase d'écriture, de la variable d'état de fin de vie dans ladite mémoire non volatile permet de limiter le temps de traitement et la consommation électrique nécessaires, e.g. d'un facteur 2 environ. Les performances lors de l'exécution d'un programme d'application par le dispositif électronique en sont ainsi largement améliorées.
Selon des modes de réalisation avantageux qui peuvent être combinés de toutes les manières envisageables, le procédé peut en outre présenter tout ou partie des caractéristiques ci-après.
Pour un ensemble de commandes exécutées par le microprocesseur du dispositif électronique incluant des commandes comprenant une opération systématique en mémoire non volatile et des commandes ne comprenant pas d' opération en mémoire non volatile, le procédé peut comprendre en outre, indépendamment de la détection ou de la non détection d'une attaque intrusive, à exécuter un effacement seul en mémoire non volatile d'une variable factice. Ceci permet de masquer davantage encore l'effacement de la variable d'état de fin de vie du dispositif électronique en mémoire non volatile, en introduisant des effacements "leurres" avec une signature électrique similaire. Un tiers indélicat peut ainsi encore plus difficilement identifier l'effacement de la variable d'état de fin de vie, à partir du seul appel de courant qu'il génère.
L'effacement seul en mémoire non volatile de la variable factice peut être exécuté dans une même page mémoire que celui de la variable d'état de fin de vie.
L'effacement seul en mémoire non volatile de la variable factice peut être exécuté préalablement à toute exécution d'opération de transmission de données sur la ligne du port d'entrée/sortie du dispositif électronique.
Consécutivement à tout effacement seul en mémoire non volatile de la variable d'état de fin de vie, une étape consistant à vérifier à la valeur vide la valeur de la variable d'état de fin de vie, et, sur vérification à cette valeur vide, une étape d'exécution des opérations de passage en fin de vie du dispositif électronique.
Sur vérification de la valeur de cette variable d'état de fin de vie à la valeur vide, audit effacement seul en mémoire non volatile de la variable factice peut être substitué un effacement seul en mémoire non volatile de la valeur de la variable d'état de fin de vie. Sur détection d'une erreur d'exécution temporaire d'une instruction distincte d'une attaque intrusive ne justifiant pas d'un passage en fin de vie du dispositif électronique, ledit procédé peut inclure en outre :
la mise à jour par incrémentation d'un compteur d'erreur en mémoire vive ;
la comparaison de la valeur de comptage d'erreur à une valeur de seuil ; et, sur dépassement de ladite valeur de seuil par ladite valeur de comptage d'erreur :
l'écriture dans la mémoire vive de la valeur de ladite variable d'état de fin de vie du dispositif électronique et le passage en fin de vie du dispositif électronique.
L'invention propose aussi un dispositif électronique comprenant un microprocesseur, une mémoire vive, une mémoire morte, une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie du dispositif électronique gérée par un module de contrôle et un port d'entrée/sortie (I/O). Le module de contrôle inclut un module de programme d'ordinateur d'exécution des étapes du procédé objet de l'invention précédemment citées.
L'invention propose encore un produit de programme d'ordinateur mémorisé sur un support de mémorisation et incluant une suite d'instructions exécutables par un ordinateur ou par le microprocesseur d'un dispositif électronique. Lors de l'exécution desdites instructions, ledit programme exécute les étapes du procédé susmentionné .
Le procédé de masquage de passage en fin de vie d'un dispositif électronique et le dispositif électronique incluant un module de contrôle correspondant, objets de l'invention, trouvent application à tout type de dispositif électronique, mais, de manière préférentielle non limitative, à des dispositifs électroniques tels que les cartes à microprocesseur traitant et/ou stockant des données personnelles, privées ou secrètes.
Ils seront mieux compris à la lecture de la description et à l'observation des figures ci-après, dans lesquelles : la figure la représente, à titre purement illustratif, un organigramme d'étapes de mise en œuvre du procédé selon un mode de réalisation de l'invention ;
La figure lb représente, à titre purement illustratif un chronogramme d' étapes exécutées au cours de la mise en œuvre du procédé illustré en figure la ;
Les figures le à lf représentent, à titre purement illustratif, des détails avantageux de mise en œuvre des étapes de procédé illustré en figure la ;
La figure 2 représente, à titre purement illustratif, sous forme de schéma fonctionnel, l'architecture d'un dispositif électronique muni d'un module de contrôle de passage en fin de vie conforme à un mode de réalisation de la présente invention.
Une description plus détaillée du procédé de masquage de passage en fin de vie d'un dispositif électronique, selon un mode de réalisation de la présente invention, sera maintenant donnée en liaison avec les figures la à lf . D'une manière générale, on indique que le procédé de masquage de passage en fin de vie d'une carte électronique, objet de la présente invention, s'applique à tout dispositif électronique comprenant un microprocesseur, une mémoire vive, une mémoire morte et une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie du dispositif électronique, gérée par un module de contrôle. De manière plus particulière, le dispositif électronique peut comporter également un port d'entrée/sortie permettant l'échange de données soit avec un appareil hôte ou même en réseau, par exemple. La notion de mémoire non volatile reprogrammable couvre les mémoires reprogrammables électriquement, mémoires EEPROM, les mémoires flash, par exemple.
L'appareil électronique précité, lors de son fonctionnement, exécute une phase de démarrage, notée ATR
(Answer o Reset en anglais) , puis des commandes courantes successives, notées COM.
On comprend, en particulier, que le dispositif électronique correspondant peut avantageusement être constitué par toute carte à microprocesseur, par exemple.
En référence à la figure la, le procédé de masquage de passage en fin de vie d'un dispositif électronique comprend une étape A consistant à charger en mémoire vive du dispositif électronique, à partir de la mémoire non volatile de ce dernier, la valeur notée FdVE de la variable de fin de vie mémorisée en mémoire non volatile. L'opération correspondante à l'étape A est notée :
FdVE ► FdVR.
Dans la relation précédente, FdVR désigne la valeur de la variable d'état de fin de vie du dispositif électronique chargée en mémoire vive.
On notera que, dans le cas particulier où la variable de fin de vie FdVE mémorisée en mémoire non volatile aurait une valeur vide, c'est-à-dire une valeur par défaut prédéfinie, par exemple suite à un effacement seul d'une valeur précédemment stockée pour cette variable, la variable d'état de fin de vie FdVR du dispositif électronique chargée en mémoire vive aura avantageusement la même valeur vide. En variante, une valeur donnée non vide, c'est-à-dire distincte de la valeur vide, pourrait être affectée à la variable FdVR lorsque la variable FdVE a une valeur vide. Cette valeur donnée peut par exemple être la valeur "vraie" (ou "OK") ou toute autre valeur déterminée. Dans ce dernier cas, le chargement en mémoire vive de la valeur de la variable d'état de fin de vie mémorisée en mémoire non volatile s'accompagne ainsi d'un changement de valeur (ou d'une affectation de valeur pour passer d'une valeur vide à une valeur donnée non vide) .
Suite à l'étape A de la figure la, et préalablement à l'exécution de toute commande courante COM par le microprocesseur, le procédé consiste ensuite, en une étape B, à vérifier la valeur de la variable d'état de fin de vie mémorisée en mémoire vive. Cette vérification peut par exemple consister à vérifier l'existence d'une valeur pour FdVR, c'est-à-dire à vérifier si FdVR a ou non la valeur vide. Dans le cas mentionné précédemment où FdVR prendrait une valeur donnée non vide lorsque FdVE a une valeur vide, par exemple la valeur "vraie" (ou "OK"), ladite vérification pourrait consister à comparer la valeur de FdVR à cette valeur donnée non vide, ou au contraire à une valeur distincte de cette valeur donnée non vide. À l'étape B de l'exemple non limitatif illustré sur la figure la, la vérification est représentée par une étape de test :
FdVR = 0 ?
Dans cette relation, 0 représente la valeur vide, telle que définie plus haut, de la variable d'état de fin de vie du dispositif électronique mémorisée en mémoire vive.
Sur réponse positive au test de l'étape B, le procédé consiste à exécuter C les opérations de passage en fin de vie du dispositif électronique. Au contraire sur réponse négative au test exécuté à l'étape B, la variable d'état de fin de vie mémorisée en mémoire vive FdVR ayant une valeur non vide, le procédé consiste à poursuivre l'initialisation et/ou l'exécution de la commande courante CO par le microprocesseur du dispositif électronique. On indique que l'exécution de la commande courante correspond à toute commande d'une application exécutée par le dispositif électronique.
Au cours de cette exécution et sur détection, à une étape E, d'une attaque intrusive, le procédé consiste, en une étape F, à procéder à une écriture dans la seule mémoire vive de la variable d'état de fin de vie du dispositif électronique, la variable FdVR, et à poursuivre l'initialisation et/ou l'exécution de la commande courante COM. L'écriture de la variable FdVR conduit cette dernière à prendre la valeur vide définie plus haut (c'est-à-dire la valeur par défaut prédéfinie pour la mémoire non volatile) , ou bien une valeur donnée non vide telle que la valeur "vraie" (ou "OK").
A l'étape F de l'exemple non limitatif illustré sur la figure la, l'opération d'écriture est notée par la relation :
FdVR = 0.
Dans la relation précédente, on indique que la valeur 0 désigne la valeur vide définie plus haut.
Enfin l'étape F précitée d'écriture en mémoire vive est suivie d'une étape G consistant à procéder à un effacement seul de la variable d'état de fin de vie FdVE dans la mémoire non volatile de manière différée pour l'effectuer en lieu et place d'une prochaine opération de mise à jour (effacement et/ou écriture) en mémoire non volatile. Ceci permet de masquer la modification opérée sur la variable d'état de fin de vie. On empêche ainsi un tiers indélicat de distinguer cette opération, clairement et à temps, d'une opération de mise à jour normale réalisée en mémoire non volatile, par exemple dans le cadre d'une commande classique. Par "effacement seul", on entend une phase d'effacement de la valeur stockée pour la variable FdVE considérée, qui conduit ladite variable à prendre la valeur vide telle que définie plus haut, cette phase d'effacement n'étant pas suivie par une phase d'écriture au cours de laquelle une valeur non vide, c'est-à-dire distincte de la valeur vide, serait affectée à ladite variable dans l'espace qui lui est dédié au sein de la mémoire non volatile. Autrement dit, à l'issue d'un effacement seul de la variable FdVE, cette dernière est stockée en mémoire non volatile avec la valeur vide. Une telle valeur vide se distingue donc d'une valeur non vide, même particulière, en ce qu'elle ne nécessite aucune phase d' écriture .
Du fait de la mise en œuvre d'un effacement seul de la variable d'état de fin de vie FdVE, le temps de traitement et la consommation électrique engendrée par cet effacement sont réduits par rapport à une situation où la variable d'état de fin de vie FdVE ferait l'objet d'une écriture en mémoire non volatile. En effet, on économise le temps de traitement et la consommation électrique qui seraient associés à une phase d'écriture. A titre illustratif, cette économie peut être estimée à une réduction du temps de traitement et de la consommation électrique d'un facteur 2 environ par rapport à la situation décrite dans FR 07 08242 et PCT/FR2008/052106.
L'étape G précitée est par exemple suivie d'un retour à 1 ' exécution de la commande courante suivante par l'intermédiaire de l'étape H. À l'étape précitée, COM+1 désigne la commande suivante.
Ainsi que représenté sur la figure la, le retour est effectué à 1 ' étape B pour la simple exécution de la commande suivante.
Toutefois, selon une autre possibilité de mise en œuvre du procédé, le retour peut être effectué, ainsi que représenté en pointillé sur la figure la, en amont du chargement exécuté à l'étape A, pour renouvellement du processus de chargement en mémoire vive de la valeur de la variable d'état de fin de vie FdVE de manière systématique. Un tel processus n'est toutefois pas indispensable mais peut être mis en œuvre en variante.
Sur la figure lb, on a représenté un chronogramme des opérations d'exécution des étapes de la figure la.
En particulier, l'étape A peut être exécutée au démarrage ATR ou préalablement à l'exécution de chaque commande COM, ainsi que mentionné précédemment. Le test de l'étape B est exécuté préalablement à la poursuite du démarrage ou de l'exécution de la commande courante représentée en hachures à gauche sur la figure la. On rappelle que la réponse positive au test de l'étape B amène automatiquement le passage en fin de vie du dispositif électronique à l'étape C.
La poursuite du démarrage ou de l'initialisation ou encore de 1 ' exécution de la commande courante à 1 ' étape D correspond en fait à la mise en œuvre de processus algorithmiques manipulant des secrets pour le dispositif électronique, lorsque ce dernier est constitué par une carte à microprocesseur par exemple. Le test de l'étape E correspondant à un test de détection d'attaque intrusive peut être mis en œuvre de manière classique soit par l'exécution de mécanismes anti-DFA (Differential Fault Analysis en anglais, procédé d'attaque consistant à introduire une erreur dans un traitement pour en déduire des informations sur les données traitées) soit par des processus de vérification de l'intégrité des données par exemple.
L'étape d'écriture, dans la seule mémoire vive, de la variable d'état de fin de vie du dispositif électronique, étape F, est exécutée par le module de contrôle du passage en fin de vie du dispositif électronique et opère par écriture de cette variable d'état selon la relation précédemment mentionnée :
FdVR = 0.
L'étape G consistant en l'effacement seul de la variable d'état de fin de vie FdVE en mémoire non volatile, c'est- à-dire le plus souvent en mémoire EEPROM, est alors exécutée de manière différée, c'est-à-dire en lieu et place d'une prochaine mise à jour (effacement et/ou écriture) à effectuer dans la commande courante ou dans une commande ultérieure.
Sur la figure lb, cette opération est représentée par un pic en hachures à droite illustrant l'augmentation de l'intensité de courant consommé par la mémoire précitée en raison de l'opération d'effacement seul dans la mémoire précitée. L'étape E est alors suivie d'une étape de retour soit à l'étape B, soit à l'étape A, ainsi que décrit précédemment en liaison avec la figure la. Ainsi qu'on l'a en outre représenté en figure le, on considère tout ensemble de commandes exécutées par le microprocesseur du dispositif électronique incluant des commandes (COMw) comprenant une opération systématique en mémoire non volatile et des commandes (COMw ) ne comprenant pas d' opération en mémoire non volatile. Dans cette hypothèse, le procédé comprend en outre, indépendamment de la détection ou de la non détection d'une attaque intrusive, l'exécution d'un effacement seul D2 en mémoire non volatile d'une variable factice, laquelle est notée VF. Cette variable factice peut consister en n'importe quelle variable stockée en mémoire non volatile et distincte de la variable d'état de fin de vie FdVE du dispositif électronique. Ceci permet de masquer encore davantage tout effacement éventuel de la variable d'état de fin de vie du dispositif électronique en mémoire non volatile. En effet, un tiers indélicat n'est pas facilement capable de distinguer l'effacement de la variable d'état de fin de vie et l'effacement d'une variable fictive, ces deux types d'effacement ayant des signatures électriques proches, voire identiques.
De préférence, l'effacement seul de la variable factice VF est exécuté dans la même page mémoire que celui de la variable d'état de fin de vie.
À l'étape D2 représentée en figure le, l'opération d'effacement dans la même page mémoire est représentée 7
par la relation :
WAP (VF) = WAP(FdVE).
Dans la relation précédente, WAP désigne l'adresse de la page mémoire d'effacement.
L'étape D2 est suivie de l'appel de l'étape E de la figure la. En outre, ainsi que représenté sur la même figure le, l'effacement seul en mémoire non volatile de la variable factice est exécuté préalablement à toute opération de transmission de données sur la ligne du port d'entrée/sortie du dispositif électronique. Sur la figure le, l'opération correspondante est représentée de manière symbolique par la détection de toute opération d'entrée/sortie par la relation :
COM = I/O ? La détection d'une telle opération provoque alors l'effacement systématique et immédiat de la variable factice, ainsi que décrit précédemment dans la description. Enfin, ainsi que représenté en figure ld, le procédé inclut avantageusement, consécutivement à tout effacement seul en mémoire non volatile de la variable d'état de fin de vie FdVE tel que représenté à l'étape Gl, une étape notée G2 consistant à vérifier à la valeur vide telle que définie plus haut, la valeur de la variable d'état de fin de vie FdVR mémorisée en mémoire vive. L'opération correspondante à l'étape précitée est notée selon la relation :
FdVR = 0.
Sur vérification à la valeur vide de la variable d'état de fin de vie FdVR, une étape d'exécution des opérations de passage en fin de vie du dispositif électronique est effectuée par appel de l'étape C représentée en figure la. Au contraire, en l'absence de vérification à la valeur vide de la variable d'état de fin de vie FdVR, un retour à l'étape H est effectué.
En outre, ainsi qu'on l'a également représenté en figure le, sur vérification à l'étape D2i de la valeur de la variable d'état de fin de vie FdVR à la valeur vide, soit sur réponse positive au test D2i précité, à l'opération d'effacement seul en mémoire non volatile de la variable factice VF, représentée à l'étape D22 de la figure le, est substituée l'effacement seul en mémoire EEPROM de la valeur de la variable d'état de fin de vie FdVE par appel de l'étape G de la figure la.
Le procédé permet en outre avantageusement la mise en œuvre d ' un compteur d ' erreur .
D'une manière générale, la mise à jour d'un compteur d'erreur est soumise à la même restriction que la mise à jour d'une variable de fin de vie.
En raison du fait qu'il s'agit d'une écriture en mémoire non volatile, de type EEPROM, une telle écriture est 9
normalement détectable en raison de la surintensité consommée par cette dernière au cours de 1 ' opération d ' écriture . Le procédé peut donc permettre de manière avantageuse, dans le cas de détection d'erreurs ne justifiant pas un passage direct en fin de vie, 1 ' implémentation d'un compteur avant d'effectuer l'effacement normal. La valeur de ce compteur est ensuite régulièrement vérifiée et le dépassement d'une valeur de seuil permet de déclencher alors un passage en fin de vie.
Un tel mode opératoire est représenté en figure lf, de la manière suivante :
-- sur détection Ii d'une erreur d'exécution temporaire d'une instruction, distincte d'une attaque intrusive et ne justifiant pas d'un passage en fin de vie du dispositif électronique, la détection de l'erreur temporaire étant désignée 3 TE ?, où TE désigne l'erreur d'exécution temporaire précitée, la réponse positive au test Ii appelle une étape I2 de mise à jour par implémentation d'un compteur d'erreur en mémoire vive. La valeur mise à jour à l'étape I2 représentée par la relation :
TE = TE + 1 est alors suivie d'une étape de comparaison I3 de la valeur de comptage des valeurs mises à jour à une valeur de seuil, notée STE.
À l'étape de test I3 l'opération de comparaison est notée :
TE > STE ?
Sur dépassement de la valeur de seuil par la valeur de comptage d'erreur actualisée, c'est-à-dire sur réponse positive au test I3, l'écriture dans la mémoire vive de la valeur de la variable d'état de fin de vie du dispositif électronique et le passage en fin de vie sont effectués par appel de l'étape F puis G, ainsi que représenté en figure lf.
Un dispositif électronique comportant un microprocesseur noté li, une mémoire vive notée 12, une mémoire non volatile de type EEPROM par exemple, notée 13, et une mémoire morte notée 14 est maintenant décrit en liaison avec la figure 2 . En outre, ainsi que représenté sur la figure précitée, le dispositif comprend un port d'entrée sortie noté I/O.
Ainsi qu'on l'a représenté sur la figure 2 , le dispositif électronique en fonctionnement comporte une variable d'état de fin de vie de ce dispositif électronique, notée FdVE, gérée par un module de contrôle CM lequel peut par exemple être un module logiciel implanté en mémoire morte 14.
Le module de contrôle CM inclut un module de programmes d'ordinateur SCM permettant l'exécution des étapes du procédé de masquage de passage en fin de vie d'un dispositif électronique, ainsi que précédemment décrits en liaison avec les figures la à lf.
Bien entendu, le module de programme d'ordinateur SCM peut être implanté en mémoire non volatile de type EEPROM, laquelle constitue un support de mémorisation. Ce module de programme d'ordinateur inclut une suite d'instructions exécutables par le microprocesseur du dispositif électronique et, lors de l'exécution des instructions précitées, exécute les étapes de mise en œuvre du procédé, tel que décrit précédemment en liaison avec tout ou partie des figures la à lf .
Le procédé de masquage de passage en fin de vie d'un dispositif électronique, objet de l'invention, a été mis en œuvre sur des cartes électroniques. Des tests très poussés exécutés sur ces cartes électroniques par des entités de confiance indépendantes n'ont pas permis d'empêcher le passage en fin de vie de ces cartes électroniques, contrairement aux cartes électroniques munies de processus de passage en fin de vie classique, pour lesquelles il est possible de répéter des attaques intrusives jusqu'à la mise en évidence d'une faille exploitable. En conséquence, il apparaît que le procédé objet de l'invention ne permet plus de différencier à temps le cas où une attaque a été détectée et va donc entraîner un passage en fin de vie du dispositif électronique du cas où l'attaque n'a pas été détectée ou n'a produit aucun effet.

Claims

REVENDICATIONS
1. Procédé de masquage de passage en fin de vie d'un dispositif électronique comprenant un microprocesseur, une mémoire vive, une mémoire morte, une mémoire non volatile reprogrammable contenant une variable d'état de fin de vie du dispositif électronique gérée par un module de contrôle et un port d'entrée/sortie, ledit procédé comprenant les étapes suivantes :
charger (A) en mémoire vive, à partir de ladite mémoire non volatile, la valeur (FdVE) de ladite variable d'état de fin de vie ; et, préalablement à l'exécution de toute commande courante par ledit microprocesseur :
vérifier (B) la valeur de ladite variable d'état de fin de vie mémorisée en mémoire vive (FdVR) ; et, en cas de valeur vide: exécuter (C) les opérations de passage en fin de vie du dispositif électronique ; sinon, ladite variable d'état de fin de vie mémorisée en mémoire vive (FdVR) ayant une valeur non vide :
- poursuivre (D) l'initialisation et/ou l'exécution de la commande courante (COM) par le microprocesseur du dispositif électronique ; et, sur détection (E) d'une attaque intrusive :
- procéder à une écriture (F) , dans la seule mémoire vive, de ladite variable d'état de fin de vie du dispositif électronique (FdVR) et poursuivre l'initialisation et/ou l'exécution de la commande courante ; et
procéder (G) à un effacement seul de la variable d'état de fin de vie (FdVE) dans ladite mémoire non volatile de manière différée pour l'effectuer en lieu et place d'une prochaine opération de mise à jour en mémoire non volatile.
2 . Procédé selon la revendication 1 , dans lequel pour un ensemble de commandes exécutées par le microprocesseur du dispositif électronique (COM e
{COMw/COM^ }) incluant des commandes (COMw) comprenant une opération systématique en mémoire non volatile et des commandes (COMw ) ne comprenant pas d' opération en mémoire non volatile, ledit procédé comprend en outre, indépendamment de la détection ou de la non détection d'une attaque intrusive, l'exécution d'un effacement seul en mémoire non volatile d'une variable factice, distincte de la variable d'état de fin de vie du dispositif électronique.
3 . Procédé selon la revendication 2 , dans lequel l'effacement seul de la variable factice est exécuté dans une même page mémoire que celui de ladite variable d'état de fin de vie.
4 . Procédé selon l'une des revendications 2 ou 3 , dans lequel l'effacement seul en mémoire non volatile de la variable factice est exécuté préalablement à toute exécution d'opération de transmission de données sur la ligne du port d'entrée/sortie du dispositif électronique à microprocesseur.
5. Procédé selon la revendication 4, dans lequel, sur vérification de la valeur de ladite variable d'état de fin de vie (FdVR) à la valeur vide, audit effacement seul en mémoire non volatile de la variable factice est substitué un effacement seul en mémoire non volatile de la valeur de la variable d'état de fin de vie (FdVE) :
6. Procédé selon l'une des revendications 2 à 5, incluant en outre, consécutivement à tout effacement seul en mémoire non volatile de la variable d'état de fin de vie (FdVE) , une étape consistant à vérifier à la valeur vide, la valeur de ladite variable d'état de fin de vie, mémorisée en mémoire vive (FdVr) , et, sur vérification à la valeur vide, une étape d'exécution des opérations de passage en fin de vie du dispositif électronique .
7. Procédé selon l'une des revendications précédentes, dans lequel, sur détection d'une erreur d'exécution temporaire d'une instruction distincte d'une attaque intrusive ne justifiant pas d'un passage en fin de vie du dispositif électronique, ledit procédé inclut en outre : ,
la mise à jour par incrémentation d'un compteur d'erreur en mémoire vive ;
la comparaison de la valeur de comptage d'erreur à une valeur de seuil ; et, sur dépassement de ladite valeur de seuil par ladite valeur de comptage d'erreur :
l'écriture dans la mémoire vive de la valeur de ladite variable d'état de fin de vie du dispositif électronique et le passage en fin de vie du dispositif électronique .
8. Dispositif électronique comprenant un microprocesseur, une mémoire vive, une mémoire morte, une mémoire non volatile reprogrammable, contenant une variable d'état de fin de vie du dispositif électronique (FdVE) gérée par un module de contrôle et un port d'entrée sortie, dans lequel ledit module de contrôle inclut un module de programme d'ordinateur (SCM) d'exécution des étapes du procédé selon l'une des revendications 1 à 7 ,-
9. Produit de programme d'ordinateur mémorisé sur un support de mémorisation et incluant une suite d'instructions exécutables par un ordinateur ou par le microprocesseur d'un dispositif électronique, dans lequel, lors de l'exécution desdites instructions, ledit programme exécute les étapes du procédé selon l'une des revendications 1 à 7.
PCT/FR2012/050069 2011-03-21 2012-01-10 Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant WO2012127138A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
RU2013146794/08A RU2586871C2 (ru) 2011-03-21 2012-01-10 Способ для маскирования перехода конца срока службы электронного устройства и устройство, содержащее соответствующий модуль управления
ES12705317.1T ES2513665T3 (es) 2011-03-21 2012-01-10 Procedimiento de enmascaramiento del paso al fin de la vida útil de un dispositivo electrónico y dispositivo que comprende un módulo de control correspondiente
CN201280014477.4A CN103608822B (zh) 2011-03-21 2012-01-10 掩饰电子装置寿命终期转换的方法及包含相应控制模块的装置
BR112013023448-2A BR112013023448B1 (pt) 2011-03-21 2012-01-10 Método de mascaramento de transição em fim de vida útil de um dispositivo eletrônico, dispositivo eletrônico e suporte de gravação
US14/005,805 US9372791B2 (en) 2011-03-21 2012-01-10 Method for masking the end-of-life transition of an electronic device and device comprising a corresponding control module
EP12705317.1A EP2689369B1 (fr) 2011-03-21 2012-01-10 Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1152313A FR2973150B1 (fr) 2011-03-21 2011-03-21 Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
FR1152313 2011-03-21

Publications (1)

Publication Number Publication Date
WO2012127138A1 true WO2012127138A1 (fr) 2012-09-27

Family

ID=45755363

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2012/050069 WO2012127138A1 (fr) 2011-03-21 2012-01-10 Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant

Country Status (8)

Country Link
US (1) US9372791B2 (fr)
EP (1) EP2689369B1 (fr)
CN (1) CN103608822B (fr)
BR (1) BR112013023448B1 (fr)
ES (1) ES2513665T3 (fr)
FR (1) FR2973150B1 (fr)
RU (1) RU2586871C2 (fr)
WO (1) WO2012127138A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2776410A1 (fr) * 1998-03-20 1999-09-24 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
FR2784763A1 (fr) * 1998-10-16 2000-04-21 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
FR2924262A1 (fr) * 2007-11-26 2009-05-29 Sagem Securite Sa Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR708242A (fr) 1930-03-07 1931-07-21 Telefunken Gmbh Tube amplificateur utilisant une décharge à lueur
DE102004038210A1 (de) * 2004-08-05 2006-03-16 Robert Bosch Gmbh Verfahren zur Speicherung von Botschaften in einem Botschaftsspeicher und Botschaftsspeicher

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2776410A1 (fr) * 1998-03-20 1999-09-24 Gemplus Card Int Dispositifs pour masquer les operations effectuees dans une carte a microprocesseur
FR2784763A1 (fr) * 1998-10-16 2000-04-21 Gemplus Card Int Composant electronique et procede pour masquer l'execution d'instructions ou la manipulation de donnees
FR2924262A1 (fr) * 2007-11-26 2009-05-29 Sagem Securite Sa Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant

Also Published As

Publication number Publication date
US20140013042A1 (en) 2014-01-09
EP2689369A1 (fr) 2014-01-29
ES2513665T3 (es) 2014-10-27
RU2586871C2 (ru) 2016-06-10
BR112013023448B1 (pt) 2021-10-26
US9372791B2 (en) 2016-06-21
FR2973150A1 (fr) 2012-09-28
CN103608822A (zh) 2014-02-26
BR112013023448A2 (pt) 2016-12-06
EP2689369B1 (fr) 2014-07-09
RU2013146794A (ru) 2015-04-27
CN103608822B (zh) 2016-11-09
FR2973150B1 (fr) 2013-04-26

Similar Documents

Publication Publication Date Title
FR2867871A1 (fr) Procede et dispositif de securisation de l'acces a un peripherique
CA2575143C (fr) Procede et dispositif de traitement de donnees
WO2001088705A1 (fr) Procede de securisation d'un langage du type a donnees typees, notamment dans un systeme embarque et systeme embarque de mise en oeuvre du procede
FR3072195B1 (fr) Procede de gestion d'un retour de produit pour analyse et produit correspondant
EP1904946A1 (fr) Detection d'une faute par perturbation longue
EP2215580B1 (fr) Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
EP2689369B1 (fr) Procede de masquage de passage en fin de vie d'un dispositif electronique et dispositif comportant un module de controle correspondant
WO2017103497A1 (fr) Procédé d'écriture dans une mémoire non-volatile d'une entité électronique et entité électronique associée
EP3441902A1 (fr) Procédé de protection d'un dispositif électronique contre des attaques par injection de faute
WO2012080139A1 (fr) Procede dynamique de controle de l'integrite de l'execution d'un code executable
EP2860669B1 (fr) Procédé mis en oeuvre dans un microcircuit et dispositif associé
FR2888651A1 (fr) Procede pour la prise en compte automatique et le stockage persistant de parametres de personnalisation a priori volatils
EP2104893A2 (fr) Systemes electroniques securises, procedes de securisation et utilisations de tels systemes
EP2955661B1 (fr) Protection de données stockées dans une mémoire volatile
WO2013174796A1 (fr) Procede et carte a puce pour transmettre des informations
EP2449495A1 (fr) Procédé de validation distante d'un code exécutable
FR2821181A1 (fr) Procede de creation de valeurs aleatoires par un module associe a un microprocesseur
FR3045862A1 (fr) Procede d'ecriture dans une memoire non-volatile, procede de lecture dans une memoire non-volatile et procede mis en œuvre dans une entite electronique

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12705317

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 14005805

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2013146794

Country of ref document: RU

Kind code of ref document: A

REG Reference to national code

Ref country code: BR

Ref legal event code: B01A

Ref document number: 112013023448

Country of ref document: BR

ENP Entry into the national phase

Ref document number: 112013023448

Country of ref document: BR

Kind code of ref document: A2

Effective date: 20130912