WO2012103715A1

WO2012103715A1 - 一种获得合并增益的方法和基站

Info

Publication number: WO2012103715A1
Application number: PCT/CN2011/076469
Authority: WO
Inventors: 梁自军; 许亮; 邓中明
Original assignee: 华为技术有限公司
Priority date: 2011-06-28
Filing date: 2011-06-28
Publication date: 2012-08-09
Also published as: CN102405612A; CN102405612B

Description

一种获得合并增益的方法和基站技术领域

本发明实施例涉及通信领域，尤其涉及一种获得合并增益的方法和基站。背景技术

随着移动通信的不断演进，通用移动通信系统（UMTS, Universal Mobile Telecommunications System )已经或即将成为移动通信的主流标准。与此同时，智能手机的不断普及对数据通讯的需求也在迅猛增长。在频谱带宽有限的情况下，不断挖掘频谱利用效率是业界的共同追求。

在 UMTS中存在更软切换、软切换和硬切换等切换方式，由于基站间数据交互存在一定难度，而且单个芯片容量总是有限，因此并不是所有的同频小区都能实现更软切换。一般只选择在邻近的少数几个同频小区之间进行更软切换，其余的小区之间采用软切换或硬切换。

现有技术中，对于同一个基站（Node B )支持的所有同频小区进行小区组的划分，即，将载波频率相同的小区划分成一组，这样的一组小区可以称作同频小区组。在载波频率相同的一组小区内支持更软切换，同频小区组之间支持软切换。例如，小区 0和小区 1为一个同频小区组，小区 2和小区 3为另一个同频小区组。小区 0和小区 1之间或小区 2和小区 3之间支持更软切换，而小区 0和小区 2之间、小区 0和小区 3之间、小区 1和小区 2之间或者小区 1和小区 3之间支持软切换。对于支持更软切换的小区，所有天线接收的数据都一起输送至与该小区相连的所有基带处理芯片，而基带处理芯片之间不进行数据交换。

由于单个基带处理芯片的容量或处理能力有限，因此，即使在一个基站内部也可能出现多个同频小区组。换言之，在基站内部出现多个同频小区组的情况下，同频小区组的小区之间通常采用软切换，而软切换时数据的合并是一种选择性合并，性能相对较差。

发明内容本发明实施例提供一种获得合并增益的方法和基站，以提高数据解调性能。

本发明实施例提供一种获得合并增益的方法，包括：主基带处理芯片接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据，所述上行数据由用户设备同时向所述主基带处理芯片和所述辅基带处理芯片发送；所述主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

本发明实施例提供一种获得合并增益的方法，包括：主基带处理芯片对上行数据进行译码，所述上行数据由用户设备同时向辅基带处理芯片和所述主基带处理芯片发送；若所述主基带处理芯片译码错误且所有所述辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则所述主基带处理芯片接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据；所述主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

本发明实施例提供一种获得合并增益的方法，包括：辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；所述辅基带处理芯片将进行最大比合并后所得数据发往所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

本发明实施例提供一种获得合并增益的方法，包括：辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；若所述辅基带处理芯片译码错误，则对所述接收的上行数据进行最大比合并；所述辅基带处理芯片将进行最大比合并后所得数据发送至所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

本发明实施例提供一种获得合并增益的基站，所述基站包括主基带处理芯片，所述主基带处理芯片包括接收模块和最大比合并模块；

所述接收模块，用于接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据，所述上行数据由用户设备同时向所述主基带处理芯片和所述辅基带处理芯片发送；

所述最大比合并模块，用于对所述接收模块接收的数据进行最大比合并。本发明实施例提供一种获得增益的基站，所述基站包括主基带处理芯片，所述主基带处理芯片包括第一译码模块、接收模块和最大比合并模块；

所述第一译码模块，用于对上行数据进行译码，所述上行数据是用户设备同时向辅基带处理芯片和所述主基带处理芯片发送的数据；

所述接收模块，用于若所述第一译码模块译码错误且所有所述辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据；

所述最大比合并模块，用于对所述接收模块接收的数据进行最大比合并。本发明实施例提供一种获得合并增益的基站，所述基站包括辅基带处理芯片，所述辅基带处理芯片包括最大比合并模块和发送模块；

所述最大比合并模块，用于对所述辅基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；

所述发送模块，用于将所述最大比合并模块进行最大比合并后所得数据发往所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

本发明实施例提供一种获得合并增益的基站，所述基站包括辅基带处理芯片，所述辅基带处理芯片包括译码模块、最大比合并模块和发送模块；

所述译码模块，用于对所述辅基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；

所述最大比合并模块，用于若所述译码模块译码错误，则对所述辅基带处理芯片接收的上行数据进行最大比合并；

所述发送模块，用于将所述最大比合并模块进行最大比合并后所得数据发送至所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

从上述本发明实施例可知，由于主基带处理芯片对先是对用户设备发送至所述主基带处理芯片的上行数据进行最大比合并，然后，将此次最大比合并所得数据与至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并所得数据一起，再次进行最大比合并，因此，相对于软切换时的选择性合并，本发明实施例提供的方法可以获得较好的增益，提高数据解调性能。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对现有技术或实施例描述中所需要使用的附图作筒单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，还可以如这些附图获得其他的附图。

图 1是本发明实施例提供的获得合并增益的方法流程示意图；

图 2是本发明另一实施例提供的获得合并增益的方法流程图；

图 3是本发明另一实施例提供的获得合并增益的方法流程图；

图 4是本发明另一实施例提供的获得合并增益的方法流程图；

图 5是本发明另一实施例提供的获得合并增益的方法流程图；

图 6是本发明另一实施例提供的获得合并增益的方法流程图；

图 7是本发明实施例提供的获得合并增益的基站逻辑结构示意图；图 8是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 9是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 10是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 11是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 12是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 13是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 14是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 15是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 16是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 17是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 18是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 19是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 20是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 21是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图；图 22是本发明另一实施例提供的获得合并增益的基站逻辑结构示意图。具体实施方式

本发明实施例提供一种获得合并增益的方法和基站，以提高数据解调性能。

请参阅附图 1 , 是本发明实施例提供的一种获得合并增益的方法流程示意图，主要包括步骤：

S101 ,主基带处理芯片接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据，所述上行数据由用户设备同时向所述主基带处理芯片和所述辅基带处理芯片发送；

在本发明提供的实施例中，主基带处理芯片或辅基带处理芯片可以是定制化的，也可以是通用的，例如，可以是特定用途集成电路（ASIC, Application Specific Integrated Circuit )„在本发明提供的一个实施例中，主基带处理芯片是用户设备 ( User Equipment, UE )所有无线链路 ( Radio Link, RL )所在的所有基带芯片中的一个，可以是小区中主服务基站中的处理芯片，辅基带处理芯片是 UE所有无线链路所在的所有基带芯片中除主基带处理芯片之外的处理芯片，可以是小区中辅服务基站中的处理芯片。所谓主服务基站和辅服务基站，是为了最大限度地提高数据解调性能而在小区中设立的两类基站，一般地，小区中只有一个主服务基站，但辅服务基站可以不限于一个。主服务基站和辅服务基站会接收同一 UE发送的同一数据，而且均会对这些数据进行解调解码，所不同的是，主服务基站会通过与辅服务基站进行信息的交互（例如，辅服务基站通过 lub接口向主服务基站发送对数似然比软值信息），通过从辅服务基站得到的信息并结合自身对 UE发送的数据的处理而提高数据解调性能，但辅服务基站之间一般不会进行信息的交互。因此，从拓朴上来看，主服务基站与辅服务基站可以是一种星形连接，即，主服务基站与所有辅服务基站之间有连接关系，但辅服务基站之间不存在连接关系。在本发明提供的其他实施例中，主基带处理芯片和辅基带处理芯片也可以处于同一个基站（NodeB ) 中，此处的基站可以是一个物理基站实体，也可以是一个逻辑基站。所谓逻辑基站，是指包含一个物理基站或多个物理基站的逻辑体，这些逻辑体之间可以通过数据交换实现数据的更软合并。

S102, 主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

主基带处理芯片在收到用户设备发送至该主基带处理芯片的上行数据后，首先进行解调，然后对解调后的数据进行最大比合并。如前所述，由于用户设备同时向主基带处理芯片和所有辅基带处理芯片发送上行数据，因此，辅基带处理芯片也可以对其自身接收的上行数据进行最大比合并后发送至主基带处理芯片。主基带处理芯片接收至少一个辅基带处理芯片对接收到的上行数据进行最大比合并后的数据后，将对该主基带处理芯片自身接收的上行数据进行最大比合并后的数据和至少一个辅基带处理芯片对接收到的上行数据进行最大比合并后的数据再次进行最大比合并，之后，主基带处理芯片对所述再次进行最大比合并后所得数据进行译码以及判决等处理。在本发明实施例中，译码也可在进行最大比合并之前处理，本实施例是在对数据进行最大比合并之后进行。

在本发明提供的实施例中，主基带处理芯片或辅基带处理芯片能够对解调后的数据进行最大比合并主要是基于这样一个事实，即，一个传输符号由于多径传播，其能量被分散到不同的传输路径上，并且这些能量通过这些路径到达接收端的时间也不相同。所谓最大比合并是指先明确一个传输符号的不同路径 (例如，本发明实施例中一个传输符号经过所有辅服务基站），再统计这些不同路径上的能量的总和，计算每条路径在总能量中所占的比例，然后将这个比例乘以该条路径在传输这个传输符号时刻的信噪比（ Signal Noise Ratio, SNR ), 最后将这些乘积按照路径数累加起来的结果即为最大比合并的结果。

主基带处理芯片可以将经过译码后所得数据进行干扰抵消（ IC , Interference Cancellation ), 或者，将经过译码后所得数据发送至所有所述辅基带处理芯片，以提供给所有辅基带处理芯片由其决定是否进行 IC的处理。在本发明实施例中，干扰抵消是指对解调或译码后的信号（数据 )进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在主基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在辅基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消资源，则该用户在辅基带处理芯片中可以不进行干扰抵消。

主基带处理芯片和辅基带处理芯片之间进行数据交互前可以先进行消息通知，使得主基带处理芯片和辅基带处理芯片之间能够正常通信。具体地，当无线网络控制器（RNC, Radio Network Controller )对指定用户设备（即同时向主基带处理芯片和辅基带处理芯片发送上行数据的用户设备，下同）进行 RL建立、重配和删除等操作时， RNC通知主控模块进行相应的操作，即， RNC 对指定 UE进行 RL建立、重配和删除等操作时， RNC通知主控模块该 RNC对指定用户设备进行 RL建立、重配和删除等操作。主控模块收到这一通知后，向主基带处理芯片转发，主基带处理芯片接收由主控模块转发的 RNC对指定用户设备进行 RL建立、重配和删除等操作的通知。在本发明实施例中，主控模块可以是一个逻辑概念，例如，主控模块可以是一个物理实体，也可以是多个物理实体映射在不同的物理 NodeB、 RNC等。 RNC对主控模块的通知方式可以是显式的信令，也可以是隐式的通知，例如，对于显式的信令这种通知方式，所有信令发送至主控模块后由主控模块对信令进行解析，分发到主基带处理芯片和辅基带处理芯片，而隐式的通知方式，可以是直接将信令传递至主基带处理芯片或辅基带处理芯片，由主基带处理芯片或辅基带处理芯片解析信令，然后主基带处理芯片或辅基带处理芯片将解析之后的信令通知主控模块；主控模块也可以根据需要通知所有或部分主基带处理芯片 /辅基带处理芯片相应的主基带处理芯片 /辅基带处理芯片的地址信息，主基带处理芯片 /辅基带处理芯片接收由主控模块通知的主基带处理芯片或辅基带处理芯片的地址信息。例如，当主基带处理芯片发生变化时，通知所有的辅基带处理芯片，当辅基带处理芯片发生变化时通知主基带处理芯片，此处的通知不限于上述方式，也可以采用广播、组播等方式。

从上述本发明实施例可知，由于主基带处理芯片先是对用户设备发送至所述主基带处理芯片的上行数据进行最大比合并，然后，将此次最大比合并所得数据与至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并所得数据一起，再次进行最大比合并，因此，相对于软切换时的选择性合并，本发明实施例提供的方法可以获得较好的增益，提高数据解调性能；另一方面，主基带处理芯片接收辅基带处理芯片对上行数据进行最大比合并后的数据，这种通过片间交互的方式可以获得更软合并增益，减少用户的重传次数，提升小区边缘用户的速率，降低掉话率，提升用户体验。

请参阅附图 2 ,本发明另一实施例提供的获得合并增益的方法流程示意图，主要包括步骤：

5201 , 主基带处理芯片对上行数据进行译码。

译码 (或解码 )是编码的逆过程，目的是还原或获得编码前的上行数据。在本发明实施例中，所述上行数据是由用户设备同时向辅基带处理芯片和所述主基带处理芯片发送的数据，而主基带处理芯片、辅基带处理芯片分别与附图 1所述实施例中的主基带处理芯片、辅基带处理芯片类似，此处不做赞述，可参阅前述实施例。

5202,若主基带处理芯片译码错误且所有辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则所述主基带处理芯片接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据。

显然，对于译码错误的数据进行最大比合并没有意义，并且，如前所述，译码可在数据进行了最大比合并（无论是初次进行最大比合并还是再次进行最大比合并）之后进行。因此，在本实施例中，若主基带处理芯片译码错误且所有辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则所述主基带处理芯片接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据，以便在进行了最大比合并之后再进行译码等处理。

5203 , 主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。在本实施例中，若主基带处理芯片对其接收的上行数据译码正确，则主基带处理芯片可以对所述译码正确的数据进行最大比合并，或者，若所有辅基带处理芯片中至少有一个辅基带处理芯片对其接收的上行数据译码正确，则主基带处理芯片可以接收至少一个辅基带处理芯片对上行数据进行正确译码后的数据，即，接收来自于其中一个辅基带处理芯片对其接收的上行数据进行正确译码后的数据、来自于所有辅基带处理芯片对其接收的上行数据进行正确译码后的数据，或者根据预设的条件，选择接收部分辅基带处理芯片对该部分辅基带处理芯片接收的上行数据进行正确译码后的数据。具体地，这些数据可以是软符号经星座图解映射和译码后得到的软比特 /硬比特，其中，软符号是指在星座图解映射之前的一个符号，可能包含一个比特，也可能包含多个比特，具体包含的比特数和调制方式有关，例如， BPSK调制方式的符号包含 1个比特， QPSK调制方式的符号比特包含 2个，而 16QAM调制方式的符号包含 3个比特，等等。

若所述主基带处理芯片译码错误且所有所述辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则主基带处理芯片对接收的数据进行最大比合并包括：

主基带处理芯片对译码错误之前接收的上行数据（用户设备发送至所述主基带处理芯片的上行数据 )进行最大比合并。由于用户设备同时向主基带处理芯片和所有辅基带处理芯片发送上行数据，辅基带处理芯片可以对辅基带处理芯片在译码错误前接收的上行数据进行最大比合并后发送至主基带处理芯片。主基带处理芯片接收到这部分数据后，将对该主基带处理芯片在译码错误之前接收的上行数据进行最大比合并后的数据和至少一个辅基带处理芯片在译码错误前接收的上行数据进行最大比合并后的数据再次进行最大比合并，之后，主基带处理芯片对所述再次进行最大比合并后所得数据进行译码以及判决等处理。

主基带处理芯片可以将经过译码后所得数据进行干扰抵消，或者，将经过译码后所得数据发送至所有所述辅基带处理芯片，以提供给所有辅基带处理芯片由其决定是否进行干扰抵消的处理。在本发明实施例中，干扰抵消是指对解调或译码后的信号（数据 )进行重构，将重构后的信号（数据 )从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在主基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在辅基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰氐消所用资源，则该用户在辅基带处理芯片中可以不进行干扰抵消。

与前述实施例类似，主基带处理芯片和辅基带处理芯片之间进行数据交互前可以先进行消息通知，使得主基带处理芯片和辅基带处理芯片之间能够正常通信。具体地，当无线网络控制器（RNC, Radio Network Controller )对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块进行相应的操作，即， RNC对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块该 RNC对指定用户设备进行 RL建立、重配和删除等操作。主控模块收到这一通知后，向主基带处理芯片转发，主基带处理芯片接收由主控模块转发的 RNC对指定用户设备进行 RL建立、重配和删除等操作的通知。在本发明实施例中，主控模块可以是一个逻辑概念，例如，主控模块可以是一个物理实体，也可以是多个物理实体映射在不同的物理 NodeB、 RNC等。 RNC对主控模块的通知方式可以是显式的信令，也可以是隐式的通知，例如，对于显式的信令这种通知方式，所有信令发送至主控模块后由主控模块对信令进行解析，分发到主基带处理芯片和辅基带处理芯片，而隐式的通知方式，可以是直接将信令传递至主基带处理芯片或辅基带处理芯片，由主基带处理芯片或辅基带处理芯片解析信令，然后主基带处理芯片或辅基带处理芯片将解析之后的信令通知主控模块；主控模块也可以根据需要通知所有或部分主基带处理芯片 /辅基带处理芯片相应的主基带处理芯片 /辅基带处理芯片的地址信息，主基带处理芯片 /辅基带处理芯片接收由主控模块通知的主基带处理芯片或辅基带处理芯片的地址信息。例如，当主基带处理芯片发生变化时，通知所有的辅基带处理芯片，当辅基带处理芯片发生变化时通知主基带处理芯片，此处的通知不限于上述方式，也可以采用广播、组播等方式。

从上述本发明实施例可知，由于主基带处理芯片先是对用户设备发送至所述主基带处理芯片的上行数据进行译码，在主基带处理芯片译码错误且所有辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误时，将主基带处理芯片对用户设备发送至所述主基带处理芯片的上行数据进行最大比合并后所得数据与至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并所得数据一起，再次进行最大比合并，因此，相对于软切换时的选择性合并，本发明实施例提供的方法可以获得较好的增益，提高数据解调性能；另一方面，主基带处理芯片接收辅基带处理芯片对上行数据进行最大比合并后的数据，这种通过片间交互的方式可以获得更软合并增益，减少用户的重传次数，提升小区边缘用户的速率，降低掉话率，提升用户体验。

请参阅附图 3 , 基于本说明书前述实施例的实施，相对应的，附图 3是本发明另一实施例提供的获得合并增益的方法流程示意图，该方法主要包括步骤：

5301 , 辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行译码。在本实施例中，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据。

5302,若辅基带处理芯片译码错误，则该辅基带处理芯片对辅基带处理芯片接收的上行数据进行最大比合并。

在本发明提供的实施例中，辅基带处理芯片能够对解调后的数据进行最大比合并主要是基于这样一个事实，即，一个传输符号由于多径传播，其能量被分散到不同的传输路径上，并且这些能量通过这些路径到达接收端的时间也不相同。所谓最大比合并是指先明确一个传输符号的不同路径（例如，本发明实施例中一个传输符号经过所有辅服务基站 ), 再统计这些不同路径上的能量的总和，计算每条路径在总能量中所占的比例，然后将这个比例乘以该条路径在传输这个传输符号时刻的 SNR,最后将这些乘积按照路径数累加起来的结果即为最大比合并的结果。

S303 ,辅基带处理芯片将进行最大比合并后所得数据发送至所述主基带处理芯片。

辅基带处理芯片将进行最大比合并后所得数据发送至主基带处理芯片的目的在于，使主基带处理芯片对接收到的数据进行最大比合并，主基带处理芯片对接收到的数据进行最大比合并的原理与辅基带处理芯片将进行最大比合并相同。主基带处理芯片对接收到的数据进行最大比合并后，进行译码和判决等处理，可以将译码所得数据发送至辅基带处理芯片。

辅基带处理芯片对接收到的主基带处理芯片译码所得数据可进行干扰抵消。所谓干扰抵消，是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在主基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在辅基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消所用资源，则该用户在辅基带处理芯片中可以不进行干扰抵消。

请参阅附图 4, 参考本说明书前述实施例的实施，附图 4是本发明另一实施例提供的获得合并增益的方法流程示意图，该方法主要包括步骤： 5401 ,辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行最大比合并。

在本实施例中，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据。辅基带处理芯片能够对接收的上行数据进行最大比合并主要是基于这样一个事实，即，一个传输符号由于多径传播，其能量被分散到不同的传输路径上，并且这些能量通过这些路径到达接收端的时间也不相同。所谓最大比合并是指先明确一个传输符号的不同路径（例如，本发明实施例中一个传输符号经过所有辅服务基站 ), 再统计这些不同路径上的能量的总和，计算每条路径在总能量中所占的比例，然后将这个比例乘以该条路径在传输这个传输符号时刻的 SNR,最后将这些乘积按照路径数累加起来的结果即为最大比合并的结果。

5402,辅基带处理芯片将进行最大比合并后所得数据发往所述主基带处理芯片。

参考前述本发明实施例的实现，以下再以两个应用实施例从不同方面说明本发明提供的获得更软合并增益的方法。请参阅附图 5 ,参考本说明书前述实施例的实施，附图 5本发明另一实施例提供的获得合并增益的方法流程图，该方法包括：

5501 , 主基带处理芯片和所有辅基带处理芯片对上行数据进行最大比合并。

主基带处理芯片和所有辅基带处理芯片解调同一用户设备向主基带处理芯片和所有辅基带处理芯片发送的数据，主基带处理芯片和所有辅基带处理芯片分别各自对解调后的各径上行数据进行最大比合并。

5502,所有辅基带处理芯片中至少一个辅基带处理芯片将进行最大比合并后的数据发送至主基带处理芯片。

其中，进行最大比合并后的数据可以包括最大比合并后的软符号。

5503 , 主基带处理芯片对接收到的数据进行最大比合并。

即，主基带处理芯片将其接收的上行数据 (用户设备发送至所述主基带处理芯片的上行数据）进行最大比合并后的数据和所有辅基带处理芯片中至少一个辅基带处理芯片对该上行数据进行最大比合并后的数据再次进行最大比合并。

5504, 主基带处理芯片对再次最大比合并的数据译码。

主基带处理芯片对再次最大比合并的数据进行译码和判决等处理。

5505 ,主基带处理芯片将步骤 S504译码后的数据发送至所有辅基带处理芯片。

主基带处理芯片经步骤 S504译码后的数据可以包括软比特 /硬比特等。

5506,主基带处理芯片和所有辅基带处理芯片对译码后的数据进行干扰抵消。

在本发明实施例中，干扰抵消（IC, Interference Cancellation )是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在主基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在辅基带处理芯片中，该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消资源，则该用户在辅基带处理芯片中不进行干扰抵消。

S507,主基带处理芯片和所有辅基带处理芯片将进行干扰抵消后的数据上报至 RNC。

参考前述本发明实施例的实现，请参阅附图 6, 本发明另一实施例提供的获得更软合并增益的方法流程图，包括：

S601 , 主基带处理芯片和所有辅基带处理芯片对上行数据进行译码。主基带处理芯片和所有辅基带处理芯片解调同一用户设备向基站发送的数据，主基带处理芯片和所有辅基带处理芯片分别各自对解调后的各径上行数据进行译码。

S602,所有辅基带处理芯片根据译码正确与否发送相应的数据至主基带处理芯片。

所有辅基带处理芯片中，能够对解调后的各径上行数据正确译码的辅基带处理芯片将译码正确的数据发至主基带处理芯片（S603 ), 处理流程转至步骤 S607; 或者，所有辅基带处理芯片中，不能对解调后的各径上行数据正确译码的辅基带处理芯片对解调后的各径上行数据进行最大比合并后发送至主基带处理芯片（S604 ), 处理流程转至步骤 S605。

S605 , 主基带处理芯片对接收到的数据再次进行最大比合并。

若主基带处理芯片对解调后的各径上行数据译码错误，则主基带处理芯片将其对解调后的各径上行数据进行最大比合并后的数据和辅基带处理芯片对其解调后的各径上行数据进行最大比合并后的数据再次进行最大比合并。需要说明的是，根据步骤 S602至步骤 S604的说明或步骤 S604的说明，此处对其解调后的各径上行数据进行最大比合并的辅基带处理芯片可以是指如下情况：所有辅基带处理芯片中，不能对解调后的各径上行数据正确译码而对解调后的各径上行数据进行最大比合并后发送至主基带处理芯片的辅基带处理芯片。

S606, 主基带处理芯片对再次最大比合并后的数据进行译码。

主基带处理芯片对再次最大比合并后的数据进行译码可以获得更大的增益。

5607 ,主基带处理芯片将步骤 S606译码后的数据发送至所有辅基带处理芯片或者译码错误的辅基带处理芯片。

这些译码后的数据可以包括软比特 /硬比特等。

5608 , 主基带处理芯片和所有辅基带处理芯片对数据进行干扰抵消。本实施例中的干扰抵消与前述实施例中的干扰抵消原理、机制等等相同，此处不做赞述。

5609,主基带处理芯片和所有辅基带处理芯片将进行干扰抵消后的数据上报至 RNC。

参考上述方法实施例的实现，请参阅附图 7, 附图 7是本发明实施例提供的获得合并增益的基站逻辑结构示意图，所述获得合并增益的基站可用于实现前述实施例所揭示的获得合并增益的方法。为了便于说明，仅仅示出了与本发明实施例相关的部分，其中包含的功能模块 /单元可以是软件模块 /单元、硬件模块 /单元或软硬件相结合模块 /单元（本说明书提供的各个实施例都可应用这一描述原则）。图 7示例的获得合并增益的基站包括第一基带处理芯片，可以是前述方法实施例的主基带处理芯片，该第一基带处理芯片包括接收模块 701和最大比合并模块 702, 其中：

接收模块 701 , 用于接收上行数据和至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并后发送至所述第一基带处理芯片的数据，所述上行数据由用户设备同时向所述第一基带处理芯片和所述第二基带处理芯片发送。本实施例中，第二基带处理芯片可以是前述实施例中的辅基带处理芯片；

最大比合并模块 702, 用于对所述接收模块 701接收的数据进行最大比合并。

需要说明的是，以上获得合并增益的基站的实施方式中，各功能模块的划分仅是举例说明，实际应用中可以根据需要，例如相应硬件的配置要求或者软件的实现的便利考虑，而将上述功能分配由不同的功能模块完成，即将所述获得合并增益的基站的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。而且，实际应用中，本实施例中的相应的功能模块可以是由相应的硬件实现，也可以由相应的硬件执行相应的软件完成，例如，前述的接收模块，可以是具有执行前述接收上行数据和至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并后发送至所述第一基带处理芯片的数据的硬件，例如接收器，也可以是能够执行相应计算机程序从而完成前述功能的一般处理器或者其他硬件设备；再如前述的最大比合并模块，可以是具有执行前述对接收模块（或接收器 )接收的数据进行最大比合并功能的硬件，例如最大比合并器，也可以是能够执行相应计算机程序从而完成前述功能的一般处理器或者其他硬件设备（本说明书提供的各个实施例都可应用上述描述原则）。

在附图 7示例的获得合并增益的基站中，第一基带处理芯片或第二基带处理芯片可以是定制化的，也可以是通用的，例如，可以是特定用途集成电路 ( ASIC, Application Specific Integrated Circuit )。在本发明提供的一个实施例中，第一基带处理芯片是用户设备所有无线链路所在的所有基带芯片中的一个，可以是小区中主服务基站中的处理芯片，第二基带处理芯片是用户设备所有无线链路所在的所有基带芯片中除第一基带处理芯片之外的处理芯片，可以是小区中辅服务基站中的处理芯片。所谓主服务基站和辅服务基站，是为了最大限度地提高数据解调性能而在小区中设立的两类基站，一般地，小区中只有一个主服务基站，但辅服务基站不限于一个。主服务基站和辅服务基站会接收同一 UE发送的同一数据，而且均会对这些数据进行解调解码，所不同的是，主服务基站会通过与辅服务基站进行信息的交互（例如，辅服务基站通过 Iub接口向主服务基站发送对数似然比软值信息），通过从辅服务基站得到的信息并结合自身对用户设备发送的数据的处理而提高数据解调性能，但辅服务基站之间一般不会进行信息的交互。因此，从拓朴上来看，主服务基站与辅服务基站可以是一种星形连接，即，主服务基站与所有辅服务基站之间有连接关系，但辅服务基站之间不存在连接关系。

在附图 7示例的获得合并增益的基站中，第一基带处理芯片和第二基带处理芯片也可以处于同一个基站（NodeB ) 中，此处的基站可以是一个物理基站实体，也可以是一个逻辑基站。所谓逻辑基站，是指包含一个物理基站或多个物理基站的逻辑体，这些逻辑体之间可以通过数据交换实现数据的更软合并。

附图 7示例的最大比合并模块 702可以包括第一合并单元 801和第二合并单元 802, 如附图 8所示本发明另一实施例提供的获得合并增益的基站，其中：第一合并单元 801 , 用于对用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并；

第二合并单元 802, 用于对第一部分数据和第二部分数据再次进行最大比合并，所述第一部分数据为所述第一合并单元 801对用户设备发送至所述接收模块 701的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并所得数据，所述第二部分数据由所述至少一个第二基带处理芯片发送至第一基带处理芯片的接收模块 701。具体地，第一基带处理芯片的接收模块 701在收到用户设备发送至该第一基带处理芯片的上行数据后，第一基带处理芯片首先进行解调，然后第一合并单元 801对解调后的数据进行最大比合并。如前所述，由于用户设备同时向第一基带处理芯片和所有第二基带处理芯片发送上行数据，因此，第二基带处理芯片也可以对其自身接收的上行数据进行最大比合并后发送至第一基带处理芯片。第一基带处理芯片的接收模块 701接收至少一个第二基带处理芯片对接收到的上行数据进行最大比合并后的数据后，第二合并单元 802将对该第一基带处理芯片的接收模块 701接收的上行数据进行最大比合并后的数据和至少一个第二基带处理芯片对接收到的上行数据进行最大比合并后的数据再次进行最大比合并，之后，第一基带处理芯片对所述再次进行最大比合并后所得数据进行译码以及判决等处理。在本发明实施例中，译码也可在进行最大比合并之前处理，本实施例是在对数据进行最大比合并之后进行。

附图 7或附图 8示例的第一基带处理芯片还可以包括译码模块 901和发送模块 902, 如附图 9所示本发明另一实施例提供的获得合并增益的基站，其中：译码模块 901 ,用于对所述第二合并单元 802再次进行最大比合并后所得数据进行译码；

发送模块 902,用于将所述译码模块 901进行译码所得数据发送至所有所述第二基带处理芯片。

附图 9示例的第一基带处理芯片还可以包括干扰抵消模块 1001 , 如附图 10 所示本发明另一实施例提供的获得合并增益的基站。干扰抵消模块 1001用于对所述译码模块 901译码后所得数据进行干扰抵消（ IC , Interference Cancellation )。

在附图 10示例的获得合并增益的基站中，所谓干扰抵消是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在第一基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在第二基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消资源，则该用户在第二基带处理芯片中可以不进行干扰抵消。

第一基带处理芯片和第二基带处理芯片之间进行数据交互前可以先进行消息通知，使得第一基带处理芯片和第二基带处理芯片之间能够正常通信。具体地，当无线网络控制器（RNC, Radio Network Controller )对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块进行相应的操作，即， RNC对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块该 RNC对指定用户设备进行 RL建立、重配和删除等操作。因此，附图 7至附图 10任一示例的第一基带处理芯片还可以包括通知接收模块 1101或者地址信息接收模块 1102, 如附图 11所示本发明另一实施例提供的获得合并增益的基站，其中：

通知接收模块 1101 ,用于接收无线网络控制器对指定用户设备进行操作时由主控模块转发的无线网络控制器对指定用户设备进行操作的通知；

地址信息接收模块 1102,用于接收由主控模块通知的第一基带处理芯片或第二基带处理芯片的地址信息。

具体地，主控模块收到无线网络控制器对指定用户设备进行操作的通知后，向第一基带处理芯片转发，第一基带处理芯片的通知接收模块 1101接收由主控模块转发的 RNC对指定用户设备进行 RL建立、重配和删除等操作的通知。在本实施例中，主控模块可以是一个逻辑概念，例如，主控模块可以是一个物理实体，也可以是多个物理实体映射在不同的物理 NodeB、 RNC等。 RNC对主控模块的通知方式可以是显式的信令，也可以是隐式的通知，例如，对于显式的信令这种通知方式，所有信令发送至主控模块后由主控模块对信令进行解析，分发到第一基带处理芯片和第二基带处理芯片，而隐式的通知方式，可以是直接将信令传递至第一基带处理芯片或第二基带处理芯片，由第一基带处理芯片或第二基带处理芯片解析信令，然后第一基带处理芯片或第二基带处理芯片将解析之后的信令通知主控模块；主控模块也可以根据需要通知所有或部分第一基带处理芯片 /第二基带处理芯片相应的第一基带处理芯片 /第二基带处理芯片的地址信息，第一基带处理芯片的地址信息接收模块 1102/第二基带处理芯片接收由主控模块通知的第一基带处理芯片或第二基带处理芯片的地址信息。例如，当第一基带处理芯片发生变化时，通知所有的第二基带处理芯片，当第二基带处理芯片发生变化时通知第一基带处理芯片，此处的通知不限于上述方式，也可以采用广播、组播等方式。

需要说明的是，在附图 7至附图 11任意一个示例的获得增益的基站中，第一基带处理芯片和第二基带处理芯片可以处于相同的物理基站或逻辑基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的物理基站，例如，第一基带处理芯片处于主服务基站，第二基带处理芯片处于辅服务基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的逻辑基站。

参考上述实施例的实施，请参阅附图 12,是本发明另一实施例提供的获得增益的基站逻辑结构示意图。为了便于说明，仅仅示出了与本发明实施例相关的部分，其中包含的功能模块 /单元可以是软件模块 /单元、硬件模块 /单元或软硬件相结合模块 /单元。附图 12示例的获得增益的基站包括第一基带处理芯片，所述第一基带处理芯片可以是前述实施例中的主基带处理芯片，所述第一基带处理芯片包括第一译码模块 1201、接收模块 1202和最大比合并模块 1203,其中：第一译码模块 1201 , 用于对上行数据进行译码，所述上行数据是用户设备同时向第二基带处理芯片和所述第一基带处理芯片发送的数据。本实施例中，第二基带处理芯片可以是前述实施例中的辅基带处理芯片；接收模块 1202,用于若所述第一译码模块 1201译码错误且所有所述第二基带处理芯片对所述第二基带处理芯片接收的上行数据译码错误，则接收至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并后的数据；

最大比合并模块 1203,用于对所述接收模块 1202接收的数据进行最大比合并。

在本实施例中 ,若第一基带处理芯片的第一译码模块 1201对其接收的上行数据译码正确，则第一基带处理芯片的最大比合并模块 1203可以对所述译码正确的数据进行最大比合并，或者，若所有第二基带处理芯片中至少有一个第二基带处理芯片对其接收的上行数据译码正确，则第一基带处理芯片的接收模块 1202可以接收至少一个第二基带处理芯片对上行数据进行正确译码后的数据，即，接收来自于其中一个第二基带处理芯片对其接收的上行数据进行正确译码后的数据、来自于所有第二基带处理芯片对其接收的上行数据进行正确译码后的数据，或者根据预设的条件，选择接收部分第二基带处理芯片对该部分第二基带处理芯片接收的上行数据进行正确译码后的数据。具体地，这些数据可以是软符号经星座图解映射和译码后得到的软比特 /硬比特，其中，软符号是指在星座图解映射之前的一个符号，可能包含一个比特，也可能包含多个比特，具体包含的比特数和调制方式有关，例如， BPSK调制方式的符号包含 1个比特， QPSK调制方式的符号比特包含 2个，而 16QAM调制方式的符号包含 3个比特，等等。

在附图 12示例的获得增益的基站中，第一基带处理芯片或第二基带处理芯片可以是定制化的，也可以是通用的，例如，可以是特定用途集成电路（ASIC, Application Specific Integrated Circuit )„在本发明提供的一个实施例中，第一基带处理芯片是用户设备所有无线链路（Radio Link, RL )所在的所有基带芯片中的一个，可以是小区中主服务基站中的处理芯片，第二基带处理芯片是用户设备所有无线链路所在的所有基带芯片中除第一基带处理芯片之外的处理芯片，可以是小区中辅服务基站中的处理芯片。所谓主服务基站和辅服务基站，是为了最大限度地提高数据解调性能而在小区中设立的两类基站，一般地，小区中只有一个主服务基站，但辅服务基站不限于一个。主服务基站和辅服务基站会接收同一用户设备发送的同一数据，而且均会对这些数据进行解调解码，所不同的是，主服务基站会通过与辅服务基站进行信息的交互（例如，辅服务基站通过 lub接口向主服务基站发送对数似然比软值信息），通过从辅服务基站得到的信息并结合自身对用户设备发送的数据的处理而提高数据解调性能，但辅服务基站之间一般不会进行信息的交互。因此，从拓朴上来看，主服务基站与辅服务基站可以是一种星形连接，即，主服务基站与所有辅服务基站之间有连接关系，但辅服务基站之间不存在连接关系。

在附图 12示例的获得增益的基站中，第一基带处理芯片和第二基带处理芯片也可以处于同一个基站（NodeB )中，此处的基站可以是一个物理基站实体，也可以是一个逻辑基站。所谓逻辑基站，是指包含一个物理基站或多个物理基站的逻辑体，这些逻辑体之间可以通过数据交换实现数据的更软合并。

附图 12示例的最大比合并模块 1203可以包括第一合并单元 1301和第二合并单元 1302,如附图 13所示本发明另一实施例提供的获得合并增益的基站，其中：

第一合并单元 1301 ,用于对用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并；

第二合并单元 1302,用于对第一部分数据和所述至少一个第二基带处理芯片发送的第二部分数据再次进行最大比合并，所述第一部分数据为所述第一合并单元 1301对用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并所得数据，第二部分数据发送至第一基带处理芯片的接收模块 1202。

具体地，若所述第一译码模块 1201译码错误且所有所述第二基带处理芯片对所述第二基带处理芯片接收的上行数据译码错误，则第一基带处理芯片的第一合并单元 1301对译码错误之前接收的上行数据（用户设备发送至所述主基带处理芯片的上行数据 )进行最大比合并。由于用户设备同时向第一基带处理芯片和所有第二基带处理芯片发送上行数据，第二基带处理芯片可以对第二基带处理芯片在译码错误前接收的上行数据进行最大比合并后发送至第一基带处理芯片。第一基带处理芯片的接收模块 1202接收到这部分数据后，第二合并单元 1302将对该第一基带处理芯片在译码错误之前接收的上行数据进行最大比合并后的数据和至少一个第二基带处理芯片在译码错误前接收的上行数据进行最大比合并后的数据再次进行最大比合并，之后，第一基带处理芯片对所述再次进行最大比合并后所得数据进行译码以及判决等处理。

附图 12或附图 13示例的第一基带处理芯片还可以包括第二译码模块 1401 和发送模块 1402, 如附图 14所示本发明另一实施例提供的获得合并增益的基站，其中：

第二译码模块 1401 ,用于对所述第二合并单元 1302再次进行最大比合并后所得数据进行译码；

发送模块 1402,用于将所述第二译码模块 1401进行译码所得数据发送至所有所述第二基带处理芯片。

附图 14示例的第一基带处理芯片还可以包括干扰抵消模块 1501 ,如附图 15 所示本发明另一实施例提供的获得合并增益的基站。干扰抵消模块 1501用于对所述第二译码模块 1401译码后所得数据进行干扰抵消（IC , Interference

Cancellation )。

在附图 15示例的获得合并增益的基站中，所谓干扰抵消是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在第一基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在第二基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消资源，则该用户在第二基带处理芯片中可以不进行干扰抵消。

第一基带处理芯片和第二基带处理芯片之间进行数据交互前可以先进行消息通知，使得第一基带处理芯片和第二基带处理芯片之间能够正常通信。具体地，当无线网络控制器（RNC, Radio Network Controller )对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块进行相应的操作，即， RNC对指定用户设备进行 RL建立、重配和删除等操作时， RNC通知主控模块该 RNC对指定用户设备进行 RL建立、重配和删除等操作。因此，附图 12至附图 15任一示例的第一基带处理芯片还可以包括通知接收模块 1601或者地址信息接收模块 1602 , 如附图 16所示本发明另一实施例提供的获得合并增益的基站，其中：

通知接收模块 1601 ,用于接收无线网络控制器对指定用户设备进行操作时由主控模块转发的无线网络控制器对指定用户设备进行操作的通知；

地址信息接收模块 1602,用于接收由主控模块通知的第一基带处理芯片或第二基带处理芯片的地址信息。

具体地，主控模块收到无线网络控制器对指定用户设备进行操作的通知后，向第一基带处理芯片转发，第一基带处理芯片的通知接收模块 1601接收由主控模块转发的 RNC对指定用户设备进行 RL建立、重配和删除等操作的通知。在本实施例中，主控模块可以是一个逻辑概念，例如，主控模块可以是一个物理实体，也可以是多个物理实体映射在不同的物理 NodeB、 RNC等。 RNC对主控模块的通知方式可以是显式的信令，也可以是隐式的通知，例如，对于显式的信令这种通知方式，所有信令发送至主控模块后由主控模块对信令进行解析，分发到第一基带处理芯片和第二基带处理芯片，而隐式的通知方式，可以是直接将信令传递至第一基带处理芯片或第二基带处理芯片，由第一基带处理芯片或第二基带处理芯片解析信令，然后第一基带处理芯片或第二基带处理芯片将解析之后的信令通知主控模块；主控模块也可以根据需要通知所有或部分第一基带处理芯片 /第二基带处理芯片相应的第一基带处理芯片 /第二基带处理芯片的地址信息，第一基带处理芯片的地址信息接收模块 1602/第二基带处理芯片接收由主控模块通知的第一基带处理芯片或第二基带处理芯片的地址信息。例如，当第一基带处理芯片发生变化时，通知所有的第二基带处理芯片，当第二基带处理芯片发生变化时通知第一基带处理芯片，此处的通知不限于上述方式，也可以采用广播、组播等方式。

需要说明的是，在附图 12至附图 16任意一个示例的获得增益的基站中，第一基带处理芯片和第二基带处理芯片可以处于相同的物理基站或逻辑基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的物理基站，例如，第一基带处理芯片处于主服务基站，第二基带处理芯片处于辅服务基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的逻辑基站。

请参阅附图 17,是本发明另一实施例提供的获得增益的基站逻辑结构示意图。为了便于说明，仅仅示出了与本发明实施例相关的部分，其中包含的功能模块 /单元可以是软件模块 /单元、硬件模块 /单元或软硬件相结合模块 /单元。附图 17示例的获得增益的基站包括第二基带处理芯片，所述第二基带处理芯片可以是前述方法实施例中的第二基带处理芯片，所述第二基带处理芯片包括最大比合并模块 1701和发送模块 1702, 其中：

最大比合并模块 1701 ,用于对所述第二基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向第一基带处理芯片和所述第二基带处理芯片发送的数据。本实施例中，第一基带处理芯片可以是前述方法实施例中的第一基带处理芯片；

发送模块 1702,用于将所述最大比合并模块 1701进行最大比合并后所得数据发往所述第一基带处理芯片，以使所述第一基带处理芯片对接收到的数据进行最大比合并。

附图 17示例的第二基带处理芯片还可以包括接收模块 1801 ,如附图 18所示本发明另一实施例提供的获得合并增益的基站。接收模块 1801 , 用于接收第一基带处理芯片对所述上行数据进行最大比合并后译码所得数据。

附图 18示例的第二基带处理芯片还可以包括干扰抵消模块 1901 ,如附图 19 所示本发明另一实施例提供的获得合并增益的基站。干扰抵消模块 1901 , 用于对所述接收模块 1801接收到的所述第一基带处理芯片译码所得数据进行干扰抵消。在本实施例中，干扰抵消是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在第一基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在第二基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消所用资源，则该用户在第二基带处理芯片中可以不进行干扰抵消。

需要说明的是，在附图 17至附图 19任意一个示例的获得增益的基站中，第一基带处理芯片和第二基带处理芯片可以处于相同的物理基站或逻辑基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的物理基站，例如，第一基带处理芯片处于主服务基站，第二基带处理芯片处于辅服务基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的逻辑基站。

请参阅附图 20,是本发明另一实施例提供的获得增益的基站逻辑结构示意图。为了便于说明，仅仅示出了与本发明实施例相关的部分，其中包含的功能模块 /单元可以是软件模块 /单元、硬件模块 /单元或软硬件相结合模块 /单元。附图 20示例的获得增益的基站包括第二基带处理芯片，所述第二基带处理芯片可以是前述方法实施例中的第二基带处理芯片，所述第二基带处理芯片包括译码模块 2001、最大比合并模块 2002和发送模块 2003 , 其中：

译码模块 2001 , 用于对所述第二基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向第一基带处理芯片和所述第二基带处理芯片发送的数据。本实施例中，第一基带处理芯片可以是前述方法实施例中的第一基带处理芯片；

最大比合并模块 2002, 用于若所述译码模块 2001译码错误，则对所述第二基带处理芯片接收的上行数据进行最大比合并；

发送模块 2003,用于将所述最大比合并模块 2002进行最大比合并后所得数据发送至所述第一基带处理芯片，以使所述第一基带处理芯片对接收到的数据进行最大比合并。

附图 20示例的第二基带处理芯片还可以包括接收模块 2101 ,如附图 21所示本发明另一实施例提供的获得合并增益的基站。接收模块 2101 ,用于接收第一基带处理芯片对所述上行数据进行最大比合并后译码所得数据。

附图 21示例的第二基带处理芯片还可以包括干扰抵消模块 2201 ,如附图 22 所示本发明另一实施例提供的获得合并增益的基站。干扰抵消模块 2201 , 用于对所述接收模块 2101接收到的所述第一基带处理芯片译码所得数据进行干扰抵消。在本实施例中，干扰抵消是指对解调或译码后的信号（数据）进行重构，将重构后的信号（数据）从天线数据中抵消掉，以减少该用户对其它用户的干扰。需要说明的是，并不是对所有的用户都会进行干扰抵消，对于某用户是否进行干扰抵消由资源管理模块决定，例如，在第一基带处理芯片中该用户是速率最高的用户，则进行干扰抵消。然而，在第二基带处理芯片中，若该用户速率不是最高的，而且比该用户更高速率的用户占用了所有的干扰抵消所用资源，则该用户在第二基带处理芯片中可以不进行干扰抵消。

需要说明的是，在附图 20至附图 22任意一个示例的获得增益的基站中，第一基带处理芯片和第二基带处理芯片可以处于相同的物理基站或逻辑基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的物理基站，例如，第一基带处理芯片处于主服务基站，第二基带处理芯片处于辅服务基站；或者，第一基带处理芯片和第二基带处理芯片分别处于不同的逻辑基站。

需要说明的是，上述装置各模块 /单元之间的信息交互、执行过程等内容, 由于与本发明方法实施例基于同一构思，其带来的技术效果与本发明方法实施例相同，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，比如以下各种方法的一种或多种或全部：

方法一：主基带处理芯片接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据，所述上行数据由用户设备同时向所述主基带处理芯片和所述辅基带处理芯片发送；所述主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

方法二：主基带处理芯片对上行数据进行译码，所述上行数据由用户设备同时向辅基带处理芯片和所述主基带处理芯片发送；若所述主基带处理芯片译码错误且所有所述辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则所述主基带处理芯片接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据；所述主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

方法三：辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；所述辅基带处理芯片将进行最大比合并后所得数据发往所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

方法四：辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；若所述辅基带处理芯片译码错误，则对所述接收的上行数据进行最大比合并；所述辅基带处理芯片将进行最大比合并后所得数据发送至所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器（ROM, Read only Memory )、随机存取存储器（RAM, Random Access Memory ), 磁盘或光盘等。

以上对本发明实施例提供的获得合并增益的方法和基站进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims

权利要求

1、一种获得合并增益的方法，其特征在于，所述方法包括：

主基带处理芯片接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据，所述上行数据由用户设备同时向所述主基带处理芯片和所述辅基带处理芯片发送；

所述主基带处理芯片对所述主基带处理芯片接收的数据进行最大比合并。

2、如权利要求 1所述的方法，其特征在于，所述主基带处理芯片对所述接收的数据进行最大比合并的过程，包括：

所述主基带处理芯片对所述用户设备发送至所述主基带处理芯片的上行数据进行最大比合并；

所述主基带处理芯片对第一部分数据和第二部分数据再次进行最大比合并，所述第一部分数据为所述主基带处理芯片对所述用户设备发送至所述主基带处理芯片的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并所得数据，所述第二部分数据由所述至少一个辅基带处理芯片发送至所述主基带处理芯片。

3、如权利要求 2所述的方法，其特征在于，所述主基带处理芯片对第一部分数据和所述至少一个辅基带处理芯片发送的第二部分数据再次进行最大比合并的过程后，还包括：

所述主基带处理芯片对所述再次进行最大比合并后所得数据进行译码；所述主基带处理芯片将进行译码所得数据发送至所有所述辅基带处理芯片。

4、如权利要求 3所述的方法，其特征在于，所述方法还包括：

所述主基带处理芯片对所述译码后所得数据进行干扰抵消。

5、如权利要求 1至 4任意一项所述的方法，其特征在于，所述主基带处理芯片接收上行数据和至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后发送至所述主基带处理芯片的数据这一过程之前，还包括：

所述主基带处理芯片接收无线网络控制器对所述用户设备进行操作时由主控模块转发的无线网络控制器对所述用户设备进行操作的通知；或者

所述主基带处理芯片接收由主控模块通知的主基带处理芯片或辅基带处理芯片的地址信息。

6、一种获得合并增益的方法，其特征在于，所述方法包括：

主基带处理芯片对上行数据进行译码，所述上行数据由用户设备同时向辅基带处理芯片和所述主基带处理芯片发送；

若所述主基带处理芯片译码错误且所有所述辅基带处理芯片对所述辅基带处理芯片接收的上行数据译码错误，则所述主基带处理芯片接收至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并后的数据；

7、如权利要求 6所述的方法，其特征在于，所述主基带处理芯片对所述接收数据进行最大比合并的过程包括：

所述主基带处理芯片对第一部分数据和所述至少一个辅基带处理芯片发送的第二部分数据再次进行最大比合并，所述第一部分数据为所述主基带处理芯片对用户设备发送至所述主基带处理芯片的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个辅基带处理芯片对所述至少一个辅基带处理芯片接收的上行数据进行最大比合并所得数据。

8、如权利要求 7所述的方法，其特征在于，所述主基带处理芯片对第一部分数据和所述至少一个辅基带处理芯片发送的第二部分数据再次进行最大比合并的过程之后还包括：

所述主基带处理芯片对所述再次进行最大比合并后所得数据进行译码；所述主基带处理芯片将所述再次进行最大比合并后所得数据进行译码所得数据发送至所有所述辅基带处理芯片。

9、如权利要求 8所述的方法，其特征在于，所述方法还包括：所述主基带处理芯片对所述译码后所得数据进行干扰抵消。

10、如权利要求 7至 9任意一项所述的方法，其特征在于，所述主基带处理芯片对上行数据进行译码的过程之前还包括：

11、一种获得合并增益的方法，其特征在于，所述方法包括：

辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；

所述辅基带处理芯片将进行最大比合并后所得数据发往所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

12、如权利要求 11所述的方法，其特征在于，所述方法还包括：所述辅基带处理芯片接收所述主基带处理芯片对所述上行数据进行最大比合并后译码所得数据。

13、如权利要求 12所述的方法，其特征在于，所述方法还包括：所述辅基带处理芯片对接收到的所述主基带处理芯片译码所得数据进行干扰抵消。

14、一种获得合并增益的方法，其特征在于，所述方法包括：

辅基带处理芯片对所述辅基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向主基带处理芯片和所述辅基带处理芯片发送的数据；若所述辅基带处理芯片译码错误，则对所述接收的上行数据进行最大比合并；

所述辅基带处理芯片将进行最大比合并后所得数据发送至所述主基带处理芯片，以使所述主基带处理芯片对接收到的数据进行最大比合并。

15、如权利要求 14所述的方法，其特征在于，所述方法还包括：所述辅基带处理芯片接收所述主基带处理芯片对所述上行数据进行最大比合并后译码所得数据。

16、如权利要求 15所述的方法，其特征在于，所述方法还包括：

所述辅基带处理芯片对接收到的所述主基带处理芯片译码所得数据进行干扰抵消。

17、一种获得增益的基站，其特征在于，所述基站包括第一基带处理芯片，所述第一基带处理芯片包括接收模块和最大比合并模块；

所述接收模块，用于接收上行数据和至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并后发送至所述第一基带处理芯片的数据，所述上行数据由用户设备同时向所述第一基带处理芯片和所述第二基带处理芯片发送；

所述最大比合并模块，用于对所述接收模块接收的数据进行最大比合并。

18、如权利要求 17所述的基站，其特征在于，所述最大比合并模块包括：第一合并单元，用于对所述用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并；

第二合并单元，用于对第一部分数据和所述至少一个第二基带处理芯片发送的第二部分数据再次进行最大比合并，所述第一部分数据为所述第一合并单元对所述用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并所得数据。

19、如权利要求 18所述的基站，其特征在于，所述第一基带处理芯片还包括：

译码模块，用于对所述第二合并单元再次进行最大比合并后所得数据进行译码；

发送模块，用于将所述译码模块进行译码所得数据发送至所有所述第二基带处理芯片。

20、如权利要求 19所述的基站，其特征在于，所述第一基带处理芯片还包括：干扰抵消模块，用于对所述译码模块译码后所得数据进行干扰抵消。

21、如权利要求 17至 20任意一项所述的基站，其特征在于，所述第一基带处理芯片还包括：

通知接收模块，用于接收无线网络控制器对所述用户设备进行操作时由主控模块转发的无线网络控制器对所述用户设备进行操作的通知；或者

地址信息接收模块，用于接收由主控模块通知的第一基带处理芯片或第二基带处理芯片的地址信息。

22、如权利要求 17至 20任意一项所述的基站，其特征在于，所述第一基带处理芯片和第二基带处理芯片处于相同的物理基站或逻辑基站；或者

所述第一基带处理芯片和第二基带处理芯片分别处于不同的物理基站；或者

所述第一基带处理芯片和第二基带处理芯片分别处于不同的逻辑基站。

23、一种获得增益的基站，其特征在于，所述基站包括第一基带处理芯片，所述第一基带处理芯片包括第一译码模块、接收模块和最大比合并模块；

所述第一译码模块，用于对上行数据进行译码，所述上行数据是用户设备同时向第二基带处理芯片和所述第一基带处理芯片发送的数据；

所述接收模块，用于若所述第一译码模块译码错误且所有所述第二基带处理芯片对所述第二基带处理芯片接收的上行数据译码错误，则接收至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并后的数据；

24、如权利要求 23所述的基站，其特征在于，所述最大比合并模块包括：第一合并单元，用于对所述用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并；

第二合并单元，用于对第一部分数据和所述至少一个第二基带处理芯片发送的第二部分数据再次进行最大比合并，所述第一部分数据为所述第一合并单元对用户设备发送至所述第一基带处理芯片的上行数据进行最大比合并所得数据，所述第二部分数据为所述至少一个第二基带处理芯片对所述至少一个第二基带处理芯片接收的上行数据进行最大比合并所得数据。

25、如权利要求 24所述的基站，其特征在于，所述第一基带处理芯片还包括：

第二译码模块，用于对所述第二合并单元所得数据进行译码；

发送模块，用于将所述第二译码模块进行译码所得数据发送至所有所述第二基带处理芯片。

26、如权利要求 25所述的基站，其特征在于，所述第一基带处理芯片还包括：

干扰抵消模块，用于对所述第二译码模块译码后所得数据进行干扰抵消。

27、如权利要求 23至 26任意一项所述的基站，其特征在于，所述第一基带处理芯片还包括：

28、如权利要求 23至 26任意一项所述的基站，其特征在于，所述第一基带处理芯片和第二基带处理芯片处于相同的物理基站或逻辑基站；或者

29、一种获得合并增益的基站，其特征在于，所述基站包括第二基带处理芯片，所述第二基带处理芯片包括最大比合并模块和发送模块；

所述最大比合并模块，用于对所述第二基带处理芯片接收的上行数据进行最大比合并，所述上行数据是用户设备同时向第一基带处理芯片和所述第二基带处理芯片发送的数据；

所述发送模块，用于将所述最大比合并模块进行最大比合并后所得数据发往所述第一基带处理芯片，以使所述第一基带处理芯片对接收到的数据进行最大比合并。

30、如权利要求 29所述的基站，其特征在于，所述第二基带处理芯片还包括：

接收模块，用于接收所述第一基带处理芯片对所述上行数据进行最大比合并后译码所得数据。

31、如权利要求 30所述的基站，其特征在于，所述第二基带处理芯片还包括：

干扰抵消模块，用于对所述接收模块接收到的所述第一基带处理芯片译码所得数据进行干扰抵消。

32、如权利要求 29至 31任意一项所述的基站，其特征在于，所述第一基带处理芯片和第二基带处理芯片处于相同的物理基站或逻辑基站；或者

33、一种获得合并增益的基站，其特征在于，所述基站包括第二基带处理芯片，所述第二基带处理芯片包括译码模块、最大比合并模块和发送模块；所述译码模块，用于对所述第二基带处理芯片接收的上行数据进行译码，所述上行数据是用户设备同时向第一基带处理芯片和所述第二基带处理芯片发送的数据；

所述最大比合并模块，用于若所述译码模块译码错误，则对所述第二基带处理芯片接收的上行数据进行最大比合并；

所述发送模块，用于将所述最大比合并模块进行最大比合并后所得数据发送至所述第一基带处理芯片，以使所述第一基带处理芯片对接收到的数据进行最大比合并。

34、如权利要求 33所述的基站，其特征在于，所述第二基带处理芯片还包括：

35、如权利要求 34所述的基站，其特征在于，所述第二基带处理芯片还包括：

36、如权利要求 33至 35任意一项所述的基站，其特征在于，所述第一基带处理芯片和第二基带处理芯片处于相同的物理基站或逻辑基站；或者