WO2012084471A1 - Verfahren zum ansteuern von peripheriegeräten eines taktsynchron arbeitenden bussystems und von fremdperipheriegeräten eines fremdbussystems sowie zugehöriger busumsetzer - Google Patents

Verfahren zum ansteuern von peripheriegeräten eines taktsynchron arbeitenden bussystems und von fremdperipheriegeräten eines fremdbussystems sowie zugehöriger busumsetzer Download PDF

Info

Publication number
WO2012084471A1
WO2012084471A1 PCT/EP2011/071739 EP2011071739W WO2012084471A1 WO 2012084471 A1 WO2012084471 A1 WO 2012084471A1 EP 2011071739 W EP2011071739 W EP 2011071739W WO 2012084471 A1 WO2012084471 A1 WO 2012084471A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus
bus system
converter
isochronous
party
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2011/071739
Other languages
English (en)
French (fr)
Inventor
Rainer Hofmann
Christian Boettcher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Trumpf Werkzeugmaschinen SE and Co KG
Original Assignee
Trumpf Werkzeugmaschinen SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trumpf Werkzeugmaschinen SE and Co KG filed Critical Trumpf Werkzeugmaschinen SE and Co KG
Publication of WO2012084471A1 publication Critical patent/WO2012084471A1/de
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0652—Synchronisation among time division multiple access [TDMA] nodes, e.g. time triggered protocol [TTP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40026—Details regarding a bus guardian
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H04L12/4035—Bus networks with centralised control, e.g. polling in which slots of a TDMA packet structure are assigned based on a contention resolution carried out at a master unit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33215—Synchronization pulses on bus for axis controllers
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33219—Drives, servo units, main control on internal net, lan, ethernet, tcp-ip, wireless
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/33—Director till display
    • G05B2219/33247—Synchronize transfer, take over, change of parameters and reference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/4026—Bus for use in automation systems

Definitions

  • the invention relates to a method for controlling peripheral devices via an isochronous bus system.
  • the control of peripheral devices according to a predetermined order via a bus system is known.
  • bus converters gateways
  • ASIC Application Specific Integrated Circuit
  • Clock synchronous bus systems for use in drive technology have also been known for several years. In 2001, for example, the protocol software Profibus DPv2 was published as a modification to IEC 61 158.
  • protocols of this type support, among other things, timer synchronization to a master peripheral device so that data read from peripheral devices can be timestamped, cross traffic between peripheral devices set as slave to provide fast data exchange without To allow detour via the master peripheral device, and also an isochronous mode.
  • This isochronous mode ensures deterministic data exchange.
  • a device is configured as a master which, in the case of DPv2, sends a clock signal every millisecond, with a small jitter of less than a microsecond, to all peripherals configured as slaves.
  • This high clock rate and precise clocking can be used to achieve highly accurate control, even if coupled systems of multiple peripheral devices, such as drive axes, are available. Furthermore, due to the high clock rate and precise timing of the Profibus, fixed time slots for data transmission are guaranteed. Similarly, the term “isochronous” is also used for file transfers that require a guaranteed minimum bandwidth, such as video files, but these transmissions generally do not have a fixed clock rate or jitter as in the case of the bus system described above in the context of this application, when it comes to the use of the term "isochronous".
  • a machine control for traversing curved paths are on machine tools, for example, a machine control (NCU module) as a master and several drives as Slaves connected to a bus system.
  • High-precision control as is the case with isochronous data traffic, is often necessary when it comes to a machine tool describing given curves (eg straight lines, circles, parabolas, helices, etc.) while simultaneously moving several axes of motion.
  • DIN 66025 lists programming commands for such interpolation movements (G codes).
  • G codes programming commands for such interpolation movements
  • the movements of the individual axes must be coupled with each other. In the example of the movement from point to point along a straight line, the individual axes have to be regulated to speeds proportional to their respective distance traveled.
  • the machine controller reads in the actual values of all axes and uses them to calculate the setpoint values for the next interpolation cycle.
  • the movement from the starting point to the destination point is thus achieved by interpolating typically the position values in short time intervals, the interpolation cycle.
  • the movement of each individual drive can also be controlled within the interpolation cycle in a finer interpolation cycle.
  • the controller of the drive is called the so-called position controller in this fine interpolation cycle.
  • the setpoint and actual values can be position values, but also velocity values, for example.
  • the interpolation cycle of both the position controller and the interpolator is matched to the dynamics of the drives.
  • the master sends an interpolation clock signal to all slaves connected to the bus system, which are thereby enabled, the last ones received
  • the master transmits the setpoint values for the next interpolation cycle to the individual drives and receives their actual values, whereby usually all drives determine their actual values for a better regulation result at the same time within the interpolation cycle.
  • the peripheral devices preferably give their actual values together with a time stamp in which the exact time of the
  • a bus converter In non-isochronous bus systems, a bus converter can be used, which translates the transmitted data, which are transmitted in a format understood by a bus system, back and forth on a format understood by the other bus system. Peripheral devices can usually only communicate with a bus system and are connected accordingly. Solutions using a bus converter are problematic when a master is to be connected to an isochronous bus system via a bus converter with peripheral devices on one or more other bus systems, referred to below as “third party peripherals" and "third party bus systems”.
  • the data of the master of this bus system must be sent to all peripheral devices or bus converters within a single interpolation cycle; the bus converters must translate the data to the format of the other connected external bus system and then distribute them successively to all external peripherals connected there , which in turn successively send back a response to the bus converter, which translates this again and then passes on in the isochronous bus system to the master or other peripheral devices or bus converter.
  • the bus converters When passing on to another bus converter, it comes again to a translation, processing of data and response. Since the fastest bus converters seldom take less than a millisecond for data translation, several problems arise for successful motion interpolation.
  • the immediate enabling the setpoints allows the use of third party peripherals that do not support release signals, it saves the translation of the enable signal from the isochronous bus system to the third-party system and it is also possible a bus converter according to the prior art to use.
  • the setpoints of the peripheral devices and / or third party peripherals are enabled only after a fixed waiting time after receipt of the enable signal.
  • the bus master on clock-synchronous bus system generates its enable signals as usual and a bus converter can be used in the prior art. Simultaneous enabling of the setpoints is ensured by the waiting time configured in the peripheral devices and / or third-party peripherals.
  • peripheral devices and / or third party peripheral devices take into account the times of receipt of a plurality of enable signals when activating the setpoint values.
  • jitter effects during signal transmission can be minimized and, for example, external peripheral devices can estimate and take into account delays in transmission on the external bus system, in particular in multimaster systems or in a large number of other external peripheral devices in the bus.
  • the method according to claim 9 can be used not only for controlling peripherals, but also for their regulation. It is particularly advantageous according to claims 2 to 4, when the bus converter has its own timer, which can synchronize with the timers of the peripheral devices or the bus master, since hereby the bus converter can generate self-release signals that very precisely with the enable signals of the isochronous bus system are synchronized. It is also possible for the determination of the actual values of external peripherals to be synchronized with respect to time
  • the bus converter can independently determine the duration of the interpolation clock when reading in several enable signals.
  • peripheral and external peripheral devices are determined according to claim 11 at the same time as possible.
  • particularly short interpolation cycles permit the early determination of the actual values at the external peripherals and transmission to the bus converter, whereby the actual values are prepared as early as possible to be read out by the bus master on the clock-synchronized bus system.
  • a further advantage results when a timer synchronization according to claim 13 takes place between the bus converter and external peripherals, since the third party peripherals can thereby add a time stamp to the actual values with respect to their determination, whereby the result of a control can be improved.
  • the bus converter can not become a bottleneck. when too much data has to be transferred from or to external peripherals at the same time.
  • the invention also relates to a bus converter for connecting a bus-synchronously operating bus system to a third-party bus system having the features of claim 15.
  • the bus converter according to claim 18 is designed as an ASIC (Application Specific Integrated Circuit). These translate the signals faster than software solutions on a microcontroller and save space and energy
  • FIG. 1 shows a control device according to the prior art for controlling a processing system, which has peripheral devices connected to the control device via a bus system;
  • FIG. 2b shows an isochronous bus converter according to the invention with its own computer unit and timer for connecting external peripheral devices of a third-party bus system to the bus system of the control device of FIG. 1;
  • FIG. 3a shows a method for data transmission when using the bus converter of FIG. 2a with an isochronous bus system
  • bus converter allows simultaneous back and forth and receives or requests actual values from the foreign peripheral devices at the beginning of the interpolation cycle.
  • Processing equipment is controlled by means of numerical controls, generally divided into three control units, a Human Machine Interface (HMI) as data entry and visualization unit, a PLC control unit (Programmable Logic Controller) and an NC control unit.
  • HMI Human Machine Interface
  • PLC control unit Programmable Logic Controller
  • NC control unit Computer Logic Controller
  • Data and control commands are entered via the HMI operating system, forwarded to the NC control unit, decoded in the NC control unit and processed separately according to geometric and technological data (NC control unit) and switching commands (PLC control unit).
  • NC control unit geometric and technological data
  • PLC control unit switching commands
  • the NC and PLC control units transmit the current machine status to the HMI operating system for visualization.
  • Fig. 1 shows a known processing plant 1, which is controlled by means of a numerical control device 2.
  • the control device 2 comprises on the hardware side an HMI operating system 3 with a control computer 4 designed as an industrial PC and an operating device 5 with a screen 6 as a display unit and an input unit 7, for example as a keyboard, mouse or touch panel is trained. Furthermore, the control device 2 comprises a machine control panel 8 for the manual operation of the processing installation 1, in which above all safety-relevant operations are carried out, and an NCU module 9 (numerical control unit) with integrated NC control unit 10 and PLC control unit 11 - And PLC control units 10, 1 1 can also be designed as separate modules.
  • the control device 2 comprises on the software side an operating software 12 for controlling the processing plant 1, software modules 13 for order management, tool management and pallet management, a program manager 14 for managing control programs and a data memory 15 in which standard processing parameters for the control programs are stored.
  • Fig. 2a shows schematically a connection of two bus systems 21, 22 via a bus converter 23 according to the prior art.
  • the control device 2 as usual, is connected as a bus master 20 to the bus system 21.
  • the bus master 20 communicates via this bus system 21 directly with the peripheral devices 24 connected thereto.
  • the data coming from the bus master 20 are broken down into defined pieces in accordance with the bus protocol for the bus system 21, with protocol information e.g. provided with respect to a destination peripheral device and sent via the bus system 21.
  • protocol information e.g. provided with respect to a destination peripheral device and sent via the bus system 21.
  • the peripheral devices 24 at least recognize whether they belong to the target peripheral devices and need to read in the data sent via the bus system 21 or not. When reading in, the defined data pieces are reassembled to the original data.
  • Third party peripherals 25, which due to incompatibility can not be connected directly to the bus system 21, are connected to a second bus system, in the The following external bus system 22 called, indirectly connected to the bus master 20.
  • the bus converter 23 is connected to the bus system 21 with a first bus connection 26 and to the external bus system 22 via a second bus connection 27.
  • a conversion unit 28 of the bus converter 23 ensures that all data addressed to a third-party peripheral device 25 from the bus system 21 to the external peripheral devices 25 can be transmitted and vice versa.
  • the data transmitted in the bus protocol of a bus system are read into the conversion unit 28, the data pieces further processed into the data pieces characteristic of the other bus system and provided with protocol information regarding the address of the data, ie destination peripheral device 25 or bus master 20.
  • the data pieces are buffered until forwarding in a buffer memory 31.
  • data can be exchanged between bus master 20 and third party peripherals 25. Due to the long translation times of the bus converter 23 from currently typical several hundred microseconds to a few milliseconds, it is difficult with this known bus converter 23 to build a fast control loop with a clock-synchronous bus system, as it is necessary for interpolation movements between the control device 2 and third party peripherals 25 , and one encounters the problems shown in Fig. 3a.
  • FIG. 3a shows the data transmissions in the bus systems 21, 22 in an arrangement with the bus converter 23 according to the prior art shown in FIG. 2a, if an isochronous bus system 29 is used instead of the bus system 21 without further modifications. Shown are all data transfers within an interpolation cycle, which lasts from ⁇ to T 2 , wherein in this example the external bus system 22 two external peripherals 25 in the slave positions 2 and 3 and the bus system 29 two peripheral devices 24 are connected in the slave positions 1 and 4, ie the Bus master 20 transmits the setpoint data S1, S2, S3 etc. in the fixed order to slave 1, slave 2, slave 3, etc.
  • the data transmissions 34 and 35 represent transmissions between bus master 20 and peripheral devices 24 and / or bus converter 23 , where the data transmissions 34 are sent from the bus master 20 and the data transmissions 35 for the bus master 2 are determined. Accordingly, the data transfers 36 and 37 represent transfers between the External bus system 22 configured as a bus master bus converter 23 and the two foreign peripherals 25, the transmissions 36 are sent from the bus converter 23 and the transmissions 37 are determined for the bus converter 23. In addition, the translations 38 of file transfers from the bus system 29 to external bus system 22 and the translations 39 are shown in the reverse direction.
  • interpolation clock signal ti reaches the peripheral devices 24 within a short time and within a jitter of z.T. less than 1 microsecond because the transfer of fewer bytes typically takes only a few or a few tens of microseconds.
  • the signal only reaches the external peripherals 25 delayed by the translation duration, which is a few hundred microseconds to a few milliseconds, and by the duration of the additional transmission in external bus system 22.
  • the nominal values of the foreign peripherals 25 become much later, namely ⁇ t later , as that of the peripheral devices 24 unlocked, whereby an accurate or fast control is no longer reach.
  • the transmission of the bus converter 23 is typically associated with a stronger jitter than the transmissions on the clock-synchronized bus system 29. For better representability, the transmission time is not drawn to scale compared to the data transmissions, but has been markedly shortened.
  • the setpoint values S1 to S4 for the peripheral devices 24, 25 are sent on the bus system 29.
  • the peripheral devices 24 on the isochronous bus system 29 then return their actual values 11 and 14, preferably provided with a time stamp for even more precise control, which indicates when the actual values were determined according to the timer in the peripheral device 24. Since the timer time of the peripheral devices 24 is synchronized by the bus clock or the interpolation clock signal very precisely with the timer time of the bus master 20, this can from the actual values with time stamp deviations from the setpoints calculate very precisely and take them into account in the setpoints calculated for the next interpolation cycle.
  • the peripheral devices 24 may also determine their actual values immediately after receiving the interpolation clock signal (or a fixed bus clock signal) and latch them until they are recalled. This also ensures that the point in time at which the actual values are determined is defined very precisely, which is a prerequisite for a sufficiently fast control. It is also possible to combine a timestamp with a defined time of the actual value determination.
  • the external peripherals 25 transmit their actual values 12 and 13 back to the bus master 20 after receipt of the setpoint values S2 and S3 via external bus system 22, bus converter 23 and clock-synchronized bus system 29. This is problematic for the third party peripheral devices 25, since they receive the interpolation clock signal ti only delayed by At, so that the timer synchronization with the bus master 20 becomes more complex and inaccurate than with the peripheral devices 24.
  • the bus converter 23 can also become a bottleneck itself if the data received from the bus converter 23 can not be converted immediately, because first previously received data must be fully or partially implemented.
  • the embodiments presented below have been developed.
  • the isochronous bus converter 30 according to the invention shown in FIG. 2b makes it possible for the external peripherals 25 to also be operated together with the clock synchronous bus system 29.
  • This bus converter 30 advantageously has a computer unit 32 and a timer 33, which is synchronized with the timer 33 of the bus master 20 or the control device 2, for example via the bus clock or the interpolation cycle.
  • the computer unit 32 for example a processor or a group of processors, can use the timer 33 to generate the interpolation clock signal of the clock-synchronized bus system 29 in accordance with the method according to the invention the fig. 3b and 3c change.
  • the bus converter 30 also has a buffer memory 31, in which, in addition to the buffered Data pieces at least the timer time of the last interpolation cycles and, if appropriate, the average interpolation time are buffered. Thereby, the bus converter 30 can calculate the timings of the next interpolation clock signals t n .
  • the computer unit 32 is also able itself to read data from external peripherals 25 connected to the respective bus converter 30 at fixed times within an interpolation cycle, to translate them and then to buffer them in the respective buffer memory 31 until these data can be read in by the bus master 20.
  • only one external peripheral device 25 is advantageously connected to each bus converter 30 in order to reduce the problem of bottlenecks in the data transmission.
  • FIG. 3 b Analogous to FIG. 3 a, the data transmissions in the bus systems 22, 29 with the isochronous bus converter 30 of FIG. 2 b are shown in FIG. 3 b.
  • the bus converter 30 as well as the peripheral devices 24 have a timer 33, which is synchronized in time with the bus master 20. This can be done with the aid of the interpolation clock signal t-1 sent at the time Ti, but also with the bus clock (not shown).
  • the setpoint and actual values S2, 12, S3, and 13 continue to be translated and transmitted normally.
  • the interpolation clock signals t 1 , t 2 , tn for the external peripherals 25 are generated in the bus converters 30 by the computer unit 32 itself and output from the external bus connection 27 to the external bus system 22. If, as shown in this example, the interpolation clock signal t 2 is sent to bus system 29 at time T 2 , an interpolation clock signal tt + T is sent to external bus system 22 almost simultaneously from bus connection 27 at time T-i + T.
  • the time Ti can be determined by the bus converter 30 itself with its computer unit 32 from the interpolation clock signal ti and stored in its buffer memory 31.
  • the time T to be maintained corresponds to the duration of an interpolation clock previously stored in the bus master 20 and in the bus converter 30, or the bus converter 30 determines the average time of the last interpolation cycle or cycles T t by the times T n stored in the buffer memory 31. This arrangement shortens the interpolation cycle in the Compared to Fig. 3a, since no additional translation of the interpolation clock signals t n is more necessary.
  • a further shortening of the interpolation clock, as shown in FIG. 3c, is thereby possible because only one external peripheral device 25 is connected to each bus converter 30, as shown in FIG. 2b.
  • a single or too few bus converter 30 can no longer become a bottleneck in the data transmission since in any case several translations of the data S1, S2 or 11, 12 can take place in parallel, and there are no delays on the external bus system
  • the setpoint values of the third party peripherals 25 are additionally sent first by the bus master in order to initiate the lengthy translation process as early as possible within the interpolation clock.
  • An optional function of the bus converter 30 with timer 33 is to synchronize the timers 33 of the external peripherals 25 connected thereto with the timer time of the bus converter 30. If the external peripherals 25 do not have a timer 33 or can not generate actual values with a time stamp for other reasons, the computer unit 32 of the bus converter 30 can also timestamp the received actual values. In this case, the average transmission time can be subtracted from the external peripheral device 25 to the bus converter 30. Particularly in the case of an arrangement according to FIG.
  • the time stamp corresponds very exactly to the actual time at which the actual values were read out since there is only a small amount of data and correspondingly small delays or deviations from the average transmission time on the foreign bus system 22.
  • FIG. 3d Another embodiment in which the setpoint values are enabled at the same time is shown in FIG. 3d.
  • the interpolation clock signal t n is sent to the isochronous bus system 29 so that there is a time At before the Interpolationstaktende on the one or more bus converters 23, 30 and the Peripherals 24 arrives. Et corresponds to the time that the signals need to be translated by the bus converter 23, 30 and transmitted on the foreign bus 22.
  • the peripheral devices 24 delay the activation of the setpoint values by ⁇ t, so that all the peripheral devices 24 and third-party peripheral devices 25 simultaneously enable their setpoint values at the instant T n .
  • the setpoint values are first transmitted to the bus converter 23, 30 and then the setpoint values are transmitted to the peripheral devices 24.
  • the interpolation cycle is longer than three times the translation duration.
  • 3 e shows a further exemplary embodiment in which the interpolation clock has been shortened in comparison to the example from FIG. 3 d, in that the arrival of the setpoint values at the external peripheral device 25 to external bus system 22 leads to a disconnection after a defined waiting time or to an immediate release of the setpoint values.
  • the transmissions of the setpoint values S1, SV thus also function as a release signal.
  • the setpoints must then be transmitted so early that they are enabled at the same time as the interpolation clock signal t n on the clock-synchronous bus system 29. If an immediate unlocking of the target values at the external peripheral device 25, the bus master 20 sends the set values S1, S1 'after a fixed time At after the last Interpolationstaktsignal t n.
  • FIGS. Although 3d and 3e can ensure that the setpoints on external bus 22 and isochronous bus 29 are enabled approximately simultaneously. Since the translation time of the data of a bus converter 23, 30, however, has a greater jitter than the bus clock of the clock-synchronous bus system 29, the control of the external peripherals 25 is less accurate than that of the peripheral devices 24.
  • the structure of Fig. 2b with a bus converter 30 with Timer 33 and computer unit 32 better because both the translation of the interpolation clock signal according to FIG. 3d can be dispensed with as well as the jitter for the regulation of the foreign peripherals is lower.
  • the external peripherals 25 of FIG. 3d must also be able to process an enable signal in the format of the bus master 20.
  • a bus converter 30 with computer unit 32 and timer 33 is advantageous, which send the enable signal in a suitable for the third party peripherals 25 format and can also ensure the correct timing of enabling the setpoints or queries of the actual values by himself sending Delayed or at least supported the signals accordingly, by the timer 33 of the Fremdperipherie réelles 25 with his tunes.
  • FIG. 3f shows an interpolation clock in which the isochronous bus converter 30 transmits both the interpolation clock signals t n + T to the external bus system 22 at the times T n + T and the actual values 11 immediately at the beginning of the new interpolation clock , 11 'receives. This can be done either automatically by a corresponding configuration of the external peripheral device 25 or by a request of the bus converter 30 sent in addition to the interpolation clock signal t n + T.
  • the conversion unit 28 has the ability to simultaneously perform both forward and backward translations, for example, by performing these tasks by two respectively adapted ASICs in the bus converter, whereby at the same time the return transfer and -translation at the beginning of the interpolation cycle, the setpoints S1, S1 'transferred to the bus converter and can be translated.
  • the necessary length of the interpolation cycle is shortened by a little more than two transmission periods 38, 39 of FIGS. 3c and 3e for just over a translation period.
  • the duration of the translation 38, 39 is substantially longer than the other data transmissions 34-37, so that the setpoint and actual value transmissions S2, S2 ', S3, S3', 12, ⁇ 2 ', 13 easily parallel can be performed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Information Transfer Systems (AREA)

Abstract

Es wird ein Verfahren zum Ansteuern von Peripheriegeräten (24, 25) über ein taktsynchron arbeitendes Bussystem (29) vorgeschlagen, wobei innerhalb eines Interpolationstakts Sollwerte an die Peripheriegeräte (24, 25) übertragen werden, Istwerte von diesen Peripheriegeräten (24, 25) zurückgegeben werden und zu einem festen Zeitpunkt innerhalb des Interpolationstakts mindestens ein für alle direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) geltendes Freigabesignal über das taktsynchron arbeitende Bussystem (29) übertragen wird, wodurch die Sollwerte aller direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) zeitgleich oder nahezu zeitgleich freigeschaltet werden, und wobei an mindestens ein Fremdperipheriegerät (25), welches nicht mit dem taktsynchron arbeitenden Bussystem (29) kompatibel und mit diesem mittels eines Busumsetzers (23, 30) verbunden ist, zu einem festen Zeitpunkt innerhalb des Interpolationstakts ein Freigabesignal vom Busumsetzer (23, 30) übertragen wird, und entweder die Übertragung dieses Freigabesignals vom Busumsetzer (23, 30) oder von einem Busmaster (20) des taktsynchron arbeitenden Bussystems (29) um eine Wartezeit verzögert wird oder die Freischaltung der Sollwerte der Peripheriegeräte (24) oder Fremd peripheriegeräte (25) um eine Wartezeit nach Erhalt des Freigabesignals verzögert wird, wodurch die Sollwerte des mindestens einen Fremdperipheriegeräts (25) zeitgleich oder nahezu zeitgleich zu den direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräten (24) freigeschaltet werden.

Description

Verfahren zum Ansteuern von Peripheriegeräten eines taktsynchron arbeitenden Bussystems und von Fremdperipheriegeräten eines Fremdbussvstems sowie zugehöriger Busumsetzer Die Erfindung betrifft ein Verfahren zum Ansteuern von Peripheriegeräten über ein taktsynchron arbeitendes Bussystem. Unter anderem aus der Patentanmeldung DE 102005003940 A1 ist die Ansteuerung von Peripheriegeräten entsprechend einer festgelegten Reihenfolge über ein Bussystem bekannt. Auch die Verwendung von Busumsetzern (Gateways), wie z.B. in Fahrzeugen entsprechend Patentanmeldung DE 102008026823 A1 mit Hilfe eines ASICs (Application Specific Integrated Circuit), um verschiedene Bussysteme miteinander zu verbinden, gehört zum Stand der Technik. Taktsynchron arbeitende Bussysteme für die Verwendung in der Antriebstechnik sind ebenfalls schon seit mehreren Jahren bekannt. Im Jahre 2001 wurde beispielsweise die Protokollsoftware Profibus DPv2 als Modifikation zur IEC 61 158 veröffentlicht. Protokolle dieser Art unterstützen beispielsweise zusätzlich zu den Funktionen von DPvO und DPv1 u.a. Timer-Synchronisation zu einem Masterperipheriegerät, so dass von den Peripheriegeräten ausgelesene Daten mit einem Zeitstempel versehen werden können, Querverkehr zwischen Peripheriegeräten, die als Slave eingestellt sind, um einen schnellen Datenaustausch ohne Umweg über das Masterperipheriegerät zu erlauben, und auch einen isochronen Modus. Durch diesen isochronen Modus wird ein deterministischer Datenaustausch sichergestellt. Im Allgemeinen wird ein Gerät als Master konfiguriert, das im Falle von DPv2 jede Millisekunde, mit einem geringen Jitter von unter einer Mikrosekunde, ein Taktsignal an alle Peripheriegeräte, die als Slave konfiguriert sind, verschickt. Durch diese hohe Taktrate und präzise Taktgebung lassen sich hochgenaue Regelungen erreichen, auch wenn gekoppelte Systeme von mehreren Peripheriegeräten, wie z.B. Antriebsachsen, vorliegen. Des Weiteren sind durch hohe Taktrate und präzise Taktgebung des Profibusses auch feste Zeitfenster für Datenübertragungen garantiert. In ähnlicher Weise wird der Begriff„isochron" auch für Dateiübertragungen, die eine garantierte Mindestbandbreite benötigen, wie z.B. von Videodateien, verwendet. Diese Übertragungen weisen jedoch im Allgemeinen keine feste Taktrate oder minimalen Jitter auf, wie im Falle des oben beschriebene Bussystems, und sind im Rahmen dieser Anmeldung nicht gemeint, wenn es um die Verwendung des Begriffes„isochron" geht.
Zum Abfahren von gekrümmten Bahnen sind an Werkzeugmaschinen beispielsweise eine Maschinensteuerung (NCU-Baugruppe) als Master und mehrere Antriebe als Slaves an einem Bussystem angeschlossen. Hochgenaue Regelungen, wie sie ein isochroner Datenverkehr erlaubt, sind häufig notwendig, wenn es darum geht, dass eine Werkzeugmaschine unter gleichzeitigem Verfahren mehrerer Bewegungsachsen vorgegebene Kurven (z.B. Geraden, Kreise, Parabeln, Schraubenlinien etc.) be- schreibt. In DIN 66025 sind Programmierbefehle für solche Interpolationsbewegungen aufgeführt (G-Codes). Dabei müssen die Bewegungen der einzelnen Achsen miteinander gekoppelt werden. Im Beispiel der Bewegung von Punkt zu Punkt entlang einer Geraden müssen die einzelnen Achsen auf Geschwindigkeiten proportional zu ihrer jeweils zurückzulegenden Strecke geregelt werden. Innerhalb eines kur- zen Zeitintervalls, dem Interpolationstakt, der typischerweise eine bis wenige Millisekunden dauert, liest die Maschinensteuerung die Istwerte aller Achsen ein und berechnet daraus die Sollwerte für den nächsten Interpolationstakt. Die Bewegung vom Anfangspunkt zum Zielpunkt wird also durch Interpolieren von typischerweise den Positionswerten in kurzen Zeitintervallen, dem Interpolationstakt, erreicht. Die Bewe- gung jedes einzelnen Antriebs kann auch innerhalb des Interpolationstakts zusätzlich in einem feineren Interpolationstakt geregelt werden. Typischerweise spricht man bei dem Regler des Antriebs in diesem Feininterpolationstakt vom sogenannten Lageregler und. bei dem Regler, der den Antriebsverbund regelt, vom Interpolator. Die Soll- und Istwerte können Positionswerte, aber z.B. auch Geschwindigkeitswerte sein.
Der Interpolationstakt sowohl des Lagereglers als auch des Interpolators ist auf die Dynamik der Antriebe abgestimmt. Innerhalb eines einzelnen Interpolationstaktes versendet der Master ein Interpolationstaktsignal an alle an dem Bussystem ange- schlossenen Slaves, die dadurch freigeschaltet werden, die zuletzt erhaltenen
Verfahrbefehle (Sollwerte) aktiv zu setzen. Des Weiteren übermittelt der Master die Sollwerte für den nächsten Interpolationstakt an die einzelnen Antriebe und erhält deren Istwerte, wobei üblicherweise alle Antriebe für ein besseres Regelungsergebnis zum gleichen Zeitpunkt innerhalb des Interpolationstakts ihre Istwerte bestimmen. Für ein noch genaueres Ergebnis geben die Peripheriegeräte ihre Istwerte bevorzugt zusammen mit einem Zeitstempel, in dem der genaue Zeitpunkt der
Istwertbestimmung hinterlegt ist, an den Master zurück. Dank der im Bustakt stattfindenden Timer-Synchronisation der Antriebe mit der Maschinensteuerung kann somit aus den Istwerten sehr präzise berechnet werden, ob der Antrieb seinen Sollwerten voraus- oder nacheilt, und die Sollwerte für den nächsten Interpolationstakt entsprechend angepasst werden.
In nicht-taktsynchron arbeitenden Bussystemen kann ein Busumsetzer eingesetzt werden, der die übertragenen Daten, die in einem vom einen Bussystem verstandenen Format übertragen werden, auf ein vom anderen Bussystem verstandenes Format hin- bzw. zurückübersetzen. Peripheriegeräte können üblicherweise nur mit einem Bussystem kommunizieren und werden an dieses entsprechend angeschlossen. Lösungen mittels Busumsetzer sind problematisch, wenn ein Master an einem taktsynchron arbeitenden Bussystem über Busumsetzer mit Peripheriegeräten an einem oder mehreren anderen Bussystemen, im Folgenden„Fremdperipheriegeräte" und„Fremdbussysteme" genannt, verbunden werden soll.
Damit das taktsynchron arbeitende Bussystem optimal arbeitet, müssen die Daten des Masters dieses Bussystems innerhalb eines einzelnen Interpolationstaktes an alle Peripheriegeräte bzw. Busumsetzer versendet werden, die Busumsetzer müssen die Daten auf das Format des anderen angeschlossenen Fremdbussystems übersetzen und anschließend sukzessive an alle dort angeschlossenen Fremdperipheriegeräte verteilen, die ihrerseits sukzessive eine Antwort an den Busumsetzer zurück- senden, der diese erneut übersetzt und dann im taktsynchron arbeitenden Bussystem an den Master oder andere Peripheriegeräte bzw. Busumsetzer weitergibt. Bei der Weitergabe an einen anderen Busumsetzer kommt es erneut zu einer Übersetzung, Verarbeitung der Daten und Antwort. Da die schnellsten Busumsetzer selten weniger als eine Millisekunde für die Datenübersetzung benötigen, ergeben sich mehrere Probleme für eine erfolgreiche Bewegungsinterpolation. Zum einen muss durch die langen Datenübersetzungszeiten ein längerer Interpolationstakt in Kauf genommen werden. Zum anderen verzögert sich die Timer-Synchronisation der Fremdantriebe zum Master durch die Datenübersetzungszeiten des entsprechenden Datentelegramms zum Fremdbussystem. Taktsynchron arbeitende Bussysteme ge- hören bereits seit vielen Jahren zum Stand der Technik und Busumsetzer sind noch wesentlich länger bekannt. Trotzdem wurden auf Grund der geschilderten Probleme bislang noch keine Busumsetzer für die Verwendung in taktsynchron arbeitenden Bussystemen implementiert. Der vorliegenden Erfindung liegt die Aufgabe zu Grunde, Fremd peripheriegeräte an ein taktsynchron arbeitendes Bussystem anzubinden und eine Regelung/Steuerung der Fremd peripheriegeräte mit einem ähnlich schnellen Interpolationstakt zu erreichen wie bei direkt angeschlossenen Peripheriegeräten.
Die Aufgabe wird bei dem Verfahren erfindungsgemäß durch ein Verfahren mit den Merkmalen von Anspruch 1 gelöst.
Im Falle der vorteilhaften Ausgestaltung nach Anspruch 6 ermöglicht das sofortige Freischalten der Sollwerte die Verwendung von Fremdperipheriegeräten, die keine Freigabesignale unterstützen, man erspart sich die Übersetzung des Freigabesignals vom taktsynchron arbeitenden Bussystem auf das Fremdbussystem und es ist auch möglich einen Busumsetzer nach dem Stand der Technik zu verwenden. Vorteilhafterweise werden nach Anspruch 7 die Sollwerte der Peripheriegeräte und/oder Fremdperipheriegeräte erst nach einer festen Wartezeit nach Erhalt des Freigabesignals freigeschaltet. Somit ist es möglich, dass der Busmaster am taktsynchron arbeitenden Bussystem seine Freigabesignale wie üblich erzeugt und ein Busumsetzer nach dem Stand der Technik verwendet werden kann. Das gleichzeiti- ge Freischalten der Sollwerte wird durch die in den Peripheriegeräten und/oder Fremdperipheriegeräten konfigurierte Wartezeit sichergestellt.
Nach Anspruch 8 ist es von Vorteil, wenn die Peripheriegeräte und/oder Fremdperipheriegeräte die Zeitpunkte des Erhalts mehrerer Freigabesignale beim Freischalten der Sollwerte berücksichtigen. Dadurch können Auswirkungen des Jitters bei der Signalübertragung minimiert werden und zum Beispiel Fremdperipheriegeräte Verzögerungen bei der Übertragung auf dem Fremdbussystem, insbesondere bei Multi- mastersystemen oder einer Vielzahl an sonstigen Fremdperipheriegeräten im Bus, abschätzen und berücksichtigen.
Vorteilhafterweise kann das Verfahren nach Anspruch 9 nicht nur für eine Ansteue- rung von Peripheriegeräten, sondern auch für deren Regelung Anwendung finden. Besonders von Vorteil ist es nach den Ansprüchen 2 bis 4, wenn der Busumsetzer über einen eigenen Timer verfügt, der sich mit den Timern der Peripheriegeräte bzw. des Busmasters synchronisieren kann, da hiermit der Busumsetzer selbst Freigabesignale erzeugen kann, die sehr präzise mit den Freigabesignalen des taktsynchron arbeitenden Bussystems synchronisiert sind. Es ist auch möglich, die Bestimmung der Istwerte von Fremdperipheriegeräten zeitlich synchronisiert zur
Istwertbestimmung von Peripheriegeräten durch den Busumsetzer anstoßen zu lassen. Außerdem kann der Busumsetzer beim Einlesen mehrerer Freigabesignale eigenständig die Dauer des Interpolationstakts bestimmen.
Bevorzugt werden nach Anspruch 10 zu Beginn eines Interpolationstakts zunächst alle Daten an die Busumsetzer übertragen, damit diese Zeit haben für die Übersetzung der Daten, während die wesentlich schnelleren Übertragungen auf dem taktsynchron arbeitenden Bussystem an die Peripheriegeräte parallel verarbeitet wer- den.
Um eine genauere Regelung gewährleisten zu können, werden nach Anspruch 11 auch die Istwerte von Peripherie- und Fremdperipheriegeräten möglichst zeitgleich bestimmt.
Besonders kurze Interpolationstakte erlauben nach Anspruch 11 und 12 das frühzeitige Bestimmen der Istwerte an den Fremdperipheriegeräten und Übertragen an den Busumsetzer, wodurch die Istwerte möglichst früh bereit sind, vom Busmaster am taktsynchron arbeitenden Bussystem ausgelesen zu werden.
Ein weiterer Vorteil ergibt sich, wenn eine Timersynchronisation nach Anspruch 13 zwischen Busumsetzer und Fremdperipheriegeräten stattfindet, da die Fremdperipheriegeräte dadurch den Istwerten einen Zeitstempel bzgl. deren Bestimmung hinzufügen können, wodurch das Ergebnis einer Regelung verbessert werden kann.
Eine schnellere und bessere Ansteuerung bzw. Regelung ergibt sich, wenn auf dem Fremdbus nach Anspruch 14 nur ein Fremdperipheriegerät mit dem Busumsetzer kommuniziert, da hierdurch Jitter und Verzögerungen in der Datenübertragung vermindert werden. Außerdem kann der Busumsetzer dadurch nicht zum Engpass wer- den, wenn zu viele Daten von oder zu Fremdperipheriegeräten gleichzeitig übertragen werden müssen.
Die Erfindung betrifft auch einen Busumsetzer zum Verbinden eines taktsynchron ar- beitenden Bussystems mit einem Fremdbussystem mit den Merkmalen von Anspruch 15.
Vorteilhafterweise ist der Busumsetzer nach Anspruch 18 als ASIC (Application Specific Integrated Circuit) ausgebildet. Diese übersetzen die Signale schneller als Softwarelösungen auf einem Mikrocontroller und sind platz- und energiesparend
Weitere Vorteile der Erfindung ergeben sich aus der Beschreibung und den Zeichnungen. Ebenso können die vorstehend genannten und die noch weiter aufgeführten Merkmale je für sich oder zu mehreren in beliebigen Kombinationen Verwendung fin- den. Die gezeigten und beschriebenen Ausführungsformen sind nicht als abschließende Aufzählung zu verstehen, sondern haben vielmehr beispielhaften Charakter für die Schilderung der Erfindung.
Es zeigen:
Fig. 1 eine Steuerungsvorrichtung nach dem Stand der Technik zum Steuern einer Bearbeitungsanlage, die über ein Bussystem an die Steuerungsvorrichtung angeschlossene Peripheriegeräte aufweist;
Fig. 2a einen Busumsetzer nach dem Stand der Technik zum Anschließen von
Fremdperipheriegeräten eines Fremdbussystems an das Bussystem der
Steuerungsvorrichtung von Fig. 1 ;
Fig. 2b einen erfindungsgemäßen, taktsynchron arbeitenden Busumsetzer mit eigener Rechnereinheit und Timer zum Anschließen von Fremdperipheriegeräten eines Fremdbussystems an das Bussystem der Steuerungs- Vorrichtung von Fig. 1 ;
Fig. 3a ein Verfahren zur Datenübertragung bei Verwendung des Busumsetzers von Fig. 2a mit einem taktsynchron arbeitenden Bussystem; ein Verfahren zur Datenübertragung bei Verwendung des erfindungsgemäßen Busumsetzers von Fig. 2b, der ein eigenes Interpolationstaktsignal für den Fremdbus erzeugt;
das in Fig. 3b gezeigte Verfahren unter Verwendung eines Busumsetzers pro Fremdperipheriegerät;
das in Fig. 3b gezeigte Verfahren unter Verwendung von Peripheriegeräten, bei denen die Freischaltung der Sollwerte mit einem Zeitversatz erfolgt, um diese für ein besseres Regelungsergebnis gleichzeitig zu den Fremdperipheriegeräten freizuschalten;
das in Fig. 3b gezeigte Verfahren unter Verwendung von Fremdperipheriegeräten, die die Sollwerte direkt nach Erhalt freischalten, und eines Busmasters, der diese Sollwerte zeitlich passend versendet, damit sie zeitgleich zum Interpolationstaktsignal beim Fremdperipheriegerät ankommen; und
das in Fig. 3b gezeigte Verfahren, wobei der Busumsetzer gleichzeitige Hin- und Rückübersetzung erlaubt und von den Fremd peripheriegeräten zu Beginn des Interpolationstaktes Istwerte erhält bzw. anfordert.
Die Steuerung von Bearbeitungsanlagen erfolgt mit Hilfe numerischer Steuerungen, die im Allgemeinen in drei Steuereinheiten, ein HMI-Bediensystem (Human Machine Interface) als Dateneingabe- und Visualisierungseinheit, eine SPS-Steuereinheit (speicherprogrammierbare Steuerung) und eine NC-Steuereinheit, aufgeteilt sind. Daten und Steuerbefehle werden über das HMI-Bediensystem eingegeben, an die NC-Steuereinheit weitergeleitet, in der NC-Steuereinheit decodiert und nach geometrischen und technologischen Daten (NC-Steuereinheit) und Schaltbefehlen (SPS- Steuereinheit) getrennt weiter verarbeitet. Die NC- und SPS-Steuereinheiten übermitteln den aktuellen Maschinenstatus zur Visualisierung an das HMI-Bediensystem. Fig. 1 zeigt eine bekannte Bearbeitungsanlage 1 , die mit Hilfe einer numerischen Steuerungsvorrichtung 2 gesteuert wird. Die Steuerungsvorrichtung 2 umfasst hard- wareseitig ein HMI-Bediensystem 3 mit einem als Industrie-PC ausgebildeten Steuerungscomputer 4 und einer Bedieneinrichtung 5 mit einem Bildschirm 6 als Anzeigeeinheit und einer Eingabeeinheit 7, die bspw. als Tastatur, Maus oder Touchpanel ausgebildet ist. Weiterhin umfasst die Steuerungsvorrichtung 2 eine Maschinensteu- ertafel 8 zur manuellen Bedienung der Bearbeitungsanlage 1 , wobei vor allem sicherheitsrelevante Bedienungen ausgeführt werden, und eine NCU-Baugruppe 9 (Numerical Control Unit) mit integrierter NC-Steuereinheit 10 und SPS-Steuereinheit 11. Die NC- und SPS-Steuereinheiten 10, 1 1 können auch als separate Baugruppen ausgebildet sein.
Die Steuerungsvorrichtung 2 umfasst softwareseitig eine Bediensoftware 12 zur Steuerung der Bearbeitungsanlage 1 , Softwaremodule 13 zur Auftragsverwaltung, Werkzeugverwaltung und Palettenverwaltung, eine Programmverwaltung 14 zur Verwaltung von Steuerprogrammen und einen Datenspeicher 15, in dem standardmäßige Bearbeitungsparameter für die Steuerprogramme gespeichert sind.
Für eine erfolgreiche Abarbeitung der Steuerprogramme auf der Bearbeitungsma- schine 1 sind die Bearbeitungseinrichtungen mit Achsenantrieben, Sensoren oder anderen Peripheriegeräten 24 bzw. Fremdperipheriegeräten 25 ausgestattet, die über verschiedene Bussysteme 21 , 22, insbesondere ein taktsynchron arbeitendes Bussystem 29, an die NCU-Baugruppe 9 angebunden sein können. Fig. 2a zeigt schematisch eine Verbindung zweier Bussysteme 21 , 22 über einen Busumsetzer 23 nach dem Stand der Technik. Dabei ist die Steuerungsvorrichtung 2, wie üblich, als Busmaster 20 an das Bussystem 21 angeschlossen. Der Busmaster 20 kommuniziert über dieses Bussystem 21 direkt mit den daran angeschlossenen Peripheriegeräten 24. Dabei werden die vom Busmaster 20 kommenden Daten entsprechend dem Busprotokoll für Bussystem 21 in definierte Stücke zerlegt, mit Protokollinformationen z.B. bzgl. eines Zielperipheriegeräts versehen und über das Bussystem 21 versendet. Mit Hilfe dieser Protokollinformationen erkennen die Peripheriegeräte 24 zumindest, ob sie zu den Zielperipheriegeräten gehören und die über das Bussystem 21 versendeten Daten einlesen müssen oder nicht. Beim Einle- sen werden die definierten Datenstücke wieder zu den ursprünglichen Daten zusammengesetzt.
Fremdperipheriegeräte 25, die auf Grund von Inkompatibilität nicht direkt an das Bussystem 21 angeschlossen werden können, sind an ein zweites Bussystem, im Folgenden Fremdbussystem 22 genannt, indirekt an den Busmaster 20 angebunden. Dazu ist der Busumsetzer 23 mit einem ersten Busanschluss 26 an das Bussystem 21 angebunden und über einen zweiten Busanschluss 27 an das Fremdbussystem 22. Eine Umsetzungseinheit 28 des Busumsetzers 23 sorgt dafür, dass sämtliche, an ein Fremdperipheriegerät 25 adressierte Daten vom Bussystem 21 an die Fremdperipheriegeräte 25 übertragen werden können und umgekehrt. Dazu werden die im Busprotokoll des einen Bussystems übertragenen Daten in die Umsetzungseinheit 28 eingelesen, die Datenstücke in die für das jeweils andere Bussystem charakteristische Datenstücke weiterverarbeitet und mit Protokollinformationen bzgl. des Adres- säten der Daten, also Zielperipheriegeräts 25 bzw. Busmasters 20, versehen. Die Datenstücke werden bis zum Weiterversenden in einem Pufferspeicher 31 zwischengespeichert. So können Daten zwischen Busmaster 20 und Fremdperipheriegeräten 25 ausgetauscht werden. Auf Grund der langen Übersetzungsdauern des Busumsetzers 23 von derzeit typischen einigen hundert Mikrosekunden bis zu einigen Millisekunden ist es mit diesem bekannten Busumsetzer 23 schwierig, einen schnellen Regelkreis mit einem taktsynchron arbeitenden Bussystem aufzubauen, wie er z.B. für Interpolationsbewegungen zwischen Steuerungsvorrichtung 2 und Fremdperipheriegeräten 25 notwendig ist, und man stößt auf die in Fig. 3a dargestellten Probleme.
Fig. 3a zeigt die Datenübertragungen in den Bussystemen 21 , 22 in einer Anordnung mit dem in Fig. 2a gezeigten Busumsetzer 23 nach dem Stand der Technik, wenn ohne weitere Modifikationen anstelle von Bussystem 21 ein taktsynchron arbeitendes Bussystem 29 verwendet wird. Gezeigt sind alle Datenübertragungen innerhalb eines Interpolationstakts, der von ΤΊ bis T2 dauert, wobei in diesem Beispiel am Fremdbussystem 22 zwei Fremdperipheriegeräte 25 in den Slavepositionen 2 und 3 und am Bussystem 29 zwei Peripheriegeräte 24 in den Slavepositionen 1 und 4 angebunden sind, d.h. der Busmaster 20 überträgt die Solldaten S1 , S2, S3 etc. in der festen Rei- henfolge an Slave 1 , Slave 2, Slave 3 etc. Die Datenübertragungen 34 und 35 stellen dabei Übertragungen zwischen Busmaster 20 und Peripheriegeräten 24 und/oder dem Busumsetzer 23 dar, wobei die Datenübertragungen 34 vom Busmaster 20 gesendet und die Datenübertragungen 35 für den Busmaster 2 bestimmt sind. Entsprechend stellen die Datenübertragungen 36 und 37 Übertragungen zwischen dem im Fremdbussystem 22 als Busmaster konfigurierten Busumsetzer 23 und den beiden Fremdperipheriegeräten 25 dar, wobei die Übertragungen 36 vom Busumsetzer 23 gesendet und die Übertragungen 37 für den Busumsetzer 23 bestimmt sind. Außerdem sind die Übersetzungen 38 von Dateiübertragungen vom Bussystem 29 kom- mend zu Fremdbussystem 22 und die Übersetzungen 39 in umgekehrter Richtung dargestellt.
Beispielsweise wird zu Beginn des Interpolationstaktes zum Zeitpunkt Ti vom Busmaster 20 an alle Peripheriegeräte 24 und Fremdperipheriegeräte 25 ein entspre- chendes Interpolationstaktsignal ti versendet, mit dem die im vorhergehenden Interpolationstakt versendeten Solldaten für die Geräte 24, 25 freigeschaltet werden. Ein Problem der Verwendung des Busumsetzers 23 nach dem Stand der Technik wird hier erkennbar. Das Interpolationstaktsignal ti erreicht die Peripheriegeräte 24 binnen kurzer Zeit und innerhalb eines Jitters von z.T. unter 1 Mikrosekunde, da die Über- tragung weniger Bytes typischerweise nur einige wenige oder einige zehn Mikrose- kunden benötigt. Hingegen erreicht das Signal die Fremdperipheriegeräte 25 erst verzögert um die Übersetzungsdauer, die einige hundert Mikrosekunden bis einige Millisekunden beträgt, und um die Dauer der zusätzlichen Übertragung im- Fremdbussystem 22. Dadurch werden die Sollwerte der Fremdperipheriegeräte 25 viel spä- ter, nämlich um At später, als die der Peripheriegeräte 24 freigeschaltet, wodurch eine genaue bzw. schnelle Regelung bereits nicht mehr zu erreichen ist. Des Weiteren ist die Übertragung des Busumsetzers 23 typischerweise mit einem stärkeren Jitter behaftet als die Übertragungen auf dem taktsynchron arbeitenden Bussystem 29. Zur besseren Darstellbarkeit ist die Übersetzungsdauer im Vergleich zu den Datenüber- tragungen nicht maßstabsgetreu, sondern stark verkürzt gezeichnet.
Nach dem Interpolationstaktsignal ti werden auf dem Bussystem 29 die Sollwerte S1 bis S4 für die Peripheriegeräte 24, 25 versendet. Die Peripheriegeräte 24 am taktsynchron arbeitenden Bussystem 29 geben daraufhin ihre Istwerte 11 und 14 zurück, vorzugsweise für eine noch präzisere Regelung mit einem Zeitstempel versehen, der angibt wann die Istwerte gemäß dem Timer im Peripheriegerät 24 bestimmt wurden,. Da die Timerzeit der Peripheriegeräte 24 durch den Bustakt oder das Interpolationstaktsignal sehr präzise mit der Timerzeit des Busmasters 20 synchronisiert wird, kann dieser aus den Istwerten mit Zeitstempel Abweichungen von den Sollwerten sehr genau berechnen und diese in den für den nächsten Interpolationstakt berechneten Sollwerten berücksichtigen. Ohne Timer können die Peripheriegeräte 24 ihre Istwerte auch sofort nach dem Erhalten des Interpolationstaktsignals (oder eines festgelegten Bustaktsignals) bestimmen und Zwischenspeichern, bis sie abgerufen werden. Somit ist ebenfalls sichergestellt, dass der Zeitpunkt, an dem die Istwerte bestimmt werden, sehr präzise definiert ist, was für eine hinreichend schnelle Regelung Voraussetzung ist. Auch eine Kombination aus Zeitstempel und festgelegtem Zeitpunkt der Istwerte-Bestimmung ist möglich. In diesem Beispiel übertragen die Fremdperipheriegeräte 25 Ihre Istwerte 12 und 13 nach Erhalt der Sollwerte S2 und S3 über Fremdbussystem 22, Busumsetzer 23 und taktsynchron arbeitendes Bussystem 29 an den Busmaster 20 zurück. Problematisch wird dies für die Fremdperipheriegeräte 25, da diese das Interpolationstaktsignal ti nur um At verzögert erhalten, so dass die Timersynchronisation mit dem Busmaster 20 aufwändiger und ungenauer wird als bei den Peripheriegeräten 24.
Neben der langen Übersetzungsdauer und den entsprechenden Problemen kann der Busumsetzer 23 auch selbst zum Engpass werden, wenn die vom Busumsetzer 23 empfangenen Daten nicht sofort umgesetzt werden können, weil zunächst zuvor empfangene Daten ganz oder teilweise umgesetzt sein müssen. Um diese und die zuvor dargestellten Probleme zu lösen, wurden die im Folgenden dargestellten Ausführungsformen entwickelt.
Der in Fig. 2b gezeigte taktsynchron arbeitende erfindungsgemäße Busumsetzer 30 ermöglicht es, dass die Fremdperipheriegeräte 25 auch zusammen mit dem taktsyn- chron arbeitenden Bussystem 29 betrieben werden können. Dieser Busumsetzer 30 verfügt vorteilhafterweise über eine Rechnereinheit 32 und einen Timer 33, der beispielsweise über den Bustakt oder den Interpolationstakt mit dem Timer 33 des Busmasters 20 bzw. der Steuerungsvorrichtung 2 synchronisiert wird. An dem taktsynchron arbeitenden Bussystem 29 verfügen üblicherweise auch die Peripheriege- r te 24 über einen Timer 33. Die Rechnereinheit 32, z.B. ein Prozessor oder eine Gruppe von Prozessoren, kann mit Hilfe des Timers 33 das Interpolationstaktsignal des taktsynchron arbeitenden Bussystems 29 entsprechend des erfindungsgemäßen Verfahrens der Fign. 3b und 3c verändern. Des Weiteren weist der Busumsetzer 30 auch einen Pufferspeicher 31 auf, in dem zusätzlich zu den zwischengespeicherten Datenstücken mindestens die Timerzeit des oder der letzten Interpolationstakte und gegebenenfalls die durchschnittliche Interpolationszeit zwischengespeichert sind. Dadurch kann der Busumsetzer 30 die Zeitpunkte der nächsten Interpolationstaktsignale tn berechnen. Die Rechnereinheit 32 vermag auch selbst, zu festgelegten Zeitpunkten innerhalb eines Interpolationstaktes Daten von an den jeweiligen Busumsetzer 30 angeschlossenen Fremdperipheriegeräten 25 einzulesen, zu übersetzen und anschließend im jeweiligen Pufferspeicher 31 zwischenzuspeichern, bis diese Daten vom Busmaster 20 eingelesen werden können. Des Weiteren ist vorteilhaft an jeden Busumsetzer 30 nur jeweils ein Fremdperipheriegeräte 25 angeschlossen, um das Problem einer Engstelle der Datenübertragung zu verringern.
Analog zu Fig. 3a sind in Fig. 3b die Datenübertragungen in den Bussystemen 22, 29 mit dem taktsynchron arbeitenden Busumsetzer 30 von Fig. 2b gezeigt. An diesem Bussystem 29 verfügen der Busumsetzer 30 wie auch die Peripheriegeräte 24 über einen Timer 33, der mit dem Busmaster 20 zeitlich synchronisiert wird. Dies kann mit Hilfe des zum Zeitpunkt Ti gesendeten Interpolationstaktsignals t-ι, aber auch mit dem Bustakt (nicht dargestellt) geschehen. Im Gegensatz zu Fig. 3a werden die Interpolationstaktsignale tn (n=1 , 2, ... ) zur zeitlichen Synchronisierung bzw. Freischaltung der Sollwerte wegen der zeitlichen Verzögerung nicht vom taktsynchron arbeitenden Busumsetzer 30 übersetzt und an die Fremdperipheriegeräte 25 weitergeleitet. Die Soll- und Istwerte S2, 12, S3, und 13 werden weiterhin normal übersetzt und übertragen. Der Hauptunterschied zu Fig. 3a besteht darin, dass die Interpolationstaktsignale ti, t2, tn für die Fremdperipheriegeräte 25 in den Busumsetzern 30 von der Rechnereinheit 32 selbst erzeugt und vom Fremdbusanschluss 27 auf das Fremdbussystem 22 ausgegeben werden. Wenn, wie in diesem Beispiel dargestellt, das Interpolationstaktsignal t2 zum Zeitpunkt T2 auf Bussystem 29 gesendet wird, wird nahezu zeitgleich von Busanschluss 27 zum Zeitpunkt T-i+T ein Interpolationstaktsignal tt+T auf Fremd bussystem 22 gesendet. Den Zeitpunkt Ti kann der Busumsetzer 30 selbst mit seiner Rechnereinheit 32 aus dem Interpolationstaktsignal ti bestimmen und in seinem Pufferspeicher 31 ablegen. Die zu wartende Zeit T entspricht der Dauer eines Interpolationstakts, die vorher im Busmaster 20 und im Busumsetzer 30 gespeichert wurde, oder der Busumsetzer 30 bestimmt die durchschnittliche Zeit des oder der letzten Interpolationstakte T durch die im Pufferspeicher 31 abgelegten Zeiten Tn. Durch diese Anordnung verkürzt sich der Interpolationstakt im Vergleich zu Fig. 3a, da keine zusätzliche Übersetzung der Interpolationstaktsignale tn mehr notwendig ist.
Eine weitere Verkürzung des Interpolationstakts, wie in Fig. 3c dargestellt, ist da- durch möglich, dass wie in Fig. 2b gezeigt an jeden Busumsetzer 30 nur ein Fremdperipheriegerät 25 angeschlossen wird, in diesem Beispiel sind zwei Fremdbussysteme 22, 22' über jeweils einen Busumsetzer 30, 30' an das taktsynchron arbeitende Bussystem 29 angeschlossen. Dadurch können ein einzelner, oder zu wenige Busumsetzer 30 nicht mehr zu einer Engstelle bei der Datenübertragung werden, da so auf jeden Fall mehrere Übersetzungen der Daten S1 , S2 bzw. 11 , 12 parallel ablaufen können, und es kommt zu keinen Verzögerungen auf dem Fremdbussystem 22 durch Querverkehr bei der Datenübertragung zwischen mehreren daran angeschlossenen Fremdperipheriegeräten 25. Um den Interpolationstakt möglichst weit zu verkürzen, werden die Sollwerte der Fremdperipheriegeräte 25 zusätzlich als erstes vom Busmaster versendet, um den langwierigen Übersetzungsprozess möglichst früh innerhalb des Interpolationstakts anzustoßen.
Eine optionale Funktion des Busumsetzers 30 mit Timer 33 besteht darin, die Timer 33 des bzw. der daran angeschlossenen Fremdperipheriegeräte 25 mit der Timerzeit des Busumsetzers 30 zu synchronisieren. Wenn die Fremdperipheriegeräte 25 über keinen Timer 33 verfügen oder aus anderen Gründen keine Istwerte mit Zeitstempel erzeugen können, kann auch die Rechnereinheit 32 des Busumsetzers 30 die empfangenen Istwerte mit Zeitstempel versehen. Dabei kann die durchschnittliche Übertragungszeit vom Fremdperipheriegerät 25 zum Busumsetzer 30 abgezogen werden. Insbesondere bei einer Anordnung nach Fig. 3c, bei der jedem Busumsetzer 30 nur ein Fremdperipheriegerät 25 zugeordnet ist, entspricht der Zeitstempel sehr genau der tatsächlichen Zeit, zu der die Istwerte ausgelesen wurden, da es nur ein geringes Datenaufkommen und entsprechend geringe Verzögerungen bzw. Abweichungen von der durchschnittlichen Übertragungsdauer auf dem Fremd bussystem 22 gibt.
Ein weiteres Ausführungsbeispiel, bei dem die Sollwerte zum gleichen Zeitpunkt freigeschaltet werden, ist in Fig. 3d dargestellt. Dabei wird das Interpolationstaktsignal tn auf dem taktsynchron arbeitenden Bussystem 29 so versendet, dass es um eine Zeit At vor dem Interpolationstaktende an dem oder den Busumsetzern 23, 30 und den Peripheriegeräten 24 ankommt. Ät entspricht der Zeit, die die Signale brauchen, durch den Busumsetzer 23, 30 übersetzt und auf dem Fremdbus 22 übertragen zu werden. Die Peripheriegeräte 24 verzögern nach Erhalt des Interpolationstaktsignals das Freischalten der Sollwerte um At, so dass alle Peripheriegeräte 24 und Fremd- peripheriegeräte 25 gleichzeitig zum Zeitpunkt Tn ihre Sollwerte freischalten. Anschließend werden wie in dem Beispiel von Fig. 3c zunächst die Sollwerte an den Busumsetzer 23, 30 übertragen und anschließend die Sollwerte an die Peripheriegeräte 24. In diesem Beispiel ist der Interpolationstakt länger als dreimal die Übersetzungsdauer.
Fig. 3e zeigt ein weiteres Ausführungsbeispiel, bei dem der Interpolationstakt im Vergleich zum Beispiel aus Fig. 3d verkürzt wurde, indem das Eintreffen der Sollwerte beim Fremdperipheriegerät 25 an Fremdbussystem 22 zu einem Freischalten nach festgelegter Wartezeit oder zu einem sofortigen Freischalten der Sollwerte führt. Die Übertragungen der Sollwerte S1 , SV fungieren somit auch als Freigabesignal. Wie zuvor müssen die Sollwerte dann so früh übertragen werden, dass sie zeitgleich zum Interpolationstaktsignal tn auf dem taktsynchronen Bussystem 29 freigeschaltet werden. Bei einem sofortigen Freischalten der Sollwerte am Fremdperipheriegerät 25 sendet der Busmaster 20 die Sollwerte S1 , S1 ' nach einer festen Zeit At nach dem letzten Interpolationstaktsignal tn.
Die beiden Beispiele aus Fign. 3d und 3e können zwar dafür sorgen, dass die Sollwerte auf Fremdbus 22 und taktsynchronem Bus 29 ungefähr gleichzeitig freigeschaltet werden. Da die Übersetzungsdauer der Daten eines Busumsetzers 23, 30 jedoch einen größeren Jitter aufweist als der Bustakt des taktsynchronen Bussystems 29, ist die Regelung der Fremdperipheriegeräte 25 weniger genau als die der Peripheriegeräte 24. Diesbezüglich ist der Aufbau von Fig. 2b mit einem Busumsetzer 30 mit Timer 33 und Rechnereinheit 32 besser, da sowohl auf die Übersetzung des Interpolationstaktsignals gemäß Fig. 3d verzichtet werden kann als auch der Jitter für die Regelung der Fremdperipheriegeräte geringer ist. Des Weiteren müssen die Fremdperipheriegeräte 25 von Fig. 3d ein Freigabesignal in dem Format des Busmasters 20 auch verarbeiten können. Dies ist nicht selbstverständlich, denn auch wenn der Busumsetzer 23 die über das taktsynchrone Bussystem 29 gesendeten Daten des Busmasters 20 aus den Protokolldateien des Bussystems 29 entpacken und wieder in Datenpakete für das Fremd bussystem 22 verpacken kann, bedeutet dies noch nicht, dass die Fremdperipheriegeräte die erhaltenen Daten auch verstehen. In Fig. 3e wiederum ist es Voraussetzung, dass man die Fremdperipheriegeräte 25 entsprechend konfigurieren kann, damit sie die Sollwerte nach Erhalt sofort oder nach einer kurzen, festgelegten Verzögerung freischalten. In beiden Fällen ist ein Busumsetzer 30 mit Rechnereinheit 32 und Timer 33 vorteilhaft, der das Freigabesignal in einem für die Fremdperipheriegeräte 25 passenden Format versenden und auch für das richtige Timing des Freischaltens der Sollwerte bzw. Abfragen der Istwerte sorgen kann, indem er selbst das Absenden der Signale entsprechend verzö- gert oder zumindest unterstützt, indem er den Timer 33 des Fremdperipheriegeräts 25 mit dem seinen abgleicht.
Im Beispiel von Fig. 3f ist ein Interpolationstakt dargestellt, bei dem der taktsynchron arbeitende Busumsetzer 30 sowohl die Interpolationstaktsignale tn+T zu den Zeit- punkten Tn+T auf das Fremdbussystem 22 überträgt als auch sofort zu Beginn des neuen Interpolationstakts die Istwerte 11 , 11 ' erhält. Dies kann entweder automatisch durch entsprechende Konfiguration des Fremdperipheriegeräts 25 oder durch eine zusätzlich zum Interpolationstaktsignal tn+T versendete Anfrage des Busumsetzers 30 geschehen. In diesem Fall verfügt die Umsetzungseinheit 28 über die Fähigkeit, gleichzeitig Hin- als auch Rückübersetzungen vorzunehmen, beispielsweise indem diese Aufgaben durch zwei jeweils angepasste ASICs im Busumsetzer erfüllt werden, wodurch gleichzeitig zur RückÜbertragung und -Übersetzung zu Beginn des Interpolationstakts auch die Sollwerte S1 , S1 ' zum Busumsetzer übertragen und übersetzt werden können. Dadurch verkürzt sich die notwendige Länge des Interpo- lationstakts von etwas mehr als zwei Übersetzungsdauern 38, 39 der Fign. 3c und 3e auf etwas mehr als eine Übersetzungsdauer. Dabei sei nochmals daran erinnert, dass die Dauer der Übersetzung 38, 39 wesentlich länger ist als die sonstigen Datenübertragungen 34-37, so dass die Soll- und Istwerteübertragungen S2, S2', S3, S3', 12, Ι2', 13 problemlos parallel dazu durchgeführt werden können.

Claims

Patentansprüche
1. Verfahren zum Ansteuern von Peripheriegeräten (24, 25) über ein taktsynchron arbeitendes Bussystem (29),
wobei innerhalb eines Interpolationstakts Sollwerte an die Peripheriegeräte (24, 25) übertragen werden, Istwerte von diesen Peripheriegeräten (24, 25) zurückgegeben werden und zu einem festen Zeitpunkt innerhalb des Interpolationstakts mindestens ein für alle direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) geltendes Freigabesignal über das taktsynchron arbeitende Bussystem (29) übertragen wird, wodurch die Sollwerte aller di- rekt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) zeitgleich oder nahezu zeitgleich freigeschaltet werden, und wobei an mindestens ein Fremdperipheriegerät (25), welches nicht mit dem taktsynchron arbeitenden Bussystem (29) kompatibel und mit diesem mittels eines Busumsetzers (23, 30) verbunden ist, zu einem festen Zeitpunkt innerhalb des Interpolationstakts ein Freigabesignal vom Busumsetzer (23, 30) übertragen wird, und entweder die Übertragung dieses Freigabesignals vom Busumsetzer (23, 30) oder von einem Busmaster (20) des taktsynchron arbeitenden Bussystems (29) um eine Wartezeit verzögert wird oder die Freischaltung der Sollwerte der Peri- pheriegeräte (24) oder Fremdperipheriegeräte (25) um eine Wartezeit nach Erhalt des Freigabesignals verzögert wird, wodurch die Sollwerte des mindestens einen Fremdperipheriegeräts (25) zeitgleich oder nahezu zeitgleich zu den direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräten (24) freigeschaltet werden.
2. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, dass die Erzeugung des Freigabesignals oder einer Anfrage zur Bestimmung von Istwerten des Fremdperipheriegeräts (25) von dem Busumsetzer (30) veranlasst wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass ein Timer (33) des Busumsetzers (30) mit Timern (33) der am taktsynchron arbeitenden Bussys- tem (29) angeschlossenen Peripheriegeräte (24) und/oder eines Busmasters (20) synchronisiert wird.
Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass von dem Busumsetzer (30) ein Freigabesignal für ein Fremdperipheriegerät (25) übertragen wird, wenn auf Grund des letzten Freigabesignals sowie der Interpolationsdauer oder mindestens der letzten beiden Freigabesignale auf dem taktsynchron arbeitenden Bussystem (29) das nächste Freigabesignal auf dem taktsynchron arbeitenden Bussystem (29) erwartet wird.
Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Peripherie- und Fremdperipheriegeräte (24, 25) innerhalb eines Fünftels des Interpolationstakts, bevorzugt in der Größenordnung des Jitters der Übersetzung durch den Busumsetzer (23, 30), freigeschaltet werden.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Sollwerte für das mindestens eine Fremdperipheriegerät (25) vom taktsynchron arbeitenden Bussystem (29) an den Busumsetzer (23, 30) zu einem festen Zeitpunkt innerhalb des Interpolationstakts übertragen werden und dann vom Fremdperipheriegerät (25) sofort nach Erhalt des vom Busumsetzer (23, 30) übertragenen Freigabesignals freigeschaltet werden.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Freigabesignal vom taktsynchron arbeitenden Bussystem (29) zu einem festen Zeitpunkt innerhalb des Interpolationstakts sowohl an alle direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) als auch an den Busumsetzer (23, 30) des mindestens einen Fremdperipheriegeräts (25) übertragen wird und die Sollwerte der Peripherie- und/oder Fremdperipheriegeräte (24, 25) erst nach einer festen Wartezeit nach Erhalt des Freigabesignals freigeschaltet werden.
Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Freigabesignal vom taktsynchron arbeitenden Bussystem (29) zu einem festen Zeitpunkt innerhalb des Interpolationstakts sowohl an alle direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) als auch an den Busumsetzer (23, 30) übertragen wird und die Sollwerte der Peripherie- und/oder Fremdperipheriegeräte (24, 25) erst nach einer Wartezeit, die abhängig von den Zeitpunkten des Erhalts früherer Freigabesignale ist, freigeschaltet werden.
9. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Istwerte bei der Berechnung der Sollwerte die Peripherie- und/oder Fremdperipheriegeräte (24, 25) berücksichtigt werden.
10. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass innerhalb des Interpolationstakts Sollwerte oder sonstige Daten auf dem taktsyn- chron arbeitenden Bussystem (29) zunächst an den Busumsetzer (30), bevorzugt an alle Busumsetzer (30) und besonders bevorzugt an die langsamsten Busumsetzer (30) in absteigender Reihenfolge ihrer Übersetzungsdauer, übertragen werden, bevor weitere Sollwerte oder sonstige Daten an alle direkt mit dem taktsynchron arbeitenden Bussystem (29) verbundenen Peripheriegeräte (24) über- tragen werden.
11. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass alle Peripherie- und Fremdperipheriegeräte (24, 25) ihre Istwerte zeitgleich oder nahezu zeitgleich zu einem festen Zeitpunkt innerhalb des Interpolationstakts, bevorzugt direkt nach Freischaltung der Sollwerte, bestimmen.
12. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Istwerte des Fremdperipheriegeräts (25) nach ihrer Bestimmung an den Busumsetzer (30) übertragen und von diesem übersetzt werden.
13. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass ein Timer (33) des Fremdperipheriegeräts (25) mit einem Timer (33) des Busum- setzers (30) synchronisiert wird und den Istwerten des Fremdperipheriegeräts
(25) der Zeitpunkt ihrer Bestimmung durch das entsprechende Fremdperipheriegerät (25) hinzugefügt wird.
14. Verfahren nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass auf Seite eines Fremdbussystems (22) des Busumsetzers (30) nur Daten zwi- sehen dem jeweiligen Busumsetzer (30) und einem einzelnen Fremdperipheriegerät (25) übertragen werden.
15. Busumsetzer (30) zum Verbinden eines taktsynchron arbeitenden Bussystems (29) mit einem Fremdbussystem (22), gekennzeichnet durch einen Timer (33), der mit dem taktsynchron arbeitenden Bussystem (29) zeitlich synchronisierte Übertragungen auf dem Fremd bussystem (22) erlaubt, und eine Rechnereinheit (32), die selbst Anfragen oder Freigabesignale an Fremdperipheriegeräte (25) erzeugt.
16. Busumsetzer nach Anspruch 15, dadurch gekennzeichnet, dass der Busumsetzer (30) in der Peripheriegerätereihenfolge des taktsynchron arbeitenden Bussystems
(29) an eine höher priorisierte Stelle als die direkt daran angeschlossenen Peripheriegeräte (24) gesetzt ist.
17. Busumsetzer nach einem der Ansprüche 15 oder 16, dadurch gekennzeichnet, dass der Busumsetzer (30) auf Seite des Fremdbussystems (22) mit nur einem Fremdperipheriegerät (25) verbunden ist.
18. Busumsetzer nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass der Busumsetzer (30) als ASIC umgesetzt ist.
19. Anordnung mit einer Bearbeitungsanlage (1 ) und mit einer numerischen Steuerungsvorrichtung (2), die über mindestens ein taktsynchron arbeitenden Bussys- tem (29) miteinander verbunden sind, wobei mindestens ein Fremdperipheriegerät (25), welches mit dem taktsynchron arbeitenden Bussystem (29) nichtkompatibel ist, mittels eines Busumsetzers (30) nach einem Ansprüche 15 bis 18 an das taktsynchron arbeitenden Bussystem (29) angeschlossen ist.
PCT/EP2011/071739 2010-12-23 2011-12-05 Verfahren zum ansteuern von peripheriegeräten eines taktsynchron arbeitenden bussystems und von fremdperipheriegeräten eines fremdbussystems sowie zugehöriger busumsetzer Ceased WO2012084471A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE201010064123 DE102010064123B3 (de) 2010-12-23 2010-12-23 Verfahren zum Ansteuern von Peripheriegeräten eines taktsynchron arbeitenden Bussystems und von Fremdperipheriegeräten eines Fremdbussystems sowie zugehöriger Busumsetzer
DE102010064123.5 2010-12-23

Publications (1)

Publication Number Publication Date
WO2012084471A1 true WO2012084471A1 (de) 2012-06-28

Family

ID=45217542

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2011/071739 Ceased WO2012084471A1 (de) 2010-12-23 2011-12-05 Verfahren zum ansteuern von peripheriegeräten eines taktsynchron arbeitenden bussystems und von fremdperipheriegeräten eines fremdbussystems sowie zugehöriger busumsetzer

Country Status (2)

Country Link
DE (1) DE102010064123B3 (de)
WO (1) WO2012084471A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011118046A1 (de) * 2011-11-05 2013-05-08 Robert Bosch Gmbh Synchronisationsgerät und -verfahren zur Synchronisation von Datenpaketen in einem Feldbusnetz
FR3085570B1 (fr) 2018-08-30 2021-08-13 Thales Sa Procede et systeme de synchronisation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10113261A1 (de) * 2001-03-16 2002-09-26 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System
DE10333932A1 (de) * 2003-07-25 2005-02-24 Robert Bosch Gmbh Synchronisation von datenverarbeitenden Einheiten
DE102005003940A1 (de) 2005-01-28 2006-08-03 Held, Felix Busprotokoll für Mikrocontroller
DE102008026823A1 (de) 2007-06-07 2009-01-29 Sumitomo Wiring Systems, Ltd., Yokkaichi Fahrzeug-Gatewayvorrichtung, Kommunikationsdaten- Regel- bzw. Steuerverfahren und Computerprogrammprodukt hierfür
WO2010116416A1 (ja) * 2009-04-08 2010-10-14 トヨタ自動車株式会社 データ中継装置、及び当該装置で用いられるデータ中継方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036832A2 (de) * 2001-10-17 2003-05-01 Siemens Aktiengesellschaft Verfahren zum betrieb eines endteilnehmers eines isochronen, zyklischen kommunikationssystems

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10113261A1 (de) * 2001-03-16 2002-09-26 Siemens Ag Synchrones, getaktetes Kommunikationssystem mit dezentralen Ein-/Ausgabe-Baugruppen und Verfahren zur Einbindung dezentraler Ein-/Ausgabe-Baugruppen in ein solches System
DE10333932A1 (de) * 2003-07-25 2005-02-24 Robert Bosch Gmbh Synchronisation von datenverarbeitenden Einheiten
DE102005003940A1 (de) 2005-01-28 2006-08-03 Held, Felix Busprotokoll für Mikrocontroller
DE102008026823A1 (de) 2007-06-07 2009-01-29 Sumitomo Wiring Systems, Ltd., Yokkaichi Fahrzeug-Gatewayvorrichtung, Kommunikationsdaten- Regel- bzw. Steuerverfahren und Computerprogrammprodukt hierfür
WO2010116416A1 (ja) * 2009-04-08 2010-10-14 トヨタ自動車株式会社 データ中継装置、及び当該装置で用いられるデータ中継方法
EP2418806A1 (de) * 2009-04-08 2012-02-15 Toyota Jidosha Kabushiki Kaisha Datenrelaisvorrichtung und datenrelaisverfahren mit dieser vorrichtung

Also Published As

Publication number Publication date
DE102010064123B3 (de) 2012-02-16

Similar Documents

Publication Publication Date Title
EP1430628B1 (de) Kommunikationsnetzwerk und verfahren zur synchronisation eines kommunikationszyklus
DE60012815T2 (de) Numerisches Steuersystem
DE102010020446B4 (de) Automatisierungsgerät und Verfahren zur beschleunigten Verarbeitung von selektierten Prozessdaten
EP2621193B1 (de) Vorrichtung zur Übertragung von Sensordaten
EP2667269B1 (de) Verfahren zum Betreiben eines redundanten Automatisierungssystems
EP1999537A1 (de) Verfahren und datenübertragungssystem zur übergabe von daten zwischen dem datenübertragungssystem und einem host-prozessor eines teilnehmers eines datenübertragungssystems
WO2002076033A2 (de) Synchrones, getaktetes kommunikationssystem mit dezentralen ein-/ausgabe-baugruppen und verfahren zur einbindung dezentraler ein-/ausgabe-baugruppen in ein solches system
DE102008018633A1 (de) Verfahren, Buskomponenten und Steuerungssystem zur Ethernet-basierten Steuerung eines Automatisierungssystems
WO2006111499A1 (de) Verfahren und vorrichtung zur synchronisation zweier bussysteme sowie anordnung aus zwei bussystemen
DE112012006762B4 (de) Kommunikationsvorrichtung, Kommunikationssystem und synchrones Steuerverfahren
EP1368728B1 (de) Synchrones, getaktetes kommunikationssystem mit relativuhr und verfahren zum aufbau eines solchen systems
EP1659718B1 (de) Synchronisatonsverfahren und Steuerungssystem für die Synchronisation von Nebeneinheiten, sowie synchronisierbare Nebeneinheiten
EP2544388B1 (de) Verfahren zur Arbeitstakt- und Zeittaktsynchronisation in einem Automatisierungsnetzwerk
EP1253494B1 (de) Steuer- und/oder Regelungssystem mit Feldbus
EP2544389A1 (de) Verfahren zur Integration von Systemen mit nur einer Sync-Domain für Uhrzeit- und Taktsynchronisation in eine globale Uhrzeit-Synchronisationsdomain
EP1648117A1 (de) Verfahren zur Synchronisation in einem redundanten Kommunikationssystem
DE102010064123B3 (de) Verfahren zum Ansteuern von Peripheriegeräten eines taktsynchron arbeitenden Bussystems und von Fremdperipheriegeräten eines Fremdbussystems sowie zugehöriger Busumsetzer
EP3267272B1 (de) Vorrichtung und verfahren zur datenübertragung
EP2299614B1 (de) Vorrichtung und Verfahren zur Zeitsynchronisation in einem Kommunikationsnetz
EP3072250B1 (de) Kommunikationseinrichtung, kommunikationssystem und verfahren zum synchronisierten senden von telegrammen
EP3561621B1 (de) Bestimmen eines angepassten leitwertes einer leitachse
EP2527935B1 (de) Verfahren zum Betrieb eines Automatisierungssystems
EP4068014B1 (de) Hochverfügbare cloud-basierte automatisierungslösung mit optimierten übertragungszeiten
DE10208791C5 (de) Druckmaschinenantriebssystem
DE10260807B4 (de) Sendeverfahren für eine Zeitreferenz über ein Übertragungsmedium und hiermit korrespondierender Zeitgeberblock

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11793410

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 11793410

Country of ref document: EP

Kind code of ref document: A1