WO2011006975A1 - Procede d'etalonnage d'un four de recuit et recristallisation de germanium utilisant un tel procede - Google Patents

Procede d'etalonnage d'un four de recuit et recristallisation de germanium utilisant un tel procede Download PDF

Info

Publication number
WO2011006975A1
WO2011006975A1 PCT/EP2010/060248 EP2010060248W WO2011006975A1 WO 2011006975 A1 WO2011006975 A1 WO 2011006975A1 EP 2010060248 W EP2010060248 W EP 2010060248W WO 2011006975 A1 WO2011006975 A1 WO 2011006975A1
Authority
WO
WIPO (PCT)
Prior art keywords
annealing
temperature
furnace
crystallization
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/EP2010/060248
Other languages
English (en)
Inventor
Stéphane KOFFEL
Alain Claverie
Pascal Scheiblin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of WO2011006975A1 publication Critical patent/WO2011006975A1/fr
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any of groups F27B1/00 - F27B15/00
    • F27B17/0016—Chamber type furnaces
    • F27B17/0025—Chamber type furnaces specially adapted for treating semiconductor wafers
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B17/00—Furnaces of a kind not covered by any of groups F27B1/00 - F27B15/00
    • F27B17/02—Furnaces of a kind not covered by any of groups F27B1/00 - F27B15/00 specially designed for laboratory use
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Definitions

  • the present invention relates to the field of semiconductor material devices, and in particular that of microelectronics and micro- or nano-technologies.
  • the invention relates to a method for calibrating a furnace for annealing semiconductor material, and to a process for crystallizing or recrystallizing a layer of semiconductor material using an oven calibrated to using said calibration method.
  • the invention applies in particular to the recrystallization of Germanium and provides improvements in terms of the precision of the time required for this recrystallization and / or precision of the recrystallized thickness.
  • doping by ion implantation of crystalline Germanium can be achieved.
  • Such an implantation has the consequence of damaging the crystalline structure of the semiconductor material and forming a layer of amorphous material.
  • a recrystallization step can then be carried out to restore the crystalline structure of the material, as indicated in the document "Implantation, diffusion and activation of dopants in Germanium", Stéphane Koffel's thesis of November 2008.
  • the recrystallization may be carried out by annealing in an oven, with a suitable duration and temperature, which depend on the thickness of amorphous material which it is desired to crystallize.
  • this duration must be made accurately insofar as if the annealing time is too short, the material is not recrystallized entirely, whereas if the annealing time is too long, the annealing may cause a inadvertent diffusion of dopants, that is to say a diffusion of the dopants in undesired areas.
  • the invention firstly relates to a method for calibrating an annealing furnace for a semiconductor device comprising the steps of:
  • the layer of semiconductor material may have been made amorphous, prior to step a), by implanting dopants in said semiconductor material.
  • the semiconductor material may be any material.
  • Germanium or silicon The semiconductor material having been implanted prior to step a) may be oriented ⁇ 100> single crystal germanium.
  • the parameter V O i is a characteristic parameter of the annealing furnace used.
  • This evaluation thus takes into account the specificity of the annealing furnace used, and makes it possible to obtain an improved precision of the recrystallized thickness.
  • the annealing performed in step a) can have a duration and a temperature determined using a reference Arrhenius law.
  • the invention also relates to a method for producing a semiconductor device comprising at least one crystallization or recrystallization step, by annealing in a calibrated oven using a calibration method as defined previously, the annealing being performed on another layer based on said amorphous semiconductor material, according to a predetermined time and temperature using the parameter V O i.
  • the invention also relates to a method for calibrating an annealing furnace (s) for a semiconductor device comprising:
  • the invention also relates to a method for producing a semiconductor device comprising at least one step of crystallization or recrystallization, by annealing, in said second oven calibrated using such a method, a thickness ei of said semiconductor material.
  • the temperature of the second furnace will depend in particular on the parameter ⁇ (l / T) previously determined.
  • FIGS. 1A-1B illustrate an exemplary method according to the invention
  • FIG. 2 gives different reference Arrhenius curves representative of the rate of recrystallization of Germanium as a function of temperature
  • FIG. 3 gives examples of Arrhenius curves obtained respectively with a first annealing furnace and a second annealing furnace for a semiconductor device.
  • FIGS. 4A and 4B schematically represent devices for implementing methods according to the invention.
  • This layer 11 may be based on a substrate 10.
  • the semiconductor material 9 may be Ge, for example monocrystalline Ge.
  • the implantation is carried out in such a way as to render amorphous at least one thickness of the semiconductor material 9 of the layer 11.
  • amorphous a thickness for example of the order of 150 nm, of the semiconductor material 9 of the layer 11.
  • the substrate is separated into several pieces.
  • the cutting of the substrate can be carried out for example in a direction orthogonal to the main plane of the latter (indicated in FIG. 1B by a broken line), so as to obtain several samples, for example two samples E1, E2 of the layer 11 resting on the latter.
  • first sample E1 On a first sample E1, it is possible to measure a thickness of the layer 11 of semiconductor material which has been made amorphous by the ion implantation.
  • This first sample El can act as a reference sample.
  • This thickness can be achieved for example by means of a measuring device MET ("MET” for “transmission electron microscope”, in English TEM for “Transmission Electron Microscopy”).
  • V (T) VO * exp (-E a / kT) (with Ea the activation energy of Arrhenius, k the Boltzmann constant,
  • T the annealing temperature
  • the determined portion may be for example between 2/3 and 3/4 of the overall thickness of the layer 11.
  • the law of Arrhenius serving as a reference may for example be issued, or be formed from a law as given in the Csepregi document and al: "Regrowth kinetics of amorphous Ge layers created by Ge and Si implantation of Ge crystals", L. CSEPREGI, RP KULLEN and J. MAYER, Solid State Communications, 21, p.1019-1021, 1977, a Cio graphical representation of this reference law being represented for example in Figure 2.
  • the reference Arrhenius law may be derived from the document by Lu et al. : "Pressure-enhanced crystallization kinetics of amorphous Si and Ge: Implications for point-defect mechanisms", G-Q. LU, E. NYGREN and M. J. AZIZ, Journal of Applied Physics, 70, pp. 5323, 1991, a graphical representation C30 of this third example of a reference law being given in FIG. 2.
  • the reference Arrhenius law may be derived from, for example, Kringhoj et al. "Solid-Phase Epitaxial Crystallization of Strain-Relaxed Sii x Ge x Alloy Layers", P. KRINGHOJ and R. G. ELLIMAN, Physical Review B, 73, pp. 858-861, 1994, a graphical representation C40 of this fourth example of a reference law being given in FIG. 2.
  • the reference Arrhenius law may be, according to another example, from the document by Haynes et al .: "Composition dependence of solid-phase epitaxy in silicon-germanium alloys: Experiment and theory", TE HAYNES, MJ ANTONELL, CA LEE and KS JONES, Physical Review B, 51, pp. 7762-7771, 1995, a graphical representation C50 of this fifth example of a reference law being given in FIG.
  • the reference Arrhenius law may be, according to another example, from the document by Koffel et al., Proceedings of 214th ECS meeting, 2008, a C ⁇ o graphical representation of this example of a reference law being given in FIG. 2.
  • the reference Arrhenius law can be derived for example from Johnson et al: "Intrinsic and dopant enhanced solid-phase epitaxy in amorphous germanium",
  • the second sample E2 is then subjected to annealing, according to the time and temperature parameters which come to be defined.
  • the thickness of the layer 11, which is still amorphous after the annealing, is also measured.
  • couples can be predicted using the parameter V O i: [annealing time; set temperature for this annealing], for any given thickness of the semiconductor material 9 to be recrystallized or recrystallized in the furnace in which the calibration was carried out using samples E1 and E2.
  • the parameter V O i is specific to the annealing furnace used.
  • the parameters V O i, V02 can make it possible to determine a recrystallization speed in the second furnace for the same setpoint temperature as the first furnace and thus adjust the annealing time, or to determine the set temperature of the second furnace to obtain a same recrystallized thickness as in the first furnace, with the same annealing time.
  • From one oven to another can be imported the same annealing recipe, adapting only the annealing temperature.
  • a furnace (furnace 2) can be calibrated against a reference furnace (furnace 1).
  • the ratio of the recrystallization rates between the two furnaces before calibration is less than 10, ie Vi / V 2 ⁇ 10 or V 2 / V 1 ⁇ 10. This makes it possible to carry out the calibration by assuming a shift of temperature of less than twenty 0 K.
  • T 2 T 2 Calibrate _ _ A p ant - etalonna g e + Tc TCI-2).
  • FIG. 4A A device for implementing a method according to the invention is shown schematically in FIG. 4A. It comprises at least one oven 20 provided with means 22 for measuring temperature.
  • the temperature measuring means can be connected to data processing means 36, comprising in particular calculating means 34 which can be associated with peripheral means 30, 32, such as display means and a keyboard which enables a user to enter data.
  • the means 36 comprise in particular a computer 34 or a microcomputer or a computer programmed to store and process temperature data and data to implement a method according to the invention, for example to calculate a crystallization rate and / or a or several parameters V O i.
  • the means 36, 34 are programmed to implement a calibration method according to the invention, by calculating one or more parameters Voi from the temperature data measured in the oven and thickness data, in particular thickness of material rendered amorphous, measured on the samples.
  • They furthermore comprise memory means for memorizing:
  • Storage means are also provided for implementing process steps according to the invention.
  • an operator can select a temperature and a duration in order to anneal a predetermined semiconductor material, for example on the basis of an Arrhenius law stored in a zone memory of the device and / or selected from a plurality of Arrhenius law previously stored in a memory area of the device.
  • the set of means 36 thus possibly allows the furnace 20 to be controlled and in particular all the annealing operations carried out using this furnace.
  • FIG. 4B A device for implementing another method according to the invention is shown schematically in FIG. 4B.
  • It comprises firstly a set of means 20, 22, 30, 32, 34, 36 which have just been described in connection with FIG. 4A. It also includes a second furnace 20 'provided with means 22' for measuring temperature. The means 22 'for measuring the temperature of this second oven can be connected to the same data processing means 36 as those associated with the first oven. Thus, it is possible to implement a method of the type already described above for calibrating a second oven from the calibration of a first furnace.
  • the thicknesses of amorphous materials or the thicknesses of recrystallized materials can be measured by means of a measuring device such as a transmission electron microscope.
  • the data obtained with such a measuring device can be transmitted to the means 36, either manually by an operator using the keyboard 32, or automatically, the thickness measuring device being connected to all the devices. means 36.

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Clinical Laboratory Science (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

L' invention concerne un procédé d'étalonnage d'un four de recuit pour dispositif à semi-conducteur comprenant les étapes de : a) cristallisation par recuit dans ledit four d'une épaisseur donnée d'une couche de matériau semi-conducteur amorphe, b) détermination de l' épaisseur cristallisée et de la vitesse de cristallisation V de ladite couche de matériau semi-conducteur, c) détermination en fonction de l'épaisseur cristallisée et de la V la vitesse de cristallisation déterminée à l'étape b), du paramètre VO de la relation V = V0 * exp(-Ea/kT), Ea une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, T la température de recuit de cristallisation à l'étape a).

Description

PROCEDE D'ETALONNAGE D'UN FOUR DE RECUIT ET
RECRISTALLISATION DE GERMANIUM UTILISANT UN TEL PROCEDE
DESCRIPTION
DOMAINE TECHNIQUE ET ART ANTÉRIEUR
La présente invention concerne le domaine des dispositifs à matériau semi-conducteur, et notamment celui de la microélectronique et des micro- ou/et nano-technologies .
L' invention concerne en particulier un procédé d'étalonnage d'un four pour recuit de matériau semi-conducteur, ainsi qu'un procédé de cristallisation ou de recristallisation d'une couche de matériau semiconducteur à l'aide d'un four étalonné à l'aide dudit procédé d'étalonnage.
L'invention s'applique en particulier à la recristallisation du Germanium et apporte des améliorations en termes de précision de la durée nécessaire à cette recristallisation et/ou de précision de l'épaisseur recristallisée.
ETAT DE LA TECHNIQUE ANTÉRIEURE
Dans le domaine de la microélectronique, lorsqu'on cherche à mettre en œuvre un composant électronique à partir d'un substrat, ou d'une zone, à base de Germanium, il peut s'avérer nécessaire de doper cette zone ou ce substrat.
Pour cela, un dopage par implantation ionique de Germanium cristallin peut être réalisé. Une telle implantation a pour conséquence d'endommager la structure cristalline du matériau semiconducteur et de former une couche de matériau amorphe.
Une étape de recristallisation peut être alors effectuée pour redonner au matériau sa structure cristalline, tel que cela est indiqué dans le document « Implantation, diffusion et activation des dopants dans le Germanium », thèse de Stéphane Koffel de Novembre 2008.
La recristallisation peut être réalisée par recuit dans un four, selon une durée et une température adéquates, qui dépendent de l'épaisseur de matériau amorphe que l'on souhaite cristalliser.
L'ajustement de cette durée doit être réalisé de manière précise dans la mesure où si la durée de recuit est trop courte, le matériau n'est pas recristallisé entièrement, tandis que si la durée de recuit est trop longue, le recuit peut entrainer une diffusion intempestive des dopants, c'est-à-dire une diffusion des dopants dans des zones non désirées.
Pour déduire la durée de recuit et la température nécessaires pour effectuer un recuit sur une couche d'épaisseur donnée, il est possible d'utiliser des données de référence indiquant, pour une température donnée, la durée nécessaire pour effectuer cette recristallisation. Cependant, d'une publication à l'autre, ces données peuvent changer.
Par ailleurs, d'un four à l'autre la durée nécessaire au recuit peut changer. Il peut donc s'avérer nécessaire d'étalonner préalablement le four de recuit en effectuant différentes mesures d'épaisseurs de matériau semi-conducteur cristallisé pour différents couples : durée de recuit-température de recuit. Une telle méthode est longue et coûteuse à mettre en œuvre.
II se pose le problème de trouver un nouveau procédé de recristallisation d'une couche semi-conductrice, qui ne présente pas les inconvénients mentionnés ci-dessus.
EXPOSE DE L'INVENTION
L'invention concerne tout d'abord un procédé d'étalonnage d'un four de recuit pour dispositif à semi-conducteur comprenant les étapes de :
a) cristallisation par recuit dans ledit four d'une épaisseur donnée d'une couche de matériau semiconducteur donné amorphe,
b) détermination de l'épaisseur cristallisée puis de la vitesse Vl de cristallisation effectuée à 1' étape a) ,
c) détermination en fonction de la vitesse de cristallisation Vl déterminée à l'étape b) , du paramètre VOi de la relation Vl = VOi * exp (-Ea/kTi) , Ea une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, Tl la température de recuit de cristallisation à l'étape a).
La couche de matériau semi-conducteur peut avoir été rendue amorphe, préalablement à l'étape a), par implantation de dopants dans ledit matériau semi-conducteur .
Le matériau semi-conducteur peut être du
Germanium ou du silicium. Le matériau semi-conducteur ayant été implanté préalablement à l'étape a) peut être du Germanium monocristallin orienté < 100 >.
Le paramètre VOi est un paramètre caractéristique du four de recuit utilisé.
A l'aide de cet étalonnage, obtenu pour une épaisseur prédéterminée de matériau semi-conducteur donné à cristalliser ou à recristalliser, on peut utiliser ensuite le paramètre VOi que l'on a ainsi déterminé pour évaluer la durée du recuit nécessaire pour effectuer une recristallisation d'une épaisseur quelconque du même matériau.
Cette évaluation tient ainsi compte de la spécificité du four de recuit utilisé, et permet d'obtenir une précision améliorée de l'épaisseur recristallisée.
Un tel étalonnage ne nécessite pas d'effectuer de nombreuses mesures.
Le recuit effectué à l'étape a) peut avoir une durée et une température déterminées à l'aide d'une loi d'Arrhenius de référence.
L' invention concerne également un procédé de réalisation d'un dispositif à semi-conducteur comprenant au moins une étape de cristallisation ou de re-cristallisation, par recuit dans un four étalonné à l'aide d'un procédé d'étalonnage tel que défini précédemment, le recuit étant effectué sur autre couche à base dudit matériau semi-conducteur amorphe, selon une durée et une température prédéterminées à l'aide du paramètre VOi. L' invention concerne également un procédé d'étalonnage de four (s) de recuit pour dispositif à semi-conducteur comprenant :
- l'étalonnage d'un premier four de recuit à l'aide d'un procédé tel que défini précédemment,
- l'étalonnage d'un deuxième four de recuit par :
recuit de cristallisation dans ledit deuxième four d'une épaisseur d'une deuxième couche dudit matériau semi-conducteur donné amorphe,
détermination de la vitesse V2 de cristallisation correspondante de la deuxième couche dudit matériau semi-conducteur donné,
détermination du paramètre V02 de la relation V2 (T) = V02 * exp (-Ea/kT2) , Ea une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, avec T2 la température de recuit de cristallisation de ladite deuxième couche,
- détermination du paramètre Δ(l/T) = 1/T1 - 1/T2 pour lequel Vl(T1) = V2 (T2) .
L' invention concerne également un procédé de réalisation d'un dispositif à semi-conducteur comprenant au moins une étape de cristallisation ou de recristallisation, par recuit, dans ledit deuxième four étalonné à l'aide d'un tel procédé, d'une épaisseur ei dudit matériau semi-conducteur. La température du deuxième four dépendra notamment du paramètre Δ(l/T) précédemment déterminé.
BRÈVE DESCRIPTION DES DESSINS
La présente invention sera mieux comprise à la lecture de la description d'exemples de réalisation donnés, à titre purement indicatif et nullement limitatif, en faisant référence aux dessins annexés sur lesquels :
- les figures 1A-1B illustrent un exemple de procédé suivant l'invention,
- la figure 2 donne différentes courbes d'Arrhenius de référence représentatives de la vitesse de recristallisation du Germanium en fonction de la température,
- la figure 3 donne des exemples de courbes d'Arrhenius obtenues respectivement avec un premier de four de recuit et un deuxième four de recuit pour dispositif à semi-conducteur.
- les figures 4A et 4B représentent schématiquement des dispositifs pour mettre en oeuvre des procédés selon l'invention.
Des parties identiques, similaires ou équivalentes des différentes figures portent les mêmes références numériques de façon à faciliter le passage d'une figure à l'autre.
Les différentes parties représentées sur les figures ne le sont pas nécessairement selon une échelle uniforme, pour rendre les figures plus lisibles . EXPOSÉ DÉTAILLÉ DE MODES DE RÉALISATION PARTICULIERS
Un exemple de procédé d'étalonnage d'un four prévu en particulier pour effectuer des recuits pour des dispositifs à semi-conducteur, notamment des recuits de cristallisation ou de recristallisation, ainsi qu'un procédé de recristallisation d'un matériau semi-conducteur utilisant un four étalonné à l'aide dudit procédé, vont à présent être décrits.
On réalise tout d'abord une implantation ionique d'une couche 11 à base de matériau semi- conducteur 9 cristallin.
Cette couche 11 peut reposer sur un substrat 10. Le matériau semi-conducteur 9 peut être du Ge, par exemple du Ge monocristallin.
L' implantation est réalisée de manière à rendre amorphe au moins une épaisseur du matériau semi-conducteur 9 de la couche 11. Avec une réalisée par exemple selon une énergie de l'ordre de 150 keV et une dose de 1015cm~2, on peut rendre amorphe une épaisseur par exemple de l'ordre de 150 nm du matériau semi-conducteur 9 de la couche 11.
Ensuite, on effectue une séparation du substrat en plusieurs morceaux. La découpe du substrat peut être réalisée par exemple dans une direction orthogonale au plan principal de ce dernier (indiquée sur la figure IB par une ligne discontinue), de manière à obtenir plusieurs échantillons, par exemple deux échantillons El, E2 de la couche 11 reposant sur ce dernier .
Sur un premier échantillon El, on peut effectuer une mesure d'une épaisseur de la couche 11 de matériau semi-conducteur qui a été rendue amorphe par l'implantation ionique. Ce premier échantillon El peut jouer le rôle d'échantillon de référence.
Cette épaisseur peut être réalisée par exemple à l'aide d'un dispositif de mesure MET (« MET » pour « microscope électronique à transmission », en anglais TEM pour « Transmission Electron Microscopy ») .
On détermine ensuite, à l'aide d'une fonction de référence appelée loi de référence, qui peut être de type loi d'Arrhenius, suivant la forme
V (T) = VO * exp(-Ea/kT) (avec Ea l'énergie d' activation d'Arrhenius, k la constante de Boltzmann,
T la température de recuit) et qui est choisie en fonction du matériau semi-conducteur 9 considéré, une durée de recuit et une température de recuit pour recristalliser une portion déterminée de l'épaisseur de la couche 11 rendue amorphe.
La portion déterminée peut être par exemple comprise entre les 2/3, et les 3/4, de l'épaisseur globale de la couche 11.
Dans le cas, par exemple, où le matériau semi-conducteur 9 est du germanium, la loi d'Arrhenius servant de référence peut être par exemple issue, ou être formée à partir d'une loi telle que donnée dans le document de Csepregi et al : « Regrowth kinetics of amorphous Ge layers created by Ge and Si implantation of Ge crystals », L. CSEPREGI, R. P. KULLEN et J. MAYER, Solid State Communications, 21, p.1019-1021, 1977, une représentation graphique Cio de cette loi de référence étant représentée par exemple sur la figure 2.
Une autre loi d'Arrhenius de référence, issue, ou formée à partir d'une loi issue du document de Donovan et al. : « Calorimetrie studies of crystallization and relaxation of amorphous Si and Ge prepared by ion implantation », E. P. DONOVAN, F. S PAEPEN, D. TURNBULL, J. M. POATE et D. C. JACOBSON, Journal of Applied Physics, 57(6), pp. 1795-1804, 1984, peut être également utilisée. Une représentation graphique C20 de cette autre loi de référence est représentée sur la figure 2.
Selon un autre exemple, la loi d'Arrhenius de référence peut être issue du document de Lu et al . : « Pressure-enhanced crystallization kinetics of amorphous Si and Ge : Implications for point-defect mechanisms », G-Q. LU, E. NYGREN et M. J. AZIZ, Journal of Applied Physics, 70, pp. 5323, 1991, une représentation graphique C30 de ce troisième exemple de loi de référence étant donnée sur la figure 2.
Selon une autre possibilité, la loi d'Arrhenius de référence peut être issue par exemple du document de Kringhoj et al. « Solid-Phase Epitaxial Crystallization of Strain-Relaxed Sii_xGex Alloy Layers », P. KRINGHOJ et R. G ELLIMAN, Physical Review B, 73, pp. 858-861, 1994, une représentation graphique C40 de ce quatrième exemple de loi de référence étant donnée sur la figure 2.
La loi d'Arrhenius de référence peut être, selon un autre exemple, issue du document de Haynes et al.: « Composition dependence of solid-phase epitaxy in silicon-germanium alloys : Experiment and theory », T. E. HAYNES, M. J. ANTONELL, C. A. LEE et K. S. JONES, Physical Review B, 51, pp. 7762-7771, 1995, une représentation graphique C50 de ce cinquième exemple de loi de référence étant donnée sur la figure 2.
La loi d'Arrhenius de référence peut être, selon un autre exemple, issue du document de Koffel et al., proceedings of 214th ECS meeting, 2008, une représentation graphique Cεo de cet exemple de loi de référence étant donnée sur la figure 2.
Selon une autre possibilité, la loi d'Arrhenius de référence peut être issue par exemple du document de Johnson et al : « Intrinsic and dopant enhanced solid-phase epitaxy in amorphous germanium »,
B. C. JOHNSON, P. GORTMAKER et J. C. MCCALLUM, Physical
Review B, 77, pp. 214109, 2008, une représentation graphique C7o de cette loi de référence étant donnée sur la figure 2.
Ces lois de référence illustrées sur la figure 2 montrent que l'énergie d' activation de la recristallisation (pente des droites) peut être considérée comme constante. La dispersion des courbes est attribuée à la dispersion des bilans thermiques réels des différents équipements de recuit.
Une fois la durée de recuit et la température de recuit évaluées pour recristalliser la portion déterminée de l'épaisseur de la couche 11 rendue amorphe, on effectue ensuite sur le deuxième échantillon E2, un recuit, selon les paramètres de durée et de température qui viennent d'être définis.
Sur le deuxième échantillon E2, on effectue ensuite également une mesure de l'épaisseur de la couche 11 qui est encore amorphe après le recuit.
A partir de cette mesure d'épaisseur effectuée sur le deuxième échantillon E2, et de la durée de recristallisation, on déduit la vitesse de recristallisation Vl. On en déduit ensuite un paramètre VOi, caractéristique du four qui a été utilisé pour effectuer le recuit sur le deuxième échantillon E2.
Ce paramètre VOi est un terme de la relation Vl(T1)= V0I * exp(-Ea/kT), avec Vl la vitesse de recristallisation, Ea l'énergie d' activation de la recristallisation choisie préalablement, Tl la température de recuit.
Ultérieurement, on peut prédire, à l'aide du paramètre VOi, des couples : [durée de recuit ; température de consigne pour ce recuit] , pour toute épaisseur donnée du matériau semi-conducteur 9 à re-cristalliser ou à re-cristalliser dans le four dans lequel on a effectué l'étalonnage à l'aide des échantillons El et E2.
Le paramètre VOi est spécifique au four de recuit utilisé.
Si l'on souhaite effectuer dans un autre four de recuit, une recristallisation d'une couche à base du même matériau semi-conducteur que l'échantillon E2, un autre étalonnage dudit autre four est réalisé.
On peut réaliser cet autre étalonnage en déterminant la vitesse de cristallisation V2 d'une deuxième couche dudit matériau semi-conducteur, puis en déterminant le paramètre V02 de la relation V2 (T2) = V02 * exp (-Ea/kT2) , spécifique à cet autre four, avec T2 la température de recuit.
On peut ensuite déterminer Δ(l/T), avec
Δ(l/T) = (1/Tl) - (1/T2) pour laquelle Vl(Tl) = V2(T2), ce qui permet par exemple, si l'on souhaite recristalliser une certaine épaisseur ei de matériau semi-conducteur donné dans le deuxième four, de conserver la même durée de recuit de recristallisation que celle utilisée dans le premier four pour recristalliser cette épaisseur ei.
Sur la figure 3, des courbes C200 et C300 représentatives d'évolution de la vitesse de recristallisation d'un matériau semi-conducteur donné en fonction de la température, respectivement pour un premier four de recuit et pour un deuxième four de recuit, sont données.
Les paramètres VOi, V02 peuvent permettre de déterminer une vitesse de recristallisation dans le deuxième four pour une même température de consigne que le premier four et donc ajuster la durée de recuit, ou de déterminer la température de consigne du deuxième four pour obtenir une même épaisseur recristallisée que dans le premier four, avec la même durée de recuit.
On peut importer ainsi d'un four à l'autre une même recette de recuit, en adaptant uniquement la température de recuit.
Sur la base de ce procédé, on peut réaliser l'étalonnage d'un four (four 2) par rapport à un four de référence (four 1) .
De manière avantageuse le rapport des vitesses de recristallisation entre les deux fours avant étalonnage est inférieur à 10, c'est à dire Vi/V2 < 10 ou V2/V1 < 10. Ceci permet de réaliser l'étalonnage en supposant un décalage de température de moins d'une vingtaine de 0K.
Soit la droite d'Arrhénius du four de référence (Vref=VOi exp [-Ea/kT] ) . On fait une mesure de vitesse de recristallisation (V2) à la température Tc2 sur le four 2.
On évalue la température Tci qui donne la même vitesse (Vref (Tel) =V2 (Tc2) ) dans le four de référence, d'où on déduit le décalage en température des 2 fours (TCi-Tc2) .
On règle ensuite le thermomètre du four 2
Selon le décalage mesuré ( T2_etalonne = T2_avant-etalonnage + TCi- Tc2) .
Un dispositif pour mettre en oeuvre un procédé selon 1 ' invention est représenté de manière schématique sur la figure 4A. Il comporte au moins un four 20 muni de moyens 22 de mesure de température. Les moyens de mesure de température peuvent être reliés à des moyens 36 de traitement de données, comportant en particulier des moyens 34 de calcul qui peuvent être associés à des moyens périphériques 30, 32, tels que des moyens de visualisation et un clavier qui permet à un utilisateur d'entrer des données.
Les moyens 36 comportent notamment un ordinateur 34 ou un micro ordinateur ou un calculateur programmé pour mémoriser et traiter des données de température et des données pour mettre en œuvre un procédé selon l'invention, par exemple pour calculer une vitesse de cristallisation et/ou un ou plusieurs paramètres VOi. Les moyens 36, 34 sont programmés pour mettre en œuvre un procédé d'étalonnage selon l'invention, en calculant un ou plusieurs paramètres Voi à partir des données de températures mesurées dans le four et des données d'épaisseur, en particulier d'épaisseur de matériau rendu amorphe, mesurées sur les échantillons .
Ils comportent en outre des moyens de mémorisation pour mémoriser :
- des données de température mesurées,
- et/ou une ou plusieurs loi (s) d'Arrhenius ou des données correspondant à une ou plusieurs de ces lois ;
- et/ou des données traitées selon un procédé selon l'invention.
Des moyens de mémorisation sont également prévus pour mettre en œuvre des étapes de procédé selon 1 ' invention .
À l'aide d'un tel dispositif, un opérateur peut sélectionner une température et une durée en vue de réaliser un recuit d'un matériau semi-conducteur prédéterminé, par exemple sur la base d'une loi d'Arrhenius mémorisée dans une zone mémoire du dispositif et/ou choisie parmi une pluralité de loi d'Arrhenius préalablement mémorisées dans une zone mémoire du dispositif.
L'ensemble des moyens 36 permet donc éventuellement de commander le four 20 et notamment toutes les opérations de recuit effectuées à l'aide de ce four.
Un dispositif pour mettre en oeuvre un autre procédé selon 1 ' invention est représenté de manière schématique sur la figure 4B.
Il comporte d'abord un ensemble de moyens 20, 22, 30, 32, 34, 36 qui viennent d'être décrits en liaison avec la figure 4A. Il comporte en outre un deuxième four 20' muni de moyens 22' de mesure de température. Les moyens 22' de mesure de température de ce deuxième four peuvent être reliés aux même moyens 36 de traitement de données que ceux associé au premier four. Ainsi, on peut mettre en oeuvre un procédé du type déjà décrit ci-dessus pour étalonner un deuxième four à partir de l'étalonnage d'un premier four.
Comme on l'a déjà indiqué ci-dessus, les épaisseurs de matériaux amorphes ou les épaisseurs de matériaux recristallisés peuvent être mesurées à l'aide d'un dispositif de mesure tel qu'un microscope électronique à transmission. Les données obtenues avec un tel dispositif de mesure peuvent être transmises aux moyens 36, soit de manière manuelle par un opérateur à l'aide du clavier 32, soit de manière automatique, le dispositif de mesure d'épaisseur étant relié à l'ensemble des moyens 36.

Claims

REVENDICATIONS
1. Procédé d'étalonnage d'un four (20) de recuit pour dispositif à semi-conducteur comprenant les étapes de :
a) cristallisation par recuit dans ledit four d'une épaisseur donnée d'une couche (10) de matériau semi-conducteur donné (9) amorphe,
b) détermination de l'épaisseur cristallisée puis de la vitesse de cristallisation Vl de ladite couche de matériau semi-conducteur donné (9) effectuée à l'étape a),
c) détermination du paramètre VOi de la relation Vl(Tl) = VOi * exp (-Ea/kTi) , Ea une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, Ti la température de recuit de cristallisation à l'étape a).
2. Procédé selon la revendication 1, la couche (10) de matériau semi-conducteur donné (9) ayant été rendue amorphe, préalablement à l'étape a), par implantation de dopants dans ledit matériau semiconducteur donné (9) .
3. Procédé selon la revendication 2, le recuit effectué à l'étape a) ayant une durée t et une température T déterminées à l'aide d'une loi d'Arrhenius de référence, préalablement connue :
V(T) = VO * exp(-Ea/kT) (avec Ea l'énergie d' activation d'Arrhenius, k la constante de Boltzmann, T la température de recuit, VO le facteur préexponentiel de cette loi d'Arrhénius) .
4. Procédé de réalisation d'un dispositif à semi-conducteur comprenant au moins une étape de cristallisation ou de re-cristallisation, par recuit dans un four étalonné à l'aide d'un procédé selon l'une des revendications 1 à 3, d'une autre couche à base dudit matériau semi-conducteur amorphe, selon une durée et une température prédéterminées à l'aide du paramètre Voi déterminé à l'étape c) .
5. Procédé d'étalonnage de four (s) de recuit pour dispositif à semi-conducteur comprenant :
- l'étalonnage d'un premier four de recuit à l'aide d'un procédé selon l'une des revendications 1 à 3,
- l'étalonnage d'un deuxième four de recuit par :
- recuit dans ledit deuxième four d'une épaisseur d'une deuxième couche dudit matériau semiconducteur donné amorphe,
- détermination de la vitesse de cristallisation V2 de ladite deuxième couche dudit matériau semi-conducteur,
- détermination du paramètre V02 de la relation V2(T2) = V02 * exp (-Ea/kT2) , Ea une constante d'énergie d' activation d'Arrhénius, k la constante de Boltzmann, avec T2 la température de recuit de cristallisation de la deuxième couche, - détermination du paramètre Δ(1/T) = (1/T1) - (1/T2) pour lequel Vl(T1) = V2(T2), ou une température T pour laquelle Vl(T1) = V2(T2) .
6. Procédé de réalisation d'un dispositif à semi-conducteur comprenant au moins une étape de cristallisation ou de re-cristallisation, par recuit dans ledit deuxième four étalonné à l'aide d'un procédé selon la revendication 5, d'une épaisseur ei d'une couche dudit matériau semi-conducteur amorphe.
7. Procédé selon l'une des revendications 1 à 6, ledit matériau semi-conducteur étant du Germanium.
8. Dispositif (36) d'étalonnage d'un four (20) de recuit pour dispositif à semi-conducteur comportant des moyens pour déterminer, à partir de données d'épaisseur de cristallisation d'une couche de matériau semi-conducteur donné pour une température T donnée :
- une épaisseur cristallisée et une vitesse de cristallisation Vl de ladite couche,
- un paramètre V01 de la relation Vl(Tl) = V01 * exp (-Ea/kTi) , où Ea est une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, T1 la température de recuit de cristallisation.
9. Dispositif (36) d'étalonnage d'un four
(20') de recuit pour dispositif à semi-conducteur comportant un dispositif d'étalonnage d'un premier four
(20), selon la revendication précédente, et des moyens pour déterminer, à partir de données d'épaisseur de cristallisation d'une couche de matériau semi- conducteur donné pour une température T donnée dudit four (20') :
- une épaisseur cristallisée et une vitesse de cristallisation V2 de ladite couche,
- un paramètre V02 de la relation V2(T2) = V02 * exp (-Ea/kTi) , où Ea est une constante d'énergie d' activation d'Arrhenius, k la constante de Boltzmann, Ti la température de recuit de cristallisation,
- un paramètre Δ (1/T) = (1/Tl) - (1/T2) pour lequel Vl(T1) = V2(T2) ou une température T pour laquelle Vl(T1) = V2(T2).
10. Four (20) de recuit pour dispositif à semi-conducteur comportant des moyens (22) de mesure de température dans le four, et un dispositif (36) d'étalonnage selon l'une des revendications 9 ou 10, relié audit four pour recevoir au moins lesdites données de température.
PCT/EP2010/060248 2009-07-15 2010-07-15 Procede d'etalonnage d'un four de recuit et recristallisation de germanium utilisant un tel procede Ceased WO2011006975A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0954887A FR2948229B1 (fr) 2009-07-15 2009-07-15 Procede d'etalonnage d'un four de recuit et recristallisation de germanium utilisant un tel procede
FR0954887 2009-07-15

Publications (1)

Publication Number Publication Date
WO2011006975A1 true WO2011006975A1 (fr) 2011-01-20

Family

ID=41667524

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2010/060248 Ceased WO2011006975A1 (fr) 2009-07-15 2010-07-15 Procede d'etalonnage d'un four de recuit et recristallisation de germanium utilisant un tel procede

Country Status (2)

Country Link
FR (1) FR2948229B1 (fr)
WO (1) WO2011006975A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113281304A (zh) * 2021-04-01 2021-08-20 上海新昇半导体科技有限公司 一种退火炉降温速率校准的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050075750A1 (en) * 2003-10-02 2005-04-07 Sun Cheng I. Method and system for analyzing semiconductor fabrication

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050075750A1 (en) * 2003-10-02 2005-04-07 Sun Cheng I. Method and system for analyzing semiconductor fabrication

Non-Patent Citations (11)

* Cited by examiner, † Cited by third party
Title
B. C. JOHNSON; P. GORTMAKER; J. C. MCCALLUM, PHYSICAL REVIEW B, vol. 77, 2008, pages 214109
E. P. DONOVAN; F. S PAEPEN; D. TURNBULL; J. M. POATE; D. C. JACOBSON, JOURNAL OF APPLIED PHYSICS, vol. 57, no. 6, 1984, pages 1795 - 1804
G-Q. LU; E. NYGREN; M. J. AZIZ, JOURNAL OF APPLIED PHYSICS, vol. 70, 1991, pages 5323
GUO-QUAN LU ET AL: "PRESSURE-ENHANCED CRYSTALLIZATION KINETICS OF AMORPHOUS SI AND GE: IMPLICATIONS FOR POINT-DEFECT MECHANISMS", JOURNAL OF APPLIED PHYSICS, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 70, no. 10 PART 01, 15 November 1991 (1991-11-15), pages 5323 - 5345, XP000273726, ISSN: 0021-8979 *
HAYNES T E ET AL: "Composition dependence of solid-phase epitaxy in silicon-germanium alloys: experiment and theory", PHYSICAL REVIEW, B. CONDENSED MATTER, AMERICAN INSTITUTE OF PHYSICS. NEW YORK, US, vol. 51, no. 12, 15 March 1995 (1995-03-15), pages 7762 - 7771, XP009129828, ISSN: 0163-1829 *
JOHNSON B C ET AL: "Intrinsic and dopant-enhanced solid-phase epitaxy in amorphous germanium", PHYSICAL REVIEW. B, CONDENSED MATTER AND MATERIALS PHYSICS, AMERICAN INSTITUTE OF PHYSICS, WOODBURY, NY, US, vol. 77, no. 21, 1 June 2008 (2008-06-01), pages 214109/1 - 214109/12, XP009129830, ISSN: 1098-0121 *
KRINGHOJ P ET AL: "Solid-phase epitaxial crystallization of strain-relaxed Si1-xGex alloy layers", PHYSICAL REVIEW LETTERS, AMERICAN PHYSICAL SOCIETY, NEW YORK, US, vol. 73, no. 6, 8 August 1994 (1994-08-08), pages 858 - 861, XP009129829, ISSN: 0031-9007 *
L. CSEPREGI; R. P. KULLEN; J. MAYER, SOLID STATE COMMUNICATIONS, vol. 21, 1977, pages 1019 - 1021
OLSON G L ET AL: "Kinetics of solid phase crystallization in amorphous silicon", MATERIALS SCIENCE REPORTS,, vol. 3, no. 1, 1 June 1988 (1988-06-01), pages 1 - 77, XP009129841, ISSN: 0920-2307 *
P. KRINGHOJ; R. G ELLIMAN, PHYSICAL REVIEW B, vol. 73, 1994, pages 858 - 861
T. E. HAYNES; M. J. ANTONELL; C. A. LEE; K. S. JONES, PHYSICAL REVIEW B, vol. 51, 1995, pages 7762 - 7771

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113281304A (zh) * 2021-04-01 2021-08-20 上海新昇半导体科技有限公司 一种退火炉降温速率校准的方法
CN113281304B (zh) * 2021-04-01 2023-11-21 上海新昇半导体科技有限公司 一种退火炉降温速率校准的方法

Also Published As

Publication number Publication date
FR2948229B1 (fr) 2011-11-25
FR2948229A1 (fr) 2011-01-21

Similar Documents

Publication Publication Date Title
EP2612136B1 (fr) Procede de cartographie de la concentration en oxygene
Raoux et al. Crystallization times of Ge–Te phase change materials as a function of composition
EP2697632B1 (fr) Procede de determination de la concentration en oxygene interstitiel
WO2014064347A1 (fr) Procede de formation d&#39;un lingot en silicium dopé de resistivite uniforme.
EP2834625B1 (fr) Determination de la concentration en oxygene interstitiel dans un echantillon semi-conducteur
Cho et al. Effect of deposition temperature on the electrical properties of solid-phase crystallized Ge thin films
Feng et al. Ge2Sb2Te5/SnSe2 nanocomposite multilayer thin films for phase change memory application
Mathew et al. Arsenic activation and compensation in single crystal CdTe bilayers
WO2011006975A1 (fr) Procede d&#39;etalonnage d&#39;un four de recuit et recristallisation de germanium utilisant un tel procede
CN110402486A (zh) 用于评估半导体结构的方法
Kang et al. Electrical properties and crystallization behavior of Sb x Se100− x thin films
FR3075379B1 (fr) Methode de validation de l&#39;histoire thermique d&#39;un lingot semi-conducteur
FR2941816A1 (fr) Methode de caracterisation d&#39;un procede d&#39;implantation ionique.
US20100084613A1 (en) Semiconductor doping process
EP3945309B1 (fr) Methode de caracterisation d&#39;une variation de contrainte dans un film mince par diffraction des rayons x
Kerdiles et al. Solid-phase epitaxial regrowth of phosphorus-doped silicon by nanosecond laser annealing
Spataro et al. Hyperdoping of Ge/Si and SiGe/Si epitaxial layers by UV-nanosecond laser processing
EP2596523B1 (fr) Dispositif et procédé pour former sur un nanofil en semi-conducteur un alliage de ce semi-conducteur avec un métal ou un métalloïde
CN114141617A (zh) 一种校准晶圆片正面入射能量密度的方法
JP3272706B2 (ja) 温度測定用サンプルの作成方法
Kuo In situ time-resolved optical measurements of a-Si thin films during excimer laser crystallization
FR3059821B1 (fr) Procede de mesure de temperature
Mahan et al. Rapid thermal annealing of hot wire chemical-vapor-deposited a-Si: H films: The effect of the film hydrogen content on the crystallization kinetics, surface morphology, and grain growth
Jeon et al. Electric-field-enhanced aluminum-induced crystallization of amorphous silicon thin film using decreasing stepwise current method
Montero et al. Estimation of the melting threshold of Ti supersaturated Si using time resolved reflectometry and haze measurements

Legal Events

Date Code Title Description
DPE2 Request for preliminary examination filed before expiration of 19th month from priority date (pct application filed from 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10730811

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10730811

Country of ref document: EP

Kind code of ref document: A1