WO2011001508A1 - 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法 - Google Patents

電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法 Download PDF

Info

Publication number
WO2011001508A1
WO2011001508A1 PCT/JP2009/061948 JP2009061948W WO2011001508A1 WO 2011001508 A1 WO2011001508 A1 WO 2011001508A1 JP 2009061948 W JP2009061948 W JP 2009061948W WO 2011001508 A1 WO2011001508 A1 WO 2011001508A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic
bridge
electronic device
information storage
unit
Prior art date
Application number
PCT/JP2009/061948
Other languages
English (en)
French (fr)
Inventor
憲一 渡辺
貴宏 荻本
裕司 鈴木
Original Assignee
株式会社日立製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立製作所 filed Critical 株式会社日立製作所
Priority to PCT/JP2009/061948 priority Critical patent/WO2011001508A1/ja
Publication of WO2011001508A1 publication Critical patent/WO2011001508A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Definitions

  • the present invention relates to a device for connecting a plurality of electronic devices, and an electronic computer equipped with the device.
  • the PCI Express specification is defined and used as a general-purpose I / O standard that allows devices provided by different vendors to exchange data and operate.
  • the Multi-Root I / O Virtualization and Sharing Specification (MR-IOV) specification is defined as a standard specification for sharing a PCI Express device among a plurality of computers.
  • One example of a computer using the MR-IOV specification is a blade server.
  • PCI Express Switch that corresponds to the PCI Express specification is called PCI Express Switch.
  • Switch is an apparatus that connects an electronic device conforming to the PCI Express specification so that a plurality of external devices such as an electronic computer can share it.
  • PCI Express Switch has a functional unit called PCI-PCI Bridge that connects PCI Express devices to each other.
  • a switch corresponding to the MR-IOV specification is referred to as a Multi-Root Aware (MRA) Switch
  • MRA Multi-Root Aware
  • a device corresponding to the MR-IOV specification is referred to as an MRA device.
  • MRA Switch internally configures a virtual switch (Virtual Switch: VS), and connects PCI Express devices and MRA devices to each other.
  • VS Virtual Switch
  • Each VS has a functional unit called VS Bridge that exchanges signals with a port connecting a device.
  • the number of VS Bridges required is the maximum number of VSs defined by the product specification of the MRA Switch ⁇ the number of Bridges per VS.
  • PCI Express Switch is described in Non-Patent Document 1 below, and MR-IOV Switch is described in Non-Patent Document 2 below.
  • PCI-SIG issued, PCI Express (R) Base Specification Revision 2.0, 2006, 1.3.3 (P.39) PCI-SIG issue, Multi-Root I / O Virtualization and Sharing Specification Revision 1.0, 2008, 1.2.4.4 (P.29)
  • the above-mentioned VS Bridge function includes the PCI-PCI Bridge function.
  • VS Bridge requires only the maximum number of VSs defined by the product specifications of the relevant MRA Switch x the number of Bridges per VS.
  • the entire gate It accounts for a large percentage of the quantity.
  • the above-described VS Bridge requires a 4 KB configuration register space defined in the PCI Express specification for storing setting information. That is, in order to implement MRA Switch, a configuration register space of “maximum VS number ⁇ VS bridge number per 1 VS ⁇ 4 KB” is required. Therefore, for example, when the MRA Switch function is mounted on the LSI, the gate amount increases correspondingly, and the size and power consumption of the LSI increase.
  • the present invention has been made to solve the above-described problems, and an object thereof is to reduce the amount of hardware for mounting an electronic device connection apparatus such as MRA Switch.
  • the electronic device connection apparatus includes a virtual connection unit that connects electronic devices to each other and a device information storage unit that stores information about the electronic device.
  • a correspondence table is provided that holds a correspondence relationship of which device information storage unit the virtual connection unit uses.
  • the electronic device connection apparatus can specify which device information storage unit each virtual connection unit uses by referring to the correspondence table. As a result, it is not necessary to provide a device information storage unit for a virtual connection unit that is not in operation, so that the amount of hardware for mounting the electronic device connection apparatus can be reduced.
  • FIG. 3 is a diagram in which portions related to VS Bridges 24a to 24c are extracted from the configuration of FIG. 2; It is a figure which shows the example of the system which has the structure of a complicated Virtual Switch. It is a figure which shows the structural example of Physical Bridge47. 3 is a configuration diagram of MRA Switch 43 according to Embodiment 1.
  • FIG. It is a block diagram of the blade server 100 which concerns on Embodiment 2.
  • FIG. It is a figure which shows the example which allocated several VH to each Port.
  • FIG. 1 is a configuration diagram of a system in which electronic devices are connected using PCI Express Switch.
  • the system is configured inside the electronic computer or the like in order to connect various electronic devices included in the electronic computer, for example.
  • the system includes a Root Complex (RC) 11, an Endpoint (EP) 12, and a Switch 13, and these devices form a hierarchical structure.
  • RC Root Complex
  • EP Endpoint
  • Switch 13 Switch 13
  • RC11 is located at the top of the hierarchical structure and is connected to the CPU (Central Processor Unit) of the computer.
  • CPU Central Processor Unit
  • EP12 is an electronic device compliant with the PCI Express specification, and is located at the end of the hierarchical structure.
  • a peripheral device provided in the electronic computer such as a LAN interface, can be considered.
  • Switch 13 has a role of connecting RC 11 and each EP 12.
  • Switch 13 includes two or more PCI-PCI Bridges 14 inside.
  • a Port is provided as a terminal part for connecting each EP12.
  • the RC11 port is referred to as Upstream Port15
  • the EP12 port is referred to as Downstream Port16.
  • the PCI-PCI Bridge 14 includes a configuration register for storing setting information of the PCI Express device, and has functions such as signal exchange for interconnecting PCI Express devices.
  • One PCI-PCI Bridge 14 is assigned to each Port.
  • FIG. 2 is a configuration diagram of a system in which each electronic device is connected using MRA Switch23.
  • the system is configured inside the electronic computer in order for a plurality of electronic computers to share electronic equipment compliant with the PCI Express specification.
  • the system shown in FIG. 2 includes a plurality of RCs 21 (RC 21a to 21b), MRA Device 22, and MRA Switch 23.
  • MRA Device 22 is an electronic device compliant with the MR-IOV specification, such as a LAN interface, and corresponds to EP12 in FIG.
  • MRA Switch 23 is a switch compliant with the MR-IOV specification, and its function can be implemented on hardware using a circuit device such as an LSI. MRA Switch 23 has a role of connecting RC 21 and MRA Device 22. A difference from the switch 13 described in FIG. 1 is that a plurality of virtual switches (virtual switch: VS described later) are formed inside.
  • MRA Switch 23 has a plurality of VS Bridges 24 (VS Bridges 24a to 24f).
  • VS Bridge 24 corresponds to PCI-PCI Bridge 14 in FIG. 1 and is connected to Upstream Port 25 and Downstream Port 26.
  • the difference from FIG. 1 is that a plurality of VS Bridges 24 are assigned to each Port. This is related to the fact that each port is connected to a plurality of virtual switches (VS), as will be described with reference to FIG.
  • the VS Bridges 24a to 24c constitute one VS
  • the VS Bridges 24d to 24f constitute another VS.
  • FIG. 3 is a diagram in which portions relating to VS Bridges 24a to 24c are extracted from the configuration of FIG.
  • the VS Bridges 24a to 24c constitute the VS 32.
  • the VS 32 corresponds to the Switch 13 in FIG. 1 and connects a plurality of Ports.
  • the MRA device 22 connected to each port is connected to the other MRA device 22 and RC 21 by being connected to the VS 32 via the port.
  • VH Virtual Hierarchy
  • Virtual Switch is a switch that is virtually formed inside MRA Switch 23.
  • the term “virtual switch” here does not mean that a plurality of hardwares “Virtual Switch” exist in the MRA Switch 23, but a plurality of VS Bridges 24 are functionally and logically connected to form one physical Switch. It works as if it is. That is, Virtual Switch exists “virtually” inside MRA Switch 23.
  • the VS Bridge 24 is a functional unit that exists “virtually” inside the MRA Switch 23.
  • These virtual switches and functional units are configured by logic circuits or the like on a circuit device such as an LSI on which the MRA Switch 23 is mounted.
  • VS Bridge 24 can arbitrarily assign an arbitrary number to each Port. Depending on the allocation method, a complex Virtual Switch hierarchy can be configured. One example is shown in FIG.
  • FIG. 4 is a diagram illustrating an example of a system having a complicated Virtual Switch configuration.
  • five VSs having four VS Bridges 24 are configured in the MRA Switch 23.
  • FIG. 4 there are five VHs from Upstream Port 25 to Downstream Port 26.
  • the Port 25a is connected to three VS Bridges. That is, it can be seen that all five VHs are allocated to the Port 25a.
  • the total number of VS Bridges is obtained by “the maximum number of VSs that can be configured in MRA Switch ⁇ the number of VS Bridges per VS”.
  • each VS Bridge needs to have a 4 Kbyte configuration register space defined in the PCI Express specification. Therefore, in order to secure a prescribed configuration register space, a memory capacity of “the maximum number of VSs that can be configured in the MRA Switch ⁇ the number of VSBs per 1 VS ⁇ 4 KBytes” is required.
  • MRA Switch defines the maximum number of VHs that can be assigned to one Port at the same time in the product specifications.
  • One reason for this is that each time one VH is assigned to one Port, one VS Bridge connected to that Port is required. Even if an attempt is made to assign a VH to one Port that exceeds the number of VS Bridges that MRA Switch has, the number of VS Bridges is insufficient.
  • the number of VS Bridges that are finally required is “the maximum number of VHs that can be assigned to the Port at the same time. Is the total number for each Port ”.
  • the upper limit of the number of VHs that can be assigned to each Port of the MRA Switch is determined by the product specifications of the MRA Switch.
  • the number of VS Bridges that are used at the same time is “the maximum number of VHs that can be assigned to Port at the same time for each Port”.
  • PCI-PCI Bridge is sufficient for “the number of VS Bridges used simultaneously”, and the capacity of the configuration register is sufficient for “the number of VS Bridges used simultaneously ⁇ 4 KBytes”.
  • the capacity of PCI-PCI Bridge is saved by paying attention to the fact that the number of VS Bridges used simultaneously is equal to the total number of VHs that can be assigned to each Port at the same time. To do.
  • PB Physical Bridge
  • FIG. 5 is a diagram showing a configuration example of Physical Bridge 47. As shown in FIG. Here, an example is shown in which Physical Bridge 47 is configured under the VS Bridge configuration shown in FIG.
  • VS Bridge has PCI-PCI Bridge, but in MRA Switch according to Embodiment 1, PB has PCI-PCI Bridge.
  • each of the 14 PBs includes one configuration register based on the above-mentioned maximum VH number.
  • PB has a number (PB number) for reference from VS Bridge.
  • VS Bridge has a storage area called VS Bridge Table as a register space for storing settings for each VS Bridge, separately from the configuration register.
  • a table representing the correspondence relationship of which configuration register is used by the VS Bridge is stored in the VS Bridge Table.
  • the PB number used by each VS Bridge is stored in the VS Bridge Table.
  • VS Bridge Table is allowed to be set by product vendor according to MR-IOV specifications. Therefore, if necessary, it is possible to increase the size of the VS Bridge Table and newly add a register for storing the PB number. Since the size of the register necessary for storing the PB number is small, MRA Switch can be realized with a much smaller capacity than providing a PCI-PCI Bridge for each VS Bridge.
  • FIG. 6 is a configuration diagram of the MRA Switch 43 according to the first embodiment.
  • the MRA Switch 43 includes an Upstream Port 45 (45a to 45b), a Downstream Port 46 (46a to 46c), and a PB 47.
  • 20 VS Bridges 44 are configured as in FIG.
  • VHs are assigned to each Port up to the maximum number of VHs according to the correspondence relationship between the PB 47 and each VS Bridge described in FIG.
  • each time a VH is assigned to each Port, one VS Bridge is assigned to that Port. There are 14 VS Bridges used at the same time, and other VS Bridges are not assigned to any Port. Therefore, it can be seen that the capacity of the configuration register used at the same time is 14 ⁇ 4 56 Kbytes.
  • Each VS Bridge holds the PB number in the VS Bridge Table in order to specify the PCI-PCI Bridge to be used.
  • Each VS Bridge uses a PCI-PCI Bridge included in the PB specified by the PB number.
  • the 14 VS Bridges used at the same time connect each MRA Device while referring to one of the configuration registers of the PB 47 and acquiring the setting information of the MRA device.
  • the capacity of the configuration register can be reduced.
  • MRA Switch 43 The configuration of the MRA Switch 43 according to the first embodiment has been described above.
  • the number of PCI-PCI Bridges is suppressed within a range that does not hinder the actual operation of the product while conforming to the MR-IOV specification.
  • the MRA Switch 43 includes a new component called Physical Bridge.
  • the number of PBs is equal to the sum of the maximum number of VHs that can be assigned to each Port simultaneously.
  • Each VS Bridge holds a PB number in the VS Bridge Table in order to specify the PCI-PCI Bridge used by the VS Bridge.
  • the MRA Switch 43 only needs to have the PCI-PCI Bridge for the sum of the maximum number of VHs that can be assigned to each Port at the same time. For this reason, it is not necessary to provide PCI-PCI Bridges for VS Bridges that are not used, and the amount of hardware required to implement the MRA Switch 43 can be reduced. Thereby, the size and power consumption of an LSI or the like on which the MRA Switch 43 is mounted can be suppressed.
  • MRA Switch 43 can configure VH (VS) more flexibly than conventional MRA Switch even with the same hardware amount. . That is, as the number of assignable VHs (VS) increases, a larger number of VHs can be assigned to each port, thereby forming a complicated VH structure.
  • the number of configuration registers is equal to the sum of the maximum number of VHs allocated to each Port at the same time. Therefore, in the MRA Switch 43 according to the first embodiment, the total number of VHs that can be simultaneously allocated to each Port is increased as compared with the conventional MRA Switch even with the same hardware amount. More Ports can be provided. When many Ports are provided, a larger number of devices can be connected, so that the integration degree of the MRA Switch 43 is increased.
  • FIG. 7 is a configuration diagram of the blade server 100 according to the second embodiment.
  • the blade server 100 includes an MRA Switch 43, a port for connecting the server blade 200 (200a to 200c), and a port for connecting the MRA device 300 (300a to 300c).
  • MRA Switch 43 has the configuration described in the first embodiment.
  • the server blade 200 includes a server configuration such as a CPU and memory.
  • the MRA device 300 is an electronic device shared by the server blade 200, such as an Ethernet (registered trademark) card or an FC (Fiber Channel) adapter.
  • the server blade 200 and the MRA device 300 are connected to the MRA Switch 43 according to the PCI Express specification. Therefore, these devices constitute a VH via the MRA Switch 43.
  • connection relationship of these devices can be multiplexed. That is, since a plurality of VHs can be assigned to the Port connecting these devices, the connection relationship between Ports can be multiplexed by a plurality of VHs, and as a result, the connection relationship between each device can be multiplexed. it can.
  • FIG. 8 is a diagram showing an example in which a plurality of VHs are assigned to each Port.
  • the path from the server blade 200 to the MRA device 300 can be virtually multiplexed by constructing multiple VH structures from the Upstream Port to the Downstream Port.
  • the same effect as when the server blade 200 and the MRA device 300 are multiplexed with each other can be obtained, so that the availability of the blade server 100 is improved.
  • the server virtualization software may be installed in each server blade 200, or hardware such as a circuit device having a similar function may be installed to give the blade server 100 a virtualization function (virtualization unit).
  • VM virtual machine
  • the connection relationship between the virtual machine (VM: virtual machine) configured in the server blade 200 and each MRA device 300 can be multiplexed by the MRA Switch 43.
  • the following effects are exhibited by mounting the MRA Switch 43 on the blade server 100.
  • the I / O configuration of the blade server 100 can be made more flexible. That is, since a larger number of devices can be connected in a multiplexed manner, a more complicated I / O structure can be constructed.
  • the MRA Switch 43 since the connection relationship between the server blade 200 and the MRA device 300 can be multiplexed, migration can be performed more easily.
  • both the server blades 200a and 200b have a path from the server blade to the MRA device 300a. Therefore, when the server blade 200a uses the MRA device 300a before the migration, the server blade 200b after the migration can continue to use the MRA device 300a.
  • connection relationship between the server blade 200 and the MRA device 300 is multiplexed, it is not necessary to carefully examine the connection relationship between the MRA device 300 before and after the migration, so that the migration work can be easily performed. it can.
  • the reliability of the blade server 100 is improved.
  • the reliability of the blade server 100 is affected by the degree of multiplexing of the server blades 200 and the MRA devices 300. This is because even if the server blade 200, the MRA device 300, or the path between them goes down, if the other server blade 200 or MRA device 300 can be used, the blade server 100 can continue to operate as a result.
  • the connection relationship between the server blade 200 and the MRA device 300 can be further multiplexed by using the MRA Switch 43 described in the first embodiment, the reliability of the blade server 100 is consequently obtained. It can contribute to improvement of the property.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

　ＭＲＡ　Ｓｗｉｔｃｈのような電子機器接続装置を実装するためのハードウェア量を削減する。　本発明に係る電子機器接続装置は、電子機器を相互に接続する仮想接続部と、電子機器の情報を格納する機器情報記憶部とを備えている。また、仮想接続部がいずれの機器情報記憶部を使用するかの対応関係を保持する対応テーブルを備えている。

Description

電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法
　本発明は、複数の電子機器を接続する装置、およびその装置を備えた電子計算機に関するものである。
　ＰＣＩ　Ｅｘｐｒｅｓｓ仕様は、異なるベンダが提供するデバイスが相互にデータをやりとりし動作するための、汎用のＩ／Ｏ規格として定義され、利用されている。また、Ｍｕｌｔｉ－Ｒｏｏｔ　Ｉ／Ｏ　Ｖｉｒｔｕａｌｉｚａｔｉｏｎ　ａｎｄ　Ｓｈａｒｉｎｇ　Ｓｐｅｃｉｆｉｃａｔｉｏｎ（ＭＲ－ＩＯＶ）仕様は、複数の計算機間でＰＣＩ　Ｅｘｐｒｅｓｓのデバイスを共有するための標準仕様として定義されている。ＭＲ－ＩＯＶ仕様が用いられる計算機の１例として、ブレードサーバなどがある。
　ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に対応したＳｗｉｔｃｈを、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈという。ここでいうＳｗｉｔｃｈとは、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準拠した電子機器を、電子計算機などの複数の外部機器が共有できるように接続する装置である。ＰＣＩ　Ｅｘｐｒｅｓｓ　ＳｗｉｔｃｈはＰＣＩ　Ｅｘｐｒｅｓｓデバイスを相互に接続するＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅという機能部を有する。
　また、ＭＲ－ＩＯＶ仕様に対応したＳｗｉｔｃｈを、Ｍｕｌｔｉ－Ｒｏｏｔ　Ａｗａｒｅ（ＭＲＡ）Ｓｗｉｔｃｈといい、ＭＲ－ＩＯＶ仕様に対応したデバイスをＭＲＡデバイスという。
　ＭＲＡ　Ｓｗｉｔｃｈは、仮想的なＳｗｉｔｃｈ（Ｖｉｒｔｕａｌ　Ｓｗｉｔｃｈ：ＶＳ）を内部的に構成し、ＰＣＩ　ＥｘｐｒｅｓｓデバイスやＭＲＡデバイスを相互に接続する。各ＶＳは、デバイスを接続するポートとの間で信号をやり取りする、ＶＳ　Ｂｒｉｄｇｅという機能部を有する。ＶＳ　Ｂｒｉｄｇｅは、当該ＭＲＡ　Ｓｗｉｔｃｈの製品仕様などが規定する最大ＶＳ数×１ＶＳ当たりのＢｒｉｄｇｅ数だけ必要である。
　ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈは下記非特許文献１に、ＭＲ－ＩＯＶ　Ｓｗｉｔｃｈは下記非特許文献２に、それぞれ記載されている。
ＰＣＩ－ＳＩＧ発行，ＰＣＩ　Ｅｘｐｒｅｓｓ（Ｒ）　Ｂａｓｅ　Ｓｐｅｃｉｆｉｃａｔｉｏｎ　Ｒｅｖｉｓｉｏｎ　２．０，２００６年，１．３．３（Ｐ．３９） ＰＣＩ－ＳＩＧ発行，Ｍｕｌｔｉ－Ｒｏｏｔ　Ｉ／Ｏ　Ｖｉｒｔｕａｌｉｚａｔｉｏｎ　ａｎｄ　Ｓｈａｒｉｎｇ　Ｓｐｅｃｉｆｉｃａｔｉｏｎ　Ｒｅｖｉｓｉｏｎ　１．０，２００８年，１．２．４．４（Ｐ．２９）
　上述のＶＳ　Ｂｒｉｄｇｅの機能には、ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅの機能が含まれる。ＶＳ　Ｂｒｉｄｇｅは、当該ＭＲＡ　Ｓｗｉｔｃｈの製品仕様などが規定する最大ＶＳ数×１ＶＳ当たりのＢｒｉｄｇｅ数だけ必要であり、例えばＬＳＩ（Ｌａｒｇｅ　Ｓｃａｌｅ　Ｉｎｔｅｇｒａｔｉｏｎ）上にＭＲＡ　Ｓｗｉｔｃｈの機能を実装する際に、全体のゲート量に対し、大きな割合を占める。特に上述のＶＳ　Ｂｒｉｄｇｅは、設定情報を記憶するための、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様で定義されている４ＫＢｙｔｅのコンフィグレジスタ空間を必要とする。すなわち、ＭＲＡ　Ｓｗｉｔｃｈを実装するためには、「最大ＶＳ数×１ＶＳ当たりのＶＳ　Ｂｒｉｄｇｅ数×４ＫＢｙｔｅ」のコンフィグレジスタ空間を必要とする。そのため、例えばＬＳＩ上にＭＲＡ　Ｓｗｉｔｃｈの機能を実装する際に、ゲート量がその分だけ増大し、ＬＳＩのサイズや消費電力が増加してしまう。
　本発明は、上記のような課題を解決するためになされたものであり、ＭＲＡ　Ｓｗｉｔｃｈのような電子機器接続装置を実装するためのハードウェア量を削減することを目的とする。
　本発明に係る電子機器接続装置は、電子機器を相互に接続する仮想接続部と、電子機器の情報を格納する機器情報記憶部とを備えている。また、仮想接続部がいずれの機器情報記憶部を使用するかの対応関係を保持する対応テーブルを備えている。
　本発明に係る電子機器接続装置は、対応テーブルを参照することにより、各仮想接続部がいずれの機器情報記憶部を使用するかを特定することができる。これにより、動作中ではない仮想接続部のために機器情報記憶部を設けておく必要がなくなるので、電子機器接続装置を実装するためのハードウェア量を削減することができる。
ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈを用いて各電子機器を接続したシステムの構成図である。 ＭＲＡ　Ｓｗｉｔｃｈ２３を用いて各電子機器を接続したシステムの構成図である。 図２の構成のうちＶＳ　Ｂｒｉｄｇｅ２４ａ～２４ｃに係る部分を抜き出した図である。 複雑なＶｉｒｔｕａｌ　Ｓｗｉｔｃｈの構成を有するシステムの例を示す図である。 Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅ４７の構成例を示す図である。 実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３の構成図である。 実施の形態２に係るブレードサーバ１００の構成図である。 各Ｐｏｒｔに複数のＶＨを割り当てた例を示す図である。
＜実施の形態１＞
　以下では始めに、ＭＲＡ　ＳｗｉｔｃｈのベースとなっているＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈについて図１で説明し、その後に本発明の実施の形態１に係る電子機器接続装置ついて説明する。
　図１は、ＰＣＩ　Ｅｘｐｒｅｓｓ　Ｓｗｉｔｃｈを用いて各電子機器を接続したシステムの構成図である。同システムは、例えば電子計算機が備える各種の電子機器を相互に接続するために、当該電子計算機などの内部で構成される。同システムは、Ｒｏｏｔ　Ｃｏｍｐｌｅｘ（ＲＣ）１１、Ｅｎｄｐｏｉｎｔ（ＥＰ）１２、Ｓｗｉｔｃｈ１３を有し、これらの機器は階層構造を形成する。
　ＲＣ１１は、階層構造の頂点に位置し、当該電子計算機のＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｏｒ　Ｕｎｉｔ）などに接続されている。
　ＥＰ１２は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準拠した電子機器であり、階層構造の末端に位置する。ＥＰ１２の例として、例えばＬＡＮインターフェースなどの、当該電子計算機が備える周辺機器が考えられる。
　Ｓｗｉｔｃｈ１３は、ＲＣ１１と各ＥＰ１２を接続する役割を有する。Ｓｗｉｔｃｈ１３は、内部にＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ１４を２つ以上備える。また、各ＥＰ１２を接続する端子部としてのＰｏｒｔを備える。ＲＣ１１側のＰｏｒｔをＵｐｓｔｒｅａｍ　Ｐｏｒｔ１５、ＥＰ１２側のＰｏｒｔをＤｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ１６という。
　ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ１４は、ＰＣＩ　Ｅｘｐｒｅｓｓデバイスの設定情報を格納するためのコンフィグレジスタを備え、ＰＣＩ　Ｅｘｐｒｅｓｓデバイス同士の相互接続を行うための信号交換などの機能を有している。ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ１４は、各Ｐｏｒｔに１つ割り当てられる。
　図２は、ＭＲＡ　Ｓｗｉｔｃｈ２３を用いて各電子機器を接続したシステムの構成図である。同システムは、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準拠した電子機器を複数の電子計算機などが共有するために、当該電子計算機などの内部で構成される。図２のシステムは、複数のＲＣ２１（ＲＣ２１ａ～２１ｂ）、ＭＲＡ　Ｄｅｖｉｃｅ２２、ＭＲＡ　Ｓｗｉｔｃｈ２３を有する。
　ＭＲＡ　Ｄｅｖｉｃｅ２２は、例えばＬＡＮインターフェースなどの、ＭＲ－ＩＯＶ仕様に準拠した電子機器であり、図１のＥＰ１２に対応する。
　ＭＲＡ　Ｓｗｉｔｃｈ２３は、ＭＲ－ＩＯＶ仕様に準拠したＳｗｉｔｃｈであり、例えばＬＳＩなどの回路デバイスを用いたハードウェア上にその機能を実装することができる。ＭＲＡ　Ｓｗｉｔｃｈ２３は、ＲＣ２１とＭＲＡ　Ｄｅｖｉｃｅ２２を接続する役割を有する。図１で説明したＳｗｉｔｃｈ１３と異なる点は、内部に複数の仮想的なＳｗｉｔｃｈ（後述のＶｉｒｔｕａｌ　Ｓｗｉｔｃｈ：ＶＳ）を形成することである。
　ＭＲＡ　Ｓｗｉｔｃｈ２３は、複数のＶＳ　Ｂｒｉｄｇｅ２４（ＶＳ　Ｂｒｉｄｇｅ２４ａ～２４ｆ）を有する。
　ＶＳ　Ｂｒｉｄｇｅ２４は、図１のＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ１４に相当し、Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ２５、Ｄｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ２６に接続されている。図１と異なるのは、各Ｐｏｒｔに複数のＶＳ　Ｂｒｉｄｇｅ２４が割り当てられていることである。これは、次の図３で説明するように、各Ｐｏｒｔが複数のＶｉｒｔｕａｌ　Ｓｗｉｔｃｈ（ＶＳ）と接続されることに関連する。
　図２では、ＶＳ　Ｂｒｉｄｇｅ２４ａ～２４ｃが１つのＶＳを構成し、ＶＳ　Ｂｒｉｄｇｅ２４ｄ～２４ｆが別のＶＳを構成している。
　図３は、図２の構成のうちＶＳ　Ｂｒｉｄｇｅ２４ａ～２４ｃに係る部分を抜き出した図である。ＶＳ　Ｂｒｉｄｇｅ２４ａ～２４ｃは、ＶＳ３２を構成する。ＶＳ３２は、図１におけるＳｗｉｔｃｈ１３に相当し、複数のＰｏｒｔを接続する。各Ｐｏｒｔに接続されるＭＲＡ　Ｄｅｖｉｃｅ２２は、Ｐｏｒｔを介してＶＳ３２と接続されることにより、他のＭＲＡ　Ｄｅｖｉｃｅ２２およびＲＣ２１と接続される。
　ＲＣ２１ａ、各Ｐｏｒｔ、ＶＳ３２、ＭＲＡ　Ｄｅｖｉｃｅ２２からなる階層構造を、Ｖｉｒｔｕａｌ　Ｈｉｅｒａｒｃｈｙ（ＶＨ）３１という。
　Ｖｉｒｔｕａｌ　Ｓｗｉｔｃｈは、ＭＲＡ　Ｓｗｉｔｃｈ２３の内部に仮想的に形成されるＳｗｉｔｃｈである。ここでいう仮想的とは、Ｖｉｒｔｕａｌ　ＳｗｉｔｃｈというハードウェアがＭＲＡ　Ｓｗｉｔｃｈ２３の内部に複数存在するわけではなく、複数のＶＳ　Ｂｒｉｄｇｅ２４が機能的・論理的に結合し、あたかも１つの物理的なＳｗｉｔｃｈを形成しているかのように動作することをいう。すなわち、Ｖｉｒｔｕａｌ　Ｓｗｉｔｃｈは、ＭＲＡ　Ｓｗｉｔｃｈ２３の内部に「仮想的に」存在しているのである。同様に、ＶＳ　Ｂｒｉｄｇｅ２４も、ＭＲＡ　Ｓｗｉｔｃｈ２３の内部に「仮想的に」存在する機能部である。これらの仮想的なＳｗｉｔｃｈや機能部は、ＭＲＡ　Ｓｗｉｔｃｈ２３を実装するＬＳＩなどの回路デバイス上で、論理回路などによって構成される。
　ＶＳ　Ｂｒｉｄｇｅ２４は、各Ｐｏｒｔに対して任意の個数を任意に割り当てることができる。その割り当て方により、複雑なＶｉｒｔｕａｌ　Ｓｗｉｔｃｈ階層を構成することもできる。次の図４で、その１例を示す。
　図４は、複雑なＶｉｒｔｕａｌ　Ｓｗｉｔｃｈの構成を有するシステムの例を示す図である。図４に示す例では、ＭＲＡ　Ｓｗｉｔｃｈ２３内には、４つのＶＳ　Ｂｒｉｄｇｅ２４を有する５つのＶＳが構成されている。なお、どのＰｏｒｔにも割り当てられていないＶＳ　Ｂｒｉｄｇｅも存在している。
　図４において、Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ２５からＤｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ２６に至るＶＨは、５つ存在している。また、Ｐｏｒｔ２５ａは、３つのＶＳ　Ｂｒｉｄｇｅと接続されている。すなわち、Ｐｏｒｔ２５ａには、５つのＶＨが全て割り当てられていることが分かる。
　以上、ＭＲＡ　Ｓｗｉｔｃｈの一般的な構成例について説明した。次に、ＭＲＡ　Ｓｗｉｔｃｈを実装するハードウェア量を削減するための手法を説明する。
　従来のＭＲＡ　Ｓｗｉｔｃｈでは、ＶＳ　Ｂｒｉｄｇｅの総数は、「ＭＲＡ　Ｓｗｉｔｃｈの内部に構成し得る最大ＶＳ数×１ＶＳ当たりのＶＳ　Ｂｒｉｄｇｅ数」で求められる。
　ＭＲ－ＩＯＶ仕様によれば、各ＶＳ　Ｂｒｉｄｇｅは、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様で定義されている４ＫＢｙｔｅのコンフィグレジスタ空間を備えることが必要である。したがって、規定のコンフィグレジスタ空間を確保するためには、「ＭＲＡ　Ｓｗｉｔｃｈ内に構成し得る最大ＶＳ数×１ＶＳ当たりのＶＳＢ数×４ＫＢｙｔｅ」のメモリ容量が必要である。
　図４の例において、最大ＶＳ数＝５、１ＶＳ当たりのＶＳＢ数＝４であると仮定すると、ＭＲ－ＩＯＶ仕様によれば、８０ＫＢｙｔｅのコンフィグレジスタ空間が必要であることになる。
　一方、ＭＲＡ　Ｓｗｉｔｃｈは、１つのＰｏｒｔに同時に割り当てることのできるＶＨの最大数を、製品仕様などで定めている。その理由の１つは、１つのＰｏｒｔに１つのＶＨを割り当てる毎に、そのＰｏｒｔと接続するＶＳ　Ｂｒｉｄｇｅが１つ必要になることによる。１つのＰｏｒｔに、ＭＲＡ　Ｓｗｉｔｃｈが有するＶＳ　Ｂｒｉｄｇｅの数を超えてＶＨを割り当てようとしても、ＶＳ　Ｂｒｉｄｇｅの数が不足する。
　例えば図４において、１つのＰｏｒｔに同時に割り当てることのできるＶＨの数を３０に設定したとしても、ＶＳ　Ｂｒｉｄｇｅは２０個しかないので、１つのＰｏｒｔに同時に割り当てることのできるＶＨの数は、必ず２０以下となる。Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ２５とＤｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ２６の双方でＶＳ　Ｂｒｉｄｇｅが必要となるので、結果として、１つのＰｏｒｔに同時に割り当てることのできるＶＨの総数は、ＶＳ　Ｂｒｉｄｇｅの総数よりも少なくなる。
　実際には、１つのＰｏｒｔにＶＨを１つ割り当てる毎に１つのＶＳ　Ｂｒｉｄｇｅを対応させることになるので、最終的に必要となるＶＳ　Ｂｒｉｄｇｅの数は、「Ｐｏｒｔに同時に割り当てることのできる最大ＶＨ数を、Ｐｏｒｔ毎に合算した数」となる。
　以上のことをまとめると、以下の３点を導くことができる。
（１）ＭＲＡ　Ｓｗｉｔｃｈの各Ｐｏｒｔに割り当てることのできるＶＨ数は、当該ＭＲＡ　Ｓｗｉｔｃｈの製品仕様などで上限が定められている。
（２）同時に使用されるＶＳ　Ｂｒｉｄｇｅ数は、「Ｐｏｒｔに同時に割り当てることのできる最大ＶＨ数を、Ｐｏｒｔ毎に合算した数」である。
（３）ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅの機能は「同時に使用されるＶＳ　Ｂｒｉｄｇｅ数」で足り、コンフィグレジスタの容量は、「同時に使用されるＶＳ　Ｂｒｉｄｇｅ数×４ＫＢｙｔｅ」で足りる。
　本発明では、上記３点の事項に基づき、同時に使用されるＶＳ　Ｂｒｉｄｇｅの数が、各Ｐｏｒｔに同時に割り当てることのできるＶＨ数の合算に等しいことに着目して、ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅの容量を節約することを図る。
　本実施の形態１では、上述の考え方を実装するため、Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅ（ＰＢ）という新たな構成要素を、ＭＲＡ　Ｓｗｉｔｃｈに導入する。ＰＢは、ＶＳ　Ｂｒｉｄｇｅが使用するＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅに識別子を付与しておき、ＶＳ　Ｂｒｉｄｇｅが、後述する対応関係テーブルを用いてＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを参照できるようにしたものである。
　図５は、Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅ４７の構成例を示す図である。ここでは、図４に示したＶＳ　Ｂｒｉｄｇｅの構成の下で、Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅ４７を構成する例を示す。
　図４において、各Ｐｏｒｔに同時に割り当てることのできるＶＨ数は、ＭＲＡ　Ｓｗｉｔｃｈの製品仕様などにより、以下の通り定められているものとする。
（Ｐｏｒｔ２５ａ）：割り当て可能な最大ＶＨ数＝３
（Ｐｏｒｔ２５ｂ）：割り当て可能な最大ＶＨ数＝２
（Ｐｏｒｔ２５ｃ）：割り当て可能な最大ＶＨ数＝５
（Ｐｏｒｔ２５ｄ）：割り当て可能な最大ＶＨ数＝２
（Ｐｏｒｔ２５ｅ）：割り当て可能な最大ＶＨ数＝２
（各Ｐｏｒｔに割り当て可能な最大ＶＨ数の合計）：１４
　したがって、同時にＰｏｒｔに割り当てられるＶＳ　Ｂｒｉｄｇｅの総数は、最大で１４である。すなわち、ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ、それに含まれる４ＫＢｙｔｅのコンフィグレジスタが最大で同時に１４個必要になる。ただし、必ずしも４ＫＢｙｔｅのコンフィグレジスタを１４個設けなければならないわけではなく、実装の上では、同等の総容量（５６ＫＢｙｔｅ）を有する単一のコンフィグレジスタを設けてアドレス上で区画してもよい。
　ＭＲＡ　Ｓｗｉｔｃｈでは、ＶＳ　ＢｒｉｄｇｅがＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを持つが、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈでは、ＰＢがＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを持つこととする。図５の例では、上述の最大ＶＨ数に基づき、１４個のＰＢがそれぞれ１個のコンフィグレジスタを備えるものとした。
　ＰＢは、ＶＳ　Ｂｒｉｄｇｅから参照するための番号（ＰＢ番号）を有する。
　一方、ＭＲ－ＩＯＶ仕様によれば、ＶＳ　Ｂｒｉｄｇｅは、コンフィグレジスタとは別に、ＶＳ　Ｂｒｉｄｇｅ毎の設定を格納するためのレジスタ空間として、ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅという記憶領域を備える。当該ＶＳ　Ｂｒｉｄｇｅがどのコンフィグレジスタを使用するかの対応関係を表すテーブルを、このＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅに格納することとする。図５の例では、各ＶＳ　Ｂｒｉｄｇｅが使用するＰＢ番号を、ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅに格納している。
　図５の例では、各ＶＳ　ＢｒｉｄｇｅがどのＶＳに所属するかを（ＶＳ：０）などとして表し、そのＶＳ内における当該ＶＳ　Ｂｒｉｄｇｅの通番を（Ｂｒｉｄｇｅ：０）などとして表した。同図によれば、例えば１番目のＶＳ（ＶＳ：０）における１番目のＶＳ Ｂｒｉｄｇｅ（Ｂｒｉｄｇｅ：０）は、１番目のＰＢ（ＰＢ：０）を使用することが分かる。
　ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅは、ＭＲ－ＩＯＶ仕様により、容量を製品ベンダが設定することが許されている。そのため、必要に応じて、ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅのサイズを大きくとり、ＰＢ番号を格納するためのレジスタを新たに追加することも可能である。ＰＢ番号を格納するために必要なレジスタのサイズは小さくて済むので、ＰＣＩ－ＰＣＩ　ＢｒｉｄｇｅをＶＳ　Ｂｒｉｄｇｅ毎に設けることと比べてはるかに少ない容量で、ＭＲＡ　Ｓｗｉｔｃｈを実現することができる。
　図６は、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３の構成図である。ＭＲＡ　Ｓｗｉｔｃｈ４３は、Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ４５（４５ａ～４５ｂ）、Ｄｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ４６（４６ａ～４６ｃ）、ＰＢ４７を備える。また、図４と同様に２０個のＶＳ　Ｂｒｉｄｇｅ４４が構成されている。ここでは、図５で説明したＰＢ４７と各ＶＳ　Ｂｒｉｄｇｅの対応関係に準じて、各Ｐｏｒｔにそれぞれ最大ＶＨ数までＶＨを割り当てた例を示した。
　各ＰｏｒｔにＶＨが割り当てられる毎に、１つのＶＳ　ＢｒｉｄｇｅがそのＰｏｒｔに割り当てられる。同時に使用されるＶＳ　Ｂｒｉｄｇｅは１４個であり、その他のＶＳ　ＢｒｉｄｇｅはいずれのＰｏｒｔにも割り当てられていない。したがって、同時に使用されるコンフィグレジスタの容量は、１４×４＝５６ＫＢｙｔｅであることが分かる。
　各ＶＳ　Ｂｒｉｄｇｅは、使用するＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを特定するため、ＰＢ番号をＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅ内に保持する。各ＶＳ　Ｂｒｉｄｇｅは、ＰＢ番号が指定するＰＢが有するＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを使用する。
　図６の構成の下では、同時に使用される１４個のＶＳ　Ｂｒｉｄｇｅは、ＰＢ４７が有するいずれかのコンフィグレジスタを参照し、ＭＲＡデバイスの設定情報を取得しながら、各ＭＲＡ　Ｄｅｖｉｃｅを接続する。これにより、動作していないＶＳ　Ｂｒｉｄｇｅの分までコンフィグレジスタを設けておく必要がなくなるので、コンフィグレジスタの容量を少なくすることができる。
　以上、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３の構成を説明した。本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３では、ＭＲ－ＩＯＶ仕様に準拠しつつ、製品の実動作に支障のない範囲で、ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅの個数を抑えた。コンフィグレジスタに関しては、ＭＲ－ＩＯＶの仕様に厳密に準拠していないことに鑑み、以下の点に注意が必要である。
（注意点１）ＶＨのトポロジを初期化する際に、ＶＳ　Ｂｒｉｄｇｅ　ＴａｂｌｅへＰＢ番号を格納しておく必要がなる。
（注意点２）ＶＳに割り当てられていないＶＳ　Ｂｒｉｄｇｅは、ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを持たないため、コンフィグレジスタにアクセスすることができない。
　以上のように、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３は、Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅという新たな構成要素を備える。ＰＢの数は、各Ｐｏｒｔに同時に割り当てることのできる最大ＶＨ数の合算分に等しい。各ＶＳ　Ｂｒｉｄｇｅは、自己が使用するＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを特定するため、ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅ内にＰＢ番号を保持する。上記構成により、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３は、以下の効果を発揮する。
（効果１）ハードウェア量の削減
　ＭＲＡ　Ｓｗｉｔｃｈ４３は、各Ｐｏｒｔに同時に割り当てることのできる最大ＶＨ数の合算分だけＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを備えていればよい。そのため、使用されていないＶＳ　Ｂｒｉｄｇｅの分までＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅを設けておく必要がなくなり、ＭＲＡ　Ｓｗｉｔｃｈ４３を実装するために要するハードウェア量を削減することができる。これにより、ＭＲＡ　Ｓｗｉｔｃｈ４３を実装するＬＳＩなどのサイズや消費電力を抑えることができる。
（効果２）割り当て可能なＶＨ数（ＶＳ数）の増加
　ＭＲＡ　Ｓｗｉｔｃｈ４３を実装するために要するハードウェア量を削減できることの反射的効果として、同じハードウェア量でも、従来のＭＲＡ　Ｓｗｉｔｃｈと比較してより多くのＶＨ（ＶＳ）をＰｏｒｔに割り当てることができる。例えば、ＭＲＡ　Ｓｗｉｔｃｈ４３をＬＳＩで実装する場合、同じゲート量でも、より多くのＶＨ（ＶＳ）をＰｏｒｔに割り当てることができる。
（効果３）ＶＨ（ＶＳ）構成の柔軟化
　上記効果２の結果として、ＭＲＡ　Ｓｗｉｔｃｈ４３は、同じハードウェア量でも、従来のＭＲＡ　Ｓｗｉｔｃｈと比較してＶＨ（ＶＳ）をより柔軟に構成することができる。すなわち、割り当て可能なＶＨ（ＶＳ）数が増加すると、より多数のＶＨを各Ｐｏｒｔに割り当て、複雑なＶＨ構造を構成することができる。
（効果４）Ｐｏｒｔ数の増加
　上記効果２の結果として、ＭＲＡ　Ｓｗｉｔｃｈ４３は、同じハードウェア量でも、従来のＭＲＡ　Ｓｗｉｔｃｈと比較してより多くのＰｏｒｔを備えることができる。
　本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３において、コンフィグレジスタの数は、各Ｐｏｒｔに同時に割り当てられる最大ＶＨ数の合算と等しい。したがって、本実施の形態１に係るＭＲＡ　Ｓｗｉｔｃｈ４３では、同じハードウェア量でも、従来のＭＲＡ　Ｓｗｉｔｃｈと比較して各Ｐｏｒｔへ同時に割り当てることのできるＶＨ数の合算が増加することになるので、その分だけ、より多くのＰｏｒｔを設けることができる。多くのＰｏｒｔを設けると、より多数のデバイスを接続することができるので、ＭＲＡ　Ｓｗｉｔｃｈ４３の集積度が増す効果がある。
＜実施の形態２＞
　本発明の実施の形態２では、実施の形態１で説明したＭＲＡ　Ｓｗｉｔｃｈ４３を備える電子計算機について説明する。
　図７は、本実施の形態２に係るブレードサーバ１００の構成図である。
　ブレードサーバ１００は、ＭＲＡ　Ｓｗｉｔｃｈ４３、サーバブレード２００（２００ａ～２００ｃ）を接続するＰｏｒｔ、ＭＲＡデバイス３００（３００ａ～３００ｃ）を接続するＰｏｒｔを備える。
　ＭＲＡ　Ｓｗｉｔｃｈ４３は、実施の形態１で説明した構成を備える。
　サーバブレード２００は、ＣＰＵやメモリなど、サーバとしての構成を備える。
　ＭＲＡデバイス３００は、Ｅｔｈｅｒｎｅｔ（登録商標）カードやＦＣ（Ｆｉｂｅｒ　Ｃｈａｎｎｅｌ）アダプタなど、サーバブレード２００が共用する電子機器である。
　サーバブレード２００とＭＲＡデバイス３００は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準じて、ＭＲＡ　Ｓｗｉｔｃｈ４３と接続する。したがってこれらの機器は、ＭＲＡ　Ｓｗｉｔｃｈ４３を介して、ＶＨを構成する。
　ＭＲＡ　Ｓｗｉｔｃｈ４３を介してサーバブレード２００やＭＲＡデバイス３００を接続することにより、これらの機器の接続関係を多重化することができる。すなわち、これらの機器を接続するＰｏｒｔには、複数のＶＨを割り当てることができるので、Ｐｏｒｔ間の接続関係を複数のＶＨによって多重化し、その結果として各機器間の接続関係を多重化することができる。
　図８は、各Ｐｏｒｔに複数のＶＨを割り当てた例を示す図である。同図のように、Ｕｐｓｔｒｅａｍ　ＰｏｒｔからＤｏｗｎｓｔｒｅａｍ　ＰｏｒｔまでのＶＨ構造を多重的に構成することにより、サーバブレード２００からＭＲＡデバイス３００に至る経路を、仮想的に多重化することができる。これにより、サーバブレード２００とＭＲＡデバイス３００が相互に多重化されるのと同様の効果が得られるので、ブレードサーバ１００の可用性が向上する。
　各サーバブレード２００にサーバ仮想化ソフトウェアをインストールし、または同様の機能を有する回路デバイスなどのハードウェアを搭載して、ブレードサーバ１００に仮想化機能（仮想化部）を付与してもよい。この場合は、サーバブレード２００内に構成されるＶｉｒｔｕａｌ　Ｍａｃｈｉｎｅ（ＶＭ：仮想マシン）と各ＭＲＡデバイス３００との間の接続関係を、ＭＲＡ　Ｓｗｉｔｃｈ４３により多重化することができる。
　以上のように、本実施の形態２によれば、ＭＲＡ　Ｓｗｉｔｃｈ４３をブレードサーバ１００に搭載することにより、以下の効果を発揮する。
（効果１）実施の形態１と同様の効果
　ＭＲＡ　Ｓｗｉｔｃｈ４３自体が発揮する効果は、本実施の形態２でもそのまま維持される。また、従来のＭＲＡ　Ｓｗｉｔｃｈと比較して、同じハードウェア量で割り当て可能なＶＨ等が増加することにより、ブレードサーバ１００の構成をより柔軟化するなどの効果を発揮することができる。以下、その効果を説明する。
（効果２）ＶＭ構成の柔軟化
　ＭＲＡ　Ｓｗｉｔｃｈ４３を介してサーバブレード２００とＭＲＡデバイス３００を接続することにより、サーバブレード２００内で、ＶＭをより柔軟に構成することができる。すなわち、各ＶＭに対応するＭＲＡデバイス３００を多重的に構成することができるので、より複雑なＶＭ構造を構築することができる。
（効果３）デバイス数の増加
　ＭＲＡ　Ｓｗｉｔｃｈ４３のＰｏｒｔ数を増加することができる結果として、ブレードサーバ１００に接続することのできるデバイス数、すなわちサーバブレード２００やＭＲＡデバイス３００の数を増やすことができる。これによりブレードサーバ１００の集積度が向上する効果がある。
　また、上記と同様の効果として、ブレードサーバ１００のＩ／Ｏ構成をより柔軟にすることができる。すなわち、より多数のデバイスを多重的に接続することができるので、より複雑なＩ／Ｏ構造を構築することができる。
（効果４）マイグレーションの容易化
　仮想マシンは、他のサーバにＯＳその他のデータを移行することができる。この機能をマイグレーションと呼ぶ。稼働中にマイグレーションを行うことができる仮想化ソフトウェアも存在する。
　本発明に係るＭＲＡ　Ｓｗｉｔｃｈ４３によれば、サーバブレード２００とＭＲＡデバイス３００の間の接続関係を多重化することができるので、マイグレーションをより容易に行うことができる。
　例えば図８の例では、サーバブレード２００ａからサーバブレード２００ｂにマイグレーションを行う場合、サーバブレード２００ａと２００ｂともに、サーバブレードからＭＲＡデバイス３００ａに至る経路が存在する。したがってマイグレーションを行う前にサーバブレード２００ａがＭＲＡデバイス３００ａを使用していた場合、マイグレーション後のサーバブレード２００ｂも継続してＭＲＡデバイス３００ａを使用することができる。
　このように、サーバブレード２００とＭＲＡデバイス３００の接続関係が多重化されているので、マイグレーション前後でＭＲＡデバイス３００の接続関係を入念に検討する必要がなくなる点で、マイグレーション作業を容易に行うことができる。
（効果５）ブレードサーバ１００の信頼性向上
　上記効果の総合的な結果として、ブレードサーバ１００の信頼性が向上する。ブレードサーバ１００の信頼性は、各サーバブレード２００やＭＲＡデバイス３００の多重化度に影響を受ける。サーバブレード２００、ＭＲＡデバイス３００、またはこれらの間の経路がダウンした場合でも、その他のサーバブレード２００やＭＲＡデバイス３００を使用することができれば、結果としてブレードサーバ１００は動作を継続できるからである。
　本実施の形態２によれば、実施の形態１で説明したＭＲＡ　Ｓｗｉｔｃｈ４３を用いることにより、サーバブレード２００とＭＲＡデバイス３００の接続関係をより多重化することができるので、結果としてブレードサーバ１００の信頼性向上に寄与することができる。
　１１：Ｒｏｏｔ　Ｃｏｍｐｌｅｘ（ＲＣ）、１２：Ｅｎｄｐｏｉｎｔ（ＥＰ）、１３：Ｓｗｉｔｃｈ、１４：ＰＣＩ－ＰＣＩ　Ｂｒｉｄｇｅ、１５：Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ、１６：Ｄｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ、２１ａ～２１ｂ：ＲＣ、２２：ＭＲＡ　Ｄｅｖｉｃｅ、２３：ＭＲＡ　Ｓｗｉｔｃｈ、２４ａ～２４ｆ：ＶＳ　Ｂｒｉｄｇｅ、２５：Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ、２６：Ｄｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ、３１　Ｖｉｒｔｕａｌ　Ｈｉｅｒａｒｃｈｙ、３２：Ｖｉｒｔｕａｌ　Ｓｗｉｔｃｈ、４３：ＭＲＡ　Ｓｗｉｔｃｈ、４５：Ｕｐｓｔｒｅａｍ　Ｐｏｒｔ、４６：Ｄｏｗｎｓｔｒｅａｍ　Ｐｏｒｔ、４７：Ｐｈｙｓｉｃａｌ　Ｂｒｉｄｇｅ、１００：ブレードサーバ、２００ａ～２００ｃ：サーバブレード、３００ａ～３００ｃ：ＭＲＡデバイス。

Claims (11)

  1. 　複数の電子機器を接続する装置であって、
    　前記電子機器を接続する複数の端子部と、
    　前記端子部を介して複数の前記電子機器を仮想的に接続する仮想接続部と、
    　前記電子機器の設定情報を記憶する複数の機器情報記憶部と、
    　前記仮想接続部がいずれの前記機器情報記憶部を使用するかの対応関係を保持する対応テーブルと、
    　を備え、
    　前記仮想接続部は、
    　前記対応テーブルを参照して対応する前記機器情報記憶部を特定し、
    　その前記機器情報記憶部を参照して前記電子機器の設定情報を取得する
    　ことを特徴とする電子機器接続装置。
  2. 　前記仮想接続部は、
    　他の前記仮想接続部および前記電子機器と組になって階層構造を構成し、
    　複数の前記端子部は、
    　前記階層構造が割り当てられる上限数がそれぞれ規定されており、
    　当該電子機器接続装置は、
    　前記上限数を前記端子部毎に合算した個数、前記機器情報記憶部を備えている
    　ことを特徴とする請求項１記載の電子機器接続装置。
  3. 　前記電子機器は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準拠したデバイスであり、
    　前記端子部は、前記電子機器を接続するポートであり、
    　前記仮想接続部は、ＭＲ－ＩＯＶ仕様のＶＳ　Ｂｒｉｄｇｅであり、
    　前記機器情報記憶部は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様のＰＣＩコンフィグレーションレジスタであり、
    　前記階層構造は、ＭＲ－ＩＯＶ仕様のＶｉｒｔｕａｌ　Ｈｉｅｒａｒｃｈｙであり、
    　当該電子機器接続装置は、
    　ＭＲ－ＩＯＶ仕様のＭｕｌｔｉ－Ｒｏｏｔ　Ａｗａｒｅ　Ｓｗｉｔｃｈとして構成されている
    　ことを特徴とする請求項２記載の電子機器接続装置。
  4. 　前記ＶＳ　Ｂｒｉｄｇｅは、
    　当該ＶＳ　Ｂｒｉｄｇｅの設定情報を記憶するＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅを備え、
    　前記ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅは、
    　当該ＶＳ　Ｂｒｉｄｇｅが使用する前記機器情報記憶部への参照を保持する
    　ことを特徴とする請求項３記載の電子機器接続装置。
  5. 　複数の電子機器を接続する電子機器接続装置を備えた電子計算機であって、
    　前記電子機器接続装置は、
    　前記電子機器を接続する複数の端子部と、
    　前記端子部を介して複数の前記電子機器を仮想的に接続する仮想接続部と、
    　前記電子機器の設定情報を記憶する複数の機器情報記憶部と、
    　前記仮想接続部がいずれの前記機器情報記憶部を使用するかの対応関係を保持する対応テーブルと、
    　を備え、
    　前記仮想接続部は、
    　前記対応テーブルを参照して対応する前記機器情報記憶部を特定し、
    　その前記機器情報記憶部を参照して前記電子機器の設定情報を取得する
    　ことを特徴とする電子計算機。
  6. 　前記仮想接続部は、
    　他の前記仮想接続部および前記電子機器と組になって階層構造を構成し、
    　複数の前記端子部は、
    　前記階層構造が割り当てられる上限数がそれぞれ規定されており、
    　当該電子機器接続装置は、
    　前記上限数を前記端子部毎に合算した個数、前記機器情報記憶部を備えている
    　ことを特徴とする請求項５記載の電子計算機。
  7. 　前記電子機器は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様に準拠したデバイスであり、
    　前記端子部は、前記電子機器を接続するポートであり、
    　前記仮想接続部は、ＭＲ－ＩＯＶ仕様のＶＳ　Ｂｒｉｄｇｅであり、
    　前記機器情報記憶部は、ＰＣＩ　Ｅｘｐｒｅｓｓ仕様のＰＣＩコンフィグレーションレジスタであり、
    　前記階層構造は、ＭＲ－ＩＯＶ仕様のＶｉｒｔｕａｌ　Ｈｉｅｒａｒｃｈｙであり、
    　当該電子機器接続装置は、
    　ＭＲ－ＩＯＶ仕様のＭｕｌｔｉ－Ｒｏｏｔ　Ａｗａｒｅ　Ｓｗｉｔｃｈとして構成されている
    　ことを特徴とする請求項６記載の電子計算機。
  8. 　前記ＶＳ　Ｂｒｉｄｇｅは、
    　当該ＶＳ　Ｂｒｉｄｇｅの設定情報を記憶するＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅを備え、
    　前記ＶＳ　Ｂｒｉｄｇｅ　Ｔａｂｌｅは、
    　当該ＶＳ　Ｂｒｉｄｇｅが使用する前記機器情報記憶部への参照を保持する
    　ことを特徴とする請求項７記載の電子計算機。
  9. 　複数の仮想電子計算機を稼動させる仮想化部を備えたことを特徴とする請求項５記載の電子計算機。
  10. 　前記仮想電子計算機は、
    　前記仮想接続部を介して複数の同種の前記電子機器と接続されており、
    　いずれかの前記電子機器を使用することができないときは、
    　前記仮想接続部を介して同種の前記電子機器を使用する
    　ことを特徴とする請求項９記載の電子計算機。
  11. 　前記電子機器を接続する複数の端子部と、
    　前記端子部を介して複数の前記電子機器を仮想的に接続する仮想接続部と、
    　前記電子機器の設定情報を記憶する複数の機器情報記憶部と、
    　を備えた電子機器接続装置の前記機器情報記憶部を前記仮想接続部に割り当てる方法であって、
    　前記仮想接続部がいずれの前記機器情報記憶部を使用するかの対応関係を保持する対応テーブルをあらかじめ作成しておき、
    　前記対応テーブルを参照して対応する前記機器情報記憶部を特定する
    　ことを特徴とする電子機器接続装置の記憶部割当方法。
PCT/JP2009/061948 2009-06-30 2009-06-30 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法 WO2011001508A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/061948 WO2011001508A1 (ja) 2009-06-30 2009-06-30 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2009/061948 WO2011001508A1 (ja) 2009-06-30 2009-06-30 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法

Publications (1)

Publication Number Publication Date
WO2011001508A1 true WO2011001508A1 (ja) 2011-01-06

Family

ID=43410606

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/061948 WO2011001508A1 (ja) 2009-06-30 2009-06-30 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法

Country Status (1)

Country Link
WO (1) WO2011001508A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030910A1 (ja) * 2011-08-26 2013-03-07 株式会社日立製作所 Ｍｒａスイッチ、それを用いた計算機システム、及びｍｒａスイッチの設定変更方法
JP2015503154A (ja) * 2012-10-27 2015-01-29 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． Ｐｃｉｅスイッチング・ネットワークにおけるパケット伝送を実現する方法、装置、システム、及び記憶媒体

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323098A (ja) * 2006-05-30 2007-12-13 Hitachi Ltd 転送処理装置
WO2009025381A1 (ja) * 2007-08-23 2009-02-26 Nec Corporation I/oシステムおよびi/o制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007323098A (ja) * 2006-05-30 2007-12-13 Hitachi Ltd 転送処理装置
WO2009025381A1 (ja) * 2007-08-23 2009-02-26 Nec Corporation I/oシステムおよびi/o制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013030910A1 (ja) * 2011-08-26 2013-03-07 株式会社日立製作所 Ｍｒａスイッチ、それを用いた計算機システム、及びｍｒａスイッチの設定変更方法
JP2015503154A (ja) * 2012-10-27 2015-01-29 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． Ｐｃｉｅスイッチング・ネットワークにおけるパケット伝送を実現する方法、装置、システム、及び記憶媒体
US9535867B2 (en) 2012-10-27 2017-01-03 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in PCIE switching network
US9652426B2 (en) 2012-10-27 2017-05-16 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in PCIE switching network
US10204070B2 (en) 2012-10-27 2019-02-12 Huawei Technologies Co., Ltd. Method, device, system and storage medium for implementing packet transmission in PCIE switching network

Similar Documents

Publication Publication Date Title
US20220276976A1 (en) System and Method for Extended Peripheral Component Interconnect Express Fabrics
US7430630B2 (en) Routing mechanism in PCI multi-host topologies using destination ID field
US7907604B2 (en) Creation and management of routing table for PCI bus address based routing with integrated DID
US8103810B2 (en) Native and non-native I/O virtualization in a single adapter
US20070097949A1 (en) Method using a master node to control I/O fabric configuration in a multi-host environment
US7492723B2 (en) Mechanism to virtualize all address spaces in shared I/O fabrics
US7831759B2 (en) Method, apparatus, and computer program product for routing packets utilizing a unique identifier, included within a standard address, that identifies the destination host computer system
CN102819447B (zh) 一种用于多根共享系统的直接i/o虚拟化方法和装置
US8423698B2 (en) Conversion of resets sent to a shared device
US7620066B2 (en) Method and apparatus for shared I/O in a load/store fabric
US8225005B2 (en) Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect
US8918568B2 (en) PCI express SR-IOV/MR-IOV virtual function clusters
US20100153592A1 (en) Use of Peripheral Component Interconnect Input/Output Virtualization Devices to Create Redundant Configurations
TWI556174B (zh) 虛擬功能分配系統、方法及其管理主機
EP2260392A1 (en) Reserving pci memory space for pci devices
CN101889263B (zh) 控制路径i/o虚拟化
US7836211B2 (en) Shared input/output load-store architecture
CN101460935B (zh) 支持分区平台中的快速访问
WO2011001508A1 (ja) 電子機器接続装置、電子計算機、電子機器接続装置の記憶部割当方法
US20200341919A1 (en) Processor/endpoint communication coupling configuration system
US7412619B2 (en) Integrated circuit capable of error management
US6704823B1 (en) Method and apparatus for dynamic allocation of interrupt lines through interrupt sharing
US20240020159A1 (en) Lcs resource device utilization system
US20240020158A1 (en) Lcs resource device presentation system
JP2019114197A (ja) コンピュータシステム

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09846801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09846801

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP