WO2011000176A8 - Procédé de codage et de décodage et codec de code de correction d'erreurs - Google Patents
Procédé de codage et de décodage et codec de code de correction d'erreurs Download PDFInfo
- Publication number
- WO2011000176A8 WO2011000176A8 PCT/CN2009/073148 CN2009073148W WO2011000176A8 WO 2011000176 A8 WO2011000176 A8 WO 2011000176A8 CN 2009073148 W CN2009073148 W CN 2009073148W WO 2011000176 A8 WO2011000176 A8 WO 2011000176A8
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- data
- error correction
- generator polynomial
- correction code
- short
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
Landscapes
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
La présente invention a trait à un procédé de codage et de décodage et à un codec de code de correction d'erreurs. Le procédé comprend les étapes consistant à : recevoir des données originales; diviser les données originales en une pluralité de blocs de données; générer de courtes parités des blocs de données en fonction d'un premier polynôme de générateur, respectivement; fixer les courtes parités aux blocs de données depuis l'arrière pour générer respectivement une pluralité de courts mots de code; combiner les courts mots de code en vue d'obtenir des données codées; générer une longue parité des données codées en fonction d'un second polynôme de générateur, le premier polynôme de générateur étant une fonction d'au moins un polynôme minimal du second polynôme de générateur; fixer la longue parité aux données codées depuis l'arrière en vue de générer un long mot de code du code de correction d'erreurs. Le procédé réduit le temps nécessaire pour corriger les codes d'erreur, ce qui permet ainsi d'améliorer l'efficacité du décodeur.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020127002747A KR101314232B1 (ko) | 2009-07-01 | 2009-08-07 | 에러 정정 코드의 부호화 및 복호화 방법 그리고 코덱 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22246809P | 2009-07-01 | 2009-07-01 | |
US61/222,468 | 2009-07-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2011000176A1 WO2011000176A1 (fr) | 2011-01-06 |
WO2011000176A8 true WO2011000176A8 (fr) | 2012-12-13 |
Family
ID=43391438
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/CN2009/073148 WO2011000176A1 (fr) | 2009-07-01 | 2009-08-07 | Procédé de codage et de décodage et codec de code de correction derreurs |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR101314232B1 (fr) |
CN (1) | CN101938280B (fr) |
TW (1) | TWI397811B (fr) |
WO (1) | WO2011000176A1 (fr) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8806309B2 (en) * | 2011-06-13 | 2014-08-12 | Silicon Motion Inc. | Method for controlling message-passing algorithm based decoding operation by referring to statistics data of syndromes of executed iterations and related control apparatus thereof |
KR101636406B1 (ko) * | 2015-01-30 | 2016-07-05 | 고려대학교 산학협력단 | 저지연 신드롬 계산을 위한 bch 디코더의 전처리 장치 및 방법 |
TWI566091B (zh) | 2015-09-10 | 2017-01-11 | 慧榮科技股份有限公司 | 用來對一錯誤更正碼進行解碼之方法與解碼電路 |
CN114884615A (zh) * | 2016-06-19 | 2022-08-09 | Lg 电子株式会社 | 数据传输方法和发射机 |
US20180358989A1 (en) * | 2017-06-09 | 2018-12-13 | Western Digital Technologies, Inc. | Non-volatile Storage Systems With Application-Aware Error-Correcting Codes |
CN115278769A (zh) * | 2021-04-30 | 2022-11-01 | 华为技术有限公司 | 数据传输方法、装置、系统及可读存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4630271A (en) * | 1983-01-20 | 1986-12-16 | Nippon Hoso Kyokai | Error correction method and apparatus for data broadcasting system |
US5642366A (en) * | 1994-07-05 | 1997-06-24 | Adaptec, Inc. | Global parity symbol for interleaved reed-solomon coded data |
US5782799A (en) * | 1997-02-07 | 1998-07-21 | Sarcos, Inc. | Method for automatic dosing of drugs |
JP2003323751A (ja) * | 2002-04-30 | 2003-11-14 | Sony Corp | 光磁気ディスク |
CN100557715C (zh) * | 2006-08-11 | 2009-11-04 | 福昭科技(深圳)有限公司 | 利用一组ecc电路并行处理多组数据的方法 |
US7949927B2 (en) * | 2006-11-14 | 2011-05-24 | Samsung Electronics Co., Ltd. | Error correction method and apparatus for predetermined error patterns |
TWI332611B (en) * | 2007-05-24 | 2010-11-01 | Realtek Semiconductor Corp | Method for writing data in flash memory and error correction coding/decoding method thereof |
US7853857B2 (en) * | 2007-09-14 | 2010-12-14 | Motorola Mobility, Inc. | Multi-layer cyclic redundancy check code in wireless communication system |
-
2009
- 2009-08-07 KR KR1020127002747A patent/KR101314232B1/ko active IP Right Grant
- 2009-08-07 WO PCT/CN2009/073148 patent/WO2011000176A1/fr active Application Filing
- 2009-08-10 TW TW098126686A patent/TWI397811B/zh active
- 2009-08-10 CN CN2009101680232A patent/CN101938280B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101938280B (zh) | 2013-09-25 |
TWI397811B (zh) | 2013-06-01 |
KR101314232B1 (ko) | 2013-10-02 |
WO2011000176A1 (fr) | 2011-01-06 |
KR20130014484A (ko) | 2013-02-07 |
CN101938280A (zh) | 2011-01-05 |
TW201102807A (en) | 2011-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200711323A (en) | Soft decoding method and apparatus, error correction method and apparatus, and soft output method and apparatus | |
EP1949580A4 (fr) | Procede et dispositif pour la correction d'erreurs a plusieurs phases | |
WO2009104898A8 (fr) | Appareil et procédé de codage et de décodage de canal dans un système de communication utilisant des codes de contrôle de parité à faible densité | |
WO2011000176A8 (fr) | Procédé de codage et de décodage et codec de code de correction d'erreurs | |
TW200746653A (en) | Systems and methods for achieving higher coding rate using parity interleaving | |
WO2009041070A1 (fr) | Procédé de codage, codeur et décodeur | |
HK1077416A1 (en) | Method and system for providing long and short block length low density parity check (ldpc) codes | |
MY153328A (en) | Apparatus and method for encoding and decoding channel in a communication system using low-density parity-check codes | |
WO2009016825A1 (fr) | Dispositif de codage et dispositif de décodage | |
JP2010514262A5 (fr) | ||
WO2006135877A3 (fr) | Codage et diffusion en flux d'une correction aval des erreurs | |
WO2013043968A3 (fr) | Décodage optimisé en énergie de codes linéaires | |
JP2005516458A5 (fr) | ||
WO2009036549A1 (fr) | Codec à correction d'erreurs sans voie de retour utilisant un code bch (3896, 3824) et un code bch (2040, 1952) | |
US7978100B2 (en) | Encoding and decoding methods using generalized concatenated codes (GCC) | |
MX350054B (es) | Decodificación de correción de error hacia adelante iterativa para sistemas de radiodifusion fm en canal dentro de banda. | |
TW200711325A (en) | Cyclic redundancy check circuit and communication system having the same for multi-channel communication | |
WO2008045292A3 (fr) | Procédés et appareil de décodage de correction d'erreur | |
RU2008149937A (ru) | Кодирование информации в кодовом слове в сетях беспроводной связи | |
DE602007000915D1 (de) | Zugehörige vorrichtungen | |
WO2003096546A3 (fr) | Procede de decodage a decision souple de codes de reed-solomon | |
US20150200686A1 (en) | Encoding device, decoding device, and operating method thereof | |
WO2009084891A3 (fr) | Génération de code en blocs systématique basé sur le code de golay pouvant présenter différentes tailles | |
US7102549B1 (en) | Method and apparatus for programmable codeword encoding and decoding using truncated codewords | |
JP2010033181A (ja) | エラー訂正回路、および半導体メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 09846705 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
ENP | Entry into the national phase |
Ref document number: 20127002747 Country of ref document: KR Kind code of ref document: A |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 09846705 Country of ref document: EP Kind code of ref document: A1 |