WO2009034057A1 - Datenverarbeitungsvorrichtung für ein eingebettetes system - Google Patents

Datenverarbeitungsvorrichtung für ein eingebettetes system Download PDF

Info

Publication number
WO2009034057A1
WO2009034057A1 PCT/EP2008/061882 EP2008061882W WO2009034057A1 WO 2009034057 A1 WO2009034057 A1 WO 2009034057A1 EP 2008061882 W EP2008061882 W EP 2008061882W WO 2009034057 A1 WO2009034057 A1 WO 2009034057A1
Authority
WO
WIPO (PCT)
Prior art keywords
data processing
processing device
data
asic circuit
security processor
Prior art date
Application number
PCT/EP2008/061882
Other languages
English (en)
French (fr)
Inventor
David Von Oheimb
Original Assignee
Continental Automotive Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive Gmbh filed Critical Continental Automotive Gmbh
Priority to US12/677,729 priority Critical patent/US20100204880A1/en
Priority to EP08803850A priority patent/EP2201533A1/de
Publication of WO2009034057A1 publication Critical patent/WO2009034057A1/de

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07C—TIME OR ATTENDANCE REGISTERS; REGISTERING OR INDICATING THE WORKING OF MACHINES; GENERATING RANDOM NUMBERS; VOTING OR LOTTERY APPARATUS; ARRANGEMENTS, SYSTEMS OR APPARATUS FOR CHECKING NOT PROVIDED FOR ELSEWHERE
    • G07C5/00—Registering or indicating the working of vehicles
    • G07C5/08—Registering or indicating performance data other than driving, working, idle, or waiting time, with or without registering driving, working, idle or waiting time
    • G07C5/0841—Registering performance data
    • G07C5/085—Registering performance data using electronic data carriers
    • G07C5/0858—Registering performance data using electronic data carriers wherein the data carrier is removable

Definitions

  • the invention relates to a data processing apparatus for an embedded system, and more particularly to a digital tachograph.
  • a tachograph or tachograph has a speed sensor with a chart recorder, which continuously records driving and rest times, driving time interruptions as well as the distance traveled by a vehicle and its speed.
  • the recorded driving, working, readiness and resting times as well as their interruptions and the distances covered are stored.
  • the stored data can be read out of the tachograph by a control authority or a transport company. If required, the driver of the vehicle can print a paper record.
  • Tachographs are often the subject of manipulation attempts. Most attempts are made to reduce the recorded driving times of the driver or to increase his rest periods, so as not to violate regulations regarding unauthorized driving times.
  • the invention provides a data processing device with: a security processor for tamper-proof and / or confidential processing of data, at least one ASIC circuit which is connected via an internal bus to the security processor, wherein the ASIC circuit has a plurality of interfaces for connecting peripheral units, wherein the security Processor through the ASIC circuit exchanges data with the peripheral units.
  • the security processor is connected to the ASIC circuit via a serial bus.
  • the ASIC circuit carries out signal preprocessing and / or signal postprocessing of the exchanged data in real time.
  • the security processor is a SmartCard processor.
  • a peripheral unit is formed by a sensor.
  • the senor detects a distance traveled by a vehicle.
  • this forms a digital tachograph.
  • Fig. 1 is a block diagram showing the possible embodiment of the data processing apparatus according to the invention.
  • FIG. 2 shows a block diagram of the possible embodiment of a security processor included in the data processing device according to the invention.
  • the data processing device 1 has a security processor 2 which has a narrow-band interface, which is formed for example by a serial bus 3, with a user-specific integrated circuit (ASIC). connected is.
  • the ASIC circuit 4 in turn has several interfaces for the connection of different peripheral units 5a, 5b, 5c.
  • the peripheral units 5 are connected, for example, via serial buses 6 to the
  • the security processor 2 exchanges data with the peripheral units 5 via the ASIC circuit 4.
  • the peripheral units 5 have, for example, sensors, card readers, keyboards, display devices and external memories.
  • the ASIC circuit 4 has multiplexers and / or demultiplexers, which bundles the data delivered by the peripheral units 5 to the security processor 2 via the serial bus 3. Particularly time-critical input or output operations, which require the preprocessing of fast input signals or the post-processing of special output signals, for example, are carried out independently by the ASIC circuit 4. Since the ASIC circuit 4 is a pure hardware circuit which is not controlled by a program, the signal preprocessing as well as the signal post-processing of the exchanged data takes place very fast, so that the performance or the performance of the data processing device 1 is increased. In one possible embodiment, the signal processing of the ASIC circuit 4 is triggered by the peripheral units 5.
  • the signal preprocessing performed by the ASIC circuit 4 is, for example, the accumulation of input signals over time or filter operations such as moving averaging. For example, a high-frequency transmitter signal bundled low-frequency forwarded by the ASIC circuit 4 via the serial bus 3 to the security processor 2.
  • the smart card processor 2 shows a block diagram of a possible embodiment of the security processor 2 as a smart card processor.
  • the smart card processor 2 has a CPU 2-1 with a memory management unit MMU, the MMU has so-called hardware firewalls to safely and reliably differentiate applications and system software.
  • the CPU 2-1 is a 32-bit CPU connected to various units of the smart card processor 2 via a 32-bit wide bus 2-2.
  • a scalable clock 2-3 is connected to generate a clock signal.
  • the generated clock signal is delivered to the CPU 2-1 via the bus 2-2.
  • the SmartCard processor 2 has a UART unit 2-4 (Universal Asynchronous Receiver Transmitter).
  • the UART 2-4 allows bidirectional transmission of a serial digital data stream.
  • the UART unit 2-4 is connected to the serial bus 3.
  • an EEPROM 2-5 having a storage capacity of, for example, 400 KByte is provided.
  • a data memory 2-6 and a hidden ROM memory 2-7 for PSL (Platform Support Layer) is provided.
  • the PSL has a set of hardware drivers for the peripherals.
  • the ROM 2-7 has, for example, a storage capacity of 80 Kbytes. Furthermore, the smart card processor 2 according to FIG. 2 has a 16-bit timer 2-8 and a cryptographic memory -9 for storing cryptographic data.
  • the memory 2-9 is formed by, for example, a RAM memory of 880 bytes.
  • a DES accelerator 2-10 and a random number generator 2-11 are provided.
  • the MMU (Memory Management Unit) of the processor 2-1 has a virtual address space and is capable of processing various applications in parallel and executing peripheral functions such as external communication via the integrated serial UART interface 2-4.
  • the crypto coprocessors allow the computation of symmetric and asymmetric algorithms, such as DES, triple DES, RSA and elliptic curves.
  • DES Data Encoding Option
  • the key length of a DES algorithm is 56 bits, for example, and can be increased by multiple uses of the DES.
  • an AES Advanced Encryption Standard
  • the smart card processor 2 protects the confidentiality and integrity of the processed data.
  • the smart card processor 2 is preferably a certified smart card chip card processor, for example an Infineon SLE88 smart card processor.
  • the ASIC circuit 4 is designed as a hardware circuit for the data exchange between the smart card processor 2 and the peripheral units 5.
  • the control of the ASIC circuit 4 takes place in one possible embodiment via the serial bus 3 by the security processor 2.
  • the ASIC circuit 4 leads to the effi ciency increase signal preprocessing and signal processing of the exchanged data in real time. This ensures that only necessary data to be protected are transmitted via the serial bus 3.
  • the data processing device 1 has a plurality of processors 2, at least one of which is a security processor and which are connected to the ASIC circuit 4 via associated serial buses 3.
  • the ASIC circuit 4 contains corresponding multiplexers and demultiplexers for forwarding the data between the security processors 2 and the peripheral units 5.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Time Recorders, Dirve Recorders, Access Control (AREA)

Abstract

Datenverarbeitungsvorrichtung mit einem Security-Prozessor (2) zur manipulationssicheren und/oder vertraulichen Verarbeitung von Daten; mindestens einer ASIC-Schaltung (4), die über einen internen Bus mit dem Security-Prozessor verbunden ist, wobei die ASIC-Schaltung (4) mehrere Schnittstellen zum Anschluss von Peripherie-Einheiten (5) aufweist, und wobei der Security-Prozessor (2) über die ASIC-Schaltung (4) Daten mit den Peripherie-Einheiten (5) austauscht.

Description

Beschreibung
Datenverarbeitungsvorrichtung für ein eingebettetes System
Die Erfindung betrifft eine Datenverarbeitungsvorrichtung für ein eingebettetes System und insbesondere einen digitalen Tachographen .
Ein Tachograph bzw. Fahrtenschreiber weist einen Drehzahlsen- sor mit Messschreiber auf, der Lenk- und Ruhezeiten, Lenkzeitunterbrechungen sowie zurückgelegte Strecke eines Fahrzeugs und dessen Geschwindigkeit kontinuierlich aufzeichnet. Die erfassten Lenk-, Arbeits-, Bereitschaft- und Ruhezeiten sowie deren Unterbrechungen und die zurückgelegten Entfernun- gen werden dabei gespeichert. Die gespeicherten Daten können von einer Kontrollbehörde oder einem Transportunternehmen aus dem Tachographen ausgelesen werden. Von dem Fahrer des Fahrzeugs kann bei Bedarf eine Papieraufzeichnung ausgedruckt werden .
Tachographen sind oft Gegenstand von Manipulationsversuchen. Meist wird dabei versucht, die aufgezeichneten Lenkzeiten des Fahrers zu verringern bzw. dessen Ruhezeiten zu erhöhen, um nicht gegen Vorschriften bezüglich unerlaubter Lenkzeiten zu verstoßen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Datenverarbeitungsvorrichtung für ein eingebettetes System zu schaffen, bei der die Verarbeitung von Daten manipulationssi- eher in Echtzeit erfolgt, und welche gleichzeitig mit geringem Aufwand herstellbar ist.
Diese Aufgabe wird erfindungsgemäß durch eine Datenverarbeitungsvorrichtung mit den im Patentanspruch 1 angegebenen Merkmalen gelöst.
Die Erfindung schafft eine Datenverarbeitungsvorrichtung mit: einem Security-Prozessor zur manipulationssicheren und/oder vertraulichen Verarbeitung von Daten, mindestens einer ASIC-Schaltung, die über einen internen Bus mit dem Security-Prozessor verbunden ist, wobei die ASIC- Schaltung mehrere Schnittstellen zum Anschluss von Peripherieeinheiten aufweist, wobei der Security-Prozessor über die ASIC-Schaltung Daten mit den Peripherieeinheiten austauscht.
Bei einer Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung ist der Security-Prozessor über einen seriellen Bus mit der ASIC-Schaltung verbunden.
Bei einer Ausführungsform der erfindungsgemäßen Datenverar- beitungsvorrichtung führt die ASIC-Schaltung eine Signalvorverarbeitung und/oder eine Signalnachbearbeitung der ausgetauschten Daten in Echtzeit durch.
Bei einer Ausführungsform der erfindungsgemäßen Datenverar- beitungsvorrichtung ist der Security-Prozessor ein SmartCard- Prozessor .
Bei einer Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung wird eine Peripherieeinheit durch einen Sensor gebildet.
Bei einer Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung erfasst der Sensor eine von einem Fahrzeug zurückgelegte Fahrstrecke.
Bei einer Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung bildet diese einen digitalen Tachographen .
Im Weiteren werden Ausführungsformen der erfindungsgemäßen
Datenverarbeitungsvorrichtung unter Bezugnahme auf die beigefügten Figuren zur Erläuterung erfindungswesentlicher Merkmale beschrieben. Es z eigen :
Fig. 1 ein Blockschaltbild zur Darstellung der möglichen Ausführungsform der erfindungsgemäßen Datenverarbeitungsvorrichtung;
Fig. 2 ein Blockschaltbild der möglichen Ausführungsform eines in der erfindungsgemäßen Datenverarbeitungsvor- richtung enthaltenen Security-Prozessors .
Wie man aus Fig. 1 erkennen kann, weist die Datenverarbeitungsvorrichtung 1 bei dem dargestellten Ausführungsbeispiel einen Security-Prozessor 2 auf, der über eine schmalbandige Schnittstelle, die beispielsweise durch einen seriellen Bus 3 gebildet wird, mit einer anwender-spezifischen integrierten Schaltung (ASIC) verbunden ist. Die ASIC-Schaltung 4 weist ihrerseits mehrere Schnittstellen zum Anschluss von verschiedenen Peripherieeinheiten 5a, 5b, 5c auf. Die Peripherieein- heiten 5 sind beispielsweise über serielle Busse 6 mit der
ASIC-Schaltung 4 verbunden. Bei der erfindungsgemäßen Datenverarbeitungsvorrichtung 1 tauscht der Security-Prozessor 2 über die ASIC-Schaltung 4 Daten mit den Peripherieinheiten 5 aus. Die Peripherieinheiten 5 weisen beispielsweise Sensoren, Kartenleser, Tastaturen, Anzeigeeinrichtungen sowie externe Speicher auf.
Die ASIC-Schaltung 4 weist Multiplexer und/oder Demultiplexer auf, welche die von den Peripherieinheiten 5 abgegebenen Da- ten gebündelt an den Security-Prozessor 2 über den seriellen Bus 3 weiterleitet. Besonders zeitkritische Ein- oder Ausgabeoperationen, die etwa die Vorverarbeitung von schnellen Eingabesignalen oder die Nachbereitung spezieller Ausgabesignale erfordern, werden durch die ASIC-Schaltung 4 selbständig ausgeführt. Da es sich bei der ASIC-Schaltung 4 um eine reine Hardware-Schaltung handelt, die nicht durch ein Programm gesteuert wird, erfolgt die Signalvorverarbeitung sowie die Signalnachverarbeitung der ausgetauschten Daten sehr schnell, so dass die Leistungsfähigkeit bzw. die Performanz der Datenverarbeitungsvorrichtung 1 gesteigert wird. Bei einer möglichen Ausführungsform wird die Signalverarbeitung der ASIC- Schaltung 4 durch die Peripherieinheiten 5 getriggert. Bei der Signalvorverarbeitung, die durch die ASIC-Schaltung 4 durchgeführt wird, handelt es sich beispielsweise um das Aufsummieren von Eingabesignalen über die Zeit oder um Filtervorgänge, wie beispielsweise eine gleitende Mittelwertbildung. Beispielsweise wird ein hochfrequentes Gebersignal ge- bündelt niederfrequent von der ASIC-Schaltung 4 über den seriellen Bus 3 an den Security-Prozessor 2 weitergeleitet.
Fig. 2 zeigt ein Blockschaltbild einer möglichen Ausführungsform des Security-Prozessors 2 als SmartCard-Prozessor . Der SmartCard-Prozessor 2 hat eine CPU 2-1 mit einer Memory Management Unit MMU, wobei die MMU über sogenannte Hardware- Firewalls verfügt, um Anwendungen und Systemsoftware sicher und zuverlässig voneinander abzugrenzen. Bei der CPU 2-1 handelt es sich beispielsweise um eine 32-Bit CPU, die über ei- nem 32-Bit breiten Bus 2-2 mit verschiedenen Einheiten des SmartCard-Prozessors 2 verbunden ist.
An den Bus 2-2 ist ein skalierbarer Taktgeber 2-3 zur Erzeugung eines Taktsignals angeschlossen. Das erzeugte Taktsignal wird über den Bus 2-2 an die CPU 2-1 abgegeben. Darüber hinaus verfügt der SmartCard-Prozessor 2 über eine UART-Einheit 2-4 (Universal Asynchronous Receiver Transmitter) . Über die UART 2-4 ist es möglich, einen seriellen digitalen Datenstrom bidirektional zu übertragen. Bei einer möglichen Ausführungs- form ist die UART-Einheit 2-4 an dem seriellen Bus 3 angeschlossen. Weiterhin ist bei dem in Fig. 2 dargestellten Ausführungsbeispiel ein EEPROM 2-5 mit einer Speicherkapazität von beispielsweise 400 KByte vorgesehen. Weiterhin ist ein Datenspeicher 2-6 und ein Hidden ROM-Speicher 2-7 für PSL (Platform Support Layer) vorgesehen. Das PSL hat ein Satz an Hardware-Treibern für die Peripherieeinheiten. Der ROM- Speicher 2-7 weist beispielsweise eine Speicherkapazität von 80 KByte auf. Weiterhin verfügt der SmartCard-Prozessor 2 gemäß Fig. 2 über einen 16-Bit-Zeitgeber 2-8 und einen kryptographischen Speicher -9 zum Speichern kryptographischer Daten. Der Speicher 2-9 wird beispielsweise durch einen RAM-Speicher mit 880 Byte gebildet. Weiterhin ist ein DES-Beschleuniger 2-10 und ein Zufalls-Zahlengenerator 2-11 vorgesehen. Die MMU (Memory Management Unit) des Prozessors 2-1 verfügt über einen virtuellen Adressraum und ist in der Lage, verschiedene Anwendungen parallel zu verarbeiten und Peripheriefunktionen, wie beispielsweise die externe Kommunikation über die integrierte serielle UART Schnittstelle 2-4 auszuführen. Die Krypto- Coprozessoren ermöglichen die Berechnungen von symmetrischen und asymmetrischen Algorithmen, wie beispielsweise DES, Triple-DES, RSA sowie von elliptischen Kurven. DES (Data Enc- ryption Standard) ist ein symmetrischer Verschlüsselungsalgorithmus. Die Schlüssellänge eines DES-Algorithmus beträgt beispielsweise 56 Bit und kann durch Mehrfachverwendung des DES vergrößert werden. Bei einer alternativen Ausführungsform wird ein AES (Advanced Encryption Standard) -Algorithmus eingesetzt .
Der SmartCard-Prozessor 2, wie er beispielsweise in Fig. 2 dargestellt ist, schützt die Vertraulichkeit und Integrität der verarbeiteten Daten. Der SmartCard-Prozessor 2 ist vorzugsweise ein zertifizierter SmartCard-Chipkartenprozessor, beispielsweise ein Infineon SLE88-SmartCard-Prozessor . Die ASIC-Schaltung 4 ist als Hardware-Schaltung für den Datenaustausch zwischen dem SmartCard-Prozessor 2 und den Peripherie- einheiten 5 ausgelegt.
Die Steuerung der ASIC-Schaltung 4 erfolgt bei einer möglichen Ausführungsform über den seriellen Bus 3 durch den Secu- rity-Prozessor 2.
Bei einer alternativen Ausführungsform erfolgt die Steuerung der ASIC-Schaltung 4 über die Schnittstellen 6 durch die Peripherieeinheiten 5. Die ASIC-Schaltung 4 führt zur Effi- zienzsteigerung eine Signalvorverarbeitung und eine Signal- nacharbeitung der ausgetauschten Daten in Echtzeit durch. Hierdurch wird sichergestellt, dass über den seriellen Bus 3 nur notwendige zu schützende Daten übertragen werden.
Bei einer möglichen Ausführungsform weist die Datenverarbeitungsvorrichtung 1 mehrere Prozessoren 2 auf, von denen mindestens einer ein Security-Prozessor ist und die über zugehörige serielle Busse 3 mit der ASIC-Schaltung 4 verbunden sind. Die ASIC-Schaltung 4 enthält entsprechende Multiplexer und Demultiplexer zur Weiterleitung der Daten zwischen den Security-Prozessoren 2 und den Peripherieeinheiten 5.

Claims

Patentansprüche
1. Datenverarbeitungsvorrichtung (1) mit:
(a) einem Security-Prozessor (2) zur manipulationssicheren und/oder vertraulichen Verarbeitung von Daten;
(b) mindestens einer ASIC-Schaltung (4), die über einen internen Bus (3) mit dem Security-Prozessor (2) verbunden ist, wobei die ASIC-Schaltung (4) mehrere Schnittstellen (6) zum Anschluss von Peripherie-Einheiten (5) aufweist; (c) wobei der Security-Prozessor (2) über die ASIC-Schaltung (4) Daten mit den Peripherie-Einheiten (5) austauscht.
2. Datenverarbeitungsvorrichtung nach Anspruch 1, wobei der Security-Prozessor (2) über einen seriellen Bus (3) mit der ASIC-Schaltung verbunden ist.
3. Datenverarbeitungsvorrichtung nach Anspruch 1, wobei die ASIC-Schaltung (4) eine Signalvorverarbeitung und/oder Signalnachbearbeitung der ausgetauschten Daten in Echtzeit durchführt.
4. Datenverarbeitungsvorrichtung nach Anspruch 1, wobei der Security-Prozessor (2) ein SmartCard-Prozessor ist.
5. Datenverarbeitungsvorrichtung nach Anspruch 1, wobei mindestens eine Peripherie-Einheit (5) durch einen Sensor gebildet wird.
6. Datenverarbeitungsvorrichtung nach Anspruch 5, wobei der Sensor eine von einem Fahrzeug zurückgelegte Fahrtstrecke erfasst.
7. Verwendung der Datenverarbeitungsvorrichtung nach Anspruch 1 bis 6 in einem digitalen Tachographen.
PCT/EP2008/061882 2007-09-11 2008-09-08 Datenverarbeitungsvorrichtung für ein eingebettetes system WO2009034057A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/677,729 US20100204880A1 (en) 2007-09-11 2008-09-08 Data Processing Device for an Embedded System
EP08803850A EP2201533A1 (de) 2007-09-11 2008-09-08 Datenverarbeitungsvorrichtung für ein eingebettetes system

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102007043262.5 2007-09-11
DE102007043262A DE102007043262A1 (de) 2007-09-11 2007-09-11 Datenverarbeitungsvorrichtung für ein eingebettetes System

Publications (1)

Publication Number Publication Date
WO2009034057A1 true WO2009034057A1 (de) 2009-03-19

Family

ID=40134737

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2008/061882 WO2009034057A1 (de) 2007-09-11 2008-09-08 Datenverarbeitungsvorrichtung für ein eingebettetes system

Country Status (5)

Country Link
US (1) US20100204880A1 (de)
EP (1) EP2201533A1 (de)
DE (1) DE102007043262A1 (de)
RU (1) RU2010114223A (de)
WO (1) WO2009034057A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011084569B4 (de) * 2011-10-14 2019-02-21 Continental Automotive Gmbh Verfahren zum Betreiben eines informationstechnischen Systems und informationstechnisches System
DE102013100665A1 (de) 2013-01-23 2014-07-24 Intellic Germany Gmbh Digitaler Tachograph
US10417239B2 (en) 2017-01-13 2019-09-17 International Business Machines Corporation Reducing flow delays in a data streaming application caused by lookup operations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0724343A2 (de) * 1995-01-28 1996-07-31 VDO Adolf Schindling AG Vorrichtung zum Nachweis einer Manipulation an übertragenen Daten
US5646994A (en) * 1994-04-19 1997-07-08 Prime Facie, Inc. Method and apparatus for recording sensor data
DE10210320A1 (de) * 2001-04-24 2002-11-07 Ibm Methode der dualen Aufzeichnung zur Fahrtzeitenkontrolle bei Lastkraftwagen
DE102004030869A1 (de) * 2004-06-25 2006-01-19 Siemens Ag Datenübertragung in einer Anordnung mit einem Tachographen

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3505068C1 (de) * 1985-02-14 1986-06-19 Mannesmann Kienzle GmbH, 7730 Villingen-Schwenningen Fahrtschreiber fuer Kraftfahrzeuge
DE19837488A1 (de) * 1998-08-12 2000-02-17 Mannesmann Ag Abbuchungsgerät zur Abrechnung von Nutzungsgebühren
DE10046696A1 (de) * 2000-09-21 2002-04-11 Bosch Gmbh Robert Verfahren und Vorrichtung zum Aufzeichnen von Fahrzeugdaten
ITBO20000721A1 (it) * 2000-12-12 2002-06-12 Oxid S R L N Dispositivo elettronico da installare a bordo di veicoli e/o natanti , per rilevare informazioni particolarmente utili in caso di sinistro ,
DE10256716A1 (de) * 2002-12-04 2004-06-24 Siemens Ag Chipkartenaufnahme
DE10303490A1 (de) * 2003-01-30 2004-08-12 Robert Bosch Gmbh Steuergerät für ein Kraftfahrzeug und Kommunikationsverfahren dafür
DE102004028338A1 (de) * 2004-06-11 2006-01-12 Siemens Ag Tachograph

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646994A (en) * 1994-04-19 1997-07-08 Prime Facie, Inc. Method and apparatus for recording sensor data
EP0724343A2 (de) * 1995-01-28 1996-07-31 VDO Adolf Schindling AG Vorrichtung zum Nachweis einer Manipulation an übertragenen Daten
DE10210320A1 (de) * 2001-04-24 2002-11-07 Ibm Methode der dualen Aufzeichnung zur Fahrtzeitenkontrolle bei Lastkraftwagen
DE102004030869A1 (de) * 2004-06-25 2006-01-19 Siemens Ag Datenübertragung in einer Anordnung mit einem Tachographen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2201533A1 *

Also Published As

Publication number Publication date
RU2010114223A (ru) 2011-10-20
DE102007043262A1 (de) 2009-03-12
EP2201533A1 (de) 2010-06-30
US20100204880A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
EP1891607B1 (de) Verfahren zum zugriff von einer datenstation auf ein elektronisches gerät
DE102005044483A1 (de) Transportierbarer, konfigurierbarer Informationsträger und Verfahren hierzu
EP2115703B1 (de) Tachograph
EP2041729B1 (de) Lesegerät für ein dokument, verfahren zum lesen eines datenobjekts und computerprogrammprodukt
DE19532617A1 (de) Verfahren und Vorrichtung zur Versiegelung von Computerdaten
CN111771200B (zh) 用于防篡改地存储有效荷载数据的方法、保管装置及传送装置
EP1399797B1 (de) Steuereinheit
EP2111586B1 (de) Ein-chip-computer und tachograph
EP2201533A1 (de) Datenverarbeitungsvorrichtung für ein eingebettetes system
DE102012224194A1 (de) Steuersystem für ein Kraftfahrzeug
EP3563209B1 (de) Gesamtvorrichtung mit einer authentifizierungsanordnung und verfahren zur authentifizierung
DE102009054753A1 (de) Verfahren zum Betreiben einer Sicherheitseinrichtung
EP2733679A2 (de) Vorrichtung zur Kontrolle der Laufleistung eines Kraftfahrzeugs
EP2535834B1 (de) Verfahren zur Durchführung eines Schreibzugriffs, Computerprogrammprodukt, Computersystem und Chipkarte
EP1652337B1 (de) Verfahren zum signieren einer datenmenge in einem public-key-system sowie ein datenverarbeitungssystem zur durchführung des verfahrens
EP3232640B1 (de) Gültigkeitsprüfung und sperrung von zertifikaten
EP3186741B1 (de) Zugriffsschutz für fremddaten im nichtflüchtigen speicher eines tokens
EP1046142A1 (de) Datenverarbeitungseinrichtung und verfahren zu dessen betrieb zum verhindern einer differentiellen stromverbrauchanalyse
DE102019205866A1 (de) Verfahren zur Speicherung und Freigabe von nutzerbezogenen Daten, Fahrerassistenzsystem, Computerprogramm und computerlesbares Medium
EP1365363B1 (de) Verfahren zur Ausführung einer Datentransaktion mittels einer aus einer Haupt- und einer trennbaren Hilfskomponente bestehenden Transaktionsvorrichtung
EP1288768A2 (de) Intelligenter Dongle
DE102018200807A1 (de) Verfahren und Servervorrichtung zum Bereitstellen eines digitalen Fahrzeugbegleitbuchs für ein Kraftfahrzeug
DE102022203327A1 (de) Verfahren und Vorrichtung zum Verarbeiten von mit einem Sicherheitsmodul assoziierten Daten
DE102021209689A1 (de) Verfahren zum Überwachen einer Komponente einer Wirkkette
DE102013100665A1 (de) Digitaler Tachograph

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08803850

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008803850

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12677729

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010114223

Country of ref document: RU