WO2008142246A3 - Systeme et procede pour la protection d'un environnement informatique d'execution securise - Google Patents

Systeme et procede pour la protection d'un environnement informatique d'execution securise Download PDF

Info

Publication number
WO2008142246A3
WO2008142246A3 PCT/FR2008/000436 FR2008000436W WO2008142246A3 WO 2008142246 A3 WO2008142246 A3 WO 2008142246A3 FR 2008000436 W FR2008000436 W FR 2008000436W WO 2008142246 A3 WO2008142246 A3 WO 2008142246A3
Authority
WO
WIPO (PCT)
Prior art keywords
secured
request
processor
response
universe
Prior art date
Application number
PCT/FR2008/000436
Other languages
English (en)
Other versions
WO2008142246A2 (fr
Inventor
Fabrice Devaux
Original Assignee
Vmware France
Fabrice Devaux
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vmware France, Fabrice Devaux filed Critical Vmware France
Publication of WO2008142246A2 publication Critical patent/WO2008142246A2/fr
Publication of WO2008142246A3 publication Critical patent/WO2008142246A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

La présente invention concerne le domaine de la gestion de mémoires informatiques. Elle se rapporte plus particulièrement à un système et un procédé pour sécuriser les tables de translations stockées dans une mémoire externe à un circuit sécurisé de processeur, ledit circuit sécurisé comprenant des ressources internes définissant un univers sécurisé et un processeur pour l'exécution d'une application, le processeur comprenant un mécanisme matériel HTW agencé pour émettre au moins une requête en lecture d'un descripteur de translation lors de l'émission d 'une adresse virtuelle par l'exécution de l'application, ledit module de processeur sécurisé comprenant, en outre, un transcodeur interceptant ladite requête en consultation et la réponse à cette requête et détectant, pour générer une exception informatique ou modifier la réponse, lorsque le descripteur de translation reçu en réponse à la requête associe une adresse virtuelle à une adresse physique de l'univers sécurisé.
PCT/FR2008/000436 2007-03-30 2008-03-28 Systeme et procede pour la protection d'un environnement informatique d'execution securise WO2008142246A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0754149 2007-03-30
FR0754149A FR2914448B1 (fr) 2007-03-30 2007-03-30 Systeme et procede pour la protection d'un environnement informatique d'execution securise.

Publications (2)

Publication Number Publication Date
WO2008142246A2 WO2008142246A2 (fr) 2008-11-27
WO2008142246A3 true WO2008142246A3 (fr) 2009-01-22

Family

ID=38475995

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2008/000436 WO2008142246A2 (fr) 2007-03-30 2008-03-28 Systeme et procede pour la protection d'un environnement informatique d'execution securise

Country Status (2)

Country Link
FR (1) FR2914448B1 (fr)
WO (1) WO2008142246A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023857B (zh) * 2010-12-02 2012-10-10 清华大学 基于ServiceOS的多平台应用程序服务管理方法及系统
CN116069711B (zh) * 2023-04-07 2023-07-14 浪潮电子信息产业股份有限公司 直接内存访问控制器、异构设备、内存访问方法及介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044419A1 (fr) * 1997-03-31 1998-10-08 Intel Corporation Procede et appareil de mise en oeuvre d'un pointeur courant pour table de pages dans le cas d'un champ mobile
US6745306B1 (en) * 1999-07-29 2004-06-01 Microsoft Corporation Method and system for restricting the load of physical address translations of virtual addresses
US7124274B2 (en) * 2002-11-18 2006-10-17 Arm Limited Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998044419A1 (fr) * 1997-03-31 1998-10-08 Intel Corporation Procede et appareil de mise en oeuvre d'un pointeur courant pour table de pages dans le cas d'un champ mobile
US6745306B1 (en) * 1999-07-29 2004-06-01 Microsoft Corporation Method and system for restricting the load of physical address translations of virtual addresses
US7124274B2 (en) * 2002-11-18 2006-10-17 Arm Limited Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain

Also Published As

Publication number Publication date
WO2008142246A2 (fr) 2008-11-27
FR2914448B1 (fr) 2009-05-22
FR2914448A1 (fr) 2008-10-03

Similar Documents

Publication Publication Date Title
US11119943B2 (en) Handling address translation requests
WO2009023629A3 (fr) Dispositif de mémoire et procédé ayant un système de protection d'adresse intégré pour faciliter l'interface avec de multiples processeurs, et système informatique utilisant ce dispositif
WO2010117690A3 (fr) Extension de capacités de collaboration à des données externes
JP2010102719A5 (fr)
EP2669807A3 (fr) Procédés et appareil de protection de ressources et d'exécution de processeur
WO2007124307A3 (fr) Cache d'instruction balise virtuellement avec comportement balise physiquement
WO2008005825A3 (fr) Procédés, systèmes et produits de programme d'ordinateur permettant de donner accès à des entités adressables à l'aide d'un espace d'adressage virtuel non-séquentiel
WO2014001803A3 (fr) Protection de mémoire
TWI713527B (zh) 用於可轉換記憶體的頁面的處理器與其系統
BRPI0906426A2 (pt) tradução de endereço dinâmico com gerenciamento de quadro
WO2010147926A3 (fr) Gestion de composant logiciel à base de catalogue
WO2008055271A3 (fr) Accès lisse d'une application à une mémoire principale hybride
GB2435780A (en) System,method and apparatus of securing an operating system
WO2006086121A3 (fr) Systeme pour un acces cache restreint pendant des transferts de donnees, et methode associee
WO2013016567A3 (fr) Système et procédé de surveillance de partition virtuelle
WO2010144216A3 (fr) Processeur et procédé de modification dynamique et sélective de traduction d'adresse
GB2493861A (en) Debugging multithreaded code
WO2013006476A3 (fr) Épinglage dynamique de pages virtuelles partagées entre des processeurs de types différents d'une plate-forme informatique hétérogène
WO2011123361A3 (fr) Mappage de la sémantique rdma à un dispositif de stockage haute vitesse
US20140229717A1 (en) Binary translator driven program state relocation
WO2007085011A3 (fr) Gestion efficace de la hiérarchie des mémoires
WO2007020264B1 (fr) Systeme et procede de limitation de la taille d'une unite de stockage locale d'un processeur
WO2007131116A3 (fr) Émulation d'interface graphique et dma
WO2010090435A3 (fr) Appareil et procédé pour la protection préventive contre un code malveillant par virtualisation sélective
WO2012015766A3 (fr) Mémoire cache acceptant l'adressage sans marqueurs

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08787876

Country of ref document: EP

Kind code of ref document: A2

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08787876

Country of ref document: EP

Kind code of ref document: A2