WO2008136066A1 - Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire - Google Patents

Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire Download PDF

Info

Publication number
WO2008136066A1
WO2008136066A1 PCT/JP2007/058545 JP2007058545W WO2008136066A1 WO 2008136066 A1 WO2008136066 A1 WO 2008136066A1 JP 2007058545 W JP2007058545 W JP 2007058545W WO 2008136066 A1 WO2008136066 A1 WO 2008136066A1
Authority
WO
WIPO (PCT)
Prior art keywords
array
elements
read out
memory
converting
Prior art date
Application number
PCT/JP2007/058545
Other languages
English (en)
Japanese (ja)
Inventor
Shinji Furusho
Original Assignee
Turbo Data Laboratories, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Turbo Data Laboratories, Inc. filed Critical Turbo Data Laboratories, Inc.
Priority to JP2009512802A priority Critical patent/JP5008720B2/ja
Priority to PCT/JP2007/058545 priority patent/WO2008136066A1/fr
Publication of WO2008136066A1 publication Critical patent/WO2008136066A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)

Abstract

L'invention concerne un procédé pour convertir un réseau de références indirectes (220) dont l'accès passe par un réseau d'index (210) en un réseau de références directes (230) dans un système de processeurs multiples symétriques (100) comprenant une pluralité de processeurs (110-1, 110-2, 110-3…) pour accéder à une mémoire partagée (120). Ledit procédé comprend les étapes suivantes : tri (302) d'éléments du réseau d'index (210) en fonction d'une valeur d'ordre supérieur et conversion du réseau d'index (210) en un réseau de mise en indice (460) et en un réseau d'éléments (470) au moyen de la pluralité de processeurs (110-1, 110-2, 110-3…); utilisation (304) en tant qu'indices d'éléments du réseau d'éléments (470) pour lire les éléments du réseau de références indirectes (220), et utilisation des indices correspondant aux éléments du réseau d'éléments (470) pour stocker les éléments lus dans un réseau de références intermédiaires (510) au moyen de la pluralité de processeurs (110-1, 110-2, 110-3…); et utilisation (306) des indices du réseau de mise en indice (460) pour lire chacun des éléments du réseau de références intermédiaires (510), et utilisation en tant qu'indices des éléments lus du réseau de mise en indice (460) afin de stocker les éléments lus dans le réseau de références intermédiaires (510) dans le réseau de références directes (230) au moyen de la pluralité de processeurs (110-1, 110-2, 110-3…).
PCT/JP2007/058545 2007-04-19 2007-04-19 Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire WO2008136066A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009512802A JP5008720B2 (ja) 2007-04-19 2007-04-19 メモリ間接参照をメモリ直接参照に変換する方法及び装置
PCT/JP2007/058545 WO2008136066A1 (fr) 2007-04-19 2007-04-19 Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/058545 WO2008136066A1 (fr) 2007-04-19 2007-04-19 Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire

Publications (1)

Publication Number Publication Date
WO2008136066A1 true WO2008136066A1 (fr) 2008-11-13

Family

ID=39943191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/058545 WO2008136066A1 (fr) 2007-04-19 2007-04-19 Procédé et dispositif pour convertir une référence indirecte de mémoire en une référence directe de mémoire

Country Status (2)

Country Link
JP (1) JP5008720B2 (fr)
WO (1) WO2008136066A1 (fr)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269131A (ja) * 1997-02-07 1998-10-09 Internatl Business Mach Corp <Ibm> 配列の変更を最適化するために配列要素をソートするコンピュータ・システムと方法
WO2000010103A1 (fr) * 1998-08-11 2000-02-24 Shinji Furusho Procede et dispositif de recuperation, de stockage et de triage de donnees formatees en tableaux
JP2000330827A (ja) * 1999-04-30 2000-11-30 Internatl Business Mach Corp <Ibm> 参照の局所性を動的に追跡する高効率技法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269131A (ja) * 1997-02-07 1998-10-09 Internatl Business Mach Corp <Ibm> 配列の変更を最適化するために配列要素をソートするコンピュータ・システムと方法
WO2000010103A1 (fr) * 1998-08-11 2000-02-24 Shinji Furusho Procede et dispositif de recuperation, de stockage et de triage de donnees formatees en tableaux
JP2000330827A (ja) * 1999-04-30 2000-11-30 Internatl Business Mach Corp <Ibm> 参照の局所性を動的に追跡する高効率技法

Also Published As

Publication number Publication date
JPWO2008136066A1 (ja) 2010-07-29
JP5008720B2 (ja) 2012-08-22

Similar Documents

Publication Publication Date Title
WO2007112041A3 (fr) Systèmes de calcul basés sur la mémoire et leurs procédés d&#39;utilisation
WO2018022382A3 (fr) Architecture de tailles de page variables
Sletvold et al. Climate‐dependent costs of reproduction: Survival and fecundity costs decline with length of the growing season and summer temperature
WO2010016869A3 (fr) Structures de mémoire à changement de phase et procédés
WO2009089612A8 (fr) Dispositif de mémoire rémanente à semi-conducteurs
WO2008139441A3 (fr) Dispositif de mémoire à unité de traitement de signal interne
WO2005024560A3 (fr) Systeme et procede multi-processeur avec modules a moyeux de memoires multiples
WO2011002773A3 (fr) Dégroupage de données par paquets dans des couloirs multiples
EP1916665A3 (fr) Circuit combiné de lecture/écriture pour mémoire
WO2011094437A3 (fr) Procédés et appareil d&#39;accès mémoire
WO2010036819A3 (fr) Système et procédé de fourniture de machines virtuelles à accès partagé à une mémoire non volatile à semi-conducteurs utilisant un accès rdma
WO2007015773A3 (fr) Dispositif a memoire et procede faisant appel a de multiples bus d&#39;adresses, de donnees et de commandes
WO2008046098A3 (fr) Système de balayage en cascade multiniveau
TW200638425A (en) Nonvolatile memory devices that support virtual page storage using odd-state memory cells and methods of programming same
WO2009105204A3 (fr) Dispositif mémoire avec des procédés, appareils et systèmes de réseau sur puce
WO2010079450A3 (fr) Système, procédé et appareil pour mémoire à accès contrôlé par sémaphore de cellules ram de composant par un composant externe
WO2006091283A3 (fr) Dispositif memoire et procede dans lesquels il existe plusieurs bus de donnees internes et un entrelacement des blocs de memoire
WO2006058200A3 (fr) Mémoire à micro-filière
SG156590A1 (en) Storage device including a memory cell having multiple memory layers
WO2013101722A3 (fr) Systèmes et procédés permettant d&#39;empêcher la rémanence de données dans une mémoire
WO2010108096A3 (fr) Contrôleur d&#39;accès mémoire, systèmes et procédés pour optimiser les temps d&#39;accès mémoire
WO2005106701A3 (fr) Maintien de l&#39;integrite des donnees dans un environnement reparti
JP2008003711A5 (fr)
WO2009122390A3 (fr) Appareil et procédé pour suivre des requêtes dans un environnement informatisé multiniveau multifil
ATE479947T1 (de) Speicherchip für ein speichersubsystem hoher kapazität zur unterstützung der replikation von befehlsdaten

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07741981

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2009512802

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07741981

Country of ref document: EP

Kind code of ref document: A1