WO2007110306A3 - Procédé et unité de calcul pour faire fonctionner un dispositif de mémoire - Google Patents

Procédé et unité de calcul pour faire fonctionner un dispositif de mémoire Download PDF

Info

Publication number
WO2007110306A3
WO2007110306A3 PCT/EP2007/052169 EP2007052169W WO2007110306A3 WO 2007110306 A3 WO2007110306 A3 WO 2007110306A3 EP 2007052169 W EP2007052169 W EP 2007052169W WO 2007110306 A3 WO2007110306 A3 WO 2007110306A3
Authority
WO
WIPO (PCT)
Prior art keywords
memory device
data
logic segment
stored
logic
Prior art date
Application number
PCT/EP2007/052169
Other languages
German (de)
English (en)
Other versions
WO2007110306A2 (fr
Inventor
Jens Liebehenschel
Original Assignee
Bosch Gmbh Robert
Jens Liebehenschel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Bosch Gmbh Robert, Jens Liebehenschel filed Critical Bosch Gmbh Robert
Priority to EP07712480A priority Critical patent/EP2002342A2/fr
Publication of WO2007110306A2 publication Critical patent/WO2007110306A2/fr
Publication of WO2007110306A3 publication Critical patent/WO2007110306A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G06F2212/1024—Latency reduction
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7203—Temporary buffering, e.g. using volatile buffer or dedicated buffer blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7207—Details relating to flash memory management management of metadata or control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

La présente invention concerne un procédé pour faire fonctionner un dispositif de mémoire conçu pour mettre en mémoire des données variables (110',..., 118', 301,..., 305). Selon cette invention, au moins deux segments logiques (100, 150) sont prévus, un premier segment logique (100) étant caractérisé comme segment logique actif, une date (116', 301) de mise en mémoire est mise en mémoire dans le segment logique actif (100, 150), une réorganisation du dispositif de mémoire est mise en oeuvre, un second segment logique (150) est caractérisé comme nouveau segment logique actif, des données (110',..., 118') mises en mémoire dans le premier segment logique (100) sont transférées dans le second segment logique (150), puis des données (301,..., 305) provenant d'un dispositif de mémoire de travail (300) sont mises en mémoire dans le second segment logique (150) lorsque les données (301,..., 305) dans le dispositif de mémoire de travail (300) ne coïncident pas avec les données (110',..., 118') dans le premier segment logique (100). Cette invention concerne également une unité de calcul correspondante, un programme informatique correspondant et un produit programme informatique. Cette invention permet d'augmenter la durée de service d'un dispositif de mémoire.
PCT/EP2007/052169 2006-03-24 2007-03-08 Procédé et unité de calcul pour faire fonctionner un dispositif de mémoire WO2007110306A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP07712480A EP2002342A2 (fr) 2006-03-24 2007-03-08 Procédé et unité de calcul pour faire fonctionner un dispositif de mémoire

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006013759.0A DE102006013759B4 (de) 2006-03-24 2006-03-24 Verfahren und Recheneinheit zum Betreiben einer Speichereinrichtung
DE102006013759.0 2006-03-24

Publications (2)

Publication Number Publication Date
WO2007110306A2 WO2007110306A2 (fr) 2007-10-04
WO2007110306A3 true WO2007110306A3 (fr) 2008-02-07

Family

ID=38091190

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2007/052169 WO2007110306A2 (fr) 2006-03-24 2007-03-08 Procédé et unité de calcul pour faire fonctionner un dispositif de mémoire

Country Status (3)

Country Link
EP (1) EP2002342A2 (fr)
DE (1) DE102006013759B4 (fr)
WO (1) WO2007110306A2 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013019941A1 (de) * 2013-11-27 2015-05-28 Giesecke & Devrient Gmbh Verfahren zum Betreiben eines Speichersystems sowie ein solches Speichersystem

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822781A (en) * 1992-10-30 1998-10-13 Intel Corporation Sector-based storage device emulator having variable-sized sector

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10321104B4 (de) 2003-05-09 2016-04-07 Robert Bosch Gmbh Verfahren zur Ablage von veränderlichen Daten

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822781A (en) * 1992-10-30 1998-10-13 Intel Corporation Sector-based storage device emulator having variable-sized sector

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GAL E ET AL: "ALGORITHMS AND DATA STRUCTURES FOR FLASH MEMORIES", ACM COMPUTING SURVEYS, ACM, NEW YORK, NY, US, US, vol. 37, no. 2, June 2005 (2005-06-01), pages 138 - 163, XP002453935, ISSN: 0360-0300 *

Also Published As

Publication number Publication date
DE102006013759B4 (de) 2023-03-16
EP2002342A2 (fr) 2008-12-17
WO2007110306A2 (fr) 2007-10-04
DE102006013759A1 (de) 2007-09-27

Similar Documents

Publication Publication Date Title
IL169265A0 (en) Page descriptors for prefetching and memory management
WO2007110294A3 (fr) Système, procédé et produit de programme informatique pour stocker de multiples types d'informations
WO2005116840A3 (fr) Appareil de traitement d'informations et procede de traitement d'informations
ZA200509349B (en) Computer security management, such as in a virtual machine or hardened operating system
GB2461841A (en) System comprising a plurality of processing and methods of operating the same
TW200627137A (en) Context based power management
TW200712875A (en) Method for fast switching between different operating systems in computer device with multiple operating systems
MY149197A (en) Ranking functions using document usage statistics
WO2007072367A3 (fr) Memoire avec des emplacements effaçables par blocs
WO2006109289A3 (fr) Gestion d'alimentation de carte à puce
IL206847A (en) Dynamic address translation using @ frame management
TW200834298A (en) System, method, and computer program product for saving power in a multi-graphics processor environment
WO2006130208A3 (fr) Localisation d'informations de traduction
WO2004114128A3 (fr) Dispositif de traitement de donnees a commande par instructions
WO2004095212A3 (fr) Gestion de memoire dans un systeme de traitement de donnees
WO2008114375A1 (fr) Terminal client léger, son programme et son procédé de fonctionnement, et système client léger
WO2006073666A3 (fr) Systeme de traitement de donnees pourvu d'une capacite d'instructions souple et d'un mecanisme de selection
WO2008063647A3 (fr) Système, procédé et produit-programme informatique pour retarder une opération qui réduit une durée de vie de mémoire
DE602004004101D1 (de) Bearbeitung von message-digest-befehlen
WO2006129207A3 (fr) Procede de connexion d'une memoire de grande capacite
SG135132A1 (en) Global switch resource manager
WO2009032732A3 (fr) Environnement de travail informatique sécurisé utilisant un support de démarrage non inscriptible
WO2009075070A1 (fr) Dispositif de commande de mémoire cache commun, procédé de commande de mémoire cache commun, et circuit intégré
JP2003132005A5 (fr)
WO2008030727A3 (fr) Commande d'accès d'espace mémoire dans des systèmes de microprocesseur

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07712480

Country of ref document: EP

Kind code of ref document: A2

REEP Request for entry into the european phase

Ref document number: 2007712480

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2007712480

Country of ref document: EP