WO2007010956A1

WO2007010956A1 - アクティブマトリクス型表示装置

Info

Publication number: WO2007010956A1
Application number: PCT/JP2006/314324
Authority: WO
Inventors: Shinichi Ishizuka
Original assignee: Pioneer Corp
Current assignee: Pioneer Corp
Priority date: 2005-07-20
Filing date: 2006-07-13
Publication date: 2007-01-25
Anticipated expiration: 2008-01-20
Also published as: JP4435233B2; US20090058843A1; TW200709160A; JPWO2007010956A1; US8059116B2

Abstract

複数の画素部の各々に設けられ、第１の端子が駆動トランジスタの制御電極に接続されるとともに第２の端子に印加される電圧の大きさに応じて導通状態に移行して上記印加電圧を上記制御電極に供給する二端子スイッチング素子と、上記第２の端子への印加電圧を調整して駆動トランジスタに逆バイアス電圧を印加する逆バイアス電圧印加部と、を有する。

Description

明細書ァクティブマトリクス型表示装置技術分野

本発明は、 EL (Electroluminescent) 素子や LED (発光ダイオード）などの発光素子を駆動するための能動素子を含む表示装置に関し、特に、アモルファスシリコンや有機半導体を使用した薄膜トランジスタ（TFT ; thin film transistor) を能動素子として含む表示装置に関する。

背景技術

TFTは、有機 ELディスプレイや液晶ディスプレイといったアクティブマトリクス型ディスプレイを駆動するための能動素子として広く使用されている。図 1は、有機 EL (0 rganic Electroluminescent) 素子（OEL) 100の駆動回路の等価回路の一例を、一つの画素 PL i,jについて示している。図 1を参照すると、この等価回路は、能動素子である 2つの pチャンネル TFT101， 102と、キャパシ夕（Cs) 104とを含む。走査線 Wsは選択 T FT101のゲ一トに接続され、データ線 Wdは選択 T FT101のソースに接続され、一定の電源電圧 Vddを供給する電源線 Wzは駆動 TFT102のソースに ¾続さ • れている。選 T F T 101のドレインは駆動 T FT102のゲ一トに接続されており、 - 駆動 TFT 102のゲートとソース間にキャパシ夕 104が形成されている。〇EL 10 0のァノ一ドは駆動 TFT 102のドレインに、そのカソードはアース電位（又は共通電位） 'にそれぞれ接続されている。 .

走査線 Wsに選択パルスが印加されると、スィッチとしての選択 TFT101がオンになりソースとドレイン間が導通する。このとき、データ線 Wdから、選択 T FT101のソ一スとドレイン間を介してデータ電圧が供給され、キャパシ夕 104に蓄積される。このキャパシタ 104に蓄積されたデータ電圧が駆動 T FT102のゲートとソ一ス間に印加されるので、駆動 T FT102のゲ一ト ·ソ一ス間電圧 Vgsに応じたドレイン電流 I dが流れ、 OEL 100に供給されることとなる。

しかしながら、アルモファスシリコン或いは有機半導体等を用いた TFTは、ゲートに電圧を印加し続けると閾値電圧 V thがシフトする現象、すなわちゲートストレスと呼ばれる現象があることが知られている（例えば、非特許文献 1参照）。この現象を Pチャネル T FTを例に説明する。

図 2にゲ一トストレスによる閾値電圧 Vthのシフトの様子を示す。 Pチャネル TFTの場合には、ゲート ·ソース間電圧を負極性（すなわち、 Vgsく 0) にして印加し続けると、ゲートストレスによって時間経過と共に I d— Vgs特性は、図 2に示すようにマイナス方向に（曲線 12 OAから曲線 120Bへ）変化し、これにより、閾値電圧 Vthが Vthlから Vth2にシフトしていく。なお、図 2においては、理解の容易さのため、 Vgsを正の値 ( Vgs>0) として示している。

この T F Tの特性変ィ匕において、ゲ一ト ·ソース間電圧 Vgsを 0 V若しくは正極性にして印加し続けることによって元の閾値電圧 Vthに復帰する。逆に、 Vgsを正極性にして印加し続けると、時間経過と共に閾値電圧 Vthはプラス方向にシフトし、その後、 Vgsを 0 V若しくは負極性にして印加し続けることによって元の閾値電圧 Vthに復帰する。シフト量は、ゲート ·ソース間電圧 Vgsの絶対値及び印加時間が大きいほど大きくなる。このような特性を示す T F Tを有機 E L素子の駆動に用いると、表示中に徐々に閾値電圧 V thがシフトしていくことになる。閾値電圧シフトは、 OELの発光輝度の低下や T FTの動作不能を引き起こすという問題がある。

T FTを構成する材料として、単結晶シリコン、アモルファスシリコン、多結晶シリコンもしくは低温多結晶シリコンが広く使用されている。また、近年、これらシリコン材料の代わりに、有機材料を活性層として使用する T FT (以下、有機 T FTと称する。）が注目されている。有機半導体材料としては、比較的キャリア移動度の高い低分子系または高分子系有機材料、たとえば、ペン夕セン、ナフタセンまたはポリチォフェン系材料が挙げられる。この種の有機 TFTは、プラスチックなどの可撓性フィルム基板上に比較的低温のプロセスで形成することができるので、機械的に柔軟で、軽量且つ薄型のディスプレィを容易に作製することを可能にするものである。また、有機 TFTは、印刷工程やロール ·ツー ·ロール（RoU- to - roll) 工程によって比較的低コス卜で形成可能である。

上記した閾値電圧シフトの現象は、特にアモルファスシリコン TFTや有機 TFTにおいて顕著に現れる。有機 T FTの閾値電圧シフトについては、たとえば、非特許文献 1 (S . J. Zilker, C. Detcheverry, E. Cantatore, and D. M. de Leeuw, 'Bias stress, in or ganic thin-film transistors and logic gates," Applied Physics Letters Vol 79(8) p p. 1124-1126, August 20, 2001) に開示されている。

TFTの閾値電圧シフトを補償するための駆動回路および駆動方法は、たとえば、特許文献 1 (特表 2002— 514320号公報）や特許文献 2 (特開 2002— 35140 1号公報）に開示されている。これら文献に記載される駆動回路および駆動方法はいずれも、駆動 T FTの閾値電圧シフトを容認しつつ、閾値電圧シフトに関係なく発光素子の発光輝度を一定に制御し得るものである。しかしながら、これら文献の駆動回路でも閾値電圧シフ卜の発生を抑えることはできないため、閾値電圧シフトによる消費電力の増大を防止できない。また、駆動 T FTの閾値電圧が許容範囲を超えてシフトすれば、そのシフトを補償することは難しく、発光輝度のバラツキや TFTの動作不能が起きる。さらに、駆動 T FT以外の選択 T FTにも閾値電圧シフトが起こるので、選択 T FTの閾値電圧シフトが許容範囲を超えてシフトすれば、選択 T FTの動作不能が起こる。特に有機 T FTの閾値電圧シフトは、低温ポリシリコン T F Tや単結晶シリコン T F Tのそれと比べると大きいため、有機 T FTを使用するアクティブマトリクス型ディスプレイでは、発光素子の発光輝度のバラツキや T F Tの動作不能が起きやすいという問題がある。

さらに、 T FTの特性ばらつきを解決するため、駆動 T FTのソース若しくはドレイン及びキャパシ夕と、走査線との接続に工夫を行った構成（特許文献 3 (特開 2004—1 70815号公報）参照）や、ひ一 S iトランジスタの閾値電圧シフトを低減するための TFTの接続構成（特許文献 4 (特開 2005— 004174号公報）参照）について開示されている。

しかしながら、これら文献に開示された駆動回路、方法においては回路構成、動作が複雑であったり、その効果も限定的であるという問題がある。

発明の開示

本発明が解決しょうとする課題には、上記の欠点が一例として挙げられる。本発明は、アクティブマトリクス駆動方式において使用されるトランジスタ、特にアモルファスシリコンゃ有機半導体トランジスタの特性を改善し得る表示装置を提供することを目的とする。また、トランジスタの閾値特性のばらつきを解決し、低消費電力で、表示品質が高く、 - かつ簡便な回路構成及び動作を有する表示装置を提供する。

請求項 1に記載の発明は、各々が発光素子、データ信号を保持するキャパシ夕及び上記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジス夕を有する複数の画素部からなるァクティブマトリクス型の表示パネルと、表示パネルの各走査線を順次走査する走査駆動部と、走査駆動部による走査に応じてデータ信号を上記画素部に供給するデータ駆動部と、発光素子を駆動する電圧を発光素子に供給する電源と、を有する表示装置であって、

上記複数の画素部の各々に設けられ、第 1の端子が上記駆動トランジス夕の制御電極に接続されるとともに第 2の端子に印加される電圧の大きさに応じてタ一ンオンして上記印加電圧を上記制御電極に供給する二端子スィツチング素子と、上記第 2の端子への印加電圧を調整して駆動トランジスタに逆バイァス電圧を印加する逆バイァス電圧印加部と、を有することを特徴としている。

請求項 1 1に記載の発明は、各々が発光素子、デ一夕信号を保持するキャパシ夕及び上記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジス夕を有する複数の画素部からなるァクティブマトリクス型の表示パネルと、表示パネルの各走査線を線順次走査する走査駆動部と、走査駆動部による走査に応じて上記データ信号を画素部に供給するデータ駆動部と、を有する表示装置であって、

上記複数の画素部の各々に設けられ、第 1の端子が駆動トランジスタの制御電極に接続されるとともに第 2の端子が上記走査駆動部による 1走査前の走査線に接続され、上記第 2の端子に印加される走査電圧の大きさに応じてターンオンして上記走査電圧を上記制御電極に供給する二端子スィツチング素子を有し、走査駆動部は上記駆動トランジスタを逆 • ノイァス状態にし得る大きさのバイアス電圧を有する走査パソレス信号により線順次走査を - なすことを特徴としている。

図面の簡単な説明

図 Ίは、従来の発光素子駆動回路の^ ffi回路の一例を示す図である。，図 2は、ゲートストレスによる閾値電圧 Vthのシフトの様子を示す図である。図 3は、本発明の実施例 1であるァクティブマトリクス表示パネルを用いた表示装置のブロック図である。

図 4は、表示パネルの複数の画素部のうち、データ線 X i及び走査線 Y jに関連する画素部 Pしについて示す図である。

図 5は、表示パネルの各走査線 Y 1〜Y nに印加される走査パルス及びバイアスライン W 1〜Wnに印加されるダイォ一ド駆動電圧 Vwについての印加タイミングを模式的に示すタイミングチヤ一トである。

図 6は、走査線 Y j上の画素部 P Lj. iに印加される走査パルス、データ信号、ダイォ一ド駆動電圧及び駆動 T F Tのゲ一ト電圧を示す図である。

図 7は、本発明の実施例 2に係るアクティブマトリクス表示パネルを用いた表示装置を示すブロック図である。

図 8は、図 7に示す表示装置の各走査線 Y l〜Y nに印加される走査パルス、電源電圧、ダイォード駆動電圧 Vwについての印加タイミング、及び駆動 T F Tのゲ一ト電圧を模式的に示すタイミングチャートである。

図 9は、本発明の実施例 3に係るァクティブマトリクス表示パネルを用いた表示装置を示すブロック図である。

図 1 0は、実施例 3の表示パネルにおける画素部 P L_H, i及び P Lj, iの回路構成を模式的に示す図である。 '

図 1 1は、表示パネルの各走査線 Y jに印加される走査パルス、及び各走査線 Y jに対して供給される 1ライン前の走査パルスの印加タイミングを模式的に示すタイミングチヤ一卜である。

'図 1 2は、各画素部 P Lj. iへの走査パルス信号、データ電圧信号、ダイオード駆動電圧 V S j、及び駆動 T F Tのゲート電圧について模式的に示すタイミングチヤ一トである。発明を実施するための形態

以下、本発明の実施例を図面を参照しつつ詳細に説明する。尚、以下に説明する図において、実質的に同等な部分には同一の参照符を付している。

【実施例 1】

図 3は本発明によるァクティブマトリクス表示パネルを用いた表示装置 10 Aを示している。この表示装置 1 OAは、表示パネル 11、走査ドライノ 12、データドライバ 13 、ノィァス印加回路 14、コントローラ 15、及び発光素子駆動電源（以下、単に電源ともいう。） 16を備えている。 ―

表示パネル 11は、 mXn個（m, nは 2以上の整数）の画素からなるアクティブマトリクス型のものであり、各々が平行に配置された複数のデータ線 XI〜Xm (X i ： i = l〜m) と、複数の走査線 Yl〜Yn (Y j ： j =l〜n) と、複数の画素部 P Ι^,^Ρ . L_n,_fflを有している。画素部 PLい〜 PL_n,_mは、データ線 Xl〜Xmと走査線 Yl〜Ynとの交差部分に配置され、全て同一の構成を有する。また、画素部 PLい〜 PL_m,_nは電源線 Ζに接続されている。電源線 Zには電源 16から発光素子駆動電圧 (Va) が供給される。

さらに、走査線 Yl〜Ynの各々に対応する接続線（バイアスライン） Wl〜Wnが設けられている。後に詳述するように、当該バイアスライン Wl〜Wnにはバイアス印加回 ' 路 14からバイアスラインごとに所定のタイミングで所定の大きさの印加電圧が供給され - る。

図 4は、表示パネル 11の複数の画素部のうち、データ線 X i (i = l， 2, . . , m ) 及び走査線 Yj (j =1, 2， . . ， n) に関連する画素部 PLj,iについて示している。より具体的には、 2つの選択トランジスタ 21及び駆動トランジスタ 22と、データ保持キャパシタ Cs 24と、発光素子 25と、バイアス印加用のトランジスタ 27と、が備えられている。なお、本実施例においては、発光素子 25として有機 EL (エレクトロルミネッセンス) 素子 (OEL) を用い、トランジスタ 21, 22として Pチャネル TFT (薄膜トランジスタ）を，トランジスタ 27として Nチャネル TFTを用いた場合を例に説明する。なお、トランジスタ 21, 22, 27の導電型はこれらに限定されず M:選択することができる。また、有機材料を用いた発光素子、トランジスタに限らず、ァモルファス 'シリコン（a— S i) その他の半導体をベースとする発光素子、バイポーラトランジス夕その他のトランジスタを用いることもできる。各種信号や電源電圧、例えば走査信号、データ信号及びバイアス電圧、発光素子駆動電圧等の極性、及び大きさは、用いられるトランジスタ、発光素子の材料、導電型に応じて適宜選択すればよい。

選択 TFT (第 1のトランジスタ T1) 21のゲ一トは走査線 Yj (j =l〜n) に接続され、そのソースはデータ線 X iに接続されている。選択 TFT21のドレインには駆動 TFT (第 2のトランジスタ T 2) 22のゲート（制御電極）が接続されている。駆動 TFT 22のソースは電源線 Zに接続され、電源 16から電源電圧（正電圧 Va) が供給される。駆動 TFT22のドレインは有機 EL素子（OEL) 25のアノードに接続されている。 EL素子 25の力ソードは接地されている。

データ保持キャパシ夕（Cs) 24の一端は駆動 T F T 22のゲート（及び選択 T FT 21のドレイン）に接続され、他端は駆動 T FT22のソース . (及び電源線 Z) に接続されている。

本実施例においては、さらにバイアス電圧印加のためのスイッチングを行うスィッチング素子として第 3のトランジスタ（T3) 27が設けられている。当該スイッチングトランジスタ 27はダイオード接続構成をなしている。より詳細には、スイッチングトランジスタ 2 7のソースは、駆動 T F T 2 2のゲートに接続されている。すなわち、二端子スィツチング素子の第 1の端子（電極 E 1 ) として機能する。また、スイッチングトランジス夕 2 7のドレイン及びゲートは互いに接続されている。すなわち、スイッチングトランジスタ 2 7のドレイン及びゲートは二端子スイッチング素子の第 2の端子（電極 E 2 ) として機能する。すなわち、スイッチングトランジスタ 2 7は、第 2の端子（電極 E 2 ) に正の電圧を印加した場合が順方向であるように接続されている。

なお、スイッチング素子としてトランジスタの代わりにダイオードを用いることもできる。スイッチングトランジスタ 2 7のドレイン及びゲートにはバイアスライン W jを介してバイアス印加回路 1 4から印加電圧が供給されるように構成されている。当該印加電圧は、駆動 T F T 2 2を逆バイアス状態とするための電圧であり、以下においては、当該印加電圧をダイオード駆動電圧 (Vw) と称する。 '

表示パネル 1 1の走査線 Y 1〜 Y nは走査ドライバ 1 2に接続され、またデータ線 X 1 〜Xmはデタドライバ 1 3に接続されている。コントローラ 1 5は、入力される映像信号に応じて表示パネル 1 1の表示制御を行うための走査制御信号及びデータ制御信号を生成する。走査制御信号は走査ドライバ 1 2に供給され、データ制御信号はデータドライバ 1 3に供,袷される。

走査ドライバ 1 2は、コントローラ 1 5から送出された走査制御信号に応じて表示用走査パルスを所定のタイミングで走査線 Y 1〜Y ηに供給し、線順次走査がなされる。データドライノ 1 3は、コントローラ 1 5から送出されたデータ制御信号に応じて走査パルスが供給される走査線上に位置する画素部の各々に対する画素データ信号をデータ線 X l'〜Xmを介して画素部（選択画素部）に供給する。非発光の画素部に対しては E L素子を発光させることがないレベルの画素データ信号を供給する。コントローラ 15は表示装置 10 A全体の制御、すなわち走査ドライバ 12、データドライバ 13、バイアス印加回路 14、及び発光素子駆動電源 16の制御を行う。

図 5は、表示パネル 11の各走査線 Y 1〜 Y nに印加される走査パルス及びバイァスラィン W 1〜Wnに印加されるダイォード駆動電圧 Vwについての印加タイミングを模式的に示すタイミングチャートである。

入力画像信号の各フレームにおいて、第 1〜第 n走査線（Yl〜Yn) には走査パルス S Ρが順次印加され、線順次走査が行われる。 1フレームについての走査期間がァドレス期間（Tadr) である。そして、当該線順次走査に対応して画素ごとの発光輝度を示すデ一夕信号 DPがデータ線 X l〜Xmを介して印加され（図示しない）、表示パネル 11の画像表示制御がなされる。

より具体的には、バイアスライン Wj (j =l〜n) には、表示動作時にスイッチングトランジスタ 27に印加されるダイオード駆動電圧 Vw= VI (以下、第 1のダイオード駆動電圧、又は第 1の電圧という。）が供給されている。当該第 1のダイオード駆動電圧が OFFである）電圧が設定される。より詳細には、当該表示勤作時に印加されるダイォ一ド駆動電圧 V 1は、データ信号電圧 (Vdata) が駆動 T FT22のゲートに印加された際に駆動 TFT 22が発光素子（有機 EL素子 25) を発光駆動させ得る大きさの所定の ' 電圧が設定される。 '

- 走査線 Y j ( j = 1〜 n ) への走査パルス S Pの印加の開始時点から所定時間（T d ) 経過後にノィァス印加回路 14からバイアスライン Wj 0=1〜η) を介してダイォ一ド駆動電圧 (Vw) が第 1の電圧から、第 2のダイオード駆動電圧（以下、単に、第 2の電圧ともいう。） V 2に増加される（すなわち、 Vw=V2>Vl) 。かかる第 2のダイオード駆動電圧 V2の印加により有機 EL素子 25の発光は停止される。従って、後に詳述するように、当該所定時間（Td) が有機 EL素子 25の発光期間に対応する。

次に、各画素部のダイォ一ド駆動電圧 Vw、駆動 T FT22のゲート電圧及びゲ一ト · ソース間電圧について図 6を参照して詳細に説明する。なお、図 6においては、一般的に j番目の走査線 Y j ( j = 1〜n) について説明する。

画素部 Pしの走査線 Y jに走査パルス S Pが印加されて走査線 Y jが選択されると、選択 TFT21が導通し、データドライバ 13からの画素データ信号パルス DP (データ電圧 Vdata) が選択 T FT21を介して駆動 T FT22のゲ一トに供給される。キャパシ夕（Cs) 24の一方の電極には電源電圧 V a (>0) が供給されているので、キャパシ夕 24には電圧 V a一 Vdataに対応する電荷が蓄積され、当該電荷に対する電圧（保持電圧と称する。 ) が保持される。そして、当該保持電圧によって駆動 TFT 22の制御電極であるゲートが制御される。より具体的には、駆動 TFT 22にはゲート 'ソース間電圧 Vgs (二 Vdata— V aく 0) に応じたドレイン電流が流れる。従って、画素データ信号 (データ電圧 Vdata) に応じて発光素子 (OEL) 25は駆動され、発光する。

走査パルス SPの印加の開始から所定時間（Td) 経過後に、バイアスライン Wjへの印加電圧が変ィ匕され、ダイオード駆動電圧 Vwは Vw=V2になる。当該第 2のダイォード駆動電圧 V2は、スイッチングトランジスタ 27がターンオンする電圧が設定される。 ' スイッチングトランジスタ 27のターンオンにより、，駆動 TFT22のゲ^"ト電圧 Vgは - Vdataから V 2— V fに変化する。ここで、 V ίはスイッチングトランジスタ 27の順方向の電圧降下である。このとき駆動 TFT22のゲート電圧 Vg=V2— Vfが駆動 TF T 22のソ一ス電圧 Vs二 V aを超える（すなわち、 V2— Vf>Va) ように設定することによって、駆動 TFT 22のゲート 'ソース間電圧 Vgsは、 Vgs= (V2-V f) 一 Va>0となり、 ί¾Λィァス電圧 (Vr = (V2-V f ) 一 Va) を印加することができる。このように、駆動 TFT22のゲート電圧 Vgが駆動 TFT22のソース電圧 Vsを超えるようにバイアスライン（すなわち、スイッチングトランジスタ 27の電極 E2) にダイォード駆動電圧 Vwを印加することで駆動 T FT22を逆バイァスの状態にすることができ、駆動 T FT22の閾値電圧 (Vth) シフ卜の低減、ゲートス卜レスの緩和に有効である。

あるいは、駆動 TFT22のゲート電圧 Vg = V2— V fが駆動 TFT22のソース電圧 Vs=Vaと同じ（すなわち、 V2— Vf=Va) になるように設定することによって、ゲート 'ソース間電圧を 0 V (Vr = 0) とすることができる。このように駆動 TFT 22のゲート電圧 Vgを駆動 TFT22のソース電圧 Vsと等しくすることによつても T FTの閾値電圧 (Vth) シフトを低減することができる。

上記した逆バイアス電圧（¥ 1">0又は¥ 1" = 0) の印加期間（Tr) は、任意に設定することができる。

本実施例においては、走査ラインごとにダイォ一ド駆動電圧 Vwを変化させ得るので、走査ラインごとに駆動 TFT 22に i Aィァス電圧 V rを印加するタイミングを調整することができる。例えば、駆動 T FT22に ί¾Λィァス電圧 V rが印加されている期間は発光素子 (OEL) 25は発光しないので、走查パルス SPの印加開始からダイオード駆動 • 電圧 Vw=V2の印加までの期間（Td) を各走査ラインで同一とすれば、'各走査ライン - ごとの発光期間（Td) を同一にすることができる。あるいは、当該期間（Td) を走査ラインごとに異なる期間（すなわち、 Tdl， Td2, . . . , Tdn) とすることによって走査ラインごとの発光期間を異ならせる等により、発光期間の制御を行うことも可能である。かかる発光期間の制御によって、 .表示パネル 11全体の輝度調整を行うことが可能である。また、力 ^かる発光期間の制御をサブフィールド期間の設定に用い、階調制御に利用することも可能である。例えば、コントローラ 15は、入力映像信号あるいはュ一ザの輝度指定信号に基づいて表示パネル 11の輝度に対応する発光期間（Td) を定め、ィァス電圧 Vrの印加タイミングを制御すればよい。または、サブフィールド法による表示制御を行う場合には、所望のサブフィールド期間を定め、階調制御を行うよう制御すればよい。

さらに、当該期間 Tdが各フレームにおけるアドレス期間より長い場合（Tadr<Td) を例示（図 5) したが、当該期間 Tdをアドレス期間よりも短い期間（Tadr>Td、又は Tadr=Td) に設定することも可能である。さらに、逆バイアス電圧 (Vr>0) の印加期間（Tr) も、各走査ラインごとに任意に設定することが可能である。

【実施例 2】

図 7は本発明によるァクティブマトリクス表示パネルを用いた表示装置 10 Bを示している。

図 7に示すように、本実施例において、全ての画素部 PLい〜 PL_n,_mのスイッチングトランジス夕 27の電極 E 2はバイァスライン Wを介してバイァス印加回路 1 に接続されている。すなわち、バイアスライン Wは表示パネル 11の全ての画素部 PLい〜 PL_n,_mのスィツチングトランジスタ 27に共通の接続線として構成されている。表示パネル 11のスィツチングトランジスタ 27は全てバイアス印加回路 14から同一のダイオ^"ド駆動電圧（ Vw) が印加されるように接続されている。発光素子の駆動電源 16の出力電圧（電源電圧）はコントローラ 15によって制御される。

図 8は、表示パネル 11の各走査線 Y 1〜Y ηに印加される走査パルス S Ρ、電源ライン Ζを介して発光素子 (OEL) 25に供給される電源電圧、ノィァスライン Wに印加されるダイォード駆動電圧 Vw、及びゲ一ト電圧 V gを模式的に示すタイミングチヤ一卜である。

入力画像信号の各フレームにおいて、第 1〜第 n走査線（Y l〜Y n) には走査パルス S Pが順次印加され、線順次走査が行われる。 1フレームの走査について要する期間がァドレス期間（Tadr) である。なお、当該線順次走査に対応して画素ごとの発光輝度を示すデータ信号 D P (電圧 Vdata) がデータ線 X 1〜Xmを介して印加され（図示しない）、表示パネル 1 1の画像表示制御がなされる点は上記した実施例 1と同様である。すなわち、当該アドレス期間（Tadr) において各画素にデータが書き込まれることになる（データ書込期間）。

本実施例においては、当該アドレス期間（デ一タ書込期間）において、全ての画素の発光素子 2 5に供給される電源電圧 (V a) は、発光素子 2 5が発光しない低電圧 (VaO) に保持されている。これは、後述するように、本施例においては、全ての画素のスイツチングトランジス夕 2 7に同時に逆バイァス電圧を印加するため、データ書き込み後に全ての画素の発光素子 2 5が一斉に発光するように制御するためである。電源電圧 (V a) は、アドレス期間終了後に当該低電圧（VaO) 力、ら発光素子 2 '5を発光させるための高電圧（Val) に切り替えられる。かかる電源電圧 (V a) の切替えは、上記したようにコントローラ 1 5の制御によってなされる。

また、バイアスライン Wには、表示動作時にスイッチングトランジスタ 2 7に印加されるダイオード駆動電圧 Vw= V I (第 1のダイオード駆動電圧）が供給されている。当該第 1のダイォード駆動電圧は、スィツチングトランジスタ 2 7がオフ（OFF) となる電圧が設定される。より詳細には、当該第 1のダイオード駆動電圧 V Iは、電源電圧 (V a) が発光素子 2 5を発光させ得る高電圧 (Val) に設定され、デ一夕信号電圧 (Vdata) が駆動 T F T 22のゲ一トに印加された際に駆動 T FT22が発光素子 25を発光させ得る大きさの所定の電圧が設定される。

本実施例においては、第 1〜第 η走査線（Υ1〜Υη) の走査（アドレス期間： Tadr) が終了してから所定時間（Td) 経過後にバイアスライン Wへの印加電圧が変化される。すなわち、バイアス印加回路 14からバイアスライン Wを介してスイッチングトランジスタ 27の電極 E 2に、第 2のダイォ一ド駆動電圧 Vw= V 2が印加される。つまり、全ての画素部のスィツチングトランジス夕 27に第 2のダイォード駆動電圧 V 2が同時に印加される。当該第 2のダイオード駆動電圧 V 2は、スイッチングトランジスタ 27がターンオンする電圧が設定される。スイッチングトランジスタ 27のターンオンにより、，駆動 T FT22のゲ一トに接続されている方の電極（E 1 ) の電圧、すなわち、駆動 T FT22 のゲート電圧 Vgは Vdataから V2— V f となる。ここで、 V fはスイッチングトランジス夕 27の順方向の電圧降下である。

このとき駆動 TFT22のゲート電圧 Vg=V2— V fが駆動 TFT22のソース電圧 3 =¥&を超ぇる（すなわち、 V2— Vf〉Va) ように設定することによって、駆動 TFT22のゲート 'ソース間電圧 Vgsは、 Vgs= (V2-V f) _Va>0となり、駆動 TFT 22に逆バイアス電圧 (Vr= (V2-V f) 一 Va) を印加することができる。このように、駆動 TFT22のゲート電圧 Vgが駆動 TFT22のソース電圧 Vsを超 • えるようにバイアスライン（すなわち、スイッチングトランジスタ 27の電極 E2) にダ - ィォ一ド駆動電圧 Vwを印加することで駆動 T FT22を it/ rァスの状態にすることができ、駆動 T FT22の閾値電圧（V th) シフトの低減を行うことができる。

あるいは、駆動 TFT22のゲート電圧 Vg = V2— V f力駆動 TFT22のソ一ス電圧 Vs=Vaと同じ（すなわち、 V2— Vf=Va) になるように設定することによって、ゲート 'ソース間電圧を 0V (Vr = 0) とすることができる。このように駆動 TFT 22のゲート電圧 Vgを駆動 TFT 22のソース電圧 Vsと等しくすることによつても T FTの閾値電圧 (Vth) シフトを低減することができる。

本実施例においては、アドレス期間（Tadr) が終了時から当該第 2のダイオード駆動電圧 V 2の印加によってスイッチングトランジスタ 27がターンオンするまでの所定期間（ Td) において全ての画素の発光素子 25が発光する。従って、当該所定期間（Td) を変化させることによって発光期間の制御を行うことが可能である。かかる発光期間の制御によって、表示パネル 11全体の輝度調整を行うことが可能である。

上記した逆バイアス電圧 0^>0又は = 0) が印加されている逆バイアス印加期間（Tr) は、任意に設定することができるので、当該逆バイアス印加期間（Tr) を調整することによつても発光期間を制御することができ、表示パネル 11全体の輝度調整を行うことが可能である。

例えば、コントローラ 15は、入力映像信号あるいはユーザの輝度指定信号に基づいて表示パネル 11の輝度に対応する発光期間（Td) 及び逆バイアス印加期間（Tr) を定めることによって、 TFTの閾値電圧 (Vth) シフトの低減を行うとともに表示装置の画面全体の輝度調整を行うことができる。

【実施例 3】

図 9は本発明によるアクティブマトリクス表示パネルを用いた表示装置 10 Cを示している。本実施例は、ノィァス印加回路 14及びバイァス印加回路 14に接続された接続線 (パ、ィァスライン） Wl〜Wnが設けられていない点において上記した実施例と異なっている。また、選択トランジスタ 21と駆動トランジスタ 22とは互いに逆極性の導電型を有している。本実施例においては、 .選択トランジスタ 21及びスイッチングトランジスタ 27が Nチャネル TFT、駆動トランジスタ 22が Pチャネル TFTである場合を例に説明する。なお、トランジスタ 21, 22, 27の導電型はこれらに限定されず適宜選択することができる。

本実施例においては、ダイオード駆動電圧として走査線 Yjに印加される走査パルス電圧を利用している。以下においては、説明の簡便さ及び理解の容易さのため、走査線 Yj 上のスイッチングトランジスタ 27に印加される走査パルス電圧をダイオード駆動電圧 V Sjとして説明する。

図 10は、本実施例の表示パネル 11における列方向に隣接する画素部 PL_H,i及び PL の回路構成を模式的に示している。図 10に示すように、本実施例において、ダイォード駆動電圧 Vwが印加される方のスイッチングトランジスタ 27の電極（E 2) は、 1走査前の走査線に接続されている。より具体的には、第 j走査線 Y j上の画素部 PLj.iにおけるスイッチングトランジスタ 27の電極 E 2は接続線 32によって、第（j— 1) 走査線 Yj - 1に接続されている（j =2〜n) 。なお、第 1行目（j =l) の画素部 PL. については、本実施例においては、スイッチングトランジスタ 27を設けない、または他の走査線に接続しない構成とした場合について説明する。しかしながら、第 1行目（j =l) の画素部 P Lいのスィツチングトランジスタ 27にダイォード駆動電圧を印加する接続線を表示パネル 11に設けるようにしてもよい。この場合、走査ドライバ 12は当該接続線 ' を該第 1行目の（最初の）走査線の 1走査前の走査線として線順次走査を行うように動作 - する。あるいは、該第 1行目の画素部に設けられたスイッチングトランジスタ 27を最後 (第 n行目）の走査線に接続するようにしてもよい。その他の回路構成、各要素の接続は上記'した実施例と同様である。

図 11は、表示パネル 11の各走査線 Y jに印加される走査パルス S P、及び各走査線 Y j (j =2〜n) に対して供給される 1ライン前の走査パルスの印加タイミングを模式的に示すタイミングチャートである。例えば、第 2走査線 Y 2においては 1ライン前（第 1走査線 Y 1 ) の走査パルスが当該走査線上の画素部にダイォード駆動電圧 V S 2として印加される。次に第 2走査線 Y 2に対する走査パルス S Pが印加される。かかる走査及びダィオード駆動電圧の印加が順次行われ、線順次走査がなされる。次のフレームのアドレス期間において、各走査線 Yjに 1ライン前の走査パルス（すなわち、ダイオード駆動電圧 VS) が印加されるまでの期間（Td) に亘り、各走査線 Yj上の発光素子 25はデータ信号に応じた発光駆動がなされる。

次に、各 PL への走查パルス信号、デ一夕電圧信号、ダイオード駆動電圧 VSj、駆動 TFT22のゲート電圧及びゲ一ト ·ソース間電圧について図 12を参照レて詳細に説明する。なお、図 12においては、一般的に j番目の走査線 Yjについて説明する。

画素部 P の走査線 Y jに走査パルス S Pが印加されて走査線 Y jが選択されると、選択 TFT21が導通し、データドライバ 13からの画素データ信号パルス DP (デ一夕電圧 Vdata) が選択 TFT 21を介して駆動 TFT 22のゲートに供給される。このとき、当該走査線 Y j上のスィツチングトランジスタ 27に印加されているダイォード駆動電圧 VSjは VSj=Vl (第 1のダイォ一ド駆動電圧）である。当該第 1のダイオード駆動電圧は、スイッチングトランジスタ 27がオフ（OFF) となる電圧である。

ここで、キャパシタ（Cs) 24の一方の電極には電源電圧 V a (>0) が供給されているので、キャパシ夕 24には電圧 V a— Vdataに対応する電荷が蓄積され、当該電荷に対応する電圧が保持される（保持電圧と称する。）。そして、当該キャパシタ保持電圧によって駆動 T FT22の制御電極であるゲ一トが制御される。より具体的には、駆動 T F T22にはゲ一ト 'ソース間電圧 Vgs (=Vdata-Va<0) に応じたドレイン電流が流れる。従って、画素データ信号（データ電圧 Vdata) に応じた輝度で発光素子 25は駆動され、発光する。

次のフレーム期間が開始し、走査線 Yjに走査パルス SPが印加される直前に、当該走査線 Y jより 1走査前の走査線 Y]'- 1の走査パルス S Pが当該走査線 Y j上のスィツチングトランジスタ 27にダイオード駆動パルス（電圧 VSj) として印加される。すなわち、当該走査線 Y j上のスイッチングトランジスタ 27への印加電圧が変化され、ダイオード駆動電圧 VSjは VSj =V 2になる。当該第 2のダイオード駆動電圧 V 2は、スイッチングトランジスタ 27が夕一ンオンする電圧が設定される。スイッチングトランジスタ 27のターンオンにより、駆動 TFT22のゲート電圧 Vgは Vdataから V2— V f に変化する。ここで、 V fはスイッチングトランジスタ 27の順方向の電圧降下である。このとき馬区動 TFT22のゲート電圧 Vg = V2— Viが駆動 TFT22のソ一ス電圧 Vs=Vaを超える（すなわち、 V2— Vf〉Va) ように設定することによって、駆動 TFT22のゲート .ソース間電圧 Vg_Sは、 Vgs= (V2-V f ) 一 Va〉0となり、逆バイアス電圧 (Vr= (V2-V f ) —V a) を印加することができる。また、ダイオード駆動電圧 V Sj=V 2の印加によって駆動 T FT 22は逆バイアスとなるので、発光素子 25は消光する。

このように、駆動 TFT22のゲ一ト電圧 Vgが駆動 TFT22のソース電圧 Vsを超 ' えるようにバイアスライン（すなわち、スイッチングトランジスタ 27の電極 E2) にダ - ィォ一ド駆動電圧 Vwを印加することで駆動 T FT22をィァスの状態にすることができ、駆動 TFT22の閾値電圧 (Vth) シフトの低減を行うことができる。

あるいは、駆動 T FT22のゲート電圧 V g=V2-V fが駆動 T FT22のソース電圧 Vs=Vaと同じ（すなわち、 V2— Vf=Va) になるように設定することによって、ゲート ·ソース間電圧を 0V (Vr = 0) とすることができる。このように駆動 TFT 22のゲート電圧 Vgを駆動 TFT 22のソース電圧 Vsと等しくすることによつても T FTの閾値電圧 (Vth) シフトを低減することができる。

本実施例においては、走査パルス SP及びデータ電圧が印加されてから、次のフレーム期間において 1ライン前の走査線に走查パルスが印加されるまでの所定期間（Td) において発光素子 25が発光する。

上記した逆バイアス電圧（¥ 1"〉0又は¥で=0) の印加期間（Tr) は、任意に設定することができるので、当該ィァス印加期間（Tr) を調整することによつても輝度調整を行うことが可能である。

例えば、コント口一ラ 15は、入力映像信号あるいはユーザの輝度指定信号に基づいて表示パネル 11の輝度に対応する発光期間（Td) 及び逆バイアス印加期間（Tr) を定めることによって、 TFTの閾値電圧 (Vth) シフトの低減を行うとともに表示装置の画面全体の輝度調整を行うことができる。

Claims

請求の範囲

1 . 各々が発光素子、デ一夕信号を保持するキャパシ夕及び前記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジス夕を有する複数の画素部からなるァクティブマトリクス型の表示パネルと、前記表示パネルの各走査線を順次走査する走査駆動部と、前記走査駆動部による走査に応じて前記データ信号を前記画素部に供給するデータ駆動部と、前記発光素子を駆動する電圧を前記発光素子に,供給する電源と、を有する表示装置であって、

前記複数の画素部の各々に設けられ、第 1の端子が前記駆動トランジスタの制御電極に接続されるとともに第 2の端子に印加される電圧の大きさに応じてターンオンして該印加電圧を前記制御電極に供給する二端子スィツチング素子と、

前記第 2の端子への印加電圧を調整して前記駆動トランジス夕に逆バイァス電圧を印加する逆バイァス電圧印加部と、を有することを特徴とする表示装置。

2. 前記逆バイアス電圧印加部は、前記表示パネルの走査線ごとに前記印加電圧を調整して前記駆動トランジス夕に逆バイァス電圧を印加することを特徴とする請求項 1に記載の表示装置。

3. 前記表示パネルは、すべての前記二端子スイッチング素子に接続されたバイアスラインを有し、前記逆バイアス電圧印加部は前記バイアスラインを介して前記バイアスラインごとに] ί^ηィァス電圧を印加することを特徴とする請求項 1に記載の表示装置。

- 4. 前記逆バイアス電圧印加部は、前記複数の画素部の全ての二端子スイッチング素子への印加電圧を調整して前記駆動トランジス夕に同時に逆バイァス電圧を印加することを特徴とする請求項 1に記載の表示装置。

5. 前記表示パネルは、前記走査線ごとに前記二端子スイッチング素子に接続されたバイァスラインを有し、前記逆バイァス電圧印加部は前記バイァスラインに同時に逆バイァス電圧を印加することを特徴とする請求項 2に記載の表示装置。

6. 前記走査駆動部による走査に要するアドレス期間に亘つて前記発光素子の駆動電圧を低減して前記発光素子の発光を禁止する発光制御部を有することを特徴とする請求項 4又は 5に記載の表示装置。

7. 前記逆バイアス電圧印加部は、前記発光素子の各々の発光期間が所定期間に達した時に前記 ίίΛ'ィァス電圧を印加することを特徴とする請求項 1に記載の表示装置。

8 . 前記所定期間は前記表示パネル全体の輝度に応じた長さの期間であることを特徴とする請求項 7に記載の表示装置。

9. '前記二端子スイッチング素子はダイオードであることを特徴とする請求項 1に記載の表示装置。、

1 0. 前記二端子スイッチング素子は、トランジスタをダイオード接続して構成された素子であることを特徴とする請求項 1に記載の表示装置。

1 1 . 各々が発光素子、データ信号を保持するキャパシ夕及び前記発光素子を該保持されたデータ信号に基づいて駆動する駆動トランジス夕を有する複数の画素部からなるァクティブマトリクス型の表示パネルと、前記表示パネルの各走査線を線順次走查する走査駆動部と、前記走査駆動部による走査に応じて前記データ信号を前記画素部に供給するデータ ' 駆動部と、を有する表示装置であって、 '

- 前記複数の画素部の各々に設けられ、第 1の端子が前記駆動トランジスタの制御電極に接続されるとともに第 2の端子が前記走査駆動部による 1走査前の走査線に接続され、前記第 ·2の端子に印加される走査電圧の大きさに応じてターンオンして前記走査電圧を前記制御電極に供給する二端子スィツチング素子を有し、前記走査駆動部は前記駆動トランジス夕を逆バイァス状態にし得る大きさのバイァス電圧を有する走査パルス信号により前記線順次走査をなすことを特徴とする表示装置。

1 2. 前記走査パルス信号のパルス幅を調整して前記発光素子の発光期間を制御する制御部を有することを特徴とする請求項 1 1に記載の表示装置。

1 3 . 前記線順次走査における第 1行目の画素部に設けられた前記二端子スイッチング素子の第 2の端子に接続された接続線を有し、前記走査駆動部は前記接続線を該第 1行目の走査線の 1走査前の走査線として線順次走査を行うことを特徴とする請求項 1 1に記載の表示装置。

1 4. 前記線順次走査における第 1行目の画素部に設けられた前記二端子スイッチング素子は前記線順次走査における最後の走査線に接続されていることを特徴とする請求項 1 1 に記載の表示装置。