WO2006013279A3 - Procede de partage de temps d'un processeur - Google Patents

Procede de partage de temps d'un processeur Download PDF

Info

Publication number
WO2006013279A3
WO2006013279A3 PCT/FR2005/001712 FR2005001712W WO2006013279A3 WO 2006013279 A3 WO2006013279 A3 WO 2006013279A3 FR 2005001712 W FR2005001712 W FR 2005001712W WO 2006013279 A3 WO2006013279 A3 WO 2006013279A3
Authority
WO
WIPO (PCT)
Prior art keywords
software
secure
execution mode
processor
called
Prior art date
Application number
PCT/FR2005/001712
Other languages
English (en)
Other versions
WO2006013279A2 (fr
Inventor
Jean-Bernard Blanchet
Alexandre Frey
Original Assignee
Trusted Logic
Jean-Bernard Blanchet
Alexandre Frey
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Trusted Logic, Jean-Bernard Blanchet, Alexandre Frey filed Critical Trusted Logic
Priority to US11/631,511 priority Critical patent/US20070283361A1/en
Priority to EP05786106A priority patent/EP1766519A2/fr
Publication of WO2006013279A2 publication Critical patent/WO2006013279A2/fr
Publication of WO2006013279A3 publication Critical patent/WO2006013279A3/fr

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Hardware Redundancy (AREA)

Abstract

Le procédé de partage de temps d'exécution d'un processeur (1) physique entre au moins deux logiciels, ledit processeur comportant un mode d'exécution particulier, dit mode sécurisé, ayant un accès exclusif sur certaines ressources (3, 8, 9), et un premier logiciel, dit de sécurité, étant exécuté exclusivement dans le mode d'exécution sécurisé, et un second logiciel, dit non sûr, étant exécuté dans un mode d'exécution autre que le mode d'exécution sécurisé, est caractérisé en ce qu'il comprend les étapes suivantes : a) on définit un cycle périodique et régulier d'exécution des logiciels par le processeur, b) on découpe ce cycle en deux parties, l'une pour l'exécution du logiciel de sécurité, et l'autre pour l'exécution du logiciel non sûr.
PCT/FR2005/001712 2004-07-06 2005-07-04 Procede de partage de temps d'un processeur WO2006013279A2 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/631,511 US20070283361A1 (en) 2004-07-06 2005-07-04 Processor Time-Sharing Method
EP05786106A EP1766519A2 (fr) 2004-07-06 2005-07-04 Procede de partage de temps d'un processeur

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0407496 2004-07-06
FR0407496A FR2872933B1 (fr) 2004-07-06 2004-07-06 Procede de partage de temps d'un processeur

Publications (2)

Publication Number Publication Date
WO2006013279A2 WO2006013279A2 (fr) 2006-02-09
WO2006013279A3 true WO2006013279A3 (fr) 2006-05-04

Family

ID=34949106

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2005/001712 WO2006013279A2 (fr) 2004-07-06 2005-07-04 Procede de partage de temps d'un processeur

Country Status (4)

Country Link
US (1) US20070283361A1 (fr)
EP (1) EP1766519A2 (fr)
FR (1) FR2872933B1 (fr)
WO (1) WO2006013279A2 (fr)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080014786A (ko) * 2005-06-01 2008-02-14 마츠시타 덴끼 산교 가부시키가이샤 컴퓨터시스템 및 프로그램 생성장치
US8214296B2 (en) * 2006-02-14 2012-07-03 Microsoft Corporation Disaggregated secure execution environment
US8261345B2 (en) * 2006-10-23 2012-09-04 Endeavors Technologies, Inc. Rule-based application access management
US8892738B2 (en) 2007-11-07 2014-11-18 Numecent Holdings, Inc. Deriving component statistics for a stream enabled application
US8819839B2 (en) 2008-05-24 2014-08-26 Via Technologies, Inc. Microprocessor having a secure execution mode with provisions for monitoring, indicating, and managing security levels
US8607034B2 (en) 2008-05-24 2013-12-10 Via Technologies, Inc. Apparatus and method for disabling a microprocessor that provides for a secure execution mode
US20120102242A1 (en) * 2010-10-26 2012-04-26 Kaminario Technologies Ltd. Controlling data destaging within a multi-tiered storage system
CN105068861A (zh) * 2015-07-09 2015-11-18 合肥君正科技有限公司 一种事务执行方法及装置
FR3086772B1 (fr) * 2018-10-01 2021-11-12 Stmicroelectronics Grand Ouest Sas Procede de gestion d'une alimentation dvfs et systeme correspondant
FR3100901B1 (fr) * 2019-09-12 2021-08-27 Stmicroelectronics Grand Ouest Sas Système de protection de la mémoire

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046800A2 (fr) * 1999-12-23 2001-06-28 General Instrument Corporation Processeur bimodal
US20040105298A1 (en) * 2002-11-18 2004-06-03 Arm Limited Apparatus and method for managing processor configuration data

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55112651A (en) * 1979-02-21 1980-08-30 Fujitsu Ltd Virtual computer system
JP2900767B2 (ja) * 1993-09-20 1999-06-02 株式会社日立製作所 仮想計算機システムの仮想計算機走行時間間隔制御方式
US6078747A (en) * 1998-01-05 2000-06-20 Jewitt; James W. Application program interface to physical devices
US7191440B2 (en) * 2001-08-15 2007-03-13 Intel Corporation Tracking operating system process and thread execution and virtual machine execution in hardware or in a virtual machine monitor
US7370324B2 (en) * 2003-09-30 2008-05-06 Intel Corporation Switching between a service virtual machine and a guest virtual machine in a virtual machine monitor environment
US7475002B1 (en) * 2004-02-18 2009-01-06 Vmware, Inc. Method and apparatus for emulating multiple virtual timers in a virtual computer system when the virtual timers fall behind the real time of a physical computer system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001046800A2 (fr) * 1999-12-23 2001-06-28 General Instrument Corporation Processeur bimodal
US20040105298A1 (en) * 2002-11-18 2004-06-03 Arm Limited Apparatus and method for managing processor configuration data

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
RAVI S ET AL: "Tamper resistance mechanisms for secure, embedded systems", VLSI DESIGN, 2004. PROCEEDINGS. 17TH INTERNATIONAL CONFERENCE ON MUMBAI, INDIA 5-9 JAN. 2004, LOS ALAMITOS, CA, USA,IEEE COMPUT. SOC, US, 5 January 2004 (2004-01-05), pages 605 - 610, XP010679056, ISBN: 0-7695-2072-3 *
YORK ET AL: "A New Foundation for CPU Systems Security : Security Extensions to the ARM Architecture", WHITE PAPER ARM, XX, XX, May 2003 (2003-05-01), pages 1 - 8, XP002278307 *

Also Published As

Publication number Publication date
US20070283361A1 (en) 2007-12-06
FR2872933A1 (fr) 2006-01-13
WO2006013279A2 (fr) 2006-02-09
EP1766519A2 (fr) 2007-03-28
FR2872933B1 (fr) 2008-01-25

Similar Documents

Publication Publication Date Title
WO2006013279A3 (fr) Procede de partage de temps d'un processeur
WO2006062815A3 (fr) Systeme et procede de creation de programmes cognitifs
US8505099B2 (en) Machine-implemented method and system for determining whether a to-be-analyzed software is a known malware or a variant of the known malware
WO2004051444A3 (fr) Mise en oeuvre d'un mode d'execution securise dans un environnement de pre-amorçage
WO2005055051A3 (fr) Determination de la possibilite d'effets prejudiciables induits par un changement de code
WO2003056475A3 (fr) Systeme, procede et article de fabrication permettant d'estimer une performance potentielle d'une co-conception a partir d'une specification executable
WO2004029800A3 (fr) Traitements variables dans un environnement informatique reparti heterogene
WO2004055634A3 (fr) Systemes et procedes de detection d'une atteinte a la securite dans un systeme informatique
WO2004070584A3 (fr) Procede et appareil de conversion d'objets entre des cadres de programmation faiblement et fortement types
WO2005093564A3 (fr) Procedes et dispositifs pour la gestion thermique assuree par manipulation de processeur
TWI263523B (en) Game device, control method of game device and information memory medium
EP1508856A4 (fr) Systeme de processeur, procede de commande de taches sur systeme informatique, programme d'ordinateur
WO2005029320A3 (fr) Approche automatisee d'une resolution de boucles algebriques artificielles.
WO2007004219A3 (fr) Systeme, dispositif et procede permettant de verifier qu'un code est execute par un processeur
WO2007048062A3 (fr) Procédé de sécurité informatique ayant une virtualisation de système d'exploitation permettant à des instances multiples de système d'exploitation de partager en toute sécurité des ressources de machine unique
EP2375328A3 (fr) Procédés et systèmes pour fournir un accès à un environnement informatique
CN105678164B (zh) 检测恶意软件的方法及装置
WO2007077362A3 (fr) Procede d'authentification d'applications d'un systeme informatique
EP0997816A3 (fr) Méthode et dispositif pour sélection des manières de compilation au temps d'exécution
WO2007027312A3 (fr) Systeme et procede presentant une complexite variable dans une simulation basee sur la physique
JP2005166051A (ja) プロセスの不正アクセス防止方法
EP1026583A3 (fr) Interface utilisateur pour le développement et l'exécution de programmes et méthodes à flux de données, dispositif et article manufacturé pour optimiser l'exécution de programmes à flux de données
WO2005015439A3 (fr) Modelisation d'effet secondaire
WO2004040442A3 (fr) Creation d'applications logicielles
WO2006128891A3 (fr) Synchronisation de memoire partagee

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005786106

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11631511

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2005786106

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11631511

Country of ref document: US