WO2006010734A1 - Semiconductor component and method for operating the semiconductor component as an electronic switch - Google Patents

Semiconductor component and method for operating the semiconductor component as an electronic switch Download PDF

Info

Publication number
WO2006010734A1
WO2006010734A1 PCT/EP2005/053536 EP2005053536W WO2006010734A1 WO 2006010734 A1 WO2006010734 A1 WO 2006010734A1 EP 2005053536 W EP2005053536 W EP 2005053536W WO 2006010734 A1 WO2006010734 A1 WO 2006010734A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor region
semiconductor
region
operating
electrode
Prior art date
Application number
PCT/EP2005/053536
Other languages
German (de)
French (fr)
Inventor
Hans-Günter ECKEL
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Publication of WO2006010734A1 publication Critical patent/WO2006010734A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Definitions

  • the invention relates to a semiconductor device and a ⁇ Ver drive for operating the semiconductor device as elektroni ⁇ shear switch, in particular in a converter, preferably in an indirect converter.
  • DC link converters are special converters which first rectify an AC input voltage or an AC input current of a specific amplitude and frequency in a rectifier, then smooth the rectified voltage or the rectified current in an intermediate circuit and finally in a subsequently connected inverter in an AC output voltage or an AC output current of a certain amplitude and frequency transform.
  • intermediate voltage converter or DC-DC converter
  • the inverter operates with an impressed voltage and the DC link generally has a capacitance connected in parallel.
  • current ⁇ intermediate-circuit converter the inverter operates with an impressed current and the intermediate circuit generally comprises a series-connected inductor.
  • Inverters generally have controllable semiconductor switching elements.
  • DC DC link converters require semiconductor switches which can be energized in both directions and can pick up or block voltage in one direction. Although in principle this may be the unipolar MOSFETs (Metal-Oxide-Semiconductor-Field-Effect-Tran- sistor) accomplish.
  • MOSFETs Metal-Oxide-Semiconductor-Field-Effect-Tran- sistor
  • bipolar power components in particular Bipo ⁇ lartransistoren, IGBT (Insulated Gate Bipolar Transistor), GTO (gate T_urn-off thyristor) or IGCT (Integrated Gate Commutated Thyristor), in use, due to their lower forward voltage and higher blocking capability over MOSFETs.
  • the mentioned known bipolar power semiconductor components conduct the current only in one direction.
  • the bipolar semiconductor switching elements freewheeling diodes are connected in anti-parallel, ie parallel in the direction opposite to the forward direction of the semiconductor switching element ⁇ direction, which can conduct the current in the other direction.
  • PIN diodes and, for smaller voltages, Schottky diodes based on silicon (Si) and, for larger voltages, Schottky diodes based on silicon carbide (SiC) have been used as freewheeling diodes.
  • the reverse recovery behavior of the freewheeling diode limits ⁇ ever but the permissible closing speed of the semiconductor switch ⁇ . Before the diode can absorb voltage, the storage charge must be cleared. This causes loss ⁇ performance in both the diode as ter in the Halbleiterschal-. By a sufficiently slow turn-on speed of the semiconductor switch, the safe operation of the free ⁇ running diode can be ensured. However, this limits the Be ⁇ operating frequency of the inverter and the resulting loss ⁇ power leads to increased cooling costs or to an enlarged chip area of the power semiconductors.
  • the invention is based on the object of specifying a semiconductor component which can conduct a current in both directions even without an antiparallel freewheeling diode.
  • a semi-conductor device ⁇ having the features of claim 1.
  • the semiconductor component comprises in claim 1, a first semiconductor region, at least one ⁇ in at least ei nem transition region immediately adjacent to the first Halbleiterge ⁇ Bidding adjacent second semiconductor region of a given conductivity type and at least one third semiconductor region ei ⁇ nes predetermined, to the conduction type of the second Halbleiterge ⁇ Biets opposite Conduction type and at least one semiconductor device.
  • At least one first operating electrode of the semiconductor component is electrically contacted with the first semiconductor region.
  • the first semiconductor region, the two ⁇ te semiconductor region and the third semiconductor region are electrically connected in series at least a first driving electrode between the Be ⁇ and arranged at least a second operating electrode.
  • the semiconductor device is electrically insulated ter which from the third semiconductor region between the second semiconducting ⁇ and connected in the second operating electrode.
  • the semiconductor device inhibits or prevents a current flow between the second semiconductor region and the second operating electrode in the conducting direction of the pn junction between the second semiconductor region and third Halbleiterge ⁇ Bidding, ie when this pn junction in the forward or is polarized in the forward direction, and can a current flow in the reverse direction of this pn junction to, ie in the same direction in which blocks this pn junction or poled in Sperr ⁇ direction.
  • the semiconducting ⁇ can teran eleven a charge carrier flow of Majorticiansladungs ⁇ carriers of the second semiconductor region (electrons in n-type conduction and holes for p-type conduction in the second semiconductor region) in the current direction of the second operating electrode for sau ⁇ th semiconductor region by, locks on the other hand such a Majorticians ⁇ charge carrier flow in the reverse flow direction from the second semiconductor region for the second operating electrode.
  • the semiconductor device further comprising we ⁇ a control electrode to which a variable STEU ⁇ erpotential (control voltage) or a variable control Ström can be applied or applied, the or the first semiconductor region at least in at least one lying or arranged between the first operating electrode and the second semiconductor region or channel channel region, in a first operating state in a Lei ⁇ tion type of the second semiconductor region opposite Lei Brings or sets tion ⁇ type and in at least one wide ⁇ ren, second operating state, brings or set in the same conductivity type to the conductivity type of the second semiconductor region.
  • a control electrode to which a variable STEU ⁇ erpotential (control voltage) or a variable control Ström can be applied or applied, the or the first semiconductor region at least in at least one lying or arranged between the first operating electrode and the second semiconductor region or channel channel region, in a first operating state in a Lei ⁇ tion type of the second semiconductor region opposite Lei Brings or sets tion ⁇ type and in at least one wide ⁇ ren
  • the first semiconductor region is of a predetermined conductivity type, preferably of the opposite conductivity type to the second semiconductor region.
  • the first semiconductor region comprises at least a first subarea and at least a second subarea, wherein the first subarea adjoins the second semiconductor region and the second subarea does not adjoin the second semiconductor region, the first subarea and the second subarea first operating electrode adjacent or kontak ⁇ advantage of this and the first partial region a semiconductor region with the second half ⁇ opposite conductivity type and the second partial region have a same second conduction type semiconductor region.
  • the semiconductor device preferably comprises at least one Schottky junction and / or at least one Schottky diode and / or at least one pn junction and / or at least one pn diode, each electrically antiparallel (or: parallel and in the opposite forward direction) Polarity) is connected to the pn junction formed between the second semiconductor region and the third semiconductor region between the first (n) operating electrode (s) and the second (n) operating ⁇ electrode (s).
  • the Halblei ⁇ comprises teran eleven at least one fourth semiconductor region of a predetermined, equal to the conduction type of the second semiconductor region conductivity type, said fourth semiconductor region e lectric between the second semiconductor region and which we ⁇ antes a second operating electrode is connected and to the second semiconductor region adjacent, and preferably ⁇ we ante ante ips a conductor region and at least a fifth semiconducting ⁇ teruter, wherein the semiconductor region is electrically disposed between the fourth semiconductor region and fifth semiconductor region, and preferably further comprises at least a sixth semiconductor region, said fifth semiconductor region is electrically connected between the conductor region and the sixth semiconductor region.
  • one or the Schottky junction may be formed between the conductor region and the fifth semiconductor region, and / or the pn junction may be formed between the fifth semiconductor region and the sixth semiconductor region, wherein the polarity is set to the opposite polarity switched pn junction is the fifth semiconductor region of the opposite conductivity type as the second Halbleit ⁇ area and the sixth semiconductor region of the same Lei ⁇ tion type as the second semiconductor region.
  • a pn junction is formed, which is in a blocking state or an on state depending on the polarity of the operating voltage applied between the two operating electrodes.
  • the charge ⁇ may carrier concentration or the impurity concentration in egg nem remote from the first semiconductor region and / or administration to the third semiconductor region and the semiconductor device, particularly into ⁇ the fourth semiconductor region, adjacent part ⁇ , preferably by at least one Factor 2, be lower.
  • At least two states with different charge carrier concentrations in the first semiconductor region can also be adjustable and in one of these states a lower forward resistance and a higher storage charge are present in the transition region between the first semiconductor region and the second semiconductor region than in another of these states ,
  • a particularly advantageous application is the semiconductor component according to the invention as an electronic switch, in particular in a power converter, inverter or DC-DC converter.
  • An advantageous method for operating a semiconductor component according to the invention as an electronic switch, in particular in a converter, preferably in a DC-link converter comprises the method steps: a) application of an operating voltage to the semiconductor component between the first operating electrode and the second operating electrode, b) at least temporarily determining the polarity of the anlie ⁇ constricting operating voltage or of the current flowing operating current component through the Halbleiter ⁇ , c) putting the semiconductor device into a freshlyschal- ended state or a state in which it receives the anlie ⁇ constricting operating voltage in a reverse direction, in that the semiconductor component is brought into its first operating state by application of the corresponding control potential or control current to the control electrode (s) and the pn junction between the or each first semiconductor region and the second semiconductor region is reversely poled, d ) displacement of the semiconductor device into an on scarf ⁇ ended condition for conducting an operating current between the operating electrode by dl) bringing the semiconductor device to its ten ers ⁇ operating state at a first polarity of the operating current or the
  • FIG. 1 shows a semiconductor component in a section
  • FIG. 2 shows the semiconductor component according to FIG. 1 in a first operating state
  • FIGS. 1 to 5 shows a control head of a semiconductor device in ver ⁇ tikaler structure and Figure 7 shows a control head of a semiconductor device of planar structure in each case in a schematic representation. Corresponding parts and sizes are provided in FIGS. 1 to 5 with the same reference numerals.
  • the semiconductor component H shown in FIGS. 1 to 3 at least in a section comprises a first operating electrode
  • a second operating electrode 3 an insulator region 4, egg ⁇ ne or more control electrodes 5, a first Halbleiterge ⁇ Bidding 6, a second semiconductor region 7, a third semiconducting ⁇ ter which 8, another insulator region 9, a fourth HaIb- conductor region 10 a semiconductor region 11, a fifth semiconductor ⁇ area 12 and a sixth semiconductor region. 13
  • An operating voltage U B is applied to the two operating electrodes 2 and 3, which is typically between 100 V and 1000 V, for example in a DC-link converter.
  • a control potential is applied, which corresponds to a control voltage U s as a potential difference between the potential at the control electrode 5 and the first operating electrode 2.
  • the first operating electrode 2 is directly adjacent to a surface 62 of the first semiconductor region 6 and kontak ⁇ advantage of this as ohmic contact. Chen on adjacent surface-64, the first semiconductor region 6 of the at least one insulator region 4 is covered, the electrode on the first operation ⁇ 2 extends and moreover the second half conductor area 7 covered at the free surface 74.
  • the control electrode (s) 5 is or are on the insulator area 4 at its from the first Halbleiter ⁇ area 6 is arranged facing away from the outer surface and covers over ⁇ or cover at least the first semiconductor region 6, between the or each control electrode 5 and the first Be ⁇ drive electrode 2 is held over the insulator region 4 a sufficient distance to the electrical insulation.
  • the second semiconductor region (or base) 7 adjoins, on the one hand, the third semiconductor region 8 in a transition region 78 and the fourth semiconductor region 10 in a transition region 80.
  • the third semiconductor region 8 connects the second semiconductor region 7 to the second operating electrode 3.
  • the fourth semiconductor region 10, the conductor region 11, the fifth semiconductor region 12 and the sixth semiconductor region 13 are electrically connected in series in this order between the transition region 80 at the second semiconductor region 7 and the second operating ⁇ electrode.
  • the conductor area 11 forms with the underlying, five ⁇ th semiconductor region 12 forms a Schottky contact or a Schottky diode.
  • the series circuit of the fourth semiconductor region 10, the conductor region 11, the schottky contact 81, the fifth half ⁇ semiconductor region 12 and the sixth semiconductor region 13 forms a semiconductor device, which is electrically insulated via the insulating region 9 of the third semiconductor region.
  • the operating electrode 3 is electrically connected to the third semiconductor region 8 at its end facing away from the transition region 78
  • the second semiconductor region 7, the fourth semiconductor region 10, the fifth semiconductor region 12 and the sixth semiconducting ⁇ ter are of the same conductivity type, in the illustrated embodiment of Figures 1 to 3 the n-conductivity type.
  • the third semiconductor region 8 is of the opposite conduction type ⁇ , in the exemplary embodiment, the p-conductivity type.
  • the La ⁇ carrier concentrations can be adjusted differently, generally by adding different Dotier ⁇ substance concentrations or dopants.
  • the third semiconductor region 8 is doped p +, has therefore a higher Löcherkon ⁇ concentration on the fourth semiconductor region 10 is doped n + and the sixth semiconductor region doped 13 also n +, while the fifth semiconductor region 12 n ⁇ so low n, is doped.
  • the second semiconductor region 7 is divided 7B in the embodiment shown in two partial areas 7A and wherein the first sub-region lying between the second part area 7B and the first semiconductor region 6 7A n ⁇ is doped and which has considerably larger dimensions in the Stromrich ⁇ tung as the second subregion 7B, the second part ⁇ administration is however 7B highly doped (n +) in the Sprintgangsge ⁇ Bidding 78 to the third semiconductor region 8 and in the supernatant ⁇ transition region 79 transition region of the insulator region 9 and in the over-80 to the fourth Semiconductor region 10 adjacent.
  • the higher-doped second sub-area 7B serves as a field stop or buffer layer (buffer), but can also be omitted.
  • the first half ⁇ conductor region 6 of both the n-type conductivity so also p-Lei ⁇ tion type as well as intrinsic, ie without Fremdstoffdotie- tion formed , for example, be doped p ⁇ be.
  • the conductivity type of the first semiconductor region 6 can now be connected to the one or more by means of the control voltage U s
  • Control electrode (s) 5 by charge carrier depletion or enrichment at least in a continuous channel region between see first operating electrode 2 and second semiconductor region 7 are changed or inverted.
  • the carrier concentration that is, the concentration of the majority charge carriers, so in n-type conductivity of the electrons and p-conductivity type of the Lö ⁇ cher, via the control voltage U s at the or Steuerelekt ⁇ rode (s) 5 adjusted, if is desired.
  • U s Ui
  • the first semiconductor region 6 is the p-wave ⁇ tung type assumes ( "p-type control head").
  • formed in the transition area 67 between the first semiconductor region 6 and the second semiconductor region 7 and the first sub-region 7A is a pn junction.
  • the pn junction 67 is between the first semiconductor region 6 and the second semiconductor region 7 in its forward direction.
  • the depletion zone or barrier layer of the pn junction is thus flooded with charge carriers and the pn junction has a low electrical resistance.
  • the oppositely poled or switched pn junction between the third semiconductor region 8 and the second semiconductor region 7 is poled in the reverse direction and has a barrier layer or depletion zone which is enlarged by charge carrier depletion and has a high electrical resistance.
  • a schematically indicated current path for an operating current I B between the first operating electrode 2 and the second operating electrode 3 extends initially as a current path 20 through the first semiconductor region 6 and the second semiconducting ⁇ ter designed 7 and then divides itself or branches into two current paths 21 and 22, wherein the first current path 21 via the pn junction 78 of the second semiconductor region 7 leads to the second operating electrode 9 through the third semiconductor region 8 and the second current path 22 leads to the second operating electrode 9 via the series connection of the fourth semiconductor region 10, conductor region 11, fifth semiconductor region 12 and sixth semiconductor region 13.
  • the semiconductor device H behaves in the first Radiozu ⁇ stand according to FIG 2 as a classic diode (PN diode or PIN diode) and thus operates at positive polarity of Be operating voltage U B in the passage, so allows a flow of current from the first operating electrode 2 to the second Radioselekt ⁇ rode 3, and locks in negative polarity of the operating ⁇ voltage U B , that is from the second operating electrode 3 to the first operating electrode 2 no current flow.
  • PN diode or PIN diode PN diode or PIN diode
  • the control voltages Ui and U 2 are typically between 5 V and 15 V.
  • the first semiconductor region 6 is of the same conductivity type, that is to say of the n-conductivity type, like the second semiconductor region 7.
  • the transition region 67 is thus between the first semiconductor region 6 and the second semiconductor ⁇ ter which 7 no pn junction more, but a transition be- look the same conductive semiconductor regions electrically for the current path 20 does not represent a significant electrical resistance.
  • Transition 78 between the second semiconductor region 7 and the third semiconductor region 8 in its blocking state is de-energized and a current flow occurs via the current path 20 and the current path 22.
  • the pn junction 78 is poled in the forward direction between the second semiconductor region 7 and the third semiconductor region 8 and the current path 21 is available for current conduction the charge carrier transport through the pn junction 78 is bipolar.
  • the second current path 22, however, is not energized because the Schottky contact 81 blocks.
  • the semiconductor component H In the second operating state of the semiconductor component H can thus in both current directions, that is, at positive and negative operating voltage U B, conduct current, but als ⁇ due to the low on-resistance substantially kei ⁇ ne voltage record.
  • the semiconductor device H is bipolar, ie holes and electrons contribute to the charge transport, and thus has a relatively low forward voltage.
  • the p-type semiconductor region drit ⁇ te 8 emitted thereby in the second Trozu ⁇ was holes to a bipolar charge carrier transport in the flow of current from the cathode 3 to the anode 2, that is at a negative operating voltage, to enable.
  • Anode 2 to the cathode 3, the semiconductor device in the region of the second semiconductor region 7 (n-base) is unipolar, so has a relatively high forward voltage.
  • the Schottky contact 81 in the current path 22 it is also possible to integrate a pn diode, for example, by forming the fifth semiconductor region 12 of the opposite conductivity type as the sixth semiconductor region 13, ie p + doping here, and thereby together with the one here n-doped sixth semiconductor region 12 forms a pn junction in the current path 22, which is connected in antiparallel to the pn junction 67 and the analog passage and blocking ⁇ behavior as the Schottky contact 81 has, ie in particular ⁇ special in the second operating state at negative operating voltage U B blocks.
  • the first operating electrode 2 with the second semiconductor tera 7, are generated, as is usually the case with MOS structures.
  • the second semiconducting ⁇ ter is formed with a substrate or wafer or chip.
  • the first semiconductor region 6 is grown as a layer, generally epitaxially, on the substrate, and then patterned so that the illustrated mesa structure ent ⁇ stands, which can be referred to as a control head and the ers ⁇ th semiconductor region 6, the insulator layer 4 and the control ⁇ electrode (s) 5 includes.
  • the further semiconductor are terhale 8 and 10 to 10, 12 and 13 is also applied as layers, said third semiconductor region 8 is formed as Runaway ⁇ immediate layer and the 9 separate series circuits Bidding by Isola Torge ⁇ from fourth Halbleiterge ⁇ Provided 10, conductor region 11, fifth semiconductor region 12 and sixth semiconductor region 13 in the form of n-type islands within the p-layer for the third semiconductor region 8 are formed.
  • the semiconductor regions may all consist of the same semiconductor or of different semiconductors.
  • Semiconductors are mainly silicon (Si), but also Si liciumcarbid (SiC) or gallium arsenide (GaAs), or (in particular ⁇ ) IV-IV semiconductors, III-V semiconductors or II-VI semiconductor or diamond into consideration.
  • the doping of the individual semiconductor regions can be done gen layers or the wafer during the generation of jeweili ⁇ , but also nachträg ⁇ Lich by diffusion or ion implantation.
  • Typical doping Substances are for example for the P-doping with silicon or silicon carbide boron (B) and aluminum (Al) and for the n-doping in silicon arsenic (As), phosphorus (P) or antimony (Sb) and in other semiconductors corresponding known doping elements.
  • the electrode metals but other electrical ⁇ cal conductor such as polysilicon are primarily considered, such as aluminum.
  • the insulator regions consist of an oxide, in particular a silicon oxide, so that the control heads are generally designed as MOS structures.
  • a planar topology or a trench topology in particular a MOS structure, is also possible in a manner known per se.
  • a planar arrangement instead of the vertical arrangement of the regions 10, 11, 12 and 13 of the semiconductor device, a planar arrangement can also be selected.
  • Figures 6 and 7 show embodiments of control heads of the semiconductor device, in which the first half-conductor region 6 ⁇ p-conductive in a first partial area 6A and one or two second n-type sub-regions is divided 6B.
  • the first sub-area 6A forms the second semiconducting ⁇ ter which 7 the pn junction 67 and extends between the examples the second part areas 6B to the first operating electrode 2.
  • the one or more second (s) subregions 6B is adjacent or against limits on the one hand to the Insulator 4 and on the other hand to the first operating electrode 2 and is or are separated by the first sub-area 6A each of the second semiconductor region 7.
  • control electrode (s) 5 By means of a control potential or control current applied to control electrode (s) 5, charge carrier inversion along insulator region 4 and control electrode (s) 5 in first partial region 6A can now form an n-channel between each second partial region 6B and the second semiconductor region 7 are generated, generally in the second operating state, so that a continuous n-type connection between the first operating electrode 2 and the second Semiconductor region 7 is created and the pn junction 67 is "bridged".
  • FIG. 6 shows a vertical topology in which the channel (s) between the second partial area (s) 6B and the second semiconductor area 7 runs essentially vertically.
  • the control head is also formed in the manner of a mesa structure.
  • FIG. 7 shows a planar topology in which the subregions 6A and 6B in the second semiconductor region 7 form a common planar surface and are formed by diffusion, e.g. in the manner of a DD-MOS, or ion implantation of corresponding dopants in the second semiconductor region 7 can be generated.
  • the semiconductor device H is in all embodiments be ⁇ vorzugt used as an electronic switch. If the switch is to lock and to pick up voltage, it is set to the first operating state. When the switch current is to run from the first operating electrode 2 to the second rode Millelekt ⁇ 3, it is also in the first operation state ⁇ set. If the switch is to carry current from the second operating electrode 3 to the first operating electrode 2, it is set to the second operating state. Due to be ⁇ ner functionality of these bidirectional electronic switch which is realized by the semiconductor device H, instead of the usual anti-parallel connection of a ab ⁇ switchable power semiconductor, and a freewheeling diode comparable applies to. In general, the current direction or polarity is taken into account.
  • the ge with the semiconductor device formed ⁇ H switch is therefore as follows driven or operated ben:
  • the first operating state is set by setting the control voltage Ui.
  • switch is to conduct and the current is positive (I B> 0 A): It is a ⁇ of the control voltage Ui filters set the first operating state.
  • the second operating state is set by setting the control voltage U 2 .
  • the current is measured and checked when a zero occurs ⁇ passage or a change in polarity to zwi ⁇ rule the two operating states and back so that between the switching states no. 2 and no. 3 and forth to NEN kön ⁇ .
  • the voltage at the switch that is to say the semiconductor component H, can also be evaluated in the conducting state as an alternative.
  • the voltage is indeed much lower in fürfall than in Sperrzu ⁇ stood, but not exactly zero.
  • the activation of the switch is then preferably as follows:
  • the switch should pick up voltage:
  • the first operating state is set, that is to say the control voltage Ui is applied.
  • the switch should conduct and the voltage is positive (U B > 0 V): ES is the first operating state is ⁇ sets by applying the control voltage Ui.
  • control connection for the control electrode (s) can be divided into two separate control connections.
  • a part of the control heads or control electrodes is connected to the first control connection and the further part to the second control connection. Is then in the vicinity of the current zero-crossing one of the control terminals so connected or demonstrates that moving associated control heads the first operating state, ie the state "p control head” take, and the other Steueran ⁇ circuit so that the control heads to at ⁇ second operating state, so assume "n-control head".
  • the control via the control electrode (s) 5 may also be ge ⁇ uses to adjust besides the states "p-type control head" and "n-control unit” or the level of the carrier concentration in the first semiconductor region. 6 In this way, it is additionally possible to set a state with a low forward voltage, but a high storage charge, on the one hand, and a further state of a high forward voltage, but a low storage charge, on the other hand. In the stationary state, the state with a low forward voltage and shortly before the transition to the blocking state, the state with a low storage charge is then selected in order to positively influence the recovery behavior (reverse recovery).
  • the electronic switch realized with the semiconductor component H is preferably used in a voltage source converter.
  • the voltage source converter comprises a rectifier 30, which converts an input voltage U E into a DC voltage at a frequency f E , a DC intermediate voltage circuit 31 for the converted DC voltage, which comprises a capacitor 33 for smoothing, and an inverter 32, which supplies the DC voltage of the Intermediate circuit 31 by means of two thyristors Tl and T2 and two thyristors Tl and T2 respectively antiparallel connected diodes Dl and D2 by an appropriate control in an output AC voltage U A with a frequency f A transforms.
  • the frequency f A of the AC output voltage U A can be controlled or adjusted.
  • FIG. 5 now shows a voltage source converter according to the invention, in which, instead of the anti-parallel circuit, in each case one thyristor T1 and one diode D1 or T2 and D2 each have a semiconductor component H or H 'in the inverter 32 as in the known converter according to FIG are provided.
  • the two semiconductor elements H and H 'ar ⁇ BEITEN as bi-directional switch as described above and are connected in anti-series.
  • the first operating electrode of the semiconductor device H ' is denoted by 2', the second operating ⁇ electrode with 3 'and the control electrode (s) with 5' designated net.
  • the semiconductor components H and H ' are as switches via an associated control potential U s and U s - to the jewei ⁇ time control electrodes 5 and 5' are connected.
  • the voltage source converter according to the invention can be a two-point converter or a three-point converter or another multipoint converter.
  • the number of phases is arbitrary.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The invention relates to a semiconductor component comprising: at least one semiconductor region (6); at least one second semiconductor region (7) which directly borders the first semiconductor region (6) in at least one transition area (67); at least one third semiconductor region (8) of a predetermined conduction type (p or n) opposite the conduction type of the second semiconductor region (7); at least one first operating electrode (2), which is electrically contacted by the first semiconductor region (6),; at least one second operating electrode (3), the first semiconductor region (6), the second semiconductor region (7) and the third semiconductor region (8) being electrically connected in series between both operating electrodes (2 and 3); at least one semiconductor arrangement (10, 11, 12, 13, 81), which is arranged between the second semiconductor region (7) and the second operating electrode (3) while being electrically insulated from the third semiconductor region (8) and which enables a flow of current between the second semiconductor region (7) and the second operating electrode (3) in the inverse direction of a p-n transition (78) formed between the second semiconductor region (7) and the third semiconductor region (8) while essentially preventing the flow of current in the conducting direction of this p-n transition (78), and; at least one control electrode (5), whereby the first semiconductor region (6), at least in at least one channel region situated between the first operating electrode (2) and the second semiconductor region (7), according to a control potential (Us) or control current existing on the control electrode(s), in a first operating state adopts a conduction type (p or n) opposite the conduction type (n or p) of the second semiconductor region (7) and in at least one other second operating state, adopts the same conduction type (n or p) as that of the second semiconductor region (7).

Description

Beschreibungdescription
Halbleiterbauelement und Verfahren zum Betreiben des Halblei- terbauelementsSemiconductor component and method for operating the semiconductor component
Die Erfindung betrifft ein Halbleiterbauelement und ein Ver¬ fahren zum Betreiben des Halbleiterbauelements als elektroni¬ scher Schalter, insbesondere in einem Umrichter, vorzugsweise in einem Zwischenkreisumrichter.The invention relates to a semiconductor device and a ¬ Ver drive for operating the semiconductor device as elektroni¬ shear switch, in particular in a converter, preferably in an indirect converter.
Umrichter werden zum Umformen eines Wechselstroms oder einer Wechselspannung einer bestimmten Amplitude, Frequenz und Pha¬ senzahl in einen Wechselstrom oder eine Wechselspannung ande¬ rer Amplitude und/oder anderer Frequenz und/oder anderer Pha- senzahl eingesetzt. Zwischenkreisumrichter sind spezielle Um¬ richter, die eine Eingangswechselspannung oder einen Ein¬ gangswechselstrom einer bestimmten Amplitude und Frequenz zu¬ nächst in einem Gleichrichter gleichrichten, dann in einem Zwischenkreis die gleichgerichtete Spannung oder den gleich- gerichteten Strom glätten und schließlich in einem nachge¬ schalteten Wechselrichter in eine Ausgangswechselspannung oder einen Ausgangswechselstrom einer bestimmten Amplitude und Frequenz umformen. Bei einem sogenannten Spannungszwi- schenkreisumrichter (oder: Gleichspannungszwischenkreisum- richter) arbeitet der Wechselrichter mit einer eingeprägten Spannung und der Zwischenkreis umfasst im Allgemeinen eine parallel geschaltete Kapazität. Bei einem sogenannten Strom¬ zwischenkreisumrichter arbeitet der Wechselrichter mit einem eingeprägten Strom und der Zwischenkreis umfasst im Allge- meinen eine in Reihe geschaltete Induktivität.Converters are used for converting an alternating current or an alternating voltage of a specific amplitude, frequency and number of phases into an alternating current or an alternating voltage other amplitude and / or other frequency and / or other Phas¬ number. DC link converters are special converters which first rectify an AC input voltage or an AC input current of a specific amplitude and frequency in a rectifier, then smooth the rectified voltage or the rectified current in an intermediate circuit and finally in a subsequently connected inverter in an AC output voltage or an AC output current of a certain amplitude and frequency transform. In a so-called intermediate voltage converter (or DC-DC converter), the inverter operates with an impressed voltage and the DC link generally has a capacitance connected in parallel. In a so-called current ¬ intermediate-circuit converter, the inverter operates with an impressed current and the intermediate circuit generally comprises a series-connected inductor.
Umrichter weisen in der Regel steuerbare Halbleiterschaltele¬ mente auf. Gleichspannungszwischenkreisumrichter benötigen Halbleiterschalter, die in beiden Richtungen stromführend sein können und in einer Richtung eine Spannung aufnehmen oder sperren können. Dies können zwar grundsätzlich die uni¬ polaren MOSFET (Metal-Oxide-Semiconductor-Field-Effect-Tran- sistor) bewerkstelligen. Jedoch sind bei höheren Betriebs¬ spannungen bipolare Leistungsbauelemente, insbesondere Bipo¬ lartransistoren, IGBT (Insulated-Gate-Bipolar-Transistor) , GTO (Gate-T_urn-Off-Thyristor) oder auch IGCT (Integrated Gate Commutated Thyristor) , in Gebrauch aufgrund ihrer niedrigeren Durchlassspannung und höheren Sperrfähigkeit gegenüber MOS- FETs.Inverters generally have controllable semiconductor switching elements. DC DC link converters require semiconductor switches which can be energized in both directions and can pick up or block voltage in one direction. Although in principle this may be the unipolar MOSFETs (Metal-Oxide-Semiconductor-Field-Effect-Tran- sistor) accomplish. However, at higher Betriebs¬ voltages bipolar power components, in particular Bipo ¬ lartransistoren, IGBT (Insulated Gate Bipolar Transistor), GTO (gate T_urn-off thyristor) or IGCT (Integrated Gate Commutated Thyristor), in use, due to their lower forward voltage and higher blocking capability over MOSFETs.
Die genannten bekannten bipolaren Leistungshalbleiterbauele- mente leiten den Strom nur in einer Richtung. Den bipolaren Halbleiterschaltelementen werden Freilaufdioden antiparallel, d.h. parallel in zur Durchlassrichtung des Halbleiterschalt¬ elements entgegengesetzter Richtung, geschaltet, die den Strom in der anderen Richtung leiten können. Als Freilaufdio- den werden bislang PIN-Dioden und - bei kleineren Spannungen - Schottky-Dioden auf Basis von Silicium (Si) und - für grö¬ ßere Spannungen - auch Schottky-Dioden auf Basis von Siclici- umcarbid (SiC) eingesetzt.The mentioned known bipolar power semiconductor components conduct the current only in one direction. The bipolar semiconductor switching elements freewheeling diodes are connected in anti-parallel, ie parallel in the direction opposite to the forward direction of the semiconductor switching element ¬ direction, which can conduct the current in the other direction. Until now, PIN diodes and, for smaller voltages, Schottky diodes based on silicon (Si) and, for larger voltages, Schottky diodes based on silicon carbide (SiC) have been used as freewheeling diodes.
Das Reverse-Recovery-Verhalten der Freilaufdiode begrenzt je¬ doch die zulässige Einschaltgeschwindigkeit des Halbleiter¬ schalters. Bevor die Diode Spannung aufnehmen kann, muss die Speicherladung ausgeräumt werden. Dies verursacht Verlust¬ leistung sowohl in der Diode als auch in dem Halbleiterschal- ter. Durch eine hinreichend langsame Einschaltgeschwindigkeit des Halbleiterschalters kann der sichere Betrieb der Frei¬ laufdiode gewährleistet werden. Jedoch begrenzt dies die Be¬ triebsfrequenz des Umrichters und die entstehende Verlust¬ leistung führt zu einem vergrößerten Kühlaufwand oder zu ei- ner vergrößerten Chipfläche der Leistungshalbleiter.The reverse recovery behavior of the freewheeling diode limits ¬ ever but the permissible closing speed of the semiconductor switch ¬. Before the diode can absorb voltage, the storage charge must be cleared. This causes loss ¬ performance in both the diode as ter in the Halbleiterschal-. By a sufficiently slow turn-on speed of the semiconductor switch, the safe operation of the free ¬ running diode can be ensured. However, this limits the Be ¬ operating frequency of the inverter and the resulting loss ¬ power leads to increased cooling costs or to an enlarged chip area of the power semiconductors.
Der Erfindung liegt nun die Aufgabe zugrunde, ein Halbleiter¬ bauelement anzugeben, das einen Strom in beiden Richtungen auch ohne eine antiparallele Freilaufdiode führen kann.The invention is based on the object of specifying a semiconductor component which can conduct a current in both directions even without an antiparallel freewheeling diode.
Diese Aufgabe wird gemäß der Erfindung gelöst durch ein Halb¬ leiterbauelement mit den Merkmalen des Patentanspruchs 1. Das Halbleiterbauelement umfasst gemäß Anspruch 1 wenigstens ein erstes Halbleitergebiet, wenigstens ein in wenigstens ei¬ nem Übergangsbereich unmittelbar an das erste Halbleiterge¬ biet angrenzendes zweites Halbleitergebiet eines vorgegebenen Leitungstyps und wenigstens ein drittes Halbleitergebiet ei¬ nes vorgegebenen, zum Leitungstyp des zweiten Halbleiterge¬ biets entgegengesetzten Leitungstyps sowie wenigstens eine Halbleiteranordnung. Wenigstens eine erste Betriebselektrode des Halbleiterbauelements ist mit dem ersten Halbleitergebiet elektrisch kontaktiert. Das erste Halbleitergebiet, das zwei¬ te Halbleitergebiet und das dritte Halbleitergebiet sind elektrisch in Reihe zwischen die wenigstens eine erste Be¬ triebselektrode und wenigstens eine zweite Betriebselektrode angeordnet. Die Halbleiteranordnung ist elektrisch isoliert von dem dritten Halbleitergebiet zwischen das zweite Halblei¬ tergebiet und die zweite Betriebselektrode geschaltet.This object is achieved according to the invention by a semi-conductor device ¬ having the features of claim 1. According to at least the semiconductor component comprises in claim 1, a first semiconductor region, at least one ¬ in at least ei nem transition region immediately adjacent to the first Halbleiterge¬ Bidding adjacent second semiconductor region of a given conductivity type and at least one third semiconductor region ei ¬ nes predetermined, to the conduction type of the second Halbleiterge ¬ Biets opposite Conduction type and at least one semiconductor device. At least one first operating electrode of the semiconductor component is electrically contacted with the first semiconductor region. The first semiconductor region, the two ¬ te semiconductor region and the third semiconductor region are electrically connected in series at least a first driving electrode between the Be ¬ and arranged at least a second operating electrode. The semiconductor device is electrically insulated tergebiet from the third semiconductor region between the second semiconducting ¬ and connected in the second operating electrode.
Die Halbleiteranordnung sperrt oder verhindert einen Strom- fluss zwischen dem zweiten Halbleitergebiet und der zweiten Betriebselektrode in der Durchlassrichtung des p-n-Übergangs zwischen zweitem Halbleitergebiet und drittem Halbleiterge¬ biet, d.h. wenn dieser p-n-Übergang in Durchlass ist oder in Durchlassrichtung gepolt ist, und lässt einen Stromfluss in Sperrrichtung dieses p-n-Übergangs zu, d.h. in derselben Richtung, in der dieser p-n-Übergang sperrt oder in Sperr¬ richtung gepolt ist. Mit anderen Worten lässt die Halblei¬ teranordnung einen Ladungsträgerstrom von Majoritätsladungs¬ trägern des zweiten Halbleitergebietes (Elektronen bei n-Lei- tung und Löcher bei p-Leitung im zweiten Halbleitergebiet) in der Stromrichtung von der zweiten Betriebselektrode zum zwei¬ ten Halbleitergebiet durch, sperrt einen solchen Majoritäts¬ ladungsträgerstrom dagegen in der umgekehrten Stromrichtung vom zweiten Halbleitergebiet zur zweiten Betriebselektrode.The semiconductor device inhibits or prevents a current flow between the second semiconductor region and the second operating electrode in the conducting direction of the pn junction between the second semiconductor region and third Halbleiterge ¬ Bidding, ie when this pn junction in the forward or is polarized in the forward direction, and can a current flow in the reverse direction of this pn junction to, ie in the same direction in which blocks this pn junction or poled in Sperr¬ direction. In other words, the semiconducting ¬ can teranordnung a charge carrier flow of Majoritätsladungs¬ carriers of the second semiconductor region (electrons in n-type conduction and holes for p-type conduction in the second semiconductor region) in the current direction of the second operating electrode for zwei¬ th semiconductor region by, locks on the other hand such a Majoritäts ¬ charge carrier flow in the reverse flow direction from the second semiconductor region for the second operating electrode.
Das Halbleiterbauelement umfasst gemäß Anspruch 1 ferner we¬ nigstens eine Steuerelektrode, an die ein veränderbares Steu¬ erpotential (Steuerspannung) oder ein veränderbarer Steuer- ström anlegbar oder angelegt ist, das oder der das erste Halbleitergebiet zumindest in wenigstens einem zwischen der ersten Betriebselektrode und dem zweiten Halbleitergebiet liegenden oder angeordneten oder auch diese verbindenden Ka- nalgebiet, in einem ersten Betriebszustand in einen zum Lei¬ tungstyp des zweiten Halbleitergebiets entgegengesetzten Lei¬ tungstyp bringt oder einstellt und in wenigstens einem weite¬ ren, zweiten Betriebszustand, in den zum Leitungstyp des zweiten Halbleitergebiets gleichen Leitungstyp bringt oder einstellt.Nigstens The semiconductor device according to claim 1 further comprising we ¬ a control electrode to which a variable STEU ¬ erpotential (control voltage) or a variable control Ström can be applied or applied, the or the first semiconductor region at least in at least one lying or arranged between the first operating electrode and the second semiconductor region or channel channel region, in a first operating state in a Lei ¬ tion type of the second semiconductor region opposite Lei Brings or sets tion ¬ type and in at least one wide ¬ ren, second operating state, brings or set in the same conductivity type to the conductivity type of the second semiconductor region.
Vorteilhafte Ausgestaltungen, Weiterbildungen, Verwendungen sowie Betriebsverfahren des Halbleiterbauelements sind in den von Patentanspruch 1 abhängigen Patentansprüchen angegeben.Advantageous embodiments, developments, uses and operating methods of the semiconductor device are specified in the dependent claims of claim 1.
In einer ersten Ausführungsform ist das erste Halbleiterge¬ biet von einem vorgegebenen Leitungstyp, vorzugsweise dem zum zweiten Halbleitergebiet entgegengesetzten Leitungstyp.In a first embodiment, the first semiconductor region is of a predetermined conductivity type, preferably of the opposite conductivity type to the second semiconductor region.
In einer weiteren, besonders vorteilhaften Ausführungsform umfasst das erste Halbleitergebiet wenigstens ein erstes Teilgebiet und wenigstens ein zweites Teilgebiet, wobei das erste Teilgebiet an das zweite Halbleitergebiet angrenzt und das zweite Teilgebiet nicht an das zweite Halbleitergebiet angrenzt, das erste Teilgebiet und das zweite Teilgebiet an die erste Betriebselektrode angrenzen oder von dieser kontak¬ tiert sind und das erste Teilgebiet einen zum zweiten Halb¬ leitergebiet entgegengesetzten Leitungstyp und das zweite Teilgebiet einen zum zweiten Halbleitergebiet gleichen Lei- tungstyp aufweisen. Diese Teilgebiete des ersten Halbleiter¬ gebiets sind nun so angeordnet, dass mittels des an der oder den Steuerelektrode (n) anliegenden Steuerpotentials oder Steuerstroms in dem ersten Teilgebiet ein Kanal des gleichen Leitungstyps wie das zweite Halbleitergebiet zwischen dem zweiten Teilgebiet des ersten Halbleitergebiets und dem zwei¬ ten Halbleitergebiet erzeugt werden kann, insbesondere im zweiten Betriebszustand. Die Halbleiteranordnung umfasst vorzugsweise wenigstens einen Schottky-Übergang und/oder wenigstens eine Schottky-Diode und/oder wenigstens einen p-n-Übergang und/oder wenigstens eine p-n-Diode, der bzw. die jeweils elektrisch antiparallel (oder: parallel und in entgegengesetzter Durchlassrichtung oder Polung) zu dem zwischen dem zweiten Halbleitergebiet und dem dritten Halbleitergebiet gebildeten p-n-Übergang zwischen die erste (n) Betriebselektrode (n) und die zweite (n) Betriebs¬ elektrode (n) geschaltet ist.In a further, particularly advantageous embodiment, the first semiconductor region comprises at least a first subarea and at least a second subarea, wherein the first subarea adjoins the second semiconductor region and the second subarea does not adjoin the second semiconductor region, the first subarea and the second subarea first operating electrode adjacent or kontak¬ advantage of this and the first partial region a semiconductor region with the second half ¬ opposite conductivity type and the second partial region have a same second conduction type semiconductor region. These sub-regions of the first semiconductor ¬ area are now arranged so that by means of the on or the control electrode (s) applied control potential or control current in the first part region, a channel of the same conductivity type as the second semiconductor region between the second partial region of the first semiconductor region and the two ¬ th semiconductor region can be generated, in particular in the second operating state. The semiconductor device preferably comprises at least one Schottky junction and / or at least one Schottky diode and / or at least one pn junction and / or at least one pn diode, each electrically antiparallel (or: parallel and in the opposite forward direction) Polarity) is connected to the pn junction formed between the second semiconductor region and the third semiconductor region between the first (n) operating electrode (s) and the second (n) operating ¬ electrode (s).
In einer vorteilhaften Ausführungsform umfasst die Halblei¬ teranordnung wenigstens ein viertes Halbleitergebiet eines vorgegebenen, zum Leitungstyp des zweiten Halbleitergebiets gleichen Leitungstyps, wobei das vierte Halbleitergebiet e- lektrisch zwischen das zweite Halbleitergebiet und die we¬ nigstens eine zweite Betriebselektrode geschaltet ist und an das zweite Halbleitergebiet angrenzt, und vorzugsweise we¬ nigstens ein Leitergebiet und wenigstens ein fünftes Halblei¬ tergebiet umfasst, wobei das Leitergebiet elektrisch zwischen dem vierten Halbleitergebiet und dem fünften Halbleitergebiet angeordnet ist, und vorzugsweise des weiteren wenigstens ein sechstes Halbleitergebiet, wobei das fünfte Halbleitergebiet elektrisch zwischen dem Leitergebiet und dem sechsten Halb¬ leitergebiet angeordnet ist.In an advantageous embodiment, the Halblei¬ comprises teranordnung at least one fourth semiconductor region of a predetermined, equal to the conduction type of the second semiconductor region conductivity type, said fourth semiconductor region e lectric between the second semiconductor region and which we ¬ nigstens a second operating electrode is connected and to the second semiconductor region adjacent, and preferably ¬ we nigstens a conductor region and at least a fifth semiconducting ¬ tergebiet, wherein the semiconductor region is electrically disposed between the fourth semiconductor region and fifth semiconductor region, and preferably further comprises at least a sixth semiconductor region, said fifth semiconductor region is electrically connected between the conductor region and the sixth semiconductor region.
Es kann nun insbesondere zwischen dem Leitergebiet und dem fünften Halbleitergebiet ein oder der Schottky-Übergang ge¬ bildet sein und/oder zwischen dem fünften Halbleitergebiet und dem sechsten Halbleitergebiet der p-n-Übergang gebildet sein, wobei zur Einstellung der umgekehrten Polung zu dem pa¬ rallel geschalteten p-n-Übergang das fünfte Halbleitergebiet vom entgegengesetzten Leitungstyp wie das zweite Halbleiter¬ gebiet ist und das sechste Halbleitergebiet vom gleichen Lei¬ tungstyp wie das zweite Halbleitergebiet ist. Bevorzugt bildet sich in dem ersten Betriebszustand in dem wenigstens einen Übergangsbereich zwischen erstem Halbleiter¬ gebiet und zweitem Halbleitergebiet ein p-n-Übergang aus, der abhängig von der Polarität der zwischen den beiden Betriebs- elektroden anliegenden Betriebsspannung in einem Sperrzustand oder einem Durchlasszustand ist.In particular, one or the Schottky junction may be formed between the conductor region and the fifth semiconductor region, and / or the pn junction may be formed between the fifth semiconductor region and the sixth semiconductor region, wherein the polarity is set to the opposite polarity switched pn junction is the fifth semiconductor region of the opposite conductivity type as the second Halbleit¬ area and the sixth semiconductor region of the same Lei ¬ tion type as the second semiconductor region. Preferably, in the first operating state in the at least one transition region between the first semiconductor region and the second semiconductor region, a pn junction is formed, which is in a blocking state or an on state depending on the polarity of the operating voltage applied between the two operating electrodes.
Als Buffer kann in dem zweiten Halbleitergebiet die Ladungs¬ trägerkonzentration oder die Dotierstoffkonzentration in ei- nem vom ersten Halbleitergebiet abgewandten und/oder an das dritte Halbleitergebiet und an die Halbleiteranordnung, ins¬ besondere deren viertes Halbleitergebiet, angrenzenden Teil¬ gebiet, vorzugsweise um wenigstens einen Faktor 2, niedriger sein.As a buffer in the second semiconductor region, the charge ¬ may carrier concentration or the impurity concentration in egg nem remote from the first semiconductor region and / or administration to the third semiconductor region and the semiconductor device, particularly into ¬ the fourth semiconductor region, adjacent part ¬, preferably by at least one Factor 2, be lower.
In einer besonderen Weiterbildung können auch wenigstens zwei Zustände mit unterschiedlichen Ladungsträgerkonzentrationen im ersten Halbleitergebiet einstellbar sein und in einem die¬ ser Zustände ein niedrigerer Durchlasswiderstand und eine hö- here Speicherladung in dem Übergangsbereich zwischen erstem Halbleitergebiet und zweitem Halbleitergebiet vorhanden sind als in einem anderen dieser Zustände.In a particular refinement, at least two states with different charge carrier concentrations in the first semiconductor region can also be adjustable and in one of these states a lower forward resistance and a higher storage charge are present in the transition region between the first semiconductor region and the second semiconductor region than in another of these states ,
Eine besonders vorteilhafte Anwendung findet das Halbleiter- bauelement gemäß der Erfindung als elektronischer Schalter, insbesondere in einem Stromrichter, Wechselrichter oder Zwi- schenkreisumrichter.A particularly advantageous application is the semiconductor component according to the invention as an electronic switch, in particular in a power converter, inverter or DC-DC converter.
Ein vorteilhaftes Verfahren zum Betreiben eines Halbleiter- bauelements gemäß der Erfindung als elektronischer Schalter, insbesondere in einem Umrichter, vorzugsweise in einem Zwi- schenkreisumrichter, umfasst die Verfahrensschritte: a) Anlegen einer Betriebsspannung an das Halbleiterbauele¬ ment zwischen der ersten Betriebselektrode und der zwei- ten Betriebselektrode, b) zumindest zeitweises Ermitteln der Polarität der anlie¬ genden Betriebsspannung oder des durch das Halbleiter¬ bauelement fließenden Betriebsstromes, c) Versetzen des Halbleiterbauelements in einen ausgeschal- teten Zustand oder einen Zustand, in dem es die anlie¬ gende Betriebsspannung in einer Sperrrichtung aufnimmt, indem das Halbleiterbauelement durch Anlegen des ent¬ sprechenden Steuerpotentials oder Steuerstroms an die Steuerelektrode (n) in seinen ersten Betriebszustand ge- bracht wird und der p-n-Übergang zwischen dem oder jedem ersten Halbleitergebiet und dem zweitem Halbleitergebiet in Sperrrichtung gepolt ist bzw. wird, d) Versetzen des Halbleiterbauelements in einen eingeschal¬ teten Zustand zum Leiten eines Betriebsstromes zwischen den Betriebselektroden, indem dl) bei einer ersten Polarität des Betriebsstromes oder der Betriebsspannung das Halbleiterbauelement in seinen ers¬ ten Betriebszustand gebracht wird durch Anlegen des ent¬ sprechenden Steuerpotentials oder Steuerstroms an die Steuerelektrode (n) und der p-n-Übergang zwischen dem o- der jedem ersten Halbleitergebiet und dem zweitem Halb¬ leitergebiet in Durchlassrichtung gepolt ist bzw. wird, d2) bei einer zweiten, zur ersten entgegengesetzten Polari¬ tät des Betriebsstromes oder der Betriebsspannung das Halbleiterbauelement in seinen zweiten Betriebszustand gebracht wird durch Anlegen des entsprechenden Steuerpo¬ tentials oder Steuerstroms an die Steuerelektrode (n) .An advantageous method for operating a semiconductor component according to the invention as an electronic switch, in particular in a converter, preferably in a DC-link converter, comprises the method steps: a) application of an operating voltage to the semiconductor component between the first operating electrode and the second operating electrode, b) at least temporarily determining the polarity of the anlie ¬ constricting operating voltage or of the current flowing operating current component through the Halbleiter¬, c) putting the semiconductor device into a ausgeschal- ended state or a state in which it receives the anlie ¬ constricting operating voltage in a reverse direction, in that the semiconductor component is brought into its first operating state by application of the corresponding control potential or control current to the control electrode (s) and the pn junction between the or each first semiconductor region and the second semiconductor region is reversely poled, d ) displacement of the semiconductor device into an on scarf ¬ ended condition for conducting an operating current between the operating electrode by dl) bringing the semiconductor device to its ten ers ¬ operating state at a first polarity of the operating current or the operating voltage by applying the ent ¬ speaking Steuerpote ntials or control current to the control electrode (s) and the pn junction between the o- each first semiconductor region and the second semiconductor ¬ conductor region is poled in the forward direction or is, d2) at a second, opposite to the first polarity of the operating current or the operating voltage, the semiconductor device is brought into its second operating state by applying the appropriate Steuerpo¬ tentials or control current to the control electrode (s).
Die Erfindung wird im Folgenden unter anderem anhand von Aus- führungsbeispielen weiter erläutert. Dabei wird auf die Zeichnungen Bezug genommen. Es zeigen:The invention will be further explained below, inter alia, by means of exemplary embodiments. Reference is made to the drawings. Show it:
FIG 1 ein Halbleiterbauelement in einem Schnitt, FIG 2 das Halbleiterbauelement gemäß FIG 1 in einem ers- ten Betriebszustand,1 shows a semiconductor component in a section, FIG. 2 shows the semiconductor component according to FIG. 1 in a first operating state,
FIG 3 das Halbleiterbauelement gemäß FIG 1 in einem zwei¬ ten Betriebszustand, FIG 4 eine Schaltung eines Spannungszwischenkreisumrich- ters gemäß dem Stand der Technik,3 shows the semiconductor device of Figure 1 in a two-¬ th operating state, 4 shows a circuit of a Spannungszwischenkreisumrich- ters according to the prior art,
FIG 5 eine Schaltung eines Spannungszwischenkreisumrich- ters mit zwei Halbleiterbauelementen gemäß der Er- findung,5 shows a circuit of a voltage source converter with two semiconductor components according to the invention,
FIG 6 einen Steuerkopf eines Halbleiterbauelement in ver¬ tikaler Struktur und FIG 7 einen Steuerkopf eines Halbleiterbauelement in pla- narer Struktur jeweils in einer schematischen Darstellung. Einander entspre¬ chende Teile und Größen sind in den FIG 1 bis 5 mit denselben Bezugszeichen versehen.6 shows a control head of a semiconductor device in ver ¬ tikaler structure and Figure 7 shows a control head of a semiconductor device of planar structure in each case in a schematic representation. Corresponding parts and sizes are provided in FIGS. 1 to 5 with the same reference numerals.
Das in den FIG 1 bis 3 zumindest in einem Ausschnitt gezeigte Halbleiterbauelement H umfasst eine erste BetriebselektrodeThe semiconductor component H shown in FIGS. 1 to 3 at least in a section comprises a first operating electrode
2, eine zweite Betriebselektrode 3, ein Isolatorgebiet 4, ei¬ ne oder mehrere Steuerelektroden 5, ein erstes Halbleiterge¬ biet 6, ein zweites Halbleitergebiet 7, ein drittes Halblei¬ tergebiet 8, ein weiteres Isolatorgebiet 9, ein viertes HaIb- leitergebiet 10, ein Leitergebiet 11, ein fünftes Halbleiter¬ gebiet 12 und ein sechstes Halbleitergebiet 13.2, a second operating electrode 3, an insulator region 4, egg ¬ ne or more control electrodes 5, a first Halbleiterge ¬ Bidding 6, a second semiconductor region 7, a third semiconducting ¬ tergebiet 8, another insulator region 9, a fourth HaIb- conductor region 10 a semiconductor region 11, a fifth semiconductor ¬ area 12 and a sixth semiconductor region. 13
An die beiden Betriebselektroden 2 und 3 wird eine Betriebs¬ spannung UB angelegt, die z.B. in einem Zwischenkreisumrich- ter typischerweise zwischen 100 V und 1000 V liegt.An operating voltage U B is applied to the two operating electrodes 2 and 3, which is typically between 100 V and 1000 V, for example in a DC-link converter.
An die Steuerelektrode (n) 5 ist ein Steuerpotential angelegt, das einer Steuerspannung Us als Potentialdifferenz zwischen dem Potential an der Steuerelektrode 5 und der ersten Be- triebselektrode 2 entspricht.To the control electrode (s) 5, a control potential is applied, which corresponds to a control voltage U s as a potential difference between the potential at the control electrode 5 and the first operating electrode 2.
Die erste Betriebselektrode 2 grenzt unmittelbar an eine Oberfläche 62 des ersten Halbleitergebiets 6 an und kontak¬ tiert dieses als Ohmschen Kontakt. An benachbarten Oberflä- chen 64 ist das erste Halbleitergebiet 6 von dem wenigstens einen Isolatorgebiet 4 bedeckt, das an die erste Betriebs¬ elektrode 2 reicht und darüber hinaus auch das zweite Halb- leitergebiet 7 an dessen freier Oberfläche 74 überdeckt. An der oder den Grenzfläche (n) zwischen dem ersten Halbleiterge¬ biet 6 und dem zweiten Halbleitergebiet 7 ist ein Übergangs¬ bereich 67 gebildet. Die Steuerelektrode (n) 5 ist bzw. sind auf dem Isolatorgebiet 4 an dessen von dem ersten Halbleiter¬ gebiet 6 abgewandten äußeren Oberfläche angeordnet und über¬ deckt bzw. überdecken zumindest das erste Halbleitergebiet 6. Zwischen der oder jeder Steuerelektrode 5 und der ersten Be¬ triebselektrode 2 ist über das Isolatorgebiet 4 ein hinrei- chender Abstand zur elektrischen Isolation gehalten.The first operating electrode 2 is directly adjacent to a surface 62 of the first semiconductor region 6 and kontak ¬ advantage of this as ohmic contact. Chen on adjacent surface-64, the first semiconductor region 6 of the at least one insulator region 4 is covered, the electrode on the first operation ¬ 2 extends and moreover the second half conductor area 7 covered at the free surface 74. At the or interface (s) between the first Halbleiterge¬ Bidding 6 and the second semiconductor region 7 is a transition area formed ¬ 67th The control electrode (s) 5 is or are on the insulator area 4 at its from the first Halbleiter¬ area 6 is arranged facing away from the outer surface and covers over ¬ or cover at least the first semiconductor region 6, between the or each control electrode 5 and the first Be ¬ drive electrode 2 is held over the insulator region 4 a sufficient distance to the electrical insulation.
Das zweite Halbleitergebiet (oder: Basis) 7 grenzt an der vom ersten Halbleitergebiet 6 abgewandten Seite einerseits an das dritte Halbleitergebiet 8 in einem Übergangsbereich 78 sowie an das vierte Halbleitergebiet 10 in einem Übergangsbereich 80 an. Das dritte Halbleitergebiet 8 verbindet das zweite Halbleitergebiet 7 mit der zweiten Betriebselektrode 3.On the side facing away from the first semiconductor region 6, the second semiconductor region (or base) 7 adjoins, on the one hand, the third semiconductor region 8 in a transition region 78 and the fourth semiconductor region 10 in a transition region 80. The third semiconductor region 8 connects the second semiconductor region 7 to the second operating electrode 3.
Das vierte Halbleitergebiet 10, das Leitergebiet 11, das fünfte Halbleitergebiet 12 und das sechste Halbleitergebiet 13 sind in dieser Reihenfolge zwischen den Übergangsbereich 80 an dem zweiten Halbleitergebiet 7 und die zweite Betriebs¬ elektrode 3 elektrisch in Reihe geschaltet.The fourth semiconductor region 10, the conductor region 11, the fifth semiconductor region 12 and the sixth semiconductor region 13 are electrically connected in series in this order between the transition region 80 at the second semiconductor region 7 and the second operating ¬ electrode.
Das Leitergebiet 11 bildet mit dem darunter liegenden, fünf¬ ten Halbleitergebiet 12 einen Schottky-Kontakt oder eine Schottky-Diode.The conductor area 11 forms with the underlying, five ¬ th semiconductor region 12 forms a Schottky contact or a Schottky diode.
Die Reihenschaltung aus dem vierten Halbleitergebiet 10, dem Leitergebiet 11, dem Schottky-Kontakt 81, dem fünften Halb¬ leitergebiet 12 und dem sechsten Halbleitergebiet 13 bildet eine Halbleiteranordnung, die über das Isolatorgebiet 9 von dem dritten Halbleitergebiet 8 elektrisch isoliert ist. Die Betriebselektrode 3 ist elektrisch mit dem dritten Halblei- tergebiet 8 an dessen vom Übergangsbereich 78 abgewandtenThe series circuit of the fourth semiconductor region 10, the conductor region 11, the schottky contact 81, the fifth half ¬ semiconductor region 12 and the sixth semiconductor region 13 forms a semiconductor device, which is electrically insulated via the insulating region 9 of the third semiconductor region. 8 The operating electrode 3 is electrically connected to the third semiconductor region 8 at its end facing away from the transition region 78
Seite und mit dem sechsten Halbleitergebiet 13 elektrisch als Ohmscher Kontakt kontaktiert. Das zweite Halbleitergebiet 7, das vierte Halbleitergebiet 10, das fünfte Halbleitergebiet 12 und das sechste Halblei¬ tergebiet 13 sind von demselben Leitungstyp, im dargestellten Ausführungsbeispiel der FIG 1 bis 3 vom n-Leitungstyp. Das dritte Halbleitergebiet 8 ist vom entgegengesetzten Leitungs¬ typ, im Ausführungsbeispiel also vom p-Leitungstyp. Die La¬ dungsträgerkonzentrationen können unterschiedlich eingestellt sein, im Allgemeinen durch Zugabe unterschiedlicher Dotier¬ stoffkonzentrationen oder Dotierungen. Das dritte Halbleiter- gebiet 8 ist p+ dotiert, weist also eine höhere Löcherkon¬ zentration auf, das vierte Halbleitergebiet 10 ist n+ dotiert und das sechste Halbleitergebiet 13 ebenfalls n+ dotiert, während das fünfte Halbleitergebiet 12 n~, also niedriger n, dotiert ist.Side and electrically contacted with the sixth semiconductor region 13 as an ohmic contact. The second semiconductor region 7, the fourth semiconductor region 10, the fifth semiconductor region 12 and the sixth semiconducting ¬ tergebiet 13 are of the same conductivity type, in the illustrated embodiment of Figures 1 to 3 the n-conductivity type. The third semiconductor region 8 is of the opposite conduction type ¬, in the exemplary embodiment, the p-conductivity type. The La ¬ carrier concentrations can be adjusted differently, generally by adding different Dotier¬ substance concentrations or dopants. The third semiconductor region 8 is doped p +, has therefore a higher Löcherkon ¬ concentration on the fourth semiconductor region 10 is doped n + and the sixth semiconductor region doped 13 also n +, while the fifth semiconductor region 12 n ~ so low n, is doped.
Ferner ist das zweite Halbleitergebiet 7 im dargestellten Ausführungsbeispiel in zwei Teilgebiete 7A und 7B unterteilt, wobei das zwischen dem zweiten Teilgebiet 7B und dem ersten Halbleitergebiet 6 liegende erste Teilgebiet 7A n~ dotiert ist und die deutlich größeren Abmessungen in der Stromrich¬ tung aufweist als das zweite Teilgebiet 7B, das zweite Teil¬ gebiet 7B jedoch höher dotiert ist (n+) in dem Übergangsge¬ biet 78 an das dritte Halbleitergebiet 8 und in dem Über¬ gangsbereich 79 an das Isolatorgebiet 9 sowie in dem Über- gangsgebiet 80 an das vierte Halbleitergebiet 10 angrenzt. Das höher dotierte zweite Teilgebiet 7B dient als Feldstop oder Pufferschicht (Buffer), kann aber auch entfallen.Further, the second semiconductor region 7 is divided 7B in the embodiment shown in two partial areas 7A and wherein the first sub-region lying between the second part area 7B and the first semiconductor region 6 7A n ~ is doped and which has considerably larger dimensions in the Stromrich¬ tung as the second subregion 7B, the second part ¬ administration is however 7B highly doped (n +) in the Übergangsge ¬ Bidding 78 to the third semiconductor region 8 and in the supernatant ¬ transition region 79 transition region of the insulator region 9 and in the over-80 to the fourth Semiconductor region 10 adjacent. The higher-doped second sub-area 7B serves as a field stop or buffer layer (buffer), but can also be omitted.
Im Grundzustand oder generischen Zustand, also ohne Steuer- Spannung Us und ohne Betriebsspannung UB kann das erste Halb¬ leitergebiet 6 sowohl vom n-Leitungstyp, also auch vom p-Lei¬ tungstyp als auch eigenleitend, also ohne Fremdstoffdotie- rung, ausgebildet sein, beispielsweise p~ dotiert sein. Gemäß der Erfindung kann der Leitungstyp des ersten Halbleiterge- biets 6 nun mittels der Steuerspannung Us an der oder denIn the ground state or generic state, ie without control voltage U s and no operating voltage U B , the first half ¬ conductor region 6 of both the n-type conductivity, so also p-Lei ¬ tion type as well as intrinsic, ie without Fremdstoffdotie- tion formed , for example, be doped p ~ be. According to the invention, the conductivity type of the first semiconductor region 6 can now be connected to the one or more by means of the control voltage U s
Steuerelektrode (n) 5 durch Ladungsträgerverarmung oder -an- reicherung zumindest in einem durchgehenden Kanalgebiet zwi- sehen erster Betriebselektrode 2 und zweitem Halbleitergebiet 7 verändert oder invertiert werden.Control electrode (s) 5 by charge carrier depletion or enrichment at least in a continuous channel region between see first operating electrode 2 and second semiconductor region 7 are changed or inverted.
Ebenso ist grundsätzlich auch die Ladungsträgerkonzentration, also die Konzentration der Majoritätsladungsträger, also bei n-Leitungstyp der Elektronen und bei p-Leitungstyp der Lö¬ cher, über die Steuerspannung Us an der oder den Steuerelekt¬ rode (n) 5 einstellbar, falls dies gewünscht ist.Also, in principle, also the carrier concentration, that is, the concentration of the majority charge carriers, so in n-type conductivity of the electrons and p-conductivity type of the Lö ¬ cher, via the control voltage U s at the or Steuerelekt¬ rode (s) 5 adjusted, if is desired.
In FIG 2 befindet sich die Halbleiterbauelement H gemäß FIG 1 in einem ersten Betriebszustand, in dem an der oder den Steu¬ erelektrode (n) 5 eine, hier negative, Steuerspannung Us = Ui anliegt und dadurch das erste Halbleitergebiet 6 den p-Lei¬ tungstyp annimmt („p-Steuerkopf") . Infolgedessen ist im Über- gangsbereich 67 zwischen dem ersten Halbleitergebiet 6 und dem zweiten Halbleitergebiet 7 bzw. dessen erstem Teilgebiet 7A ein p-n-Übergang gebildet .In FIG. 2, the semiconductor component H according to FIG. 1 is in a first operating state, in which a control voltage U s = Ui is applied to the control electrode or electrodes 5, and thus the first semiconductor region 6 is the p-wave ¬ tung type assumes ( "p-type control head"). As a result, formed in the transition area 67 between the first semiconductor region 6 and the second semiconductor region 7 and the first sub-region 7A is a pn junction.
Wenn nun in diesem ersten Betriebszustand die Betriebsspan- nung UB positiv ist, das heißt an der ersten Betriebselektro¬ de 2 ein gegenüber der zweiten Betriebselektrode 3 positives Potential anliegt oder die Potentialdifferenz zwischen erster Betriebselektrode 2 und der zweiten Betriebselektrode 3 posi¬ tiv ist, so befindet sich der p-n-Übergang 67 zwischen erstem Halbleitergebiet 6 und zweitem Halbleitergebiet 7 in seiner Durchlassrichtung. Die Verarmungszone oder Sperrschicht des p-n-Übergangs ist also mit Ladungsträgern überschwemmt und der p-n-Übergang weist einen geringen elektrischen Widerstand auf. Der entgegengesetzt gepolte oder geschaltete p-n-Über- gang zwischen dem dritten Halbleitergebiet 8 und dem zweiten Halbleitergebiet 7 ist dagegen in Sperrrichtung gepolt und weist eine durch Ladungsträgerverarmung vergrößerte Sperr¬ schicht oder Verarmungszone auf mit einem großen elektrischen Widerstand.Now, when voltage the Betriebsspan- in this first operating condition U B is positive, that is, at the first operating electric ¬ de 2 bears a relation to the second operating electrode 3 positive potential or the potential difference between the first operation electrode 2 and the second operating electrode 3 is posi ¬ tively, Thus, the pn junction 67 is between the first semiconductor region 6 and the second semiconductor region 7 in its forward direction. The depletion zone or barrier layer of the pn junction is thus flooded with charge carriers and the pn junction has a low electrical resistance. In contrast, the oppositely poled or switched pn junction between the third semiconductor region 8 and the second semiconductor region 7 is poled in the reverse direction and has a barrier layer or depletion zone which is enlarged by charge carrier depletion and has a high electrical resistance.
Ein schematisch angedeuteter Strompfad für einen Betriebs¬ strom IB zwischen der ersten Betriebselektrode 2 und der zweiten Betriebselektrode 3 verläuft zunächst als Strompfad 20 durch das erste Halbleitergebiet 6 und das zweite Halblei¬ tergebiet 7 und teilt sich dann auf oder verzweigt sich in zwei Strompfade 21 und 22, wobei der erste Strompfad 21 über den p-n-Übergang 78 von dem zweiten Halbleitergebiet 7 durch das dritte Halbleitergebiet 8 zur zweiten Betriebselektrode 9 führt und der zweite Strompfad 22 über die Reihenschaltung aus viertem Halbleitergebiet 10, Leitergebiet 11, fünftem Halbleitergebiet 12 und sechstem Halbleitergebiet 13 zur zweiten Betriebselektrode 9 führt.A schematically indicated current path for an operating current I B between the first operating electrode 2 and the second operating electrode 3 extends initially as a current path 20 through the first semiconductor region 6 and the second semiconducting ¬ tergebiet 7 and then divides itself or branches into two current paths 21 and 22, wherein the first current path 21 via the pn junction 78 of the second semiconductor region 7 leads to the second operating electrode 9 through the third semiconductor region 8 and the second current path 22 leads to the second operating electrode 9 via the series connection of the fourth semiconductor region 10, conductor region 11, fifth semiconductor region 12 and sixth semiconductor region 13.
Im ersten Betriebszustand gemäß FIG 2, bei dem das erste Halbleitergebiet 6 p-leitend ist, ist somit der erste Strom¬ pfad 21 durch den p-n-Übergang 78 gesperrt und führt prak- tisch keinen elektrischen Strom. Im zweiten Strompfad 22 kann dagegen durch den in Durchlassrichtung arbeitenden Schottky- Kontakt 81 und die Halbleitergebiete durch Elektronenleitung ein Stromfluss stattfinden, so dass ein Strom über die Strom¬ pfad 20 und 22 zwischen der ersten Betriebselektrode 2 und der zweiten Betriebselektrode 3 fließt. Durch den in Durch¬ lassrichtung betriebenen p-n-Übergang 67 handelt es sich um bipolaren Ladungsträgertransport, wodurch eine niedrige Durchlassspannung möglich ist.In the first operating state according to FIG 2, wherein the first semiconductor region 6 is a p-type, is thus the first current path ¬ 21 by the pn junction 78 locked and leads virtually no electricity. In the second current path 22, on the other hand, a current flow can take place through the conducting Schottky contact 81 and the semiconductor regions by electron conduction, so that a current flows via the current path 20 and 22 between the first operating electrode 2 and the second operating electrode 3. Due to the forward direction in by ¬ operated pn junction 67 If it is bipolar charge carrier transport, whereby a low forward voltage is possible.
Bei entgegengesetzter Polarität der Betriebsspannung UB, das heißt einer gegenüber dem Potential an der zweiten Betriebs¬ elektrode 3 negativen Potential an der ersten Betriebselekt¬ rode 2, ist nun umgekehrt der p-n-Übergang 67 zwischen dem ersten Halbleitergebiet 6 und dem zweiten Halbleitergebiet 7 in Sperrrichtung geschaltet. Die Verarmungszone des p-n-Über- gangs 67 sperrt nun einen Stromfluss über den Strompfad 20 und nimmt die anliegende Betriebsspannung UB als Sperrspan¬ nung auf.At opposite polarity to the operating voltage U B, that is, a relative to the potential at the second Betriebs¬ electrode 3 negative potential at the first Betriebselekt ¬ rode 2, is now reversed, the pn junction 67 between the first semiconductor region 6 and the second semiconductor region 7 in Reverse direction switched. The depletion zone of the pn-over- passage 67 now blocks a flow of current through the current path 20 and receives the applied operating voltage U B as a locking clamp on ¬ voltage.
Das Halbleiterbauelement H verhält sich im ersten Betriebszu¬ stand gemäß FIG 2 wie eine klassische Diode (PN-Diode oder PIN-Diode) und arbeitet also bei positiver Polarität der Be- triebsspannung UB in Durchlass, lässt also einen Stromfluss von der ersten Betriebselektrode 2 zur zweiten Betriebselekt¬ rode 3 zu, und sperrt bei negativer Polarität der Betriebs¬ spannung UB, lässt also von der zweiten Betriebselektrode 3 zur ersten Betriebselektrode 2 keinen Stromfluss zu.The semiconductor device H behaves in the first Betriebszu ¬ stand according to FIG 2 as a classic diode (PN diode or PIN diode) and thus operates at positive polarity of Be operating voltage U B in the passage, so allows a flow of current from the first operating electrode 2 to the second Betriebsselekt ¬ rode 3, and locks in negative polarity of the operating ¬ voltage U B , that is from the second operating electrode 3 to the first operating electrode 2 no current flow.
FIG 3 zeigt nun einen zweiten Betriebszustand des Halbleiter¬ bauelements H, bei dem an die Steuerelektrode (n) 5 eine Steu¬ erspannung Us = U2 angelegt wird, die positiv ist und be- wirkt, dass das erste Halbleitergebiet 6 in den n-leitenden Zustand übergeht („n-Steuerkopf") . Die Steuerspannungen Ui und U2 betragen typischerweise zwischen 5 V und 15 V.FIG 3 shows a second operating state of the semiconductor ¬ device H, wherein to the control electrode (s) 5 is a STEU ¬ erspannung Us = U 2 is applied, the positive and loading effect that the first semiconductor region 6 into the n The control voltages Ui and U 2 are typically between 5 V and 15 V.
Das erste Halbleitergebiet 6 ist somit im zweiten Betriebszu- stand des Halbleiterbauelements H gemäß FIG 3 vom gleichen Leitungstyp, also hier vom n-Leitungstyp, wie das zweite Halbleitergebiet 7. Damit ist der Übergangsbereich 67 zwi¬ schen dem ersten Halbleitergebiet 6 und dem zweiten Halblei¬ tergebiet 7 kein p-n-Übergang mehr, sondern ein Übergang zwi- sehen gleich leitenden Halbleitergebieten, der elektrisch für den Strompfad 20 keinen wesentliche elektrischen Widerstand darstellt .Thus, in the second operating state of the semiconductor component H according to FIG. 3, the first semiconductor region 6 is of the same conductivity type, that is to say of the n-conductivity type, like the second semiconductor region 7. The transition region 67 is thus between the first semiconductor region 6 and the second semiconductor ¬ tergebiet 7 no pn junction more, but a transition be- look the same conductive semiconductor regions electrically for the current path 20 does not represent a significant electrical resistance.
Im zweiten Betriebszustand des Halbleiterbauelements gemäß FIG 3 ist nun bei positiver Betriebsspannung UB der p-n-In the second operating state of the semiconductor device according to FIG. 3, when the operating voltage U B is positive, the pn-
Übergang 78 zwischen zweitem Halbleitergebiet 7 und drittem Halbleitergebiet 8 in seinem Sperrzustand. Damit ist der Strompfad 21 stromlos und ein Stromfluss geschieht über den Strompfad 20 und den Strompfad 22.Transition 78 between the second semiconductor region 7 and the third semiconductor region 8 in its blocking state. Thus, the current path 21 is de-energized and a current flow occurs via the current path 20 and the current path 22.
Im umgekehrten Falle, das heißt bei negativer Betriebsspan¬ nung UB im zweiten Betriebszustand, ist der p-n-Übergang 78 zwischen dem zweiten Halbleitergebiet 7 und dem dritten Halb¬ leitergebiet 8 in Durchlassrichtung gepolt und es steht der Strompfad 21 zur Stromführung zur Verfügung, wobei der La¬ dungsträgertransport durch den p-n-Übergang 78 bipolar ist. Der zweite Strompfad 22 ist dagegen nicht stromführend, da der Schottky-Kontakt 81 sperrt.In the opposite case, that is to say in the case of negative operating voltage U B in the second operating state, the pn junction 78 is poled in the forward direction between the second semiconductor region 7 and the third semiconductor region 8 and the current path 21 is available for current conduction the charge carrier transport through the pn junction 78 is bipolar. The second current path 22, however, is not energized because the Schottky contact 81 blocks.
Im zweiten Betriebszustand kann das Halbleiterbauelement H also in beiden Stromrichtungen, das heißt bei positiver wie negativer Betriebsspannung UB, Strom führen, allerdings auf¬ grund des geringen Durchlasswiderstandes im Wesentlichen kei¬ ne Spannung aufnehmen. Beim Stromfluss von der Kathode 3 zur Anode 2 ist das Halbleiterbauelement H bipolar, d.h. Löcher und Elektronen tragen zum Ladungstransport bei, und hat also eine relativ niedrige Durchlassspannung. Das p-leitende drit¬ te Halbleitergebiet 8 emittiert dabei im zweiten Betriebszu¬ stand Löcher, um einen bipolaren Ladungsträgertransport beim Stromfluss von der Kathode 3 zur Anode 2, also bei negativer Betriebsspannung, zu ermöglichen. Beim Stromfluss von derIn the second operating state of the semiconductor component H can thus in both current directions, that is, at positive and negative operating voltage U B, conduct current, but auf¬ due to the low on-resistance substantially kei ¬ ne voltage record. During the current flow from the cathode 3 to the anode 2, the semiconductor device H is bipolar, ie holes and electrons contribute to the charge transport, and thus has a relatively low forward voltage. The p-type semiconductor region drit ¬ te 8 emitted thereby in the second Betriebszu ¬ was holes to a bipolar charge carrier transport in the flow of current from the cathode 3 to the anode 2, that is at a negative operating voltage, to enable. At the current flow of the
Anode 2 zur Kathode 3 ist das Halbleiterbauelement im Bereich des zweiten Halbleitergebiets 7 (n-Basis) unipolar, hat also eine relativ hohe Durchlassspannung.Anode 2 to the cathode 3, the semiconductor device in the region of the second semiconductor region 7 (n-base) is unipolar, so has a relatively high forward voltage.
Anstelle des Schottky-Kontakts 81 im Strompfad 22 kann auch eine p-n-Diode integriert werden, beispielsweise, indem das fünfte Halbleitergebiet 12 vom entgegengesetzten Leitungstyp wie das sechste Halbleitergebiet 13 ausgebildet wird, also hier p+-dotiert wird, und dadurch zusammen mit dem hier n-do- tierten sechsten Halbleitergebiet 12 einen im Strompfad 22 liegenden p-n-Übergang bildet, der antiparallel zum p-n-Über- gang 67 geschaltet ist und das analoge Durchlass- und Sperr¬ verhalten wie der Schottky-Kontakt 81 aufweist, also insbe¬ sondere im zweiten Betriebszustand bei negativer Betriebs- Spannung UB sperrt.Instead of the Schottky contact 81 in the current path 22, it is also possible to integrate a pn diode, for example, by forming the fifth semiconductor region 12 of the opposite conductivity type as the sixth semiconductor region 13, ie p + doping here, and thereby together with the one here n-doped sixth semiconductor region 12 forms a pn junction in the current path 22, which is connected in antiparallel to the pn junction 67 and the analog passage and blocking ¬ behavior as the Schottky contact 81 has, ie in particular ¬ special in the second operating state at negative operating voltage U B blocks.
Ferner kann anstelle einer vollständigen Inversion des Lei¬ tungstyps des gesamten ersten Halbleitergebietes 6 mit der Steuerspannung Us auch nur ein Teilgebiet oder Kanalgebiet des gewünschten Leitungstyps entlang der Steuerelektrode (n)Furthermore, instead of a complete inversion of the type of conduction of the entire first semiconductor region 6 with the control voltage U s , only a sub-region or channel region of the desired conductivity type can also be provided along the control electrode (s).
5, das die erste Betriebselektrode 2 mit dem zweiten Halblei- tergebiet 7 verbindet, erzeugt werden, wie dies bei MOS- Strukturen meist der Fall ist.5, the first operating electrode 2 with the second semiconductor tergebiet 7, are generated, as is usually the case with MOS structures.
Zur Realisierung des Halbleiterbauelements gemäß der Erfin- düng sind unterschiedliche Herstelltechnologien verwendbar. Im dargestellten Ausführungsbeispiel ist das zweite Halblei¬ tergebiet mit einem Substrat oder Wafer oder Chip gebildet. Das erste Halbleitergebiet 6 ist als Schicht, im Allgemeinen epitaktisch, auf das Substrat aufgewachsen, und anschließend strukturiert, so dass die dargestellte Mesa-Struktur ent¬ steht, die als Steuerkopf bezeichnet werden kann und das ers¬ te Halbleitergebiet 6, die Isolatorschicht 4 und die Steuer¬ elektrode (n) 5 umfasst.For the realization of the semiconductor device according to the invention düng different manufacturing technologies can be used. In the illustrated embodiment, the second semiconducting ¬ tergebiet is formed with a substrate or wafer or chip. The first semiconductor region 6 is grown as a layer, generally epitaxially, on the substrate, and then patterned so that the illustrated mesa structure ent ¬ stands, which can be referred to as a control head and the ers ¬ th semiconductor region 6, the insulator layer 4 and the control ¬ electrode (s) 5 includes.
Im Normalfall sind mehrere oder eine Vielzahl, beispielsweise hunderte bis zehntausende solcher Steuerköpfe auf einem Sub¬ strat vorhanden.In the normal case, several or a plurality, for example, hundreds to thousands of such control heads on a sub strate ¬ present.
Auf der Rückseite des Substrates werden die weiteren Halblei- tergebiete 8 und 10 bis 10, 12 und 13 ebenfalls als Schichten aufgebracht, wobei das dritte Halbleitergebiet 8 als durchge¬ hende Schicht ausgebildet ist und die durch das Isolatorge¬ biet 9 getrennten Reihenschaltungen aus viertem Halbleiterge¬ biet 10, Leitergebiet 11, fünftem Halbleitergebiet 12 und sechstem Halbleitergebiet 13 in Form von n-leitenden Inseln innerhalb der p-Schicht für das dritte Halbleitergebiet 8 ausgebildet sind.On the back of the substrate, the further semiconductor are tergebiete 8 and 10 to 10, 12 and 13 is also applied as layers, said third semiconductor region 8 is formed as Runaway ¬ immediate layer and the 9 separate series circuits Bidding by Isola Torge ¬ from fourth Halbleiterge ¬ Provided 10, conductor region 11, fifth semiconductor region 12 and sixth semiconductor region 13 in the form of n-type islands within the p-layer for the third semiconductor region 8 are formed.
Die Halbleitergebiete können alle aus demselben Halbleiter oder auch aus unterschiedlichen Halbleitern bestehen. AlsThe semiconductor regions may all consist of the same semiconductor or of different semiconductors. When
Halbleiter kommen hauptsächlich Silicium (Si), aber auch Si- liciumcarbid (SiC) oder Galliumarsenid (GaAs) oder auch (an¬ dere) IV-IV-Halbleiter, III-V-Halbleiter oder II-VI-Halblei- ter oder auch Diamant in Betracht. Die Dotierung der einzel- nen Halbleitergebiete kann während des Erzeugens der jeweili¬ gen Schichten oder des Wafers erfolgen, aber auch nachträg¬ lich durch Diffusion oder Ionenimplantation. Typische Dotier- Stoffe sind z.B. für die P-Dotierung bei Silicium oder SiIi- ciumcarbid Bor (B) und Aluminium (Al) und für die n-Dotierung bei Silicium Arsen (As), Phosphor (P) oder Antimon (Sb) und bei anderen Halbleitern entsprechende bekannte Dotierungsele- mente. Für die Elektroden kommen in erster Linie Metalle in Betracht, beispielsweise Aluminium, aber auch andere elektri¬ sche Leiter, beispielsweise Polysilicium. Die Isolatorgebiete bestehen in der Regel aus einem Oxid, insbesondere einem Si- liciumoxid, so dass die Steuerköpfe in der Regel als MOS- Strukturen ausgebildet sind.Semiconductors are mainly silicon (Si), but also Si liciumcarbid (SiC) or gallium arsenide (GaAs), or (in particular ¬) IV-IV semiconductors, III-V semiconductors or II-VI semiconductor or diamond into consideration. The doping of the individual semiconductor regions can be done gen layers or the wafer during the generation of jeweili ¬, but also nachträg¬ Lich by diffusion or ion implantation. Typical doping Substances are for example for the P-doping with silicon or silicon carbide boron (B) and aluminum (Al) and for the n-doping in silicon arsenic (As), phosphorus (P) or antimony (Sb) and in other semiconductors corresponding known doping elements. For the electrode metals, but other electrical ¬ cal conductor such as polysilicon are primarily considered, such as aluminum. As a rule, the insulator regions consist of an oxide, in particular a silicon oxide, so that the control heads are generally designed as MOS structures.
Neben der gezeigten Mesa-Topologie der Steuerköpfe ist auch in an sich bekannter Weise eine planare Topologie oder eine Trench-Topologie, insbesondere eine MOS-Struktur, möglich. Ebenso kann anstelle der vertikalen Anordnung der Gebiete 10, 11, 12 und 13 der Halbleiteranordnung auch eine planare An¬ ordnung gewählt werden.In addition to the illustrated mesa topology of the control heads, a planar topology or a trench topology, in particular a MOS structure, is also possible in a manner known per se. Likewise, instead of the vertical arrangement of the regions 10, 11, 12 and 13 of the semiconductor device, a planar arrangement can also be selected.
In FIG 6 und 7 sind Ausführungsformen von Steuerköpfen des Halbleiterbauelements dargestellt, bei denen das erste Halb¬ leitergebiet 6 in ein erstes p-leitendes Teilgebiet 6A und ein oder zwei zweite n-leitende Teilgebiete 6B aufgeteilt ist . Das erste Teilgebiet 6A bildet mit dem zweiten Halblei¬ tergebiet 7 den p-n-Übergang 67 und reicht zwischen den bei- den zweiten Teilgebieten 6B bis zur ersten Betriebselektrode 2. Das oder die zweite (n) Teilgebiete 6B grenzt bzw. grenzen dagegen einerseits an das Isolatorgebiet 4 und andererseits an die erste Betriebselektrode 2 an und ist bzw. sind durch das erste Teilgebiet 6A jeweils von dem zweiten Halbleiterge- biet 7 getrennt. Mittels eines an der oder den Steuerelektro¬ de (n) 5 angelegten Steuerpotentials oder Steuerstroms kann nun durch Ladungsträgerinversion entlang des Isolatorgebiets 4 und der Steuerelektrode (n) 5 in dem ersten Teilgebiet 6A ein n-Kanal zwischen jedem zweiten Teilgebiet 6B und dem zweiten Halbleitergebiet 7 erzeugt werden, im Allgemeinen im zweiten Betriebszustand, so dass eine durchgehend n-leitende Verbindung zwischen erster Betriebselektrode 2 und zweitem Halbleitergebiet 7 geschaffen wird und der p-n-Übergang 67 „überbrückt" wird.In Figures 6 and 7 show embodiments of control heads of the semiconductor device, in which the first half-conductor region 6 ¬ p-conductive in a first partial area 6A and one or two second n-type sub-regions is divided 6B. The first sub-area 6A forms the second semiconducting ¬ tergebiet 7 the pn junction 67 and extends between the examples the second part areas 6B to the first operating electrode 2. The one or more second (s) subregions 6B is adjacent or against limits on the one hand to the Insulator 4 and on the other hand to the first operating electrode 2 and is or are separated by the first sub-area 6A each of the second semiconductor region 7. By means of a control potential or control current applied to control electrode (s) 5, charge carrier inversion along insulator region 4 and control electrode (s) 5 in first partial region 6A can now form an n-channel between each second partial region 6B and the second semiconductor region 7 are generated, generally in the second operating state, so that a continuous n-type connection between the first operating electrode 2 and the second Semiconductor region 7 is created and the pn junction 67 is "bridged".
In FIG 6 ist eine vertikale Topologie gezeigt, bei der der oder die Kanäle zwischen dem oder den zweiten Teilgebiet (en) 6B und dem zweiten Halbleitergebiet 7 im Wesentlichen verti¬ kal verläuft. Der Steuerkopf ist auch nach Art einer Mesa- Struktur gebildet.FIG. 6 shows a vertical topology in which the channel (s) between the second partial area (s) 6B and the second semiconductor area 7 runs essentially vertically. The control head is also formed in the manner of a mesa structure.
In FIG 7 ist eine planare Topologie dargestellt, bei der die Teilgebiete 6A und 6B in dem zweiten Halbleitergebiet 7 eine gemeinsame ebene Oberfläche bilden und durch Diffusion, z.B. nach Art eines DD-MOS, oder Ionenimplantation entsprechender Dotierstoffe in das zweite Halbleitergebiet 7 erzeugt werden können.FIG. 7 shows a planar topology in which the subregions 6A and 6B in the second semiconductor region 7 form a common planar surface and are formed by diffusion, e.g. in the manner of a DD-MOS, or ion implantation of corresponding dopants in the second semiconductor region 7 can be generated.
Das Halbleiterbauelement H ist in allen Ausführungsformen be¬ vorzugt als elektronischer Schalter einsetzbar. Wenn der Schalter sperren soll und Spannung aufnehmen soll, wird er in den ersten Betriebszustand gesetzt. Wenn der Schalter Strom von der ersten Betriebselektrode 2 zur zweiten Betriebselekt¬ rode 3 führen soll, wird er ebenfalls in den ersten Betriebs¬ zustand gesetzt. Wenn der Schalter Strom von der zweiten Be¬ triebselektrode 3 zur ersten Betriebselektrode 2 führen soll, wird er in den zweiten Betriebszustand gesetzt. Aufgrund sei¬ ner Funktionalität kann dieser bidirektionale elektronische Schalter, der durch das Halbleiterbauelement H realisiert ist, anstelle der üblichen Antiparallelschaltung eines ab¬ schaltbaren Leistungshalbleiters und einer Freilaufdiode ver- wendet werden. Dabei wird im Allgemeinen die Stromrichtung oder Polarität berücksichtigt.The semiconductor device H is in all embodiments be ¬ vorzugt used as an electronic switch. If the switch is to lock and to pick up voltage, it is set to the first operating state. When the switch current is to run from the first operating electrode 2 to the second rode Betriebselekt ¬ 3, it is also in the first operation state ¬ set. If the switch is to carry current from the second operating electrode 3 to the first operating electrode 2, it is set to the second operating state. Due to be ¬ ner functionality of these bidirectional electronic switch which is realized by the semiconductor device H, instead of the usual anti-parallel connection of a ab¬ switchable power semiconductor, and a freewheeling diode comparable applies to. In general, the current direction or polarity is taken into account.
Erfindungsgemäß wird der mit dem Halbleiterbauelement H ge¬ bildete Schalter deshalb wie folgt angesteuert oder betrie- ben:According to the invention the ge with the semiconductor device formed ¬ H switch is therefore as follows driven or operated ben:
1. Schalter soll Spannung aufnehmen: Es wird der erste Betriebszustand durch Einstellen der Steuerspannung Ui eingestellt.1. switch should take tension: The first operating state is set by setting the control voltage Ui.
2. Schalter soll leiten und der Strom ist positiv (IB > 0 A) : Es wird der erste Betriebszustand durch Ein¬ stellen der Steuerspannung Ui eingestellt.2. switch is to conduct and the current is positive (I B> 0 A): It is a ¬ of the control voltage Ui filters set the first operating state.
3. Schalter soll leiten und der Strom ist negativ3. Switch should conduct and the current is negative
(IB < 0 A) : Es wird der zweite Betriebszustand durch Einstellen der Steuerspannung U2 eingestellt.(I B <0 A): The second operating state is set by setting the control voltage U 2 .
Hierzu wird der Strom gemessen und überprüft, wann ein Null¬ durchgang oder eine Änderung der Polarität auftritt, um zwi¬ schen den beiden Betriebszuständen und damit zwischen den Schaltzuständen Nr. 2 und Nr. 3 hin- und herschalten zu kön¬ nen.To this end, the current is measured and checked when a zero occurs ¬ passage or a change in polarity to zwi¬ rule the two operating states and back so that between the switching states no. 2 and no. 3 and forth to NEN kön¬.
Wenn eine Strommessung vermieden werden soll, kann auch al¬ ternativ die Spannung am Schalter, also das Halbleiterbauele- ment H, im leitenden Zustand ausgewertet werden. Die Spannung ist zwar im Durchlassfall sehr viel kleiner als im Sperrzu¬ stand, jedoch nicht genau Null. Die Ansteuerung des Schalters ist dann vorzugsweise wie folgt:If a current measurement is to be avoided, the voltage at the switch, that is to say the semiconductor component H, can also be evaluated in the conducting state as an alternative. The voltage is indeed much lower in Durchlassfall than in Sperrzu ¬ stood, but not exactly zero. The activation of the switch is then preferably as follows:
1. Der Schalter soll Spannung aufnehmen:1. The switch should pick up voltage:
Es wird der erste Betriebszustand eingestellt, also die Steuerspannung Ui angelegt .The first operating state is set, that is to say the control voltage Ui is applied.
2. Der Schalter soll leiten und die Spannung ist positiv (UB > 0 V) : ES wird der erste Betriebszustand einge¬ stellt durch Anlegen der Steuerspannung Ui.2. The switch should conduct and the voltage is positive (U B > 0 V): ES is the first operating state is ¬ sets by applying the control voltage Ui.
3. Der Schalter soll leiten und die Spannung ist negativ3. The switch should conduct and the voltage is negative
(UB < 0 V) : ES wird der zweite Betriebszustand einge- stellt durch Anlegen der Steuerspannung U2. Um für beide Stromrichtungen niedrige Durchlassspannungen zu erreichen, wird vorzugsweise im Stromnulldurchgang zwischen den beiden Betriebszuständen umgeschaltet. Dies ist in der Praxis nicht immer einfach zu realisieren, weil aufgrund ei- ner begrenzten Messgenauigkeit der genaue Stromnulldurchgang oft nur schlecht zu erfassen ist.(U B <0 V): ES, the second operating state is set by applying the control voltage U 2 . In order to achieve low forward voltages for both current directions, it is preferable to switch over between the two operating states in the current zero crossing. In practice, this is not always easy to realize because, due to limited measuring accuracy, the exact current zero crossing is often difficult to detect.
Daher kann in einer nicht dargestellten Weiterbildung der Steueranschluss für die Steuerelektrode (n) in zwei getrennte Steueranschlüsse geteilt werden. Ein Teil der Steuerköpfe o- der Steuerelektroden wird mit dem ersten Steueranschluss und der weitere Teil mit dem zweiten Steueranschluss verbunden. In der Nähe des Stromnulldurchgangs wird dann einer der bei¬ den Steueranschlüsse so geschaltet oder belegt, dass die zu- gehörigen Steuerköpfe den ersten Betriebszustand, also den Zustand „p-Steuerkopf" einnehmen, und der andere Steueran¬ schluss so, dass die Steuerköpfe den zweiten Betriebszustand, also „n-Steuerkopf" annehmen. Außerdem ist es möglich, einen Teil der Steuerköpfe nicht mit dem Steueranschluss zu verbin- den, sondern durch die gewählte Dotierung immer im ZustandTherefore, in a further embodiment, not shown, the control connection for the control electrode (s) can be divided into two separate control connections. A part of the control heads or control electrodes is connected to the first control connection and the further part to the second control connection. Is then in the vicinity of the current zero-crossing one of the control terminals so connected or demonstrates that moving associated control heads the first operating state, ie the state "p control head" take, and the other Steueran ¬ circuit so that the control heads to at ¬ second operating state, so assume "n-control head". In addition, it is possible to connect a part of the control heads not to the control terminal, but always in the state by the selected doping
„p-Steuerkopf" oder im ersten Betriebszustand zu belassen, um auf diese Weise unabhängig von der anliegenden Steuerspannung immer die bipolare Diodenfunktion realisieren zu können.Leave "p control head" or in the first operating state, in order to always be able to realize the bipolar diode function in this way, regardless of the applied control voltage.
Die Ansteuerung über die Steuerelektrode (n) 5 kann auch ge¬ nutzt werden, um neben den Zuständen „p-Steuerkopf" und „n- Steuerkopf" noch die Höhe der Ladungsträgerkonzentration im ersten Halbleitergebiet 6 einzustellen. Auf diese Weise kann zusätzlich ein Zustand mit geringer Durchlassspannung, aber hoher Speicherladung einerseits und ein weiterer Zustand ho¬ her Durchlassspannung, aber geringer Speicherladung anderer¬ seits eingestellt werden. Im stationär eingeschalteten Zu¬ stand werden dann der Zustand mit geringer Durchlassspannung und kurz vor dem Übergang in den Sperrzustand der Zustand mit geringer Speicherladung gewählt, um das Erholungsverhalten (reverse recovery) positiv zu beeinflussen. Der mit dem Halbleiterbauelement H realisierte elektronische Schalter wird bevorzugt in einem Spannungszwischenkreisum- richter eingesetzt.The control via the control electrode (s) 5 may also be ge ¬ uses to adjust besides the states "p-type control head" and "n-control unit" or the level of the carrier concentration in the first semiconductor region. 6 In this way, it is additionally possible to set a state with a low forward voltage, but a high storage charge, on the one hand, and a further state of a high forward voltage, but a low storage charge, on the other hand. In the stationary state, the state with a low forward voltage and shortly before the transition to the blocking state, the state with a low storage charge is then selected in order to positively influence the recovery behavior (reverse recovery). The electronic switch realized with the semiconductor component H is preferably used in a voltage source converter.
FIG 4 zeigt einen Spannungszwischenkreisumrichter nach dem Stand der Technik. Der Spannungszwischenkreisumrichter um- fasst einen Gleichrichter 30, der eine Eingangsspannung UE mit einer Frequenz fE in eine Gleichspannung umwandelt, einen Gleichspannungszwischenkreis 31 für die umgewandelte Gleich- Spannung, der zur Glättung einen Kondensator 33 umfasst und einen Wechselrichter 32, der die Gleichspannung des Zwischen¬ kreises 31 mittels zweier Thyristoren Tl und T2 und zweier den Thyristoren Tl und T2 jeweils antiparallel geschalteter Dioden Dl und D2 durch eine entsprechende Steuerung in eine Ausgangswechselspannung UA mit einer Frequenz fA umformt.4 shows a voltage source converter according to the prior art. The voltage source converter comprises a rectifier 30, which converts an input voltage U E into a DC voltage at a frequency f E , a DC intermediate voltage circuit 31 for the converted DC voltage, which comprises a capacitor 33 for smoothing, and an inverter 32, which supplies the DC voltage of the Intermediate circuit 31 by means of two thyristors Tl and T2 and two thyristors Tl and T2 respectively antiparallel connected diodes Dl and D2 by an appropriate control in an output AC voltage U A with a frequency f A transforms.
Durch Ansteuerung der Thyristoren Tl und T2 kann die Frequenz fA der Ausgangswechselspannung UA gesteuert oder eingestellt werden.By controlling the thyristors Tl and T2, the frequency f A of the AC output voltage U A can be controlled or adjusted.
FIG 5 zeigt nun einen Spannungszwischenkreisumrichter gemäß der Erfindung, bei dem an Stelle der Antiparallelschaltung aus jeweils einem Thyristor Tl und einer Diode Dl bzw. T2 und D2 wie beim bekannten Umrichter gemäß FIG 4 nun jeweils ein Halbleiterbauelement H bzw. H' in dem Wechselrichter 32 vor- gesehen sind. Die beiden Halbleiterbauelemente H und H' ar¬ beiten als bidirektionale Schalter wie vorstehend beschrieben und sind antiseriell geschaltet. Die erste Betriebselektrode des Halbleiterbauelements H' ist mit 2', die zweite Betriebs¬ elektrode mit 3' und die Steuerelektrode (n) mit 5' bezeich- net . Die Halbleiterbauelemente H und H' werden als Schalter über ein zugehöriges Steuerpotential Us bzw. Us- an den jewei¬ ligen Steuerelektroden 5 bzw. 5' geschaltet.FIG. 5 now shows a voltage source converter according to the invention, in which, instead of the anti-parallel circuit, in each case one thyristor T1 and one diode D1 or T2 and D2 each have a semiconductor component H or H 'in the inverter 32 as in the known converter according to FIG are provided. The two semiconductor elements H and H 'ar ¬ BEITEN as bi-directional switch as described above and are connected in anti-series. The first operating electrode of the semiconductor device H 'is denoted by 2', the second operating ¬ electrode with 3 'and the control electrode (s) with 5' designated net. The semiconductor components H and H 'are as switches via an associated control potential U s and U s - to the jewei ¬ time control electrodes 5 and 5' are connected.
Bei dem erfindungsgemäßen Spannungszwischenkreisumrichter kann es sich um einen Zweipunktumrichter oder um einen Drei¬ punktumrichter oder um einen anderen Mehrpunktumrichter han¬ deln. Die Anzahl der Phasen ist jeweils beliebig. The voltage source converter according to the invention can be a two-point converter or a three-point converter or another multipoint converter. The number of phases is arbitrary.

Claims

Patentansprüche claims
1. Halbleiterbauelement mit a) wenigstens einem ersten Halbleitergebiet (6), 5 b) wenigstens einem zweiten Halbleitergebiet (7) , das in wenigstens einem Übergangsbereich (67) unmittelbar an das erste Halbleitergebiet (6) angrenzt, c) wenigstens einem dritten Halbleitergebiet (8) eines vor¬ gegebenen, zum Leitungstyp des zweiten Halbleitergebiets1. Semiconductor component having a) at least one first semiconductor region (6), 5 b) at least one second semiconductor region (7) which adjoins the first semiconductor region (6) in at least one transition region (67), c) at least one third semiconductor region ( 8) of a vor¬ given, the conductivity type of the second semiconductor region
LO (7} entgegengesetzten Leitungstyps (p oder n) , d) wenigstens einer ersten Betriebselektrode (2), die mit dem ersten Halbleitergebiet (6) elektrisch kontaktiert ist, und wenigstens einer zweiten Betriebselektrode (3), e) wobei das erste Halbleitergebiet (6), das zweite HaIb- L5 leitergebiet (7) und das dritte Halbleitergebiet (8) elektrisch in Reihe zwischen die beiden Betriebselektro¬ den (2 und 3) geschaltet sind, f) wenigstens einer Halbleiteranordnung (10, 11, 12, 13, 81), dieD) at least one first operating electrode (2) which is electrically contacted with the first semiconductor region (6) and at least one second operating electrode (3), e) wherein the first semiconductor region ( 6), the second semiconductor layer region (7) and the third semiconductor region (8) are electrically connected in series between the two operating electrodes (2 and 3), f) at least one semiconductor device (10, 11, 12, 13, 81), the
20 fl) elektrisch isoliert von dem dritten Halbleitergebiet (8) zwischen dem zweiten Halbleitergebiet (7) und der zwei¬ ten Betrάebselektrode (3) angeordnet ist und f2) einen Stromfluss zwischen dem zweiten Hälbleitergebiet (7) und der zweiten Betriebselektrode (3) in Sperrrich- 5 tung eines zwischen dem zweiten Halbleitergebiet (7) und dem dritten Halbleitergebiet (8) gebildeten p-n-Über- gangs (78) ermöglicht, in der Durchlassrichtung dieses p-n-Übergangs (78) jedoch im Wesentlichen verhindert, g) wenigstens einer Steuerelektrode (5) , 0 h) wobei das erste Halbleitergebiet (6) , zumindest in we¬ nigstens einem zwischen der ersten Betriebselektrode (2) und dem zweiten Hälbleitergebiet (7) angeordneten Kanal¬ gebiet, abhängig von einem an der oder den Steuerelekt¬ rode (n) (5) anliegenden Steuerpotential (Us) oder Steu- 5 erstrom in einem ersten Betriebszustand einen zum Lei¬ tungstyp (n oder p) des zweiten Halbleitergebiets (7) entgegengesetzten Leitungstyp (p oder n) einnimmt und in wenigstens einem weiteren, zweiten Betriebszustand den zum Leitungstyp des zweiten Halbleitergebiets (7) glei¬ chen Leitungstyp (n oder p) einnimmt.20 fl) is electrically isolated from the third semiconductor region (8) between the second semiconductor region (7) and the second sense electrode (3), and f2) is a current flow between the second half-region (7) and the second operating electrode (3) However, blocking direction of a pn junction (78) formed between the second semiconductor region (7) and the third semiconductor region (8) is possible, but substantially prevented in the forward direction of this pn junction (78). G) at least one control electrode (5), 0 h) wherein the first semiconductor region (6), at least in at least one channel region arranged between the first operating electrode (2) and the second half-conductor region (7), depends on one of the control electrodes or the control electrodes (n) (5) applied control potential (U s ) or control 5 erstrom in a first operating state einn to Lei¬ tion type (n or p) of the second semiconductor region (7) opposite conductivity type (p or n) einn immt and in at least one further, second operating state of the line type of the second semiconductor region (7) glei chen conductivity type (n or p) occupies.
2. Halbleiterbauelement nach Anspruch 1, bei dem die we¬ nigstens eine zweite Betriebselektrode (3) mit dem drit¬ ten Halbleitergebiet (8) und der Halbleiteranordnung je¬ weils elektrisch kontaktiert ist.2. Semiconductor component according to claim 1, wherein the at least one second operating electrode (3) is in each case electrically contacted with the third semiconductor region (8) and the semiconductor arrangement.
3. Halbleiterbauelement nach Anspruch 1 oder Anspruch 2, bei dem die Halbleiteranordnung elektrisch antiparallel zu dem zwischen dem zweiten Halbleitergebiet (7) und dem dritten Halbleitergebiet (8) gebildeten p-n-Übergang (67) zwischen die beiden Betriebselektroden (2, 3) ge¬ schaltet ist.3. The semiconductor device according to claim 1 or claim 2, wherein the semiconductor device electrically anti-parallel to the between the second semiconductor region (7) and the third semiconductor region (8) formed pn junction (67) ge between the two operating electrodes (2, 3) is switched.
4. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem die Halbleiteranordnung a) wenigstens ein viertes Halbleitergebiet (10) eines vor¬ gegebenen, zum Leitungstyp des zweiten Halbleitergebiets (7) gleichen Leitungstyps (n oder p) umfasst, b) wobei das vierte Halbleitergebiet (10) elektrisch zwi¬ schen das zweite Halbleitergebiet (7) und die wenigstens eine zweite Betriebselektrode (3) geschaltet ist und an das zweite Halbleitergebiet (7) angrenzt.4. Semiconductor component according to one or more of the preceding claims, in which the semiconductor arrangement a) comprises at least one fourth semiconductor region (10) of a given conductivity type of the second semiconductor region (7) of the same conductivity type (n or p), b) wherein the fourth semiconductor region (10) is electrically connected between the second semiconductor region (7) and the at least one second operating electrode (3) and adjoins the second semiconductor region (7).
5. Halbleiterbauelement nach Anspruch A1 bei dem die Halb¬ leiteranordnung wenigstens ein Leitergebiet (11) aus ei¬ nem elektrisch leitenden Material und wenigstens ein fünftes Halbleitergebiet (12) umfasst, wobei das Leiter¬ gebiet elektrisch zwischen dem vierten Halbleitergebiet (10) und dem fünften Hälbleitergebiet (12) angeordnet ist.5. The semiconductor device according to claim A 1, wherein the semiconductor device comprises at least one conductor region (11) made of an electrically conductive material and at least one fifth semiconductor region (12), wherein the conductor region is electrically connected between the fourth semiconductor region (10) and the fifth half conductor region (12) is arranged.
6. Halbleiterbauelement nach Anspruch 5, bei dem das fünfte Halbleitergebiet (12) eine niedrigere Ladungsträgerkon¬ zentration oder Dotierung aufweist als das.vierte-HaIb- leitergebiet (10) und/oder denselben Leitungstyp auf¬ weist wie das zweite Halbleitergebiet (7) .6. Semiconductor component according to claim 5, in which the fifth semiconductor region (12) has a lower charge carrier concentration or doping than the fourth semiconductor element. Conductor region (10) and / or the same conductivity type auf¬ has as the second semiconductor region (7).
7. Halbleiterbauelement nach Anspruch 5 oder Anspruch 6, bei dem die Halbleiteranordnung wenigstens ein sechstes Halbleitergebiet (13) umfasst, wobei das fünfte Halblei¬ tergebiet (12) elektrisch zwischen dem Leitergebiet (11) und dem sechste'n Halbleitergebiet (13) angeordnet ist.7. The semiconductor device according to claim 5 or claim 6, wherein the semiconductor device comprises at least a sixth semiconductor region (13), wherein the fifth semiconductor region (12) is arranged electrically between the conductor region (11) and the sixth semiconductor region (13) ,
8. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem die Halbleiteranordnung wenigstens einen Schottky-Übergang (81) und/oder wenigs¬ tens' eine Schottky-Diode umfasst, der bzw. die elekt¬ risch zwischen das zweite Halbleitergebiet (7) und die wenigstens eine zweite Betriebselektrode (3) geschaltet ist.8. Semiconductor component according to one or more of the preceding claims, in which the semiconductor arrangement comprises at least one Schottky junction (81) and / or at least one Schottky diode, which electrically or between the second semiconductor region ( 7) and the at least one second operating electrode (3) is connected.
9. Halbleiterbauelement nach Anspruch 8, bei dem die Halb¬ leiteranordnung wenigstens ein Leitergebiet (11) aus ei- nem elektrisch leitenden Material und wenigstens ein Halbleitergebiet (12, 13) umfasst, wobei zwischen dem Leitergebiet (11) und dem Halbleitergebiet (12) ein oder der Schottky-Übergang (81) gebildet ist.9. Semiconductor component according to claim 8, wherein the semiconductor device comprises at least one conductor region (11) made of an electrically conductive material and at least one semiconductor region (12, 13), wherein between the conductor region (11) and the semiconductor region (12). one or the Schottky junction (81) is formed.
10. Halbleiterbauelement nach Anspruch 9 und Anspruch 5, bei dem das Halbleitergebiet (12), das mit dem Leitergebiet (11) den Schottky-Übergang (81) bildet, das fünfte Halb¬ leitergebiet (12) ist.10. A semiconductor device according to claim 9 and claim 5, wherein the semiconductor region (12) which forms the Schottky junction (81) with the conductor region (11) is the fifth semiconductor region (12).
11. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem die Halbleiteranordnung wenigstens einen p-n-Übergang und/oder wenigstens eine p-n-Diode umfasst, der bzw. die elektrisch zwischen das zweite Halbleitergebiet (7) und die wenigstens eine zweite Betriebselektrode (3) geschaltet ist. 11. Semiconductor component according to one or more of the preceding claims, wherein the semiconductor device comprises at least one pn junction and / or at least one pn diode, which electrically between the second semiconductor region (7) and the at least one second operating electrode (3) is switched.
12. Halbleiterbauelement nach Anspruch 11, bei dem die Halb¬ leiteranordnung wenigstens zwei Halbleitergebiete (12., 13) umfasst, zwischen denen ein oder der p-n-Übergang gebildet ist.12. The semiconductor device according to claim 11, wherein the semiconductor device comprises at least two semiconductor regions (12, 13), between which one or the p-n junction is formed.
55
13. Halbleiterbauelement nach Anspruch 12 und Anspruch 1, bei dem a) ein Halbleitergebiet, das mit dem anderen Halbleiterge¬ biet den p-n-Übergang bildet, das fünfte Halbleiterge-13. Semiconductor component according to claim 12 and claim 1, in which a) a semiconductor region that forms the p-n junction with the other semiconductor region, the fifth semiconductor device
10 biet (12) ist und das andere Halbleitergebiet das sechs¬ tes Halbleitergebiet (13) ist und bei dem b) das fünfte Halbleitergebiet (12) vom entgegengesetzten Leitungstyp (p oder n) wie das zweite Halbleitergebiet (7) ist und das sechste Halbleitergebiet (13) vom glei-10 is (12) and the other semiconductor region is the sixth semiconductor region (13) and wherein b) the fifth semiconductor region (12) is of the opposite conductivity type (p or n) as the second semiconductor region (7) and the sixth semiconductor region (13) from the same
15 chen Leitungstyp (n oder p) wie das. zweite Halbleiterge¬ biet (7) ist.15 line type (n or p) as the second semiconductor region (7).
14. Halbleiterbauelement nach einem der vorhergehenden An¬ sprüche, bei dem die wenigstens eine zweite Betriebs- 0 elektrode mit dem fünften Halbleitergebiet (12) und/oder dem sechsten Halbleitergebiet (13) der Halbleiteranord¬ nung elektrisch kontaktiert ist.14. Semiconductor component according to one of the preceding claims, in which the at least one second operating electrode is electrically contacted with the fifth semiconductor region (12) and / or the sixth semiconductor region (13) of the semiconductor device.
15.. Ha:lbleiterbauelement nach einem oder mehreren der vor- 5 hergehenden Ansprüche, bei dem das sechste Halbleiterge¬ biet (13) eine niedrigere Ladungsträgerkonzentration o- der Dotierung aufweist als das fünfte Halbleitergebiet (12) .The semiconductor component according to one or more of the preceding claims, wherein the sixth semiconductor region (13) has a lower charge carrier concentration or doping than the fifth semiconductor region (12).
30 16. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem sich in dem ersten Be¬ triebszustand in dem wenigstens einen Übergangsbereich (67), in dem das erste Halbleitergebiet (6) und an das zweite Halbleitergebiet (7) aneinander angrenzen, ein p-16. Semiconductor component according to one or more of the preceding claims, wherein in the first operating state in the at least one transition region (67) in which the first semiconductor region (6) and the second semiconductor region (7) adjoin one another , a p
!5 n-Übergang ausbildet, der abhängig von der Polarität der zwischen den beiden Betriebselektroden anliegenden Be- triebsspannung (UB) in einem Sperrzustand oder einem Durchlasszustand ist.! 5 n junction, which depends on the polarity of the voltage applied between the two operating electrodes. operating voltage (U B ) is in a blocking state or an on-state.
17. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem zwischen der oder jeder Steuerelektrode (5) und dem ersten Halbleitergebiet (6) ein Isolatorgebiet (4) angeordnet ist, insbesondere aus einem Oxid, und zum Steuern des Leitungstyps des ersten Halbleitergebietes wenigstens ein Steuerpotential oder wenigstens eine Steuerspannung (U5) an der oder den Steuerelektrode (5) anlegbar oder angelegt ist.17. Semiconductor component according to one or more of the preceding claims, wherein between the or each control electrode (5) and the first semiconductor region (6) an insulator region (4) is arranged, in particular of an oxide, and for controlling the conductivity type of the first Semiconductor region at least one control potential or at least one control voltage (U 5 ) at the or the control electrode (5) can be applied or applied.
18. Halbleiterbauelement nach Anspruch 17, bei dem sich das Isolatorgebiet (4) über die Oberfläche (64) des ersten Halbleitergebietes (6) von der ersten Betriebselektrode (2) bis zum Übergangsbereich (67) zum zweiten Halblei¬ tergebiet (7) erstreckt.18. The semiconductor device according to claim 17, wherein the insulator region extends over the surface of the first semiconductor region from the first operating electrode to the transition region to the second semiconductor region.
19. Halbleiterbauelement nach Anspruch 17 oder Anspruch 18, bei dem sich das Isolatorgebiet (4), ausgehend' von dem Übergangsbereich (67) zum ersten Halbleitergebiet (6), über wenigstens einen Teilbereich der Oberfläche (74) des zweiten Halbleitergebietes (7) erstreckt.19. A semiconductor device according to claim 17 or claim 18, wherein the isolator region (4), starting 'of the second semiconductor region (7) extends from the transition area (67) to the first semiconductor region (6), over at least a portion of the surface (74) ,
20. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem die Steuerelektrode (n) (5) elektrisch mit dem ersten Halbleitergebiet (6) kon¬ taktiert ist bzw. sind und zum Steuern des Leitungstyps (n oder p) des ersten Halbleitergebietes (6) ein Steuer¬ strom an der Steuerelektrode anlegbar oder angelegt ist zum Injizieren von Ladungsträgern in das erste Halblei¬ tergebiet.20. Semiconductor component according to one or more of the preceding claims, in which the control electrode (s) (5) is or are electrically connected to the first semiconductor region (6), and for controlling the conductivity type (n or p) of the first one Semiconductor region (6) a Steuer¬ current to the control electrode can be applied or applied for injecting charge carriers in the first Halblei¬ tergebiet.
21. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem die oder jede Steuer¬ elektrode (5) den Übergangsbereich (67) zwischen erstem Halbleitergebiet (6) . und zweitem Halbleitergebiet (7) überdeckt und sich über einen Teilbereich des ersten Halbleitergebietes (6) in Richtung zur ersten Betriebs¬ elektrode (2) hin erstreckt und von der ersten Betriebs¬ elektrode (2) beabstandet ist.21. Semiconductor component according to one or more of the preceding claims, wherein the or each control electrode (5) forms the transition region (67) between the first semiconductor region (6). and second semiconductor region (7) covered and extends over a portion of the first semiconductor region (6) in the direction of the first operating electrode (2) and is spaced from the first operating electrode (2).
22. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem das zweite Halbleiterge¬ biet (7) ein erstes Teilgebiet (7A), das in dem Über¬ gangsbereich (67) an das erste Halbleitergebiet (6) an¬ grenzt, und ein zweites Teilgebiet (7B) umfasst, wobei die Ladungsträgerkonzentration oder die Dotierstoffkon- zentration im ersten Teilgebiet (7A) , vorzugsweise um wenigstens einen Faktor 2r niedriger ist als im zweiten Teilgebiet (7B) .22. Semiconductor component according to one or more of the preceding claims, in which the second semiconductor region (7) has a first partial region (7A) which adjoins the first semiconductor region (6) in the transition region (67), and a second subarea (7B), wherein the carrier concentration or the dopant concentration in the first subarea (7A) is preferably lower by at least a factor 2 r than in the second subarea (7B).
23. Halbleiterbauelement nach Anspruch 24, bei dem das zwei¬ te Teilgebiet (7B) des zweiten Halbleitergebiets (7) an das dritte Halbleitergebiet (8) und an die Halbleiteran¬ ordnung, insbesondere deren viertes Halbleitergebiet (10) , angrenzt.23. Semiconductor component according to claim 24, in which the second partial region (7B) of the second semiconductor region (7) adjoins the third semiconductor region (8) and the semiconductor device, in particular its fourth semiconductor region (10).
24. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem durch Einstellen des an der wenigstens einen Steuerelektrode (5) anliegenden e- lektrischen Steuerpotentials (U5) oder elektrischen Steuerstroms die Ladungsträgerkonzentration in dem we¬ nigstens einen ersten Halbleitergebiet (6) einstellbar oder eingestellt ist.24. Semiconductor component according to one or more of the preceding claims, in which the charge carrier concentration in the at least one first semiconductor region (6) is established by adjusting the electrical control potential (U 5 ) or electric control current applied to the at least one control electrode (5) ) is adjustable or adjusted.
25. Halbleiterbauelement nach Anspruch 26, bei dem wenigs¬ tens zwei Zustände mit unterschiedlichen Ladungsträger¬ konzentrationen im ersten Halbleitergebiet (6) einstell¬ bar sind und in einem dieser Zustände ein niedrigerer Durchlasswiderstand und eine höhere Speicherladung in dem Übergangsbereich (67) zwischen erstem Halbleiterge¬ biet (6) und zweitem Halbleitergebiet (7) vorhanden sind als in. einem, anderen dieser Zustände. 25. Semiconductor component according to claim 26, wherein at least two states with different charge carrier concentrations in the first semiconductor region (6) are adjustable and in one of these states a lower forward resistance and a higher storage charge in the transition region (67) between the first semiconductor region ¬ region (6) and second semiconductor region (7) are present as in one, other of these states.
26. Halbleiterbauelement nach einem oder mehreren der vor¬ hergehenden Ansprüche, bei dem das erste Halbleiterge¬ biet (6) einen vorgegebenen Leitungstyp aufweist, vor¬ zugsweise den zum zweiten Halbleitergebiet (7) entgegen¬ gesetzten Leitungstyp.26. Semiconductor component according to one or more of the preceding claims, wherein the first semiconductor region (6) has a predetermined conductivity type, preferably the conductivity type set opposite the second semiconductor region (7).
27. Halbleiterbauelement nach einem oder mehreren der An¬ sprüche 1 bis 25, bei dem a) das erste Halbleitergebiet (7) wenigstens ein erstes Teilgebiet (6A) und wenigstens ein zweites Teilgebiet (6B) umfasst, wobei b) das erste Teilgebiet (6A) an das zweite Halbleitergebiet (7) angrenzt und das zweite Teilgebiet (6B) nicht an das zweite Halbleitergebiet (7) angrenzt, c) das erste Teilgebiet (6A) und das zweite Teilgebiet (6B) an die erste Betriebselektrode (2) angrenzen oder von dieser kontaktiert sind, d) das erste Teilgebiet (6A) einen zum zweiten Halbleiter¬ gebiet (7) entgegengesetzten Leitungstyp (p oder n) auf¬ weist, e) das zweite Teilgebiet (6B) einen zum zweiten Halbleiter¬ gebiet (7) gleichen Leitungstyp (n oder p) aufweist f) und wobei die Teilgebiete (6A, 6B) des ersten Halblei¬ tergebiets (6) so angeordnet sind, dass mittels des an der oder den Steuerelektrode(n) (5) anliegenden Steuer¬ potentials (Us) oder Steuerstroms in dem ersten Teilge¬ biet (6A) ein Kanal des gleichen Leitungstyps wie das zweite Halbleitergebiet (7) zwischen dem zweiten Teilge¬ biet (6B) des ersten Halbleitergebiets (6) und dem zwei¬ ten Halbleitergebiet (7) erzeugbar ist, insbesondere im zweiten Betriebszustand.27. Semiconductor component according to one or more of An¬ claims 1 to 25, wherein a) the first semiconductor region (7) at least a first sub-area (6A) and at least a second sub-area (6B), wherein b) the first sub-area (6A ) adjoins the second semiconductor region (7) and the second sub-region (6B) is not adjacent to the second semiconductor region (7), c) the first sub-region (6A) and the second sub-region (6B) adjoin the first operating electrode (2) or are contacted by the latter, d) the first sub-region (6A) has a conductivity type (p or n) opposite the second semiconductor region (7), e) the second sub-region (6B) has a second semiconductor region (7) f) and wherein the partial regions (6A, 6B) of the first semiconductor region (6) are arranged such that by means of the control potential applied to the control electrode or electrodes (5) ( Us) or control current in the first Teilge¬ area (6A) a channel of the the same type of conduction as the second semiconductor region (7) between the second Teilge¬ area (6B) of the first semiconductor region (6) and the zwei¬ th semiconductor region (7) can be generated, in particular in the second operating state.
28. Verfahren zum Betreiben eines Halbleiterbauelements nach einem oder mehreren der vorhergehenden Ansprüche als elektronischer Schalter, insbesondere in einem Umrich¬ ter, vorzugsweise in einem Zwischenkreisumrichter, bei dem a) zwischen der wenigstens einen ersten Betriebselektrode und der wenigstens einen zweiten Betriebselektrode eine Betriebsspannung an das Halbleiterbauelement angelegt wird oder ist, b) zumindest zeitweise die Polarität der anliegenden Be¬ triebsspannung oder des durch das Halbleiterbauelement fließenden Betriebsstromes ermittelt wird, c) das Halbleiterbäuelement in einen ausgeschalteten Zu¬ stand gebracht wird und/oder die anliegende Betriebs¬ spannung in einer Sperrrichtung aufnimmt, indem das Halbleiterbauelement durch Anlegen des entsprechenden Steuerpotentials oder Steuerstroms an die Steuerelektro¬ de(n) in seinen ersten Betriebszustand gebracht wird und der p-n-Übergang zwischen dem oder jedem ersten Halblei¬ tergebiet und dem zweitem Halbleitergebiet in Sperrrich¬ tung gepolt ist bzw. wird, d) das Halbleiterbauelement zum Leiten eines Betriebsstro¬ mes in einen eingeschalteten Zustand gebracht wird, in¬ dem dl) bei einer ersten Polarität des Betriebsstromes oder der Betriebsspannung das Halbleiterbauelement in seinen ers¬ ten Betriebszustand gebracht wird durch Anlegen des ent¬ sprechenden Steuerpotentials oder Steuerstroms an die Steuerelektrode<n) und der p-n-Übergang zwischen dem o- der jedem ersten Halbleitergebiet und dem zweitem Halb¬ leitergebiet in Durchlassrichtung gepolt ist. bzw. wird, d2) bei einer zweiten, zur ersten entgegengesetzten Polari¬ tät des Betriebsstromes oder der Betriebsspannung das Halbleiterbauelement in seinen zweiten Betriebszustand gebracht wird durch Anlegen des entsprechenden Steuerpo¬ tentials oder Steuerstroms an die Steuerelektrode(n) .28. A method for operating a semiconductor component according to one or more of the preceding claims as an electronic switch, in particular in a Umrich¬ ter, preferably in a DC link converter, in which a) an operating voltage is applied to the semiconductor component between the at least one first operating electrode and the at least one second operating electrode, b) the polarity of the applied operating voltage or of the operating current flowing through the semiconductor component is determined at least temporarily, c) the semiconductor device in an off state is brought Zu¬ and / or accommodating the applied Betriebs¬ voltage in a reverse direction by the semiconductor device by applying the corresponding control potential or control current to the Steuerelektro¬ de (n) is brought into its first operating state and the pn junction between the or each first semiconductor region and the second semiconductor region is poled in the blocking direction, d) the semiconductor device is brought into an on state for conducting an operating current, in the case of a first polarity of the operating current or of the Operating voltage, the semiconductor device is brought into its Ers¬ th operating state by applying the ent speaking control potential or control current to the control electrode <n) and the pn junction between the o- of each first semiconductor region and the second semiconductor region in the forward direction is poled. or is, d2) at a second, for the first opposite Polari¬ ity of the operating current or the operating voltage, the semiconductor device is brought into its second operating state by applying the appropriate Steuerpo¬ tentials or control current to the control electrode (s).
29. Verwendung eines Halbleiterbauelements nach einem oder mehreren der Ansprüche 1 bis 27 als elektronischer Schalter, insbesondere in einem Stromrichter, Wechsel¬ richter oder Zwischenkreisumrichter. Zwischenkreisumrichter mit wenigstens einem Halbleiter¬ bauelement nach einem oder mehreren der Ansprüche 1 bis 27 als elektronischer Schalter und wenigstens einer An¬ steuerung zum Ansteuern des oder j edes Halbleiterbauele¬ mentes . 29. Use of a semiconductor component according to one or more of claims 1 to 27 as an electronic switch, in particular in a power converter, inverter or DC link converter. DC link converter with at least one Halbleit¬ device according to one or more of claims 1 to 27 as an electronic switch and at least one An¬ control for driving the or j edes Halbleiterbauele¬ Mentes.
PCT/EP2005/053536 2004-07-27 2005-07-21 Semiconductor component and method for operating the semiconductor component as an electronic switch WO2006010734A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE200410036278 DE102004036278B4 (en) 2004-07-27 2004-07-27 Semiconductor device and method for operating the semiconductor device as an electronic switch
DE102004036278.5 2004-07-27

Publications (1)

Publication Number Publication Date
WO2006010734A1 true WO2006010734A1 (en) 2006-02-02

Family

ID=35149004

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2005/053536 WO2006010734A1 (en) 2004-07-27 2005-07-21 Semiconductor component and method for operating the semiconductor component as an electronic switch

Country Status (2)

Country Link
DE (1) DE102004036278B4 (en)
WO (1) WO2006010734A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137472A (en) * 2011-11-25 2013-06-05 上海华虹Nec电子有限公司 Method for manufacturing insulated gate bipolar transistor (IGBT) component combined with fast recovery diode (FRD)
CN111146292A (en) * 2020-01-17 2020-05-12 电子科技大学 Longitudinal GaN MOS with integrated freewheeling diode

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888775B2 (en) 2007-09-27 2011-02-15 Infineon Technologies Ag Vertical diode using silicon formed by selective epitaxial growth

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323509B1 (en) * 1999-01-07 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device including a free wheeling diode and method of manufacturing for same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10308313B4 (en) * 2003-02-26 2010-08-19 Siemens Ag Semiconductor diode, electronic component, voltage source inverter and control method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6323509B1 (en) * 1999-01-07 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Power semiconductor device including a free wheeling diode and method of manufacturing for same
US6605830B1 (en) * 1999-01-07 2003-08-12 Mitsubishi Denki Kaisha Power semiconductor device including an IGBT with a MOS transistor as a current suppressing device incorporated therein

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103137472A (en) * 2011-11-25 2013-06-05 上海华虹Nec电子有限公司 Method for manufacturing insulated gate bipolar transistor (IGBT) component combined with fast recovery diode (FRD)
CN111146292A (en) * 2020-01-17 2020-05-12 电子科技大学 Longitudinal GaN MOS with integrated freewheeling diode

Also Published As

Publication number Publication date
DE102004036278A1 (en) 2006-03-23
DE102004036278B4 (en) 2006-07-06

Similar Documents

Publication Publication Date Title
DE112018003362B4 (en) Oxide semiconductor devices and method of manufacturing oxide semiconductor devices
EP0886883B1 (en) Electronic means for switching electronic currents, for high off-state voltages and with low on-state power losses
DE102007024113B4 (en) An insulated gate semiconductor device and method of making the same
DE102014113189B4 (en) Semiconductor devices with field electrode structures, gate structures and auxiliary diode structures
DE102015111371B4 (en) Semiconductor component with a switchable and a non-switchable diode region
DE102016109235B4 (en) ELECTRICAL ASSEMBLY CONTAINING A REVERSE CONDUCTIVE SWITCHING DEVICE AND AN EQUIVALENT DEVICE
DE112017005529B4 (en) SILICON CARBIDE SEMICONDUCTOR UNIT AND POWER CONVERTER UNIT
DE102019111308A1 (en) SILICON CARBIDE SEMICONDUCTOR ELEMENT
DE102019121859B3 (en) SILICON CARBIDE DEVICE WITH TRENCH GATE
DE19811297A1 (en) Avalanche breakdown resistant MOS devices
DE102011085196A1 (en) Insulated Gate Bipolar Transistor and Method of Making Same
DE102014103325B4 (en) Power switching modules with reduced oscillation and method for producing a power switching module
DE69814619T2 (en) SILICON CARBIDE FIELD CONTROLLED BIPOLAR SWITCH
DE10308313B4 (en) Semiconductor diode, electronic component, voltage source inverter and control method
DE112018006450T5 (en) SILICON CARBIDE SEMI-CONDUCTOR ARRANGEMENT AND POWER CONVERTER
EP1177576A2 (en) Integrated semiconductor device with one lateral power gate
DE102018103849A1 (en) A silicon carbide semiconductor device having a gate electrode formed in a trench structure
DE102011056956A1 (en) Semiconductor device with diode
DE102017129955A1 (en) SEMICONDUCTOR DEVICE WITH A BARRIER AREA
DE102017121878A1 (en) power diode
DE102014105353A1 (en) SEMICONDUCTOR COMPONENT WITH COMPENSATION AREAS
DE102019130376B4 (en) SILICON CARBIDE DEVICE WITH SCHOTTKY CONTACT
DE112020007553T5 (en) Semiconductor unit, power conversion device and method of manufacturing a semiconductor unit
DE102005019860B4 (en) Controllable semiconductor diode, electronic component and voltage source inverter
DE102005046706B4 (en) JBS-SiC semiconductor device

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU LV MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase