WO2005020042A2 - Prozessor mit elektronischen sicherungen zum speichern von geheimdaten - Google Patents

Prozessor mit elektronischen sicherungen zum speichern von geheimdaten Download PDF

Info

Publication number
WO2005020042A2
WO2005020042A2 PCT/EP2004/008356 EP2004008356W WO2005020042A2 WO 2005020042 A2 WO2005020042 A2 WO 2005020042A2 EP 2004008356 W EP2004008356 W EP 2004008356W WO 2005020042 A2 WO2005020042 A2 WO 2005020042A2
Authority
WO
WIPO (PCT)
Prior art keywords
secret data
binary
binary information
information units
processor device
Prior art date
Application number
PCT/EP2004/008356
Other languages
English (en)
French (fr)
Other versions
WO2005020042A3 (de
Inventor
Wieland Fischer
Jean-Pierre Seifert
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Publication of WO2005020042A2 publication Critical patent/WO2005020042A2/de
Publication of WO2005020042A3 publication Critical patent/WO2005020042A3/de
Priority to US11/357,714 priority Critical patent/US7458002B2/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/77—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in smart cards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/357—Cards having a plurality of specified features
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2105—Dual mode as a secondary aspect

Definitions

  • the present invention relates to processors and in particular to processors for chip card applications on which secret data, such as keys or identification data, are stored.
  • Smart cards typically include a chip, which in turn both a CPU and peripheral elements, such as Example ⁇ includes a crypto co-processor, a memory, a read only memory, etc..
  • Typical chips for chip cards furthermore comprise a non-volatile memory as read-only memory.
  • Non-volatile memory is used to store secret data for the device to which the non-volatile memory is associated.
  • secret data are, for example, secret keys that are unique for the chip and thus for the chip card on which the chip is placed.
  • chip cards identify users for mobile phones, for example, into which they are inserted.
  • the chip card itself can be used for personal identification, for example in the form of a money card, a health card, a bank card, etc.
  • non-volatile memories that are present on the chip are programmed, for example in the form of a ROM, on delivery or even during manufacture.
  • the Pro ⁇ programming of ROMs usually done using a ROM mask which is one of the last masks for the chip card production.
  • EPROMs or EEPROMs can also be used as non-volatile memories, which do not have to be programmed with a separate mask for chip production, but which can be programmed electronically, for example by applying a very high voltage to bring charge to an insulated gate of a transistor via a tunnel effect.
  • non-volatile memories for storing device-unique secret data, such as, for example, a PIN of a card holder or a secret key for a card for an asymmetrical encryption / signature method, are undesirable in several respects. On the one hand, they are expensive to manufacture. Furthermore, the programming of these memories is very complex. In typical ROMs which are programmed during manufacture during the manufacture by means of a ROM mask, the flexibility is particularly low, since the programming data for the read-only memory must be known during the manufacture of the cards.
  • EPROMs or EEPROMs are more flexible.
  • relatively high voltages must be applied when programming the card in order to charge the insulated gates of the memory transistors.
  • the risk is particularly high that neighboring circuit parts will be affected or even destroyed during programming by the high voltages to be applied, which are somewhat higher than all operating voltages for the chip card.
  • the circuits must be designed to be particularly voltage-proof, although typical operating voltage for the chip cards is clearly below the voltage level that is required to program the non-volatile memory.
  • non-volatile memories lose their memory state over time.
  • verification circuits must therefore again be provided on the card. These verification circuits are then effective to signal a carrier of the card that the card will soon no longer be trusted. is worthy and should either be replaced or at least refreshed.
  • Non-volatile memories furthermore, because they are arranged in arrays and have a regular structure, are an easy-to-find target for an attacker who wants to illegally extract data stored in the memory.
  • the object of the present invention is to create a more secure, yet inexpensive processor device with stored secret data.
  • a processor device comprises a computing device for processing user data using secret data which can be represented by binary information units, an array of electronic security devices for storing the secret data, wherein a security device is designed to store a first binary value for a binary information in an integral state. formation unit, and to store a second binary value for a binary information unit in a non-integral state, and a device for Reading arrays of electronic security devices to determine the secret data.
  • the present invention is advantageous in that electronic fuses can be manufactured easily since a line and a transistor are typically sufficient for an electronic fuse.
  • the electronic fuses can be manufactured identically for all processor devices, and that only after the manufacture, the device-specific secret data can be individually programmed into the chips, i.e. can be branded.
  • the electronic fuses can be distributed anywhere in an integrated circuit, so that an attacker cannot immediately see which transistor belongs to an electronic fuse and which transistor a normal logic - or working transistor of the integrated circuit. While memory arrays can be easily identified for an attacker on an integrated circuit, the electronic fuses can be distributed almost arbitrarily over an integrated circuit without being arranged in an array which is easily discoverable for an attacker. Another advantage of electronic fuses is that they do not have to be refreshed or reprogrammed. Once a fuse has blown correctly, i.e. has been put into a defective state, it will remain there regardless of what happens to the integrated circuit.
  • chip cards have to be very robust, since they are often not treated with care by the holders of the chip cards, but at the same time there is an unconditional need for them to function properly, which is particularly important for secret keys, if they are not read correctly, lead to a total crash, i.e. to a total failure of the card. This is particularly annoying for the user when a user wants to rely on his bank card or mobile phone.
  • Another advantage of the present invention is that electronic fuses can be manufactured very cheaply, since no particularly high-quality transistors are required for this.
  • Electronic fuses based on defective or non-defective transistors only need to have transistors of such good quality that a defective state can be clearly distinguished from the non-defective state, that is to say from the integral state.
  • typically fewer manufacturing steps are required to manufacture simple electronic fuses than to manufacture a non-volatile memory.
  • Another advantage of the present invention is that the failure rate during manufacture and thus the price of the chips as a whole can be reduced, since the amount of non-volatile memory compared to cards in which the secret information is also non-volatile Memory can be saved, can be reduced. This automatically reduces the probability that the internal tegrated circuit due to a failure of transistors from the non-volatile memory area must be sorted out from the outset, ie represents a reject.
  • the secret data are stored in a redundant manner in the electronic security devices.
  • an error correction code is used which enables the originally stored information to be retrieved, although e.g. tilt a certain number of bits of the bits burned into the electronic fuses.
  • Such a bit overturning can happen through a so-called "healing" of blown transistors.
  • transistors have been damaged during burning, but not so much that they are completely defective, so that certain bits of the secret data are in the other position
  • the secret keys that is to say the secret data
  • the secret keys are stored in redundant form in order to carry out an error correction when the secret data are read out and when an error occurs can.
  • FIG. 1 shows a section of a chip card according to the present invention.
  • FIG. 1 shows a chip card 10 with a processor device which comprises a computing device 12 for processing user data, taking into account secret data which can be represented by binary information units.
  • the computing device 12 is coupled to a device 14 for reading out an array 16 of electronic security devices in order to determine the secret data represented by binary information units in the electronic security devices.
  • the array 16 of electronic fuses serves to store the secret data which can be represented by the binary information units.
  • the array of electronic fuses includes individual fuses or fuses 18, 20, 22, 24, 26 in any number.
  • a fuse, such as fuse 18, is designed to represent a first binary value for a binary information unit in its integral state.
  • Another fuse such as fuse 20 is designed to represent a second binary value for a binary information unit in a non-integral state, that is to say a defective state, as indicated by the “x” in FIG. 1 , where the second binary value differs from the first binary value, so it does not matter whether an integral fuse stores a binary zero or a binary one, or whether a non-integral fuse represents a binary zero or a binary one.
  • the electronic fuses are transistor-based.
  • a fuse could be implemented in the form of a self-blocking transistor, with no current flowing through a transistor at a voltage of zero at the gate of the self-blocking transistor, that is to say a voltage applied to source and drain drops across the transistor.
  • a corresponding defective fuse could be generated by applying a very high voltage to the gate of the transistor, for example, which is so high that the gate oxide burns out.
  • the self-locking de transistor become conductive, which means that a voltage applied between the source and drain of the transistor does not drop or a current flows.
  • a voltage between gate and source could also be applied to a normally-off transistor that is below the switch-on voltage. In the case of the intact transistor, this voltage would not drop, which would correspond to a first binary value. In the case of the transistor in which the gate was blown, the voltage would drop, which would correspond to a second binary state.
  • the electronic fuses are distributed over the chip in any way, so that an attack on those stored in the electronic fuses sensitive Geheimda ⁇ th heavier compared with the case in which the Ge ⁇ home data are arranged in a regular memory array, for example in an NVM, which is easily identifiable claw for a check.
  • NVM non-volatile memories
  • the secret data is represented redundantly by binary information units, which are stored in a redundant manner in the electronic security devices.
  • error correction methods such as, for example, FEC methods, are used in order to obtain redundantly coded binary information units that represent the secret data. These redundant binary information units are then stored in the electronic fuses.
  • a verification sum e.g. a CRC
  • MAC Message Authentication Code
  • the purpose of the test data is that the device for reading out 14 of FIG. 1 first reads out the simply coded or non-coded secret data from the first area of the electronic security devices.
  • the read-out device reads the check data, as shown in step 22 with regard to FIG. 2.
  • Reading out the uncoded or simply coded secret data is shown in FIG. 2 by a step 20.
  • the device 14 for reading out is then designed to determine on the basis of the checking data whether the uncoded or read out simply-coded secret data that are present at the end of step 20 are intact or not.
  • Step 20 were obtained, were erroneous, so comparatively complicated coded secret data, which are contained in the redundant binary information units and are stored in a further area of electronic security devices, are read out in a step 26 and one in the
  • step 28 in FIG. 2 arbitrary error correction methods can be selected (step 28 in FIG. 2). After carrying out an error correction which can be set arbitrarily with regard to the complexity, error-corrected secret data is then available at the end of step 28 in FIG. 2.
  • the secret data can be read out quickly since an error correction code does not always have to be executed, specifically in the Compared to the case in which the secret data was only stored using a complicated code.
  • the two-stage introduction of the binary information units, which represent the secret data redundantly, into the plurality of electronic security devices in terms of the complexity of the error correction code therefore only leads to an error correction effort if an error has actually occurred.
  • the combination of the uncoded or simply coded secret data with verification data in the form of a CRC, a MAC, a fingerprint, etc. provides a certainty that manipulation in the simply coded secret data or uncoded secret data can be easily recognized .
  • Manipulation of the electronic fuses which may have been accomplished by an attacker who has discovered an electronic fuse that has not already been burned, is then treated and corrected as an error by the concept according to the invention, in that manipulation of an attacker in vain running.
  • step 28 If an attacker introduces too many errors, ie manipulates the secret data too much so that the error correction code fails, the attacker will be able to manipulate the secret data, but it will not be possible to use the manipulated secret data, for example a manipulated PIN or a manipulated one Amount of money on a cash card to perform operations since step 28 outputs an error, so that the entire processor device will become unusable.
  • the computing device 12 since it does not have a correct key, will not process user data, since according to the invention processing of user data only takes place if secret data have been recognized as error-free or have been corrected.
  • the computing device 12 is designed so that only if step 28 of FIG.
  • step 28 of Figure 2 delivers a correct result
  • 28 of Figure 2 provides a correct result; to process user data at all. If step 28 of FIG. 2 supplies an error signal, the computing device 12 of FIG. 1 is blocked overall. So the attacker will have tampered with the electronic security. However, this manipulation will not bring him anything, since the chip card in which the processor device according to the invention is installed generally refuses to serve.
  • the secret keys are therefore stored redundantly in the electronic security devices.
  • An error correction code is therefore used which enables the originally stored information to be recovered, although a certain number of bits have been changed either by attacker manipulation or by errors during burning or after burning.
  • the secret data are therefore not stored exclusively in plain text, but in coded form, the coding being carried out using an error correction method.
  • C C (K) is burned into the fuses.
  • C denotes a specific error correction code that allows an efficient error correction recovery of the original message K, namely from a changed value c 'that is not equal to c.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Business, Economics & Management (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Software Systems (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Storage Device Security (AREA)

Abstract

Eine Prozessoreinrichtung umfasst eine Recheneinrichtung (12), eine Mehrzahl von elektronischen Sicherungen (16) zum Speichern von Geheimdaten sowie eine Einrichtung (14) zum Auslesen der Mehrzahl von elektronischen Sicherungen, um die Geheimdaten zu ermitteln. Durch Abspeichern der Geheimdaten, wie beispielsweise eines geheimen Schlüssels zur Identifikation der Prozessoreinrichtung bzw. einer Chipkarte, in der die Prozessoreinrichtung angeordnet ist, in elektronischen Sicherungen wird eine sichere und effiziente und zugleich flexible Art und Weise zum Einbringen von sensiblen Informationen in eine integrierte Schaltung erreicht.

Description

Beschreibung
Prozessor mit elektronischen Sicherungen zum Speichern von Geheimdaten
Die vorliegende Erfindung bezieht sich auf Prozessoren und insbesondere auf Prozessoren für Chipkartenanwendungen, auf denen Geheimdaten, wie beispielsweise Schlüssel oder Identifikationsdaten, gespeichert sind.
Chipkarten umfassen üblicherweise einen Chip, der wiederum sowohl eine CPU als auch Peripherieelemente, wie beispiels¬ weise einen Krypto-Co-Prozessor, einen Arbeitsspeicher, einen Nur-Lese-Speicher etc. umfasst. Typische Chips für Chipkarten umfassen ferner einen nicht-flüchtigen Speicher als Nur-Lese- Speicher. Nicht-flüchtige Speicher (NVM; NVM = Non Volatile Memory) werden dazu verwendet, um Geheimdaten für die Vorrichtung, der der nicht-flüchtige Speicher zugeordnet ist, zu speichern. Solche Geheimdaten sind beispielsweise geheime Schlüssel, die für den Chip und damit für die Chipkarte, auf der der Chip platziert ist, einzigartig sind. Solche Chipkarten identifizieren beispielsweise User für Mobiltelefone, in die sie eingebracht sind. Alternativ kann die Chipkarte selbst für eine Personenidentifikation verwendet werden, bei- spielsweise in Form einer Geldkarte, einer Gesundheitskarte, einer Bankkarte etc.
In solchen Chips werden bei der Auslieferung bzw. sogar bei der Herstellung auf dem Chip vorhandene nicht-flüchtige Spei- eher beispielsweise in Form eines ROMs programmiert. Die Pro¬ grammierung von ROMs geschieht üblicherweise mittels einer ROM-Maske, die eine der letzten Masken für die Chipkartenherstellung ist. Alternativ können als nicht-flüchtige Speicher auch EPROMs oder EEPROMs verwendet werden, die nicht durch eine eigene Maske bei der Chipherstellung programmiert werden müssen, sondern die elektronisch programmiert werden können, beispielsweise durch Anlegen einer sehr hohen Spannung, um über eine Tunnelwirkung Ladung auf ein isoliertes Gate eines Transistors zu bringen.
Solche nicht-flüchtigen Speicher zum Speichern von Geräte- eindeutigen Geheimdaten, wie beispielsweise einer PIN eines Trägers der Karte oder eines geheimen Schlüssels für eine Karte für ein asymmetrisches Verschlüsselungs-/Signatur- Verfahren sind in mehrerer Hinsicht unerwünscht. So sind sie einerseits in der Herstellung teuer. Des weiteren ist die Programmierung dieser Speicher sehr aufwendig. Bei typischen ROMs, die mittels einer ROM-Maske während der Herstellung programmiert werden, ist die Flexibilität besonders niedrig, da die Programmierungsdaten für den Nur-Lese-Speicher bereits bei der Herstellung der Karten bekannt sein muss.
Die Verwendung von EPROMs oder EEPROMs ist dagegen flexibler. Andererseits müssen bei der Kartenprogrammierung relativ hohe Spannungen angelegt werden, um Ladungen auf isolierte Gates der Speichertransistoren zu bringen. Insbesondere bei nie- derpreisigen Anwendungen ist dabei die Gefahr besonders hoch, dass durch die hohen anzulegenden Spannungen, die um einiges höher als sämtliche Betriebsspannungen für die Chipkarte sind, benachbarte Schaltungsteile in Mitleidenschaft gezogen werden oder sogar beim Programmieren zerstört werden. Um dies zu vermeiden, müssen die Schaltungen besonders spannungsfest ausgelegt werden, obgleich typische Betriebsspannung für die Chipkarten deutlich unter dem Spannungspegel liegen, die benötigt werden, um den nicht-flüchtigen Speicher zu programmieren.
Ein weiterer Nachteil besteht darin, dass nicht-flüchtige Speicher mit der Zeit ihren Speicherzustand verlieren. Um zu erkennen, wann ein solcher nicht-flüchtiger Speicher nicht mehr korrekt auslesbar ist, müssen daher wieder Überprüfungs- Schaltungen auf der Karte vorgesehen werden. Diese Überprüfungsschaltungen sind dann wirksam, um einem Träger der Karte zu signalisieren, dass die Karte bald nicht mehr Vertrauens- würdig ist und entweder ersetzt oder wenigstens aufgefrischt werden sollte.
Nicht-flüchtige Speicher sind ferner, da sie in Arrays ange- ordnet sind, und eine regelmäßige Struktur haben, für einen Angreifer, der in dem Speicher gespeicherte Daten widerrechtlich extrahieren möchte, ein einfach zu findendes Ziel.
Daher bestehen bei zukünftigen Prozessoren zum Verarbeiten von Geheimdaten und insbesondere bei zukünftigen Chips für Chipkarten, die solche Prozessoren zum Verarbeiten von Geheimdaten umfassen, Bestrebungen, auf nicht-flüchtige Speicher zum Speichern von Geheimdaten zu verzichten.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine sicherere und dennoch preisgünstige Prozessoreinrichtung mit gespeicherten Geheimdaten zu schaffen.
Diese Aufgabe wird durch eine Prozessoreinrichtung gemäß Pa- tentanspruch 1 oder ein Verfahren zum Herstellen einer Prozessoreinrichtung gemäß Patentanspruch 8 gelöst.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, dass viele der eingangs beschriebenen Probleme damit gelöst werden können, dass geheime Schlüssel, also Geräte-einzigarte Geheimdaten nicht mehr in nicht-flüchtigen Speichern (NVM) gespeichert werden, sondern mittels elektronischer Sicherungen, die auch als E-Fuses bezeichnet werden. Eine erfindungsgemäße Prozessoreinrichtung umfasst hierzu eine Rechenein- richtung zum Verarbeiten von Nutzdaten unter Verwendung durch binäre Informationseinheiten darstellbaren Geheimdaten, ein Array von elektronischen Sicherungen zum Speichern der Geheimdaten, wobei eine Sicherung ausgebildet ist, um in einem integren Zustand einen ersten Binärwert für eine binäre In- formationseinheit zu speichern, und um in einem nichtintegren Zustand einen zweiten Binärwert für eine binäre Informationseinheit zu speichern, sowie eine Einrichtung zum Auslesen von Arrays von elektronischen Sicherungen, um die Geheimdaten zu ermitteln.
Die vorliegende Erfindung ist dahingehend vorteilhaft, dass elektronische Sicherungen leicht hergestellt werden können, da für eine elektronische Sicherung typischerweise eine Leitung sowie ein Transistor ausreichend ist.
Zum Brennen der elektronischen Sicherungen, d.h. zum Verset- zen von bestimmten elektronischen Sicherungen in einen defekten Zustand, genügt es, z.B. an das Gate des zugeordneten Transistors eine kurze Spannungsspitze anzulegen, um den Transistor leitend zu machen, da das Gate-Oxid durchlegiert wird. Solche Spannungen sind wesentlich kleiner und müssen wesentlich kürzer angelegt werden als vergleichbare Spannungen zum Programmieren eines EEPROM-Transistors .
Weiterhin vorteilhaft ist, dass die elektronischen Sicherungen für alle Prozessoreinrichtungen identisch hergestellt werden können, und dass dann erst, nach der Herstellung, die Gerätespezifischen Geheimdaten individuell in die Chips einprogrammiert werden können, d.h. eingebrannt werden können.
Ein weiterer Vorteil der vorliegenden Erfindung besteht dar- in, dass die elektronischen Sicherungen an beliebiger Stelle in einer integrierten Schaltung verteilt werden können, so dass für einen Angreifer nicht unmittelbar ersichtlich ist, welcher Transistor zu einer elektronischen Sicherung gehört, und welcher Transistor ein normaler Logik- oder Arbeitstran- sistor der integrierten Schaltung ist. Während Speicherarrays für einen Angreifer gut auf einer integrierten Schaltung i- dentifizierbar sind, können die elektronischen Sicherungen nahezu beliebig über eine integrierte Schaltung verteilt werden, ohne dass sie in einem Array angeordnet sind, das für einen Angreifer leicht entdeckbar ist. Ein weiterer Vorteil elektronischer Sicherungen besteht darin, dass sie nicht aufgefrischt bzw. nachprogrammiert werden müssen. Ist eine Sicherung einmal korrekt durchgebrannt worden, also in einen defekten Zustand versetzt worden, so wird sie dort unabhängig davon bleiben, was mit der integrierten Schaltung geschieht.
An dieser Stelle sei darauf hingewiesen, dass Chipkarten sehr robust sein müssen, da sie von Trägern der Chipkarten oftmals nicht pfleglich behandelt werden, während jedoch gleichzeitig der unbedingte Bedarf besteht, dass sie einwandfrei funktionieren, was insbesondere für geheime Schlüssel entscheidend ist, die, wenn sie nicht korrekt ausgelesen werden, zu einem Gesamtabsturz führen, also zu einem Totalausfall der Karte. Dies ist insbesondere dann, wenn sich ein Benutzer auf seine Bankkarte bzw. sein Mobiltelefon verlassen möchte, für den Benutzer besonders ärgerlich.
Ein weiterer Vorteil der vorliegenden Erfindung besteht dar- in, dass elektronische Sicherungen sehr günstig hergestellt werden können, da hierzu keine besonders hochwertigen Transistoren benötigt werden. Elektronische Sicherungen, die auf defekten bzw. nicht-defekten Transistoren basieren, müssen lediglich so qualitativ gute Transistoren haben, dass ein de- fekter Zustand vom nicht-defekten Zustand, also vom integren Zustand, eindeutig unterschieden werden kann. Ferner werden zum Herstellen einfacher elektronischer Sicherungen typischerweise wesentlich weniger Herstellungsschritte benötigt als zum Herstellen eines nicht-flüchtigen Speichers.
Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass auch die Ausfallrate bei der Herstellung und damit der Preis der Chips insgesamt reduziert werden kann, da die Menge an nicht-flüchtigem Speicher im Vergleich zu Karten, bei denen auch die geheimen Informationen im nicht-flüchtigen Speicher gespeichert werden, reduziert werden kann. Damit sinkt automatisch auch die Wahrscheinlichkeit, dass die in- tegrierte Schaltung aufgrund eines Ausfal-ls von Transistoren aus dem nicht-flüchtigen Speicherbereich von vorneherein aussortiert werden muss, also einen Ausschuß darstellt.
Bei einem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung werden die Geheimdaten auf redundante Art und Weise in den elektronischen Sicherungen abgespeichert. Dies bedeutet, dass ein Fehlerkorrekturcode verwendet wird, der die Wiedergewinnung der ursprünglich gespeicherten Informationen ermöglicht, obgleich z.B. eine bestimmte Anzahl von Bits der in die elektronischen Sicherungen eingebrannten Bits doch noch kippen. Ein solches Umkippen von Bits kann durch ein sogenanntes „Ausheilen" von durchgebrannten Transistoren passieren. Dies bedeutet, dass Transistoren zwar beim Brennen beschädigt worden sind, jedoch nicht so stark, dass sie völlig defekt sind, so dass bestimmte Bits der Geheimdaten in die andere Position umschalten können. Um diesem Problem entgegenwirken zu können, wird bei dem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine Speicherung der ge- hei en Schlüssel, also der Geheimdaten, in redundanter Form durchgeführt, um beim Auslesen der Geheimdaten und bei Auftreten eines Fehlers eine Fehlerkorrektur durchführen zu können.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegenden Zeichnungen detailliert erläutert.
Fig. 1 zeigt einen Ausschnitt einer Chipkarte gemäß der vorliegenden Erfindung; und
Fig. 2 ein Flußdiagramm zum Auslesen der Geheimdaten aus dem Array von elektronischen Sicherungen gemäß einem bevorzugten Ausführungsbeispiel der vorliegen- den Erfindung mit Fehlerkorrektur. Fig. 1 zeigt eine Chipkarte 10 mit einer Prozessoreinrichtung, die eine Recheneinrichtung 12 zum Verarbeiten von Nutzdaten unter Berücksichtigung von durch binäre Informationseinheiten darstellbaren Geheimdaten umfasst. Die Rechenein- richtung 12 ist mit einer Einrichtung 14 zum Auslesen eines Arrays 16 von elektronischen Sicherungen gekoppelt, um die in den elektronischen Sicherungen durch binäre Informationseinheiten dargestellten Geheimdaten zu ermitteln. Das Array 16 von elektronischen Sicherungen dient zum Speichern der durch die binären Informationseinheiten darstellbaren Geheimdaten. Das Array von elektronischen Sicherungen umfasst einzelne Sicherungen oder Fuses 18, 20, 22, 24, 26 in beliebiger Anzahl. Eine Sicherung, wie beispielsweise die Sicherung 18, ist ausgebildet, um in ihrem integeren Zustand einen ersten Binär- wert für eine binäre Informationseinheit darzustellen. Eine andere Sicherung, wie beispielsweise die Sicherung 20, ist ausgebildet, um in einem nicht-integeren Zustand, also einem defekten Zustand, wie es in Fig. 1 durch das „x" gekennzeichnet ist, einen zweiten Binärwert für eine binäre Informati- onseinheit darzustellen, wobei sich der zweite Binärwert von dem ersten Binärwert unterscheidet. So ist es beliebig, ob eine integere Sicherung eine binäre Null oder eine binäre Eins speichert. Ferner ist es beliebig, ob eine nichtintegere Sicherung eine binäre Null oder eine binäre Eins darstellt.
Bei einem bevorzugten Ausführungsbeispiel werden die elektronischen Sicherungen Transistor-basiert hergestellt. So könnte eine Sicherung beispielsweise in Form eines selbst-sperrenden Transistors implementiert sein, wobei bei einer Spannung von Null am Gate des selbst-sperrenden Transistors kein Strom ü- ber einen Transistor fließt, also eine an Source und Drain angelegte Spannung über den Transistor abfällt. Eine hierzu entsprechende defekte Sicherung könnte dadurch erzeugt wer- den, dass an das Gate des Transistors beispielsweise eine sehr hohe Spannung angelegt wird, die so hoch ist, dass das Gateoxid durchbrennt. In diesem Fall würde der selbstsperren- de Transistor leitend werden, was dazu fuhrt, dass eine zwischen Source und Drain des Transistors angelegte Spannung nicht abfallt bzw. ein Strom fließt. Analog hierzu konnte bei einem selbstsperrenden Transistor auch eine Spannung zwischen Gate und Source angelegt werden, die unterhalb der Einschaltspannung ist. Im Falle des intakten Transistors wurde diese Spannung nicht abfallen, was einem ersten binaren Wert entsprechen würde. Im Falle des Transistors, bei dem das Gate durchgebrannt worden ist, wurde die Spannung abfallen, was einem zweiten binaren Zustand entsprechen wurde.
Es sei darauf hingewiesen, dass die elektronischen Sicherungen auf beliebige Art und Weise implementiert werden können, wie es in der Technik bekannt ist.
Es wird aus Sicherheitsgründen bevorzugt, die elektronischen Sicherungen nicht in einem regelmäßigen Array anzuordnen, sondern in einem gewissermaßen Zufallsarray, derart, dass die elektronischen Sicherungen auf beliebige Art und Weise über den Chip verteilt sind, so dass ein Angriff auf die in den elektronischen Sicherungen gespeicherten sensitiven Geheimda¬ ten schwerer wird im Vergleich zu dem Fall, bei dem die Ge¬ heimdaten in einem regelmäßigen Speicherarray angeordnet sind, beispielsweise in einem NVM, der leicht für einen An- greifer identifizierbar ist.
Erfindungsgemaß wird somit die Verwendung von in die Chipkarte eingebetteten nicht-fluchtigen Speichern (NVM) zum Speichern der Geheimdaten vermieden. Wahrend im Stand der Technik solche eingebetteten NVMs dazu verwendet wurden, geheime
Schlüssel, die für die Vorrichtung eindeutig waren, zu spei¬ chern, werden solche Informationen über bestimmte geheime Schlüssel, also Geheimdaten, von elektronischen Sicherungen gespeichert, die nach der Herstellung des Chips individuell eingestellt, d.h. „gebrannt" werden können. Solche elektronischen Sicherungen können -jedoch Probleme mit sich bringen. Insbesondere problematisch ist bei bestimmten elektronischen Sicherungen die Qualität während des Brennprozesses. Ferner hat sich herausgestellt, dass gebrannte Tran- sistoren sich selbst ausheilen, d.h. dass bestimmte Bits der durch binäre Informationseinheiten darstellbaren Geheimdaten nach gewisser Zeit wieder in die andere Position umgekippt sind. Nachdem solche Probleme dazu führen, dass ein System, das auf den geheimen Schlüsseln basiert, vollständig ab- stürzt, da kein Zugriff mehr auf die integeren Schlüssel möglich ist, wird bei einem Ausführungsbeispiel der vorliegenden Erfindung eine redundante Speicherung der Geheimdaten durchgeführt. Die Geheimdaten werden redundant durch binäre Informationseinheiten dargestellt, die auf redundante Art und Wei- se in den elektronischen Sicherungen abgespeichert werden. Zum Erzeugen der binären Informationseinheiten, die die Geheimdaten darstellen, werden Fehlerkorrekturverfahren, wie beispielsweise FEC-Verfahren verwendet, um redundant codierte binäre Informationseinheiten zu erhalten, die die Geheimdaten darstellen. Diese redundant vorliegenden binären Informationseinheiten werden dann in die elektronischen Sicherungen eingespeichert .
Vorzugsweise wird eine bestimmte Art von Fehlerkorrekturcodes verwendet, nämlich von Fehlerkorrekturcodes, die bei der redundanten Darstellung der Geheimdaten folgende Punkte berücksichtigen. So umfassen die binären Informationseinheiten, die die Geheimdaten auf redundante Art und Weise darstellen, zunächst einen Bereich, in dem die Geheimdaten im Klartext oder nur sehr einfach-codiert enthalten sind. Diesem ersten Bereich sind Überprüfungsdaten zugeordnet, wie beispielsweise eine Überprüfungssumme (z.B. ein CRC), ein Fingerabdruck, ein einfacher Hash-Wert oder ein einfacher MAC (MAC = Message Au- thentication Code) .
Der MAC oder die CAC bzw. der Fingerabdruck oder eine andere Art und Weise im Hinblick auf die Darstellung der Überprü- fungsdaten dient dazu, dass die Einrichtung zum Auslesen 14 von Fig. 1 zunächst die einfach-codierten oder überhaupt nicht codierten Geheimdaten aus dem ersten Bereich der elektronischen Sicherungen ausliest. Darüber hinaus liest die Ein- richtung zum Auslesen die Überprüfungsdaten, wie es im Hinblick auf Fig. 2 in einem Schritt 22 dargestellt ist. Das Auslesen der uncodierten bzw. einfach-codierten Geheimdaten ist in Fig. 2 durch einen Schritt 20 dargestellt. Die Einrichtung 14 zum Auslesen ist dann ausgebildet, um anhand der Überprüfungsdaten festzustellen, ob die ausgelesenen uncodierten bzw. ausgelesenen einfach-codierten Geheimdaten, die am Ende des Schritts 20 vorliegen, unversehrt sind oder nicht. Wird festgestellt, dass sie unversehrt sind (die Feststellung findet in einem Entscheidungsblock 24 statt) , wird die Frage im Entscheidungsblock 24 also mit „ja" beantwortet, so liegen die Geheimdaten bereits vor, was bedeutet, dass die elektronischen Sicherungen, die im Schritt 20 ausgelesen worden sind, nicht defekt waren. Wird dagegen anhand der Überprüfungsdaten festgestellt, dass die ausgelesenen uncodierten oder ausgelesenen einfach-codierten Geheimdaten, die im
Schritt 20 erhalten wurden, fehlerhaft waren, so werden vergleichsweise kompliziert codierte Geheimdaten, die in den redundanten binären Informationseinheiten enthalten sind und in einem weiteren Bereich von elektronischen Sicherungen abge- speichert sind, in einem Schritt 26 ausgelesen und einem im
Hinblick auf die Effizienz und Kompliziertheit beliebig wählbaren Fehlerkorrekturverfahren unterzogen (Schritt 28 in Fig. 2) . Nach Durchführung einer im Hinblick auf die Kompliziertheit beliebig einstellbaren Fehlerkorrektur liegen dann, am Ende des Schritts 28 in Fig. 2, fehlerkorrigierte Geheimdaten vor.
Das in Fig. 2 dargestellte Prozedere ist insbesondere dahingehend vorteilhaft, wenn davon ausgegangen wird, dass Fehler in den Geheimdaten relativ selten auftreten. Dann kann ein
Auslesen der Geheimdaten schnell stattfinden, da nicht immer ein Fehlerkorrekturcode ausgeführt werden muss, und zwar im Vergleich zu dem Fall, bei dem die Abspei-cherung der Geheimdaten nur unter Verwendung eines komplizierten Codes stattgefunden hat. Die im Hinblick auf die Kompliziertheit des Fehlerkorrekturcodes zweistufige Einbringung der binären Infor- mationseinheiten, die die Geheimdaten redundant darstellen, in die Mehrzahl von elektronischen Sicherungen führt daher zu einem Fehlerkorrekturaufwand nur dann, wenn tatsächlich ein Fehler aufgetreten ist.
Andererseits liefert die Kombination der uncodierten bzw. einfach-codierten Geheimdaten mit Überprüfungsdaten in Form einer CRC, eines MAC, eines Fingerabdrucks, etc. eine Sicherheit dahingehend, dass eine Manipulation in den einfach- codierten Geheimdaten oder uncodierten Geheimdaten ohne wei- teres erkannt werden kann. Eine Manipulation der elektronischen Sicherungen, die möglicherweise von einem Angreifer bewerkstelligt worden ist, der eine elektronische Sicherung entdeckt hat, die nicht bereits gebrannt war, wird dann durch das erfindungsgemäße Konzept wie ein Fehler behandelt und korrigiert, dahingehend, dass eine Manipulation eines Angreifers ins Leere läuft.
Führt ein Angreifer zu viele Fehler ein, d.h. manipuliert er die Geheimdaten zu stark, so dass der Fehlerkorrekturcode versagt, so wird der Angreifer zwar die Geheimdaten manipulieren können, es wird aber nicht gelingen, mit den manipulierten Geheimdaten, beispielsweise einer manipulierten PIN oder eines manipulierten Geldbetrags bei einer Geldkarte, 0- perationen auszuführen, da der Schritt 28 einen Fehler ausge- ben wird, so dass die gesamte Prozessoreinrichtung unbrauchbar werden wird. Dies ist insbesondere der Fall, da dann die Recheneinrichtung 12, da sie keinen korrekten Schlüssel vorliegen hat, keine Bearbeitung von Nutzdaten durchführen wird, da eine Bearbeitung von Nutzdaten erfindungsgemäß nur dann stattfindet, wenn Geheimdaten als fehlerfrei erkannt bzw. fehlerkorrigiert worden sind. Selbstverständlich ist die Recheneinrichtung 12 ausgebildet, um nur dann, wenn der Schritt 28 von Fig. 2 ein korrektes Ergebnis liefert, 28 von Fig. 2 ein korrektes Ergebnis liefert; überhaupt Nutzdaten zu verarbeiten. Liefert der Schritt 28 von Fig. 2 ein Fehlersignal, so wird die Recheneinrichtung 12 von Fig. 1 insgesamt blockiert. So wird der Angreifer zwar eine Manipu- lation der elektronischen Sicherungen erreicht haben. Diese Manipulation wird ihm jedoch nichts bringen, da die Chipkarte, in der die erfindungsgemäße Prozessoreinrichtung eingebaut ist, ihren Dienst insgesamt verweigert.
Bei dem bevorzugten Ausführungsbeispiel der Erfindung werden die geheimen Schlüssel daher redundant in den elektronischen Sicherungen gespeichert. Es wird also ein Fehlerkorrekturcode verwendet, der eine Wiedergewinnung der ursprünglich gespeicherten Informationen ermöglicht, obgleich eine bestimmte An- zahl von Bits entweder durch Angreifermanipulation oder durch Fehler beim Brennen bzw. nach dem Brennen verändert worden ist.
Erfindungsgemäß werden die Geheimdaten daher nicht aus- schließlich im Klartext abgespeichert, sondern in codierter Form, wobei die Codierung durch ein Fehlerkorrekturverfahren stattgefunden hat.
Es sei davon ausgegangen, dass man den Schlüssel K speichern möchte. Statt des ausschließlichen Brennens des Schlüssels direkt in die elektronischen Sicherungen werden die codierten Informationen c = C(K) in die Sicherungen gebrannt. Hier bezeichnet C einen bestimmten Fehlerkorrekturcode, der eine effiziente Fehlerkorrekturwiederherstellung der ursprünglichen Nachricht K erlaubt, und zwar aus einem veränderten Wert c' der ungleich c ist. Bezugszeichenliste
10 Chipkarte
12 Recheneinrichtung
14 Einrichtung zum Auslesen
16 Array von elektronischen Sicherungen
18, 21,23,
25, 27 Elektronische Sicherungen
20 Auslesen der uncodierten Geheimdaten
22 Auslesen der Überprüfungsdaten
24 Integeriertheitsüberprüfung
26 Auslesen der kompliziert codierten Geheimdaten 8 Durchführen der Fehlerkorrektur

Claims

Patentansprüche
1. Prozessoreinrichtung mit folgenden Merkmalen:
einer Recheneinrichtung (12) zum Bearbeiten von Nutzdaten unter Berücksichtigung von durch binäre Informationseinheiten darstellbaren Geheimdaten;
einer Mehrzahl von elektronischen Sicherungen (16) zum Spei- ehern der Geheimdaten, wobei eine Sicherung ausgebildet ist, um in einem integeren Zustand einen ersten Binärwert für eine binäre Informationseinheit zu speichern, und um in einem nicht-integeren Zustand einen zweiten Binärwert für eine binäre Informationseinheit zu speichern, wobei sich der erste Binärwert von dem zweiten Binärwert unterscheidet; und
einer Einrichtung (14) zum Auslesen der Mehrzahl von elektronischen Sicherungen, um die Geheimdaten zu ermitteln.
2. Prozessoreinrichtung nach Anspruch 1,
bei der die binären Informationseinheiten so ausgebildet sind, dass sie die Geheimdaten redundant darstellen, und
bei der die Einrichtung (14) zum Auslesen ausgebildet ist, um auf der Basis der redundanten Darstellung eine Fehlerkorrektur durchzuführen, um eine binäre Informationseinheit aufgrund einer Sicherung, die einen fehlerhaften Zustand hat, zu korrigieren.
3. Prozessoreinrichtung nach Anspruch 1 oder 2,
bei der die binären Informationseinheiten so ausgebildet sind, dass sie die Geheimdaten codiert darstellen, wobei die codierte Darstellung der Geheimdaten durch Codieren unter Verwendung eines Fehlerkorrekturcodes erzeugt ist, und bei der die Einrichtung (14) zum Auslesen, ausgebildet ist, um die codierte Darstellung der Geheimdaten aus der Mehrzahl von elektronischen Sicherungen zu ermitteln, und um dann unter Verwendung des Fehlerkorrekturcodes die codierte Darstellung zu decodieren, um die Geheimdaten zu erhalten.
4. Prozessoreinrichtung nach einem der vorhergehenden Ansprüche,
bei der die elektronischen Sicherungen ausgebildet sind, um, wenn sie gebrannt worden sind, irreversibel in einem nichtintegeren Zustand zu sein.
5. Prozessoreinrichtung nach einem der vorhergehenden An- sprüche,
bei der die Mehrzahl von elektronischen Sicherungen eine Sicherung aufweist, die einen Feldeffekttransistor umfasst, der in einem integeren Zustand ein funktionierendes Gate-Oxid hat, und der in einem nicht-integeren Zustand ein zerstörtes Gate-Oxid hat.
6. Vorrichtung nach Anspruch 2,
bei der die binären Informationseinheiten so ausgebildet sind, dass sie die Geheimdaten in uncodierter Form oder in einer einfach-codierten Form sowie in einer vergleichsweise kompliziert codierten Form umfassen, wobei den Geheimdaten in uncodierter Form oder einfach-codierter Form eine Überprü- fungsinformation zugeordnet ist, und
wobei die Einrichtung (14) zum Auslesen ausgebildet ist, um zunächst die Geheimdaten in uncodierter Form oder in einfach-codierter Form auszulesen (20) und um die Überprüfungs- Informationen auszulesen (22), um anhand der Überprüfungsinformationen festzustellen (24), ob die Geheimdaten in der uncodierten Form oder der einfach-codierten Form fehlerfrei sind, und um dann, in dem Fall, in dem eine Fehlerhaftigkeit festgestellt worden ist, die Geheimdaten in der vergleichsweise kompliziert codierten Form auszulesen (26) , und um dann ein Fehlerkorrekturverfahren (28) durchzuführen, um fehlerkorrigierte Geheimdaten zu erhalten.
7. Prozessoreinrichtung nach Anspruch 6,
bei der die Überprüfungsinformationen einen MAC, eine CRC, oder einen Hash-Wert umfassen.
8. Prozessoreinrichtung nach einem der vorhergehenden Ansprüche,
bei der die Mehrzahl von elektronischen Sicherungen über einer integrierten Schaltung, in der die Prozessoreinrichtung ausgeführt ist, verteilt sind, dahingehend, dass zumindest ein Teil der Mehrzahl von elektronischen Sicherungen unregelmäßig in der integrierten Schaltung angeordnet ist.
9. Prozessoreinrichtung nach einem der vorhergehenden Ansprüche, die als Kryptoprozessoreinrichtung ausgeführt ist, wobei die Geheimdaten einen geheimen Schlüssel zur Identifikation der Kryptoprozessoreinrichtung umfassen.
10. Verfahren zum Herstellen einer Prozessoreinrichtung, mit folgenden Merkmalen:
Bereitstellen einer Recheneinrichtung (12), einer Mehrzahl von elektronischen Sicherungen (16) und einer Einrichtung (14) zum Auslesen der elektronischen Sicherungen, wobei die Mehrzahl von elektronischen Sicherungen vorgesehen ist, um Geheimdaten zu speichern, die durch binäre Informationseinheiten darstellbar sind;
Bereitstellen der binären Informationseinheiten, die die Geheimdaten darstellen; und Brennen von bestimmten Sicherungen der Mehrzahl von elektronischen Sicherungen, so dass die bestimmten Sicherungen in einem nicht-integeren Zustand aufgrund von Binärdaten der binären Informationseinheiten gebracht werden, die einen bestimmten Binärwert umfassen.
11. Verfahren nach Anspruch 10,
bei dem im Schritt des Bereitstellens der binären Informationseinheiten die binären Informationseinheiten so bereitgestellt werden, dass sie die Geheimdaten redundant darstellen, und
bei dem der Schritt des Brennens aufgrund der binären Informationseinheiten ausgeführt wird, die die Geheimdaten redundant darstellen.
12. Verfahren nach Anspruch 11, bei dem der Schritt des Bereitstellens der binären Informationseinheiten folgenden
Schritt umfasst:
Codieren von Ursprungs-Geheimdaten unter Verwendung eines Fehlerkorrekturcodes, um die binären Informationseinheiten zu erhalten, die die Geheimdaten redundant darstellen, wobei die binären Informationseinheiten einen ersten Bereich umfassen, der die Geheimdaten in uncodierter Form oder vergleichsweise einfach-codierter Form umfasst, und wobei die binären Informationseinheiten einen zweiten Bereich umfassen, in dem sich Überprüfungsinformationen für den ersten Bereich befinden, und wobei die binären Informationseinheiten einen dritten Bereich umfassen, in dem die Geheimdaten in vergleichsweise kompliziert codierter Form dargestellt sind.
PCT/EP2004/008356 2003-08-19 2004-07-26 Prozessor mit elektronischen sicherungen zum speichern von geheimdaten WO2005020042A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/357,714 US7458002B2 (en) 2003-08-19 2006-02-17 Processor having electronic fuses for storing secret data

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10338032.9 2003-08-19
DE10338032A DE10338032B4 (de) 2003-08-19 2003-08-19 Prozessor mit elektronischen Sicherungen zum Speichern von Geheimdaten

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/357,714 Continuation US7458002B2 (en) 2003-08-19 2006-02-17 Processor having electronic fuses for storing secret data

Publications (2)

Publication Number Publication Date
WO2005020042A2 true WO2005020042A2 (de) 2005-03-03
WO2005020042A3 WO2005020042A3 (de) 2005-08-25

Family

ID=34201679

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2004/008356 WO2005020042A2 (de) 2003-08-19 2004-07-26 Prozessor mit elektronischen sicherungen zum speichern von geheimdaten

Country Status (3)

Country Link
US (1) US7458002B2 (de)
DE (1) DE10338032B4 (de)
WO (1) WO2005020042A2 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8769295B2 (en) 2005-08-01 2014-07-01 Intel Corporation Computing system feature activation mechanism
US20070176255A1 (en) * 2006-01-31 2007-08-02 Franz Kreupl Integrated circuit arrangement
TW200807425A (en) * 2006-06-05 2008-02-01 Renesas Tech Corp Semiconductor device, unique ID of semiconductor device and method for verifying unique ID
FR2909471A1 (fr) * 2006-12-05 2008-06-06 Logiways France Sa Dispositif semi-conducteur de securite et application a un systeme d'acces a un reseau de diffusion multimedias
US8234543B2 (en) * 2009-03-06 2012-07-31 Via Technologies, Inc. Detection and correction of fuse re-growth in a microprocessor
US9378443B2 (en) 2009-05-14 2016-06-28 Ascensia Diabetes Care Holding Ag Calibration coded sensors and apparatus, systems and methods for reading same
US20110010759A1 (en) * 2009-07-09 2011-01-13 Apple Inc. Providing a customized interface for an application store
US8849717B2 (en) 2009-07-09 2014-09-30 Simon Cooper Methods and systems for upgrade and synchronization of securely installed applications on a computing device
US8484481B2 (en) * 2009-07-14 2013-07-09 International Business Machines Corporation Chip lockout protection scheme for integrated circuit devices and insertion thereof
US8281222B2 (en) * 2009-08-07 2012-10-02 Via Technologies, Inc. Detection and correction of fuse re-growth in a microprocessor
US8351605B2 (en) * 2009-09-16 2013-01-08 International Business Machines Corporation Stealth message transmission in a network
US8510569B2 (en) * 2009-12-16 2013-08-13 Intel Corporation Providing integrity verification and attestation in a hidden execution environment
US9632055B2 (en) * 2010-11-12 2017-04-25 Ascensia Diabetes Care Holdings Ag Auto-coded analyte sensors and apparatus, systems, and methods for detecting same
US8924737B2 (en) * 2011-08-25 2014-12-30 Microsoft Corporation Digital signing authority dependent platform secret
US8494585B2 (en) 2011-10-13 2013-07-23 The Boeing Company Portable communication devices with accessory functions and related methods
CN104350500B (zh) 2012-05-30 2017-04-12 飞思卡尔半导体公司 半导体装置以及制造半导体装置的方法
US9736181B2 (en) * 2013-07-26 2017-08-15 Intel Corporation Hardening data transmissions against power side channel analysis
US9497221B2 (en) 2013-09-12 2016-11-15 The Boeing Company Mobile communication device and method of operating thereof
US9819661B2 (en) 2013-09-12 2017-11-14 The Boeing Company Method of authorizing an operation to be performed on a targeted computing device
US10064240B2 (en) 2013-09-12 2018-08-28 The Boeing Company Mobile communication device and method of operating thereof
US10339154B2 (en) * 2017-05-24 2019-07-02 Sap Se Decentralized image management

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0297209A2 (de) * 1987-06-30 1989-01-04 Motorola, Inc. Datenkartenschaltungen
US5086216A (en) * 1988-06-28 1992-02-04 Schlumberger Industries Memory card with fuses and a system for handling such memory cards
US20030126513A1 (en) * 2000-06-13 2003-07-03 Stmicroelectronics S.A. Secure EEPROM memory comprising an error correction circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530753A (en) * 1994-08-15 1996-06-25 International Business Machines Corporation Methods and apparatus for secure hardware configuration
US5559889A (en) * 1995-03-31 1996-09-24 International Business Machines Corporation System and methods for data encryption using public key cryptography
JP3402953B2 (ja) * 1996-09-13 2003-05-06 株式会社東芝 通信方法、通信システムおよび通信装置
US5889679A (en) * 1997-07-15 1999-03-30 Integrated Device Technology, Inc. Fuse array control for smart function enable
US6279129B1 (en) * 1998-05-27 2001-08-21 Infineon Technologies Ag Configuration of memory cells and method of checking the operation of memory cells
US6386456B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Memory card identification system
US6449170B1 (en) * 2000-08-30 2002-09-10 Advanced Micro Devices, Inc. Integrated circuit package incorporating camouflaged programmable elements
US6907560B2 (en) * 2001-04-02 2005-06-14 Nortel Networks Limited Forward error correction (FEC) on a link between ICs
US6687170B2 (en) * 2001-12-06 2004-02-03 Infineon Technologies Richmond, Lp System and method for storing parity information in fuses
DE10162306A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Verifikation von NV-Fuses sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium
DE10162307A1 (de) 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Herstellung von maskenprogrammierten ROMs unter Verwendung einer mehrere Systeme umfassenden Maske sowie ein entsprechendes Computerprogrammprodukt und ein entsprechendes computerlesbares Speichermedium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0297209A2 (de) * 1987-06-30 1989-01-04 Motorola, Inc. Datenkartenschaltungen
US5086216A (en) * 1988-06-28 1992-02-04 Schlumberger Industries Memory card with fuses and a system for handling such memory cards
US20030126513A1 (en) * 2000-06-13 2003-07-03 Stmicroelectronics S.A. Secure EEPROM memory comprising an error correction circuit

Also Published As

Publication number Publication date
DE10338032A1 (de) 2005-03-31
DE10338032B4 (de) 2009-12-17
US7458002B2 (en) 2008-11-25
US20060215433A1 (en) 2006-09-28
WO2005020042A3 (de) 2005-08-25

Similar Documents

Publication Publication Date Title
WO2005020042A2 (de) Prozessor mit elektronischen sicherungen zum speichern von geheimdaten
DE102013222321A1 (de) Elektronisches Gerät mit einer Vielzahl von Speicherzellen und mit physikalisch unklonbarer Funktion
DE60103397T2 (de) Gesicherter eeprom-speicher mit fehlerkorrekturschaltung
DE102015113414B4 (de) Fehlerkorrektur unter Verwendung von WOM-Codes
DE3318101A1 (de) Schaltungsanordung mit einem speicher und einer zugriffskontrolleinheit
DE102005061367A1 (de) IC-Chipkarte und Verfahren zur Detektion von Datenmanipulation
EP2673731B1 (de) Verfahren zur programmierung eines mobilendgeräte-chips
EP1661069B1 (de) Prozessorschaltung und verfahren zum zuordnen eines logikchips zu einem speicherchip
DE102005031611A1 (de) Nachweis einer Veränderung der Daten eines Datensatzes
WO2001029843A2 (de) Verfahren zur identifizierung einer integrierten schaltung
DE102011014665A1 (de) Detektieren von Angriffen auf einen portablen Datenträger
DE19716015A1 (de) Einbringen von Information auf einer Chipkarte
EP2430582B1 (de) Elektronischer schlüssel zur authentifizierung
EP1342209B1 (de) Verfahren zur entwertung eines datenträgers
DE60216106T2 (de) Geschützte lesung von rechnerbefehlen in einem datenverarbeitungssystem
DE102005016051A1 (de) Speicherüberprüfungsvorrichtung und Verfahren zum Überprüfen eines Speichers
DE60309506T2 (de) Elektronisches speicherbauelement oder speichermodul, und verfahren zum betreiben desselben
DE102017116280B4 (de) Speicheranordnung
DE69827771T2 (de) Verfahren zur echtheitsüberprüfung einer elektrischen schaltungsanordnung
EP1008178B1 (de) Verfahren zur herstellung eines nur lese-speichers
DE60035915T2 (de) Einrichtung und Verfahren zur Prüfung eines nichtflüchtigen wiederprogrammierbaren Speichers
DE102022116869A1 (de) Verfahren zum ausführen eines programms auf einer datenverarbeitungsvorrichtung
DE102016115272A1 (de) Speicher mit unterschiedlichen zuverlässigkeiten
DE102007006461A1 (de) Energieverteilungsvorrichtung, insbesondere Niederspannungs-Energieverteilungsvorrichtung, und Verfahren zum Authentifizieren einer Energieverteilungsvorrichtung
DE102006061338A1 (de) Authentisierung portabler Datenträger

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11357714

Country of ref document: US

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 11357714

Country of ref document: US