WO2004086230A2 - Circuit programmable pourvu d’une memoire securisee - Google Patents

Circuit programmable pourvu d’une memoire securisee Download PDF

Info

Publication number
WO2004086230A2
WO2004086230A2 PCT/FR2004/000719 FR2004000719W WO2004086230A2 WO 2004086230 A2 WO2004086230 A2 WO 2004086230A2 FR 2004000719 W FR2004000719 W FR 2004000719W WO 2004086230 A2 WO2004086230 A2 WO 2004086230A2
Authority
WO
WIPO (PCT)
Prior art keywords
memory
data
circuit according
volatile memory
encryption
Prior art date
Application number
PCT/FR2004/000719
Other languages
English (en)
Other versions
WO2004086230A3 (fr
Inventor
Arnaud Dehamel
Bruno Bernard
Frank Lhermet
Original Assignee
Innova Card
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innova Card filed Critical Innova Card
Publication of WO2004086230A2 publication Critical patent/WO2004086230A2/fr
Publication of WO2004086230A3 publication Critical patent/WO2004086230A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories

Definitions

  • the present invention relates to a programmable circuit provided with a secure memory.
  • the field of the invention is that of secure electronic components, in particular that of the circuits used to carry out confidential transactions.
  • Such a circuit can be subdivided into two zones, one secure, the other not.
  • Information passing through the secure area is protected: it is scrambled on transmission and unscrambled on reception. In the unsecured area, information travels in clear.
  • this circuit integrates a microprocessor and, often, a cache memory, a cache memory controller and / or a memory management unit.
  • a non-volatile memory one or more working memories such as random access memory (“RAM” for the English term “Random Access Memory”) or read-only memory (“ROM” for the English term “Read Only” Memory ”) are usually found in the secure area. Most of the time, other devices are installed in the unsecured area.
  • RAM random access memory
  • ROM read-only memory
  • the non-volatile memory also called “flash” memory stores the data recorded when the circuit is de-energized, so that this data is accessible at the next power-up. It is therefore in this memory that the data which must always be available is stored and, in particular, the encryption keys specific to the circuit.
  • the software attack consists in requesting the circuit by an external interface to read the flash memory, or else in directly requesting the microprocessor to remove the data recorded in this memory from the circuit.
  • This type of attack is generally prevented by the use of a memory management unit coupled to the microprocessor.
  • the physical attack on the circuit is most often carried out with a field effect microscope. This makes it possible to measure the charges stored on the floating grids of non-volatile cells in order to decode the data contained in these cells. This second attack is now slow and costly.
  • certain mechanisms have been put in place to detect it and empty the entire contents of the memory in the event of detection. However, these mechanisms have a certain response time and it can happen that at least part of the memory is decoded before it is erased.
  • the object of the present invention is therefore to strengthen the protection of this memory against fraudulent access.
  • a programmable circuit comprises a microprocessor, peripherals including a non-volatile memory and a working memory, an interconnection bus for connecting these peripherals to the microprocessor; moreover, this circuit includes protection means for securing the non-volatile memory.
  • these protection means include encryption means for addressing encrypted words to the non-volatile memory.
  • the encryption means use a private key.
  • the encryption means appear in an adaptation module connected on the one hand to the interconnection bus and on the other hand to the non-volatile memory via a dedicated link.
  • the length of the encryption key be greater than the standard length of the data processed by the microprocessor, so that the latter includes means for decomposing the encrypted words into data of standard length. According to the preferred embodiment above, these means for breaking down the encrypted words into standard length data preferably appear in the adaptation module.
  • the circuit further comprises a cache memory associated with a controller, the length of the encryption key being greater than the standard length of the data processed by the microprocessor, the adaptation module is provided for exploiting the consecutive accesses of this controller in order to decompose the encrypted words into standard length data.
  • a programmable circuit comprises a microprocessor MIC possibly associated with a cache memory and / or with a memory controller (not shown).
  • the other elements of the circuit are: a non-volatile memory FL of flash type, a working memory RAM with random access, - possibly one or more other PER devices, an adaptation module AD, a system bus BUS for interconnecting all the elements of the circuit except the non-volatile memory FL, and a dedicated link DL to connect this non-volatile memory FL and the adaptation module AD.
  • the invention therefore proposes to protect the data in the non-volatile memory FL and an advantageous solution consists in using encryption means which are preferably implemented by the adaptation module AD.
  • the data is encrypted before being saved in this memory and they are decrypted when they are read before being processed.
  • the microprocessor processes data with a length of 8, 16 or 32 bits (standard length), so that accessing such data in a secure manner would require 32-bit encryption. This would be very vulnerable encryption, practically ineffective, if known algorithms are used.
  • AES abbreviation of the English expression “Advanced Encryption Standard”
  • DES abbreviation of the English expression “Data Encryption Standard”
  • 64-bit words known for its universality in the least demanding systems in terms of security
  • - 3DES abbreviation of the English expression “Triple Data
  • the AD adaptation module makes it possible to encrypt data longer than the standard length.
  • This module is designed to process 64 or 128 bit data recorded in two or four 32 bit words in the non-volatile memory FL, so that one access to one of these data is divided into several 32 bit accesses.
  • the adaptation module AD can exploit the grouped accesses or consecutive accesses of the control of the cache memory of the microprocessor.
  • This cache memory contains a partial copy of the non-volatile memory FL which is updated according to the part of the program that the microprocessor MIC executes.
  • the cache memory being very fast and very close to the MIC microprocessor, it generally makes it possible to improve the performance of the circuit.
  • the data present in the cache memory is replaced by the cache controller in packets, these packets having a minimum size of 2 or more often 4 words of 32 bits, regardless of the size of the data processed by the microprocessor. MIC.
  • cache memory can also be used for other purposes by the circuit.
  • the controller writes the data stored in the cache memory relating to the flash memory FL, in packets of a size multiple of 64 bits.
  • Interfacing the cache memory with the FL flash memory which is only capable of managing 32-bit accesses, is done in a simple manner by splitting a 64-bit access size into two 32-bit accesses.
  • the DES or 3DES algorithm will be loaded every 2 words of 32 bits, while the AES algorithm will be loaded every 4 words of 32 bits. Data is loaded on the fly.
  • AES in other words when the complete processing of data in one or more cycles is capable of receiving new data in each cycle, only the first access introduces a latency time over the total time of the data transfer.
  • the private key used by the algorithm is stored in an insecure area of the circuit whose access is done without encryption, preferably in a programmable register once called "OTP" (for the English expression One Time Programmable). This register can also take place in the non-volatile memory FL.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)
  • Microcomputers (AREA)

Abstract

La présente invention concerne un circuit programmable qui comprend un microprocesseur MIC, des périphériques dont une mémoire non volatile FL et une mémoire de travail RAM, un bus d'interconnexion BUS pour relier ces périphériques au microprocesseur MIC. De plus, ce circuit comprend des moyens de protection AD pour sécuriser la mémoire non volatile FL.

Description

Circuit programmable pourvu d'une mémoire sécurisée La présente invention concerne un circuit programmable pourvu d'une mémoire sécurisée.
Le domaine de l'invention est celui des composants électroniques sécurisés, notamment celui des circuits utilisés pour réaliser des transactions confidentielles.
Un tel circuit peut être subdivisé en deux zones, l'une sécurisée, l'autre non. Les informations qui transitent dans la zone sécurisée sont protégées : elles sont brouillées à l'émission et débrouillées à la réception. Dans la zone non sécurisée, les informations transitent en clair.
En tout état de cause, ce circuit intègre un microprocesseur et, souvent, une mémoire cache, un contrôleur de mémoire de cache et / ou une unité de gestion mémoire. De plus, une mémoire non volatile, une ou plusieurs mémoires de travail telles que mémoire à accès aléatoire (« RAM » pour le terme anglais « Random Access Memory ») ou mémoire à lecture seule (« ROM » pour le terme anglais « Read Only Memory ») figurent généralement dans la zone sécurisée. La plupart du temps, d'autres périphériques sont implantés dans la zone non sécurisée.
La mémoire non volatile (dite aussi mémoire « flash ») conserve les données enregistrées lorsque le circuit est hors tension, si bien que ces données sont accessibles à la prochaine mise sous tension. C'est donc dans cette mémoire que sont stockées les données qui doivent être toujours disponibles et, notamment, les clés de chiffrement propre au circuit.
Or une mémoire flash n'est pas totalement protégée. Il est possible de venir lire son contenu de l'extérieur au moyen de deux grands types d'attaques.
En premier lieu, l'attaque logicielle consiste à demander au circuit par une interface externe la lecture de la mémoire flash, ou bien à demander directement au microprocesseur qu'il sorte du circuit les données enregistrées dans cette mémoire. Ce type d'attaque est généralement prévenu par l'utilisation d'une unité de gestion de mémoire couplée au microprocesseur.
En second lieu, l'attaque physique du circuit est réalisée le plus souvent avec un microscope à effet de champ. Celui-ci permet de mesurer les charges stockées sur les grilles flottantes des cellules non volatiles afin de décoder les données contenues dans ces cellules. Cette deuxième attaque est aujourd'hui lente et coûteuse. De plus, certains mécanismes ont été mis en place pour la détecter et vider le contenu complet de la mémoire en cas de détection. Cependant, ces mécanismes présentent un certain temps de réponse et il peut arriver qu'une partie au moins de la mémoire soit décodée avant que celle-ci ne soit effacée.
Dans certaines applications, il ne faut pas prendre le risque d'une telle attaque qui rend vulnérable les données stockées dans la mémoire flash, données au nombre desquelles peuvent figurer des clés de chiffrement.
La présente invention a ainsi pour objet de renforcer la protection de cette mémoire contre les accès frauduleux.
Selon l'invention, un circuit programmable comprend un microprocesseur, des périphériques dont une mémoire non volatile et une mémoire de travail, un bus d'interconnexion pour relier ces périphériques au microprocesseur ; de plus ce circuit comprend des moyens de protection pour sécuriser la mémoire non volatile.
Avantageusement, ces moyens de protection comportent des moyens de cryptage pour adresser des mots cryptés à la mémoire non volatile.
De préférence, les moyens de cryptage font appel à une clé privée.
Selon un mode de réalisation privilégié du circuit, les moyens de cryptage figurent dans un module d'adaptation raccordé d'une part au bus d'interconnexion et d'autre part à la mémoire non volatile par l'intermédiaire d'une liaison dédiée.
Il est souhaitable que la longueur de la clé de cryptage soit supérieure à la longueur standard des données que traite le microprocesseur, si bien que celui-ci comprend des moyens pour décomposer les mots cryptés en données de longueur standard. Selon le mode de réalisation privilégié ci-dessus, ces moyens pour décomposer les mots cryptés en données de longueur standard figurent de préférence dans le module d'adaptation.
Ainsi, lorsque le circuit comporte de plus une mémoire cache associé à un contrôleur, la longueur de la clé de cryptage étant supérieure à la longueur standard des données que traite le microprocesseur, le module d'adaptation est prévu pour exploiter les accès consécutifs de ce contrôleur afin de décomposer les mots cryptés en données de longueur standard.
Il est préférable que la clé de cryptage soit stockée dans un registre programmable une seule fois, ce registre pouvant figurer dans la mémoire non volatile. La présente invention apparaîtra maintenant avec plus de détails dans le cadre de la description qui suit d'un exemple de réalisation donné à titre illustratif en se référant à la figure annexée qui représente un schéma d'un circuit programmable selon l'invention. En référence à la figure, un circuit programmable comporte un microprocesseur MIC éventuellement associé à une mémoire cache et/ou à un contrôleur de mémoire (non représentés). Les autres éléments du circuit sont : une mémoire non volatile FL de type flash, une mémoire de travail RAM à accès aléatoire, - éventuellement un ou plusieurs autres périphériques PER, un module d'adaptation AD, un bus système BUS pour interconnecter tous les éléments du circuit hormis la mémoire non volatile FL, et une liaison dédiée DL pour relier cette mémoire non volatile FL et le module d'adaptation AD.
L'invention propose donc de protéger les données dans la mémoire non volatile FL et une solution avantageuse consiste à recourir à des moyens de cryptage qui sont mis en œuvre de préférence par le module d'adaptation AD.
Ainsi, les données sont cryptées avant d'être enregistrées dans cette mémoire et elles sont décryptées lorsqu'elles sont lues avant d'être traitées.
Il convient donc de chiffrer les données a la volée avant de les stocker dans la mémoire non volatile FL.
Couramment, le microprocesseur traite des données d'une longueur de 8, 16 ou 32 bits (longueur standard), si bien qu'accéder à de telles données de manière sécurisée imposerait un cryptage sur 32 bits. Il s'agirait là d'un cryptage très vulnérable, pratiquement inefficace, si l'on emploie des algorithmes connus.
Il est donc souhaitable de choisir un algorithme travaillant sur des données de 64 bits dans le cas présent, voire même 128 bits dès lors que cela s'avère nécessaire. La sélection d'un algorithme standard permet d'éviter des contraintes supplémentaires, tout en assurant un niveau de sécurité maximal.
On préférera un algorithme a clé privée car il nécessite des temps de calcul beaucoup plus courts qu'un algorithme à clé publique.
A titre d'exemple, on retiendra les algorithmes suivants :
AES (abréviation de l'expression anglaise « Advanced Encryption Standard »), travaillant sur des mots de 128 bits et offrant, à l'heure actuelle, une sécurité maximale, DES (abréviation de l'expression anglaise « Data Encryption Standard »), travaillant sur des mots de 64 bits, connu pour son universalité dans les systèmes les moins exigeants en matière de sécurité, - 3DES (abréviation de l'expression anglaise « Triple Data
Encryption Standard »), ou
XDES (abréviation de l'expression anglaise « Extended Data Encryption Standard »), ces deux derniers algorithmes étant réputés pour des systèmes plus exigeant en terme de sécurité tout en assurant de hauts débits de chiffrement à faible coût.
Naturellement, le module d'adaptation AD permet de crypter des données plus longues que la longueur standard. Ce module est prévu pour traiter des données de 64 ou 128 bits enregistrées en deux ou quatre mots de 32 bits dans la mémoire non volatile FL, si bien qu'un accès à une de ces données est divisé en plusieurs accès de 32 bits.
A cet effet, le module d'adaptation AD peut exploiter les accès groupés ou accès consécutifs du contrôle de la mémoire cache du microprocesseur. Cette mémoire cache contient une copie partielle de la mémoire non volatile FL qui est mise à jour en fonction de la partie du programme que le microprocesseur MIC exécute. La mémoire cache étant très rapide et très proche du microprocesseur MIC, elle permet généralement d'améliorer les performances du circuit.
Le remplacement des données présentes dans la mémoire cache au moyen du contrôleur de cache s'effectue par paquets, ces paquets ayant une taille minimale de 2 ou plus souvent 4 mots de 32 bits, ceci quelle que soit la taille des données traitées par le microprocesseur MIC.
On remarquera ici que la mémoire cache peut également être utilisée à d'autres fins par le circuit.
Le contrôleur écrit les données enregistrées dans la mémoire cache qui concernent la mémoire flash FL, par paquets d'une taille multiple de 64 bits.
L'interfaçage de la mémoire cache avec la mémoire flash FL qui n'est capable de gérer que des accès de 32 bits se fait de façon simple en scindant un accès de taille 64bits en deux accès de 32 bits.
L'algorithme DES ou 3DES sera ainsi chargé tous les 2 mots de 32 bits, tandis que l'algorithme AES sera chargé tous les 4 mots de 32 bits. Les données sont chargées à la volée. Dans le cas d'un traitement « pipeline » de l'algorithme AES, autrement dit lorsque le traitement complet d'une donnée en un ou plusieurs cycles est capable de recevoir une nouvelle donnée à chaque cycle, seul le premier accès introduit un temps de latence sur le temps total du transfert des données. La clé privée utilisée par l'algorithme est stockée dans une zone non sécurisée du circuit dont l'accès se fait sans chiffrement, de préférence dans un registre programmable une seule fois dit « OTP » (pour l'expression anglaise One Time Programmable). Ce registre peut d'ailleurs prendre place dans la mémoire non volatile FL. Dans le cas d'une attaque physique telle que décrite ci-dessus, il suffit d'effacer la clé de cryptage dès que l'attaque est détectée, ce qui est une opération très rapide. Il n'est plus nécessaire de vider complètement la mémoire flash FL pour la rendre inopérante, cette opération de vidage pouvant prendre un temps relativement important si cette mémoire a une taille conséquente. Le fait que cette mémoire soit rendue inopérante beaucoup plus rapidement offre un facteur de sécurité supplémentaire.
L'exemple de réalisation de l'invention présenté ci-dessus a été choisi pour son caractère concret. Il ne serait cependant pas possible de répertorier de manière exhaustive tous les modes de réalisation que recouvre cette invention. En particulier, tout moyen décrit peut-être remplacé par un moyen équivalent sans sortir du cadre de la présente invention.

Claims

REVENDICATIONS
1) Circuit programmable comprenant un microprocesseur MIC, des périphériques dont une mémoire non volatile FL et une mémoire de travail RAM, un bus d'interconnexion BUS pour relier lesdits périphériques audit microprocesseur MIC, caractérisé en ce qu'il comprend des moyens de protection AD pour sécuriser ladite mémoire non volatile FL.
2) Circuit selon la revendication 1 , caractérisé en ce que lesdits moyens de protection AD comportent des moyens de cryptage pour adresser des mots cryptés à ladite mémoire non volatile FL.
3) Circuit selon la revendication 2, caractérisé en ce que lesdits moyens de cryptage AD font appel à une clé privée.
4) Circuit selon l'une quelconque des revendications 2 ou 3, caractérisé en ce que lesdits moyens de cryptage figurent dans un module d'adaptation AD raccordé d'une part audit bus d'interconnexion BUS et d'autre part à ladite mémoire non volatile FL par l'intermédiaire d'une liaison dédiée
DL
5) Circuit selon l'une quelconque des revendications 2 ou 3 caractérisé en ce que, la longueur de la clé de cryptage étant supérieure à la longueur standard des données que traite ledit microprocesseur MIC, il comprend des moyens AD pour décomposer lesdits mots cryptés en données de longueur standard.
6) Circuit selon la revendication 4 caractérisé en ce que, comportant de plus une mémoire cache associé à un contrôleur, la longueur de la clé de cryptage étant supérieure à la longueur standard des données que traite ledit microprocesseur MIC, ledit module d'adaptation AD est prévu pour exploiter les accès consécutifs dudit contrôleur afin de décomposer lesdits mots cryptés en données de longueur standard. 7) Circuit selon l'une quelconque des revendications 2 à 6, caractérisé en ce que la clé de cryptage est stockée dans un registre programmable une seule fois.
8) Circuit selon la revendication 7, caractérisé en ce que ledit registre figure dans ladite mémoire non volatile FL.
PCT/FR2004/000719 2003-03-24 2004-03-24 Circuit programmable pourvu d’une memoire securisee WO2004086230A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR03/03521 2003-03-24
FR0303521A FR2853097B1 (fr) 2003-03-24 2003-03-24 Circuit programmable pourvu d'une memoire securisee

Publications (2)

Publication Number Publication Date
WO2004086230A2 true WO2004086230A2 (fr) 2004-10-07
WO2004086230A3 WO2004086230A3 (fr) 2004-12-09

Family

ID=32947095

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/000719 WO2004086230A2 (fr) 2003-03-24 2004-03-24 Circuit programmable pourvu d’une memoire securisee

Country Status (2)

Country Link
FR (1) FR2853097B1 (fr)
WO (1) WO2004086230A2 (fr)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195752B1 (en) * 1996-10-15 2001-02-27 Siemens Aktiengesellschaft Electronic data processing circuit
US20020029345A1 (en) * 2000-07-13 2002-03-07 Yusuke Kawasaki Processing apparatus and integrated circuit
WO2002071231A1 (fr) * 2001-02-15 2002-09-12 Nokia Corporation Procede et systeme de protection d'informations
US20020166058A1 (en) * 2001-05-07 2002-11-07 Fujitsu Limited Semiconductor integrated circuit on IC card protected against tampering
US20030005313A1 (en) * 2000-01-18 2003-01-02 Berndt Gammel Microprocessor configuration with encryption
US6523118B1 (en) * 1998-06-29 2003-02-18 Koninklijke Philips Electronics N.V. Secure cache for instruction and data protection
US20030046563A1 (en) * 2001-08-16 2003-03-06 Dallas Semiconductor Encryption-based security protection for processors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6061449A (en) * 1997-10-10 2000-05-09 General Instrument Corporation Secure processor with external memory using block chaining and block re-ordering
US6202152B1 (en) * 1998-01-27 2001-03-13 Philips Semiconductors, Inc. System and method for accessing information decrypted in multiple-byte blocks

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6195752B1 (en) * 1996-10-15 2001-02-27 Siemens Aktiengesellschaft Electronic data processing circuit
US6523118B1 (en) * 1998-06-29 2003-02-18 Koninklijke Philips Electronics N.V. Secure cache for instruction and data protection
US20030005313A1 (en) * 2000-01-18 2003-01-02 Berndt Gammel Microprocessor configuration with encryption
US20020029345A1 (en) * 2000-07-13 2002-03-07 Yusuke Kawasaki Processing apparatus and integrated circuit
WO2002071231A1 (fr) * 2001-02-15 2002-09-12 Nokia Corporation Procede et systeme de protection d'informations
US20020166058A1 (en) * 2001-05-07 2002-11-07 Fujitsu Limited Semiconductor integrated circuit on IC card protected against tampering
US20030046563A1 (en) * 2001-08-16 2003-03-06 Dallas Semiconductor Encryption-based security protection for processors

Also Published As

Publication number Publication date
WO2004086230A3 (fr) 2004-12-09
FR2853097B1 (fr) 2005-07-15
FR2853097A1 (fr) 2004-10-01

Similar Documents

Publication Publication Date Title
EP1766588B1 (fr) Composant pour module de sécurité
US20070186117A1 (en) Secure processor-based system and method
US20120047373A1 (en) Memory subsystem and method therefor
EP2659360B1 (fr) Procede de chargement d'un code d'au moins un module logiciel
US20080072070A1 (en) Secure virtual RAM
FR2867871A1 (fr) Procede et dispositif de securisation de l'acces a un peripherique
EP1914990A1 (fr) Module électronique pour récepteur de télévision numérique
WO2005050442A1 (fr) Demarrage securise d'un appareil electronique a architecture smp
FR2997811A1 (fr) Dispositif de traitement de contenus multimedia mettant en oeuvre une pluralite de machines virtuelles.
EP2562675A1 (fr) Procédé de cloisonnement matériel des ressources d'un système informatique sécurisé
WO2009136080A2 (fr) Systeme et procede de securisation d'un ordinateur comportant un micronoyau
EP4120091A1 (fr) Procédé de gestion de droits d accès de tâches logicielles exécutées par un microcontrôleur, et microcontrôleur correspondant
FR2976147A1 (fr) Schema d'entrelacement de donnees pour une memoire externe d'un microcontroleur securise
EP1100225B1 (fr) Architecture d'un circuit de chiffrement mettant en oeuvre différents types d'algorithmes de chiffrement simultanément sans perte de performance
EP1055174B1 (fr) Procede de stockage et d'exploitation d'unites d'information dans un module de securite, et module de securite associe
EP1352523B1 (fr) Methode pour stocker des donnees encryptees
WO2004086230A2 (fr) Circuit programmable pourvu d’une memoire securisee
WO2004051390A2 (fr) Dispositif susceptible d'utiliser un logiciel sécurisé interne ou externe et procédé d'utilisation correspondant
EP1633074A1 (fr) Circuit intégré à signal de sécurisation codé, procédé de sécurisation, dispositif et signal de sécurisation codé au moyen d'une clé dynamique correspondants.
EP1507185A1 (fr) Méthode et dispositif de protection contre l'accès non-autorisé à une routine sensible
FR2853098A1 (fr) Circuit pourvu d'un acces externe securise
WO2002093332A1 (fr) Procede de protection d'un circuit logique contre des attaques exterieures, et unite logique comprenant un circuit logique a proteger contre des attaques exterieures
EP2860660A1 (fr) Système et méthode de chargement sécurisé de données dans une mémoire cache associée à un processeur sécurisé
WO2023117270A1 (fr) Module et procédé de sécurisation d'un équipement informatique
EP0889450B1 (fr) Méthode de chargement de donnees dans une carte à microprocesseur

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase