WO2004012025A1 - Metodo y dispositivo para comparar dos secuencias de bits en un entorno completamente optico - Google Patents

Metodo y dispositivo para comparar dos secuencias de bits en un entorno completamente optico Download PDF

Info

Publication number
WO2004012025A1
WO2004012025A1 PCT/ES2003/000385 ES0300385W WO2004012025A1 WO 2004012025 A1 WO2004012025 A1 WO 2004012025A1 ES 0300385 W ES0300385 W ES 0300385W WO 2004012025 A1 WO2004012025 A1 WO 2004012025A1
Authority
WO
WIPO (PCT)
Prior art keywords
comparing
sequences
bit sequences
bits
optical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/ES2003/000385
Other languages
English (en)
French (fr)
Inventor
Javier Marti Sendra
Francisco Ramos Pascual
Josep Manuel Martinez Canet
Javier Herrera Llorente
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Universidad Politecnica de Valencia
Original Assignee
Universidad Politecnica de Valencia
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Universidad Politecnica de Valencia filed Critical Universidad Politecnica de Valencia
Publication of WO2004012025A1 publication Critical patent/WO2004012025A1/es
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F3/00—Optical logic elements; Optical bistable devices

Definitions

  • the present invention consists of a fully optical feedback architecture for the comparison of two N-bit sequences at the input, based on the presence of a control pulse that allows comparison (in the absence of the pulse, the door is inhibited and does not perform no function), obtaining an optical pulse at the output if all the previous bits have coincided.
  • WDM wavelength division multiplexing technology
  • DWDM dense wavelength division multiplexing
  • optical packet-switched networks allow the routing function to be performed regardless of the speed of the network or the protocol used. In this way, the routing function is transparent and easily scalable.
  • the nodes responsible for performing the switching and routing functions are the OXCs and the OADMs. Routers (routers) are primarily responsible for processing the headers of the packets they receive, and deciding based on that header which is the next node they should reach. Another important feature of this type of nodes is the ability to replace headers in real time to perform a labeling of the packages (label s apping), as well as wavelength conversion and optical regeneration of both the payload (payload) as of the header.
  • the desirable objective is to reduce the electronic processing that is carried out, and therefore, the cost in speed of the devices.
  • the way to achieve this reduction in electrical processing is to match completely optical networks (all-optical networks) in which the data is switched and routed transparently, with minimal or no electrical processing.
  • NOLM Networkar Optical Loop Mirror
  • the invention provides essential novelty characteristics and notable advantages in terms of cost reduction with respect to structures already known and used for similar purposes in the current state of the art. Another of the advantages of this architecture is that it allows the entire process to be carried out in the optical domain, thus avoiding electronic processing that would reduce the speed performance of the system.
  • the invention proposes the use of a feedback XOR logic gate (the control signal at the input is fed with the output signal of said gate) plus a step of adapting the signal to the output. In this way, with a single logical gate, the processing of all the bits of the sequence is achieved.
  • the fully optical XOR gate [1,2] consists of a Mach-Zehnder interferometric structure (MZI, Mach-Zehnder interferometer) in which each arm contains a semiconductor optical amplifier
  • optical signals that enter through two ports are coupled to the corresponding ports, while a continuous wave signal (at ⁇ xor ⁇ wavelength) is coupled to another port.
  • the optical data signals pass through each of the SOAs, and induce a modulation in their carrier density, or what is the same, of the refractive index of the medium. This has the effect of a phase modulation of the continuous wave signal that propagates through the two SOAs due to the cross-phase modulation effect (XPM, Cross-Phase Modulation).
  • XPM Cross-Phase Modulation
  • a pulsed signal is introduced, the pulse of which will temporarily coincide with the first bit of each of the headers of the packets arriving at the device.
  • the function of this signal is to act as a trigger to activate the processing of the header by the XOR gate and its adaptation stage.
  • the input signals correspond to the header of the packet to be analyzed, and to the binary sequence
  • the adaptation stage is responsible for adapting the output signal both in time and in amplitude, so that each feedback pulse coincides with the bits to be processed, and to avoid oscillation problems in the feedback loop, since it comes from a amplification stage (the SOAs of the XOR gate).
  • adaptation stage consists of:
  • This stage is one of the main features of the invention, since it is the one that allows the reuse of the same logical gate for the serial processing of the N bits that form the sequence. In this way, a significant reduction in the number of devices is achieved, only two SOAs, which are needed to perform header processing. While it should be noted that for this architecture to work properly, it is necessary to replace the continuous wave control signal of the conventional XOR gate with a pulsed control signal.
  • the present invention has its most immediate application in those elements that are responsible for performing the functions of switching and routing packets through an optical network.
  • the devices that are currently responsible for performing these functions are OADMs (Optical Add-Drop Multiplexer) and OXCs (Optical Cross-Connect).
  • Figure 1 shows the truth table of the XOR logic function. This function, applied to the two data streams at the input, results in an optical pulse each time the input bits are different.
  • the XOR function is applied on the header of the package and on the complement to two of the address of the node (Keyword), that is, every time the bits of the header and the originals of the keyword coincide, a pulse is obtained at the output.
  • Figure 2. represents the basic architecture of an optical XOR door. It is based on an interferometric Mach-Zehnder structure, in which in each of the arms there is an SOA. This architecture uses a continuous wave signal as a control signal, and in the two remaining inputs the signals on which the XOR function is to be applied.
  • Figure 3. represents the architecture for the processing of headers by means of XOR doors with feedback, object of this invention. It is based on the architecture for the XOR gate of Figure 2, to which an adaptation stage of the output signal is added to be able to use said output signal, by means of feedback, as a control signal for the remaining bits.
  • the control signal is a pulsed signal (where each pulse coincides with the first bit of the sequence to be processed) that will act as the trigger condition of the XOR gate, as shown in Figure 4.
  • Figure 4.- shows the control signal
  • Figure 5. shows the adaptation stage, which allows the output signal of the door to re-enter the control signal at its entrance.
  • This stage consists of 3 elements: a pass-band filter, an attenuator and a delay line.
  • the architecture presented aims to make the comparison between two bit sequences, obtaining a pulse at the output of the last bit compared if the two sequences are exactly the same.
  • This invention has application both in the nodes of the optical networks to make the comparison between the header of the data packets and a reference header, as well as to make the comparison between any two headers or bit sequences.
  • the control signal (9) that is coupled with the logic gate output is a pulsed signal, whose pulse repetition frequency coincides with the frequency of packet arrival. In this way, this control signal (9) generates a pulse that matches the first bit of the header to be processed.
  • This pulse represented in Figure 4, is the trigger signal for the XOR gate.
  • one of the data signals at the entrance of the door (12) is the header of the data packets (10) to be processed.
  • Said header signal (10) will have been previously obtained after separating the part of the package corresponding to the header from the part corresponding to the payload.
  • the other data signal corresponds to the sequence or reference signal (11) (Keyword) with which you want to compare the previous header (10).
  • This reference sequence (11) must be introduced in complement to two, so that when the two bits compared to the input are different, the logic gate XOR (12) provides a pulse to the output. That is, if the header bit
  • the operation of the XOR logic gate (12) is as follows in view of Figure 2.
  • the control signal (2) feeds each of the two branches of the interferometer.
  • the control signal (2) is coupled with the signals to be compared by the couplers (4) and (6).
  • the control signal (2) and the input signal 1 (1) will pass through the SOA (7), while through the lower branch the control signal (2) and the input signal 2 (3) pass through the SOA (7 ').
  • the input signals (1,3) cause a phase modulation of the control signal (2).
  • the signals from the two branches are coupled again causing the output signal (8).
  • the output signal (8) will be the following:
  • the modulation effect suffered by the control signal (2) is the same in both branches. Taking into account that the lower branch suffers a lag of ⁇ radians caused by the couplers (4) and (6) of the interferometer, the output signal (8) will turn out to be the destructive interference of the signals that circulate through both branches, obtaining a null power signal
  • a pulse will be obtained at the output when the bits compared to the input are different, and a pulse will not be obtained at the output when the bits at the input are equal.
  • the operation of the XOR door is conditioned by the fact that there is a control pulse at the input on which to perform the phase modulation. In the event that a pulse is obtained at the exit of the XOR gate (12) (that is, the header bit coincides with the bit of the original reference sequence), it must pass through the adaptation stage ( 13) to be able to feedback the door (12) and serve as a control signal for the next bit of the header.
  • the control signal (9) at the XOR wavelength there are signals at different wavelengths: the control signal (9) at the XOR wavelength, and the input signals (10) and (11), which can have the same or different wavelengths, and which in turn must be different from the wavelength of the control signal.
  • the signal containing the information of interest is the control signal, that is, the ⁇ xoR wavelength signal. Therefore, a pass-band filter (18) whose central wavelength coincides with ⁇ xoR is required.
  • the pulse obtained at the output (15) of the door (12) is preceded by an amplification stage, so that the signal level is usually very high. If we did not attenuate the output pulse, by iteratively passing through the door, it would be constantly amplified, so that the system would be highly unstable. Therefore, an attenuating element (20) is required to adjust the pulse level.
  • this architecture also allows to calculate the number of bits of any two sequences that coincide consecutively (from the first bit).

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Optical Communication System (AREA)

Abstract

Una arquitectura basada en una puerta lógica XOR realimentada (la señal de control a la entrada se alimenta con la señal de salida de dicha puerta) más una etapa de adaptación de la señal a la salida cuya función consiste en realizar la comparación entre dos secuencias de bits, obteniendo un pulso a la salida del último bit comparado si las dos secuencias son iguales. La invención tiene particular aplicación en el procesado óptico de paquetes de datos que llegan a los nodos de una red óptica con una dirección de referencia.

Description

MÉTODO Y DISPOSITIVO PARA COMPARAR DOS SECUENCIAS DE BITS, EN UN ENTORNO COMPLETAMENTE ÓPTICO
DESCRIPCIÓN
OBJETO DE LA INVENCIÓN
La presente invención consiste en una arquitectura realimentada completamente óptica para la comparación de dos secuencias de N bits a la entrada, basada en la presencia de un pulso de control que permite realizar la comparación (en ausencia del pulso, la puerta se inhibe y no realiza ninguna función) , obteniendo un pulso óptico a la salida si todos los bits anteriores han coincidido. Como aplicación particular, y sobre la que se realizará especial hincapié de aquí en adelante, cabe destacar el procesado óptico de paquetes, puesto que esta arquitectura permite realizar la comparación de la cabecera de los paquetes de datos que llegan a los nodos de una red óptica con una dirección de referencia.
ANTECEDENTES DE LA INVENCIÓN
El tráfico en el campo de las telecomunicaciones ha provocado en los últimos años un espectacular crecimiento en la demanda de capacidad de transmisión a través de la fibra óptica. Esto es consecuencia de la creciente oferta de nuevos servicios interactivos y de difusión. Los servicios que se ofrecen presentan un amplio margen de requisitos en cuanto a capacidad de canal, ocupación de canal, duración de las conexiones, tiempo de establecimiento de las conexiones, etc. Esta evolución provoca que las redes y los nodos de comunicaciones tengan que adaptarse para poder ofrecer estas demandas de manera rápida, eficiente y flexible, permitiendo una comparación dinámica del ancho de banda entre los distintos usuarios.
Uno de los primeros pasos para conseguir aumentar la capacidad de una red óptica fue la aparición de la tecnología de multiplexación por división en longitud de onda (WDM, Wavelength División Multiplexing) , mediante la cual se pueden transmitir varias longitudes de onda (también llamadas canales) sobre una misma fibra óptica. A continuación, apareció una mejora de este tipo de multiplexación, denominada multiplexación por división en longitud de onda densa (DWDM, Dense Wavelength División Multiplexing) , con un espaciado entre canales más estrecho.
Una de las últimas evoluciones de las redes ópticas es la migración desde la concepción de una red orientada a conmutación de circuitos hacia una red basada en conmutación de paquetes. Las redes ópticas por conmutación de paquetes permiten realizar la función de encaminamiento independientemente de la velocidad de la red o del protocolo que se utilice. De esta manera, la función de encaminamiento resulta transparente y fácilmente escalable
(y mucho más adecuada para el gran tráfico IP existente) .
Los nodos encargados de realizar las funciones de conmutación y encaminamiento son los OXCs y los OADMs . Los encaminadores (routers) se encargan principalmente de procesar las cabeceras de los paquetes que reciben, y decidir en base a dicha cabecera cuál es el siguiente nodo al que deben llegar. Otra característica importante de este tipo de nodos es la capacidad de reemplazar cabeceras en tiempo real para realizar un etiquetado de los paquetes (label s apping) , así como la conversión de longitud de onda y la regeneración óptica tanto de la carga útil (payload) como de la cabecera.
En la actualidad, la mayoría de estos nodos realizan parte del procesado de la señal en el dominio eléctrico, lo cual supone una restricción en términos de capacidad y velocidad, lo que redunda en una disminución de los recursos de la red. El objetivo deseable es reducir el procesado electrónico que se realiza, y por tanto, el coste en velocidad de los dispositivos. La manera de conseguir esta reducción de procesado eléctrico consiste en igrar hacia redes completamente ópticas (all-optical networks) en las cuales los datos se conmuten y encaminen de manera transparente, con mínimo o nulo procesado eléctrico .
Las funciones más importantes, a nivel de red, que deben realizar estos nodos son las siguientes: conversión de longitud de onda, sincronización óptica, procesado óptico de cabeceras y conmutación óptica. Todas estas funciones, al ser funciones críticas, deben poder ser imple entadas completamente en el dominio óptico . Dentro de este marco es donde toma especial importancia la arquitectura que se presenta, pues realiza la función de procesado de la cabecera de los paquetes sin necesidad de realizar conversión al dominio eléctrico.
Actualmente, existen diversas arquitecturas para realizar el procesado de cabeceras de paquetes [3]: 1) filtros adaptados basados en fibra óptica [4] , cuyo mayor inconveniente es que no son sintonizables, 2) filtros basados en técnicas espectro-holográficas [5] , los cuales requieren de óptica espacial, 3) puertas lógicas ópticas
(AND, XOR, etc... ) [2, 6] , que presentan una baja eficiencia para cabeceras cortas, y 4) configuraciones NOLM (Nonlinear Optical Loop Mirror) [7] , que aunque son apropiadas para redes de alta velocidad presentan una sensibilidad ambiental muy grande.
La mayoría de las tecnologías existentes en la actualidad realizan la comparación de cabeceras bit a bit. Es decir, en cada instante de bit obtienen a la salida el resultado de dicha comparación sin tener en cuenta el resultado de la comparación del bit anterior, por lo que resulta necesario algún tipo de procesado para saber si las dos secuencias de bits coinciden completamente. En este punto, la invención que aquí se presenta supone un gran avance, pues para obtener el resultado final de la comparación de dos secuencias de N bits tan sólo es necesario observar a la salida el resultado de la comparación del N-ésimo bit.
Referencias citadas :
[1] K. E. Stubkjaer, "Semiconductor Optical Amplifier- based all-optical gates for high-speed optical processing" , IEEE Journal on Selected Topics in Quantum Electronics, vol.6, no. 6, November/December 2000
[2] T. Fjelde, D. Wolfson, A. Kloch, B. Dagens, A. Coquelin, I. Guillemot, F. Gaborit, F. Poingt, and M. Renaud, "Demostration of 20 Gb/s all-optical logic XOR in integrated SOA-based interferometric wavelength converter", Electronic Letters, 2βth October 2000, vol.36, no.22
[3] M. C. Cardakli, S. Lee, A. E. Willner, V. Grubsky, D.
Starodubov, and J. Feinberg, "Reconfigurable Optical
Packet Header Recognition and Routing using Ti e-to-
Wavelength Mapping and Tunable Fiber Bragg Gratings for Correlation Decoding" , IEEE Photonics Technology Letters, vol . 12 , no . 5 , May 2000
[4] J. Shin, M. Jeon, and C. Kang, "Fiber-optic matched filters with metal films deposited on fiber delay-line ends for optical packet address detection", IEEE Photonic Technology Letters, vol.8, pp.941-943, 1996
[5] X. Shen, and R. Kachru, "Optical header recognition by spectroholographic filtering", Optics Letters, vol.20, pp- 2508-2510, 1995
[6] D. Cotter, J. K. Lucek, M. Shabeer, K. Smit'h, D. C. Rogers, D. Nesset, and P. Gunning, "Self routing of 100 Gb/s using 6 bits keyword address recognition", Electronic Letters, vol.31, pp.1475-1476, 1995
[7] I. Glesk, J. P. Solokoff, and P. Prucnal, "All-optical address recognition and self-routing in a 250 Gb/s packet- switched net ork", Electronic Letters, vol.30, pp.1322- 1323, 1994
[8] F. Girardin, G. Guekos, and A. Houbavlis, "Gain Recovery of Bulk Semiconductor Optical Amplifiers", IEEE Photonics Technology Letters, vol.10, no.6, June 1998
[9] Jacco L. Pleumeekers, Matthias auer, Kevin Dreyer, CHarles Burrus, Andrew G. Dentai, Steve Shunk, Jürg Leuthold, Charles H. Joyner, "Acceleration of Gain Recovery in Semiconductor Optical Amplifiers by Optical Injection Near Transparency Wavelength", IEEE Photonics Technology Letters, vol.14, no.l, January 2002.
DESCRIPCIÓN DE LA INVENCIÓN La invención aporta características esenciales de novedad y notables ventajas en cuanto a reducción de coste con respecto a las estructuras ya conocidas y utilizadas para fines similares en el estado actual de la técnica. Otra de las ventajas que presenta la presente arquitectura es que permite realizar todo el proceso en el dominio óptico, evitando de esa manera realizar procesado electrónico que reduciría las prestaciones de velocidad del sistema.
La invención propone la utilización de una puerta lógica XOR realimentada (la señal de control a la entrada se alimenta con la señal de salida de dicha puerta) más una etapa de adaptación de la señal a la salida. De esta manera, con una única puerta lógica se consigue el procesado de todos los bits de la secuencia.
La puerta XOR completamente óptica [1,2], consiste en una estructura interferométrica Mach-Zehnder (MZI, Mach- Zehnder ínterferometer) en la que cada una uno de los brazos contiene un amplificador óptico de semiconductor
(SOA, Semiconductor Optical Amplifier) . Las señales ópticas que entran por sendos puertos (que pueden tener longitudes de onda distintas o iguales) se acoplan en los correspondientes puertos, mientras que una señal de onda continua (a longitud de onda λxor<) se acopla a otro puerto. En el MZI, las señales ópticas de datos pasan a través de cada uno de los SOAs, e inducen una modulación en su densidad de portadores, o lo que es lo mismo, del índice de refracción del medio. Esto tiene como efecto una modulación de fase de la señal de onda continua que se propaga a través de los dos SOAs debido al efecto de modulación cruzada de fase (XPM, Cross-Phase Modulation) . Otra de las ventajas de esta arquitectura es que permite que las señales de entrada sean de muy baja potencia. En este caso particular, en lugar de introducir una señal continua como señal de control [2], se introduce una señal pulsada, cuyo pulso coincidirá temporalmente con el primer bit de cada una de las cabeceras de los paquetes que lleguen al dispositivo. La función de dicha señal es servir de disparo para activar el procesado de la cabecera por parte de la puerta XOR y de su etapa de adaptación.
En el caso particular de procesado óptico de paquetes, las señales de entrada corresponden a la cabecera del paquete que se quiere analizar, y a la secuencia binaria
(dirección del nodo) con la que queremos comparar la cabecera pero representada en complemento a dos .
La etapa de adaptación se encarga de adaptar la señal de salida tanto en tiempo como en amplitud, de manera que cada pulso de control realimentado coincida con los bits a procesar, y para evitar problemas de oscilación en el bucle de realimentación, pues proviene de una etapa de amplificación (los SOAs de la puerta XOR) .
En concreto, la etapa de adaptación consta de:
• un filtro paso banda, centrado a la longitud de onda de la señal de control y que sirve para evitar que las señales de entrada se realimenten,
• un elemento atenuador, que se encarga de reducir el nivel de la señal de control, y
• un elemento retardador, que sincroniza el pulso de control realimentado con los instantes de los bits a procesar en la entrada. Esta etapa es una de las principales características de la invención, pues es la que permite la reutilización de una misma puerta lógica para el procesado en serie de los N bits que forman la secuencia. De esta manera, se consigue una notable reducción en número de los dispositivos, solamente dos SOAs, que se necesitan para realizar el procesado de cabeceras . Si bien hay que resaltar que para que esta arquitectura funcione correctamente, es necesario sustituir la señal de control de onda continua de la puerta XOR convencional por una señal de control pulsada.
La presente invención tiene su aplicación más inmediata en aquellos elementos que se encargan de realizar las funciones de conmutación y encaminamiento de paquetes a través de una red óptica. En concreto, los dispositivos que en la actualidad se encargan de realizar dichas funciones son los OADMs (Optical Add-Drop Multiplexer) y los OXCs (Optical Cross-Connect) .
BREVE DESCRIPCIÓN DE LOS DIBUJOS
Estas y otras características y ventajas de la invención se pondrán más claramente de manifiesto a partir de la descripción detallada que sigue de una forma preferida de realización, dada únicamente a título de ejemplo ilustrativo y no limitativo, con referencia a los dibujos que se acompañan, en los que:
La figura 1.- muestra la tabla de verdad de la función lógica XOR. Esta función, aplicada sobre las dos secuencias de datos a la entrada, resulta en un pulso óptico cada vez que los bits de entrada son distintos. En el caso aplicado al procesado óptico de paquetes, la función XOR se aplica sobre la cabecera del paquete y sobre el complemento a dos de la dirección del nodo (Keyword) , es decir, cada vez que los bits de la cabecera y los originales de la keyword coinciden se obtiene un pulso a la salida.
La figura 2.- representa la arquitectura básica de una puerta XOR óptica. Está basada en una estructura Mach- Zehnder interferométrica, en la que en cada uno de los brazos hay un SOA. Esta arquitectura utiliza como señal de control una señal de onda continua, y en las dos entradas restantes las señales sobre las que se quiere aplicar la función XOR.
La figura 3.- representa la arquitectura para el procesado de cabeceras mediante puertas XOR con realimentación, objeto de esta invención. Se basa en la arquitectura para la puerta XOR de la figura 2, a la que se añade una etapa de adaptación de la señal de salida para poder utilizar dicha señal de salida, mediante realimentación, como señal de control para los restantes bits. En este caso, la señal de control es una señal pulsada (donde cada pulso coincide con el primer bit de la secuencia a procesar) que actuará como condición de disparo de la puerta XOR, como muestra la figura 4.
La figura 4.- muestra la señal de control.
La figura 5.- muestra la etapa de adaptación, que permite que la señal de salida de la puerta realimente de nuevo la señal de control a la entrada de la misma. Esta etapa consta de 3 elementos: un filtro paso-banda, un atenuador y una línea de retardo .
DESCRIPCIÓN DE LA REALIZACIÓN PREFERIDA Para llevar a cabo la descripción detallada que sigue de la realización preferida de la presente invención, se hará referencia permanente a los dibujos de las figuras, a través de las cuales se han utilizado las mismas referencias numéricas para las partes iguales o similares.
La arquitectura que se presenta tiene como objetivo realizar la comparación entre dos secuencias de bit, obteniendo un pulso a la salida del último bit comparado si las dos secuencias son exactamente iguales. Esta invención tiene aplicación tanto en los nodos de las redes ópticas para realizar la comparación entre la cabecera de los paquetes de datos y una cabecera de referencia, como para realizar la comparación entre dos cabeceras o secuencias de bit cualesquiera.
El principio de funcionamiento de esta arquitectura se describe a continuación. Se pueden distinguir dos bloques principales, uno correspondiente a la puerta lógica XOR (12) representado en la figura 2 , y el otro bloque formado por la etapa de adaptación (13) representada en las figuras 3 y 5.
La señal de control (9) que se acopla con la salida de la puerta lógica es una señal pulsada, cuya frecuencia de repetición de pulso coincide con la frecuencia de llegada de paquetes. De esta manera, esta señal de control (9) genera un pulso que coincide con el primer bit de la cabecera que se quiere procesar. Este pulso, representado en la figura 4, es la señal de disparo para la puerta XOR
(12) , de manera que a partir de ese momento, la señal que va a servir de control para el resto de bits de la secuencia será la propia salida (15) de la puerta lógica
XOR(12) (tras pasar por la correspondiente etapa de adaptación (13)). De este modo, el funcionamiento de la puerta (12) se inhibe cuando no hay señal de control (9) a la entrada (17) . Así, solo cuando haya presente un pulso en la señal de control (9) , la puerta (12) realizará la comparación correspondiente.
En el caso concreto de procesado óptico de paquetes, una de las señales de datos a la entrada de la puerta (12) es la cabecera de los paquetes de datos (10) que se quiere procesar. Dicha señal de cabecera (10) se habrá obtenido previamente tras separar la parte del paquete correspondiente a la cabecera de la parte correspondiente a la carga útil.
La otra señal de datos corresponde a la secuencia o señal de referencia (11) (Keyword) con la que se quiere comparar la cabecera anterior (10) . Esta secuencia de referencia (11) se debe introducir en complemento a dos, de tal manera que cuando los dos bits comparados a la entrada sean distintos, la puerta lógica XOR (12) proporcione un pulso a la salida. Es decir, que si el bit de la cabecera
(10) es distinto del bit de la secuencia de referencia (11) en complemento a dos, entonces el bit de la cabecera y el de la secuencia original son iguales . Por esta razón es de suma importancia que se introduzca la secuencia de referencia (11) en complemento a dos, y no la secuencia original .
El funcionamiento de la puerta lógica XOR (12), es el siguiente a la vista de la figura 2. La señal de control (2) alimenta a cada una de las dos ramas del interferómetro . A la entrada de cada una de las ramas, la señal de control (2) se acopla con las señales a comparar mediante los acopladores (4) y (6) . Por la rama superior, la señal de control (2) y la señal de entrada 1 (1) pasaran por el SOA (7) , mientras que por la rama inferior la señal de control (2) y la señal de entrada 2 (3) pasan por el SOA (7'). De esta manera, las señales de entrada (1,3) provocan una modulación en fase de la señal de control (2) . A la salida del interferómetro, las señales procedentes de las dos ramas se acoplan de nuevo originando la señal de salida (8) .
La señal de salida (8) resultará la siguiente:
- si los dos bits a procesar son iguales, el efecto de modulación que sufre la señal de control (2) es el mismo en las dos ramas . Teniendo en cuenta que la rama inferior sufre un desfase de π radianes provocado por los acopladores (4) y (6) del interferómetro, la señal de salida (8) resultará ser la interferencia destructiva de las señales que circulan por ambas ramas, obteniendo una señal de potencia nula.
por otra parte, si los bits a comparar son distintos, el efecto de modulación de fase es distinto en cada una de las ramas, contrarrestando el desfase de π radianes que hay entre ambas, produciéndose una interferencia constructiva y obteniendo de esa manera un pulso a la salida. La intensidad de este pulso será máxima cuando el desfase inducido por los bits de las señales de datos sobre la señal de control en el SOA sea de π radianes .
Por tanto, se obtendrá un pulso a la salida cuando los bits comparados a la entrada sean distintos, y no se obtendrá pulso a la salida cuando los bits a la entrada sean iguales. El funcionamiento de la puerta XOR se ve condicionado por el hecho de que exista un pulso de control a la entrada sobre el cual realizar la modulación de fase. En el caso de que a la salida de la puerta XOR (12) se obtenga un pulso (es decir, que el bit de la cabecera coincida con el bit de la secuencia de referencia original) , éste deberá pasar por la etapa de adaptación (13) para poder realimentar la puerta (12) y servir de señal de control para el siguiente bit de la cabecera.
A la salida (15) de la puerta (12) se tienen señales a distintas longitudes de onda: la señal de control (9) a la longitud de onda XOR, y las señales de entrada (10) y (11) , que pueden tener la misma o distintas longitudes de onda, y que a su vez han de ser distintas a la longitud de onda de la señal de control . La señal que contiene la información de interés es la señal de control, es decir, la señal de longitud de onda λxoR. Por lo tanto, se requiere un filtro paso-banda (18) cuya longitud de onda central coincida con λxoR.
El pulso que se obtiene a la salida (15) de la puerta (12) viene precedido de una etapa de amplificación, con lo que el nivel de la señal suele ser muy elevado . Si no atenuáramos el pulso de salida, al pasar iterativamente por la puerta, se vería constantemente amplificado, con lo que el sistema sería altamente inestable. Por eso se requiere un elemento atenuador (20) que adecué el nivel del pulso.
También es necesario que el pulso de salida, para que sirva como señal de control de nuevo en la entrada, coincida temporalmente con el siguiente bit que se quiere comparar. Por eso es necesario un elemento retardador (19) que retarde el pulso de la salida de la puerta hasta el siguiente bit a comparar.
A la salida (16) de la etapa de adaptación (13) se tiene el pulso de salida con un nivel de amplitud adecuado y sincronizado con los siguientes bits de entrada para servir como señal de control a la puerta. El acoplador (14) a la entrada de la puerta permite que tanto la señal inicial de control (9) como las sucesivas salidas de la puerta sirvan como señal de control .
El funcionamiento global de esta arquitectura es el siguiente: inicialmente se inyecta un pulso en la entrada de control para realizar la primera comparación (mediante la puerta XOR (12)) entre los bits de la entrada (10) y (11) . Si esa comparación resulta en un pulso a la salida (el bit de cabecera y el bit de la secuencia original son iguales), éste pasa por la etapa de adaptación (13) y realimenta de nuevo a la puerta (12) para realizar la comparación del siguiente bit. Si en algún momento no se obtuviera un pulso a la salida (lo que implicaría que el bit de cabecera y el bit de la secuencia original no son iguales) , se obtendría a partir de ese instante una salida nula en todos los bits siguientes. De esta manera, solo se obtendrá finalmente un pulso a la salida del sistema (21) en el último bit si todos los bits anteriores han coincidido (y por lo tanto la cabecera completa coincide con la de referencia) . Ésta será realmente la salida del sistema completo.
Debido a este comportamiento, esta arquitectura también permite calcular el número de bits de dos secuencias cualesquiera que coinciden de manera consecutiva (a partir del primer bit) .
No obstante, debe entenderse que la invención ha sido descrita según una realización preferida de la misma, por lo que puede ser susceptible de modificaciones sin que ello suponga alteración alguna de su fundamento, definido en las reivindicaeiones anexas .

Claims

REIVINDICACIONES
1.- Dispositivo para comparar dos secuencias de bits, en un entorno completamente óptico, caracterizado porque consiste en una puerta lógica XOR realimentada, la cual recibe en sus entradas a las dos secuencias de bits que se desea comparar y a una señal de control que se acopla a las dos entradas de la puerta XOR, para actuar como condición de operación de dicha puerta XOR, estando compuesta la señal de control por la realimentación de la salida de la puerta X0R, a través de una etapa de adaptación, la cual se encarga de adaptar dicha salida para que pueda actuar como señal de control una vez realizada la comparación de la primera pareja de bits.
2.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación Ia, caracterizado porque la puerta XOR es una puerta completamente óptica con una arquitectura interferométrica (MZI, interferómetro Michelson, etc.), en la que en cada uno de sus brazos dispone de un amplificador óptico de semiconductor (SOA) :
3.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según reivindicaciones anteriores, caracterizado porque después de la etapa de adaptación, la realimentación de la salida de la puerta XOR se introduce en la misma puerta XOR a través de un elemento acoplador (14) , que permite que tanto un pulso inicial de disparo, como posteriormente las sucesivas salidas de la puerta XOR, puedan actuar como señal de control.
4.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación Ia, caracterizado porque la etapa de adaptación, está formada por un filtro paso-banda, centrado a la longitud de onda de referencia (longitud de onda de la señal de control) que evita que las señales de entrada se realimenten, un elemento atenuador, que se encarga de adaptar el nivel de potencia de la señal, y un elemento de retardo, que realiza la sincronización temporal de los pulsos de salida con los bits de las secuencias de bits a procesar .
5.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación Ia, caracterizado porque la puerta XOR está implementada con cualquier otra arquitectura disponible basada en un principio de funcionamiento similar.
6.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación 4a, en el cual la etapa de adaptación contiene además un acoplador que permita extraer la señal de salida de la puerta para un procesado posterior.
7.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación Ia, en el cual el desfase entre las señales que circulan por las dos ramas del interferómetro se realice mediante XGM (cross-gain modulation) o XPM (cross-phase modulation) en los SOAs .
8. - Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación
4a, caracterizado porque el filtro paso-banda está centrado a cualquiera de las longitudes de onda de la señal a comparar que se toma como referencia.
9.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación 4a, caracterizado porque el elemento atenuador está implementado mediante cualquier tecnología óptica disponible.
10.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación
4a, caracterizado porque el elemento de retardo está implementado mediante cualquier tecnología óptica disponible.
11.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación Ia, caracterizado porque las longitudes de onda de las dos señales de datos a la entrada de la puerta XOR son iguales.
12.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según reivindicaciones anteriores, caracterizado porque se inyecta una señal óptica (continua o pulsada) a cualquier longitud de onda para acelerar o configurar la respuesta de los SOAs.
13.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación 4a, caracterizado porque las funcionalidades de los elementos que componen la etapa de adaptación puedan agruparse, como por ejemplo mediante el empleo de una red de difracción sobre fibra óptica con chirp (CFG, Chirped Fiber Grating) , para filtrar, retardar y atenuar la señal, o cualquier combinación de estas funcionalidades en un solo dispositivo.
14- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación 4a, caracterizado porque la salida (21) del sistema está situada en cualquier punto de la etapa de adaptación, preferentemente entre el filtro paso banda y el elemento retardador, y/o se le aplique cualquier procesado adicional a la misma (realizar otro tipo de filtrado) .
15.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según reivindicaciones anteriores, caracterizado porque una de las secuencias de bits es la cabecera de un paquete óptico de datos, y la otra secuencia de bits es la dirección, en complemento a dos, de un nodo de una red óptica de comunicaciones.
16.- Dispositivo para comparar dos secuencias de bits en un entorno completamente óptico, según reivindicaciones anteriores, caracterizado por estar integrado en un único dispositivo, o en varios dispositivos que realicen las funciones descritas en reivindicaciones Ia a 15a.
17.- Método para comparar dos secuencias de bits en un entorno completamente óptico, mediante el dispositivo de las reivindicaciones Ia a 13a, caracterizado porque la comparación se realiza consecutivamente bit a bit mediante una puerta óptica XOR realimentada, a cuyas entradas se aplican las dos secuencias de bits a comparar, estando controlada la operación de dicha puerta XOR mediante una señal de control, la cual en la comparación de la primera pareja de bits produce un pulso para activar inicialmente la puerta XOR, y que a partir de la comparación de la primera pareja de bits, utiliza la realimentación de la salida de la puerta XOR como señal de control, de modo que tan solo se permite la comparación de la siguiente pareja de bits, si el resultado de la última comparación ha sido positivo .
18.- Método para comparar dos secuencias de bits en un entorno completamente óptico, según la reivindicación 14a, caracterizado porque una de las secuencias de bits es considerada como secuencia de referencia, y es introducida en la puerta XOR en complemento a dos, de tal modo que se obtiene un pulso a salida del dispositivo si la secuencia a comparar coincide con el original de la secuencia de referencia.
19. - Método para comparar dos secuencias de bits en un entorno completamente óptico, según reivindicaciones 14 y
15, caracterizado porque la señal de control inicial, es una señal de pulsos en la que cada pulso coincide con el primer bit de la secuencia a procesar.
20.- Método para comparar dos secuencias de bits en un entorno completamente óptico, según las reivindicaciones 14 a 16, caracterizado porque una de las secuencias de bits es la cabecera de un paquete óptico de datos, y la otra secuencia de bits es la dirección, en complemento a dos, de un nodo de una red óptica de comunicaciones.
21.- Método para comparar dos secuencias de bits en un entorno completamente óptico, según las reivindicaciones 14 a 16, caracterizado porque una de las dos secuencias de bits a comparar, son las cabeceras de sendos paquetes ópticos de datos.
PCT/ES2003/000385 2002-07-25 2003-07-24 Metodo y dispositivo para comparar dos secuencias de bits en un entorno completamente optico Ceased WO2004012025A1 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
ES200201830A ES2209629B1 (es) 2002-07-25 2002-07-25 Metodo y dispositivo para comparar dos secuencias de bits, en un entorno completamente optico.
ESP200201830 2002-07-25

Publications (1)

Publication Number Publication Date
WO2004012025A1 true WO2004012025A1 (es) 2004-02-05

Family

ID=30775945

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/ES2003/000385 Ceased WO2004012025A1 (es) 2002-07-25 2003-07-24 Metodo y dispositivo para comparar dos secuencias de bits en un entorno completamente optico

Country Status (2)

Country Link
ES (1) ES2209629B1 (es)
WO (1) WO2004012025A1 (es)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145011B2 (en) 2005-12-12 2012-03-27 Qinetiq Limited Correlation apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999284A (en) * 1997-06-05 1999-12-07 Northern Telecom Limited Optical detection and logic devices with latching function
US5999283A (en) * 1997-05-19 1999-12-07 Roberts; Kim Byron Optical logic devices and methods
EP1174759A1 (en) * 2000-07-14 2002-01-23 Lucent Technologies Inc. Optical boolean logic devices
EP1176459A1 (en) * 2000-07-28 2002-01-30 PIRELLI CAVI E SISTEMI S.p.A. Optical threshold and comparison devices and methods

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5999283A (en) * 1997-05-19 1999-12-07 Roberts; Kim Byron Optical logic devices and methods
US5999284A (en) * 1997-06-05 1999-12-07 Northern Telecom Limited Optical detection and logic devices with latching function
EP1174759A1 (en) * 2000-07-14 2002-01-23 Lucent Technologies Inc. Optical boolean logic devices
EP1176459A1 (en) * 2000-07-28 2002-01-30 PIRELLI CAVI E SISTEMI S.p.A. Optical threshold and comparison devices and methods

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8145011B2 (en) 2005-12-12 2012-03-27 Qinetiq Limited Correlation apparatus

Also Published As

Publication number Publication date
ES2209629B1 (es) 2005-04-01
ES2209629A1 (es) 2004-06-16

Similar Documents

Publication Publication Date Title
US7805049B2 (en) Devices and methods for all-optical processing and storage
US5999293A (en) Optical switch
AU690097B2 (en) Optically encoded signals
Vlachos et al. Ultrafast time-domain technology and its application in all-optical signal processing
Yeo et al. A dynamically reconfigurable folded-path time delay buffer for optical packet switching
JPH09505688A (ja) 光パルスシーケンス発生装置
Liu et al. All-optical buffering using laser neural networks
ES2209629B1 (es) Metodo y dispositivo para comparar dos secuencias de bits, en un entorno completamente optico.
Batti et al. A new all-optical switching node including virtual memory and synchronizer
Pleros et al. Optical signal processing using integrated multi-element SOA–MZI switch arrays for packet switching
Porzi et al. Application of brillouin-based continuously tunable optical delay line to contention resolution between asynchronous optical packets
Martinez et al. All-optical correlation employing single logic XOR gate with feedback
Medina Photons vs. electrons [all optical network]
Farhat et al. Performances of two contention resolution units in optical SOA-MZI router
Liu et al. All-optical signal processing for optical packet switching networks
Gao et al. Simulation of all-optical time division multiplexed router
Canet Photonic logic-gates: boosting all-optical header processing in future packet-switched networks
Sinitsyn et al. All-optical TDM multiplexers/demultiplexers with buffer stack memory
Sliti et al. Security filtering of optical data signals: an approach based on codewords
Mina et al. On Physical Considerations in Design of Wavelength Grooming Optical Networks
Wei From LDPC codes to Random Ad-hoc Networks
Parolari et al. Two-stage Sagnac demultiplexer
Toliver et al. Ultrafast multihop packet-switched optical time-division multiplexing: components and systems
Tian et al. Multichannel data packets buffered in dual loop optical buffer
Lui et al. All-optical packet switching with all-optical header processing and 2R regeneration

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP