WO2004002097A1 - Digital fsk demodulator - Google Patents

Digital fsk demodulator Download PDF

Info

Publication number
WO2004002097A1
WO2004002097A1 PCT/DE2003/001886 DE0301886W WO2004002097A1 WO 2004002097 A1 WO2004002097 A1 WO 2004002097A1 DE 0301886 W DE0301886 W DE 0301886W WO 2004002097 A1 WO2004002097 A1 WO 2004002097A1
Authority
WO
WIPO (PCT)
Prior art keywords
frequency
counter
signal
unit
user data
Prior art date
Application number
PCT/DE2003/001886
Other languages
German (de)
French (fr)
Inventor
Peter Bolz
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2004002097A1 publication Critical patent/WO2004002097A1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
    • H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection

Definitions

  • the invention relates to a method and a circuit arrangement for transmitting binary user data between a first unit and a second unit, the user data for transmission being modulated on the transmitter side by means of an FSK (frequency shift keying) method and demodulated on the receiver side.
  • FSK frequency shift keying
  • a first unit communicates with a second unit - either redirectionally or bidirectionally - via a transmitter, which works, for example, inductively or capacitively.
  • Binary user data are transmitted between the units, both units being able to send and receive binary user data.
  • transmitter electronics are assigned to both the transmitting side and the receiving side, which receive the binary useful data.
  • the user data contain a signal sequence which is transmitted in accordance with the the information has the signal state high (logic 1) or the signal state low (logic 0).
  • the transmission electronics have a modulator which, depending on the signal state of the user data to be transmitted, modulates them with a higher carrier frequency. This signal, which is converted into the higher frequency, is transmitted to the receiver side and demodulated there, so that the original useful data with its corresponding signal states are again available.
  • FSK decoders that work with a PLL (phase locked loop) are known.
  • PLL phase locked loop
  • analog PLL or digital PLL are used.
  • Analog PLLs have the disadvantage that the components used there have a relatively high temperature sensitivity, so that temperature-dependent signal offsets can occur.
  • digital PLL require significantly higher modulation (carrier) frequencies, which require appropriately trained carrier frequency generators with a complicated structure.
  • the method according to the invention and the circuit arrangement according to the invention with the features mentioned in claims 1 and 7, respectively, offer the advantage that FSK decoding can be carried out in a simple manner, in particular without temperature-dependent components and without high carrier frequencies.
  • the binary user data in Depending on their logical signal state on the transmitter side are modulated with a first frequency or a second frequency, and on the receiver side the modulated useful data clock a counter which is read out and reset as a function of a control pulse frequency, preferably one of the modulation frequencies or a frequency that is independent thereof read counter status defines the signal state of the demodulated useful signal, it is advantageously possible to perform the FSK demodulation purely digitally.
  • the demodulation is insensitive to frequency fluctuations of the carrier frequency generator due to a possible and sensible setting of the counter windows to be read out. Furthermore, the demodulator on the receiver side no longer has to be synchronized to the modulation frequency of the modulator on the transmitter side.
  • FIG. 1 shows a block diagram of a transmission system
  • Figure 2 is a block diagram of a demodulator / modulator unit of a transmitter electronics.
  • FIG. 1 shows in a block diagram a transmission system 10 for the transmission of binary useful data between a first unit 12 and a second unit 14.
  • the units 12 and 14 are, for example, assemblies of motor vehicles, with a transmission of useful data, for example between a steering wheel (unit 12 ) and a steering column (unit 14) or a vehicle seat (unit 12) and a vehicle body (unit 14).
  • a transmission of useful data for example between a steering wheel (unit 12 ) and a steering column (unit 14) or a vehicle seat (unit 12) and a vehicle body (unit 14).
  • the invention can be applied to any other examples, even outside of automotive engineering.
  • the unit 12 is assigned a first transmitter electronics 16 and the unit 14 a second transmitter electronics 18.
  • the transmitter electronics 16 and 18 are connected to one another via an inductive interface 20.
  • the interface 20 can also be a capacitive interface
  • the transmitter electronics 16 has a modulation / demodulation unit 22 which comprises a modulator 24 and a demodulator 26.
  • a first frequency generator 28 which provides a modulation (carrier) frequency fl
  • a second frequency generator 30 which provides a modulation (carrier) frequency f2
  • the modulation / demodulation unit 22 is connected to a transmitting / receiving unit 32.
  • the binary data to be transmitted from the unit 12 or the unit 14 are transmitted to the transmitter electronics 16 as a signal 34.
  • These useful signals 34 have either the logic state 1 (high) or 0 (low).
  • the signal 34 is modulated with one of the carrier frequencies via the modulator 24. In the high signal state there is a modulation with the carrier frequency fl and in the low signal state there is a modulation with the carrier frequency f2.
  • the signal 34 'modulated in this way is transmitted via the transmitter / receiver unit 32 of the transmitter electronics 16 to the transmitter / receiver unit 32 of the transmitter electronics 18. The transmission takes place via the inductive interface 20.
  • the modulated signal 34 ' is transmitted to the demodulator 26 of the transmitter Nik 18 supplied and demodulated in a manner still to be explained with reference to Figure 2.
  • the transmission then takes place as signal 34 with its logical signal states high or low to unit 14.
  • the same signal path is given for useful signals 36 assumed here. It becomes clear that bidirectional transmission of binary user data is possible in this example.
  • the modulation / demodulation / assembly 22 of the transmitter electronics 18 is shown in a more detailed block diagram.
  • the demodulator 26 comprises a counter 38, the counter input 40 of which can be acted upon by the modulated signal 34 '.
  • the signal 34 ' is optionally passed through a high-frequency filter 42.
  • the counter output 44 is connected to an evaluation unit 46, at whose output 48 the demodulated signal 34 is present.
  • a reset input 50 of the counter 38 is connected to a control pulse generator 52, which on the other hand is connected to a takeover input 54 of the evaluation unit 46.
  • the evaluation unit 46 also has an error output 56.
  • the control pulse generator 52 is connected to the frequency generator 28.
  • the frequency generators 28 and 30 are also connected to a mixer 58 of the modulator 24.
  • the control pulse generator 52 can also be connected to a frequency generator that is independent of the frequency generators 28 and 30.
  • the block diagram shown in Figure 2 shows the following function:
  • the payer 38 of the demodulator 26 is clocked by the modulated signal 34 ', that is to say it is paid up.
  • the control pulse generator 52 is fed via the frequency generator 28, that is to say the frequency fl generated by the frequency generator 28 is used to control the demodulator 26.
  • a reset signal 60 is sent to the counter 38 and a takeover signal 62 to the control pulse generator 52 Evaluation unit 46 given.
  • Da-s ⁇ reset signal 60 causes the payer 38 to be reset to the payer level 0.
  • the takeover signal 62 generated shortly before has the effect that the payer status present at the payer output 44 is taken over by the evaluation unit 46.
  • This current counter status is linked to an evaluation table 66 and the result is temporarily stored in a memory 64 of the evaluation unit 46.
  • the meter reading can be buffered to ensure that the correct meter reading is evaluated.
  • the payer status can also be temporarily stored before linking to the evaluation table 66.
  • the payer status is assigned two pieces of information in the evaluation table 66. This information includes hold on the one hand the activation or deactivation of the error output 56 and the application of the signal 34 to the signal output 48 with the possible signal states high or low.
  • a useful data rate of the signal 34 or 34 'of 10 to 250 Kbit / s or higher and a modulation (carrier) frequency fl of 7 MHz (corresponds to the useful signal state High) and a modulation (carrier) frequency f2 of 10 MHz (corresponds to the signal state Low) and a reset frequency of the control pulse generator of 1 MHz the following relationships:
  • This evaluation table 66 shows that error output 56 is active when the counter reading is between 0-5 and> 11 and is inactive when the counter reading is between 6-11.
  • the signal output 48 is switched to the high level at the same time, since this counter reading corresponds to the high level in accordance with the selected frequency division between the frequency fl (corresponds to the high level of the useful signal) and the reset frequency of 1 MHz ,
  • the signal output 48 is switched to the Low level, because this corresponds to the division of the frequency f2 of 10 MHz (at a useful signal level low) and the reset frequency. It thus becomes clear that demodulation of the previously modulated useful signal 34 is possible by simply accepting a counter status.
  • error output 56 is active and the signal level at signal output 48 is high. This ensures that in the event that the unit 12 or 14 (FIG. 1) is implemented with a microcontroller UART unit, reading in of data is prevented.
  • the setting of the error output 56 can be dispensed with entirely. This simplifies the circuit structure, but can lead to complications when reading data in the units 12 or 14 in the event of an error.
  • the counter 38 is preferably designed as a Gray code counter. This offers the advantage that only one output (counter output 44) is changed (switched on) per payment pulse via the modulated signal 34. This prevents the transfer of invalid data in the event that the reset signal 60 or the transfer signal 62 coincides exactly with a number pulse via the signal 34 '. Otherwise, such an invalid data transfer had to be prevented by means of a logic lock.
  • the high-frequency filter 42 connected upstream of the counter 38 filters out undesired signal peaks, which can be caused, for example, by the inductive interface.
  • the filter 42 can be a simple low-pass filter (RC filter) and / or a simple, non-retriggerable monoflop.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

The invention relates to a method for transmitting binary useful data between a first unit and a second unit, whereby the useful data to be transmitted is modulated on the emitter side and is demodulated on the receiver side by means of a FSK (frequency shift keying) method. According to the invention, the useful data is modulated on the emitter side, with a first frequency (f1) or a second frequency (f2) according to the logical signal state thereof, and the modulated useful data clocks a counter on the receiver side, said counter being read and put back to zero according to a control pulse frequency. The reading of the counter defines the signal state of the demodulated useful signal.

Description

DIGITALER FSK-DEMODULATOR DIGITAL FSK DEMODULATOR
Die Erfindung betrifft ein Verfahren und eine Schal- tungsanordnung zur Übertragung binarer Nutzdaten zwischen einer ersten Einheit und einer zweiten Einheit, wobei die Nutzdaten zur Übertragung mittels eines FSK (Freuquenz-Shift-Keying) -Verfahrens auf Senderseite moduliert und auf Empfangerseite demoduliert werden .The invention relates to a method and a circuit arrangement for transmitting binary user data between a first unit and a second unit, the user data for transmission being modulated on the transmitter side by means of an FSK (frequency shift keying) method and demodulated on the receiver side.
Stand der TechnikState of the art
Ubertragungssysteme, die auf Basis des FSK-Verfahrens arbeiten, sind bekannt. Hierbei kommunizieren eine erste Einheit mit einer zweiten Einheit - entweder umdirektional oder bidirektional - über einen Uber- trager, der beispielsweise induktiv oder kapazitiv arbeitet. Es werden zwischen den Einheiten binare Nutzdaten übertragen, wobei beide Einheiten binare Nutzdaten senden und empfangen können. Hierbei ist sowohl der Sendeseite als auch der Empfangerseite jeweils eine Ubertragerelektronik zugeordnet, die die binaren Nutzdaten erhalt. Die Nutzdaten beinhalten eine Signalfolge, die entsprechend der zu übertragen- den Information den Signalzustand High (logisch 1) oder den Signalzustand Low (logisch 0) besitzt. Die Ubertrageelektronik besitzt einen Modulator, der in Abhängigkeit des Signalzustandes der zu übertragenden Nutzdaten diese mit einer höheren Tragerfrequenz moduliert. Dieses in die höhere Frequenz umgesetzte Signal wird zur Empfangerseite übertragen und dort demoduliert, so dass wieder die ursprünglichen Nutzdaten mit ihren entsprechenden Signalzustanden zur Verfugung stehen.Transmission systems that work on the basis of the FSK process are known. Here, a first unit communicates with a second unit - either redirectionally or bidirectionally - via a transmitter, which works, for example, inductively or capacitively. Binary user data are transmitted between the units, both units being able to send and receive binary user data. In this case, transmitter electronics are assigned to both the transmitting side and the receiving side, which receive the binary useful data. The user data contain a signal sequence which is transmitted in accordance with the the information has the signal state high (logic 1) or the signal state low (logic 0). The transmission electronics have a modulator which, depending on the signal state of the user data to be transmitted, modulates them with a higher carrier frequency. This signal, which is converted into the higher frequency, is transmitted to the receiver side and demodulated there, so that the original useful data with its corresponding signal states are again available.
Bekannt sind FSK-Dekoder, die mit einer PLL (Phase Locked Loop) arbeiten. Hierbei werden e nach Einsatzfall analoge PLL oder digitale PLL eingesetzt. Analoge PLL haben den Nachteil, dass die dort verwendeten Bauelemente eine relativ hohe Temperaturemp- fmdlichkeit aufweisen, so dass es zu temperaturab- hangigen Signal-Offsets kommen kann. Digitale PLL benotigen im Vergleich zu analogen PLL deutlich höhere Modulations (Trager-) frequenzen, die entsprechend ausgebildete, einen komplizierten Aufbau aufweisende Tragerfrequenzgeneratoren erfordern.FSK decoders that work with a PLL (phase locked loop) are known. Depending on the application, analog PLL or digital PLL are used. Analog PLLs have the disadvantage that the components used there have a relatively high temperature sensitivity, so that temperature-dependent signal offsets can occur. Compared to analog PLL, digital PLL require significantly higher modulation (carrier) frequencies, which require appropriately trained carrier frequency generators with a complicated structure.
Vorteile der ErfindungAdvantages of the invention
Das erfmdungsgemaße Verfahren und die erfmdungsge- aße Schaltungsanordnung mit den im Anspruch 1 beziehungsweise Anspruch 7 genannten Merkmalen bietet demgegenüber den Vorteil, dass eine FSK-Dekodierung in einfacher Weise, insbesondere ohne temperaturabhan- gige Bauelemente und ohne hohe Tragerfrequenzen, erfolgen kann. Dadurch, dass die binaren Nutzdaten in Abhängigkeit ihres logischen Signalzustandes auf Senderseite mit einer ersten Frequenz oder einer zweiten Frequenz moduliert werden, und auf Empfängerseite die modulierten Nutzdaten einen Zähler takten, der in Abhängigkeit einer Steuerpulsfrequenz, bevorzugt von einer der Modulationsfrequenzen oder davon unabhängigen Frequenz, ausgelesen und zurückgesetzt wird, wobei der ausgelesene Zählerstand den Signalzustand des demodulierten Nutzsignals definiert, wird vor- teilhaft möglich, die FSK-Demodulation rein digital durchzuführen. Hierdurch wird eine sehr kostengünstige Implementierung von Modulator und Demo- dulator in einem einfachen programmierbaren Logikbaustein möglich. Insbesondere ist vorteilhaft, dass durch eine mögliche und sinnvolle Einstellung der auszulesenden Zählerfenster die Demodulation unempfindlich gegenüber Frequenzschwankungen des Trägerfrequenzgenerators ist. Ferner muss eine Aufsynchronisierung des Demodulators der Empfängerseite auf die Modulationsfrequenz des Modulators der Sendeseite nicht mehr erfolgen.The method according to the invention and the circuit arrangement according to the invention with the features mentioned in claims 1 and 7, respectively, offer the advantage that FSK decoding can be carried out in a simple manner, in particular without temperature-dependent components and without high carrier frequencies. Because the binary user data in Depending on their logical signal state on the transmitter side are modulated with a first frequency or a second frequency, and on the receiver side the modulated useful data clock a counter which is read out and reset as a function of a control pulse frequency, preferably one of the modulation frequencies or a frequency that is independent thereof read counter status defines the signal state of the demodulated useful signal, it is advantageously possible to perform the FSK demodulation purely digitally. This enables a very cost-effective implementation of the modulator and demodulator in a simple programmable logic module. It is particularly advantageous that the demodulation is insensitive to frequency fluctuations of the carrier frequency generator due to a possible and sensible setting of the counter windows to be read out. Furthermore, the demodulator on the receiver side no longer has to be synchronized to the modulation frequency of the modulator on the transmitter side.
Weitere bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den übrigen, in den Unteransprüchen genannten Merkmalen.Further preferred embodiments of the invention result from the other features mentioned in the subclaims.
Zeichnungendrawings
Die Erfindung wird nachfolgend in einem Ausführungs- beispiel anhand der zugehörigen Zeichnungen näher erläutert. Es zeigen: Figur 1 ein Blockschaltbild eines Ubertragungssys- te s undThe invention is explained in more detail below in an exemplary embodiment with reference to the associated drawings. Show it: FIG. 1 shows a block diagram of a transmission system and
Figur 2 ein Blockschaltbild einer Demodulator-/Mo- dulatoremheit einer Ubertragerelektronik.Figure 2 is a block diagram of a demodulator / modulator unit of a transmitter electronics.
Beschreibung des AusfuhrungsbeispielsDescription of the exemplary embodiment
Figur 1 zeigt in einem Blockschaltbild ein Ubertra- gungssystem 10 zur Übertragung binarer Nutzdaten zwischen einer ersten Einheit 12 und einer zweiten Einheit 14. Die Einheiten 12 und 14 sind beispielsweise Baugruppen von Kraftfahrzeugen, wobei eine Übertragung von Nutzdaten, beispielsweise zwischen einem Lenkrad (Einheit 12) und einer Lenksäule (Einheit 14) oder einem Fahrzeugsitz (Einheit 12) und einer Fahr- zeugkarosserie (Einheit 14), erfolgt. Selbstverständlich lasst sich die Erfindung auf andere beliebige Beispiele, auch außerhalb der Kraftfahrzeugtechnik, übertragen.1 shows in a block diagram a transmission system 10 for the transmission of binary useful data between a first unit 12 and a second unit 14. The units 12 and 14 are, for example, assemblies of motor vehicles, with a transmission of useful data, for example between a steering wheel (unit 12 ) and a steering column (unit 14) or a vehicle seat (unit 12) and a vehicle body (unit 14). Of course, the invention can be applied to any other examples, even outside of automotive engineering.
Der Einheit 12 ist eine erste Ubertragerelektronik 16 und der Einheit 14 eine zweite Ubertragerelektronik 18 zugeordnet. Die Ubertragerelektroniken 16 und 18 sind über eine induktive Schnittstelle 20 miteinander verbunden. Nach einem weiteren Beispiel kann die Schnittstelle 20 auch eine kapazitive SchnittstelleThe unit 12 is assigned a first transmitter electronics 16 and the unit 14 a second transmitter electronics 18. The transmitter electronics 16 and 18 are connected to one another via an inductive interface 20. According to a further example, the interface 20 can also be a capacitive interface
Nachfolgend wir auf Aufbau und Funktion der Ubertragerelektroniken 16 und 18 naher eingegangen, wobei hierbei die Erläuterung an einer Ubertragerelektronik erfolgt, wobei klar ist, dass die andere Ubertragerelektronik einen entsprechenden Aufbau und Funktionsweise besitzt .In the following we will go into more detail on the structure and function of the transmitter electronics 16 and 18, with the explanation being based on a transmitter electronics takes place, it being clear that the other transmitter electronics have a corresponding structure and mode of operation.
Die Ubertragerelektronik 16 besitzt eine Modulations- /Demodulationseinheit 22, die einen Modulator 24 und einen Demodulator 26 umfasst. Der Modulations-/Demo- dulationseinheit 22 ist ein erster Frequenzgenerator 28, der eine Modulations (Trager-) frequenz fl bereit- stellt, und ein zweiter Frequenzgenerator 30, der eine Modulations (Träger- ) frequenz f2 bereitstellt, zugeordnet. Die Modulations-/Demodulatιonseinheit 22 ist mit einer Sende-/Empfangseinheit 32 verbunden.The transmitter electronics 16 has a modulation / demodulation unit 22 which comprises a modulator 24 and a demodulator 26. A first frequency generator 28, which provides a modulation (carrier) frequency fl, and a second frequency generator 30, which provides a modulation (carrier) frequency f2, are assigned to the modulation / demodulation unit 22. The modulation / demodulation unit 22 is connected to a transmitting / receiving unit 32.
Anhand des in Figur 1 dargestellten Blockschaltbildes ergibt sich zunächst folgende allgemeine Funktion des Übertragungssystems 10. Von der Einheit 12 beziehungsweise der Einheit 14 zu übertragende binäre Daten werden als Signal 34 der Ubertragerelektronik 16 übergeben. Diese Nutzsignale 34 besitzen entweder den logischen Zustand 1 (High) oder 0 (Low) . Je nach logischem Schaltzustand des Signals 34 wird über den Modulator 24 das Signal 34 mit einer der Trägerfrequenzen moduliert. Im Signalzustand High erfolgt eine Modulation mit der Tragerfrequenz fl und im Signalzustand Low eine Modulation mit der Tragerfrequenz f2. Das so modulierte Signal 34 ' wird über die Sende- /Empfangseinheit 32 der Ubertragerelektronik 16 der Sende-/Empfangsemheit 32 der Ubertragerelektronik 18 übertragen. Die Übertragung erfolgt hierbei über die induktive Schnittstelle 20. Dort wird das modulierte Signal 34 ' dem Demodulator 26 der Ubertragerelektro- nik 18 zugeführt und in noch anhand von Figur 2 zu erläuternder Weise demoduliert . Anschließend erfolgt die Übertragung als Signal 34 mit seinen logischen Signalzustanden High beziehungsweise Low an die Einheit 14. Im umgekehrten Wege - also von der Einheit 14 zur Einheit 12 - ist der gleiche Signalweg für hier angenommene Nutzsignale 36 gegeben. Es wird deutlich, dass in diesem Beispiel eine bidirektionale Übertragung binarer Nutzdaten möglich ist.Based on the block diagram shown in FIG. 1, the following general function of the transmission system 10 is initially obtained: The binary data to be transmitted from the unit 12 or the unit 14 are transmitted to the transmitter electronics 16 as a signal 34. These useful signals 34 have either the logic state 1 (high) or 0 (low). Depending on the logical switching state of the signal 34, the signal 34 is modulated with one of the carrier frequencies via the modulator 24. In the high signal state there is a modulation with the carrier frequency fl and in the low signal state there is a modulation with the carrier frequency f2. The signal 34 'modulated in this way is transmitted via the transmitter / receiver unit 32 of the transmitter electronics 16 to the transmitter / receiver unit 32 of the transmitter electronics 18. The transmission takes place via the inductive interface 20. There, the modulated signal 34 'is transmitted to the demodulator 26 of the transmitter Nik 18 supplied and demodulated in a manner still to be explained with reference to Figure 2. The transmission then takes place as signal 34 with its logical signal states high or low to unit 14. In the opposite way - that is, from unit 14 to unit 12 - the same signal path is given for useful signals 36 assumed here. It becomes clear that bidirectional transmission of binary user data is possible in this example.
In Figur 2 ist in einem detaillierterem Blockschaltbild die Modulatιons-/Demodulatιonsemheιt 22 der Ubertragerelektronik 18 gezeigt. Es wird deutlich, dass der Demodulator 26 einen Zahler 38 umfasst, des- sen Zahlereingang 40 mit dem modulierten Signal 34 ' beaufschlagbar ist. Das Signal 34' wird gegebenenfalls über ein Hochfrequenzfllter 42 gefuhrt. Der Zahlerausgang 44 ist mit einer Auswerteeinheit 46 verbunden, an dessen Ausgang 48 das demodulierte Sig- nal 34 anliegt. Ein Rucksetzeingang 50 des Zahlers 38 ist mit einem Steuerpulsgenerator 52 verbunden, der andererseits mit einem Ubernahmeeingang 54 der Aus- werteeinheit 46 verbunden ist. Die Auswerteeinheit 46 besitzt ferner einen Fehlerausgang 56.In FIG. 2, the modulation / demodulation / assembly 22 of the transmitter electronics 18 is shown in a more detailed block diagram. It is clear that the demodulator 26 comprises a counter 38, the counter input 40 of which can be acted upon by the modulated signal 34 '. The signal 34 'is optionally passed through a high-frequency filter 42. The counter output 44 is connected to an evaluation unit 46, at whose output 48 the demodulated signal 34 is present. A reset input 50 of the counter 38 is connected to a control pulse generator 52, which on the other hand is connected to a takeover input 54 of the evaluation unit 46. The evaluation unit 46 also has an error output 56.
Der Steuerpulsgenerator 52 ist mit dem Frequenzgenerator 28 verbunden. Die Frequenzgeneratoren 28 und 30 sind darüber hinaus mit einem Mischer 58 des Modulators 24 verbunden. Der Steuerpulsgenerator 52 kann nach einer weiteren Ausfuhrungsvariante auch mit einem von den Frequenzgeneratoren 28 und 30 unabhängigen Frequenzgenerator verbunden sein. Das in Figur 2 dargestellte Blockschaltbild zeigt folgende Funktion:The control pulse generator 52 is connected to the frequency generator 28. The frequency generators 28 and 30 are also connected to a mixer 58 of the modulator 24. According to a further embodiment variant, the control pulse generator 52 can also be connected to a frequency generator that is independent of the frequency generators 28 and 30. The block diagram shown in Figure 2 shows the following function:
Der Zahler 38 des Demodulators 26 wird von dem modulierten Signal 34' getaktet, das heißt hochgezahlt. Über den Frequenzgenerator 28 wird der Steuerpulsgenerator 52 gespeist, das heißt, die vom Frequenzgenerator 28 erzeugte Frequenz fl dient der Steuerung des Demodulators 26. Entsprechend dieser Frequenz werden über den Steuerpulsgenerator 52 ein Reset-Signal 60 an den Zahler 38 und ein Ubernahmesignal 62 an die Auswerteeinheit 46 gegeben. Da-s^ Reset-Signal 60 bewirkt, dass der Zahler 38 auf den Zahlerstand 0 zurückgesetzt wird. Das kurz zuvor erzeugte Ubernahmesignal 62 bewirkt, dass der am Zahlerausgang 44 anliegende Zahlerstand von der Auswerteeinheit 46 übernommen wird. Dieser aktuelle Zahlerstand wird mit einer Auswertetabelle 66 verknüpft und das Ergebnis in einem Speicher 64 der Auswerteeinheit 46 zwischengespeichert .The payer 38 of the demodulator 26 is clocked by the modulated signal 34 ', that is to say it is paid up. The control pulse generator 52 is fed via the frequency generator 28, that is to say the frequency fl generated by the frequency generator 28 is used to control the demodulator 26. Corresponding to this frequency, a reset signal 60 is sent to the counter 38 and a takeover signal 62 to the control pulse generator 52 Evaluation unit 46 given. Da-s ^ reset signal 60 causes the payer 38 to be reset to the payer level 0. The takeover signal 62 generated shortly before has the effect that the payer status present at the payer output 44 is taken over by the evaluation unit 46. This current counter status is linked to an evaluation table 66 and the result is temporarily stored in a memory 64 of the evaluation unit 46.
Gegebenenfalls kann der Zählerstand zwischengespeichert werden, damit sichergestellt ist, dass der korrekte Zahlerstand ausgewertet wird.If necessary, the meter reading can be buffered to ensure that the correct meter reading is evaluated.
Optional kann der Zahlerstand vor Verknüpfung mit der Auswertetabelle 66 zusätzlich zwischengespeichert werden .Optionally, the payer status can also be temporarily stored before linking to the evaluation table 66.
Dem Zahlerstand sind zwei Informationen in der Auswertetabelle 66 zugeordnet. Diese Informationen bein- halten einerseits die Aktivierung beziehungsweise Deaktivierung des Fehlerausganges 56 und das Legen des Signals 34 an den Signalausgang 48 mit den möglichen Signalzuständen High beziehungsweise Low.The payer status is assigned two pieces of information in the evaluation table 66. This information includes hold on the one hand the activation or deactivation of the error output 56 and the application of the signal 34 to the signal output 48 with the possible signal states high or low.
Bei einem angenommenen konkreten Ausführungsbeispiel ergeben sich bei einer Nutzdatenrate des Signals 34 beziehungsweise 34 ' von 10 bis 250 Kbit/s oder höher und einer Modulations (Träger-) frequenz fl von 7 MHz (entspricht dem Nutzsignalzustand High) und einer Modulations (Träger-) frequenz f2 von 10 MHz (entspricht dem Signalzustand Low) und einer Reset-Frequenz des Steuerpulsgenerators von 1 MHz folgende Zusammenhänge :Assuming a specific exemplary embodiment, a useful data rate of the signal 34 or 34 'of 10 to 250 Kbit / s or higher and a modulation (carrier) frequency fl of 7 MHz (corresponds to the useful signal state High) and a modulation (carrier) frequency f2 of 10 MHz (corresponds to the signal state Low) and a reset frequency of the control pulse generator of 1 MHz the following relationships:
Figure imgf000010_0001
Figure imgf000010_0001
Anhand dieser Auswertetabelle 66 wird deutlich, dass bei einem Zählerstand zwischen 0-5 sowie > 11 der Fehlerausgang 56 aktiv ist und bei einem Zählerstand zwischen 6-11 inaktiv ist. Bei einem Zählerstand zwischen 6-8 ist gleichzeitig der Signalausgang 48 auf den Pegel High geschaltet, da entsprechend der gewählten Frequenzteilung zwischen der Frequenz fl (entspricht dem High-Pegel des Nutzsignals) und der Reset-Frequenz von 1 MHz dieser Zählerstand dem Pegel High entspricht. Beim Zählerstand zwischen 9-11 wird der Signalausgang 48 auf den Pegel Low geschaltet, da dies der Teilung der Frequenz f2 von 10 MHz (bei einem Nutzsignalpegel Low) und der Reset-Frequenz entspricht. Somit w rd deutlich, dass durch einfaches Übernehmen eines Zahlerstandes eine Demodulation des zuvor modulierten Nutzsignals 34 möglich ist.This evaluation table 66 shows that error output 56 is active when the counter reading is between 0-5 and> 11 and is inactive when the counter reading is between 6-11. With a counter reading between 6-8, the signal output 48 is switched to the high level at the same time, since this counter reading corresponds to the high level in accordance with the selected frequency division between the frequency fl (corresponds to the high level of the useful signal) and the reset frequency of 1 MHz , At the counter reading between 9-11, the signal output 48 is switched to the Low level, because this corresponds to the division of the frequency f2 of 10 MHz (at a useful signal level low) and the reset frequency. It thus becomes clear that demodulation of the previously modulated useful signal 34 is possible by simply accepting a counter status.
Bei einem Zahlerstand außerhalb der die Nutzsignalpegel High beziehungsweise Low definierenden Zahlerstande (im Beispiel < 6 und > 11) ist der Fehleraus- gang 56 aktiv und der Signalpegel am Signalausgang 48 High. Hierdurch wird erreicht, dass für den Fall, dass die Einheit 12 beziehungsweise 14 (Figur 1) mit einer Mikrokontroller-UART-Emheit realisiert ist, ein Einlesen von Daten verhindert wird.If the number of counters is outside the number of counters defining the useful signal levels high or low (in the example <6 and> 11), error output 56 is active and the signal level at signal output 48 is high. This ensures that in the event that the unit 12 or 14 (FIG. 1) is implemented with a microcontroller UART unit, reading in of data is prevented.
Gegenüber den genannten Zahlenbeispielen ist auch möglich, durch Feinabstimmung die Nutzdatenrate gegenüber den Modulations (Trager- ) frequenzen zu erhohen. Hierdurch wird möglich, die Zahlerstandsberei- ehe, in denen die Nutzsignalpegel High und Low im gültigen Bereich ausgeworfen werden, niedriger zu wählen. Durch eine Optimierung der Frequenzgeneratoren 28 und 30, mit denen die Modulation der Nutzsignale erfolgt, kann ferner auf die Verhinderung von Phasensprungen im Umschaltzeitpunkt von der Frequenz fl auf die Frequenz f2 beziehungsweise umgekehrt optimiert werden.Compared to the numerical examples mentioned, it is also possible to fine-tune the user data rate compared to the modulation (carrier) frequencies. This makes it possible to choose a lower number range, in which the useful signal levels High and Low are ejected in the valid range. By optimizing the frequency generators 28 and 30, with which the modulation of the useful signals takes place, it is also possible to optimize the prevention of phase jumps at the time of switching from frequency fl to frequency f2 or vice versa.
Nach einer weiteren Variante ist denkbar, die Fre- quenzen fl und f2 beziehungsweise die Reset-Frequenz so zu wählen, dass zwischen den gültigen Zahlerstandsbereichen zwischen dem Nutzsignalpegel High und dem Nutzsignalpegel Low ein ungültiger Zahlerstandsbereich eingeführt wird.According to a further variant, it is conceivable to select the frequencies fl and f2 or the reset frequency so that between the valid number range between the useful signal levels High and the invalid signal level range is introduced to the useful signal level low.
Ferner kann gegebenenfalls auf das Setzen des Fehler- ausganges 56 gänzlich verzichtet werden. Dies vereinfacht den Schaltungsaufbau, kann jedoch zu Komplikationen beim Dateneinlesen in den Einheiten 12 beziehungsweise 14 im Fehlerfall fuhren.Furthermore, the setting of the error output 56 can be dispensed with entirely. This simplifies the circuit structure, but can lead to complications when reading data in the units 12 or 14 in the event of an error.
Der Zahler 38 ist vorzugsweise als GrayCode-Zahler ausgebildet. Dies bietet den Vorteil, dass sich pro Zahlimpuls über das modulierte Signal 34 immer nur genau ein Ausgang (Zahlerausgang 44) verändert (wie- ter geschaltet) wird. Dies verhindert die Übernahme ungültiger Daten für den Fall, wenn das Reset-Signal 60 beziehungsweise das Ubernahmesignal 62 zeitlich genau mit einem Zahlimpuls über das Signal 34' zusammentrifft. Anderenfalls musste über eine Logikverriegelung eine derartige ungültige Datenubernahme ver- hindert werden.The counter 38 is preferably designed as a Gray code counter. This offers the advantage that only one output (counter output 44) is changed (switched on) per payment pulse via the modulated signal 34. This prevents the transfer of invalid data in the event that the reset signal 60 or the transfer signal 62 coincides exactly with a number pulse via the signal 34 '. Otherwise, such an invalid data transfer had to be prevented by means of a logic lock.
Das dem Zahler 38 vorgeschaltete Hochfrequenzfllter 42 filtert unerwünschte Signal-Peaks, die beispielsweise durch die induktive Schnittstelle hervorgerufen sein können, heraus. Das Filter 42 kann ein einfaches Tiefpassfilter (RC-Filter) und/oder ein einfaches, nicht retriggerbares Monoflop sein. The high-frequency filter 42 connected upstream of the counter 38 filters out undesired signal peaks, which can be caused, for example, by the inductive interface. The filter 42 can be a simple low-pass filter (RC filter) and / or a simple, non-retriggerable monoflop.

Claims

Patentansprüche claims
1. Verfahren zur Übertragung binärer Nutzdaten zwischen einer ersten Einheit und einer zweiten Einheit, wobei die Nutzdaten zur Übertragung mittels eines FSK (Frequenz-Shift-Keying) -Verfahrens auf Senderseite moduliert und auf Empfängerseite demoduliert werden, dadurch gekennzeichnet, dass die Nutzdaten in Abhängigkeit ihres logischen Signal zustandes auf Senderseite mit einer ersten Frequenz (fl) oder einer zwei- ten Frequenz (f2) moduliert werden und auf Empfangsseite die modulierten Nutzdaten einen Zähler takten, der in Abhängigkeit einer Steuerpulsfrequenz ausgelesen und zurückgesetzt wird, wobei der ausgelesene Zählerstand den Signalzustand des demodulierten Nutz- Signals definiert.1. Method for the transmission of binary user data between a first unit and a second unit, the user data for transmission being modulated on the transmitter side and demodulated on the receiver side by means of an FSK (frequency shift keying) method, characterized in that the user data are dependent their logical signal state are modulated on the transmitter side with a first frequency (fl) or a second frequency (f2) and the modulated user data clock on the receiving side a counter which is read out and reset as a function of a control pulse frequency, the read out counter reading indicating the signal state of the demodulated useful signal.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Steuerpulsfrequenz von einer der Modulationsfrequenzen oder einer von dieser unabhängigen Frequenz ausgelesen und zurückgesetzt wird.2. The method according to claim 1, characterized in that the control pulse frequency is read out and reset by one of the modulation frequencies or a frequency independent of this.
3. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der ausgelesene Zählerstand mit einer Auswertetabelle (66) verknüpft wird und jedem Zählerstand wenigstens eine Information zugeordnet wird. 3. The method according to any one of the preceding claims, characterized in that the read counter reading is linked to an evaluation table (66) and each counter reading is assigned at least one piece of information.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine erste Information das Setzen des Signalzustandes des demodulierten Signals (34 ' ) auslost .4. The method according to any one of the preceding claims, characterized in that a first piece of information triggers the setting of the signal state of the demodulated signal (34 ').
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine zweite Information das Setzen eines Fehlersignals auslost.5. The method according to any one of the preceding claims, characterized in that a second piece of information triggers the setting of an error signal.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die der wenigstens einen Information zugeordneten Zahlerstandsbereiche durch Auswahl der Nutzdatenrate der Nutzdaten und/oder der Modulationsfrequenz (fl, f2) und/oder der Steuerpuls- frequenz festgelegt werden.6. The method according to any one of the preceding claims, characterized in that the number range ranges assigned to the at least one information item are determined by selecting the user data rate of the user data and / or the modulation frequency (fl, f2) and / or the control pulse frequency.
7. Schaltungsanordnung zur Übertragung binarer Nutzdaten zwischen einer ersten Einheit und einer zweiten Einheit, wobei zumindest eine der Einheiten einen Sender mit einem Modulator und die andere Einheit einen Empfanger mit einem Demodulator aufweist, wobei die Modulation und Demodulation mittels eines FSK ( Frequenz-Shift-Keymg) -Verfahrens erfolgt, dadurch gekennzeichnet, dass der Demodulator (26) einen Zahler (38) umfasst, dessen Zahleingang (40) mit einer das modulierte Signal (34') übertragenden Signal- leitung verbunden ist, ein Rucksetzeingang (50) des Zahlers (38) mit einem Steuerpulsgenerator (52) verbunden ist und ein Zahlerausgang (44) mit einer das demodulierte Signal (34) bereitstellenden Auswerteeinheit (46) verbunden ist. 7. Circuit arrangement for the transmission of binary user data between a first unit and a second unit, at least one of the units having a transmitter with a modulator and the other unit having a receiver with a demodulator, the modulation and demodulation using an FSK (frequency shift Keymg) method, characterized in that the demodulator (26) comprises a counter (38), the number input (40) of which is connected to a signal line transmitting the modulated signal (34 '), a reset input (50) of the counter (38) is connected to a control pulse generator (52) and a counter output (44) is connected to an evaluation unit (46) providing the demodulated signal (34).
8. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Steuerpulsgenerator (52) mit einem der Trägerfrequenzgeneratoren (28, 30) oder einem davon unabhängig arbeitenden Frequenzgenerator verbunden ist.8. Circuit arrangement according to claim 7, characterized in that the control pulse generator (52) is connected to one of the carrier frequency generators (28, 30) or a frequency generator which operates independently thereof.
9. Schaltungsanordnung nach Anspruch 7, dadurch gekennzeichnet, dass der Zähler (38) ein GrayCode-Zahler ist.9. Circuit arrangement according to claim 7, characterized in that the counter (38) is a GrayCode counter.
10. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dem Zähler (38) ein Hochfrequenzfilter (42) vorgeschaltet ist. 10. Circuit arrangement according to one of the preceding claims, characterized in that the counter (38) is preceded by a high-frequency filter (42).
PCT/DE2003/001886 2002-06-19 2003-06-06 Digital fsk demodulator WO2004002097A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE2002128060 DE10228060A1 (en) 2002-06-19 2002-06-19 Method and circuit arrangement for the transmission of binary user data
DE10228060.6 2002-06-19

Publications (1)

Publication Number Publication Date
WO2004002097A1 true WO2004002097A1 (en) 2003-12-31

Family

ID=29723400

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2003/001886 WO2004002097A1 (en) 2002-06-19 2003-06-06 Digital fsk demodulator

Country Status (2)

Country Link
DE (1) DE10228060A1 (en)
WO (1) WO2004002097A1 (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2834689A1 (en) * 1978-08-08 1980-02-14 Licentia Gmbh Digital two-tone demodulator with synchronous clock signal recovery - converts sinusoidal signal into rectangular pulses, differentiated and changed into pulse train
JPS56136069A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Output discrimination system for fsk demodulation
JPS60195783A (en) * 1984-03-16 1985-10-04 Ricoh Co Ltd Digital demodulator
US4574247A (en) * 1984-05-21 1986-03-04 Multi-Elmac Company FM Signal demodulator
US4813058A (en) * 1986-09-01 1989-03-14 Hitachi, Ltd. FSK signal demodulator
US5550505A (en) * 1994-12-30 1996-08-27 General Electric Company Frequency shift keying (FSK) demodulator for use in low signal-to-noise ratio environments
JPH08237320A (en) * 1995-03-01 1996-09-13 Pfu Ltd Fsk demodulation circuit
JPH08331186A (en) * 1995-05-31 1996-12-13 Taiyo Yuden Co Ltd Frequency demodulating circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3535988A1 (en) * 1985-10-09 1987-04-09 Bbc Brown Boveri & Cie Method and device for demodulating a binary frequency-modulated signal
US5045854A (en) * 1990-03-01 1991-09-03 Hewlett-Packard Company Integrated high speed synchronous counter with asynchronous read-out
DE4018814A1 (en) * 1990-06-12 1992-01-02 Fraunhofer Ges Forschung METHOD AND SYSTEM FOR TRANSMITTING ENERGY AND DATA

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2834689A1 (en) * 1978-08-08 1980-02-14 Licentia Gmbh Digital two-tone demodulator with synchronous clock signal recovery - converts sinusoidal signal into rectangular pulses, differentiated and changed into pulse train
JPS56136069A (en) * 1980-03-27 1981-10-23 Fujitsu Ltd Output discrimination system for fsk demodulation
JPS60195783A (en) * 1984-03-16 1985-10-04 Ricoh Co Ltd Digital demodulator
US4574247A (en) * 1984-05-21 1986-03-04 Multi-Elmac Company FM Signal demodulator
US4813058A (en) * 1986-09-01 1989-03-14 Hitachi, Ltd. FSK signal demodulator
US5550505A (en) * 1994-12-30 1996-08-27 General Electric Company Frequency shift keying (FSK) demodulator for use in low signal-to-noise ratio environments
JPH08237320A (en) * 1995-03-01 1996-09-13 Pfu Ltd Fsk demodulation circuit
JPH08331186A (en) * 1995-05-31 1996-12-13 Taiyo Yuden Co Ltd Frequency demodulating circuit

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 006, no. 016 (E - 092) 29 January 1982 (1982-01-29) *
PATENT ABSTRACTS OF JAPAN vol. 010, no. 052 (P - 432) 28 February 1986 (1986-02-28) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 01 31 January 1997 (1997-01-31) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 04 30 April 1997 (1997-04-30) *

Also Published As

Publication number Publication date
DE10228060A1 (en) 2004-01-15

Similar Documents

Publication Publication Date Title
DE10102995B4 (en) Data bus for restraint in a vehicle
DE4191766C2 (en) Frequency control circuit for an adjustable receiver oscillator
EP0940769B1 (en) Data carrier for contacless reception of amplitude modulated signals
DE2628581B2 (en) CIRCUIT FOR RECOVERY OF CLOCK SIGNALS WITH VARIABLE FREQUENCY FOR A DIGITAL DATA RECEIVER
DE10205044A1 (en) Digital phase locked loop
EP1281261B1 (en) Device and method for compensation of dc offsets
DE102004004411B4 (en) Radio clock and method for obtaining time information
DE3625155C2 (en)
DE4421526C1 (en) Electronic contactless data transmission system esp. for security lock
WO2004002097A1 (en) Digital fsk demodulator
DE3311878A1 (en) DEVICE FOR RECEIVING TRANSMITTER WAVES
DE69827908T2 (en) TRANSPONDER FOR TOUCHLESS INDUCTIVE COMMUNICATION
EP1374514B1 (en) Demodulator for amplitude shift key (ask)-modulated signals
DE10157392C2 (en) Receiver with offset compensation
DE112008000084B4 (en) Arrangement and method for recovering a carrier signal and demodulation device
EP0433706B1 (en) Auxiliary signal transmission in a communication system for high bit-rate digital signals
DE4205014C2 (en) Demodulator for radio data signals
DE102008053097A1 (en) transponder unit
EP0842483A1 (en) Process for controlling the access of a data station to mobile data carriers
DE3616590A1 (en) SYSTEM FOR DECODING DATA SIGNALS
DE102020006742A1 (en) Device and method for data transmission
CH653829A5 (en) CODE CONVERTER FOR BINARY SIGNALS.
DE10116747A1 (en) Circuit layout for demodulating a voltage changes amplitude between a low and high level generating a charging voltage for each first and second charging circuit.
DE19933215A1 (en) Radio receiver with programmable selection facility for receiving radio data service signal via designated channel
DE19907135A1 (en) Modulated signals receiving and demodulating device e.g. for digital-to-binary signals conversion

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP