WO2003092219A1 - Procede et dispositif de chiffrement de donnees numeriques___ - Google Patents
Procede et dispositif de chiffrement de donnees numeriques___ Download PDFInfo
- Publication number
- WO2003092219A1 WO2003092219A1 PCT/FR2003/001190 FR0301190W WO03092219A1 WO 2003092219 A1 WO2003092219 A1 WO 2003092219A1 FR 0301190 W FR0301190 W FR 0301190W WO 03092219 A1 WO03092219 A1 WO 03092219A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- data
- exclusive
- encryption
- address
- encrypted
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
Definitions
- the present invention relates to a method and a device for encrypting digital data.
- the cryptographic accelerator includes a selector and a plurality of buses coupled to the selector.
- Some of the buses include means for performing a permutation of data bits among other operations.
- This type of encryption system has the disadvantage of being slow which weighs heavily on certain data exchanges and particularly between a processor and a random access memory usually used for rapid exchanges.
- the encryption systems implemented according to the prior art involve numerous exchanges of data (in particular keys) between the processor and the memory.
- the object of the present invention is to propose a method and a device for encrypting digital data which make it possible not to handicap the speed of data exchanges.
- the invention has the advantage of operating encryption more quickly.
- Another advantage of the invention is that it requires little exchange with the microprocessor.
- Another object of the invention is to propose a particularly effective encryption system which is difficult to hack.
- the present invention relates to a digital data encryption device comprising an encryption chain with:
- This device may be presented according to the embodiments introduced below: - the means for executing a "or exclusive" logical operation comprise at least one means of execution located towards the middle of the encryption chain;
- the means for executing a “or exclusive” logical operation comprise at least one “or exclusive” logic gate with an entry for the data to be encrypted and an entry for a value depending on the address for storage in data memory to encrypt;
- - the function value of the address is a part of the address obtained by truncation; - the function value of the address is obtained by extension of the address;
- the means for executing a “or exclusive” logical operation comprise at least one “or exclusive” logical gate with an entry for the data to be encrypted and an entry for a random value;
- the substitution means include packet data substitution tables.
- the invention also relates to a method for encrypting digital data comprising a chain of encryption steps in which:
- this method comprises the following steps:
- At least one “or exclusive” logical operation is executed in the middle of the encryption steps;
- At least one “or exclusive” logical operation is executed per operation between the data to be encrypted and a value depending on the address for storing the data to be encrypted in memory;
- bit packets At least one substitution of the data bits is carried out by bit packets.
- Figure 1 shows schematically the preferred use of the invention for data encryption between a processor and a random access memory.
- FIG. 2 illustrates a preferred embodiment of the device according to the invention with different encryption steps.
- the device and the method according to the invention can be implemented between a processor 1 and a memory of the random access type 2 in order to encrypt the data transmitted by the data bus 13.
- FIG. 2 shows a preferred embodiment of the invention for the encryption of incoming data bits 11.
- the reference numeral 12 illustrates the outgoing data bits originating from the encryption.
- permutation means 3, 4, 5 are present at different levels of the encryption chain.
- these permutation means 3, 4, 5 are alternated with other encryption means and particularly means for replacing data bits 6a, 6b, 6c, 6d, 7a, 7b, 8.
- the encryption chain can start with a permutation 3 followed by a substitution step by the means 6a, 6b, 6c, 6d.
- the substitution is operated by data substitution tables and preferably performed by a plurality of tables arranged in parallel to encrypt separate packets of data bits.
- substitution tables 7a, 7b use two 8-bit encryption tables.
- substitution table marked 8 with 16 bits and produced in a unique manner for carrying out the substitution tables for all of the data bits.
- this “or exclusive” operating step is positioned substantially in the middle of the encryption chain.
- the letter V represents a data entry representative of the address in memory.
- the value depending on the address can be the address itself, a value obtained by truncating the address or, more generally, a value obtained by extending the address.
- an entry is associated with the data to be encrypted and another entry is associated with the entry of a random number RN used by door 10.
- the random value RN will advantageously be changed each time the device is reset.
- the logical operation carried out by the door 10 can be followed by an additional step of permutation to the reference 5 then preferably of substitution by the table 8.
- the whole device being fixed at the hardware level (hardware implementation) the encryption parameters such as keys do not have to be transmitted by the microprocessor.
- the present invention has overcome this prejudice by proposing a new encryption device and method implemented solely in hardware while ensuring effective encryption of the data.
- Random access memory 3 4, 5, 5 '. Permutation means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
Abstract
La présente invention concerne un procédé et un dispositif de chiffrement de données numériques. Le dispositif comporte une chaîne de chiffrement avec des moyens de permutation des bits de données, des moyens de substitution des bits de données et des moyens d'exécution d'une opération logique ' ou exclusif '.Selon l'invention, les moyens de permutation, de substitution et d'exécution d'opérations logiques sont des moyens implémentés matériellement.
Description
"Procédé et dispositif de chiffrement de données numériques"
La présente invention concerne un procédé et un dispositif de chiffrement de données numériques.
Elle trouvera particulièrement son application dans le domaine du chiffrement entre une mémoire à accès aléatoire (Random Access Memory, RAM) et un processeur. Dans le domaine du cryptage en général, on connaît du document US-
B1 6.320.964 un accélérateur cryptographique.
Cet accélérateur cryptographique comprend un sélecteur et une pluralité de bus couplée au sélecteur.
Certains des bus comprennent des moyens de réalisation d'une permutation de bits de données parmi d'autres opérations.
Ces autres opérations peuvent être des opérations « ou exclusif » ou des substitutions selon le principe général du standard DES (Data Encryption Standard).
Ce document reflète l'état de la technique général dans le domaine du chiffrement de données dans la mesure où il présente une combinaison de différents moyens de chiffrement et particulièrement des permutations, des substitutions et des opérations « ou exclusif » par le biais de moyens logiciels.
En effet, dans les systèmes cryptographiques actuels, l'implémentation est soit complètement logicielle soit une association de moyens logiciels et Hardware.
Ce type de système de chiffrement a l'inconvénient d'être lent ce qui pèse fortement sur certains échanges de données et particulièrement entre un processeur et une mémoire à accès aléatoire habituellement utilisée pour des échanges rapides.
Par ailleurs, les systèmes de chiffrement mis en œuvre selon l'art antérieur impliquent de nombreux échanges de données (notamment des clés) entre le processeur et la mémoire.
Cela pèse également sur la rapidité d'exécution de l'ensemble du processus de chiffrement.
La présente invention a pour objectif de proposer un procédé et un dispositif de chiffrement de données numériques qui permettent de ne pas handicaper la rapidité des échanges de données.
Pour ce faire, l'invention a l'avantage d'opérer un chiffrement de façon plus rapide.
En effet, son implantation strictement hardware assure une grande rapidité du chiffrement. On notera que l'implémentation purement hardware du dispositif de chiffrement va à encontre d'un préjugé constant dans l'état de la technique selon lequel il est nécessaire de disposer d'une couche logicielle pour assurer un chiffrement avec une souplesse d'utilisation notamment quant à la saisie et les modifications de clés de chiffrement. La présente invention a vaincu ce préjugé en proposant un nouveau dispositif et procédé de chiffrement implantés uniquement en hardware tout en assurant un chiffrement efficace des données.
Un autre avantage de l'invention est qu'elle ne nécessite que peu d'échanges avec le microprocesseur. Un autre but de l'invention est de proposer un système de chiffrement particulièrement efficace et difficile à pirater.
D'autres buts et avantages apparaîtront au cours de la description qui suit d'un mode de réalisation préféré de l'invention qui n'est cependant qu'indicatif.
La présente invention concerne un dispositif de chiffrement de données numériques comportant une chaîne de chiffrement avec :
- des moyens de permutation des bits de données ;
- des moyens de substitution des bits de données ; - des moyens d'exécution d'une opération logique « ou exclusif » caractérisé par le fait que lesdits moyens de permutation, de substitution et d'exécution sont des moyens implémentés matériellement.
Ce dispositif pourra se présenter suivant les modes de réalisation introduits ci-après : - les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins un moyen d'exécution situé vers le milieu de la chaîne de chiffrement ;
- les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins une porte logique « ou exclusif » avec une entrée pour les données à chiffrer et une entrée pour une valeur fonction de l'adresse de stockage en mémoire de données à chiffrer ;
- la valeur fonction de l'adresse est l'adresse elle-même ;
- la valeur fonction de l'adresse est une partie de l'adresse obtenue par troncature ; - la valeur fonction de l'adresse est obtenue par extension de l'adresse ;
- les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins une porte logique « ou exclusif » avec une entrée pour les données à chiffrer et une entrée pour une valeur aléatoire ;
- la valeur aléatoire est modifiée à chaque remise à zéro du dispositif ; - les moyens de substitution comportent des tables de substitution de données par paquets.
L'invention concerne également un procédé de chiffrement de données numériques comportant une chaîne d'étapes de chiffrement dans laquelle :
- on effectue des permutations des bits de données ; - on effectue des substitutions des bits de données ;
- on exécute des opérations logiques « ou exclusif » caractérisé par le fait qu'on effectue les étapes de chiffrement par utilisation de moyens implémentés matériellement.
Selon des variantes préférées, ce procédé comporte les étapes suivantes :
- on exécute au moins une opération logique « ou exclusif » vers le milieu des étapes de chiffrement ; - on exécute au moins une opération logique « ou exclusif » par opération entre les données à chiffrer et une valeur fonction de l'adresse de stockage en mémoire des données à chiffrer ;
- on utilise comme valeur fonction de l'adresse l'adresse elle-même ;
- on obtient la valeur fonction de l'adresse en tronquant ladite adresse ; - on obtient la valeur fonction de l'adresse par extension de l'adresse
- on exécute au moins une opération logique « ou exclusif » par opération entre les données à chiffrer et une valeur aléatoire ;
- on modifie la valeur aléatoire à chaque remise à zéro.
- on effectue au moins une substitution des bits de données par paquets dé bits.
Les dessins ci-joints sont donnés à titre d'exemples et ne sont pas limitatifs de l'invention. Ils représentent seulement un mode de réalisation de l'invention et permettront de la comprendre aisément.
La figure 1 schématise l'utilisation préférentielle de l'invention pour un chiffrement de données entre un processeur et une mémoire à accès aléatoire.
La figure 2 illustre un mode de réalisation préféré du dispositif selon l'invention avec différentes étapes de chiffrement.
En référence à la figure 1 , le dispositif et le procédé selon l'invention peuvent être mis en œuvre entre un processeur 1 et une mémoire du type à accès aléatoire 2 afin de chiffrer les données transmises par le bus de données 13.
Toute autre application à divers échanges de données n'est cependant pas exclue de la présente invention.
On a présenté en figure 2 un mode de réalisation préféré de l'invention pour le chiffrement de bits de données entrant 11.
Le repère 12 illustre les bits de données sortant issus du chiffrement.
En référence à cette figure, différents moyens de permutations 3, 4, 5 sont présents à différents niveaux de la chaîne de chiffrement.
Avantageusement, ces moyens de permutation 3, 4, 5 sont alternés avec d'autres moyens de chiffrement et particulièrement des moyens de substitution de bits de données 6a, 6b, 6c, 6d, 7a, 7b, 8.
Par ailleurs, des moyens d'exécution d'une opération logique « ou exclusif » sont également présents et représentés ici sous forme de portes logiques 9, 10.
A titre préféré, la chaîne de chiffrement s'organise comme suit : N x (alternances permutations/ Substitutions), XOR avec V, XOR avec RN (pas de permutations avec RN), M x alternances permutations / Substitutions), N et M >=1 de préférence au moins deux.
En référence à la figure 2, la chaîne de chiffrement peut débuter par une permutation 3 suivie d'une étape de substitution par les moyens 6a, 6b, 6c, 6d.
La substitution est opérée par des tables de substitution de données et préferentiellement réalisée par une pluralité de tables disposées en parallèle pour chiffrer des paquets distincts de bits de données.
Dans l'exemple de données échangées sur 16 bits, on pourra utiliser quatre tables de substitution de quatre bits.
On pourra également comme dans le cas des tables de substitution 7a, 7b utiliser deux tables de chiffrement de 8 bits.
Toujours en référence à la figure 2, on peut également constituer une table de substitution repérée 8 de 16 bits et réalisée de façon unique pour effectuer les tables de substitution de l'ensemble des bits de données.
Suite à des tables de substitution représentées aux repères 6a, 6b, 6c, 6d, on réalise une nouvelle permutation au niveau 4.
S'ensuit une nouvelle étape de substitution au niveau 7a, 7b.
On réalise alors une opération logique « ou exclusif » par l'intermédiaire de la porte 9.
On visualise clairement à la figure 2, que cette étape d'opération « ou exclusif » est positionnée sensiblement au milieu de la chaîne de chiffrement.
A titre préféré, on utilise pour l'opération logique « ou exclusif » une entrée d'une valeur fonction de l'adresse de stockage en mémoire des données à chiffrer.
Dans ce cadre, on a représenté par la lettre V une entrée de données représentative de l'adresse en mémoire.
A titre d'exemple, la valeur fonction de l'adresse peut être l'adresse elle-même, une valeur obtenue par troncature de l'adresse ou, plus généralement, une valeur obtenue par extension de l'adresse.
Cela dépendra de la longueur relative des données à chiffrer et de leur adresse.
Par extension on signifie que les bits de l'adresse sont recopiés et ou tronqués afin que la valeur obtenue comporte un même nombre de bits que la données avec laquelle on doit effectué un « ou exclusif ».
Suite à cette étape, on réalise une nouvelle étape d'opération logique « ou exclusif » repérée 10.
Au niveau de cette porte, une entrée est associée aux données à chiffrer et une autre entrée est associée à l'entrée d'un nombre aléatoire RN utilisé par la porte 10.
La réalisation d'une porte « ou exclusif » 10 avec une entrée d'une valeur aléatoire RN a l'avantage avec un faible surcoût et peu de perte de rapidité de gêner les attaques longues à base d'accumulation de résultats nécessitant beaucoup de traitement et donc parfois impliquant des remises à zéro.
Dans ce cadre, on changera avantageusement la valeur aléatoire RN à chaque remise à zéro du dispositif.
En ce qui concerne la porte « ou exclusif » 9, elle a également l'avantage de ne pas peser sur la rapidité du chiffrement et notamment en proposant des étapes de troncature ou d'extension de la valeur d'adresse pour l'adapter à la longueur des données de chiffrement qui sont des opérations techniquement rapides.
L'opération logique effectuée par la porte 10 peut être suivie d'une étape supplémentaire de permutation au repère 5 puis préferentiellement de substitution par la table 8.
Ces opérations 5, 8 peuvent être renouvelées M fois comme figuré. En sortie, on obtient des données chiffrées repérées 12. On réalise ainsi un chiffrement efficace c'est-à-dire difficile à percer tout en assurant une grande rapidité d'exécution des opérations de chiffrement.
On notera que dans le mode de réalisation préféré illustré, très peu d'échanges sont nécessaires entre le processeur et le dispositif de chiffrement notamment en ce qui concerne les paramètres de chiffrement.
En effet, l'ensemble du dispositif étant fixé au niveau matériel (implémentation hardware) les paramètres de chiffrement tels que des clés n'ont pas à être transmises par le microprocesseur.
En effet, son implantation strictement hardware assure une grande rapidité du chiffrement.
On notera que l'implémentation purement hardware du dispositif de chiffrement va à encontre d'un préjugé constant dans l'état de la technique selon lequel il est nécessaire de disposer d'une couche logicielle pour assurer un chiffrement avec une souplesse d'utilisation notamment quant à la saisie et les modifications de clés de chiffrement.
La présente invention a vaincu ce préjugé en proposant un nouveau dispositif et procédé de chiffrement implantés uniquement en hardware tout en assurant un chiffrement efficace des données.
REFERENCES
1. Processeur
2. Mémoire à accès aléatoire 3, 4, 5, 5'. Moyens de permutation
6a, 6b, 6c, 6d. Moyens de substitution 7a, 7b. Moyens de substitution
8, 8'. Moyens de substitution
9. Porte logique 10. Porte logique
11. Bits de données entrant
12. Bits de données sortant
13. Bus de données V. Valeur RN. Valeur aléatoire
Claims
1. Dispositif de chiffrement de données numériques comportant une chaîne de chiffrement avec : - des moyens de permutation (3, 4, 5) des bits de données ;
- des moyens de substitution (6a,b,c,d, 7a, 7b, 8) des bits de données ;
- des moyens d'exécution d'une opération logique « ou exclusif » (9, 10) lesdits moyens de permutation, de substitution et d'exécution étant des moyens implémentés matériellement, caractérisé par le fait que les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins une porte logique « ou exclusif » (9) avec une entrée pour les données à chiffrer et une entrée pour une valeur (V) fonction de l'adresse de stockage en mémoire de données à chiffrer.
2. Dispositif selon la revendication 1 , caractérisé par le fait que les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins un moyen d'exécution situé vers le milieu de la chaîne de chiffrement.
3. Dispositif selon l'une quelconque des revendications 1 ou 2 caractérisé par le fait que la valeur (V) fonction de l'adresse est obtenue par extension de l'adresse.
4. Dispositif selon l'une quelconque des revendications 1 à 3, caractérisé par le fait que les moyens d'exécution d'une opération logique « ou exclusif » comportent au moins une porte logique « ou exclusif » (10) avec une entrée pour les données à chiffrer et une entrée pour une valeur aléatoire (RN).
5. Dispositif selon la revendication 4, caractérisé par le fait que la valeur aléatoire (RN) est modifiée à chaque remise à zéro du dispositif.
6. Dispositif selon l'une quelconque des revendications 1 à 5, caractérisé par le fait que les moyens de substitution comportent des tables de substitution de données par paquets.
7. Procédé de chiffrement de données numériques comportant une chaîne d'étapes de chiffrement dans laquelle :
- on effectue des permutations (3,4,5) des bits de données ;
- on effectue des substitutions (6a,b,c,d, 7a, 7b, 8) des bits de données ; - on exécute des opérations logiques ou « exclusif » (9, 10)
- on effectue les étapes de chiffrement par utilisation de moyens implémentés matériellement. caractérisé par le fait qu'on exécute au moins une opération logique « ou exclusif » par opération entre les données à chiffrer et une valeur fonction de l'adresse de stockage en mémoire des données à chiffrer.
8. Procédé selon la revendication 7, caractérisé par le fait qu'on exécute au moins une opération logique « ou exclusif » vers le milieu des étapes de chiffrement.
9. Procédé selon la revendication 8, caractérisé par le fait qu'on obtient la valeur fonction de l'adresse par extension de ladite adresse.
10. Procédé selon l'une quelconque des revendications 7 à 9, caractérisé par le fait qu'on exécute au moins une opération logique « ou exclusif » par opération entre les données à chiffrer et une valeur aléatoire.
11. Procédé selon la revendication 10, caractérisé par le fait qu'on modifie la valeur aléatoire à chaque remise à zéro.
12. Procédé selon l'une quelconque des revendications 8 à 1 1 , caractérisé par le fait qu'on effectue au moins une substitution des bits de données par paquets de bits.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| AU2003249148A AU2003249148A1 (en) | 2002-04-23 | 2003-04-15 | Method and device for encryption of digital data |
| EP03747142A EP1502381A1 (fr) | 2002-04-23 | 2003-04-15 | Procede et dispositif de chiffrement de donnees numeriques--- |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0205028A FR2838892A1 (fr) | 2002-04-23 | 2002-04-23 | Procede et dispositif de chiffrement de donnees numeriques |
| FR02/05028 | 2002-04-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| WO2003092219A1 true WO2003092219A1 (fr) | 2003-11-06 |
Family
ID=28686262
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PCT/FR2003/001190 WO2003092219A1 (fr) | 2002-04-23 | 2003-04-15 | Procede et dispositif de chiffrement de donnees numeriques___ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP1502381A1 (fr) |
| AU (1) | AU2003249148A1 (fr) |
| FR (1) | FR2838892A1 (fr) |
| WO (1) | WO2003092219A1 (fr) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2438972A (en) * | 2006-06-07 | 2007-12-12 | Samsung Electronics Co Ltd | Encrypting data using an address associated with the data |
| US8332634B2 (en) | 2006-06-07 | 2012-12-11 | Samsung Electronics Co., Ltd. | Cryptographic systems for encrypting input data using an address associated with the input data, error detection circuits, and methods of operating the same |
| US20150104011A1 (en) * | 2011-09-13 | 2015-04-16 | Combined Conditional Access Development & Support, LLC | Preservation of encryption |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2438511B1 (fr) * | 2010-03-22 | 2019-07-03 | LRDC Systems, LLC | Procédé destiné à identifier et à protéger l'intégrité d'un ensemble de données de source |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618701A2 (fr) * | 1993-03-11 | 1994-10-05 | Nec Corporation | Dispositif hardware de chiffrement des blocs de bit pendant renouvellement de clé à chaque itération |
| EP0802653A2 (fr) * | 1996-04-15 | 1997-10-22 | Vlsi Technology, Inc. | Appareil de chiffrement non-parallèle multicycle |
-
2002
- 2002-04-23 FR FR0205028A patent/FR2838892A1/fr active Pending
-
2003
- 2003-04-15 AU AU2003249148A patent/AU2003249148A1/en not_active Abandoned
- 2003-04-15 WO PCT/FR2003/001190 patent/WO2003092219A1/fr not_active Application Discontinuation
- 2003-04-15 EP EP03747142A patent/EP1502381A1/fr not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0618701A2 (fr) * | 1993-03-11 | 1994-10-05 | Nec Corporation | Dispositif hardware de chiffrement des blocs de bit pendant renouvellement de clé à chaque itération |
| EP0802653A2 (fr) * | 1996-04-15 | 1997-10-22 | Vlsi Technology, Inc. | Appareil de chiffrement non-parallèle multicycle |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2438972A (en) * | 2006-06-07 | 2007-12-12 | Samsung Electronics Co Ltd | Encrypting data using an address associated with the data |
| GB2438972B (en) * | 2006-06-07 | 2011-01-12 | Samsung Electronics Co Ltd | Cryptographic systems for encrypting input data using an address associated with the input data and methods of operating the same |
| DE102007026977B4 (de) * | 2006-06-07 | 2012-03-08 | Samsung Electronics Co., Ltd. | Kryptographisches System und zugehöriges Betriebsverfahren und Computerprogrammprodukt |
| US8332634B2 (en) | 2006-06-07 | 2012-12-11 | Samsung Electronics Co., Ltd. | Cryptographic systems for encrypting input data using an address associated with the input data, error detection circuits, and methods of operating the same |
| US20150104011A1 (en) * | 2011-09-13 | 2015-04-16 | Combined Conditional Access Development & Support, LLC | Preservation of encryption |
| US11418339B2 (en) * | 2011-09-13 | 2022-08-16 | Combined Conditional Access Development & Support, Llc (Ccad) | Preservation of encryption |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1502381A1 (fr) | 2005-02-02 |
| AU2003249148A1 (en) | 2003-11-10 |
| FR2838892A1 (fr) | 2003-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1769603B1 (fr) | Procede et dispositif d'execution d'un calcul cryptographique | |
| EP2892176A2 (fr) | Procédé de conversion d'un contenu a accès conditionnel et récepteur pour la mise en oeuvre de ce procédé | |
| WO2003085881A1 (fr) | Procede de securisation d'une entite electronique a acces crypte | |
| FR3092923A1 (fr) | Méthode cryptographique de vérification des données | |
| FR3003665A1 (fr) | Procede de transmission hybride de messages a memoire partagee | |
| FR2884663A1 (fr) | Procede de communication entre un lecteur et un marqueur d'indentification sans fil, lecteur et marqueur associes | |
| WO2003092219A1 (fr) | Procede et dispositif de chiffrement de donnees numeriques___ | |
| EP3861670B1 (fr) | Méthode de transchiffrement à faible latence de calcul appliquée au chiffrement homomorphe | |
| EP1455478A1 (fr) | Procédé de cryptage d'un mot comportant N digits | |
| FR2808948A1 (fr) | Systeme et methode pour authentifier de maniere unique chaque reproduction d'un groupe de documents electroniques | |
| FR2860364A1 (fr) | Moteur cryptographique materiel et procede de chiffrement de donnees | |
| FR2890202A1 (fr) | Demonstration d'une modification des donnees d'un ensemble de donnees | |
| FR2939534A1 (fr) | Procede et dispositif de chiffrement et de dechiffrement de donnees numeriques. | |
| EP3545641A1 (fr) | Procédé de chiffrement cherchable | |
| EP1610463A1 (fr) | Vérification d'un flux de bits | |
| EP1387519A2 (fr) | Procédé de sécurisation d'un ensemble électronique contre des attaques par introduction d'erreurs | |
| CA2859027C (fr) | Procede de detection d'intrusions non sollicitees dans un reseau d'information, dispositif, produit programme d'ordinateur et moyen de stockage correspondants | |
| EP3937049A1 (fr) | Procédé de labellisation d'objets dans un environnement de traitement de grands volumes de données en utilisant des codes binaires et système de labellisation associé | |
| EP3777007A1 (fr) | Procédés, dispositifs et programmes d'ordinateur pour le chiffrement et le déchiffrement de données pour la transmission ou le stockage de données | |
| FR3055720A1 (fr) | Procede de stockage securise d’un fichier source numerique. | |
| EP1982461A1 (fr) | Protection d'un algorithme cryptographique | |
| FR3090939A1 (fr) | Procede de verification d’integrite et de dechiffrement d’un message chiffre, cryptomodule et terminal associes | |
| FR3060148A1 (fr) | Procede d'emission d'un message, procede de reception, dispositif d'emission, dispositif de reception et systeme de communication associes | |
| FR3131154A1 (fr) | Procede de configuration d un systeme de detection d intrusion dans un reseau de communication, procede de detection, arcitecture et ensemble associes. | |
| FR3140457A1 (fr) | Méthode d’amélioration de hachage d’un fichier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AK | Designated states |
Kind code of ref document: A1 Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PH PL PT RO RU SC SD SE SG SK SL TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW |
|
| AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG |
|
| 121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
| WWE | Wipo information: entry into national phase |
Ref document number: 2003747142 Country of ref document: EP |
|
| WWP | Wipo information: published in national office |
Ref document number: 2003747142 Country of ref document: EP |
|
| WWW | Wipo information: withdrawn in national office |
Ref document number: 2003747142 Country of ref document: EP |
|
| NENP | Non-entry into the national phase |
Ref country code: JP |
|
| WWW | Wipo information: withdrawn in national office |
Country of ref document: JP |