WO2002075932A2 - Prozessoranordnung für sicherheitsrelevante anwendungen und verfahren zum ausführen von sicherheitsrelevanten anwendungen - Google Patents

Prozessoranordnung für sicherheitsrelevante anwendungen und verfahren zum ausführen von sicherheitsrelevanten anwendungen Download PDF

Info

Publication number
WO2002075932A2
WO2002075932A2 PCT/EP2002/003040 EP0203040W WO02075932A2 WO 2002075932 A2 WO2002075932 A2 WO 2002075932A2 EP 0203040 W EP0203040 W EP 0203040W WO 02075932 A2 WO02075932 A2 WO 02075932A2
Authority
WO
WIPO (PCT)
Prior art keywords
memory
data
processor arrangement
arithmetic unit
security
Prior art date
Application number
PCT/EP2002/003040
Other languages
English (en)
French (fr)
Other versions
WO2002075932A3 (de
Inventor
Berndt Gammel
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to AU2002247762A priority Critical patent/AU2002247762A1/en
Publication of WO2002075932A2 publication Critical patent/WO2002075932A2/de
Publication of WO2002075932A3 publication Critical patent/WO2002075932A3/de

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06KGRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073Special arrangements for circuits, e.g. for protecting identification code in memory

Definitions

  • the present invention relates to processor arrangements for security-relevant applications and in particular to processor arrangements which are suitable for chip cards.
  • Chip cards for security-related applications, such as. B.
  • Security controllers, security tokens or smart card controllers are usually used in chip cards to run security-related applications.
  • Chip cards with such processor arrangements are used, for example, to put an electronic signature under an electronic document, to check authorizations of the holder of the chip card or to use certain services for which fees are payable.
  • chip cards contain a memory in which secret authentication data, encryption programs or communication programs are stored, so that the chip card can communicate with a chip card terminal.
  • the problem with chip cards is that they are in the possession of the chip card holder and therefore in an unsafe environment. If the chip card holder wishes to carry out an attack on a crypto-algorithm or on the crypto-algorithm key, he can carry out arbitrarily complicated attacks on the chip card due to the fact that the chip card is at his free disposal.
  • processor arrangements for security-relevant data contain a hardware unit for memory encryption and decryption. This has the task of encrypting decrypt data stored in the memory when reading the processor or to encrypt plain text data generated by an arithmetic unit so that the chip cards generated by the arithmetic unit are stored in encrypted form in the memory of the chip card.
  • processor arrangements for security-relevant applications which are suitable for so-called security ICs that are to be accommodated on a chip card, also have the problem of limited memory.
  • the size of the chip card is limited.
  • the space on the chip card that can be used for the processor arrangement in the form of an integrated circuit is also limited.
  • chip cards require a relatively large chip area, which is why the memory resources of a chip card have so far been very limited.
  • the requirements for the chip card with regard to the complexity of the cryptographic algorithms and with regard to the word width of the data words to be processed are constantly increasing, since it can be said as a general rule that more complex cryptographic algorithms and longer data words also provide greater security against attackers.
  • Typical chip cards have memory sizes in the range from 10 to 100 kilobytes, so that it is immediately clear that storing more complex programs can fail at this mark.
  • the chip card should work as much as possible autonomously, which means that the chip card should store as complete a program code as possible of a crypto-algorithm.
  • the reason this is due to the fact that when a smart card terminal has to transmit program code to the smart card, the transmission from the terminal to the smart card can be intercepted, causing a security leak.
  • too much computing power or storage capacity must not be demanded of the chip card terminals, since chip card terminals as well as chip cards have to be offered at a reasonable price so that a certain system of chip card and chip card terminal can even prevail on the market.
  • the object of the present invention is to provide a processor arrangement for security-relevant applications, a method for executing security-relevant applications or a chip card which on the one hand are secure against attacks and on the other hand provide sufficient computer resources.
  • a processor arrangement according to the invention for security-relevant use also comprises a device for decompressing the memory content, which is stored in the memory in encrypted and compressed form.
  • the time it takes for the encryption algorithm to encrypt data is proportional to the amount of data to be encrypted.
  • Data compression which for example reduces the number of bits of the compressed data by half in comparison to the uncompressed data, automatically means that the time required for encryption is also only about half as long due to the halved amount of data.
  • the decryption is preferably carried out before the data decompression.
  • a problem for the memory management of the processor arrangement for security-relevant applications is the fact that the data compression gain depends on the data itself. If the data changes, for example when the arithmetic unit of the processor arrangement outputs data which are to be stored in the memory of the processor arrangement, the size of the compressed and encrypted output data of the arithmetic unit differs from the size of the data which are to be overwritten.
  • a further data connection 24 can also be located between the arithmetic unit 12 and the memory 10 in order to be able to load uncompressed and unencrypted data stored in the memory 10 into the arithmetic unit 12 bypassing the device 14.
  • the processor arrangement according to the invention shown in FIG. 1 is preferably arranged on a chip card 26, which also has an interface 28 for an external terminal.
  • a compression / decompression device 30 is connected between the arithmetic unit 12 and the interface 28.
  • the device 30 also has a decompression capability to report on the
  • Interfaces receive decompressed data that is compressed before it is fed into the arithmetic logic unit 12.
  • the chip card 26 can further comprise a further data connection 32 in order to feed data directly from the arithmetic unit 12 to the interface 28 without compression or decompression taking place.
  • the device can also include an encryption / decryption capability, so that the data supplied by the arithmetic logic unit 12 to the interface 28 are not only compressed, but also encrypted. In this way, encrypted data can also be fed from the terminal via the interface 28 to the device 30 in order to be decrypted there and then to be processed in the arithmetic logic unit 12 in plain text.
  • the processor arrangement according to the invention for security-relevant applications only includes the device 14 for decrypting and decompressing security-related applications stored in the memory 10. Since algorithms for decompressing or algorithms for decrypting have a much simpler structure than the opposite algorithms for compressing or encrypting, these algorithms can do much did ⁇ I d O 1 1 ⁇ ü TJ d O ⁇ D • H d 1 0 rH 1 SH 4-J ⁇
  • H ⁇ CO 4-J CM d r-r. H - ⁇ —> g ⁇ ⁇ ⁇ cd ⁇ 43 ⁇ ü d ⁇ dad & 0. H ⁇ do Di H rd H -H d ⁇ ⁇ TJ -H St H d 43 ⁇ d ⁇ HS -H o CO -H SH g £ £ ⁇ od 4->

Abstract

Eine Prozessoranordnung für sicherheitsrelevante Anwendungen umfaßt einen Speicher (10) zum Speichern eines Speicherinhalts in verschlüsselter und komprimierter Form, ein Rechenwerk (12) und eine Einrichtung (14) zum Entschlüsseln (14a) und Dekomprimieren (14b) des verschlüsselten und komprimierten Speicherinhalts, wobei die Einrichtung zum Entschlüsseln und Dekomprimieren datenstrommäßig zwischen dem Speicher und dem Rechenwerk angeordnet ist. Durch Komprimieren von Daten vor dem Verschlüsseln wird bei sicherheitsrelevanten Anwendungen die Verschlüsselungszeit reduziert. Darüber hinaus wird die benötigte Speichermenge des Speichers ebenfalls reduziert. Sowohl Chipfläche als auch Leistungsverbrauch der Prozessoranordnung für sicherheitsrelevante Anwendungen können eingespart werden, was insbesondere für eine Chipkarte (26) mit einer Prozessoranordnung für sicherheitsrelevante Anwendungen vorteilhaft ist.

Description

Beschreibung
Prozessoranordnung für sicherheitsrelevante Anwendungen und Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen
Die vorliegende Erfindung bezieht sich auf Prozessoranordnungen für sicherheitsrelevante Anwendungen und insbesondere auf Prozessoranordnungen, die für Chipkarten geeignet sind.
Prozessoranordnungen für sicherheitsrelevante Anwendungen, wie z. B. Security Controller, Security Token oder Smart Card Controller werden üblicherweise in Chipkarten eingesetzt, um sicherheitsrelevante Anwendungen auszuführen. Chipkarten mit solchen Prozessoranordnungen werden eingesetzt, um beispiels- weise eine elektronische Unterschrift unter ein elektronisches Dokument zu setzen, um Berechtigungen des Inhabers der Chipkarte zu überprüfen oder um bestimmte Dienste in Anspruch zu nehmen, für die Gebühren zu entrichten sind. Zu diesem Zweck enthalten Chipkarten einen Speicher, in dem geheime Au- thentifikationsdaten, Verschlüsselungsprogramme oder Kommunikationsprogramme gespeichert sind, so daß die Chipkarte mit einem Chipkarten-Terminal kommunizieren kann. Bei Chipkarten ist problematisch, daß dieselben im Besitz des Chipkarteninhabers sind und somit in einer unsicheren Umgebung. Wenn der Chipkarteninhaber einen Angriff auf einen Kryptoalgorithmus bzw. auf Kryptoalgorithmus-Schlüssel durchführen möchte, so kann er aufgrund der Tatsache, daß die Chipkarte zu seiner freien Verfügung ist, beliebig komplizierte Angriffe auf die Chipkarte ausführen.
Um dennoch geheime Algorithmen und/oder Daten, die sich in einem Speicher auf der Chipkarte befinden, zu schützen, werden die Informationen, d. h. Daten und Programme, auf der Chipkarte nicht im Klartext gespeichert, sondern in ver- schlüsselter Form. Hierzu enthalten Prozessoranordnungen für sicherheitsrelevante Daten eine Hardwareeinheit zur Speicher- ver- und -entschlüsselung. Diese hat die Aufgabe, verschlüs- seit im Speicher abgelegten Daten beim Lesen des Prozessors zu entschlüsseln bzw. Klartextdaten, die von einem Rechenwerk erzeugt werden, zu verschlüsseln, damit die von dem Rechenwerk erzeugten Chipkarten im Speicher der Chipkarte ver- schlüsselt abgelegt werden.
Im allgemeinen dauern diese Prozesse im Vergleich zu einem Prozessorzyklus relativ lange, was insbesondere dann der Fall ist, wenn sogenannte harte Verschlüsselungsalgorithmen einge- setzt werden. Die Latenzzeit einer Prozessoranordnung für sicherheitsrelevante Daten bei einem Datenzugriff wird daher sehr hoch.
Typische Prozessoranordnungen für sicherheitsrelevante Anwen- düngen, die für sogenannte Sicherheits-ICs geeignet sind, die auf einer Chipkarte untergebracht werden sollen, haben ferner das Problem des limitierten Speichers. Die Größe der Chipkarte ist begrenzt. Insbesondere ist jedoch auch der Platz auf der Chipkarte begrenzt, der für die Prozessoranordnung in Form einer integrierten Schaltung verwendet werden kann.
Speicherzellen benötigen jedoch relativ viel Chipfläche, weshalb die Speicherressourcen einer Chipkarte bisher sehr begrenzt sind. Andererseits steigen jedoch die Anforderungen an die Chipkarte hinsichtlich der Komplexität der kryptographi- sehen Algorithmen und hinsichtlich der Wortbreite der zu verarbeitenden Datenworte ständig, da als allgemeine Regel gesagt werden kann, daß komplexere Kryptoalgorithmen und längere Datenworte auch eine höhere Sicherheit gegenüber Angreifern liefern. Typische Chipkarten haben Speichergrößen in dem Bereich von 10 bis 100 Kilobyte, so daß ohne weiteres klar wird, daß eine Speicherung komplexerer Programme bereits an dieser Marke scheitern kann.
Andererseits wird es für bestimmte Anwendungen angestrebt, daß die Chipkarte so viel als möglich autonom arbeitet, was bedeutet, daß die Chipkarte möglichst einen kompletten Programmcode eines Kryptoalgorithmus speichern sollte. Der Grund dafür besteht in der Tatsache, daß, wenn ein Chipkartenterminal Programmcode auf die Chipkarte übertragen muß, die Übertragung von dem Terminal zu der Chipkarte abgehört werden kann, wodurch ein Sicherheitsleck entsteht. Andererseits darf auch von den Chipkartenterminals nicht zu viel Rechenleistung bzw. Speicherkapazität verlangt werden, da Chipkartenterminals ebenso wie Chipkarten zu einem vernünftigen Preis angeboten werden müssen, damit sich ein bestimmtes System aus Chipkarte und Chipkartenterminal am Markt überhaupt durchset- zen kann.
Die Aufgabe der vorliegenden Erfindung besteht darin, eine Prozessoranordnung für sicherheitsrelevante Anwendungen, ein Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen oder eine Chipkarte zu schaffen, die einerseits sicher gegenüber Angriffen sind und andererseits ausreichend Rechnerressourcen zur Verfügung stellen.
Diese Aufgabe wird durch eine Prozessoranordnung nach Patent- anspruch 1, durch ein Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen nach Patentanspruch 14 oder durch eine Chipkarte nach Patentanspruch 12 gelöst.
Der vorliegenden Erfindung liegt die Erkenntnis zugrunde, daß dem Problem der stark limitierten Speicherausstattung und dem Problem der hohen Latenzzeit dadurch begegnet werden kann, daß Daten im Speicher der Chipkarte nicht nur z. B. in verschlüsselter Form abgespeichert werden, sondern ebenfalls in komprimierter Form. Eine erfindungsgemäße Prozessoranordnung für sicherheitsrelevante Anwendung umfaßt neben einem Speicher, einem Rechenwerk und einer Einrichtung zum Entschlüsseln auch eine Einrichtung zum Dekomprimieren des Speicherinhalts, der im Speicher in verschlüsselter und komprimierter Form abgelegt ist.
Es wird bevorzugt, die Speicherdaten zunächst zu entschlüsseln und dann erst zu dekomprimieren, bzw. die im Speicher abzuspeichernden Daten zunächst zu komprimieren und dann erst zu verschlüsseln. Diese Reihenfolge ist dahingehend vorteilhaft, daß der Komprimierungsgewinn bei unverschlüsselten Daten höher ist als bei verschlüsselten Daten. Dies ist der Fall, da Datenkomprimierungsalgorithmen darauf ausgerichtet sind, Korrelationen in den zu komprimierenden Daten zur Datenkompression auszunutzen, während solche Korrelationen nach einer Verschlüsselung von Daten typischerweise nicht mehr vorhanden sind.
Diese Reihenfolge hat ferner einen weiteren Vorteil. Die Zeit, die der Verschlüsselungsalgorithmus benötigt, um Daten zu verschlüsseln, ist proportional zu der Menge von zu verschlüsselnden Daten. Durch eine Datenkompression, die bei- spielsweise die Anzahl von Bits der komprimierten Daten im Vergleich zu den unkomprimierten Daten auf die Hälfte reduziert, führt automatisch dazu, daß der Zeitbedarf für die Verschlüsselung aufgrund der halbierten Datenmenge ebenfalls nur in etwa halb so groß ist. Dasselbe gilt für die Ent- schlüsselung. Die Entschlüsselung wird vorzugsweise vor der Daten-Dekompression ausgeführt.
Problematisch für die Speicherverwaltung der Prozessoranordnung für sicherheitsrelevante Anwendungen ist die Tatsache, daß der Datenkompressionsgewinn von den Daten selbst abhängig ist. Verändern sich die Daten, beispielsweise wenn das Rechenwerk der Prozessoranordnung Daten ausgibt, die in dem Speicher der Prozessoranordnung abgelegt werden sollen, so unterscheidet sich die Größe der komprimierten und verschlüs- selten Ausgangsdaten des Rechenwerks von der Größe der Daten, die überschrieben werden sollen.
Um dieses Problem einfach zu umgehen, werden gemäß der vorliegenden Erfindung lediglich Daten dekomprimiert bzw. kom- primiert, die sich nicht verändern. Diese Daten sind üblicherweise Befehle bzw. der Programmcode, den das Rechenwerk g
1 1 d
4-> D φ H rd cd d 5 φ
43 TJ d TJ TJ d d φ φ d 4-1 TJ H 4-1 H
H 43 H co H ≥ φ Φ o φ co 4-1 d d H co co CO rd Φ 43 cd
:d Φ H Di TJ St
43 0 φ d
43 CO rd ü co d 43 d O d Φ N H φ
H d N CO φ d
Φ TJ o d CH d
> d H rd co :0
H DJ d i d CH φ cd
N H H 4-1 H d
H φ rd 4-J φ d TJ H H TJ φ d H φ H
4-1 φ d Φ 43 φ rd d H CH υ St
Q d CO -H
Φ φ d φ
Φ cd 0,
4-1 φ Φ H o φ
H 5 4
Φ H co d φ
•H Di φ φ g O d 43 43 o
-H > d υ υ d
M Di H H rd
& H cd φ φ g Φ M 0 H
0 TJ 4-1 co φ
M H g
Φ -H φ H H
TJ H 3 Φ φ :rd
Φ :d TJ d co
H 4-) d -H
Φ H φ TJ φ d
TJ O 4-1 d d
O > cd φ 4-J
Q 43 d o
Φ H υ d H
4-> Φ Φ Φ 43 φ
H H M ü
Φ Φ TJ P. -H
H 4-1 co φ 43 g H d 4-1 H ü
•H Φ rd d H -H
H 13 TJ φ w H
& 4-J g d >. φ d
O H d d φ
Figure imgf000007_0001
Λi H -H TJ N cn
Figure imgf000007_0002
SH φ
TJ d
-H
H φ
TJ φ
-H
5
Λi
H
Φ
5 d φ
4d ü φ c g φ
-d co
P cd d
Φ
-P rd
TJ co
Di d rd
Di co d fÜ g d
*•.
4-J
Φ
TJ d
:d
Figure imgf000008_0001
ε
LO o O LO o LO rH rH CM CM 00 00
Speicher 10 in komprimierter und verschlüsselter Form schreiben zu können. Zwischen dem Rechenwerk 12 und dem Speicher 10 kann sich ferner eine weitere Datenverbindung 24 befinden, um im Speicher 10 abgespeicherte unkomprimierte und nicht- verschlüsselte Daten in Umgehung der Einrichtung 14 in das Rechenwerk 12 laden zu können.
Die in Fig. 1 gezeigte erfindungsgemäße Prozessoranordnung ist vorzugsweise auf einer Chipkarte 26 angeordnet, die fer- ner eine Schnittstelle 28 für einen äußeren Terminal aufweist. Um von dem Rechenwerk 12 Daten zu der Schnittstelle 28 in komprimierter Form zuführen zu können, ist eine Komprimie- rungs/Dekomprimierungs-Einrichtung 30 zwischen das Rechenwerk 12 und die Schnittstelle 28 geschaltet. Die Einrichtung 30 hat ferner eine Dekomprimierungs-Fähigkeit, um über die
Schnittstelle empfangen Daten, die komprimiert sind, zu dekomprimieren, bevor sie in das Rechenwerk 12 eingespeist werden. Die Chipkarte 26 kann ferner eine weitere Datenverbindung 32 umfassen, um Daten unmittelbar von dem Rechenwerk 12 zur Schnittstelle 28 zuzuführen, ohne daß eine Komprimierung oder Dekomprimierung stattfindet. Die Einrichtung kann ferner eine Verschlüsselungs/Entschlüsselungs-Fähigkeit umfassen, so daß die von dem Rechenwerk 12 zur Schnittstelle 28 gelieferten Daten nicht nur komprimiert, sondern auch verschlüsselt sind. Damit können auch verschlüsselte Daten von dem Terminal über die Schnittstelle 28 der Einrichtung 30 zugeführt werden, um dort entschlüsselt zu werden und dann im Rechenwerk 12 im Klartext verarbeitet zu werden.
In ihrer einfachsten Form umfaßt die erfindungsgemäße Prozessoranordnung für sicherheitsrelevante Anwendungen jedoch lediglich die Einrichtung 14 zum Entschlüsseln und Dekomprimieren von in dem Speicher 10 gespeicherten sicherheitsrelevanten Anwendungen. Nachdem Algorithmen zum Dekomprimieren bzw. Algorithmen zum Entschlüsseln wesentlich einfacher aufgebaut sind als die entgegengesetzten Algorithmen zum Komprimieren bzw. zum Verschlüsseln, können diese Algorithmen wesentlich d i d Φ I d O 1 1 φ ü TJ d O Φ D H d 1 0 rH 1 SH 4-J φ
© d d d -H rH co J . d J -H Φ H S φ 1 43 φ H 1 1
© -H cd Di -H φ 1 φ d iH -H ω £ 4-J 4-J CO s 43 :0 0 4-1 TJ • H
C5 g
Φ d CO H φ rd Φ o 4-J >. d q rd 0. P M υ d -H φ 1
© d d d o
4-J d 43 Φ P . Di 1 co co d o Φ 1 II rd PQ Φ -H φ d TJ d φ Φ cd Φ 44
© H H 4-J ^-~- ü 43 g M CO Di φ -H φ -H -H co CH r- H d Xi φ 43 rH H D d N SH φ g 43 cd -H ü co d -H Φ -H υ TJ 4-J Q Di Q g υ d H υ P. d H d 4-J Φ *. ω Xi rd ü H H cd N N b . o tu d 0. d O d 4-1 d φ φ -H o φ d 42 • Φ :0 rd •H -P
H cd TJ -H rH Di Φ TJ CH O H C P d -H w d Φ 43 d Φ . — . -H 44 co co rH U TJ H -H 0. 43 d M d Oi O 43 H ^~. M -^ Φ H d P . H υ Di o o P -H Φ
TJ d . TJ CO d ü rd Cu O H υ d Φ rH 43 Φ d O φ -H 4-J 42 \ d N rH CO d d -H 43 Φ Φ -H > rH Φ φ d 0 -H 4-> d H 4J rd SH φ SH rd H g Φ fO CO
Φ P φ T rH g TJ rH H H cd H > ω -H g CO Di -H o X! 44 H Φ SH Φ 1 Φ d d φ :P
42 co rH Φ Di Φ Φ Di H α O -H -H d H g φ Φ TJ φ -H SH TJ d SH Φ SH rH cd Φ D — d TJ H -H TJ TJ d -P ^r CO H d 1 φ o Dl d 43 g Φ Φ φ Di 43
43 43 d d P TJ O d d * rH H φ & 4J 4-J o s d rH -H cd SH -H 43 PJ d 5 -H CO υ ü P Di φ d rd Φ Dl TJ φ 4-J o M g Φ 43 Di Φ 4-J φ SH υ P. -H cG rH co
TJ :rd H d 5 -H H d d d υ cG Di g O d ü d II TJ H 43 d 43
». φ • d Φ rd d φ & g M 43 -H d φ Ü -H ü B g> -H cd -P :cd rd SH d r-l φ d φ s *. Φ g d Φ d m -H 4-J d 4-J ». 43 cG H ≥ II H d £ o Φ U H rH Q H 43 :d Φ -H o α 1 o 4-J Φ -H >
H g 43 d Φ CO d Φ P rH d g -P w Q -H d φ ω φ u rH Φ 44 CO P rH SH g 1 d φ -H O d 4-J -H Φ -H g Φ <! D d 43 II 1 \ Φ -H co £ 43 -H 4H H Oi SH J rd rd SH 4-J
Φ 43 H H Φ cd H H 4-J P . υ Di co N W o :d Φ 1 φ co -P Φ o o Xi & Φ SH
TJ υ & H 43 Q 4-J 43 43 d CO Φ u -H u d Di Φ :p P . 4-J TJ Xi d g £ υ TJ EH Φ
H H g d υ M :d ü Φ H 4-J 4-J H H d d 43 Φ H 4-J 4J O xi 0 43 0 -H φ CO SH H
Φ φ O H -H d Φ H CO d cd d -H d £ rH d -H 43 co O υ ü -H Φ £ d Φ rd 4-1 g
St 0. 44 Φ Φ Φ 43 P Φ H Q rd D Φ -H Φ H Q Q ü -H -H H -H d d φ Di 43 -H H o Φ CO 4-1 ü N Di φ > PU 43 w O φ υ O Φ d • cd SH II d g SH
-P Q Di CO d -H CO St Φ Φ U d 4-> (0 H £ • 4 4-> rd Q ü SH :p -H -P Φ P-,
H d d d cd Φ P 4-J M rH -H H CO :P g . — . d Φ d 4-J d φ H o Φ d d Φ g
Φ cd Φ d rd 4-J P, rd 43 4-1 Φ φ Φ Φ φ -H rH -H 4-J d H d rH • -H φ Φ d H Φ 43 r-l O
90 -H d H co CO O H 4-J H d co d 43 H -H o 43 d φ d 0 • £ Q SH O H 44
CO CH H φ Di d Φ Φ -H Φ H co -H D 4-1 υ & g H CO 0 Di Φ SH CQ ω ω rd O d
-H H H co -H o Di TJ d H Φ 4-1 φ d 4-S Φ o g o i H d TJ •*. 2 Φ 4-J £ £ & 43 M P rH cd co rH M Λ 0 H -H -H d -H d H o CM co d Φ P d H o 5 H . co ü 0 cd TJ :d rH rd ü 43 P rH Φ CM 4-1 g 43 Φ X, φ d N 4-J d φ P . φ N TJ d H 4-J D φ φ Di rH :0 4-1 CO O P, rH 43 rH -H υ > > w rH Φ 43 43 43 CM Φ -H ^f d cd CO o d
H « d 43 > -H g rH O -H -H H φ co -H 1 φ Di & Φ 42 ü H Ü ω co g Φ 00 d SH H d d U g iH 43 TJ d cd Φ M 43 d Φ H d -H g CO -H Φ -H H -H H -H 4-1 d 0. D
Φ d 4-J CO so o φ Φ cd 4-1 43 M m N Φ -H & . o O Q H > Φ Φ SH St o D Φ o cd
H Φ CO 4-J CM d r-r . H -ι—> g Φ υ Φ cd Φ 43 φ ü =d ω d a d & 0. H υ d o Di H rd H -H d Φ Φ TJ -H St H d 43 υ d φ H S -H o CO -H SH g £ £ Φ o d 4->
2 Φ φ w Φ g H PQ H φ CO d φ Φ -H 4-J -H Q 43 ω rH 1 φ Φ o d w g rd P SH
TJ Di 3 4-> g Φ Φ co Φ Φ > d O Φ G ü 4-J £ 43 44 d £ d j=j H Di Φ
SH d φ H cd -P d TJ H d H 43 H H P. cd Φ d CO H φ H O O -H φ cd cd 42 cd -H H d cd co rH Φ φ :P υ φ φ £ o H -H o H g -H Φ Cö PQ 10 4-J CO Φ N co Φ SH • rd H Φ •H 4 d φ TJ s Φ CH Φ rH 4-1 g TJ -H Φ Q 43 -H 43 42 -P d co 4-J φ 43 φ N co cG P . rd d 4-J II d co > CM ü d P. υ 4-> cd -H N -H φ Φ d Di O -H co s d TJ 4-J Di H H -H co • -H H N -H r-l Di co Φ 43 H
-H co φ 43 Φ :P 3 g d Di d O 4-J g d 42 φ Φ • ^-~. Φ φ EH d φ co Φ SH g :P TJ xi -H •H O d H d •H d cd d d 0 rH ^ H d tn d P. φ co d 43 Φ d f ü M 5 0 43 »» d Φ d TJ Φ φ CM H H & H -H 0 O ». -H • Φ CO rti TJ Φ Φ d
C5
Os φ -H 4-J Φ u O 44 φ 4-1 N TJ N d O Di g φ & . •H H 5 d -H = ^^ rH 0 CO 4-J Φ m 43 rH 4 o d CO O H CH H H -H • o d 4-J 0 4-1 g Φ -H d rH Φ H φ rd d t- υ 4-J Φ co -H H H Φ -H CM O φ II φ Di φ d -H O H d P. Φ 43 Φ 43 43 d 4-J -H
© Q Φ rd d rH P φ Xi Φ St Φ d TJ -H SH 4-J Φ φ H d υ . — . CO >. ü rd &-! d d TJ
© CH φ Φ rd φ > d H Φ • cd 4-1 H C j & 43 43 d iH -H 2 4-J CO Di d TJ o d o d H CH Φ D d D H -H -ri φ g υ d H H Φ υ 4-J φ p> P. Di SH d g Φ H d -H
•H φ d φ :d φ d 43 P -H -H o φ d 42 d 0 -H -H O φ -H Φ -H P. s -H Φ -H Φ H d rd Φ
Φ 5 Cd Di H Q -H υ N φ co 42 13 :p -H o H W g CH TJ Q g co 4-J 4-1 > ω O -P S= Λ
LO o LD O LO O cn rH rH CM CM 00 00
4-1 1 1 1 1 o\o rH co Di 1 1 SH 4-1 1 H o SH O t
© co 1
:rd Di 1 1 d 1 o -H 43 Φ SH d φ rH Φ LO d 3: • rH Φ
© SH 43 ^P d 1 -H 1 1 43 d H Di Φ g cd N cd d 4-> φ N 4-1 -P rd SH 4-1 l Φ H d CO Φ Φ -H υ 4-J rd d 35 rH cd g H M d SH 43 -P 43 CO Φ Di (X SH 5 TJ Φ d SH Φ P, Di CO -H 43 SH d co CO 43 d 4-> Φ cd φ cd υ cd H 44 Φ SH co 43
© O Φ Φ N O O M υ Φ H . Q d =. cd -H d 44 -H 5 o Q d Φ H H Φ 4-J :P
PH -P TJ d 0 Di Φ d -H > φ d υ -H d r-l φ -H g 4-J d Φ Φ Φ Di d cp ω 4-J -H Φ SH φ d Di -H H CO Φ £ φ d o Xi Φ 4-1 -H Φ Φ J d H Di -H Φ
H rH Φ d 4-J CM 4-J P -H ω d Φ co 4-1 g P D rH d -H H SH -H SH d 43 CO J O u φ 43 Φ co H 4-J d H i :d rH d φ d -H CO φ P. Φ d J Φ cd TJ d d SH H
PH CO d 43 Φ Φ -H φ Φ ω -H rH tO o Di d d H Φ rH 43 g -P d 3: TJ d cd rd Φ d
CO -H υ SH -H CO Φ 3ϊ -H N 43 43 > Φ 4J φ CO rH d o rd d cd 42 d SH
:d ω CO Φ J CO 42 • TJ Φ d ü 4-1 d 44 i 43 Di cd -H M SH rd d 4-J TJ 43 rH -H cd rH 1 -H J :p SH iH d -H -H CO d i H o Ü ü d CH φ H *_ φ rH d SH rH rd φ c.
Xi o 5 d rH CCS =P φ TJ d Φ SH Φ d Φ H H -H P d co o\° Φ rH St φ d φ g co ü ω N d d 43 SH H rH d Φ P 1 SH φ rH φ d O H CO H CO 43 d SH
CO £ -H Φ ü Φ Φ -H d Φ > Di • >. d P . φ d o LO CO 4-1 ^ co d co P ü N φ
H d 5 O > Φ -H co d d d φ CQ 4-> H O co φ H d -H 4-1 :P Φ d CQ co 43
Φ Φ Φ 4-J SH 4-J N d H d d -H H ω CO Λ co CO rd φ cd rH d rd CO
> -H 4-J :Cd >. Φ Φ SH H r-l Φ φ H co • SH g :p φ o rH H 43 Xi 43 H SH Φ 43 rd d
1 Q rH 4-J 4-J > 43 Φ Φ φ rd TJ Φ H N P Φ φ • rH D φ cd 4-) d ü Φ EH d ü 3= cd
4-J rd -H SH d O St -H ^ CO H -H rH υ H TJ 4-J 43 φ H SH -H d O 3= SH -H H
SH 43 rH Φ d 43 N d PH rH rH φ g cd Φ Φ TJ SH υ Di P. SH φ Φ Φ SH H φ rH _ 42
Φ -P ü -H St 4-1 N O rd 5 H φ -H O 43 φ o g 43 43 CO Di Φ 4-1 φ 4-> 4-J d P
H φ CO Λ CO H φ CO -H d H Ct. 3: J υ -H -P TJ 0 φ υ i -H > rH TJ d d φ φ g TJ g -H d φ d CO SH Φ H 42 SH a, -H d d O d d N . g H d 4-J φ -H Φ TJ
-H d D X Φ d -H Xi Φ 42 φ « :d g φ >. φ d cd -H w d φ d rH 4-J CO TJ CO SH co
H -H Φ 43 0 Φ 0 43 CO co rH H o g d PQ H H g P. rH :rd CO CO d SH Φ φ Di
Q* 4H d rH υ \ SH O Di o SH fcd cd Φ rd J cd SH 4-J φ P co φ & H :p φ Φ St St d g 4-J H P CO d g P -H d =P d Φ co υ . ^f d φ φ -H d CO φ Φ rH 43 d d o -P Φ d d d TJ Φ d rH Φ -H Φ d SH d rH d H d φ -H φ φ co 43 43 υ 0 4-J 4-J
44 cd φ :d d d P. SH 43 SH 3. d -H d Φ H 43 φ D H :d d ü φ d CO D co d -P Φ CO St • φ O 43 υ Φ -H φ o d D CM 4-J φ d d TJ H d d CO SH d H φ -H
P CO -H φ Φ PQ 4-J d =d co -H • Φ g co H d rH SH •H TJ φ 43 N cd 4-J P. d rd rH φ
TJ -H 43 4-J cd Φ p 4-J g 4-J φ co Φ P φ rH φ d g Di U d d co φ ■- .
4-> Q ü SH • Q 43 O d -H H Φ Di φ St 4-> 44 -H 43 o d d -H O O φ 4-> «3 d D
4-> rH ^ P Φ N υ P Ix. H Φ -H P . 43 SH SH o d Φ 4-J H d TJ d rH d co TJ rH Φ Di • cd -H φ co rt! - . & H TJ Φ -P Ü Φ Di 5 o -P -P -H φ φ d -P ω rd P d φ CO d 4-J g 43 -H d g CO H Φ N -H & Φ o -H -H rd Φ > g P CO O 44 cö P
CO O d 42 • -H 4-J O St d rH O -H ^ J g 4-J M d -P co o φ Q N d 43 * d
CO :P 4-1 d Q H Di 43 IS] φ φ M rH 4-J rd d d φ d co 43 43 φ rH 4-1 ü d PQ co co 1
:P rH H cd P. -H 4-J CO Φ cd Di Xi co d -H 43 -H d φ d Φ ü -H o H :rd Φ P P d rH 43 Φ rH • g 4-J SH Φ D CO Q φ d υ d Φ ω ü φ SH -H TJ -H TJ > Φ d TJ φ 43 42 φ
43 O H SH N o :0 Φ 43 d =P \ in N SH H D φ 0. H & φ d Φ SH -H P SH d d d xi
O O SH Φ M d TJ ü N rH d H P Φ Φ P . -H rH g co SH H cd Φ g N φ SH Φ Φ 0
CO SH Φ 4-J d Φ O co H 43 Φ -P O TJ g *. -H 43 Φ o Di Φ Di TJ H H St φ 4-J 4-J :cd
H Φ d -H CO d 42 -H O ü H -H > Φ H TJ g O +J 44 d 43 O SH d 4-1 cd rd rH
Φ t> φ TJ -H 4-J 4 > CO φ φ Φ d Φ φ O φ d ü H d P. Φ 4-J X Q D H
> 1 4-J O Di Φ -H -H Φ SH -H 43 43 Φ 43 d TJ d 4-1 Q H H Φ TJ cd g -P H φ P. d 4-1 co £ 4-J d 43 Φ SH 43 Φ g d d cd ü Φ φ -H φ φ 43 SH H 0 cd Φ Φ Φ H d SH -H d U 44 44 > -H -H Φ d ^P -H TJ 4-J i Φ SH co P. o -H 4-J M Q -H H d d 43 f 1 Φ φ d Φ d -H Di O g SH Φ H :0 rH Φ SH -H -H H φ co co St St d g φ SH M O
-P -H d Φ 44 d Φ -H 4-J Φ g P. co rH 44 P, φ g N Φ d =P d φ 4-J Φ -H d Φ Φ
IΛ SH g -H 4-> 43 SH SH TJ -H d P g Di 0 Q CO St d PQ -H H N 4-1 -P CO -H H 4 4-J d
Φ -H φ d ü 0 Φ d Φ H N O d 44 d ω H d H φ 43 42 d rH cd 43 TJ α. d d j Φ
-H SH d •H d 43 -H 43 Φ b . P O H £ Φ O φ Φ 43 υ cd Φ Φ Q ü g Φ H Φ d
© g & d cd rH cd H St H Di 4-J -P Xi H TJ g 0 43 co TJ P. :cd d o d d
O H g d d Di SH Φ 43 Φ -H d g H O H d H SH § g SH ü Φ M P. o d d 44 H SH SH Φ
H o cd Φ :0 o 43 ü 43 Φ d P Φ SH Φ d P cd cd Φ d d φ -H Φ o φ P Φ Φ Φ φ Φ 43
P-, 44 TJ Di g CO υ co ü CQ 4-J N 43 P. -P P CM υ co d Q rd > TJ St TJ TJ N 5 d 3: Q d υ
LO O LO o LO O LO rH rH CM CM 00 00
Figure imgf000012_0001
LO O LO o LO o LO rH rH CM CM 00 oo
Φ P . . Φ 0 1
1 1 -H 1 c Φ O 1 P CQ 1 O d co CO
© φ d ^ P O Φ cd 43 rH d 1 Φ 4-> -H g Φ TJ 1 Φ Q
© Φ rH o CO d ü 4-J P Φ >. P -H d • g 1 Φ φ P P d CO g TJ
4-J > oG co -H cd N £ St 43 :p 4-J o N :rd d 3= d 43 Φ 44 P cd cd P Φ cd Di rd :P TJ Φ 43 cd O P ü cp co co -P 4-> -H cd 43 rH d St TJ Di -H
© Q d " T TJ rH d α J P . Φ P -H d φ φ •P φ cp υ Φ H Di d TJ
PH d <rfi 43 d co 44 t> P d 4-> o -H d 42 P H CO 4-J P d d d ω P -P Xi υ -H J 1 g TJ Φ d -H St φ φ 4-1 Φ Φ CO CO cd P P -P P
H φ 43 4-J υ CO .. g Φ P CO φ d 1 P 4-> -P d -H Φ -H > rH :p 43 Φ -H P rH P ζj J υ H -H 44 4-> P 44 -H r- J Φ Φ d 43 CO 44 >. d TJ d g Di rH rH P & Φ cd d
PH -H Φ rH d cd N Di St Xi d CO o cd -H d :0 -P Φ 43 Φ cd -H S g P 43 g fei 43 -H Φ o o co -H CH d φ 44 -H φ d CO Φ ü CO St co g P PH φ d d :rd CM 43 4-J CP P -H : co P Di :rd P Φ φ φ -H CO TJ P H φ -H J -H H d Φ d rH :rd -H φ cd 4-J rH co Φ d P 43 d 43 φ TJ -H J P PH P rd P > 43
43 w ω d o fe. Φ CQ rd 43 φ > P CM cd φ O co d d • Φ -H rd d
P υ P co P CP P & U ü 1 * -P -H O 1 44 Φ St -H cd P 4-J > xi X -H g P cd P co 4-J Φ -P CM CO Di d co φ co d φ P 43 Φ P -H Φ cd O 43 O φ g
53 φ D cd 44 O D H Φ -H . P g o H D φ cd 5 Φ Φ d xi TJ d iύ TJ Φ
TJ d 43 D d d 43 4-J Φ o φ o -H d d > p d CO PH 43 d g φ P TJ
• d CH d P P :cd rH 3= d > M O 0 d 1 P Φ rH O 0 >. g d φ TJ Φ P H d d P -P V cp Φ rH fe Φ CO Φ φ CO υ P 43 φ J φ St d o J 43 φ Φ m φ Φ Φ :rd co TJ Φ 1 CO H -P Di Q Φ d φ ü > P •H d P P 4-J co :p TJ 42 P
TJ Λ -H 4-J P d CO Φ CO Φ cd d \ P Φ -H d 1 Φ PH φ Φ 4-J P cp cd P cd d Φ g •H P o d CO Di :d H Q P Di • PH Di d 42 o S CO d d p co φ P St rd 43 d rd d -H rH N H o =P Φ rH PH 4-J d o g d o P D H d Φ Φ d •H cd Q υ d d
43 P cd co > H ιs 43 CO P 43 P rH 0 :cd υ φ d 4-> Φ H P •P Φ g . rd cd d
P 4 PH d P co 43 1 υ -H : ü -H i H 1 4-J d φ 43 Φ 43 rH -P H cG d d 3t Φ
0 co g 0 Φ φ 0 Ü d co Φ H Φ 2 cp d P H TJ o :p cd P cd P 4-J cp &
-H o -H 43 P o O -H P 42 P co p> φ P rd :0 φ d Φ co p g Q PH TJ -H P Φ P
« 4-1 Ü PH rH P ω φ d G co 53 d cd g Eä co Φ -H : 43 0 g St Φ cG <<
Φ «. \ 44 -H g cd Φ > «. P P = \ Φ ι-3 p co St TJ rH ü P φ O D O 4-J iH 43 44 co d Φ o > P 1 d -H H H 2 d H P • : P 43 P 4-J 4-J 44 d 4-J d P d P υ O Di P PH 44 Φ o φ 5 m 43 S Φ Φ d φ co rH φ cf. ü d CO H d Di -H D Φ 43 rd -H d fei CO φ Di J d d P d υ H -H 03 J P 43 > TJ CO J d φ Φ Φ -H P M -P :p
O P 1 Q d d -H o Xi . Φ co 43 d o g υ d P Φ CO TJ 43 4-J P O 43 H
1 g rH φ g d P Φ -H : -31 -P 4-J g υ * 43 co d -H Φ rH 4-J CO O φ •O Φ O •o d o φ D o φ -P P CO cp cd d Φ CO • CQ 4-1 4-J Φ CO Φ rd : ü Di d > rH 43 CO
Φ P co Φ > d 43 1 CO d D Q fe. d P CQ Di -H d P O Q rH g d φ CQ P P
4-J -P CO !S d O co -P Φ N d Φ d P fei Xi Φ P CO 43 g -H 42 43 Φ Φ rd CO :p 1 Di φ -H Di -H P d d 43 P P > • N P 0 \ cd -H N •P d υ rd xi υ d 43
Q 1 H -H d cG P . d g & N 4-J ü φ N N P Di co cp TJ rH φ co P cd Di H Φ g ü
Φ 43 Φ P φ P g 43 cd d \ TJ φ φ iH Di P P 43 4-J P Di TJ d H rH Φ •H d Di ü 5 +J H d P ^ o D υ d o d d Φ •H -H d Φ d φ ü rH φ o P 43 42 d Φ
H Φ CO IS] 43 rH Φ φ rH « PH -H 0 H -H St TJ 1 P > φ TJ o φ > P Φ P Φ rd H PH
Φ 5 P υ 43 P -H O P φ d > co St o CM H P co co d PH rH Φ 43 -H φ CO
1 Φ Φ -H ü φ g D d d n o >. O H Φ d xi D Di co d -H -H P P o H > •H 0. CO TJ •H d Φ P -H -H Φ 44 d IS] CO Φ cd d d :p 43 Φ g Φ rd P d
H Φ TJ d d P P TJ Φ fei -P CO O H -P φ Φ CO -P m P P rH P U -P -H > N Φ rH St Φ d cd cd & 4-1 TJ P CO -H d d P Xi Φ :p d P cp rH Xi Φ •H P P PH i rd IS] P Φ g 43 g φ 43 Φ Φ 43 d 43 υ 44 rH d Φ PH φ ü d r-l O & -H P CO o cp Φ -H d d P 0 ü P g P :d P 3s υ rd rd co d 43 cd > :p co CO Di > g 43 Φ cd co fS r l d d -P TJ -P d Φ X H o φ m PH O φ 44 H H d ü d co P Φ -H O υ d St H φ -H H φ d TJ P P 4-J g H EH φ P -P cd O Φ d 44 :P Φ H TJ CO ^4 H
IΛ Λ Φ Φ Φ d -P -P -H TJ 0 Φ 43 φ Φ M P X. φ P H > 5 Φ φ Φ d g cd
Φ S d P 1 d d -H N co Φ d . -H P > g φ φ 44 Φ 43 H •H Q Φ φ d 44 g Φ φ CO -H -H fe. 44 d 3s P \ Or Φ d 43 42 > Φ co > υ d φ J d rH Φ -H
© d o Φ d TJ Di Φ P Φ Di CO d Φ φ -P 43 xi 1 CO Φ D J Φ 43 D O o N P d d d Φ Φ d 4-J Φ 4-J d H -P 4d H P O 0 Ü d P d d P 4-1 d P O d rd 4-J H rd P -H O H Φ rd •H φ P Φ d rd ü P Φ rH -H cd o Φ -H •cd -H rd H •P P cd 43
TJ O Φ 43 -P H co rH Q 43 Q Q TJ rH 43 H Q CQ cd TJ -H cp X > φ Pl Sä 43 Φ CH CM Di PH
Figure imgf000013_0001
Figure imgf000014_0001
Figure imgf000015_0001
LO o m o LO rH H CM CM

Claims

Patentansprüche
1. Prozessoranordnung für sicherheitsrelevante Anwendungen, mit folgenden Merkmalen:
einem Speicher (10) zum Speichern eines Speicherinhalts in verschlüsselter und komprimierter Form;
Figure imgf000016_0002
einem Rechenwerk (12); und
einer Einrichtung (14) zum Entschlüsseln (14a) und Dekomprimieren (14b) des verschlüsselten und komprimierten Speicherinhalts, wobei die Einrichtung (14) zum Entschlüsseln und
Figure imgf000016_0001
Dekomprimieren datenstrommäßig zwischen dem Speicher (10) und dem Rechenwerk (12) angeordnet ist.
2. Prozessoranordnung nach Anspruch 1, bei dem der Speicherinhalt, der in verschlüsselter und komprimierter Form gespeichert ist, lediglich Daten aufweist, auf die das Rechen- werk (12) lediglich zum Lesen zugreifen wird, und insbesondere lediglich Programmcode für die sicherheitsrelevanten Anwendungen aufweist.
Figure imgf000016_0003
Figure imgf000016_0004
3. Prozessoranordnung nach Anspruch 1 oder 2, bei dem die Einrichtung (14) zum Entschlüsseln und Dekomprimieren in
Hardware ausgeführt ist.
bei der nur der Speicherinhalt komprimiert und verschlüsselt im Speicher abgespeichert ist, der nach einer Entschlüsselung (14a), einer Dekompression (14b), einer Verarbeitung in dem Rechenwerk (12), einer Kompression und Verschlüsselung (22) dieselbe Speichermenge in Anspruch nimmt.
6. Prozessoranordnung nach einem der vorhergehenden Ansprüche, der einen Befehlspfad und einen Datenpfad aufweist, wobei die Einrichtung (14) zum Entschlüsseln und Dekomprimieren in dem Befehlspfad angeordnet ist, und
bei der in dem Datenpfad eine Zwei-Wege-Einrichtung (44) vorhanden ist, die ausgebildet ist, um Daten, die von dem Speicher (10) zu dem Rechenwerk (12) gelangen sollen, zu ent- schlüsseln und zu dekomprimieren, und um Daten, die von dem
Rechenwerk (12) zu dem Speicher (10) gelangen sollen, zu komprimieren und zu verschlüsseln.
7. Prozessoranordnung nach einem der vorhergehenden Ansprü- ehe,
bei der die Einrichtung (14) zum Entschlüsseln und Dekomprimieren ausgebildet ist, um den Speicherinhalt zunächst zu entschlüsseln und dann zu dekomprimieren.
Prozessoranordnung nach Anspruch 4,
bei der die Einrichtung (44) zum Komprimieren und Verschlüsseln angeordnet ist, um zunächst zu komprimieren und dann zu verschlüsseln.
9. Prozessoranordnung nach Anspruch 4, 6 oder 8,
bei der das Komprimieren in Software unter Verwendung des Re- chenwerks (12) ausgeführt wird.
10. Prozessoranordnung nach einem der vorhergehenden Ansprüche, bei der die Einrichtung (14) zum Entschlüsseln und Dekomprimieren ferner ausgebildet ist, um eine Verschlüsse- lungs- und eine Kompressionsfunktion auszuführen, wobei die Einrichtung (14) steuerbar ist, um einen Betriebsmodus auszuführen, der aus der Gruppe ausgewählt ist, die einen unkom- primiert-unverschlüsselt-Modus, einen komprimiert- unverschlüsselt-Modus, einen unkomprimiert-verschlüsselt- Modus oder einen komprimiert-verschlüsselt-Modus aufweist.
11. Prozessoranordnung nach einem der vorhergehenden Ansprüche, bei der der Speicher (10) einen Speicherbereich zum Speichern unkomprimierter Daten und/oder einen Speicherbereich zum Speichern unverschlüsselter Daten aufweist.
12. Chipkarte mit folgenden Merkmalen:
einem Speicher zum Speichern eines Programminhalts in komprimierter Form;
einem Rechenwerk (12) ;
einer Einrichtung (14b) zum Dekomprimieren des verschlüsselten und komprimierten Speicherinhalts, wobei die Einrichtung (14) zum Dekomprimieren datenstrommäßig zwischen dem Speicher (10) und dem Rechenwerk angeordnet ist; und
einer Schnittstelle (28) zum Kommunizieren mit einem Terminal.
13. Chipkarte nach Anspruch 12, bei der der Speicherinhalt zusätzlich verschlüsselt ist, und die ferner folgendes Merkmal aufweist:
eine Einrichtung (14a) zum Entschlüsseln des verschlüsselten Speicherinhalts .
14. Chipkarte nach Anspruch 12 oder 13, die ferner folgendes Merkmal aufweist:
eine Einrichtung (30) zum Komprimieren von Daten, die über die Schnittstelle (28) zu dem Terminal zu übertragen sind, wobei die Einrichtung (30) zum Komprimieren zwischen dem Rechenwerk (12) und der Schnittstelle (28) angeordnet ist.
15. Verfahren zum Ausführen von sicherheitsrelevanten Anwen- düngen, mit folgenden Schritten:
Abrufen eines Speicherinhalts aus einem Speicher (10) , wobei der Speicherinhalt in dem Speicher in verschlüsselter und komprimierter Form abgespeichert ist;
Entschlüsseln (14a) und Dekomprimieren (14b) des abgerufenen Speicherinhalts; und
Verarbeiten (12) des entschlüsselten und dekomprimierten Speicherinhalts.
16. Verfahren nach Anspruch 15, das mittels einer Chipkarte (26) ausgeführt wird.
Bezugszeichenliste
Prozessoranordnung für sicherheitsrelevante Anwendungen und Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen
10 Speicher
12 Rechenwerk
14 Einrichtung zum Entschlüsseln und Dekomprimieren
14a Einrichtung zum Entschlüsseln
14b Einrichtung zum Dekomprimieren
16 Externer Bus
18 Interner Bus
20 Datenleitung
22 Einrichtung zum Komprimieren und Verschlüsseln
24 Datenleitung zwischen Rechenwerk und Speicher
26 Chipkarte
28 Schnittstelle
30 Einrichtung zum Komprimiere/Dekomprimieren
32 Datenleitung zwischen Rechenwerk und Schnittstelle
34 MEMIO
40 Befehls-Cache
42 Daten-Cache
44 Einrichtung zum Verschlüsseln/Entschlüsseln und Komprimieren/Dekomprimieren
PCT/EP2002/003040 2001-03-21 2002-03-19 Prozessoranordnung für sicherheitsrelevante anwendungen und verfahren zum ausführen von sicherheitsrelevanten anwendungen WO2002075932A2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002247762A AU2002247762A1 (en) 2001-03-21 2002-03-19 Processor arrangement for security-related applications and method for carrying out security-related applications

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10113829.6 2001-03-21
DE2001113829 DE10113829A1 (de) 2001-03-21 2001-03-21 Prozessoranordnung für sicherheitsrelevante Anwendungen und Verfahren zum Ausführen von sicherheitsrelevanten Anwendungen

Publications (2)

Publication Number Publication Date
WO2002075932A2 true WO2002075932A2 (de) 2002-09-26
WO2002075932A3 WO2002075932A3 (de) 2003-10-23

Family

ID=7678430

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/003040 WO2002075932A2 (de) 2001-03-21 2002-03-19 Prozessoranordnung für sicherheitsrelevante anwendungen und verfahren zum ausführen von sicherheitsrelevanten anwendungen

Country Status (4)

Country Link
AU (1) AU2002247762A1 (de)
DE (1) DE10113829A1 (de)
TW (1) TW561752B (de)
WO (1) WO2002075932A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1492105A2 (de) * 2003-06-26 2004-12-29 Samsung Electronics Co., Ltd. Verfahren und Gerät zum Datenschutz während der Speicherung/Wiederauffindung
WO2007033792A2 (de) * 2005-09-22 2007-03-29 Giesecke & Devrient Gmbh Verfahren zur initialisierung und/oder personalisierung eines tragbaren datenträgers
US7881469B2 (en) 2004-12-09 2011-02-01 Eberwein Joerg Crypto-wireless-tag

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004038287A (ja) * 2002-06-28 2004-02-05 Toshiba Corp 携帯可能電子媒体の発行システム及び発行方法と携帯可能電子媒体
CN110568992A (zh) * 2018-06-06 2019-12-13 华为技术有限公司 一种数据处理装置及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325430A (en) * 1991-02-05 1994-06-28 Toven Technologies Inc. Encryption apparatus for computer device
US5828753A (en) * 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
EP0887723A2 (de) * 1997-06-24 1998-12-30 International Business Machines Corporation Vorrichtung, Verfahren und Rechnerprogrammprodukt zum Datenurheberrechtsschutz in einem Rechnersystem
US5943421A (en) * 1995-09-11 1999-08-24 Norand Corporation Processor having compression and encryption circuitry

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5479512A (en) * 1991-06-07 1995-12-26 Security Dynamics Technologies, Inc. Method and apparatus for performing concryption
JPH11110504A (ja) * 1997-09-30 1999-04-23 Toppan Printing Co Ltd Icカード

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325430A (en) * 1991-02-05 1994-06-28 Toven Technologies Inc. Encryption apparatus for computer device
US5943421A (en) * 1995-09-11 1999-08-24 Norand Corporation Processor having compression and encryption circuitry
US5828753A (en) * 1996-10-25 1998-10-27 Intel Corporation Circuit and method for ensuring interconnect security within a multi-chip integrated circuit package
EP0887723A2 (de) * 1997-06-24 1998-12-30 International Business Machines Corporation Vorrichtung, Verfahren und Rechnerprogrammprodukt zum Datenurheberrechtsschutz in einem Rechnersystem

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1492105A2 (de) * 2003-06-26 2004-12-29 Samsung Electronics Co., Ltd. Verfahren und Gerät zum Datenschutz während der Speicherung/Wiederauffindung
EP1492105A3 (de) * 2003-06-26 2010-09-22 Samsung Electronics Co., Ltd. Verfahren und Gerät zum Datenschutz während der Speicherung/Wiederauffindung
US7881469B2 (en) 2004-12-09 2011-02-01 Eberwein Joerg Crypto-wireless-tag
WO2007033792A2 (de) * 2005-09-22 2007-03-29 Giesecke & Devrient Gmbh Verfahren zur initialisierung und/oder personalisierung eines tragbaren datenträgers
WO2007033792A3 (de) * 2005-09-22 2007-08-23 Giesecke & Devrient Gmbh Verfahren zur initialisierung und/oder personalisierung eines tragbaren datenträgers

Also Published As

Publication number Publication date
DE10113829A1 (de) 2002-09-26
AU2002247762A1 (en) 2002-10-03
TW561752B (en) 2003-11-11
WO2002075932A3 (de) 2003-10-23

Similar Documents

Publication Publication Date Title
DE19782075C2 (de) Eine Schaltung und ein Verfahren zum Sichern der Verbindungssicherheit innerhalb eines Mehr-Chip-Gehäuses einer integrierten Schaltung
DE69836633T2 (de) Datentransportschlüsselsatz für chipkarten
EP1360644B1 (de) Sicherheitsmodul mit flüchtigem speicher zur speicherung eines algorithmuscodes
DE4108130C2 (de)
DE112005003502B4 (de) Verfahren zum Sichern und Wiederherstellen eines Verschlüsselungsschlüssels
DE60308990T2 (de) Schutz eines gerätes gegen unerwünschte verwendung in einem sicheren umfeld
EP2727277B1 (de) System zur sicheren übertragung von daten und verfahren
DE60217260T2 (de) Datenverarbeitungs- und Verschlüsselungseinheit
DE3018945A1 (de) Datenbehandlungsgeraet und verfahren zum sichern der uebertragung von daten
DE102005031629A1 (de) System mit mehreren elektronischen Geräten und einem Sicherheitsmodul
EP1922890B1 (de) Nachträgliches implementieren einer sim-fuktionalität in einem sicherheitsmodul
EP1321888B1 (de) Verfahren zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
WO2002075932A2 (de) Prozessoranordnung für sicherheitsrelevante anwendungen und verfahren zum ausführen von sicherheitsrelevanten anwendungen
DE112012007169T5 (de) In einem Kabel eingebettete aktive Komponente
EP1784756B1 (de) Verfahren und sicherheitssystem zur sicheren und eindeutigen kodierung eines sicherheitsmoduls
DE10162310A1 (de) Verfahren und Anordnung zur Übertragung von Signalen von erzeugenden Funktionseinheiten an verarbeitende Funktionseinheiten elektrischer Schaltungen
EP1292911B1 (de) Steuerung der kommunikation bei zugriffs- und zugangskontrollsystemen
EP0198384A2 (de) Verfahren und Anordnung zum Verschlüsseln von Daten
DE19902722A1 (de) Verfahren zum Austauschen von mindestens einem geheimen Anfangswert zwischen einer Bearbeitungsstation und einer Chipkarte
DE19705620C2 (de) Anordnung und Verfahren zur dezentralen Chipkartenidentifikation
DE10101972A1 (de) Vorrichtung mit einem Steuergerät und einem nicht-flüchtigen Speicher sowie Verfahren zum Betreiben einer solchen Vorrichtung
DE19540930C1 (de) Verfahren zum Erstellen eines Informationsverteilungssystems für beliebig viele geschlossene Nutzergruppen mit Hilfe einer physikalischen Einheit
EP1904980A1 (de) Verfahren zum betreiben eines tragbaren datenträgers
DE102008051578A1 (de) Datenkommunikation mit portablem Endgerät
DE60023170T2 (de) Zentralisierte kryptographische Datenverarbeitung mit hohem Durchsatz

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP