WO2002065699A2 - Method and device for ensuring a regulated data transfer on a two-wire bus - Google Patents

Method and device for ensuring a regulated data transfer on a two-wire bus Download PDF

Info

Publication number
WO2002065699A2
WO2002065699A2 PCT/EP2002/001204 EP0201204W WO02065699A2 WO 2002065699 A2 WO2002065699 A2 WO 2002065699A2 EP 0201204 W EP0201204 W EP 0201204W WO 02065699 A2 WO02065699 A2 WO 02065699A2
Authority
WO
WIPO (PCT)
Prior art keywords
bus
address
station
stl
stations
Prior art date
Application number
PCT/EP2002/001204
Other languages
German (de)
French (fr)
Other versions
WO2002065699A3 (en
Inventor
Daniel Muessli
Original Assignee
Daniel Muessli
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Daniel Muessli filed Critical Daniel Muessli
Priority to AU2002250892A priority Critical patent/AU2002250892A1/en
Publication of WO2002065699A2 publication Critical patent/WO2002065699A2/en
Publication of WO2002065699A3 publication Critical patent/WO2002065699A3/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)
    • H04L12/4135—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD) using bit-wise arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/407—Bus networks with decentralised control
    • H04L12/413—Bus networks with decentralised control with random access, e.g. carrier-sense multiple-access with collision detection (CSMA-CD)

Definitions

  • the invention relates to a method and device for ensuring a regulated data transfer on a two-wire bus according to the preamble of claim 1 and claim 8.
  • Bus systems are used in particular in so-called building management.
  • each station has an individual address. If a station wants to send data to another station, it first sends its address, whereupon the addressed station becomes active, while all other stations remain passive. If the receiving station has understood the signal perfectly, it sends a receipt, which concludes the data transmission. The bus is then free again for the next transmission.
  • the present invention is therefore based on the object of specifying a method by means of which the controlled data transfer on a two-wire bus can be ensured with simple means.
  • a start pulse is given to the bus by a central bus supply device
  • evaluation electronics compare the sent address and the signal picked up by the bus bit by bit and, in the event of an inequality, stops the transmission of the own address
  • the present invention is based on the idea of having the stations connected to the bus, which have to transmit a message, send their address simultaneously and synchronously on the bus.
  • each sending station compares the signal picked up by the bus, which is a superposition of the addresses of all active stations, bit by bit with its own address. If a station detects that its address signal differs from the signal picked up by the bus, it immediately stops sending its own address. To this This ensures that only the station with the highest or lowest address remains active at the end. This is the top priority station. This then sends its data on the bus.
  • all stations connected to the bus continue to listen, so that each station knows which stations are currently exchanging a message.
  • Another advantage is that the data can be sent to the bus with the aid of a simple switch, preferably in the form of a transistor in an open collector circuit.
  • the address and possibly the further data are sent by means of a first shift register which, according to a further development, converts the address stored in parallel in an address memory into serial information.
  • the signals picked up by the bus are read bit-by-bit into a second shift register which, according to an advantageous embodiment, acts as a serial-parallel converter and converts the data read bit-by-bit into a parallel signal.
  • the voltage level on the bus is lowered for a defined period of time in order to generate the start pulse. This is done by the central bus supply device.
  • the receiving station advantageously sends a receipt at the end, which ensures that the sending station is switched from the active to the inactive state.
  • Another object of the present invention is to specify a bus system with the aid of which the method for ensuring the regulated data transfers can be carried out on the two-wire bus.
  • a significant advantage is the simple construction, in particular the fact that only a simple switch, preferably in the form of a transistor in an open-collector circuit, is sufficient to send addresses and data to the bus.
  • the evaluation electronics which compare the signals picked up by the bus with their own address, are also particularly simple. It consists of a synchronous detector that determines the clock frequency of the station clock from the signals picked up by the bus, a first and a second AND gate and an RS flip-flop.
  • the first AND gate has the task of comparing the signals and, in the event of an inequality, driving the RS flip-flop, which emits a defined stop signal at its output, with the aid of which the reading of the station address from the shift register is stopped immediately.
  • Each station is preferably equipped with a voltage regulator, which generates the operating voltage of the station from the voltage on the bus.
  • a diode advantageously decouples the station's voltage regulator from the bus, so that the short-circuiting of the bus required for signal transmission does not interfere with the station's voltage supply.
  • the central supply device is equipped with a controlled switch, with the aid of which the voltage potential on the bus can be controlled.
  • 1 is a two-wire bus system with two stations shown as a block diagram
  • Fig. 2 shows an exemplary data telegram
  • FIG. 3 shows the address areas for data telegrams according to FIG. 2 for three stations.
  • Fig. 1 shows a two-wire bus BUS, which is fed by a central supply device NG.
  • the line connected to the minus potential can be grounded.
  • a controlled switch SS is assigned to the line connected to the plus potential, by means of which the level of the plus potential can be changed.
  • the voltage potential can either be raised or lowered.
  • Fig. 1 only two stations Stl, St2 are shown.
  • Each station Stl, St2 is provided with its own voltage supply fed by the bus BUS, consisting of a capacitor C, a voltage regulator VR and a diode D, which voltage regulator VR decoupled from the bus BUS.
  • the voltage regulator VR generates the operating voltage Vb.
  • each station is equipped with a microprocessor ⁇ P.
  • the address signal stored in the first shift register SRI is read out bit-by-bit clock-controlled by all stations that have something to say.
  • the signals reach a short-circuit switch S via a non-link NOT. All short-circuit switches S are connected between the two bus wires.
  • the switch S is actuated and the bus BUS is short-circuited, which corresponds to a logical "0". If the first shift register SRI sends a "1", the switch S remains open. The bus BUS is not short-circuited, which corresponds to a logical "1".
  • each station Stl, St2 contains evaluation electronics. This initially consists of a synchronous detector SyncD, which uses the recorded signals to generate the clock frequency tf of the station clock dock generated. This ensures that all stations connected to the bus use the same clock frequency tf.
  • the evaluation electronics also contain a first AND gate AND1.
  • the station address read by the first shift register SRI and the signal picked up by the bus BUS are fed to the latter. As long as the transmitted address signal and the signal picked up by the bus BUS are identical, the first AND gate AND1 does not emit an output signal.
  • the station clock generated by the synchronous detector SyncD is supplied with the frequency tf to the clock inputs cl of the two shift registers SRI, SR2.
  • a second AND gate AND2 is connected upstream of the clock input of the first shift register SRI.
  • the system clock and the stop signal from the output of the RS flip-flop FF are fed to the latter.
  • the station cycle can pass the second AND gate AND2 unhindered.
  • the second AND gate AND2 is blocked, so that the first shift register SRI interrupts the reading of the station address.
  • this is the station with the lowest address and the highest priority.
  • FIG. 2 shows an example of a data telegram as it can be used for data traffic via the two-wire bus BUS.
  • the active station transmits, for example, a type signal Tx, after a further defined pause a receiver address EAx and after a further defined pause its data packet DATAx. If the receiver station has understood everything correctly, it sends a receiver acknowledgment signal EQx. This signal switches the sending station from the active to the inactive state. After a further pause P2, the process described can start again.
  • the central supply device NG gives the start pulse P1 to the bus BUS at the time ts. After a defined period of time, all three stations Stl, St2, St3 simultaneously start sending their address bit by bit and clock-controlled to the bus BUS. This process takes as long as the addresses are identical.
  • the station Stl sent a logical "1", the stations St2 and St3 a logical "0". Their short-circuit switches S have short-circuited the bus BUS, so that the station ST1 receives a "0". Because of this deviation, the first station Stl stops sending its address SAl. However, the receiving process continues.
  • the second station St2 also noticed a deviation in the addresses. At this point in time, it therefore stops sending its address SA2, but continues to receive the bus signals.
  • station St3 Because of the lower address and the higher priority associated with it, station St3 has prevailed. It accomplishes that Transfer of their address SA3, which is completed at the time te. This is followed by the transmission of the further data packets explained with reference to FIG. 2.

Abstract

The invention relates to a method for ensuring a regulated data transfer on a two-wire bus having any number of stations (St1, St2, St3) as sensors and/or actuators. A starting pulse (P1) is transmitted from a central bus supplying device (NG) to the bus (Bus). Following a defined time span (ta), all stations (St1, St2, St3) having a message to send transmit their address (SA1, SA2, SA3) by bits on the bus, short-circuiting the bus by a switch, according to the address (SA1, SA2, SA3). All stations (St1, St2, St3) connected to the bus receive the bus signal. The evaluation electronics of each station (St1, St2, St3) compares the signal received by the bus by bits with its own address (SA1, SA2, SA3) and stops the transmission of its own address (SA1) in the event of a difference. The remaining stations (St2, St3) continue said process until only one station (St3) remains and sends its data by means of the bus.

Description

Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht- Bus Method and device for ensuring a regulated data transfer on a two-wire bus
Technisches GebietTechnical field
Die Erfindung betrifft Verfahren und Vorrichtung zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus gemäß dem Oberbegriff des Anspruchs 1 bzw. Anspruchs 8.The invention relates to a method and device for ensuring a regulated data transfer on a two-wire bus according to the preamble of claim 1 and claim 8.
Stand der TechnikState of the art
Zweidraht-Bussysteme, an denen eine beliebige Anzahl von Stationen, die als Sensoren und/oder Aktoren wirken, angeschlossen sind, sind seit langem und in vielen Variationen bekannt. Ein Beispiel ist der EIBus.Two-wire bus systems, to which any number of stations which act as sensors and / or actuators are connected, have long been known and in many variations. One example is the EIBus.
Bussysteme finden insbesondere Anwendung im sogenannten Gebäudemanagement. Um einen geregelten Datenverkehr zwischen den an dem gemeinsamen Bus angeschlossenen Stationen sicherzustellen, besitzt jede Station eine individuelle Adresse. Will eine Station Daten an eine andere Station senden, so sendet sie zunächst deren Adresse, worauf die angesprochene Station aktiv wird, während alle anderen Stationen passiv bleiben. Hat die empfangene Station das Signal einwandfrei verstanden, so sendet sie eine Empfangsquittung, womit die Datenübertragung abgeschlossen wird. Danach ist der Bus wieder frei für die nächste Übertragung.Bus systems are used in particular in so-called building management. In order to ensure regulated data traffic between the stations connected to the common bus, each station has an individual address. If a station wants to send data to another station, it first sends its address, whereupon the addressed station becomes active, while all other stations remain passive. If the receiving station has understood the signal perfectly, it sends a receipt, which concludes the data transmission. The bus is then free again for the next transmission.
Ein grundsätzliches Problem aller Bus-Systeme ist die Sicherstellung eines geregelten Datentransfers. Es muss auf jeden Fall verhindert werden, dass alle Stationen, die eine Nachricht zu übermitteln haben, durcheinander reden, weil die Nachrichten dadurch völlig unverständlich würden.A fundamental problem of all bus systems is ensuring a regulated data transfer. In any case, it must be prevented that all stations that have to transmit a message talk confused, because this would make the messages completely incomprehensible.
Die bekannten Bus-Systeme sind selbstverständlich mit Mechanismen ausgerüstet, die derartiges verhindern. Einige Bus-Systeme arbeiten mit Zeitfenstern, andere mit Frequenzfenstern usw. Dadurch werden diese Systeme entweder langsam oder die benötigte Hardware aufwändig. Das ist unbefriedigend.The known bus systems are of course equipped with mechanisms that prevent this. Some bus systems work with time windows, others with frequency windows etc. This makes them Systems either slow or the hardware required is complex. It is unsatisfactory.
Darstellung der ErfindungPresentation of the invention
Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren anzugeben, mit dessen Hilfe der geregelte Datentransfer auf einem Zweidraht-Bus mit einfachen Mitteln sichergestellt werden kann.The present invention is therefore based on the object of specifying a method by means of which the controlled data transfer on a two-wire bus can be ensured with simple means.
Diese Aufgabe wird gelöst durch ein gattungsgemäßes Verfahren mit folgenden Merkmalen:This object is achieved by a generic method with the following features:
- von einem zentralen Bus-Versorgungsgerät wird ein Startpuls auf den Bus gegeben,a start pulse is given to the bus by a central bus supply device,
- eine definierte Zeitspanne danach senden alle Stationen, die eine Nachricht zu senden haben, ihre Adresse bitweise auf den Bus, indem sie in Abhängigkeit von der Adresse mit einem Schalter den Bus kurzschließen,- after a defined period of time, all stations that have to send a message send their address bit by bit to the bus by short-circuiting the bus with a switch depending on the address,
- alle am Bus angeschlossenen Stationen nehmen das Bus-Signal auf,- all stations connected to the bus receive the bus signal,
- eine Auswerteelektronik vergleicht die gesendete Adresse und das vom Bus aufgenommene Signal bitweise und stoppt bei einer Ungleichheit das Weitersenden der eigenen Adresse,evaluation electronics compare the sent address and the signal picked up by the bus bit by bit and, in the event of an inequality, stops the transmission of the own address,
- alle Stationen nehmen die weiteren Bus-Signale auf und werten sie aus.- All stations record the further bus signals and evaluate them.
Der vorliegenden Erfindung liegt die Idee zugrunde, die am Bus angeschlossenen Stationen, die eine Nachricht zu übermitteln haben, ihre Adresse gleichzeitig und synchron auf den Bus senden zu lassen. Gleichzeitig vergleicht jede sendende Station das vom Bus aufgenommene Signal, welches eine Überlagerung der Adressen aller aktiven Stationen ist, bitweise mit der eigenen Adresse. Stellt eine Station fest, dass ihr Adresssignal sich von dem vom Bus aufgenommenen Signal unterscheidet, so stoppt sie sofort das weitere Senden der eigenen Adresse. Auf diese Weise ist sichergestellt, dass am Schluss nur noch die Station mit der höchsten oder niedrigsten Adresse aktiv bleibt. Dies ist die Station mit der höchsten Priorität. Diese sendet anschließend ihre Daten auf den Bus. Gleichzeitig hören alle am Bus angeschlossenen Stationen weiterhin zu, so dass jede Station weiß, welche Stationen gerade eine Nachricht austauschen.The present invention is based on the idea of having the stations connected to the bus, which have to transmit a message, send their address simultaneously and synchronously on the bus. At the same time, each sending station compares the signal picked up by the bus, which is a superposition of the addresses of all active stations, bit by bit with its own address. If a station detects that its address signal differs from the signal picked up by the bus, it immediately stops sending its own address. To this This ensures that only the station with the highest or lowest address remains active at the end. This is the top priority station. This then sends its data on the bus. At the same time, all stations connected to the bus continue to listen, so that each station knows which stations are currently exchanging a message.
Ein weiterer Vorteil ist, dass das Senden der Daten auf den Bus mit Hilfe eines einfachen Schalters, vorzugsweise in Form eines Transistors in open- collector-Schaltung, erfolgen kann.Another advantage is that the data can be sent to the bus with the aid of a simple switch, preferably in the form of a transistor in an open collector circuit.
Vorteilhafterweise erfolgt das Senden der Adresse und gegebenenfalls der weiteren Daten mittels eines ersten Schieberegisters, welches gemäß einer Weiterbildung die in einem Adressspeicher parallel gespeicherte Adresse in eine serielle Information wandelt.Advantageously, the address and possibly the further data are sent by means of a first shift register which, according to a further development, converts the address stored in parallel in an address memory into serial information.
Gemäß einer Weiterbildung der Erfindung werden die vom Bus aufgenommenen Signale bitweise in ein zweites Schieberegister eingelesen, welches gemäß einer vorteilhaften Ausgestaltung als Seriell-Parallel- Wandler wirkt und die bitweise eingelesenen Daten in ein paralleles Signal wandelt.According to a development of the invention, the signals picked up by the bus are read bit-by-bit into a second shift register which, according to an advantageous embodiment, acts as a serial-parallel converter and converts the data read bit-by-bit into a parallel signal.
Gemäß einer vorteilhaften Weiterbildung der Erfindung wird zum Erzeugen des Startpulses der Spannungspegel auf dem Bus für eine definierte Zeitspanne abgesenkt. Dies wird vom zentralen Bus-Versorgungsgerät erledigt.According to an advantageous development of the invention, the voltage level on the bus is lowered for a defined period of time in order to generate the start pulse. This is done by the central bus supply device.
Vorteilhafterweise sendet die empfangende Station am Ende eine Empfangsquittung, welche dafür sorgt, dass die sendende Station vom aktiven in den inaktiven Zustand versetzt wird.The receiving station advantageously sends a receipt at the end, which ensures that the sending station is switched from the active to the inactive state.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein Bussystem anzugeben, mit dessen Hilfe das Verfahren zum Sicherstellen des geregelten Datentransfers auf dem Zweidraht-Bus durchgeführt werden kann.Another object of the present invention is to specify a bus system with the aid of which the method for ensuring the regulated data transfers can be carried out on the two-wire bus.
Diese Aufgabe wird gelöst durch ein Bus-System mit den Merkmalen des Anspruchs 8.This object is achieved by a bus system with the features of claim 8.
Wesentlicher Vorteil ist der konstruktiv einfache Aufbau, insbesondere die Tatsache, dass lediglich ein einfacher Schalter, vorzugsweise in Form eines Transistors in open-collector-Schaltung, genügt, um Adressen und Daten auf den Bus zu senden.A significant advantage is the simple construction, in particular the fact that only a simple switch, preferably in the form of a transistor in an open-collector circuit, is sufficient to send addresses and data to the bus.
Auch die Auswerteelektronik, die die vom Bus aufgenommenen Signale mit der eigenen Adresse vergleicht, zeichnet sich durch eine besondere Einfachheit aus. Sie besteht aus einem Synchrondetektor, der aus den vom Bus aufgenommenen Signalen die Taktfrequenz des Stationstaktes ermittelt, einem ersten und einem zweiten UND-Gatter und einem RS- Flipflop. Dabei hat das erste UND-Gatter die Aufgabe, die Signale zu vergleichen und bei einer Ungleichheit das RS-Flipflop anzusteuern, welches an seinem Ausgang ein definiertes Stopp-Signal abgibt, mit dessen Hilfe das Auslesen der Stationsadresse aus dem Schieberegister sofort gestoppt wird.The evaluation electronics, which compare the signals picked up by the bus with their own address, are also particularly simple. It consists of a synchronous detector that determines the clock frequency of the station clock from the signals picked up by the bus, a first and a second AND gate and an RS flip-flop. The first AND gate has the task of comparing the signals and, in the event of an inequality, driving the RS flip-flop, which emits a defined stop signal at its output, with the aid of which the reading of the station address from the shift register is stopped immediately.
Vorzugsweise ist jede Station mit einem Spannungsregler ausgerüstet, der aus der Spannung auf dem Bus die Betriebsspannung der Station erzeugt.Each station is preferably equipped with a voltage regulator, which generates the operating voltage of the station from the voltage on the bus.
Vorteilhafterweise entkoppelt eine Diode den stationseigenen Spannungsregler vom Bus, so dass das für die Signalübertragung erforderliche Kurzschließen des Buses die Spannungsversorgung der Station nicht stört.A diode advantageously decouples the station's voltage regulator from the bus, so that the short-circuiting of the bus required for signal transmission does not interfere with the station's voltage supply.
Um den Startimpuls erzeugen zu können, ist gemäß einer Weiterbildung der Erfindung das zentrale Versorgungsgerät mit einem gesteuerten Schalter ausgerüstet, mit dessen Hilfe das Spannungspotential auf dem Bus steuerbar ist. Kurze Beschreibung der ZeichnungenIn order to be able to generate the start pulse, according to a further development of the invention, the central supply device is equipped with a controlled switch, with the aid of which the voltage potential on the bus can be controlled. Brief description of the drawings
Anhand der Zeichnung soll die Erfindung in Form eines Ausführungsbeispiels näher erläutert werden. Es zeigenBased on the drawing, the invention will be explained in more detail in the form of an embodiment. Show it
Fig. 1 ein Zweidraht-Bus-System mit zwei als Blockschaltbild dargestellten Stationen,1 is a two-wire bus system with two stations shown as a block diagram,
Fig. 2 ein beispielhaftes Datentelegramm undFig. 2 shows an exemplary data telegram and
Fig. 3 die Adressbereiche für Datentelegramme nach Fig. 2 für drei Stationen.3 shows the address areas for data telegrams according to FIG. 2 for three stations.
Wege zur Ausführung der Erfindung und gewerbliche VerwertbarkeitWays of carrying out the invention and commercial usability
Fig. 1 zeigt einen Zweidraht-Bus BUS, der von einem zentralen Versorgungsgerät NG gespeist wird. Die mit dem Minus-Potential verbundene Leitung kann geerdet sein. Der mit dem Plus- Potential verbundenen Leitung ist ein gesteuerter Schalter SS zugeordnet, mit dessen Hilfe die Höhe des Plus- Potentials verändert werden kann. Dabei kann je nach Auslegung des Zweidraht-Buses BUS das Spannungspotential entweder angehoben oder abgesenkt werden.Fig. 1 shows a two-wire bus BUS, which is fed by a central supply device NG. The line connected to the minus potential can be grounded. A controlled switch SS is assigned to the line connected to the plus potential, by means of which the level of the plus potential can be changed. Depending on the design of the two-wire bus BUS, the voltage potential can either be raised or lowered.
Am Zweidraht-Bus BUS kann eine beliebige Zahl von Stationen angeschlossen werden. In Fig. 1 sind lediglich zwei Stationen Stl, St2 dargestellt.Any number of stations can be connected to the two-wire bus BUS. In Fig. 1 only two stations Stl, St2 are shown.
Jede Station Stl, St2 ist mit einer eigenen, vom Bus BUS gespeisten Spannungsversorgung versehen, bestehend aus einem Kondensator C, einem Spannungsregler VR und einer Diode D, die den Spannungsregler VR vom Bus BUS entkoppelt. Der Spannungsregler VR erzeugt die Betriebsspannung Vb.Each station Stl, St2 is provided with its own voltage supply fed by the bus BUS, consisting of a capacitor C, a voltage regulator VR and a diode D, which voltage regulator VR decoupled from the bus BUS. The voltage regulator VR generates the operating voltage Vb.
Im vorliegenden Ausführungsbeispiel ist jede Station mit einem Mikroprozessor μP ausgerüstet. Dieser enthält zunächst einen Adressspeicher (nicht dargestellt). Dessen Inhalt wird über den Paralleleingang Pi in ein erstes Schieberegister SRI geladen. Eine definierte Zeitspanne nachdem das zentrale Versorgungsgerät NG den Startimpuls Pl auf den Bus BUS gegeben hat, wird das im ersten Schieberegister SRI gespeicherte Adresssignal von allen Stationen, die etwas zu sagen haben, taktgesteuert Bit für Bit ausgelesen. Die Signale gelangen über ein NichtGlied NOT zu einem Kurzschlussschalter S. Alle Kurzschlussschalter S sind zwischen die beiden Bus-Drähte geschaltet.In the present exemplary embodiment, each station is equipped with a microprocessor μP. This initially contains an address memory (not shown). Its content is loaded into a first shift register SRI via the parallel input Pi. A defined period of time after the central supply device NG has given the start pulse P1 on the bus BUS, the address signal stored in the first shift register SRI is read out bit-by-bit clock-controlled by all stations that have something to say. The signals reach a short-circuit switch S via a non-link NOT. All short-circuit switches S are connected between the two bus wires.
Sendet das erste Schieberegister SRI eine "0", so wird der Schalter S betätigt und der Bus BUS kurzgeschlossen, was einer logischen "0" entspricht. Sendet das erste Schieberegister SRI eine "1", so bleibt der Schalter S offen. Der Bus BUS ist nicht kurzgeschlossen, was einer logischen "1" entspricht.If the first shift register SRI sends a "0", the switch S is actuated and the bus BUS is short-circuited, which corresponds to a logical "0". If the first shift register SRI sends a "1", the switch S remains open. The bus BUS is not short-circuited, which corresponds to a logical "1".
Da alle aktiven Stationen Stl, St2 ihre Adresse synchron auf den Bus BUS senden, überlagern sich die Schaltzustände der Kurzschlussschalter S.Since all active stations Stl, St2 send their address synchronously to the bus BUS, the switching states of the short-circuit switches S overlap.
Gleichzeitig nehmen alle am Bus BUS angeschlossenen Stationen, d. h. auch die Stationen, die im Augenblick nichts zu sagen haben, die vom Bus BUS kommenden Signale auf und lesen sie taktgesteuert Bit für Bit in ein zweites Schieberegister SR2 ein. Ist das zweite Schieberegister SR2 voll, wird sein Inhalt über den Parallelausgang Po zum Mikroprozessor μP übertragen.At the same time, all stations connected to the bus BUS, i.e. H. Even the stations, which have nothing to say at the moment, pick up the signals coming from the bus BUS and read them clock-controlled bit by bit into a second shift register SR2. If the second shift register SR2 is full, its content is transmitted to the microprocessor μP via the parallel output Po.
Schließlich enthält jede Station Stl, St2 eine Auswerteelektronik. Diese besteht zunächst aus einem Synchrondetektor SyncD, der aus den aufgenommenen Signalen die Taktfrequenz tf des Stationstaktes dock erzeugt. Dadurch ist sichergestellt, dass alle am Bus angeschlossenen Stationen dieselbe Taktfrequenz tf verwenden.Finally, each station Stl, St2 contains evaluation electronics. This initially consists of a synchronous detector SyncD, which uses the recorded signals to generate the clock frequency tf of the station clock dock generated. This ensures that all stations connected to the bus use the same clock frequency tf.
Des weiteren enthält die Auswerteelektronik ein erstes UND-Gatter AND1. Diesem wird einerseits die vom ersten Schieberegister SRI ausgelesene Stationsadresse, andererseits das vom Bus BUS aufgenommene Signal zugeführt. Solange das gesendete Adresssignal und das vom Bus BUS aufgenommene Signal identisch ist, gibt das erste UND-Gatter AND1 kein Ausgangssignal ab.The evaluation electronics also contain a first AND gate AND1. The station address read by the first shift register SRI and the signal picked up by the bus BUS are fed to the latter. As long as the transmitted address signal and the signal picked up by the bus BUS are identical, the first AND gate AND1 does not emit an output signal.
Entdeckt das erste UND-Gatter AND1 jedoch eine Ungleichheit der beiden Signale, so gibt es einen Ausgangsimpuls an den S-Eingang eines RS- Flipflops FF. An dessen Ausgang Q erscheint dann ein definiertes Stopp- Signal.However, if the first AND gate AND1 detects an inequality between the two signals, there is an output pulse at the S input of an RS flip-flop FF. A defined stop signal then appears at its Q output.
Wie Fig. 1 zeigt, wird der vom Synchrondetektor SyncD erzeugte Stationstakt mit der Frequenz tf den Takteingängen cl der beiden Schieberegister SRI, SR2 zugeführt. Dem Takteingang des ersten Schieberegisters SRI ist jedoch ein zweites UND-Gatter AND2 vorgeschaltet. Diesem wird einerseits der Systemtakt, andererseits das Stopp-Signal vom Ausgang des RS-Flipflops FF zugeführt. Solange kein Stopp-Signal auftritt, kann der Stationstakt das zweite UND-Gatter AND2 ungehindert passieren. Sobald jedoch ein Stopp-Signal auftritt, wird das zweite UND-Gatter AND2 gesperrt, so dass das erste Schieberegister SRI das Auslesen der Stationsadresse unterbricht.As shown in FIG. 1, the station clock generated by the synchronous detector SyncD is supplied with the frequency tf to the clock inputs cl of the two shift registers SRI, SR2. However, a second AND gate AND2 is connected upstream of the clock input of the first shift register SRI. The system clock and the stop signal from the output of the RS flip-flop FF are fed to the latter. As long as no stop signal occurs, the station cycle can pass the second AND gate AND2 unhindered. However, as soon as a stop signal occurs, the second AND gate AND2 is blocked, so that the first shift register SRI interrupts the reading of the station address.
Auf diese Weise ist sichergestellt, dass letztlich nur noch eine aktive Station Daten auf den Bus BUS sendet. Dabei handelt es sich im vorliegenden Beispiel um die Station mit der niedrigsten Adresse und der höchsten Priorität.This ensures that ultimately only one active station sends data on the bus BUS. In the present example, this is the station with the lowest address and the highest priority.
Fig. 2 zeigt beispielhaft ein Datentelegramm, wie es für den Datenverkehr über den Zweidraht-Bus BUS benutzt werden kann. Man erkennt zunächst den Startpuls Pl, der zum Zeitpunkt ts ausgelöst wird. Nach einer definierten Zeitspanne beginnt zum Zeitpunkt ta die Übertragung der Adressen SAx aller am Bus BUS angeschlossenen Stationen, die etwas zu sagen haben. Zum Zeitpunkt te hat die Station mit der höchsten Priorität die Übertragung ihrer Adresse abgeschlossen. Nach einer weiteren Pause überträgt die aktive Station beispielsweise ein Typensignal Tx, nach einer weiteren definierten Pause eine Empfängeradresse EAx und nach einer weiteren definierten Pause ihr Datenpaket DATAx. Hat die Empfängerstation alles richtig verstanden, so sendet sie ein Empfängerquittungssignal EQx. Dieses Signal versetzt die sendende Station vom aktiven in den inaktiven Zustand. Nach einer weiteren Pause P2 kann der beschriebene Vorgang von neuem beginnen.2 shows an example of a data telegram as it can be used for data traffic via the two-wire bus BUS. One recognizes at first the start pulse Pl, which is triggered at time ts. After a defined period of time, the transmission of the addresses SAx of all stations connected to the bus BUS that have something to say begins at the time ta. At time te, the station with the highest priority has completed the transmission of its address. After a further pause, the active station transmits, for example, a type signal Tx, after a further defined pause a receiver address EAx and after a further defined pause its data packet DATAx. If the receiver station has understood everything correctly, it sends a receiver acknowledgment signal EQx. This signal switches the sending station from the active to the inactive state. After a further pause P2, the process described can start again.
Fig. 3 zeigt beispielhaft die Datenübertragung der Adressen SAl, SA2, SA3 von drei Stationen Stl, St2, St3. Zunächst gibt das zentrale Versorgungsgerät NG zum Zeitpunkt ts den Startpuls Pl auf den Bus BUS. Nach einer definierten Zeitspanne beginnen alle drei Stationen Stl, St2, St3 gleichzeitig ihre Adresse bitweise und taktgesteuert auf den Bus BUS zu senden. Dieser Vorgang dauert so lange, wie die Adressen identisch sind.3 shows an example of the data transmission of the addresses SA1, SA2, SA3 from three stations Stl, St2, St3. First, the central supply device NG gives the start pulse P1 to the bus BUS at the time ts. After a defined period of time, all three stations Stl, St2, St3 simultaneously start sending their address bit by bit and clock-controlled to the bus BUS. This process takes as long as the addresses are identical.
Zum Zeitpunkt tl hat die Station Stl eine logische "1" gesendet, die Stationen St2 und St3 eine logische "0". Deren Kurzschlussschalter S haben den Bus BUS kurzgeschlossen, so dass die Station ST1 eine "0" empfängt. Wegen dieser Abweichung stoppt die erste Station Stl die weitere Aussendung ihrer Adresse SAl. Der Empfangsvorgang jedoch läuft weiter.At time tl, the station Stl sent a logical "1", the stations St2 and St3 a logical "0". Their short-circuit switches S have short-circuited the bus BUS, so that the station ST1 receives a "0". Because of this deviation, the first station Stl stops sending its address SAl. However, the receiving process continues.
Zum Zeitpunkt t2 hat auch die zweite Station St2 eine Abweichung der Adressen bemerkt. Sie stoppt daher zu diesem Zeitpunkt die weitere Aussendung ihrer Adresse SA2, setzt jedoch den Empfang der Bus-Signale fort.At time t2, the second station St2 also noticed a deviation in the addresses. At this point in time, it therefore stops sending its address SA2, but continues to receive the bus signals.
Aufgrund der niedrigeren Adresse und der damit verbundenen höheren Priorität hat sich die Station St3 durchgesetzt. Sie vollendet die Übertragung ihrer Adresse SA3, was zum Zeitpunkt te abgeschlossen ist. Daran schließt sich die Übertragung der anhand der Fig. 2 erläuterten weiteren Daten pakete an. Because of the lower address and the higher priority associated with it, station St3 has prevailed. It accomplishes that Transfer of their address SA3, which is completed at the time te. This is followed by the transmission of the further data packets explained with reference to FIG. 2.

Claims

Patentansprüche: claims:
1. Verfahren zum Sicherstellen eines geregelten Datentransfers auf einem Zweidraht-Bus mit einer beliebigen Anzahl von Stationen (Stl, St2, St3) als Sensoren und/oder Aktoren, gekennzeichnet durch die Merkmale:1. Method for ensuring a regulated data transfer on a two-wire bus with any number of stations (Stl, St2, St3) as sensors and / or actuators, characterized by the features:
- von einem zentralen Bus-Versorgungsgerät (NG) wird ein Startpuls (Pl) auf den Bus (BUS) gegeben,a start pulse (Pl) is given to the bus (BUS) by a central bus supply device (NG),
- eine definierte Zeitspanne danach senden alle Stationen (Stl, St2, St3), die eine Nachricht zu senden haben, ihre Adresse (SAl, SA2, SA3) bitweise auf den Bus (BUS), indem sie in Abhängigkeit von der Adresse (SAl, SA2, SA3) mit einem Schalter (S) den Bus (BUS) kurzschließen,- after a defined period of time, all stations (Stl, St2, St3) that have to send a message send their address (SAl, SA2, SA3) bit by bit to the bus (BUS), depending on the address (SAl, SA2, SA3) short-circuit the bus (BUS) with a switch (S),
- alle am Bus (BUS) angeschlossenen Stationen (Stl, St2, St3) nehmen das Bus-Signal auf,- all stations connected to the bus (BUS) (Stl, St2, St3) receive the bus signal,
- eine Auswerteelektronik vergleicht die gesendete Adresse (SAl, SA2, SA3) und das vom Bus (BUS) aufgenommene Signal bitweise und stoppt bei einer Ungleichheit das Weitersenden der eigenen Adresse (SAl, SA2),- An evaluation electronics compares the sent address (SAl, SA2, SA3) and the signal received by the bus (BUS) bit by bit and stops the transmission of its own address (SAl, SA2) in case of an inequality,
- alle Stationen (Stl, St2) nehmen die weiteren Bus-Signale (SA3, T3, EA3, DATA3) auf und werten sie aus.- All stations (Stl, St2) receive the further bus signals (SA3, T3, EA3, DATA3) and evaluate them.
2. Verfahren nach Anspruch 1, gekennzeichnet durch das Merkmal:2. The method according to claim 1, characterized by the feature:
- das Senden der Adresse (Sax) und der weiteren Daten (SAx, Tx, EAx, DATAx) erfolgt mittels eines ersten Schieberegisters (SRI).- The address (Sax) and the other data (SAx, Tx, EAx, DATAx) are sent by means of a first shift register (SRI).
3. Verfahren nach Anspruch 1 oder 2, gekennzeichnet durch das Merkmal:3. The method according to claim 1 or 2, characterized by the feature:
- das Aufnehmen des Bus-Signals erfolgt mittels eines zweite Schieberegisters (SR2). - The bus signal is picked up by means of a second shift register (SR2).
4. Verfahren nach einem der Ansprüche 1 bis 3, gekennzeichnet durch die Merkmale:4. The method according to any one of claims 1 to 3, characterized by the features:
- im ersten Schieberegister (SRI) werden die Daten von parallel in seriell,- in the first shift register (SRI), the data is changed from parallel to serial,
- im zweiten Schieberegister (SR2) von seriell in parallel gewandelt.- Converted from serial to parallel in the second shift register (SR2).
5. Verfahren nach einem der Ansprüche 1 bis 4, gekennzeichnet durch das Merkmal:5. The method according to any one of claims 1 to 4, characterized by the feature:
- zum Erzeugen des Startpulses (Pl) wird der Spannungspegel auf dem Bus (BUS) für eine definierte Zeitspanne abgesenkt.- To generate the start pulse (Pl), the voltage level on the bus (BUS) is lowered for a defined period of time.
6. Verfahren nach einem der Ansprüche 1 bis 5, gekennzeichnet durch das Merkmal:6. The method according to any one of claims 1 to 5, characterized by the feature:
- aus den vom Bus (BUS) aufgenommenen Signalen wird deren Taktfrequenz (tf) ermittelt.- The clock frequency (tf) is determined from the signals picked up by the bus (BUS).
7. Verfahren nach einem der Ansprüche 1 bis 6, gekennzeichnet durch das Merkmal:7. The method according to any one of claims 1 to 6, characterized by the feature:
- die angesprochene Station (Stl) sendet abschließend eine Empfängerquittung (EQ1) über den Bus (BUS).- The addressed station (Stl) then sends a receiver acknowledgment (EQ1) via the bus (BUS).
8. Bus-System mit geregeltem Transfer von Adressen und Daten zur Durchführung des Verfahrens nach den Ansprüchen 1 bis 7, im wesentlichen umfassend:8. Bus system with controlled transfer of addresses and data for carrying out the method according to claims 1 to 7, essentially comprising:
- eine Zentralstation (NG),- a central station (NG),
- eine Zweidraht-Leitung (BUS),- a two-wire line (BUS),
- daran eine beliebige Zahl von Stationen (Stl, St2, St3) als Sensoren und/oder Aktoren, jeweils enthaltend- There any number of stations (Stl, St2, St3) as sensors and / or actuators, each containing
- eine Spannungsversorgung (VR, C),- a power supply (VR, C),
- einen Adressspeicher,- an address memory,
- eine Sendeelektronik für Adressen und Daten,- Transmitting electronics for addresses and data,
- eine Empfangselektronik für Adressen und Daten - und eine Auswerteelektronik, gekennzeichnet durch die Merkmale:- A receiving electronics for addresses and data - and evaluation electronics, characterized by the features:
- die Zentralstation (NG) enthält eine Einrichtung (SS), die einen Startimpuls (Pl) auf den Bus (BUS) gibt,the central station (NG) contains a device (SS) which gives a start pulse (Pl) to the bus (BUS),
- die Sendeelektronik enthält- Contains the transmitter electronics
- ein erstes taktgesteuertes Schieberegister (SRI), welches das Adresssignal (SAl, SA2, SA3) der Station (Stl, St2, St3) seriell ausliest, wenn die Station (Stl, St2, St3) zu sendende Daten hat,a first clock-controlled shift register (SRI), which reads out the address signal (SAl, SA2, SA3) of the station (Stl, St2, St3) serially when the station (Stl, St2, St3) has data to be sent,
- und einen Schalter (S), der in Abhängigkeit vom Adresssignal (SAl, SA2, SA3) den Bus (BUS) kurschließt,,- And a switch (S), which closes the bus (BUS) depending on the address signal (SA1, SA2, SA3),
- die Empfangselektronik enthält ein zweites taktgesteuertes Schieberegister (SR2), welches die auf dem Bus (BUS) liegenden Signale seriell einliest,the receiving electronics contains a second clock-controlled shift register (SR2), which reads in the signals on the bus (BUS) in series,
- die Auswerteelektronik enthält- Contains the evaluation electronics
- einen Synchrondetektor (SyncD), der aus den vom Bus (BUS) aufgenommenen Signalen die Taktfrequenz (tf) des Stationstaktes (dock) ermittelt,a synchronous detector (SyncD) which determines the clock frequency (tf) of the station clock (dock) from the signals picked up by the bus (BUS),
- ein erstes UND-Gatter (AND1), dem einerseits die vom Bus (BUS) aufgenommenen Signale, andererseits die eigene Adresse der Station (Stl, St2, St3) zugeführt werden,a first AND gate (AND1), to which the signals picked up by the bus (BUS) on the one hand and the station's own address (Stl, St2, St3) on the other hand are fed,
- ein RS-Flipflop (FF), dessen S-Eingang mit dem Ausgang des ersten UND-Gatters (AND1) und dessen R-Eingang mit dem Ausgang des Synchrondetektors (SyncD) verbunden ist zum Erzeugen eines Stoppsignals am Ausgang,an RS flip-flop (FF), the S input of which is connected to the output of the first AND gate (AND1) and the R input of which is connected to the output of the synchronous detector (SyncD) in order to generate a stop signal at the output,
- und ein zweites UND-Gatter (AND2), dem einerseits der Stationstakt (dock), andererseits das Stopp-Signal zugeführt wird und dessen Ausgang auf den Takt-Eingang (cl)des ersten Schieberegisters (SRI) geführt ist.- And a second AND gate (AND2), on the one hand the station clock (dock), on the other hand the stop signal is supplied and the output of which is routed to the clock input (cl) of the first shift register (SRI).
9. Bus-System nach Anspruch 8, gekennzeichnet durch das Merkmal:9. Bus system according to claim 8, characterized by the feature:
- ein Spannungsregler (VR) erzeugt die Betriebsspannung (Vb) der Station (Stl, St2) aus der Spannung auf dem Bus (BUS). - A voltage regulator (VR) generates the operating voltage (Vb) of the station (Stl, St2) from the voltage on the bus (BUS).
10. Bus-System nach Anspruch 9, gekennzeichnet durch das Merkmal:10. Bus system according to claim 9, characterized by the feature:
- eine Diode (D) entkoppelt den Spannungsregler (VR) vom Bus (BUS).- A diode (D) decouples the voltage regulator (VR) from the bus (BUS).
11. Bus-System nach einem der Ansprüche 8 bis 10, gekennzeichnet durch das Merkmal:11. Bus system according to one of claims 8 to 10, characterized by the feature:
- der den Bus (BUS) kurzschließende Schalter (S) ist ein Transistor.- The bus (BUS) short-circuiting switch (S) is a transistor.
12. Bus-System nach einem der Ansprüche 8 bis 11, gekennzeichnet durch das Merkmal:12. Bus system according to one of claims 8 to 11, characterized by the feature:
- dem zentralen Versorgungsgerät (NG) ist ein Schalter (SS) zugeordnet, mit dessen Hilfe das Spannungspotential auf dem Bus (BUS) steuerbar ist. - The central supply device (NG) is assigned a switch (SS), with the help of which the voltage potential on the bus (BUS) can be controlled.
PCT/EP2002/001204 2001-02-14 2002-02-06 Method and device for ensuring a regulated data transfer on a two-wire bus WO2002065699A2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
AU2002250892A AU2002250892A1 (en) 2001-02-14 2002-02-06 Method and device for ensuring a regulated data transfer on a two-wire bus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10106846.8 2001-02-14
DE2001106846 DE10106846A1 (en) 2001-02-14 2001-02-14 Method and device for ensuring a regulated data transfer on a two-wire bus

Publications (2)

Publication Number Publication Date
WO2002065699A2 true WO2002065699A2 (en) 2002-08-22
WO2002065699A3 WO2002065699A3 (en) 2002-11-14

Family

ID=7674015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2002/001204 WO2002065699A2 (en) 2001-02-14 2002-02-06 Method and device for ensuring a regulated data transfer on a two-wire bus

Country Status (3)

Country Link
AU (1) AU2002250892A1 (en)
DE (1) DE10106846A1 (en)
WO (1) WO2002065699A2 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745596A (en) * 1985-07-16 1988-05-17 Honda Giken Kogyo Kabushiki Kaisha Multiplex communication system
US4887262A (en) * 1987-03-30 1989-12-12 U.S. Philips Corporation Single-channel bus system for multi-master use with bit cell synchronization, and master station comprising a bit cell synchronization element suitable for this purpose
EP0756402A1 (en) * 1995-07-25 1997-01-29 Cho, Jin-young Distributed serial arbitration system
EP0940950A2 (en) * 1998-03-06 1999-09-08 STMicroelectronics GmbH Node interface in a data network

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4745596A (en) * 1985-07-16 1988-05-17 Honda Giken Kogyo Kabushiki Kaisha Multiplex communication system
US4887262A (en) * 1987-03-30 1989-12-12 U.S. Philips Corporation Single-channel bus system for multi-master use with bit cell synchronization, and master station comprising a bit cell synchronization element suitable for this purpose
EP0756402A1 (en) * 1995-07-25 1997-01-29 Cho, Jin-young Distributed serial arbitration system
EP0940950A2 (en) * 1998-03-06 1999-09-08 STMicroelectronics GmbH Node interface in a data network

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ETSCHBERGER KONRAD: "CAN Controller-Area-Network Grundlagen, Protokolle, Bausteine, Anwendungen" 1994 , CRL HANSER VERLAG M]NCHEN WIEN , GERMANY XP002210677 Seite 37, Absatz 2 -Seite 43, Absatz 2 *

Also Published As

Publication number Publication date
DE10106846A1 (en) 2002-09-05
WO2002065699A3 (en) 2002-11-14
AU2002250892A1 (en) 2002-08-28

Similar Documents

Publication Publication Date Title
DE102008031498B4 (en) Clock determination of a sensor
EP2286551B1 (en) Serial-peripheral interface with reduced number of connection lines
EP0216372B1 (en) Data bus system for vehicles
EP0852859B1 (en) Data synchronisation process, and transmission interface
DE19649258C2 (en) Bus system and method for data transmission
DE3317545C2 (en)
DE102017130933B3 (en) Edge-based communication with a plurality of slave devices using timers
EP0863639B1 (en) Data transmission system
EP0267528A2 (en) Digital data transmission system with adressable repeaters having fault localization devices
EP3970324A1 (en) Transmitting/receiving device and communication control device for a subscriber station of a serial bus system, and method for communication in a serial bus system
DE19750317A1 (en) Receive circuit for a CAN system
DE2339392C3 (en) Method for calling up outstations by a central station and CIRCUIT ARRANGEMENT FOR carrying out this method
DE19705365A1 (en) Time multiplexed transmission of signals from sensors
DE102008064747B3 (en) Clock determining method for sampling data in sensor signal, in e.g. embedded system, involves measuring period between edges of synchronization signal, and considering period as reference to determine clock to sample data in sensor signal
EP2534582B1 (en) Novel circuit and method for communicating via a single line
EP1642423B1 (en) Network node and method for managing memory in a network node
WO2002065699A2 (en) Method and device for ensuring a regulated data transfer on a two-wire bus
DE102006047142A1 (en) Signal controlling circuit for serial peripheral interface bus-interface of microprocessor, has switching units for respectively activating clock and slave input lines and clock and slave output lines in response to select signal
DE19752292C2 (en) Master unit for a bus system for data transmission
WO1997022057A1 (en) Method of setting addresses in bus systems with parallel circuitry, and device for carrying out this method
EP3632054B1 (en) Determination of nodes of a local data bus
AT400784B (en) METHOD FOR TRANSMITTING DATA BETWEEN DATA SOURCES AND DATA Sinks
DE19923327C2 (en) Method for serial transmission of digital data
EP0533995B1 (en) Serial digital data transmission method
WO2021148348A1 (en) Transmitting/receiving device for a subscriber station of a serial bus system, and method for communication in a serial bus system

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
AK Designated states

Kind code of ref document: A3

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ OM PH PL PT RO RU SD SE SG SI SK SL TJ TM TN TR TT TZ UA UG US UZ VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

122 Ep: pct application non-entry in european phase
NENP Non-entry into the national phase

Ref country code: JP

WWW Wipo information: withdrawn in national office

Country of ref document: JP