WO2001077791A1 - Procede de contre-mesure pour un micro-controleur base sur une architecture avec 'pipeline' - Google Patents

Procede de contre-mesure pour un micro-controleur base sur une architecture avec 'pipeline' Download PDF

Info

Publication number
WO2001077791A1
WO2001077791A1 PCT/FR2001/000794 FR0100794W WO0177791A1 WO 2001077791 A1 WO2001077791 A1 WO 2001077791A1 FR 0100794 W FR0100794 W FR 0100794W WO 0177791 A1 WO0177791 A1 WO 0177791A1
Authority
WO
WIPO (PCT)
Prior art keywords
instructions
instruction
insn
microcontroller
execution
Prior art date
Application number
PCT/FR2001/000794
Other languages
English (en)
Inventor
Nathalie Feyt
Original Assignee
Gemplus
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus filed Critical Gemplus
Priority to EP01917164A priority Critical patent/EP1269290B1/fr
Priority to MXPA02009748A priority patent/MXPA02009748A/es
Priority to DE60103520T priority patent/DE60103520T2/de
Priority to AU2001244258A priority patent/AU2001244258A1/en
Priority to JP2001574580A priority patent/JP2004510213A/ja
Priority to US10/240,542 priority patent/US7376844B2/en
Publication of WO2001077791A1 publication Critical patent/WO2001077791A1/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline, look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
    • G06F2207/7219—Countermeasures against side channel or fault attacks

Definitions

  • the present invention relates to a countermeasure method for a microcontroller in which sequences of program instructions are executed.
  • the present invention applies in particular to secure electronic components such as micro-controllers for smart cards for example.
  • Micro-controllers are monolithic integrated circuits incorporating at least one microprocessor, also called CPU for Central Processing Unit in English terminology. These microcontrollers are real computers on a single silicon substrate, or integrated circuit chip.
  • micro-controller smart cards constitute secure information carriers which have the same structure as a computer, that is to say that they make it possible to store data but also to process information.
  • the role of the microcontroller is to authenticate the card and its holder, to encrypt and decrypt messages and to calculate electronic signatures providing proof that a lawful operation has been carried out.
  • FIG. 1 schematically illustrates the structure of a micro-controller for a smart card.
  • a microcontroller integrated on a chip, comprises a microprocessor, or CPU, capable of processing the data and programs recorded on the chip.
  • the microprocessor is associated with different types of memories by means of data bus.
  • the operating programs and the algorithms are generally stored in a ROM memory, while the data, secret or not, are stored in a programmable memory of EEPROM type for example.
  • a RAM memory contains the work registers necessary for the various internal treatments.
  • An input / output device composed of a connector, for a smart card with contact, ensures dialogues with the outside world.
  • the operations of the microcontroller are sequenced by a clock (CLK).
  • CLK clock
  • the microcontroller also has a Vcc power supply and a GND earth.
  • microcontrollers There are essentially two families of microcontrollers. Most microcontrollers existing today (around 90%) are based on a CISC (Complex Instructions Set Computer) architecture in which the instructions are read and executed sequentially by a large decoding engine. However, the current trend is to use more and more microcontrollers with RISC architecture (from the Reduced Instruction Set Computer) in which the instructions are read and executed in parallel. Such an architecture requires several expensive decoding motors in place on the integrated circuit chip, but it is also much faster in the execution of the instruction sequences. In particular, RISC architectures using a so-called “pipeline” method make it possible to nest several instructions by dividing them into substeps and by executing steps of several instructions in the same clock cycle.
  • CISC Complex Instructions Set Computer
  • a countermeasure method is a security method which consists in preventing the data manipulated during the execution of the instructions of a program from being interpreted outside the secure component. Such information leakage is possible due to the very structure of the microcontroller which can undergo what are known as current attacks, or DPA for Differential Power Attack in English terminology.
  • FIG. 2 illustrates the principle of the current attack by a graph of the current consumption I of the chip as a function of the number of clock strokes t.
  • the present invention relates to a countermeasure method which overcomes the drawbacks of the prior art.
  • the invention proposes such a countermeasure method based on the execution of instruction sequences according to a so-called “pipeline” method in an electronic component with RISC architecture, for example.
  • the invention introduces the principle of random and non-reproducible execution at each sequence of instructions at the level of the instruction itself.
  • the invention relates more particularly to a countermeasure method for a microcontroller capable of executing sequences of instructions, said instructions being executed according to a process called "pipeline", characterized in that the process consists in randomly introducing at least a waiting time between two consecutive instructions and / or within at least one instruction.
  • the instructions are broken down into a plurality of sub-steps.
  • the sub-steps can consist of: a step of acquiring the instruction, a step of decoding the instruction, a step of executing the instruction, and a step of writing the result of the instruction.
  • the waiting time is introduced randomly between any two substeps of an instruction.
  • the instructions can be macro-instructions corresponding to complex logic modules such as sub-blocks of cryptographic algorithms.
  • the waiting time is introduced randomly several times during execution. of the instruction sequence.
  • the waiting time is introduced following a software command preceding the sequence of instructions to be secured.
  • the method is carried out through a non-software implementation directly supported by the instruction decoding electronics.
  • the introduction of the waiting time can be adjusted statically or dynamically, by means of an electronic or software parameter, so as to adjust the variability of the execution of the same sequence of instructions.
  • the method is implemented in an integrated circuit chip comprising a RISC architecture microcontroller with “pipeline”.
  • the invention advantageously applies to any secure device of the smart card type.
  • the invention has the advantage of proposing a mechanism implemented directly at the micro level. controller, on the integrated circuit chip. This avoids the heaviness of software solutions.
  • the countermeasure method according to the invention makes it possible to guarantee the execution of any program, secure or not, on an electronic component equipped with such a countermeasure mechanism.
  • FIG. 1 already described, schematically illustrates an integrated circuit chip provided with a microcontroller
  • FIG. 2, described above, is a graph illustrating the method of the current attack of a secure electronic component
  • FIG. 3 is a diagram illustrating the operation of a conventional microcontroller with CISC architecture for decoding d ' instructions ,
  • FIG. 4 is a diagram illustrating the operation of a conventional microcontroller with RISC architecture for decoding instructions
  • FIG. 5 is a diagram illustrating the operation of a RISC architecture microcontroller according to the present invention, for decoding instructions
  • the countermeasure method according to the invention is based on the principle of processing pipeline instructions generally used in a RISC architecture microcontroller. Several points distinguish the RISC architecture from the CISC architecture.
  • each instruction corresponds to a single logic block implemented in the form of a specific and unique electronic sub-module, so that the decoding and the execution of an instruction can be done in a single clock cycle, while the CISC architecture uses a single electronic block sequentially processing all the instructions.
  • the data bus is differentiated from the instruction bus to allow the decoding of an instruction at each clock cycle independently of the data stored in memory and used by the other instructions. This makes it possible to fetch data in memory simultaneously with the decoding of the instructions which must process them. In addition, all the instructions must have a size at most equal to that of the external data bus so that the decoding of the instructions is direct and does not involve any delay.
  • RISC architecture There are generally two models of microcontrollers with RISC architecture, the "Stanford” model which uses chains of optimized instructions more commonly known under the technical term of "Pipeline”, allowing; use a very powerful instruction set; the “Berkeley” model which uses sequences of instructions allowing rapid calls to subroutines and particularly suited to real-time applications.
  • the present invention applies more specifically to the “pipeline” technique proposed in the “Stanford” model.
  • the invention proposes a countermeasure method which is based on this pipeline architecture.
  • pipeline stages make it possible to nest the execution of several instructions by dividing each instruction into several substeps and by executing these substeps in parallel.
  • a pipeline stage is thus defined as the set of substeps executed simultaneously.
  • the number of clock cycles per instruction will be divided in proportion to the number of stages of the pipeline.
  • Figures 3 and 4 respectively illustrate the classic operation of a microcontroller with CISC architecture and RISC architecture with pipeline.
  • the INSn instructions can be simple instructions or macro-instructions corresponding to complex logic modules, such as sub-blocks of cryptographic algorithms, such as for example permutation, compression, expansion instructions, non-basic math functions, lookup tables, or whatever.
  • the INSn instructions are advantageously broken down into several sub-steps.
  • An example of breaking down into four sub-steps is given by way of example and should not be considered as restrictive.
  • FTCH allows you to find the instruction to decode in memory. It places this instruction on the bus which is then transmitted to the next stage.
  • DECODE allows to decode the instruction, ie to activate the sub-module of the microcontroller which knows how to process this instruction.
  • WRITE used to write the result of the instruction executed by the microcontroller sub-module on the bus. This result is then used later in the execution or returned to memory. It can be seen from FIG. 3 that only two instructions could be completed in eight clock cycles by a microcontroller with CISC architecture.
  • a waiting time, Break B is randomly introduced in the processing of the instructions.
  • This waiting time B can be introduced, randomly at the start of an instruction and / or between any two sub-steps of the same instruction.
  • the random wait time B can also be entered several times if necessary during the execution of a sequence of instructions.
  • FIG. 5 illustrates the mechanism of the countermeasure method according to the invention.
  • the random waiting times B prevent any reproducibility of the current consumption by modifying, at each sequence of instructions, the stages of the pipeline without disturbing the execution of the instructions.
  • the method according to the invention is carried out through a non-software implementation, directly implemented by the electronic module (hardware) for decoding the instructions of the microcontroller.
  • the method can be adjustable, statically or dynamically, by electronic or software means, in order to obtain more or less variability in the repeated execution of the same sequence of instructions.
  • the introduction of the waiting time B can be conditioned on a software-controlled start-up, for example, just before the execution of the sequence of instructions that we want to secure.
  • the speed of execution of a sequence of instructions which does not require any particular security is not compromised.
  • the method according to the invention thus makes it possible to ensure the random execution of a sequence of instructions, that is to say the non-reproducibility of this sequence from one execution to another, and this for the same functional result. .
  • a compromise must simply be defined so as not to lengthen the execution time of the instruction sequence too much and thus lose the main advantage of the pipeline.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Advance Control (AREA)
  • Executing Machine-Instructions (AREA)
  • Storage Device Security (AREA)

Abstract

La présente invention concerne un procédé de contre mesure pour micro-contrôleur susceptible d'exécuter des séquences d'instructions (INSn), les instructions étant exécutées selon un procédé dit de << pipeline >>, caractérisé en ce que le procédé consiste à introduire aléatoirement au moins un temps d'attente (B) entre deux instructions consécutives (INSn, INSn+1) et/ou au sein d'au moins une instruction (INSn). Le procédé selon l'invention est mis en oeuvre par l'électronique du micro-contrôleur et non par ajout logiciel.

Description

PROCEDE DE CONTRE-MESURE POUR UN MICRO-CONTROLEUR BASE SUR UNE ARCHITECTURE AVEC "PIPELINE"
La présente invention concerne un procédé de contre-mesure pour un micro-contrôleur dans lequel des séquences d'instructions de programmes sont exécutées.
La présente invention s'applique en particulier à des composants électroniques sécurisés tels que des micro-contrôleurs pour carte à puce par exemple.
Les micro-contôleurs sont des circuits intégrés monolithiques incorporant au moins un microprocesseur, appelé encore CPU pour Central Processing Unit en terminologie anglaise. Ces micro-contrôleurs sont de véritables ordinateurs tenant sur un seul substrat de silicium, ou puce de circuit intégré.
Ainsi, les cartes à puce à micro-contrôleur constituent des supports d'informations sécurisés qui possèdent la même structure qu'un ordinateur, c'est à dire qu'elles permettent de stocker des données mais également de traiter des informations. Dans ce cadre, le rôle du micro-contrôleur est d'authentifier la carte et son porteur, de chiffrer et déchiffrer des messages et de calculer des signatures électroniques apportant la preuve qu'une opération licite a bien été réalisée .
La figure 1 illustre schématiquement la structure d'un micro-contrôleur pour carte à puce. Un tel micro- contrôleur, intégré sur une puce, comporte un microprocesseur, ou CPU, apte à traiter les données et programmes enregistrés sur la puce. Le microprocesseur est associé à différents types de mémoires au moyen de bus de données Les programmes de fonctionnement et les algorithmes sont généralement stockés dans une mémoire ROM, tandis que les données, secrètes ou non, sont stockées dans une mémoire programmable de type EEPROM par exemple. Une mémoire RAM contient les registres de travail nécessaires aux divers traitements internes. Un organe d'entrée/sortie composé d'un connecteur, pour une carte à puce à contact, assure les dialogues avec le monde extérieur.
Les opérations du micro-contrôleur sont séquencées par une horloge (CLK) . Le micro-contrôleur a en outre une alimentation Vcc et une terre GND .
Il existe essentiellement deux familles de microcontrôleurs. La plupart des micro-contrôleurs existant aujourd'hui (environ 90%) sont basés sur une architecture CISC (de l'anglais Complex Instructions Set Computer) dans laquelle les instructions sont lues et exécutées séquentiellement par un gros moteur de décodage. Cependant, la tendance actuelle est d'utiliser de plus en plus des micro-contrôleurs à architecture RISC (de l'anglais Reduced Instruction Set Computer) dans laquelle les instructions sont lues et exécutées en parallèle. Une telle architecture nécessite plusieurs moteurs de décodage coûteux en place sur la puce de circuit intégré, mais elle est également beaucoup plus rapide dans l'exécution des séquences d'instructions. En particulier, les architectures RISC utilisant un procédé dit de « pipeline » permettent d'imbriquer plusieurs instructions en les divisant en sous-étapes et en exécutant des étapes de plusieurs instructions dans un même cycle d'horloge. Les particularités du « pipeline » en architecture RISC seront développées par la suite. L'exécution de programmes par le micro-contrôleur doit donc être sécurisée car tout ou partie des données manipulées sont secrètes. La sécurisation peut être assurée par des algorithmes mathématiques intégrés aux programmes exécutés, et/ou par des procédés dits de contre-mesure .
Un procédé de contre-mesure est un procédé de sécurisation qui consiste à éviter que les données manipulées lors de l'exécution des instructions d'un programme puissent être interprétées à l'extérieur du composant sécurisé. Une telle fuite d'information est possible de par la structure même du micro-contrôleur qui peut subir ce que l'on appelle des attaques en courant, ou DPA pour Differential Power Attack en terminologie anglaise.
La figure 2 illustre le principe de l'attaque en courant par un graphe de la consommation de courant I de la puce en fonction du nombre de coups d'horloge t.
Lorsque le microprocesseur exécute un programme composé d'une séquence d'instructions (Insl, Ins2 ,
Ins3,...), avec un algorithme secret ou non, il va chercher les données nécessaires en mémoire, les traite et écrit les résultats en mémoire.
Classiquement, l'exécution d'une séquence d'instructions se déroule tou ours de la même manière, identique et déterminée, quelque soit l'architecture (CISC ou RISC) du micro-contrôleur utilisé.
Il devient alors possible de réaliser une attaque en courant par la simple lecture de la consommation en courant du micro-contrôleur (à partir de son alimentation Vcc) qui peut laisser transparaître des informations sur les données secrètes manipulées. Pour obtenir de telles informations, il est nécessaire de réaliser la même séquence d' instructions plusieurs fois. Il devient alors possible de corréler la consommation de courant avec les données traitées lors de l'exécution de la même instruction. La consommation de courant du micro-contrôleur peut ainsi devenir un véritable témoin des données manipulées.
Par exemple, un attaquant peut procéder de la manière suivante. Si on considère une donnée secrète de huit octets k[i] avec i de 1 à 8. On utilise un accumulateur et on réalise une boucle pour i de 1 à 8 Acc= k[i]xor k[i+l] . A la fin de la boucle, on obtient Acc= xor (Σ (i=là8) k [i] ) . Lorsque l'on observe la consommation de courant I en fonction du temps lors de cette séquence (boucle) , on obtient une courbe à l'allure cyclique qui est le reflet de ce qui a été exécuté dans le micro-contôleur, c'est à dire que dans l'exemple cité on obtient huit signaux identiques pour les huit opérations de la boucle. Néanmoins, si l'on compare chaque élément des signaux, on parvient à extraire des différences, et ainsi des informations sur les k[i] secrets. L'observation est en outre facilité par la possibilité de faire exécuter la même boucle plusieurs fois. La consommation de courant de la carte étant la même pour une même séquence d'opérations, on parvient à extraire l'information recherchée. II devient par conséquent indispensable d'éliminer cette répétition dans la consommation de courant pour une même séquence d'instructions. C'est là l'objectif des procédés de contre-mesure .
De tels procédés de contre-mesure existent déjà, en particulier dans le domaine logiciel où des programmes comportant des variantes aléatoires peuvent être utilisées. De tels programmes peuvent faire appel à des sous-programmes de manière aléatoire. Ainsi, pour une même tâche répétée plusieurs fois, qui classiquement appellerait la même séquence d'instructions, des sous- programmes différents sont appelés et entraînent l'exécution de différentes séquences d'instructions. La corrélation entre la consommation de courant et les données manipulées devient impossible.
Une telle solution logicielle est cependant lourde à mettre en œuvre. Il faut en effet écrire les différents sous-programmes, ce qui est coûteux en temps de développement et en taille de code. La présente invention a pour objet un procédé de contre-mesure qui résout les inconvénients de l'art antérieur. L'invention propose un tel procédé de contre-mesure basé sur l'exécution des séquences d'instructions selon un procédé dit de « pipeline » dans un composant électronique à architecture RISC, par exemple .
L'invention introduit le principe de l'exécution aléatoire et non reproductible à chaque séquence d'instructions au niveau de l'instruction elle-même. L'invention concerne plus particulièrement un procédé de contre mesure pour micro-contrôleur susceptible d'exécuter des séquences d'instructions, lesdites instructions étant exécutées selon un procédé dit de « pipeline », caractérisé en ce que le procédé consiste à introduire aléatoirement au moins un temps d'attente entre deux instructions consécutives et/ou au sein d'au moins une instruction.
Selon une caractéristique, les instructions sont décomposées en une pluralité de sous étapes. Selon une particularité, les sous étapes peuvent consister dans : une étape d'acquisition de l'instruction, une étape de décodage de l'instruction, une étape d'exécution de l'instruction, et une étape d'écriture du résultat de 1 ' instruction. Selon une caractéristique, le temps d'attente est introduit aléatoirement entre deux quelconques sous étapes d'une instruction.
Selon une autre caractéristique, les instructions peuvent être des macro- instructions correspondant à des modules logiques complexes tels que des sous-blocs d'algorithmes cryptographiques Selon une autre caractéristique, le temps d'attente est introduit aléatoirement plusieurs fois au cours de l'exécution de la séquence d'instructions.
Selon une caractéristique, le temps d'attente est introduit suite à une commande logicielle précédant la séquence d'instructions à sécuriser.
Selon une caractéristique, le procédé est réalisé à travers une implantation non logicielle directement prise en charge par l'électronique de décodage d ' instructions . Selon une autre caractéristique, l'introduction du temps d'attente peut être régler de manière statique ou dynamique, au moyen d'un paramètre électronique ou logiciel, de manière à régler la variabilité de l'exécution d'une même séquence d'instructions. Selon une mise en œuvre de l'invention, le procédé est implémenté dans une puce de circuit intégré comportant un micro-contrôleur à architecture RISC avec « pipeline ».
L'invention s'applique avantageusement à tout dispositif sécurisé de type carte à puce.
L'invention présente l'avantage de proposer un mécanisme implémenté directement au niveau du micro- contrôleur, sur la puce de circuit intégré. On évite ainsi la lourdeur des solutions logicielles.
En outre, le procédé de contre mesure selon l'invention permet de garantir l'exécution de n'importe quel programme, sécurisé ou non, sur un composant électronique équipé d'un tel mécanisme de contre- mesure .
C'est en effet le composant lui-même, et non la séquence d'instructions du programme, qui assure l'exécution aléatoire et donc la sécurisation des données manipulées. Cela permet avantageusement d'avoir des programmes décorrélés du composant, ce qui peut s'avérer très utile dans le cadre de certaines applications. Un même composant peut ainsi être utilisé avec différents programmes sans perdre son niveau de sécurisation.
D'autre avantages et particularités de l'invention apparaîtront au cours de la description qui suit donnée à titre d'exemple îllustratif et non limitatif en référence aux figures dans lesquelles :
La figure 1, déjà décrite, illustre schématiquement une puce de circuit intégré munie d'un micro-contrôleur,
La figure 2, dé à décrite, est un graphe illustrant le procédé de l'attaque en courant d'un composant électronique sécurisé, La figure 3 est un schéma illustrant le fonctionnement d'un micro-contrôleur classique à architecture CISC pour un décodage d ' instructions ,
La figure 4 est un schéma illustrant le fonctionnement d'un micro-contrôleur classique à architecture RISC pour un décodage d' instructions, La figure 5 est un schéma illustrant le fonctionnement d'un micro-contrôleur à architecture RISC selon la présente invention, pour un décodage d'instructions,
Le procédé de contre-mesure selon l'invention est basé sur le principe du traitement des instructions en pipeline utilisé généralement dans un micro-contrôleur à architecture RISC. Plusieurs points distinguent l'architecture RISC de l'architecture CISC.
D'une part, à chaque instruction correspond un seul bloc logique implémenté sous forme d'un sous module électronique spécifique et unique, de sorte que le décodage et l'exécution d'une instruction puisse se faire en un seul cycle d'horloge, alors que l'architecture CISC utilise un unique bloc électronique traitant séquenciellement toutes les instructions.
D'autre part, le bus de données est différencié du bus d'instructions pour permettre le décodage d'une instruction à chaque cycle d'horloge indépendamment des données stockées en mémoire et utilisées par les autres instructions. Cela permet d'aller chercher des données en mémoire simultanément au décodage des instructions qui doivent les traiter. En outre toutes les instructions doivent avoir une taille au plus égale à celle du bus externe de données de sorte que le décodage des instructions soit directe et n'implique aucun délai . On distingue en général deux modèles de microcontrôleurs à architecture R.I.S.C., le modèle de « Stanford » qui utilise des chaînages d'instructions optimisées plus communément connus sous le terme technique de « pipeline », permettant; d'utiliser un jeu d'instructions très puissant ; le modèle de « Berkeley » qui utilise des enchaînements d'instructions permettant des appels rapides à des sous-routines et particulièrement adapté à des applications temps réel .
La présente invention s'applique plus spécifiquement à la technique de « pipeline » proposée dans le modèle de « Stanford ». En effet, l'invention propose un procédé de contre-mesure qui s'appuie sur cette architecture de pipeline.
Les « pipelines » permettent d'imbriquer l'exécution de plusieurs instructions en divisant chaque instruction en plusieurs sous-étapes et en exécutant ces sous-étapes en parallèle. On défini ainsi un étage de pipeline comme l'ensemble des sous-étapes exécutées simultanément. Ainsi, le nombre de cycle d'horloge par instruction sera divisé proportionnellement au nombre d'étages du pipeline.
Il faut noter que lors de l'exécution d'un programme, plus simplement d'une suite d'instructions, le fonctionnement du pipeline peut être cassé lorsque surviennent des instructions du type branchement, saut, interruption et d'autres exceptions à l'exécution linéaire d'instructions.
Les figures 3 et 4 illustrent respectivement le fonctionnement classique d'un micro-contrôleur à architecture CISC et à architecture RISC avec pipeline. Les instructions INSn peuvent être des instructions simples ou des macro- instructions correspondant à des modules logiques complexes, tels que des sous blocs d'algorithmes cryptographiques, comme par exemple des instructions de permutation, compression, expansion, des fonctions mathématiques non basiques, des tables de correspondance, ou autre.
Les instructions INSn sont avantageusement décomposées en plusieurs sous-étapes. Un exemple de décomposition en quatre sous étapes est donnée à titre d'exemple et ne doit pas être considérée comme restrictive .
La première étape « F », de l'acronyme anglo-saxon
« FETCH », permet d'aller chercher en mémoire l'instruction à décoder. Elle place sur le bus cette instruction qui est ensuite transmise à l'étage suivant .
La deuxième étape « D », de l'acronyme anglo-saxon
« DECODE », permet de décoder l'instruction, c'est à dire d'activer le sous module du micro-contrôleur qui sait traiter cette instruction.
La troisième étape « E », de l'acronyme anglo-saxon
« EXECUTE », permet de faire exécuter l'instruction dans le sous module du micro-contrôleur. La dernière étape « W », de l'acronyme anglo-saxon
« WRITE », permet d'écrire le résultat de l'instruction exécutée par le sous module du micro- contrôleur sur le bus. Ce résultat est ensuite utilisé dans la suite de l'exécution ou retourné en mémoire. On constate, à partir de la figure 3, que seulement deux instructions ont pu être achevées en huit cycles d'horloge par un micro-contrôleur à architecture CISC.
A l'inverse, comme illustré sur la figure 4, pour un « pipeline » à quatre sous-étapes, six instructions ont pu être achevées en seulement neuf cycles d'horloge. Le temps d'exécution global est réduit parce que des sous-étapes de plusieurs instructions ont pu être exécutées simultanément. Une telle architecture n'est cependant pas à
1' abris d'une attaque en courant. En effet, si on répète la même séquence d'instructions plusieurs fois, on aura toujours le même enchaînement d'étages du pipeline avec la même consommation de courant.
Afin de résoudre le problème engendré par les attaques en courant et d'éviter la reproductibilité de la consommation de courant pour une même séquence d'instructions exécutée plusieurs fois, on introduit aléatoirement un temps d'attente, Break B, dans le traitement des instructions. Ce temps d'attente B peut être introduit, aléatoirement au début d'une instruction et/ou entre deux quelconques sous-étapes d'une même instruction. Le temps d'attente aléatoire B peut également être introduit plusieurs fois si nécessaire au cours de l'exécution d'une séquence d'instructions.
La figure 5 illustre le mécanisme du procédé de contre mesure selon l'invention. Les temps d'attente aléatoires B empêchent toute reproductibilité de la consommation en courant en modifiant, à chaque séquence d'instructions, les étages du pipeline sans perturber l'exécution des instructions . Le procédé selon l'invention est réalisé à travers une implémentation non logicielle, directement mise en œuvre par le module électronique (hardware) de décodage des instructions du micro-contrôleur.
Dans son fonctionnement, le procédé peut être réglable, de manière statique ou dynamique, par des moyens électroniques ou logiciels, afin d'obtenir plus ou moins de variabilité dans l'exécution répétée d'une même séquence d'instructions. Selon une possibilité de mise en œuvre du procédé selon l'invention, l'introduction du temps d'attente B peut être conditionnée à une mise en route commandée de manière logicielle, par exemple, juste avant l'exécution de la séquence d'instructions que l'on souhaite sécuriser. Ainsi, on ne compromet pas la rapidité d'exécution d'une séquence d'instructions qui ne nécessite aucune sécurisation particulière.
Le procédé selon l'invention permet ainsi d'assurer l'exécution aléatoire d'une séquence d'instructions, c'est à dire la non reproductibilité de cette séquence d'une exécution à l'autre, et cela pour un même résultat fonctionnel.
Un compromis doit simplement être défini afin de ne pas trop rallonger le temps d'exécution de la séquence d'instructions et perdre ainsi l'avantage principal du pipeline .

Claims

REVENDICATIONS
1. Procédé de contre mesure pour micro-contrôleur susceptible d'exécuter des séquences d'instructions (INSn) , lesdites instructions étant exécutées selon un procédé dit de « pipeline », caractérisé en ce que le procédé consiste à introduire aléatoirement au moins un temps d'attente (B) entre deux instructions consécutives (INSn, INSn+1) et/ou au sein d'au moins une instruction (INSn) .
2. Procédé de contre mesure selon la revendication 1, caractérisé en ce que les instructions (INSn) sont décomposées en une pluralité de sous étapes.
3. Procédé de contre mesure selon la revendication 2, caractérisé en ce que les sous étapes consistent dans : une étape d'acquisition de l'instruction (F), une étape de décodage de l'instruction (D) , une étape d'exécution de l'instruction (E) , et - une étape d'écriture du résultat de l'instruction (W) .
4. Procédé de contre mesure selon l'une des revendications 2 à 3, caractérisé en ce que le temps d'attente (B) est introduit aléatoirement entre deux quelconques sous étapes d'une instruction (INSn) .
5. Procédé de contre mesure selon la revendication 1, caractérisé en ce que les instructions (INSn) sont des macro- instructions correspondant à des modules logiques complexes tel que des sous-blocs d'algorithmes cryptographiques .
6. Procédé de contre mesure selon l'une quelconque des revendications précédentes, caractérisé en ce que le temps d'attente (B) est introduit aléatoirement plusieurs fois au cours de l'exécution de la séquence d ' instructions .
7. Procédé de contre mesure selon l'une quelconque des revendications précédentes, caractérisé en ce que le temps d'attente (B) est introduit suite à une commande logicielle précédant la séquence d'instructions à sécuriser.
8. Procédé de contre mesure selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est réalisé à travers une implémentation non logicielle directement prise en charge par l'électronique de décodage d'instructions du micro-contrôleur.
9. Procédé de contre mesure selon l'une quelconque des revendications précédentes, caractérisé en ce que l'introduction du temps d'attente (B) est réglé de manière statique ou dynamique, au moyen d'un paramètre électronique ou logiciel, de manière à régler la variabilité de l'exécution d'une même séquence d ' instructions .
10. Procédé selon l'une quelconque des revendications précédentes, caractérisé en ce qu'il est implémenté dans une puce de circuit intégré comportant un micro-contrôleur à architecture RISC avec "pipeline" .
11. Dispositif sécurisé, de type carte à puce, caractérisé en ce qu'il comporte un composant électronique apte à mettre en œuvre le procédé de contre mesure selon l'une quelconque des revendications 1 à 10.
PCT/FR2001/000794 2000-04-06 2001-03-16 Procede de contre-mesure pour un micro-controleur base sur une architecture avec 'pipeline' WO2001077791A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP01917164A EP1269290B1 (fr) 2000-04-06 2001-03-16 Procede de contre-mesure pour un micro-controleur base sur une architecture avec "pipeline"
MXPA02009748A MXPA02009748A (es) 2000-04-06 2001-03-16 Metodo de contramedida para un microcontrolador basado en una estructura con "encausamiento".
DE60103520T DE60103520T2 (de) 2000-04-06 2001-03-16 Gegenmassnahmeverfahren in einem mikrokontroller mit pipelinearchitektur
AU2001244258A AU2001244258A1 (en) 2000-04-06 2001-03-16 Countermeasure method for a microcontroller based on a pipeline architecture
JP2001574580A JP2004510213A (ja) 2000-04-06 2001-03-16 パイプライン・アーキテクチャ準拠マイクロコントローラのための機密保護対策方法
US10/240,542 US7376844B2 (en) 2000-04-06 2001-03-16 Countermeasure method for a microcontroller based on a pipeline architecture

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0004426A FR2807591B1 (fr) 2000-04-06 2000-04-06 Procede de contre-mesure pour un micro-controleur base sur une architecture avec "pipeline"
FR00/04426 2000-04-06

Publications (1)

Publication Number Publication Date
WO2001077791A1 true WO2001077791A1 (fr) 2001-10-18

Family

ID=8848959

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2001/000794 WO2001077791A1 (fr) 2000-04-06 2001-03-16 Procede de contre-mesure pour un micro-controleur base sur une architecture avec 'pipeline'

Country Status (10)

Country Link
US (1) US7376844B2 (fr)
EP (1) EP1269290B1 (fr)
JP (1) JP2004510213A (fr)
CN (1) CN1426547A (fr)
AU (1) AU2001244258A1 (fr)
DE (1) DE60103520T2 (fr)
ES (1) ES2222353T3 (fr)
FR (1) FR2807591B1 (fr)
MX (1) MXPA02009748A (fr)
WO (1) WO2001077791A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450234A2 (fr) * 2003-02-24 2004-08-25 Infineon Technologies AG Dispositif et procédé de détection de l'exécution anormale d'un programme d'application

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2835935B1 (fr) * 2002-02-14 2004-04-16 Geneticware Co Ltd Structure pour une logique en pipeline controlee
US7653906B2 (en) * 2002-10-23 2010-01-26 Intel Corporation Apparatus and method for reducing power consumption on simultaneous multi-threading systems
US7647486B2 (en) * 2006-05-02 2010-01-12 Atmel Corporation Method and system having instructions with different execution times in different modes, including a selected execution time different from default execution times in a first mode and a random execution time in a second mode
DE102006038877B4 (de) * 2006-08-18 2018-01-25 Giesecke+Devrient Mobile Security Gmbh Manipulationsgesicherte Einheit, Verfahren für eine manipulationsgesicherte Einheit sowie Speichermedium
DE102006038879A1 (de) 2006-08-18 2008-02-21 Giesecke & Devrient Gmbh Verfahren und Vorrichtung zur nebenläufigen Ausführung von Prozessen
JP4861423B2 (ja) * 2006-09-20 2012-01-25 富士通株式会社 情報処理装置および情報管理方法
JP4680876B2 (ja) * 2006-12-11 2011-05-11 ルネサスエレクトロニクス株式会社 情報処理装置及び命令フェッチ制御方法
EP1936527A1 (fr) * 2006-12-18 2008-06-25 Gemplus Procédé permettant de faire varier le nombre d'exécution de contre-mesures dans un code exécuté
EP2000936A1 (fr) * 2007-05-29 2008-12-10 Gemplus Jeton électronique comprenant plusieurs microprocesseurs et procédé pour la gestion de l'exécution de commandes sur plusieurs microprocesseurs
JP2011090592A (ja) * 2009-10-26 2011-05-06 Sony Corp 情報処理装置とその命令デコーダ
CN102970131A (zh) * 2011-08-31 2013-03-13 北京中电华大电子设计有限责任公司 一种防止对分组算法进行功耗攻击的电路结构
CN104090740A (zh) * 2014-05-27 2014-10-08 安徽师范大学 微控制器指令集的执行方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910671A (en) * 1985-03-29 1990-03-20 Fujitsu Limited Data processing system having a performance control pulse with a variable duty cycle for controlling execution and non-execution of instructions
FR2745924A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
EP0977108A2 (fr) * 1998-07-29 2000-02-02 Philips Corporate Intellectual Property GmbH Dispositif de traitement électronique de signaux de données

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4077061A (en) * 1977-03-25 1978-02-28 Westinghouse Electric Corporation Digital processing and calculating AC electric energy metering system
US5761466A (en) * 1994-05-09 1998-06-02 Lsi Logic Corporation Soft programmable single-cycle/pipelined micro-programmed control system
US6470291B1 (en) * 1998-09-25 2002-10-22 Seagate Removable Storage Solutions Llc Velocity feedback measurement method
JP2001094550A (ja) * 1999-09-17 2001-04-06 Toshiba Corp 信号処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4910671A (en) * 1985-03-29 1990-03-20 Fujitsu Limited Data processing system having a performance control pulse with a variable duty cycle for controlling execution and non-execution of instructions
FR2745924A1 (fr) * 1996-03-07 1997-09-12 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
EP0977108A2 (fr) * 1998-07-29 2000-02-02 Philips Corporate Intellectual Property GmbH Dispositif de traitement électronique de signaux de données

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
COHEN F B: "OPERATING SYSTEM PROTECTION THROUGH PROGRAM EVOLUTION", COMPUTERS & SECURITY. INTERNATIONAL JOURNAL DEVOTED TO THE STUDY OF TECHNICAL AND FINANCIAL ASPECTS OF COMPUTER SECURITY,NL,ELSEVIER SCIENCE PUBLISHERS. AMSTERDAM, vol. 12, no. 6, 1 October 1993 (1993-10-01), pages 565 - 584, XP000415701, ISSN: 0167-4048 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1450234A2 (fr) * 2003-02-24 2004-08-25 Infineon Technologies AG Dispositif et procédé de détection de l'exécution anormale d'un programme d'application
EP1450234A3 (fr) * 2003-02-24 2006-10-04 Infineon Technologies AG Dispositif et procédé de détection de l'exécution anormale d'un programme d'application

Also Published As

Publication number Publication date
MXPA02009748A (es) 2003-03-27
FR2807591B1 (fr) 2003-08-08
DE60103520T2 (de) 2005-06-16
FR2807591A1 (fr) 2001-10-12
US20030115478A1 (en) 2003-06-19
EP1269290B1 (fr) 2004-05-26
EP1269290A1 (fr) 2003-01-02
CN1426547A (zh) 2003-06-25
JP2004510213A (ja) 2004-04-02
AU2001244258A1 (en) 2001-10-23
DE60103520D1 (de) 2004-07-01
ES2222353T3 (es) 2005-02-01
US7376844B2 (en) 2008-05-20

Similar Documents

Publication Publication Date Title
EP1269290B1 (fr) Procede de contre-mesure pour un micro-controleur base sur une architecture avec &#34;pipeline&#34;
EP1161725B1 (fr) Procede de surveillance du deroulement d&#39;un programme
EP1057094B1 (fr) Circuit integre intelligent
EP1064752B1 (fr) Procede de securisation de donnees mettant en oeuvre un algorithme cryptographique
EP0800691A1 (fr) Procede pour la mise en uvre d&#39;un protocole de communication a cle secrete entre deux dispositifs de traitement
WO2009092903A2 (fr) Procede et dispositifs de protection d&#39;un microcircuit contre des attaques visant a decouvrir une donnee secrete
EP0694846B1 (fr) Un circuit programmé de brouillage numérique
EP0913765A1 (fr) Processeur avec commande d&#39;instructions répétables ou multicycles
EP1027644B1 (fr) Microprocesseur, notamment pour carte a puce et procede de traitement d&#39;une instruction
FR2745099A1 (fr) Procede de sequencement d&#39;un circuit integre
EP1505760B1 (fr) Procédé et processeur de protection de plusieurs calculs identiques
WO2000054454A1 (fr) Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
EP2038798B1 (fr) Protection d&#39;un programme interprete par une machine virtuelle
EP2252958B1 (fr) Procede de securisation d&#39;une execution d&#39;un programme
FR2923923A1 (fr) Verification de donnees lues en memoire
EP1591866B1 (fr) Contrôle de l&#39;exécution d&#39;un algorithme par un circuit intégré
FR2794259A1 (fr) Dispositif materiel destine a l&#39;execution d&#39;instructions programmables basees sur des micro-instructions
FR2739706A1 (fr) Perfectionnements aux cartes a memoire
EP1352494B1 (fr) Dispositif et procede d&#39;execution d&#39;un algorithme cryptographique
FR2850464A1 (fr) Test en parallele de circuits integres
WO2001097009A1 (fr) Procede de calcul cryptographique comportant une routine d&#39;exponentiation modulaire
EP0842465B1 (fr) Systeme d&#39;organisation et procede de sequencement des circuits d&#39;un microprocesseur
WO2022106766A1 (fr) Générateur de phases programmable d&#39;un détecteur de rayonnement
EP1383041A1 (fr) Traitement des interruptions pendant l&#39; Execution d&#39; instructions iteratifs
FR3105490A1 (fr) Procede de traitement cryptographique de donnees et entite electronique associes

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CR CU CZ DE DK DM DZ EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW MZ SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 2001917164

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 018075274

Country of ref document: CN

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 574580

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: PA/a/2002/009748

Country of ref document: MX

WWE Wipo information: entry into national phase

Ref document number: 10240542

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 2001917164

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2001917164

Country of ref document: EP