WO2000052764A1 - Electrochemical deposit from cuscn in porous tio2 films - Google Patents

Electrochemical deposit from cuscn in porous tio2 films Download PDF

Info

Publication number
WO2000052764A1
WO2000052764A1 PCT/DE2000/000571 DE0000571W WO0052764A1 WO 2000052764 A1 WO2000052764 A1 WO 2000052764A1 DE 0000571 W DE0000571 W DE 0000571W WO 0052764 A1 WO0052764 A1 WO 0052764A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
highly structured
semiconductor
deposition
deposited
Prior art date
Application number
PCT/DE2000/000571
Other languages
German (de)
French (fr)
Inventor
Rolf KÖNENKAMP
Constanze Rost
Katja Ernst
Christian-Herbert Fischer
Martha-Christina Lux-Steiner
Susanne Siebentritt
Original Assignee
Hahn-Meitner-Institut Berlin Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hahn-Meitner-Institut Berlin Gmbh filed Critical Hahn-Meitner-Institut Berlin Gmbh
Priority to AU34181/00A priority Critical patent/AU3418100A/en
Priority to DE10080500T priority patent/DE10080500D2/en
Publication of WO2000052764A1 publication Critical patent/WO2000052764A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
    • H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
    • H01L31/03529—Shape of the potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/10—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation comprising heterojunctions between organic semiconductors and inorganic semiconductors
    • H10K30/15—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2
    • H10K30/151—Sensitised wide-bandgap semiconductor devices, e.g. dye-sensitised TiO2 the wide bandgap semiconductor comprising titanium oxide, e.g. TiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/50—Photovoltaic [PV] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the invention relates to a method for producing a semiconductor component, at least comprising a highly structured first layer, which is completely filled by a second layer that interlocks spatially.
  • semiconductor components have mainly been manufactured in planar geometry, which means that the individual layers and thus their interfaces are flat.
  • Strongly structured semiconductor surfaces which are suitable as substrates for non-planar diodes or other components, can be produced, for example, by etching, by sol-gel processes and other known processes.
  • Highly structured surfaces are understood to mean those which are structured on the nanometer scale and have a structure depth of a few micrometers. Such a surface is typically 10 2 to 10 3 times larger than the geometric projection.
  • Such highly structured surfaces have so far been contacted with electrolytic liquids, solid electrolytes or with polymers.
  • Nature 353, 737 (1991) describes an electrochemical solar cell whose highly structured TiO 2 matrix covered with a dye layer has been contacted electrolytically. Both contacting with organic polymers (Nature; Vol.
  • porous Ti0 2 layer a monolayer of an organic absorber material (PbS).
  • PbS organic absorber material
  • EP 0 606 453 describes a photovoltaic cell in which the potential barrier is formed by two layers, the surface of the first layer either having a certain roughness factor or the first layer being formed from colloidal particles and a smooth layer.
  • the colloidal particles are applied in the second case, for example, by a sol-gel method.
  • the following layers are applied in a conventional manner, for example by chemical precipitation from the vapor phase or by vapor deposition in vacuo.
  • the object is achieved by a method of the type mentioned in the introduction in that the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer, the second layer is deposited by means of electrode deposition and the potential for the deposition of the second layer is adjusted in dependence on the material to be deposited in such a way that the deposition of this second layer from the contact layer takes place upwards by filling up the columnar or pore-shaped cavities in the first layer.
  • Another solution according to the invention specifies a method in which the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer, then first a solution of a metal compound for adsorption of highly structured first layer Metal ions is applied, then moisture is removed and then a chalcogen-containing gas for reaction with the adsorbed metal ions is passed over the layer structure (ILGAR process: Ion Layer Gas Reaction).
  • the first highly structured layer with columnar or pore-shaped cavities with a size up to the lower limit of approximately 5 nm is applied to a contact layer and then the second layer by means of chemical bath deposition.
  • the first contact layer can be dispensed with.
  • a semiconductor with a defined conductivity type is used as the material for the first highly structured layer and a semiconductor with a conductivity type opposite to the highly structured first layer is used as material and a highly conductive contact layer is applied to the upper semiconductor layer or a semiconductor is used as material for the first highly structured layer and a metal is used as material for the second layer.
  • a cyclical process control is carried out, if necessary, to prevent depletion of the source materials.
  • a compound semiconductor preferably CdTe or ZnTe or CuJ or CuSCN or CdS, is used as the material of the electrode-deposited semiconducting layer.
  • the solutions are typically more suitable as source materials in the electrode deposition
  • the deposition voltage at the electrode position is selected so that growth preferably occurs at the lower limit of this layer. In this case, a different potential is present in the upper region of this layer, so that no deposition or only a much slower deposition can take place.
  • the electrode-deposited layer grows from the contact layer into the material of the highly structured layer. The result is a dense second semiconductor layer that fills the structure of the first semiconductor layer, which has columnar or pore-shaped cavities with a size up to the lower limit of approximately 5 nm.
  • a thin compact layer of the same material can be applied to the contact layer before the highly structured semiconductor layer is applied.
  • an absorber layer to be applied to the first highly structured layer made of a semiconductor material before the second highly structured layer is applied.
  • CdTe is used as the material for this absorber layer.
  • the absorber layer is applied by means of electrode deposition or chemical bath deposition or by means of the ILGAR process already described in more detail above.
  • the method according to the invention enables a very finely structured matrix to be filled with another material, so that there is a greatly enlarged interface between the matrix and the filling material results.
  • the interface between the highly structured material and the filling material is much larger than it corresponds to the geometric projection surface, it approximately corresponds to the inner surface of the structured matrix.
  • the invention is explained in more detail using an exemplary embodiment with reference to drawings.
  • the method according to the invention can be used in the production of a semiconductor component which has at least one highly structured layer on a contact layer, on which a second layer is arranged, which completely fills this second, interdigitated.
  • the structure of the layer arranged on the contact layer can have columnar or pore-shaped cavities with a typical structure size up to the lower limit of approximately 5 nm.
  • One of the highly structured layers can be a p-type semiconductor layer and the other an n-type semiconductor layer, so that a pn junction results.
  • the layer arranged on the contact layer can, however, also be a semiconductor layer and the other a metal layer, so that a Schottky junction results.
  • the two highly structured layers form a large-area electrical contact.
  • Such a contact makes it possible to take advantage of highly structured interfaces in semiconductor technology.
  • the space charge zone resulting from the contact of the two layers takes up a much larger total volume than in a planar component.
  • certain electrical functions such as the separation of excited charge carriers, can be specifically influenced in components structured in this way.
  • the pn junction with a greatly enlarged space charge zone shows excellent diode behavior and photovoltaic energy conversion and therefore offers the possibility of using the semiconductor component as a solar cell or photodetector.
  • Other components, such as B. bipolar transistors, rectifiers, varactors, photodetectors can also be realized with the help of pn junctions.
  • the highly structured semiconductor layer can be formed from a semiconducting ceramic, preferably from ZnO or Ti0 2 or Al 2 O 3 , or from porous etched semiconductor material, preferably silicon.
  • the second highly structured semiconductor layer which spatially conforms to the structure of the layer applied first, is formed from a compound semiconductor, preferably CdTe or ZnTe or CuJ or CuSCN or CdS.
  • an absorber layer for example made of CdTe, is arranged between the two semiconducting layers.
  • FIG. 3 schematically shows the growth of the CuSCN layer in the nanoporous Ti0 2 layer;
  • Fig. 4 shows the rectification characteristic of an embodiment of the
  • the component to be produced with the technical teaching according to the invention has two contact layers, between which a highly structured n-conducting semiconductor layer and a p-conducting semiconductor layer filling this highly structured layer are arranged.
  • the highly structured n-conducting semiconductor layer is formed from nanoporous Ti0, which is applied in a thickness of 8 ⁇ m on a conductive Sn0 2 layer using the sol-gel method.
  • CuSCN is applied as a p-conducting semiconductor layer to the Ti0 layer.
  • the nanoporous n-type Ti0 2 layer is located at the working electrode 1, 2 layer on a conductive SnO.
  • a platinum sheet with an area of approximately 10 2 cm 2 serves as counter electrode 2 .
  • the reference electrode 3 is also a platinum electrode (0.9 V with respect to NHE).
  • FIG. 2 shows the voltammogram for the electrode deposition of CuSCN for the arrangement shown schematically in FIG. 1 with 0.1 molar source material concentrations.
  • the working potential for the CuSCN deposition which has to be set depending on the material to be deposited, so that the deposition of this material takes place starting from the contact layer, for this exemplary embodiment lies in the range from - 500 mV to -1300 mV NHE.
  • the working range is in the interval between -500 mV and -1100 mV NHE.
  • CuSCN is preferentially deposited in the immediate vicinity of the lower contact layer, in the range - 1150 mV to -1300 mV, the deposition takes place mainly near the upper limit of Ti0 2 , while metallic Cu is deposited near the lower contact layer. While the transition between these two deposition modes depends, among other things, on the exact morphology and thickness of the matrix, the qualitative difference for high and low work potentials remains.
  • 3 shows the growth of the p-type semiconductor material 6.
  • the filling of the nanoporous TiO 2 matrix 5, for example, whose pore size is approximately 20 nm and whose thickness is 8 ⁇ m and which is arranged on a contact layer 4, can be clearly seen.
  • the layer growth begins at the bottom of the nanoporous Ti0 2 matrix and gradually fills the matrix with increasing deposition time. A space filling of approx. 99% is achieved.
  • thermal aftertreatment can be carried out in a known manner.
  • CuSCN is aligned and grown to fill the space in the nanoporous TiO 2 matrix, as a result of which a large-area electrical contact is created between the two semiconductor materials.
  • the interface can be up to 1000 times larger than the projected area.
  • a pn diode with an enlarged space charge zone of the pn junction has a rectifying diode characteristic.
  • Fig. 4 shows the rectification characteristic.

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

The invention relates to a semiconductor component which comprises at least one highly structured first layer that is entirely filled by a second layer in a spatially intermeshing manner. According to the invention, the first highly structured layer having columnar or pore-shaped cavities not smaller than 5 nm is mounted on a contact layer. The second layer is then deposited by means of electrode deposition. The potential for deposition of the second layer is adjusted according to the material to be deposited and in such a way that the second layer is deposited from the contact layer upwards by filling the columnar or pore-shaped cavities of the first layer. The second layer can be mounted by means of ILGAR or chemical bath deposition. Furthermore, an absorbing layer can be deposited before the second layer is mounted.

Description

Bezeichnungdescription
ELEKTROCHEMISCHE ABSCHEIDUNG VON CUSCN IN PORÖSEN TI02-FILMENELECTROCHEMICAL DEPOSITION OF CUSCN IN POROUS TI02 FILMS
Beschreibungdescription
Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements, mindestens aufweisend eine hochstrukturierte erste Schicht, die von einer zweiten Schicht räumlich ineinandergreifend vollständig ausgefüllt ist.The invention relates to a method for producing a semiconductor component, at least comprising a highly structured first layer, which is completely filled by a second layer that interlocks spatially.
Halbleiterbauelemente werden bisher vorwiegend in planarer Geometrie hergestellt, das heißt, die einzelnen Schichten und damit ihre Grenzflächen sind eben.So far, semiconductor components have mainly been manufactured in planar geometry, which means that the individual layers and thus their interfaces are flat.
Stark strukturierte Halbleiter-Oberflächen, die sich als Substrat für nicht- planare Dioden oder andere Bauelemente eignen, lassen sich z.B. durch Ätzen, durch Sol-Gel-Verfahren und andere bekannte Verfahren herstellen. Unter hochstrukturierten Oberflächen werden solche verstanden, die im Nanometermaßstab strukturiert sind und eine Strukturtiefe von einigen Mikrometern besitzen. Typischerweise ist eine solche Oberfläche dann 102 bis 103 mal größer als die geometrische Projektion. Die Kontaktierung derartiger hochstrukturierter Oberflächen erfolgte bisher mit elektrolytischen Flüssigkeiten, Festkörperelektrolyten oder durch Polymere. In Nature 353, 737 (1991 ) ist eine elektrochemische Solarzelle beschrieben, deren mit einer Farbstoff Schicht bedeckte hochstrukturierte Ti02-Matrix elektrolytisch kontaktiert wurde. Sowohl die Kontaktierung mit organischen Polymeren (Nature; Vol. 395; 8 October 1998; 583-585) als auch die elektrolytische Kontaktierung liefert noch nicht die erwartete Stabilität der Bauelemente. Zwar sind die Verfahren der oben beschriebenen Bauelemente mittlerweile so weit entwickelt, daß sie eine kostengünstige Herstellung ermöglichen, jedoch ist das Ausgangsmaterial (Ti02) relativ teuer.Strongly structured semiconductor surfaces, which are suitable as substrates for non-planar diodes or other components, can be produced, for example, by etching, by sol-gel processes and other known processes. Highly structured surfaces are understood to mean those which are structured on the nanometer scale and have a structure depth of a few micrometers. Such a surface is typically 10 2 to 10 3 times larger than the geometric projection. Such highly structured surfaces have so far been contacted with electrolytic liquids, solid electrolytes or with polymers. Nature 353, 737 (1991) describes an electrochemical solar cell whose highly structured TiO 2 matrix covered with a dye layer has been contacted electrolytically. Both contacting with organic polymers (Nature; Vol. 395; October 8, 1998; 583-585) and electrolytic contacting do not yet provide the expected stability of the components. The methods of the components described above are meanwhile developed so far that they enable cost-effective production, but the starting material (Ti0 2 ) is relatively expensive.
In J. Appl. Phys., Vol. 79, No. 9, 1 May 1996, 7029-7035 wird ein HeteroÜbergang beschrieben, der von einer porösen Tiθ2-Schicht und einer a-Si:H-Schicht gebildet wird. Es wird berichtet, daß das a-Si:H-Material nicht vollständig die poröse Struktur des Ti02 ausfüllt. Um einen besseren elektrischen Kontakt zwischen den den HeteroÜbergang bildendenIn J. Appl. Phys., Vol. 79, No. 9, 1 May 1996, 7029-7035 describes a heterojunction which is formed by a porous TiO 2 layer and an a-Si: H layer. It is reported that the a-Si: H material does not completely fill the porous structure of the Ti0 2 . To make better electrical contact between those forming the heterojunction
Schichten herzustellen, wird vorgeschlagen, die poröse Ti02-Schicht mit einer Monoschicht eines organischen Absorbermaterials (PbS) zu bedecken. Es wird eine Abhängigkeit der Bandstruktur der Schichten von der Größe der in einem Zwei-Schritt-Verfahren aufgebrachten PbS-Cluster festgestellt. Eine vollständige Bedeckung der porösen Matrix wird auch hierbei nicht erreicht, was sich nachteilig auf die gewünschte Funktion (Wirkungsgrad) des Bauelementes auswirkt.To produce layers, it is proposed to cover the porous Ti0 2 layer with a monolayer of an organic absorber material (PbS). A dependence of the band structure of the layers on the size of the PbS clusters applied in a two-step process is determined. A complete covering of the porous matrix is not achieved here either, which has a disadvantageous effect on the desired function (efficiency) of the component.
In EP 0 606 453 wird eine photovoltaische Zelle beschrieben, bei der die Potentialbarriere von zwei Schichten gebildet wird, wobei die Oberfläche der ersten Schicht entweder einen bestimmten Rauhigkeitsfaktor aufweist oder die erste Schicht gebildet ist aus kolloidalen Partikeln und einer glatten Schicht. Im ersten Fall wird für das Aufbringen der ersten Schicht beispielhaft das Tangentialaufdampfen genannt, das Aufbringen der kolloidalen Partikel im zweiten Fall erfolgt beispielsweise durch ein Sol- Gelverfahren. Das Aufbringen der folgenden Schichten erfolgt in herkömmlicher Weise, beispielsweise durch chemischen Niederschlag aus der Dampfphase oder durch Aufdampfen im Vakuum. Mit den angegebenen Verfahren zur Herstellung der im Stand der Technik beschriebenen photovoltaischen Zelle erfolgt das Auffüllen der ersten hochstrukturierten Schicht nicht zufriedenstellend, insbesondere bei Vorhandensein von säulen- oder porenförmigen Hohlräumen in dieser Schicht. Deshalb ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiterbauelements anzugeben, mindestens aufweisend eine erste hochstrukturierte Schicht, auf der eine zweite Schicht angeordnet ist, die die hochstrukturierte erste Schicht räumlich ineinandergreifend vollständig ausfüllt, insbesondere ist ein Verfahren zur Deposition von halbleitendem oder metallischem Material in säulen- oder porenförmigen Hohlräumen mit einer Größe bis zu einer Untergrenze von ca. 5 nm in der ersten Schicht anzugeben.EP 0 606 453 describes a photovoltaic cell in which the potential barrier is formed by two layers, the surface of the first layer either having a certain roughness factor or the first layer being formed from colloidal particles and a smooth layer. In the first case, tangential vapor deposition is mentioned as an example for the application of the first layer, and the colloidal particles are applied in the second case, for example, by a sol-gel method. The following layers are applied in a conventional manner, for example by chemical precipitation from the vapor phase or by vapor deposition in vacuo. With the specified methods for producing the photovoltaic cell described in the prior art, the filling of the first highly structured layer is not carried out satisfactorily, in particular if column-shaped or pore-shaped cavities are present in this layer. It is therefore an object of the invention to provide a method for producing a semiconductor component, at least comprising a first highly structured layer on which a second layer is arranged, which completely fills the highly structured first layer in a spatially interlocking manner, in particular a method for the deposition of semiconducting or metallic Specify material in columnar or pore-shaped cavities with a size up to a lower limit of approx. 5 nm in the first layer.
Die Aufgabe wird durch ein Verfahren der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die erste hochstrukturierte Schicht mit säulen- oder porenförmigen Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eine Kontaktschicht aufgebracht wird, die zweite Schicht mittels Elektrodeposition abgeschieden und das Potential zur Abscheidung der zweiten Schicht derart in Abhängigkeit des abzuscheidenden Materials eingestellt wird, daß die Deposition dieser zweiten Schicht von der Kontaktschicht aus nach oben durch Auffüllen der säulen- oder porenförmigen Hohlräume in der ersten Schicht erfolgt.The object is achieved by a method of the type mentioned in the introduction in that the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer, the second layer is deposited by means of electrode deposition and the potential for the deposition of the second layer is adjusted in dependence on the material to be deposited in such a way that the deposition of this second layer from the contact layer takes place upwards by filling up the columnar or pore-shaped cavities in the first layer.
Eine andere erfindungsgemäße Lösung gibt ein Verfahren an, bei dem die erste hochstrukturierte Schicht mit säulen- oder porenförmigen Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eine Kontaktschicht aufgebracht wird, dann auf hochstrukturierte erste Schicht zunächst eine Lösung einer Metallverbindung zur Adsorption von Metallionen aufgebracht wird, danach ein Feuchtigkeitsentzug erfolgt und anschließend ein chalkogenwasserstoffhaltiges Gas zur Reaktion mit den adsorbierten Metallionen über die Schichtstruktur geführt wird (ILGAR-Verfahren: Ion Layer Gas Reaction).Another solution according to the invention specifies a method in which the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer, then first a solution of a metal compound for adsorption of highly structured first layer Metal ions is applied, then moisture is removed and then a chalcogen-containing gas for reaction with the adsorbed metal ions is passed over the layer structure (ILGAR process: Ion Layer Gas Reaction).
Über das ILGAR-Verfahren allgemein ist in einem Vortrag mit dem Titel „CulnS2 as extremely absorber in the eta-solar cell" anläßlich der 2nd World Conf. and Exhibition on Photovoltaics in Wien, 6.-10.7.1998 berichtet worden).About the ILGAR method generally is in a lecture entitled "CuInS 2 as extremely absorber in the eta-solar cell" on the occasion of the 2 nd World Conf. and Exhibition on Photovoltaics in Vienna, July 6-10, 1998).
In einer weiteren erfindungsgemäßen Lösung wird die erste hochstrukurierte Schicht mit säulen- oder porenförmigen Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eine Kontaktschicht aufgebracht wird und anschließend die zweite Schicht mittels chemischer Badabscheidung.In a further solution according to the invention, the first highly structured layer with columnar or pore-shaped cavities with a size up to the lower limit of approximately 5 nm is applied to a contact layer and then the second layer by means of chemical bath deposition.
Werden die beiden letztgenannten Verfahren eingesetzt, kann auf die erste Kontaktschicht verzichtet werden.If the latter two methods are used, the first contact layer can be dispensed with.
In Ausführungsformen der Erfindung ist vorgesehen, daß als Material für die erste hochstrukturierte Schicht ein Halbleiter mit einem definierten Leitungstyp und als Material für die zweite Schicht ein Halbleiter mit einem zur hochstrukturierten ersten Schicht entgegengesetzten Leitungstyp verwendet wird und auf der oberen Halbleiterschicht eine hochleitende Kontaktschicht aufgebracht wird oder als Material für die erste hochstrukturierte Schicht ein Halbleiter und als Material für die zweite Schicht ein Metall verwendet wird.In embodiments of the invention it is provided that a semiconductor with a defined conductivity type is used as the material for the first highly structured layer and a semiconductor with a conductivity type opposite to the highly structured first layer is used as material and a highly conductive contact layer is applied to the upper semiconductor layer or a semiconductor is used as material for the first highly structured layer and a metal is used as material for the second layer.
In einer Ausführungsform zum Verfahren mittels Elektrodeposition wird erforderlichenfalls zur Verhinderung der Verarmung der Quellen-Materialien eine zyklische Prozeßführung durchgeführt.In one embodiment of the method by means of electrode deposition, a cyclical process control is carried out, if necessary, to prevent depletion of the source materials.
Als Material der elektrodeponierten halbleitenden Schicht wird ein Verbindungshalbleiter, vorzugsweise CdTe oder ZnTe oder CuJ oder CuSCN oder CdS, verwendet.A compound semiconductor, preferably CdTe or ZnTe or CuJ or CuSCN or CdS, is used as the material of the electrode-deposited semiconducting layer.
Als Quellenmaterialien in der Elektrodeposition werden bei Verbindungshalbleitern typischerweise die Lösungen geeigneterIn the case of compound semiconductors, the solutions are typically more suitable as source materials in the electrode deposition
Verbindungen, die die abzuscheidenden Elemente erhalten, eingesetzt. Je nach Leitfähigkeit des halbleitenden hochstrukturierten Materials der ersten Schicht fällt bei der Elektrodeposition über die Dicke dieser Schicht eine Spannung ab, so daß an der Obergrenze der hochstrukturierten ersten Schicht ein anderes Potential anliegt als an der unteren Grenze dieser Schicht. Zum Auffüllen der hochstrukturierten Schicht wird die Abscheidespannung bei der Elektrodeposition so gewählt, daß das Wachstum bevorzugt an der unteren Grenze dieser Schicht erfolgt. Im oberen Bereich dieser Schicht liegt in diesem Fall ein anderes Potential an, so daß keine Abscheidung oder nur eine wesentlich langsamere Abscheidung erfolgen kann. Bei geeigneter Wahl des Abscheidepotentials wächst demgemäß die elektrodeponierte Schicht von der Kontaktschicht ausgehend in das Material der hochstrukturierten Schicht hinein. Es entsteht dabei eine dichte, die Struktur der ersten Halbleiterschicht, die säulen- oder porenförmige Hohlräume mit einer Größe bis zur Untergrenze von ca. 5 nm aufweist, auffüllende zweite Halbleiterschicht.Compounds that contain the elements to be deposited are used. Depending on the conductivity of the semiconducting, highly structured material, the first During electrode deposition, the layer drops a voltage across the thickness of this layer, so that a different potential is present at the upper limit of the highly structured first layer than at the lower limit of this layer. To fill up the highly structured layer, the deposition voltage at the electrode position is selected so that growth preferably occurs at the lower limit of this layer. In this case, a different potential is present in the upper region of this layer, so that no deposition or only a much slower deposition can take place. With a suitable choice of the deposition potential, the electrode-deposited layer grows from the contact layer into the material of the highly structured layer. The result is a dense second semiconductor layer that fills the structure of the first semiconductor layer, which has columnar or pore-shaped cavities with a size up to the lower limit of approximately 5 nm.
Wenn ein direkter Kontakt zwischen der Kontaktschicht und der aufwachsenden, die hochstrukturierte Halbleiterschicht auffüllenden zweiten Schicht vermieden werden soll, kann vor dem Aufbringen der hochstrukturierten Halbleiterschicht eine dünne kompakte Schicht des selben Materials auf die Kontaktschicht aufgebracht werden.If direct contact between the contact layer and the growing second layer filling the highly structured semiconductor layer is to be avoided, a thin compact layer of the same material can be applied to the contact layer before the highly structured semiconductor layer is applied.
Weiterhin ist vorgesehen, vor dem Aufbringen der zweiten hochstrukturierten Schicht eine Absorberschicht auf die erste hochstrukturierte Schicht aus einem Halbleitermaterial aufzubringen. Als Material für diese Absorberschicht wird CdTe verwendet. Die Absorberschicht wird mittels Elektrodeposition oder chemischer Badabscheidung oder mittels des bereits oben näher beschriebenen ILGAR- Verfahrens aufgebracht.Furthermore, provision is made for an absorber layer to be applied to the first highly structured layer made of a semiconductor material before the second highly structured layer is applied. CdTe is used as the material for this absorber layer. The absorber layer is applied by means of electrode deposition or chemical bath deposition or by means of the ILGAR process already described in more detail above.
Das erfindungsgemäße Verfahren ermöglicht das Auffüllen einer sehr fein strukturierten Matrix durch ein weiteres Material, so daß sich eine stark vergrößerte Grenzfläche zwischen der Matrix und dem auffüllenden Material ergibt. Die Grenzfläche zwischen dem hochstrukturierten Material und dem auffüllenden Material ist wesentlich größer als es der geometrischen Projektionsfläche entspricht, sie entspricht näherungsweise der inneren Oberfläche der strukturierten Matrix.The method according to the invention enables a very finely structured matrix to be filled with another material, so that there is a greatly enlarged interface between the matrix and the filling material results. The interface between the highly structured material and the filling material is much larger than it corresponds to the geometric projection surface, it approximately corresponds to the inner surface of the structured matrix.
Die Erfindung wird an einem Ausführungsbeispiel anhand von Zeichnungen näher erläutert. Das erfindungsgemäße Verfahren kann Anwendung finden bei der Herstellung eines Halbleiterbauelements, das mindestens eine hochstrukturierte Schicht auf einer Kontaktschicht aufweist, auf der eine zweite Schicht angeordnet ist, die diese zweite räumlich ineinandergreifend vollständig ausfüllt. Die Struktur der auf der Kontaktschicht angeordneten Schicht kann säulen- oder porenförmige Hohlräume mit einer typischen Strukturgröße bis zur Untergrenze von ca. 5 nm aufweisen.The invention is explained in more detail using an exemplary embodiment with reference to drawings. The method according to the invention can be used in the production of a semiconductor component which has at least one highly structured layer on a contact layer, on which a second layer is arranged, which completely fills this second, interdigitated. The structure of the layer arranged on the contact layer can have columnar or pore-shaped cavities with a typical structure size up to the lower limit of approximately 5 nm.
Dabei kann eine der hochstrukturierten Schichten eine p-leitende Halbleiterschicht sein und die andere eine n-leitende Halbleiterschicht, so daß sich ein pn-Übergang ergibt. Die auf der Kontaktschicht angeordnete Schicht kann aber auch eine Halbleiterschicht sein und die andere eine Metallschicht, so daß sich ein Schottky-Übergang ergibt.One of the highly structured layers can be a p-type semiconductor layer and the other an n-type semiconductor layer, so that a pn junction results. The layer arranged on the contact layer can, however, also be a semiconductor layer and the other a metal layer, so that a Schottky junction results.
Die beiden hochstrukturierten Schichten bilden einen großflächigen elektrischen Kontakt. Ein solcher Kontakt ermöglicht es, die Vorteile hochstrukturierter Grenzflächen in der Halbleitertechnologie zu nutzen. Die durch den Kontakt der beiden Schichten entstehende Raumladungszone nimmt ein wesentlich größeres Gesamtvolumen als in einem planaren Bauelement ein. Dadurch können bestimmte elektrische Funktionen, wie zum Beispiel die Trennung angeregter Ladungsträger, in derartig strukturierten Bauelementen gezielt beeinflußt werden.The two highly structured layers form a large-area electrical contact. Such a contact makes it possible to take advantage of highly structured interfaces in semiconductor technology. The space charge zone resulting from the contact of the two layers takes up a much larger total volume than in a planar component. As a result, certain electrical functions, such as the separation of excited charge carriers, can be specifically influenced in components structured in this way.
Der pn-Übergang mit stark vergrößerter Raumladungszone zeigt ein ausgezeichnetes Diodenverhalten und photovoltaische Energieumwandlung und bietet daher die Möglichkeit der Verwendung des Halbleiterbauelements als Solarzelle oder Photodetektor. Weitere Bauelemente, wie z. B. bipolare Transistoren, Gleichrichter, Varaktoren, Photodetektoren, lassen sich ebenfalls mit Hilfe von pn-Übergängen realisieren.The pn junction with a greatly enlarged space charge zone shows excellent diode behavior and photovoltaic energy conversion and therefore offers the possibility of using the semiconductor component as a solar cell or photodetector. Other components, such as B. bipolar transistors, rectifiers, varactors, photodetectors can also be realized with the help of pn junctions.
Die hochstrukturierte Halbleiterschicht kann aus einer halbleitenden Keramik, vorzugsweise aus ZnO oder Ti02 oder AI2O3, oder aus porös geätztem Halbleitermaterial, vorzugsweise Silizium, gebildet sein. Die zweite hochstrukturierte Halbleiterschicht, die räumlich konform die Struktur der zuerst aufgebrachten Schicht ausfüllt, ist aus einem Verbindungshalbleiter, vorzugsweise CdTe oder ZnTe oder CuJ oder CuSCN oder CdS, gebildet.The highly structured semiconductor layer can be formed from a semiconducting ceramic, preferably from ZnO or Ti0 2 or Al 2 O 3 , or from porous etched semiconductor material, preferably silicon. The second highly structured semiconductor layer, which spatially conforms to the structure of the layer applied first, is formed from a compound semiconductor, preferably CdTe or ZnTe or CuJ or CuSCN or CdS.
Zur Verbesserung des Wirkungsgrades für die photovoltaische Energieumwandlung ist eine Absorberschicht, beispielsweise aus CdTe, zwischen den beiden halbleitenden Schichten angeordnet.To improve the efficiency for the photovoltaic energy conversion, an absorber layer, for example made of CdTe, is arranged between the two semiconducting layers.
Die Herstellung eines solchen Halbleiterbauelements ist am Beispiel desThe manufacture of such a semiconductor component is based on the example of
Aufbringens der Schichten mittels Elektrodeposition beschrieben. Hierfür zeigen:Application of the layers described by means of electrode deposition. Show for this:
Fig. 1 in schematischer Darstellung die Vorrichtung zum Aufbringen von p- leitendem CuSCN auf nanoporösem n-leitendem Ti02 mittels1 shows a schematic representation of the device for applying p-type CuSCN to nanoporous n-type Ti0 2
Elektrodeposition;Electrode deposition;
Fig. 2 das Voltammogramm zur Elektrodeposition von CuSCN;2 shows the voltammogram for the electrode deposition of CuSCN;
Fig. 3 schematisch das Aufwachsen der CuSCN-Schicht in der nanoporösen Ti02-Schicht; Fig. 4 die Gleichrichtungs-Kennlinie einer Ausführungsform des3 schematically shows the growth of the CuSCN layer in the nanoporous Ti0 2 layer; Fig. 4 shows the rectification characteristic of an embodiment of the
Halbleiterbauelements.Semiconductor device.
Das mit der erfindungsgemäßen technischen Lehre herzustellende Bauelement weist zwei Kontaktschichten auf, zwischen denen eine hochstukturierte n-leitende Halbleiterschicht und eine diese hochstrukturierte Schicht auffüllende p-leitende Halbleiterschicht angeordnet ist. Die hochstrukturierte n-leitende Halbleiterschicht ist aus nanoporösem Ti0 gebildet, das mittels Sol-Gel-Verfahrens in einer Dicke von 8 μm auf einer leitfähigen Sn02-Schicht aufgebracht wird. Mittels Elektrodeposition wird als p-leitende Halbleiterschicht CuSCN auf die Ti0 -Schicht aufgebracht.The component to be produced with the technical teaching according to the invention has two contact layers, between which a highly structured n-conducting semiconductor layer and a p-conducting semiconductor layer filling this highly structured layer are arranged. The highly structured n-conducting semiconductor layer is formed from nanoporous Ti0, which is applied in a thickness of 8 μm on a conductive Sn0 2 layer using the sol-gel method. By means of electrode deposition, CuSCN is applied as a p-conducting semiconductor layer to the Ti0 layer.
Die Fig. 1 zeigt hierzu schematisch den Aufbau der Anordnung. An der Arbeitselektrode 1 befindet sich auf einer leitfähigen Snθ2-Schicht die nanoporöse n-leitende Ti02-Schicht. Als Quellenmaterialien dienen Cu(BF )2 und KSCN, die in sauerstoff-wasser-freiem Ethanol gelöst sind. Typische Konzentrationen für beide Substanzen sind 10"3 bis 10"1 M. Als Gegenelektrode 2 dient ein Platinblech mit einer Fläche von etwa 102 cm2. Die Referenzeleketrode 3 ist ebenfalls eine Platinelektrode (0,9 V bzgl. NHE).1 shows schematically the structure of the arrangement. The nanoporous n-type Ti0 2 layer is located at the working electrode 1, 2 layer on a conductive SnO. Cu (BF) 2 and KSCN, which are dissolved in oxygen-water-free ethanol, serve as source materials. Typical concentrations for both substances are 10 "3 to 10 " 1 M. A platinum sheet with an area of approximately 10 2 cm 2 serves as counter electrode 2 . The reference electrode 3 is also a platinum electrode (0.9 V with respect to NHE).
Fig. 2 zeigt das Voltammogramm zur Elektrodeposition von CuSCN für die in Fig. 1 schematisch dargestellte Anordnung mit 0,1 molaren Quellenmaterial-Konzentrationen. Das Arbeitspotential für die CuSCN- Deposition, das in Abhängigkeit des abzuscheidenden Materials einzustellen ist, so daß die Deposition dieses Materials von der Kontaktschicht ausgehend erfolgt, liegt für dieses Ausführungsbeispiel im Bereich von - 500 mV bis -1300 mV NHE. Für gerichtetes, porenfüllendes Wachstum liegt der Arbeitsbereich im Intervall zwischen -500 mV und -1100 mV NHE. In diesem Arbeitsbereich erfolgt die Abscheidung von CuSCN präferentiell in der unmittelbaren Umgebung der unteren Kontaktschicht, im Bereich - 1150 mV bis -1300 mV erfolgt die Deposition hauptsächlich nahe der Ti02- Obergrenze, während in der Nähe der unteren Kontaktschicht metallisches Cu deponiert wird. Während der Übergang zwischen diesen beiden Depositionsmoden unter anderem von der genauen Morphologie und Dicke der Matrix abhängt, bleibt der qualitative Unterschied für hohe und niedrige Arbeitspotentiale bestehen. In Fig. 3 ist das Aufwachsen des p-leitenden Halbleitermaterials 6 verdeutlicht. Klar zu erkennen ist das Auffüllen der beispielsweise nanoporösen Tiθ2-Matrix 5, deren Porengröße etwa 20 nm ist und deren Dicke 8 μm beträgt und die auf einer Kontaktschicht 4 angeordnet ist. Das Schichtwachstum beginnt am Boden der nanoporösen Ti02-Matrix und füllt mit zunehmender Abscheidezeit sukzessive die Matrix aus. Dabei wird eine Raumausfüllung von ca. 99 % erreicht.FIG. 2 shows the voltammogram for the electrode deposition of CuSCN for the arrangement shown schematically in FIG. 1 with 0.1 molar source material concentrations. The working potential for the CuSCN deposition, which has to be set depending on the material to be deposited, so that the deposition of this material takes place starting from the contact layer, for this exemplary embodiment lies in the range from - 500 mV to -1300 mV NHE. For directional, pore-filling growth, the working range is in the interval between -500 mV and -1100 mV NHE. In this work area, CuSCN is preferentially deposited in the immediate vicinity of the lower contact layer, in the range - 1150 mV to -1300 mV, the deposition takes place mainly near the upper limit of Ti0 2 , while metallic Cu is deposited near the lower contact layer. While the transition between these two deposition modes depends, among other things, on the exact morphology and thickness of the matrix, the qualitative difference for high and low work potentials remains. 3 shows the growth of the p-type semiconductor material 6. The filling of the nanoporous TiO 2 matrix 5, for example, whose pore size is approximately 20 nm and whose thickness is 8 μm and which is arranged on a contact layer 4, can be clearly seen. The layer growth begins at the bottom of the nanoporous Ti0 2 matrix and gradually fills the matrix with increasing deposition time. A space filling of approx. 99% is achieved.
Im Anschluß an die Abscheidung kann in bekannter Weise eine thermische Nachbehandlung erfolgen.After the deposition, thermal aftertreatment can be carried out in a known manner.
In diesem Ausführungsbeispiel wird CuSCN gerichtet und raumfüllend in der nanoporösen Tiθ2-Matrix aufgewachsen, wodurch ein großflächiger elektrischer Kontakt zwischen den beiden Halbleitermaterialien entsteht. Im Falle einer etwa 5 μm dicken Keramik aus Tiθ2 kann die Grenzfläche bis zu 1000 mal größer als die projizierte Fläche sein.In this exemplary embodiment, CuSCN is aligned and grown to fill the space in the nanoporous TiO 2 matrix, as a result of which a large-area electrical contact is created between the two semiconductor materials. In the case of an approximately 5 μm thick ceramic made of TiO 2 , the interface can be up to 1000 times larger than the projected area.
Das mittels der o.g. Verfahrensschritte hergestellte Bauelement, eine pn- Diode, mit vergrößerter Raumladungszone des pn-Übergangs besitzt eine gleichrichtende Diodencharakteristik. Fig. 4 zeigt die Gleichrichtungs- Kennlinie. That by means of the above Process steps produced component, a pn diode, with an enlarged space charge zone of the pn junction has a rectifying diode characteristic. Fig. 4 shows the rectification characteristic.

Claims

Patentansprüche claims
1. Verfahren zur Herstellung eines Halbleiterbauelements, mindestens aufweisend eine hochstrukturierte erste Schicht, die von einer zweiten1. A method for producing a semiconductor component, at least comprising a highly structured first layer, which is a second
Schicht räumlich ineinandergreifend vollständig ausgefüllt ist, dadurch gekennzeichnet, daß die erste hochstrukturierte Schicht mit säulen- oder porenförmigen Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eine Kontaktschicht aufgebracht wird, die zweite Schicht mittels Elektrodeposition abgeschieden wird und das Potential zur Abscheidung der zweiten Schicht derart in Abhängigkeit des abzuscheidenden Materials eingestellt wird, daß die Deposition dieser zweiten Schicht von der Kontaktschicht aus nach oben durch Auffüllen der säulen- oder porenförmigen Hohlräume in der ersten Schicht erfolgt.The interleaving layer is completely filled, characterized in that the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer, the second layer is deposited by means of electrode deposition and the potential for the deposition of the second layer is set in dependence on the material to be deposited in such a way that the deposition of this second layer takes place from the contact layer upwards by filling up the columnar or pore-shaped cavities in the first layer.
2. Verfahren zur Herstellung eines Halbleiterbauelements, mindestens aufweisend eine hochstrukturierte erste Schicht, die von einer zweiten Schicht räumlich ineinandergreifend vollständig ausgefüllt ist, dadurch gekennzeichnet, daß die erste hochstrukturierte Schicht mit säulen- oder porenförmigen2. A method for producing a semiconductor component, at least comprising a highly structured first layer, which is completely filled by a second layer interlocking, characterized in that the first highly structured layer with columnar or pore-shaped
Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eineCavities of a size up to the lower limit of approx. 5 nm to one
Kontaktschicht aufgebracht wird, dann auf die hochstrukturierte erste Schicht eine Lösung einer Metallverbindung zur Adsorption von Metallionen aufgebracht wird, danach ein Feuchtigkeitsentzug erfolgt und anschließend ein chalkogenhaltiges Gas zur Reaktion mit den adsorbierten Metallionen über die Schichtstruktur geführt wird.Contact layer is applied, then a solution of a metal compound for the adsorption of metal ions is applied to the highly structured first layer, then moisture is removed and then a chalcogen-containing gas for reaction with the adsorbed metal ions is passed over the layer structure.
3. Verfahren zur Herstellung eines Halbleiterbauelements, mindestens aufweisend eine hochstrukturierte erste Schicht, die von einer zweiten Schicht räumlich ineinandergreifend vollständig ausgefüllt ist, dadurch gekennzeichnet, daß die erste hochstrukturierte Schicht mit säulen- oder porenförmigen Hohlräumen einer Größe bis zur Untergrenze von ca. 5 nm auf eine Kontaktschicht aufgebracht wird und anschließend die zweite Schicht mittels chemischer Badabscheidung deponiert wird.3. A method for producing a semiconductor component, at least comprising a highly structured first layer, which is completely filled by a second layer that interlocks in space, characterized in that the first highly structured layer with columnar or pore-shaped cavities of a size up to the lower limit of approximately 5 nm is applied to a contact layer and then the second layer is deposited by means of chemical bath deposition.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Material für die erste hochstrukturierte Schicht ein Halbleiter mit einem definierten Leitungstyp und als Material für die zweite Schicht ein4. The method according to any one of claims 1 to 3, characterized in that a semiconductor with a defined conductivity type as a material for the first highly structured layer and a material for the second layer
Halbleiter mit einem zur hochstrukturierten ersten Schicht entgegengesetzten Leitungstyp verwendet wirdSemiconductor with a conductivity type opposite to the highly structured first layer is used
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß als Material für die erste hochstrukturierte Schicht ein Halbleiter und als Material für die zweite Schicht ein Metall verwendet wird.5. The method according to any one of claims 1 to 3, characterized in that a semiconductor is used as the material for the first highly structured layer and a metal is used as the material for the second layer.
6. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß eine zyklische Prozeßführung zur Verhinderung der Verarmung der6. The method according to claim 1, characterized in that a cyclical process control to prevent the depletion of
Quellen-Materialien angewendet wird.Sources materials are applied.
7. Verfahren nach Anspruch 1 , dadurch gekennzeichnet, daß als Material der elektrodeponierten Schicht ein Verbindungshalbleiter verwendet wird.7. The method according to claim 1, characterized in that a compound semiconductor is used as the material of the electrode-deposited layer.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Verbindungshalbleiter CdTe oder ZnTe oder CuJ oder CuSCN oder CdS verwendet wird.8. The method according to claim 7, characterized in that CdTe or ZnTe or CuJ or CuSCN or CdS is used as the compound semiconductor.
9. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß vor dem Aufbringen der zweiten hochstrukturierten Schicht eine Absorberschicht auf die erste hochstrukturierte Schicht aus einem Halbleitermaterial aufgebracht wird.9. The method according to any one of claims 1 to 3, characterized in that before the application of the second highly structured layer, an absorber layer is applied to the first highly structured layer made of a semiconductor material.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als Material für die Absorberschicht CdTe verwendet wird.10. The method according to claim 9, characterized in that CdTe is used as the material for the absorber layer.
11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Absorberschicht mittels Elektrodeposition aufgebracht wird.11. The method according to claim 9, characterized in that the absorber layer is applied by means of electrode deposition.
12. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Absorberschicht mittels chemischer Badabscheidung aufgebracht wird.12. The method according to claim 9, characterized in that the absorber layer is applied by means of chemical bath deposition.
13. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die Absorberschicht mittels eines Verfahrens aufgebracht wird, bei dem zunächst auf die hochstrukturierte erste Schicht eine Lösung einer Metallverbindung zur Adsorption von Metallionen aufgebracht wird, danach ein Feuchtigkeitsentzug erfolgt und anschließend ein chalkogenwasserstoffhaltiges Gas zur Reaktion mit den adsorbierten Metallionen über die Schichtstruktur geführt wird. 13. The method according to claim 9, characterized in that the absorber layer is applied by a method in which a solution of a metal compound for the adsorption of metal ions is first applied to the highly structured first layer, then moisture is removed and then a chalcogen-containing gas for reaction with the adsorbed metal ions is guided over the layer structure.
PCT/DE2000/000571 1999-02-26 2000-02-25 Electrochemical deposit from cuscn in porous tio2 films WO2000052764A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU34181/00A AU3418100A (en) 1999-02-26 2000-02-25 Electrochemical deposit from cuscn in porous tio2 films
DE10080500T DE10080500D2 (en) 1999-02-26 2000-02-25 Electrochemical deposition of cuscn in porous TI02 films

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19910155.8 1999-02-26
DE19910155A DE19910155A1 (en) 1999-02-26 1999-02-26 Solid state component, its use and method for its production

Publications (1)

Publication Number Publication Date
WO2000052764A1 true WO2000052764A1 (en) 2000-09-08

Family

ID=7900126

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE2000/000571 WO2000052764A1 (en) 1999-02-26 2000-02-25 Electrochemical deposit from cuscn in porous tio2 films

Country Status (3)

Country Link
AU (1) AU3418100A (en)
DE (2) DE19910155A1 (en)
WO (1) WO2000052764A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273984A (en) * 2006-03-31 2007-10-18 Aisin Seiki Co Ltd Photovoltaic cell device
EP2415902A2 (en) 2010-08-03 2012-02-08 Helmholtz-Zentrum Berlin für Materialien und Energie GmbH Method for producing a nanocrystalline CuSCN layer on a substrate
CN108906020A (en) * 2018-07-23 2018-11-30 张家港市汇鼎新材料科技有限公司 A kind of preparation method of titanium dioxide-zinc oxide composite catalyzing material
CN114316955A (en) * 2021-12-29 2022-04-12 安徽科技学院 Preparation method of porous silicon and cuprous thiocyanate compounded optical material

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001168359A (en) * 1999-12-10 2001-06-22 Fuji Photo Film Co Ltd Photoelectric transfer element and photoelectric cell
EP1117137A3 (en) * 2000-01-14 2005-06-08 Fuji Photo Film Co., Ltd. Photoelectric conversion device
DE10108824A1 (en) * 2001-02-23 2002-09-12 Siemens Ag Procedure for operating a private telecommunications network
FR2881880B1 (en) * 2005-02-04 2008-07-04 Imra Europ Sa Sa SOLID PHOTOVOLTAIC DEVICE WITH MONOLITHIC LAYER OF SEMICONDUCTOR MATERIAL COMPRISING CHANNEL PORES

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594263A (en) * 1993-03-26 1997-01-14 Uop Semiconductor device containing a semiconducting crystalline nanoporous material

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4315959C2 (en) * 1993-05-12 1997-09-11 Max Planck Gesellschaft Method for producing a structured layer of a semiconductor material and a doping structure in a semiconductor material under the action of laser radiation

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5594263A (en) * 1993-03-26 1997-01-14 Uop Semiconductor device containing a semiconducting crystalline nanoporous material

Non-Patent Citations (10)

* Cited by examiner, † Cited by third party
Title
C. ROST ET AL.: "Transparent p-type semiconductors for the ETA solar cell with Extremely Thin Absorber", PROCEEDINGS OF THE 2ND WORLD CONFERENCE ON PHOTOVOLTAIC ENERGY CONVERSION, vol. 1, 6 July 1998 (1998-07-06) - 10 July 1998 (1998-07-10), Vienna, Austria, pages 212 - 215, XP002141360 *
ERNST K ET AL: "Characterization of II-VI compounds on porous substrates", 1999 E-MRS CONFERENCE, SYMPOSIUM O: CHALCOGENIDE SEMICONDUCTORS FOR PHOTOVOLTAICS, STRASBOURG, FRANCE, 1-4 JUNE 1999, vol. 361-362, Thin Solid Films, 21 Feb. 2000, Elsevier, Switzerland, pages 213 - 217, XP002141416, ISSN: 0040-6090 *
J. MÖLLER ET AL.: "CuInS2 as an Extremely Thin Absorber in an ETA solar cell", PROCEEDINGS OF THE 2ND WORLD CONFERENCE ON PHOTOVOLTAIC ENERGY CONVERSION, vol. 1, 6 July 1998 (1998-07-06) - 10 July 1998 (1998-07-10), Vienna, Austria, pages 209 - 211, XP002141358 *
K. TENNAKONE ET AL.: "Sensitization of nano-porous films of TiO2 with santalin (red sandalwood pigment) and construction of dye sensitized solid-state photovoltaic cells", J. PHOTOCHEM. PHOTOBIOL. A:CHEM., vol. 117, 1998, pages 137 - 142, XP000922708 *
MOLLER J ET AL: "A novel deposition technique for compound semiconductors on highly porous substrates: ILGAR", 1999 E-MRS CONFERENCE, SYMPOSIUM O: CHALCOGENIDE SEMICONDUCTORS FOR PHOTOVOLTAICS, STRASBOURG, FRANCE, 1-4 JUNE 1999, vol. 361-362, Thin Solid Films, 21 Feb. 2000, Elsevier, Switzerland, pages 113 - 117, XP002141417, ISSN: 0040-6090 *
O REGAN B ET AL: "Efficient photo-hole injection from cyanine dyes into CuSCN: a prospective p-type material for a dye sensitized p-n heterojunction", PROCEEDINGS OF THE SYMPOSIUM ON NANOSTRUCTURED MATERIALS IN ELECTROCHEMISTRY, PROCEEDINGS OF NANOSTRUCTURED MATERIALS IN ELECTROCHEMISTRY, RENO, NV, USA, 21-26 MAY 1995, 1995, Pennington, NJ, USA, Electrochem. Soc, USA, pages 208 - 221, XP000922566 *
O'REGAN B ET AL: "Efficient dye-sensitized charge separation in a wide-band-gap p-n heterojunction", JOURNAL OF APPLIED PHYSICS, 15 OCT. 1996, AIP, USA, vol. 80, no. 8, pages 4749 - 4754, XP000885268, ISSN: 0021-8979 *
ROST C ET AL: "Spatially distributed p-n heterojunction based on nanoporous TiO/sub 2/ and CuSCN", APPLIED PHYSICS LETTERS, 2 AUG. 1999, AIP, USA, vol. 75, no. 5, pages 692 - 694, XP002141357, ISSN: 0003-6951 *
S. SIEBENTRITT, ET AL.: "CdTe and CdS as Extremely Thin Absorber materials in an ETA solar cell", 14TH EUROPEAN PHOTOVOLTAIC SOLAR ENERGY CONFERENCE, vol. II, 30 June 1997 (1997-06-30) - 4 July 1997 (1997-07-04), Barcelona, Spain, pages 1823 - 1826, XP002141361 *
TENNAKONE K ET AL: "Nanoporous n-TiO/sub 2//selenium/p-CuCNS photovoltaic cell", JOURNAL OF PHYSICS D (APPLIED PHYSICS), 21 SEPT. 1998, IOP PUBLISHING, UK, vol. 31, no. 18, pages 2326 - 2330, XP000885281, ISSN: 0022-3727 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007273984A (en) * 2006-03-31 2007-10-18 Aisin Seiki Co Ltd Photovoltaic cell device
EP2415902A2 (en) 2010-08-03 2012-02-08 Helmholtz-Zentrum Berlin für Materialien und Energie GmbH Method for producing a nanocrystalline CuSCN layer on a substrate
DE102010033198A1 (en) 2010-08-03 2012-02-09 Helmholtz-Zentrum Berlin Für Materialien Und Energie Gmbh Process for producing a nanocrystalline CuSCN layer on a substrate
CN108906020A (en) * 2018-07-23 2018-11-30 张家港市汇鼎新材料科技有限公司 A kind of preparation method of titanium dioxide-zinc oxide composite catalyzing material
CN114316955A (en) * 2021-12-29 2022-04-12 安徽科技学院 Preparation method of porous silicon and cuprous thiocyanate compounded optical material
CN114316955B (en) * 2021-12-29 2023-08-25 安徽科技学院 Preparation method of porous silicon and cuprous thiocyanate composite optical material

Also Published As

Publication number Publication date
DE10080500D2 (en) 2001-08-09
DE19910155A1 (en) 2000-09-07
AU3418100A (en) 2000-09-21

Similar Documents

Publication Publication Date Title
EP0715358B1 (en) Process for fabricating a solar cell with a chalcopyrite absorbing layer and solar cell so produced
EP2329528B1 (en) Heterostructure solar cell and method for its fabrication
DE2940994C2 (en)
DE69330835T3 (en) A process for producing a tandem photovoltaic device with improved efficiency and device produced thereby
DE2655341C2 (en) Semiconductor arrangement with a passivation layer made of semiconductor material and method for the production thereof
EP0460287A1 (en) Novel chalcopyrite solar cell
DE60033252T2 (en) MULTILAYER SEMICONDUCTOR STRUCTURE WITH PHOSPHIDE-PASSIVATED GERMANIUM SUBSTRATE
DE10393792T5 (en) Integrated photoelectrochemical cell and system with a liquid electrolyte
EP0905794A2 (en) Solar cell and method of fabrication
WO1993015527A1 (en) Integrated-circuit stacked-cell solar module
WO2013143885A1 (en) Photoelectrochemical cell, system and process for light-driven production of hydrogen and oxygen with a photoelectrochemical cell, and process for producing the photoelectrochemical cell
EP0164090B1 (en) Solar cell
DE2711365A1 (en) SEMI-CONDUCTOR ARRANGEMENT WITH SCHOTTKY BORDER LAYER
DE102012109883A1 (en) Process for producing a thin-film solar cell with buffer-free manufacturing process
EP0334111A1 (en) Method for the integrated series connection of thick film solar cells, and use of the method in the production of a tandem solar cell
DE2726009A1 (en) METHOD AND DEVICE FOR GENERATING LIGHT-ELECTRIC ENERGY
WO2000052764A1 (en) Electrochemical deposit from cuscn in porous tio2 films
DE3903837C2 (en)
EP0472054A1 (en) Photocell containing hydrogenated amorphous carbon
DE102016202607A1 (en) Method for producing a layer with perovskite material and device with such a layer
EP3493274A1 (en) Thin film solar module with improved shunt resistor
EP2671258B1 (en) Multi-solar cell, and method for producing such a multi-solar cell
DE4345229C2 (en) Process for the production of luminescent element structures and element structures
DE2950085A1 (en) SOLAR CELL
DE102010012968B4 (en) A production method of a photosensitive thin film structure for catalytic hydrogen evolution and use thereof

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AL AM AT AU AZ BA BB BG BR BY CA CH CN CR CU CZ DE DK DM EE ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT TZ UA UG US UZ VN YU ZA ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SL SZ TZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
REF Corresponds to

Ref document number: 10080500

Country of ref document: DE

Date of ref document: 20010809

WWE Wipo information: entry into national phase

Ref document number: 10080500

Country of ref document: DE

122 Ep: pct application non-entry in european phase
REG Reference to national code

Ref country code: DE

Ref legal event code: 8607