WO1999053552A1 - Product made of silicon carbide and a method for the production thereof - Google Patents

Product made of silicon carbide and a method for the production thereof Download PDF

Info

Publication number
WO1999053552A1
WO1999053552A1 PCT/DE1998/001031 DE9801031W WO9953552A1 WO 1999053552 A1 WO1999053552 A1 WO 1999053552A1 DE 9801031 W DE9801031 W DE 9801031W WO 9953552 A1 WO9953552 A1 WO 9953552A1
Authority
WO
WIPO (PCT)
Prior art keywords
substrate
layer
main
doping
polytype
Prior art date
Application number
PCT/DE1998/001031
Other languages
German (de)
French (fr)
Inventor
Dethard Peters
Reinhold SCHÖRNER
Johannes VÖLKL
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to PCT/DE1998/001031 priority Critical patent/WO1999053552A1/en
Publication of WO1999053552A1 publication Critical patent/WO1999053552A1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Definitions

  • Silicon carbide product and process for its manufacture
  • the invention relates to a product made of silicon carbide, comprising a single-crystalline substrate crystallized in the 4H polytype and a main layer grown over a main surface of the substrate and crystallized in the 6H and / or 3C polytype.
  • the invention also relates to a process for the manufacture of this product.
  • the invention relates in particular to the field of microelectronics in which silicon carbide is used as the basis for electronic semiconductor components such as diodes, in particular light-emitting diodes, bipolar transistors, field-effect transistors and thyristors.
  • silicon carbide occurs in a large variety of crystalline modifications, which are commonly referred to as "polytypes".
  • polytypes every atom of silicon is immediately surrounded by four tetrahedrally arranged atoms of carbon, as is every atom of carbon surrounded by four tetrahedrally arranged atoms of silicon.
  • each polytype can be represented as a stack of mutually identical arrangements, each of which in turn can be represented as a non-periodic stacking of a number of levels, each level having one of three possible shapes, and the arrangement always changes Levels with different shapes from one another
  • a level is to be understood as a flat arrangement of tetrahedra with four atoms of silicon and one atom of carbon or four atoms of carbon and one atom of silicon. 2
  • Each of the four atoms mentioned belongs together to four tetrahedra, three of which are arranged in the plane and one of which is arranged in an adjacent plane.
  • each polytype of silicon carbide is designated by a combination of a number and a letter; the number indicates the number of levels in the corresponding arrangement, the letter indicates which crystal system (H for hexagonal, C for cubic and R for rhombohedral) belongs to the polytype.
  • Crystal system H for hexagonal, C for cubic and R for rhombohedral
  • Polytypes that may be relevant in the present context are 3C (the only cubic polytype), 4H, 6H and 15R.
  • (1979) 729 describes in detail possibilities for producing an epitaxially growing layer on a substrate made of silicon carbide of the 3C, 4H, 6H or 15R polytype by sublimation and desublimation of silicon carbide.
  • Source electrodes and a gate electrode are arranged on a first surface.
  • the gate electrode isolated from the substrate is located in a V-shaped trench, which is flanked by the source electrodes.
  • the substrate is doped accordingly below the electrodes.
  • a highly doped n-conducting layer is located on a second surface facing away from the first surface, and a drain electrode of the MOSFET is arranged on this layer.
  • the structural differences between the different polytypes of silicon carbide result in different electrical properties of the polytypes; of particular interest here are different electrical conductivities, the hexagonal and rhombohedral polytypes each showing clear anisotropies.
  • the 6H polytype perpendicular to the direction mentioned, shows one four to forty al depending on the production conditions higher electrical conductivity than the 4H poly type; along the direction mentioned, the conductivity of the 6H polytype is less than 1/6 of the conductivity of the 4H polytype.
  • the 3C cubic polytype shows no anisotropy in conductivity; suitable for electronic components 4 strates of this polytype have so far not been commercially available due to technological difficulties.
  • JP 07-131016 A2 shows a field effect transistor which is formed in silicon carbide of a hexagonal polytype, which is not described in any more detail.
  • this field effect transistor the current flows in the vicinity of the source electrode and in the vicinity of the gate electrode along the direction [1100] and in a channel region whose conductivity can be influenced via the gate electrode in a crystallographic plane (1120 ).
  • This training is intended to ensure a low volume resistance;
  • the blocking capability that is to say the dielectric strength in the blocking state, of the field effect transistor is inadequate, particularly because of the unfavorable interface properties of the crystallographic plane mentioned. From this point of view, the task remains to avoid the unfavorable properties of the (11 ⁇ 0) plane in order to create electronic components made of silicon carbide which have both high blocking ability and low volume resistance.
  • a MOSFET in vertical geometry that is to say a geometry which differs from the geometry shown in the article by K. Bergmann only in the absence of the trench, for which the highly doped layer at the drain contact described in the article need not necessarily be present and which may be rotationally symmetrical about a vertical axis, is characterized by a horizontal orientation for a current flowing in the region of the source and gate electrodes, an orientation that changes from horizontal to vertical for the current in a transition region and a vertical one Orientation for the current through the substrate to the drain electrode.
  • As little electrical resistance as possible should be opposed to the current in order to keep the resulting electrical losses low. It is clear that special questions arise in this connection for a substrate made of silicon carbide of a hexagonal or rhombohedral poly type.
  • the invention is based on the object of specifying a product made of silicon carbide which offers the most favorable properties with regard to an application as the basis for an electronic component in vertical geometry.
  • a product made of silicon carbide comprising a single-crystalline, 4H-poly type crystallized product and an associated one for a specific product
  • This product combines in a particularly advantageous manner the properties of the various polytypes of silicon carbide which are favorable for use for electronic components.
  • the relatively high electrical conductivity of the 6H or 3C polytype perpendicular to the [0001] direction can be used in the main layer, whereas the advantageously high conductivity of the 4H polytype is used in the substrate.
  • This already high conductivity is reinforced by the relatively high doping.
  • the doping of the main layer is chosen to be less than the doping of the substrate in order to facilitate the formation of component structures in the main layer, which naturally requires local changes in the original doping.
  • the product is particularly suitable for producing a component in the manner of a MOSFET, a channel region which can be influenced by a correspondingly provided gate electrode being placed in the main layer. In this channel area, both the good conductivity of the corresponding poly type and the relatively high breakdown field strength of the poly type are exploited, depending on whether the channel area allows or blocks an electrical current.
  • the main surface of the product is preferably oriented substantially parallel to a (0003.) plane of the 4H poly type.
  • An angle between the main surface and said plane preferably remains less than 15 °.
  • a particularly preferred embodiment of the product is one in which an intermediate layer grown on the main surface, crystallized in the 4H poly type and having an associated doping which determines the conductivity type, on which the main layer has grown.
  • the 7 layer preferably has an associated thickness between 1 ⁇ m and 300 ⁇ m, more preferably between 4 ⁇ m and 50 ⁇ m.
  • the doping of the intermediate layer is preferably weaker than the doping of the substrate, in particular essentially the same as the doping of the main layer.
  • the intermediate layer preferably serves both as a barrier zone and as a drift zone, wherein both the high breakthrough field strength and the high conductivity of the 4H poly type are used.
  • the crystallographic orientation of both the main layer and the intermediate layer is of little importance since the electrical properties of the 4H polytype are almost isotropic.
  • a crystallographic orientation preferred in the main layer in particular in view of the anisotropic electrical properties of the 6H polytype, from which a correspondingly preferred crystallographic orientation of the substrate can be derived.
  • the thickness of the main layer is preferably between
  • the doping of the substrate is preferably greater than 10 18 / cm 3.
  • the doping of the main layer is preferably between 10 13 / cm 3 and 10 17 / cm 3 ; the same applies to the intermediate layer, if present.
  • the product preferably has a structure for an electronic component embedded in the main layer; this structure is in particular an FET structure and has a channel region which extends within the main layer. More preferably has the FET structure 8 shows a drain region which lies at least partially in the substrate and to which a contact is assigned on a counter surface of the substrate facing away from the main surface; It is particularly preferred to design the FET structure as a MOSFET structure.
  • the conductivity type which is determined by the doping of the substrate and the main layer, is preferably an n-conductivity type.
  • this makes it possible to use a substrate made of silicon carbide which, due to the production process, is doped with n-conductivity in accordance with frequently used practice.
  • the object of the invention is also a method for producing a product made of silicon carbide, which product comprises a single-crystalline substrate crystallized in the 4H polytype and a main layer grown over a main surface of the substrate and crystallized in the 6H and / or 3C polytype.
  • the substrate is first provided with an associated doping that determines a specific conductivity type, then the main surface on the substrate is determined, if appropriate prepared in accordance with conventional practice, and then the main layer is doped for the conductivity type grown epitaxially over the main surface.
  • the main layer is preferably grown on the substrate by molecular beam epitaxy, gas phase epitaxy or sublimation epitaxy.
  • the main layer can at least partially first be grown at a temperature below 1800 ° C. in the 3C polytype and then converted into the 6H polytype by tempering at a temperature above 1800 ° C.
  • the main layer is likewise preferably grown at least partially in the 6H polytype by subliming solid silicon carbide using a temperature gradient above 50 K / cm and desubliating at a temperature between 1700 ° C. and 2500 ° C.
  • a method for producing a product which has all the features of the product according to the invention and additionally comprises a structure for an electronic component embedded in the main layer, in which method the first step is 10 substrate provided and the main surface on the substrate determined, then the main layer is grown epitaxially over the main surface and finally the structure in the main layer is produced.
  • FIG. 1 and 2 each show a product according to the invention made of silicon carbide, developed as a MOSFET;
  • Figure 3 is a product from which various developments of the invention can be seen.
  • FIG. 1 shows a product made of silicon carbide, comprising a single-crystalline substrate 1 crystallized in the 4H polytype and having a doping which determines the n-conductivity type.
  • a main surface 2 is defined thereon, and an intermediate layer 3, which is 4H polytype is crystallized and is also doped with n-type.
  • the doping of the intermediate layer 3 essentially corresponds to the doping of the substrate 1.
  • a main layer 4 has grown on the intermediate layer 3, and this main layer 4 is crystallized in the 6H and / or 3C poly type and is likewise n-conductive by a corresponding doping , but due to a correspondingly weaker doping less n-conductive than the substrate 1 and the intermediate layer 3.
  • the MOSFET structure in FIG. 1 comprises a gate electrode 5, which is seated on a gate insulator 6 arranged on the one hand on the main layer 4.
  • Source regions 7 are arranged in the main layer 4 itself, characterized by high n-conducting associated dopings. Each source region 7 is located in a well 8 characterized by a p-conductive doping.
  • the regions important for the function of the channel region 9 are those regions of the wells 8 which are located to the side of the source regions 7 below the gate electrode 5 .
  • the drain electrode 10 is located on a counter surface 11 of the substrate 1 facing away from the main surface 2.
  • FIG. 1 shows a vertical sectional view through a MOSFET in a so-called vertical arrangement; this MOSFET can optionally be circularly symmetrical, then with a single circular trough 8 and a single, also circular 12 shaped source region 7; it is also possible to make the MOSFET linear with respect to a line vertical to the plane of the drawing, with two wells 8 and two source regions 7.
  • FIG. 1 shows several structures of the type shown in FIG. 1 can be connected in parallel with one another, in accordance with conventional practice.
  • FIG. 1 is not necessarily to be understood as a sectional view through a single MOSFET or part of a single MOSFET; likewise, FIG. 1 is to be understood as a partial view of a product which contains many mutually independent MOSFET structures as shown in FIG. In particular, FIG. 1 can therefore be viewed optionally as a representative of a “wafer” made of silicon carbide, on which, in accordance with conventional practice, many electronic components that are identical to one another are formed with wafers made of pure silicon.
  • the product in FIG. 2 corresponds in many ways to the product in accordance with FIG. 1, so that a reference to the description in FIG. 1 may suffice for a detailed description of FIG.
  • the product according to FIG. 2 differs from the product according to FIG. 1 essentially in that, in the MOSFET shown, the source regions 7 and the wells 8 extend into the intermediate layer 3. In this way, a current flowing through the MOSFET shown can already have the advantages of the 4H polytype with regard to its electrical conductivity when it has to change its orientation from horizontal with respect to the main plane 2 to vertical with respect to the main plane 2. 13 exploit speed; this makes the on-resistance of the MOSFET particularly small.
  • the product according to FIG. 3 also has a substrate 1 of the 4H poly type, an intermediate layer 3, likewise of the 4H poly type, grown epitaxially on the main surface 2, and a main layer grown epitaxially on the intermediate layer 3.
  • This is subdivided into a seed layer 12 grown directly on the intermediate layer 3, which is crystallized in the 6H poly type, and an additional layer 13, which is grown on the seed layer 12 and crystallized in the 3C poly type.
  • This configuration of the main part * 4 may be particularly favorable with regard to its manufacture, since
  • the particularly high electrical conductivity for a correspondingly arranged electronic component with a suitable crystallographic orientation of the 6H poly type can be used.
  • the crystallographic orientation of the substrate 1 with respect to the main plane 2 is in principle not very important.
  • a special crystallographic orientation of the substrate 1 when the main layer 4 has the 6H poly type which is strongly anisotropic in terms of its electrical properties, as explicitly provided for in accordance with FIG. 3.
  • the main plane 2 is oriented essentially parallel to a (0001.) plane 14 of the 4H polytype, symbolized in FIG. 3 by a dashed line.
  • An angle 15 between the main plane 2 and 14 of the (0003.) plane 14 mentioned preferably remains less than 15 °, as already explained in detail.
  • the product according to the invention is characterized in that it enables an advantageous combination of the partially anisotropic electrical properties of the various common polytypes of silicon carbide to be used to implement an electronic component.

Abstract

The invention relates to a product made of silicon carbide comprising a single crystalline substrate (1) which is crystallized into a 4H-polytype and which has an accompanying doping that determines a certain conductivity type. The inventive product also comprises a main layer (4) which is grown over a main surface (2) of the substrate (1), is crystallized into a 6H-polytype and/or a 3C-polytype, and which has an accompanying doping that determines the conductivity type. The doping of the main layer (4) is weaker than the doping of the substrate (1). The product preferably contains a structure (5, 6, 7, 8, 9, 10) which is embedded in the main layer (4). The structure is provided for an electronic component, especially a MOSFET. The invention also relates to a method for producing said product.

Description

1 1
Beschreibungdescription
Erzeugnis aus Siliziumcarbid und Verfahren zu seiner HerstellungSilicon carbide product and process for its manufacture
Die Erfindung betrifft ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes Substrat und eine über eine Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte Hauptschicht.The invention relates to a product made of silicon carbide, comprising a single-crystalline substrate crystallized in the 4H polytype and a main layer grown over a main surface of the substrate and crystallized in the 6H and / or 3C polytype.
Die Erfindung bezieht sich außerdem auf ein Verfahren zur Herstellung dieses Erzeugnisses.The invention also relates to a process for the manufacture of this product.
Die Erfindung bezieht sich insbesondere auf das Gebiet der Mikroelektronik, auf dem Siliziumcarbid als Basis für elektronische Halbleiterbauelemente wie Dioden, insbesondere Leuchtdioden, bipolare Transistoren, Feldeffekttransistoren und Thyristoren eingesetzt wird.The invention relates in particular to the field of microelectronics in which silicon carbide is used as the basis for electronic semiconductor components such as diodes, in particular light-emitting diodes, bipolar transistors, field-effect transistors and thyristors.
Anders als Silizium und Kohlenstoff kommt Siliziumcarbid vor in einer großen Vielzahl von kristallinen Modifikationen, die geläufig als „Polytypen" bezeichnet werden. In jedem Polytyp ist jedes Atom Silizium unmittelbar umgeben von vier tetra- edrisch angeordneten Atomen des Kohlenstoffs, ebenso jedes Atom des Kohlenstoffs unmittelbar umgeben von vier tetra- edriεch angeordneten Atomen des Siliziums. Jeder Polytyp ist darstellbar als Stapelung einander gleichender Anordnungen, deren jede ihrerseits als nichtperiodische Stapelung einer Anzahl von Ebenen darstellbar ist; dabei hat jede Ebene eine von drei möglichen Gestalten, und in der Anordnung wechseln stets Ebenen mit unterschiedlichen Gestalten einander ab. Eine Ebene ist zu verstehen als ebene Anordnung aus Tetraedern mit jeweils vier Atomen Silizium und einem Atom Kohlen- Stoff oder vier Atomen Kohlenstoff und einem Atom Silizium. 2Unlike silicon and carbon, silicon carbide occurs in a large variety of crystalline modifications, which are commonly referred to as "polytypes". In each polytype, every atom of silicon is immediately surrounded by four tetrahedrally arranged atoms of carbon, as is every atom of carbon surrounded by four tetrahedrally arranged atoms of silicon.Each polytype can be represented as a stack of mutually identical arrangements, each of which in turn can be represented as a non-periodic stacking of a number of levels, each level having one of three possible shapes, and the arrangement always changes Levels with different shapes from one another A level is to be understood as a flat arrangement of tetrahedra with four atoms of silicon and one atom of carbon or four atoms of carbon and one atom of silicon. 2
Dabei gehört jedes der erwähnten vier Atome zu vier Tetraedern gemeinsam, deren drei in der Ebene angeordnet sind und deren einer in einer benachbarten Ebene angeordnet ist .Each of the four atoms mentioned belongs together to four tetrahedra, three of which are arranged in the plane and one of which is arranged in an adjacent plane.
Jeder Polytyp des Siliziumcarbids ist gemäß geläufiger Praxis bezeichnet durch eine Kombination aus einer Zahl und einem Buchstaben; die Zahl gibt die Anzahl der Ebenen in der zugehörigen Anordnung an, der Buchstabe gibt an, welches Kristallsystem (H für hexagonal, C für kubisch und R für rhombo- edrisch) dem Polytyp zugehört. Polytypen, die im vorliegenden Zusammenhang von Bedeutung sein können, sind 3C (der einzige kubische Polytyp) , 4H, 6H und 15R.According to common practice, each polytype of silicon carbide is designated by a combination of a number and a letter; the number indicates the number of levels in the corresponding arrangement, the letter indicates which crystal system (H for hexagonal, C for cubic and R for rhombohedral) belongs to the polytype. Polytypes that may be relevant in the present context are 3C (the only cubic polytype), 4H, 6H and 15R.
Aus dem Aufsatz A. Yu . Maksimov et al . , Tech. Phys . Lett. 2_0 (1994) 994 geht ein Erzeugnis aus Siliziumcarbid nebst einem Verfahren zu seiner Herstellung hervor, welches Erzeugnis ein im 4H-Polytyp kristallisiertes Substrat und eine darauf aufgewachsene, im 3C-Polytyp kristallisierte Schicht aufweist.From the essay A. Yu. Maksimov et al. , Tech. Phys. Lett. 2_0 (1994) 994 shows a product made of silicon carbide and a process for its production, which product has a substrate crystallized in the 4H polytype and a layer grown thereon and crystallized in the 3C polytype.
Der Aufsatz Yu. A. Vodakov et al . , Kristall und Technik 14^ The essay Yu. A. Vodakov et al. , Crystal and technology 14 ^
(1979) 729 beschreibt ausführlich Möglichkeiten, um auf einem Substrat aus Siliziumcarbid des 3C-, 4H-, 6H- oder 15R-Poly- typs eine epitaxial aufwachsende Schicht durch Sublimation und Desublimation von Siliziumcarbid zu erzeugen.(1979) 729 describes in detail possibilities for producing an epitaxially growing layer on a substrate made of silicon carbide of the 3C, 4H, 6H or 15R polytype by sublimation and desublimation of silicon carbide.
Aus dem Aufsatz T. Yoshinobu et al . , Appl . Phys. Lett. _6_0_ (1992) 824 geht hervor, wie auf einem Substrat des 6H-Poly- typs durch Molekularstrahlepitaxie eine Schicht des 3C-Poly- typs gebildet werden kann.From the article T. Yoshinobu et al. , Appl. Phys. Lett. _6_0_ (1992) 824 shows how a layer of the 3C-poly type can be formed on a substrate of the 6H-poly type by molecular beam epitaxy.
Im Hinblick auf Anwendungen in der Mikroelektronik wird verwiesen auf den Aufsatz K. Bergmann, ABB Technik 1/1996 37. Daraus hervor geht ein Feldeffekttransistor mit isolierter Gate-Elektrode, also ein sogenannter MOSFET. Dieser ist ge-_ bildet in einem Substrat aus Siliziumcarbid von ungenanntem 3With regard to applications in microelectronics, reference is made to the article by K. Bergmann, ABB Review 1/1996 37. This results in a field effect transistor with an insulated gate electrode, that is to say a so-called MOSFET. This is formed in a silicon carbide substrate of unknown 3
Polytyp, welches schwach n-leitend dotiert ist. Auf einer ersten Oberfläche sind Source-Elektroden und eine Gate-Elektrode angeordnet. Die von dem Substrat isolierte Gate-Elektrode befindet sich in einem V-förmigen Graben, welcher von den Source-Elektroden flankiert wird. Das Substrat ist unterhalb der Elektroden entsprechend dotiert. Auf einer der ersten Oberfläche abgewandten zweiten Oberfläche befindet sich eine hochdotierte n-leitende Schicht, und auf dieser Schicht ist eine Drain-Elektrode des MOSFET angeordnet.Polytype which is weakly n-doped. Source electrodes and a gate electrode are arranged on a first surface. The gate electrode isolated from the substrate is located in a V-shaped trench, which is flanked by the source electrodes. The substrate is doped accordingly below the electrodes. A highly doped n-conducting layer is located on a second surface facing away from the first surface, and a drain electrode of the MOSFET is arranged on this layer.
Weitere Hinweise zu mikroelektronischen, gegebenenfalls optisch aktiven Bauelementen mit Substraten aus Siliziumcarbid, wobei gegebenenfalls dünne Schichten aus Siliziumcarbid abgeschieden auf Substrate aus Siliziumcarbid zum Einsatz kommen, sowie weitergehende Hinweise zur Abscheidung dünner Schichten auf Siliziumcarbid-Substraten gehen hervor aus dem Aufsatz R. Davis et al . , Proc. IEEE 7_9 (1991) 677.Further information on microelectronic, optionally optically active components with substrates made of silicon carbide, where appropriate thin layers of silicon carbide deposited on substrates made of silicon carbide are used, as well as further information on the deposition of thin layers on silicon carbide substrates can be found in the article by R. Davis et al . , Proc. IEEE 7_9 (1991) 677.
Die strukturellen Differenzen zwischen den verschiedenen Polytypen des Siliziumcarbids bedingen voneinander verschiedene elektrische Eigenschaften der Polytypen; von besonderem Interesse hier sind unterschiedliche elektrische Leitfähigkeiten, wobei die hexagonalen und rhomboedrisehen Polytypen jeweils deutliche Anisotropien zeigen. Entlang einer [0001]- Richtung des jeweiligen Kristalls, entsprechend der Orthogonalen auf die zur Bildung des jeweiligen Polytyps aufein- _ andergestapelten Ebenen, ist folgendes zu vermerken: Der 6H- Polytyp zeigt senkrecht zu der erwähnten Richtung eine je nach Herstellungsbedingungen viermal bis vierzig al höhere elektrische Leitfähigkeit als der 4H-Polytyp; entlang der erwähnten Richtung beträgt die Leitfähigkeit des 6H-Polytyps weniger als 1/6 der Leitfähigkeit des 4H-Polytyps.The structural differences between the different polytypes of silicon carbide result in different electrical properties of the polytypes; of particular interest here are different electrical conductivities, the hexagonal and rhombohedral polytypes each showing clear anisotropies. Along a [0001] - direction of the respective crystal, corresponding to the orthogonal to the planes stacked to form the respective polytype, the following should be noted: the 6H polytype, perpendicular to the direction mentioned, shows one four to forty al depending on the production conditions higher electrical conductivity than the 4H poly type; along the direction mentioned, the conductivity of the 6H polytype is less than 1/6 of the conductivity of the 4H polytype.
Der kubische 3C-Polytyp zeigt bei der Leitfähigkeit keine Anisotropie; für elektronische Bauelemente geeignete Sub- 4 strate dieses Polytyps stehen bisher wegen technologischer Schwierigkeiten jedoch nicht kommerziell zur Verfügung.The 3C cubic polytype shows no anisotropy in conductivity; suitable for electronic components 4 strates of this polytype have so far not been commercially available due to technological difficulties.
Aus der JP 07-131016 A2 (vgl. Auszug 95-131016 der Datenbank JAPIO) geht ein Feldeffekttransistor hervor, welcher in Siliziumcarbid eines nicht näher bezeichneten hexagonalen Polytyps gebildet ist. In diesem Feldeffekttransistor erfolgt der Stromfluß in der Nähe der Source-Elektrode sowie in der Nähe der Gate-Elektrode entlang der Richtung [1100] und in einem Kanalgebiet, welches über die Gate-Elektrode in seiner Leitfähigkeit beeinflußbar ist, in einer kristallographischen Ebene (1120) . Diese Ausbildung soll einen niedrigen Durch- gangswiderstand sicherstellen; unzureichend ist allerdings, insbesondere wegen ungünstiger Grenzflächeneigenschaften der erwähnten kristallographischen Ebene, die Sperrfähigkeit , also die Spannungsfestigkeit im Sperrzustand, des Feldeffekttransistors. Unter diesem Aspekt verbleibt also die Aufgabe, die ungünstigen Eigenschaften der (11^0) -Ebene zu vermeiden, um elektronische Bauelemente aus Siliziumcarbid zu schaffen, die sowohl hohe Sperrfähigkeit als auch niedrigen Durchgangswiderstand aufweisen.JP 07-131016 A2 (cf. excerpt 95-131016 from the JAPIO database) shows a field effect transistor which is formed in silicon carbide of a hexagonal polytype, which is not described in any more detail. In this field effect transistor, the current flows in the vicinity of the source electrode and in the vicinity of the gate electrode along the direction [1100] and in a channel region whose conductivity can be influenced via the gate electrode in a crystallographic plane (1120 ). This training is intended to ensure a low volume resistance; However, the blocking capability, that is to say the dielectric strength in the blocking state, of the field effect transistor is inadequate, particularly because of the unfavorable interface properties of the crystallographic plane mentioned. From this point of view, the task remains to avoid the unfavorable properties of the (11 ^ 0) plane in order to create electronic components made of silicon carbide which have both high blocking ability and low volume resistance.
Hinzuweisen ist weiterhin auf das US-Patent 5,200,022. Aus diesem Patent gehen Verfahren hervor, die es gestatten, auf mechanisch bearbeitete Oberflächen von Siliziumcarbid-Sub- straten des 4H- oder 6H-Polytyps Schichten von Siliziumcarbid des 3C-Polytyps zu bilden durch epitaktisches Wachstum. Diese Verfahren erlauben es insbesondere, ein entsprechendes Substrat in Form einer bei der herkömmlichen Herstellung elek- tronischer Bauelemente benutzten „Wafer" (dünne Scheibe) bereitzustellen.Reference should also be made to US Pat. No. 5,200,022. This patent gives rise to processes which allow layers of silicon carbide of the 3C polytype to be formed on mechanically processed surfaces of silicon carbide substrates of the 4H or 6H polytype by epitaxial growth. These methods make it possible, in particular, to provide a corresponding substrate in the form of a “wafer” (thin disk) used in the conventional manufacture of electronic components.
Von Bedeutung ist auch die Patentschrift DE 39 15 053 C2. Dieses Patent betrifft die Herstellung relativ großvolumiger. Einkristalle aus Siliziumcarbid des 6H- oder 4H-Polytyps, 5 welche ihrerseits in „Wafer" für die Produktion elektronischer Bauelemente zerteilt werden können.The patent specification DE 39 15 053 C2 is also important. This patent concerns the production of relatively large volumes. Single crystals of silicon carbide of the 6H or 4H poly type, 5 which in turn can be divided into "wafers" for the production of electronic components.
Ein MOSFET in vertikaler Geometrie, also einer Geometrie, die sich von der in dem Aufsatz von K. Bergmann dargestellten Geometrie lediglich durch die Abwesenheit des Grabens unterscheidet, für die die in dem Aufsatz beschriebene hochdotierte Schicht am Drain-Kontakt nicht notwendigerweise vorhanden sein muß und der eventuell um eine vertikale Achse rotations- symmetrisch sein kann, ist gekennzeichnet durch eine horizontale Orientierung für einen durchfließenden Strom im Bereich der Source- und Gate-Elektroden, eine von horizontal zu vertikal wechselnde Orientierung für den Strom in einem Über- gangsbereich und eine vertikale Orientierung für den Strom durch das Substrat zur Drain-Elektrode. Dem Strom soll dabei so wenig wie möglich elektrischer Widerstand entgegengesetzt sein, um die daraus resultierenden elektrischen Verluste gering zu halten. Es ist klar, daß sich in diesem Zusammenhang für ein Substrat aus Siliziumcarbid eines hexagonalen oder rhomboedrisehen Polytyps besondere Fragen stellen.A MOSFET in vertical geometry, that is to say a geometry which differs from the geometry shown in the article by K. Bergmann only in the absence of the trench, for which the highly doped layer at the drain contact described in the article need not necessarily be present and which may be rotationally symmetrical about a vertical axis, is characterized by a horizontal orientation for a current flowing in the region of the source and gate electrodes, an orientation that changes from horizontal to vertical for the current in a transition region and a vertical one Orientation for the current through the substrate to the drain electrode. As little electrical resistance as possible should be opposed to the current in order to keep the resulting electrical losses low. It is clear that special questions arise in this connection for a substrate made of silicon carbide of a hexagonal or rhombohedral poly type.
Dementsprechend geht die Erfindung aus von der Aufgabe, ein Erzeugnis aus Siliziumcarbid anzugeben, welches möglichst günstige Eigenschaf en im Hinblick auf eine Anwendung als Grundlage für ein elektronisches Bauelement in vertikaler Geometrie bietet.Accordingly, the invention is based on the object of specifying a product made of silicon carbide which offers the most favorable properties with regard to an application as the basis for an electronic component in vertical geometry.
Zur Lösung dieser Aufgabe angegeben wird ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmtenTo achieve this object, a product made of silicon carbide is specified, comprising a single-crystalline, 4H-poly type crystallized product and an associated one for a specific product
Leitfähigkeitstyp bestimmende Dotierung habendes Substrat und eine über einer Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmte Dotierung habende 6Doping having a conductivity type and a substrate grown over a main surface of the substrate, crystallized in the 6H and / or 3C polytype and having an associated doping intended for the conductivity type 6
HauptSchicht, wobei die Dotierung der Hauptschicht schwächer als die Dotierung des Substrates ist.Main layer, the doping of the main layer being weaker than the doping of the substrate.
Dieses Erzeugnis kombiniert in besonders vorteilhafter Weise die zur Anwendung für elektronische Bauelemente günstigen Eigenschaften der verschiedenen Polytypen des Siliziumcarbids. Dabei kann in der Hauptschicht die -relativ hohe elektrische Leitfähigkeit des 6H- oder 3C-Polytyps senkrecht zur [0001] -Richtung ausgenutzt werden, wohingegen in dem Substrat die vorteilhaft hohe Leitfähigkeit des 4H-Polytyps ausgenutzt wird. Diese bereits hohe Leitfähigkeit wird noch verstärkt durch die relativ hohe Dotierung. Die Dotierung der Hauptschicht ist geringer als die Dotierung des Substrates gewählt, um die Bildung von BauelementStrukturen, welche natur- gemäß lokale Veränderungen der ursprünglichen Dotierung erfordert, in der HauptSchicht zu erleichtern. Das Erzeugnis ist besonders geeignet zur Herstellung eines Bauelementes nach Art eines MOSFET, wobei ein von einer entsprechend vorgesehenen Gate-Elektrode beeinflußbares Kanalgebiet in die HauptSchicht gelegt wird. In diesem Kanalgebiet werden sowohl die gute Leitfähigkeit des entsprechenden Polytyps als auch die relativ hohe Durchbruchfeldstärke des Polytyps ausgenutzt, je nachdem ob das Kanalgebiet einen elektrischen Strom passieren läßt oder sperrt.This product combines in a particularly advantageous manner the properties of the various polytypes of silicon carbide which are favorable for use for electronic components. The relatively high electrical conductivity of the 6H or 3C polytype perpendicular to the [0001] direction can be used in the main layer, whereas the advantageously high conductivity of the 4H polytype is used in the substrate. This already high conductivity is reinforced by the relatively high doping. The doping of the main layer is chosen to be less than the doping of the substrate in order to facilitate the formation of component structures in the main layer, which naturally requires local changes in the original doping. The product is particularly suitable for producing a component in the manner of a MOSFET, a channel region which can be influenced by a correspondingly provided gate electrode being placed in the main layer. In this channel area, both the good conductivity of the corresponding poly type and the relatively high breakdown field strength of the poly type are exploited, depending on whether the channel area allows or blocks an electrical current.
Die Hauptoberfläche des Erzeugnisses ist vorzugsweise ausge-r richtet im wesentlichen parallel zu einer (0003.) -Ebene des 4H-Polytyps. Ein Winkel zwischen der Hauptoberfläche und der genannten Ebene bleibt dabei vorzugsweise kleiner als 15°.The main surface of the product is preferably oriented substantially parallel to a (0003.) plane of the 4H poly type. An angle between the main surface and said plane preferably remains less than 15 °.
Besonders bevorzugt ist eine Ausgestaltung des Erzeugnisses, bei der eine auf der Hauptoberfläche aufgewachsene, im 4H- Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Zwischenschicht ,- auf welcher die Hauptschicht aufgewachsen ist. Diese Zwi- 7 schenschicht hat vorzugsweise eine zugehörige Dicke zwischen 1 μm und 300 um, weiter vorzugsweise zwischen 4 um und 50 um. Die Dotierung der Zwischenschicht ist vorzugsweise schwächer als die Dotierung des Substrrates, insbesondere im wesentli- chen gleich der Dotierung der Hauptschicht. In einem in dem Erzeugnis realisierten elektronischen Bauelement dient die Zwischenschicht vorzugsweise sowohl als Sperrzone als auch als Driftzone, wobei sowohl die hohe Durchbruchfeidstärke als auch die hohe Leitfähigkeit des 4H-Polytyps ausgenutzt wer- den. Die kristallographische Orientierung sowohl der Hauptschicht als auch der Zwischenschicht ist von eher geringer Bedeutung, da die elektrischen Eigenschaften des 4H-Polytyps nahezu isotrop sind. Siehe aber die obigen Angaben hinsichtlich einer insbesondere in Ansehung der anisotropen elektri- sehen Eigenschaften des 6H-Polytyps in der Hauptschicht bevorzugten kristallographischen Orientierung, aus der eine entsprechend bevorzugte kristallographische Orientierung des Substrates ableitbar ist.A particularly preferred embodiment of the product is one in which an intermediate layer grown on the main surface, crystallized in the 4H poly type and having an associated doping which determines the conductivity type, on which the main layer has grown. These two The 7 layer preferably has an associated thickness between 1 μm and 300 μm, more preferably between 4 μm and 50 μm. The doping of the intermediate layer is preferably weaker than the doping of the substrate, in particular essentially the same as the doping of the main layer. In an electronic component implemented in the product, the intermediate layer preferably serves both as a barrier zone and as a drift zone, wherein both the high breakthrough field strength and the high conductivity of the 4H poly type are used. The crystallographic orientation of both the main layer and the intermediate layer is of little importance since the electrical properties of the 4H polytype are almost isotropic. However, see the above information with regard to a crystallographic orientation preferred in the main layer, in particular in view of the anisotropic electrical properties of the 6H polytype, from which a correspondingly preferred crystallographic orientation of the substrate can be derived.
Die Dicke der HauptSchicht beträgt vorzugsweise zwischenThe thickness of the main layer is preferably between
10 nm und 2 um, weiter vorzugsweise zwischen 30 nm und 500 nm.10 nm and 2 µm, more preferably between 30 nm and 500 nm.
Die Dotierung des Substrates ist vorzugsweise größer als 1018/cm3.The doping of the substrate is preferably greater than 10 18 / cm 3.
Die Dotierung der Hauptschicht beträgt vorzugsweise zwischen 1013/cm3 und 1017/cm3 ; gleiches gilt für die Zwischenschicht, falls vorhanden.The doping of the main layer is preferably between 10 13 / cm 3 and 10 17 / cm 3 ; the same applies to the intermediate layer, if present.
Weiterhin bevorzugt weist das Erzeugnis eine in die Hauptschicht eingebettete Struktur für ein elektronisches Bauelement auf; diese Struktur ist insbesondere eine FET-Struktur und hat ein Kanalgebiet, welches sich innerhalb der Haupt- - Schicht erstreckt. Weiter vorzugsweise hat die FET-Struktur 8 ein Drain-Gebiet, welches zumindest teilweise in dem Substrat liegt und welchem ein Kontakt an einer der Hauptoberfläche abgewandten Gegenoberfläche des Substrates zugeordnet ist; besonders bevorzugt ist es, die FET-Struktur als MOSFET- Struktur auszugestalten.Furthermore, the product preferably has a structure for an electronic component embedded in the main layer; this structure is in particular an FET structure and has a channel region which extends within the main layer. More preferably has the FET structure 8 shows a drain region which lies at least partially in the substrate and to which a contact is assigned on a counter surface of the substrate facing away from the main surface; It is particularly preferred to design the FET structure as a MOSFET structure.
Der Leitfähigkeitstyp, welcher durch die Dotierung des Substrates und der Hauptschicht bestimmt ist, ist vorzugsweise ein n-Leitfähigkeitstyp. Dies erlaubt es insbesondere, ein Substrat aus Siliziumcarbid zu verwenden, welches herstel- lungsbedingt n-leitfähig dotiert ist gemäß häufig angewandter Praxis .The conductivity type, which is determined by the doping of the substrate and the main layer, is preferably an n-conductivity type. In particular, this makes it possible to use a substrate made of silicon carbide which, due to the production process, is doped with n-conductivity in accordance with frequently used practice.
Aufgabe der Erfindung ist auch ein Verfahren zur Herstellung eines Erzeugnisses aus Siliziumcarbid, welches Erzeugnis ein einkristallines, im 4H-Polytyp kristallisiertes Substrat und eine über einer Hauptoberfläche des Substrates aufgewachsene, im 6H- und/oder 3C-Polytyp kristallisierte Hauptschicht umfaßt. Bei diesem Verfahren wird zunächst das Substrat bereit- gestellt mit einer zugehörigen, für einen bestimmten Leitfähigkeitstyp bestimmenden Dotierung, anschließend wird die Hauptoberfläche auf dem Substrat bestimmt, gegebenenfalls entsprechend vorbereitet gemäß herkömmlicher Praxis, und anschließend die Hauptschicht mit einer für den Leitfähig- keitstyp bestimmenden Dotierung epitaxial über der Haupt- Oberfläche aufgewachsen.The object of the invention is also a method for producing a product made of silicon carbide, which product comprises a single-crystalline substrate crystallized in the 4H polytype and a main layer grown over a main surface of the substrate and crystallized in the 6H and / or 3C polytype. In this method, the substrate is first provided with an associated doping that determines a specific conductivity type, then the main surface on the substrate is determined, if appropriate prepared in accordance with conventional practice, and then the main layer is doped for the conductivity type grown epitaxially over the main surface.
Verschiedene bevorzugte Weiterbildungen des Verfahrens erschließen sich aus den obigen Ausführungen zu Weiterbildungen des Erzeugnisses gemäß der Erfindung, worauf hier besonders Bezug genommen wird.Various preferred further developments of the method can be inferred from the above explanations regarding further developments of the product according to the invention, to which particular reference is made here.
Das Aufwachsen der Hauptschicht auf das Substrat erfolgt bevorzugt durch Molekularstrahlepitaxie, Gasphasenepitaxie - oder Sublimationsepitaxie. Diese Prozesse sind als solche 9 bekannt, insbesondere aus den zitierten Dokumenten des Standes der Technik, auf deren einschlägige Ausführungen hiermit besonders Bezug genommen wird.The main layer is preferably grown on the substrate by molecular beam epitaxy, gas phase epitaxy or sublimation epitaxy. These processes are as such 9 is known, in particular from the cited prior art documents, to the relevant statements of which special reference is hereby made.
Zur Bildung einer Hauptschieht des 6H-Polytyps kann die Hauptschicht zumindest teilweise zunächst bei einer Temperatur von unterhalb 1800°C im 3C-Polytyp aufgewachsen und anschließend durch Tempern bei einer Temperatur oberhalb von 1800°C in den 6H-Polytyp umgewandelt werden.To form a main layer of the 6H polytype, the main layer can at least partially first be grown at a temperature below 1800 ° C. in the 3C polytype and then converted into the 6H polytype by tempering at a temperature above 1800 ° C.
Alternativ ist es möglich, zum Aufwachsen der Hauptschicht zunächst eine Keimschicht im 6H-Polytyp aufzuwachsen und auf diese Keimschicht eine Ergänzungsschicht im 3C-Polytyp aufzuwachsen, wobei die Hauptschicht von der Keimschicht und der Ergänzungsschicht gebildet wird.Alternatively, it is possible to first grow a seed layer in the 6H polytype to grow the main layer and to grow a supplementary layer in the 3C polytype on this seed layer, the main layer being formed by the seed layer and the supplementary layer.
Ebenfalls bevorzugt wird die Hauptschicht zumindest teilweise im 6H-Polytyp aufgewachsen, indem festes Siliziumcarbid unter Anwendung eines Temperaturgradienten oberhalb von 50 K/cm sublimiert und bei einer Temperatur zwischen 1700°C und 2500°C desubli iert wird.The main layer is likewise preferably grown at least partially in the 6H polytype by subliming solid silicon carbide using a temperature gradient above 50 K / cm and desubliating at a temperature between 1700 ° C. and 2500 ° C.
Bevorzugt ist es weiterhin, vor dem Aufwachsen der Hauptschicht eine im 4H-Polytyp kristallisierte und eine den Leit- fähigkeitstyp bestimmende Dotierung habende Zwischenschicht epitaxial auf die Hauptoberfläche aufzuwachsen und die Hauptschieht auf die Zwischenschicht aufzuwachsen. Die Vorteile der Zwischenschicht im 4H-Polytyp sind bereits erläutert worden, worauf hiermit besonders Bezug genommen wird.It is furthermore preferred, prior to the growth of the main layer, to grow an intermediate layer crystallized in the 4H polytype and having a doping which determines the conductivity type, epitaxially on the main surface and to grow the main layer on the intermediate layer. The advantages of the intermediate layer in the 4H poly type have already been explained, to which special reference is hereby made.
Im Sinne der Erfindung angegeben wird auch ein Verfahren zur Herstellung eines Erzeugnisses, welches alle Merkmale des erfindungsgemäßen Erzeugnisses aufweist und zusätzlich eine in die Hauptschicht eingebettete Struktur für ein elektroni- sches Bauelement umfaßt, bei welchem Verfahren zunächst das 10 Substrat bereitgestellt und die Hauptoberfläche auf dem Substrat bestimmt, anschließend die Hauptschicht epitaxial über der Hauptoberfläche aufgewachsen und schließlich die Struktur in der Hauptschieht hergestellt wird.For the purposes of the invention, a method for producing a product is also specified which has all the features of the product according to the invention and additionally comprises a structure for an electronic component embedded in the main layer, in which method the first step is 10 substrate provided and the main surface on the substrate determined, then the main layer is grown epitaxially over the main surface and finally the structure in the main layer is produced.
Ergänzende Erläuterungen zur Erfindung erfolgen nunmehr anhand der in der Zeichnung dargestellten Ausführungsbeispiele. Die Figuren der Zeichnungen sind schematische Darstellungen; sie sind insbesondere nicht als maßstabsgetreue Wiedergaben konkreter Erzeugnisse aufzufassen. Die konkrete Nacharbeitung der Erfindung anhand der vorstehenden und nachfolgenden Erläuterungen erschließt sich einer einschlägig bewanderten und tätigen Person in Anwendung ihres paraten Fachwissens. Im einzelnen zeigen:Additional explanations for the invention are now given with reference to the exemplary embodiments shown in the drawing. The figures of the drawings are schematic representations; in particular, they should not be interpreted as true-to-scale reproductions of specific products. The concrete reworking of the invention on the basis of the above and following explanations is revealed to a person who is adequately versed and active in the application of his or her specialist knowledge. In detail show:
Figur 1 und Figur 2 jeweils ein Erzeugnis gemäß der Erfindung aus Siliziumcarbid, weitergebildet als MOSFET; und1 and 2 each show a product according to the invention made of silicon carbide, developed as a MOSFET; and
Figur 3 ein Erzeugnis, aus dem verschiedene Weiterbildungen der Erfindung ersichtlich sind.Figure 3 is a product from which various developments of the invention can be seen.
Figur 1 zeigt ein Erzeugnis aus Siliziumcarbid, umfassend ein einkristallines, im 4H-Polytyp kristallisiertes und eine für den n-Leitfähigkeitstyp bestimmende Dotierung habendes Substrat 1. Auf diesem ist eine Hauptoberfläche 2 definiert, und auf dieser aufgewachsen ist eine Zwischenschicht 3, die ebenfalls im 4H-Polytyp kristallisiert ist und ebenfalls n-leit.- fähig dotiert ist. Die Dotierung der Zwischenschicht 3 entspricht dabei im wesentlichen der Dotierung des Substrates 1. Auf der Zwischenschicht 3 aufgewachsen ist eine Hauptschicht 4, und diese Hauptschicht 4 ist im 6H- und/oder 3C-Polytyp kristallisiert und ist ebenfalls durch eine entsprechende Dotierung n-leitfähig, jedoch durch eine entsprechend schwächere Dotierung schwächer n-leitfähig als das Substrat 1 und die Zwischenschicht 3. Dies unterstützt und erleichtert es, - die MOSFET-Struktur 5,6,7,8,9,10 in das Erzeugnis einzu- 11 betten. Gewisse bevorzugte Wertebereiche für die Dotierungen des Substrates 1, der Zwischenschicht 3 und der Hauptschieht 4 sind vorstehend angeführt; diese Wertebereiche werden auch für die aus den Figuren erkennbaren Erzeugnisse bevorzugt. Gleiches gilt für die vorstehend angegebenen bevorzugten Wertebereiche für die geometrischen Abmessungen der Zwischenschicht 3 und der Hauptschieht 4; auch diese Wertebereiche werden bei den in den Figuren dargestellten Erzeugissen vorzugsweise eingehalten.FIG. 1 shows a product made of silicon carbide, comprising a single-crystalline substrate 1 crystallized in the 4H polytype and having a doping which determines the n-conductivity type. A main surface 2 is defined thereon, and an intermediate layer 3, which is 4H polytype is crystallized and is also doped with n-type. The doping of the intermediate layer 3 essentially corresponds to the doping of the substrate 1. A main layer 4 has grown on the intermediate layer 3, and this main layer 4 is crystallized in the 6H and / or 3C poly type and is likewise n-conductive by a corresponding doping , but due to a correspondingly weaker doping less n-conductive than the substrate 1 and the intermediate layer 3. This supports and makes it easier to - insert the MOSFET structure 5,6,7,8,9,10 into the product 11 beds. Certain preferred value ranges for the doping of the substrate 1, the intermediate layer 3 and the main layer 4 are listed above; these value ranges are also preferred for the products recognizable from the figures. The same applies to the preferred value ranges given above for the geometric dimensions of the intermediate layer 3 and the main layer 4; these value ranges are also preferably observed in the products shown in the figures.
Die MOSFET-Struktur in Figur 1 umfaßt eine Gate-Elektrode 5, welche auf einem einerseits auf der Hauptschicht 4 angeordneten Gate-Isolator 6 aufsitzt. In der Hauptschicht 4 selbst angeordnet sind Source-Gebiete 7, gekennzeichnet durch hoch n-leitende zugehörige Dotierungen. Jedes Source-Gebiet 7 befindet sich in einer durch eine p-leitfähige Dotierung gekennzeichnete Wanne 8. Die für die Funktion des Kanalgebietes 9 wichtigen Bereiche sind diejenigen Bereiche der Wannen 8, welche sich seitlich der Source-Gebiete 7 unterhalb der Gate-Elektrode 5 befinden. In der Nähe eines Source-Ge- bietes 7 sowie in jedem Kanalgebiet 9 fließt elektrischer Strom in einer bezüglich der Hauptebene 2 horizontalen Orientierung; zwischen einem Kanalgebiet 9 und einem im wesentlichen durch das Substrat 1 und die Zwischenschicht 3 gegebenen Drain-Gebiet fließt der Strom im wesentlichen vertikal bezüglich der Hauptebene 2; in einem Übergangsgebiet zwischen den Kanalgebieten 9 und dem Substrat 1 ändert sich demnach die Orientierung des Stromes von horizontal zu vertikal. Die Drain-Elektrode 10 befindet sich an einer der Hauptoberfläche 2 abgewandten Gegenoberfläche 11 des Substrates 1.The MOSFET structure in FIG. 1 comprises a gate electrode 5, which is seated on a gate insulator 6 arranged on the one hand on the main layer 4. Source regions 7 are arranged in the main layer 4 itself, characterized by high n-conducting associated dopings. Each source region 7 is located in a well 8 characterized by a p-conductive doping. The regions important for the function of the channel region 9 are those regions of the wells 8 which are located to the side of the source regions 7 below the gate electrode 5 . In the vicinity of a source region 7 and in each channel region 9, electrical current flows in a horizontal orientation with respect to the main plane 2; between a channel region 9 and a drain region essentially given by the substrate 1 and the intermediate layer 3, the current flows essentially vertically with respect to the main plane 2; in a transition region between the channel regions 9 and the substrate 1, the orientation of the current accordingly changes from horizontal to vertical. The drain electrode 10 is located on a counter surface 11 of the substrate 1 facing away from the main surface 2.
Figur 1 zeigt ein vertikales Schnittbild durch einen MOSFET in sogenannter vertikaler Anordnung; dieser MOSFET kann wahlweise kreissymmetrisch sein, dann mit einer einzigen kreis- - ringförmigen Wanne 8 und einem einzigen, ebenfalls kreisring- 12 förmigen Source-Gebiet 7; es ist auch möglich, den MOSFET linear bezüglich einer zur Zeichenebene vertikalen Linie zu gestalten, mit zwei Wannen 8 und zwei Source-Gebieten 7. Selbstverständlich können mehrere Strukturen der aus Figur 1 erkennbaren Art zueinander parallelgeschaltet sein, entsprechend herkömmlicher Praxis.FIG. 1 shows a vertical sectional view through a MOSFET in a so-called vertical arrangement; this MOSFET can optionally be circularly symmetrical, then with a single circular trough 8 and a single, also circular 12 shaped source region 7; it is also possible to make the MOSFET linear with respect to a line vertical to the plane of the drawing, with two wells 8 and two source regions 7. Of course, several structures of the type shown in FIG. 1 can be connected in parallel with one another, in accordance with conventional practice.
Figur 1 ist nicht notwendigerweise zu verstehen als Schnittbild durch einen einzelnen MOSFET oder einen Teil eines ein- zigen MOSFET; gleichermaßen ist Figur 1 zu verstehen als Teilansicht eines Erzeugnisses, welches viele voneinander unabhängige MOSFET-Strukturen wie dargestellt in Figur 1 enthält . Insbesondere kann Figur 1 daher wahlweise angesehen werden als Repräsentant für eine „Wafer" aus Siliziumcarbid, auf der entsprechend herkömmlicher Praxis mit Wafern aus reinem Silizium viele untereinander gleiche elektronische Bauelemente gebildet sind.FIG. 1 is not necessarily to be understood as a sectional view through a single MOSFET or part of a single MOSFET; likewise, FIG. 1 is to be understood as a partial view of a product which contains many mutually independent MOSFET structures as shown in FIG. In particular, FIG. 1 can therefore be viewed optionally as a representative of a “wafer” made of silicon carbide, on which, in accordance with conventional practice, many electronic components that are identical to one another are formed with wafers made of pure silicon.
Die wesentlichen Vorzüge des Erzeugnisses gemäß Figur 1 erschließen sich aus den obenstehenden Ausführungen zurThe main advantages of the product according to FIG. 1 can be seen from the above explanations for
Erfindung, auf welche zur Vermeidung einer Wiederholung hiermit verwiesen wird.Invention to which reference is hereby made to avoid repetition.
Das Erzeugnis in Figur 2 entspricht in vielerlei Hinsicht dem Erzeugnis gemäß Figur 1, so daß für eine detaillierte Beschreibung der Figur 2 insoweit ein Verweis auf die Beschreibung der Figur 1 genügen mag. Das Erzeugnis gemäß Figur 2 unterscheidet sich vom Erzeugnis gemäß Figur 1 im wesentlichen dadurch, daß bei dem dargestellten MOSFET die Source- Gebiete 7 sowie die Wannen 8 bis in die Zwischenschicht 3 hineinreichen. Auf diese Weise kann ein den dargestellten MOSFET durchfließender Strom bereits dann, wenn er seine Orientierung von horizontal bezüglich der Hauptebene 2 auf vertikal bezüglich der Hauptebene 2 ändern muß, die Vorzüge - des 4H-Polytyps im Hinblick auf dessen elektrische Leitfähig- 13 keit ausnutzen; dadurch wird der Durchlaßwiderstand des MOSFET besonders klein.The product in FIG. 2 corresponds in many ways to the product in accordance with FIG. 1, so that a reference to the description in FIG. 1 may suffice for a detailed description of FIG. The product according to FIG. 2 differs from the product according to FIG. 1 essentially in that, in the MOSFET shown, the source regions 7 and the wells 8 extend into the intermediate layer 3. In this way, a current flowing through the MOSFET shown can already have the advantages of the 4H polytype with regard to its electrical conductivity when it has to change its orientation from horizontal with respect to the main plane 2 to vertical with respect to the main plane 2. 13 exploit speed; this makes the on-resistance of the MOSFET particularly small.
Aus Figur 3 sind verschiedene Weiterbildungen des Erzeug- nisses der Erfindung erkennbar. Das Erzeugnis gemäß Figur 3 hat ebenfalls ein Substrat 1 des 4H-Polytyps, eine auf der Hauptoberfläche 2 epitaktisch aufgewachsene Zwischenschicht 3, ebenfalls des 4H-Polytyps, und eine auf der Zwischenschicht 3 epitaktisch aufgewachsene Hauptschicht. Diese ist untergliedert in eine unmittelbar auf der Zwischenschicht 3 aufgewachsene Keimschicht 12, welche im 6H-Polytyp kristallisiert ist, und eine Ergänzungsschicht 13, welche auf der Keimschicht 12 aufgewachsen und im 3C-Polytyp kristallisiert ist. Diese Ausgestaltung der Hauptschieht* 4 ist hinsichtlich ihrer Herstellung unter Umständen besonders günstig, daVarious further developments of the product of the invention can be seen from FIG. The product according to FIG. 3 also has a substrate 1 of the 4H poly type, an intermediate layer 3, likewise of the 4H poly type, grown epitaxially on the main surface 2, and a main layer grown epitaxially on the intermediate layer 3. This is subdivided into a seed layer 12 grown directly on the intermediate layer 3, which is crystallized in the 6H poly type, and an additional layer 13, which is grown on the seed layer 12 and crystallized in the 3C poly type. This configuration of the main part * 4 may be particularly favorable with regard to its manufacture, since
Schwierigkeiten beim Aufwachsen des 3C-Polytyps unmittelbar auf dem 4H-Polytyp vermieden werden. Außerdem kann für einen bezüglich der Hauptebene 2 horizontal fließenden Strom die bei geeigneter kristallographischer Orientierung des 6H- Polytyps besonders hohe elektrische Leitfähigkeit für ein entsprechend angeordnetes elektronisches Bauteil ausgenutzt werden .Difficulties in growing the 3C polytype directly on the 4H polytype can be avoided. In addition, for a current flowing horizontally with respect to the main plane 2, the particularly high electrical conductivity for a correspondingly arranged electronic component with a suitable crystallographic orientation of the 6H poly type can be used.
Da die elektrische Leitfähigkeit des 4H-Polytyps relativ wenig anisotrop ist, kommt es grundsätzlich auf die kristallographische Orientierung des Substrates 1 bezüglich der Hauptebene 2 nicht allzusehr an. Von Interesse wird allerdings eine spezielle kristallographische Orientierung des Substrates 1 dann, wenn die Hauptschicht 4 den hinsichtlich seiner elektrischen Eigenschaften stark anisotropen 6H-Poly- typ aufweist, wie gemäß Figur 3 explizit vorgesehen. In einem solchen Fall ist es von Vorteil, wenn die Hauptebene 2 im wesentlichen parallel zu einer (0001.) -Ebene 14 des 4H-Poly- typs, in Figur 3 symbolisiert durch eine gestrichelte Linie,- orientiert ist. Ein Winkel 15 zwischen der Hauptebene 2 und 14 der erwähnten ( 0003.) -Ebene 14 bleibt dabei vorzugsweise kleiner als 15°, wie bereits ausführlich erläutert.Since the electrical conductivity of the 4H polytype is relatively little anisotropic, the crystallographic orientation of the substrate 1 with respect to the main plane 2 is in principle not very important. Of particular interest, however, is a special crystallographic orientation of the substrate 1 when the main layer 4 has the 6H poly type, which is strongly anisotropic in terms of its electrical properties, as explicitly provided for in accordance with FIG. 3. In such a case, it is advantageous if the main plane 2 is oriented essentially parallel to a (0001.) plane 14 of the 4H polytype, symbolized in FIG. 3 by a dashed line. An angle 15 between the main plane 2 and 14 of the (0003.) plane 14 mentioned preferably remains less than 15 °, as already explained in detail.
Das erfindungsgemäße Erzeugnis zeichnet sich aus dadurch, daß es zur Realisierung eines elektronischen Bauelements eine vorteilhafte Kombination der teilweise anisotropen elektrischen Eigenschaften der verschiedenen gebräuchlichen Polytypen des Siliziumcarbids ermöglicht. The product according to the invention is characterized in that it enables an advantageous combination of the partially anisotropic electrical properties of the various common polytypes of silicon carbide to be used to implement an electronic component.

Claims

15 Patentansprüche 15 claims
1. Erzeugnis aus Siliziumcarbid, umfassend ein einkristalli- nes, im 4H-Polytyp kristallisiertes und eine zugehörige, für einen bestimmten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat (1) und eine über einer Hauptoberfläche (2) des Substrates (1) aufgewachsene, im 6H-und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeits- typ bestimmende Dotierung habende Hauptschicht (4) , wobei die Dotierung der Hauptschicht (4) schwächer als die Dotierung des Substrates (1) ist.1. Product made of silicon carbide, comprising a single-crystalline substrate (1) crystallized in the 4H polytype and having an associated doping for a specific conductivity type and a substrate grown in 6H- over a main surface (2) of the substrate (1). and / or 3C polytype crystallized and having an associated main layer (4) which determines the conductivity type, the doping of the main layer (4) being weaker than the doping of the substrate (1).
2. Erzeugnis nach Anspruch 1, bei dem die Hauptoberfläche (2) im wesentlichen parallel zu einer (0001.) -Ebene (14) des 4H- Polytyps ausgerichtet ist.2. Product according to claim 1, wherein the main surface (2) is aligned substantially parallel to a (0001.) plane (14) of the 4H poly type.
3. Erzeugnis nach Anspruch 2, bei dem ein Winkel (15) zwischen der Hauptoberfläche (2) und der (0001.) -Ebene (14) kleiner als 15° ist.3. Product according to claim 2, wherein an angle (15) between the main surface (2) and the (0001st) plane (14) is less than 15 °.
4. Erzeugnis nach einem der vorigen Ansprüche, umfassend eine auf der Hauptoberfläche (2) aufgewachsene, im 4H-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Zwischenschicht (3), auf wel- eher die HauptSchicht (4) aufgewachsen ist.4. Product according to one of the preceding claims, comprising an intermediate layer (3) grown on the main surface (2), crystallized in the 4H polytype and having an associated doping which determines the conductivity type and onto which the main layer (4) is grown .
5. Erzeugnis nach Anspruch 4, bei dem die Zwischenschicht (3) eine zugehörige Dicke zwischen 1 um und 300 um, vorzugsweise zwischen 4 um und 50 um, aufweist.5. Product according to claim 4, wherein the intermediate layer (3) has an associated thickness between 1 µm and 300 µm, preferably between 4 µm and 50 µm.
6. Erzeugnis nach einem der Ansprüche 4 und 5, bei dem die Dotierung der Zwischenschicht (3) im wesentlichen gleich der Dotierung der HauptSchicht (4) ist.6. Product according to one of claims 4 and 5, wherein the doping of the intermediate layer (3) is substantially equal to the doping of the main layer (4).
7. Erzeugnis nach einem der vorigen Ansprüche, bei dem die Hauptschieht (4) eine zugehörige Dicke zwischen 10 nm und - 2 μ , vorzugsweise zwischen 30 nm und 500 nm, aufweist. 167. Product according to one of the preceding claims, in which the main layer (4) has an associated thickness between 10 nm and - 2 μ, preferably between 30 nm and 500 nm. 16
8. Erzeugnis nach einem der vorigen Ansprüche, bei dem die Dotierung des Substrates (1) mehr als 1018/cm3 beträgt.8. Product according to one of the preceding claims, wherein the doping of the substrate (1) is more than 10 18 / cm 3 .
9. Erzeugnis nach einem der vorigen Ansprüche, bei dem die Dotierung der Hauptschicht (4) zwischen 1013/cm3 und 1017/cm3 beträgt .9. Product according to one of the preceding claims, in which the doping of the main layer (4) is between 10 13 / cm 3 and 10 17 / cm 3 .
10. Erzeugnis nach einem der vorigen Ansprüche, welches eine in die Hauptschicht (4) eingebettete Struktur (5,6,7,8,9,10) für ein elektronisches Bauelement aufweist .10. Product according to one of the preceding claims, which has an embedded in the main layer (4) structure (5,6,7,8,9,10) for an electronic component.
11. Erzeugnis nach Anspruch 10, bei dem die Struktur (5,6,7, 8,9,10) eine FET-Struktur (5,6,7,8,9,10) ist und ein Kanal- gebiet (9) aufweist, welches sich innerhalb der Hauptschicht (4) erstreckt.11. The product according to claim 10, wherein the structure (5,6,7, 8,9,10) is an FET structure (5,6,7,8,9,10) and a channel region (9) which extends within the main layer (4).
12. Erzeugnis nach Anspruch 11, bei dem die FET-Struktur (5,6,7,8,9,10) ein Draingebiet (1) aufweist, welches zumin- dest teilweise in dem Substrat (1) liegt und welchem eine Drain-Elektrode (10) an einer der Hauptoberfläche (2) abgewandten Gegenoberfläche (11) des Substrates (1) zugeordnet ist.12. Product according to claim 11, in which the FET structure (5,6,7,8,9,10) has a drain region (1) which lies at least partially in the substrate (1) and which has a drain Electrode (10) is assigned to a counter surface (11) of the substrate (1) facing away from the main surface (2).
13. Erzeugnis nach Anspruch 11 oder Anspruch 12, bei dem die FET-Struktur (5,6,7,8,9,10) eine MOSFET-Struktur (5,6,7,8,9, 10) ist.13. Product according to claim 11 or claim 12, wherein the FET structure (5,6,7,8,9,10) is a MOSFET structure (5,6,7,8,9, 10).
14. Erzeugnis nach einem der vorigen Ansprüche, bei dem der Leitfähigkeitstyp ein n-Leitfähigkeitstyp ist.14. Product according to one of the preceding claims, in which the conductivity type is an n-conductivity type.
15. Verfahren zur Herstellung eines Erzeugnisses aus Siliziumcarbid, welches Erzeugnis ein einkristallines, im 4H-Poly- typ kristallisiertes und eine zugehörige, für einen bestimm- ten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat (1) und eine über einer Hauptoberfläche (2) des Substrates (1) aufgewachsene, im 6H-und/oder 3C-Polytyp kristallisierte 17 und eine zugehörige, für den Leitfähigkeitstyp bestimmende Dotierung habende Hauptschieht (4), wobei die Dotierung der Hauptschicht (4) schwächer als die Dotierung des Substrates (1) ist, umfaßt; wobei zunächst das Substrat (1) bereitgestellt und die Hauptoberfläche (2) auf dem Substrat (1) bestimmt und anschließend die HauptSchicht (4) epitaxial über der Hauptoberfläche (2) aufgewachsen wird.15. A process for producing a product from silicon carbide, which product is a single-crystalline substrate (1) crystallized in the 4H polytype and having an associated doping which determines a specific conductivity type, and a substrate (1) over a main surface (2) of the substrate ( 1) grown, crystallized in the 6H and / or 3C polytype 17 and an associated main layer (4), which has a doping which determines the conductivity type, the doping of the main layer (4) being weaker than the doping of the substrate (1); wherein first the substrate (1) is provided and the main surface (2) on the substrate (1) is determined and then the main layer (4) is grown epitaxially over the main surface (2).
16. Verfahren nach Anspruch 15, bei dem das epitaxiale Aufwachsen der Hauptschieht (4) erfolgt durch Molekularstrahlepitaxie, Gasphasenepitaxie oder Sublimationsepitaxie.16. The method according to claim 15, wherein the epitaxial growth of the main shoots (4) is carried out by molecular beam epitaxy, gas phase epitaxy or sublimation epitaxy.
17. Verfahren nach Anspruch 15 oder Anspruch 16, bei dem die Hauptschicht (4) zumindest teilweise zunächst bei einer Temperatur unterhalb von 1800°C im 3C-Polytyp aufgewachsen und anschließend durch Tempern bei einer Temperatur oberhalb von 1800°C in den 6H-Polytyp umgewandelt wird.17. The method according to claim 15 or claim 16, wherein the main layer (4) at least partially first at a temperature below 1800 ° C in the 3C polytype and then by annealing at a temperature above 1800 ° C in the 6H polytype is converted.
18. Verfahren nach Anspruch 15 oder Anspruch 16, bei dem zum18. The method according to claim 15 or claim 16, in which
Aufwachsen der Hauptschicht (4) zunächst eine Keimschicht (12) im 6H-Polytyp aufgewachsen und auf die Keimschicht (12) eine Ergänzungsschicht (13) im 3C-Polytyp aufgewachsen wird, wobei die Hauptschieht (4) von der Keimschicht (12) und der Ergänzungsschicht (13) gebildet wird.Growing up the main layer (4) first grows a seed layer (12) in the 6H polytype and an additional layer (13) in the 3C polytype is grown on the seed layer (12), the main layer (4) being formed by the seed layer (12) and the Complementary layer (13) is formed.
19. Verfahren nach einem der Ansprüche 15 bis 18, bei dem die Hauptschicht (4) zumindest teilweise im 6H-Polytyp aufgewachsen wird, indem festes Siliziumcarbid unter Anwendung eines Temperaturgradienten oberhalb von 50 K/cm sublimiert und bei einer Temperatur zwischen 1700°C und 2500°C auf dem Substrat (1) desublimiert wird.19. The method according to any one of claims 15 to 18, wherein the main layer (4) is at least partially grown in the 6H polytype by subliming solid silicon carbide using a temperature gradient above 50 K / cm and at a temperature between 1700 ° C and Desublimated 2500 ° C on the substrate (1).
20. Verfahren nach einem der Ansprüche 15 bis 19, bei dem vor dem Aufwachsen der Hauptschicht (1) eine im 4H-Polytyp kristallisierte und eine den Leitfähigkeitstyp bestimmende Do-" tierung habende Zwischenschicht (3) epitaxial auf die Haupt- 1820. The method according to any one of claims 15 to 19, in which, prior to the growth of the main layer (1), an intermediate layer (3) crystallized in the 4H polytype and having a doping " determining the conductivity type " epitaxially on the main 18th
Oberfläche (2) aufgewachsen und die HauptSchicht (4) auf die Zwischenschicht (3) aufgewachsen wird.Surface (2) is grown and the main layer (4) is grown on the intermediate layer (3).
21. Verfahren zur Herstellung eines Erzeugnisses aus Silizi- umearbid, welches Erzeugnis ein einkristallines , im 4H-Poly- typ kristallisiertes und eine zugehörige, für einen bestimmten Leitfähigkeitstyp bestimmende Dotierung habendes Substrat (1), eine über einer Hauptoberfläche (2) des Substrates (1) aufgewachsene, im 6H-und/oder 3C-Polytyp kristallisierte und eine zugehörige, für den Leitfähigkeitstyp bestimmende21. A process for producing a product from silicon arbide, which product is a single-crystalline substrate (1) crystallized in the 4H polytype and having an associated doping which determines a specific conductivity type, a substrate (1) over a main surface (2) of the substrate ( 1) grown up, crystallized in the 6H and / or 3C polytype and an associated one which determines the conductivity type
Dotierung habende Hauptschicht (4) , wobei die Dotierung der Hauptschicht (4) schwächer als die Dotierung des SubstratesMain layer (4) having doping, the doping of the main layer (4) being weaker than the doping of the substrate
(1) ist, sowie eine in die Hauptschicht (4) eingebettete Struktur (5,6,7,8,9,10) für ein elektronisches Bauelement umfaßt; wobei zunächst das Substrat (1) bereitgestellt und die Hauptoberfläche (2) auf dem Substrat (1) bestimmt, anschließend die Hauptschicht (4) epitaxial über der Hauptoberfläche(1) and comprises a structure (5,6,7,8,9,10) for an electronic component embedded in the main layer (4); the substrate (1) first being provided and the main surface (2) on the substrate (1) being determined, then the main layer (4) epitaxially over the main surface
(2) aufgewachsen und schließlich die Struktur (5,6,7,8,9,10) in der Hauptschicht (4) hergestellt wird. (2) grew up and finally the structure (5,6,7,8,9,10) in the main layer (4) is produced.
PCT/DE1998/001031 1998-04-09 1998-04-09 Product made of silicon carbide and a method for the production thereof WO1999053552A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/001031 WO1999053552A1 (en) 1998-04-09 1998-04-09 Product made of silicon carbide and a method for the production thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/DE1998/001031 WO1999053552A1 (en) 1998-04-09 1998-04-09 Product made of silicon carbide and a method for the production thereof

Publications (1)

Publication Number Publication Date
WO1999053552A1 true WO1999053552A1 (en) 1999-10-21

Family

ID=6918633

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1998/001031 WO1999053552A1 (en) 1998-04-09 1998-04-09 Product made of silicon carbide and a method for the production thereof

Country Status (1)

Country Link
WO (1) WO1999053552A1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (en) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Trench semiconductor device and process of producing same
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0822600A1 (en) * 1996-07-29 1998-02-04 Motorola, Inc. Lateral gate, vertical drift region transistor
DE19705519A1 (en) * 1997-02-13 1998-08-20 Siemens Ag Silicon carbide product for vertical electronic device structure
DE19705516A1 (en) * 1997-02-13 1998-08-20 Siemens Ag Silicon carbide product for microelectronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0676814A2 (en) * 1994-04-06 1995-10-11 Nippondenso Co., Ltd. Trench semiconductor device and process of producing same
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
EP0822600A1 (en) * 1996-07-29 1998-02-04 Motorola, Inc. Lateral gate, vertical drift region transistor
DE19705519A1 (en) * 1997-02-13 1998-08-20 Siemens Ag Silicon carbide product for vertical electronic device structure
DE19705516A1 (en) * 1997-02-13 1998-08-20 Siemens Ag Silicon carbide product for microelectronic device

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JANZEN E ET AL: "The mechanism for cubic SiC formation on off-oriented substrates", JOURNAL OF CRYSTAL GROWTH, vol. 178, no. 4, July 1997 (1997-07-01), pages 495-504, XP004087509 *
MATSUNAMI H ET AL: "Surface polarity dependence in step-controlled epitaxy: Progress in SiC epitaxy", DIAMOND AND RELATED MATERIALS, vol. 6, no. 10, August 1997 (1997-08-01), pages 1276-1281, XP004096923 *

Similar Documents

Publication Publication Date Title
DE112010005101B4 (en) EPITXIAL WAFER AND SEMICONDUCTOR ELEMENT
DE102010039147B4 (en) Semiconductor structure and a method of forming the same
DE60033829T2 (en) SiC SEMICONDUCTOR SHEET, SiC SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD FOR A SiC SEMICONDUCTOR DISC
DE112010000953B4 (en) A method of manufacturing a silicon carbide semiconductor device
DE19702110B4 (en) Silicon carbide semiconductor device and process for its production
DE60132994T2 (en) METHOD FOR PRODUCING A POWER MOSFET
DE102005017814B4 (en) Silicon carbide semiconductor device and process for its production
DE19636302C2 (en) Silicon carbide semiconductor device and manufacturing method
DE69828588T2 (en) STRUCTURE FOR INCREASING THE MAXIMUM VOLTAGE OF SILICON CARBIDE POWER TRANSISTORS
DE112017007060T5 (en) Power semiconductor unit
EP1002334A1 (en) Method for configuring semiconductors with high precision, good homogeneity and reproducibility
DE102013010245A1 (en) Semiconductor device
DE19900169A1 (en) Vertical silicon carbide JFET or MOSFET with precisely controlled or adjusted channel dimensions
WO1999009598A1 (en) Semiconductor structure comprising an alpha silicon carbide zone, and use of said semiconductor structure
DE102019114131A1 (en) FIELD EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE AND METHOD FOR THE PRODUCTION THEREOF
DE102005046711A1 (en) Semiconductor device manufacture e.g. for TEDFET, by forming trench, filling with semiconductor material, removing sacrificial layer and replacing with dielectric
DE102004059657B4 (en) Diamond semiconductor device and method for its production
DE19712561C1 (en) Silicon carbide semiconductor device e.g. lateral or vertical MOSFET
DE102009033302A1 (en) Manufacturing Method for a Unipolar Semiconductor Device and Semiconductor Device
DE112019000863T5 (en) SEMI-CONDUCTOR DEVICE
DE102005047054B4 (en) Power MOS transistor having a SiC drift region and method of fabricating a power MOS transistor
DE102015116473A1 (en) SEMICONDUCTOR ELEMENT AND METHOD
EP1090415B1 (en) Semiconductor arrangement with ohmic contact and a method for contacting a semiconductor arrangement
DE112011105073T5 (en) silicon carbide substrate
DE19705516C2 (en) Semiconductor device made of silicon carbide and process for its production

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)