WO1999011041A1 - Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance - Google Patents

Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance Download PDF

Info

Publication number
WO1999011041A1
WO1999011041A1 PCT/FR1998/001842 FR9801842W WO9911041A1 WO 1999011041 A1 WO1999011041 A1 WO 1999011041A1 FR 9801842 W FR9801842 W FR 9801842W WO 9911041 A1 WO9911041 A1 WO 9911041A1
Authority
WO
WIPO (PCT)
Prior art keywords
received
symbols
phase
equal
receiver
Prior art date
Application number
PCT/FR1998/001842
Other languages
English (en)
Inventor
Cyril Bertrand
Fabien Buda
Emmanuel Lemois
Original Assignee
Alcatel
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alcatel filed Critical Alcatel
Priority to US09/284,874 priority Critical patent/US6442219B1/en
Priority to EP98942775A priority patent/EP0934642A1/fr
Priority to EA199900415A priority patent/EA199900415A1/ru
Priority to AU90783/98A priority patent/AU9078398A/en
Priority to IL12949198A priority patent/IL129491A/xx
Priority to JP51401599A priority patent/JP2001505031A/ja
Publication of WO1999011041A1 publication Critical patent/WO1999011041A1/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03248—Arrangements for operating in conjunction with other apparatus
    • H04L25/03273—Arrangements for operating in conjunction with other apparatus with carrier recovery circuitry
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors

Definitions

  • the field of the invention is that of receivers of digital signals 5 transmitted in the form of packets. More specifically, the present invention relates to a method and a device applied to the decoding and synchronization of simultaneous phase of received packets, this decoding and this synchronization.
  • the invention applies in particular to the reception of short packets transmitted by satellite
  • the signal to noise ratio (S / B) can be very low the Eb / No channel ratio (or else transmitted, that is to say after coding) is of the order of 0 or 1 dB
  • the frequency deviations ⁇ f compared to the symbol time Ts ( ⁇ f Ts) observed i.e. the frequency difference between the door use of the received signal and that of the local oscillator of the receiver compared to the symbol time, are conventionally of the order of 10 ⁇ 2 to 10 "3
  • the decoding of such packets is usually carried out using a reception chain 0 as shown in FIG. 1
  • the received packets are applied to a quadrature demodulator 10 also receiving a local oscillator signal OL
  • the demodulator 10 provides a baseband signal to an analog-digital converter 1 1 TRACKED by a prefilter 12
  • the output signal from the prefilter 12 is applied simultaneously to a 5 rhythm estimator 13 and to a filter 14 with finite impulse response
  • the symbols coming from the filter 14 are then applied to a frequency estimator 15 ensuring a elimination of the residual frequency difference, this frequency estimator being followed by a phase estimator 16, ensuring a correction of the phase of the received signal
  • This phase estimator 16 is for example an estimator of 0 Viterbi and Viterbi
  • a decoder operating according to the maximum likelihood criterion typically a Viterbi decoder 17, outputs the decided bits
  • the problem posed by a reception chain of this type is that the hooking time in phase and in frequency is long if the phase and frequency estimates are carried out on several packets (for example for a transmitted bit rate 25 kbaud / s and a ⁇ f of 600 Hz) This is all the more true when, when establishing a communication, the access packets are temporally spaced by a significant duration
  • a chain of this type present in tracking mode, that is to say when ⁇ f Ts is of the order of 10 ⁇ 3, a bit error rate (BER) about 1.5 dB lower than the Theoretical BER, which is very disadvantageous in a satellite transmission because it is necessary in this case to increase the transmission power at the satellite level
  • BER bit error rate
  • r k corresponds to a complex decision variable received, expressed for example on 6 bits (3 bits for each component P and Q of the symbol considered), k corresponds to the symbol being decoded, Q and ⁇ -
  • the extraction of the argument consumes significant computing power
  • this decoding process is not compatible with a coding rate other than 1 / 2, for example with a punched code of type 3/4 or 4/5 (generally of yield 1/1 + 1)
  • the present invention aims in particular to remedy these drawbacks
  • one of the objectives of the invention is to provide a method and a device for simultaneous decoding and phase synchronization exploiting the maximum likelihood criterion which is easy to implement, which does not require significant computing time and which can be compatible with any coding rates
  • + r k d k with SQ 0 and ⁇ a positive constant less than 1
  • the symbols received have undergone punching at symbol level, this punching having for example a yield of 1/1 + 1
  • the method of the invention is advantageously applied to the phase tracking phase in the receiver and can also or in addition, be applied to the phase hooking phase
  • the packages preferably each include a header comprising a unique word
  • the invention also relates to a device for simultaneous decoding and synchronization of phase exploiting the maximum likelihood criterion, this device being intended to receive packets of signals transmitted by a transmitter, the received signals having undergone a convolutional coding at l transmitter, the device comprising means for calculating branch metrics taking into account on the one hand the firm decisions calculated on the symbols received and on the other hand a quantity taking into account the phase error between the carrier of the received signal and the local oscillator signal used at the receiver, this quantity weighting the decision variables constituted by the complex digital components of the symbols received, this device being characterized in that this quantity is equal to ⁇ k for each of the paths studied, with
  • the quantity ⁇ k is replaced by S k , with S k equal to:
  • the invention also relates to a receiver of signal packets having undergone convolutional coding at the level of a transmitter, this receiver comprising such a device.
  • FIG. 1 represents a known reception chain intended to ensure the decoding and demodulation of packets coded by a convolutional code at the level of a transmitter
  • FIG. 2 represents a decision step as it is conventionally implemented in a Viterbi decoder
  • FIG. 3A represents a 2/3 yield punching diagram and FIG. 3B a corresponding punching diagram
  • FIG. 3C shows a punching at the level of the yield symbol 2/3, according to the invention
  • - Figures 4 and 5 show simulations obtained with the method according to the invention
  • Figure 6 is a block diagram of a reception chain according to the present invention.
  • Figures 1 and 2 have been described above with reference to the state of the art.
  • the invention also proposes to reduce the number of symbols kept in memory by replacing the sliding window with a window with exponential attenuation factor (forgetting factor).
  • This window can be obtained by replacing ⁇ by S k in the relation (2 ), with
  • the object of the invention is also to make it possible to modify at the level of the transmitter the yield of the code conventionally used equal to 1/2 (for a truncation length of 7), it must be possible to bring it to 2/3 by example, or more generally at 1/1 + 1
  • Figure 3A represents a 2/3 yield punching diagram and Figure 3B a corresponding punching diagram
  • FIG. 3A a punching is applied at the transmitter level to the bits bO to b9 of symbols QPSK, noted SY0 to SY4
  • the bits b3 and b7 of the symbols SY1 and SY3 are not transmitted
  • samples t are receipts and null samples replace the t3 and t7 samples so that they do not are not taken into account during decoding.
  • Figure 3B shows these null samples.
  • the problem posed by a punching of this type is that the decoding of the symbol SY1 can only be done for a symbol time Ts after reception of the symbol SY1, that is to say upon reception of the symbol SY2.
  • phase synchronization cannot take place.
  • this phase synchronization is dependent on the punching performed.
  • the invention proposes to perform a punching at the symbol level instead of a punching at the bit level, that is to say that either a symbol to be transmitted is fully preserved, or it is deleted.
  • Figure 3C shows punching at the 2/3 yield symbol level.
  • the receiver adds null samples in place of the symbols deleted before decoding.
  • BER bit error rate
  • ⁇ f.Ts are 1, 2.10 "2 in Figure 4 and 10 ⁇ 3 in Figure 5.
  • the value of ⁇ is 0.8 for Figure 4 and 0.95 for Figure 5.
  • the characteristic 40 corresponds to the theory and the characteristic 41 to the results obtained.
  • the characteristic 50 corresponds to the theory and the points marked to the results obtained.
  • the invention also relates to a device for simultaneous decoding and synchronization of phase exploiting the maximum likelihood criterion implementing the method described so far.
  • An embodiment of a reception chain according to the present invention is shown in FIG. 6.
  • the baseband symbols are applied to a punching device 60 replacing the symbols not transmitted with null symbols.
  • the symbols from the device 60 are applied to an ACS (Add / Compare / Select) cell 61 supplying the decided bits as output.
  • the baseband symbols are also applied to a unit 62 for calculating the values of S providing S k / (1- ⁇ ' ⁇ ), with S k equal to ⁇ .S k _ ⁇ + r k .d k .
  • a metric calculator 63 calculates the values of ⁇ k in accordance with equation (2), possibly replacing ⁇ k by S or by S k / (1 - ⁇ k), and supplies the values of ⁇ k to the ACS cell 61.
  • a control unit 64 ensures the initialization and a first estimation of the phase on the single word included in the header of each packet received.
  • the control unit 64 receives a symbol clock H.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

L'invention concerne notamment un procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance. Le procédé est appliqué à des paquets de signaux reçus an niveau d'un récepteur, ces signaux reçus ayant subi un codage convolutif au niveau d'un émetteur. Le procédé consiste à calculer des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse dudit signal reçu et le signal d'oscillateur local utilisé au niveau du récepteur, cette grandeur pondérant les variables de décision constituées par les composantes numériques complexes des symboles reçus. Selon l'invention, cette grandeur est égale à (a) pour chacun des chemins étudiés, avec (I) *, désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés.

Description

DECODAGE ET SYNCHRONISAΗON DE PHASE SIMULTANES EXPLOITANT LE CRITERE DE MAXIMUM DE VRAISEMBLANCE
Le domaine de l'invention est celui des récepteurs de signaux numériques 5 transmis sous forme de paquets Plus précisément, la présente invention concerne un procédé et un dispositif appliqués au décodage et à la synchronisation de phase simultanés de paquets reçus, ce décodage et cette synchronisation de phase exploitant le critère de maximum de vraisemblance mis en oeuvre dans l'algorithme de Viterbi 0 L'invention s'applique notamment à la réception de paquets courts transmis par satellite Dans un tel système de transmission, le rapport signal à bruit (S/B) peut être très faible le rapport Eb/No canal (ou encore transmis, c'est à dire après codage) est de l'ordre de 0 ou 1 dB Ceci se traduit, dans le cas d'un codage convolutif classique de rendement 1/2, par un rapport Eb/No utile théorique de l'ordre 5 de 3 à 4 dB De plus, les écarts de fréquence Δf rapportés au temps symbole Ts (Δf Ts) observés, c'est à dire la différence de fréquence entre la porteuse du signal reçu et celle de l'oscillateur local du récepteur rapportée au temps symbole, sont classiquement de l'ordre de 10~2 à 10"3
Le décodage de tels paquets est habituellement réalisé à l'aide d'une chaîne 0 de réception telle que représentée a la figure 1
Les paquets reçus sont appliques a un démodulateur en quadrature 10 recevant également un signal d'oscillateur local OL Le démodulateur 10 fournit un signal en bande de base a un convertisseur analogique-numérique 1 1 SUIVI par un préfiltre 12 Le signal de sortie du préfiltre 12 est appliqué simultanément à un 5 estimateur de rythme 13 et a un filtre 14 a réponse impulsionnelle finie Les symboles issus du filtre 14 sont ensuite appliques a un estimateur de fréquence 15 assurant une suppression de l'écart résiduel de fréquence, cet estimateur de fréquence étant suivi par un estimateur de phase 16, assurant une correction de la phase du signal reçu Cet estimateur de phase 16 est par exemple un estimateur de 0 Viterbi et Viterbi Enfin, un décodeur fonctionnant selon le critère de maximum de vraisemblance, typiquement un décodeur de Viterbi 17, fournit en sortie les bits décidés
Le problème posé par une chaîne de réception de ce type est que le temps d'accrochage en phase et en fréquence est long si les estimations de phase et de 5 fréquence sont réalisées sur plusieurs paquets (par exemple pour un débit transmis de 25 kbauds/s et un Δf de 600 Hz) Ceci est d'autant plus vrai lorsqu'à l'établissement d'une communication les paquets d'accès sont temporellement espacés d'une durée importante
Par ailleurs, une chaîne de ce type présente en mode poursuite, c'est à dire lorsque Δf Ts est de l'ordre de 10~3, un taux d'erreur binaire (TEB) environ 1 ,5 dB en recul par rapport au TEB théorique, ce qui est très pénalisant dans une transmission par satellite car il faut dans ce cas augmenter la puissance d'émission au niveau du satellite Cet inconvénient est lié à la courte durée des paquets, par exemple de l'ordre de 128 symboles, qui s'ajoute à l'incohérence de phase entre paquets successifs (bruit de phase) et au bruit thermique
Ce problème, lié à l'incapacité des estimateurs de fréquence 15 et de phase 16 d'assurer une correction suffisante de la phase des symboles reçus, a été résolu en intégrant dans le décodeur de Viterbi 17 l'estimation de phase du bloc 16 et en supprimant l'estimateur de fréquence 15 Cette intégration est décrite en regard de la figure 2 qui représente une étape de décision telle qu'elle est classiquement mise en oeuvre dans un décodeur de Viterbi
Sur cette figure, rk correspond à une variable de décision complexe reçue, exprimée par exemple sur 6 bits (3 bits pour chaque composante P et Q du symbole considéré), k correspond au symbole en cours de décodage, Q et λ-| correspondent aux métriques calculées et bk est le bit correspondant au symbole dk décodé
Classiquement, la métrique λ est égale a λ = | | rk - dk | I 2 La solution permettant d'assurer une correction de la phase de rk dans le décodeur de Viterbi consiste a estimer la phase sur tous les symboles précédemment reçus Cette estimation consiste plus précisément à calculer la valeur suivante
N
Arg ( ∑ rk.n dk n) k=0 avec Arg l'argument et N le nombre de symboles participant à l'estimation de phase On obtient ainsi une valeur moyenne de la phase que l'on note φk L'étape suivante consiste alors à corriger la métrique λ en calculant λ = ! | rk e-JΦk - dk | | 2 La valeur de λ tient alors compte de l'erreur de phase du symbole reçu. Ce type de correction de phase permet d'améliorer très sensiblement les performances en terme d'accrochage et de poursuite. De plus, l'algorithme de Viterbi modifié est très robuste au bruit de phase et à des écarts de fréquence Δf Ts importants Cependant, le problème posé par cette solution connue est qu'il y a lieu de
N calculer une fenêtre glissante pour calculer ∑ rk.n dk n Ceci est complexe à n=0 implementer De plus, l'extraction de l'argument est consommatrice d'une importante puissance de calcul Enfin, ce procédé de décodage n'est pas compatible avec un taux de codage différent de 1/2, par exemple avec un code poinçonné de type 3/4 ou 4/5 (généralement de rendement 1/1+1)
La présente invention a notamment pour objectif de remédier à ces inconvénients
Plus précisément, un des objectifs de l'invention est de fournir un procédé et un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance qui soit facile à implementer, qui ne nécessite pas un temps de calcul important et qui puisse être compatible avec des taux de codage quelconques
Ces objectifs, ainsi que d'autres qui apparaîtront par la suite, sont atteints grâce à un procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ce procédé étant appliqué à des paquets de signaux reçus au niveau d'un récepteur, les signaux reçus ayant subi un codage convolutif au niveau d'un émetteur, le procédé consistant à calculer des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse du signal reçu et le signal d'oscillateur local utilisé au niveau du récepteur, cette grandeur pondérant les variables de décision constituées par les composantes numériques complexes des symboles reçus, ce procédé étant caractérisé en ce que cette grandeur est égale à ∑k pour chacun des chemins étudiés, avec
N ∑k = ∑ rk-n dk-n n=0
* désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés Avantageusement, la valeur des métriques de branche est égale à λk = (∑ .rk) dk + (∑k.rk)* dk
Dans un mode de mise en oeuvre préférentiel, la grandeur ∑k est remplacée par Sk, avec S égal à • Sk = α.Sk. + rk.dk avec SQ = 0 et α une constante positive inférieure à 1
Dans un autre mode de mise en oeuvre préférentiel, afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles des paquets reçus, la grandeur ∑k est remplacée par S^l -α^) , avec S égal à Sk = α Sk_<| + rk dk avec SQ = 0 et α une constante positive inférieure à 1
Avantageusement, les symboles reçus ont subi un poinçonnage au niveau symbole, ce poinçonnage ayant par exemple un rendement de 1/1+1
Le procédé de l'invention est avantageusement appliqué à la phase de poursuite de phase dans le récepteur et peut également ou en complément, être appliqué à la phase d'accrochage de phase
Les paquets comprennent préférentiellement chacun une entête comprenant un mot unique
L'invention concerne également un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ce dispositif étant destiné a recevoir des paquets de signaux transmis par un émetteur, les signaux reçus ayant subi un codage convolutif au niveau de l'émetteur, le dispositif comprenant des moyens de calcul des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse du signal reçu et le signal d'oscillateur local utilisé au niveau du récepteur, cette grandeur pondérant les variables de décision constituées par les composantes numériques complexes des symboles reçus, ce dispositif étant caractérisé en ce que cette grandeur est égale à ∑k pour chacun des chemins étudiés, avec
N ∑k = Σ rk.n dk π n=0 * désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés.
Le dispositif comporte avantageusement des moyens de calcul de la valeur des métriques de branche fournissant : λk = (∑k.rk). dk + (∑k.rk)*.dk
Eventuellement et avantageusement, la grandeur ∑k est remplacée par Sk, avec Sk égal à :
Sk = α.Sk_ι + rk.dk avec SQ = 0 et α une constante positive inférieure à 1 , ou alors par Sk/(1 -cr ). L'invention concerne également un récepteur de paquets de signaux ayant subi un codage convolutif au niveau d'un émetteur, ce récepteur comprenant un tel dispositif.
D'autres caractéristiques et avantages de l'invention apparaîtront à la lecture de la description suivante d'un mode de réalisation préférentiel, donné à titre illustratif et non limitatif, et des dessins annexés dans lesquels : la figure 1 représente une chaîne de réception connue destinée à assurer le décodage et la démodulation de paquets codés par un code convolutif au niveau d'un émetteur ; la figure 2 représente une étape de décision telle qu'elle est classiquement mise en oeuvre dans un décodeur de Viterbi ; la figure 3A représente un schéma de poinçonnage de rendement 2/3 et la figure 3B un schéma de dépoinçonnage correspondant ; la figure 3C montre un poinçonnage au niveau symbole de rendement 2/3, selon l'invention ; - les figures 4 et 5 représentent des simulations obtenues avec le procédé selon l'invention ; la figure 6 est un schéma synoptique d'une chaîne de réception selon la présente invention. Les figures 1 et 2 ont été décrites précédemment en référence à l'état de la technique.
L'invention est basée sur le constat que la valeur de e"JΦk est égale à :
∑k N avec ∑k = ∑ rk.n.d n k=0
∑k v*
En admettant une simplification de calcul, on remplace par 2. (1 )
I ∑k l c'est à dire que chaque variable de décision rk est pondérée par ∑k De plus, l'extraction de l'argument n'a plus à être mise en oeuvre, ce qui entraîne un gain important en terme de temps de calcul
La valeur de la métrique λ corrigée est donc égale à, selon une relation simplifiée λk = (∑k rk) dk + (∑k rkf dk (2)
L'invention propose également de réduire le nombre de symboles gardes en mémoire en remplaçant la fenêtre glissante par une fenêtre avec facteur d'atténuation exponentiel (facteur d'oubli) Cette fenêtre peut être obtenue en remplaçant ∑ par Sk dans la relation (2), avec
Sk = α Sk.-| + rk dk (3) avec α positif et inférieur à 1 et SQ = 0 Pour α = 0,95, la fenêtre a ainsi une taille de N=20 symboles, alors que pour α = 0,88, la longueur de la fenêtre est réduite à N=8 symboles
Préferentiellement, afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles des paquets reçus, la grandeur ∑k est remplacée par S /(1 -α'<) dans la relation (2), avec Sk égal à Sk = α Sk_<| + rk dk (4)
L'invention a également pour objet de permettre de modifier au niveau de l'émetteur le rendement du code utilisé classiquement égal a 1/2 (pour une longueur de troncature de 7), celui-ci doit pouvoir être amené à 2/3 par exemple, ou plus généralement à 1/1+1 La figure 3A représente un schéma de poinçonnage de rendement 2/3 et la figure 3B un schéma de dépoinçonnage correspondant
Sur la figure 3A, un poinçonnage est appliqué au niveau émetteur aux bits bO à b9 de symboles QPSK, notés SY0 à SY4 Les bits b3 et b7 des symboles SY1 et SY3 ne sont pas transmis Au niveau du récepteur, des échantillons t, correspondant sont reçus et des échantillons nuls remplacent les échantillons t3 et t7 afin qu'ils ne soient pas pris en compte lors du décodage. La figure 3B montre ces échantillons nuls.
Le problème posé par un poinçonnage de ce type est que le décodage du symbole SY1 ne pourra se faire qu'un temps symbole Ts après réception du symbole SY1 , c'est à dire à réception du symbole SY2. La synchronisation de phase ne peut dans ce cas pas s'opérer. De plus, cette synchronisation de phase est dépendante du poinçonnage réalisé. Pour résoudre ce problème, l'invention propose de réaliser un poinçonnage au niveau symbole au lieu d'un poinçonnage au niveau bit, c'est à dire que soit un symbole à transmettre est intégralement conservé, soit il est supprimé.
La figure 3C montre un poinçonnage au niveau symbole de rendement 2/3. Lorsqu'un tel poinçonnage est mis en oeuvre dans le cadre de l'invention, le récepteur rajoute des échantillons nuls à la place des symboles supprimés avant décodage. Les figures 4 et 5 montrent les résultats de simulations obtenues de taux d'erreur binaire (TEB) en fonction du rapport Eb/No utile, pour un polynôme générateur (91 , 121 ), une longueur de contrainte k=7, un rendement R=1/2 et un nombre de 120 symboles par paquet. Les valeurs de Δf.Ts sont de 1 ,2.10"2 sur la figure 4 et de 10~3 sur la figure 5. La valeur de α est de 0,8 pour la figure 4 et de 0,95 pour la figure 5.
Sur la figure 4, la caractéristique 40 correspond à la théorie et la caractéristique 41 aux résultats obtenus. Sur la figure 5, la caractéristique 50 correspond à la théorie et les points marqués aux résultats obtenus.
On constate que malgré toutes les simplifications apportées (simplification de calcul liée au remplacement (1 ), calcul de la métrique selon la relation (2) et application d'un facteur d'atténuation exponentiel à la relation (4)), les résultats sont bien meilleurs que ceux obtenus avec le dispositif décrit en référence à la figure 1 puisque le recul est de l'ordre de 0,2 dB seulement, à comparer aux 1 ,5 dB pour l'état de la technique précité. L'invention concerne également un dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance mettant en oeuvre le procédé décrit jusqu'ici. Un mode de réalisation d'une chaîne de réception selon la présente invention est représenté à la figure 6.
Les symboles en bande de base sont appliqués à un dispositif de dépoinçonnage 60 remplaçant les symboles non transmis par des symboles nuls. Les symboles issus du dispositif 60 sont appliqués à une cellule ACS (Add/Compare/Select) 61 fournissant en sortie les bits décidés. Les symboles en bande de base sont également appliqués à une unité de calcul 62 des valeurs de S fournissant Sk/(1-α'<), avec Sk égal à α.Sk_ι + rk.dk. Un calculateur de métrique 63 calcule les valeurs de λk conformément à la relation (2), éventuellement en remplaçant ∑k par S ou par Sk/(1 -αk), et fournit les valeurs de λk à la cellule ACS 61 . Un organe de contrôle 64 assure l'initialisation et une première estimation de la phase sur le mot unique compris dans l'entête de chaque paquet reçu. L'organe de contrôle 64 reçoit une horloge symbole H.

Claims

REVENDICATIONS
1 Procédé de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ledit procédé étant appliqué à des paquets de signaux reçus au niveau d'un récepteur, lesdits signaux reçus ayant subi un codage convolutif au niveau d'un émetteur, ledit procédé consistant à calculer des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse dudit signal reçu et le signal d'oscillateur local utilisé au niveau dudit récepteur, ladite grandeur pondérant les variables de décision constituées par les composantes numériques complexes desdits symboles reçus, caractérisé en ce que ladite grandeur est égale à ∑k pour chacun des chemins étudiés, avec :
N
∑k = Σ rk.n.dk n n=0
* désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés.
2. Procédé selon la revendication 1 , caractérisé en ce que la valeur des métriques de branche est égale à λk = (∑k-rk)- dk + (∑k rk)* dk
3 Procédé selon l'une des revendications 1 et 2, caractérisé en ce que ladite grandeur ∑k est remplacée par Sk, avec Sk égal à
Sk = .Sk.1 + rk.dk avec SQ = 0 et α une constante positive inférieure à 1
4. Procédé selon l'une des revendications 1 et 2, caractérisé en ce qu'afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles desdits paquets reçus, ladite grandeur ∑k est remplacée par S /(1-α ) , avec Sk égal à • Sk = α.Sk.-j + rk.dk avec SQ = 0 et α une constante positive inférieure à 1
5 Procédé selon l'une des revendications 2 à 4, caractérisé en ce que lesdits symboles reçus ont subi un poinçonnage au niveau symbole
6 Procédé selon la revendication 5, caractérisé en ce que ledit poinçonnage a un rendement de 1/1+1
7 Procédé selon l'une des revendications 1 à 6, caractérisé en ce qu'il est appliqué à la phase de poursuite de phase dans ledit récepteur
8 Procédé selon l'une des revendications 1 à 7, caractérisé en ce qu'il est appliqué à la phase d'accrochage de phase dans ledit récepteur
9 Procédé selon l'une des revendications 1 à 8, caractérisé en ce que lesdits paquets comprennent chacun une entête comprenant un mot unique
10 Dispositif de décodage et de synchronisation de phase simultanés exploitant le critère de maximum de vraisemblance, ledit dispositif étant destiné à recevoir des paquets de signaux transmis par un émetteur, lesdits signaux reçus ayant subi un codage convolutif au niveau dudit émetteur, ledit dispositif comprenant des moyens de calcul des métriques de branche prenant en compte d'une part les décisions fermes calculées sur les symboles reçus et d'autre part une grandeur tenant compte de l'erreur de phase entre la porteuse dudit signal reçu et le signal d'oscillateur local utilisé au niveau dudit récepteur, ladite grandeur pondérant les variables de décision constituées par les composantes numériques complexes desdits symboles reçus, caractérisé en ce que ladite grandeur est égale a ∑k pour chacun des chemins étudiés, avec
N ∑k = Σ rk.n dk n n=0
* désignant le complexe conjugué, k le symbole courant décodé et N le nombre de symboles considérés
1 1 Dispositif selon la revendication 10, caractérisé en ce qu'il comporte des moyens de calcul de la valeur des métriques de branche fournissant λk = (∑k rk) dk + (∑k ^f dk
12. Dispositif selon l'une des revendications 10 et 1 1 , caractérisé en ce qu'il comporte des moyens pour remplacer ladite grandeur ∑k par S , avec Sk égal à :
Sk = α.Sk-1 + rk.d avec SQ = 0 et α une constante positive inférieure à 1 .
13. Dispositif selon l'une des revendications 10 et 1 1 , caractérisé en ce qu'afin d'obtenir un module de métrique statistiquement constant pour le décodage des premiers symboles desdits paquets reçus, ledit dispositif comporte des moyens pour remplacer ladite grandeur ∑k par S^l -α^), avec Sk égal à :
Figure imgf000013_0001
avec SQ = 0 et α une constante positive inférieure à 1 .
14. Dispositif selon l'une des revendications 10 à 13, caractérisé en ce que lesdits symboles reçus ont subi un poinçonnage au niveau symbole.
15. Récepteur de paquets de signaux ayant subi un codage convolutif au niveau d'un émetteur, caractérisé en ce qu'il comporte un dispositif selon l'une des revendications 10 à 14.
PCT/FR1998/001842 1997-08-26 1998-08-24 Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance WO1999011041A1 (fr)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US09/284,874 US6442219B1 (en) 1997-08-26 1998-08-24 Simultaneous decoding and phase synchronization using the criterion of maximum likelihood
EP98942775A EP0934642A1 (fr) 1997-08-26 1998-08-24 Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance
EA199900415A EA199900415A1 (ru) 1997-08-26 1998-08-24 Способ одновременной фазовой синхронизации и декодирования, использующий критерий максимального правдоподобия, и соответствующее устройство
AU90783/98A AU9078398A (en) 1997-08-26 1998-08-24 Simultaneous decoding and phase synchronisation using the criterion of maximum likelihood
IL12949198A IL129491A (en) 1997-08-26 1998-08-24 Simultaneous decoding and phase synchronisation using the criterion of maximum likelihood
JP51401599A JP2001505031A (ja) 1997-08-26 1998-08-24 最大尤度基準を利用して位相同期および復号を同時に行う方法ならびに対応する装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9710667A FR2767983B1 (fr) 1997-08-26 1997-08-26 Procede de decodage et de synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance et dispositif correspondant
FR97/10667 1997-08-26

Publications (1)

Publication Number Publication Date
WO1999011041A1 true WO1999011041A1 (fr) 1999-03-04

Family

ID=9510509

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR1998/001842 WO1999011041A1 (fr) 1997-08-26 1998-08-24 Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance

Country Status (9)

Country Link
US (1) US6442219B1 (fr)
EP (1) EP0934642A1 (fr)
JP (1) JP2001505031A (fr)
CN (1) CN1237301A (fr)
AU (1) AU9078398A (fr)
EA (1) EA199900415A1 (fr)
FR (1) FR2767983B1 (fr)
IL (1) IL129491A (fr)
WO (1) WO1999011041A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6744836B2 (en) 2001-05-08 2004-06-01 Comsat Corporation Apparatus, computer readable medium, transmission medium, and method for synchronizing a received signal based on a maximum likelihood principle using a bisection technique
KR100695008B1 (ko) * 2004-12-20 2007-03-14 한국전자통신연구원 무선 통신 시스템에서의 독립적 복호가 가능한 채널 부호의하위 부호 구조를 이용한 위상 복원 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0671837A1 (fr) * 1993-06-04 1995-09-13 Ntt Mobile Communications Network Inc. Procede de detection de retard par estimation de probabilite maximum et detecteur de retard mettant en uvre ce procede
EP0716527A1 (fr) * 1994-06-23 1996-06-12 Ntt Mobile Communications Network Inc. Procede de decodage et de detection synchrone a vraisemblance maximale
EP0723353A1 (fr) * 1994-08-08 1996-07-24 Ntt Mobile Communications Network Inc. Procede de detection de retard a prediction lineaire des ondes a modulation de phase differentielle (mdpd)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4583078A (en) * 1984-11-13 1986-04-15 Communications Satellite Corporation Serial Viterbi decoder
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
US6233290B1 (en) * 1995-04-13 2001-05-15 California Institute Of Technology Method for noncoherent coded modulation

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0671837A1 (fr) * 1993-06-04 1995-09-13 Ntt Mobile Communications Network Inc. Procede de detection de retard par estimation de probabilite maximum et detecteur de retard mettant en uvre ce procede
EP0716527A1 (fr) * 1994-06-23 1996-06-12 Ntt Mobile Communications Network Inc. Procede de decodage et de detection synchrone a vraisemblance maximale
EP0723353A1 (fr) * 1994-08-08 1996-07-24 Ntt Mobile Communications Network Inc. Procede de detection de retard a prediction lineaire des ondes a modulation de phase differentielle (mdpd)

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
DIVSALAR, SIMON: "Maximum-likelihood differential detection of uncoded and trellis coded amplitude phase modulation over AWGN and fading channels - metrics and performance", IEEE TRANSACTIONS ON COMMUNICATIONS., vol. 42, no. 1, January 1994 (1994-01-01), NEW YORK, US, pages 76 - 89, XP000442860 *
MUTSUMU SERIZAWA ET AL.: "Phase-tracking Viterbi demodulator", ELECTRONICS & COMMUNICATIONS IN JAPAN, PART I - COMMUNICATIONS., vol. 79, no. 1, January 1996 (1996-01-01), NEW YORK, US, pages 82 - 96, XP000553793 *
NASSAR, SOLEYMANI: "Data detection of MPSK in the presence of rapidly changing carrier phase", IEEE TRANSACTIONS ON VEHICULAR TECHNOLOGY., vol. 45, no. 3, August 1996 (1996-08-01), NEW YORK, US, pages 484 - 490, XP000632293 *

Also Published As

Publication number Publication date
IL129491A (en) 2003-03-12
FR2767983A1 (fr) 1999-03-05
EA199900415A1 (ru) 1999-10-28
JP2001505031A (ja) 2001-04-10
US6442219B1 (en) 2002-08-27
EP0934642A1 (fr) 1999-08-11
FR2767983B1 (fr) 1999-10-08
IL129491A0 (en) 2000-02-29
AU9078398A (en) 1999-03-16
CN1237301A (zh) 1999-12-01

Similar Documents

Publication Publication Date Title
EP1282968B1 (fr) Procede et systeme de detection et de decodage iteratif de symboles recus, couple a une reestimation des coefficients du canal de transmission
EP0802656A2 (fr) Signal numérique à blocs de référence multiples pour l&#39;estimation de canal, procédés d&#39;estimation de canal et récepteurs correspondants
EP1107492A1 (fr) Procédé de signalisation dans un système de radiocommunication, émetteurs récepteurs et repeteurs pour la mise en oeuvre du procédé
EP0547539A1 (fr) Dispositif de récupération de rythme pour installation de réception utilisant l&#39;égalisation auto-adaptive à suréchantillonnage associée à la démodulation différentiellement cohérente
EP2915302B1 (fr) Procede et dispositif de demodulation de signaux modules gfsk sur q etats
EP0762703A1 (fr) Démodulation d&#39;un signal multiporteur diminuant une distorsion blanche en fréquence
EP2301184B1 (fr) Procede de poursuite de la phase d&#39;un signal module par modulation a phase continue et dispositif de synchronisation mettant en oeuvre le procede
WO2000076160A1 (fr) Procede de communications radiomobiles amrt iteratif
EP1418724A1 (fr) Procédé et modem pour la synchronisation et la poursuite de phase
FR2885471A1 (fr) Procede de decodage iteratif d&#39;un signal ofdm/oqam utilisant des symboles a valeurs complexes, dispositif et programme d&#39;ordinateur correspondants
WO1999011041A1 (fr) Decodage et synchronisation de phase simultanes exploitant le critere de maximum de vraisemblance
CA2165456A1 (fr) Procede et dispositif de demodulation de signal numerique
EP1206045B1 (fr) Procédé de correction de l&#39;erreur de frequence
EP3912317B1 (fr) Procédé de réception d&#39;un signal soqpsk-tg en décomposition pam
EP1032169B1 (fr) Système pour l&#39;estimation du gain complexe d&#39;un canal de transmission
EP0648037B1 (fr) Asservissement de phase, en bande de base
EP0704981A1 (fr) Dispositif de synchronisation de branches d&#39;un décodeur de viterbi compris dans un récepteur de données numériques codées en treillis multidimensionnel
EP0821501B1 (fr) Procédé de démodulation numérique
CA3110838A1 (fr) Procede de datation de signaux de telemesure
EP1554806B1 (fr) Procede d&#39;estimation de la phase dans un systeme de communication numerique et boucle a verrouillage de phase
EP4125247B1 (fr) Dispositif pour la compensation d&#39;un décalage fréquentiel
WO2010057871A2 (fr) Procede de modulation multi-etats a phase continue et emetteur mettant en oeuvre le procede
WO2001065792A1 (fr) Procede d&#39;estimation d&#39;un ecart de frequence radio sur la base de sequences de symboles predefinis, et recepteur mettant en oeuvre le procede

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 98801230.8

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): AL AM AT AU AZ BA BB BG BR BY CA CH CN CU CZ DE DK EE ES FI GB GE GH GM HU ID IL IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MD MG MK MN MW MX NO NZ PL PT RO RU SD SE SG SI SK SL TJ TM TR TT UA UG US UZ VN YU ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GH GM KE LS MW SD SZ UG ZW AM AZ BY KG KZ MD RU TJ TM AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE BF BJ CF CG CI CM GA GN GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 1998942775

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 1999 514015

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 1999 284874

Country of ref document: US

Date of ref document: 19990520

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 199900415

Country of ref document: EA

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09284874

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1998942775

Country of ref document: EP

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642

NENP Non-entry into the national phase

Ref country code: CA

WWW Wipo information: withdrawn in national office

Ref document number: 1998942775

Country of ref document: EP