WO1998039884A3 - Technique de commutation des signaux d'horloge dans un emetteur/recepteur integre - Google Patents

Technique de commutation des signaux d'horloge dans un emetteur/recepteur integre Download PDF

Info

Publication number
WO1998039884A3
WO1998039884A3 PCT/US1998/004081 US9804081W WO9839884A3 WO 1998039884 A3 WO1998039884 A3 WO 1998039884A3 US 9804081 W US9804081 W US 9804081W WO 9839884 A3 WO9839884 A3 WO 9839884A3
Authority
WO
WIPO (PCT)
Prior art keywords
clock signal
shifting
integrated transceiver
clock
frequency
Prior art date
Application number
PCT/US1998/004081
Other languages
English (en)
Other versions
WO1998039884A2 (fr
Inventor
Richard B Meador
Walter H Kehler
Joseph E Phillips
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of WO1998039884A2 publication Critical patent/WO1998039884A2/fr
Publication of WO1998039884A3 publication Critical patent/WO1998039884A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Noise Elimination (AREA)
  • Transceivers (AREA)

Abstract

L'invention porte sur un procédé (500) de commutation de la fréquence d'horloge d'un microcontrôleur par l'intermédiaire d'un émetteur/récepteur intégré (102) comportant les étapes suivantes: (1) générer une fréquence d'oscillateur de référence dans l'émetteur/récepteur intégré (502); (2) sélectionner une fréquence de canal (504); (3) diviser la fréquence de l'oscillateur de référence pour obtenir un premier signal d'horloge (506); (4) piloter le microcontrôleur avec le premier signal d'horloge (508); (5) établir si la fréquence de canal sélectionnée est sensible à des harmoniques parasites prédéterminés du premier signal d'horloge (510); (6) modifier le premier signal d'horloge en le divisant par un rapport entier si la fréquence de canal sélectionnée est effectivement sensible aux harmoniques parasites du premier signal d'horloge (512). Ledit procédé de commutation d'horloge permet par ailleurs le décodage des tonalités des lignes privées (600).
PCT/US1998/004081 1997-03-03 1998-03-03 Technique de commutation des signaux d'horloge dans un emetteur/recepteur integre WO1998039884A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US80587597A 1997-03-03 1997-03-03
US08/805,875 1997-03-03

Publications (2)

Publication Number Publication Date
WO1998039884A2 WO1998039884A2 (fr) 1998-09-11
WO1998039884A3 true WO1998039884A3 (fr) 1998-12-30

Family

ID=25192761

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/US1998/004081 WO1998039884A2 (fr) 1997-03-03 1998-03-03 Technique de commutation des signaux d'horloge dans un emetteur/recepteur integre

Country Status (1)

Country Link
WO (1) WO1998039884A2 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6415001B1 (en) * 1998-12-01 2002-07-02 Conexant Systems, Inc. System and process for shared frequency source multi-band transmitters and receivers
US6587670B1 (en) * 1998-12-22 2003-07-01 Harris Corporation Dual mode class D amplifiers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5225792A (en) * 1991-11-01 1993-07-06 Motorola, Inc. Oscillator circuit having means for switching between oscillator configurations
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
US5745848A (en) * 1996-03-04 1998-04-28 Motorola, Inc. Method and apparatus for eliminating interference caused by spurious signals in a communication device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5225792A (en) * 1991-11-01 1993-07-06 Motorola, Inc. Oscillator circuit having means for switching between oscillator configurations
US5533072A (en) * 1993-11-12 1996-07-02 International Business Machines Corporation Digital phase alignment and integrated multichannel transceiver employing same
US5745848A (en) * 1996-03-04 1998-04-28 Motorola, Inc. Method and apparatus for eliminating interference caused by spurious signals in a communication device

Also Published As

Publication number Publication date
WO1998039884A2 (fr) 1998-09-11

Similar Documents

Publication Publication Date Title
CA2195277A1 (fr) Synthetiseur de frequence
EP0306249A3 (fr) Synthétiseur de fréquence
EP0691746A4 (fr)
CA2298927A1 (fr) Appareil et methode pour reduire l'entrainement de frequence en modulation d'amplitude
CA2152180A1 (fr) Procede et circuit de synchronisation a boucle a phase asservie
AU537712B2 (en) Frequency synthesizer with phase locked loop
EP0481804A3 (en) Pll frequency synthesizer
TW341006B (en) PLL circuit and its automatic adjusting circuit
GB2271480B (en) Pll frequency synthesizer circuit
IL124288A (en) Fractional phase-locked loop coherent frequency synthesizer
EP0644658A3 (fr) Circuit de synthèse de fréquence à PLL.
CA2152809A1 (fr) Appareil et procede de fonctionnement d'un synthetiseur de frequence a boucle a verrouillage de phase sensible a un espacement des canaux radiofrequence
WO2000028340A8 (fr) Module d'horloge analogique
AU693863B2 (en) PLL frequency synthesizer
AU1631097A (en) Phase-locked loop synthesizer
SE9703294D0 (sv) Anordning och förfarande vid radiokommunikation
JPS54139316A (en) Am ssb transmitter/receiver
CA2198487A1 (fr) Methode de programmation pour synthetiseur de frequence et appareil radio comportant un synthetiseur de frequence
GB2326992B (en) PLL frequency synthesizer
WO1998039884A3 (fr) Technique de commutation des signaux d'horloge dans un emetteur/recepteur integre
GB9217818D0 (en) Power saving frequency synthesizer with fast pull-in feature
AUPM587094A0 (en) Microwave loop oscillators
WO2001089093A3 (fr) Appareil de traitement radioelectrique a oscillateur unique pour le traitement de frequences intermediaires
EP0809363A3 (fr) Circuit de contrÔle pour synthétiseur de fréquence à PLL
CA2192881A1 (fr) Circuit a boucle a asservissement de phase et dispositif reducteur de bruit pour ce circuit

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): DE GB

AK Designated states

Kind code of ref document: A3

Designated state(s): DE GB

REG Reference to national code

Ref country code: DE

Ref legal event code: 8642