WO1998012816A1 - Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor - Google Patents

Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor Download PDF

Info

Publication number
WO1998012816A1
WO1998012816A1 PCT/DE1997/002020 DE9702020W WO9812816A1 WO 1998012816 A1 WO1998012816 A1 WO 1998012816A1 DE 9702020 W DE9702020 W DE 9702020W WO 9812816 A1 WO9812816 A1 WO 9812816A1
Authority
WO
WIPO (PCT)
Prior art keywords
emitter
collector
circuit
power semiconductor
transistor
Prior art date
Application number
PCT/DE1997/002020
Other languages
German (de)
French (fr)
Inventor
Manfred Bruckmann
Original Assignee
Siemens Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Aktiengesellschaft filed Critical Siemens Aktiengesellschaft
Priority to EP97944696A priority Critical patent/EP0927462A1/en
Publication of WO1998012816A1 publication Critical patent/WO1998012816A1/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6877—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the control circuit comprising active elements different from those used in the output circuit

Definitions

  • the invention relates to a device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor according to the preamble of claim 1.
  • Power semiconductor switches with a MOS control input which have a purely capacitive control input as a common feature, are preferably used in power converters, for example for speed-controlled drives and uninterruptible power supply systems. These components enable high switching frequencies and require very little control power, since only the input capacity is reloaded for switching. Because of the favorable short-circuit properties of such power semiconductor switches, simple protection concepts can be implemented which allow short-circuit currents to be switched off via the control input.
  • the power semiconductor switch In the event of a short circuit, e.g. can be caused by a short circuit at the inverter output, the power semiconductor switch is loaded with a short-circuit current amplitude, which depends essentially on the amplification characteristic of the component and thus on the level of the control voltage acting at the control input. In the event of a short circuit, ten times the nominal current of the component can easily be achieved.
  • the trench IGBT is an example of this. Due to the finer structuring of the MOS portion of the IGBT, the on-resistance of the MOS-FET is reduced and almost diode-like transmission properties can be achieved. On the other hand, the short-circuit properties of these components, which are optimized for passage, deteriorate because a much higher short-circuit current is established. With the voltage present in the event of a fault, this causes the silicon chip to heat up more than in the previously used components. If no further precaution is taken, the component must be switched off again quickly from this fault.
  • the maximum short-circuit time is roughly reduced by the factor with which the short-circuit amplitude has increased. With the trench IGBT, the duration of the short circuit must therefore be reduced to one third to one fifth of the remaining time. In the worst case, this is 2 ⁇ sec.
  • the short-circuit case is determined by means of a protective circuit, a so-called desaturation monitor.
  • the power semiconductor is opened with such a protective circuit
  • Desaturation is monitored, ie it is checked whether a collector-emitter voltage exceeds the value that occurs when the power semiconductor is saturated. If the short-circuit case is detected, the shutdown must be initiated by means of a control element. This creates a period of time or a critical table time slot, due to the dead time of the special circuit measures in which or in which the MOS-controlled power semiconductor cannot be protected.
  • a control method for improving the overcurrent switch-off behavior of power semiconductor switches with a MOS control input is known from German patent 39 05 645.
  • the control voltage is generally lowered at the end of each conductive phase by rapidly partially discharging the input capacitance of the power semiconductor switch. This ensures that occurring short-circuit currents before the actual switch-off, namely the rapid reversal of the power semiconductor switch from the conductive to the blocking state, are first reduced to a small, near the operationally occurring maximum value with low current steepness, at which the power semiconductor switch can then be safely switched off .
  • the control of the MOS-controlled power semiconductor takes place with auxiliary voltage sources which are connected to the Load potential (emitter of the power semiconductor) are connected (FIG 4 of this German patent).
  • auxiliary voltage sources which are connected to the Load potential (emitter of the power semiconductor) are connected (FIG 4 of this German patent).
  • two voltage sources are provided in the usual way, the positive control voltage from the first voltage source for switching on the MOS-controlled power semiconductor being activated by driving a switch-on transistor of a driver stage and the negative control voltage from the second voltage source for switching off by driving a switch-off transistor of this driver stage of the MOS-controlled power semiconductor are placed on the gate-emitter path.
  • a discharge network consisting of a zener diode and a discharge transistor is provided between the gate connection and the emitter connection in this circuit arrangement.
  • the discharge transistor is turned on for a short time immediately after the activation of the drive transistor until the input capacitance of the gate-emitter path has discharged via the Zener diode to a voltage approximately the threshold voltage of the Zener diode.
  • the switch-off transistor of the driver stage is then switched on to switch off the MOS-controlled power semiconductor.
  • this discharge network Since the input capacity of the power semiconductor is quickly partially discharged, the components of this discharge network must be designed for the high discharge current.
  • This discharge network is also activated by changing from a conducting to a blocking phase. That is, by means of a further circuit, it must first be recognized that a short circuit has occurred. Then the switch-on transistor of the driver stage must be blocked. Immediately after this transistor has been blocked, the discharge transistor of the discharge network is turned on, and this becomes conductive with a delay time. Thus, because of the critical time slot that occurs, a MOS-controlled power semiconductor optimized for transmission cannot be protected.
  • a control device for a MOS-controlled power semiconductor is known from European laid-open specification 0 190 925, which has a driver stage, a voltage source and a circuit for reducing the control voltage (FIG. 12 of this laid-open specification).
  • This circuit for reducing the control voltage has a transistor and a resistor, which are connected as emitter followers.
  • the input of this circuit to reduce the tax voltage is connected to an output of a circuit for monitoring the collector-emitter voltage of the MOS-controlled power semiconductor.
  • This circuit has a voltage divider consisting of two resistors and a Zener diode which is electrically connected in parallel with the second resistor.
  • the power loss of the control device increases with the immunity to interference.
  • the short-circuit amplitude of a MOS-controlled power semiconductor switch optimized for transmission cannot be quickly reduced with this circuit arrangement, since the collector-emitter voltage is observed at high potential. That is, as soon as it is recognized that there is an overload or short circuit depending on the collector-emitter voltage, the short-circuit amplitude has reached a value at which a reduction would no longer achieve anything with regard to the protective effect.
  • a device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor according to the preamble of claim 1 is known from EP 0 467 682 A2. This known device is approximately shown in FIG. 1 and is described in the following:
  • this known device has a limiting circuit 6 and a collector-emitter monitoring 8.
  • This device is arranged in a control unit assigned to the MOS-controlled power semiconductor TLI, of which only one driver stage 10 and two control voltage sources UH1 and UH2 are shown for the sake of clarity.
  • the collector-emitter monitoring 8 is linked on the input side via a decoupling diode Dl to the collector terminal C of the non-latching, MOS-controlled power semiconductor TLI which can be switched off.
  • this decoupling diode D1 is connected to a positive terminal of the first control voltage source UH1 by means of a resistor R1.
  • control voltage source UH1 is linked to the emitter terminal E of the power semiconductor TLI, the emitter potential forming the reference potential M of the control circuit for the control voltage U sc .
  • the second control voltage source UH2 is connected with its positive connection to the emitter connection E of the power semiconductor TLI, its negative connection being a negative one
  • Reference potential "-” forms “+” compared to the positive reference potential, which is formed by the positive connection of the first voltage source UHL.
  • the driver stage 10 which has complementary transistors T2 and T3, is connected between these two reference potentials “+” and “-” of the control unit.
  • the transistor T2 is an npn transistor which is driven when the power semiconductor TLI is switched on.
  • the transistor T3 is a pnp transistor which is driven when the power semiconductor TLI is switched off.
  • the common base connection 12 of these two complementary transistors T2, T3 form the control connection 14 of the driver stage 10, a base resistor R4 for basic current setting being connected between this control connection 14 and the common base connection 12 of the complementary transistors T2, T3.
  • this driver stage 10 At the control input of this driver stage 10 there is a control voltage U st based on the reference potential M of the control unit.
  • the driver stage 10 On the output side, the driver stage 10 is electrically conductively connected to the gate terminal G of the MOS-controlled power semiconductor TLI via a resistor RG.
  • This resistor is also called the control circuit resistor or referred to as a gate resistor.
  • the level of the control current pulses occurring when switching on and off is determined as a function of the voltage value of the control voltage sources UH1 and UH2.
  • the voltage value of the first voltage source UH1 is, for example, between 15 to 20 V
  • the voltage value of the second control voltage source UH2 is, for example, 0 to 15 V.
  • the collector-emitter monitoring 8 consists of a Zener diode D2 and a resistor R2, which are electrically connected in series. The connection point of these two components D2 and R2 form the output 16 of the collector-emitter monitoring 8.
  • the reference voltage Uc ⁇ ref of the collector-emitter voltage U CE of the MOS -controlled power semiconductor TLI set.
  • the limiting circuit 6, which is arranged between the base terminal 12 of the driver stage 10 and the negative reference potential "-", consists of a transistor T4 and a Zener diode D3, which are electrically connected in series.
  • the base connection of the transistor T4 forms the input of the limiting circuit 6, which is linked to the output of the collector-emitter monitoring 8.
  • the value of the control voltage U st during the lowering is determined by means of the Zener voltage of the Zener diode D3.
  • the gate connection G of the MOS-controlled power semiconductor TLI is connected by means of the transistor T2 to the positive reference potential "+", so that depending on the voltage value of the first control voltage source UH1 and of the control resistor RQ the amount of the current pulse is determined. Since the collector terminal C of the MOS-controlled power semiconductor TLI is connected to the intermediate circuit rail 2, the voltage value of the collector-emitter voltage UC E is equal to the value of the intermediate circuit voltage + U Z , that is to say when the collector-emitter voltage U CE is switched on, it is greater than his Reference voltage Uc ⁇ r ef • This is recognized by the collector-emitter monitoring 8 and the limiting circuit 6 is switched on.
  • the control voltage U st is reduced to a value determined by the Zener diode D3 and the power semiconductor TLI is switched on with a reduced charging current.
  • the collector-emitter voltage U CE has dropped below its reference value U CEr ef, there is no short circuit. That is, the output signal of the collector-emitter monitoring 8 changes its level, whereby the limiting circuit 6 is switched off.
  • the full voltage is now applied to the gate G of the MOS-controlled power semiconductor TLI in order to reduce the flow losses.
  • the power semiconductor TLI is loaded with a short-circuit amplitude which is essentially dependent on the amplification characteristic of the power semiconductor TLI and thus on the level of the control voltage acting at the gate connection G. U st depends. If no measures are taken to limit the short-circuit current amplitude or to switch off the power semiconductor TLI, the short-circuit amplitude can reach ten times the nominal current of the power semiconductor TLI. Such an overload, however, can be modern power semiconductors, especially power optimized for transmission. semiconductor, only endure for a short time (2 ⁇ ec). In the case of power semiconductor switches optimized for passage, this time is so short that switch-off measures cannot take effect in good time.
  • the short-circuit amplitude increases with a circuit rate-dependent current rise rate. With this current increase, the value of the collector-emitter voltage U CE of the MOS-controlled power semiconductor TLI also increases. As soon as the collector-emitter voltage U CE is equal to its reference voltage UcEref, the control voltage U sc is suddenly lowered to the voltage defined by the Zener diode D3, so that the gate voltage is also reduced accordingly. As a result, the short-circuit amplitude can no longer increase to approximately ten times the nominal current of the power semiconductor TLI, but is limited to approximately two to four times the nominal current.
  • the limiting circuit 6 operates during the switch-on process until the collector-emitter voltage U CE is equal to its reference voltage UcEref. If the switching speed of the power semiconductor TLI is not to change, the control circuit resistance R G must be reduced in accordance with the voltage reduction. So that the limiting circuit 6 is not yet active during the switch-on process, a capacitor is provided in the device according to EP 0 467 682 A2, which, together with the resistor R2, defines a delay time. This delay time is so chooses that the limiting circuit 6 can only become active when the power semiconductor TLI is switched on. This measure has some disadvantages, which are mentioned and remedied in this European publication.
  • the invention is based on the object of further developing this device for reducing the short-circuit amplitude of a switchable, non-latching MOS-controlled power semiconductor in such a way that the aforementioned disadvantages no longer occur.
  • the disadvantage of the changing switching speed does not occur with a driver stage which is designed as a current source for the switching process.
  • a driver stage which is designed as a current source for the switching process.
  • an additional transistor and a resistor are provided, which are arranged according to the characterizing part of claim 1 when the transistor of the driver stage is switched on.
  • the control circuit resistance is bridged by means of a diode when switching on.
  • the limiting circuit has a second transistor which is connected to an output of a gate-emitter monitor which is connected on the input side via a resistor to the gate connection of the power semiconductor.
  • a gate-emitter monitor which is connected on the input side via a resistor to the gate connection of the power semiconductor.
  • the decoupling diode is connected on the anode side via the resistor to the first control voltage source to the gate terminal of the switchable, non-latching, MOS-controlled power semiconductor. This also evaluates the gate-emitter voltage for reducing the short-circuit amplitude. In this embodiment, a limit for the collector-emitter voltage and for the gate-emitter voltage is shared. Compared to the second embodiment of the device according to the invention, this gives a particularly simple embodiment of the device according to the invention.
  • a capacitor is provided between the output of the collector-emitter monitor and the collector of the transistor of the limiting circuit or between the base and emitter of the transistor of the limiting circuit.
  • a resistor is provided between the output of the collector-emitter monitoring and the first control voltage source.
  • this resistor together with a resistor of the collector-emitter monitoring, forms a voltage divider which reduces the voltage of the control voltage source in such a way that the transistor of the limiting circuit is just not yet open. The undesired delay time of the transistor of the limiting circuit is thus eliminated and the reduction in the control voltage begins immediately.
  • FIGS. 5 and 6 each show an advantageous embodiment of the first and third devices according to the invention, whereas the
  • FIGS. 9 and 10 each show a variant of a further advantageous embodiment of the third device according to the invention.
  • FIGS. 1 to 10 each show the turn-off, non-latching, MOS-controlled power semiconductor TLI, which is connected with its collector connection C to a positive DC link rail 2, which carries a positive DC link voltage + U 2 and the like Emitter connection E on the one hand with an AC connection 4 and on the other hand with a collector connection of another power semiconductor, which is not shown for reasons of clarity, drawn with a wider line width for better identification. This is intended to show that this part of the illustrations in FIGS. 1 to 10 represents the power part.
  • driver stage 10 which is designed as a current source for the switch-on process, this disadvantage is no longer noticeable.
  • driver stage 10 is the
  • FIG 2 shown.
  • An additional transistor T5 and a resistor R5 are provided so that the effect of a current source results during the E switching.
  • the additional transistor T5 is electrically connected with its collector-emitter path parallel to the base-emitter path of the complementary transistor T2.
  • the resistor R5 is connected between the base and the emitter of the additional transistor T5.
  • the MOS-controlled power semiconductor TLI is switched on by means of a current source by means of this additional transistor T5 and the resistor R5. Therefore, the control circuit resistance R G is no longer required for the switch-on process.
  • the resistor RG is bridged by a diode D4 for the switch-on process in such a way that this resistor R G is only effective for the switch-off process.
  • FIG. 3 shows a second device according to the invention with a control unit according to FIG. 1.
  • the limiting circuit 6 has a second transistor T8, whose base connection is connected to an output 18 of a gate-emitter monitoring 20 is.
  • This gate-emitter monitoring 20 is linked on the input side by means of a resistor R8 to the gate terminal G of the MOS-controlled power semiconductor TLI.
  • This gate-emitter monitor 20 consists of a series connection of a Zener diode D5 and a resistor R9. The connection point of these two components D5 and R9 form the output 18 of the gate-emitter monitoring 20.
  • the reference voltage U GE re f can be set for the gate-emitter voltage U GE become.
  • the second transistor T8 of the limiting circuit 6 is electrically connected in series with the transistor T4 of this circuit 6.
  • the gate-emitter voltage U GE is also evaluated here.
  • the limiting circuit 6 is only activated when the collector-emitter voltage UC E is equal to its reference voltage Uc ⁇ re f and the gate-emitter voltage U GE is equal to its reference voltage UcEre.
  • the limiting circuit 6 is not activated, as in the first embodiment according to FIG. 1, but only when a short circuit has occurred. This eliminates the need to reduce the value of the control circuit resistance RQ.
  • FIG. 4 shows a third device according to the invention, which differs from the known device according to FIG. 1 in that the decoupling diode D1 on the anode side via the resistor R1 instead of the first control voltage source UH1 now has the gate terminal G of the MOS-controlled power semiconductor TLI is connected. It is thereby achieved that the limiting circuit 6 is only activated when the gate emitter voltage U GE and the collector emitter voltage U CE are each equal to a reference voltage. Compared to the embodiment according to FIG. 3, no additional components are needed to evaluate the gate emitter voltage U GE .
  • the current gain of a transistor T2 or T3 of the driver stage 10 is not sufficient to be able to switch on a MOS-controlled power semiconductor TLI.
  • the transistor T2 or T3 can be connected upstream of an emitter follower.
  • the Darlington circuit thus created can be regarded as a transistor. But you can also connect two complementary transistors T6 and T2 or T7 and T3 to a Darlington circuit, as shown in FIG 5.
  • the transistor T6 or T7 essentially determines the function, while the transistor T2 or T3 merely amplifies the current. So that the transistor T6 or T7 becomes the emitter follower, a resistor R6 or R7 according to FIG. 5 is provided.
  • the driver stage 10 is provided with complementary Darlington circuits T6, R6, T2 and T, R7, T3 instead of with complementary transistors T2 and T3.
  • FIG. 6 shows the third device according to the invention with a control unit with a driver stage 10 according to FIG. 5 in more detail.
  • FIG. 7 shows a first variant of an advantageous embodiment of the third device according to the invention according to FIG. 4, FIG. 8 showing a second variant of this advantageous embodiment of the third device according to the invention.
  • This first variant of the advantageous embodiment differs from the embodiment according to FIG. 4 in that a capacitor C1 is provided between the output 16 of the collector-emitter monitoring 8 and the collector of the transistor T4 of the limiting circuit 6.
  • the capacitor Cl is provided between the base and emitter of the transistor T4 of the limiting circuit 6 (FIG 8).
  • This capacitor C1 forms, together with the resistors R1 and R2, a timing element whose time constant indicates the change in the reduction in the control voltage U st .
  • the control voltage U st is reduced along a straight line with a negative slope, the time constant indicating the negative slope.
  • the control voltage U St is reduced along a hyperbola. That is, with this connection of the transistor T4 of the limiting circuit T6, a time function of the collector ⁇ mitter voltage of this transistor T4 is achieved, whereby a sof switching on of the limiting circuit 6 is achieved, which does not result in a sudden change in the gate-emitter voltage, as a result of which overvoltage occurring when the short-circuit current is switched off is limited.
  • FIGS. 9 and 10 each show a first and a second variant of a further advantageous embodiment of the third device according to the invention according to FIG. 4.
  • the embodiment according to FIG. 9 or 10 differs from the embodiment according to FIG. 7 or 8 in that a resistor R11 is provided between the output 16 of the collector-emitter monitoring 8 and the positive reference potential "+" of the control unit.
  • This resistor R11 forms a voltage divider with the resistor R2 of the collector-emitter monitoring 8.
  • This voltage divider is dimensioned such that the transistor T4 of the limiting circuit 6 is not yet turned on. This avoids that an unnecessarily long time passes until the control voltage of the transistor T4 has reached the threshold value at which it switches on, that is to say the desired effect of the limiting circuit 6 occurs.
  • the collector-emitter monitoring 8 and the limiting circuit 6 are related to the negative reference potential “-” of the control unit. However, there is also the possibility of referring these units 8 and 6 of the device to the reference potential M of the control unit without the mode of operation changing.

Abstract

The invention concerns a device for reducing the short-circuit amplitude of a disconnectable, non-latching MOS-controlled power semiconductor (TL1) with a control unit presenting a driver stage (10) with two complementary transistors (T2, T3), a collector-emitter control (8) and a limiting circuit (6), that is placed between an input (12) and a reference potential ('-') of the driver stage (10). Said limiting circuit (6) is connected to an output (16) of the collector-emitter control (8) on the input side, which is interconnected with the collector connection (C) of the power semiconductor (TL1) on the input side by means of a decoupling diode (D1). The decoupling diode (D1) is connected by a resistance (R1) on the anode side with a positive terminal of a first control voltage source (UH1) of the driver stage. The invention foresees an additional transistor (T5) and a resistance (R5) . Said additional transistor (R5) and its collector-emitter section are connected electrically parallel to the base-emitter section of the switching transistor (T2) of the driver stage (10) and the resistance (R5) between the base and the emitter of said additional transistor (5). The control circuit resistance (RG) is bypassed by a diode. Thus, the known device for reducing a short-circuit amplitude of a disconnectable, non-latching, MOS-controlled power semiconductor (TL1) is improved in such a way, that its switching speed no longer changes.

Description

Beschreibungdescription
Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungs- halbleitersDevice for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor
Die Erfindung bezieht sich auf eine Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters gemäß Oberbe- griff des Anspruchs 1.The invention relates to a device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor according to the preamble of claim 1.
Leistungshalbleiterschalter mit MOS-Steuereingang, die als gemeinsames Merkmal einen rein kapazitiv wirkenden Steuereingang besitzen, werden bevorzugt in Stromrichtern, bei- spielsweise für drehzahlgeregelte Antriebe und unterbrechungsfreie Stromversorgungsanlagen eingesetzt. Diese Bauelemente ermöglichen hohe Schaltfrequenzen und erfordern nur sehr geringe Steuerleistungen, da zum Schalten nur die Eingangskapazität umgeladen wird. Wegen der günstigen Kurz- Schlußeigenschaften solcher Leistungshalbleiterschalter lassen sich einfache Schutzkonzepte verwirklichen die es erlauben, Kurzschlußströme über den Steuereingang abzuschalten.Power semiconductor switches with a MOS control input, which have a purely capacitive control input as a common feature, are preferably used in power converters, for example for speed-controlled drives and uninterruptible power supply systems. These components enable high switching frequencies and require very little control power, since only the input capacity is reloaded for switching. Because of the favorable short-circuit properties of such power semiconductor switches, simple protection concepts can be implemented which allow short-circuit currents to be switched off via the control input.
Im Kurzschlußfall, der z.B. durch einen Kle menkurzschluß am Wechselrichterausgang verursacht sein kann, wird der Leistungshalbleiterschalter mit einer Kurzschlußstromamplitude belastet, die wesentlich von der Verstärkungscharakteristik des Bauelementes und damit von der Höhe der am Steuereingang wirkenden Steuerspannung abhängt. Im Kurzschlußfall kann ohne weiteres das Zehnfache des Bauelemente-Nennstromes erreicht werden.In the event of a short circuit, e.g. can be caused by a short circuit at the inverter output, the power semiconductor switch is loaded with a short-circuit current amplitude, which depends essentially on the amplification characteristic of the component and thus on the level of the control voltage acting at the control input. In the event of a short circuit, ten times the nominal current of the component can easily be achieved.
Aktuelle Entwicklungstendenzen bei den MOS-gesteuerten Leistungshalbleitern gehen in Richtung reduzierter Durchgangs- Spannung durch dafür optimiertes Zellendesign. Der Trench- IGBT ist dafür ein Beispiel. Durch die feinere Strukturierung des MOS-Anteils des IGBT wird der Durchlaßwiderstand des MOS- FET reduziert und so lassen sich fast diodenähnliche Durchlaßeigenschaften erreichen. Auf der anderen Seite verschlech- tern sich die Kurzschlußeigenschaften dieser auf Durchlaß optimierte Bauelemente, da sich ein wesentlich höherer Kurzschlußstrom einstellt. Dieser bewirkt mit der in diesem Fehlerfall anliegenden Spannung eine höhere Erwärmung des Siliziumchips als bei bisher eingesetzten Bauelementen. Wird kei- ne weitere Vorkehrung getroffen, muß das Bauelement entsprechend zügig aus diesem Fehlerfall wieder abgeschaltet werden. Die maximale Kurzschlußzeit reduziert sich ganz grob um den Faktor, mit dem die Kurzschlußamplitude zugenommen hat. Bei dem Trench-IGBT muß die Dauer des Kurzschlusses also auf ein Drittel bis ein Fünftel der übrigen Zeit reduziert werden. Dies sind in der ungünstigsten Annahme 2 μsec .Current trends in the development of MOS-controlled power semiconductors are towards reduced through voltage due to the optimized cell design. The trench IGBT is an example of this. Due to the finer structuring of the MOS portion of the IGBT, the on-resistance of the MOS-FET is reduced and almost diode-like transmission properties can be achieved. On the other hand, the short-circuit properties of these components, which are optimized for passage, deteriorate because a much higher short-circuit current is established. With the voltage present in the event of a fault, this causes the silicon chip to heat up more than in the previously used components. If no further precaution is taken, the component must be switched off again quickly from this fault. The maximum short-circuit time is roughly reduced by the factor with which the short-circuit amplitude has increased. With the trench IGBT, the duration of the short circuit must therefore be reduced to one third to one fifth of the remaining time. In the worst case, this is 2 μsec.
Schaltet man jedoch derartige große Kurzschlußströme in gleicher Weise ab wie den betriebsmäßig auftretenden Strom, so wird der Leistungshalbleiter mit sehr hoher Stromsteilheit und wegen parasitären Leitungsinduktivitäten auch mit großer Oberspannungsspitze beansprucht, wodurch eine Zerstörung des Leistungshalbleiterschalters infolge Einrastens, Überhitzung oder Spannungsdurchbruch erfolgen könnte. Mit zunehmendem Stromschaltvermögen der Leistungshalbleiterschalter gewinnt dieses Problem an Bedeutung.However, if such large short-circuit currents are switched off in the same way as the operationally occurring current, the power semiconductor is subjected to a very high current steepness and, due to parasitic line inductances, also with a large peak voltage, which could result in destruction of the power semiconductor switch as a result of latching, overheating or voltage breakdown. With increasing current switching capacity of the power semiconductor switches, this problem becomes more important.
Der Kurzschlußfall wird mittels einer Schutzschaltung, einer sogenannten Entsättigungsüberwachung, ermittelt. Mit einer derartigen Schutzschaltung wird der Leistungshalbleiter aufThe short-circuit case is determined by means of a protective circuit, a so-called desaturation monitor. The power semiconductor is opened with such a protective circuit
Entsättigung überwacht, d.h. es wird geprüft, ob eine Kollektor-Emitter-Spannung den bei gesättigtem Leistungshalbleiter auftretenden Wert übersteigt. Ist der Kurzschlußfall erkannt, so muß mittels eines Steuergliedes die Abschaltung eingelei- tet werden. Dadurch entsteht eine Zeitspanne bzw. ein kri- tischer Zeitschlitz, bedingt durch die Totzeit der schal- tungstechnischen Sondermaßnahmen, in der bzw. in dem der MOS- gesteuerte Leistungshalbleiter nicht geschützt werden kann.Desaturation is monitored, ie it is checked whether a collector-emitter voltage exceeds the value that occurs when the power semiconductor is saturated. If the short-circuit case is detected, the shutdown must be initiated by means of a control element. This creates a period of time or a critical table time slot, due to the dead time of the special circuit measures in which or in which the MOS-controlled power semiconductor cannot be protected.
Aus dem deutschen Patent 39 05 645 ist ein Ansteuerverfahren zur Verbesserung des Überstrom-Abschaltverhaltens von Leistungshalbleiterschaltern mit MOS-Steuereingang bekannt. Gemäß diesem Verfahren wird die Steuerspannung generell am Ende jeder leitenden Phase durch rasche teilweise Entladung der Eingangskapazität des Leistungshalbleiterschalters abgesenkt. Dadurch ist sichergestellt, daß auftretende Kurzschlußströme vor dem eigentlichen Abschalten, nämlich der schnellen Umsteuerung des Leistungshalbleiterschalters vom leitenden in den sperrenden Zustand, zunächst auf einen kleinen, nahe dem betriebsmäßig auftretenden Höchstwert mit geringer Stromsteilheit reduziert werden, bei dem der Leistungshalbleiterschalter dann gefahrlos abgeschaltet werden kann.A control method for improving the overcurrent switch-off behavior of power semiconductor switches with a MOS control input is known from German patent 39 05 645. According to this method, the control voltage is generally lowered at the end of each conductive phase by rapidly partially discharging the input capacitance of the power semiconductor switch. This ensures that occurring short-circuit currents before the actual switch-off, namely the rapid reversal of the power semiconductor switch from the conductive to the blocking state, are first reduced to a small, near the operationally occurring maximum value with low current steepness, at which the power semiconductor switch can then be safely switched off .
Gemäß einer Realisierung einer IGBT-Ansteuerschaltung, mit der eine Absenkung der Steuerspannung an der Gate-Emitter- Strecke eines MOS-gesteuerten Leistungshalbleiterschalters gemäß diesem Verfahren ermöglicht wird, erfolgt die Ansteue- rung des MOS-gesteuerten Leistungshalbleiters mit Hilfsspan- nungsquellen, die mit dem Lastpotential (Emitter des Lei- stungshalbleiters) verbunden sind (FIG 4 dieses deutschen Patents). Dazu sind in üblicher Weise zwei Spannungsquellen vorgesehen, wobei durch Ansteuerung eines Einschalttransi- stors einer Treiberstufe die positive Steuerspannung von der ersten Spannungsquelle zum Einschalten des MOS-gesteuerten Leistungshalbleiters und durch Ansteuerung eines Ausschalt- transistors dieser Treiberstufe die negative Steuerspannung von der zweiten Spannungsquelle zum Abschalten des MOS-gesteuerten Leistungshalbleiters an die Gate-Emitterstrecke gelegt werden. Zur Absenkung der Steuerspannung ist bei dieser Schaltungs- anordnung zwischen dem Gate-Anschluß und dem Emitter-Anschluß ein Entlade-Netzwerk, bestehend aus einer Zener-Diode und einem Entladetransistor, vorgesehen. Der Entladetransistor wird dazu unmittelbar nach dem Sperren des Ansteuertransistors für kurze Zeit leitend gesteuert, bis sich die Eingangskapazität der Gate-Emitterstrecke über die Zener-Diode auf eine Spannung annähernd der Schwellspannung der Zenerdiode entladen hat. Nach dem Sperren des Entladetransistors wird dann der Abschalttransistor der Treiberstufe zum Abschalten des MOS- gesteuerten Leistungshalbleiters eingeschaltet.According to a realization of an IGBT control circuit, with which a lowering of the control voltage at the gate-emitter path of a MOS-controlled power semiconductor switch is possible according to this method, the control of the MOS-controlled power semiconductor takes place with auxiliary voltage sources which are connected to the Load potential (emitter of the power semiconductor) are connected (FIG 4 of this German patent). For this purpose, two voltage sources are provided in the usual way, the positive control voltage from the first voltage source for switching on the MOS-controlled power semiconductor being activated by driving a switch-on transistor of a driver stage and the negative control voltage from the second voltage source for switching off by driving a switch-off transistor of this driver stage of the MOS-controlled power semiconductor are placed on the gate-emitter path. In order to lower the control voltage, a discharge network consisting of a zener diode and a discharge transistor is provided between the gate connection and the emitter connection in this circuit arrangement. For this purpose, the discharge transistor is turned on for a short time immediately after the activation of the drive transistor until the input capacitance of the gate-emitter path has discharged via the Zener diode to a voltage approximately the threshold voltage of the Zener diode. After the discharge transistor has been blocked, the switch-off transistor of the driver stage is then switched on to switch off the MOS-controlled power semiconductor.
Da die Eingangskapazität des Leistungshalbleiters rasch teilweise entladen wird, müssen die Bauelemente dieses Entlade- Netzwerkes für den hohen Entladestro ausgelegt werden. Außerdem wird dieses Entlade-Netzwerk durch den Wechsel von einer leitenden auf eine sperrende Phase aktiviert. D.h., mittels einer weiteren Schaltung muß zunächst erkannt werden, daß ein Kurzschlußfall eingetreten ist. Danach muß der Ein- schalttransistor der Treiberstufe gesperrt werden. Unmittelbar nach dem Sperren dieses Transistors wird der Entladetransistor des Entlade-Netzwerkes leitend gesteuert, wobei dieser mit einer Verzugszeit leitend wird. Somit kann wegen des auftretenden kritischen Zeitschlitzes ein auf Durchlaß optimier- ter MOS-gesteuerter Leistungshalbleiter nicht geschützt werden.Since the input capacity of the power semiconductor is quickly partially discharged, the components of this discharge network must be designed for the high discharge current. This discharge network is also activated by changing from a conducting to a blocking phase. That is, by means of a further circuit, it must first be recognized that a short circuit has occurred. Then the switch-on transistor of the driver stage must be blocked. Immediately after this transistor has been blocked, the discharge transistor of the discharge network is turned on, and this becomes conductive with a delay time. Thus, because of the critical time slot that occurs, a MOS-controlled power semiconductor optimized for transmission cannot be protected.
Aus der europäischen Offenlegungsschrift 0 190 925 ist eine AnSteuereinrichtung für einen MOS-gesteuerten Leistungshalb- leiter bekannt, die eine Treiberstufe, eine Spannungsquelle und eine Schaltung zur Verminderung der Steuerspannung aufweist (FIG 12 dieser Offenlegungsschrift ) . Diese Schaltung zur Verminderung der Steuerspannung weist einen Transistor und einen Widerstand auf, die als Emitterfolger geschaltet sind. Der Eingang dieser Schaltung zur Verminderung der Steu- erspannung ist mit einem Ausgang einer Schaltung zur Beobachtung der Kollektor-Emitterspannung des MOS-gesteuerten Leistungshalbleiters verbunden. Diese Schaltung weist einen aus zwei Widerständen bestehenden Spannungsteiler und eine Zener- Diode auf, die elektrisch parallel zum zweiten Widerstand geschaltet ist. Mittels dieser Schaltung wird die Kollektor- Emitterspannung auf hohem Potential beobachtet. Bei einer Kollektor-Emitterspannung auf hohem Spannungsniveau entstehen im Sperrzustand des Leistungshalbleiters immer Verluste, die sowohl von der angelegten Spannung am Ventil, sowie vomA control device for a MOS-controlled power semiconductor is known from European laid-open specification 0 190 925, which has a driver stage, a voltage source and a circuit for reducing the control voltage (FIG. 12 of this laid-open specification). This circuit for reducing the control voltage has a transistor and a resistor, which are connected as emitter followers. The input of this circuit to reduce the tax voltage is connected to an output of a circuit for monitoring the collector-emitter voltage of the MOS-controlled power semiconductor. This circuit has a voltage divider consisting of two resistors and a Zener diode which is electrically connected in parallel with the second resistor. By means of this circuit, the collector-emitter voltage is observed at a high potential. With a collector-emitter voltage at a high voltage level, losses always arise in the off state of the power semiconductor, both from the voltage applied to the valve and from
Strom, der über die daran angeschlossene Auswerteschaltung nötig ist (je storfester, desto mehr Strom) , bestimmt sind.Current that is required via the evaluation circuit connected to it (the more interference-resistant, the more current) is determined.
Dadurch steigt mit der Stόrfestigkeit die Verlustleistung der Ansteuereinrichtung. Außerdem kann mit dieser Schaltungsanordnung die Kurzschlußamplitude eines auf Durchlaß optimierten MOS-gesteuerten Leistungshalbleiterschalter nicht schnell vermindert werden, da die Kollektor-Emitterspannung auf hohem Potential beobachtet wird. D.h., sobald erkannt wird, daß in Abhängigkeit der Kollektor-Emitterspannung ein Überlast- bzw. Kurzschlußfall vorliegt, hat die Kurzschlußamplitude einen Wert erreicht, bei dem eine Verminderung nichts mehr erreichen würde in Hinblick auf Schutzwirkung.As a result, the power loss of the control device increases with the immunity to interference. In addition, the short-circuit amplitude of a MOS-controlled power semiconductor switch optimized for transmission cannot be quickly reduced with this circuit arrangement, since the collector-emitter voltage is observed at high potential. That is, as soon as it is recognized that there is an overload or short circuit depending on the collector-emitter voltage, the short-circuit amplitude has reached a value at which a reduction would no longer achieve anything with regard to the protective effect.
Eine Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters gemäß Oberbegriff des Anspruchs 1 ist aus der EP 0 467 682 A2 bekannt. Diese bekannte Vorrichtung ist näherungsweise in der Fig. 1 dargestellt und wird im folgen- den beschrieben:A device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor according to the preamble of claim 1 is known from EP 0 467 682 A2. This known device is approximately shown in FIG. 1 and is described in the following:
Diese bekannte Vorrichtung weist gemäß FIG 1 eine Begren- zungsschaltung 6 und eine Kollektor-Emitter-Überwachung 8 auf. Diese Vorrichtung ist in einer dem MOS-gesteuerten Lei- stungshalbleiter TLI zugeordneten Ansteuereinheit angeordnet, von der der Übersichtlichkeit halber nur eine Treiberstufe 10 und zwei Steuerspannungsquellen UH1 und UH2 dargestellt sind. Die Kollektor-Emitter-Überwachung 8 ist eingangsseitig über eine Entkopplungsdiode Dl mit dem Kollektor-Anschluß C des abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters TLI verknüpft. Anodenseitig ist diese Entkopplungsdiode Dl mittels eines Widerstandes Rl mit einem positiven Anschluß der ersten Steuerspannungsquelle UH1 verbunden. Der negative Anschluß dieser Steuerspannungsquelle UH1 ist mit dem Emitter-Anschluß E des Leistungshalbleiters TLI verknüpft, wobei das Emitterpotential das Bezugspotential M der Ansteuerschaltung für die Steuerspannung Usc bildet. Die zweite Steuerspannungsquelle UH2 ist mit seinem positiven Anschluß mit dem Emitter-Anschluß E des Leistungshalbleiters TLI verbunden, wobei sein negativer Anschluß ein negativesAccording to FIG. 1, this known device has a limiting circuit 6 and a collector-emitter monitoring 8. This device is arranged in a control unit assigned to the MOS-controlled power semiconductor TLI, of which only one driver stage 10 and two control voltage sources UH1 and UH2 are shown for the sake of clarity. The collector-emitter monitoring 8 is linked on the input side via a decoupling diode Dl to the collector terminal C of the non-latching, MOS-controlled power semiconductor TLI which can be switched off. On the anode side, this decoupling diode D1 is connected to a positive terminal of the first control voltage source UH1 by means of a resistor R1. The negative terminal of this control voltage source UH1 is linked to the emitter terminal E of the power semiconductor TLI, the emitter potential forming the reference potential M of the control circuit for the control voltage U sc . The second control voltage source UH2 is connected with its positive connection to the emitter connection E of the power semiconductor TLI, its negative connection being a negative one
Bezugspotential "-" bildet gegenüber dem positiven Bezugspotential "+", das vom positiven Anschluß der ersten Spannungsquelle UHl gebildet wird. Zwischen diesen beiden Bezugspotentialen "+" und "-" der Ansteuereinheit ist die Treiberstufe 10, die komplementäre Transistoren T2 und T3 aufweist, geschaltet. Der Transistor T2 ist ein npn-Transistor, der angesteuert wird, wenn der Leistungshalbleiter TLI eingeschaltet wird. Der Transistor T3 ist ein pnp-Transistor, der angesteuert wird, wenn der Leistungshalbleiter TLI ausgeschaltet wird. Der gemeinsame Basisanschluß 12 dieser beiden komplementären Transistoren T2 , T3 bilden den Steueranschluß 14 der Treiberstufe 10, wobei ein Basiswiderstand R4 zur Basisstro - einstellung zwischen diesem Steueranschluß 14 und dem gemeinsamen Basisanschluß 12 der komplementären Transistoren T2 , T3 geschaltet ist. Am Steuereingang dieser Treiberstufe 10 steht eine Steuerspannung Ust bezogen auf das Bezugspotential M der Ansteuereinheit an. Ausgangsseitig ist die Treiberstufe 10 über einen Widerstand RG mit dem Gate-Anschluß G des MOS- gesteuerten Leistungshalbleiters TLI elektrisch leitend ver- bunden. Dieser Widerstand wird auch als Steuerkreiswiderstand bzw. als Gate-Widerstand bezeichnet. Mittels diesem Widerstand RG wird bei der Spannungssteuerung die Höhe der beim Ein- und Ausschalten auftretenden Steuerstromimpulse bestimmt in Abhängigkeit des Spannungswertes der Steuerspannungs- quellen UH1 und UH2. Der Spannungswert der ersten Spannungsquelle UH1 liegt beispielsweise zwischen 15 bis 20 V, wogegen der Spannungswert der zweiten Steuerspannungsquelle UH2 beispielsweise bei 0 bis 15 V liegt.Reference potential "-" forms "+" compared to the positive reference potential, which is formed by the positive connection of the first voltage source UHL. The driver stage 10, which has complementary transistors T2 and T3, is connected between these two reference potentials “+” and “-” of the control unit. The transistor T2 is an npn transistor which is driven when the power semiconductor TLI is switched on. The transistor T3 is a pnp transistor which is driven when the power semiconductor TLI is switched off. The common base connection 12 of these two complementary transistors T2, T3 form the control connection 14 of the driver stage 10, a base resistor R4 for basic current setting being connected between this control connection 14 and the common base connection 12 of the complementary transistors T2, T3. At the control input of this driver stage 10 there is a control voltage U st based on the reference potential M of the control unit. On the output side, the driver stage 10 is electrically conductively connected to the gate terminal G of the MOS-controlled power semiconductor TLI via a resistor RG. This resistor is also called the control circuit resistor or referred to as a gate resistor. By means of this resistor R G , the level of the control current pulses occurring when switching on and off is determined as a function of the voltage value of the control voltage sources UH1 and UH2. The voltage value of the first voltage source UH1 is, for example, between 15 to 20 V, whereas the voltage value of the second control voltage source UH2 is, for example, 0 to 15 V.
Die Kollektor-Emitter-Überwachung 8 besteht aus einer Zener- Diode D2 und einem Widerstand R2 , die elektrisch in Reihe geschaltet sind. Der Verbindungspunkt dieser beiden Bauelemente D2 und R2 bilden den Ausgang 16 der Kollektor-Emitter- Überwachung 8. In Abhängigkeit der Zener-Spannung der Zener- Diode D2 und des Spannungswertes der zweiten Steuerspannungsquelle UH2 wird die Referenzspannung Ucεref der Kollektor- EmitterSpannung UCE des MOS-gesteuerten Leistungshalbleiters TLI eingestellt.The collector-emitter monitoring 8 consists of a Zener diode D2 and a resistor R2, which are electrically connected in series. The connection point of these two components D2 and R2 form the output 16 of the collector-emitter monitoring 8. Depending on the Zener voltage of the Zener diode D2 and the voltage value of the second control voltage source UH2, the reference voltage Ucεref of the collector-emitter voltage U CE of the MOS -controlled power semiconductor TLI set.
Die Begrenzungsschaltung 6, die zwischen dem Basis-Anschluß 12 der Treiberstufe 10 und dem negativen Bezugεpotential "-" angeordnet ist, besteht aus einem Transistor T4 und einer Zener-Diode D3 , die elektrisch in Reihe geschaltet sind. Der Basis-Anschluß des Transistors T4 bildet den Eingang der Be- grenzungsschaltung 6, der mit dem Ausgang der Kollektor- Emitter-Überwachung 8 verknüpft ist. Mittels der Zener-Spannung der Zener-Diode D3 wird der Wert der Steuerspannung Ust bei der Absenkung bestimmt.The limiting circuit 6, which is arranged between the base terminal 12 of the driver stage 10 and the negative reference potential "-", consists of a transistor T4 and a Zener diode D3, which are electrically connected in series. The base connection of the transistor T4 forms the input of the limiting circuit 6, which is linked to the output of the collector-emitter monitoring 8. The value of the control voltage U st during the lowering is determined by means of the Zener voltage of the Zener diode D3.
Die Funktionsweise dieser ersten Ausführungsform mit der dargestellten Treiberstufe 10 der Ansteuereinheit wird im folgenden erläutert:The mode of operation of this first embodiment with the illustrated driver stage 10 of the control unit is explained in the following:
Es wird vorausgesetzt, daß beim Einschalten des abschaltba- ren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters TLI kein Kurzschluß vorhanden ist, sondern erst während der leitenden Phase dieses Leistungshalbleiters TLI auftritt. Ein solcher Betriebszustand wird mit Kurzschluß II bezeichnet.It is assumed that when the switchable, non-latching, MOS-controlled power semiconductor is switched on TLI no short circuit is present, but only occurs during the conducting phase of this power semiconductor TLI. Such an operating state is referred to as short circuit II.
Sobald die Steuerspannung USt von Low nach High wechselt, wird der Gate-Anschluß G des MOS-gesteuerten Leistungshalbleiters TLI mittels des Transistors T2 mit dem positiven Be- zugspotential "+" verbunden, so daß in Abhängigkeit des Spannungswertes der ersten Steuerspannungsquelle UH1 und des Steuerwiderstandes RQ die Höhe des Stromimpulses bestimmt wird. Da der Kollektor-Anschluß C des MOS-gesteuerten Leistungshalbleiters TLI mit der Zwischenkreisschiene 2 verbunden ist, ist der Spannungswert der Kollektor-Emitterspannung UCE gleich dem Wert der Zwischenkreisspannung +UZ, d.h. beim Einschalten ist die Kollektor-Emitterspannung UCE größer als seine Referenzspannung Ucεref • Dies wird von der Kollektor- Emitter-Überwachung 8 erkannt und die Begrenzungsschaltung 6 eingeschaltet . Dadurch wird die Steuerspannung Ust auf einen durch die Zener-Diode D3 bestimmten Wert abgesenkt und der Leistungshalbleiter TLI mit vermindertem Ladestrom eingeschaltet. Sobald die Kollektor-Emitterspannung UCE unterhalb seines Referenzwertes UCEref abgesunken ist, liegt kein Kurzschluß vor. D.h., das Ausgangssignal der Kollektor-Emitter- Überwachung 8 wechselt seinen Pegel, wodurch die Begrenzungs- Schaltung 6 abgeschaltet wird. Dem Gate G des MOS-gesteuerten Leistungshalbleiters TLI wird nun die volle Spannung angelegt, um die Durchflußverluste zu senken.As soon as the control voltage U S t changes from low to high, the gate connection G of the MOS-controlled power semiconductor TLI is connected by means of the transistor T2 to the positive reference potential "+", so that depending on the voltage value of the first control voltage source UH1 and of the control resistor RQ the amount of the current pulse is determined. Since the collector terminal C of the MOS-controlled power semiconductor TLI is connected to the intermediate circuit rail 2, the voltage value of the collector-emitter voltage UC E is equal to the value of the intermediate circuit voltage + U Z , that is to say when the collector-emitter voltage U CE is switched on, it is greater than his Reference voltage Ucε r ef • This is recognized by the collector-emitter monitoring 8 and the limiting circuit 6 is switched on. As a result, the control voltage U st is reduced to a value determined by the Zener diode D3 and the power semiconductor TLI is switched on with a reduced charging current. As soon as the collector-emitter voltage U CE has dropped below its reference value U CEr ef, there is no short circuit. That is, the output signal of the collector-emitter monitoring 8 changes its level, whereby the limiting circuit 6 is switched off. The full voltage is now applied to the gate G of the MOS-controlled power semiconductor TLI in order to reduce the flow losses.
Wenn während der leitenden Phase des MOS-gesteuerten Lei- stungshalbleiters TLI nun ein Kurzschlußfall eintritt, z.B. durch einen Klemmenkurzschluß am Wechselstromanschluß 4 verursacht, wird der Leistungshalbleiters TLI mit einer Kurzschlußamplitude belastet, die wesentlich von der Verstärkungscharakteristik des Leistungshalbleiters TLI und damit von der Höhe der am Gate-Anschluß G wirkenden Steuerspannung Ust abhängt. Werden keine Maßnahmen getroffen, um die Kurz- schlußstromamplitude zu begrenzen bzw. den Leistungshalblei- ter TLI abzuschalten, kann die Kurzschlußamplitude das Zehnfache des Nennstromes des Leistungshalbleiters TLI erreichen. Eine derartige Überlastung können jedoch moderne Leistungs- - halbleiters, insbesondere auf Durchlaß optimierte Leistungs- . halbleiter, nur kurze Zeit (2 μεec) aushalten. Diese Zeit ist bei auf Durchlaß optimierte Leistungshalbleiterschalter derart kurz, daß Abschaltmaßnahmen nicht rechtzeitig greifen können.If a short-circuit event occurs during the conducting phase of the MOS-controlled power semiconductor TLI, for example caused by a terminal short circuit at the AC connection 4, the power semiconductor TLI is loaded with a short-circuit amplitude which is essentially dependent on the amplification characteristic of the power semiconductor TLI and thus on the level of the control voltage acting at the gate connection G. U st depends. If no measures are taken to limit the short-circuit current amplitude or to switch off the power semiconductor TLI, the short-circuit amplitude can reach ten times the nominal current of the power semiconductor TLI. Such an overload, however, can be modern power semiconductors, especially power optimized for transmission. semiconductor, only endure for a short time (2 μεec). In the case of power semiconductor switches optimized for passage, this time is so short that switch-off measures cannot take effect in good time.
Die Kurzschlußamplitude steigt mit einer von der Schaltung abhängigen Stromanstiegsgeschwindigkeit an. Mit diesem Stromanstieg steigt auch der Wert der Kollektor-Emitterspannung UCE des MOS-gesteuerten Leistungshalbleiters TLI an. Sobald die Kollektor-Emitterspannung UCE gleich seiner Referenzspannung UcEref ist, wird sprungförmig die Steuerspannung Usc auf die von der Zener-Diode D3 festgelegten Spannung abgesenkt, so daß auch die Gatespannung dementsprechend abgesenkt wird. Dadurch kann die Kurzschlußamplitude nicht mehr auf etwa dem Zehnfachen des Nennstromes des Leistungshalbleiters TLI ansteigen, sondern wird auf etwa das zwei- bis vierfache des Nennstromes begrenzt.The short-circuit amplitude increases with a circuit rate-dependent current rise rate. With this current increase, the value of the collector-emitter voltage U CE of the MOS-controlled power semiconductor TLI also increases. As soon as the collector-emitter voltage U CE is equal to its reference voltage UcEref, the control voltage U sc is suddenly lowered to the voltage defined by the Zener diode D3, so that the gate voltage is also reduced accordingly. As a result, the short-circuit amplitude can no longer increase to approximately ten times the nominal current of the power semiconductor TLI, but is limited to approximately two to four times the nominal current.
Bei der dargestellten Treiberstufe 10, die als Spannungssteuerung ausgeführt ist, ist die Begrenzungsschaltung 6 beim Einschaltvorgang tätig, bis die Kollektor-Emitterspannung UCE gleich seiner Referenzspannung UcEref ist. Soll die Schaltgeschwindigkeit des Leistungshalbleiters TLI sich nicht ändern, so muß der Steuerkreiswiderstand RG entsprechend der Spannungsreduzierung verringert werden. Damit die Begrenzungs- schaltung 6 beim Einschaltvorgang noch nicht aktiv ist, ist bei der Vorrichtung gemäß EP 0 467 682 A2 ein Kondensator vorgesehen, der zusammen mit dem Widerstand R2 eine Verzöge- rungszeit festlegt. Diese Verzögerungszeit ist derart ge- wählt, daß die Begrenzungsschaltung 6 erst dann aktiv werden kann, wenn der Leistungshalbleiter TLI eingeschaltet ist. Diese Maßnahme weist einige Nachteile auf, die in dieser europäischen Veröffentlichung genannt und behoben werden.In the driver stage 10 shown, which is designed as a voltage control, the limiting circuit 6 operates during the switch-on process until the collector-emitter voltage U CE is equal to its reference voltage UcEref. If the switching speed of the power semiconductor TLI is not to change, the control circuit resistance R G must be reduced in accordance with the voltage reduction. So that the limiting circuit 6 is not yet active during the switch-on process, a capacitor is provided in the device according to EP 0 467 682 A2, which, together with the resistor R2, defines a delay time. This delay time is so chooses that the limiting circuit 6 can only become active when the power semiconductor TLI is switched on. This measure has some disadvantages, which are mentioned and remedied in this European publication.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, diese Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nicht einrastenden MOS-gesteuerten Leistungshalbleiters derart weiter zu bilden, daß die zuvor genannten Nachteile nicht mehr auftreten.The invention is based on the object of further developing this device for reducing the short-circuit amplitude of a switchable, non-latching MOS-controlled power semiconductor in such a way that the aforementioned disadvantages no longer occur.
Diese Aufgabe wird erfindungsgemäß gelöst mit den Merkmalen des Anspruchs 1 bzw. des Anspruchs 2 bzw. des Anspruchs 3.This object is achieved according to the invention with the features of claim 1 or claim 2 or claim 3.
Der Nachteil der ändernden Schaltgeschwindigkeit tritt bei einer Treiberstufe, die für den Schaltvorgang als Stromquelle ausgeführt ist, nicht auf. Damit sich die Wirkungsweise einer Stromquelle während des Einschaltens ergibt, ist ein zusätzlicher Transistor und ein Widerstand vorgesehen, die gemäß dem kennzeichnenden Teil des Anspruchs 1 beim einschaltenden Transistor der Treiberstufe angeordnet sind. Außerdem wird beim Einschaltvorgang der Steuerkreiswiderstand mittels einer Diode überbrückt .The disadvantage of the changing switching speed does not occur with a driver stage which is designed as a current source for the switching process. In order for the operation of a current source to occur during switching on, an additional transistor and a resistor are provided, which are arranged according to the characterizing part of claim 1 when the transistor of the driver stage is switched on. In addition, the control circuit resistance is bridged by means of a diode when switching on.
Bei einer zweiten erfindungsgemäßen Vorrichtung weist die Begrenzungsschaltung einen zweiten Transistor auf, der mit einem Ausgang einer Gate-Emitter-Überwachung verbunden ist, die eingangsseitig über einen Widerstand mit dem Gate-Anschluß des Leistungshalbleiters verknüpft ist. Somit wird nicht nur das Verhalten der Kollektor-Emitterspannung, sondern auch das Verhalten der Gate-Emitterspannung für die Verminderung der Kurzschlußamplitude ausgewertet. Dabei besteht hier die Möglichkeit, jeweils einen Grenzwert für die Kollektor-Emitterspannung und für die Gate-Emitterspannung getrennt einstellen zu können. Mit der Gate-Emitter-Überwachung wird der Arbeits- bereich der Begrenzungsschaltung eingeschränkt. Dadurch ist die Begrenzungsschaltung nicht wahrend des Einschaltvorgangs aktiv, so daß die Schaltgeschw digkeit des Leistungshalbleiters ohne Reduzierung des Steuerkreiswiderstands sich nicht ändert .In a second device according to the invention, the limiting circuit has a second transistor which is connected to an output of a gate-emitter monitor which is connected on the input side via a resistor to the gate connection of the power semiconductor. Thus, not only the behavior of the collector-emitter voltage, but also the behavior of the gate-emitter voltage is evaluated for the reduction of the short-circuit amplitude. It is possible here to set a limit value for the collector-emitter voltage and for the gate-emitter voltage separately. With the gate-emitter monitoring, the working limited range of the limiting circuit. As a result, the limiting circuit is not active during the switch-on process, so that the switching speed of the power semiconductor does not change without reducing the control circuit resistance.
Bei einer dritten erf dungsgemäßen Vorrichtung ist die Entkopplungsdiode anodenseitig über den Widerstand mit der ersten Steuerspannungsquelle mit dem Gate-Anschluß des ab- schaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters verbunden. Dadurch wird ebenfalls die Gate- EmitterSpannung für die Verminderung der Kurzschlußamplitude ausgewertet. Bei dieser Ausführungsform wird ein Grenzwert für die Kollektor-Emitterspannung und für die Gate-Emitter- Spannung gemeinsam verwendet. Dadurch erhalt man gegenüber der zweiten Ausführungsform der erfmdungsgemäßen Vorrichtung eine besonders einfache Ausführungsform der erfmdungsgemäßen Vorrichtung .In a third device according to the invention, the decoupling diode is connected on the anode side via the resistor to the first control voltage source to the gate terminal of the switchable, non-latching, MOS-controlled power semiconductor. This also evaluates the gate-emitter voltage for reducing the short-circuit amplitude. In this embodiment, a limit for the collector-emitter voltage and for the gate-emitter voltage is shared. Compared to the second embodiment of the device according to the invention, this gives a particularly simple embodiment of the device according to the invention.
Bei einer vorteilhaften Ausführungsform der erfmdungsgemäßen Vorrichtungen ist ein Kondensator zwischen dem Ausgang der Kollektor-Emitter-Überwachung und dem Kollektor des Transistors der Begrenzungsschaltung oder zwischen Basis und Emitter des Transistors der Begrenzungsschaltung vorgesehen. Da- durch wird erreicht, daß bei einem Kurzschluß, der wahrend der leitenden Phase des MOS-gesteuerten Leistungshalbleiters entsteht (Kurzschlußfall II), die Begrenzungsschaltung nicht sprunghaft die Steuerspannung verringert, sondern m Abhängigkeit einer stetigen Funktion. Die Zeitverzogerung dieser stetigen Funktion wird mittels diesem Kondensator eingestellt. Die Plazierung des Kondensators in der Begrenzungsschaltung bestimmt die stetige Funktion, die eine Gerade mit negativer Steigung oder eine Hyperbel se n kann. Bei einer weiteren vorteilhaften Ausführungsform der erfindungsgemäßen Vorrichtungen ist ein Widerstand zwischen dem Ausgang der Kollektor-Emitter-Überwachung und der ersten Steuerspannungsquelle vorgesehen. Dadurch bildet dieser Wi- derstand zusammen mit einem Widerstand der Kollektor-Emitter- Überwachung einen Spannungsteiler, der die Spannung der Steuerspannungsquelle so herabsetzt, daß der Transistor der Begrenzungsschaltung gerade noch nicht aufgesteuert wird. Somit wird die unerwünschte Verzugszeit des Transistors der Begren- ∑ungsschaltung eliminiert und die Verminderung der Steuerspannung setzt sofort ein.In an advantageous embodiment of the devices according to the invention, a capacitor is provided between the output of the collector-emitter monitor and the collector of the transistor of the limiting circuit or between the base and emitter of the transistor of the limiting circuit. The result of this is that in the event of a short circuit which arises during the conducting phase of the MOS-controlled power semiconductor (short circuit case II), the limiting circuit does not suddenly reduce the control voltage, but rather as a function of a continuous function. The time delay of this continuous function is set by means of this capacitor. The placement of the capacitor in the limiting circuit determines the continuous function, which can be a straight line with a negative slope or a hyperbola. In a further advantageous embodiment of the devices according to the invention, a resistor is provided between the output of the collector-emitter monitoring and the first control voltage source. As a result, this resistor, together with a resistor of the collector-emitter monitoring, forms a voltage divider which reduces the voltage of the control voltage source in such a way that the transistor of the limiting circuit is just not yet open. The undesired delay time of the transistor of the limiting circuit is thus eliminated and the reduction in the control voltage begins immediately.
Zur weiteren Erläuterung der Erfindung wird auf die Zeichnung Bezug genommen, in der mehrere Ausführungsformen der Vorrich- tungen gemäß der Erfindung schematisch veranschaulicht sind.To further explain the invention, reference is made to the drawing, in which several embodiments of the devices according to the invention are illustrated schematically.
FIG 1 zeigt eine bekannte Ausführungsform, die1 shows a known embodiment, the
FIG 2 bis 4 zeigen jeweils eine erfindungsgemäße Vorrichtung, die FIG 5 und 6 zeigen jeweils eine vorteilhafte Ausführungsform der ersten und dritten erfindungsgemäßen Vorrichtung, wogegen die2 to 4 each show a device according to the invention, FIGS. 5 and 6 each show an advantageous embodiment of the first and third devices according to the invention, whereas the
FIG 7 und 8 jeweils eine Variante einer vorteilhaf en Ausführungsform der dritten erfindungsgemäßen Vor- richtung darstellen und in den7 and 8 each represent a variant of an advantageous embodiment of the third device according to the invention and in the
FIG 9 und 10 sind jeweils eine Variante einer weiteren vorteilhaften Ausführungsform der dritten erfindungsgemäßen Vorrichtung dargestellt.FIGS. 9 and 10 each show a variant of a further advantageous embodiment of the third device according to the invention.
In den FIG 1 bis 10 ist jeweils der abschaltbare, nichteinra- stende, MOS-gesteuerte Leistungshalbleiter TLI, der mit seinem Kollektor-Anschluß C an eine positive Zwischenkreis- schiene 2 angeschlossen ist, die eine positive Zwischen- kreisspannung +U2 führt und dessen Emitter-Anschluß E einer- seits mit einem Wechselstromanschluß 4 und andererseits mit einem Kollektor-Anschluß eines weiteren Leistungshalbleiters, der aus Übersichtlichkeitsgrunden nicht näher dargestellt ist, zur besseren Kennzeichnung mit einer breiteren Strichstärke gezeichnet. Damit soll gezeigt werden, daß jeweils dieser Teil der Darstellungen der FIG 1 bis 10 den Leistungs- teil darstellt.1 to 10 each show the turn-off, non-latching, MOS-controlled power semiconductor TLI, which is connected with its collector connection C to a positive DC link rail 2, which carries a positive DC link voltage + U 2 and the like Emitter connection E on the one hand with an AC connection 4 and on the other hand with a collector connection of another power semiconductor, which is not shown for reasons of clarity, drawn with a wider line width for better identification. This is intended to show that this part of the illustrations in FIGS. 1 to 10 represents the power part.
Bei einer Treiberstufe 10, die für den Einschaltvorgang als Stromquelle ausgeführt ist, macht sich dieser Nachteil nicht mehr bemerkbar. Eine derartige Treiberstufe 10 ist derWith a driver stage 10, which is designed as a current source for the switch-on process, this disadvantage is no longer noticeable. Such a driver stage 10 is the
FIG 2 dargestellt. Damit sich die Wirkung einer Stromquelle während des E schaltens ergibt, ist ein zusätzlicher Transistor T5 und ein Widerstand R5 vorgesehen. Der zusätzliche Transistor T5 ist mit seiner Kollektor-Emitterstrecke elek- trisch parallel zur Basis-Emitterstrecke des komplementären Transistors T2 geschaltet. Der Widerstand R5 ist zwischen Basis und dem Emitter des zusätzlichen Transistors T5 geschaltet. Mittels diesem zusätzlichen Transistor T5 und dem Widerstand R5 wird der MOS-gesteuerte Leistungshalbleiters TLI mittels einer Stromquelle eingeschaltet. Deshalb wird für den Einschaltvorgang kein Steuerkreiswiderstand RG mehr benotigt. Aus diesem Grund ist der Widerstand RG derart durch eine Diode D4 für den Einschaltvorgang überbrückt, daß dieser Widerstand RG nur f r den Ausschaltvorgang wirksam wird. An der Begrenzungsschaltung 6 und der Kollektor-Emitter-Überwachung 8 hat sich gegenüber der Ausführung gemäß FIG 1 nichts geändert.FIG 2 shown. An additional transistor T5 and a resistor R5 are provided so that the effect of a current source results during the E switching. The additional transistor T5 is electrically connected with its collector-emitter path parallel to the base-emitter path of the complementary transistor T2. The resistor R5 is connected between the base and the emitter of the additional transistor T5. The MOS-controlled power semiconductor TLI is switched on by means of a current source by means of this additional transistor T5 and the resistor R5. Therefore, the control circuit resistance R G is no longer required for the switch-on process. For this reason, the resistor RG is bridged by a diode D4 for the switch-on process in such a way that this resistor R G is only effective for the switch-off process. Nothing has changed on the limiting circuit 6 and the collector-emitter monitoring 8 compared to the embodiment according to FIG.
In der FIG 3 ist eine zweite erfmdungsgemaße Vorrichtung mit einer Ansteuereinheit gemäß FIG 1 dargestellt. Bei dieser zweiten Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters TLI weist die Begrenzungsschaltung 6 einen zweiten Transistor T8 auf, der mit seinem Basisanschluß mit einem Ausgang 18 einer Gate-Emitter-Uberwachung 20 verbunden ist. Diese Gate-Emitter-Überwachung 20 ist eingangsseitig mittels eines Widerstandes R8 mit dem Gate-Anschluß G des MOS-gesteuerten Leistungshalbleiters TLI verknüpft. Diese Gate-Emitter-Überwachung 20 besteht aus einer Reihenschaltung einer Zener-Diode D5 und einem Widerstand R9. Der Verbindungspunkt dieser beiden Bauelemente D5 und R9 bilden den Ausgang 18 der Gate-Emitter-Überwachung 20. Mit dieser Zener- Diode D5 in Verbindung mit der zweiten Steuerspannungsquelle UH2 kann die Referenzspannung UGEref für die Gate-Emitter- Spannung UGE eingestellt werden. Der zweite Transistor T8 der Begrenzungsschaltung 6 ist elektrisch in Reihe mit dem Transistor T4 dieser Schaltung 6 geschaltet.FIG. 3 shows a second device according to the invention with a control unit according to FIG. 1. In this second device for reducing the short-circuit amplitude of a turn-off, non-latching, MOS-controlled power semiconductor TLI, the limiting circuit 6 has a second transistor T8, whose base connection is connected to an output 18 of a gate-emitter monitoring 20 is. This gate-emitter monitoring 20 is linked on the input side by means of a resistor R8 to the gate terminal G of the MOS-controlled power semiconductor TLI. This gate-emitter monitor 20 consists of a series connection of a Zener diode D5 and a resistor R9. The connection point of these two components D5 and R9 form the output 18 of the gate-emitter monitoring 20. With this Zener diode D5 in conjunction with the second control voltage source UH2, the reference voltage U GE re f can be set for the gate-emitter voltage U GE become. The second transistor T8 of the limiting circuit 6 is electrically connected in series with the transistor T4 of this circuit 6.
Gegenüber der bekannten Vorrichtung gemäß FIG 1 wird hier auch noch die Gate-Emitterspannung UGE ausgewertet. Dadurch wird die Begrenzungsschaltung 6 erst dann aktiviert, wenn die Kollektor-Emitterspannung UCE gleich seiner Referenzspannung Ucεref und die Gate-Emitterspannung UGE gleich seiner Referenzspannung UcEre ist. Somit wird beim Einschaltvorgang die Be- grenzungsschaltung 6 nicht aktiviert, wie bei der ersten Ausführungsform gemäß FIG 1, sondern erst dann, wenn ein Kurzschlußfall eingetreten ist. Dadurch entfällt hier die Reduzierung des Wertes des Steuerkreiswiderstandes RQ.Compared to the known device according to FIG. 1, the gate-emitter voltage U GE is also evaluated here. As a result, the limiting circuit 6 is only activated when the collector-emitter voltage UC E is equal to its reference voltage Ucεre f and the gate-emitter voltage U GE is equal to its reference voltage UcEre. Thus, during the switch-on process, the limiting circuit 6 is not activated, as in the first embodiment according to FIG. 1, but only when a short circuit has occurred. This eliminates the need to reduce the value of the control circuit resistance RQ.
Die FIG 4 zeigt eine dritte erfindungsgemäße Vorrichtung, die sich von der bekannten Vorrichtung gemäß FIG 1 dadurch unterscheidet, daß die Entkopplungsdiode Dl anodenseitig über den Widerstand Rl anstelle mit der ersten Steuerspannungsquelle UH1 nun mit dem Gate-Anschluß G des MOS-gesteuerten Lei- stungshalbleiters TLI verbunden ist. Dadurch wird erreicht, daß die Begrenzungsschaltung 6 erst dann aktiviert wird, wenn die Gate-Emitterspannung UGE und die Kollektor-Emitterspannung UCE jeweils gleich einer Referenzspannung ist. Gegenüber der Ausführungsform gemäß FIG 3 werden keine zusätz- liehen Bauelemente benötigt, um die Gate-Emitterspannung UGE auszuwerten.4 shows a third device according to the invention, which differs from the known device according to FIG. 1 in that the decoupling diode D1 on the anode side via the resistor R1 instead of the first control voltage source UH1 now has the gate terminal G of the MOS-controlled power semiconductor TLI is connected. It is thereby achieved that the limiting circuit 6 is only activated when the gate emitter voltage U GE and the collector emitter voltage U CE are each equal to a reference voltage. Compared to the embodiment according to FIG. 3, no additional components are needed to evaluate the gate emitter voltage U GE .
In manchen Fällen reicht die Stromverstärkung eines Transi- stors T2 bzw. T3 der Treiberstufe 10 nicht aus, um einen MOS- gesteuerten Leistungshalbleiter TLI einschalten zu können. In diesem Fall kann man den Transistor T2 bzw. T3 einem Emitter- folger vorschalten. Man kann die so entstehende Darlington- Schaltung als einen Transistor auffassen. Man kann aber auch zwei komplementäre Transistoren T6 und T2 bzw. T7 und T3 zu einer Darlington-Schaltung verbinden, wie dies in FIG 5 dargestellt ist. Bei dieser Komplementär-Darlington-Schaltung T6, T2 bzw. T7, T3 bestimmt der Transistor T6 bzw. T7 im wesentlichen die Funktion, während der Transistor T2 bzw. T3 lediglich den Strom verstärkt. Damit der Transistor T6 bzw. T7 zum Emitterfolger wird, ist ein Widerstand R6 bzw. R7 gemäß der FIG 5 vorgesehen. Gegenüber der Ausführungsform gemäß FIG 2 ist die Treiberstufe 10 anstelle mit komplementären Transistoren T2 und T3 mit Komplementär-Darlington- Schaltungen T6,R6,T2 und T , R7 , T3 versehen.In some cases, the current gain of a transistor T2 or T3 of the driver stage 10 is not sufficient to be able to switch on a MOS-controlled power semiconductor TLI. In this case, the transistor T2 or T3 can be connected upstream of an emitter follower. The Darlington circuit thus created can be regarded as a transistor. But you can also connect two complementary transistors T6 and T2 or T7 and T3 to a Darlington circuit, as shown in FIG 5. In this complementary Darlington circuit T6, T2 or T7, T3, the transistor T6 or T7 essentially determines the function, while the transistor T2 or T3 merely amplifies the current. So that the transistor T6 or T7 becomes the emitter follower, a resistor R6 or R7 according to FIG. 5 is provided. Compared to the embodiment according to FIG. 2, the driver stage 10 is provided with complementary Darlington circuits T6, R6, T2 and T, R7, T3 instead of with complementary transistors T2 and T3.
In der FIG 6 ist die dritte erfindungsgemäße Vorrichtung mit einer Ansteuereinheit mit einer Treiberstufe 10 gemäß FIG 5 näher dargestellt.6 shows the third device according to the invention with a control unit with a driver stage 10 according to FIG. 5 in more detail.
In FIG 7 ist eine erste Variante einer vorteilhaften Ausfüh- rungsform der dritten erfindungsgemäßen Vorrichtung gemäß der FIG 4 dargestellt, wobei in der FIG 8 eine zweite Variante dieser vorteilhaften Ausführungsform der dritten erfindungs- gemäßen Vorrichtung dargestellt ist. Diese erste Variante der vorteilhaften Ausführungsform unterscheidet sich von der Ausführungsform gemäß FIG 4 dadurch, daß ein Kondensator Cl zwischen dem Ausgang 16 der Kollektor-Emitter-Überwachung 8 und dem Kollektor des Transistors T4 der Begrenzungsschaltung 6 vorgesehen ist. Bei der zweiten Variante ist der Kondensator Cl zwischen Basis und Emitter des Transistors T4 der Begrenzungsschaltung 6 vorgesehen (FIG 8). Dieser Kondensator Cl bildet zusammen mit den Widerstanden Rl und R2 ein Zeitglied, dessen Zeitkonstante die Änderung der Verminderung der Steu- erspannung Ust angibt. Bei der ersten Variante wird die Steuerspannung Ust entlang einer Geraden mit negativer Steigung vermindert, wobei die Zeitkonstante die negative Steigung angibt. Bei der zweiten Variante wird die Steuerspannung USt entlang einer Hyperbel abgesenkt. D.h., mit dieser Beschal- tung des Transistors T4 der Begrenzungsschaltung T6 wird eine Zeitfunktion der Kollektor-Ξmitterspannung dieses Transistors T4 erreicht, wodurch eine Sof -Einschaltung der Begrenzungsschaltung 6 erreicht wird, die keine sprungformige Änderung der Gate-Emitterspannung zur Folge hat, wodurch die auftre- tende Überspannung beim Abschalten des Kurzschlußstromes begrenzt wird.FIG. 7 shows a first variant of an advantageous embodiment of the third device according to the invention according to FIG. 4, FIG. 8 showing a second variant of this advantageous embodiment of the third device according to the invention. This first variant of the advantageous embodiment differs from the embodiment according to FIG. 4 in that a capacitor C1 is provided between the output 16 of the collector-emitter monitoring 8 and the collector of the transistor T4 of the limiting circuit 6. In the second variant is the capacitor Cl is provided between the base and emitter of the transistor T4 of the limiting circuit 6 (FIG 8). This capacitor C1 forms, together with the resistors R1 and R2, a timing element whose time constant indicates the change in the reduction in the control voltage U st . In the first variant, the control voltage U st is reduced along a straight line with a negative slope, the time constant indicating the negative slope. In the second variant, the control voltage U St is reduced along a hyperbola. That is, with this connection of the transistor T4 of the limiting circuit T6, a time function of the collector Ξmitter voltage of this transistor T4 is achieved, whereby a sof switching on of the limiting circuit 6 is achieved, which does not result in a sudden change in the gate-emitter voltage, as a result of which overvoltage occurring when the short-circuit current is switched off is limited.
In den FIG 9 und 10 ist jeweils eine erste und zweite Variante einer weiteren vorteilhaften Ausführungsform der dritten erfindungsgemaßen Vorrichtung gemäß FIG 4 dargestellt. Die Ausführungsform gemäß FIG 9 bzw. 10 unterscheidet sich von der Ausführungsform gemäß FIG 7 bzw. 8 dadurch, daß ein Widerstand Rll zwischen dem Ausgang 16 der Kollektor-Emitter- Überwachung 8 und dem positiven Bezugspotential "+" der An- Steuereinheit vorgesehen ist. Dieser Widerstand Rll bildet mit dem Widerstand R2 der Kollektor-Emitter-Überwachung 8 einen Spannungsteiler. Dieser Spannungsteiler wird so dimensioniert, daß der Transistor T4 der Begrenzungsschaltung 6 gerade noch nicht aufgesteuert wird. Dadurch wird vermieden, daß unnötig viel Zeit vergeht, bis die Steuerspannung des Transistors T4 den Schwellenwert erreicht hat, bei dem dieser einschaltet, also die gewünschte Wirkung der Begrenzungsschaltung 6 eintritt. Bei den dargestellten Ausführungsformen gemäß den FIG 2 bisFIGS. 9 and 10 each show a first and a second variant of a further advantageous embodiment of the third device according to the invention according to FIG. 4. The embodiment according to FIG. 9 or 10 differs from the embodiment according to FIG. 7 or 8 in that a resistor R11 is provided between the output 16 of the collector-emitter monitoring 8 and the positive reference potential "+" of the control unit. This resistor R11 forms a voltage divider with the resistor R2 of the collector-emitter monitoring 8. This voltage divider is dimensioned such that the transistor T4 of the limiting circuit 6 is not yet turned on. This avoids that an unnecessarily long time passes until the control voltage of the transistor T4 has reached the threshold value at which it switches on, that is to say the desired effect of the limiting circuit 6 occurs. In the illustrated embodiments according to FIGS 2 to
10 sind die Kollektor-Emitter-Überwachung 8 und die Begrenzungsschaltung 6 auf das negative Bezugspotential "-" der AnSteuereinheit bezogen. Es besteht jedoch auch die Möglichkeit, diese Einheiten 8 und 6 der Vorrichtung auf das Bezugspotential M der Ansteuereinheit zu beziehen, ohne daß sich die Wirkungsweise verändert. 10, the collector-emitter monitoring 8 and the limiting circuit 6 are related to the negative reference potential “-” of the control unit. However, there is also the possibility of referring these units 8 and 6 of the device to the reference potential M of the control unit without the mode of operation changing.

Claims

Patentansprüche claims
1. Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungs- halbleiters (TLI) mit einer Ansteuereinheit, die eine zwei komplementäre Transistoren (T2, T3 ) aufweisende Treiberstufe (10) und zwei Steuerspannungsquellen (UH1,UH2) aufweist, einer Begrenzungsschaltung (6), die eine Zener-Diode (D3) und einen Transistor (T4) aufweist, und einer Kollektor-Emitter- Überwachung (8), die aus einer Reihenschaltung eines Widerstandes (R2) und einer Zener-Diode (D2) besteht, wobei diese Begrenzungsschaltung (6) zwischen einem Eingang (12) und einem Bezugspotential ("-") der Treiberstufe (10) vorgesehen ist, wobei der Transistor (T4) dieser Begrenzungsschaltung (6) mit einem Ausgang (16) dieser Kollektor-Emitter-Überwachung (8) verknüpft ist, die eingangsseitig mittels einer Entkopplungsdiode (Dl) mit dem Kollektor-Anschluß (C) des Leistungshalbleiters (TLI) verbunden ist, und wobei diese Entkopplungsdiode (Dl) anodenseitig über einen Widerstand (Rl) mit einem positiven Anschluß der ersten Steuerspannungsquelle (UH1) verknüpft ist, d a d u r c h g e k e n n z e i c h n e t, daß ein zusätzlicher Transistor (T5) und ein Widerstand (R5) vorgesehen ist, wobei dieser zusätzliche Transistor (T5) mit seiner Kollektor-Emitterstrecke elektrisch parallel zur Basis-Emitterstrecke des einschaltenden Transistors (T2) der Treiberstufe (10) und der Widerstand (T5) zwischen Basis und Emitter dieses zusatzlichen Transistors (T5) geschaltet sind, und daß ein Steuerkreiswiderstand (RG) mittels einer Diode (D4) derart überbrückt ist, daß der Steuerkreiswiderstand (RG) nur für den Ausschaltvorgang wirksam ist.1. Device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor (TLI) with a control unit which has a driver stage (10) having two complementary transistors (T2, T3) and two control voltage sources (UH1, UH2), a limiting circuit (6), which has a Zener diode (D3) and a transistor (T4), and a collector-emitter monitor (8), which consists of a series connection of a resistor (R2) and a Zener diode (D2) This limiting circuit (6) is provided between an input (12) and a reference potential ("-") of the driver stage (10), the transistor (T4) of this limiting circuit (6) having an output (16) of this collector Emitter monitoring (8) is linked, which is connected on the input side by means of a decoupling diode (Dl) to the collector terminal (C) of the power semiconductor (TLI), and this decoupling diode (Dl) is connected on the anode side a resistor (R1) is connected to a positive connection of the first control voltage source (UH1), characterized in that an additional transistor (T5) and a resistor (R5) is provided, this additional transistor (T5) being electrically parallel with its collector-emitter path to the base-emitter path of the switching transistor (T2) of the driver stage (10) and the resistor (T5) between the base and emitter of this additional transistor (T5) are connected, and that a control circuit resistor (R G ) bypasses by means of a diode (D4) is that the control circuit resistance (R G ) is only effective for the switch-off process.
2. Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungs- halbleiters (TLI) mit einer Ansteuereinheit, die eine zwei komplementäre Transistoren (T2, T3 ) aufweisende Treiberstufe2. Device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor (TLI) with a control unit that has a two driver stage having complementary transistors (T2, T3)
(10) und zwei Steuerspannungsquellen (UH1, UH2 ) aufweist, einer Begrenzungsschaltung (6), die eine Zener-Diode (D3 ( und einen Transistor (T4) aufweist, und einer Kollektor-Emitter- Überwachung (8) , wobei dies Begrenzungsschaltung (6) zwischen einem Eingang (12) und einem Bezugspotential ("-") der Treiberstufe (10) vorgesehen ist, wobei der Transistor (T4) dieser Begrenzungsschaltung (6) mit einem Ausgang (16) dieser Kollektor-Emitter-Überwachung (8) verknüpft ist, die ein- gangsseitig mittels einer Entkopplungsdiode (Dl) mit dem Kollektor-Anschluß (C) des Leistungshalbleiters (11) verbunden ist, d a d u r c h g e k e n n z e i c h n e t, daß eine Gate-Emitter-Überwachung (20) vorgesehen ist, die eine Reihenschaltung einer Zener-Diode (D5) und eines Widerstandes (R9) aufweist, und daß die Begrenzungsschaltung (6) einen zweiten Transistor (T8) aufweist, der mit einem Ausgang (18) dieser Gate-Emitter-Überwachung (20) verbunden ist, die eingangsseitig über einen Widerstand (R8) mit dem Gate- Anschluß (G) des Leistungshalbleiters (TLI) verknüpft ist.(10) and two control voltage sources (UH1, UH2), a limiting circuit (6), which has a zener diode (D3 (and a transistor (T4)), and a collector-emitter monitoring (8), this limiting circuit ( 6) is provided between an input (12) and a reference potential ("-") of the driver stage (10), the transistor (T4) of this limiting circuit (6) having an output (16) of this collector-emitter monitoring (8) is linked, which is connected on the input side by means of a decoupling diode (Dl) to the collector connection (C) of the power semiconductor (11), characterized in that a gate-emitter monitoring (20) is provided which connects a Zener Diode (D5) and a resistor (R9), and that the limiting circuit (6) has a second transistor (T8) which is connected to an output (18) of this gate-emitter monitoring (20), the input side of which Resistance (R8) is linked to the gate connection (G) of the power semiconductor (TLI).
3. Vorrichtung zur Verminderung der Kurzschlußamplitude eines abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiterschalters (TLl)mit einer Ansteuereinheit, die eine zwei komplementäre Transistoren (T2, T3 ) aufweisende Treiberstufe (10) und zwei Steuerspannungsquellen (UH1, UH2 ) aufweist, einer Begrenzungsschaltung (6), die eine Zener-Diode (D3) und einen Transistor (T4) aufweist, und einer Kollektor- Emitter-Überwachung (8), die aus einer Reihenschaltung eines Widerstandes (R2) und einer Zener-Diode (D2) besteht, wobei diese Begrenzungsschaltung (6) zwischen einem Eingang (12) und einem Bezugspotential ("-") der Treiberstufe (10) vorgesehen ist, wobei der Transistor (T4) dieser Begrenzungsschaltung (6) mit einem Ausgang (16) dieser Kollektor-Emitter- Überwachung (8) verknüpft ist, die eingangsseitig mittels ei- ner Entkopplungsdiode (Dl) mit dem Kollektor-Anschluß (C) des3. Device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor switch (TLl) with a control unit, which has a two complementary transistors (T2, T3) driver stage (10) and two control voltage sources (UH1, UH2), a limiting circuit (6), which has a Zener diode (D3) and a transistor (T4), and a collector-emitter monitor (8), which consists of a series connection of a resistor (R2) and a Zener diode (D2), said limiting circuit (6) being provided between an input (12) and a reference potential ("-") of the driver stage (10), the transistor (T4) of this limiting circuit (6) having an output (16) of this collector-emitter Monitoring (8) is linked, the input side by means of ner decoupling diode (Dl) with the collector terminal (C) of the
Leistungshalbleiters (TLI) verbunden ist, d a d u r c h g e k e n n z e i c h n e t, daß diese Entkopplungsdiode (Dl) anodenseitig über einen Wi- derstand (Rl) mit dem Gate-Anschluß (G) des abschaltbaren, nichteinrastenden, MOS-gesteuerten Leistungshalbleiters (TLI) verbunden ist.Power semiconductor (TLI) is connected, so that this decoupling diode (Dl) is connected on the anode side via a resistor (R1) to the gate terminal (G) of the switchable, non-latching, MOS-controlled power semiconductor (TLI).
4. Vorrichtung nach Anspruch 1 oder 3, d a d u r c h g e k e n n z e i c h n e t, daß die komplement ren Transistoren (T2.T3) mittels weiterer komplementärer Transistoren (T6,T7) und zweier Widerstände (R6,R7) jeweils zu einer Komplementar-Darlmgton-Schaltung (T3,T7,R7;T2,T6,R6) verknüpft sind.4. Apparatus according to claim 1 or 3, characterized in that the complementary transistors (T2.T3) by means of further complementary transistors (T6, T7) and two resistors (R6, R7) each form a complementary Darlmgton circuit (T3, T7 , R7; T2, T6, R6) are linked.
5. Vorrichtung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß ein Kondensator (Cl) zwischen dem Ausgang (16) der Kol- lektor-Emitter-Uberwachung (8) und dem Kollektor des Transi- stors (T4) der Begrenzungsschaltung (6) vorgesehen ist.5. Device according to one of claims 1 to 3, characterized in that a capacitor (Cl) between the output (16) of the collector-emitter monitoring (8) and the collector of the transistor (T4) of the limiting circuit (6th ) is provided.
6. Vorrichtung nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t, daß ein Kondensator (Cl) zwischen Basis und Emitter des Tran- sistors (T4) der Begrenzungsschaltung (6) vorgesehen ist.6. Device according to one of claims 1 to 3, that a capacitor is provided between the base and emitter of the transistor (T4) of the limiting circuit (6).
7. Vorrichtung nach Anspruch 5 oder 6, d a d u r c h g e k e n n z e i c h n e t, daß ein Widerstand (Rll) zwischen dem Ausgang (16) der Kol- lektor-Emitter-Uberwachung (8) und einem positiven Anschluß der ersten Steuerspannungsquelle (UH1) vorgesehen ist. 7. Apparatus according to claim 5 or 6, so that a resistor (Rll) is provided between the output (16) of the collector-emitter monitor (8) and a positive connection of the first control voltage source (UH1).
PCT/DE1997/002020 1996-09-20 1997-09-10 Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor WO1998012816A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
EP97944696A EP0927462A1 (en) 1996-09-20 1997-09-10 Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1996138619 DE19638619A1 (en) 1996-09-20 1996-09-20 Device for reducing the short-circuit amplitude of a switchable, non-latching, MOS-controlled power semiconductor
DE19638619.5 1996-09-20

Publications (1)

Publication Number Publication Date
WO1998012816A1 true WO1998012816A1 (en) 1998-03-26

Family

ID=7806366

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1997/002020 WO1998012816A1 (en) 1996-09-20 1997-09-10 Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor

Country Status (3)

Country Link
EP (1) EP0927462A1 (en)
DE (1) DE19638619A1 (en)
WO (1) WO1998012816A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1388940A2 (en) * 2002-08-09 2004-02-11 Semikron Elektronik GmbH Patentabteilung Circuit arrangement for controlling power transistors

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19918966A1 (en) * 1999-04-27 2000-11-02 Daimler Chrysler Ag Overcurrent protection method for insulated gate bipolar transistor (IGBT) in static converter of electric drive, monitors, reduces and adjusts cathode voltage in such a way that transistor is switched off when threshold value is exceeded
DE10143487C2 (en) * 2001-09-05 2003-07-24 Siced Elect Dev Gmbh & Co Kg Switching device with a power switching element protected against overload
DE202006002762U1 (en) 2006-02-21 2006-05-04 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Circuit for switching a voltage-controlled transistor
DE102016212211B4 (en) * 2016-07-05 2019-02-21 Siemens Aktiengesellschaft Short circuit detection
DE102022207192A1 (en) * 2022-07-14 2024-01-25 Robert Bosch Gesellschaft mit beschränkter Haftung Monitoring device and method for monitoring a flyback converter, flyback converter

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354435A2 (en) * 1988-08-12 1990-02-14 Hitachi, Ltd. A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system
DE3905645A1 (en) * 1989-02-21 1990-08-23 Licentia Gmbh Driving method for improving the overcurrent breaking performance of semiconductor circuit breakers with MOS control input

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3689445T2 (en) * 1985-02-08 1994-07-14 Toshiba Kawasaki Kk Protection circuit for an insulated gate bipolar transistor.
DE4012382A1 (en) * 1990-04-18 1991-10-24 Licentia Gmbh Power semiconductor switching off method for switch protection - has discharge of switch capacitance before turn off only in overload conditions
JP2669117B2 (en) * 1990-07-19 1997-10-27 富士電機株式会社 Drive circuit for voltage-driven semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0354435A2 (en) * 1988-08-12 1990-02-14 Hitachi, Ltd. A drive circuit for an insulated gate transistor; and its use in a switching circuit, a current switching apparatus and an induction motor system
DE3905645A1 (en) * 1989-02-21 1990-08-23 Licentia Gmbh Driving method for improving the overcurrent breaking performance of semiconductor circuit breakers with MOS control input

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"DRIVERS FOR IGBTS INCLUDE SHORT CIRCUIT PROTECTION", ELECTRONICS WORLD AND WIRELESS WORLD, vol. 99, no. 1687, 1 June 1993 (1993-06-01), pages 493, XP000374067 *
LEE T C ET AL: "CHARACTERIZATION AND SNUBBING OF A BIDIRECTIONAL MCT SWITCH IN A RESONANT AC LINK CONVERTER", IEEE TRANSACTIONS ON INDUSTRY APPLICATIONS, vol. 31, no. 5, 1 September 1995 (1995-09-01), pages 978 - 985, XP000535573 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1388940A2 (en) * 2002-08-09 2004-02-11 Semikron Elektronik GmbH Patentabteilung Circuit arrangement for controlling power transistors
EP1388940A3 (en) * 2002-08-09 2005-11-16 SEMIKRON Elektronik GmbH & Co. KG Circuit arrangement for controlling power transistors

Also Published As

Publication number Publication date
DE19638619A1 (en) 1998-04-02
EP0927462A1 (en) 1999-07-07

Similar Documents

Publication Publication Date Title
DE2638178C2 (en) Protection device for integrated circuits against overvoltages
EP0060336A2 (en) Method of driving a power FET switching transistor and circuit arrangements for carrying out this method
EP0620957B1 (en) Circuit for protecting a mosfet power transistor
EP1728324B1 (en) Control circuitry for controlling a power electronic circuit and method therefor
DE3126525A1 (en) "VOLTAGE-CONTROLLED SEMICONDUCTOR SWITCH AND RELATED VOLTAGE CONVERTER CIRCUIT"
EP0756782B1 (en) Dc control circuit
DE2520431B2 (en) Power transistor switch
EP0643485B1 (en) Circuit arrangement for soft switching off of a FET semiconductor device in case of overcurrent
WO1998009378A1 (en) Process and device for optimizing the power-down cycle of a non-engaging, interruptable power semiconductor switch
DE3905645C2 (en)
EP0361211B1 (en) Protection circuit for a power semiconductor unit
EP0927462A1 (en) Device for reducing short-circuit amplitude of a disconnectable non-latching mos-controlled power semiconductor
EP0384937A1 (en) Protection circuit for a power MOSFET
DE102010008815A1 (en) Overvoltage protection for a semiconductor switch
WO2003085832A1 (en) Circuit arrangement for control of a semiconductor circuit
DE102016210798B3 (en) Power semiconductor circuit
DE202014105631U1 (en) Circuit arrangement for reducing overvoltages
AT523936B1 (en) METHOD AND DEVICE FOR CONTROLLING A SEMICONDUCTOR SWITCH
DE3536447C2 (en) Short-circuit and overload-proof transistor output stage
DE10035388C2 (en) Current switching arrangement
EP2020748A2 (en) Active clamping switch for a high performance semiconductor switch
DE3435324C2 (en)
DE10035387B4 (en) Current switching arrangement
DE102018107146B4 (en) Control device for a power semiconductor switch
DE19717715C2 (en) Method for controlling a field-controlled power semiconductor switch

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CA CN KR RU US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1997944696

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1997944696

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: CA

WWW Wipo information: withdrawn in national office

Ref document number: 1997944696

Country of ref document: EP