WO1997044884A1 - Switching power source circuit - Google Patents

Switching power source circuit Download PDF

Info

Publication number
WO1997044884A1
WO1997044884A1 PCT/JP1996/001345 JP9601345W WO9744884A1 WO 1997044884 A1 WO1997044884 A1 WO 1997044884A1 JP 9601345 W JP9601345 W JP 9601345W WO 9744884 A1 WO9744884 A1 WO 9744884A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
circuit
current
switch
mosfet
Prior art date
Application number
PCT/JP1996/001345
Other languages
French (fr)
Japanese (ja)
Inventor
Shinya Hatafuku
Masayuki Horie
Shuuichi Sakai
Original Assignee
Hitachi, Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi, Ltd. filed Critical Hitachi, Ltd.
Priority to PCT/JP1996/001345 priority Critical patent/WO1997044884A1/en
Publication of WO1997044884A1 publication Critical patent/WO1997044884A1/en

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Definitions

  • the present invention relates to a switching power supply circuit, and relates to an effective technique mainly used for a circuit composed of a control IC and a power MOSFET.
  • Japanese Patent Application Laid-Open No. 7-59364 A device in which the number of MOS FETs to be operated in parallel is switched is disclosed in Japanese Patent Application Laid-Open No. 7-59364.
  • Japanese Patent Application Laid-Open No. 2-55572 Japanese Patent Application Laid-Open No. Japanese Patent Application Laid-Open Nos. 3-0 7741, JP-A-Heisei 4-08065 and JP-A-4-156273, the number of switching elements operated in parallel according to the output current.
  • Japanese Patent Application Laid-Open No. Heisei 5-9-1745 discloses an example of such control.
  • the present invention uses an output MOSFET (insulated gate) as a switching element.
  • Type field effect transistor the same shall apply hereinafter
  • a small size MOSFET for small current and a large size MOSFET for large current and switching one of the above MOSFETs according to the output current.
  • a two-channel control IC one channel controls the MOSFET that supplies the drive current to the inductor, and the other channel controls the MOSFET that transmits the back electromotive force of the inductance to the load side. Control. Switching of the oscillation frequency is also performed according to the output current.
  • FIG. 1 is a block diagram showing an embodiment of a switching power supply circuit according to the present invention
  • FIG. 2 is a schematic circuit diagram for explaining the output current detection circuit of FIG.
  • FIG. 3 is a configuration diagram for explaining one embodiment of an output MOSFET
  • FIG. 4 is a basic diagram for explaining the operation of one embodiment of a switching power supply circuit according to the present invention.
  • FIG. 5 is a circuit diagram showing one embodiment of an oscillation circuit used in the switching power supply circuit according to the present invention.
  • FIG. 6 is a circuit diagram showing the switching power supply circuit shown in FIG.
  • FIG. 7 is a timing chart for explaining an example of the operation of FIG. 7.
  • FIG. 7 is a block diagram showing one embodiment of a control IC used in the switching power supply circuit according to the present invention.
  • FIG. 1 is a block diagram showing an embodiment of a switching power supply circuit according to the present invention
  • FIG. 2 is a schematic circuit diagram for explaining the output current detection circuit of FIG.
  • FIG. 3 is a configuration diagram
  • FIG. 9 Current and efficiency of the switching power supply circuit according to FIG. 9 is a block diagram showing another embodiment of the switching power supply circuit according to the present invention
  • FIG. 10 is a characteristic diagram for explaining the switching power supply circuit according to the present invention.
  • FIG. 2 is an overall block diagram showing an embodiment of a power supply circuit using a path. BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in more detail with reference to the accompanying drawings.
  • FIG. 1 is a block diagram showing one embodiment of a switching power supply circuit according to the present invention.
  • an existing two-channel control IC is used as a control circuit.
  • a control IC “ ⁇ 161 16” sold by Hitachi, Ltd. as described later can be used.
  • This control circuit is roughly composed of an output voltage control circuit and a frequency oscillation circuit.
  • the output voltage control circuit uses a triangular wave formed by a frequency oscillation circuit to form a pulse width modulation pulse such that the output voltage becomes a desired voltage.
  • a pulse width modulated output pulse is formed using the input voltage terminal E 2 and the output terminal CH 2 of one of the two channels.
  • the pulse output from the output terminal CH2 is supplied to the gate of either the P-channel type (Pch) output MOSFET Q1 or Q2 via the switch circuit SW1.
  • the output MOSFET Q1 is composed of a relatively large size MOSFET that is capable of supplying current in the high current region.
  • the output MOSFET Q2 is composed of a relatively small size MOSFET that has only a small current supply capability corresponding to a small current region.
  • the sources of the two MOSFETs Q 1 and Q 2 are connected together and supplied with the input voltage Vcc.
  • the drains of the MOSFETs Q1 and Q2 are commonly connected to one end of a choke coil L.
  • a Schottky barrier diode SBD constituting a smoothing circuit is provided between one end of the choke coil L and the ground potential of the circuit. This diode SBD turns off the output MOSFET Q1 or Q2 and stores it in the choke coil L. It is connected from the ground potential side to the choke coil L side so that a current generated by the back electromotive force due to the applied energy flows.
  • a capacitor C forming a smoothing circuit is provided between the choke coil L and the installation potential of the circuit at the other end.
  • the two MOSFETs Q1 and Q2 are provided to reduce the power consumption in the full range from the small current region to the large current region, and the gates of the MOSFETs Q1 and Q2 are connected via the switch circuit SW1.
  • the output MOSFET Q2 is switched by the pulse width modulation pulse output from the output terminal CH2
  • the output MOSFET Q1 is switched by the pulse width modulation pulse output from the output terminal CH2.
  • the reason why the two output MOSFETs Q1 and Q2 are provided and switched to correspond to the magnitude of the output current in this manner is as follows.
  • wiring with low inductance is performed as described above.
  • simply connecting in parallel with a wiring made of a copper plate will result in different wiring lengths of the gate, drain, etc. of the MOSFET, and accordingly, the turn-on and turn-off of the MOSFET will be different.
  • the MOSFET Q1 or Q2 is a vertical power MOSFET as shown in Fig. 3, and the cross-sectional view of Fig.
  • the parasitic capacitance between the source (Source), gate (Gate) and drain (Drain) is as follows.
  • Source capacitance C GS is, C, s, consists of + C, s2 + C l ( 3
  • drain, source capacitance C DS consists of a C dsl + C ds2, gate, drain capacitance C GD is , C, d .
  • the gate electrode is composed of a silicon gate (Silicon Gate), and the source electrode is composed of an aluminum layer (Aluminum) formed thereon.
  • the gate electrode extends to a substrate n- as a drain, a P-type diffusion layer as a channel, and an N + type diffusion layer as a source region.
  • a source electrode is provided with an interlayer insulating film.
  • the parasitic capacitances C, d , C iSl C. s2 , and C ls3 each have a relatively large capacitance value because they are sandwiched between them.
  • the input amount C iss of the output MOSFETs Q 1 and Q 2 consists of the gate-source capacitance C GS and the gate-drain capacitance C GD , and corresponds to that size. For this reason, when switching a large-sized output MOSFET that has a large current supply capability, the charge-discharge current cannot be ignored during operation in the small-current region, and the DC-DC conversion efficiency deteriorates.
  • the switch circuit SW1 when a small current is output, the switch circuit SW1 is switched to supply the pulse output from the output terminal CH2 of the control IC to the small-sized MOSFET Q2, and the reactive current there is reduced. To minimize the DC-DC conversion efficiency in the small current region. suppress.
  • An output current detection circuit is provided to control the switching of the switch circuit SW1 as described above.
  • this output current detection circuit is not particularly limited, when the output current lout is 0.3 A or less, the output MOSFET Q2 is used by the switch circuit SW1. When the output current lout becomes 0.3 A or more, the switch circuit SW1 is switched to use the output MOSFETQ1 instead of the output MOSFETQ2.
  • the output voltage Vout is divided by the voltage dividing resistor and fed back to the input terminal E1 of the control IC. This divided voltage is input to the input voltage terminal E1 to form a pulse width modulation pulse for obtaining a desired output voltage, and is output from the output terminal CH2.
  • FIG. 2 shows a circuit diagram of one embodiment of the output current detection circuit (comparator).
  • the circuit shown in FIG. 1 related to the invention is also drawn to facilitate understanding of the invention.
  • the output current detection circuit amplifies the voltage drop in the resistor R1 inserted in series in the output current path by the amplifier circuit AMP to form a low-level high-level detection signal.
  • the amplifier circuit AMP is provided with an offset voltage as a reference voltage, and forms a low-level output signal when the voltage drop at the resistor R1 is smaller than the reference voltage.
  • the switch circuit SW1 operates to transmit each input pulse to the gate of the output! IOSFET Q2.
  • the output signal of the amplifier AMP is switched from low level to high level. By this high-level control signal, the switch circuit SW1 operates to transmit each input pulse to the gate of the output MOSFET Q1.
  • the output current detection signal thus formed is connected to the switch circuit S Since the switch control of Wl is performed, when the output current is in a small current region, the small-sized output MOSFET Q2 is turned on and off in response to the pulse width modulation pulse, and the DC current using the back electromotive force in the choke coil L is used.
  • the large-sized output MO SFET Q 1 When the output current is in the large current region, the large-sized output MO SFET Q 1 is turned on and turned off in response to the pulse width modulation pulse, and the DC-DC conversion operation using the back electromotive force of the choke coil L is performed. I do.
  • the switching operation of the large-sized output MOSFET Q2 as described above makes it possible to supply a desired large load current, and therefore, a comparison with the relatively large-sized output MOSFET Q1 is performed.
  • the current consumed for charging and discharging a large input capacitance also increases, the output current itself increases further, and these reactive currents can be substantially neglected. It can be kept high.
  • the diode SBD is provided with N-channel (Nch) switch MOSFETs Q3 and Q4 in parallel.
  • the switch MOSFET Q3 has a relatively large size to allow a large current to flow in response to the output MOSFET Q1.
  • the switch MOSFET Q4 is sized relatively small so that only a relatively small current flows in response to the output MOSFET Q2.
  • the remaining one channel E1 and CH1 of the above control IC is used.
  • the pulse width modulation pulse output from the output terminal CH1 is controlled by the MOS SFETQ 3 in the large current region and the MOS FET TQ 4 in the small current region via the same switch circuit SW2 as described above. Controlled. Since the N-channel MOS FETs Q3 and Q4 are used as described above, the switching operation can be performed complementarily on the P-channel output MOSFETs Q1 and Q2.
  • the output MOSFET Q1 and the switch MOSFET Q3 or the output MOSFET Q2 and the switch MOSFET Q4 are simultaneously turned on, a through current will flow between the two MOSFETs Q1 and Q3 or Q2 and Q4. Will flow.
  • the output divided voltage input to the input voltage terminal E1 is level shifted by a level shift means such as a diode D.
  • FIG. 4 is a circuit diagram for explaining a measure for preventing power loss due to the forward voltage of the Schottky barrier diode as described above.
  • the basic operation is described.
  • the two output MOSFETs Q 1 and Q 2 are drawn as the output M ⁇ SF ETQ 2
  • the switch MOSFETs Q 3 and Q 4 are Pictured as F ETQ 3.
  • the output current 2IDS of the output MOSFET 2 is Through the coil L, it flows to the load, the capacitor C and the voltage dividing resistor circuit.
  • the output signal changes to a high level, the output MOSFET 2 is turned off, and the current generated by the back electromotive force generated by the energy stored in the choke coil L becomes the forward current 4ISBD of the Schottky barrier diode 4. Flows as In such a current path, a forward voltage VF in the Schottky barrier diode 4 causes a loss with respect to a back electromotive voltage generated by energy stored in the choke coil L.
  • reference numeral 6 denotes a capacitor for determining an oscillation frequency in a triangular wave generating circuit for forming a pulse width modulation pulse
  • reference numeral 7 denotes a resistor
  • Reference numeral 8 denotes an output voltage of the error chamber EA 1 of the channel CH 1 which receives the reference voltage and the divided output of the output voltage
  • 9 denotes a level shift of the output of the error amplifier EA 1 by the level shift means 5.
  • FIG. 6 is a timing chart for explaining an example of the operation.
  • the error amplifier outputs 8 and 9 are changed with a certain level difference set by the level shift means 5 described above. For this reason, the pulse width of the channel C HI is made narrower by the above level difference than the pulse width of the output pulse of the channel CH 2.
  • the level of the error amplifier output 9 is low, so the output pulse of channel CH2 changes from low level to high level first, and the P-channel output Turn MOS FET 2 off.
  • the triangular wave reaches the error amplifier output 8 and sets the gate voltage of the switch M 0 SFET 3 corresponding to the channel CH 1 to a high level to turn on the MOSFET 3.
  • the level of the error amplifier output 8 is high, so the output pulse of channel CH 1 changes from the high level to the low level first, and the N-channel switch MOSFET 3 is turned off. Let it be in a state.
  • the triangular wave reaches the error amplifier output 9, and sets the gate voltage of the output MOSFET 2 corresponding to the channel CH2 to low level to turn on the MQSFET2.
  • FIG. 5 shows a circuit diagram of one embodiment of the triangular wave generation circuit.
  • the triangular wave formed by the triangular wave generating circuit is a voltage waveform that serves as a reference when forming a pulse width modulation pulse.
  • a constant voltage obtained by subtracting the base-emitter voltage V BE of the transistor T1 from the constant voltage VB is applied to the external timing resistor RT, and is determined by the resistor RT.
  • a constant current Io is always passed through an external timing capacitor (capacity) CT via a current mirror circuit composed of transistors T2 and T4, and the CT terminal voltage is changed by the differential transistors ⁇ 7, ⁇ 8.
  • the switch transistor T12 When the threshold voltage VH of the comparator consisting of the current mirror load transistors ⁇ 9 and ⁇ 10 is exceeded, the switch transistor T12 is turned off from the comparator output, and the timing is set by transistors ⁇ 5 and ⁇ 6 in the form of a current mirror. Discharge 2 I 0 from the capacitance CT. The transistor T11 is turned on by the output of the comparator, and the voltage supplied to the comparator is switched from the high voltage V ⁇ to the low voltage VL.
  • the switch transistor T12 When the C ⁇ terminal voltage becomes lower than the comparator threshold voltage VL due to the discharging operation, the switch transistor T12 is turned on from the comparator output to turn on the transistors ⁇ 5 and ⁇ 6 in the form of a current mirror. Stop and let the capacitor CT perform charging operation with the constant current I 0 again. This comparator output turns off the switch transistor # 11, and switches the voltage supplied to the comparator from the low voltage VL to the high voltage VH.
  • a triangular wave voltage is generated by repeating the same operation.
  • the frequency of the triangular wave is determined by the resistance value of the timing resistor RT and the capacitance value of the timing capacitor CT. That is, when the resistance value of the resistor RT is increased, the current value of the constant current I0 is reduced, so that it takes time for the charge / discharge operation and the oscillation frequency is reduced. Further, when the capacitance value of the timing capacitor CT is increased, the charging / discharging operation with the constant current I0 takes time, and the oscillation frequency is similarly lowered.
  • the resistance is switched to the resistance R ⁇ 1 and the resistance RT2 via the switch circuit SW3.
  • the timing resistor RT1 sets a high frequency such as an oscillation frequency of 200 KHz. It is made to have a relatively small resistance value.
  • the timing resistor RT2 has a relatively large resistance value so that the oscillation frequency is set to a low frequency such as 50 KHz.
  • the switch circuit SW3 is switched to the resistor RT2 side by the output current detection circuit, and the oscillation frequency in the small current region is reduced. Make it as low as 50 KHz.
  • the oscillation frequency of the pulse width modulation pulse at that time is also reduced, resulting in oscillation. It is possible to prevent an increase in the reactive current due to the charge / discharge operation of the circuit and the charge / discharge operation of the gate capacitance of the output MOSFET Q2 and the switch MOSFET Q4.
  • FIG. 7 is a block diagram showing one embodiment of the control IC used in the present invention.
  • This control IC is “161 16” sold by Hitachi, Ltd. as described above.
  • This control IC has two channels.
  • Channel 1 corresponds to terminals 4 to 9 and is used for step-down or inverting control.
  • Channel 2 corresponds to terminals 12 to 16 and is dedicated to step-down control.
  • Terminals 2 and 3 are used to set the oscillation frequency.
  • the oscillation frequency of the triangular wave is set by the switching resistor.
  • Terminals 4 to 6 are the input and output voltage terminals for the error amplifier EA 1 corresponding to channel 1.
  • Terminals 16 and 17 are for the error amplifier EA 2 corresponding to channel 2.
  • Terminals 7 and 14 are for dead band duty and soft start of both channels.
  • the dead band duty is set by adjusting the input voltage of the DB terminal, and the reference voltage of the 19th terminal formed by the reference voltage generating circuit can be formed by an external voltage dividing resistor. It is convenient.
  • Terminals 8 and 16 are used to determine how to set the overcurrent values for both channels.
  • Terminals 9 and 12 output pulse width modulated pulses corresponding to channels 1 and 2.
  • Terminal 10 is a ground potential terminal, and terminal 11 is a terminal for supplying an input voltage V 1N (Vcc).
  • FIG. 8 is a characteristic diagram for explaining the efficiency of the switching power supply circuit according to the present invention.
  • the efficiency of the conventional switching power supply circuit is also shown for comparison.
  • the use of a MOS FET with a small input capacitance C iss and the low oscillation frequency enable the high efficiency to be maintained by reducing the reactive current there.
  • the efficiency can be increased because the MOSFET can be switched to a small on-resistance (low Ron).
  • the above-described switch circuit since the above-described switch circuit is used, there is no problem such as the above-described switching shift between the parallel MOSFETs and parasitic oscillation, and no special countermeasure is required. Real Simplification and assembling on the mounting board are facilitated.
  • FIG. 9 is a block diagram of another embodiment of the switching power supply circuit according to the present invention. If the control IC has one channel, the switch MOSFETs Q3 and Q4 as described above may be omitted. In this case, the loss in the forward voltage VF in the Schottky barrier diode SBD remains, but the above-mentioned DC by switching the output MOSFETs Q1 and Q2 and the oscillation frequency between the small current region and the large current region. — DC conversion efficiency can be improved with a simple configuration.
  • FIG. 10 is a block diagram showing one embodiment of a battery-powered equipment power supply system using the switching power supply circuit according to the present invention.
  • the power supply system of this embodiment is intended for, but not limited to, notebook personal computers.
  • the AC adapter controls the switch by the control IC to form a DC power supply corresponding to the battery from the commercial AC power supply.
  • the control microcomputer microcomputer controls the switch to form the input voltage of the switching power supply circuit by the applied voltage, and to control the built-in secondary voltage. Charge the battery (for example, Li-ion secondary battery).
  • the microcomputer turns off the switch on the AC adapter side and supplies the secondary battery to the switching power supply circuit.
  • the switching power supply forms the operating voltage of the notebook PC (personal computer) itself, such as +5 V or +3 V.
  • a switching power supply circuit for forming +12 V for a backlight of a liquid crystal display device is provided.
  • This switching power supply circuit operates a boost that boosts an input voltage such as 6 V to 12 V.
  • the operational effects obtained from the above embodiment are as follows.
  • the output MO SFET insulated gate field effect transistor, the same applies hereinafter
  • the output MO SFET insulated gate field effect transistor, the same applies hereinafter
  • the output MO SFET insulated gate field effect transistor, the same applies hereinafter
  • the output MO SFET insulated gate field effect transistor, the same applies hereinafter
  • the M 0 SFET is switched and used. With this configuration, the output MOSFETs are not connected in parallel, and the problem of current concentration due to the deviation of parasitic oscillation switching is improved, and the efficiency in the full range from the small current region to the large current region is improved. be able to.
  • a two-channel control IC is used to control the M 0 SFET that supplies the drive current to the inductance in one channel, and the back electromotive force of the above-mentioned inductance in the remaining one channel
  • the efficiency can be further improved by controlling the MOSFET that transmits the load to the load side.
  • the control IC includes the output MOSFETs Ql and Q2, the switch circuit SW1, the switch MOSFETs Q3 and Q4, the switch circuit SW2, and the switch circuit SW3 for switching the frequency. It may be. With this configuration, the switching power supply circuit The mounting substrate to be used can be reduced in size.
  • the control IC may include switch circuits SW1 to SW3, and output MOSFETs Q1 to Q4 may use external MOSFETs.
  • the specific configuration of the PWM control circuit that forms the pulse width modulation pulse can employ various embodiments. Industrial applicability
  • the present invention can be widely used in the switching power supply circuit as described above, mainly in a DC-DC converter requiring low power consumption.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

A switching power source circuit including a small-sized MOSFET for small current and a large-sized MOSFET for large current both used as output MOSFETs which serve as a switching element for driving inductances such as a choke coil and a transformer. The MOSFETs are selectively operated in accordance with the output current. The MOSFETs which supply the driving current of the inductances are controlled by using one channel of a two-channel control IC and a MOSFET which transmits the counterelectromotive forces of the inductances to the load side is controlled by using the other channel of the IC. The oscillation frequency of the power source circuit is also varied in accordance with the output current.

Description

明 細 書 スィツチング電源回路 技術分野  Description Switching power supply circuit Technical field
この発明は、 スイッチング電源回路に関し、 主として制御用 I Cとパ ヮ一 MO S F E Tからなるものに利用して有効な技術に関するものであ る。 背景技術  The present invention relates to a switching power supply circuit, and relates to an effective technique mainly used for a circuit composed of a control IC and a power MOSFET. Background art
スィツチング電源回路における低消費電力化を図る技術として、 負荷 電流に応じて発振回路の周波数を切り換えたり、 あるいはスィツチング As a technique for reducing power consumption in switching power supply circuits, switching the frequency of the oscillation circuit according to the load current, or switching
M O S F E Tの並列動作させる個数を切り換えるようにしたものが、 特 開平 7 - 5 9 3 4 6号公報に開示されている。 この他、 負荷電流に対応 して発振回路の周波数を制御する例として、 特開平 2— 5 5 5 7 2号公 報、 特開平 7— 1 4 3 7 4 1号公報、 特開昭 6 3 - 3 0 5 7 4 1号公報 、 特開平 4一 2 0 8 0 6 5号公報及び特開平 4 - 1 5 6 2 7 3号公報が あり、 出力電流に応じてスィッチング素子の並列動作させる個数を制御 する例として特開平 5— 9 1 7 4 5号公報がある。 A device in which the number of MOS FETs to be operated in parallel is switched is disclosed in Japanese Patent Application Laid-Open No. 7-59364. In addition, as examples of controlling the frequency of the oscillation circuit in accordance with the load current, see Japanese Patent Application Laid-Open No. 2-55572, Japanese Patent Application Laid-Open No. Japanese Patent Application Laid-Open Nos. 3-0 7741, JP-A-Heisei 4-08065 and JP-A-4-156273, the number of switching elements operated in parallel according to the output current. Japanese Patent Application Laid-Open No. Heisei 5-9-1745 discloses an example of such control.
上記のように出力電流に応じてスィツチング素子の並列動作させる個 数を制御するものでは、 並列接続された素子の一つが他の素子により速 くターンオンし、 遅くターンオフすると、 その素子に電流が集中してし まい素子破壤の生じる可能性が大きくなる。 また、 並列接続される M O S F E Tのゲートをデ力ップリングせずに並列接続すると、 M〇 S F E Tのドレイン—ゲート間容量と、 ゲートリードのインダク夕ンス成分と により共振回路が形成されて寄生振動が発生してしまう。 この問題を解決するために、 前者の場合には低ィンダク夕ンスの配線 を行うことは同然であるが、 単に銅板からなる配線により並列接続した だけでは平面的な配線レイアウトの関係から必然的に M〇 S F E Tのゲ ート、 ドレイン等の配線長さが異なり、 これに応じて MO S F E Tの夕 ーンオン、 ターンオフが異なることとなるために、 前記電流集中という 問題を引き起こす原因となる。 したがって、 並列接続される MO S F E Tにおいては、 完全に等しい配線長にするためには、 ツイストペア線等 を用いることが必要になってしまう。 後者の場合には MO S F E Tのゲ —卜にそれぞれ 5〜2 0 0 Ω程度の抵抗素子、 又はフライ トビ一ズを付 加させる'必要がある。 As described above, in controlling the number of switching elements operated in parallel according to the output current, if one of the elements connected in parallel is turned on faster by another element and turned off later, the current concentrates on that element. As a result, the possibility of element bursting increases. Also, if the gates of the MOSFETs connected in parallel are connected in parallel without decoupling, a resonance circuit is formed by the drain-gate capacitance of the M〇SFET and the inductance component of the gate lead, causing parasitic oscillation. Resulting in. In order to solve this problem, low-inductance wiring is equivalent to the former case.However, simply connecting in parallel with copper-plated wiring inevitably results in a flat wiring layout. Since the wiring lengths of the gate and drain of the M〇SFET are different, and the turn-on and turn-off of the MOS SFET are accordingly different, the above-mentioned problem of current concentration is caused. Therefore, in the case of MOS FETs connected in parallel, it is necessary to use a twisted pair wire or the like in order to obtain completely equal wiring lengths. In the latter case, it is necessary to add a resistance element of about 5 to 200 Ω or a fly bead to the gate of the MOSFET.
し力、しながら、 上記のような対策では、 プリント配線が有効に利用で きずに実装作業が複雑になったり、 小型化対応が難しくなつたり、 ある いは MO S F E Tのゲ一トに抵抗或いはフライトビーズを付加させなく てはいけなくなるために低コスト化に対応できなレ、。  However, with the above measures, the printed wiring cannot be used effectively, which complicates the mounting work, makes it difficult to miniaturize, or has a resistance or resistance to the gate of the MOSFET. Flight beads must be added, so we can't cope with lower costs.
また、 負荷電流に応じて発振回路の周波数を切り換える技術だけでは 、 低消費電力化に限界がある。 つまり、 発振周波数を低くするのはスィ ッチング損失の割合が小出力電流領域で大きくなるのを ぐという消極 的な対策に止まるにすぎないものである。  In addition, there is a limit to reducing power consumption by using only the technique of switching the frequency of the oscillation circuit according to the load current. In other words, lowering the oscillation frequency is nothing more than a passive measure to prevent the rate of switching loss from increasing in the small output current range.
したがって、 この発明は、 簡単な構成により小電流領域から大電流領 域までのフルレンジにわたり、 低消費電力化を実現したスイッチング電 源回路を提供することを目的としている。 この発明の前記ならびにその ほかの目的と新規な特徴は、 本明細書の記述および添付図面から明らか になるであろう。 発明の開示  Accordingly, it is an object of the present invention to provide a switching power supply circuit that achieves low power consumption over a full range from a small current region to a large current region with a simple configuration. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings. Disclosure of the invention
本発明は、 スイッチング素子としての出力 M O S F E T (絶縁ゲート 型電界効果トランジスタ、 以下同じ） を小電流用の小さなサイズの MO SFETと、 大電流用の大きなサイズの MOSFETとを用い、 出力電 流に応じて上記いずれかの MOSFETを切り換えて使用する。 これに 加えて、 2チャンネルの制御用 I Cを用い、 1チャンネルでインダクン タスに駆動電流を供給する MOSFETを制御し、 残りの 1チャンネル で上記インダクタンスの逆起電力を負荷側に伝える MO S F ETを制御 する。 また、 出力電流に応じて発振周波数の切り換えも併せて行うよう にする。 図面の簡単な説明 The present invention uses an output MOSFET (insulated gate) as a switching element. Type field effect transistor, the same shall apply hereinafter) using a small size MOSFET for small current and a large size MOSFET for large current, and switching one of the above MOSFETs according to the output current. In addition, using a two-channel control IC, one channel controls the MOSFET that supplies the drive current to the inductor, and the other channel controls the MOSFET that transmits the back electromotive force of the inductance to the load side. Control. Switching of the oscillation frequency is also performed according to the output current. BRIEF DESCRIPTION OF THE FIGURES
第 1図は、 この発明に係るスィツチング電源回路の一実施例を示すブ πック図であり、 第 2図は、 上記第 1図の出力電流検出回路を説明する ための概略回路図であり、 第 3図は、 出力 MOSFETの一実施例を説 明するための構成図であり、 第 4図は、 この発明に係るスイッチング電 源回路の一実施例の動作を説明するための基本的な回路図であり、 第 5 図は、 この発明に係るスィツチング電源回路に用いられる発振回路の一 実施例を示す回路図であり、 第 6図は、 上記第 5図に示されたスィッチ ング電源回路の動作の一例を説明するためのタイミング図であり、 第 7 図は、 この発明に係るスイッチング電源回路に用いられる制御用 I Cの 一実施例を示すブロック図であり、 第 8図は、 この発明に係るスィッチ ング電源回路の出力電流と効率との関係を説明するための特性図であり 、 第 9図は、 この発明に係るスイッチング電源回路の他の一実施例を示 すブロック図であり、 第 10図は、 この発明に係るスイッチング電源回 路を用いた電源回路の一実施例を示す全体プロック図である。 発明を実施するための最良の形態 この発明をより詳細に説述するために、 添付の図面に従ってこれを説 明する。 FIG. 1 is a block diagram showing an embodiment of a switching power supply circuit according to the present invention, and FIG. 2 is a schematic circuit diagram for explaining the output current detection circuit of FIG. FIG. 3 is a configuration diagram for explaining one embodiment of an output MOSFET, and FIG. 4 is a basic diagram for explaining the operation of one embodiment of a switching power supply circuit according to the present invention. FIG. 5 is a circuit diagram showing one embodiment of an oscillation circuit used in the switching power supply circuit according to the present invention. FIG. 6 is a circuit diagram showing the switching power supply circuit shown in FIG. FIG. 7 is a timing chart for explaining an example of the operation of FIG. 7. FIG. 7 is a block diagram showing one embodiment of a control IC used in the switching power supply circuit according to the present invention. FIG. Current and efficiency of the switching power supply circuit according to FIG. 9 is a block diagram showing another embodiment of the switching power supply circuit according to the present invention, and FIG. 10 is a characteristic diagram for explaining the switching power supply circuit according to the present invention. FIG. 2 is an overall block diagram showing an embodiment of a power supply circuit using a path. BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in more detail with reference to the accompanying drawings.
第 1図には、 この発明に係るスィツチング電源回路の一実施例のプロ ック図が示されている。 この実施例では、 特に制限されないが、 制御回 路として、 既存の 2チャンネルからなる制御用 I Cが用いられる。 この ような制御用 I Cの例としては、 後述するような （株） 日立製作所から 販売されている ΓΗΑ 1 61 1 6」 を用いることができる。  FIG. 1 is a block diagram showing one embodiment of a switching power supply circuit according to the present invention. In this embodiment, although not particularly limited, an existing two-channel control IC is used as a control circuit. As an example of such a control IC, “ΓΗΑ161 16” sold by Hitachi, Ltd. as described later can be used.
この制御回路は、 大きく分けて出力電圧コントール回路と、 周波数発 振回路とから構成される。 出力電圧コントロール回路は、 周波数発振回 路で形成された三角波を用い、 出力電圧が所望の電圧となるようなパル ス幅変調パルスを形成する。 上記 2つのチャンネルのうち、 一方のチヤ ンネルの入力電圧端子 E 2と出力端子 CH 2を用いて、 パルス幅変調さ れた出力パルスを形成する。  This control circuit is roughly composed of an output voltage control circuit and a frequency oscillation circuit. The output voltage control circuit uses a triangular wave formed by a frequency oscillation circuit to form a pulse width modulation pulse such that the output voltage becomes a desired voltage. A pulse width modulated output pulse is formed using the input voltage terminal E 2 and the output terminal CH 2 of one of the two channels.
上記出力端子 CH 2から出力されるパルスは、 スィッチ回路 SW1を 介して、 Pチャンネル型 （Pch)からなる出力 MOSFETQ1又は Q 2のいずれかのゲートに供給される。 出力 MOSFETQ 1は、 大電 流領域での電流供給能力を持つようにされた比較的大きなサイズの MO SFETから構成される。 これに対して、 出力 MOSFETQ 2は、 小 電流領域に対応した小さな電流供給能力しか持たない比較的小さなサイ ズの MO SFE Tから構成される。  The pulse output from the output terminal CH2 is supplied to the gate of either the P-channel type (Pch) output MOSFET Q1 or Q2 via the switch circuit SW1. The output MOSFET Q1 is composed of a relatively large size MOSFET that is capable of supplying current in the high current region. On the other hand, the output MOSFET Q2 is composed of a relatively small size MOSFET that has only a small current supply capability corresponding to a small current region.
上記 2つの MOSFETQ 1と Q 2のソースは、 共通接続されて入力 電圧 Vccが供給される。 上記 MOSFETQ 1と Q2のドレインは、 共 通にチョ一クコイル Lの一端に接続される。 このチョークコイル Lの一 端と回路の接地電位との間には、 平滑回路を構成するショットキ一バリ ァダイオード SBDが設けられる。 このダイオード SBDは、 上記出力 MOSFETQ 1又は Q2がオフ状態にされ、 チョークコイル Lに蓄積 されたエネルギーによる逆起電力により発生する電流を流すよう、 上記 接地電位側からチョ一クコイル L側に向かうよう接続される。 上記チョ ークコイル Lの他端の回路の設置電位との間には、 平滑回路を構成する コンデンサ Cが設けられる。 The sources of the two MOSFETs Q 1 and Q 2 are connected together and supplied with the input voltage Vcc. The drains of the MOSFETs Q1 and Q2 are commonly connected to one end of a choke coil L. A Schottky barrier diode SBD constituting a smoothing circuit is provided between one end of the choke coil L and the ground potential of the circuit. This diode SBD turns off the output MOSFET Q1 or Q2 and stores it in the choke coil L. It is connected from the ground potential side to the choke coil L side so that a current generated by the back electromotive force due to the applied energy flows. A capacitor C forming a smoothing circuit is provided between the choke coil L and the installation potential of the circuit at the other end.
この実施例では、 小電流領域から大電流領域までのフルレンジにおい て、 低消費電力化を図るために上記 2つの MOSFETQ 1と Q2が設 けられ、 そのゲートにはスィッチ回路 SW1を介して、 小電流領域では 出力 MOSFETQ2を上記出力端子 CH2から出力されるパルス幅変 調パルスによりスィツチングさせ、 大電流領域では出力 MOSFETQ 1を上記出力端子 CH 2から出力されるパルス幅変調パルスによりスィ ツチングさせる。  In this embodiment, the two MOSFETs Q1 and Q2 are provided to reduce the power consumption in the full range from the small current region to the large current region, and the gates of the MOSFETs Q1 and Q2 are connected via the switch circuit SW1. In the current region, the output MOSFET Q2 is switched by the pulse width modulation pulse output from the output terminal CH2, and in the high current region, the output MOSFET Q1 is switched by the pulse width modulation pulse output from the output terminal CH2.
このように 2つの出力 MOSFETQ 1と Q2を設け、 それを出力電 流の大小に対応して切り換えて用レ、るようにする理由は、 次の通りであ る。 従来のように複数の出力 MOSFETを用意しておいて、 出力電流 の大小に応じて並列接続される MO S F E Tの数を切り換えるようにす ると、前記のように低インダク夕ンスの配線を行うことは同然であるが 、 単に銅板からなる配線により並列接続しただけでは MOSFETのゲ —ト、 ドレイン等の配線長さが異なり、 これに応じて MOSFETの夕 ーンオン、 ターンオフが異なることとなり、 前記電流集中という問題を 引き起すのを防止するための対策が必要となったり、 MOSFETのゲ 一卜にそれぞれ 5〜200 Ω程度の抵抗素子、 又はフライ トビーズを付 加させることが必要となる等の問題が残る。  The reason why the two output MOSFETs Q1 and Q2 are provided and switched to correspond to the magnitude of the output current in this manner is as follows. By preparing multiple output MOSFETs as in the past and switching the number of MOS FETs connected in parallel according to the magnitude of the output current, wiring with low inductance is performed as described above. As a matter of fact, simply connecting in parallel with a wiring made of a copper plate will result in different wiring lengths of the gate, drain, etc. of the MOSFET, and accordingly, the turn-on and turn-off of the MOSFET will be different. It is necessary to take measures to prevent the problem of concentration, and it is necessary to add a resistance element or fly bead of about 5 to 200 Ω to each MOSFET gate. Remains.
これに対して、 2つの MOSFETQ 1と Q 2を切り換えて使用する 方式では、 2つの MOSFETでのターンオンとターンオフのタイミン グのずれに対する配慮を行う必要がなく、 小電流領域では無視できない 出力 MOSFETのゲート容量の充放電電流による無効電流を、 小さな サイズの MOSFETを用いることにより大幅に低減させることができ つまり、 上記 MOSFETQ 1又は Q2は、 第 3図に示されているよ うな縦型のパワー MOSFETが用いられ、 同図 （A) の断面図に示す ように、 ソース （Source), ゲート （Gate)及びドレイン （Drain) 間 の各寄生容量は、 次のようになる。 On the other hand, in the method of switching between the two MOSFETs Q1 and Q2, there is no need to consider the timing difference between the turn-on and turn-off of the two MOSFETs, and the output MOSFET cannot be ignored in the small current region. Reactive current due to charge / discharge current of gate capacitance is small This can be greatly reduced by using a MOSFET of the same size. In other words, the MOSFET Q1 or Q2 is a vertical power MOSFET as shown in Fig. 3, and the cross-sectional view of Fig. As shown in the following, the parasitic capacitance between the source (Source), gate (Gate) and drain (Drain) is as follows.
ゲート， ソース間容量 CGSは、 C,s, +C,s2 +Cl(3 からなり、 ドレイン， ソース間容量 CDSは、 Cdsl +Cds2 からなり、 ゲート， ドレイン間容量 CGDは、 C,dからなる。 Gate, source capacitance C GS is, C, s, consists of + C, s2 + C l ( 3, drain, source capacitance C DS consists of a C dsl + C ds2, gate, drain capacitance C GD is , C, d .
同図の （B) に示すように、 ゲート電極はシリコンゲート （Silicon Gate)からなり、 ソース電極はその上層に形成されるアルミ二ユウ厶層 (Aluminum)から構成される。 上記ゲート電極は、 ドレインとしての基 板 n—及びチャンネル （Channel) としての P型拡散層及びソース領域 としての N+型拡散層まで延びており、 その上面側にはソース電極が層 間絶縁膜を挟んで形成されるために、 上記寄生容量 C,d、 CiSl C.s2 、 及び Cls3 は、 それぞれ比較的大きな容量値を持つ。 As shown in (B) of the figure, the gate electrode is composed of a silicon gate (Silicon Gate), and the source electrode is composed of an aluminum layer (Aluminum) formed thereon. The gate electrode extends to a substrate n- as a drain, a P-type diffusion layer as a channel, and an N + type diffusion layer as a source region. On the upper surface side, a source electrode is provided with an interlayer insulating film. The parasitic capacitances C, d , C iSl C. s2 , and C ls3 each have a relatively large capacitance value because they are sandwiched between them.
したがって、 上記出力 MOSFETQ 1と Q2の入力 量 Ciss は、 ゲート， ソース間容量 CGSとゲート， ドレイン間容量 CGDからなり、 そ のサイズに対応したものとなる。 このため、 大電流供給能力を持つ大き さサイズの出力 MOSFETをスイッチングさせると、 小電流領域動作 時には、 その充放電電流が無視でなきなくなつて D C— D C変換効率を 悪化させる。 Therefore, the input amount C iss of the output MOSFETs Q 1 and Q 2 consists of the gate-source capacitance C GS and the gate-drain capacitance C GD , and corresponds to that size. For this reason, when switching a large-sized output MOSFET that has a large current supply capability, the charge-discharge current cannot be ignored during operation in the small-current region, and the DC-DC conversion efficiency deteriorates.
この実施例では、 小電流出力時においては、 上記スィッチ回路 SW1 を切り換えて上記制御 I Cの出力端子 CH 2から出力されるパルスを小 さなサイズの MOSFETQ2に対して供給し、 そこでの無効電流を必 要最小に抑えるようにし、 小電流領域での D C - D C変換効率の低下を 抑える。 In this embodiment, when a small current is output, the switch circuit SW1 is switched to supply the pulse output from the output terminal CH2 of the control IC to the small-sized MOSFET Q2, and the reactive current there is reduced. To minimize the DC-DC conversion efficiency in the small current region. suppress.
上記のようなスィッチ回路 S W 1の切り換え制御を行うために、 出力 電流検出回路が設けられる。 この出力電流検出回路は、 特に制限されな いが、 出力電流 lout が 0. 3 A以下のときには、 スィッチ回路 SW1 により出力 MOSFETQ2を使用する。 上記出力電流 lout が 0. 3 A以上になると、 スィツチ回路 SW1を切り換えて出力 MOSFETQ 2に代えて出力 MOSFETQ 1を使用するようにする。  An output current detection circuit is provided to control the switching of the switch circuit SW1 as described above. Although this output current detection circuit is not particularly limited, when the output current lout is 0.3 A or less, the output MOSFET Q2 is used by the switch circuit SW1. When the output current lout becomes 0.3 A or more, the switch circuit SW1 is switched to use the output MOSFETQ1 instead of the output MOSFETQ2.
出力電圧 Vout は、 分圧抵抗により分圧されて上記制御 I Cの入力端 子 E 1に帰還される。 この分圧電圧は、 上記入力電圧端子 E 1に入力さ れて、 所望の出力電圧が得られるようなパルス幅変調パルスが形成され て、 上記出力端子 CH 2から出力される。  The output voltage Vout is divided by the voltage dividing resistor and fed back to the input terminal E1 of the control IC. This divided voltage is input to the input voltage terminal E1 to form a pulse width modulation pulse for obtaining a desired output voltage, and is output from the output terminal CH2.
第 2図には、 上記出力電流検出回路 （コンパレータ） の一実施例の回 路図が示されている。 同図においては、 発明の理解を容易にするため、 それと関連する第 1図に示した回路も併せて描かれている。  FIG. 2 shows a circuit diagram of one embodiment of the output current detection circuit (comparator). In this figure, the circuit shown in FIG. 1 related to the invention is also drawn to facilitate understanding of the invention.
出力電流検出回路は、 出力電流経路に直列に挿入される抵抗 R 1にお ける電圧降下を、 増幅回路 AMPにより増幅してロウレベル ハイレべ ルの検出信号を形成する。 増幅回路 AMPは、 基準電圧としてのオフセ ット電圧が設けられており、 上記抵抗 R 1での電圧降下がかかる基準電 圧より小さいときには、 ロウレベルの出力信号を形成する。 このとき、 スィッチ回路 SW1は、 それぞれの入力パルスを上記出力! IOSFET Q 2のゲ一トに伝えるように動作する。 出力電流が増大して上記抵抗 R 1の電圧降下が上記基準電圧より大きくなると、 増幅回路 A M Pの出力 信号がロウレベルからハイレベルに切り換えられる。 このハイレベルの 制御信号により、 スィッチ回路 SW1は、 それぞれの入力パルスを上記 出力 MOSFETQ 1のゲ一トに伝えるように動作する。  The output current detection circuit amplifies the voltage drop in the resistor R1 inserted in series in the output current path by the amplifier circuit AMP to form a low-level high-level detection signal. The amplifier circuit AMP is provided with an offset voltage as a reference voltage, and forms a low-level output signal when the voltage drop at the resistor R1 is smaller than the reference voltage. At this time, the switch circuit SW1 operates to transmit each input pulse to the gate of the output! IOSFET Q2. When the output current increases and the voltage drop of the resistor R1 becomes larger than the reference voltage, the output signal of the amplifier AMP is switched from low level to high level. By this high-level control signal, the switch circuit SW1 operates to transmit each input pulse to the gate of the output MOSFET Q1.
このようにして形成された出力電流検出信号が、 上記スィツチ回路 S Wlのスィツチ制御を行うので、 出力電流が小電流領域では上記小さな サイズの出力 MOSFETQ 2がパルス幅変調パルスに対応してオン状 態ノオフ状態となり、 チョークコイル Lでの逆起電力を利用した D C一 DC変換動作を行う。 このような小電流領域では、 上記のような小さな サイズの出力 MOSFETQ 2の入力容量の充放電に費やされる電流も 小さくて済むために、 上記小さな出力電流を形成する動作時での DC - D C変換効率を高く維持することができる。 The output current detection signal thus formed is connected to the switch circuit S Since the switch control of Wl is performed, when the output current is in a small current region, the small-sized output MOSFET Q2 is turned on and off in response to the pulse width modulation pulse, and the DC current using the back electromotive force in the choke coil L is used. (1) Perform DC conversion operation. In such a small current region, a small amount of current is consumed for charging and discharging the input capacitance of the small-sized output MOSFET Q2 as described above, so that the DC-DC conversion during the operation for forming the small output current is performed. Efficiency can be kept high.
上記出力電流が大電流領域では上記大きなサイズの出力 MO SFET Q 1がパルス幅変調パルスに対応してオン状態 Zオフ状態となり、 チヨ —クコイル Lでの逆起電力を利用した DC— DC変換動作を行う。 この ような大電流領域では、 上記のような大きなサイズの出力 MO SFET Q 2のスィツチング動作により、 所望の大きな負荷電流の供給が可能と なり、 そのために比較的大きなサイズの出力 MOSFETQ 1での比較 的大きな入力容量の充放電に費やされる電流も大きくなるが、 それ以上 に上記出力電流そのものが大きくなつて、 これらの無効電流を実質的に 無視することができるために、 DC— D C変換効率を高く維持すること ができる。  When the output current is in the large current region, the large-sized output MO SFET Q 1 is turned on and turned off in response to the pulse width modulation pulse, and the DC-DC conversion operation using the back electromotive force of the choke coil L is performed. I do. In such a large current region, the switching operation of the large-sized output MOSFET Q2 as described above makes it possible to supply a desired large load current, and therefore, a comparison with the relatively large-sized output MOSFET Q1 is performed. Although the current consumed for charging and discharging a large input capacitance also increases, the output current itself increases further, and these reactive currents can be substantially neglected. It can be kept high.
この実施例では、 上記出力 MOSFETQ 1又は Q2がオン状態から オフ状態に切り換えられた際に、 上述のようにショットキ一バリアダイ ォード SBDにより上記チョークコイル Lで発生した逆起電力による電 流経路が形成される。 このとき、 かかるダイオード SB Dでの順方向電 圧 VFが損失となって DC— DC変換効率を低下させてしまう。 この順 方向電圧 VFでの損失を防ぐために、 上記ダイオード SBDには、 Nチ ヤンネル型 （Nch)からなるスィッチ MOSFETQ 3と Q 4が並列 形態に設けられる。 上記スィッチ MOSFETQ3は、 出力 MOSFE Q 1に対応して大きな電流を流すことができるように比較的大きさサイ ズにされる。 上記スィッチ MOSFETQ4は、 上記出力 MOSFET Q 2に対応して比較的小さな電流しか流さないように比較的小さなサイ ズにされる。 In this embodiment, when the output MOSFET Q1 or Q2 is switched from the on state to the off state, a current path is formed by the back electromotive force generated in the choke coil L by the Schottky barrier diode SBD as described above. Is done. At this time, the forward voltage VF in the diode SBD becomes a loss, and lowers the DC-DC conversion efficiency. In order to prevent the loss at the forward voltage VF, the diode SBD is provided with N-channel (Nch) switch MOSFETs Q3 and Q4 in parallel. The switch MOSFET Q3 has a relatively large size to allow a large current to flow in response to the output MOSFET Q1. To be The switch MOSFET Q4 is sized relatively small so that only a relatively small current flows in response to the output MOSFET Q2.
これらのスィツチ MOSFETQ 3と Q 4のスィツチ制御のために、 上記制御 I Cの残り 1つのチャンネル E 1及び CH1が利用される。 つ まり、 上記出力端子 CH1から出力されるパルス幅変調パルスは、 前記 同様なスィツチ回路 SW 2を介して、 大電流領域では MO SFETQ 3 がスイツチ制御され、 小電流領域では MO S F E TQ 4がスイツチ制御 される。 上記のように Nチャンネル型 MO S FETQ3と Q4を用いて いるので、 上記 Pチャンネル型の出力 MOSFETQ 1と Q 2に対して 相補的にスィッチ動作を行わせることができる。 この場合、 出力 MOS FETQ 1とスィッチ MOSFETQ 3又は出力 MOSFETQ 2とス イッチ MOSFETQ4とが同時にォン状態になる期間が発生すると、 かかる 2つの MOSFETQ 1と Q3又は Q2と Q4との間で貫通電流 が流れてしまう。 このような貫通電流の発生を防ぐために、 上記入力電 圧端子 E 1に入力される出力分圧電圧は、 ダイォード D等のレベルシフ ト手段によってレベルシトフさせられる。  For the switch control of these switch MOSFETs Q3 and Q4, the remaining one channel E1 and CH1 of the above control IC is used. In other words, the pulse width modulation pulse output from the output terminal CH1 is controlled by the MOS SFETQ 3 in the large current region and the MOS FET TQ 4 in the small current region via the same switch circuit SW2 as described above. Controlled. Since the N-channel MOS FETs Q3 and Q4 are used as described above, the switching operation can be performed complementarily on the P-channel output MOSFETs Q1 and Q2. In this case, if a period occurs in which the output MOSFET Q1 and the switch MOSFET Q3 or the output MOSFET Q2 and the switch MOSFET Q4 are simultaneously turned on, a through current will flow between the two MOSFETs Q1 and Q3 or Q2 and Q4. Will flow. In order to prevent such a through current from occurring, the output divided voltage input to the input voltage terminal E1 is level shifted by a level shift means such as a diode D.
第 4図には、 上記のようなショットキ一バリアダイォ一ドの順方向電 圧による電力損失の防止対策を説明するための回路図が示されている。 同図では、 基本的な動作を説明するためのものであり、 前記のように 2 つの出力 MOSFETQ 1と Q2は、 出力 M〇 S F ETQ 2として描か れ、 スィッチ MOSFETQ 3と Q 4は、 スィッチ MOS F ETQ 3と して描かれている。  FIG. 4 is a circuit diagram for explaining a measure for preventing power loss due to the forward voltage of the Schottky barrier diode as described above. In this figure, the basic operation is described. As described above, the two output MOSFETs Q 1 and Q 2 are drawn as the output M〇SF ETQ 2, and the switch MOSFETs Q 3 and Q 4 are Pictured as F ETQ 3.
制御 I C 1により形成された前記チャンネル CH 2に対応した出力信 号のロウレベルにより Pチャンネル型の出力 MOSFET 2がオン状態 のときには、 かかる出力 MOSFET2による出力電流 2IDSは、 チヨ一 クコイル Lを通して、 負荷やコンデンサ C及び分圧抵抗回路に流れる。 上記出力信号がハイレベルに変化すると、 上記出力 MO S F E T 2は、 オフ状態となり、 チョークコイル Lに蓄積されたエネルギーによる発生 する逆起電力による電流は、 ショッ トキ一バリアダイオード 4の順方向 電流 4ISBD として流れる。 このような電流経路においては、 上記チョー クコイル Lに蓄積されたエネルギーによる発生する逆起電圧に対して、 上記ショッ トキ一バリアダイォ一ド 4における順方向電圧 VFが損失に なってしまう。 When the P-channel type output MOSFET 2 is turned on by the low level of the output signal corresponding to the channel CH 2 formed by the control IC 1, the output current 2IDS of the output MOSFET 2 is Through the coil L, it flows to the load, the capacitor C and the voltage dividing resistor circuit. When the output signal changes to a high level, the output MOSFET 2 is turned off, and the current generated by the back electromotive force generated by the energy stored in the choke coil L becomes the forward current 4ISBD of the Schottky barrier diode 4. Flows as In such a current path, a forward voltage VF in the Schottky barrier diode 4 causes a loss with respect to a back electromotive voltage generated by energy stored in the choke coil L.
そこで、 制御 I C 1の前記チャンネル CH 1に対応した出力信号を用 いて、 Nチャンネル型のスィッチ MOSFET3をオン状態にすること により、 かかる MOSFET3を通して電流 3IDSを流すようにして、 上 記ショッ トキーバリアダイオード 4における順方向電圧 V Fによる損失 の発生を防止する。  Therefore, by using the output signal corresponding to the channel CH 1 of the control IC 1 and turning on the N-channel type switch MOSFET 3, the current 3 IDS flows through the MOSFET 3, and the above-mentioned Schottky barrier diode 4 prevents loss due to forward voltage VF.
この場合、 出力電圧に対応した抵抗分圧電圧と基準電圧とは、 チャン ネル CH1側に対してはそのまま伝え、 上記チャンネル CH 2側には、 レベルシフト手段 5によりレベルシフトされた電圧を供給するようにす るものである。 同図において、 6はパルス幅変調パルスを形成するため の三角波発生回路に発振周波数を決定するキャパシタであり、 7は抵抗 である。 8は、 基準電圧と上記出力電圧の分圧出力とを受けるチャンネ ル CH 1のエラーェンブ E A 1の出力電圧であり、 9はかかるエラーァ ンプ EA 1の出力をレベルシフト手段 5によりレベルシフ卜させてなる チャンネル CH2側のエラーアンプ出力である。 このように 2つのチヤ ンネル C HIと CH2を、 1チャンネル出力用として使用する場合には 、 上記 CH 2に対応したエラ一アンプ E A 2は実質的に使用されない。 第 6図には、 その動作の一例を説明するためのタイミング図が示され ている。 三角波に対して、 エラーアンプ出力 8と 9とは、 上記レベルシフト手 段 5により設定された一定のレベル差を持って変化させられる。 このた め、 チャンネル CH 2の出力パルスのパルス幅に対して、 チャンネル C HIのパルス幅は、 上記レベル差分だけパルス幅が狭くされる。 すなわ ち、 三角波がロウレベルからハイレベルに立ち上がる期間では、 エラー アンプ出力 9のレベルが低レ、ので、 チャンネル C H 2の出力パルスが先 にロウレベルからハイレベルに変化して、 Pチャンネル型の出力 MOS FET 2をオフ状態にさせる。 この後に、 三角波が上記エラーアンプ出 力 8に到達して、 チャンネル C H 1に対応したスィッチ M 0 S F E T 3 のゲート電圧をハイレベルにして、 かかる MOSFET3をオン状態に させる。 三角波がハイレベルからロウレベルに立ち下がる期間では、 ェ ラーアンプ出力 8のレベルが高いので、 チャンネル CH 1の出力パルス 力く先にハイレベルからロウレベルに変化して、 Nチヤンネル型のスィッ チ MOSFET3をオフ状態にさせる。 この後に、 三角波が上記エラ一 アンプ出力 9に到達して、 チャンネル CH2に対応した出力 MOSFE T2のゲート電圧をロウレベルにして、 かかる MQSFET2をオン状 態にさせる。 In this case, the resistance divided voltage and the reference voltage corresponding to the output voltage are transmitted to the channel CH1 as they are, and the voltage shifted by the level shift means 5 is supplied to the channel CH2. This is how it works. In the figure, reference numeral 6 denotes a capacitor for determining an oscillation frequency in a triangular wave generating circuit for forming a pulse width modulation pulse, and reference numeral 7 denotes a resistor. Reference numeral 8 denotes an output voltage of the error chamber EA 1 of the channel CH 1 which receives the reference voltage and the divided output of the output voltage, and 9 denotes a level shift of the output of the error amplifier EA 1 by the level shift means 5. Error amplifier output for channel CH2. When the two channels CHI and CH2 are used for one-channel output, the error amplifier EA2 corresponding to the above CH2 is not substantially used. FIG. 6 is a timing chart for explaining an example of the operation. For the triangular wave, the error amplifier outputs 8 and 9 are changed with a certain level difference set by the level shift means 5 described above. For this reason, the pulse width of the channel C HI is made narrower by the above level difference than the pulse width of the output pulse of the channel CH 2. In other words, during the period when the triangular wave rises from low level to high level, the level of the error amplifier output 9 is low, so the output pulse of channel CH2 changes from low level to high level first, and the P-channel output Turn MOS FET 2 off. Thereafter, the triangular wave reaches the error amplifier output 8 and sets the gate voltage of the switch M 0 SFET 3 corresponding to the channel CH 1 to a high level to turn on the MOSFET 3. During the period when the triangular wave falls from the high level to the low level, the level of the error amplifier output 8 is high, so the output pulse of channel CH 1 changes from the high level to the low level first, and the N-channel switch MOSFET 3 is turned off. Let it be in a state. Thereafter, the triangular wave reaches the error amplifier output 9, and sets the gate voltage of the output MOSFET 2 corresponding to the channel CH2 to low level to turn on the MQSFET2.
この結果、 上記スィッチ MOSFET 3がオン状態にされる期間、 か かるスィッチ MOSFET 3のオン状態によりショットキ一ダイォード 4における損失分を低減させることができるとともに、 上記出力 MOS FET2との間での貫通電流の発生を防止することができる。  As a result, while the switch MOSFET 3 is in the ON state, the loss in the Schottky diode 4 can be reduced by the ON state of the switch MOSFET 3, and the through current with the output MOSFET 2 can be reduced. Can be prevented from occurring.
第 5図には、 上記三角波発生回路の一実施例の回路図が示されている 。 三角波発生回路で形成される三角波は、 パルス幅変調パルスを形成す る上で基準となる電圧波形である。 この実施例では、 定電圧 VBからト ランジス夕 T1のベース， ェミッタ間電圧 V BEを差し引いた定電圧を 外付のタイミング抵抗 RTに印加して、 かかる抵抗 RTにより決定され る定電流 I oを、 トランジスタ T 2と T 4からなる電流ミラー回路を介 して外付のタイミング容量 （キャパシ夕） CTに常時流しておき、 CT 端子電圧が差動トランジスタ Τ 7, Τ 8と電流ミラー負荷トランジスタ Τ 9と Τ 10からなるコンパレ一夕のスレッシュホールド電圧 VHを超 えると、 コンパレータ出力よりスィッチトランジスタ T12をオフ状態 にして、 電流ミラ一形態のトランジスタ Τ 5と Τ 6によりタイミング容 量 CTから 2 I 0を放電させる。 上記コンパレータの出力により トラン ジス夕 T1 1がオン状態となり、 コンパレー夕に供給される電圧を高電 圧 V Ηから低電圧 V Lに切り換える。 FIG. 5 shows a circuit diagram of one embodiment of the triangular wave generation circuit. The triangular wave formed by the triangular wave generating circuit is a voltage waveform that serves as a reference when forming a pulse width modulation pulse. In this embodiment, a constant voltage obtained by subtracting the base-emitter voltage V BE of the transistor T1 from the constant voltage VB is applied to the external timing resistor RT, and is determined by the resistor RT. A constant current Io is always passed through an external timing capacitor (capacity) CT via a current mirror circuit composed of transistors T2 and T4, and the CT terminal voltage is changed by the differential transistors Τ7, Τ8. When the threshold voltage VH of the comparator consisting of the current mirror load transistors Τ9 and Τ10 is exceeded, the switch transistor T12 is turned off from the comparator output, and the timing is set by transistors Τ5 and Τ6 in the form of a current mirror. Discharge 2 I 0 from the capacitance CT. The transistor T11 is turned on by the output of the comparator, and the voltage supplied to the comparator is switched from the high voltage VΗ to the low voltage VL.
上記放電動作により C Τ端子電圧が上記コンパレー夕のスレッシュホ 一ルド電圧 VLより低くなると、 コンパレー夕出力よりスィツチトラン ジス夕 T12をオン状態にして、 電流ミラ一形態のトランジスタ Τ5と Τ 6の動作を停止させて再度容量 CTに定電流 I 0による充電動作を行 わせる。 このコンパレー夕出力によりスィッチトランジスタ Τ 1 1がォ フ状態となり、 コンパレータに供給される電圧を低電圧 VLから高電圧 VHに切り換える。 以下、 同様な動作の操り返しによって、 三角波電圧 を発生させる。  When the CΤ terminal voltage becomes lower than the comparator threshold voltage VL due to the discharging operation, the switch transistor T12 is turned on from the comparator output to turn on the transistors Τ5 and Τ6 in the form of a current mirror. Stop and let the capacitor CT perform charging operation with the constant current I 0 again. This comparator output turns off the switch transistor # 11, and switches the voltage supplied to the comparator from the low voltage VL to the high voltage VH. Hereinafter, a triangular wave voltage is generated by repeating the same operation.
上記三角波の周波数は、 上記タイミング抵抗 RTの抵抗値、 及びタイ ミ ング容量 CTの容量値により決定される。 つまり、 抵抗 RTの抵抗値 を大きくすると、 上記定電流 I 0の電流値が小さくなるから充放電動作 に時間がかかり、 発振周波数は低くされる。 また、 上記タイミング容量 CTの容量値を大きくすると、 上記定電流 I 0による充放電動作に時間 がかかり、 同様に発振周波数が低くされる。  The frequency of the triangular wave is determined by the resistance value of the timing resistor RT and the capacitance value of the timing capacitor CT. That is, when the resistance value of the resistor RT is increased, the current value of the constant current I0 is reduced, so that it takes time for the charge / discharge operation and the oscillation frequency is reduced. Further, when the capacitance value of the timing capacitor CT is increased, the charging / discharging operation with the constant current I0 takes time, and the oscillation frequency is similarly lowered.
第 1図の実施例回路において、 スィッチ回路 SW 3を介して、 抵抗 R Τ 1と RT2に切り換えられる。 特に制限されないが、 タイミング抵抗 RT 1は、 発振周波数が 200 KHzのように高い周波数を設定するよ う比較的小さな抵抗値を持つようにされる。 これに対して、 タイミング 抵抗 RT2は、 発振周波数が 50 KHzのように低い周波数を設定する よう比較的大きな抵抗値を持つようにされる。 In the embodiment shown in FIG. 1, the resistance is switched to the resistance R 抵抗 1 and the resistance RT2 via the switch circuit SW3. Although not particularly limited, the timing resistor RT1 sets a high frequency such as an oscillation frequency of 200 KHz. It is made to have a relatively small resistance value. On the other hand, the timing resistor RT2 has a relatively large resistance value so that the oscillation frequency is set to a low frequency such as 50 KHz.
スィッチ回路 SW3は、 上記出力電流検出回路により、 前記のように 出力電流 loutが 0. 3 A以下の小電流領域では、 抵抗 RT 2側に切り 換えられて、 かかる小電流領域での発振周波数を 50 KHzのように低 くする。 これにより、 上記出力 MOSFETQ 2やスィッチ MOSFE TQ 4のように小さなサイズの MOSFETを駆動することによる低消 費電力に加えて、 そのときのパルス幅変調パルスの発振周波数も低くさ れることによって、 発振回路での充放電動作及び上記出力 MOSFET Q2とスィッチ MOSFETQ4のゲ一ト容量の充放電動作による無効 電流の増加を防止することができる。  In the small current region where the output current lout is 0.3 A or less as described above, the switch circuit SW3 is switched to the resistor RT2 side by the output current detection circuit, and the oscillation frequency in the small current region is reduced. Make it as low as 50 KHz. As a result, in addition to low power consumption by driving a small-sized MOSFET such as the above-mentioned output MOSFET Q2 and switch MOSFET Q4, the oscillation frequency of the pulse width modulation pulse at that time is also reduced, resulting in oscillation. It is possible to prevent an increase in the reactive current due to the charge / discharge operation of the circuit and the charge / discharge operation of the gate capacitance of the output MOSFET Q2 and the switch MOSFET Q4.
これに対して、 出力電流 loutが 0. 3 A以上の大電流領域では、 抵 抗 RT 1側に切り換えられて、 かかる大電流領域での発振周波数を 20 OKHzのように高くし、 上記出力 MOSFETQ 1やスィッチ MOS FETQ3のように大きなサイズの MOSFETを駆動することにより 出力電流供給能力の増大や応答性を高くすることができ' 。  On the other hand, in the large current region where the output current lout is 0.3 A or more, the resistance is switched to the resistor RT1 side, and the oscillation frequency in such a large current region is increased to 20 OKHz. Driving a large size MOSFET such as 1 or switch MOSFET Q3 can increase output current supply capability and increase responsiveness.
第 7図には、 この発明に用いられる制御 I Cの一実施例のブロック図 が示されている。 この制御 ICは、 前記（株） 日立製作所から販売され ている ΓΗΑ161 1 6」 である。 この制御 ICは、 2つのチャンネル を持つ。 チャンネル 1は、 4番端子ないし 9番端子に対応しており、 ス テツプダウン又はインバーティング制御用に用いられる。 チャンネル 2 は、 12番端子ないし 16番端子に対応しており、 ステップダウン制御 専用とされる。  FIG. 7 is a block diagram showing one embodiment of the control IC used in the present invention. This control IC is “161 16” sold by Hitachi, Ltd. as described above. This control IC has two channels. Channel 1 corresponds to terminals 4 to 9 and is used for step-down or inverting control. Channel 2 corresponds to terminals 12 to 16 and is dedicated to step-down control.
主要な各端子の機能は、 次の通りである。 2番端子と 3番端子は、 発 振周波数の設定を行うものであり、 外付られるタイミング容量とタイミ ング抵抗により、 三角波の発振周波数が設定される。 4番端子ないし 6 番端子は、 チャンネル 1に対応したエラ一アンプ E A 1の入力、 出力電 圧端子であり、 1 6番端子と 1 7番端子がチャンネル 2に対応したエラ 一アンプ E A 2の入力、 出力電圧端子である。 7番端子と 1 4番端子は 、 両チャンネルのデッドバンドデューティ及びソフトスタート用である 。 デッドバンドデューティは、 かかる D B端子の入力電圧を調整して設 定するものであり、 基準電圧発生回路により形成された 1 9番端子の基 準電圧を外付の分圧抵抗により形成することが便利である。 ソフトス夕 —トは、 上記分圧抵抗にキャパシ夕を接続して、 電源投入時に上記 D B 端子の入力電圧の立ち上がりを徐々に上げて、 パルス幅変調パルスのパ ルス幅を段達と開くようにようにするものであり、 D C— D Cコンパ一 夕出力の急な立ち上がりによるオーバ一シュートを防止する。 8番端子 と 1 6番端子は、 両チャンネルの検出過電流値の設定方法を決めるため のものである。 9番端子と 1 2番端子からチャンネル 1 と 2に対応した パルス幅変調パルスが出力される。 1 0番端子は接地電位端子であり、 1 1番端子は入力電圧 V 1N( Vcc) を供給する端子である。 The functions of the main terminals are as follows. Terminals 2 and 3 are used to set the oscillation frequency. The oscillation frequency of the triangular wave is set by the switching resistor. Terminals 4 to 6 are the input and output voltage terminals for the error amplifier EA 1 corresponding to channel 1.Terminals 16 and 17 are for the error amplifier EA 2 corresponding to channel 2. Input and output voltage terminals. Terminals 7 and 14 are for dead band duty and soft start of both channels. The dead band duty is set by adjusting the input voltage of the DB terminal, and the reference voltage of the 19th terminal formed by the reference voltage generating circuit can be formed by an external voltage dividing resistor. It is convenient. Connect the capacitor to the voltage dividing resistor and gradually increase the rise of the input voltage of the DB terminal when the power is turned on, so that the pulse width of the pulse width modulation pulse opens gradually. This prevents overshoot due to sudden rise of DC-DC comparator output. Terminals 8 and 16 are used to determine how to set the overcurrent values for both channels. Terminals 9 and 12 output pulse width modulated pulses corresponding to channels 1 and 2. Terminal 10 is a ground potential terminal, and terminal 11 is a terminal for supplying an input voltage V 1N (Vcc).
第 8図には、 この発明に係るスィッチング電源回路の効率を説明する ための特性図が示されている。 同特性図には、 従来方式のスイッチング 電源回路の効率も比較ために併せて示されている。 小電流領域において は、 小さな入力容量 C iss の MO S F E Tを用いること、 及び発振周波 数が低くされていることにより、 そこでの無効電流が小さくなつて高い 効率を維持することができる。 大電流領域においては、 小さなオン抵抗 (低 Ron) の MO S F E Tに切り換えられるので、 効率を高くすること ができる。 このような切り換えにおいて、 前記のようなスィッチ回路を 用いているので、 前記のような並列 MO S F E Tの間でのスイッチング ずれや、 寄生発振等の問題が生じなく、 特別な対策が不必要となり、 実 装基板上での簡素化や組み立てが容易になる。 FIG. 8 is a characteristic diagram for explaining the efficiency of the switching power supply circuit according to the present invention. In the characteristic diagram, the efficiency of the conventional switching power supply circuit is also shown for comparison. In the small current region, the use of a MOS FET with a small input capacitance C iss and the low oscillation frequency enable the high efficiency to be maintained by reducing the reactive current there. In the high-current region, the efficiency can be increased because the MOSFET can be switched to a small on-resistance (low Ron). In such switching, since the above-described switch circuit is used, there is no problem such as the above-described switching shift between the parallel MOSFETs and parasitic oscillation, and no special countermeasure is required. Real Simplification and assembling on the mounting board are facilitated.
第 9図には、 この発明に係るスィツチング電源回路の他の一実施例の プロック図が示されている。 制御 I Cが 1チャンネルのものでは、 前記 のようなスィッチ MOSFETQ3, Q4を省略してもよい。 この場合 には、 ショッ トキーバリアダイオード SBDでの順方向電圧 VFでの損 失が残るが、 出力 MOSFETQ1と Q 2及び発振周波数を小電流領域 と大電流領域とで切り換えることによる前記のような DC— DC変換効 率の向上を簡単な構成により図ることができる。  FIG. 9 is a block diagram of another embodiment of the switching power supply circuit according to the present invention. If the control IC has one channel, the switch MOSFETs Q3 and Q4 as described above may be omitted. In this case, the loss in the forward voltage VF in the Schottky barrier diode SBD remains, but the above-mentioned DC by switching the output MOSFETs Q1 and Q2 and the oscillation frequency between the small current region and the large current region. — DC conversion efficiency can be improved with a simple configuration.
第 10図には、 この発明に係るスイッチング電源回路を用いた電池駆 動機器電源システムの一実施例のブロック図が示されている。 この実施 例の電源システムは、 特に制限されないが、 ノートブック型パーソナル コンピュー夕に向けられている。  FIG. 10 is a block diagram showing one embodiment of a battery-powered equipment power supply system using the switching power supply circuit according to the present invention. The power supply system of this embodiment is intended for, but not limited to, notebook personal computers.
ACアダプタは、 制御 I Cによりスィッチを制御して、 商用交流電源 から電池に対応した直流電源を形成する。 制御用のマイクロコンピュー 夕 （マイコン） は、 上記 ACアダプタに商用電圧が供給された状態では 、 スィツチを制御してかかる電圧によりスィツチング電源回路の入力電 圧を形成するとともに、 内蔵された二次電池 （例えば、 L iイオン二次 電池） を充電させる。 ACアダプタに商用電圧が供給されない状態では 、 上記マイコンは ACアダプタ側のスィッチをオフ状態にして、 上記二 次電池をスィッチング電源回路に供給する。  The AC adapter controls the switch by the control IC to form a DC power supply corresponding to the battery from the commercial AC power supply. When the commercial voltage is supplied to the AC adapter, the control microcomputer (microcomputer) controls the switch to form the input voltage of the switching power supply circuit by the applied voltage, and to control the built-in secondary voltage. Charge the battery (for example, Li-ion secondary battery). When the commercial voltage is not supplied to the AC adapter, the microcomputer turns off the switch on the AC adapter side and supplies the secondary battery to the switching power supply circuit.
スィッチング電源回路は、 + 5 Vあるいは + 3 Vのようなノートブッ ク PC (パーソナルコンピュータ） 本体の動作電圧を形成する。 これと ともに、 例えば液晶表示装置のバックライト用として + 12Vを形成す るスィツチング電源回路が設けられる。 このスィツチング電源回路は、 6 Vのような入力電圧にを 12 Vに昇圧させるブ一ストを動作を行う。 上記の実施例から得られる作用効果は、 下記の通りである。 (1) スイッチング素子としての出力 MO SFET (絶縁ゲート型電 界効果トランジスタ、 以下同じ） を小電流用の小さなサイズの MOSF ETと、 大電流用の大きなサイズの MOSFETとを用い、 出力電流に 応じて上記 、ずれかの M 0 S F E Tを切り換えて使用する。 この構成に より、 出力 MOSFETが並列接続されることがなく、 寄生発振ゃスィ ツチングのズレによる電流集中の問題を解決しつつ、 小電流領域から大 電流領域までのフルレンジでの効率の向上を図ることができる。 The switching power supply forms the operating voltage of the notebook PC (personal computer) itself, such as +5 V or +3 V. At the same time, for example, a switching power supply circuit for forming +12 V for a backlight of a liquid crystal display device is provided. This switching power supply circuit operates a boost that boosts an input voltage such as 6 V to 12 V. The operational effects obtained from the above embodiment are as follows. (1) The output MO SFET (insulated gate field effect transistor, the same applies hereinafter) as a switching element uses a small-sized MOSFET for small current and a large-sized MOSFET for large current. In this case, the M 0 SFET is switched and used. With this configuration, the output MOSFETs are not connected in parallel, and the problem of current concentration due to the deviation of parasitic oscillation switching is improved, and the efficiency in the full range from the small current region to the large current region is improved. be able to.
(2) (1) に加えて、 2チャンネルの制御用 I Cを用い、 1チャン ネルでインダクンタスに駆動電流を供給する M 0 S F E Tを制御し、 残 りの 1チャンネルで上記ィンダクタンスの逆起電圧を負荷側に伝える M OSFETを制御することにより、 いっそうの効率向上を図ることがで きる。  (2) In addition to (1), a two-channel control IC is used to control the M 0 SFET that supplies the drive current to the inductance in one channel, and the back electromotive force of the above-mentioned inductance in the remaining one channel The efficiency can be further improved by controlling the MOSFET that transmits the load to the load side.
(3) 上記 （1)又は （2) に加えて、 出力電流に応じて発振周波数 の切り換えも併せて行うようにすることにより、 小電流領域での効率の 向上と、 大電流領域での高性能を維持することができる。  (3) In addition to the above (1) or (2), by switching the oscillation frequency in accordance with the output current, it is possible to improve the efficiency in the small current region and improve the efficiency in the large current region. Performance can be maintained.
(4) 既存の 2チャンネルの制御 I Cを流用しつつ、 な出力電流 検出回路とスイツチ回路を及び MO SFETを加えるという簡単な構成 により小電流領域から大電流領域までのフルレンジで効率の向上を実現 したスィッチング電源回路を得ることができる。  (4) With the simple configuration of adding a simple output current detection circuit, switch circuit, and MOS FET while using the existing 2-channel control IC, the efficiency is improved in the full range from the small current range to the large current range. Thus, a switching power supply circuit can be obtained.
以上本発明者よりなされた発明を実施例に基づき具体的に説明したが 、 本願発明は前記実施例に限定されるものではなく、 その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。 例えば、 第 1図 において、 出力 MOSFETQ l, Q 2とスィッチ回路 SW1及びスィ ツチ MO SFET Q 3と Q 4とスィツチ回路 SW2、 及び周波数を切り 換えるためのスィッチ回路 SW 3を制御 I Cに内蔵させる構成としても よい。 このような構成とすることにより、 スイッチング電源回路を構成 する実装基板の小型化が可能となる。 上記第 1図において、 制御用 I C にはスィツチ回路 SW1〜SW3を内蔵させ、 出力 MOSFETQ 1〜 Q4は、 外付 MOSFETを用いるようにしてもよい。 上記パルス幅変 調パルスを形成する PWM制御回路の具体的構成は、 種々の実施形態を 採ることができる。 産業上の利用可能性 Although the invention made by the inventor has been specifically described based on the embodiment, the invention of the present application is not limited to the embodiment, and it can be said that various modifications can be made without departing from the gist of the invention. Not even. For example, in FIG. 1, the control IC includes the output MOSFETs Ql and Q2, the switch circuit SW1, the switch MOSFETs Q3 and Q4, the switch circuit SW2, and the switch circuit SW3 for switching the frequency. It may be. With this configuration, the switching power supply circuit The mounting substrate to be used can be reduced in size. In FIG. 1, the control IC may include switch circuits SW1 to SW3, and output MOSFETs Q1 to Q4 may use external MOSFETs. The specific configuration of the PWM control circuit that forms the pulse width modulation pulse can employ various embodiments. Industrial applicability
以上のように、 この発明は、 前記のようなスイッチング電源回路、 主 に低消費電力が要求される D C— D Cコンバータに広く利用することが できる。  As described above, the present invention can be widely used in the switching power supply circuit as described above, mainly in a DC-DC converter requiring low power consumption.

Claims

請 求 の 範 囲 The scope of the claims
1. 出力電圧を所望の電圧にするためのパルス幅変調された制御信号を 形成する制御回路と、 1. a control circuit that forms a pulse-width modulated control signal to bring the output voltage to a desired voltage;
上記制御回路により形成された制御信号によりスィッチ制御され、 小 電流領域で動作させられる比較的小さなサイズの第 1の出力 MOSFE 丁と、  A first output MOSFE having a relatively small size, which is switch-controlled by a control signal formed by the control circuit and is operated in a small current region;
上記制御回路により形成された制御信号によりスイツチ制御され、 大電流領域で動作させられる比較的大きなサイズの第 2の出力 MOSF ETと、  A second output MOSFET having a relatively large size, which is switch-controlled by a control signal formed by the control circuit and is operated in a large current region;
出力電流を検出して上記第 1の出力 MOS F ETに対応した小電流 領域か上記第 2の出力 MO S F E Tに対応した大電流領域かを検出する 出力電流検出回路と、  An output current detection circuit that detects an output current and detects whether the current is a small current region corresponding to the first output MOSFET or a large current region corresponding to the second output MOSFET.
上記出力電流検出回路の検出信号によりスィツチ制御され、 上記制 御回路により形成された制御信号を上記第 1の出力 MOSFETと上言己 第 2の出力 MO S F E Tかの 、ずれかに伝達するスィッチ回路とを含む ことを特徴とするスィッチング電源回路。  A switch circuit that is switch-controlled by a detection signal of the output current detection circuit and that transmits a control signal formed by the control circuit to the first output MOSFET and the second output MOSFET, And a switching power supply circuit.
2. 上記第 1の出力 MOSFETと第 2の出力 MOSFETは、 インダ ク夕ンスの一端側から駆動電流を供給するものであり、  2. The first output MOSFET and the second output MOSFET supply drive current from one end of the inductance.
かかるィンダクタンスの一端側と接地電位との間には整流回路を構 成するダイォードが上記接地電位からインダク夕ンスに向けて電流を流 すように接続されて、 かかるインダク夕ンスに蓄稜されたエネルギーに より形成される逆起電圧による電流経路を形成し、 上記インダクタンス の他端側と接地笔位との間に設けられたコンデンサとともに平滑回路を 構成して出力電圧を形成するものであることを特徴とする請求の範囲第 1項記載のスィッチング電源回路。 A diode constituting a rectifier circuit is connected between one end of the inductance and the ground potential so that a current flows from the ground potential to the inductance, and is accumulated in the inductance. A current path is formed by the back electromotive force formed by the energy that is generated, and a smoothing circuit is formed together with a capacitor provided between the other end of the inductance and the ground potential to form an output voltage. 2. The switching power supply circuit according to claim 1, wherein:
3. 上記制御回路は、 第 1と第 2の入力電圧端子と第 1と第 2の出力端 子とを持つ 2チャンネルの制御用 I Cであり、 3. The control circuit is a two-channel control IC having first and second input voltage terminals and first and second output terminals,
かかる制御用 I Cの上記第 1の入力電圧端子と上記第 1の出力端子 とにより、 上記第 1又は第 2の出力 MO S F E Tに供給される第 1の制 御信号を形成し、  The first input voltage terminal and the first output terminal of the control IC form a first control signal to be supplied to the first or second output MOSFET, and
上記制御用 I Cの上記第 2の入力電圧端子と上記第 2の出力端子を 用い、 上記第 1又は第 2の出力 MO S F E Tに対し相補的に、 しかも互 いにォン状態となる期間が生じないような第 2の制御信号を形成し、 上記平滑回路を構成するダイォードと並列形態とされ、 上記第 1の 出力 MO S F E Tに対応した比較的小さな第 1のスィッチ MO S F E T と、 上記第 2の出力 MO S F E Tに対応して比較的大きな第 2のスィッ チ MO S F E Tと、 上記出力電流検出回路の検出信号によりスィッチ制 御され、 上記第 2の制御信号を上記第 1のスィッチ MO S F E Tと上記 第 2のスィツチ MO S F E Tかのいずれかに伝達するスィツチ回路とを 設けてなることを特徴とする請求の範囲第 2項記載のスィッチング電源 回路。  Using the second input voltage terminal and the second output terminal of the control IC, a period occurs in which the first or second output MOSFET is turned on in a complementary manner to each other. Forming a second control signal that is not parallel to the diode constituting the smoothing circuit, and a relatively small first switch MO SFET corresponding to the first output MO SFET; and A second switch MO SFET, which is relatively large corresponding to the output MO SFET, is switch-controlled by a detection signal of the output current detection circuit, and the second control signal is supplied to the first switch MO SFET and the second switch MO SFET. 3. The switching power supply circuit according to claim 2, further comprising: a switch circuit for transmitting the signal to one of the two switch MOSFETs.
4 . 上記制御回路は、 パルス幅変調信号を形成するための三角波発生回 路を含み、 かかる三角波発生回路は、 その周波数を決める時定数が比較 的低い周波数に対応した第 1の抵抗素子と、 比較的低い周波数に対応し た第 2の抵抗素子とが設けられ、  4. The control circuit includes a triangular wave generating circuit for forming a pulse width modulation signal, the triangular wave generating circuit includes a first resistive element corresponding to a frequency whose time constant for determining the frequency is relatively low, A second resistance element corresponding to a relatively low frequency is provided;
上記出力電流検出回路の検出信号によりスィツチ制御されるスィツチ 回路により、 上記出力電流が小電流領域のときには上記第 1の抵抗素子 を三角波発生回路に接続し、 上記出力電流が大電流領域のときには上記 第 2の抵抗素子を三角波発生回路に接続してなることを特徴とする請求 の範囲第 1項記載のスィッチング電源回路。  A switch circuit that is switch-controlled by a detection signal of the output current detection circuit connects the first resistive element to a triangular wave generation circuit when the output current is in a small current region, and connects the triangular wave generation circuit when the output current is in a large current region. 2. The switching power supply circuit according to claim 1, wherein the second resistance element is connected to a triangular wave generation circuit.
5 . 上記制御回路は、 パルス幅変調信号を形成するための三角波発生回 路を含み、 かかる三角波発生回路は、 その周波数を決める時定数が比較 的低い周波数に対応した第 1の抵抗素子と、 比較的低い周波数に対応し た第 2の抵抗素子とが設けられ、 5. The control circuit generates a triangular wave for generating a pulse width modulation signal. In such a triangular wave generation circuit, a first resistance element corresponding to a relatively low frequency and a second resistance element corresponding to a relatively low frequency are provided.
上記出力電流検出回路の検出信号によりスィッチ制御されるスィッチ 回路により、 上記出力電流が小電流領域のときには上記第 1の抵抗素子 を三角波発生回路に接続し、 上記出力電流が大電流領域のときには上記 第 2の抵抗素子を三角波発生回路に接続してなることを特徴とする請求 の範囲第 3項記載のスィッチング電源回路。  By a switch circuit controlled by a detection signal of the output current detection circuit, the first resistor element is connected to a triangular wave generation circuit when the output current is in a small current range, and the switch is connected when the output current is in a large current range. 4. The switching power supply circuit according to claim 3, wherein the second resistance element is connected to a triangular wave generation circuit.
PCT/JP1996/001345 1996-05-21 1996-05-21 Switching power source circuit WO1997044884A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001345 WO1997044884A1 (en) 1996-05-21 1996-05-21 Switching power source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP1996/001345 WO1997044884A1 (en) 1996-05-21 1996-05-21 Switching power source circuit

Publications (1)

Publication Number Publication Date
WO1997044884A1 true WO1997044884A1 (en) 1997-11-27

Family

ID=14153309

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1996/001345 WO1997044884A1 (en) 1996-05-21 1996-05-21 Switching power source circuit

Country Status (1)

Country Link
WO (1) WO1997044884A1 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296186A (en) * 2005-03-18 2006-10-26 Fujitsu Ltd Switching converter
JP2009077501A (en) * 2007-09-19 2009-04-09 Rohm Co Ltd Charge control circuit and electronic equipment utilizing the same
JP2010051114A (en) * 2008-08-22 2010-03-04 Ricoh Co Ltd Switching regulator
JP2010178605A (en) * 2009-02-02 2010-08-12 Lenovo Singapore Pte Ltd Dc-dc converter and portable computer
US8362748B2 (en) 2007-09-12 2013-01-29 Rohm Co., Ltd. Voltage comparison circuit
JP2017038518A (en) * 2011-05-13 2017-02-16 ローム株式会社 Switching power supply, semiconductor device and television

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06225522A (en) * 1993-01-27 1994-08-12 Fuji Electric Co Ltd Switching power-supply circuit
JPH0759346A (en) * 1993-06-07 1995-03-03 Nec Corp Switching power supply circuit
JPH0734651B2 (en) * 1988-08-17 1995-04-12 株式会社村田製作所 Switching converter
JPH0819250A (en) * 1994-06-27 1996-01-19 Toyota Central Res & Dev Lab Inc Power supply apparatus
JPH0898523A (en) * 1994-09-20 1996-04-12 Nippon Telegr & Teleph Corp <Ntt> Dc-dc converter

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0734651B2 (en) * 1988-08-17 1995-04-12 株式会社村田製作所 Switching converter
JPH06225522A (en) * 1993-01-27 1994-08-12 Fuji Electric Co Ltd Switching power-supply circuit
JPH0759346A (en) * 1993-06-07 1995-03-03 Nec Corp Switching power supply circuit
JPH0819250A (en) * 1994-06-27 1996-01-19 Toyota Central Res & Dev Lab Inc Power supply apparatus
JPH0898523A (en) * 1994-09-20 1996-04-12 Nippon Telegr & Teleph Corp <Ntt> Dc-dc converter

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006296186A (en) * 2005-03-18 2006-10-26 Fujitsu Ltd Switching converter
US8362748B2 (en) 2007-09-12 2013-01-29 Rohm Co., Ltd. Voltage comparison circuit
JP2009077501A (en) * 2007-09-19 2009-04-09 Rohm Co Ltd Charge control circuit and electronic equipment utilizing the same
JP2010051114A (en) * 2008-08-22 2010-03-04 Ricoh Co Ltd Switching regulator
JP2010178605A (en) * 2009-02-02 2010-08-12 Lenovo Singapore Pte Ltd Dc-dc converter and portable computer
TWI484742B (en) * 2009-02-02 2015-05-11 Lenovo Singapore Pte Ltd Dc/dc converter, portable computer and semiconductor chip
US9337735B2 (en) 2009-02-02 2016-05-10 Lenovo (Singapore) Pte Ltd DC/DC converter within a portable computer
JP2017038518A (en) * 2011-05-13 2017-02-16 ローム株式会社 Switching power supply, semiconductor device and television

Similar Documents

Publication Publication Date Title
US7166992B2 (en) Electronic component for power supply and a power supply device
US7307406B2 (en) Switching power supply device and a semiconductor integrated circuit
KR101196027B1 (en) Dual-input dc-dc converter with integrated ideal diode function
US8193793B2 (en) DC-DC converter
US10243467B2 (en) Voltage regulators with kickback protection
US7459945B2 (en) Gate driving circuit and gate driving method of power MOSFET
JP3357338B2 (en) Buck converter
US7688052B2 (en) Charge pump circuit and method therefor
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US20090140712A1 (en) Self-supply circuit and method for a voltage converter
US6072701A (en) Current resonance type switching power source
US7528589B2 (en) Step-up DC/DC converter and electronic appliance therewith
US6734656B2 (en) Buck regulator with monolithic N- channel upper FET and pilot current sensing
WO2006118021A1 (en) Switching regulator and electronic device incorporating the same
US11323031B2 (en) Half-bridge driver circuit with a switched capacitor supply voltage for high side drive signal generation
US20070177412A1 (en) Charge pumped driver for switched mode power supply
US20080007236A1 (en) Power converter with segmented power module
US20040184294A1 (en) Two stage power conversion circuit
US7400519B2 (en) Switching power supply
WO1997044884A1 (en) Switching power source circuit
US7061776B2 (en) Half-bridge flyback power converter
JP4319336B2 (en) MOS switching circuit
JP3061093B2 (en) Step-down chopper type switching power supply
US20230327664A1 (en) Switching circuit apparatus capable of controlling multiple switching elements to synchronously turn on and off with bootstrap circuit
JP2005143282A (en) Step-down pwm converter

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN JP KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase