WO1997031279A1 - Method of producing a master structure - Google Patents

Method of producing a master structure Download PDF

Info

Publication number
WO1997031279A1
WO1997031279A1 PCT/DE1996/002273 DE9602273W WO9731279A1 WO 1997031279 A1 WO1997031279 A1 WO 1997031279A1 DE 9602273 W DE9602273 W DE 9602273W WO 9731279 A1 WO9731279 A1 WO 9731279A1
Authority
WO
WIPO (PCT)
Prior art keywords
etching
layer
producing
semiconductor substrate
structure according
Prior art date
Application number
PCT/DE1996/002273
Other languages
German (de)
French (fr)
Inventor
Roland Mueller-Fiedler
Dietmar Hahn
Franz LÄRMER
Klaus-Michael Mayer
Hans Kragl
Hergo-Heinrich Wehmann
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO1997031279A1 publication Critical patent/WO1997031279A1/en

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29DPRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
    • B29D11/00Producing optical elements, e.g. lenses or prisms
    • B29D11/0074Production of other optical elements not provided for in B29D11/00009- B29D11/0073
    • B29D11/0075Connectors for light guides
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122Basic optical elements, e.g. light-guiding paths
    • G02B6/1221Basic optical elements, e.g. light-guiding paths made from organic materials
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/26Optical coupling means
    • G02B6/30Optical coupling means for use between fibre and thin-film device
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29LINDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2011/00Optical elements, e.g. lenses, prisms
    • B29L2011/0075Light guides, optical cables

Definitions

  • the invention relates to a method for producing a master structure for a polymer substrate according to the preamble of the main claim.
  • German patent application P 42 12 208.2 describes a method for producing optical polymer components with integrated fiber-chip coupling using impression technology.
  • a master structure is produced on a silicon substrate, then a negative mold is galvanically molded from this master structure and the resulting negative mold is used for the production of daughter structures identical to the master structure in the injection molding or injection molding process with polymer plastics.
  • Both the master structure and the optical polymer component to be produced have an optical waveguide trench.
  • an adjustment groove for glass fibers with a V-shaped cross section is provided both in the master structure and in the optical polymer component to be produced.
  • the V-groove will be there made by anisotropic etching.
  • different mask exposures are required for the adjustment groove and for the optical waveguide trench. Since the lateral adjustment between the optical waveguide trench and the adjustment groove is particularly important, the
  • the method according to the invention has the advantage that the adjustment groove and the waveguide groove are defined by a common masking layer. This improves the lateral positioning accuracy between a glass fiber to be inserted and a waveguide to be arranged in the waveguide groove.
  • the step-wise etching through of an auxiliary layer advantageously serves to keep the number of masking steps as low as possible while maintaining the accuracy of the masking layer and at the same time to maintain selectivity in the etching.
  • a separating layer is arranged under the auxiliary layer, this also serves the purpose of maintaining the selectivity and thus the accuracy of the arrangement during the etching.
  • the separating layer can advantageously be etched with a liquid or with a plasma etching process and the auxiliary layer with a dry etching process.
  • the mask applied later be it a protective mask or a mask, has a greater layer thickness than the separating layer, since this reduces the risk that this layer is thinned during an etching process in such a way that structural defects can occur. Placing an additional layer under the
  • Masking layer as well as arranging a cover layer under the protective mask, in turn advantageously serve to maintain the selectivity and thus the accuracy of the method according to the invention.
  • the arrangement of an intermediate layer between the semiconductor substrate and the masking layer advantageously serves to increase the security during the etching by increasing the thickness of the protective material.
  • the arrangement of an intermediate layer between the semiconductor substrate and the masking layer advantageously serves to increase the security during the etching by increasing the thickness of the protective material.
  • Material is selected against which the semiconductor substrate can be selectively etched and which can be selectively etched against the masking layer, since this can ensure that only the desired area is attacked during the etching process.
  • Reactive ion etching is particularly suitable for producing the waveguide groove, since this etching process does not have the effect of redisposition. It also has the advantage that by utilizing the natural effect of the orientation, doping and / or composition-dependent self-delay of the etching process, a very precise adjustment groove can be produced by producing the adjustment groove by anisotropic etching.
  • the straightening of the end face of the adjustment groove by sawing or steep wall high-rate etching advantageously serves to make the front-side coupling point between a glass fiber to be inserted and a waveguide located in the waveguide groove particularly high quality.
  • the use of the method of electrochemical, photo-induced etching represents a very simple and inexpensive method for etching.
  • this method is suitable for producing waveguide grooves with a variable depth profile.
  • Waveguide cross section is important for specific application.
  • a further advantage is given by the fact that, in order to achieve a variable etching depth, a laser beam over the area to be etched at variable speed,
  • Intensity filter with a transparency distribution equivalent to the depth profile.
  • FIG. 1 shows a semiconductor substrate with a masking layer
  • FIG. 5 shows a semiconductor substrate with a masking layer and protective mask
  • FIG. 6 shows a semiconductor substrate with a masking layer
  • Figure 8 is a semiconductor substrate with intermediate layer
  • FIG. 9 shows a semiconductor substrate with an intermediate layer and structured masking layer
  • FIG. 10 shows a semiconductor substrate with an intermediate layer, masking layer and protective mask
  • FIG. 11 shows a semiconductor substrate with structured
  • FIG. 12 shows a semiconductor substrate with a structured intermediate layer and a structured masking layer
  • FIG. 13 shows a semiconductor substrate with structured
  • FIG. 14 a semiconductor substrate with an intermediate layer, masking layer and cover mask
  • FIG. 15 shows a semiconductor substrate with structured
  • FIG. 16 shows a semiconductor substrate with alignment grooves
  • FIG. 18 a stamp and a polymer substrate
  • Figure 19 shows a polymer substrate, a lid and
  • FIG. 20 shows a semiconductor substrate with a separating layer and auxiliary layer
  • Figure 21 is a cut side view and a
  • FIG. 22 shows a cut side view and a top view of a semiconductor substrate with auxiliary layer and depressions in the auxiliary layer
  • FIG. 23 shows a cut side view and a top view of a semiconductor substrate with an auxiliary layer and a cover mask
  • FIG. 24 shows a cut-away side view and a top view of a semiconductor substrate with an auxiliary layer and a cover mask and a breakthrough in the auxiliary view
  • FIG. 25 shows a cut-away side view and a top view of a semiconductor substrate with an opening in the separating layer
  • FIG. 26 shows a cut-away side view and a top view of a semiconductor substrate with an opening in the separating layer and with a waveguide groove
  • FIG. 28 shows a cut-away side view and one
  • FIG. 29 shows a cut-away side view and a top view of a semiconductor substrate with a thermally grown oxide as a protective mask and an opening in an auxiliary layer
  • FIG. 30 shows a cut-away side view and a top view of a semiconductor substrate with thermally grown oxide as a protective mask and an opening in a separating layer
  • FIG. 31 shows a cut-away side view and a top view of a semiconductor substrate with thermally grown oxide as a protective mask and an alignment groove
  • Figure 32 is a cut side view and a
  • FIG. 33 shows a cut side view of a semiconductor substrate with a masking layer
  • Figure 34 is a cut side view and a
  • Figure 35 is a cut side view and a plan view of a semiconductor substrate with structured
  • Figure 36 is a cut side view and a
  • Figure 37 is a cut side view of a
  • Figure 38 is a cut side view and a
  • Figure 39 is a cut side view and a
  • Figure 40 is a cut side view and a
  • Figure 41 is a cut side view of a
  • FIG. 42 shows a cut side view and a top view of a semiconductor substrate with structured
  • Figure 43 shows a device for photo-induced electrochemical etching. Description of the embodiments
  • FIGS. 1 to 7 show individual intermediate stages in the process sequence for a first exemplary embodiment for producing a master structure.
  • the 1 shows a flat, cuboidal semiconductor substrate 1, on the upper side of which a masking layer 2 is applied.
  • the masking layer 2 has in its center a rectangular, elongated recess 4, which merges into a rectangular recess 3 at the ends thereof.
  • the rectangular cutouts 3 extend to the edge of the masking layer 2.
  • the semiconductor substrate 1 here consists of a
  • a material is to be selected which allows selective etching of the semiconductor substrate 1 with respect to the masking layer 2.
  • gold is suitable as the material for the masking layer 2.
  • the structuring of the masking layer 2 on the semiconductor substrate 1 takes place, for example, in a photolithography process after the entire surface of the top of the semiconductor substrate 1 has been coated.
  • the etching in the masking layer 2 is also selective with respect to the semiconductor substrate 1.
  • the arrangement shown in FIG. 2 differs from the arrangement in FIG. 1 by a cover mask 5.
  • the cover mask 5 consists of two rectangular, strip-shaped sections which cover part of the masking layer 2 and the rectangular cutouts 3. The entire surface of the semiconductor substrate 1 is therefore covered with the exception of the elongated recess 4 either by the masking layer 2 or by the cover mask 5.
  • the mask 5, like the masking layer 2 must consist of a material that is etch-resistant for the subsequent etching process of the semiconductor substrate 1 and at the same time selectively etchable with respect to the semiconductor substrate 1.
  • the mask 5 should be selectively etchable with respect to the masking layer 2.
  • a photoresist can preferably be used for the mask 5.
  • the mask 5 is applied, for example, by means of a full-surface coating and a subsequent photolithography process.
  • the arrangement from FIG. 2 is subjected to an etching process in which a waveguide groove 6 is formed below the elongate recess 4 in the semiconductor substrate 1.
  • An electrochemical, photo-induced etching can preferably be used for this etching method, as will be described in connection with FIG. 43.
  • the resulting waveguide groove 6 has a cuboidal contour. In a later one
  • the waveguide groove 6 is filled with a polymer adhesive, whereby a waveguide is formed there.
  • the result of this etching process is shown in FIG. 3.
  • FIG. 4 results from the arrangement from FIG. 3 in that the cover mask 5 is removed again from the surface of the semiconductor substrate 1 or the masking layer 2. Accordingly, the semiconductor substrate 1 with the waveguide groove 6 and the masking layer 2 embedded therein remains.
  • the mask 5 is preferably removed by means of a solvent which only attacks the mask 5.
  • a rectangular protective mask 7 is applied to the arrangement from FIG. 4, which is shown in FIG. 5.
  • the protective mask 7 covers part of the masking layer 2 and the waveguide groove 6.
  • the surface of the semiconductor substrate 1 is now covered with the exception of the rectangular cutouts 3 by the masking layer 2 or the protective mask 7.
  • the protective mask 7 must consist of a material that is etch-resistant for the subsequent etching process of the semiconductor substrate 1 and must be selectively etchable with respect to the semiconductor substrate 1. The same material can preferably be selected for the protective mask 7 as for the cover mask 5.
  • the protective mask 7 is applied, for example, by means of a full-surface coating and a subsequent photolithography process.
  • alignment grooves 8 are formed in the semiconductor substrate 1, which have a V-shaped cross section. They are exactly where the rectangular ones used to be
  • Cutouts 3 were. This arrangement is shown in Figure 6.
  • the etching process used for this purpose can preferably be an anisotropic etching process in which the
  • the adjustment grooves 8 are used in the polymer substrate to be created later for the adjustment of ends to be inserted into the adjustment grooves 8 of optical fibers, which are fixed with their outer contour in the adjustment groove 8.
  • the adjustment grooves 8 are aligned with the longitudinal axis of the waveguide groove 6, so that the light guided in the first optical fiber lies through the light in the waveguide groove 6 coming waveguide gets into the further optical fiber.
  • the end face of the adjusting groove 8 on the waveguide side likewise has an inclination here, which is approximately disadvantageous for the coupling between the optical fiber and the waveguide that will be desired later. To remove this oblique face will be explained in more detail in a subsequent paragraph.
  • the last method step is to remove the protective mask 7 and the masking layer 2 from the surface of the semiconductor substrate 1.
  • FIG. 7 shows what the semiconductor substrate 1 remaining after this method step looks like. It now extends the two inverted roof ridge-shaped elongated adjustment grooves 8, which are located on two sides on the surface of the
  • the adjustment grooves 8 are connected to the waveguide groove 6 along their aligned ridge lines.
  • the semiconductor substrate 1 structured in this way represents the master structure 21.
  • the waveguide groove 6 and the adjustment grooves 8 were defined together in a common exposure process, namely during the structuring of the masking layer 2, as a result of which a very high accuracy of the positions of the grooves 6, 8 relative to one another was achieved .
  • Etching of the waveguide groove 8 are also interchangeable in their order.
  • FIGS. 8 to 16 show individual intermediate stages of the process sequence for a further exemplary embodiment. For simplification, the numbering from FIGS. 1 to 7 has been retained.
  • FIG. 8 shows a semiconductor substrate 1 which has the semiconductor substrate 1 over its entire surface covering masking layer 2.
  • An intermediate layer 11 is additionally arranged between the masking layer 2 and the semiconductor substrate 1.
  • the semiconductor substrate 1 is not a compound semiconductor (III-V) but an elemental semiconductor (IV).
  • the intermediate layer 11 preferably consists of a compound semiconductor. The arrangement of the intermediate layer 11 makes it possible to selectivity between the masking layer 2 and the
  • Intermediate layer 11 as well as selectivity between the intermediate layer 11 and the semiconductor substrate 1. This occurs primarily with pure IV semiconductors.
  • phosphoric acid and hydrochloric acid are used for the etching of the intermediate layer 11, if this consists of indium phosphide (InP), while heated potassium hydroxide (KoH), which is suitable for the anisotropic etching of the alignment grooves 8 in the semiconductor substrate 1, if this consists of silicon, can be used
  • Masking Layer 2 would attack from gold.
  • III / V semiconductors can also be etched as a material layer as an intermediate layer 11 on a III / V semiconductor substrate 1.
  • the masking layer 2 in turn serves only as an etching mask for structuring the intermediate layer 11, which performs the function of the masking layer 2 in the process described for producing the master structure on a compound semiconductor.
  • the extent of undercuts therefore remains extremely low, so that the precision of the process is high.
  • This arrangement is structured, for example by means of a photolithographic process, in such a way that the same recesses 3, 4 are created in the masking layer 2, as already shown in FIG. Such structuring can also be carried out using a lift-off technique or another suitable method. The resulting arrangement is shown in FIG. 9.
  • the masking layer 2 can be selectively etched with respect to the intermediate layer 11.
  • FIG. 10 shows the resulting arrangement, the entire top of the intermediate layer 11 with the exception of the rectangular recess 3 of the
  • Masking layer 2 or the protective mask 7 is covered.
  • Figure 11 shows the arrangement after the completion of the next process step.
  • an etching process was used in which an etching solution was used which only attacks the material of the intermediate layer 11.
  • etching solution was used which only attacks the material of the intermediate layer 11.
  • further rectangular cutouts 9 also arise in the intermediate layer 11, directly below the rectangular cutouts 3.
  • the protective mask 7 is removed again, as shown in FIG.
  • the semiconductor substrate 1 with the intermediate layer 11 the further rectangular recesses 9 present therein and with the masking layer 2 with the rectangular recesses 3 present therein.
  • a further anisotropic etching process now follows, in which an etching solution through the rectangular recesses 3, 9 acts on the surface of the semiconductor substrate 1.
  • the adjustment grooves 8 in turn have the oblique end faces on their side adjacent to the elongated recess 4.
  • the rectangular cutouts 3, 9 and the adjustment grooves 8 are made with a Mask 5 covered so that only the elongated recess 4 is exposed from the top of the intermediate layer 11. This is shown in FIG. 14.
  • the intermediate layer 11 is structured in such a way that first a recess in the elongated recess 4 is produced through the intermediate layer 11 and then, by etching, a waveguide groove 6 through the elongated recess 4 in the masking layer and in the
  • the mask 5, the masking layer 2 and the intermediate layer 11 are then removed.
  • the structure of the semiconductor substrate 1 then corresponds to the arrangement shown in FIG.
  • the order of manufacture of the waveguide groove 6 and the adjustment groove 8 can be interchanged.
  • FIG. 17 shows how the semiconductor substrate 1 with the waveguide groove 6 and the alignment grooves 8 functions as a master structure 21.
  • an impression is made of the semiconductor substrate 1, for example by applying a material to it by galvanic means.
  • a form stamp 20 has been created which has ridge-shaped elevations 28 corresponding to the adjustment grooves 8 and an elongated elevation 26 corresponding to the waveguide groove 6 therebetween.
  • a metal is particularly well suited as material for this form stamp 20.
  • Nickel in particular is ideally suited for such a form stamp 20.
  • FIG. 18 shows how the form stamp 20
  • Daughter structures 30, which are similar to the master structure 21, are molded by the die 20.
  • a casting process e.g. injection molding, embossing process
  • a plastic preferably a polymer plastic
  • the daughter structure 30 is then the polymer substrate 30 to be produced.
  • an optical component can be produced from such a molded polymer substrate 30 with waveguide grooves 36 and adjustment grooves 38 and a matching cover 31 which also has corresponding adjustment grooves 38.
  • one end of optical fibers 40 is inserted into the V-shaped adjustment grooves 38.
  • the optical fibers 40 are connected to a pre-adjustment device 42.
  • a polymer adhesive 41 is then introduced between the polymer substrate 30 and the cover 31 using an injection mold 43, and the cover 31 is lowered onto the polymer substrate 30 with the optical fibers 40 inserted.
  • the Polymer adhesive 41 fills the waveguide loops 36 and at the same time brings about a firm connection between the polymer substrate 30 and the cover 31.
  • the filled waveguide grooves 38 now form waveguides in continuation to the optical fibers 40.
  • FIGS. 20 to 32 A third exemplary embodiment is shown in intermediate stages in FIGS. 20 to 32. Again, the numbering from the previous figures has been retained.
  • FIG. 20 shows the cut side view of a semiconductor substrate 1 which has been coated over its entire surface with a separating layer 15.
  • An auxiliary layer 12 was additionally deposited on the separating layer 15.
  • the separating layer 15 is preferably an oxide layer (SiÜ 2 ), which preferably has a thickness of 100 nm, and for the auxiliary layer 12, for example, a nitride is selected (Si3N_ ⁇ ), which preferably has a thickness of 200 nm. Silicon, for example, is used here as the semiconductor. However, other materials can also be used, it being only necessary to note that the auxiliary layer 12 must be selectively etchable with respect to the separating layer 15, just as there must be selectivity between the separating layer 15 and the semiconductor substrate 1.
  • FIG. 21 shows how the arrangement from FIG. 20 was additionally coated with a masking layer 2.
  • the masking layer 2 has in its center a rectangular, elongated recess 4, at one end of which a rectangular recess 3 is arranged.
  • a photoresist can be used here as the masking layer 2.
  • a photoresist is structured in a known manner by exposure and development.
  • Process step shown starting from Figure 21 The arrangement from FIG. 21 was subjected to a dry etching process, the masking layer 2 serving as an etching mask.
  • the exposed area of the auxiliary layer 12 is attacked during the dry etching process, the etching process after the etching preferably being stopped by approximately half the layer thickness of the auxiliary layer 12 by checking the etching time, so that in the area of the rectangular recess 3 or the elongated, rectangular recess 4 the auxiliary layer 12 has a smaller layer thickness.
  • the auxiliary layer 12 was reduced to half its thickness there, so that it is only about 100 nm thick there and about 200 nm at the non-etched points.
  • the masking layer 2 is then removed, which is no longer is required because the recesses 3, 4 have been imaged in depressions 13, 14 in the auxiliary layer 12.
  • FIG. 23 shows how the arrangement just described was subjected to the next method step, namely the application of a cover mask 5, which covers the surface of the auxiliary layer 12 at least in the area of the rectangular recess 13.
  • the mask for attaching the masking mask 5 structured in this way does not require high adjustment requirements, since it can only cause an inaccuracy in the axial direction of the ridge line of the inverse roof ridge-shaped adjustment groove to be produced. For example, a mask with approximately 50 ⁇ m alignment accuracy is sufficient.
  • Another etching process follows, in which the auxiliary layer 12 is reduced in thickness.
  • FIG. 24 The result of this method step is shown in FIG. 24.
  • the mask 5 served as protection for the auxiliary layer 12 at least in the area of the rectangular recess 13.
  • this etching does not or only insignificantly attacks the separating layer 15, since this has a selectivity with respect to the auxiliary layer 12.
  • a further etching process takes place through the upper, elongated opening 17, the material of the separating layer 15 lying under this opening 17 being etched.
  • the auxiliary layer 12 again acts as a mask for the separating layer 15.
  • a lower elongated breakthrough 18 is formed in the separating layer 15 directly below the upper elongated opening 17.
  • materials for this etching process are aqueous hydrofluoric acid or a selectively etching plasma, e.g. CHF3 / ar in question.
  • next process step dry etching is carried out, for example by reactive ion etching, a waveguide groove 6 being formed.
  • the mask 5 protects the auxiliary layer 12 and at the same time the separating layer 15 protects the area of it covered Semiconductor substrate l. This completes the first half of the method by producing the waveguide groove 6. Following this method step, the mask 5 is removed again, which is shown in FIG. 27.
  • an adjustment groove 8 is to be produced.
  • the area of the arrangement above the waveguide groove is protected by applying a protective mask 7, in particular in the form of a thermally grown oxide.
  • the oxide grown by thermal oxidation preferably has a particularly high thickness, for example 0.5 to 1 ⁇ m.
  • the thermal oxidation is particularly easy to carry out if a material has been selected for the auxiliary layer 12 on which thermally no oxide or only a very small oxide can be grown. For example, when nitride is used as the material for the auxiliary layer 12, only such a small oxide layer grows there that it can be removed by briefly rinsing it with an HF solution. This is called local oxidation.
  • Auxiliary layer 12 now has the effect that the rectangular recess 13 is imaged in an upper rectangular opening 22. The result of this is again shown in FIG. 29.
  • the subsequent method step, the result of which is shown in FIG. 30, involves etching the
  • the etching can be realized by liquid etching or plasma etching. It can happen that the protective mask 7 also approximately is attacked. However, by providing a higher layer thickness for the protective mask 7, for example in the case of thermal oxidation, it can be prevented that the layer thickness of the protective mask 7 is reduced in such a way that a falsified result is obtained in the structuring.
  • an anisotropic etching process follows (e.g. with KOH etching), as a result of which an adjustment groove 8 is created below the rectangular upper opening 22 and the rectangular lower opening 23.
  • the protective mask 7 acts as a cover and protection for the semiconductor substrate 1 against the etching process.
  • the protective mask 7, the auxiliary layer 12 and the separating layer 15 are removed from the surface of the semiconductor substrate 1, so that only the semiconductor substrate 1 with the alignment groove 8 and the waveguide groove 6 remains, as shown in FIG. 32.
  • the masking layer 2 represents the only structure-determining mask, while all further steps of the method require only rough covers.
  • the lateral undercut during the etching of the adjustment groove 8 can be kept particularly low, as a result of which the adjustment groove 8 is given a particularly precise structuring.
  • This structuring is relevant with regard to the height adjustment of a fiber to be inserted into the adjustment groove 8, but which has a much smaller effect than a lateral deviation.
  • the alignment of the masking layer 2 with the crystal direction of the semiconductor substrate 1 plays a major role with the method described here, the alignment of the masking layer 2 with one is suitable Fiat structure of a semiconductor wafer or on a pre-etched Justiemut, which reveals the exact crystal direction.
  • FIGS. 33 to 42 A fourth exemplary embodiment of the method according to the invention is shown in FIGS. 33 to 42.
  • the method is based on a semiconductor substrate 1 which is coated on its upper side with an additional layer 24 and over it with a masking layer 2 (cf. FIG. 33).
  • a photoresist is suitable for the masking layer 2 and silicon dioxide (Si0 2 ) for the additional layer 24.
  • a rectangular cutout 3 and an elongated rectangular cutout 4, which touch each other, are produced in the masking layer 2 by exposure and development.
  • the cutouts 3, 4 correspond in shape and position to the cutouts according to FIG. 21.
  • the structure thus created is shown in FIG. 34.
  • the arrangement described is next subjected to an etching process, further recesses 63, 64 corresponding to these being formed under the recesses 3, 4.
  • Both wet chemical and dry chemical media can be used as the etching medium.
  • the masking layer 2 remains in this process. If this masking layer 2 consists of photoresist, for example, this can be achieved by hard baking (polymerizing).
  • a mask 5 is then brought onto the area of the arrangement where the rectangular recess 3 or the further rectangular 63 are located.
  • the area on the other hand remains free Semiconductor substrate 1, over which the elongated, rectangular recess 4 or the further elongated, rectangular recess 64 lie.
  • a photoresist is again suitable as the material for the mask 5.
  • This is followed by a further etching process in which a waveguide groove is now created below the further elongated, rectangular recess 64.
  • the masking layer 2 protects the additional layer 24, which in turn protects the semiconductor substrate 1.
  • the mask 5 protects the semiconductor substrate 1 from the etching medium.
  • the arrangement resulting from this method is shown in FIG. 37.
  • FIG. 38 results from the arrangement from FIG. 37, in which the cover mask 5 and the masking layer 2 are removed from the arrangement. This is now possible because the dimensions of the structure-determining recesses 3, 4 from the masking layer 2 are retained on the semiconductor substrate 1 by means of the further recesses 63, 64 in the additional layer 24.
  • FIG. 39 shows how a cover layer 25 is applied over the entire surface of the surface of the semiconductor substrate 1 with the additional layer 24 as the next method step.
  • a protective mask 7 is applied to the cover layer 25, the protective mask 7 covering the area above the waveguide groove 6, but leaving the area above the further rectangular recess 63 free.
  • the adjustment accuracy of the protective mask 7 is again not particularly demanding.
  • the accuracy concerns only an axial component, which does not play a very important role in the coupling of a glass fiber and a waveguide.
  • the part of the cover layer 25 that is not covered by the protective mask 7 is passed through Wet or plasma etching (eg CHF 3 ) removed again.
  • Wet or plasma etching eg CHF 3
  • the protective mask 7 can also be dissolved in the etching medium, but the cover layer 25 remains as protection for the
  • the transition between the two structures must be straightened for direct contact of an optical fiber to be inserted with a waveguide that is still to be formed.
  • a cut with a wafer saw along the end of the adjustment groove 8 on the waveguide groove side is suitable for this in a manner known per se, it being advantageous if the cut is a depth of the fiber radius (for example 62.5 ⁇ m for standard glass fiber) plus half the depth of the waveguide having. For easy demoldability, the cut should also have particularly smooth walls without undercuts.
  • this mechanical post-processing can be accomplished with diamond milling tools, by laser ablation or also by reactive laser cutting.
  • high-rate etching of vertical shafts is provided, for example for silicon as the semiconductor substrate 1 in connection with a resist mask.
  • the width of the transition area to be removed is usually approximately 100 to 200 ⁇ m. Therefore, the individual face masks that come with the structure for mutual coverage for the Justiemut 8 and the waveguide groove 6 are used, can only be adjusted with this accuracy, which is a relatively coarse accuracy.
  • Roughness of the waveguide smaller than approx. 100 nm is required for optical optical waveguide components.
  • semiconductor polishing etching is possible, as is thermal oxidation and subsequent selective etching of the silicon oxide. Oxidation and etching can be repeated several times, which increases the smoothing effect.
  • Another possibility is etching in Nf3 plasma or isotropic, pure fluorine etching.
  • etching processes in particular the etching process for producing the waveguide groove 6, are carried out by electrochemically photo-induced etching.
  • This etching method can also be used to produce a waveguide groove 6 which has a variable depth profile.
  • FIG. 43 shows an arrangement for electrochemically photo-induced etching.
  • Semiconductor substrate 1 is in this case connected to a trough 51 via a sealing ring 56, so that the semiconductor substrate forms the bottom of trough 51.
  • the semiconductor substrate 1 has a plurality of electrodes 50 on the underside.
  • a plurality of wire electrodes 55 are arranged inside the tub 51.
  • the wire electrodes 55 are covered within the tub 51 by a liquid electrolyte 57.
  • a light filter 54 and the lens 52, a filter disc 53 is arranged.
  • an electrical voltage is applied between the electrodes 50 and the wire of the electrodes 55.
  • light from the light source 54 passes through the filter disk 53 and the lens 52 onto the surface of the electrolyte 57.
  • the light passes through the transparent electrolyte 57 onto the surface of the semiconductor substrate 1, where photo-induced electrochemical etching takes place due to the incidence of light.
  • Due to different darkening within the filter disk 53 the surface of the semiconductor substance 1 is irradiated with different light intensities. For this reason, the etching process takes place with different local intensities.
  • the masking layer 2 located on the semiconductor substrate 1 and the cover mask 5 or the protective mask 7 are preferably opaque. Then they perform two functions at once: on the one hand they serve as an optical mask for suppressing photo-induced electrochemical etching and on the other hand they serve as an etching resist in this or other etching processes during the process.
  • an optical system consisting of several components can also be used.
  • the electrodes 50 or wire electrodes 55 can be controlled with different currents.
  • a strongly bundled light source such as a laser, for example, instead of the light source 54, the light beam of which is moved over the surface of the semiconductor substrate 1.
  • a strongly bundled light source such as a laser
  • the intensity or the speed of movement of the A variable etching intensity distribution can also be generated on the light beam on the semiconductor substrate surface.
  • optical switching matrices with optical switches with small radii of curvature of the waveguides contained One area of application for the method described is optical switching matrices with optical switches with small radii of curvature of the waveguides contained.
  • the arrangement of a taper transition produced with the method to achieve a small waveguide cross section serves to reduce the
  • a reactive ion etching method is particularly suitable, which brings about a sidewall passivation with the addition of polymer-forming gases during the etching. And thus enables almost vertical or slightly positive etching edges.
  • Other processes for this purpose can use mixtures of CL2 / O2 or HCLO2 or HBR / O 2 which in themselves are anisotropic etching and which can lead to a positively inclined profile by repositioning some of the etched products on the side walls.

Abstract

The invention concerns a method of producing a master structure for a polymer substrate, the semiconductor substrate being coated with a masking layer in which there is a recess below which a waveguide channel is to be produced. The masking layer has a further recess in which an adjusting channel is to be produced. The further recess is masked and the waveguide channel is produced by etching. The recess is masked and the adjusting channel is produced.

Description

Verfahren zur Herstellung einer MasterstrukturProcess for producing a master structure
Stand der TechnikState of the art
Die Erfindung geht aus von einem Verfahren zur Herstellung einer Masterstruktur für ein Polymersubstrat nach dem Oberbegriff des Hauptanspruchs.The invention relates to a method for producing a master structure for a polymer substrate according to the preamble of the main claim.
In der deutschen Patentanmeldung P 42 12 208.2 ist ein Verfahren zur Herstellung optischer Polymerbauelemente mit integrierter Faser-Chip-Kopplung in Abformtechnik beschrieben. Dabei wird auf einem Siliziumsubstrat eine Masterstruktur hergestellt, dann von dieser Masterstruktur galvanisch eine Negativform abgeformt und die so entstandene Negativform zur Herstellung von mit der Masterstruktur identischen Tochterstrukturen im Spritzguß- oder Spritzprägeverfahren mit polymeren Kunststoffen eingesetzt. Sowohl die Masterstruktur, als auch das herzustellende optische Polymerbauelement weisen einen Lichtwellenleitergraben auf. Außerdem ist sowohl in der Masterstruktur als auch im herzustellenden optischen Polymerbauelement eine Justiernut für Glasfasern mit V-förmigem Querschnitt vorgesehen. Die V-Nut wird dabei durch anisotropes Ätzen hergestellt. Bei dem bekannten Verfahren werden unterschiedliche Maskenbelichtungen für die Justiernut und für den Lichtwellenleitergraben benötigt. Da die laterale Justierung zwischen dem Lichtwellenleitergraben und der Justiernut besonders wichtig ist, dieGerman patent application P 42 12 208.2 describes a method for producing optical polymer components with integrated fiber-chip coupling using impression technology. A master structure is produced on a silicon substrate, then a negative mold is galvanically molded from this master structure and the resulting negative mold is used for the production of daughter structures identical to the master structure in the injection molding or injection molding process with polymer plastics. Both the master structure and the optical polymer component to be produced have an optical waveguide trench. In addition, an adjustment groove for glass fibers with a V-shaped cross section is provided both in the master structure and in the optical polymer component to be produced. The V-groove will be there made by anisotropic etching. In the known method, different mask exposures are required for the adjustment groove and for the optical waveguide trench. Since the lateral adjustment between the optical waveguide trench and the adjustment groove is particularly important, the
Einkoppelverluste zwischen der in die Justiemut einzulegenden Glasfaser und einem im Lichtwellenleitergraben liegenden Wellenleiter so gering wie möglich zu halten, ist es wünschenswert, die laterale Positioniergenauigkeit zwischen dem Lichtwellenleitergraben und der Justiernut so hoch wie möglich zu erhalten.To keep coupling losses between the glass fiber to be inserted into the alignment groove and a waveguide lying in the optical waveguide trench as low as possible, it is desirable to maintain the lateral positioning accuracy between the optical waveguide trench and the alignment groove as high as possible.
Vorteile der ErfindungAdvantages of the invention
Das erfindungsgemäße Verfahren hat demgegenüber den Vorteil, daß die Justiernut und die Wellenleiternut durch eine gemeinsame Maskierschicht definiert werden. Dadurch verbessert sich die laterale Positioniergenauigkeit zwischen einer einzulegenden Glasfaser und einem in der Wellenleiternut anzuordnenden Wellenleiter.In contrast, the method according to the invention has the advantage that the adjustment groove and the waveguide groove are defined by a common masking layer. This improves the lateral positioning accuracy between a glass fiber to be inserted and a waveguide to be arranged in the waveguide groove.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des im Hauptanspruch angegebenen Verfahrens möglich.Advantageous further developments and improvements of the method specified in the main claim are possible through the measures listed in the subclaims.
Das stufenweise Durchätzen einer Hilfsschicht, indem zunächst Vertiefungen und danach Durchbrüche erzeugt werden, dient in vorteilhafter Weise dazu, die Anzahl der Maskierungsschritte unter Beibehaltung der Genauigkeit der Maskierschicht möglichst gering zu halten und gleichzeitig eine Selektivität bei der Ätzung zu erhalten.The step-wise etching through of an auxiliary layer, by first producing depressions and then openings, advantageously serves to keep the number of masking steps as low as possible while maintaining the accuracy of the masking layer and at the same time to maintain selectivity in the etching.
Wird unter der Hilfsschicht eine Trennschicht angeordnet, so dient dies ebenfalls dem Zweck, die Selektivität und damit die Genauigkeit der Anordnung bei der Ätzung zu erhalten. Die Trennschicht ist in vorteilhafter Weise mit einem Flüssig- oder mit einem Plasmaätzverfahren sowie die Hilfsschicht mit einem Trockenätzverfahren ätzbar. Außerdem entsteht ein Vorteil, wenn die später aufgetragene Maske, sei es Schutzmaske oder die Abdeckmaske, eine höhere Schichtdicke aufweist als die Trennschicht, da dadurch die Gefahr vermindert wird, daß diese Schicht bei einem Ätzprozeß so verdünnt wird, daß Strukturfehler entstehen können. Das Anordnen einer Zusatzschicht unter derIf a separating layer is arranged under the auxiliary layer, this also serves the purpose of maintaining the selectivity and thus the accuracy of the arrangement during the etching. The separating layer can advantageously be etched with a liquid or with a plasma etching process and the auxiliary layer with a dry etching process. There is also an advantage if the mask applied later, be it a protective mask or a mask, has a greater layer thickness than the separating layer, since this reduces the risk that this layer is thinned during an etching process in such a way that structural defects can occur. Placing an additional layer under the
Maskierschicht, ebenso wie das Anordnen einer Deckschicht unter der Schutzmaske dienen wiederum in vorteilhafter Weise der Erhaltung der Selektivität und damit der Genauigkeit des erfindungsgemäßen Verfahrens.Masking layer, as well as arranging a cover layer under the protective mask, in turn advantageously serve to maintain the selectivity and thus the accuracy of the method according to the invention.
Das Anordnen einer Zwischenschicht zwischen Halbleitersubstrat und der Maskierschicht dient in vorteilhafter Weise der Erhöhung der Sicherheit beim Ätzen durch Erhöhung der Dicke des schützenden Materials. Außerdem kann durch geeignete Auswahl von Materialien für dieThe arrangement of an intermediate layer between the semiconductor substrate and the masking layer advantageously serves to increase the security during the etching by increasing the thickness of the protective material. In addition, by appropriate selection of materials for the
Zwischenschicht der unerwünschte Effekt der Unterätzung verringert werden.Intermediate layer the undesirable effect of the undercut can be reduced.
Die Präzision der entstehenden Masterstruktur wird erhöht und somit verbessert, wenn für die Zwischenschicht einThe precision of the resulting master structure is increased and thus improved if one for the intermediate layer
Material gewählt wird, gegenüber dem das Halbleitersubstrat selektiv ätzbar ist und das gegenüber der Maskierschicht selektiv ätzbar ist, da so gewährleistet werden kann, daß beim Ätzprozeß nur der gewünschte Bereich angegriffen wird.Material is selected against which the semiconductor substrate can be selectively etched and which can be selectively etched against the masking layer, since this can ensure that only the desired area is attacked during the etching process.
Reaktives Ionenätzen ist besonders geeignet, um die Wellenleiternut herzustellen, da dieses Ätzverfahren nicht den Effekt der Redisposition aufweist. Es ergibt außerdem der Vorteil, daß durch Ausnutzung des natürlichen Effektes der orientierungs-, dotierungs-,und/oder zusammensetzungsabhängigen Selbstverzögerung des Ätzprozesses eine sehr präzise Justiernut hergestellt werden kann, indem die Justiemut durch anisotropes Ätzen hergestellt wird.Reactive ion etching is particularly suitable for producing the waveguide groove, since this etching process does not have the effect of redisposition. It also has the advantage that by utilizing the natural effect of the orientation, doping and / or composition-dependent self-delay of the etching process, a very precise adjustment groove can be produced by producing the adjustment groove by anisotropic etching.
Das Begradigen der Stirnfläche der Justiernut durch Sägen oder Steilwandhochratenätzen dient in vorteilhafter Weise dazu, die stirnseitige Koppelstelle zwischen einer einzulegenden Glasfaser und einem in der Wellenleiternut befindlichen Wellenleiter besonders qualitativ hochwertig wird.The straightening of the end face of the adjustment groove by sawing or steep wall high-rate etching advantageously serves to make the front-side coupling point between a glass fiber to be inserted and a waveguide located in the waveguide groove particularly high quality.
Glätten der Wandungen der Wellenleiternut durch Oxidieren und Ätzen vermindert die Dämpfung bei einem in dieser Wellenleiternut anzuordnenden Wellenleiter.Smoothing the walls of the waveguide groove by oxidizing and etching reduces the attenuation in the case of a waveguide to be arranged in this waveguide groove.
Die Verwendung des Verfahrens der elektrochemischen, fotoinduzierten Ätzung stellt ein sehr einfaches und kostengünstiges Verfahren zur Ätzung dar. Zudem ist dieses Verfahren geeignet, Wellenleiternuten mit einem variablen Tiefenprofil herzustellen.The use of the method of electrochemical, photo-induced etching represents a very simple and inexpensive method for etching. In addition, this method is suitable for producing waveguide grooves with a variable depth profile.
Die Auswahl eines lichtundurchlässigen Materials für die Abdeckmaske und die Maskierschicht erweist sich als vorteilhaft, da dadurch diese beiden Masken gleichzeitig alε ätzresistives Material und als optische Maske für das fotoinduzierte, elektrochemische Ätzen dienen können.The selection of an opaque material for the cover mask and the masking layer proves to be advantageous, since as a result these two masks can simultaneously serve as etch-resistant material and as an optical mask for photo-induced, electrochemical etching.
Das Herstellen einer Wellenleiternut mit variablem Tiefenprofil stellt sich als vorteilhaft heraus, da eine solche Wellenleiternut für optische Schalter mit geringen AbstrahlVerlusten, die Herstellung von Taper-Übergängen zwischen Wellenleitern und optischen Bauelementen bzw. Fasern sowie eine harmonische Anpassung desThe production of a waveguide groove with a variable depth profile turns out to be advantageous, since such a waveguide groove for optical switches with low radiation losses, the production of taper transitions between waveguides and optical components or Fibers and a harmonious adaptation of the
Wellenleiterquerschnittes für spezifische Anwendung wichtig ist. Ein weiterer Vorteil ist dadurch gegeben, daß für die Erreichung einer variablen Ätztiefe ein Laserstrahl über den zu ätzenden Bereich mit variabler Geschwindigkeit,Waveguide cross section is important for specific application. A further advantage is given by the fact that, in order to achieve a variable etching depth, a laser beam over the area to be etched at variable speed,
Intensität oder Verweildauer bewegt wird, da es sich um ein besonders einfach auszuführendes Verfahren handelt.Intensity or length of stay is moved, since it is a particularly easy to carry out process.
Derselbe Vorteil der Vereinfachung des Herstellungsprozesses entsteht durch die Verwendung eines optischenThe same advantage of simplifying the manufacturing process is achieved by using an optical one
Intensitätsfilters mit einer zum Tiefenprofil äquivalenten Transparenzverteilung.Intensity filter with a transparency distribution equivalent to the depth profile.
Die Anordnung von streifenförmigen Elektroden über oder unter dem ätzenden Bereich und deren Ansteuerung mit unterschiedlichen elektrischen Strömen stellt eine einfache und sehr variable Methode dar, ein sich veränderndes Tiefenprofil herzustellen.The arrangement of strip-shaped electrodes above or below the caustic area and their actuation with different electrical currents represents a simple and very variable method of producing a changing depth profile.
Zeichnungdrawing
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und in der nachfolgenden Beschreibung näher erläutert.Embodiments of the invention are shown in the drawing and explained in more detail in the following description.
Es zeigen:Show it:
Figur 1 ein Halbleitersubstrat mit Maskierschicht,FIG. 1 shows a semiconductor substrate with a masking layer,
Figur 2 ein Halbleitersubstrat mit Maskierschicht und2 shows a semiconductor substrate with masking layer and
Abdeckmaske, Figur 3 ein Halbleitersubstrat mit Maskierschicht,3, a semiconductor substrate with a masking layer,
Abdeckmaske und Wellenleitemut,Mask and waveguide,
Figur 4 ein Halbleitersubstrat mit Maskierschicht und4 shows a semiconductor substrate with a masking layer and
Wellenleiternut,Waveguide groove,
Figur 5 ein Halbleitersubstrat mit Maskierschicht und Schutzmaske, Figur 6 ein Halbleitersubstrat mit Maskierschicht,FIG. 5 shows a semiconductor substrate with a masking layer and protective mask, FIG. 6 shows a semiconductor substrate with a masking layer,
Schutzmaske und Justiernuten,Protective mask and adjustment grooves,
Figur 7 ein Halbleitersubstrat mit Wellenleiternut und7 shows a semiconductor substrate with a waveguide groove and
Justiernuten, Figur 8 ein Halbleitersubstrat mit Zwischenschicht undJustieruten, Figure 8 is a semiconductor substrate with intermediate layer and
Maskierschicht,Masking layer,
Figur 9 ein Halbleitersubstrat mit Zwischenschicht und strukturierter Maskierschicht,FIG. 9 shows a semiconductor substrate with an intermediate layer and structured masking layer,
Figur 10 ein Halbleitersubstrat mit Zwischenschicht, Maskierschicht und Schutzmaske,FIG. 10 shows a semiconductor substrate with an intermediate layer, masking layer and protective mask,
Figur 11 ein Halbleitersubstrat mit strukturierterFIG. 11 shows a semiconductor substrate with structured
Zwischenschicht, strukturierter Maskierschicht undIntermediate layer, structured masking layer and
Schutzmaske,Protective mask,
Figur 12 ein Halbleitersubstrat mit strukturierter Zwischenschicht und strukturierter Maskierschicht,FIG. 12 shows a semiconductor substrate with a structured intermediate layer and a structured masking layer,
Figur 13 ein Halbleitersubstrat mit strukturierterFIG. 13 shows a semiconductor substrate with structured
Zwischenschicht, strukturierter Maskierschicht undIntermediate layer, structured masking layer and
Justiernuten,Adjustment grooves,
Figur 14 ein Halbleitersubstrat mit Zwischenschicht, Maskierschicht und Abdeckmaske,FIG. 14 a semiconductor substrate with an intermediate layer, masking layer and cover mask,
Figur 15 ein Halbleitersubstrat mit strukturierterFIG. 15 shows a semiconductor substrate with structured
Zwischenschicht, Maskierschicht und Abdeckmaske,Intermediate layer, masking layer and mask,
Figur 16 ein Halbleitersubstrat mit Justiernuten,FIG. 16 shows a semiconductor substrate with alignment grooves,
Wellenleitemut und Sägeschnitt, Figur 17 ein Halbleitersubstrat und einen Formstempel,17, a semiconductor substrate and a form stamp,
Figur 18 einen Formstempel und ein Polymersubstrat,FIG. 18 a stamp and a polymer substrate,
Figur 19 ein Polymersubstrat, einen Deckel undFigure 19 shows a polymer substrate, a lid and
Lichtleitfasern,Optical fibers,
Figur 20 ein Halbleitersubstrat mit Trennschicht und Hilfsschicht,FIG. 20 shows a semiconductor substrate with a separating layer and auxiliary layer,
Figur 21 eine aufgeschnittene Seitenansicht und eineFigure 21 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit Hilfsschicht,Top view of a semiconductor substrate with auxiliary layer,
Trennschicht und Maskiereschicht, Figur 22 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit Hilfsschicht und Vertiefungen in der Hilfsschicht,Separation layer and masking layer, FIG. 22 shows a cut side view and a top view of a semiconductor substrate with auxiliary layer and depressions in the auxiliary layer,
Figurr 23 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit einer Hilfsschicht und einer Abdeckmaske,23 shows a cut side view and a top view of a semiconductor substrate with an auxiliary layer and a cover mask,
Figur 24 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit einer Hilfsschicht und einer Abdeckmaske sowie einem Druchbruch in der Hilfssicht,FIG. 24 shows a cut-away side view and a top view of a semiconductor substrate with an auxiliary layer and a cover mask and a breakthrough in the auxiliary view,
Figur 25 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit einem Durchbruch in der Trennschicht, Figur 26 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit einem Durchbruch in der Trennschicht sowie mit einer Wellenleiternut, Figur 27 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit Wellenleiternut, bei dem die Abdeckmaske entfernt wurde, Figur 28 eine aufgeschnittene Seitenansicht und eine25 shows a cut-away side view and a top view of a semiconductor substrate with an opening in the separating layer, FIG. 26 shows a cut-away side view and a top view of a semiconductor substrate with an opening in the separating layer and with a waveguide groove, FIG Semiconductor substrate with waveguide groove, in which the mask has been removed, FIG. 28 shows a cut-away side view and one
Draufsicht auf ein Halbleitersubstrat mit einem thermisch aufgewachsenen Oxid als Schutzmaske, Figur 29 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit einem thermisch aufgewachsenen Oxid als Schutzmaske und einem Durchbruch in einer Hilfsschicht,Top view of a semiconductor substrate with a thermally grown oxide as a protective mask, FIG. 29 shows a cut-away side view and a top view of a semiconductor substrate with a thermally grown oxide as a protective mask and an opening in an auxiliary layer,
Figur 30 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit thermisch aufgewachsenem Oxid als Schutzmaske und einem Durchbruch in einer Trennschicht,FIG. 30 shows a cut-away side view and a top view of a semiconductor substrate with thermally grown oxide as a protective mask and an opening in a separating layer,
Figur 31 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit thermisch aufgewachsenem Oxid als Schutzmaske und einer Justiernut, Figur 32 eine aufgeschnittene Seitenansicht und eineFIG. 31 shows a cut-away side view and a top view of a semiconductor substrate with thermally grown oxide as a protective mask and an alignment groove, Figure 32 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit Wellenleiternut und Justiernut,Top view of a semiconductor substrate with waveguide groove and alignment groove,
Figur 33 eine aufgeschnittene Seitenansicht auf ein Halbleitersubstrat mit einer Maskierschicht,FIG. 33 shows a cut side view of a semiconductor substrate with a masking layer,
Figur 34 eine aufgeschnittene Seitenansicht und eineFigure 34 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit Zusatzschicht und strukturierter Maskierschicht,Top view of a semiconductor substrate with additional layer and structured masking layer,
Figur 35 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit strukturierterFigure 35 is a cut side view and a plan view of a semiconductor substrate with structured
Maskierschicht und strukturierter Zusatzsschicht,Masking layer and structured additional layer,
Figur 36 eine aufgeschnittene Seitenansicht und eineFigure 36 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit Maskierschicht,Top view of a semiconductor substrate with masking layer,
Zusatzschicht und Abdeckmaske, Figur 37 eine aufgeschnittene Seitenansicht auf einAdditional layer and mask, Figure 37 is a cut side view of a
Halbleitersubstrat mit Maskierschicht, Zusatzschicht undSemiconductor substrate with masking layer, additional layer and
Wellenleiternut,Waveguide groove,
Figur 38 eine aufgeschnittene Seitenansicht und eineFigure 38 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit Zusatzsschicht, Wellenleiternut, bei dem die Abdeckmaske entfernt wurde,Top view of a semiconductor substrate with additional layer, waveguide groove, in which the mask has been removed,
Figur 39 eine aufgeschnittene Seitenansicht und eineFigure 39 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit einer Deckschicht,Top view of a semiconductor substrate with a cover layer,
Figur 40 eine aufgeschnittene Seitenansicht und eineFigure 40 is a cut side view and a
Draufsicht auf ein Halbleitersubstrat mit einer Deckschicht und einer Schutzmaske,Top view of a semiconductor substrate with a cover layer and a protective mask,
Figur 41 eine aufgeschnittene Seitenansicht auf einFigure 41 is a cut side view of a
Halbleitersubstrat mit einer strukturierten Deckschicht und einer Schutzmaske,Semiconductor substrate with a structured cover layer and a protective mask,
Figur 42 eine aufgeschnittene Seitenansicht und eine Draufsicht auf ein Halbleitersubstrat mit strukturierterFIG. 42 shows a cut side view and a top view of a semiconductor substrate with structured
Deckschicht, Justiernut, bei dem die Schutzmaske entfernt wurde,Top layer, adjustment groove from which the protective mask was removed,
Figur 43 eine Vorrichtung zum fotoinduzierten, elektrochemischen Ätzen. Beschreibung der AusführungsbeispieleFigure 43 shows a device for photo-induced electrochemical etching. Description of the embodiments
Die Figuren 1 bis 7 zeigen einzelne Zwischenstufen im Verfahrensablauf für ein erstes Ausführungsbeispiel zur Herstellung einer Masterstruktur.FIGS. 1 to 7 show individual intermediate stages in the process sequence for a first exemplary embodiment for producing a master structure.
In Figur 1 ist ein flaches, quaderfδrmiges Halbleitersubstrat 1 gezeigt, auf dessen Oberseite eine Maskierschicht 2 aufgebracht ist. Die Maskierschicht 2 weist in ihrer Mitte eine rechteckige, längliche Aussparung 4 auf, die an deren Enden jeweils in eine rechteckige Aussparung 3 übergeht. Die rechteckigen Aussparungen 3 reichen dabei bis zum Rand der Maskierschicht 2.1 shows a flat, cuboidal semiconductor substrate 1, on the upper side of which a masking layer 2 is applied. The masking layer 2 has in its center a rectangular, elongated recess 4, which merges into a rectangular recess 3 at the ends thereof. The rectangular cutouts 3 extend to the edge of the masking layer 2.
Das Halbleitersubstrat 1 besteht hierbei aus einemThe semiconductor substrate 1 here consists of a
Verbindungshalbleiter (III - V), wie z.B. Galliumarsenit. Für die Maskierschicht 2 ist ein Material zu wählen, welches eine selektive Ätzung des Halbleitersubstrats 1 gegenüber der Maskierschicht 2 erlaubt. Beispielsweise ist Gold als Material für die Maskierschicht 2 geeignet. Die Strukturierung der Maskierschicht 2 auf dem Halbleitersubstrat 1 erfolgt beispielsweise in einem Fotolithographieprozeß nach einem ganzflächigen Beschichten der Oberseite des Halbleitersubstrats 1. Dabei ist selbstverständlich auch die Ätzung in der Maskierschicht 2 gegenüber dem Halbleitersubstrat 1 selektiv.Compound semiconductors (III - V), e.g. Gallium arsenite. For the masking layer 2, a material is to be selected which allows selective etching of the semiconductor substrate 1 with respect to the masking layer 2. For example, gold is suitable as the material for the masking layer 2. The structuring of the masking layer 2 on the semiconductor substrate 1 takes place, for example, in a photolithography process after the entire surface of the top of the semiconductor substrate 1 has been coated. Of course, the etching in the masking layer 2 is also selective with respect to the semiconductor substrate 1.
Die in Figur 2 dargestellte Anordnung unterscheidet sich von der Anordnung in Figur 1 durch eine Abdeckmaske 5. Die Abdeckmaske 5 besteht aus zwei rechteckigen, streifenförmigen Abschnitten, welche einen Teil der Maskierschicht 2 sowie die rechteckigen Aussparungen 3 überdecken. Die gesamte Oberfläche des Halbleitersubstrats 1 ist daher mit Ausnahme der länglichen Aussparung 4 entweder von der Maskierschicht 2 oder von der Abdeckmaske 5 bedeckt. Die Abdeckmaske 5 muß ebenso wie die Maskierschicht 2 aus einem für den folgenden Ätzvorgang des Halbleitersubstras 1 ätzresistiven und gleichzeitig gegenüber dem Halbleitersubstrat 1 selektiv ätzbaren Material bestehen. Zusätzlich soll die Abdeckmaske 5 gegenüber der Maskierschicht 2 selektiv ätzbar sein. Vorzugsweise ist für die Abdeckmaske 5 eine Fotolack verwendbar. Das Aufbringen der Abdeckmaske 5 erfolgt beispielsweise Mittels eines ganzflächigen Beschichtens und eines nachfolgenden Fotolithographieprozesses.The arrangement shown in FIG. 2 differs from the arrangement in FIG. 1 by a cover mask 5. The cover mask 5 consists of two rectangular, strip-shaped sections which cover part of the masking layer 2 and the rectangular cutouts 3. The entire surface of the semiconductor substrate 1 is therefore covered with the exception of the elongated recess 4 either by the masking layer 2 or by the cover mask 5. The mask 5, like the masking layer 2, must consist of a material that is etch-resistant for the subsequent etching process of the semiconductor substrate 1 and at the same time selectively etchable with respect to the semiconductor substrate 1. In addition, the mask 5 should be selectively etchable with respect to the masking layer 2. A photoresist can preferably be used for the mask 5. The mask 5 is applied, for example, by means of a full-surface coating and a subsequent photolithography process.
Die Anordnung aus Figur 2 wird einem Ätzprozeß unterworfen, bei dem unterhalb der länglichen Aussparung 4 im Halbleitersubstrat 1 eine Wellenleitemut 6 entsteht. Vorzugsweise ist für dieses Ätzverfahren ein elektrochemisches, fotoinduziertes Ätzen einsetzbar, wie es noch im Zusammenhang mit Figur 43 beschrieben werden wird. In diesem Beispiel weist die entstehende Wellenleitemut 6 eine quaderförmige Kontur auf. In einem späterenThe arrangement from FIG. 2 is subjected to an etching process in which a waveguide groove 6 is formed below the elongate recess 4 in the semiconductor substrate 1. An electrochemical, photo-induced etching can preferably be used for this etching method, as will be described in connection with FIG. 43. In this example, the resulting waveguide groove 6 has a cuboidal contour. In a later one
Verfahrensschritt wird die Wellenleiternut 6 mit einem Polymerklebstoff gefüllt, wodurch sich dort ein Wellenleiter bildet. Das Ergebnis dieses Ätzprozesses zeigt Figur 3.Method step, the waveguide groove 6 is filled with a polymer adhesive, whereby a waveguide is formed there. The result of this etching process is shown in FIG. 3.
Die in Figur 4 gezeigte Anordnung geht aus der Anordnung aus Figur 3 hervor, indem die Abdeckmaske 5 wieder von der Oberfläche des Halbleitersubstrats 1 bzw. der Maskierschicht 2 entfernt wird. Übrig bleibt demnach das Halbleitersubstrat 1 mit der darin eingebetteten Wellenleiternut 6 und der Maskierschicht 2.The arrangement shown in FIG. 4 results from the arrangement from FIG. 3 in that the cover mask 5 is removed again from the surface of the semiconductor substrate 1 or the masking layer 2. Accordingly, the semiconductor substrate 1 with the waveguide groove 6 and the masking layer 2 embedded therein remains.
Die Entfernung der Abdeckmaske 5 erfolgt vorzugsweise mittels eines nur die Abdeckmaske 5 angreifenden Lösungsmittels. Als weiterer Verfahrensschritt folgt ein Aufbringen einer rechteckigen Schutzmaske 7 auf die Anordnung aus Figur 4, was in Figur 5 dargestellt ist. Die Schutzmaske 7 bedeckt dabei einen Teil der Maskierschicht 2 sowie die Wellenleiternut 6. Die Oberfläche des Halbleitersubstrats 1 ist nun mit Ausnahme der rechteckigen Aussparungen 3 von der Maskierschicht 2 oder der Schutzmaske 7 bedeckt.The mask 5 is preferably removed by means of a solvent which only attacks the mask 5. As a further method step, a rectangular protective mask 7 is applied to the arrangement from FIG. 4, which is shown in FIG. 5. The protective mask 7 covers part of the masking layer 2 and the waveguide groove 6. The surface of the semiconductor substrate 1 is now covered with the exception of the rectangular cutouts 3 by the masking layer 2 or the protective mask 7.
Die Schutzmaske 7 muß aus einem für den folgenden Ätzvorgang des Halbleitersubstrats 1 ätzresistiven Material bestehen und selektiv gegenüber Halbleitersubstrat 1 ätzbar sein. Vorzugsweise ist für die Schutzmaske 7 dasselbe Material wählbar, wie für die Abdeckmaske 5. Das Aufbringen der Schutzmaske 7 erfolgt beispielsweise mittels eines ganzflächigen Beschichtens und eines nachfolgenden Fotolithographieprozesses.The protective mask 7 must consist of a material that is etch-resistant for the subsequent etching process of the semiconductor substrate 1 and must be selectively etchable with respect to the semiconductor substrate 1. The same material can preferably be selected for the protective mask 7 as for the cover mask 5. The protective mask 7 is applied, for example, by means of a full-surface coating and a subsequent photolithography process.
Beim folgenden Ätzprozeß entstehen im Halbleitersubstrat 1 Justiernuten 8, die einen V-förmigen Querschnitt aufweisen. Sie liegen genau dort, wo zuvor die rechteckigenIn the following etching process, alignment grooves 8 are formed in the semiconductor substrate 1, which have a V-shaped cross section. They are exactly where the rectangular ones used to be
Aussparungen 3 waren. Diese Anordnung ist in Figur 6 gezeigt.Cutouts 3 were. This arrangement is shown in Figure 6.
Der dazu verwendete Ätzprozeß kann vorzugsweise ein anisotroper Ätzprozeß sein, bei dem durch dieThe etching process used for this purpose can preferably be an anisotropic etching process in which the
Kristallrichtung des Halbleitersubstrats 1 ein natürlicher Ätzstopp gegeben ist, da sich der Ätzprozeß bei Erreichen der Schnittlinie der Kristallebenen von selbst verlangsamt. Die Justiernuten 8 dienen beim später entstehenden Polymersubstrat der Justierung von in die Justiernuten 8 einzulegenden Enden von Lichtleitfasern, welche mit ihrer Außenkontur in der Justiernut 8 festgelegt werden. Die Justiernuten 8 fluchten dabei mit der Längsachse der Wellenleiternut 6, so daß das in der ersten Lichtleitfaser geführte Licht durch den in der Wellenleiternut 6 zu liegen kommenden Wellenleiter in die weitere Lichtleitfaser gelangt. Die wellenleiterseitige Stirnfläche der Justiernut 8 weist hier ebenfalls eine Neigung auf, die etwa unvorteilhaft für die später gewünschte Kopplung zwischen der Lichtleitfaser und dem Wellenleiter ist. Zur Entfernung dieser schrägen Stirnfläche wird in einem noch folgenden Absatz näheres erläutert werden.There is a natural etching stop in the crystal direction of the semiconductor substrate 1, since the etching process slows down automatically when the intersection of the crystal planes is reached. The adjustment grooves 8 are used in the polymer substrate to be created later for the adjustment of ends to be inserted into the adjustment grooves 8 of optical fibers, which are fixed with their outer contour in the adjustment groove 8. The adjustment grooves 8 are aligned with the longitudinal axis of the waveguide groove 6, so that the light guided in the first optical fiber lies through the light in the waveguide groove 6 coming waveguide gets into the further optical fiber. The end face of the adjusting groove 8 on the waveguide side likewise has an inclination here, which is approximately disadvantageous for the coupling between the optical fiber and the waveguide that will be desired later. To remove this oblique face will be explained in more detail in a subsequent paragraph.
Als letzter Verfahrensschritt erfolgt das Entfernen der Schutzmaske 7 und der Maskierschicht 2 von der Oberfläche des Halbleitersubstrats 1. In Figur 7 ist dargestellt, wie das nach diesem Verfahrensschritt zurückbleibende Halbleitersubstrat 1 aussieht. Es weit nun die zwei invers-dachfirstförmigen länglichen Justiernuten 8 auf, die sich an zwei Seiten auf der Oberfläche desThe last method step is to remove the protective mask 7 and the masking layer 2 from the surface of the semiconductor substrate 1. FIG. 7 shows what the semiconductor substrate 1 remaining after this method step looks like. It now extends the two inverted roof ridge-shaped elongated adjustment grooves 8, which are located on two sides on the surface of the
Halbleitersubstrats 1 gegenüberstehen. Entlang ihrer miteinander fluchtenden Firstlinien sind die Justiernuten 8 mit der Wellenleiternut 6 verbunden. Das so strukturierte Halbleitersubstrat 1 stellt die Masterstruktur 21 dar. Die Wellenleiternut 6 und die Justiernuten 8 wurden in einem gemeinsamen Belichtungsprozeß, nämlich während der Strukturierung der Maskierschicht 2 zusammen definiert, wodurch eine sehr hohe Genauigkeit der Lagen der Nuten 6, 8 relativ zueinander erreicht wurde. Die beiden Verfahrensschritte der Ätzung der Justiernuten 8 bzw. derSemiconductor substrate 1 face. The adjustment grooves 8 are connected to the waveguide groove 6 along their aligned ridge lines. The semiconductor substrate 1 structured in this way represents the master structure 21. The waveguide groove 6 and the adjustment grooves 8 were defined together in a common exposure process, namely during the structuring of the masking layer 2, as a result of which a very high accuracy of the positions of the grooves 6, 8 relative to one another was achieved . The two process steps of etching the adjustment grooves 8 and
Ätzung der Wellenleiternut 8 sind auch in ihrer Reihenfolge vertauschbar.Etching of the waveguide groove 8 are also interchangeable in their order.
In den Figuren 8 bis 16 sind einzelne Zwischenstufen des Verfahrensablauf für ein weiteres Ausführungsbeispiel dargestellt. Zur Vereinfachung wurde dabei die Numerierung aus den Figur 1 bis 7 beibehalten.FIGS. 8 to 16 show individual intermediate stages of the process sequence for a further exemplary embodiment. For simplification, the numbering from FIGS. 1 to 7 has been retained.
In Figur 8 ist ein Halbleitersubstrat 1 gezeigt, das eine das Halbleitersubstrat 1 ganzflächig auf seiner Oberfläche bedeckende Maskierschicht 2 aufweist. Zwischen der Maskierschicht 2 und dem Halbleitersubstrat 1 ist zusätzlich eine Zwischenschicht 11 angeordnet.FIG. 8 shows a semiconductor substrate 1 which has the semiconductor substrate 1 over its entire surface covering masking layer 2. An intermediate layer 11 is additionally arranged between the masking layer 2 and the semiconductor substrate 1.
Das Halbleitersubstrat 1 ist in diesem Fall kein Verbindungshalbleiter (III - V) , sondern ein Elementhalbleiter (IV) . Die Zwischenschicht 11 besteht vorzugsweise auf einem Verbindungshalbleiter. Durch die Anordnung der Zwischenschicht 11 ist es möglich, einen Selektivität zwischen der Maskierschicht 2 und derIn this case, the semiconductor substrate 1 is not a compound semiconductor (III-V) but an elemental semiconductor (IV). The intermediate layer 11 preferably consists of a compound semiconductor. The arrangement of the intermediate layer 11 makes it possible to selectivity between the masking layer 2 and the
Zwischenschicht 11 ebenso wie eine Selektivität zwischen der Zwischenschicht 11 und dem Halbleitersubstrat 1 zu erreichen. Dieses tritt vor allem bei reinen IV-Halbleitern auf. Beispielsweise wird für die Ätzung der Zwischenschicht 11, wenn diese Indiumphosphid (InP) besteht, Phosphorsäure und Salzsäure eingesetzt, während für die anisotrope Ätzung der Justiernuten 8 im Halbleitersubstrat 1, wenn dieses aus Silizium besteht, erhitztes Kaliumhydroxid (KoH) verwendbar ist, welches die Maskierschichtt 2 aus Gold angreifen würde. Ebenso sind III/V-Halbleiter als Zwischenschicht 11 auf einem III/V-Halbleitersubstrat 1 materialselektiv ätzbar. Die Maskierschicht 2 dient hierbei wiederum lediglich als Ätzmaske für die Strukturierung der die Funktion der Maskierschicht 2 im zur Herstellung der Masterstruktur auf einem Verbindungshalbleiter beschriebenen Verfahren ausübenden Zwischenschicht 11. Das Ausmaß von Unterätzungen bleibt somit auch äußerst gering, wodurch die Präzision des Verfahrens hoch ist.Intermediate layer 11 as well as selectivity between the intermediate layer 11 and the semiconductor substrate 1. This occurs primarily with pure IV semiconductors. For example, phosphoric acid and hydrochloric acid are used for the etching of the intermediate layer 11, if this consists of indium phosphide (InP), while heated potassium hydroxide (KoH), which is suitable for the anisotropic etching of the alignment grooves 8 in the semiconductor substrate 1, if this consists of silicon, can be used Masking Layer 2 would attack from gold. III / V semiconductors can also be etched as a material layer as an intermediate layer 11 on a III / V semiconductor substrate 1. The masking layer 2 in turn serves only as an etching mask for structuring the intermediate layer 11, which performs the function of the masking layer 2 in the process described for producing the master structure on a compound semiconductor. The extent of undercuts therefore remains extremely low, so that the precision of the process is high.
Diese Anordnung wird z.B. mittels eine fotolithographischen Verfahrens so strukturiert, daß in der Maskierschicht 2 die gleichen Aussparungen 3, 4 entstehen, wie bereits in Figur 1 gezeigt. Eine solche Strukturierung kann ebenfalls mittels einer Lift-off-Technik oder einem anderen geeigneten Verfahren erfolgen. Die entstehende Anordnung zeigt Figur 9. Dabei ist die Maskierschicht 2 gegenüber der Zwischenschicht 11 selektiv ätzbar.This arrangement is structured, for example by means of a photolithographic process, in such a way that the same recesses 3, 4 are created in the masking layer 2, as already shown in FIG. Such structuring can also be carried out using a lift-off technique or another suitable method. The resulting arrangement is shown in FIG. 9. The masking layer 2 can be selectively etched with respect to the intermediate layer 11.
Die längliche Aussparung 4 in der Maskierschicht 2 wird wiederum mit einer Schutzmaske 7 unter Anwendung z.B. eines Fotolithographieprozesses abgedeckt. Auch hier Selektivität gegenüber der Maskierschicht 2 und der Zwischenschicht 11 vorausgesetzt. Figur 10 zeigt die entstehende Anordnung, wobei die gesamte Oberseite der Zwischenschicht 11 mit Ausnahme der rechteckigen Aussparung 3 von derThe elongated recess 4 in the masking layer 2 is in turn covered with a protective mask 7 using e.g. of a photolithography process. Selectivity with respect to the masking layer 2 and the intermediate layer 11 is also required here. Figure 10 shows the resulting arrangement, the entire top of the intermediate layer 11 with the exception of the rectangular recess 3 of the
Maskierschicht 2 bzw. der Schutzmaske 7 bedeckt wird.Masking layer 2 or the protective mask 7 is covered.
Figur 11 zeigt die Anordnung nach dem Abschluß des nächsten Verfahrensschritts. Dazu wurde ein Ätzverfahren angewandt, bei dem eine Ätzlδsung verwendet wurde, die nur das Material der Zwischenschicht 11 angreift. Somit entstehen auch in der Zwischenschicht 11 weitere rechteckige Aussparungen 9, direkt unter den rechteckigen Aussparungen 3.Figure 11 shows the arrangement after the completion of the next process step. For this purpose, an etching process was used in which an etching solution was used which only attacks the material of the intermediate layer 11. In this way, further rectangular cutouts 9 also arise in the intermediate layer 11, directly below the rectangular cutouts 3.
Nach diesem Verfahrensschritt wird die Schutzmaske 7 wiederum entfernt, wie es in Figur 12 dargestellt ist. Es verbleibt das Halbleitersubstrat 1 mit der Zwischenschicht 11, den darin vorhandenen weiteren rechteckigen Aussparungen 9 und mit der Maskierschicht 2 mit den darin vorhandenen rechteckigen Aussparungen 3. Es folgt nun ein weiterer anisotroper Ätzprozeß, bei dem wiederum eine Ätzlδsung durch die rechteckigen Aussparungen 3, 9 hindurch auf die Oberfläche des Halbleitersubstrats 1 einwirkt. Dabei entstehen Justiernuten 8, wie sie in Figur 13 gezeigt sind. Auch hier weisen die Justiernuten 8 wiederum die schrägen Stirnflächen an ihrer an die längliche Aussparung 4 angrenzenden Seite auf.After this step, the protective mask 7 is removed again, as shown in FIG. There remains the semiconductor substrate 1 with the intermediate layer 11, the further rectangular recesses 9 present therein and with the masking layer 2 with the rectangular recesses 3 present therein. A further anisotropic etching process now follows, in which an etching solution through the rectangular recesses 3, 9 acts on the surface of the semiconductor substrate 1. This creates adjustment grooves 8, as shown in Figure 13. Here too, the adjustment grooves 8 in turn have the oblique end faces on their side adjacent to the elongated recess 4.
Im darauffolgenden Verfahrensschritt werden die rechteckigen Aussparungen 3, 9 und die Justiernuten 8 mit einer Abdeckmaske 5 abgedeckt, so daß von der Oberseite der Zwischenschicht 11 lediglich die längliche Aussparung 4 offenliegt. Dies zeigt Figur 14.In the subsequent process step, the rectangular cutouts 3, 9 and the adjustment grooves 8 are made with a Mask 5 covered so that only the elongated recess 4 is exposed from the top of the intermediate layer 11. This is shown in FIG. 14.
Beim jetzt folgenden Ätzprozeß erfolgt eine Strukturierung der Zwischenschicht 11 dergestalt, daß zunächst eine Vertiefung der länglichen Aussparung 4 durch die Zwischenschicht 11 hindurch erzeugt wird und anschließend durch Ätzen eine Wellenleitemut 6 durch die längliche Aussparung 4 in der Maskierschicht und in derIn the now following etching process, the intermediate layer 11 is structured in such a way that first a recess in the elongated recess 4 is produced through the intermediate layer 11 and then, by etching, a waveguide groove 6 through the elongated recess 4 in the masking layer and in the
Zwischenschicht 11 hindurch hergestellt wird. Nach diesem Verfahrensschritt liegt eine Anordnung vor, wie sie in Figur 15 dargestellt ist.Intermediate layer 11 is produced. After this process step there is an arrangement as shown in FIG. 15.
Es folgt ein Entfernen der Abdeckmaske 5, der Maskierschicht 2 sowie der Zwischenschicht 11. Das dann vorliegende Halbleitersubstrat 1 entspricht in seiner Struktur der in Figur 7 gezeigten Anordnung. Auch hier kann eine Vertauschung der Reihenfolge der Herstellung der Wellenleiternut 6 und der Justiemut 8 vorgenommen werden.The mask 5, the masking layer 2 and the intermediate layer 11 are then removed. The structure of the semiconductor substrate 1 then corresponds to the arrangement shown in FIG. Here, too, the order of manufacture of the waveguide groove 6 and the adjustment groove 8 can be interchanged.
Da dadurch das anisotrope Ätzen der Justiernuten 8 auch eine schräge Stirnfläche der Justiernuten 8 erzeugt wurde, ist es nun vorteilhaft, einen Sägeschnitt 10 an der Stirnfläche wenigstens einer Justiernut 8 anzubringen, so daß eine völlig senkrechte Stirnfläche der Justiernut 8 entsteht. Diese Anordnung zeigt Figur 16.Since the anisotropic etching of the adjustment grooves 8 also produced an oblique end face of the adjustment grooves 8, it is now advantageous to make a saw cut 10 on the end face of at least one adjustment groove 8, so that a completely vertical end face of the adjustment groove 8 is created. This arrangement is shown in FIG. 16.
Bei Verwendung eines III-V-Halbleitersubstrats 1 kann dieser Sägeschnitt entfallen, da bei geeigneter Wahl der Ätzlδsung (z.B. H34:HCL) für InP-Substrat die invers-dachfirstförmigen Justiernuten 8 nahezu senkrechte Stirnflächen aufweisen. In Figur 17 ist gezeigt, wie das Halbleitersubstrat 1 mit der Wellenleiternut 6 und den Justiemuten 8 als Masterstruktur 21 fungiert. Dazu wird vom Halbleitersubstrat 1 ein Abdruck gemacht, indem darauf z.B. auf galvanischem Wege ein Material aufgebracht wird. Nach dem Entfernen des Halbleitersubstrats 1 ist ein Formstempel 20 entstanden, der den Justiernuten 8 entsprechende dachfirstförmige Erhebungen 28 und dazwischen eine der Wellenleiternut 6 entsprechende längliche Erhebung 26 aufweist.When using a III-V semiconductor substrate 1, this saw cut can be omitted, since with a suitable choice of the etching solution (for example H 3 PO 4 : HCL) for InP substrate, the inverted roof-ridge-shaped adjustment grooves 8 have almost vertical end faces. FIG. 17 shows how the semiconductor substrate 1 with the waveguide groove 6 and the alignment grooves 8 functions as a master structure 21. For this purpose, an impression is made of the semiconductor substrate 1, for example by applying a material to it by galvanic means. After the removal of the semiconductor substrate 1, a form stamp 20 has been created which has ridge-shaped elevations 28 corresponding to the adjustment grooves 8 and an elongated elevation 26 corresponding to the waveguide groove 6 therebetween.
Als Material für diesen Formstempel 20 ist ein Metall besonders gut geeignet. Insbesondere Nickel eignet sich hervorragend für einen solchen Formstempel 20.A metal is particularly well suited as material for this form stamp 20. Nickel in particular is ideally suited for such a form stamp 20.
In Figur 18 ist dargestellt, wie vom Formstempel 20FIG. 18 shows how the form stamp 20
Tochterstrukturen 30, welche der Masterstruktur 21 gleichen, vom Formstempel 20 abgeformt werden. Dazu erfolgt ein Gießvorgang (z.B. Spritzguß, Prägeverfahren) , bei dem ein Kunststoff, vorzugsweise ein Polymerkunststoff, auf den Formstempel 20 gegossen und nach dem Aushärten wieder entfernt wird. Die Tochterstruktur 30 ist dann das herzustellende Polymersubstrat 30.Daughter structures 30, which are similar to the master structure 21, are molded by the die 20. For this purpose, a casting process (e.g. injection molding, embossing process) takes place, in which a plastic, preferably a polymer plastic, is poured onto the die 20 and removed again after curing. The daughter structure 30 is then the polymer substrate 30 to be produced.
Bei der in der Figur 19 dargestellten Anordnung ist gezeigt, wie aus einem solchen abgeformten Polymersubstrat 30 mit Wellenleiternuten 36 und Justiernuten 38 und einem dazu passenden Deckel 31 der ebenfalls entsprechende Justiernuten 38 aufweist, ein optisches Bauelement hergestellt werden kann. Dazu werden Lichtleitfasern 40 mit einem Ende in die V-fδrmigen Justiernuten 38 eingelegt. Zur VorJustierung sind die Lichtleitfasern 40 mit einer VorJustiereinrichtung 42 verbunden. Zwischen das Polymersubstrat 30 und den Deckel 31 wird dann ein Polymerklebstoff 41 mit einem Spritzwerkzeug 43 eingebracht und der Deckel 31 auf das Polymersubstrat 30 mit den eingelegten Lichtleitfasern 40 abgesenkt. Der Polymerklebstoff 41 füllt dabei die Wellenleiterauten 36 aus und bewirkt gleichzeitig eine feste Verbindung zwischen dem Polymersubstrat 30 und dem Deckel 31. Die ausgefüllten Wellenleiternuten 38 bilden nun in Fortsetzung zu den Lichtleitfasern 40 Wellenleiter. Durch Integration von optischen Bauelementen im Deckel 31 oder auch im Polymersubstrat 30 kann eine Verarbeitung von in den Lichtleitfasern 40 geführten optischen Signalen erfolgen.In the arrangement shown in FIG. 19, it is shown how an optical component can be produced from such a molded polymer substrate 30 with waveguide grooves 36 and adjustment grooves 38 and a matching cover 31 which also has corresponding adjustment grooves 38. For this purpose, one end of optical fibers 40 is inserted into the V-shaped adjustment grooves 38. For pre-adjustment, the optical fibers 40 are connected to a pre-adjustment device 42. A polymer adhesive 41 is then introduced between the polymer substrate 30 and the cover 31 using an injection mold 43, and the cover 31 is lowered onto the polymer substrate 30 with the optical fibers 40 inserted. The Polymer adhesive 41 fills the waveguide loops 36 and at the same time brings about a firm connection between the polymer substrate 30 and the cover 31. The filled waveguide grooves 38 now form waveguides in continuation to the optical fibers 40. By integrating optical components in the cover 31 or also in the polymer substrate 30, optical signals carried in the optical fibers 40 can be processed.
Ein drittes Ausführungsbeispiel ist in Zwischenstufen in den Figuren 20 bis 32 dargestellt. Auch hier wurde wiederum die Numerierung aus den vorhergehenden Figuren beibehalten.A third exemplary embodiment is shown in intermediate stages in FIGS. 20 to 32. Again, the numbering from the previous figures has been retained.
Figur 20 zeigt die aufgeschnittene Seitenansicht eines Halbleitersubstrats 1, das auf seiner Oberseite ganzflächig mit einer Trennschicht 15 beschichtet wurde. Auf der Trennschicht 15 wurde zusätzlich eine Hilfsschicht 12 abgeschieden. Die Trennschicht 15 ist vorzugsweise eine Oxidschicht (SiÜ2) , die vorzugsweise eine Dicke von 100 nm aufweist, und für die Hilfsschicht 12 wird beispielsweise ein Nitrid ausgewählt (Si3N_ι) , das vorzugsweise eine Dicke von 200 nm aufweist. Als Halbleiter wird hier beispielsweise Silizium verwendet. Es sind jedoch auch andere Materialien einsetzbar, wobei lediglich zu beachten ist, daß die Hilfsschicht 12 gegenüber der Trennschicht 15 selektiv ätzbar sein muß, ebenso wie zwischen der Trennschicht 15 und dem Halbleitersubstrat 1 eine Selektivität vorhanden sein muß.FIG. 20 shows the cut side view of a semiconductor substrate 1 which has been coated over its entire surface with a separating layer 15. An auxiliary layer 12 was additionally deposited on the separating layer 15. The separating layer 15 is preferably an oxide layer (SiÜ 2 ), which preferably has a thickness of 100 nm, and for the auxiliary layer 12, for example, a nitride is selected (Si3N_ι), which preferably has a thickness of 200 nm. Silicon, for example, is used here as the semiconductor. However, other materials can also be used, it being only necessary to note that the auxiliary layer 12 must be selectively etchable with respect to the separating layer 15, just as there must be selectivity between the separating layer 15 and the semiconductor substrate 1.
In Figur 21 ist dargestellt, wie die Anordnung aus Figur 20 zusätzlich mit einer Maskierschicht 2 beschichtet wurde. Die Maskierschicht 2 weist in ihrer Mitte eine rechteckige, längliche Aussparung 4 auf, an deren einem Ende eine rechteckige Aussparung 3 angeordnet ist. Als Maskierschicht 2 ist hier insbesondere ein Fotolack einsetzbar. Die Strukturierung eines Fotolacks erfolgt in bekannter Weise durch Belichtung und Entwickeln.FIG. 21 shows how the arrangement from FIG. 20 was additionally coated with a masking layer 2. The masking layer 2 has in its center a rectangular, elongated recess 4, at one end of which a rectangular recess 3 is arranged. In particular, a photoresist can be used here as the masking layer 2. A photoresist is structured in a known manner by exposure and development.
In Figur 22 ist das Ergebnis des nächstenIn Figure 22 the result is the next one
Verfahrensschritts, ausgehend von der Figur 21 dargestellt. Die Anordnung aus Figur 21 wurde hierbei einem Trockenätzprozeß unterworfen, wobei die Maskierschicht 2 als Ätzmaske dient. Der freiliegende Bereich des Hilfsschicht 12 wird beim Trockenätzprozeß angegriffen, wobei durch eine Kontrolle der Ätzzeit das Ätzverfahren nach den Ätzen vorzugsweise in etwa der halben Schichtdicke der Hilfsschicht 12 gestoppt wird, so daß in den Bereich der rechteckigen Aussparung 3 bzw. der länglichen, rechteckigen Aussparung 4 die Hilfsschicht 12 eine geringere Schichtdicke aufweist. In diesem Beispiel wurde die Hilfsschicht 12 dort auf die Hälfte ihrer Dicke reduziert, so daß sie dort nur noch in etwa 100 nm dick ist und an den nicht geätzten Stellen in etwa 200 nm. Anschließend folgt ein Entfernen der Maskierschicht 2, die nun nicht mehr benötigt wird, da die Aussparungen 3, 4 sich in Vertiefungen 13, 14 in der Hilfsschicht 12 abgebildet haben.Process step shown starting from Figure 21. The arrangement from FIG. 21 was subjected to a dry etching process, the masking layer 2 serving as an etching mask. The exposed area of the auxiliary layer 12 is attacked during the dry etching process, the etching process after the etching preferably being stopped by approximately half the layer thickness of the auxiliary layer 12 by checking the etching time, so that in the area of the rectangular recess 3 or the elongated, rectangular recess 4 the auxiliary layer 12 has a smaller layer thickness. In this example, the auxiliary layer 12 was reduced to half its thickness there, so that it is only about 100 nm thick there and about 200 nm at the non-etched points. The masking layer 2 is then removed, which is no longer is required because the recesses 3, 4 have been imaged in depressions 13, 14 in the auxiliary layer 12.
In Figur 23 ist dargestellt, wie die soeben beschriebene Anordnung dem nächsten Verfahrensschritt unterzogen wurde, nämlich dem Aufbringen einer Abdeckmaske 5, die die Oberfläche der Hilfsschicht 12 wenigstens im Bereich der rechteckigen Vertiefung 13 bedeckt. Die Maske für die Anbringung der auf diese Weise strukturierten Abdeckmaske 5 benötigt keine hohen Justageanforderungen, da sie nur ein Ungenauigkeit in axialer Richtung der Firstlinie der herzustellenden invers-dachfirstfδrmigen Justiernut bewirken kann. Es genügt beispielsweise eine Maske mit in etwa 50 μm Ausrichtungsgenauigkeit. Es folgt ein weiterer Ätzprozeß, bei dem die Hilfsschicht 12 in ihrer Dicke verringert wird. Durch den Dickenunterschied der Hilfsschicht 12 zwischen der länglichen Vertiefung 14 und dem diese Vertiefung 14 umgebenden Anteil der Hilfsschicht 12 bleibt dieser Dickenunterschied auch während des Ätzvorgangs bestehen, so daß bei einem Rückätzen des dickeren Anteils der Hilfsschicht 12 auf eine geringere Dicke ein Umwandeln der länglichen Vertiefung 14 in einen oberen länglichen Durchbruch 17 erfolgt. In diesem oberen länglichen Durchbruch 17 bleibt weiterhin die HilfsschichtFIG. 23 shows how the arrangement just described was subjected to the next method step, namely the application of a cover mask 5, which covers the surface of the auxiliary layer 12 at least in the area of the rectangular recess 13. The mask for attaching the masking mask 5 structured in this way does not require high adjustment requirements, since it can only cause an inaccuracy in the axial direction of the ridge line of the inverse roof ridge-shaped adjustment groove to be produced. For example, a mask with approximately 50 μm alignment accuracy is sufficient. Another etching process follows, in which the auxiliary layer 12 is reduced in thickness. Due to the difference in thickness of the auxiliary layer 12 between the elongated recess 14 and the portion of the auxiliary layer 12 surrounding this recess 14, this difference in thickness remains even during the etching process, so that when the thicker portion of the auxiliary layer 12 is etched back to a smaller thickness, the elongated recess is converted 14 takes place in an upper elongated opening 17. The auxiliary layer remains in this upper elongated opening 17
12, wenn auch mit verminderter Dicke, bestehen. Das Ergebnis dieses Verfahrensschritts zeigt Figur 24. Die Abdeckmaske 5 diente hierbei als Schutz für die Hilfsschicht 12 wenigstens im Bereich der rechteckigen Vertiefung 13. Außerdem greift diese Ätzung die Trennschicht 15 nicht oder nur unwesentlich an, da diese eine Selektivität gegenüber der Hilfsschicht 12 aufweist.12, albeit with reduced thickness. The result of this method step is shown in FIG. 24. The mask 5 served as protection for the auxiliary layer 12 at least in the area of the rectangular recess 13. In addition, this etching does not or only insignificantly attacks the separating layer 15, since this has a selectivity with respect to the auxiliary layer 12.
Im folgenden Verfahrensschritt, dessen Ergebnis in Figur 25 dargestellt ist, erfolgt ein weiterer Ätzvorgang durch den oberen, länglichen Durchbruch 17 hindurch, wobei das unter diesem Durchbruch 17 liegende Material der Trennschicht 15 geätzt wird. Bei diesem Ätzvorgang wirkt wiederum die Hilfsschicht 12 als Maske für die Trennschicht 15. Es entsteht in der Trennschicht 15 direkt unter dem oberen länglichen Durchbruch 17 ein unterer länglicher Durchbruch 18. Als Materialien für diesen Ätzvorgang kommen beispielhaft wässrige Flußsäure oder ein selektiv ätzendes Plasma, z.B. CHF3/Ar in Frage.In the following method step, the result of which is shown in FIG. 25, a further etching process takes place through the upper, elongated opening 17, the material of the separating layer 15 lying under this opening 17 being etched. In this etching process, the auxiliary layer 12 again acts as a mask for the separating layer 15. A lower elongated breakthrough 18 is formed in the separating layer 15 directly below the upper elongated opening 17. Examples of materials for this etching process are aqueous hydrofluoric acid or a selectively etching plasma, e.g. CHF3 / ar in question.
Im nächsten Verfahrensschritt erfolgt durch beispielsweise reaktives Ionenätzen ein Trockenätzen, wobei eine Wellenleiternut 6 entsteht. Hierbei schützt die Abdeckmaske 5 die Hilfsschicht 12 und gleichzeitig schützt die Trennschicht 15 den von ihr bedeckten Bereich des Halbleitersubstrats l. Damit ist die erste Hälfte des Verfahrens abgeschlossen, indem die Wellenleiternut 6 hergestellt wurde. Anschließend an diesen Verfahrensschritt wird die Abdeckmaske 5 wieder entfernt, was in Figur 27 dargestellt ist.In the next process step, dry etching is carried out, for example by reactive ion etching, a waveguide groove 6 being formed. In this case, the mask 5 protects the auxiliary layer 12 and at the same time the separating layer 15 protects the area of it covered Semiconductor substrate l. This completes the first half of the method by producing the waveguide groove 6. Following this method step, the mask 5 is removed again, which is shown in FIG. 27.
Als nächstes soll eine Justiernut 8 hergestellt werden. Dazu wird der Bereich der Anordnung über der Wellenleiternut geschützt, indem dort eine Schutzmaske 7, insbesondere in Form eines thermisch aufgewachsenen Oxids aufgebracht wird. Wie in Figur 28 dargestellt, hat das durch thermische Oxidation aufgewachsene Oxid vorzugsweise eine besonders hohe Dicke, beispielsweise 0,5 bis 1 μm. Die thermische Oxidation ist besonderes einfach durchführbar, wenn für die Hilfsschicht 12 ein Material gewählt wurde, auf dem thermisch kein oder nur ein sehr geringes Oxid aufwachsbar ist. Beispielsweise bei der Verwendung von Nitrid als Material für die Hilfsschicht 12 wächst dort nur eine so geringe Oxidschicht auf, daß diese durch kurzes Bespülen mit einer HF-Lösung wieder entfernt werden kann. Dies nennt man lokale Oxidation.Next, an adjustment groove 8 is to be produced. For this purpose, the area of the arrangement above the waveguide groove is protected by applying a protective mask 7, in particular in the form of a thermally grown oxide. As shown in FIG. 28, the oxide grown by thermal oxidation preferably has a particularly high thickness, for example 0.5 to 1 μm. The thermal oxidation is particularly easy to carry out if a material has been selected for the auxiliary layer 12 on which thermally no oxide or only a very small oxide can be grown. For example, when nitride is used as the material for the auxiliary layer 12, only such a small oxide layer grows there that it can be removed by briefly rinsing it with an HF solution. This is called local oxidation.
Nun erfolgt wiederum ein Ätzen der Hilfsschicht 12, wobei auch hier wiederum, wie bereits bei der Herstellung der Wellenleiternut 6 der Dickenunterschied im Verlauf derNow the auxiliary layer 12 is again etched, and here too, as in the production of the waveguide groove 6, the difference in thickness in the course of FIG
Hilfsschicht 12 sich nun so auswirkt, daß die rechteckige Vertiefung 13 in einen oberen rechteckigen Durchbruch 22 abgebildet wird. Das Ergebnis davon zeigt wiederum Figur 29. Der darauf folgende Verfahrensschritt, dessen Resultat in Figur 30 dargestellt ist, beinhaltet ein Ätzen derAuxiliary layer 12 now has the effect that the rectangular recess 13 is imaged in an upper rectangular opening 22. The result of this is again shown in FIG. 29. The subsequent method step, the result of which is shown in FIG. 30, involves etching the
Trennεchicht 15, wobei unterhalb des rechteckigen oberen Durchbruchs 22 ein rechteckiger unterer Durchbruch 23 in der Trennschicht 15 entsteht. Auch hier läßt sich die Ätzung durch Flüssigätzung oder Plasmaätzung realisieren. Dabei kann es vorkommen, daß die Schutzmaske 7 ebenfalls etwa angegriffen wird. Jedoch durch Vorsehen einer höheren Schichtdicke für die Schutzmaske 7, bei der thermischen Oxidation beispielsweise, läßt sich verhindern, daß sich die Schichtdicke der Schutzmaske 7 so verringert, daß ein verfälschtes Ergebnis bei der Strukturierung entsteht.Separating layer 15, a rectangular lower opening 23 being formed in the separating layer 15 below the rectangular upper opening 22. Here too, the etching can be realized by liquid etching or plasma etching. It can happen that the protective mask 7 also approximately is attacked. However, by providing a higher layer thickness for the protective mask 7, for example in the case of thermal oxidation, it can be prevented that the layer thickness of the protective mask 7 is reduced in such a way that a falsified result is obtained in the structuring.
Schließlich folgt nun ein anisotroper Ätzprozeß (z.B. mit KOH-Ätzung) , wodurch unterhalb des rechteckigen oberen Durchbruchs 22 und des rechteckigen unteren Durchbruchs 23 eine Justiernut 8 entsteht. Die Schutzmaske 7 wirkt hierbei als Abdeckung und Schutz für das Halbleitersubstrat 1 gegen das Ätzverfahren.Finally, an anisotropic etching process follows (e.g. with KOH etching), as a result of which an adjustment groove 8 is created below the rectangular upper opening 22 and the rectangular lower opening 23. The protective mask 7 acts as a cover and protection for the semiconductor substrate 1 against the etching process.
Als letzter Verfahrensschritt werden die Schutzmaske 7, die Hilfsschicht 12 und die Trennschicht 15 von der Oberfläche des Halbleitersubstrats 1 entfernt, so daß nur noch, wie in Figur 32 gezeigt, das Halbleitersubstrat 1 mit der Justiernut 8 und der Wellenleitemut 6 übrig bleibt.As a last method step, the protective mask 7, the auxiliary layer 12 and the separating layer 15 are removed from the surface of the semiconductor substrate 1, so that only the semiconductor substrate 1 with the alignment groove 8 and the waveguide groove 6 remains, as shown in FIG. 32.
Es ist also deutlich, daß auch bei diesemSo it is clear that this too
Ausführungsbeispiel die Maskierschicht 2 die einzige strukturbestimmende Maske darstellt, während alle weiteren Schritte des Verfahrens nur grobe Abdeckungen benötigen. Durch Verwendung von geringen Schichtdicken für die Hilfsschicht 12 und die Trennschicht 15 läßt sich die laterale Unterätzung bei der Ätzung der Justiernut 8 besonders gering halten, wodurch die Justiernut 8 eine besonders genaue Strukturierung erhält. Diese Strukturierung ist relevant bezüglich der Hδhenjustage einer in die Justiernut 8 einzulegenden Faser, die sich aber wesentlich geringer auswirkt, als eine laterale Abweichung. Da mit dem hier beschriebenen Verfahren die Ausrichtung der Maskierschicht 2 an der Kristallrichtung des Halbleitersubstrats 1 eine übergeordnete Rolle spielt, eignet sich die Ausrichtung der Maskierschicht 2 an einer Fiat-Struktur einer Halbleiterwafers oder an einer vorgeätzten Justiemut, die die genaue Kristallrichtung offenbart.Embodiment, the masking layer 2 represents the only structure-determining mask, while all further steps of the method require only rough covers. By using small layer thicknesses for the auxiliary layer 12 and the separating layer 15, the lateral undercut during the etching of the adjustment groove 8 can be kept particularly low, as a result of which the adjustment groove 8 is given a particularly precise structuring. This structuring is relevant with regard to the height adjustment of a fiber to be inserted into the adjustment groove 8, but which has a much smaller effect than a lateral deviation. Since the alignment of the masking layer 2 with the crystal direction of the semiconductor substrate 1 plays a major role with the method described here, the alignment of the masking layer 2 with one is suitable Fiat structure of a semiconductor wafer or on a pre-etched Justiemut, which reveals the exact crystal direction.
In den Figuren 33 bis 42 ist ein viertes Ausführungsbeispiel für das erfindungsgemäße Verfahren dargestellt. Gleiche Ziffern bezeichnen hier wiederum gleiche Element wie in den vorhergehenden Figuren.A fourth exemplary embodiment of the method according to the invention is shown in FIGS. 33 to 42. The same numbers here again designate the same element as in the previous figures.
Das Verfahren geht aus von einem Halbleitersubstrat 1, das auf seiner Oberseite mit einer Zusatzschicht 24 und darüber mit einer Maskierschicht 2 beschichtet ist (vgl. Figur 33). Für die Maskierschicht 2 eignet sich ein Fotolack, und für die Zusatzschicht 24 Siliziumdioxid (Si02) .The method is based on a semiconductor substrate 1 which is coated on its upper side with an additional layer 24 and over it with a masking layer 2 (cf. FIG. 33). A photoresist is suitable for the masking layer 2 and silicon dioxide (Si0 2 ) for the additional layer 24.
Durch Belichten und Entwickeln werden in der Maskierschicht 2 eine rechteckige Aussparung 3 und eine längliche rechteckige Aussparung 4, welche sich berühren, hergestellt. Die Aussparungen 3, 4 entsprechen dabei in ihrer Form und Lage den Aussparungen gemäß Figur 21. Die so entstandene Struktur zeigt Figur 34.A rectangular cutout 3 and an elongated rectangular cutout 4, which touch each other, are produced in the masking layer 2 by exposure and development. The cutouts 3, 4 correspond in shape and position to the cutouts according to FIG. 21. The structure thus created is shown in FIG. 34.
Die beschriebene Anordnung wird als nächstes einem Ätzprozeß unterworfen, wobei unter den Aussparungen 3, 4 mit diesen korrespondierende, weitere Aussparungen 63,64 entstehen. Als Ätzmedium kommen sowohl naßchemische als auch trockenchemische Medien in Frage. Die Maskierschicht 2 bleibt bei diesem Vorgang bestehen. Besteht diese Maskierschicht 2 beispielsweise aus Fotolack, so läßt sich dies durch ein Hartbacken (Polymerisieren) erreichen.The arrangement described is next subjected to an etching process, further recesses 63, 64 corresponding to these being formed under the recesses 3, 4. Both wet chemical and dry chemical media can be used as the etching medium. The masking layer 2 remains in this process. If this masking layer 2 consists of photoresist, for example, this can be achieved by hard baking (polymerizing).
Wie in Figur 36 dargestellt, wird anschließend eine Abdeckmaske 5 auf den Bereich der Anordnung gebracht, wo die rechteckige Aussparung 3 bzw. die weitere rechteckige 63 liegen. Dagegen frei bleibt der Bereich auf dem Halbleitersubstrat 1, über dem die längliche, rechteckige Aussparung 4 bzw. die weitere längliche, rechteckige Aussparung 64 liegen. Als Material für die Abdeckmaske 5 eignet sich hier wiederum ein Fotolack. Anschließend folgt ein weiterer Ätzprozeß, bei dem nun eine Wellenleiternut unterhalb der weiteren länglichen, rechteckigen Aussparung 64 entsteht. Dabei schützt die Maskierschicht 2 die Zusatzschicht 24, die ihrerseits das Halbleitersubstrat 1 schützt. Zusätzlich schützt die Abdeckmaske 5 das Halbleitersubstrat 1 vor dem Ätzmedium. Die bei diesem Verfahren hervorgehende Anordnung zeigt Figur 37.As shown in FIG. 36, a mask 5 is then brought onto the area of the arrangement where the rectangular recess 3 or the further rectangular 63 are located. The area on the other hand remains free Semiconductor substrate 1, over which the elongated, rectangular recess 4 or the further elongated, rectangular recess 64 lie. A photoresist is again suitable as the material for the mask 5. This is followed by a further etching process in which a waveguide groove is now created below the further elongated, rectangular recess 64. The masking layer 2 protects the additional layer 24, which in turn protects the semiconductor substrate 1. In addition, the mask 5 protects the semiconductor substrate 1 from the etching medium. The arrangement resulting from this method is shown in FIG. 37.
Die in Figur 38 gezeigte Anordnung geht aus der Anordnung aus Figur 37 hervor, in dem die Abdeckmaske 5 ebenso wie die Maskierschicht 2 von der Anordnung entfernt werden. Dies ist nun möglich, da die strukturbestimmenden Aussparungen 3, 4 aus der Maskierschicht 2 mittels der weiteren Aussparungen 63, 64 in der Zusatzschicht 24 weiterhin in ihren Abmessungen auf die Halbleitersubstrat 1 erhalten bleiben.The arrangement shown in FIG. 38 results from the arrangement from FIG. 37, in which the cover mask 5 and the masking layer 2 are removed from the arrangement. This is now possible because the dimensions of the structure-determining recesses 3, 4 from the masking layer 2 are retained on the semiconductor substrate 1 by means of the further recesses 63, 64 in the additional layer 24.
In Figur 39 ist dargestellt, wie als nächster Verfahrensschritt eine Deckschicht 25 ganzflächig auf der Oberfläche des Halbleitersubstrats 1 mit der Zusatzschicht 24 aufgebracht wird. Darauf folgend wird eine Schutzmaske 7 auf die Deckschicht 25 aufgebracht, wobei die Schutzmaske 7 den Bereich über der Wellenleitemut 6 bedeckt, aber den Bereich über der weiteren rechteckigen Aussparung 63 freiläßt. An die Justiergenauigkeit der Schutzmaske 7 werden hier ebenfalls wiederum nicht besonders hohe Genauigkeitsanforderungen gestellt. Auch hier betrifft nämlich die Genauigkeit lediglich eine axiale Komponente, welche bei der Ankopplung einer Glasfaser und eines Wellenleiters keine sehr große Rolle spielen. In einem anschließend folgenden Prozeßschritt wird der nicht von der Schutzmaske 7 bedeckte Teil der Deckschicht 25 durch Naß- oder Plasmaätzen (z.B. CHF3) wiederum entfernt. Nun befindet sich die Anordnung in einem Stadium, welches in Figur 41 gezeigt ist. Schließlich folgt auch hier in anisotroper Ätzvorgang, bei dem unterhalb der weiteren rechteckigen Aussparung 63 eine Justiernut 8 erzeugt wird.FIG. 39 shows how a cover layer 25 is applied over the entire surface of the surface of the semiconductor substrate 1 with the additional layer 24 as the next method step. Subsequently, a protective mask 7 is applied to the cover layer 25, the protective mask 7 covering the area above the waveguide groove 6, but leaving the area above the further rectangular recess 63 free. The adjustment accuracy of the protective mask 7 is again not particularly demanding. Here too, the accuracy concerns only an axial component, which does not play a very important role in the coupling of a glass fiber and a waveguide. In a subsequent process step, the part of the cover layer 25 that is not covered by the protective mask 7 is passed through Wet or plasma etching (eg CHF 3 ) removed again. The arrangement is now at a stage which is shown in FIG. 41. Finally, here too, an anisotropic etching process follows, in which an adjustment groove 8 is produced below the further rectangular recess 63.
Bei diesem Ätzvorgang, beispielsweise in wässriger KOH, EPD, TMAHW oder einem anderen anisotropen Ätzmedium mit hoher Selektivität gegenüber der Zusatzschicht 24 kann die Schutzmaske 7 ebenfalls in dem Ätzmedium aufgelöst werden, jedoch verbleibt die Deckschicht 25 alε Schutz für dasIn this etching process, for example in aqueous KOH, EPD, TMAHW or another anisotropic etching medium with high selectivity compared to the additional layer 24, the protective mask 7 can also be dissolved in the etching medium, but the cover layer 25 remains as protection for the
Halbleitersubstrat 1. Anschließend folgt ein in der Figur nicht mehr dargestelltes Entfernen der Zusatzschicht 24 und der Deckschicht 25, woraufhin das Halbleitersubstrat 1 mit der Justiernut 8 und der Wellenleiternut 6, gemäß Figur 31 übrig bleibt.Semiconductor substrate 1. This is followed by removal of the additional layer 24 and the cover layer 25, which is no longer shown in the figure, whereupon the semiconductor substrate 1 with the alignment groove 8 and the waveguide groove 6 remains, as shown in FIG. 31.
Nach Ätzung der Justiernut 8 und der Wellenleiternut 6 muß für einen direkten Kontakt einer einzulegenden Glasfaser zu einem noch zu bildenden Wellenleiter im späteren Bauelement der Übergang zwischen beiden Strukturen begradigt werden. Hierfür eignet sich in an sich bekannter Weise ein Schnitt mit einer Wafersäge entlang des wellenleiternutseitigen Stirnendes der Justiernut 8, wobei es vorteilhaft ist, wenn der Schnitt eine Tiefe des Faserradius (z.B. 62,5 μm für Standard-Glasfaser) plus die halbe Tiefe des Wellenleiters aufweist. Für eine leichte Entformbarkeit sollte der Schnitt außerdem besonders glatte Wände ohne Hinterschneidungen aufweisen. Außerdem läßt sich diese mechanische Nachbearbeitung mit Diamant-Fräswerkzeugen, durch Laserablation oder auch durch reaktives Laserschneiden bewerkstelligen. Ferner ist ein Hochratenätzen senkrechter Schächte z.B. für Silizium als Halbleitersubstrat 1 in Verbindung mit einer Lackmaske vorgesehen. Die Breite des zu entfernenden Übergangsbereichs beträgt üblicherweise ca. 100 bis 200 μm. Daher müssen die einzelnen Abdeckmasken, die bei der Strukturierung zur wechselseitigen Abdeckung für die Justiemut 8 und die Wellenleiternut 6 verwendet werden, nur mit dieser Genauigkeit justiert werden, was eine relativ grobe Genauigkeit darstellt.After etching the adjustment groove 8 and the waveguide groove 6, the transition between the two structures must be straightened for direct contact of an optical fiber to be inserted with a waveguide that is still to be formed. A cut with a wafer saw along the end of the adjustment groove 8 on the waveguide groove side is suitable for this in a manner known per se, it being advantageous if the cut is a depth of the fiber radius (for example 62.5 μm for standard glass fiber) plus half the depth of the waveguide having. For easy demoldability, the cut should also have particularly smooth walls without undercuts. In addition, this mechanical post-processing can be accomplished with diamond milling tools, by laser ablation or also by reactive laser cutting. Furthermore, high-rate etching of vertical shafts is provided, for example for silicon as the semiconductor substrate 1 in connection with a resist mask. The width of the transition area to be removed is usually approximately 100 to 200 μm. Therefore, the individual face masks that come with the structure for mutual coverage for the Justiemut 8 and the waveguide groove 6 are used, can only be adjusted with this accuracy, which is a relatively coarse accuracy.
Für optische Lichtwellenleiterbauelemente werden Rauhigkeiten der Wellenleiter kleiner als ca. 100 nm benötigt. Zur Entfernung etwa vorhandener Wandrauhigkeiten aus den Trockenätzprozessen ist Halbleiterpoliturätzen ebenso wie eine thermische Oxidation und darauf folgende selektive Ätzung des Siliziumoxids möglich. Oxidation und Ätzung können dabei mehrfach wiederholt werden, wodurch der Glättungseffekt verstärkt wird. Eine weitere Möglichkeit bietet eine Ätzung im Nf3-Plasma bzw. ein isotropes, reines Fluorätzen.Roughness of the waveguide smaller than approx. 100 nm is required for optical optical waveguide components. In order to remove any existing wall roughness from the dry etching processes, semiconductor polishing etching is possible, as is thermal oxidation and subsequent selective etching of the silicon oxide. Oxidation and etching can be repeated several times, which increases the smoothing effect. Another possibility is etching in Nf3 plasma or isotropic, pure fluorine etching.
Des weiteren ist vorgesehen, daß manche der Ätzvorgänge, insbesondere der Ätzvorgang für die Herstellung der Wellenleiternut 6, durch elektrochemisch-fotoinduziertes Ätzen erfolgt. Mit dieser Ätzmethode kann nämlich zudem eine Wellenleitemut 6 hergestellt werden, die einen variablen Tiefenverlauf aufweist.Furthermore, it is provided that some of the etching processes, in particular the etching process for producing the waveguide groove 6, are carried out by electrochemically photo-induced etching. This etching method can also be used to produce a waveguide groove 6 which has a variable depth profile.
In Figur 43 ist eine Anordnung zum elektrochemisch-fotoinduzierten Ätzen dargestellt. DasFIG. 43 shows an arrangement for electrochemically photo-induced etching. The
Halbleitersubstrat 1 wird hierbei über einen Dichtungsring 56 mit einer Wanne 51 verbunden, so daß das Halbleitersubstrat den Boden der Wanne 51 bildet. Auf der Unterseite weist das Halbleitersubstrat 1 mehrere Elektroden 50 auf. Im Inneren der Wanne 51 sind mehrere Drahtelektroden 55 angeordnet. Die Drahtelektroden 55 werden innerhalb der Wanne 51 von einem flüssigen Elektrolyten 57 bedeckt. Oberhalb dieser Anordnung befindet sich eine Linse 52 und oberhalb der Linse 52 eine Lichtquelle 54. Zwischen der Lichtquelle 54 und der Linse 52 ist eine Filterscheibe 53 angeordnet.Semiconductor substrate 1 is in this case connected to a trough 51 via a sealing ring 56, so that the semiconductor substrate forms the bottom of trough 51. The semiconductor substrate 1 has a plurality of electrodes 50 on the underside. A plurality of wire electrodes 55 are arranged inside the tub 51. The wire electrodes 55 are covered within the tub 51 by a liquid electrolyte 57. There is a lens 52 above this arrangement and a light source 54 above the lens 52 A light filter 54 and the lens 52, a filter disc 53 is arranged.
Bei dieser Anordnung wird eine elektrische Spannung zwischen den Elektroden 50 und dem Draht der Elektroden 55 angelegt. Zusätzlich gelangt Licht von der Lichtquelle 54 durch die Filterscheibe 53 und die Linse 52 auf die Oberfläche des Elektrolyts 57. Das Licht gelangt durch den transparenten Elektrolyten 57 auf die Oberfläche des Halbleitersubstrats 1, wo aufgrund des Lichteinfalls eine fotoinduzierte elektrochemische Ätzung stattfindet. Durch unterschiedliche Abdunkelung innerhalb der Filterscheibe 53 erfolgt eine Bestrahlung der Oberfläche des Halbleitersubsts 1 mit unterschiedlicher Lichtintensität. Daher findet auch der Ätzvorgang mit örtlich unterschiedlicher Intensität statt. Die auf dem Halbleitersubstrat 1 befindliche Maskierschicht 2 und die Abdeckmaske 5 bzw. die Schutzmaske 7 sind vorzugsweise lichtundurchlässig. Dann erfüllen diese nämlich zwei Funktionen auf einmal: Zum einen dienen sie alε optische Maske zur Unterbindung fotoinduzierten elektrochemischen Ätzens und zum anderen dienen sie als Ätzresist bei diesem oder anderen Ätzvorgängen im Lauf des Verfahrens.With this arrangement, an electrical voltage is applied between the electrodes 50 and the wire of the electrodes 55. In addition, light from the light source 54 passes through the filter disk 53 and the lens 52 onto the surface of the electrolyte 57. The light passes through the transparent electrolyte 57 onto the surface of the semiconductor substrate 1, where photo-induced electrochemical etching takes place due to the incidence of light. Due to different darkening within the filter disk 53, the surface of the semiconductor substance 1 is irradiated with different light intensities. For this reason, the etching process takes place with different local intensities. The masking layer 2 located on the semiconductor substrate 1 and the cover mask 5 or the protective mask 7 are preferably opaque. Then they perform two functions at once: on the one hand they serve as an optical mask for suppressing photo-induced electrochemical etching and on the other hand they serve as an etching resist in this or other etching processes during the process.
Anstelle der einzelnen Linse 54 ist ebenso ein optisches System aus mehreren Komponenten einsetzbar. Als weitere Methode zur Steuerung der örtlichen Ätzintensität kann eine Ansteuerung der Elektroden 50 bzw. Drahtelektroden 55 mit unterschiedlichen Strömen erfolgen.Instead of the individual lens 54, an optical system consisting of several components can also be used. As a further method for controlling the local etching intensity, the electrodes 50 or wire electrodes 55 can be controlled with different currents.
Es ist weiter vorgehen, anstelle der Lichtquelle 54 eine stark gebündelte Lichtquelle, wie z.B. einen Laser zu verwenden, dessen Lichtstrahl über die Oberfläche des Halbleitersubstrats 1 bewegt wird. Durch Variation der Intensität oder der Bewegungsgeschwindigkeit des Lichtstrahls auf der Halbleitersubstratoberfläche kann ebenfalls eine variable Ätzintensitätsverteilung erzeugt werden.It is further proceeded to use a strongly bundled light source, such as a laser, for example, instead of the light source 54, the light beam of which is moved over the surface of the semiconductor substrate 1. By varying the intensity or the speed of movement of the A variable etching intensity distribution can also be generated on the light beam on the semiconductor substrate surface.
Ein Anwendungsgebiet für das beschriebene Verfahren sind optische Schaltmatritzen mit optischen Schaltern mit geringen Krümmungsradien der enthaltenen Wellenleiter. Die Anordnung eines mit dem Verfahren hergestellten Taperübergangs zur Erreichung geringer Wellenleiterrquerschnitt dient hierbei der Reduzierung derOne area of application for the method described is optical switching matrices with optical switches with small radii of curvature of the waveguides contained. The arrangement of a taper transition produced with the method to achieve a small waveguide cross section serves to reduce the
Krümmungsverluste. Weitere Anwendung sind Ankopplungsstellen zwischen Wellenleitern und Bragg-Gittern sowie Laserdioden oder zu Fasern.Loss of curvature. Other applications are coupling points between waveguides and Bragg gratings as well as laser diodes or to fibers.
Anstelle des Sägeschnitts 10 ist ebenso vorgesehen, einen Graben mit senkrechten Wänden durch das fotoinduzierte elektrochemische Ätzen zu erzeugen.Instead of the saw cut 10, it is also provided to create a trench with vertical walls by the photo-induced electrochemical etching.
Zur Ätzung der Wellenleitemut 6 eignet sich insbesondere ein reaktives Ionenätzverfahren, welches unter Zusatz von polymerbildenden Gasen während des Ätzens eine Seitenwandpasεivierung bewirkt. Und damit nahezu senkrechte oder leicht positive Ätzflanken ermöglicht. Weitere Verfahren hierfür können Gemische von CL2/O2 bzw. HCLO2 bzw. HBR/O2 verwenden, die an sich bereits anisotrop ätzen und durch Redeposition eines Teils der abgetragenen Ätzprodukte auf den Seitenwänden zu einem positiv geneigten Profil führen können. For the etching of the waveguide groove 6, a reactive ion etching method is particularly suitable, which brings about a sidewall passivation with the addition of polymer-forming gases during the etching. And thus enables almost vertical or slightly positive etching edges. Other processes for this purpose can use mixtures of CL2 / O2 or HCLO2 or HBR / O 2 which in themselves are anisotropic etching and which can lead to a positively inclined profile by repositioning some of the etched products on the side walls.

Claims

Ansprüche Expectations
1. Verfahren zur Herstellung einer Masterstruktur für ein Polymersubstrat, das an seiner Oberseite wenigstens eine Wellenleiternut und wenigstens eine Justiernut für eine1. A method for producing a master structure for a polymer substrate, which has at least one waveguide groove and at least one adjustment groove for one on its upper side
Lichtleitfaser aufweist, wobei die Masterstruktur aus einem Halbleitersubstrat hergestellt wird und an ihrer Oberseite ebenfalls die wenigstens eine Wellenleitemut und die wenigstens eine Justiernut aufweist, dadurch gekennzeichnet, daß das Halbleitersubstrat (1) mit einer Maskierschicht (2) beschichtet wird, die wenigstens dort eine Aussparung (4) aufweist, wo die wenigstenε eine Wellenleitemut (6) entstehen soll und die außerdem dort einen weitere Aussparung (3) aufweist, wo die wenigstens eine Justiernut (8) entstehen soll und daß die weitere Aussparung (3) mit einer Abdeckmaske (5) bedeckt wird und die wenigstens eine Wellenleitemut (6) im Halbleitersubstrat (1) durch Ätzen hergestellt wird, und daß die Aussparung (4) mit einer Schutzmaske (7) bedeckt wird und die wenigstens eine Justiernut (8) im Halbleitersubstrat (1) durch Ätzen hergestellt wird. Optical fiber, the master structure being produced from a semiconductor substrate and also having at least one waveguide groove and the at least one adjustment groove on its upper side, characterized in that the semiconductor substrate (1) is coated with a masking layer (2) which has a recess at least there (4), where at least one waveguide groove (6) is to be created and which also has a further recess (3) where the at least one adjustment groove (8) is to be created and that the further recess (3) is covered with a mask (5 ) is covered and the at least one waveguide groove (6) in the semiconductor substrate (1) is produced by etching, and that the recess (4) is covered with a protective mask (7) and the at least one adjustment groove (8) in the semiconductor substrate (1) Etching is produced.
2. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß zwischen der, vorzugsweise aus einem Photolack bestehenden Maskierschicht2. A method for producing a master structure according to claim 1, characterized in that between the, preferably consisting of a photoresist masking layer
(2) und dem Halbleitersubstrat (1) eine Hilfsschicht (12) , vorzugsweise aus einem Nitrid, angeordnet wird und daß in der Hilfsschicht (12) dann mit Hilfe der Maskierschicht (2) unter den Aussparungen (3, 4) durch Ätzen eine erste und eine zweite Vertiefung (13, 14) hergestellt werden und daß nach dem Aufbringen der Abdeckmaske (5) oder der Schutzmaske (7) die nicht abgedeckte Vertiefung (13, 14) durch Ätzen zu einem oberen Durchbruch (17, 22) erweitert wird.(2) and the semiconductor substrate (1) an auxiliary layer (12), preferably made of a nitride, is arranged and that in the auxiliary layer (12) with the aid of the masking layer (2) under the recesses (3, 4) by etching a first and a second recess (13, 14) are produced and that after the application of the cover mask (5) or the protective mask (7) the uncovered recess (13, 14) is expanded by etching to form an upper opening (17, 22).
3. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 2, dadurch gekennzeichnet, daß unter der Hilfsschicht (12) eine Trennschicht (15) , vorzugsweise aus einem Oxid, angeordnet wird, und daß unter dem oberen Durchbruch (17, 22) ein unterer Durchbruch (23, 18) in der Trennschicht (15) durch Ätzen erzeugt wird.3. A process for producing a master structure according to claim 2, characterized in that a separating layer (15), preferably made of an oxide, is arranged under the auxiliary layer (12), and that a lower opening (17, 22) is located under the upper opening (17, 22). 23, 18) is produced in the separating layer (15) by etching.
4. Verfahren zur Herstellung einer Masterstruktur nach4. Process for producing a master structure according to
Anspruch 3, dadurch gekennzeichnet, daß die Trennschicht (15) mit einem Flüssigätzverfahren , z.B. mittels Flußsäure, oder mit einem Plasmaätzverfahren, z.B. mittels CHF3, geätzt wird.Claim 3, characterized in that the separating layer (15) with a liquid etching process, e.g. using hydrofluoric acid or a plasma etching process, e.g. is etched using CHF3.
5. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Hilfsschicht (12), mit einem Trockenätzverfahren, z.B. mittels xy, geätzt wird.5. A method for producing a master structure according to one of claims 2 to 4, characterized in that the auxiliary layer (12), with a dry etching process, e.g. is etched using xy.
6. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß von der Schutzmaske (7) und der Abdeckmaske (5) die später aufgetragene, vorzugsweise aus einem thermisch aufgewachsenen Oxid bestehende Maske, eine höhere Schichtdicke aufweist, als die Trennschicht (15) . 6. A method for producing a master structure according to one of claims 2 to 5, characterized in that of the protective mask (7) and the mask (5) which is applied later, preferably from a thermal grown oxide existing mask, has a higher layer thickness than the separating layer (15).
7. Verfahren zur Herstellung einer Masterstruktur nach Anspruch l, dadurch gekennzeichnet, daß zwischen der, vorzugsweise aus einem Photolack bestehenden Maskierschicht (2) und dem Halbleitersubstrat (1) eine Zusatzschicht (24), vorzugsweise aus einem Oxid, angeordnet wird und daß in der Zusatzschicht (24) mit Hilfe der Maskierschicht (2) unter den Aussparungen (3, 4) durch Ätzen eine erste und eine zweite Aussparung (63, 64) hergestellt werden.7. A method for producing a master structure according to claim 1, characterized in that an additional layer (24), preferably made of an oxide, is arranged between the masking layer (2), preferably consisting of a photoresist, and the semiconductor substrate (1) and in that Additional layer (24) with the aid of the masking layer (2) under the recesses (3, 4) by etching a first and a second recess (63, 64).
8. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 7 dadurch gekennzeichnet, daß unter der, vorzugsweise aus einem Photolack bestehenden Schutzmaske (7) eine Deckschicht (25) , vorzugsweise aus einem Oxid, angeordnet wird, die gegen das Ätzverfahren zu Ätzung der Justiernut (8) resistent ist.8. A method for producing a master structure according to claim 7, characterized in that a cover layer (25), preferably made of an oxide, is arranged under the protective mask (7), which preferably consists of a photoresist, which counteracts the etching process for etching the adjustment groove (8 ) is resistant.
9. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß zwischen dem Halbleitersubstrat (1) und der Maskierschicht (2) eine Zwischenschicht (11) angeordnet wird.9. A method for producing a master structure according to claim 1, characterized in that an intermediate layer (11) is arranged between the semiconductor substrate (1) and the masking layer (2).
10. Verfahren zur Herstellung einer Masterstruktur nach10. Process for producing a master structure according to
Anspruch 9, dadurch gekennzeichnet, daß die Zwischenschicht (11) aus einem Material gewählt wird, gegenüber dem das Halbleitersubstrat (1) selektiv ätzbar ist und das gegenüber der Maskierschicht (2) selektiv ätzbar ist. Claim 9, characterized in that the intermediate layer (11) is selected from a material against which the semiconductor substrate (1) can be selectively etched and which can be selectively etched with respect to the masking layer (2).
11. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Wellenleiternut (6) vorzugsweise durch reaktives Ionenätzen trockengeätzt wird.11. A method for producing a master structure according to one of claims 1 to 10, characterized in that the waveguide groove (6) is preferably dry-etched by reactive ion etching.
12. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß die Justiernut (8) durch anisotropes Ätzen, vorzugsweise mit KOH hergestellt wird.12. A method for producing a master structure according to one of claims 1 to 11, characterized in that the adjusting groove (8) is produced by anisotropic etching, preferably using KOH.
13. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 12, dadurch gekennzeichnet, daß eine beim anisotropen Ätzen entstehende, wellenleiternutseitige, εchräge Stirnflanke der Justiernut (8) vorzugsweise durch Sägen oder Steilhandhochratenätzen begradigt wird.13. A method for producing a master structure according to claim 12, characterized in that a resulting at the anisotropic etching, waveguide groove side, ε angled end flank of the adjustment groove (8) is preferably straightened by sawing or high-speed etching.
14. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß die Wandungen der Wellenleiternut (6) durch Oxidieren und Ätzen geglättet werden.14. A method for producing a master structure according to one of claims 1 to 13, characterized in that the walls of the waveguide groove (6) are smoothed by oxidation and etching.
15. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, daß die Wellenleitemut (6) photoinduziert geätzt wird.15. A method for producing a master structure according to one of claims 1 to 14, characterized in that the waveguide groove (6) is photo-induced etched.
16. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 15, dadurch gekennzeichnet, daß für die Abdeckmaske (5) und die Maskierschicht (2) lichtundurchlässige Materialien gewählt werden.16. A method for producing a master structure according to claim 15, characterized in that opaque materials are selected for the cover mask (5) and the masking layer (2).
17. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die Wellenleitemut (6) mit einem variablen Tiefenprofil hergestellt wird.17. A method for producing a master structure according to claim 15 or 16, characterized in that the Waveguide groove (6) is produced with a variable depth profile.
18. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 17, dadurch gekennzeichnet, daß zur Herstellung des variablen Tiefenprofils beim photoinduzierten elektrochemischen Ätzen ein Laserstrahl über dem zu ätzenden Bereich mit variabler Geschwindigkeit, Intensität oder Verweildauer bewegt wird.18. A method for producing a master structure according to claim 17, characterized in that for producing the variable depth profile in photo-induced electrochemical etching, a laser beam is moved over the area to be etched with variable speed, intensity or dwell time.
19. Verfahren zur Herstellung einer Masterstruktur nach Anspruch 17 oder 18, dadurch gekennzeichnet, daß zur Herstellung des variablen Tiefenprofils beim photoinduzierten elektrochemischen Ätzen ein optisches Intensitätsfilter (53) mit einer zum Tiefenprofil äquivalenten Transparenzverteilung zwischen dem zu ätzenden Bereich und einer Lichtquelle (54) angeordnet wird.19. A method for producing a master structure according to claim 17 or 18, characterized in that an optical intensity filter (53) with a transparency distribution equivalent to the depth profile between the area to be etched and a light source (54) is arranged to produce the variable depth profile in photo-induced electrochemical etching becomes.
20. Verfahren zur Herstellung einer Masterstruktur nach einem der Ansprüche 17 bis 19, dadurch gekennzeichnet, daß zur Herstellung des variablen Tiefenprofils beim photoinduzierten elektrochemischen Ätzen streifenfδrmige Elektroden (50, 55) unter und/oder über dem zu ätzenden Bereich angebracht werden, die mit unterschiedlichen elektrischen Strömen angesteuert werden. 20. A method for producing a master structure according to one of claims 17 to 19, characterized in that for the production of the variable depth profile in photo-induced electrochemical etching strip-shaped electrodes (50, 55) are attached below and / or above the area to be etched, which have different electrical currents can be controlled.
PCT/DE1996/002273 1996-02-22 1996-11-27 Method of producing a master structure WO1997031279A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE1996106537 DE19606537A1 (en) 1996-02-22 1996-02-22 Process for producing a master structure
DE19606537.2 1996-02-22

Publications (1)

Publication Number Publication Date
WO1997031279A1 true WO1997031279A1 (en) 1997-08-28

Family

ID=7786066

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1996/002273 WO1997031279A1 (en) 1996-02-22 1996-11-27 Method of producing a master structure

Country Status (2)

Country Link
DE (1) DE19606537A1 (en)
WO (1) WO1997031279A1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842694A1 (en) * 1998-09-17 2000-04-20 Harting Elektrooptische Bauteile Gmbh & Co Kg Microstructured body and process for its production
DE10136016A1 (en) * 2001-07-24 2003-04-03 Bosch Gmbh Robert Process for generating micromechanical structures
DE10154361A1 (en) * 2001-11-06 2003-05-15 Univ Albert Ludwigs Freiburg Rapid prototyping process used in microstructures comprises applying etch-resistant coating to substrate, selectively removing the coating using a laser beam to produce at least one exposed region, and etching the exposed region
JP4830415B2 (en) * 2005-09-12 2011-12-07 株式会社デンソー Optical device and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411816A2 (en) * 1989-08-03 1991-02-06 AT&T Corp. Tapered semiconductor waveguides and method of making same
EP0560043A2 (en) * 1992-03-07 1993-09-15 Minnesota Mining And Manufacturing Company Manufacturing method of devices for lightguide networks and elements produced using this method
DE4212208A1 (en) * 1992-04-10 1993-10-14 Bosch Gmbh Robert Process for the production of optical polymer components with integrated fiber-chip coupling in impression technique
US5343544A (en) * 1993-07-02 1994-08-30 Minnesota Mining And Manufacturing Company Integrated optical fiber coupler and method of making same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0411816A2 (en) * 1989-08-03 1991-02-06 AT&T Corp. Tapered semiconductor waveguides and method of making same
EP0560043A2 (en) * 1992-03-07 1993-09-15 Minnesota Mining And Manufacturing Company Manufacturing method of devices for lightguide networks and elements produced using this method
DE4212208A1 (en) * 1992-04-10 1993-10-14 Bosch Gmbh Robert Process for the production of optical polymer components with integrated fiber-chip coupling in impression technique
US5343544A (en) * 1993-07-02 1994-08-30 Minnesota Mining And Manufacturing Company Integrated optical fiber coupler and method of making same

Also Published As

Publication number Publication date
DE19606537A1 (en) 1997-08-28

Similar Documents

Publication Publication Date Title
EP0282878A2 (en) Arrangement of optical-integrated spectrometer and method for the making the same
DE19929239B4 (en) Process for the production of MOS-FET semiconductor elements
DE3731312A1 (en) METHOD FOR SEPARATING MONOLITHICALLY PRODUCED LASER DIODES
EP1031860A2 (en) Method and mold for fabrication of an electro-optical modul and electro-optical modul
EP0030640A2 (en) Process for putting a self-aligning gate electrode in a V-MOS field-effect transistor
EP0631159A1 (en) Coupling between a planar optical waveguide and an optical fibre and fabrication method for an appropiate planar waveguide
DE4138842A1 (en) GATE ELECTRODE OF A SEMICONDUCTOR DEVICE AND METHOD FOR THE PRODUCTION THEREOF
DE2553685C2 (en) Method of manufacturing an optical directional coupler
DE102005024869A1 (en) An optical device comprising an optical waveguide and a method of manufacturing the same
DE69815368T2 (en) HYBRID CHIP PROCESS
DE102007016555B4 (en) Optical device and method for its production
EP0509342B1 (en) Manufacturing process for wedge shaped structures
WO1997031279A1 (en) Method of producing a master structure
DE4401219A1 (en) Integrated optical component and method for producing an integrated optical component
WO1999017349A1 (en) Method for producing an open three-dimensional microstructure
DE19757560A1 (en) Process for producing a porous layer using an electrochemical etching process
DE2755168A1 (en) METHOD FOR MANUFACTURING SEMICONDUCTOR COMPONENTS
DE3923755A1 (en) SEMICONDUCTOR LASER AND METHOD FOR THE PRODUCTION THEREOF
DE10234547A1 (en) Process for forming a recess in a workpiece used in the production of molds in plastic deformation technology comprises influencing the current density during electrochemical removal by the distribution of openings in a mask layer
DE4213118C1 (en)
AT502050B1 (en) Manufacturing method for light coupling device, involves placing waveguide layer on substrate so that orientation of main etching rate of inclination of wedge angle relates perpendicular to substrate surface
EP1005663B1 (en) Method for producing an optical component integrated in the waveguide chip with plug-in connector
EP2942848A1 (en) Semiconductor laser and method for making a semiconductor laser comprising a feedback element
DE19642088A1 (en) Manufacturing a micro:textured component
DE4200396C1 (en)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: JP

Ref document number: 97529696

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase