WO1996007140A3 - Systeme d'antememoire pour stockage de donnees - Google Patents

Systeme d'antememoire pour stockage de donnees Download PDF

Info

Publication number
WO1996007140A3
WO1996007140A3 PCT/EP1995/003447 EP9503447W WO9607140A3 WO 1996007140 A3 WO1996007140 A3 WO 1996007140A3 EP 9503447 W EP9503447 W EP 9503447W WO 9607140 A3 WO9607140 A3 WO 9607140A3
Authority
WO
WIPO (PCT)
Prior art keywords
cache memory
auxiliary
main
main cache
data storage
Prior art date
Application number
PCT/EP1995/003447
Other languages
German (de)
English (en)
Other versions
WO1996007140A2 (fr
Inventor
Jochen Liedtke
Original Assignee
Gmd Gmbh
Jochen Liedtke
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gmd Gmbh, Jochen Liedtke filed Critical Gmd Gmbh
Priority to JP8508501A priority Critical patent/JPH10504922A/ja
Publication of WO1996007140A2 publication Critical patent/WO1996007140A2/fr
Publication of WO1996007140A3 publication Critical patent/WO1996007140A3/fr

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0813—Multiuser, multiprocessor or multiprocessing cache systems with a network or matrix configuration

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

L'invention concerne un système d'antémémoire pour stockage de données, pourvu d'une antémémoire principale comportant une pluralité d'entrées dont chacune présente au moins une zone de marquage pour des données d'adresse et au moins une zone de données utiles affectée à la zone de marquage. En outre, au moins une antémémoire secondaire comporte une pluralité d'entrées dont chacune présente une zone de marquage par zone de marquage d'une entrée de l'antémémoire principale. L'antémémoire principale et chaque antémémoire secondaire peuvent être indexées au moyen d'adresses identiques ou différentes afin d'exécuter des ordres d'opérations sur l'antémémoire principale. Une liaison entre l'antémémoire principale et chaque antémémoire secondaire permet de transférer les contenus des zones de marquage de l'antémémoire principale vers chaque antémémoire secondaire et vice versa.
PCT/EP1995/003447 1994-09-01 1995-09-01 Systeme d'antememoire pour stockage de donnees WO1996007140A2 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8508501A JPH10504922A (ja) 1994-09-01 1995-09-01 データ記憶用キャッシュシステム

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4431090 1994-09-01
DEP4431090.0 1994-09-01

Publications (2)

Publication Number Publication Date
WO1996007140A2 WO1996007140A2 (fr) 1996-03-07
WO1996007140A3 true WO1996007140A3 (fr) 1996-05-02

Family

ID=6527128

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP1995/003447 WO1996007140A2 (fr) 1994-09-01 1995-09-01 Systeme d'antememoire pour stockage de donnees

Country Status (3)

Country Link
JP (1) JPH10504922A (fr)
DE (1) DE19532418A1 (fr)
WO (1) WO1996007140A2 (fr)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216238C1 (de) * 1982-04-30 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Datenverarbeitungsanlage mit virtueller Teiladressierung des Pufferspeichers
EP0366323A2 (fr) * 1988-10-28 1990-05-02 Apollo Computer Inc. File d'attente d'invalidation de duplicat de mémoire d'étiquettes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04230549A (ja) * 1990-10-12 1992-08-19 Internatl Business Mach Corp <Ibm> 多重レベル・キャッシュ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216238C1 (de) * 1982-04-30 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Datenverarbeitungsanlage mit virtueller Teiladressierung des Pufferspeichers
EP0366323A2 (fr) * 1988-10-28 1990-05-02 Apollo Computer Inc. File d'attente d'invalidation de duplicat de mémoire d'étiquettes

Also Published As

Publication number Publication date
WO1996007140A2 (fr) 1996-03-07
DE19532418A1 (de) 1996-03-14
JPH10504922A (ja) 1998-05-12

Similar Documents

Publication Publication Date Title
WO1996006390A3 (fr) Antememoire a 2 voies associative par fichiers
DE69414633T2 (de) Aendern von Speicherverwaltungsdaten auf Speichermedien
CA2022529A1 (fr) Dispostiif d&#39;etiquetage de pages dans un ordinateur
EP1256879A3 (fr) Processeur de données avec antémémoire
EP0843261A3 (fr) Système de mémoire avec des canaux virtuels
EP0681240A3 (fr) Système à copie de mémoire d&#39;étiquettes d&#39;antémémoire.
GB2345170A (en) Memory transactions on a low pin count bus
CA2265180A1 (fr) Circuit de memoire associative pour l&#39;extraction d&#39;unites de blocs de donnees
WO2002027495A3 (fr) Recuperation d&#39;informations electroniques
AU7806298A (en) Three tier financial transaction system with cache memory
EP0841619A3 (fr) Procédé et dispositif de détection de battage dans une antémémoire
AU7741494A (en) Multiprocessor data memory sharing
EP0603801A3 (fr) Mémoire partagée géneralisée dans une architecture en grappes pour un système d&#39;ordinateur.
CA2114457A1 (fr) Systeme de microtraitement pour l&#39;assemblage et le desassemblage de cellules a mode de transfert asynchrone
ES8702011A1 (es) Sistema de control de traslacion de direcciones
KR960015237A (ko) 데이타 캐쉬 어레이 및 그를 이용한 데이타 캐슁 방법 및 데이타 처리 시스템
DE69433130D1 (de) Rechnersystem mit verändertem lokalen Datenbus
EP0220535A3 (fr) Système de mémoire à accès aléatoire
AU8034798A (en) Device for exchanging information with storage medium having electronic circuit and the electronic circuit, and system including the same
WO2003052577A3 (fr) Systeme de memoire cache et procede associe
EP0575829A3 (fr) Mémoire à accès séquentiel avec compteur et pointeurs d&#39;addresses de colonnes.
CA2116818A1 (fr) Methode de stockage de donnees relatives a la securite
DE68921214D1 (de) ZUR SPEICHERUNG VON ZWEI ZUGEHöRIGEN DATENEINHEITEN ANGEPASSTES SPEICHERSYSTEM.
CA2034709A1 (fr) Dispositif pour controler une antememoire installee interieurement
WO1996007140A3 (fr) Systeme d&#39;antememoire pour stockage de donnees

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

AK Designated states

Kind code of ref document: A3

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A3

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref country code: US

Ref document number: 1997 793479

Date of ref document: 19970618

Kind code of ref document: A

Format of ref document f/p: F

122 Ep: pct application non-entry in european phase