WO1993023813A1 - Data processing equipment with an application-specific outfit - Google Patents

Data processing equipment with an application-specific outfit Download PDF

Info

Publication number
WO1993023813A1
WO1993023813A1 PCT/DE1993/000384 DE9300384W WO9323813A1 WO 1993023813 A1 WO1993023813 A1 WO 1993023813A1 DE 9300384 W DE9300384 W DE 9300384W WO 9323813 A1 WO9323813 A1 WO 9323813A1
Authority
WO
WIPO (PCT)
Prior art keywords
data processing
processing system
data
interface
mux
Prior art date
Application number
PCT/DE1993/000384
Other languages
German (de)
French (fr)
Inventor
Gerhard Gruno
Original Assignee
Siemens Nixdorf Informationssysteme Aktiengesellschaft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Nixdorf Informationssysteme Aktiengesellschaft filed Critical Siemens Nixdorf Informationssysteme Aktiengesellschaft
Publication of WO1993023813A1 publication Critical patent/WO1993023813A1/en

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network

Definitions

  • the invention relates to a data processing system which is "designed for one or more applications in a special way aus ⁇ .
  • the particular configuration includes, for example sawn 0 agreed interfaces for application-specific Periphe ⁇ riege councils, application specific memory upgrade and other assemblies adjustments.
  • the custom-designed units have the so-called ROM-BIOS of the data processing system are taken into account in order to integrate their functions into the data processing system.
  • the invention is therefore based on the object of changing data processing systems in a simple and inexpensive manner in such a way that they are suitable for special applications. 5
  • Standardized data processing systems -5 each with a central unit consisting of a processor and memory, can be inexpensively manufactured in large numbers. All functional units 1 th, which are required for the application-specific use of the standardized data processing system, are advantageously arranged on a separate user unit, which is designed, for example, as a pluggable printed circuit board.
  • the user unit is connected to an interface multiplexer.
  • the peripheral devices serving the application-specific use of the data processing system are connected to the interface multiplexer. The user unit only needs to be connected to one
  • the interface multiplexer can depend on the spatial
  • • - 5 holders can be connected to the user unit in the data processing system or as an external device via a powerful bidirectional interface. A connection of the application-specific peripheral devices is thus possible in a simple manner and with little effort.
  • the interface multiplexer can be adapted to the needs of the peripheral devices. It can thus be expedient and advantageous to provide a 2-5 power supply unit for at least one peripheral device in the interface multiplexer.
  • the interface multiplexer preferably has a microprocessor with data and program memory, so
  • a plurality of data buffers of a predetermined length are set up in the data memory of the interface multiplexer and a write pointer, a read pointer and a chaining pointer are assigned to each buffer. This makes it possible to provide each peripheral device with a buffer memory of variable size without providing the data memory with a particularly high capacity.
  • the management of the buffers is solved in a particularly advantageous manner in that the data memory of the interface multiplexer.
  • the data memory of the interface multiplexer for each of the connected peripheral devices has a data block which contains the status of at least one transmission channel to the peripheral device, a pointer to at least one buffer and the address of the transmission channel.
  • the user unit contains a fixed program memory in which the application-specific data required for starting up the data processing system is stored, there is no need to use the standard loader of the data processing system, i.e. to have to change the ROM BIOS.
  • FIG. 1 shows a block diagram of a data processing system with interface multiplexer and peripheral devices
  • Figure 2 is a block diagram of a user unit
  • FIG. 3 shows a block diagram of an interface multiplier.
  • FIG. 1 shows a data processing system DVA, consisting of a central processing unit CPU, with a processor and a memory unit, and a user unit RB.
  • a data processing system DVA consisting of a central processing unit CPU, with a processor and a memory unit, and a user unit RB.
  • an interface multiplexer MUX is connected to the Data processing system DVA.
  • This establishes the connection to four peripheral devices GL, PR, T, D.
  • the functional units combined on the user unit RB turn the standard data processing system into an application-specific data processing system, namely an electronic cash register.
  • the following peripheral devices belong to this electronic cash register: a cash drawer GL, a cash register printer PR with receipt, journal and receipt printer, a keyboard T and a customer display D.
  • the data processing system DVA can in addition to the central unit CPU and the user unit RB also include hard disk drives, floppy disk drives, a power supply, a monitor, etc.
  • the user unit RB shown in FIG. 2 as a block diagram includes a revision memory RMEM, a fixed program memory FPSP, a programmable fixed program memory PMEM, a local area network (LAN) controller CLAN, a LAN interface SLAN and an interface controller UART with associated SUART interface.
  • the program protection circuit PSS which is also located on the user unit RB, is connected to the above-mentioned units via a system bus BUS.
  • the program protection circuit PSS determines whether an authorized program is loaded and gives access to the revision memory RMEM, the fixed program memory FPSP, the programmable fixed program memory PMEM and the LAN controller CLAN via control lines S. and to the UART interface controller.
  • the units combined on the user unit RB have the following tasks:
  • the Audit memory RMEM is a CMOS memory inte ⁇ grated battery that keeps its contents even when istschalte- ter Checkout several years "and therefore safe for the
  • the festival- FPSP program memory is a one-time programmable read-only memory, for example, holds a Electrical programmable read-only memory (EPROM), which funds specific parts of the program corresponds'.
  • EPROM Electrical programmable read-only memory
  • Such cash register-specific program parts include a device driver, special service programs and a so-called loader. With the help of the loader it is possible to leave the standard loader of the data processing system, the ROM-BIOS, unchanged when using the data processing system DVA as an electronic cash register.
  • the programmable fixed program memory PMEM is a reprogrammable EPROM, for example an Electrical Erasable PROM (EEPROM). Cash register-specific programs are stored in this memory PMEM, which have installation-dependent differences, e.g. Parts of the user program.
  • the programmable fixed program memory PMEM serves as a secret memory.
  • the data required for the function of the program security circuit PSS are stored in the secret memory.
  • the LAN controller CLAN and the LAN interface are used to connect several cash registers with each other or with a higher-level data processing system (e.g. branch computer).
  • the UART interface controller and the SUART interface serve to connect the data processing systems DVA to the cash register-specific peripheral devices.
  • the interface multiplexer MUX is used between this interface SUART and the peripheral devices.
  • the units accommodated in the ultiplexer MUX interface are shown in the block diagram according to FIG. These units are a one-chip microprocessor UP (eg 8052), an interface controller UART-RB with an associated interface SURB for connection to the user unit RB, a first interface controller UART1 with an associated interface SU1 for connection to the printer PR, a second interface controller UART2 with associated interface SU2 for connection to the customer dena D show, a third interface controller UART3 with associated interface SU3 for connection to the keyboard T and a cash drawer interface SGL for encryption 'connection with the cash drawer GL.
  • the interface multiplexer MUX could have a power supply for the peripheral devices without their own network connection (eg keyboard or customer display). The peripheral devices would then be supplied with power by the interface multiplexer MUX via the data cable.
  • the program of the microprocessor UP controls the interface controllers UART1, 2, 3 u. UART-RB and switches through each recognized character from the reception channels to the addressed transmission channels, providing buffers for intermediate storage of characters that cannot be sent immediately if required.
  • the operating speed of the microprocessor UP is chosen so high that all transmit and receive channels can be processed in the time between two transmit or receive characters.
  • a method is used for addressing the peripheral devices via the interface multiplexer MUX which is so simple that it is easy to implement.
  • the interfaces are preferably suitable for full duplex operation.
  • the character stream that is sent to the device or received by the device is preceded by an address sequence that consists of a control character and an address byte. If this control character occurs in the data stream itself, it is doubled. This enables completely transparent data transmission.
  • Device addresses are required if a so-called multiple peripheral device, which serves, for example, simultaneously as a keyboard T and as a scanner, is required on a channel for a peripheral device.
  • Those specified in the address byte Address applies to data characters of any length until a new address sequence appears. Apart from the address sequence, no further characters are added to the data stream of a peripheral device.
  • the data processing system DVA wants to output data to the peripheral devices, then it must insert an address sequence into the data stream whenever another device is to be addressed.
  • the interface multiplexer MUX recognizes these address sequences and switches the following data characters through to the specified channel.
  • the MUX multiplexer removes the address sequence.
  • the peripheral device addressed in this way can be a standard peripheral device since it only has to process a data stream that has been cleaned of address sequences. If a multiple peripheral device is addressed, then only the channel address is removed. The multiple peripheral device recognizes from the device address which of its sub-devices is addressed.
  • a peripheral device can transmit its input data to the data processing system DVA at any time. If the interface multiplexer MUX receives a data stream via one of its channels, it sends an address sequence in which the channel address and, in the case of a multiple peripheral device, the device address are specified, to the data processing system DVA and then sends the input data.
  • the interface multiplexer MUX forms data blocks of an agreed length and transmits them sequentially to the data processing system.
  • the block length is chosen so that address sequences are not inserted too frequently.
  • a microprocessor UP of type 8052 which has an internal Has 256 bytes of memory, is used and 128 bytes are divided into eight buffers of 16 bytes each, then the remaining 128 bytes of memory remain for arithmetic registers, variables and pointers. If a reception channel of the interface multiplexer MUX requires a buffer, then a buffer that is not used at that time is assigned to this channel. Depending on the number of the receive channel, a send channel is assigned to the selected buffer. If the first buffer becomes full because more characters are being received than are being sent at the same time, another buffer is occupied and appended to the first buffer.
  • a write pointer, a read pointer, and a chain pointer are associated with each buffer.
  • a data block is assigned to each peripheral device in the memory of the microprocessor UP, which contains the status of the input and the status of the output channel, a pointer to the input and output buffer and the address of the transmission channel.
  • All buffers of the MUX interface multiplexer are empty in the idle state. In this state, the write and read pointers point to the same memory location and the chaining pointer of each buffer points to the next buffer.
  • the chaining pointer of the last buffer contains an end mark. A pointer specially created for this purpose points to the first free buffer. All channel-specific pointers are set to zero in the idle state.
  • the first buffer is removed from the chain of free buffers and assigned to the input channel. This is done by entering the address of the first free buffer in the channel-specific memory of the interface multiplexer MUX as a pointer to the input buffer.
  • the desired output channel is assigned in accordance with the received address sequence by the fact that in the data memory of the interface multiplexer MUX in the data block of the desired the output channel, the address of the buffer removed from the chain of free buffers is entered as a pointer to the output buffer.
  • data are now read in and out in the usual way, write and read pointers being used in such a way that a ring buffer is created.
  • Pointers are deleted. If, on the other hand, the buffer becomes full, a further buffer is taken from the chain of free buffers and appended to the now full buffer by changing the associated pointers of the channels involved to the new buffer.

Abstract

The application-specific circuitry of a data processing equipment (DVA) are assembled in a user unit (PB). Application-specific peripherals (GL, PR; T, D) are linked to the user unit by an interface multiplexer (MUX).

Description

Datenverarbeitungsanlage mit einer anwendungsspezifischen •5 Ausstattung Data processing system with application-specific • 5 equipment
Die Erfindung betrifft eine Datenverarbeitungsanlage, die "für eine oder mehrere Anwendungen in besonderer Weise aus¬ gestaltet ist. Die besondere Ausgestaltung umfaßt z.B. be- 0 stimmte Schnittstellen für anwendungsspezifische Periphe¬ riegeräte, anwendungsspezifische Speichererweiterungen und sonstige Baugruppenanpassungen. Die anwendungsspezifisch ausgestatteten Einheiten müssen im sogenannten ROM-BIOS der Datenverarbeitungsanlage berücksichtigt werden, um ih- 5 re Funktionen in die Datenverarbeitungsanlage zu integrie¬ ren. Diese Veränderungen an Datenverarbeitungsanlagen er¬ fordern zusätzlichen Arbeits- und Kostenaufwand, weil ko¬ stengünstigere Standardelemente, die in großen Stückzahlen gefertigt werden, kaum mehr verwendet werden können. 0The invention relates to a data processing system which is "designed for one or more applications in a special way aus¬. The particular configuration includes, for example sawn 0 agreed interfaces for application-specific Periphe¬ riege councils, application specific memory upgrade and other assemblies adjustments. The custom-designed units have the so-called ROM-BIOS of the data processing system are taken into account in order to integrate their functions into the data processing system. These changes to data processing systems require additional work and costs because standard elements which are more cost-effective and which are produced in large quantities are hardly any more can be used 0
Der Erfindung liegt deshalb die Aufgabe zugrunde, Daten¬ verarbeitungsanlagen auf einfache und kostengünstige Weise so zu verändern, daß sie für spezielle Anwendungsfälle ge¬ eignet sind. 5The invention is therefore based on the object of changing data processing systems in a simple and inexpensive manner in such a way that they are suitable for special applications. 5
Diese Aufgabe wird mit einer gemäß den Merkmalen des Pa¬ tentanspruchs 1 ausgebildeten Datenverarbeitungsanlage ge¬ löst. Ausgestaltungen und Weiterbildungen der Erfindung sind in weiteren Ansprüchen angegeben. 0This object is achieved with a data processing system designed in accordance with the features of claim 1. Refinements and developments of the invention are specified in further claims. 0
Der Vorteil der erfindungsgemäß ausgestalteten anwendungs¬ spezifischen Datenverarbeitungsanlage besteht darin, daß standardisierte Datenverarbeitungsanlagen weitergenutzt werden können. Standardisierte Datenverarbeitungsanlagen -5 mit jeweils einer Zentraleinheit, bestehend aus Prozessor und Speicherwerk, lassen sich nämlich in großen Stückzah¬ len kostengünstig herstellen. Sämtliche Funktionseinhei- 1 ten, die zur anwendungsspezifischen Nutzung der standardi¬ sierten Datenverarbeitungsanlage erforderlich sind, werden vorteilhaft auf einer gesonderten Anwendereinheit, die beispielsweise als steckbare Leiterplatte ausgeführt ist, •5 angeordnet. Die Anwendereinheit wird mit einem Schnitt- stellenmultiplexer verbunden. An den Schnittstellenmulti- plexer sind die der anwendungsspezifischen Nutzung der Da¬ tenverarbeitungsanlage dienenden Peripheriegeräte ange¬ schlossen. Die Anwendereinheit muß also lediglich an einenThe advantage of the application-specific data processing system designed according to the invention is that standardized data processing systems can continue to be used. Standardized data processing systems -5, each with a central unit consisting of a processor and memory, can be inexpensively manufactured in large numbers. All functional units 1 th, which are required for the application-specific use of the standardized data processing system, are advantageously arranged on a separate user unit, which is designed, for example, as a pluggable printed circuit board. The user unit is connected to an interface multiplexer. The peripheral devices serving the application-specific use of the data processing system are connected to the interface multiplexer. The user unit only needs to be connected to one
•1° freien , z.B. innerhalb des Gehäuses der standardisierten Datenverarbeitungsanlage vorgesehenen -Steckplatz gesteckt werden. Die Datenverarbeitungsanlage ist damit bereits für den speziellen Anwendungsfall eingerichtet. Der Schnitt- stellenmultiplexer kann abhängig von den räumlichen Ver-1 ° free, e.g. slot provided in the housing of the standardized data processing system. The data processing system is thus already set up for the special application. The interface multiplexer can depend on the spatial
•-5 hältissen in der Datenverarbeitungsanlage oder als exter¬ nes Gerät über eine leistungsfähige bidirektionale Schnittstelle mit der Anwendereinheit verbunden werden. Ein Anschluß der anwendungsspezifischen Peripheriegeräte ist damit auf einfache Weise und mit geringem Aufwand mög-• - 5 holders can be connected to the user unit in the data processing system or as an external device via a powerful bidirectional interface. A connection of the application-specific peripheral devices is thus possible in a simple manner and with little effort.
20 üch.20 üch.
Der Schnittstellenmultiplexer kann den Bedürfnissen der Peripheriegeräte angepaßt werden. So kann es zweckdienlich und vorteilhaft sein, im Schnittstellenmultiplexer eine 2-5 Stromversorgungseinheit für mindestens ein Peripheriegerät vorzusehen.The interface multiplexer can be adapted to the needs of the peripheral devices. It can thus be expedient and advantageous to provide a 2-5 power supply unit for at least one peripheral device in the interface multiplexer.
Vorzugsweise verfügt der Schnittstellenmultiplexer über einen Mikroprozessor mit Daten- und Programmspeicher, so-The interface multiplexer preferably has a microprocessor with data and program memory, so
30 wie über eine Mehrzahl von Controller-Bausteinen zur Steu¬ erung des Datentransfers mit den Peripheriegεräten. Damit ist auf einfache Weise eine Anpassung der Datenformate und der jeweiligen Schnittstelleneigenschaften der Peripherie¬ geräte möglich, ohne die Anwendereinheit den speziellen30 w i e via a plurality of controller modules for controlling the data transfer with the peripheral devices. This enables the data formats and the respective interface properties of the peripheral devices to be adapted in a simple manner without the user unit having to take the special ones into account
3-5 Peripheriegeräten anpassen zu müssen. Damit kann auch die Anwendereinheit in verhältnismäßig großen Stückzahlen ge¬ fertigt werden. Im Datenspeicher des Schnittstellenmultiplexers ist eine Mehrzahl von Datenpuffern vorgegebener Länge eingerichtet und jedem Puffer ist ein Schreibzeiger, ein Lesezeiger und ein Verkettungszeiger zugeordnet. Damit ist es möglich, jedem Peripheriegerät einen Pufferspeicher variabler Größe zur Verfügung zu stellen, ohne den Datenspeicher mit be¬ sonders hoher Kapazität auszustatten.3-5 need to adjust peripheral devices. The user unit can thus also be manufactured in relatively large numbers. A plurality of data buffers of a predetermined length are set up in the data memory of the interface multiplexer and a write pointer, a read pointer and a chaining pointer are assigned to each buffer. This makes it possible to provide each peripheral device with a buffer memory of variable size without providing the data memory with a particularly high capacity.
Die Verwaltung der Puffer wird auf besonders vorteilhafte Weise dadurch gelöst, daß der Datenspeicher des Schnitt¬ stellenmultiplexers. für jedes der angeschlossenen Periphe¬ riegeräte einen Datenblock aufweist, der den Status minde¬ stens eines Ubertragungskanals zum Peripheriegerät, einen Zeiger auf mindestens einen Puffer und die Adresse des Ubertragungskanals enthält.The management of the buffers is solved in a particularly advantageous manner in that the data memory of the interface multiplexer. for each of the connected peripheral devices has a data block which contains the status of at least one transmission channel to the peripheral device, a pointer to at least one buffer and the address of the transmission channel.
Weil die Anwendereinheit einen Festprogrammspeicher ent¬ hält, in dem die zur Inbetriebnahme der Datenverarbei¬ tungsanlage notwendigen anwendungsspezifischen Daten ge- speichert sind, entfällt die Notwendigkeit, den Standard¬ lader der Datenverarbeitungsanlage, d.h. das ROM-BIOS ver¬ ändern zu müssen.Because the user unit contains a fixed program memory in which the application-specific data required for starting up the data processing system is stored, there is no need to use the standard loader of the data processing system, i.e. to have to change the ROM BIOS.
Im folgenden wird ein Beispiel der Erfindung anhand der Zeichnung näher erläutert. Dabei zeigenAn example of the invention is explained in more detail below with reference to the drawing. Show
Figur 1 ein Blockschaltbild einer Datenverarbeitungsanlage mit Schnittstellenmultiplexer und Peripheriegeräten,FIG. 1 shows a block diagram of a data processing system with interface multiplexer and peripheral devices,
Figur 2 ein Blockschaltbild einer Anwendereinheit undFigure 2 is a block diagram of a user unit and
Figur 3 ein Blockschaltbild eines Schnittstellenmultiple¬ xers.FIG. 3 shows a block diagram of an interface multiplier.
Figur 1 zeigt eine Datenverarbeitungsanlage DVA, bestehend aus einer Zentraleinheit CPU, mit einem Prozessor und einem Speicherwerk, sowie einer Anwendereinheit RB. An die Datenverarbeitungsanlage DVA., genauer an die Anwenderein¬ heit RB, ist ein Schnittstellenmultiplexer MUX angeschlos¬ sen. Dieser stellt die Verbindung zu vier Peripheriegerä¬ ten GL, PR, T, D her. -Die auf der Anwendereinheit RB zu- sammengefaßten Funktionseinheiten machen aus der Standard- datenverarbeitungsanlage eine anwendungsspezifische Daten¬ verarbeitungsanlage, nämlich eine elektronische Kasse. Zu dieser elektronischen Kasse gehören folgende Peripheriege¬ räte: Eine Geldlade GL, ein Kassendrucker PR mit Bon-, Journal- und Belegdrucker, eine Tastatur T und eine Kun¬ denanzeige D. Die Datenverarbeitungsanlage DVA kann zu¬ sätzlich zur Zentraleinheit CPU und der Anwendereinheit RB auch Festplattenlaufwerke, Floppy-Disk-Laufwerke, ein Netzteil, einen Bildschirm usw. enthalten.FIG. 1 shows a data processing system DVA, consisting of a central processing unit CPU, with a processor and a memory unit, and a user unit RB. To the Data processing system DVA., More precisely to the user unit RB, an interface multiplexer MUX is connected. This establishes the connection to four peripheral devices GL, PR, T, D. The functional units combined on the user unit RB turn the standard data processing system into an application-specific data processing system, namely an electronic cash register. The following peripheral devices belong to this electronic cash register: a cash drawer GL, a cash register printer PR with receipt, journal and receipt printer, a keyboard T and a customer display D. The data processing system DVA can in addition to the central unit CPU and the user unit RB also include hard disk drives, floppy disk drives, a power supply, a monitor, etc.
Zur in Figur 2 als Blockschaltbild dargestellten Anwender¬ einheit RB gehören ein Revisionsspeicher RMEM, ein Fest¬ programmspeicher FPSP, ein programmierbarer Festprogramm¬ speicher PMEM, ein Local Area Network (LAN)-Controller CLAN, eine LAN-Schnittstelle SLAN und ein Schnittstellen- Controller UART mit zugehöriger Schnittstelle SUART. Die ebenfalls auf der Anwendereinheit RB befindliche Programm¬ sicherungsschaltung PSS ist über einen Systembus BUS mit den oben angeführten Einheiten verbunden. Die Programmsi- cherungsschaltung PSS stellt beim Betrieb der Datenverar¬ beitungsanlage DVA fest, ob ein berechtigtes Programm ge¬ laden ist und gibt über Steuerleitungen S den Zugriff zum Revisionsspeicher RMEM, zum Festprogrammspeicher FPSP, zum programmierbaren Festprogrammspeicher PMEM, zum LAN-Con- troller CLAN und zum Schnittstellen-Controller UART frei. Die auf der Anwendereinheit RB zusammengefaßten Einheiten haben folgende Aufgaben:The user unit RB shown in FIG. 2 as a block diagram includes a revision memory RMEM, a fixed program memory FPSP, a programmable fixed program memory PMEM, a local area network (LAN) controller CLAN, a LAN interface SLAN and an interface controller UART with associated SUART interface. The program protection circuit PSS, which is also located on the user unit RB, is connected to the above-mentioned units via a system bus BUS. During the operation of the data processing system DVA, the program protection circuit PSS determines whether an authorized program is loaded and gives access to the revision memory RMEM, the fixed program memory FPSP, the programmable fixed program memory PMEM and the LAN controller CLAN via control lines S. and to the UART interface controller. The units combined on the user unit RB have the following tasks:
Der Revisionsspeicher RMEM ist ein CMOS-Speicher mit inte¬ grierter Batterie, der seinen Inhalt auch bei abgeschalte- ter Kasse mehrere Jahre"hält und deshalb für das sichereThe Audit memory RMEM is a CMOS memory inte¬ grated battery that keeps its contents even when abgeschalte- ter Checkout several years "and therefore safe for the
Speichern der Konfigurationdaten und vor allem von wesent¬ lichen Kassendaten, wie z.B. Tagessummen, dient. Der Fest- Programmspeicher FPSP ist ein einmalig programmierbarer Lesespeicher, z.B. ein Electrical Programmable Read Only Memory (EPROM), der kassenspezifische Programmteile ent-' hält. Solche kassenspezifischen Programmteile sind u.a. ein Gerätetreiber, spezielle Dienstprogramme und ein soge¬ nannter Lader. Mit Hilfe des Laders ist es möglich, den Standardlader der Datenverarbeitungsanlage, die ROM-BIOS, bei Verwendung der Datenverarbeitungsanlage DVA als elek¬ tronische Kasse unverändert zu lassen.Saving the configuration data and, above all, essential cash register data, such as daily totals, is used. The festival- FPSP program memory is a one-time programmable read-only memory, for example, holds a Electrical programmable read-only memory (EPROM), which funds specific parts of the program corresponds'. Such cash register-specific program parts include a device driver, special service programs and a so-called loader. With the help of the loader it is possible to leave the standard loader of the data processing system, the ROM-BIOS, unchanged when using the data processing system DVA as an electronic cash register.
Der programmierbare Festprogrammspeicher PMEM ist ein re¬ programmierbares EPROM, also beispielsweise ein Electrical Erasable PROM (EEPROM). In diesem Speicher PMEM werden kassenspezifische Programme untergebracht, die installa- tionsabhangige Unterschiede aufweisen, also z.B. Teile des Anwenderprogramms. Darüber hinaus dient der programmierba¬ re Festprogrammspeicher PMEM als Geheimspeicher. Im Ge¬ heimspeicher sind die für die Funktion der Programmsiche¬ rungsschaltung PSS erforderlichen Daten gespeichert. Der LAN-Controler CLAN und die LAN-Schnittstelle dienen der Verbindung mehrerer Kassen miteinander oder mit einer übergeordneten Datenverarbeitungsanlage (z.B. Filialrech¬ ner). Der Schnittstellen-Controller UART und die Schnitt¬ stelle SUART dienen der Verbindung der Datenverarbeitungs- anläge DVA mit den kassenspezifischen Peripheriegeräten. Zwischen dieser Schnittstelle SUART und den Peripheriege¬ räten wird der Schnittstellenmultiplexer MUX eingesetzt.The programmable fixed program memory PMEM is a reprogrammable EPROM, for example an Electrical Erasable PROM (EEPROM). Cash register-specific programs are stored in this memory PMEM, which have installation-dependent differences, e.g. Parts of the user program. In addition, the programmable fixed program memory PMEM serves as a secret memory. The data required for the function of the program security circuit PSS are stored in the secret memory. The LAN controller CLAN and the LAN interface are used to connect several cash registers with each other or with a higher-level data processing system (e.g. branch computer). The UART interface controller and the SUART interface serve to connect the data processing systems DVA to the cash register-specific peripheral devices. The interface multiplexer MUX is used between this interface SUART and the peripheral devices.
Im Blockschaltbild gemäß Figur 3 sind die im Schnittstel- len ultiplexer MUX untergebrachten Einheiten dargestellt. Diese Einheiten sind ein Ein-Chip-Mikroprozessor UP (z.B. 8052), ein Schnittstellen-Controller UART-RB mit zugehöri¬ ger Schnittstelle SURB zur Verbindung mit der Anwenderein¬ heit RB, ein erster Schnittstellen-Controller UART1 mit zugehöriger Schnittstelle SUl zur Verbindung mit dem Druk- ker PR, ein zweiter Schnittstellen-Controller UART2 mit zugehöriger Schnittstelle SU2 zur Verbindung mit der Kun- denanzeige D, ein dritter Schnittstellencontroller UART3 mit zugehöriger Schnittstelle SU3 zur Verbindung mit der Tastatur T und eine Kassenladeschnittstelle SGL zur Ver-' bindung mit der Geldlade GL. Zusätzlich könnte der Schnittstellenmultiplexer MUX eine Stromversorgung für die Peripheriegeräte ohne eigenen Netzanschluß (z.B. Tastatur oder Kundenanzeige) aufweisen. Die Peripheriegeräte würden dann über das Datenkabel vom Schnittstellenmultiplexer MUX mit Strom versorgt.The units accommodated in the ultiplexer MUX interface are shown in the block diagram according to FIG. These units are a one-chip microprocessor UP (eg 8052), an interface controller UART-RB with an associated interface SURB for connection to the user unit RB, a first interface controller UART1 with an associated interface SU1 for connection to the printer PR, a second interface controller UART2 with associated interface SU2 for connection to the customer dena D show, a third interface controller UART3 with associated interface SU3 for connection to the keyboard T and a cash drawer interface SGL for encryption 'connection with the cash drawer GL. In addition, the interface multiplexer MUX could have a power supply for the peripheral devices without their own network connection (eg keyboard or customer display). The peripheral devices would then be supplied with power by the interface multiplexer MUX via the data cable.
Das Programm des Mikroprozessors UP steuert die Schnitt¬ stellen-Controller UART1, 2, 3 u. UART-RB und schaltet je¬ des erkannte Zeichen von den Empfangskanälen zu den adres¬ sierten Sendekanälen durch, wobei es bei Bedarf Puffer zur Zwischenspeicherung von Zeichen, die nicht sofort gesendet werden können, bereitstellt. Die Arbeitsgeschwindigkeit des Mikroprozessors UP ist so hoch gewählt, daß alle Sen¬ de- und Empfangskanäle in der Zeit zwischen zwei Sende¬ oder Empfangszeichen bearbeitet werden können. Für die Adressierung der Peripheriegeräte über den Schnittstellen¬ multiplexer MUX wird ein Verfahren verwendet, das so ein¬ fach ist, daß es leicht zu implementieren ist. Die Schnittstellen sind vorzugsweise für den Vollduplex-Be- trieb geeignet.The program of the microprocessor UP controls the interface controllers UART1, 2, 3 u. UART-RB and switches through each recognized character from the reception channels to the addressed transmission channels, providing buffers for intermediate storage of characters that cannot be sent immediately if required. The operating speed of the microprocessor UP is chosen so high that all transmit and receive channels can be processed in the time between two transmit or receive characters. A method is used for addressing the peripheral devices via the interface multiplexer MUX which is so simple that it is easy to implement. The interfaces are preferably suitable for full duplex operation.
Zur Adressierung eines Peripheriegerätes wird dem Zeichen¬ strom, der an das Gerät gesendet oder vom Gerät empfangen wird, eine Adreßsequenz vorangestellt, die aus einem Steu¬ erzeichen und einem Adreßbyte besteht. Kommt dieses Steu- erzeichen im Datenstrom selbst vor, wird es verdoppelt. Damit ist eine vollständig transparente Datenübertragung möglich. Im Adreßbyte wird zwischen einer sogenannten De- ■ vice-Adresse und einer Kanaladresse unterschieden. De¬ vice-Adressen sind dann erforderlich, wenn an einem Kanal für ein Peripheriegerät ein sogenanntes Mehrfachperiphe¬ riegerät, das z.B. gleichzeitig als Tastatur T und als Scanner dient, erforderlich. Die im Adreßbyte angebenen Adresse gilt für beliebig lange Datenzeichen solange, bis eine neue Adreßsequenz erscheint. Dem Datenstrom eines Pe¬ ripheriegerätes werden außer der Adreßsequenz keine weite¬ ren Zeichen hinzugefügt.To address a peripheral device, the character stream that is sent to the device or received by the device is preceded by an address sequence that consists of a control character and an address byte. If this control character occurs in the data stream itself, it is doubled. This enables completely transparent data transmission. A distinction is made in the address byte between a so-called device address ■ and a channel address. Device addresses are required if a so-called multiple peripheral device, which serves, for example, simultaneously as a keyboard T and as a scanner, is required on a channel for a peripheral device. Those specified in the address byte Address applies to data characters of any length until a new address sequence appears. Apart from the address sequence, no further characters are added to the data stream of a peripheral device.
Will die Datenverarbeitungsanlage DVA Daten an die Peri¬ pheriegeräte ausgeben, dann muß sie immer dann eine Adre߬ sequenz in den Datenstrom einfügen, wenn ein anderes Gerät adressiert werden soll. Der Schnittstellenmultiplexer MUX erkennt diese Adreßsequenzen und schaltet jeweils die fol¬ genden Datenzeichen zum angegebenen Kanal durch. Dabei entfernt der Multiplexer MUX die Adreßsequenz. Das damit angesprochene Peripheriegerät kann ein Standardperipherie¬ gerät sein, da es lediglich einen von Adreßsequenzen be- reinigten Datenstro verarbeiten muß. Wird ein Mehrfachpe¬ ripheriegerät adressiert, dann wird nur die Kanaladresse entfernt. Das Mehrfachperipheriegerät erkennt anhand der Device-Adresse, welches seiner Untergeräte angesprochen ist.If the data processing system DVA wants to output data to the peripheral devices, then it must insert an address sequence into the data stream whenever another device is to be addressed. The interface multiplexer MUX recognizes these address sequences and switches the following data characters through to the specified channel. The MUX multiplexer removes the address sequence. The peripheral device addressed in this way can be a standard peripheral device since it only has to process a data stream that has been cleaned of address sequences. If a multiple peripheral device is addressed, then only the channel address is removed. The multiple peripheral device recognizes from the device address which of its sub-devices is addressed.
Ein Peripheriegerät kann jederzeit seine Eingabedaten zur Datenverarbeitungsanlage DVA übertragen. Empfängt der Schnittstellenmultiplexer MUX einen Datenstrom über einen seiner Kanäle, so sendet er eine Adreßsequenz, in der die Kanaladresse und im Falle eines Mehrfachperipheriegeräts die Deviceadresse angegeben sind, an die Datenverarbei¬ tungsanlage DVA und sendet anschließend die Eingabedaten.A peripheral device can transmit its input data to the data processing system DVA at any time. If the interface multiplexer MUX receives a data stream via one of its channels, it sends an address sequence in which the channel address and, in the case of a multiple peripheral device, the device address are specified, to the data processing system DVA and then sends the input data.
Senden mehrere Peripheriegeräte gleichzeitig an die Daten- Verarbeitungsanlage DVA, dann bildet der Schnittstellen¬ multiplexer MUX Datenblöcke vereinbarter Länge und über¬ trägt diese sequentiell zur Datenverarbeitungsanlage. Die Blocklänge ist so gewählt, daß zu häufiges Einschieben von Adreßsequenzen vermieden ist.If several peripheral devices send simultaneously to the data processing system DVA, the interface multiplexer MUX forms data blocks of an agreed length and transmits them sequentially to the data processing system. The block length is chosen so that address sequences are not inserted too frequently.
Geht man davon aus, daß im Schnittstellenmultiplexer MUX ein Mikroprozessor UP vom Typ 8052, der einen internen Speicher mit 256 Bytes besitzt, verwendet wird und davon 128 Bytes in acht Puffer zu je 16 Byte aufgeteilt werden, dann verbleiben die restlichen 128 Byte des Speichers für Rechenregister, Variable und Pointer. Wenn ein Empfangska- nal des Schnittstellenmultiplexers MUX einen Puffer benö¬ tigt, dann wird diesem Kanal ein zu diesem Zeitpunkt unbe¬ nutzter Puffer zugeordnet. Abhängig von der Nummer des Empfangskanals wird dem ausgewählten Puffer ein Sendekanal zugeordnet. Wird der erste Puffer voll, weil mehr Zeichen empfangen werden, als gleichzeitig gesendet werden, so wird ein weiterer Puffer belegt und an den ersten Puffer angehängt. Um dies zu bewerkstelligen, ist jedem Puffer ein Schreibzeiger, ein Lesezeiger und Verkettungszeiger zugeordnet. Jedem Peripheriegerät wird im Speicher des Mi- kroprozessors UP ein Datenblock zugeordnet, der den Status des Ein- und den Status des Ausgabekanals, einen Zeiger auf den Eingabe- und den Ausgabepuffer und die Adresse des Ubertragungskanals enthält.If one assumes that in the interface multiplexer MUX a microprocessor UP of type 8052, which has an internal Has 256 bytes of memory, is used and 128 bytes are divided into eight buffers of 16 bytes each, then the remaining 128 bytes of memory remain for arithmetic registers, variables and pointers. If a reception channel of the interface multiplexer MUX requires a buffer, then a buffer that is not used at that time is assigned to this channel. Depending on the number of the receive channel, a send channel is assigned to the selected buffer. If the first buffer becomes full because more characters are being received than are being sent at the same time, another buffer is occupied and appended to the first buffer. To accomplish this, a write pointer, a read pointer, and a chain pointer are associated with each buffer. A data block is assigned to each peripheral device in the memory of the microprocessor UP, which contains the status of the input and the status of the output channel, a pointer to the input and output buffer and the address of the transmission channel.
Sämtliche Puffer des Schnittstellenmultiplexers MUX sind im Ruhezustand leer. In diesem Zustand zeigen der Schreib¬ und der Lesezeiger auf die gleiche Speicherstelle und der Verkettungszeiger jedes Puffers zeigt auf 'den nächsten Puffer. Der Verkettungszeiger des letzten Puffers enthält eine Endemarke. Auf den ersten freien Puffer zeigt ein speziell für diesen Zweck angelegter Zeiger. Alle kanal¬ spezifischen Zeiger sind im Ruhezustand Null gesetzt.All buffers of the MUX interface multiplexer are empty in the idle state. In this state, the write and read pointers point to the same memory location and the chaining pointer of each buffer points to the next buffer. The chaining pointer of the last buffer contains an end mark. A pointer specially created for this purpose points to the first free buffer. All channel-specific pointers are set to zero in the idle state.
Wird über einen Kanal ein Zeichen empfangen, so wird der erste Puffer aus der Kette der freien Puffer genommen und dem Eingabekanal zugeordnet. Dies geschieht dadurch, daß in den kanalspezifischen Speicher des Schnittstellenmulti¬ plexers MUX als Zeiger auf den Eingabepuffer die Adresse des ersten freien Puffers eingetragen wird. Entsprechend der empfangenen Adreßsequenz wird der gewünschte Ausgabe¬ kanal dadurch zugeordnet, daß in den Datenspeicher des Schnittstellenmultiplexers MUX im Datenblock des gewünsch- ten Ausgabekanals als Zeiger auf den Ausgabepuffer die Adresse des aus der Kette der freien Puffer genommenen Puffers eingetragen wird. In diesen letztgenannten ehemals freien Puffer werden nun in üblicher Weise Daten ein- und ausgelesen, wobei Schreib- und Lesezeiger so benutzt wer¬ den, daß ein Ringpuffer entsteht.If a character is received via a channel, the first buffer is removed from the chain of free buffers and assigned to the input channel. This is done by entering the address of the first free buffer in the channel-specific memory of the interface multiplexer MUX as a pointer to the input buffer. The desired output channel is assigned in accordance with the received address sequence by the fact that in the data memory of the interface multiplexer MUX in the data block of the desired the output channel, the address of the buffer removed from the chain of free buffers is entered as a pointer to the output buffer. In this last-mentioned formerly free buffer, data are now read in and out in the usual way, write and read pointers being used in such a way that a ring buffer is created.
Ist das letzte Sendezeichen aus dem Puffer entnommen, dann wird dieser Puffer wieder in die Kette der freien Puffer eingereiht. Dies geschieht dadurch, daß alle zugehörigenWhen the last send character is removed from the buffer, this buffer is put back into the chain of free buffers. This happens because all the related
Zeiger gelöscht werden. Wird dagegen der Puffer voll, dann wird der Kette der freien Puffer ein weiterer Puffer ent¬ nommen und an den jetzt vollen Puffer angehängt, indem die zugehörigen Zeiger der beteiligten Kanäle auf den neuen Puffer umgestellt werden. Pointers are deleted. If, on the other hand, the buffer becomes full, a further buffer is taken from the chain of free buffers and appended to the now full buffer by changing the associated pointers of the channels involved to the new buffer.

Claims

1 Patentansprüche 1 claims
1. Datenverarbeitungsanlage bestehend aus1. Data processing system consisting of
- einer über einen Prozessor und ein Speicherwerk verfü- 5 genden Zentraleinheit (CPU),- a central processing unit (CPU) with a processor and a storage unit,
- einer Anwendereinheit (RB), die alle Funktionseinheiten, die zur anwendungsspezifischen Nutzung der Datenverar¬ beitungsanlage (DVA) erforderlich sind und einen Fest¬ programmspeicher (FPSP) enthält, wobei im- Festprogramm-a user unit (RB) which contains all functional units which are required for the application-specific use of the data processing system (DVA) and a fixed program memory (FPSP),
10 Speicher (FPSP), die zur Inbetriebnahme der Datenverar¬ beitungsanlage (DVA) notwendigen anwendungsspezifischen Daten gespeichert sind, und10 memories (FPSP) which store application-specific data necessary for commissioning the data processing system (DVA), and
- einem Schnittstellenmultiplexer (MUX), über den die An¬ wendereinheit (RB) mit den der anwendungsspezifischen- An interface multiplexer (MUX), via which the user unit (RB) with that of the application-specific
•15 Nutzung der Datenverarbeitungsanlage (DVA) dienenden Pe¬ ripheriegeräten verbunden ist.• Use of the peripheral devices used for the data processing system (DVA).
2. Datenverarbeitungsanlage nach Anspruch 1, d a ¬ d u r c h g e k e n n z e i c h n e t , daß der2. Data processing system according to claim 1, d a ¬ d u r c h g e k e n n z e i c h n t that
20 Schnittstellenmultiplexer (MUX) eine Stromversorgungsein¬ heit für mindestens ein Peripheriegerät enthält.20 interface multiplexer (MUX) contains a power supply unit for at least one peripheral device.
3. Datenverarbeitungsanlage nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h -3. Data processing system according to one of the preceding claims, d a d u r c h g e k e n n z e i c h -
25 n e t , daß der Schnittstellenmultiplexer (MUX) über einen Mikroprozessor (UP) mit Daten- und Programmspeicher, sowie eine Mehrzahl von Controller-Bausteinen (UART) zur Steuerung des Datentransfers mit den Peripheriegeräten verfügt.25 n e t that the interface multiplexer (MUX) has a microprocessor (UP) with data and program memory, and a plurality of controller modules (UART) for controlling the data transfer with the peripheral devices.
3030
■4. Datenverarbeitungsanlage nach Anspruch 3, d a ¬ d u r c h g e k e n n z e i c h n e t , daß ein Teil des Datenspeichers des Schnittstellenmultiplexers (MUX) in eine Mehrzahl von Datenpuffern vorgegebener Länge einge¬■ 4. Data processing system according to claim 3, that a part of the data memory of the interface multiplexer (MUX) is inserted into a plurality of data buffers of a predetermined length
35 teilt ist, und daß jedem Puffer ein Schreibzeiger, ein Le¬ sezeiger und ein Verkettungszeiger zugeordnet sind. 5. Datenverarbeitungsanlage nach Anspruch 4, d a ¬ d u r c h g e k e n n z e i c h n e t , daß der Daten¬ speicher des Schnittstellenmultiplexers (MUX) für jedes angeschlossene Peripheriegerät einen Datenblock aufweist, der den Status mindestens eines Ubertragungskanals zu ei¬ nem Peripheriegerät, einen Zeiger auf mindestens einen Puffer und die Adresse des Ubertragungskanals enthält.35 is divided, and that each buffer is assigned a write pointer, a read pointer and a chaining pointer. 5. Data processing system according to claim 4, since ¬ characterized in that the data memory of the interface multiplexer (MUX) has a data block for each connected peripheral device, which has the status of at least one transmission channel to a peripheral device, a pointer to at least one buffer and the address of the transmission channel contains.
6. Kassensystem mit einer Datenverarbeitungsanlage (DVA) nach einem der vorhergehenden Ansprüche. 6. POS system with a data processing system (DVA) according to one of the preceding claims.
PCT/DE1993/000384 1992-05-14 1993-05-03 Data processing equipment with an application-specific outfit WO1993023813A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DEP4215981.4 1992-05-14
DE4215981 1992-05-14

Publications (1)

Publication Number Publication Date
WO1993023813A1 true WO1993023813A1 (en) 1993-11-25

Family

ID=6458895

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1993/000384 WO1993023813A1 (en) 1992-05-14 1993-05-03 Data processing equipment with an application-specific outfit

Country Status (1)

Country Link
WO (1) WO1993023813A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2140177A (en) * 1983-05-19 1984-11-21 Elwyn Rees Data entry interface assembly
GB2162975A (en) * 1983-06-23 1986-02-12 Technopark Mine Co Ltd Multiplexer
WO1991002312A1 (en) * 1989-08-08 1991-02-21 Cray Research, Inc. Modular input/output system for supercomputers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2140177A (en) * 1983-05-19 1984-11-21 Elwyn Rees Data entry interface assembly
GB2162975A (en) * 1983-06-23 1986-02-12 Technopark Mine Co Ltd Multiplexer
WO1991002312A1 (en) * 1989-08-08 1991-02-21 Cray Research, Inc. Modular input/output system for supercomputers

Similar Documents

Publication Publication Date Title
EP0333123B1 (en) Modulary structured ISDN communication system
DE69822221T2 (en) REDIRECTION OF INTERRUPT GOALS SUPPORTING TRANSACTIONS AND LEVEL-DEPENDENT INTERMEDIATE
DE19782087B4 (en) Method and apparatus for adding and removing components of a data processing system without shutdown
EP0951682B1 (en) IO-AND MEMORY BUS SYSTEM FOR DFPs AND UNITS WITH TWO-OR MULTI- DIMENSIONALLY PROGRAMMABLE CELL STRUCTURES
DE69836426T2 (en) Control unit for a universal serial bus
EP0459159B1 (en) Franking module
EP0952520B1 (en) Device for fault tolerant execution of programs
EP0893755B1 (en) Buffer storage device
DE1299145B (en) Circuit arrangement for controlling peripheral input and output devices of data processing systems
DE102008055892A1 (en) Storing sections of a data transfer descriptor in a cached and uncached address space
DE3131341A1 (en) "BUFFER STORAGE ORGANIZATION"
DE3741850A1 (en) VERSION UNIT FOR AN I / O PROCESSOR
EP0970422B1 (en) Device for transferring programs
DE602004008416T2 (en) Improved communication interface for vehicles
EP0895165B1 (en) Communication system with a DMA controller
DE3809831C2 (en)
WO1993023813A1 (en) Data processing equipment with an application-specific outfit
DE4136014A1 (en) Lap-top computer with modem control functions and extended unit - determines usage of modem addresses in extended unit and deactivates modem accordingly
DE2719199A1 (en) DATA PROCESSING SYSTEM
DE2743790C2 (en) Microprocessor-controlled display device
EP1191453B1 (en) Apparatus to select and transmit received interrupt requests according to configurable conditions
DE2602459C3 (en) Processor-controlled arrangement
DE3829514A1 (en) Data processing device
DE3035850C2 (en) Method for a centrally controlled telecommunications system, in particular a telephone branch exchange, with external input and output devices
DE3843114C2 (en)

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
122 Ep: pct application non-entry in european phase