WO1981002938A1 - Step checking device for a miniature read-only sequence controller - Google Patents

Step checking device for a miniature read-only sequence controller Download PDF

Info

Publication number
WO1981002938A1
WO1981002938A1 PCT/JP1980/000062 JP8000062W WO8102938A1 WO 1981002938 A1 WO1981002938 A1 WO 1981002938A1 JP 8000062 W JP8000062 W JP 8000062W WO 8102938 A1 WO8102938 A1 WO 8102938A1
Authority
WO
WIPO (PCT)
Prior art keywords
output
input
gate
sequence
memory
Prior art date
Application number
PCT/JP1980/000062
Other languages
French (fr)
Japanese (ja)
Inventor
Y Kuze
Original Assignee
Y Kuze
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Y Kuze filed Critical Y Kuze
Priority to AU59845/80A priority Critical patent/AU5984580A/en
Priority to PCT/JP1980/000062 priority patent/WO1981002938A1/en
Publication of WO1981002938A1 publication Critical patent/WO1981002938A1/en

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/048—Monitoring; Safety

Definitions

  • the present invention relates to a stroke confirmation device for a sequence controller, and more particularly to a small sequence controller for a stroke controller.
  • the sequence controller is complicated to cope with diversifying control targets, and it is extremely complicated and expensive, especially if an operation confirmation function is added. Therefore, in many cases, small-scale sequencer / knowledge clerks omit this process confirmation function. However, without the process confirmation function, real labor saving and unmanned operation cannot be expected.
  • Another object of the present invention is to obtain a highly reliable, high-performance and inexpensive process confirmation device.
  • the sequence controller is a step in the sequence. After confirming whether or not the controlled element has been correctly operated in accordance with a predetermined set of data, the process proceeds to the next operation. If there is an abnormality in the operation of the controlled element, the output of data is stopped. '
  • Control element to check for abnormalities
  • the process checking device of the present invention introduces and uses the data and output of the sequence “read only” memory and “read only” memory. For each step of the sequence, each pair of the data output and the output of the sensor that detects whether the operation of the corresponding controlled element is correct or not is determined.
  • Abnormality check 2 Sensor applied with one-shot differential pulse at the falling edge of the data output pulse applied to the input gate and at the end of one operation. Check for detection signal.
  • the width of the one shot-differential pulse is about 10 s, which is extremely high performance because anomalies are detected in this short time.
  • the process checking device of the present invention can be applied to the field of any small sequence controller with a simple structure and a weight of 220 f and its performance and reliability. And contribute to labor saving and unmanned operation.
  • Fig. 1 shows a plan view of the sequence-con- troller of the present invention.
  • FIG. 2 shows a perspective view of the present invention.
  • FIG. 3 shows a circuit diagram of the present invention.
  • WIPO i Fig. 4 shows the abnormal check circuit diagram of the present invention
  • Figs. 5 and 6 show the timing diagram of the present invention.
  • FIG. 1 is a plan view of the sequence checker of the present invention.
  • the case is constructed by combining left and right panel boards 1 and 2 and two upper and lower metal plates 3 and 4 (Fig. 2).
  • Reference numeral 5 denotes a connector.
  • C i and C 2 C s are connectors connected to the outputs of the corresponding abnormality detection sensors, respectively.
  • the normal detection sensor is a sequence control port.
  • the controlled element controlled by the line is operating faithfully according to the data output: ⁇
  • P i, P 2, and P 8 are light emitting diodes for abnormal display, 7 is an abnormal signal output terminal, 8 is a reset-switch, and 9 is an external DC power source.
  • FIG. 2 is a perspective view of the process checking device of the present invention
  • FIG. 3 is a circuit diagram of the process checking device of the present invention.
  • the data output of the memory is connected to the connector 5 via the connector 15. It is input to the shot differential pulse generation gating device Oi, 02, 08, and its output is applied to the first input 5 of the 2-input NOR gate 10, respectively.
  • the output of the sensor is the corresponding connector V IPO ⁇
  • the collectors Cl, C2,..., C8 are applied to the second input of the two-input NOR gate 10 via the shunt circuit 11.
  • Abnormality is detected by a 2-input N0R gate 10 which has a pair of a data output that passes through a one-shot differential pulse generation gate device and a sensor output.
  • the check circuit is configured.
  • Diode is the shunt circuit 12, the known integration of the data of the memory controller. This is applied to the first input of the 2-input NOR gate 10 via the differential pulse generation circuit Oi due to the delay of the circuit.
  • the output of the sensor corresponding to Di is connected to the two-input NOR gate through a connector Ci, a noise absorption circuit, a gate protection resistor, and a shunt circuit 11. Added to 10 second inputs.
  • One shot pulse generator circuit The capacitor 13 connected to the input side of the Oi is connected to the lead-only memory. It is held in one by the transient instability 3 ⁇ 4 period co-down de capacitors one of Ho ⁇ between data one to output the data one ⁇ Ka to W H "level
  • the timing diagram in Figure 5 is the relationship between the differential differential pulse Oi of the data output Di and the output Ci of the sensor at that time. Is shown. Pulse width of w 1 "of Ci is a differential Pulse width (about 10 s) good Ri Let 's Ru Oh margin back and forth with a focus on wide rather and differential Pulse Ni Se emissions of Sir Oi Determine the mounting position.
  • the output of the N0R gate 10 is "0" and the flip-flop 14 in the N0R gate configuration is set. However, if the controlled element does not operate properly, the output of the 2-input NOR gate 10 will be “1” as shown in Fig. 6. ), Flip-flop 14 is set and its output Q is set to "1" (flip-flop)
  • the signal is amplified by 17 and fed back to the sequencer's controller via terminal 7 and backed off to stop data output. .
  • the resistor 18 is for noise absorption.
  • flip 'flop 14 is reset. Accordingly, the output of the sequencer's controller data is restarted. ⁇ .
  • the process confirmation device of the present invention is based on a sequence of eight steps, but is adapted to the sequence controller to which it is applied. It goes without saying that the number of steps is increased.
  • the embodiment is configured as a compact as an independent unit, but the circuit configuration can be used by being built in the sequence controller ⁇ .
  • INDUSTRIAL APPLICABILITY The process confirmation device of the present invention has a weight of 220 ⁇ and is extremely compact and high performance. In particular, it can be easily adapted to small-scale sequence commands with no process confirmation function, so it can be easily adapted to small and large-sized enterprises from small enterprises to large enterprises. It can be used for automation, and its benefits are large.

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

A step checking device for a sequence controller is supplied with data outputs to be applied to controlled elements, and with outputs of sensors in the controlled elements. Outputs of a read-only memory in a sequence controller are applied to gates (O1) (O8) for generating one-shot differentiated pulses through a connector (5), the output of each of which gates is applied to a first input of a NOR gate (10). The outputs of sensors, each of which detects the correctness of operation in a controlled element corresponding to a data output, are entered through connectors (C1) (C8) and then applied to second inputs of NOR gates (10), respectively. In case of abnormal operation, a NOR gate (10) delivers an output to set a flip-flop (14) to actuate one of light-emitting diodes (P1)(P8) and supply a data-output eliminating signal to the sequence controller through terminals (7).

Description

明 細 小型読み出し専用シーケンス ' コン ト ローラ一用行程確認装 技 術 分 野  Details Small read-only sequence ''
本発明は シ ー ケ ン ス · コ ン ト 口 一 ラ ー用行程確認装置 に係 ， 特に小型 シ ー ケ ン ス · コ ン ト ロ ー ラ 一用行程確 認装置に関する。  The present invention relates to a stroke confirmation device for a sequence controller, and more particularly to a small sequence controller for a stroke controller.
背 景 技 術  Background technology
シ ー ケ ン ス . コ ン ト ロ ー ラ 一は多様化する制御対象に 対応するため複雑で特に行 ¾確認機能を附加する と 極め て複雑高価 と ¾··る 。 従っ て小型シ ー ケ ン ス · コ ソ 卜 口 一 ラ ーでは この行程確認機能を省略する も のが多い。 然 し 行程確認機能が無い と 本当 の省力 ， 無人化は望め な い。  The sequence controller is complicated to cope with diversifying control targets, and it is extremely complicated and expensive, especially if an operation confirmation function is added. Therefore, in many cases, small-scale sequencer / knowledge clerks omit this process confirmation function. However, without the process confirmation function, real labor saving and unmanned operation cannot be expected.
発 明 の 開 示  Disclosure of the invention
従っ て本発明の 目 的は小型 シ ー ケ ン ス · コ ン ト 口 一 ラ 一に適応する簡易る行程確認装置を得る にあ る 。  Accordingly, it is an object of the present invention to provide a simple process confirmation device adapted to a small sequence / con- troller.
又 ， 本発明の他の 目 的は信頼性高 ぐ ， 高性能而 も 安価 な 行程確認装置を得る にあ る 。  Another object of the present invention is to obtain a highly reliable, high-performance and inexpensive process confirmation device.
シ ー ケ ン ス · コ ン ト ロ ー ラ 一は シ ー ケ ン ス の ス テ ツ フ。 毎に予め定め られたデー タ 一に従 っ て被 制御素子が正 し く 作動 したか ど う かを確認 した上で次の'動作に進む。 若 し被制御素子の作動に異常があればデー タ 一の 出力 を停 止する。 '  The sequence controller is a step in the sequence. After confirming whether or not the controlled element has been correctly operated in accordance with a predetermined set of data, the process proceeds to the next operation. If there is an abnormality in the operation of the controlled element, the output of data is stopped. '
被制 ^素子の異常の有無を チ エ ツ ク する には 制御素  Control element to check for abnormalities
OMPI 子を制御する同 じデー タ 一出力でチェ ッ クするのが時間 遅れが無 く て最良である。 そのため本発明の行程確認装 置はシ ー ケ ン ス · コ ン ト 口 一 ラ ーの リ ー ド ' オ ン リ ー ' メ モ リ 一のデー タ 一出力を導入 してそれを利用する。 そ してシ ー ケ ン ス の各ス テ ッ プ毎に， デ一 タ ー出力 と ， 対 応する被制御素子の作動の正 · 否を検出する セ ン サ 一の 出力との各一対を異常チェ ッ ク 2 入力ゲ - ト に印加する そ してデー タ ー出力パ ル ス の立ち下 時点即ち 1 動作終 了時に発する ワ ン シ ョ ッ ト 微分パ ル ス で セ ン サ 一 の異常 検出信号の有無をチェ ッ クする。 OMPI It is best to check with the same data and one output that controls the child without time delay. Therefore, the process checking device of the present invention introduces and uses the data and output of the sequence “read only” memory and “read only” memory. For each step of the sequence, each pair of the data output and the output of the sensor that detects whether the operation of the corresponding controlled element is correct or not is determined. Abnormality check 2 Sensor applied with one-shot differential pulse at the falling edge of the data output pulse applied to the input gate and at the end of one operation. Check for detection signal.
若 し異常を検知する と異常信号を出力 し ， シ ー ケ ン ス • コ ン ト ロ ー ラ 一に フ ィ ー ド ' バ ッ ク してデー タ ーの 出 力を停止 し， 外部出力をすベて O F F に して異常動作か ら機器を保護する。 ワ ン シ ョ ッ ト -微分パル ス の巾は約 1 0 s で ， この微小 ¾時間で異常を検出する ので極めて 高性能である。  If an error is detected, an error signal is output, the data is stopped by the sequence controller, and the data output is stopped. Turn OFF all to protect equipment from abnormal operation. The width of the one shot-differential pulse is about 10 s, which is extremely high performance because anomalies are detected in this short time.
-本発明の行程確認装置は重量 2 2 0 f で構造が簡単 コ ン パク 卜 であ らゆる小型シ ー ケ ン ス · コ ン ト ロ ー ラ 一 の分野に適応出来， その性能及び信頼性を高め省力 ， 無 人化に貢献する こ とが出来る。  -The process checking device of the present invention can be applied to the field of any small sequence controller with a simple structure and a weight of 220 f and its performance and reliability. And contribute to labor saving and unmanned operation.
図 面 の 簡 単 な 説 明  Brief explanation of drawings
第 1 図は本発明のシ ー ケ ン ス · コ ン ト'口 一 ラ 一の行程 確認装置の平面図を示し，  Fig. 1 shows a plan view of the sequence-con- troller of the present invention.
第 2 図は本発明の斜視図を示 し，  FIG. 2 shows a perspective view of the present invention.
第 3 図は本発明の回路図を示 し，  FIG. 3 shows a circuit diagram of the present invention.
UREA O PI UREA O PI
WIPO i 第 4 図は本発明の異常チ エ ツ ク 回路図 を示 し ， そ して 第 5 図及び第 6 図は本発明の タ イ ミ ン グ · ダ イ ヤ ダ ラ ム を示す。 WIPO i Fig. 4 shows the abnormal check circuit diagram of the present invention, and Figs. 5 and 6 show the timing diagram of the present invention.
発明 を実施する ための最良の形態  BEST MODE FOR CARRYING OUT THE INVENTION
5 第 1 図は本発明の シ ー ケ ン ス • コ ン ト 口 一 ラ ーの行程 確認装置の平面図であ る。 ケース は左右のパ ネ ル盤 1 及 び 2 と上下 2 枚の金属板 3 及び 4 ( 第 2 図 ） を組み合せ 結合 して構成する。 5 は コ ネ ク タ ー で リ ボ ン • ケ ー ブ ル 6 を介 して外部 シ ー ケ ン ス · コ ン ト ロ 一 ラ ーの リ ー ド · 10 オ ン リ 一 ' メ モ リ ー のデー タ 出 力 ラ イ ン に接続する （ 第 5 FIG. 1 is a plan view of the sequence checker of the present invention. The case is constructed by combining left and right panel boards 1 and 2 and two upper and lower metal plates 3 and 4 (Fig. 2). Reference numeral 5 denotes a connector. Ribbon • Lead of external sequence controller via cable 6 • 10-only memory Connect to the data output line of
2 図 ） 。 C i , C 2 C sは夫々 対応する異常検出 セ ン サ 一 の出力に接 さ れ る コ ネ ク タ — て め る 。 ^ 常検出 セ ン サ—.は シ ー ケ ン ス · コ ン ト 口 — ラ 一で制御され る被制御 素子がデー タ 一出力 に従い忠実に作動 している：^ ど う か2 Figure). C i and C 2 C s are connectors connected to the outputs of the corresponding abnormality detection sensors, respectively. ^ The normal detection sensor is a sequence control port. The controlled element controlled by the line is operating faithfully according to the data output: ^
15 を検出する。 P i ， P 2 , P 8は夫 々 異常表示用発光ダ イ 才 一 ド ， 7 は異常信号出カ タ 一 ミ ナル ， 8 は リ セ ッ ト - ス ィ ッ チ ， 9 は外部 D C 霄源に接続する コ ネ ク タ 一 で あ 0 15 is detected. P i, P 2, and P 8 are light emitting diodes for abnormal display, 7 is an abnormal signal output terminal, 8 is a reset-switch, and 9 is an external DC power source. The connector that connects to
第 2 図は本発明の行程確認装置の斜視図で ， 第 3 図は 0 本発明の行程確認装置の回路図であ る。  FIG. 2 is a perspective view of the process checking device of the present invention, and FIG. 3 is a circuit diagram of the process checking device of the present invention.
シ ー ケ ン ス . コ ン ト ロ ー ラ 一 の リ ー ド ' オ ン リ 一. ♦ メ ' モ リ 一 のデー タ 一出力は コ ネ ク タ 一 5 を介 して夫 々 ワ ン シ ョ ッ ト 微分パ ル ス発生グー ト 装置 Oi，02， 08 に入 力 し ， その 出力は夫 々 2 入力 N O R ゲ一 ト 10の第 1 入力 5 に加え られる 。 又 ， セ ン サ 一 の出力は夫 々 対応する コ ネ V IPO ^ ク タ 一 Cl， C2，……… C8 を通 シ ュ ミ ッ ト 回路 11を介 して 前記 2 入力 N 0 Rゲ一 ト 10の第 2 入力に加え られる 。 The data output of the memory is connected to the connector 5 via the connector 15. It is input to the shot differential pulse generation gating device Oi, 02, 08, and its output is applied to the first input 5 of the 2-input NOR gate 10, respectively. The output of the sensor is the corresponding connector V IPO ^ The collectors Cl, C2,..., C8 are applied to the second input of the two-input NOR gate 10 via the shunt circuit 11.
以上 ワ ン シ ョ ト 微分パ ル ス発生ゲー ト 装置を通る デ — タ ー出力 と ， セ ン サ 一の出力 と の一対を入力 と する 2 入力 N 0 Rゲー ト 10を以 つ て異常チ ェ ッ ク 回路は構成さ れ る。  Abnormality is detected by a 2-input N0R gate 10 which has a pair of a data output that passes through a one-shot differential pulse generation gate device and a sensor output. The check circuit is configured.
実施例では 8 ス テ ッ プの行程確認を一応の基準 と する 力 シ ー ケ ン ス - コ ン ト ロ ー ラ —に対応 してス テ ツ プ数を 増すこ とが出来る。 - 第 4 図は異常チ ヱ ッ ク 回路の 1 ス テ ツ ブの ^細図であ In the embodiment, it is possible to increase the number of steps corresponding to the force sequence-controller, which uses the step confirmation of eight steps as a reference. -Fig. 4 is a detail drawing of one step of the abnormal check circuit.
Ό 。 Ό
シ ー グ ン ス · コ ン ト ロ ー ラ — の -リ ー ド ' オ ン リ ー . メ モ リ ー の デー タ —出力の う ち Diはシ ユ ミ ッ ト 回路 12 ， 公 知の積分回路の遅れに よ る微分パ ル ス発生回路 Oiを介 し て 2入力 N 0 Rゲ一 ト 10の第 1 入力に加え られる。 又 Di に対応する セ ンサ一の出力は コ ネ ク タ 一 Ci,ノ ィ ズ吸収回 路 ， ゲー ト 保護抵抗及びシ ュ ミ ッ ト 回路 11を介 して前記 2 入力 N 0 Rゲ - ト 10の第 2 入力に加え られ る。  Diode is the shunt circuit 12, the known integration of the data of the memory controller. This is applied to the first input of the 2-input NOR gate 10 via the differential pulse generation circuit Oi due to the delay of the circuit. The output of the sensor corresponding to Di is connected to the two-input NOR gate through a connector Ci, a noise absorption circuit, a gate protection resistor, and a shunt circuit 11. Added to 10 second inputs.
ワ ン シ ョ ッ ト • パ ル ス発生回路 Oiの入力側 接続する コ ン デ ン サ ー 13は リ ー ド ' オ ン リ 一 · メ モ リ 一 の ァ ド レ スが変化 してデ一 タ 一が出力する ま での過渡的 不安定 ¾期間 コ ン デ ンサ一の放霄に よ つ てデータ 一 岀カを WH" レベ ル に保持す One shot pulse generator circuit The capacitor 13 connected to the input side of the Oi is connected to the lead-only memory. It is held in one by the transient instability ¾ period co-down de capacitors one of Ho霄between data one to output the data one岀Ka to W H "level
さてデー タ ー 出力が " 1 " レ ベ ル の間は 2 入力 N 0 R ゲ ー ト 10の第 1 入力は " 1 "であ るが， デー タ 一が " Γ か ら  Now, while the data output is at the "1" level, the two inputs N0R The first input of the gate 10 is "1", but the data is
Ο.ΜΡΙ wi?o - 、， " 0 "に変る瞬間 " 0 "の微分パ ル ス を発生する 。 この時被 制御素子の作動が正 しい場合は セ ン サ 一の 出 力は " 1 "で ある よ う に予めセ ン サ ー の出 力 レ ベ ル を定めてお く 。 Ο.ΜΡΙ wi? O-、、 At the moment it changes to "0", a differential pulse of "0" is generated. At this time, if the operation of the controlled element is correct, the output level of the sensor is determined in advance so that the output of the sensor is "1".
第 5 図の タ イ ミ ン グ . ダ イ ヤ グ ラ ム は デー タ 一出力 Di の ワ ン シ ョ ッ ト 微分パ ル ス Oiと その時点に於ける セ ン サ —の出力 Ciとの関係を示す。 Ci の w 1 "のパ ル ス 巾は Oiの 微分パ ル ス 巾 （約 10 s ) よ り 広 く 且つ微分パ ル ス を中心 と して前後に余裕の あ る よ う にセ ン サーの取付け位置を 決める。 The timing diagram in Figure 5 is the relationship between the differential differential pulse Oi of the data output Di and the output Ci of the sensor at that time. Is shown. Pulse width of w 1 "of Ci is a differential Pulse width (about 10 s) good Ri Let 's Ru Oh margin back and forth with a focus on wide rather and differential Pulse Ni Se emissions of Sir Oi Determine the mounting position.
被制御素子がデー タ ーの 出 力通 に正 し く 作動 してい る限 I ， Π , I , W ， V の どの時点において も 2 入力  As long as the controlled element is operating correctly for data output, two inputs at any point of I, Π, I, W, and V
N 0 Rゲー ト 10の 出力は " 0 " で N 0 Rゲー ト 構成の フ リ ッ ブ · フ ロ ッ ブ 14は セ ッ ト さ れる い。 然 し被制御素子が 正 し く 作動 しる い と 第 6 図に示す よ う に 2 入力 N O Rゲ — ト 10の出力は " 1 " と ！） ， フ リ ッ ブ ' フ ロ ッ プ 14は セ ッ ト.さ れその出力 Qは " 1 " と る る （ フ リ ッ プ ' フ ロ ッ プ The output of the N0R gate 10 is "0" and the flip-flop 14 in the N0R gate configuration is set. However, if the controlled element does not operate properly, the output of the 2-input NOR gate 10 will be "1" as shown in Fig. 6. ), Flip-flop 14 is set and its output Q is set to "1" (flip-flop)
14の出力に ィ ンバー タ ーが内蔵されている ） 。 14 outputs have built-in inverters).
Qが " 1 " と ¾ る と 発光ダ イ オー ド： Piは発光 し， 異常を 表示する。 又 フ リ ッ ブ · フ ロ ッ プ 14の 出力 Qの " 1 "が多 入力 N O Rゲー ト 15 , ィ ン バ 一 タ ー 16及び ト ラ ン ジ ス タ  Light emitting diode when Q reads "1": Pi emits light and indicates an error. "1" of the output Q of the flip-flop 14 is a multi-input NOR gate 15, an inverter 16 and a transistor.
一 17で増巾さ れ ， タ ー ミ ナ ル 7 を介 して シ ー ケ ン ス ' コ ン ト ロ ー ラ 一 に フ ィ 一 ド . バ ッ ク してデー タ 一の出 力を 止める 。 抵抗 18は ノ イ ズ吸収用であ る 。 The signal is amplified by 17 and fed back to the sequencer's controller via terminal 7 and backed off to stop data output. . The resistor 18 is for noise absorption.
異常個所を点検修理 した上で リ セ ッ ト · ス ィ ツ チ 8 を 押す と ノ イ ズ吸収回路 ， ゲー ト 保護抵抗 ， シ ュ ミ ッ ト 回  When the reset switch 8 is pressed after checking and repairing the abnormal part, the noise absorption circuit, the gate protection resistor, and the shunt
O PI  O PI
、 ?0二 . 路 19 を介 して フ リ ッ プ ' フ ロ ッ プ 14は リ セ ッ 卜 される。 従っ てシ ー ケ ン ス ' コ ン ト ロ ー ラ 一 のデー タ ー の 出 力は 再開される 。 · . , ? Via path 19, flip 'flop 14 is reset. Accordingly, the output of the sequencer's controller data is restarted. ·.
以上本発明の行程確認装置は シ ー ケ ン ス の 8 ス テ ッ ブ を以 つ て一応の基犟 と するが適応する シ ー ケ ン ス · コ ン ト ロ ー ラ 一に応 じてそのス テ ッ プ数を増す こ と は勿論で あ る。 又実施例は独立 したュ ニ ッ ト と して コ ン パ ク ト に 構成するが， その回路構成を シ ー ケ ン ス · コ ン ト α — ラ —に内蔵 して利用で き る こ と は勿論であ る 。 産-業上 の 利 用 可能 性 ' 本発明の行程確認装置はその重量は 2 2 0 ^で極めて コ ンパク ト 而 も 高性能であ る。 特に行程確認機能の い小 型シ ー ケ ン ス · コ ン ト D — ラ ーに簡単に適応で き る ので その信頼性を高め ， 零細企業か ら大企業に亙る広範囲な 分野の省力化 ， 自 動化に利用 出来 ， その メ リ ッ ト は大で As described above, the process confirmation device of the present invention is based on a sequence of eight steps, but is adapted to the sequence controller to which it is applied. It goes without saying that the number of steps is increased. In addition, the embodiment is configured as a compact as an independent unit, but the circuit configuration can be used by being built in the sequence controller α. Of course. INDUSTRIAL APPLICABILITY 'The process confirmation device of the present invention has a weight of 220 ^ and is extremely compact and high performance. In particular, it can be easily adapted to small-scale sequence commands with no process confirmation function, so it can be easily adapted to small and large-sized enterprises from small enterprises to large enterprises. It can be used for automation, and its benefits are large.
¾>■る。 ¾> Puru.
Ο ΡΙΟ ΡΙ
WIPO WIPO

Claims

(7)  (7)
求 の  Sought
シ 一 ケ ン ス • コ ン 卜 口 ― ラ — の リ — ド ' オ ン リ ー Sequence • Inlet-Ladder's lead only
• メ モ リ 一のデ一 タ ー 出力 を導入 し， それを夫 々 ワ ン シ• Introduce the memory data output and send it to each
3 ッ 卜 微分パル ス発生ゲ一 ト を介 して対応する異常 チ エ ツ ク 2 入力售ゲ一 ト の第 1 入力に印加 し ， 又前記 リ ー ド · 才 ン リ 一 ' メ モ リ 一で駆動される被制御素子の作動 の正否を検出する セ ン サ一の 出 力を夫 々 対 l する言 U記 2 入力 ゲ— ト の第 2 入力に印加 し ， デー タ 一出 力の所定の 時点で発する ワ ン シ ョ ッ ト 微分パノレ ス よ っ て ， その時 点における 前言己 セ ン サ 一の異常検出信号の有無を チ ニ ッ ク し ， 異常を検知 した時 m記 2 入カ ゲー ト か ら異常信号 を 出力 し ， フ リ ツ プ · フ ク プ， 多入力 ザ一 ト 及び増 .'巾 回路を介 して シ 一 ケ ン ス ン ト ロ ー ラ —に フ ィ ー ド ' バ ッ ク してデー タ 一の 出 力 を停止する よ う にする シ一 ケ ン ス · rr ン ト ロ 一 ラ ー ¾行程確認装置。 Three-input differential pulse is applied to the first input of the sales gate via the differential pulse generation gate, and the lead, gain, and memory are applied to the first input of the sales gate. The output of the sensor for detecting the correctness of the operation of the controlled element driven by the input is applied to the second input of the two-input gate, and the data output is determined. The presence / absence of a failure detection signal of the self-sensor at that time is checked by the differential differential panoresis generated at the point of time, and when an abnormality is detected, m An abnormal signal is output from the controller, and the signal is fed to the sequence controller via a flip-flop, a multi-input circuit, and an amplifier circuit. A sequence to back up and stop the output of data. Rr
2. シ ー ケ ン ス • コ ン 卜 Π ― ラ 一の リ ト、、 オ ン リ ー • メ モ リ ー のデ一 タ ー 力 を導入 し ， それを シ ク ト, 回路 ， ワ ン シ ョ ッ ト 微分パ ノレ ス発生回路を介 して対応す る異常チ ヱ ッ ク 2 入力 —ヽ : 0 R ゲ一 ト の第 1 入力に印加 し 又前記 リ ー ド · ォ ン リ 一 • メ モ リ —で憨動さ れる被剞御 素子の作動の正否を検 ¾する セ ン サ一の出力 を ノ ィ ズ吸 収回路 ， シ ュ ミ ツ ト 回络を介 して前記 2·入力 N 0 R ゲ一 ト の第 2 入力に印力 α し， タ 一出力パ ル ス の所定の時 点で発する ヮ ン シ 3 ッ 卜 微分ノ、。 ノレ ス に よ っ て ， その寿点 における前記セ ン サ 一の異常信号の有 ^をチ - ッ ク し ， 異常を検知 した時前記 2 入力 N O Rゲ一 ト か ら異常信号 を 出力 し， フ リ ッ プ ' フ 口 ッ ブ， 多入力 ゲー ト 及び増巾 回路を介 して シ ー ケ ン ス · コ ン ト ロ ー ラ 一に フ ィ 一 ド ' バ ッ ク してデー タ 一の 出力 を停止する よ う に し ， リ セ ッ ト ' ス ィ ッ チに よ り 前記 フ リ ッ ブ ' フ ロ ッ プを リ セ ッ ト し， シ ー ケ ン ス ' コ ン ト 口 一 ラ ー の リ ー ド ' オ ン リ 一 ' メ モ リ 一の 出力を再開 してな る請求の範囲 1 記載の シ 一 ケ ン ス . コ ン ト 一 ラ ー用行程確認装置。 2. Sequence Cont.-Introduces the data output of the lite, memory, and memory, and transfers it to the circuits, circuits, and switches. Abnormal check 2 input — ヽ: 0 R Applied to the first input of the gate through the shot differential panel generation circuit and the read-only one The output of the sensor, which detects the correctness of the operation of the controlled element driven by the memory, is supplied to the two-input N via a noise absorption circuit and a shunt circuit. 0 R The printing force α is applied to the second input of the gate, and the output is generated at a predetermined point in the output pulse. According to the noise, the presence or absence of the abnormal signal of the sensor at the lifespan is checked. When an error is detected, an error signal is output from the two-input NOR gate, and the sequence signal is output through the flip-flop, multi-input gate, and amplification circuit. Feed back to the controller to stop the output of data, and reset the switch to set the above-mentioned flip-flop. Resetting the sequence and restarting the output of the sequence 'controller' read 'only' memory ' A stroke checking device for one case.
OMPl WIPO , 、 ぶ Ρ，, ' ^ OMPl WIPO,, bu,, '^
PCT/JP1980/000062 1980-04-05 1980-04-05 Step checking device for a miniature read-only sequence controller WO1981002938A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
AU59845/80A AU5984580A (en) 1980-04-05 1980-04-05 Step checking device for a miniature read-only sequence controller
PCT/JP1980/000062 WO1981002938A1 (en) 1980-04-05 1980-04-05 Step checking device for a miniature read-only sequence controller

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOJP80/00062 1980-04-05
PCT/JP1980/000062 WO1981002938A1 (en) 1980-04-05 1980-04-05 Step checking device for a miniature read-only sequence controller

Publications (1)

Publication Number Publication Date
WO1981002938A1 true WO1981002938A1 (en) 1981-10-15

Family

ID=13706015

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1980/000062 WO1981002938A1 (en) 1980-04-05 1980-04-05 Step checking device for a miniature read-only sequence controller

Country Status (2)

Country Link
AU (1) AU5984580A (en)
WO (1) WO1981002938A1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5518734A (en) * 1978-07-26 1980-02-09 Giichi Kuze Sequential controller

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4001557A (en) * 1975-10-14 1977-01-04 The United States Of America As Represented By The United States Energy Research And Development Administration Stored program digital process controller
US4068155A (en) * 1977-01-31 1978-01-10 Robbins Roscoe S Control system for operating machine
JPS5518734A (en) * 1978-07-26 1980-02-09 Giichi Kuze Sequential controller

Also Published As

Publication number Publication date
AU5984580A (en) 1981-10-26

Similar Documents

Publication Publication Date Title
WO1993003399A1 (en) Obstacle detecting assembly
TW201305810A (en) Test circuit for alarm system of mother board
WO1981002938A1 (en) Step checking device for a miniature read-only sequence controller
CN212825427U (en) Safety control hardware platform applied to robot control system
US3293439A (en) Two axis photoelectric positioning system including alternate axis activation of photocell
US2894491A (en) Fail-safe servomechanism system and amplifier arrangements therefor
CN207993309U (en) Semi-solid preparation formula sensor experiment development board
CN211374971U (en) Terminal I/O board test system of cooperation robot
WO1981002937A1 (en) Read-only sequence control system
JPH0611488Y2 (en) ROC checker
CN209879930U (en) Development kit for non-welding single chip microcomputer
CN216253368U (en) Ultrasonic wave module
JPS6123826Y2 (en)
Choudhary et al. Design and Fabrication of a Programmable Selective Sorting System
KR200483747Y1 (en) Apparatus for practicing circuit
US5818351A (en) Data transfer system
CN118117943A (en) Power device fault detection device, motor controller, electric vehicle and method
JP2911288B2 (en) Servo motor drive controller
JPS63133818A (en) Failure detecting circuit for electric source
JP3453198B2 (en) Input circuit
Zainal et al. Design of a Low-Cost Smart Fan System using Arduino Uno (DIY)
JP2565535B2 (en) Processor module
JP5469025B2 (en) Control board
JP2024055167A (en) Infrared module and method for correcting infrared module
CN100337223C (en) Structure capable of making burning program directly on the mainboard

Legal Events

Date Code Title Description
AK Designated states

Designated state(s): AU GB US

AL Designated countries for regional patents

Designated state(s): CH DE FR NL